KR101856215B1 - 발광소자 및 발광 소자 패키지 - Google Patents

발광소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR101856215B1
KR101856215B1 KR1020110076268A KR20110076268A KR101856215B1 KR 101856215 B1 KR101856215 B1 KR 101856215B1 KR 1020110076268 A KR1020110076268 A KR 1020110076268A KR 20110076268 A KR20110076268 A KR 20110076268A KR 101856215 B1 KR101856215 B1 KR 101856215B1
Authority
KR
South Korea
Prior art keywords
layer
light
light emitting
phosphor
wavelength
Prior art date
Application number
KR1020110076268A
Other languages
English (en)
Other versions
KR20130014662A (ko
Inventor
권호기
조현경
나종호
이선균
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110076268A priority Critical patent/KR101856215B1/ko
Publication of KR20130014662A publication Critical patent/KR20130014662A/ko
Application granted granted Critical
Publication of KR101856215B1 publication Critical patent/KR101856215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제2도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 복수의 제1우물층과 복수의 제1장벽층을 갖는 제1활성층; 및 상기 제1활성층과 상기 제2도전형 반도체층 사이에 복수의 제1우물층과 복수의 제2장벽층을 갖는 제2활성층을 포함하는 발광 구조물; 상기 발광 구조물의 위에 제1형광체층; 및 상기 제1형광체층 위에 제2형광체층을 포함하며, 상기 제1활성층은 청색 파장의 범위 내에서 제1피크 파장을 방출하며, 상기 제2활성층은 청색 파장의 범위 내에서 제1피크 파장보다 짧은 제2피크 파장을 방출한다.

Description

발광소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자 및 발광소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.
최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
한편, 발광 칩의 발광 효율을 높이기 위해 활성층의 구성을 다중으로 형성하는 내용이 공개번호 10-2005-0100128호에 개시되어 있다.
실시 예는 활성층으로부터 방출된 광의 파장 변화 및 광량 변화를 보상할 수 있는 발광 소자 및 이를 구비한 발광 소자 패키지를 제공한다.
실시예는 서로 다른 피크 파장의 광을 방출하는 복수의 활성층과 서로 다른 피크 파장의 광을 방출하는 복수의 형광체층을 갖는 발광소자 및 발광소자 패키지를 제공한다.
실시예에 의한 발광소자는, 제1도전형 반도체층; 상기 제2도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 복수의 제1우물층과 복수의 제1장벽층을 갖는 제1활성층; 및 상기 제1활성층과 상기 제2도전형 반도체층 사이에 복수의 제2우물층과 복수의 제2장벽층을 갖는 제2활성층을 포함하는 발광 구조물; 상기 발광 구조물의 위에 제1형광체층; 및 상기 제1형광체층 위에 제2형광체층을 포함하며, 상기 제1활성층은 청색 파장의 범위 내에서 제1피크 파장을 방출하며, 상기 제2활성층은 청색 파장의 범위 내에서 제1피크 파장보다 짧은 제2피크 파장을 방출한다.
실시 예에 발광 소자 패키지는, 상기의 발광 소자; 캐비티를 갖는 몸체; 상기 캐비티 내에 배치되며 상기 발광 소자가 연결된 복수의 리드 전극; 및 상기 캐비티에 몰딩 부재를 포함한다.
실시예는 발광 소자의 광량을 개선시켜 줄 수 있다.
실시예는 고 전류에 의해 변화되는 발광 소자의 파장 변화에 대응되도록 서로 다른 광을 방출하는 형광체층을 제공함으로써, 파장 변화를 보상할 수 있다.
실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시예에 따른 발광소자의 단면도이다.
도 2는 실시 예에 있어서, 전류 변화에 따른 활성층으로부터 방출된 광의 파장 변화를 나타낸 도면이다.
도 3은 실시 예에 있어서, 발광 소자의 활성층의 개수에 따른 파장 예를 나타낸 도면이다.
도 4는 실시 예에 따른 발광 소자에서 제1 및 제2활성층의 파장 예를 나타낸 도면이다.
도 5는 실시 예에 따른 발광 소자에서 제1 및 제2형광체층의 발광 파장 예를 나타낸 도면이다.
도 6은 실시 예에 따른 발광 소자로부터 방출된 파장 예를 나타낸 도면이다.
도 7은 제2실시 예에 따른 발광 소자의 단면도이다.
도 8은 제3실시 예에 따른 발광 소자의 단면도이다.
도 9는 제4실시 예에 따른 발광 소자의 단면도이다.
도 10는 제5실시 예에 따른 발광 소자의 단면도이다.
도 11은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 12는 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 13은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 14는 실시 예에 따른 조명장치를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 실시예에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 실시예에 따른 발광소자의 단면도이다.
도 1을 참조하면, 발광소자(100)는 기판(111), 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 제1도전형 클래드층(119), 제1활성층(121), 제2활성층(123), 제2도전형 반도체층(125), 제1형광체층(151) 및 제2형광체층(155)을 포함한다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)의 전도성 보다 낮은 전도성을 가진다. 상기 저 전도층(115)은 3족-5족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 N형 반도체층인 경우, 상기 제1도전형의 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 A 이상으로 형성될 수 있다.
상기 제1도전형 반도체층(117)과 제1활성층(121) 사이에는 제1도전형 클래드층(119)이 형성될 수 있다. 상기 제1도전형 클래드층(119)은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 제1활성층(121)의 장벽층(23)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층(119)은 캐리어를 구속시켜 주는 역할을 한다.
상기 제1도전형 클래드층(119) 위에는 제1활성층(121)이 형성된다. 상기 제1활성층(121)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 제1활성층(121)은 제1우물층/제1장벽층(21/23)이 교대로 배치되며, 상기 제1우물층/제1장벽층(21/23)의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있다. 상기 제1우물층(21)의 두께는 2~5nm 정도이며, 상기 제1장벽층(23)의 두께는 5~10nm 정도이다.
상기 제1활성층(121) 위에는 제2활성층(123)이 배치되며, 상기 제2활성층(123)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 제2활성층(123)은 제2우물층/제2장벽층(31/33)이 교대로 배치되며, 상기 제2우물층/제2장벽층(31/33)의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, 또는 InAlGaN/InAlGaN의 적층 구조를 이용하여 2~30주기로 형성될 수 있으며, 상기 제1활성층(121)의 주기와 동일하거나 다를 수 있다. 상기 제2우물층(31)의 두께는 2~5nm 정도이며, 상기 제2장벽층(33)의 두께는 5~10nm 정도이다. 여기서, 상기 제2우물층(31)의 두께는 상기 제1우물층(21)의 두께와 같거나 다를 수 있으며, 상기 제2장벽층(33)의 두께는 상기 제1장벽층(23)의 두께와 같거나 다를 수 있다.
상기 제1활성층(121)과 상기 제2활성층(123) 사이에는 n형 반도체층이나 전자 장벽층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2활성층(123)의 제2우물층(31)은 상기 제1활성층(121)의 제1우물층(21)보다 인듐 조성비가 더 높거나 낮은 인듐 조성비로 형성될 수 있으며, 예컨대, 상기 제2우물층(31)의 인듐 조성비는 상기 제1우물층(21)의 인듐 조성비와 5% 이상의 차이를 갖고 형성될 수 있다. 여기서, 상기 제2우물층(31)의 인듐 조성비는 8-12% 범위로 형성되며, 상기 제1우물층(21)의 인듐 조성비는 13-17% 범위로 형성될 수 있다.
여기서, 상기 복수의 제1우물층(21)의 인듐 조성비는 서로 동일하거나, 0.1% ~ 0.3% 정도의 차이를 갖고 형성될 수 있으며, 상기 복수의 제2우물층(31)의 인듐 조성비는 서로 동일한 인듐 조성비로 형성되거나, 0.1% ~ 0.3% 정도의 차이를 갖고 형성될 수 있다. 상기 제1 및 제2우물층(21,31) 내의 인듐 조성비가 많을수록 장 파장의 광을 방출하게 된다. 즉, 제1우물층(21)의 인듐 조성비가 상기 제2우물층(31) 보다 더 많기 때문에, 상기 제1활성층(121)은 상기 제2활성층(123)보다 장 파장의 광을 방출하게 된다.
또한 실시 예는 제1활성층(121)의 제1우물층(21) 또는 상기 제2활성층(123)의 제2우물층(31)은 각 층에 따라서 0.1%~20%, 0.2~20.2%, 0.2%~20.3%의 인듐 함량으로 변화될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1장벽층(23)과 상기 제2장벽층(33) 중 적어도 하나는 인듐을 포함할 수 있으며, 예컨대 0.01~5% 범위 내의 인듐 함량을 가질 수 있다.
상기 제1활성층(121)과 상기 제2활성층(123)은 동일한 컬러의 범위내에서 서로 다른 피크 파장을 방출할 수 있으며, 예컨대 청색 파장의 범위 내에서 서로 다른 피크 파장의 광을 방출할 수 있다. 상기 제1활성층(121)이 상기 제2활성층(123)에 비해 장 파장의 광을 방출할 수 있으며, 이러한 활성층(121,123)의 배열은 단 파장의 광이 장 파장의 광에 영향을 주는 것을 최소화시켜 줄 수 있다.
도 1 및 도 4와 같이, 상기 제1활성층(121)은 440~480nm의 범위(WB) 내에서 제1피크 파장(B1)의 광을 방출하며, 상기 제2활성층(123)은 400~440nm의 범위(WA) 내에서 제2피크 파장(A1)의 광을 방출하게 된다. 상기 제1활성층(121)과 상기 제2활성층(123)의 제1피크 파장(B1)과 제2피크 파장(A1)의 차이(T1)는 450nm를 기준으로 10~30nm 차이로 이격될 수 있으며, 바람직하게 10~15nm의 차이를 가질 수 있다.
다른 실시 예로서, 제1활성층(121)의 제1우물층(21)과 상기 제2활성층(131)의 제2우물층(31)의 인듐 조성비는 동일하고, 상기 제1우물층(21)과 제2우물층(31)의 두께를 서로 다르게 할 수 있다. 상기 인듐 함량은 10~20% 범위를 포함한다.
상기 제1우물층(21)의 두께는 제2우물층(31)의 두께와 1~2nm 차이로 형성될 수 있으며, 상기 제1우물층(21)의 두께가 1~5nm인 경우, 상기 제2우물층(31)의 두께는 2~6nm일 수 있으며, 상기 제1우물층(21)의 두께가 2~6nm인 경우 상기 제2우물층(31)의 두께는 3~7nm으로 형성될 수 있다. 상기 제1우물층(21)과 상기 제2우물층(31)의 두께를 다르게 하여, 동일한 컬러 범위 내에서 피크 파장 차이를 갖는 광을 방출시켜 준 구성이다.
또한 상기 제1활성층(121)의 제1장벽층(23)과 상기 제2활성층(131)의 제2장벽층(33)의 물질은 동일하며, 예컨대 GaN, InGaN, AlGaN, 또는 AlInGaN 중 적어도 하나를 포함할 수 있다.
상기 제2활성층(123)과 상기 제2도전형 반도체층(125) 사이에는 제2도전형 클래드층이 형성될 수 있으며, 상기 제2도전형 클래드층은 상기 제2장벽층(23)의 밴드 갭보다 더 높은 밴드 갭을 갖는 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
한편, 상기 제2활성층(123) 위에는 제2도전형 반도체층(125)이 형성되며, 상기 제2도전형 반도체층(125)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(125)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(125)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(120)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(125)은 N형 반도체층, 상기 제1도전형의 반도체층(117,119)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(125) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(117), 제1도전형 클래드층(119), 제1 및 제2활성층(121,123) 및 상기 제2도전형 반도체층(125)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 N-P 및 P-N 접합은 2개의 층 사이에 활성층이 배치되며, N-P-N 접합 또는 P-N-P 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.
상기 발광 구조물(120)과 형광체층(151,155) 사이에는 투광성 전극층이 배치될 수 있으며, 상기 투광성 전극층은 전류를 확산시켜 줄 수 있고, 광의 방출 효율을 개선시켜 줄 수 있다.
상기 발광 구조물(120) 위에는 복수의 형광체층(151,155)을 포함하며, 상기 복수의 형광체층(151,155)은 서로 다른 파장의 광을 발광하게 된다. 상기 복수의 형광체층(151,155)은 제1형광체층(151) 및 제2형광체층(155)을 포함하며, 상기 제1형광체층(151)은 상기 발광 구조물(120)의 상면 상에 형성되며, 상기 제2형광체층(155)은 상기 제1형광체층(151) 상에 형성될 수 있다.
상기 제1형광체층(151) 및 상기 제2형광체층(155)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 제1 및 제2활성층(151,155)로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다. 또한 형광체에 도핑되는 성분비율에 따라서 다양한 컬러의 광을 발광할 수 있으며, 예컨대 도핑 물질은 Sr, Cl, Si, N, Al, Y, O, Ba, Ta등의 원소 또는 화합물이 될 수 있다.
상기 제1 및 제2형광체층(151,155) 각각의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 및 제2형광체층(151,155)은 황색 계열의 광을 발광하게 되며, 예컨대 550nm~590nm 사이의 광을 발광하게 되며, 상기 제1형광체층(151)은 550~570nm 파장의 광을 발광하며, 상기 제2형광체층(155)은 570~590nm 파장의 광을 발광하게 된다. 도 1 및 도 5와 같이, 상기 제1형광체층(151)은 상기 제1활성층(121)으로부터 방출된 광의 일부를 여기시켜 제3피크 파장(B2)을 갖는 광(PB)을 발광하며, 상기 제2형광체층(155)은 상기 제2활성층(123)으로부터 방출된 광의 일부를 여기시켜 제4피크 파장(A2)을 갖는 광(PA)을 발광하게 된다.
상기 제1형광체층(151)과 상기 제2형광체층(155) 사이의 피크 파장 차이(T2)는 상기 제1활성층(121) 및 상기 제2활성층(123) 간의 피크 파장 차이(T1)의 2~3배 차이를 가질 수 있다. 예컨대, 상기 활성층(121,123) 간의 파장 차이가 10nm인 경우, 상기 형광체층(151,155) 간의 파장 차이는 20~30nm 범위의 차이를 가질 수 있다. 이러한 파장 차이는 활성층(121,123)에 의해 방출된 광과 상기 형광체층(151,155)에 의해 발광된 광이 혼합되어, 발광 소자(100)로부터 방출된 광의 광량이 더 증가될 수 있다. 이러한 광량의 증가는 단일 활성층으로부터 방출된 광이 변화되어, 다른 피크 파장으로 시프트되는 것을 보상할 수 있다.
도 2는 발광 소자에 있어서, 전류 변화에 따른 발광 소자의 활성층으로부터 방출된 광의 파장이 시트프트되는 예를 나타낸 도면이다.
도 2를 참조하면, 발광 소자로부터 인가되는 전류는 부하나 외부 환경에 의해 변화될 수 있다. 공급되는 전류가 제4전류(I4)부터 제1전류(1)까지 변화함에 따라 445nm 대역의 피크 파장이 장 파장 방향으로 소정 간격(?λ)으로 시프트된다. 여기서, ?λ는 5nm 정도로서, 전류가 변화함에 따라 455nm에서 450nm로 장 파장 방향으로 시프트될 수 있다. 여기서, 상기 제4전류(I4)는 100ns로서 제1전류(I1)보다는 낮은 전류이며, 제3전류(I3)는 200ns, 제2전류(I2)는 500ns, 제1전류는 800ns 이상이 될 수 있다. 이와 같이, 전류 변화에 따라 활성층으로부터 방출된 청색 영역의 광이 적색 파장 방향인 장 파장으로 시프트될 수 있다. 상기 활성층으로부터 방출된 광의 파장이 시프트됨에 따라 형광체층의 파장과의 불일치로 인해 광 효율이 저하될 수 있고, 또 전류의 증가에 따라서 광 분포가 달라지는 문제가 있다. 또한 활성층으로부터 방출된 광이 시프트됨에 따라 타켓 광의 피크 파장이 시프트되는 문제가 발생될 수 있다. 실시 예는 복수의 활성층(121,123)을 구비하여 파장 시프트를 보상함과 더블어, 복수의 형광체층(151,155)를 구비하여, 각 활성층(121,123)의 파장과 결합시켜 주어 파장 시프트에 따른 광량을 증가시켜 줄 수 있다. 이에 따라 고 전류에 발생될 수 있는 파장 시프트를 완화시켜 줄 수 있다.
다른 예로서, 상기 활성층의 파장 시프트는, 단 파장으로 시프트될 수 있으며, 상기 단 파장으로의 시프트는 전류 변화에 따른 캐리어들이 우물층 내에서 밴드 필링(band filling)이 됨에 따라 밴드 갭이 높아져 단 파장 방향으로 시프트될 수 있다. 실시 예는 상기의 단파장 시프트도 보상할 수 있는 광량을 갖는 복수의 활성층(151,155)을 제공할 수 있다.
도 3은 실시 예에 있어서, 활성층의 개수에 따른 반치 폭을 나타낸 도면이다.
도 3을 참조하면, 하나의 활성층을 갖는 발광 소자로부터 방출된 파장(W1)의 반치 폭(F1)은 적어도 2개의 활성층을 갖는 실시 예의 발광 소자로부터 방출된 파장(W2)의 반치 폭(F2)보다는 더 좁은 반치 폭(F2>F1)을 갖는다. 또한 2개의 활성층으로부터 방출된 광의 광량은 하나의 활성층으로부터 방출된 광의 광량에 비해 15~16% 정도 개선되며, 이러한 광량은 복수의 형광체층으로부터 방출된 광과 혼합되더라도 증가됨을 알 수 있다. 따라서, 복수의 활성층에 의한 광량 증가와, 각 활성층의 광과 혼합되는 형광체층을 배치하여, 고 전류 인가시 형광체층의 파장 선택에 따른 광 효율 저하를 방지할 수 있으며, 최종 타켓 광의 파장 시프트를 완화시켜 줄 수 있다.
도 4에서, 상기 제1활성층 및 상기 제2활성층에서 방출된 광의 파장 범위는 400~500nm(X1~X2) 범위로 검출될 수 있으며, 이에 대해 한정하지는 않는다.
도 1, 4 및 5를 참조하면, 도 4과 같이 복수의 활성층으로부터 방출된 광(WA, WB)과 도 5와 같이 복수의 형광체층(151,155)으로부터 발광된 광(PA,PB)을 혼합하면, 도 6과 같은 파장 범위를 갖는 광이 된다. 도 5에서, 상기 제1형광체층 및 상기 제2형광체층에서 방출된 광의 파장 범위는 500~700nm(X3~X4) 범위로 검출될 수 있으며, 이에 대해 한정하지는 않는다.
도 6의 도면을 참조하면, 발광 소자로부터 방출된 광은 400~700nm의 범위 내에서 4개의 피크 파장을 갖게 된다. 이러한 4개의 피크 파장을 갖는 광은 복수의 활성층과 복수의 형광체층에 의해 방출된 광으로서, 4개의 피크 파장을 갖는 타켓 광은 2개의 피크 파장을 갖는 광에 비해 광량이 더 증가될 수 있다. 이에 따라 전류 변화에 따른 파장 시프트가 발생되더라도, 증가된 광량에 의해 타켓 광이 시프트되는 문제를 완화시켜 준다. 또한 실시 예는 고 전류 증가에 따른 파장 시프트를 고려하여 복수의 활성층에 의한 넓은 광량과, 상기 넓은 광량에 대응되는 복수의 형광체층을 배치함으로써, 타켓 광의 파장 시프트를 보정할 수 있다. 도 6은 실시 예에서, 복수의 활성층으로부터 방출된 복수의 피크 파장과 상기 복수의 형광체층으로부터 발광된 복수의 피크 파장이 혼합된 그래프로서, 타켓 광의 반치 폭이 증가됨을 알 수 있다. 상기의 타켓 광의 반치 폭이 증가됨에 따라 고 전류에 따른 파장 시프트에 의한 문제를 제거할 수 있다.
도 7은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제2실시 예를 설명함에 있어서, 상기의 제1실시 예와 동일한 구성 요소에 대해서는 제1실시 예를 참조하기로 한다.
도 7을 참조하면, 발광 소자(100A)는 제1형광체층(151)과 제2형광체층(155) 사이에 투광성 수지층(153)을 더 포함하며, 상기 투광성 수지층(153)은 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 제2형광체층(155)으로 입사된 광을 분포를 넓게 제공할 수 있다. 또한 상기 투광성 수지층은 상기 제1형광체층(151)의 아래에 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 8은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 8을 참조하면, 발광 소자는 제1형광체층(151)의 면적을 상기 제2형광체층(155)의 면적보다 더 넓게 형성한 구성이다. 상기 제1형광체층(151)의 상면부(151A)는 상기 발광 구조물(120)과 상기 제2형광체층(155) 사이에 배치되며, 그 측면부(151B)는 상기 발광 소자(100B)의 측면에도 더 형성될 수 있다. 상기 제2형광체층(151)의 측면부(151B)는 기판(111) 및 상기 발광 구조물(120)의 측면에 더 형성됨으로써, 상기 제1활성층(121) 또는/및 제2활성층(123)으로부터 방출된 광을 여기시켜, 제3피크 파장을 갖는 광을 발광 소자(100B)의 거의 전 표면을 통해 발광할 수 있다.
여기서, 상기 제1형광체층(151)과 상기 제2형광체층(155)의 면적을 달리함으로써, 각 형광체층(151,155)의 광 분포를 미세하게 조절할 수 있다.
도 9는 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 9를 참조하면, 발광 소자(101)는 발광 구조물(120) 위에 투광성 전극층(141)을 형성하고, 상기 투광성 전극층(141) 위에 제1형광체층(151) 및 제2형광체층(155)을 포함한다. 상기 제1형광체층(151) 및 상기 제2형광체층(155)에는 전극 형성을 위한 구멍(152)가 형성될 수 있다.
상기 투광성 전극층(141)은 상기 발광 구조물(120)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다.
상기 제1도전형 반도체층(117) 위에 제1전극(143)을 형성하고, 상기 투광성 전극층(141) 위에 제2전극(145)을 형성하게 된다. 상기 제1전극(143)은 상기 발광 구조물(120)의 상면 및 상기 투광성 전극층(141)의 상면에 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(120)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
도 10은 제5실시 예에 따른 발광 소자를 나타낸 도면이다.
도 10을 참조하면, 제2도전형 반도체층(125) 아래에 채널층(163) 및 전류 블록킹층(161)이 배치되며, 상기 채널층(163), 전류 블록킹층(161) 및 제2도전형 반도체층(125) 아래에 오믹 접촉층(165)이 형성된다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 상기 채널층(163) 사이에 적어도 하나가 형성될 수 있다.
상기 채널층(163)은 상기 제2도전형 반도체층(125)의 하면 에지를 따라 형성되며, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(125) 아래에 제2전극(170)이 형성될 수 있다. 상기 제2전극(170)은 복수의 전도층(165,167,169)을 포함할 수 있다.
상기 제2전극(170)은 오믹 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 오믹 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(125) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(169) 아래에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
상기 제1도전형 반도체층(117) 상에 제1전극(181)을 형성하게 된다.
상기 제1도전형 반도체층(117)의 상면에는 러프니스와 같은 광 추출 구조(117A)로 형성될 수 있다. 상기 발광 구조물(120)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(125)의 하면에 접촉될 수 있다.
이에 따라 발광 구조물(120) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 발광 소자(102)가 제조될 수 있다.
상기 제1도전형 반도체층(117) 위에 제1형광체층(151)이 배치되고, 상기 제1형광체층(151) 위에 제2형광체층(155)이 배치된다. 상기 제1형광체층(151)의 상면부(151A)는 상기 제1도전형 반도체층(117) 위에 형성되며, 측면부(151B)는 상기 발광 구조물(120)의 측면에 더 배치된다.
실시 예는 복수의 활성층은 적어도 3개의 활성층을 포함하며, 상기 적어도 3개의 활성층은 동일한 컬러 내에서 서로 다른 피크 파장을 포함한다. 상기 복수의 형광체층은 적어도 3개의 형광체층이 적층된 구조를 포함하며, 상기 적어도 3개의 형광체층은 상기 각 활성층으로부터 방출된 광을 상기 각 활성층으로부터 방출된 광 대역보다 장 파장으로 여기시켜 서로 다른 피크 파장을 발광하게 된다.
도 11은 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 11을 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 설치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(101)와, 상기 몸체(210) 상에 상기 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(101)에 전원을 공급하고, 상기 발광 소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광 소자(101)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.
상기 발광 소자(101)의 와이어(216)는 상기 제1 리드전극(211) 또는 제2 리드전극(212) 중 어느 하나에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(220)는 상기 발광 소자(1)를 포위하여 상기 발광 소자(1)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(101)에서 방출된 광의 파장이 변화될 수 있다. 실시 예는 상기 몰딩 부재(220)에 형광체를 첨가하지 않을 수 있으며, 이는 발광 소자의 표면에 형성된 복수의 형광체층에 의해 타켓 광을 구현할 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 12 및 도 13에 도시된 표시 장치, 도 14에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 12는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 12를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 기판은 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 기판(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광 소자 패키지(200)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 13은 실시 예에 따른 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 13을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 14는 실시 예에 따른 조명 장치의 사시도이다.
도 14를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광 소자 111:기판
113: 버퍼층 115: 저전도층
117:제1도전형 반도체층 121:제1활성층
123:제2활성층 125: 제2도전형 반도체층
151: 제1형광체층 155: 제2형광체층

Claims (19)

  1. 지지부재;
    상기 지지부재 위에 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 복수의 제1우물층과 복수의 제1장벽층을 갖는 제1활성층; 및 상기 제1활성층과 상기 제2도전형 반도체층 사이에 복수의 제2우물층과 복수의 제2장벽층을 갖는 제2활성층을 포함하는 발광 구조물;
    상기 지지부재와 상기 발광 구조물 사이에 배치되며 일부가 외부로 노출되는 채널층;
    상기 제1도전형 반도체층 위에 배치되는 제1전극;
    상기 제1도전형 반도체층 위에 배치되고 상기 발광 구조물의 측면에 제1형광체층; 및
    상기 제1형광체층 위에 제2형광체층을 포함하며,
    상기 제1활성층과 상기 제2활성층은 제1컬러의 파장의 광을 발생하며,
    상기 제1활성층은 상기 제1컬러의 파장의 범위 내에서 제1피크 파장을 방출하며,
    상기 제2활성층은 상기 제1컬러의 파장의 범위 내에서 제1피크 파장보다 짧은 제2피크 파장을 방출하며,
    상기 제1도전형 반도체층의 상면은 러프니스를 포함하고,
    상기 제1형광체층은 상기 채널층의 상면과 접촉하고,
    상기 제1형광체층의 면적은 상기 제2형광체층의 면적보다 넓은 발광 소자.
  2. 제1항에 있어서, 상기 제1형광체층은 상기 제1피크 파장의 광에 의해 제3피크 파장의 광을 갖는 550~570nm 파장의 광을 발광하며,
    상기 제2형광체층은 상기 제2피크 파장의 광에 의해 상기 제1형광체층으로부터 발광된 제3피크 파장과 다른 제4피크 파장의 광을 발광하는 발광 소자.
  3. 제2항에 있어서, 상기 제1활성층의 제1우물층과 상기 제2활성층의 제2우물층 간의 인듐 조성비는 5% 이상의 차이를 갖는 발광 소자.
  4. 제1항에 있어서, 상기 제1형광체층 및 상기 제2형광체층은 상기 제1전극이 드러나도록 구멍이 형성된 발광 소자.
  5. 제4항에 있어서,
    상기 제1형광체층과 상기 제2형광체층 사이의 피크 파장 차이는 상기 제1활성층 및 상기 제2활성층 간의 피크 파장 차이의 2-3배인 발광 소자.
  6. 제5항에 있어서,
    상기 제1형광체층과 상기 제2형광체층으로부터 방출된 광의 피크 파장 차이는 20~30nm인 발광 소자.
  7. 제6항에 있어서,
    상기 제1활성층은 440~480nm 범위의 파장을 발광하며, 상기 제2활성층은 400~440nm 범위의 파장을 발광하는 발광 소자.

  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020110076268A 2011-07-29 2011-07-29 발광소자 및 발광 소자 패키지 KR101856215B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110076268A KR101856215B1 (ko) 2011-07-29 2011-07-29 발광소자 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110076268A KR101856215B1 (ko) 2011-07-29 2011-07-29 발광소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20130014662A KR20130014662A (ko) 2013-02-08
KR101856215B1 true KR101856215B1 (ko) 2018-05-09

Family

ID=47894652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076268A KR101856215B1 (ko) 2011-07-29 2011-07-29 발광소자 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101856215B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200400564Y1 (ko) * 2005-04-29 2005-11-08 슈퍼노바 옵토일렉트로닉스 코포레이션 백색 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200400564Y1 (ko) * 2005-04-29 2005-11-08 슈퍼노바 옵토일렉트로닉스 코포레이션 백색 발광 소자

Also Published As

Publication number Publication date
KR20130014662A (ko) 2013-02-08

Similar Documents

Publication Publication Date Title
JP6215255B2 (ja) 発光素子、発光素子パッケージ、及び照明システム
KR101990095B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130021300A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101916020B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR20130021296A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR102075151B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140043635A (ko) 발광소자
KR20130009040A (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20130045686A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130065327A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101921154B1 (ko) 발광 모듈 및 이를 구비한 라이트유닛
KR101856215B1 (ko) 발광소자 및 발광 소자 패키지
KR101852566B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20120139128A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101869553B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20120137180A (ko) 발광 소자 및 발광 소자 패키지
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101873589B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130078988A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130022055A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant