KR20150025316A

KR20150025316A - 컨덕티브 필름을 포함하는 반도체 구조

Info

Publication number: KR20150025316A
Application number: KR20130102798A
Authority: KR
Inventors: 장호철; 유승엽
Original assignee: (주)에프씨아이
Priority date: 2013-08-29
Filing date: 2013-08-29
Publication date: 2015-03-10
Also published as: TW201508884A; KR101509425B1; TWI538135B

Abstract

본 발명의 일 실시예는 패드가 외부로 노출된 반도체 기판; 반도체 기판을 덮되, 패드가 외부로 노출되도록 개구부가 형성된 보호층; 아우터 리드(Outer Lead)가 형성된 PCB 기판; 및 패드와 아우터 리드를 전기적으로 연결하기 위하여 반도체 기판과 PCB 기판 사이에 개재되는 컨덕티브 필름을 포함하는 반도체 구조를 제공한다.

Description

컨덕티브 필름을 포함하는 반도체 구조{Semiconductor Structure Including Conductive Film}

본 발명의 일 측면은 반도체 구조에 관한 것이다. 더욱 상세하게는 컨덕티브 필름을 포함하는 반도체의 구조에 관한 것이다.

이 부분에 기술된 내용은 단순히 본 발명의 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.

반도체 제조공정에 있어서 웨이퍼를 제작한 뒤에는 포토 공정을 통하여 웨이퍼에 패턴을 형성시켜 반도체 기판을 마련할 수 있다. 이렇게 가공된 웨이퍼 즉 반도체 기판의 전극패턴은 매우 작으므로 직접 PCB 기판에 접촉시키는 것이 어렵다. 따라서 반도체 기판을 PCB 기판에 전기적으로 연결시키기 위하여 보통 패킹 서브스트레이트(Packing Substrate)를 사용한다.

패킹 서브스트레이트는 예컨대 이너 리드(Inner Lead)를 갖는 PCB 기판으로서 반도체 기판의 전극패턴을 패킹 서브스트레이트의 이너 리드에 전기적으로 연결시키기 위해 와이어 본딩(Wire Bonding) 방식 또는 플립칩 본딩(Flip Chip Bonding) 방식을 사용할 수 있다. 와이어 본딩 방식은 반도체 기판과 패킹 서브스트레이트 사이를 미세 금속선으로 연결하는 방식이고, 플립칩 방식은 반도체 기판의 전극패턴에 돌출부를 마련하고 이를 이용하여 연결하는 방식이다. 이러한 돌출부를 솔더 볼(Solder Ball) 또는 범프(Bump)라고 하고 이러한 구조를 범핑(Bumping) 구조라고 한다. 이렇게 와이어 본딩 또는 플립칩 본딩 방식으로 반도체 기판의 전극패턴을 패킹 서브스트레이트의 이너 리드에 연결한 뒤에는 이 구조를 고정시키기 위하여 패키징(Packaging) 공정을 거친다.

한편, 반도체 제조공정 및 그에 의한 반도체의 구조는 범프의 크기에 따라서 달라질 수 있다. 범프의 크기가 작은 경우 예컨대 범프의 직경이 약 60 마이크로미터에서 100 마이크로미터 정도 되는 경우는 패킹 서브스트레이트 구조가 필요하나, 범프의 크기가 큰 경우 예컨대 범프의 직경이 약 300 마이크로미터 정도 되는 경우는 패킹 서브스트레이트 구조가 필요 없으며, 범프 자체의 크기가 있으므로 반도체 기판을 직접 PCB기판에 연결할 수 있다. 여기서 후자를 WLCSP(Wafer Level Chip Size Packaging) 구조라고 한다.

도 1은 반도체 제조공정에 있어서 독립한 다이(Die)를 준비하기 위한 전단계로서 재배열이 없는 범핑(Bumping) 구조를 나타낸다. 즉 도 1은 범핑(Bumping) 구조 수준에서 반도체를 제작하기 위해서 직경이 100 마이크로미터 이하의 작은 크기를 갖는 범프(14)가 부착된 구조를 나타내다. 도 2는 반도체 제조공정에 있어서 재배열이 있는 범핑 구조를 나타낸다. 일반적으로 반도체 기판(10)에서 패드(11)의 간격은 매우 좁다. 따라서 WLCSP 구조를 사용하기 위하여 직경이 300 마이크로미터 정도 되는 범프(15)를 부착하려면 보호층(12)을 적절히 이용하여 패드(11)의 간격을 재배열해야 한다. 도 2는 이렇게 WLCSP 구조를 사용하기 위하여 재배열된 패드(11)에 대형 범프(15)가 부착된 구조를 나타낸다.

범핑(Bumping) 및 WLCSP의 제작 방법은 포토 마스크(Photo mask)를 사용하여 반도체 기판(10)에 패드(11)가 외부로 노출되도록 보호층(12)을 형성하고 그 위에 전기도금 또는 스퍼터링 방식 등을 이용하여 UBM(13,Under Bump Metallurgy) 구조를 형성한 뒤에 그 위에 범프(14,15)를 전기도금 또는 볼 어테치(Ball attach) 방법을 사용하여 부착하는 방식으로 이루어졌다.

그러나 이러한 범핑(Bumping) 및 WLCPS 제작 방법은 고가의 포토 마스크 및 볼 어태치를 위한 스탠실 마스크(Stencil Mask)가 필요하고 복잡한 공정을 거쳐서 제작이 되기 때문에 많은 시간과 비용이 소요된다. 그로 인해서 개발 기간이 길어지고 공정 사고가 많이 생기며, 품질저하의 문제도 많이 생긴다.

특히 시장에서 요구되는 제품의 단가는 지속적으로 떨어지고 있어서 제품의 제작 단가를 낮추는 기술이 더욱 절실히 요구된다.

본 발명의 일 측면은 기존의 웨이퍼 범핑(Bumping) 및 WLCSP 제작 방법과는 다른 새로운 방법을 적용하여 공정 수를 크게 줄임으로써 초기 마스크 제작 등의 개발 비용과 제조 단가를 획기적으로 낮출 수 있는 웨이퍼 범핑(Bumping)과 WLCSP 제작방법 및 그에 따른 반도체 패키지 구조를 제시한다.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

또한, 본 발명의 다른 실시예는 패드가 외부로 노출된 반도체 기판을 마련하는 과정; 패드가 외부로 노출되도록 하기 위한 개구부를 가지는 보호층을 반도체 기판에 형성하는 과정; 아우터 리드가 형성된 PCB 기판을 마련하는 과정; 패드와 아우터 리드를 전기적으로 연결하는 컨덕터 및 보호층과 PCB 기판을 절연하는 절연부를 포함하는 컨덕티브 필름을 마련하는 과정; 보호층에 컨덕티브 필름을 부착하는 과정; 컨덕티브 필름에 PCB 기판을 부착하는 과정을 포함하는 반도체 제조방법을 제공한다.

본 발명의 일 실시예에 따른 반도체 구조 및 제조방법은 웨이퍼 범핑 또는 WLCSP가 필요없어 장비투자 등 높은 초기 개발비용을 절감할 수 있다.

또한, 복잡한 공정을 모두 줄일 수 있으므로 제품의 제작기간을 단축할 수 있어 생산성을 향상시킬 수 있으며, 공정을 단순화할 수 있으므로 공정의 불량률을 낮출 수 있고, 제품의 제작 단가를 크게 낮출 수 있다.

또한, 절연부로 인하여 플립칩 방식에서 필요한 언더필(Underfil)공정을 생략할 수 있다.

이외에도, 본 발명의 효과는 실시예에 따라서 우수한 내구성을 가지는 등 다양한 효과를 가지며, 그러한 효과에 대해서는 후술하는 실시예의 설명 부분에서 명확하게 확인될 수 있다.

도 1은 반도체 제조공정에 있어서 독립한 다이(Die)를 준비하기 위한 전단계로서 재배열이 없는 범핑(Bumping) 구조를 나타내고,
도 2는 반도체 제조공정에 있어서 독립한 다이(Die)를 준비하기 위한 전단계로서 재배열이 있는 범핑 구조를 나타낸다.
도 3은 다양한 구조를 갖는 컨덕티브 필름(Conductive film)을 포함하는 반도체 구조를 나타낸다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 제조방법을 나타낸다.
도 5는 제2실시예에 따른 컨덕티브 필름이 반도체 기판에 부착되고, 컨덕티브 필름이 부착된 반도체 기판이 싱귤레이션(Singulation)되는 과정을 나타낸다.

이하, 본 발명의 일 실시예를 예시적인 도면을 통해 상세하게 설명한다. 그러나 이는 본 발명의 범위를 한정하려고 의도된 것은 아니다.

각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 본 발명의 실시예를 설명하기 위한 것일 뿐이고, 본 발명의 범위를 한정하는 것이 아니다.

도 3은 다양한 구조를 갖는 컨덕티브 필름(Conductive film)을 포함하는 반도체 구조를 나타낸다. 도 3을 참고하여 설명한다.

본 발명의 일 실시예에 따른 반도체 구조는 패드(11)가 외부로 노출된 반도체 기판(10)을 포함할 수 있다.

또한, 반도체 기판(10)을 덮되, 패드(11)가 외부로 노출되도록 개구부가 형성된 보호층(12)을 포함할 수 있다.

또한, 아우터 리드(Outer Lead)가 형성된 PCB 기판(미도시)을 포함할 수 있다.

또한, 패드(11)와 아우터 리드를 전기적으로 연결하기 위하여 반도체 기판(10)과 PCB 기판 사이에 개재되는 컨덕티브 필름(20)을 포함할 수 있다.

먼저 패드(11)는 반도체 소자 내부에 포함된 회로기능을 외부로 확장하는 역할을 한다. 패드(11)는 실시예에 따라서 알루미늄 재질일 수 있다. 여기서 반도체 기판(10)은 복수 개의 반도체 칩들이 매트릭스 형태로 형성되고 스크라이브 라인에 의해 서로 분리된 웨이퍼 기판일 수 있다. 또한, 반도체 기판(10)은 웨이퍼 제조공정을 통해 실리콘 기판 내에 회로부가 형성될 수 있고, 패드(11)는 보호층(12) 예컨대 패시베이션(Passivation)층에 의해 외부로 노출된 형태일 수 있다.

한편, 반도체 기판(10)은 범프(14,15, Bump)가 형성될 수 있는 구조이면 어떠한 기능을 갖더라도 본 실시예에 따른 컨덕티브 필름(20)을 부착할 수 있다. 예컨대 반도체 기판(10)은 디램(DRAM) 소자, 플래시 메모리(Flash memory) 소자, 마이크로 컨트롤러와 같은 LSI 소자, 로직 소자, 아날로그 소자, 디지털 시그널 프로세서 소자, 시스템 온 칩(System On Chip) 소자 혹은 개별 소자와 같은 다양한 소자가 될 수도 있다.

또한 반도체 기판(10)은 두 개 이상의 웨이퍼가 적층될 수 있고, 패드(11)는 쓰루 실리콘 비아(TSV: Through Silicon Via)에 의해 서로 상하 방향으로 연결된 구조일 수도 있다.

컨덕티브 필름(20)은 실시예에 따라서 컨덕터(21)와 컨덕터(21)를 고정하고, 보호층(12)과 PCB 기판 사이를 절연하는 절연부(22)를 포함하여 구성될 수 있다. 여기서 컨덕터(21)는 제1면과 제2면을 포함하되, 제1면은 패드(11)와 접촉하고, 제2면은 아우터 리드와 접촉할 수 있다. 제2면은 제1면에 맞은편에 위치한 면일 수 있다. 컨덕티브 필름(20)에서 컨덕터(21)의 제1면과 제2면을 제외한 면은 절연부(22)로 둘러싸이는 구조일 수 있다.

절연부(22)는 유연한 재질일 수 있다. 실시예에 따라서 레진 또는 폴리머 재질을 포함할 수 있다. 절연부(22)는 컨덕터(21)가 패드(11)와 전기적으로 연결되기 위하여 적절한 위치에 배치되도록 컨덕터(21)를 고정하는 역할을 할 수 있다.

본 발명의 일 실시예에 따르면 컨덕터(21)의 제1면과 제2면에는 솔더층(16)이 형성될 수 있다. 솔더층(16)의 재질은 주석일 수 있다. 솔더층(16)은 컨덕터(21)의 제1면과 제2면에 무전해 도금 또는 전해 도금을 이용하여 형성시킬 수 있다.

실시예에 따라서는 컨덕티브 필름(20)은 반도체 기판(10) 쪽에 접착제(Adhesive)를 붙인 뒤에 큐어(Cure) 공정을 통하여 반도체 기판(10)에 부착할 수 있다.

범핑 구조에 있어서는 범프(14,15)는 일반적으로 주석 등으로 제조되며, 범프(14,15)를 반도체 기판(10)의 패드(11)에 형성시키기 위하여 패드(11)에 접착력을 가지는 UBM층(13)을 형성시키고, UBM층(13) 위에 범프(14,15)를 형성시킨다. 또한, 패드(11)에 형성되는 범프(14,15)를 보호하기 위하여 범프(14,15) 주변을 에폭시 등을 이용하여 보호층(12)을 형성시키는 언더필(Underfil)공정을 수행한다.

본 실시예에 따른 컨덕티브 필름(20) 구조는 절연부(22)가 컨덕터(21)를 고정하는 구조이고, 솔더층(16)이 종래의 범핑 구조보다 작은 사이즈로 형성되므로 종래의 범핑 구조와 달이 UBM층이 필요 없다. 따라서 UBM층을 형성시키는 공정을 수행할 필요가 없고, 또한, 범프(14,15)를 보호하고 고정하기 위한 언더필 공정을 수행할 필요도 없으므로 반도체 제작 공정의 수를 줄일 수 있다. 그 결과 반도체 제조시간을 단축할 수 있고, 제조 단가를 낮출 수 있어 생산성을 향상시킬 수 있는 장점이 있다.

도 3(a)는 컨덕티브 필름(20)의 제1실시예를 나타낸다. 도 3(c)는 컨덕티브 필름(20)의 제3실시예를 나타낸다.

제1실시예 및 제3실시예에서는 컨덕터(21)는 컨덕티브 필름(20) 상에서 반도체 기판(10)에서 패드(11)가 마련된 위치와 대응되는 위치에 배치될 수 있다. 즉 컨덕터(21)는 컨덕터(21)와 대응하는 패드(11)에 컨덕터(21)의 제1면이 전기적으로 연결될 수 있는 위치에 배치될 수 있다. 패드(11)가 일정한 위치 패턴을 갖는다면 컨덕터(21)도 그와 대응하는 위치 패턴을 가질 수 있다. 예컨대 패드(11)가 임의의 제1방향을 따라서 일렬로 배열되어 있는 경우 컨덕터(21)도 제1방향을 따라서 일렬로 배열될 수 있다.

컨덕터(21)는 패드(11)에 대향하는 제1면을 포함할 수 있다. 또한 제1면의 맞은 편에 형성되고, 상기 PCB 기판에 대향하는 제2면을 포함할 수 있다. 제1면은 패드(11)와 전기적으로 연결되는 부분일 수 있다. 제2면은 제1실시예에서는 패킹 서브스트레이트와 전기적으로 연결되는 구조일 수 있고, 제3실시예에서는 PCB 기판과 전기적으로 연결될 수 있는 구조일 수 있다. 제1면의 테두리와 제2면의 테두리는 다양한 형상일 수 있다. 제1면의 테두리에서 제2면의 테두리로 연결되는 둘레면 역시 다양한 형상일 수 있다. 제1면의 면적은 패드(11)의 면적보다 작거나 같을 수 있다.

제1실시예에 있어서는 제1면의 면적과 제2면의 면적은 같을 수 있다. 그러나 제3실시예에 있어서는 제2면의 면적은 제1면의 면적보다 더 크다. 즉 제1면의 테두리에서 제2면의 테두리로 이어지는 둘레면의 내부를 채우고 센터축(C)에 수직한 면적은 컨덕터(21)의 센터축(C)을 중심으로 제1면에서 제2면으로 갈수록 점차로 증가하는 형태일 수 있다.

제3실시예는 WLCSP 용도로서 제공되는 것이며, 패드(11)에 접합되는 제1면의 면적보다 제2면의 면적을 더 크게 확장시킨 컨덕터(21)를 이용한 구조다. 따라서 제3실시예를 실시할 경우에는 WLCSP를 위하여 웨이퍼 패브리케이션(Fabrication) 공정에서 패드(11)를 에이리어 어레이(Area Array)로 재배열하여 컨덕티브 필름(20)을 적용하여야 한다. 즉 제3실시예에서는 컨덕티브 필름(20) 구조를 적용할 수 있도록 패브리케이션공정에서 패드(11)의 간격을 넓게 형성해야 한다.

도 3(b)는 컨덕티브 필름(20)의 제2실시예를 나타낸다. 도 3(b)를 참조하여 설명한다. 컨덕티브 필름(20)의 제2실시예에 있어서 컨덕터(21)는 컨덕티브 필름(20) 내에서 길이 방향(X방향)을 따라서 일정한 간격을 두고 배치될 수 있다.

실시예에 따라서는 컨덕티브 필름(20)의 길이 방향(X방향)을 따라서 절단한 단면은 복수의 컨덕터(21)가 절연부(22)와 교대로 배치되는 형태를 포함할 수 있다.

여기서 패드(11)에는 하나 이상의 컨덕터(21)가 동시에 전기적으로 연결될 수 있다.

제2실시예에서는 제1실시예와 제3실시예와는 달리 복수의 컨덕터(21)가 절연부(22) 상에 촘촘히 배치된 형태일 수 있다. 복수의 컨덕터(21) 중에서 일부 컨덕터들(21)은 반도체 기판(10)의 패드(11)가 노출되지 않은 부분에 배치될 수 있다.

도 4는 본 발명의 또 다른 실시예에 따른 반도체 제조방법을 나타낸다.

도 5는 본 발명의 컨덕티브 필름(20)의 제2실시예가 반도체 기판(10)에 부착되고, 컨덕티브 필름(20)이 부착된 반도체 기판(10)이 싱귤레이션(Singulation)되는 과정을 나타낸다. 도 4 및 도 5를 함께 참조하여 설명한다.

본 발명의 다른 실시예에 따른 반도체 제조방법은 패드(11)가 외부로 노출된 반도체 기판(10)을 마련하는 과정(S100); 패드(11)가 외부로 노출되도록 하기 위한 개구부를 가지는 보호층(12)을 반도체 기판(10)에 형성하는 과정(S200); 아우터 리드가 형성된 PCB 기판을 마련하는 과정(S300); 패드(11)와 아우터 리드를 전기적으로 연결하는 컨덕터(21) 및 보호층(12)과 PCB 기판을 절연하는 절연부(22)를 포함하는 컨덕티브 필름(20)을 마련하는 과정(S400); 보호층(12)에 컨덕티브 필름(20)을 부착하는 과정(S500); 컨덕티브 필름(20)에 PCB 기판을 부착하는 과정(S600);을 포함하여 구성될 수 있다.

컨덕티브 필름(20)의 제1실시예 및 제3실시예에 있어서 컨덕티브 필름(20)을 부착하는 과정(S500)은. 패드(11)와 컨덕터(21)가 대향하도록 컨덕티브 필름(20) 또는 반도체 기판(10)을 정렬하는 과정을 추가로 포함할 수 있다. 이는 패드(11)와 패드(11)에 대응하는 컨덕터(21)를 서로 전기적으로 연결하기 위한 것이다.

반면 제2실시예에서는 컨덕터(21)는 컨덕티브 필름(20)상에서 임의의 위치에 배치될 수 있다. 즉 컨덕티브 필름(20)은 복수의 컨덕터(21)가 패드(11)의 위치와 무관하게 절연부(22) 상에서 일정한 간격 및 일정한 패턴을 가지고 삽입되어 있을 수 있다.

따라서 제2실시예에서 컨덕티브 필름(20)을 부착하는 과정(S500)은 패드(11)와 컨덕터(21)가 대향하도록 컨덕티브 필름(20) 또는 반도체 기판(10)을 정렬하는 과정을 생략할 수 있다.

제2실시예에 있어서는 반도체 기판(10)에 컨덕티브 필름(20)을 부착할 때 패드(11)의 위치를 고려할 필요없이 컨덕티브 필름(20)을 부착할 수 있으므로 정렬 공정이 생략되어 반도체 제작방법이 단순화되어 생산성이 향상되고 제조단가가 줄어드는 장점이 있다.

컨덕티브 필름(20)의 제1실시예 및 제2실시예에 있어서 PCB 기판을 부착하는 과정(S600)은 컨덕티브 필름(20)에 컨덕터(21)와 PCB 기판을 전기적으로 연결하는 패킹 서브스트레이트를 부착하는 과정과 패킹 서브스트레이트에 PCB 기판을 부착하는 과정을 포함할 수 있다.

즉 이 경우 반도체 구조는 PCB 기판의 윗면에 패킹 서브스트레이트가 적층되고, 패킹 서브스트레이트의 윗면에 컨덕티브 필름(20)이 적층되며, 컨덕티브 필름(20)의 윗면에 반도체 기판(10)이 적층되는 구조일 수 있다.

도 5는 제2실시예에 따른 컨덕티브 필름(20)이 반도체 기판(10)에 부착되고, 컨덕티브 필름(20)이 부착된 반도체 기판(10)이 싱귤레이션(Singulation)되는 과정을 나타낸다. 도 5(a)는 반도체 기판(10)에 컨덕티브 필름(20)이 부착되는 모습을 나타낸다. 도 5(b)는 리플로우(Reflow) 공정을 통하여 솔더층(16)을 녹여 컨덕티브 필름(20)의 컨덕터(21)를 패드(11)에 접착시키고 절연부(22)의 접착제(Adhesive)를 큐어(Cure)시키는 공정을 나타낸다.

도 5(c)는 싱귤레이션(Singulation) 공정을 통하여 각각의 유닛으로 잘라낸 모습을 나타낸다. 도 5를 참고로 설명하면, 컨덕티브 필름(20)의 제2실시예에서는 패드(11)가 형성된 위치와 컨덕터(21)의 위치를 맞추는 정렬 공정이 필요 없으며, 절연부(22) 상에 컨덕터(21)가 촘촘히 박혀있는 컨덕티브 필름(20)을 반도체 기판(10)에 부착하고, 리플로우 공정으로 접착한 뒤에 싱귤레이션 공정을 절단하는 과정을 알 수 있다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.

따라서, 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10 : 반도체 기판 11 : 패드
12 : 보호층 13 : UBM층
14, 15 : 범프 16 : 솔더층
20 : 컨덕티브 필름 21 : 컨덕터
22 : 절연부

Claims

패드가 외부로 노출된 반도체 기판;
상기 반도체 기판을 덮되, 상기 패드가 외부로 노출되도록 개구부가 형성된 보호층;
아우터 리드(Outer Lead)가 형성된 PCB 기판; 및
상기 패드와 상기 아우터 리드를 전기적으로 연결하기 위하여 상기 반도체 기판과 상기 PCB 기판 사이에 개재되는 컨덕티브 필름
을 포함하는 반도체 구조.
제1항에 있어서,
상기 컨덕티브 필름은 컨덕터와 상기 컨덕터를 고정하고, 상기 보호층과 상기 PCB 기판 사이를 절연하는 절연부를 포함하는 것을 특징으로 하는 반도체 구조.
제2항에 있어서,
상기 컨덕터는 제1면과 제2면을 포함하되, 상기 제1면은 상기 패드와 접촉하고, 상기 제2면은 상기 아우터 리드와 접촉하는 것을 특징으로 하는 반도체 구조.
제3항에 있어서,
상기 제1면과 상기 제2면에는 솔더층이 형성된 것을 특징으로 하는 반도체 구조.
제2항에 있어서,
상기 절연부는 레진 또는 폴리머 재질을 포함하는 것을 특징으로 하는 반도체 구조.
제2항에 있어
상기 컨덕터는 상기 컨덕티브 필름 내에서 일정한 간격을 두고 배치되는 것을 특징으로 하는 반도체 구조.
제6항에 있어서,
상기 패드에는 복수의 컨덕터가 동시에 전기적으로 연결되는 것을 특징으로 하는 반도체 구조.
제2항에 있어서,
상기 컨덕터는 상기 컨덕티브 필름에서 상기 패드의 위치와 대응되는 위치에 배치되는 것을 특징으로 하는 반도체 구조.
제8항에 있어서,
상기 컨덕터는 상기 패드에 대향하는 제1면과 상기 제1면의 맞은편에 형성되고 상기 PCB 기판에 대향하는 제2면을 포함하되, 상기 제1면의 면적보다 상기 제2면의 면적이 더 큰 것을 특징으로 하는 반도체 구조.
패드가 외부로 노출된 반도체 기판을 마련하는 과정;
상기 패드가 외부로 노출되도록 하기 위한 개구부를 가지는 보호층을 상기 반도체 기판에 형성하는 과정;
아우터 리드가 형성된 PCB 기판을 마련하는 과정;
상기 패드와 상기 아우터 리드를 전기적으로 연결하는 컨덕터 및 상기 보호층과 상기 PCB 기판을 절연하는 절연부를 포함하는 컨덕티브 필름을 마련하는 과정;
상기 보호층에 상기 컨덕티브 필름을 부착하는 과정;
상기 컨덕티브 필름에 상기 PCB 기판을 부착하는 과정
을 포함하는 반도체 제조방법.
제10항에 있어서,
상기 컨덕티브 필름을 부착하는 과정은. 상기 패드와 상기 컨덕터가 대향하도록 상기 컨덕티브 필름 또는 상기 반도체 칩을 정렬하는 과정을 추가로 포함하는 것을 특징으로 하는 반도체 제조방법.
제10항에 있어서,
상기 PCB 기판을 부착하는 과정은 상기 컨덕티브 필름에 상기 컨덕터와 상기 PCB 기판을 전기적으로 연결하는 패킹 서브스트레이트를 부착하는 과정과 상기 패킹 서브스트레이트에 상기 PCB 기판을 부착하는 과정을 포함하는 것을 특징으로 하는 반도체 제조방법.