KR20150024161A - Printed circuit board and method of manufacturing the same - Google Patents

Printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR20150024161A
KR20150024161A KR20130101263A KR20130101263A KR20150024161A KR 20150024161 A KR20150024161 A KR 20150024161A KR 20130101263 A KR20130101263 A KR 20130101263A KR 20130101263 A KR20130101263 A KR 20130101263A KR 20150024161 A KR20150024161 A KR 20150024161A
Authority
KR
South Korea
Prior art keywords
insulating layer
photosensitive insulating
opening
forming
core substrate
Prior art date
Application number
KR20130101263A
Other languages
Korean (ko)
Inventor
홍진호
이근용
이사용
김은실
신상현
권용일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130101263A priority Critical patent/KR20150024161A/en
Priority to CN201410355872.XA priority patent/CN104427751A/en
Publication of KR20150024161A publication Critical patent/KR20150024161A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials

Abstract

The present invention relates to a printed circuit board and a manufacturing method thereof. The printed circuit board according to an embodiment of the present invention comprises: a core substrate formed of an insulating material including a reinforcement member; and a circuit pattern formed on a photosensitive insulating layer which is formed on the core substrate, and on the core substrate, and formed as embedded in the photosensitive insulating layer.

Description

인쇄회로기판 및 인쇄회로기판 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
The present invention relates to a printed circuit board and a method of manufacturing a printed circuit board.

최근 전자제품은 다기능화 및 고속화의 추세가 빠른 속도로 진행되고 있다. 이런 추세에 대응하기 위해서 반도체 칩 및 반도체 칩이 실장되는 인쇄회로기판도 매우 빠른 속도로 발전하고 있다. 이와 같은 인쇄회로기판은 경박단소화, 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호전달 등이 요구된다.Recently, trend of multi - functional and high - speed electronic products is progressing at a rapid pace. In order to cope with this trend, printed circuit boards on which semiconductor chips and semiconductor chips are mounted are also developing at a very high speed. Such a printed circuit board is required to have a light weight and short circuit, a fine circuit, excellent electrical characteristics, high reliability, and high-speed signal transmission.

종래에는 인쇄회로기판의 회로 패턴을 형성할 때, 회로 패턴을 형성한 후 절연층을 형성하는 순서로 진행된다. 회로 패턴의 형성은 절연층 상에 도금층을 형성한 후, 도금층을 에칭하여 패터닝 함으로써, 회로 패턴을 형성할 수 있다. 또는 절연층에 시드층을 형성, 개구부가 패터닝된 도금 레지스트를 형성, 도금을 수행, 도금 레지스트 제거 및 시드층 에칭 순으로 회로 패턴이 형성될 수 있다. 미국 공개특허 제2006-0070769호에 이와 같은 회로 패턴 방법이 개시되어 있다. 이때, 도금층이나 시드층을 에칭할 때, 에칭액을 이용한 습식 에칭을 진행하면, 등방성 식각 특성에 의해서 회로 패턴에 언더 컷(Under Cut)이 발생한다. 특히 미세 패턴을 형성할 때, 언더 컷에 의해 회로 패턴이 탈락되는 등의 문제가 발생한다.
Conventionally, when a circuit pattern of a printed circuit board is formed, the process proceeds in the order of forming a circuit pattern and then forming an insulating layer. A circuit pattern can be formed by forming a plating layer on an insulating layer, and then etching and patterning the plating layer to form a circuit pattern. Or a circuit pattern may be formed in the order of forming a seed layer on the insulating layer, forming a plating resist patterned with openings, performing plating, removing the plating resist, and etching the seed layer. US-A-2006-0070769 discloses such a circuit pattern method. At this time, when the plating layer or the seed layer is etched, wet etching using the etching solution proceeds, and undercuts occur in the circuit pattern due to isotropic etching characteristics. In particular, when forming a fine pattern, there arises a problem that a circuit pattern is dropped off due to an undercut.

본 발명의 일 측면에 따르면, 회로 패턴의 언더컷(Under Cut)을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.According to an aspect of the present invention, there is provided a printed circuit board and a printed circuit board manufacturing method capable of preventing undercut of a circuit pattern.

본 발명의 다른 측면에 따르면, 강성이 큰 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.According to another aspect of the present invention, there is provided a printed circuit board and a printed circuit board manufacturing method having high rigidity.

본 발명의 또 다른 측면에 따르면, 휨을 감소시킬 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.According to another aspect of the present invention, there is provided a printed circuit board and a printed circuit board manufacturing method capable of reducing deflection.

본 발명의 또 다른 측면에 따르면, 미세 패턴 구현이 용이한 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
According to another aspect of the present invention, there is provided a printed circuit board and a printed circuit board manufacturing method which are easy to implement a fine pattern.

본 발명의 실시 예에 따르면, 보강재를 포함하는 절연재로 형성된 코어기판, 코어기판에 형성된 감광성 절연층 및 코어기판에 형성되며, 감광성 절연층에 매립된 형태로 형성된 회로 패턴을 포함하는 인쇄회로기판이 제공된다.According to an embodiment of the present invention, a printed circuit board including a core substrate formed of an insulating material including a reinforcing material, a photosensitive insulating layer formed on the core substrate, and a circuit pattern formed on the core substrate and embedded in the photosensitive insulating layer, / RTI >

코어기판을 관통하도록 형성되어 회로 패턴과 연결된 관통 비아를 더 포함할 수 있다.And may further include through vias formed to penetrate the core substrate and connected to the circuit pattern.

코어기판과 감광성 절연층 사이에 형성된 접착층을 더 포함할 수 있다.And an adhesive layer formed between the core substrate and the photosensitive insulating layer.

보강재는 유리섬유 및 무기 필러 중 적어도 하나를 포함할 수 있다.The reinforcing material may include at least one of glass fiber and inorganic filler.

감광성 절연층은 코어기판의 양면에 형성될 수 있다.The photosensitive insulating layer may be formed on both sides of the core substrate.

감광성 절연층은 포지티브(Positive) 감광성 절연층일 수 있다.The photosensitive insulating layer may be a positive photosensitive insulating layer.

감광성 절연층은 네거티브(Negative) 감광성 절연층일 수 있다.
The photosensitive insulating layer may be a negative photosensitive insulating layer.

본 발명의 다른 실시 예에 따르면, 보강재를 포함하는 절연재로 형성된 코어기판이 제공되는 단계, 코어기판에 감광성 절연층을 형성하는 단계, 감광성 절연층에 개구부를 형성하는 단계 및 개구부에 전도성 물질을 충전하여 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.According to another embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: providing a core substrate formed of an insulating material including a reinforcing material; forming a photosensitive insulating layer on the core substrate; forming an opening in the photosensitive insulating layer; And forming a circuit pattern on the printed circuit board.

코어기판에 제공되는 단계에서 보강재는 유리섬유 및 무기 필러 중 적어도 하나를 포함할 수 있다.In the step provided to the core substrate, the reinforcing material may comprise at least one of glass fiber and inorganic filler.

감광성 절연층은 포지티브 감광성 절연층일 수 있다.The photosensitive insulating layer may be a positive photosensitive insulating layer.

감광성 절연층에 개구부를 형성하는 단계는 개구부가 형성될 영역을 노출하도록 패터닝된 마스크를 감광성 절연층 상에 형성하는 단계, 감광성 절연층에서 마스크에 의해서 노출된 영역을 노광하는 단계, 마스크를 제거하는 단계 및 현상을 수행하여 개구부를 형성하는 단계를 포함할 수 있다.The step of forming the opening in the photosensitive insulating layer includes the steps of forming a patterned mask on the photosensitive insulating layer so as to expose a region where the opening is to be formed, exposing an area exposed by the mask in the photosensitive insulating layer, And forming the opening by performing the step and the development.

감광성 절연층에 개구부를 형성하는 단계는 감광성 절연층에서 개구부가 형성될 영역을 LDI(Laser Direct Imaging) 방식으로 노광하는 단계 및 현상을 수행하여 개구부를 형성하는 단계를 포함할 수 있다.The step of forming the opening in the photosensitive insulating layer may include a step of exposing a region where the opening is to be formed in the photosensitive insulating layer by an LDI (Laser Direct Imaging) method and a step of performing development to form an opening.

감광성 절연층은 네거티브 감광성 절연층일 수 있다.The photosensitive insulating layer may be a negative photosensitive insulating layer.

감광성 절연층에 개구부를 형성하는 단계는 개구부가 형성될 영역을 보호하고 이외의 영역을 노출하도록 패터닝된 마스크를 네거티브 감광성 절연층 상에 형성하는 단계, 네거티브 감광성 절연층에서 마스크에 의해서 노출된 영역을 노광하는 단계, 마스크를 제거하는 단계 및 현상을 수행하여 개구부를 형성하는 단계를 포함할 수 있다.The step of forming the opening in the photosensitive insulating layer includes the steps of forming a patterned mask on the negative photosensitive insulating layer so as to protect the area where the opening is to be formed and expose another area, A step of exposing, a step of removing the mask, and a step of performing development to form an opening.

감광성 절연층에 개구부를 형성하는 단계는 감광성 절연층에서 개구부가 형성될 영역 이외의 영역을 LDI(Laser Direct Imaging) 방식으로 노광하는 단계 및 현상을 수행하여 개구부를 형성하는 단계를 포함할 수 있다.The step of forming the opening in the photosensitive insulating layer may include a step of exposing a region other than the region where the opening is to be formed in the photosensitive insulating layer by an LDI (Laser Direct Imaging) method and a step of performing development to form an opening.

회로 패턴을 형성하는 단계는 개구부에 전도성 페이스트를 스크린 프린트(Screen Printing) 방식으로 충전할 수 있다.In forming the circuit pattern, the conductive paste may be filled in the opening by a screen printing method.

회로 패턴을 형성하는 단계는 개구부에 전도성 잉크를 잉크젯(Ink Jet) 방식으로 충전할 수 있다.In the step of forming the circuit pattern, conductive ink may be filled in the opening portion by an ink jet method.

회로 패턴을 형성하는 단계는 감광성 절연층 및 개구부에 시드층을 형성하는 단계, 시드층에 형성되며, 개구부를 도금으로 충전되도록 도금층을 형성하는 단계 및 개구부 감광성 절연층의 일면이 노출되도록 도금층을 연마하여 회로 패턴을 형성하는 단계를 포함할 수 있다.The step of forming a circuit pattern includes the steps of forming a seed layer on the photosensitive insulating layer and the opening, forming a plating layer on the seed layer so as to fill the opening with plating, and polishing the plating layer to expose one surface of the opening. Thereby forming a circuit pattern.

개구부를 형성하는 단계 이후에 코어기판을 관통하는 관통 비아홀을 형성하는 단계를 더 포함할 수 있다.And forming a through via hole passing through the core substrate after the step of forming the opening.

관통 비아홀을 형성하는 단계에서 관통 비아홀은 CNC 드릴 또는 레이저 드릴로 형성될 수 있다.In the step of forming the through via holes, the through via holes may be formed by a CNC drill or a laser drill.

회로 패턴을 형성하는 단계에서 관통 비아홀에 전도성 물질이 충전되어 관통 비아를 형성하는 단계를 더 포함할 수 있다.The step of forming the circuit pattern may further include the step of filling the via hole with the conductive material to form the through via.

감광성 절연층을 형성하는 단계 이전에 코어기판에 접착층을 형성하는 단계를 더 포함할 수 있다.And forming an adhesive layer on the core substrate before the step of forming the photosensitive insulating layer.

감광성 절연층을 형성하는 단계에서 감광성 절연층은 코어기판의 양면에 형성될 수 있다.
In the step of forming the photosensitive insulating layer, the photosensitive insulating layer may be formed on both sides of the core substrate.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 매립 형태의 회로 패턴을 형성하여 언더 컷(Under cut)을 방지할 수 있다.The printed circuit board and the method of manufacturing a printed circuit board according to the embodiment of the present invention can form a buried circuit pattern to prevent an undercut.

본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 유리 기판을 이용함으로써 강성이 향상될 수 있다.The printed circuit board and the printed circuit board manufacturing method according to the embodiments of the present invention can be improved in rigidity by using a glass substrate.

본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 유리 기판을 이용함으로써 휨을 감소시킬 수 있다.The method of manufacturing a printed circuit board and a printed circuit board according to an embodiment of the present invention can reduce warpage by using a glass substrate.

본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 감광성 절연층을 이용함으로써 미세 패턴 구현이 용이하다.
In the method of manufacturing a printed circuit board and a printed circuit board according to an embodiment of the present invention, it is easy to realize a fine pattern by using a photosensitive insulating layer.

도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2 내지 도 14는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 15는 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 16 내지 도 28은 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.1 is an exemplary view illustrating a printed circuit board according to an embodiment of the present invention.
2 to 14 are views showing an example of a method of manufacturing a printed circuit board according to an embodiment of the present invention.
15 is an exemplary view illustrating a printed circuit board according to another embodiment of the present invention.
16 to 28 are illustrations showing a method of manufacturing a printed circuit board according to another embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages, and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. It will be further understood that terms such as " first, "" second," " one side, "" other," and the like are used to distinguish one element from another, no. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.1 is an exemplary view illustrating a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 인쇄회로기판(100)은 코어기판(110), 포지티브 감광성 절연층(120), 회로 패턴(140) 및 관통 비아(150)를 포함할 수 있다.Referring to FIG. 1, a printed circuit board 100 may include a core substrate 110, a positive photosensitive insulating layer 120, a circuit pattern 140, and through vias 150.

코어기판(110)은 보강재를 포함하는 절연재로 형성될 수 있다. 여기서, 보강재는 유리 섬유 또는 무기 필러가 될 수 있다. 또한, 보강재는 유리 섬유와 무기 필러를 모두 포함할 수 있다. 예를 들어, 코어기판(110)은 프리프레그(Prepreg)가 될 수 있다. 이와 같은 코어기판(110)은 유연성(Flexible)을 가질 수 있다. 유연성을 갖는 코어기판(110)에 의해서 코어기판(110)에 포지티브 감광성 절연층(120)을 형성할 때, 기존 공법뿐만 아니라 롤투롤 공법을 적용할 수 있다. The core substrate 110 may be formed of an insulating material including a reinforcing material. Here, the reinforcing material may be glass fiber or inorganic filler. Further, the reinforcing material may include both glass fiber and inorganic filler. For example, the core substrate 110 may be a prepreg. The core substrate 110 may have flexibility. When the positive photosensitive insulating layer 120 is formed on the core substrate 110 by the flexible core substrate 110, a roll-to-roll method as well as an existing method can be applied.

본 발명의 실시 예에서, 코어기판(110)에 형성되는 절연층은 포지티브(Positive) 감광성 절연층(120)이 될 수 있다. 도 1에서 포지티브 감광성 절연층(120)이 코어기판(110)의 양면에 형성됨이 도시되었지만, 이에 한정되는 것은 아니다. 포지티브 감광성 절연층(120)은 당업자의 선택에 따라 코어기판(110)의 일면에만 형성될 수 있다. In an embodiment of the present invention, the insulating layer formed on the core substrate 110 may be a positive photosensitive insulating layer 120. 1, the positive photosensitive insulating layer 120 is formed on both sides of the core substrate 110, but the present invention is not limited thereto. The positive photosensitive insulating layer 120 may be formed only on one side of the core substrate 110 according to a selection of a person skilled in the art.

포지티브 감광성 절연층(120)은 회로 패턴(140)들 간의 절연 역할을 수행할 뿐만 아니라 동시에 레지스트의 역할을 수행할 수 있다. 본 발명의 실시 예에 따른, 포지티브 감광성 절연층(120)은 노광 공정에서, 빛을 받은 부분의 광중합체 폴리머 결합이 끊어진다. 이후, 현상 공정을 수행하면, 광중합체 폴리머 결합이 끊어진 부분이 제거됨으로써 패터닝 된다. 이와 같은 포지티브 감광성 절연층(120)은 단분자 폴리머(Polymer)로 구성되어, 미세 패터닝이 가능하다.The positive photosensitive insulating layer 120 not only plays an insulating role between the circuit patterns 140 but also can serve as a resist. According to the embodiment of the present invention, in the exposure process, the positive photosensitive insulating layer 120 breaks the photopolymer polymer bond of the light-receiving portion. Thereafter, when the developing process is performed, the photopolymer polymer bonds are patterned by removing the broken portions. The positive photosensitive insulating layer 120 may be a monomolecular polymer, which enables fine patterning.

포지티브 감광성 절연층(120)에는 상술한 노광 및 현상 공정을 통해 개구부(121)가 패터닝 될 수 있다. 개구부(121)는 회로 패턴(140)이 형성되는 영역에 형성되며, 코어기판(110)이 노출되도록 형성될 수 있다. The opening 121 may be patterned in the positive photosensitive insulating layer 120 through the above-described exposure and development processes. The opening 121 is formed in a region where the circuit pattern 140 is formed, and the core substrate 110 may be exposed.

회로 패턴(140)은 포지티브 감광성 절연층(120)의 개구부(121)에 형성될 수 있다. 즉, 회로 패턴(140)은 코어기판(110)에 형성되며, 포지티브 감광성 절연층(120)에 매립된 형태로 형성될 수 있다. 회로 패턴(140)은 전도성 물질로 형성될 수 있다. 예를 들어, 회로 패턴(140)은 구리(Cu)로 형성될 수 있다. 그러나 회로 패턴(140)의 재질은 구리로 한정되는 것은 아니다. 회로 패턴(140)은 회로 기판 분야에서 사용되는 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 회로 패턴(140)은 스크린 프린트(Screen Print) 방법, 잉크젯(Inkjet) 방법 및 도금 방법 중 어느 하나로 형성될 수 있다. 회로 패턴(140)이 도금 방법으로 형성되는 경우 무전해 도금 및 전해 도금 방법이 적용될 수 있다.The circuit pattern 140 may be formed in the opening 121 of the positive photosensitive insulating layer 120. That is, the circuit pattern 140 may be formed on the core substrate 110 and embedded in the positive photosensitive insulating layer 120. The circuit pattern 140 may be formed of a conductive material. For example, the circuit pattern 140 may be formed of copper (Cu). However, the material of the circuit pattern 140 is not limited to copper. The circuit pattern 140 can be applied without limitation as long as it is used as a conductive material used in the circuit board field. The circuit pattern 140 may be formed by any one of a screen print method, an inkjet method, and a plating method. When the circuit pattern 140 is formed by a plating method, electroless plating and electroplating methods can be applied.

관통 비아(150)는 코어기판(110)을 관통하도록 형성될 수 있다. 또한, 관통 비아(150)는 코어기판(110)의 양면에 형성된 회로 패턴(140)을 전기적으로 연결할 수 있다. 관통 비아(150)는 전도성 물질로 형성될 수 있다. 관통 비아(150)는 회로 패턴(140)과 동일 물질로 형성될 수 있다. 그러나 관통 비아(150)가 반드시 회로 패턴(140)과 동일 물질로 형성되는 것은 아니며, 회로 기판 분야에서 사용되는 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다.The through vias 150 may be formed to penetrate the core substrate 110. The through vias 150 may electrically connect the circuit patterns 140 formed on both sides of the core substrate 110. The through vias 150 may be formed of a conductive material. The through vias 150 may be formed of the same material as the circuit patterns 140. However, the through vias 150 are not necessarily formed of the same material as the circuit pattern 140, and may be applied without limitation as long as they are used as a conductive material used in the circuit board field.

본 발명의 실시 예에 따르면, 인쇄회로기판(100)은 접착층(130)을 더 포함할 수 있다. 접착층(130)은 코어기판(110)에 형성될 수 있다. 접착층(130)은 코어기판(110)과 포지티브 감광성 절연층(120) 간의 접착력을 향상시키기 위해서 형성될 수 있다. 접착층(130)의 재질은 회로 기판 분야에서 사용되는 접착 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 본 발명에서 접착층(130)은 필수 구성은 아니며, 당업자의 선택에 따라 적용되거나 미적용될 수 있다.
According to an embodiment of the present invention, the printed circuit board 100 may further include an adhesive layer 130. The adhesive layer 130 may be formed on the core substrate 110. The adhesive layer 130 may be formed to improve adhesion between the core substrate 110 and the positive photosensitive insulating layer 120. The material of the adhesive layer 130 can be applied without limitation as long as it is used as an adhesive material used in the field of circuit boards. In the present invention, the adhesive layer 130 is not an indispensable constituent, and may or may not be applied depending on the choice of a person skilled in the art.

본 발명의 실시 예에 따른 인쇄회로기판은 미세 패터닝이 가능한 포지티브 감광성 절연층을 이용함으로써, 미세한 회로 패턴을 용이하게 형성할 수 있다.
A printed circuit board according to an embodiment of the present invention can easily form a fine circuit pattern by using a positive photosensitive insulating layer capable of fine patterning.

도 2 내지 도 14는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
2 to 14 are views showing an example of a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 2를 참조하면, 코어기판(110)이 제공된다.Referring to FIG. 2, a core substrate 110 is provided.

코어기판(110)은 보강재를 포함하는 절연재로 형성될 수 있다. 여기서, 보강재는 유리 섬유 또는 무기 필러가 될 수 있다. 또한, 보강재는 유리 섬유와 무기 필러를 모두 포함할 수 있다. 예를 들어, 코어기판(110)은 프리프레그(Prepreg)가 될 수 있다. 이와 같은 코어기판(110)은 유연성(Flexible)을 가질 수 있다.
The core substrate 110 may be formed of an insulating material including a reinforcing material. Here, the reinforcing material may be glass fiber or inorganic filler. Further, the reinforcing material may include both glass fiber and inorganic filler. For example, the core substrate 110 may be a prepreg. The core substrate 110 may have flexibility.

도 3을 참조하면, 코어기판(110)에 포지티브 감광성 절연층(120)이 형성된다.Referring to FIG. 3, a positive photosensitive insulating layer 120 is formed on a core substrate 110.

포지티브 감광성 절연층(120)은 회로 패턴(140)들 간의 절연 역할을 수행할 뿐만 아니라 동시에 레지스트의 역할을 수행할 수 있다. 포지티브 감광성 절연층(120)은 단분자 폴리머(Polymer)로 구성되어 미세 패턴 형성에 유리하다. 도 3에는 포지티브 감광성 절연층(120)이 코어기판(110)의 양면에 형성됨이 도시되었지만, 이에 한정되는 것은 아니다. 포지티브 감광성 절연층(120)은 당업자의 선택에 따라 코어기판(110)의 일면에만 형성될 수 있다.The positive photosensitive insulating layer 120 not only plays an insulating role between the circuit patterns 140 but also can serve as a resist. The positive photosensitive insulating layer 120 is composed of a monomolecular polymer and is advantageous for forming a fine pattern. 3, the positive photosensitive insulating layer 120 is formed on both sides of the core substrate 110, but the present invention is not limited thereto. The positive photosensitive insulating layer 120 may be formed only on one side of the core substrate 110 according to a selection of a person skilled in the art.

예를 들어, 포지티브 감광성 절연층(120)은 롤투롤(Roll To Roll) 공정으로 코어기판(110)에 형성될 수 있다. 여기서, 포지티브 감광성 절연층(120)은 포지티브 감광성 재질의 필름으로 형성될 수 있다. 본 발명의 실시 예에서, 코어기판(110)이 유연성을 갖기 때문에 롤투롤 공정 적용이 가능하다. 롤투롤 공정을 이용하면, 코어기판(110)에 형성된 포지티브 감광성 절연층(120)의 평탄화를 향상시킬 수 있다.For example, the positive photosensitive insulating layer 120 may be formed on the core substrate 110 by a roll-to-roll process. Here, the positive photosensitive insulating layer 120 may be formed of a film of a positive photosensitive material. In the embodiment of the present invention, since the core substrate 110 has flexibility, it is possible to apply a roll-to-roll process. By using the roll-to-roll process, the flatness of the positive photosensitive insulating layer 120 formed on the core substrate 110 can be improved.

그러나 코어기판(110)에 포지티브 감광성 절연층(120)을 형성하는 방법이 롤투롤 공정으로 한정되는 것은 아니다. 포지티브 감광성 절연층(120)은 포지티브 감광성 재질의 잉크나 페이스트 또는 바니쉬를 코팅하는 방법으로 형성될 수 있다.However, the method of forming the positive photosensitive insulating layer 120 on the core substrate 110 is not limited to the roll-to-roll process. The positive photosensitive insulating layer 120 may be formed by coating a positive photosensitive material such as ink or paste or varnish.

본 발명의 실시 예에 따르면, 코어기판(110)에 포지티브 감광성 절연층(120)을 형성하기 전에 접착층(130)이 더 형성될 수 있다. 접착층(130)은 코어기판(110)과 포지티브 감광성 절연층(120) 간의 접착력 향상을 위해 형성될 수 있다. 접착층(130)의 재질은 비전도성 물질로 회로 기판 분야에서 접착력 향상을 위해 사용되는 어떠한 물질도 적용될 수 있다.
According to the embodiment of the present invention, the adhesive layer 130 may be further formed on the core substrate 110 before the positive photosensitive insulating layer 120 is formed. The adhesive layer 130 may be formed to improve adhesion between the core substrate 110 and the positive photosensitive insulating layer 120. The material of the adhesive layer 130 may be any material that is used for improving adhesion in the field of circuit boards, which is a nonconductive material.

도 4를 참조하면, 포지티브 감광성 절연층(120)에 노광이 수행된다.Referring to FIG. 4, exposure is performed on the positive photosensitive insulating layer 120.

우선, 포지티브 감광성 절연층(120) 상에 마스크(310)가 형성될 수 있다. 마스크(310)는 포지티브 감광성 절연층(120)의 개구부(미도시)가 형성될 영역을 노출시키도록 패터닝 될 수 있다. 여기서 개구부(미도시)는 추후 회로 패턴(미도시)이 형성될 영역이다. 포지티브 감광성 절연층(120)에 패터닝된 마스크(310)를 위치시킨 후, 빛을 조사하여 노광을 수행할 수 있다. 포지티브 감광성 절연층(120)에 조사되는 빛은 자외선 또는 레이저 광원이 될 수 있다. 이와 같이 노광을 수행하면, 포지티브 감광성 절연층(120)에서 빛이 조사된 영역에는 빛을 받은 부분의 광중합체 폴리머 결합이 끊어지고 경화된다.First, a mask 310 may be formed on the positive photosensitive insulating layer 120. The mask 310 may be patterned to expose a region where an opening (not shown) of the positive photosensitive insulating layer 120 is to be formed. Here, the opening (not shown) is a region where a circuit pattern (not shown) is to be formed later. After the patterned mask 310 is positioned on the positive photosensitive insulating layer 120, exposure can be performed by irradiating light. The light emitted to the positive photosensitive insulating layer 120 may be ultraviolet light or a laser light source. When the exposure is performed in this way, the photopolymer polymer bonds of the light-receiving portion are broken and cured in the region irradiated with light in the positive photosensitive insulating layer 120.

도 4에서 포지티브 감광성 절연층(120)에 노광을 수행하는 방법으로 마스크(310)를 이용함을 도시하였지만, 노광 방법이 이에 한정되는 것은 아니다. 미도시 되었지만, 포지티브 감광성 절연층(120)은 LDI(Laser Direct Imaging) 방법을 적용하여 마스크(310)를 사용하지 않고 원하는 영역에만 노광이 수행될 수 있다.
Although FIG. 4 illustrates the use of the mask 310 as a method of performing exposure on the positive photosensitive insulating layer 120, the exposure method is not limited thereto. Although not shown, the positive photosensitive insulating layer 120 can be exposed only to a desired region without using the mask 310 by applying an LDI (Laser Direct Imaging) method.

도 5를 참조하면, 포지티브 감광성 절연층(120)에 개구부(121)가 형성된다. Referring to FIG. 5, an opening 121 is formed in the positive photosensitive insulating layer 120.

노광이 수행된 포지티브 감광성 절연층(120)에 현상이 수행될 수 있다. 포지티브 감광성 절연층(120)에 노광이 수행되어 경화된 영역은 현상액에 의해서 제거될 수 있다. 이와 같은 노광 및 현상 공정에 의해서 포지티브 감광성 절연층(120)에는 회로 패턴(미도시)이 형성될 영역에 개구부(121)가 형성될 수 있다. 개구부(121)는 코어기판(110)을 노출시킬 수 있다.
The development can be performed on the positive photosensitive insulating layer 120 on which the exposure has been performed. The positive photosensitive insulating layer 120 is exposed and the cured region can be removed by the developing solution. The opening 121 may be formed in a region where a circuit pattern (not shown) is to be formed in the positive photosensitive insulating layer 120 by such an exposure and development process. The openings 121 can expose the core substrate 110.

도 6을 참조하면, 관통 비아홀(111)이 형성될 수 있다. Referring to FIG. 6, a through-hole 111 may be formed.

관통 비아홀(111)에는 추후 코어기판(110)의 양면에 형성된 회로 패턴(미도시)을 전기적으로 연결하는 관통 비아(150)가 형성된다. 따라서, 관통 비아홀(111)은 코어기판(110)을 관통하도록 형성될 수 있다. 관통 비아홀(111)은 CNC 드릴 또는 레이저 드릴로 형성될 수 있다.
The through-via holes (111) are formed with through vias (150) for electrically connecting circuit patterns (not shown) formed on both sides of the core substrate (110). Accordingly, the through-hole 111 may be formed to penetrate the core substrate 110. The through-hole 111 may be formed by a CNC drill or a laser drill.

도 7 내지 도 9는 본 발명의 실시 예에 따른 회로 패턴을 형성하는 방법을 나타낸 예시도이다.FIGS. 7 to 9 are views illustrating a method of forming a circuit pattern according to an embodiment of the present invention.

도 7을 참조하면, 스크린 프린트(Screen Print) 방법으로 전도성 페이스트(141)가 도포될 수 있다.
Referring to FIG. 7, a conductive paste 141 may be applied by a screen print method.

도 8을 참조하면, 본 발명의 실시 예에 따르면, 스퀴지(320)를 이용하여 전도성 페이스트(141)를 도포하여 포지티브 감광성 절연층(120)의 개구부(121)를 충전할 수 있다. 또한, 전도성 페이스트(141)는 관통 비아홀(111)에도 충전되어 관통 비아(150)가 형성될 수 있다. 이와 같이 스크린 프린트 방법 도포된 전도성 페이스트(141)는 개구부(121)뿐만 아니라 포지티브 감광성 절연층(120) 상면에도 도포 될 수 있다.
8, according to an embodiment of the present invention, the opening 121 of the positive photosensitive insulating layer 120 may be filled by applying the conductive paste 141 using the squeegee 320. [ In addition, the conductive paste 141 may be filled in the through-via holes 111 to form the through-holes 150. The conductive paste 141 coated with the screen printing method can be applied not only to the openings 121 but also to the upper surface of the positive photosensitive insulating layer 120.

도 9를 참조하면, 회로 패턴(140)이 형성될 수 있다.Referring to FIG. 9, a circuit pattern 140 may be formed.

전도성 페이스트(141)가 포지티브 감광성 절연층(120) 상면까지 도포되면, 연마를 수행할 수 있다. 연마를 수행하여 포지티브 감광성 절연층(120)의 상면이 노출될 때까지 전도성 페이스트(141)를 제거할 수 있다. 이와 같은 연마에 의해서, 포지티브 감광성 절연층(120)에 매립된 형태의 회로 패턴(140)이 형성될 수 있다. 또한, 연마에 의해서 포지티브 감광성 절연층(120)과 회로 패턴(140)의 평탄화가 향상될 수 있다.
When the conductive paste 141 is applied to the upper surface of the positive photosensitive insulating layer 120, polishing can be performed. Polishing can be performed to remove the conductive paste 141 until the upper surface of the positive photosensitive insulating layer 120 is exposed. By such polishing, the circuit pattern 140 in the form embedded in the positive photosensitive insulating layer 120 can be formed. In addition, the planarization of the positive photosensitive insulating layer 120 and the circuit pattern 140 can be improved by polishing.

도 10 내지 도 11은 본 발명의 다른 실시 예에 따른 회로 패턴을 형성하는 방법을 나타낸 예시도이다.10 to 11 are views illustrating a method of forming a circuit pattern according to another embodiment of the present invention.

도 10을 참조하면, 잉크젯(Inkjet) 방법으로 전도성 잉크(142)가 도포될 수 있다.Referring to FIG. 10, the conductive ink 142 may be applied by an inkjet method.

본 발명의 다른 실시 예에 따르면, 잉크젯(Inkjet) 방법으로 전도성 잉크(142)를 포지티브 감광성 절연층(120)의 개구부(121)에 충전할 수 있다. 또한, 전도성 잉크(142)는 관통 비아홀(111)에도 충전될 수 있다. 전도성 잉크(142)가 포지티브 감광성 절연층(120)의 개구부(121)에 충전되기 때문에 별도의 배리어 패턴(Buried Pattern)이 필요 없다. 여기서, 배리어 패턴은 전도성 잉크(142)의 흐름성 때문에 회로 패턴의 형태가 변하는 것을 방지하기 위해서 형성되는 패턴이다.
According to another embodiment of the present invention, the conductive ink 142 may be filled into the opening 121 of the positive photosensitive insulating layer 120 by an inkjet method. The conductive ink 142 may also be filled in the through-hole 111. [ Since the conductive ink 142 is filled in the opening 121 of the positive photosensitive insulating layer 120, a separate barrier pattern is not required. Here, the barrier pattern is a pattern formed to prevent the shape of the circuit pattern from being changed due to the flowability of the conductive ink 142.

도 11을 참조하면, 회로 패턴(140)이 형성될 수 있다.Referring to FIG. 11, a circuit pattern 140 may be formed.

전도성 잉크(142)가 개구부(121)에 모두 충전되어, 포지티브 감광성 절연층(120)에 매립된 형태의 회로 패턴(140)이 형성될 수 있다. 또한, 전도성 (142)는 관통 비아홀(111)에 충전되어 관통 비아(150)가 형성될 수 있다.
The circuit pattern 140 in which the conductive ink 142 is completely filled in the opening 121 and embedded in the positive photosensitive insulating layer 120 can be formed. In addition, the conductive layer 142 may be filled in the through via hole 111 to form the through via 150.

도 12 내지 도 14는 본 발명의 또 다른 실시 예에 따른 회로 패턴을 형성하는 방법을 나타낸 예시도이다.12 to 14 are diagrams illustrating an example of a method of forming a circuit pattern according to another embodiment of the present invention.

도 12를 참조하면, 시드층(143)이 형성될 수 있다.Referring to FIG. 12, a seed layer 143 may be formed.

시드층(143)은 포지티브 감광성 절연층(120)의 상면, 개구부(121)의 내벽 및 개구부(121)에 의해 노출된 코어기판(110)에 상면에 형성될 수 있다. 또한, 시드층(143)은 관통 비아홀(111) 내벽에도 형성될 수 있다. 시드층(143)은 스퍼터링(Sputtering) 방법 또는 무전해 도금 방법에 의해서 형성될 수 있다. 시드층(143)을 형성하는 방법은 이에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 시드층 형성 방법 중 하나 이상을 적용하여 형성될 수 있다. 시드층(143)은 전도성 금속으로 형성될 수 있다. 예를 들어, 시드층(143)은 구리로 형성될 수 있다. 그러나 시드층(143)의 재질이 구리로 한정되는 것은 아니다.
The seed layer 143 may be formed on the upper surface of the positive photosensitive insulating layer 120, the inner surface of the opening 121, and the core substrate 110 exposed by the opening 121. The seed layer 143 may also be formed on the inner wall of the through via hole 111. The seed layer 143 may be formed by a sputtering method or an electroless plating method. The method of forming the seed layer 143 is not limited to this, and may be formed by applying at least one of the seed layer forming methods known in the circuit board field. The seed layer 143 may be formed of a conductive metal. For example, the seed layer 143 may be formed of copper. However, the material of the seed layer 143 is not limited to copper.

도 13을 참조하면, 도금층(144)이 형성될 수 있다.Referring to FIG. 13, a plating layer 144 may be formed.

도금층(144)은 시드층(143)에 전해 도금을 수행하여 형성될 수 있다. 도금층(144)은 전도성 금속으로 형성될 수 있다. 예를 들어, 도금층(144)은 구리로 형성될 수 있다. 그러나 도금층(144)의 재질이 구리로 한정되는 것은 아니다. 도금층(144)은 도 13에 도시된 바와 같이 개구부(121)뿐만 아니라 포지티브 감광성 절연층(120) 상에도 형성될 수 있다.
The plating layer 144 may be formed by performing electroplating on the seed layer 143. The plating layer 144 may be formed of a conductive metal. For example, the plating layer 144 may be formed of copper. However, the material of the plating layer 144 is not limited to copper. The plating layer 144 may be formed on the positive photosensitive insulating layer 120 as well as the opening 121 as shown in FIG.

도 14를 참조하면, 회로 패턴(140)이 형성될 수 있다.Referring to FIG. 14, a circuit pattern 140 may be formed.

도금층(144)이 포지티브 감광성 절연층(120) 상면까지 도금되면, 연마를 수행할 수 있다. 연마를 수행하여 포지티브 감광성 절연층(120)의 상면이 노출될 때까지 도금층(144)을 제거할 수 있다. 따라서, 포지티브 감광성 절연층(120)에 매립된 형태의 시드층(143) 및 도금층(144)으로 구성된 회로 패턴(140)이 형성될 수 있다. 또한, 관통 비아홀(111)에 형성된 시드층(143) 및 도금층(144)으로 구성된 관통 비아(150)가 형성될 수 있다.When the plating layer 144 is plated to the upper surface of the positive photosensitive insulating layer 120, polishing can be performed. Polishing may be performed to remove the plating layer 144 until the upper surface of the positive photosensitive insulating layer 120 is exposed. Therefore, the circuit pattern 140 composed of the seed layer 143 and the plating layer 144 in the form embedded in the positive photosensitive insulating layer 120 can be formed. The through vias 150 formed of the seed layer 143 and the plating layer 144 formed in the through via holes 111 may be formed.

이와 같은 연마에 의해서, 포지티브 감광성 절연층(120)에 매립된 형태의 회로 패턴(140)이 형성될 수 있다. 또한, 연마에 의해서 포지티브 감광성 절연층(120)과 회로 패턴(140)의 평탄화가 향상될 수 있다.
By such polishing, the circuit pattern 140 in the form embedded in the positive photosensitive insulating layer 120 can be formed. In addition, the planarization of the positive photosensitive insulating layer 120 and the circuit pattern 140 can be improved by polishing.

본 발명에서, 전도성 페이스트(141), 전도성 잉크(142), 시드층(143) 및 도금층(144)은 회로 기판 분야에서 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다.
In the present invention, the conductive paste 141, the conductive ink 142, the seed layer 143, and the plating layer 144 can be applied without limitation as long as they are used as a conductive material in the circuit board field.

본 발명의 실시 예에 따른 인쇄회로기판 제조 방법은 포지티브 감광성 절연층의 개구부에 전도성 물질을 충전하는 방식으로 회로 패턴을 형성함으로 회로 패턴에 언더 컷이 발생하는 것을 방지할 수 있다. 또한, 인쇄회로기판 제조 방법은 미세 패터닝이 가능한 포지티브 감광성 절연층을 이용하여 미세한 회로 패턴을 용이하게 형성할 수 있다.
In the method of manufacturing a printed circuit board according to an embodiment of the present invention, a circuit pattern is formed by filling a conductive material in an opening of a positive photosensitive insulating layer, thereby preventing an undercut from occurring in a circuit pattern. In addition, a method of manufacturing a printed circuit board can easily form a fine circuit pattern using a positive photosensitive insulating layer capable of fine patterning.

도 15는 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.15 is an exemplary view illustrating a printed circuit board according to another embodiment of the present invention.

도 15를 참조하면, 인쇄회로기판(200)은 코어기판(210), 네거티브 감광성 절연층(220), 회로 패턴(240) 및 관통 비아(250)를 포함할 수 있다.15, printed circuit board 200 may include a core substrate 210, a negative photosensitive insulation layer 220, a circuit pattern 240, and through vias 250.

코어기판(210)은 보강재를 포함하는 절연재로 형성될 수 있다. 여기서, 보강재는 유리 섬유 또는 무기 필러가 될 수 있다. 또한, 보강재는 유리 섬유와 무기 필러를 모두 포함할 수 있다. 예를 들어, 코어기판(210)은 프리프레그(Prepreg)가 될 수 있다. 이와 같은 코어기판(210)은 유연성(Flexible)을 가질 수 있다. 유연성을 갖는 코어기판(210)에 의해서 코어기판(210)에 네거티브 감광성 절연층(220)을 형성할 때, 기존 공법뿐만 아니라 롤투롤 공법을 적용할 수 있다. The core substrate 210 may be formed of an insulating material including a reinforcing material. Here, the reinforcing material may be glass fiber or inorganic filler. Further, the reinforcing material may include both glass fiber and inorganic filler. For example, the core substrate 210 may be a prepreg. The core substrate 210 may have flexibility. When forming the negative photosensitive insulating layer 220 on the core substrate 210 by the flexible core substrate 210, the roll-to-roll method as well as the existing method can be applied.

본 발명의 실시 예에서, 코어기판(110)에 형성되는 절연층은 네거티브(Negative) 감광성 절연층(220)이 될 수 있다. 도 15에서, 네거티브 감광성 절연층(220)이 코어기판(210)의 양면에 형성됨이 도시되었지만, 이에 한정되는 것은 아니다. 네거티브 감광성 절연층(220)은 당업자의 선택에 따라 코어기판(210)의 일면에만 형성될 수 있다. In an embodiment of the present invention, the insulating layer formed on the core substrate 110 may be a negative photosensitive insulating layer 220. 15, a negative photosensitive insulating layer 220 is formed on both sides of the core substrate 210, but the present invention is not limited thereto. The negative photosensitive insulation layer 220 may be formed only on one side of the core substrate 210 according to a selection of a person skilled in the art.

네거티브 감광성 절연층(220)은 회로 패턴(240)들 간의 절연 역할을 수행할 뿐만 아니라 동시에 레지스트의 역할을 수행할 수 있다. 네거티브 감광성 절연층(220)은 노광 공정에서, 빛을 받은 부분이 광중합 반응을 일으켜 단일구조에서 사슬구조의 3차원 망상 구조를 형성시켜 경화된다. 이후, 현상 공정을 수행하면, 경화되지 않은 부분이 제거됨으로써 패터닝 된다. 이와 같은 네거티브 감광성 절연층(220)은 장분자 폴리머(Polymer)로 구성되며, 포지티브 감광성 절연층보다 가격이 낮다는 장점이 있다.The negative photosensitive insulating layer 220 not only plays an insulating role between the circuit patterns 240 but also can serve as a resist. In the exposure process, the negative photosensitive insulating layer 220 is cured by causing a light-receiving portion to undergo a photopolymerization reaction to form a three-dimensional network structure of a chain structure in a single structure. Thereafter, when the developing process is performed, the uncured portions are removed to be patterned. Such a negative photosensitive insulating layer 220 is composed of a long molecular polymer and has an advantage that the price is lower than that of the positive photosensitive insulating layer.

네거티브 감광성 절연층(220)에는 상술한 노광 및 현상 공정을 통해 개구부(221)가 패터닝 될 수 있다. 개구부(221)는 회로 패턴(240)이 형성되는 영역에 형성되며, 코어기판(210)이 노출되도록 형성될 수 있다. The opening 221 may be patterned in the negative photosensitive insulating layer 220 through the above-described exposure and development processes. The opening 221 is formed in a region where the circuit pattern 240 is formed, and may be formed such that the core substrate 210 is exposed.

회로 패턴(240)은 네거티브 감광성 절연층(220)의 개구부(221)에 형성될 수 있다. 즉, 회로 패턴(240)은 코어기판(210)에 형성되며, 네거티브 감광성 절연층(220)에 매립된 형태로 형성될 수 있다. 회로 패턴(240)은 전도성 물질로 형성될 수 있다. 예를 들어, 회로 패턴(240)은 구리(Cu)로 형성될 수 있다. 그러나 회로 패턴(240)의 재질은 구리로 한정되는 것은 아니다. 회로 패턴(240)은 회로 기판 분야에서 사용되는 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 회로 패턴(240)은 스크린 프린트(Screen Print) 방법, 잉크젯(Inkjet) 방법 및 도금 방법 중 어느 하나로 형성될 수 있다. 회로 패턴(240)이 도금 방법으로 형성되는 경우 무전해 도금 및 전해 도금 방법이 적용될 수 있다.The circuit pattern 240 may be formed in the opening 221 of the negative photosensitive insulating layer 220. That is, the circuit pattern 240 may be formed on the core substrate 210 and embedded in the negative photosensitive insulation layer 220. The circuit pattern 240 may be formed of a conductive material. For example, the circuit pattern 240 may be formed of copper (Cu). However, the material of the circuit pattern 240 is not limited to copper. The circuit pattern 240 can be applied without limitation as long as it is used as a conductive material used in the field of circuit boards. The circuit pattern 240 may be formed by any one of a screen print method, an inkjet method, and a plating method. When the circuit pattern 240 is formed by a plating method, electroless plating and electroplating methods can be applied.

관통 비아(250)는 코어기판(210)을 관통하도록 형성될 수 있다. 또한, 관통 비아(250)는 코어기판(210)의 양면에 형성된 회로 패턴(240)을 전기적으로 연결할 수 있다. 관통 비아(250)는 전도성 물질로 형성될 수 있다. 관통 비아(250)는 회로 패턴(240)과 동일 물질로 형성될 수 있다. 그러나 관통 비아(250)가 반드시 회로 패턴(240)과 동일 물질로 형성되는 것은 아니며, 회로 기판 분야에서 사용되는 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다.The through vias 250 may be formed to penetrate the core substrate 210. The through vias 250 may electrically connect the circuit patterns 240 formed on both sides of the core substrate 210. The through vias 250 may be formed of a conductive material. The through vias 250 may be formed of the same material as the circuit pattern 240. However, the through vias 250 are not necessarily formed of the same material as the circuit pattern 240, and may be applied without limitation as long as they are used as a conductive material used in the circuit board field.

본 발명의 실시 예에 따르면, 인쇄회로기판(200)은 접착층(230)을 더 포함할 수 있다. 접착층(230)은 코어기판(210)에 형성될 수 있다. 접착층(230)은 코어기판(210)과 네거티브 감광성 절연층(220) 간의 접착력을 향상시키기 위해서 형성될 수 있다. 접착층(230)의 재질은 회로 기판 분야에서 사용되는 접착 물질로 사용되는 것이라면 제한 없이 적용될 수 있다. 본 발명에서 접착층(230)은 필수 구성은 아니며, 당업자의 선택에 따라 적용되거나 미적용될 수 있다.According to an embodiment of the present invention, the printed circuit board 200 may further include an adhesive layer 230. The adhesive layer 230 may be formed on the core substrate 210. The adhesive layer 230 may be formed to improve adhesion between the core substrate 210 and the negative photosensitive insulating layer 220. The material of the adhesive layer 230 can be applied without limitation as long as it is used as an adhesive material used in the field of circuit boards. In the present invention, the adhesive layer 230 is not an essential constituent, and may be applied or not applied according to the selection of a person skilled in the art.

본 발명의 실시 예에 따른 인쇄회로기판(200)은 1층의 네거티브 감광성 절연층(220) 및 회로 패턴(240)을 포함하지만, 인쇄회로기판(200)의 층 수는 이에 한정되는 것은 아니다. 당업자의 선택에 의해서 본 발명의 실시 예에 따른 인쇄회로기판(200)에 다층의 빌드업층이 더 형성될 수 있다.
The printed circuit board 200 according to the embodiment of the present invention includes a single layer of the negative photosensitive insulating layer 220 and the circuit pattern 240 but the number of layers of the printed circuit board 200 is not limited thereto. A multilayer buildup layer may be further formed on the printed circuit board 200 according to the embodiment of the present invention at the choice of a person skilled in the art.

본 발명의 실시 예에 따른 인쇄회로기판은 네거티브 감광성 절연층을 사용함으로써, 포지티브 감광성 절연층을 사용하는 경우보다 비용 절감이 가능하다.
The printed circuit board according to the embodiment of the present invention uses a negative photosensitive insulating layer, so that it is possible to save costs as compared with the case of using a positive photosensitive insulating layer.

도 16 내지 도 28은 본 발명의 다른 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
16 to 28 are illustrations showing a method of manufacturing a printed circuit board according to another embodiment of the present invention.

도 16을 참조하면, 코어기판(210)이 제공된다.16, a core substrate 210 is provided.

코어기판(210)은 보강재를 포함하는 절연재로 형성될 수 있다. 여기서, 보강재는 유리 섬유 또는 무기 필러가 될 수 있다. 또한, 보강재는 유리 섬유와 무기 필러를 모두 포함할 수 있다. 예를 들어, 코어기판(210)은 프리프레그(Prepreg)가 될 수 있다. 이와 같은 코어기판(210)은 유연성(Flexible)을 가질 수 있다.
The core substrate 210 may be formed of an insulating material including a reinforcing material. Here, the reinforcing material may be glass fiber or inorganic filler. Further, the reinforcing material may include both glass fiber and inorganic filler. For example, the core substrate 210 may be a prepreg. The core substrate 210 may have flexibility.

도 17을 참조하면, 코어기판(210)에 네거티브 감광성 절연층(220)이 형성된다.Referring to FIG. 17, a negative photosensitive insulating layer 220 is formed on a core substrate 210.

네거티브 감광성 절연층(220)은 회로 패턴(240)들 간의 절연 역할을 수행할 뿐만 아니라 동시에 레지스트의 역할을 수행할 수 있다. 네거티브 감광성 절연층(220)은 장분자 폴리머(Polymer)로 구성되며, 포지티브 감광성 절연층보다 가격이 낮다는 장점이 있다.The negative photosensitive insulating layer 220 not only plays an insulating role between the circuit patterns 240 but also can serve as a resist. The negative photosensitive insulating layer 220 is composed of a long molecular polymer and has an advantage that it is lower in price than the positive photosensitive insulating layer.

도 17에는 네거티브 감광성 절연층(220)이 코어기판(210)의 양면에 형성됨이 도시되었지만, 이에 한정되는 것은 아니다. 네거티브 감광성 절연층(220)은 당업자의 선택에 따라 코어기판(210)의 일면에만 형성될 수 있다. 17, the negative photosensitive insulating layer 220 is formed on both sides of the core substrate 210, but the present invention is not limited thereto. The negative photosensitive insulation layer 220 may be formed only on one side of the core substrate 210 according to a selection of a person skilled in the art.

예를 들어, 네거티브 감광성 절연층(220)은 롤투롤(Roll To Roll) 공정으로 코어기판(210)에 형성될 수 있다. 여기서, 네거티브 감광성 절연층(220)은 네거티브 감광성 재질의 필름으로 형성될 수 있다. 본 발명의 실시 예에서, 코어기판(210)이 유연성을 갖기 때문에 롤투롤 공정 적용이 가능하다. 롤투롤 공정을 이용하면, 코어기판(210)에 형성된 네거티브 감광성 절연층(220)의 평탄화를 향상시킬 수 있다.For example, the negative photosensitive insulating layer 220 may be formed on the core substrate 210 by a roll-to-roll process. Here, the negative photosensitive insulating layer 220 may be formed of a film of a negative photosensitive material. In the embodiment of the present invention, since the core substrate 210 has flexibility, the roll-to-roll process can be applied. The use of the roll-to-roll process can improve the planarization of the negative photosensitive insulating layer 220 formed on the core substrate 210.

그러나 코어기판(210)에 네거티브 감광성 절연층(220)을 형성하는 방법이 롤투롤 공정으로 한정되는 것은 아니다. 네거티브 감광성 절연층(220)은 네거티브 감광성 재질의 잉크나 페이스트 또는 바니쉬를 코팅하는 방법으로 형성될 수 있다.However, the method of forming the negative photosensitive insulating layer 220 on the core substrate 210 is not limited to the roll-to-roll process. The negative photosensitive insulating layer 220 may be formed by a method of coating ink or paste or varnish of a negative photosensitive material.

본 발명의 실시 예에 따르면, 코어기판(210)에 네거티브 감광성 절연층(220)을 형성하기 전에 접착층(230)이 더 형성될 수 있다. 접착층(230)은 코어기판(210)과 네거티브 감광성 절연층(220) 간의 접착력 향상을 위해 형성될 수 있다. 접착층(230)의 재질은 비전도성 물질로 회로 기판 분야에서 접착력 향상을 위해 사용되는 어떠한 물질도 적용될 수 있다.
According to an embodiment of the present invention, an adhesive layer 230 may be further formed on the core substrate 210 before the negative photosensitive insulating layer 220 is formed. The adhesive layer 230 may be formed to improve adhesion between the core substrate 210 and the negative photosensitive insulating layer 220. The material of the adhesive layer 230 may be any material that is used for improving adhesion in the field of circuit boards, which is a nonconductive material.

도 18을 참조하면, 네거티브 감광성 절연층(220)에 노광이 수행된다.Referring to FIG. 18, exposure is performed on the negative photosensitive insulating layer 220.

우선, 네거티브 감광성 절연층(220) 상에 마스크(330)가 형성될 수 있다. 마스크(330)는 네거티브 감광성 절연층(220)의 개구부(미도시)가 형성될 영역을 보호하도록 패터닝 될 수 있다. 여기서 개구부(미도시)는 회로 패턴(미도시)이 형성될 영역으로, 추후 현상 공정으로 제거될 영역이다. 즉, 마스크(330)는 네거티브 감광성 절연층(220)에서 추후 회로 패턴(미도시)이 형성될 영역을 보호하도록 패터닝 될 수 있다.First, a mask 330 may be formed on the negative photosensitive insulating layer 220. The mask 330 may be patterned to protect an area where an opening (not shown) of the negative photosensitive insulating layer 220 is to be formed. Here, an opening (not shown) is a region where a circuit pattern (not shown) is to be formed, and is an area to be removed in a subsequent developing process. That is, the mask 330 may be patterned to protect a region where a circuit pattern (not shown) is to be formed later in the negative photosensitive insulating layer 220.

네거티브 감광성 절연층(220)에 패터닝된 마스크(330)를 위치시킨 후, 빛을 조사하여 노광을 수행할 수 있다. 네거티브 감광성 절연층(220)에 조사되는 빛은 자외선 또는 레이저 광원이 될 수 있다. 이와 같이 노광을 수행하면, 네거티브 감광성 절연층(220)은 빛을 받은 부분이 광중합 반응을 일으켜 단일구조에서 사슬구조의 3차원 망상 구조를 형성시켜 경화된다. After the patterned mask 330 is positioned on the negative photosensitive insulating layer 220, exposure may be performed by irradiating light. The light irradiated to the negative photosensitive insulating layer 220 may be ultraviolet light or a laser light source. When the exposure is performed in this way, the negative photosensitive insulating layer 220 is cured by a photopolymerization reaction in a light-receiving portion to form a three-dimensional network structure of a chain structure in a single structure.

도 18에서 네거티브 감광성 절연층(220)에 노광을 수행하는 방법으로 마스크(330)를 이용함을 도시하였지만, 노광 방법이 이에 한정되는 것은 아니다. 미도시 되었지만, 네거티브 감광성 절연층(220)은 LDI(Laser Direct Imaging) 방법을 적용하여 마스크(330)를 사용하지 않고 원하는 영역에만 노광이 수행될 수 있다.
In FIG. 18, the mask 330 is used as a method of performing exposure on the negative photosensitive insulating layer 220, but the exposure method is not limited thereto. Although not shown, the negative photosensitive insulating layer 220 can be exposed only to a desired region without using the mask 330 by applying an LDI (Laser Direct Imaging) method.

도 19를 참조하면, 네거티브 감광성 절연층(220)에 개구부(221)가 형성된다. Referring to FIG. 19, an opening 221 is formed in the negative photosensitive insulating layer 220.

노광이 수행된 네거티브 감광성 절연층(220)에 현상이 수행될 수 있다. 노광이 수행된 이후, 네거티브 감광성 절연층(220)에서 마스크(도 18의 210)에 의해 보호되어 경화되지 않은 영역은 현상액에 의해서 제거될 수 있다. 이와 같은 노광 및 현상 공정에 의해서 네거티브 감광성 절연층(220)에는 회로 패턴(미도시)이 형성될 영역에 개구부(221)가 형성될 수 있다. 개구부(221)는 코어기판(210)을 노출시킬 수 있다.
The development can be performed on the negative photosensitive insulating layer 220 on which the exposure has been performed. After the exposure is performed, the area not protected by the mask (210 in Fig. 18) in the negative photosensitive insulating layer 220 can be removed by the developing solution. The opening 221 may be formed in a region where a circuit pattern (not shown) is to be formed in the negative photosensitive insulating layer 220 by such an exposure and development process. The opening 221 can expose the core substrate 210. [

도 20을 참조하면, 관통 비아홀(211)이 형성될 수 있다. Referring to FIG. 20, a through-hole 211 may be formed.

관통 비아홀(211)에는 추후 코어기판(210)의 양면에 형성된 회로 패턴(미도시)을 전기적으로 연결하는 관통 비아(250)가 형성된다. 따라서, 관통 비아홀(211)은 코어기판(210)을 관통하도록 형성될 수 있다. 관통 비아홀(211)은 CNC 드릴 또는 레이저 드릴로 형성될 수 있다.
The through-via holes (211) are formed with through vias (250) for electrically connecting circuit patterns (not shown) formed on both sides of the core substrate (210). Accordingly, the through-via holes 211 may be formed to penetrate the core substrate 210. The through via holes 211 may be formed by a CNC drill or a laser drill.

도 21 내지 도 23은 본 발명의 실시 예에 따른 회로 패턴을 형성하는 방법을 나타낸 예시도이다.
21 to 23 are illustrations showing a method of forming a circuit pattern according to an embodiment of the present invention.

도 21을 참조하면, 스크린 프린트(Screen Print) 방법으로 전도성 페이스트(241)가 도포될 수 있다.
Referring to FIG. 21, a conductive paste 241 may be applied by a screen print method.

도 22를 참조하면, 본 발명의 실시 예에 따르면, 스퀴지(340)를 이용하여 전도성 페이스트(241)를 도포하여 네거티브 감광성 절연층(220)의 개구부(221)를 충전할 수 있다. 또한, 전도성 페이스트(241)는 관통 비아홀(211)에도 충전되어 관통 비아(250)가 형성될 수 있다. 이와 같이 스크린 프린트 방법 도포된 전도성 페이스트(241)는 개구부(221)뿐만 아니라 네거티브 감광성 절연층(220) 상면에도 도포 될 수 있다.
Referring to FIG. 22, according to an embodiment of the present invention, the conductive paste 241 may be applied using the squeegee 340 to fill the opening 221 of the negative photosensitive insulating layer 220. In addition, the conductive paste 241 may be filled in the through via holes 211 to form the through vias 250. The conductive paste 241 coated with the screen printing method as described above can be applied not only to the openings 221 but also to the upper surface of the negative photosensitive insulating layer 220.

도 23을 참조하면, 회로 패턴(240)이 형성될 수 있다.Referring to FIG. 23, a circuit pattern 240 may be formed.

전도성 페이스트(241)가 네거티브 감광성 절연층(220) 상면까지 도포되면, 연마를 수행할 수 있다. 연마를 수행하여 네거티브 감광성 절연층(220)의 상면이 노출될 때까지 전도성 페이스트(241)를 제거할 수 있다. 이와 같은 연마에 의해서, 네거티브 감광성 절연층(220)에 매립된 형태의 회로 패턴(240)이 형성될 수 있다. 또한, 연마에 의해서 네거티브 감광성 절연층(220)과 회로 패턴(240)의 평탄화가 향상될 수 있다.
When the conductive paste 241 is applied to the upper surface of the negative photosensitive insulating layer 220, polishing can be performed. Polishing can be performed to remove the conductive paste 241 until the upper surface of the negative photosensitive insulating layer 220 is exposed. By such polishing, the circuit pattern 240 in the form embedded in the negative photosensitive insulating layer 220 can be formed. In addition, the planarization of the negative photosensitive insulating layer 220 and the circuit pattern 240 can be improved by polishing.

도 24 내지 도 25는 본 발명의 다른 실시 예에 따른 회로 패턴을 형성하는 방법을 나타낸 예시도이다.
24 to 25 are illustrations showing a method of forming a circuit pattern according to another embodiment of the present invention.

도 24를 참조하면, 잉크젯(Inkjet) 방법으로 전도성 잉크(242)가 도포될 수 있다.Referring to Fig. 24, the conductive ink 242 may be applied by an inkjet method.

본 발명의 다른 실시 예에 따르면, 잉크젯(Inkjet) 방법으로 전도성 잉크(242)를 네거티브 감광성 절연층(220)의 개구부(221)에 충전할 수 있다. 또한, 전도성 잉크(242)는 관통 비아홀(211)에도 충전될 수 있다. 전도성 잉크(242)가 네거티브 감광성 절연층(220)의 개구부(221)에 충전되기 때문에 별도의 배리어 패턴(Buried Pattern)이 필요 없다. 여기서, 배리어 패턴은 전도성 잉크(242)의 흐름성 때문에 회로 패턴의 형태가 변하는 것을 방지하기 위해서 형성되는 패턴이다.
According to another embodiment of the present invention, the conductive ink 242 may be filled into the opening 221 of the negative photosensitive insulating layer 220 by an inkjet method. The conductive ink 242 may also be filled in the through via hole 211. Since the conductive ink 242 is filled in the opening 221 of the negative photosensitive insulating layer 220, a separate barrier pattern is not required. Here, the barrier pattern is a pattern formed in order to prevent the shape of the circuit pattern from being changed due to the flowability of the conductive ink 242.

도 25를 참조하면, 회로 패턴(240)이 형성될 수 있다.Referring to FIG. 25, a circuit pattern 240 may be formed.

전도성 잉크(242)가 개구부(221)에 모두 충전되어, 네거티브 감광성 절연층(220)에 매립된 형태의 회로 패턴(240)이 형성될 수 있다. 또한, 전도성 (242)는 관통 비아홀(211)에 충전되어 관통 비아(250)가 형성될 수 있다.
The circuit pattern 240 in which the conductive ink 242 is completely filled in the opening 221 and embedded in the negative photosensitive insulating layer 220 can be formed. In addition, the conductive layer 242 may be filled in the through via hole 211 to form the through via 250.

도 26 내지 도 28은 본 발명의 또 다른 실시 예에 따른 회로 패턴을 형성하는 방법을 나타낸 예시도이다.
26 to 28 are illustrations showing a method of forming a circuit pattern according to another embodiment of the present invention.

도 26을 참조하면, 시드층(243)이 형성될 수 있다.Referring to FIG. 26, a seed layer 243 may be formed.

시드층(243)은 네거티브 감광성 절연층(220)의 상면, 개구부(221)의 내벽 및 개구부(221)에 의해 노출된 코어기판(210)에 상면에 형성될 수 있다. 또한, 시드층(243)은 관통 비아홀(211) 내벽에도 형성될 수 있다. 시드층(243)은 스퍼터링(Sputtering) 방법 또는 무전해 도금 방법에 의해서 형성될 수 있다. 시드층(243)을 형성하는 방법은 이에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 시드층 형성 방법 중 하나 이상을 적용하여 형성될 수 있다. 시드층(243)은 전도성 금속으로 형성될 수 있다. 예를 들어, 시드층(243)은 구리로 형성될 수 있다. 그러나 시드층(243)의 재질이 구리로 한정되는 것은 아니다.
The seed layer 243 may be formed on the upper surface of the core substrate 210 exposed by the upper surface of the negative photosensitive insulating layer 220, the inner wall of the opening 221 and the opening 221. The seed layer 243 may also be formed on the inner wall of the through via hole 211. The seed layer 243 may be formed by a sputtering method or an electroless plating method. The method of forming the seed layer 243 is not limited thereto and can be formed by applying at least one of the seed layer forming methods known in the circuit board field. The seed layer 243 may be formed of a conductive metal. For example, the seed layer 243 may be formed of copper. However, the material of the seed layer 243 is not limited to copper.

도 27을 참조하면, 도금층(244)이 형성될 수 있다.Referring to FIG. 27, a plating layer 244 may be formed.

도금층(244)은 시드층(243)에 전해 도금을 수행하여 형성될 수 있다. 도금층(244)은 전도성 금속으로 형성될 수 있다. 예를 들어, 도금층(244)은 구리로 형성될 수 있다. 그러나 도금층(244)의 재질이 구리로 한정되는 것은 아니다. 도금층(244)은 도 27에 도시된 바와 같이 개구부(221)뿐만 아니라 네거티브 감광성 절연층(220) 상에도 형성될 수 있다.
The plating layer 244 may be formed by performing electroplating on the seed layer 243. The plating layer 244 may be formed of a conductive metal. For example, the plating layer 244 may be formed of copper. However, the material of the plating layer 244 is not limited to copper. The plating layer 244 may be formed on the negative photosensitive insulating layer 220 as well as the opening 221 as shown in FIG.

도 28을 참조하면, 회로 패턴(240)이 형성될 수 있다.Referring to FIG. 28, a circuit pattern 240 may be formed.

도금층(244)이 네거티브 감광성 절연층(220) 상면까지 도금되면, 연마를 수행할 수 있다. 연마를 수행하여 네거티브 감광성 절연층(220)의 상면이 노출될 때까지 도금층(244)을 제거할 수 있다. 따라서, 네거티브 감광성 절연층(220)에 매립된 형태의 시드층(243) 및 도금층(244)으로 구성된 회로 패턴(240)이 형성될 수 있다. 또한, 관통 비아홀(211)에 형성된 시드층(243) 및 도금층(244)으로 구성된 관통 비아(250)가 형성될 수 있다.When the plating layer 244 is plated to the upper surface of the negative photosensitive insulating layer 220, polishing can be performed. Polishing may be performed to remove the plating layer 244 until the upper surface of the negative photosensitive insulating layer 220 is exposed. The circuit pattern 240 composed of the seed layer 243 and the plating layer 244 in the form embedded in the negative photosensitive insulating layer 220 can be formed. The through vias 250 may be formed of the seed layer 243 and the plating layer 244 formed in the through via holes 211.

이와 같은 연마에 의해서, 네거티브 감광성 절연층(220)에 매립된 형태의 회로 패턴(240)이 형성될 수 있다. 또한, 연마에 의해서 네거티브 감광성 By such polishing, the circuit pattern 240 in the form embedded in the negative photosensitive insulating layer 220 can be formed. Further, by polishing,

본 발명에서, 전도성 페이스트(241), 전도성 잉크(242), 시드층(243) 및 도금층(244)은 회로 기판 분야에서 전도성 물질로 사용되는 것이라면 제한 없이 적용될 수 있다.
In the present invention, the conductive paste 241, the conductive ink 242, the seed layer 243, and the plating layer 244 can be applied without limitation as long as they are used as a conductive material in the circuit board field.

본 발명의 실시 예에 따른 인쇄회로기판 제조 방법에 따르면, 네거티브 감광성 절연층을 사용함으로써, 포지티브 감광성 절연층을 사용하는 경우보다 비용 절감이 가능하다. 또한, 인쇄회로기판 제조 방법은 네거티브 감광성 절연층의 개구부에 전도성 물질을 충전하는 방식으로 회로 패턴을 형성함으로써, 회로 패턴에 언더 컷이 발생하는 것을 방지할 수 있다.
According to the method of manufacturing a printed circuit board according to the embodiment of the present invention, the cost can be reduced by using the negative photosensitive insulating layer, compared with the case of using the positive photosensitive insulating layer. In addition, in the method of manufacturing a printed circuit board, a circuit pattern is formed in such a manner that the opening of the negative photosensitive insulating layer is filled with a conductive material, thereby preventing occurrence of undercut in the circuit pattern.

본 발명의 인쇄회로기판 및 인쇄회로기판 제조 방법은 1층의 포지티브 감광성 절연층 및 회로 패턴이 형성되지만, 인쇄회로기판의 층 수는 이에 한정되는 것은 아니다. 당업자의 선택에 의해서 본 발명의 실시 예에 따른 인쇄회로기판에 다층의 빌드업층이 더 형성될 수 있다.
In the printed circuit board and the method of manufacturing a printed circuit board of the present invention, a single positive photosensitive insulating layer and a circuit pattern are formed, but the number of the printed circuit board layers is not limited thereto. A multilayer build-up layer may be further formed on the printed circuit board according to the embodiment of the present invention at a selection of a person skilled in the art.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100, 200: 인쇄회로기판
110, 210: 코어기판
111, 211: 관통 비아홀
120: 포지티브 감광성 절연층
121, 221: 개구부
130, 230: 접착층
140, 240: 회로 패턴
141, 241: 전도성 페이스트
142, 242: 전도성 잉크
143, 243: 시드층
144, 244: 도금층
150, 250: 관통 비아
220: 네거티브 감광성 절연층
310, 330: 마스크
320, 340: 스퀴지100, 200: printed circuit board
110, 210: core substrate
111, 211: through-hole
120: positive photosensitive insulating layer
121, 221:
130 and 230:
140, 240: circuit pattern
141, 241: Conductive paste
142, 242: Conductive ink
143, 243: Seed layer
144, 244: Plating layer
150, 250: through vias
220: Negative photosensitive insulating layer
310, 330: mask
320, 340: squeegee

Claims (23)

보강재를 포함하는 절연재로 형성된 코어기판;
상기 코어기판에 형성된 감광성 절연층; 및
상기 코어기판에 형성되며, 상기 감광성 절연층에 매립된 형태로 형성된 회로 패턴;
을 포함하는 인쇄회로기판.
A core substrate formed of an insulating material including a reinforcing material;
A photosensitive insulating layer formed on the core substrate; And
A circuit pattern formed on the core substrate and embedded in the photosensitive insulation layer;
And a printed circuit board.
청구항 1에 있어서,
상기 코어기판을 관통하도록 형성되어 상기 회로 패턴과 연결된 관통 비아를 더 포함하는 인쇄회로기판.
The method according to claim 1,
And a through-hole formed to penetrate the core substrate and connected to the circuit pattern.
청구항 1에 있어서,
상기 코어기판과 상기 감광성 절연층 사이에 형성된 접착층을 더 포함하는 인쇄회로기판.
The method according to claim 1,
And an adhesive layer formed between the core substrate and the photosensitive insulating layer.
청구항 1에 있어서,
상기 보강재는 유리섬유 및 무기 필러 중 적어도 하나를 포함하는 인쇄회로기판.
The method according to claim 1,
Wherein the reinforcing material comprises at least one of glass fiber and inorganic filler.
청구항 1에 있어서,
상기 감광성 절연층은 상기 코어기판의 양면에 형성된 인쇄회로기판.
The method according to claim 1,
Wherein the photosensitive insulating layer is formed on both surfaces of the core substrate.
청구항 1에 있어서,
상기 감광성 절연층은 포지티브(Positive) 감광성 절연층인 인쇄회로기판.
The method according to claim 1,
Wherein the photosensitive insulating layer is a positive photosensitive insulating layer.
청구항 1에 있어서,
상기 감광성 절연층은 네거티브(Negative) 감광성 절연층인 인쇄회로기판.
The method according to claim 1,
Wherein the photosensitive insulating layer is a negative photosensitive insulating layer.
보강재를 포함하는 절연재로 형성된 코어기판이 제공되는 단계;
상기 코어기판에 감광성 절연층을 형성하는 단계;
상기 감광성 절연층에 개구부를 형성하는 단계; 및
상기 개구부에 전도성 물질을 충전하여 회로 패턴을 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
Providing a core substrate formed of an insulating material including a reinforcing material;
Forming a photosensitive insulating layer on the core substrate;
Forming an opening in the photosensitive insulating layer; And
Filling the opening with a conductive material to form a circuit pattern;
≪ / RTI >
청구항 8에 있어서,
상기 코어기판에 제공되는 단계에서,
상기 보강재는 유리섬유 및 무기 필러 중 적어도 하나를 포함하는 인쇄회로기판 제조 방법.
The method of claim 8,
In the step provided to the core substrate,
Wherein the reinforcing material comprises at least one of glass fiber and inorganic filler.
청구항 8에 있어서,
상기 감광성 절연층은 포지티브 감광성 절연층인 인쇄회로기판 제조 방법.
The method of claim 8,
Wherein the photosensitive insulating layer is a positive photosensitive insulating layer.
청구항 10에 있어서,
상기 감광성 절연층에 개구부를 형성하는 단계는,
상기 개구부가 형성될 영역을 노출하도록 패터닝된 마스크를 상기 감광성 절연층 상에 형성하는 단계;
상기 감광성 절연층에서 상기 마스크에 의해서 노출된 영역을 노광하는 단계;
상기 마스크를 제거하는 단계; 및
현상을 수행하여 상기 개구부를 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
The method of claim 10,
The step of forming the opening in the photosensitive insulating layer may include:
Forming a patterned mask on the photosensitive insulating layer so as to expose a region where the opening is to be formed;
Exposing a region of the photosensitive insulating layer exposed by the mask;
Removing the mask; And
Performing a development to form the opening;
≪ / RTI >
청구항 10에 있어서,
상기 감광성 절연층에 개구부를 형성하는 단계는,
상기 감광성 절연층에서 상기 개구부가 형성될 영역을 LDI(Laser Direct Imaging) 방식으로 노광하는 단계; 및
현상을 수행하여 상기 개구부를 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
The method of claim 10,
The step of forming the opening in the photosensitive insulating layer may include:
Exposing a region of the photosensitive insulating layer in which the opening is to be formed by an LDI (Laser Direct Imaging) method; And
Performing a development to form the opening;
≪ / RTI >
청구항 8에 있어서,
상기 감광성 절연층은 네거티브 감광성 절연층인 인쇄회로기판 제조 방법.
The method of claim 8,
Wherein the photosensitive insulating layer is a negative photosensitive insulating layer.
청구항 13에 있어서,
상기 감광성 절연층에 개구부를 형성하는 단계는,
상기 개구부가 형성될 영역을 보호하고 이외의 영역을 노출하도록 패터닝된 마스크를 상기 네거티브 감광성 절연층 상에 형성하는 단계;
상기 네거티브 감광성 절연층에서 상기 마스크에 의해서 노출된 영역을 노광하는 단계;
상기 마스크를 제거하는 단계; 및
현상을 수행하여 상기 개구부를 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
14. The method of claim 13,
The step of forming the opening in the photosensitive insulating layer may include:
Forming a patterned mask on the negative photosensitive insulating layer so as to protect an area where the opening is to be formed and expose another area;
Exposing an area exposed by the mask in the negative photosensitive insulating layer;
Removing the mask; And
Performing a development to form the opening;
≪ / RTI >
청구항 13에 있어서,
상기 감광성 절연층에 개구부를 형성하는 단계는,
감광성 절연층에서 상기 개구부가 형성될 영역 이외의 영역을 LDI(Laser Direct Imaging) 방식으로 노광하는 단계; 및
현상을 수행하여 상기 개구부를 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
14. The method of claim 13,
The step of forming the opening in the photosensitive insulating layer may include:
Exposing a region other than the region where the opening is to be formed in the photosensitive insulating layer by an LDI (Laser Direct Imaging) method; And
Performing a development to form the opening;
≪ / RTI >
청구항 8에 있어서,
상기 회로 패턴을 형성하는 단계는,
상기 개구부에 전도성 페이스트를 스크린 프린트(Screen Printing) 방식으로 충전하는 인쇄회로기판 제조 방법.
The method of claim 8,
Wherein forming the circuit pattern comprises:
And filling the opening with a conductive paste by a screen printing method.
청구항 8에 있어서,
상기 회로 패턴을 형성하는 단계는,
상기 개구부에 전도성 잉크를 잉크젯(Ink Jet) 방식으로 충전하는 인쇄회로기판 제조 방법.
The method of claim 8,
Wherein forming the circuit pattern comprises:
Wherein the conductive ink is filled in the opening by an ink jet method.
청구항 8에 있어서,
상기 회로 패턴을 형성하는 단계는,
상기 감광성 절연층 및 개구부에 시드층을 형성하는 단계;
상기 시드층에 형성되며, 상기 개구부를 도금으로 충전되도록 도금층을 형성하는 단계; 및
상기 개구부 감광성 절연층의 일면이 노출되도록 상기 도금층을 연마하여 상기 회로 패턴을 형성하는 단계;
를 포함하는 인쇄회로기판 제조 방법.
The method of claim 8,
Wherein forming the circuit pattern comprises:
Forming a seed layer on the photosensitive insulating layer and the opening;
Forming a plating layer on the seed layer to fill the opening with plating; And
Forming the circuit pattern by polishing the plating layer so that one surface of the opening photosensitive insulating layer is exposed;
≪ / RTI >
청구항 8에 있어서,
상기 개구부를 형성하는 단계 이후에,
상기 코어기판을 관통하는 관통 비아홀을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
The method of claim 8,
After the step of forming the opening,
And forming a through-hole through the core substrate.
청구항 19에 있어서,
상기 관통 비아홀을 형성하는 단계에서,
상기 관통 비아홀은 CNC 드릴 또는 레이저 드릴로 형성되는 인쇄회로기판 제조 방법.
The method of claim 19,
In the step of forming the via-hole,
Wherein the through via hole is formed by a CNC drill or a laser drill.
청구항 19에 있어서,
상기 회로 패턴을 형성하는 단계에서,
상기 관통 비아홀에 상기 전도성 물질이 충전되어 관통 비아를 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
The method of claim 19,
In the step of forming the circuit pattern,
Further comprising the step of filling the through via hole with the conductive material to form a through via.
청구항 8에 있어서,
상기 감광성 절연층을 형성하는 단계 이전에,
상기 코어기판에 접착층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
The method of claim 8,
Before the step of forming the photosensitive insulating layer,
And forming an adhesive layer on the core substrate.
청구항 8에 있어서,
상기 감광성 절연층을 형성하는 단계에서,
상기 감광성 절연층은 상기 코어기판의 양면에 형성되는 인쇄회로기판 제조 방법.The method of claim 8,
In the step of forming the photosensitive insulating layer,
Wherein the photosensitive insulating layer is formed on both sides of the core substrate.
KR20130101263A 2013-08-26 2013-08-26 Printed circuit board and method of manufacturing the same KR20150024161A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130101263A KR20150024161A (en) 2013-08-26 2013-08-26 Printed circuit board and method of manufacturing the same
CN201410355872.XA CN104427751A (en) 2013-08-26 2014-07-24 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130101263A KR20150024161A (en) 2013-08-26 2013-08-26 Printed circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20150024161A true KR20150024161A (en) 2015-03-06

Family

ID=52975364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130101263A KR20150024161A (en) 2013-08-26 2013-08-26 Printed circuit board and method of manufacturing the same

Country Status (2)

Country Link
KR (1) KR20150024161A (en)
CN (1) CN104427751A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180046849A (en) * 2016-10-28 2018-05-09 삼성전기주식회사 Photosensitization insulaton film and component comprising the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160338211A1 (en) * 2015-05-12 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
KR20170002179A (en) * 2015-06-29 2017-01-06 삼성전기주식회사 Printed Circuit Board and Method of the Same
CN112223889B (en) * 2020-12-10 2021-03-02 四川英创力电子科技股份有限公司 Method for printing characters with multiple colors on same side of printed board and manufacturing method of printed board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180046849A (en) * 2016-10-28 2018-05-09 삼성전기주식회사 Photosensitization insulaton film and component comprising the same

Also Published As

Publication number Publication date
CN104427751A (en) 2015-03-18

Similar Documents

Publication Publication Date Title
JP2010129998A (en) Printed circuit board with metal bump, and method of manufacturing the same
KR20150006686A (en) Printed Circuit Board and Method of Manufacturing The Same
KR102078009B1 (en) Printed circuit board and manufacturing method of the same
KR20140018027A (en) Printed circuit board and method of manufacturing a printed circuit board
KR20150024161A (en) Printed circuit board and method of manufacturing the same
KR101896555B1 (en) Printed circuit board and manufacturing method for printed circuit board
KR20160010960A (en) Printed circuit board and manufacturing method thereof
KR20150024093A (en) Printed circuit board and method of manufacturing the same
KR20170033191A (en) Printed circuit board and manufacturing method thereof
JP2006041029A (en) Wiring substrate, manufacturing method thereof, and electronic device
US20230156912A1 (en) Component Carrier With a Via Containing a Hardened Filling Material
KR20150022560A (en) Printed circuit board and method of manufacturing the same
KR101582547B1 (en) Semiconductor package for embedding semiconductor chip and the method for manufacturing the same
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
KR20120120789A (en) Method for manufacturing printed circuit board
KR100674320B1 (en) PCB with circuit pattern formed by injection nozzle
KR101167420B1 (en) Printed circuit board and method of manufacturing the same
TWI691243B (en) Manufacturing method for printed circuit board
JP2011222962A (en) Print circuit board and method of manufacturing the same
KR101222828B1 (en) Method of manufacturing coreless substrate
JP2010129997A (en) Printed-circuit board with embedded pattern, and its manufacturing method
KR20110043898A (en) Manufacturing method of pcb having fine pitch circuit
KR100916649B1 (en) Manufacturing method of PCB
KR101397303B1 (en) Printed circuit board and method for manufacturing the same
KR101212526B1 (en) Boc package, pcb and method for fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid