KR20150020142A - 필름 프로파일 - Google Patents

Abstract

광전자 장치는 제1 전극과, 제2 전극과, 제1 전극과 제2 전극 사이에 배치된 반도체성 물질, 그리고 제1 전극을 포함하는 표면 층 영역을 둘러싸는 우물을 정의하는 전기적 절연 뱅크 구조를 포함하며, 광 캐비티를 포함하는 장치는 완전 광 반사 층과, 부분 광 반사 층과, 반도체성 물질을 포함하며 그리고 완전 광 반사 층과 부분 광 반사 층 사이에 배치된 반도체성 물질을 포함하는 적어도 하나의 용액 처리가능 층을 포함하는 층 구조를 포함한다. 표면 층 영역은 반사 층들 중 하나를 포함하며 용액 처리가능 층은 표면 층 영역 상에 그리고 측벽의 제1 및 제2 슬로프 상에 배치된다. 완전 광 반사 층 및 부분 광 반사 층은 층 구조에서 발생된 빛을 위한 공진 캐비티를 제공하도록 배치되며, 측벽은 표면 층 영역으로부터 연장하는 제1 슬로프 및 제1 슬로프로부터 연장하는 더 가파른 제2 슬로프를 갖는다. 층 구조의 적어도 하나의 층의 두께의 히스토그램의 반치전폭은 5nm 보다 작고, 그 두께는 적어도 표면 층 영역의 실질적으로 규칙적으로 이격된 각각의 지점들 위에 배치되며, 상기 지점들은 표면 층 영역과 측벽 사이의 경계에 있는 제1 지점 및 표면 층 영역 상에 있고 상기 경계로부터 최소 10 마이크론 이격되어 있는 제2 지점을 포함한다.

Description

필름 프로파일{FILM PROFILES}

본 발명은 일반적으로 표면 층 및 그 표면 층 상에서 우물 정의 뱅크 구조(a well-defining bank structure)를 갖는 기판을 포함하는 전자 장치와, 표면 층 및 그 표면 층에서 우물 정의 뱅크 구조를 갖는 기판을 포함하는 전자 장치를 제조하는 방법에 관한 것이다.

용액으로부터 활성 성분(active components)을 증착시키는 과정(용액 처리 공정(solution processing))을 포함하는 전자 장치의 제조 방법이 광범위하게 연구되어 왔다. 만일 용액으로부터 활성 성분이 증착되면, 활성 성분은 기판의 원하는 영역 안에 담겨 있는 것이 바람직하다. 이것은 용액으로부터 활성 성분이 증착될 수 있는 우물을 정의하는 패터닝된 뱅크 층(patterned bank layer)을 포함하는 기판을 제공함으로써 성취될 수 있다. 활성 성분이 우물에 의해 정의된 기판의 영역 내에 잔류하도록, 우물은 용액이 건조되는 동안 그 용액을 담고 있다. 이로 인해 포스트-증착 패터닝 단계를 위한 요건 없이도 백플레인(backplane)과의 통합이 허용될 수 있으며, 이러한 요건은 비용을 상당히 증가시킬 수 있다.

이러한 방법은 용액으로부터 유기 물질의 증착에 특히 유용한 것으로 밝혀졌다. 유기 물질은 전도성, 반도체성, 및/또는 광-전자적으로 활성일 수 있어서, 이들 물질은 전류가 이들을 통과할 때 빛을 방사할 수 있거나 빛이 이들에 충돌할 때 전류를 발생함으로써 빛을 검출할 수 있다. 이러한 물질을 활용하는 장치는 유기 전자 장치(organic electronic devices)라고 알려져 있다. 만일 유기 물질이 발광(light-emissive) 장치이면, 이 장치는 유기 발광 장치(organic light-emissive device (OLED))라고 알려져 있다. 또한, 용액 처리 공정은 박막 트랜지스터(Thin Film Transistors (TFTs)) 및 특히 유기 박막 트랜지스터(organic thin film transistors (OTFTs))를 저가이면서 저온으로 제조할 수 있게 해준다. 그러한 장치에서, 유기 반도체(organic semiconductor (OSC))를 올바른 영역 및 특히 장치의 채널 내에 포함시키는 것이 특히 바람직하며, OSC를 포함시키기 위하여 우물을 정의하는 뱅크가 제공될 수 있다.

몇몇 장치는 용액 증착 층을 하나 보다 많이 필요로 할 수 있다. 디스플레이에서 사용되는 것과 같은 전형적인 OLED는 두 개의 유기 반도체 물질 층을 가질 수 있는데, 하나의 층은 발광 폴리머(light-emitting polymer (LEP))와 같은 발광 물질의 층이고, 다른 층은 폴리티오펜 유도체(polythiophene derivative) 또는 폴리아닐린 유도체(polyaniline derivative)와 같은 정공 수송 물질(hole transporting material)의 층일 수 있다.

뱅크 구조를 갖는 발광 또는 광 흡수 장치는, 예를 들어, 하나 이상의 장치 층들이 장치의 활성 영역 전반에서 불균질한 두께를 보이는 경우 활성 영역 전반에서 열악한 컬러 균일도 및/또는 발광 효율을 가질 수 있다. 일반적으로, 장치는 CIE 컬러 공간에서 특정한 목표 주파수 및/또는 포인트를 중심으로 일반적인 단일의 색상, 예를 들면, 적색, 녹색 또는 청색의 빛을 방사 또는 흡수하도록 설계될 수 있다. 예를 들면, 장치는 CIE 1976 컬러 공간(CIELUV)의 특정 좌표 u'및 v'를 갖도록 설계될 수 있다. 그러나, 현재의 장치에서 컬러 균일도를 개선할 필요가 있다. 마찬가지로, 장치에서 전기-광 에너지 변환(또는 그 반대), 특히 목표 광 주파수 또는 주파수 스펙트럼으로/으로부터 변환 및/또는 목표 CIE 포인트를 제공하기 위한 빛으로의 변환의 전체적인 효율 또는 효율의 균일성을 개선할 필요가 있다.

또한, 효율과 비용을 고려하면, 유익하게 단순한 뱅크 구조는 그러한 모든 증착된 유체들이 차례로 담기도록 구성된 단일 물질/층을 갖는다는 것이 주목된다. 그러나, 장치가 모든 증착된 유체들을 위한 단일의 뱅크 물질 및 단일의 피닝 포인트(pinning point)을 갖는 경우, 용액 증착된 층의 어떤 쪽에 있는 전극들 사이에서 전기적 누설 경로(electrical leakage path) 또는 단락 회로의 위험성이 존재한다. 예를 들면, 애노드-HIL-IL-EL-캐소드 구조를 포함하는 OLED 구조체에서, 누설 전류는 HIL의 경계에 있는 누설 경로를 통해 애노드와 캐소드 사이에서 흐를 수 있다. 유사하게, 누설 경로는 뱅크 상의 정공 주입 층(hole injection layer (HIL)), 뱅크 상의 매우 얇은 장치 스택, 또는 피닝 포인트에서 점 접점(point contact)과 직접 접촉하는 캐소드에 의해 생길 수도 있다. 전체가 인쇄 기법으로 만든 장치(fully printed device)의 JV(전류 밀도-전압) 곡선은, 예를 들면, 역 구동될 때 및/또는 턴-온된 다음에 높은 누설(높은 전류)을 보일 수 있다. 중간 층(interlayer (IL)) 및 전자발광 층(electroluminescent layer (EL))이 스핀형성(spun)되면, 상층부에 스핀형성된 필름에 의해 HIL이 완전히 가려지므로 누설이 훨씬 낮아진다. 이로 말미암아 효율이 훨씬 낮아진다.

현재 누설이 낮은 장치는 캐소드로부터 애노드 피닝 포인트를 분리하기 위해 대체로 이중 뱅크 시스템을 필요로 한다. 그러나, 단일의 뱅크는 이중 뱅크 아키텍처에 비교하여 복잡도가 덜 하다. 부가적으로 또는 대안으로, 포토리소그래피를 이용하여 패터닝된 단일 뱅크는 픽셀(뱅크)을 정의하는 저렴한 방법을 제공할 수 있다. 그러나, 그러한 뱅크는 애노드 영역이 하이드로-카본(hydro-carbons) (잔여 레지스트)에 노출되게 하고 그리고/또는 모든 용액 처리된 층(HIL, IL 및 EL)에게 단일의 유체 피닝 포인트(pinning point)를 제공할 수도 있다. 전도도가 높은 HIL에다 애노드(ITP) 표면과 HIL-IL-EL-캐소드의 일치하는 피닝 포인트와의 사이의 짧은 경로 길이가 더해지면 누설이 높은 장치가 초래하는 것으로 나타났다.

그래서, 여러 유체가 우물 안에 담기게 하는 개선된 구조를 제공하고 그리고/또는 그러한 구조를 제조하는 프로세스를 제공하는 것이 바람직하다. 개선된 구조는, 그 중에서도, 장치 전반의 개선된 컬러 균일도, 낮고 및/또는 조정가능한 전기 누설, 장치의 활성 영역 전반의 전체적으로 증가된 전력 효율 및/또는 효율의 균일성, (예를 들면, OLED 발광의) 개선된 수명 안정성(lifetime stability)(예를 들면, 바람직하게 수명 테스트에서 더 많이 안정되고 그리고/또는 더 많이 반복 가능한 장치 루미넌스), 더 소형의 장치, 및 줄어든 구조적 복잡성 및/또는 더 적은 처리 단계로 제조되는 역량 중 어떤 한 가지 이상과 같은 장점(들)을 가질 수 있다 (이 중 몇 가지는 장치 제조의 개선된 시간 또는 비용 효율, 개선된 장치 수율, 반복성, 예를 들면, 비용 절감에 이르게 할 수 있는 조성 물질의 양 및/또는 개수에 관한 줄어든 요건에 이르게 할 수 있다).

본 발명을 이해하는데 사용하기 위해, 다음과 같은 문헌이 인용된다.

US 8,063,551 (듀퐁); US2006/197086 (삼성전자(주)) US2010/271353 (소니 코포레이션); WO2009042792 (발명자 Tsai Yaw-Ming A 등); US2007/085475 (반도체 에너지 랩(Semiconductor Energy Lab)); US7799407 (세이코 엡슨 코포레이션); US7604864 (다이니폰 스크린 엠에프지(Dainippon Screen MFG)); WO9948339 (세이코 엡슨 코퍼레이션); JP2007095425A (세이코 엡슨 코퍼레이션); WO 2009/077738 (PCT/GB2008/004135, 2009년 6월 25일 공개, 발명자 Burroughes 및 Dowling; 및 WO2011/070316 A2 (PCT/GB2010/002235, 2011년 6월 16일 공개, 발명자 Crankshaw 및 Dowling).

본 발명의 제1 양태에 따르면, 표면 층 및 표면 층 상에 우물 정의 뱅크 구조를 갖는 기판을 포함하는 광전자 장치 - 뱅크 구조는 전기적 절연 물질을 포함하고 표면 층의 영역을 둘러싸는 측벽을 가짐으로써 우물을 정의하고, 표면 층 영역은 제1 전극을 포함하고, 장치는 제2 전극 및 제1 전극과 제2 전극 사이에 배치된 반도체성 물질을 더 포함함 - 가 제공되며, 광 캐비티(optical cavity)를 갖는 장치는, 완전 광 반사 층과, 부분 광 반사 층과, 적어도 하나의 층을 갖는 층 구조 - 적어도 하나의 층은 용액 처리가능 층(solution processable layer)이고, 층 구조는 반도체성 물질을 포함하며 그리고 완전 광 반사 층과 부분 광 반사 층 사이에 배치됨 - 을 포함하되, 표면 층 영역은 반사 층들 중 하나를 포함하며 상기 용액 처리가능 층은 표면 층 영역 상에 그리고 측벽의 제1 및 제2 슬로프 상에 배치되며, 완전 광 반사 층 및 부분 광 반사 층은 층 구조에서 발생된 빛을 위한 공진 캐비티(resonant cavity)를 제공하도록 배치되며, 측벽은 표면 층 영역으로부터 연장하는 제1 슬로프 및 제1 슬로프로부터 연장하는 제2 슬로프를 갖고, 제1 슬로프는 제2 슬로프보다 덜 가파르며, 층 구조의 적어도 하나의 층의 두께의 히스토그램의 반치전폭(full width at half maximum)은 5nm 보다 작고, 그 두께는 적어도 표면 층 영역의 실질적으로 규칙적으로 이격된 각각의 지점들 위의 두께이며, 상기 지점들은 표면 층 영역과 측벽 사이의 경계에 있는 제1 지점 및 표면 층 영역 상에 있고 상기 경계로부터 최소 10㎛ 이격되어 있는 제2 지점을 포함한다.

두께의 변동을 줄임으로써, 예를 들어 장치로부터 발생하는 아웃커플링, 장치의 컬러 균일도 및/또는 효율이 개선될 수 있다. 그러한 장점은 일반적으로 층 구조에서 빛 발생(흡수)을 증폭할 수 있는 광 캐비티의 성능에 관련될 수 있고 그래서 장치를 더욱 효율적으로 만들어준다. 구체적으로, 바람직하게 광 캐비티는 층 구조에서 발생된(흡수된) 빛을 위한 정재파 캐비티 공진기(standing wavecavity resonator)를 형성하는데, 이 캐비티는 예를 들어 OLED와 같은 발광 장치에서 층 구조의 이득 매체를 둘러싸면서 빛의 피드백을 제공한다. 광 캐비티의 공진 파장은 일반적으로 말해서 캐비티의 물리적 치수 및 물리적 속성(예를 들면, 굴절률 값(들) 및/또는 변동치(들)에 의해 결정될 수 있다. 공진 파장은 용액 처리가능 층의 두께에 의해 영향 받을 수 있고, 장치의 활성 영역 전반의 두께의 변동은 결과적으로 공진 파장의 대응하는 변동을 가져올 수 있고 그래서 장치의 발광(흡수) 스펙트럼의 확장이 일어난다. 바람직하게, 장치에 의한 발광(흡수)의 스펙트럼은 목표 파장 부근에서 협소한 피크를 갖는다. 이것은 용액 처리가능 층이 증착된 표면에서 뱅크 구조로부터 표면 층에 이르는 전이를 충분히 완만하게 해줌으로써 성취될 수 있고, 그 결과 그 전이 위에 증착된 용액 처리가능 층의 임의의 두께 변동이 줄거나 방지된다.

바람직하게 각각의 두께 - 바람직하게는 표면 층에 수직하는 방향의 두께 및/또는 표면 층 위에서 높이 차가 되는 두께 - 는 용액 처리가능 층의 두께를 포함한다. 그러나, 두께는 표면 처리가능 층을 포함하는 복수개의 인접 층들의 합친 두께일 수 있다. 그래서, 예를 들어 두께는 OLED의 HIL(정공 주입 층(hole injection layer)), IL(중간층(interlayer)) 및 EL(발광 층(light emitting layer)) 중 하나 이상의 층의 두께일 수 있다. 바람직하게, 히스토그램은 활성 영역 전체(더 바람직하게는, 특히 오직 표면 층 영역 전체 및/또는 층 구조 또는 용액 처리가능 층의 최대 범위의 전체)에서 두께 측정을 포함한다. 히스토그램은 표면 층 영역의 다수의, 예를 들면, 정사각형 또는 직사각형 영역들의 각각에서 치수를 측정함으로써 획득될 수 있고, 이 영역들은 그리드 또는 메시의 인접 영역이고 바람직하게는 동일한 형상과 크기를 갖는다. 그 결과 전체 표면 층 영역 전체에서 규칙적으로 이격된 각각의 지점들에서 예를 들면, 30-300 측정치가 생길 수 있고, 이것은 40-70㎛의 최대 길이 또는 직경을 가질 수 있다. 4, 3, 3 또는 1nm 보다 작은 전체 폭의 절반 높이(full width half height)가 더욱 바람직하다.

바람직하게 층 구조의 적어도 한 층의 그러한 두께 측정은 적어도 (가상) 직선을 따라서 있는 지점들에서 구하며, 이 가상선은 적어도 실질적으로 (예를 들면, 정확하게) 전체 표면 층 영역의 위에 한 방향으로 연장한다. 그래서, 측정은 바람직하게 표면 층 영역의 마주하는 주변 지점들 위의 적어도 측정을 포함한다. 그러나 바람직하게 그러한 두께 측정은 표면 층 영역의 전체 이차원 영역을 적어도 실질적으로 덮고 있는 2차원 그리드의 지점들에서 구한다. 실시예에서, 그러한 라인 또는 그리드는 표면 층 영역을 넘어서, 예를 들어, 측벽의 마주하는 주변 지점들에 이르기까지 더 연장할 수 있고, 따라서 측정은 그러한 주변 지점들 위에서의 측정을 포함한다. 바람직하게 제1 전극은 전체 표면 층 영역의 전체에서 확장하며 그래서 장치의 활성 영역을 정의할 수 있다.

바람직하게 표면 층 영역에 배치된 용액 처리가능 층의 임의의 두께 변동은 장치가 발광을 위해 온될 때 CIE 컬러 공간에서 0.02 보다 적거나 같은 최대 컬러 차를 갖게 해주는데, 임의의 두께 변동은 표면 층 영역과 제1 슬로프 사이의 적어도 경계에서 존재한다. 그러한 두께 변동은 바람직하게 제로인데, 예를 들어 영역 전체에서 그 두께 변동은 표면 층과 뱅크 구조 사이의 계면의 어느 한 쪽 및 그를 중심으로 하여 확장하며, 예를 들면, 1㎛, 500nm or 300nm 이다. 더 완만한 전이를 제공하기 위하여, 표면 층과 만나는 제1 슬로프는 바람직하게 아주 작으며 그리고/또는 얕은 각도로 표면 층과 만난다. 일반적으로, 제2 슬로프는 제1 슬로프로부터 더 가파른 각도로 연장하여 소형 장치에서 우물을 포함하는 뱅크 구조 두께를 더 크게 해준다. 제2 슬로프는 바람직하게 뱅크 구조의 평평한 표면으로 연장하며, 이 때 평평한 표면은 실질적으로 표면 층과 평행하다.

온(on)될 때, 장치는 바람직하게 CIE 컬러 공간에서 0.02 보다 작거나 같은 최대 컬러 차를 갖는 빛을 방사한다. 그러나, CIE 컬러 공간에서 최대 컬러 차는 0.015, 0.01 또는 0.005 보다 작거나 같은 것이 더 바람직할 수 있다. 그러한 컬러 차는 컬러 공간, 바람직하게는 1976 컬러 공간('CUELUV')에서 발광된(흡수된) 컬러들 간의 유클리드 거리일 수 있다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서 실질적으로 (예를 들면 수신한 빛 중 5 또는 10% 보다 적게 투과시키되, 바람직하게는 빛의 100%를 반사하는) 완전 광 반사 층 및 부분 광반사 층 중 적어도 하나의 층은 제1 및 제2 전극들 중 하나의 전극을 포함하고, 바람직하게 제1 전극은 부분 광 반사 층을 포함한다(예를 들면, 배면 발광 장치(bottom emission device)의 경우; 전면 발광 장치(top emission device)의 경우, 제2 전극은 부분 광 반사 층을 포함할 수 있다). 예를 들면, 부분 반사 층은 배면 발광 장치의 표면 층의 전극(예를 들면, 애노드) 상에 제공될 수 있다. 실시예에서, 부분 반사 층은 기판과 제1 전극 사이에 배치된다. 부분 반사 층은 금속, 예를 들면, 바람직하게 패터닝된 것이라기 보다는 블랭킷 증착된 은(silver)인 것이 바람직하다. 배면 발광 장치의 경우, 일반적으로 기판은 실질적으로 투명하고, 예를 들면, 유리를 포함한다. 유사하게, 표면 층의 전극은 바람직하게 적어도 부분적으로 투명하고, 예를 들면, 블랭킷 증착된 및/또는 패터닝된 ITO일 수 있다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 광 캐비티는 광 마이크로-캐비티를 포함한다. 그러한 마이크로-캐비티는 아주 얇고, 예를 들면, 그저 수 마이크로미터 또는 1㎛, 500nm, 300nm, 200nm 또는 100nm 보다 적은 총 두께를 가질 수 있고, 이 두께는 층 구조의 두께에 해당할 수 있다. 이렇게 작은 치수는 그렇지 않았으면 그저 정재파 형성(standing wave formation)에 의해서만 결정될 수 있는 장치의 발광(흡수) 스펙트럼을 좁게 해주는 (자발 발광 비율(spontaneous emission rate) 및/또는 원자의 거동과 관련한) 양자화 효과를 일으킬 수 있다.

마이크로-캐비티는 반사하는, 예를 들면, 은 층인 부가적인 층을 증착함으로써 제공될 수 있다. 이 층은 주 기판 물질, 예를 들면, 유리와 제1 전극, 예를 들면, ITO를 포함할 수 있는 애노드 사이에 존재할 수 있다. 다른 전극은 마이크로-캐비티의 마주하는 반사 표면을 제공할 수 있다.

광전자 장치가 또한 제공될 수 있으며, 제 1 슬로프는 장치 표면 층에 상대적으로 20도보다 작거나 동일한 슬로프 각도를 가지며, 바람직하게는, 5, 10 또는 15도보다 작다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 제1 슬로프는 제2 슬로프와의 경계에서 300nm보다 작은, 바람직하게는 200nm보다 작은 뱅크 구조 두께까지 연장하고, 바람직하게 제1 및 제2 슬로프 중 적어도 하나의 슬로프는 100nm 내지 150nm의 뱅크 구조 두께를 따라서 연장한다. 더 일반적으로, 복수개의 층은 뱅크 구조를 형성하고 각각의 슬로프를 가지며, 바람직하게 적어도 하나는 100-150nm의 두께를 갖는다. 예를 들면, 제1 및/또는 제2 슬로프에 의해 가로지른 높이 차는 바람직하게 100-150nm의 범위 내이다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 제2 슬로프는 표면 층 위에서 최소 300nm, 바람직하게는 최소 1㎛의 제2 뱅크 구조 두께까지 연장한다. 뱅크의 전체 높이는 바람직하게 RIE을 견디기에 충분한 두께, 예를 들면, 최소 300nm이다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 제1 슬로프는 표면 층을 따라서 최소 1㎛의 길이에 걸쳐 연장하고, 바람직하게 제2 슬로프는 표면 층을 따라서 최소 8㎛의 길이에 걸쳐 연장하고, 바람직하게 측벽(또는 결합된 적어도 제1 및 제2 슬로프들)은 표면 층을 따라서 최소 10㎛의 길이에 걸쳐 연장한다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 제1 슬로프는 제1 뱅크 구조 두께(표면 층 위쪽의 높이)(H1)까지 연장하며 제2 슬로프는 제2 뱅크 구조 두께(H2)(표면 층 위쪽의 총 높이, H1은 H2의 일부임)까지 연장하며, 제2 뱅크 구조 두께는 제1 뱅크 구조 두께를 포함하되, H1은 0.3*H2 보다 작거나 같다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 적어도 하나의 상기 용액 처리가능 층은 제1 슬로프로부터 이격된 (멀리 떨어진) 제2 슬로프 상의 한 지점에서 피닝 포인트(pinning point)를 갖는다. 바람직하게, 용액이 적어도 제2 슬로프 상에 증착될 때, 용액 처리가능 층을 표면 층 영역 상에 증착 형성하기 위한 용액의 접촉 각도는 10° 또는 그 이하이며, 그리고/또는 용액이 제2 슬로프 상의 지점으로부터 측벽을 넘어서 연장하는 뱅크 구조의 표면 영역 상에 증착될 때, 용액 처리가능 층을 표면 층 영역 상에 증착 형성하기 위한 용액의 접촉 각도는 50° 또는 그 이상이다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 측벽은 뱅크 구조 두께(H)(표면 층 위쪽의 총 높이)까지 연장하며, 표면 영역과 그 표면 층 상에서 피닝 포인트에 가장 가까운 지점 사이의 가장 짧은 거리는 최소 10*H이다.

광전자 장치가 또한 제공될 수 있으며, 광전자 장치에서, 뱅크 구조는 적어도 하나의 포토레지스트 층을 포함한다. 그러한 장치에서, 상기 포토레지스트 층은 제2 슬로프 상에서 상기 지점을 가질 수 있으며 플루오린 함유 화합물(flourine containing compounds)을 포함될 수 있다. 그러한 화합물은 제조자로부터 받은 대로의 포토레지스트 용액 내에 존재할 수 있고 아니면 비-플루오르화 포토레지스트 용액에 첨가될 수 있다. 바람직하게 뱅크 구조는 다수의 포토레지스트 층을 포함하고, 상기 포토레지스트 층은 상기 제1 슬로프를 가지며, 그리고/또는 뱅크 구조는 플루오린 함유 화합물 및 제1 및 제2 슬로프를 갖는 상기 포토레지스트 층을 포함한다.

장치는 발광 장치 또는 광 흡수 장치, 바람직하게는 유기 광전 장치(photovoltaic device (OPV);예를 들면, 태양 전지)와 같은 광 흡수 장치 또는 유기 발광 다이오드(organic light emitting diode (OLED))와 같은 발광 장치일 수 있다. 장치가 OLED인 경우, 상기 용액 처리가능 층은 정공 주입 층(수성(aqueous) 또는 비수성(non-aqueous)의 HIL)을 제공하기 위한 유기 반도체성 물질을 포함하며, 바람직하게 적어도 하나의 상기 용액 처리가능 층은 HIL을 제공하기 위한 물질 위쪽에 배치된 또 다른 유기 반도체성 물질을 포함하며, 또 다른 유기 반도체성 물질은 중간 층(interlayer (IL)) 및/또는 발광 층(light emissive layer (EL))을 제공하기 위한 것이다.

본 발명의 제2 양태에 따르면, 표면 층 및 그 표면 층 상에 우물 정의 뱅크 구조를 갖는 기판을 포함하는 광전자 장치를 제조하는 방법 - 뱅크 구조는 전기적 절연 물질을 구비하고 표면 층의 영역을 둘러싸는 측벽을 가짐으로써 우물을 정의하고, 표면 층 영역은 제1 전극을 포함하고 장치는 제2 전극 및 제1 전극과 제2 전극 사이에 배치된 반도체성 물질을 더 포함함 - 이 제공되며, 이 방법은, 제1 광 반사 층을 포함하는 표면 층을 형성하는 단계와, 표면 층 영역으로부터 연장하는 제1 슬로프 및 상기 제1 슬로프로부터 연장하는 제2 슬로프를 포함하는 측벽을 갖는 뱅크 구조를 형성하는 단계와, 광 캐비티(optical cavity)를 형성하는 단계를 포함하되, 광 캐비티를 형성하는 단계는, 적어도 하나의 층을 갖고 제1 광 반사 층 위에 배치된 층 구조를 형성하는 단계 - 적어도 하나의 층은 용액 처리가능 층이고, 층 구조는 반도체성 물질을 포함하며, 층 구조를 형성하는 단계는 표면 층 영역 위 그리고 측벽의 제1 및 제2 슬로프 상에서 유기 용액을 증착하여 용액 처리가능 층을 형성하는 단계 및 증착된 유기 용액을 건조하는 단계를 포함함 - 와, 층 구조 위에 제2 광 반사 층을 형성하는 단계에 의해 형성되되, 광 반사 층들 중 하나의 층은 완전 광 반사 층이며 광 반사 층들 중 다른 하나는 부분 광 반사 층이며, 반사 층들은 층 구조에서 발생된 빛을 위한 공진 캐비티를 제공하며, 제1 슬로프는 제2 슬로프보다 덜 가파르며, 형성된 층 구조의 적어도 하나의 층의 두께의 히스토그램의 반치전폭(full width at half maximum)은 5nm보다 작고, 두께는 적어도 표면 층 영역의 실질적으로 규칙적으로 이격된 각각의 지점 위의 두께이며, 상기 지점은 표면 층 영역과 측벽 사이의 경계에 있는 제1 지점 및 표면 층 영역 상에서 경계로부터 최소 10㎛ 이격된 제2 지점을 포함한다.

제1 양태와 유사하게, 두께는 바람직하게 용액 처리가능 층의 두께를 포함한다. 표면 층으로부터 측벽의 슬로프를 얕게 해줌으로써, 두께 변동이 줄어들 수 있고 그래서 유익하게, 예를 들면, 장치의 컬러 균일도 및/또는 효율이 개선될 수 있다. 이 점에서, 방법은 장치가 발광을 위해 온될 때, 1976 CIE 컬러 공간(CIELUV)에서 장치의 컬러들 사이에서 바람직하게 최대 유클리드 거리를 나타내는, CIE 컬러 공간에서 0.02 보다 작거나 같은, 바람직하게는 0.015, 0.01 또는 0.05 보다 작거나 같은 최대 컬러 차를 갖는 장치를 바람직하게 제조할 수 있다.

방법이 또한 제공될 수 있으며, 이 방법에서, 완전 광 반사 층 및 부분 광 반사 층 중 적어도 하나의 층은 제1 및 제2 전극들 중 하나의 전극을 포함하고, 바람직하게 제1 전극은 부분 광 반사 층을 포함한다.

방법이 또한 제공될 수 있으며, 이 방법에서, 광 캐비티는 마이크로-캐비티를 포함한다.

방법이 또한 제공될 수 있으며, 이 방법에서, 제2 슬로프는 제1 슬로프보다 가파르고, 측벽은 제1 슬로프로부터 이격된 제2 슬로프 상의 한 지점에서 표면 에너지 불연속(surface energy discontinuity)을 가지며, 증착된 유기 용액은 제1 및 제2 슬로프를 표면 에너지 불연속에서의 피닝 포인트까지 적셔준다. 이 경우, 방법은 적어도 하나의 또 다른 용액, 예를 들면, 중간층(IL) 및/또는 발광 폴리머를 포함하는 발광층(LEL)을 용액 처리가능 층 위에 증착하는 단계 - 적어도 하나의 또 다른 용액은 피닝 포인트까지 적셔줌 - 와, 증착된 적어도 하나의 또 다른 용액을 건조하는 단계를 포함한다. 피닝 포인트는 제2 슬로프의 상단에서 습윤 표면과 비습윤 표면 사이에 경계를 만들어주기 위해 처리함으로써 생성될 수 있다.

그러므로, 실시예는 (바람직하게는 동일한 지점에서 복수개 모두가 핀된) 적어도 하나의 용액 처리가능 층을 제공하여, 그의 전체 길이를 따라서 상이한 슬로프를 갖기 때문에 직선에서 벗어나는 경로에 의해 피닝 포인트가 표면 층 영역으로부터 분리된다. 이것으로 인하여 전극들, 예를 들면, 용액 증착된 층(들)의 어떤 쪽의 애노드와 캐소드 사이의 전기적 누설 경로 또는 단락 회로의 위험성을 줄일 수 있다. 예를 들면, 애노드 HIL-IL-EL-캐소드 구조를 포함하는 OLED 구조에서, 바람직하게 고 저항성의 HIL의 경계를 따라서 애노드와 캐소드 사이의 모든 누설 경로가 길게 형성된다. 길어진 경로는 바람직하게 충분히 높은 저항성을 가지게 되어, 그렇지 않았다면, 예를 들면, 효율, 신뢰성 및/또는 수명, 컬러 변화 등을 상당하게 저하시킬 수 있는 누설을 방지한다.

보다 구체적으로 결과적인 장치 구조를 고려하면, 습윤 (예를 들면, 친수성) 영역과 비습윤(예를 들면, 소수성) 영역 사이의 경계에서 초래되는 프로세스 단계(들)에 의해 표면 에너지 불연속이 바람직하게 생성된다는 것이 주목된다. 그러한 경계는 바람직하게 제2 슬로프의 상단에서 존재한다. 제2 슬로프의 상단은 바람직하게 뱅크 구조의 평평한 표면 - 이 평평한 표면은 표면 층과 마주하고 평행함 - 에 인접한다. 여하튼, 표면 에너지 불연속은 바람직하게 제1 슬로프로부터 멀리 그래서 표면 층 영역으로부터 멀리 떨어져 있다.

방법은 적어도 하나의 또 다른 용액, 예를 들어, EL(발광 층) 및/또는 IL(중간층)을 용액 처리가능 층 위에 증착하는 단계 - 적어도 하나의 또 다른 용액은 피닝 포인트까지 적셔줌 - 와, 증착된 적어도 하나의 또 다른 용액을 건조하는 단계를 포함한다. 그래서, 다수의 그러한 용액 처리가능 층들은 동일한 피닝 포인트를 가질 수 있다.

장치는 발광 장치 또는 광 흡수 장치, 바람직하게는 유기 광전 장치(OPV)와 같은 광 흡수 장치 또는 유기 발광 다이오드(OLED)와 같은 발광 장치일 수 있다. 장치가 OLED인 경우, 유기 용액은 정공 주입 층(수성(aqueous) 또는 비수성(non-aqueous)의 HIL)을 제공하기 위한 것일 수 있고, 바람직하게 방법은 적어도 하나의 또 다른 용액 처리가능 층을 상기 용액 처리가능 층 위에 그리고 제1 및 제2 전극 사이에 형성하는 단계를 더 포함하고, 또 다른 처리가능 층은 중간층(IL) 또는 발광 층(EL)을 제공하기 위함이다.

방법이 또한 제공될 수 있으며, 방법에서, 유기 용액이 제1 슬로프와 제1 슬로프로부터 피닝 포인트까지 연장하는 제2 슬로프 영역 중 적어도 한 곳에 증착될 때의 접촉 각도는 10°또는 그 이하이다. 그러한 접촉 각도는 일반적으로 표면의 습윤을 양호하게 해준다. 부가적으로 또는 대안으로, 유기 용액이 제1 슬로프에서 벗어나 피닝 포인트로부터 연장하는 뱅크 구조의 영역 상에 증착될 때의 접촉 각도는 바람직하게 50°또는 그 이상이다. 그러한 접촉 각도는 일반적으로 표면의 양호한 습윤을 양호하게 해주지 않는다, 즉, 비습윤으로 만든다.

피닝 포인트의 형성과 관련하여 방법을 구체적으로 고려해 보면, 뱅크 구조를 형성하는 단계는, 포토레지스트를 포함하는 제1 뱅크 층을 기판의 표면 층 상에 형성하는 단계와, 제1 뱅크 층을 포토-패터닝하고 현상하여 표면 층의 영역을 노출시키는 단계와, 제1 뱅크 층 및 표면 층의 노출된 영역의 위쪽으로 플루오르화 포토레지스트 용액(fluorinated photoresist solution)을 증착하여 제2 뱅크 층을 형성하는 단계와, 제2 뱅크 층을 구워서 경화시키는 단계 - 플루오르화 포토레지스트 용액의 플루오린 함유 화합물(fluorine containing compounds)은 굽기 중에 제2 뱅크 층의 표면으로 이동하여 유기 용액의 표면과의 접촉 각도를 증가시킴 - 와, 제2 뱅크 층을 포토-패터닝하고 현상하여 표면 층의 상기 영역을 재-노출시키고 제1 뱅크 층의 영역을 노출시켜서, 제1 뱅크 층 영역이 제1 슬로프를 갖고 제2 뱅크 층이 제2 슬로프를 갖게 하는 단계를 포함하되, 증가된 접촉 각도는 제1 및 제2 슬로프를 갖는 유기 용액의의 접촉 각도보다 크며 피닝 포인트는 이동된 플루오린 함유 화합물을 갖는 제2 뱅크 층 표면의 경계에 있다. 화합물이 굽기 중에 이동하는 표면은 일반적으로 '자유 표면', 즉, 외부 환경, 예를 들면, 공기와의 계면이라고 기술될 수 있다. 그러한 플루오르화 포토레지스트를 이용하는 모든 실시예에서와 같이, 포토레지스트는 포토레지스트 제조자로부터 플루오르화되어 공급될 수 있거나, 또는 프로세스가 플루오린 함유 화합물을 비-플루오르화 포토레지스트에 첨가하는 부가 단계를 가질 수 있다. 여하튼, 제2 뱅크 층이 경화된 후, 제2 뱅크 층은 바람직하게 제1 뱅크 층보다 더 높은 농도의 플루오린 함유 화합물을 포함한다. 또한, 제2 뱅크 층이 현상되어 제2 뱅크 층의 부분을 제거한 후, 이전에 '자유 표면'이었던 부분은 바람직하게 제2 뱅크 층의 에지 - 이 에지는 측벽의 일부임 - 가 제거되어 노출된 습윤/비습윤 경계를 갖는다. 그래서, 피닝 포인트는 이중 슬로프를 갖는 측벽에 부가하여 생성될 수 있다.

대안으로, 실시예에서 뱅크 구조를 형성하는 단계는, 표면 층 상에 플루오르화 포토레지스트 용액을 증착함으로써 뱅크 구조 층을 형성하고, 증착된 용액을 건조하여 뱅크 구조 층을 경화하는 단계 - 플루오르화 포토레지스트 용액의 플루오린 함유 화합물은 굽기 중에 뱅크 구조 층의 표면으로 이동하여 유기 용액의 표면과의 접촉 각도를 증가시킴 - 와, 포토레지스트 층을 뱅크 구조 층 상에 증착하고 건조하며, 포토레지스트 층을 포토-패터닝하고 현상하는 단계와, 현상된 포토레지스트 층을 통해 뱅크 구조 층을 에칭하여 표면 층 영역을 노출시켜서, 에칭된 뱅크 구조 층이 노출된 표면 층 영역을 둘러싸는 측벽을 갖고 제1 및 제2 슬로프를 구비하도록 하는 건식 에칭하는 단계와, 현상된 포토레지스트 층을 제거하여 뱅크 구조 층의 표면을 노출하는 단계를 포함하되, 노출된 표면은 상기 이동된 플루오린 함유 화합물을 포함하고, 표면 에너지 불연속은 이동된 플루오린 함유 화합물을 포함하는 노출된 표면과 에칭된 측벽 사이의 계면에서 존재한다. 건식 에칭 단계는 바람직하게 산소 플라즈마를 이용하여 반응 이온 에칭하는 단계를 포함할 수 있다. 앞에서와 유사하게, 이전에 뱅크 층의 '자유 표면'이었던 부분은 바람직하게 뱅크 층의 부분을 제거하는 현상에 의해 뱅크 층의 에지 - 이러한 에지는 측벽의 부분임 - 가 노출된 습윤/비습윤 경계를 갖는다. 그래서, 피닝 포인트는 이중 슬로프를 갖는 측벽에 부가하여 생성될 수 있다.

그러한 실시예에서, 뱅크 구조를 형성하는 단계는, 뱅크 구조 층을 현상하고 포토-패터닝하여 뱅크 구조 층의 측벽에 의해 둘러싸인 표면 층 영역을 노출하는 단계를 포함하되, 포토레지스트 층을 뱅크 구조 층 상에 증착하는 단계는 포토레지스트 용액을 포토-패터닝된 뱅크 구조 층 상에 증착하는 단계를 포함하고, 포토레지스트 층을 현상하는 단계는 표면 층 영역을 재-노출하는 단계를 포함하며, 표면 층 영역을 노출시키는 건식 에칭 단계는 뱅크 구조 층을 얇게 하여 노출된 영역을 연장시킴으로써 제1 및 제2 슬로프를 형성하는 단계를 포함한다.

그러한 실시예에서 대안으로, 포토레지스트 층을 포토-패터닝하는 단계는, 실질적으로 불투과 영역(non-transmissive region), 부분적 투과 영역(partially transmissive region) 및 (적어도 상기 부분적 투과 영역보다 더 큰 투과도를 갖는) 실질적으로 완전 투과 영역(fully transmissive region)을 갖는 마스크를 통해 포토레지스트 층을 조사하는 단계를 포함하며, 포토레지스트 층을 현상하는 단계는 포토레지스트의 영역을 완전 제거하고 및 부분적 투과 영역을 통해 조사에 노출된 포토레지스트 영역을 부분적으로 제거하는 단계를 포함할 수 있다.

다른 프로세스 실시예에서, 뱅크 구조를 형성하는 단계는, 표면 층 상에 플루오르화 포토레지스트 용액을 증착함으로써 뱅크 층을 형성하는 단계와, 뱅크 층을 구워서 경화시키는 단계 - 포토레지스트 용액의 플루오린 화합물은 굽기 중에 뱅크 층의 표면으로 이동하여 유기 용액의 표면과의 접촉 각도를 증가시킴 - 와, 경화된 뱅크 층을 포토-패터닝하는 단계 - 포토-패터닝하는 단계는 제1 조사선량(radiation dose)으로 뱅크 층의 제1 영역을 조사하는 단계 및 제2 조사선량으로 뱅크 층의 제2 영역을 조사하는 단계를 포함하되, 제2 조사선량은 제1 조사선량보다 적음 - 와, 뱅크 층을 현상하여 표면 층의 영역을 노출시키고 제2 조사선량으로 조사된 뱅크 층의 영역을 부분적으로 제거하는 단계 - 부분적 제거로 인해 노출된 영역을 둘러싸면서 제1 슬로프 및 제2 슬로프를 갖는 측벽을 제공함 - 를 포함하되, 피닝 포인트는 이동된 플루오린 함유 화합물을 갖는 뱅크 층 표면과 측벽 사이의 경계에 있다. 제1 영역은 네거티브 또는 포지티스 포토레지스트가 사용되는지에 따라서, 표면 영역의 위쪽 또는 보유될 뱅크 구조의 부분의 위쪽일 수 있다. 부분적인 제거는 바람직하게 표면 층의 영역으로 연장하는 뱅크 층의 영역을 얇게 하여, 측벽을 따라서 그래서 결국 우물 안에서 증착될 용액 처리가능 층의 에지를 따라서 더 긴 경로 길이의 쉘프 구조를 제공한다.

그러한 프로세스 실시예에서, 포토-패터닝하는 단계는, 뱅크 층을 제1 마스크 및 제2 마스크를 통해 동시에 조사하는 단계를 포함할 수 있되, 제1 영역을 제1 조사선량으로 조사하는 단계는 제1 영역을 제1 및 제2 마스크의 완전 투과 영역을 통해 조사하는 단계를 포함하고 제2 영역을 제2 조사선량으로 조사하는 단계는 제2 영역을 제1 및 제2 마스크 각각의 적어도 부분적 투과 영역을 통해 조사하는 단계를 포함한다. 적어도 부분적 투과 영역은 제1 마스크의 완전 투과 영역 및/또는 제2 마스크의 부분 투과 영역을 포함할 수 있다. 이들 영역 중 적어도 한 영역은 바람직하게 투과 그레디언트를 갖는 부분적 투과 영역이다.

그러한 프로세스 실시예에서 대안으로, 포토-패터닝하는 단계는 뱅크 층을 부분적 투과 영역 및 더 많은 (바람직하게는 완전) 투과 영역을 갖는 마스크를 통해 조사하는 단계를 포함하되, 제1 영역을 상기 제1 조사선량으로 조사하는 단계는 제1 영역을 더 많은 투과 영역을 통해 조사하는 단계를 포함하고 제2 영역을 제2 조사선량으로 조사하는 단계는 제2 영역을 부분적 투과 영역을 통해 조사하는 단계를 포함한다.

대안으로, 그러한 프로세스 실시예는, 반사기 층을 표면 층의 영역 상에 증착하는 단계를 포함하되, 플루오르화 포토레지스트 용액을 증착하는 단계는 플루오르화 용액을 반사기 층 상에 그리고 표면 층 상에 증착하며, 포토-패터닝하는 단계는 뱅크 층을 마스크를 통해 조사하는 단계를 포함하며, 제1 영역을 조사하는 단계는 마스크를 통해 직접 수용된 제1 조사선량 중 일부를 흡수하고 또한 제1 마스크로부터 수용되고 반사기 층에 의해 다시 제1 영역으로 반사되는 조사선량 중 일부를 흡수하는 제1 영역을 포함한다.

바람직한 실시예는 첨부의 독립 청구항에서 정의된다.

전술한 양태들 중 어떤 한 가지 이상 및/또는 바람직한 실시예의 전술한 선택적 특징들 중 어떤 한가지 이상은 어떻게 치환하여도 조합될 수 있다.

본 발명의 더 나은 이해를 위해 그리고 본 발명이 어떻게 실시될 수 있는지를 보여주기 위해, 예를 들어서 첨부 도면이 참조될 것이다.
도 1a는 플루오르화 뱅크 물질(fluorinated bank material)가 애노드, 예를 들면, ITO 위에서 스핀형성되고(spun) 포토-패터닝되어(photo-patterned) 우물을 형성하는 예시적인 제조 방법을 도시한다.
도 1b는 길다란 애노드-캐소드 간 거리를 정의하는 마스크 내 부분적 투과 영역(partially transmissive regions)을 이용한 단일 마스크 단계의 사용을 도시한다.
도 1c는 측벽 경로 길이가 짧은 RIE 패터닝된 뱅크 픽셀 (위에서부터 중간 까지의 그림) 및, 이와 대조적으로, 더 긴 경로 길이를 제공하는 실시예에 따른 픽셀(맨 아래쪽 그림)의 구현예를 도시한다.
도 1d는 도 1a 또는 도 1b의 프로세스로부터 형성된 뱅크를 갖는 장치를 도시한다.
도 2는 수명(장치 안정성) 구성을 도시한다.
도 3a는 이중 현상 프로세스(dual develop process)를 도시한다.
도 3b는 단일의 패터닝 층을 갖는 이중 마스크 프로세스(dual mask process)를 도시한다.
도 3c는 단일 패터닝 층을 갖는 단일 마스크 부분적 투과 프로세스(single mask partially transmissive process )를 도시한다.
도 3d는 반사 영역 및 서브-임계값 조사선 량(sub-threshold exposure dose)을 이용하여 단일 패터닝 층을 갖는 단일 마스크 프로세스를 도시한다.
도 4a 내지 도 4e는 실시예의 쉘프 뱅크(shelf bank)의 단면의 스캐닝 전자 현미경 이미지를 도시한다.
도 5는 장치의 활성 영역 전반의 HIL+IL 두께 및 발광 CIE 값의 변동을 도시한다.
도 6은 가파른 뱅크 구조 경계를 바람직하게 제거하는 것을 예시한다.
도 7은 표준 및 얕은 뱅크 실시예들에 대한 정공 주입 영역 두께 치수의 히스토그램을 도시한다.

일반적으로, 예시적인 OLED 실시예의 층은 아래와 같을 수 있다.

기판, 예를 들어, 바람직하게 ITO(80nm) 전극을 구비하는 표면 층 및 옵션으로 마이크로-캐비티(micro-cavity)의 형성을 위한 반사 층, 예를 들어, Ag을 갖는 유리.

HIL(정공 주입 층) " 닛산 화학 공업으로부터 구입가능한 ND3202를 이용하여 잉크 젯 인쇄됨

IL(중간층)

발광 폴리머 LEP, 예를 들어, 녹색 발광 폴리머를 포함하는 EL(발광 층).

실시예는 일반적으로, 예를 들어, 더 긴 경로 길이를 갖는 단일의 뱅크 아키텍처(single bank architecture)를 제공함으로써, 누설 전류를 줄인다. OLED의 경우, 그러한 경로 길이는 애노드 표면(예를 들면, ITO)과 HIL-IL-EL의 일치하는 유체 피닝 포인트(HIL-IL-EL co-incident fluid pinning points)의 사이일 수 있다. 이렇게 더 길어진 경로 길이와 함께 고 저항성 HIL은 어떤 잠재적인 기생적 누설 전류 및/또는 비발광 에지 장치 다이오드(non-emissive edge device diodes)를 위한 고저항성 경로를 생성할 수 있다. 그러한 뱅크 구조는 OLED 수명 안정성에서 개선되었음을 입증한다.

그러한 실시예에서 다수의 뱅크 제조 프로세스는 다음과 같은 설명에서 관찰된다. 예를 들면, (i) 이차 층을 패터닝하고 부분적 반응 이온 에칭(partial reactive ion etching (RIE)) 처리한 소수성 뱅크(hydrophobic bank)를 현상; (ii) RIE 마스킹 층에서 픽셀 에지가 부분적으로 노출된 패터닝되지 않은 소수성 뱅크; (iii) 이중 현상 프로세스; (iv) 단일 패터닝 층을 이용한 이중 마스크 프로세스; (v) 단일 패터닝 층을 이용한 단일 마스크 부분 투과성(누설)(single mask Partially transmissive (leaky)) 프로세스; 및 (vi) 반사 영역 및 서브-임계값 조사선량을 이용하는 단일 패터닝 층을 이용한 단일 마스크 프로세스.

그러한 프로세스의 예는 부분적으로 산소 플라즈마 에칭된 쉘프를 갖는 단일의 현상된 소수성 뱅크를 제공할 수 있다. 유익하게, 단일의 현상된 소수성 뱅크 및 후속 패터닝 단계는 산소 플라즈마가 ITO 영역을 일소(cleanup)하게 해주고 또한 사전에 정의된 양의 뱅크를 부분적으로 에칭하게 해준다. ITO 및 부분적으로 에칭된 뱅크는 바람직하게 HIL을 소수성 뱅크의 에칭되지 않은 영역에 이르기까지 적셔주는 친수성을 띈다. HIL의 단면은 IL 및 EL과 공유하게 될 HIL 피닝 포인트까지 뱅크를 아래쪽에 두게 된다. 활성 애노드는 유리하게 길고 바람직하게는 장치에서 설계 가능한 거리만큼 캐소드와 분리되며, 그럼으로써, 예를 들어, 고 저항성 HIL을 이용할 때 전기적 누설을 낮추는 결과를 가져온다.

그래서 OLED의 단일 뱅크 아키텍처는 습윤 애노드 표면(wetting anode surface)(ITO)를 제공하고 애노드 표면과 HIL-IL-EL의 일치하는 유체 피닝 포인트와의 사이의 경로 길이를 길게 해줌으로써 개선될 수 있다. 그렇게 경로 길이를 더 길게 해주면 어떤 잠재적인 기생적 누설 전류에 대해 높은 저항성 옵션을 만들어 줄 수 있다. 실시예는 애노드-캐소드 경로가 제어된 방식으로 길어지게 해주며 그러므로 기생적 누설 전류를 줄이는 것을 조정할 수 있고, 이것은 결과적으로 장치의 효율을 개선할 수 있다.

부가적으로 또는 대안으로, 그러한 프로세스는 이중 뱅크 아키텍처에 비해 구조적인 복잡도를 줄여줄 수 있다.

도 1a는 플루오르화 뱅크 물질(뱅크 구조 층(12))가 애노드(표면 층(11)), 예를 들어, ITO상에서 스핀형성되고 포토-패터닝되어 우물(표면 층 영역 위쪽의 영역(13) 참조)을 제공하는 예시적인 제조 방법을 도시한다. 그런 다음, 뱅크 물질 상부에 포토레지스트(14) 층이 포토-패터닝되고 추가적인 처리가 수행되어 뱅크의 한 단면을 제거하고, 그래서 절연성 뱅크 쉘프를 길게 만든다. 그러한 추가적인 처리 공정은 뱅크 물질을 통해 부분적으로 에칭하기 위해 적용된 반응 이온 에칭 단계를 포함할 수 있다. 포토레지스트는 추가 처리 공정 후 제거된다. 그래서 우물의 에지에서 뱅크 물질의 프로파일은 그 프로파일이 더 길어진 경로 길이를 제공하도록 바뀐된다. 도 1a에서 제1 슬로프(s1) 및 제2 슬로프(s2)를 따라서 단지 예시적인 얇은 선으로 도시된 바와 같이, 에칭 결과 포토레지스트가 제거됨으로써 노출된 표면(15)에 긴 전기적 경로가 만들어진다.

도 1b에 도시된 대안의 접근법은 뱅크 쉘프를 위한 길다란 애노드-캐소드 거리를 정의하기 위해 마스크에 부분적으로 투과성 영역을 갖는 단일의 마스크 단계를 이용하며; RIE 단계는 바람직하게 박막의 포지티브 마스킹 층이 있었던 픽셀 에지들을 에칭한다. RIE는 박막의 마스킹 층에 의해 픽셀의 에지를 플라즈마에 노출시켜 픽셀을 에칭시킬 수 있다. RIE 패터닝된 컷-아웃(cut-out)의 치수에 대비하여 현상된 뱅크 픽셀의 마스크 설계 크기를 변경하여 줌으로써, 이러한 접근법을 이용하여 애노드-캐소드 거리 및 그 결과로 인한 기생 누설 전류의 양이 조절될 수 있다. 이것은 단순 포토-패터닝된 뱅크 픽셀 및/또는 단순 RIE 패터닝된 뱅크 픽셀에 반대인 것으로, 이와 같은 각각의 뱅크 픽셀은 전형적으로 애노드-캐소드(청색 영역)로부터 짧은 경로 길이를 제공할 것이며 또한 전형적으로 길이를 조절할 수 없다. 구체적으로, 도 1b는 표면 층(21), 뱅크 구조 층(22), 표면 층 영역(23), 포토레지스트 층(24), 슬로프(s1 및 s2), 및 표면(25)을 도시한다.

(도 1c는 측벽 경로 길이가 짧은 RIE 패터닝된 뱅크 픽셀 (위에서부터 중간 까지의 그림) 및, 이와 대조적으로, 더 긴 경로 길이를 제공하는 실시예에 따른 픽셀(맨 아래쪽 그림)의 구성을 도시한다).

도 1d는 전술한 바와 같은 프로세스 실시예로부터 형성된 뱅크를 가지며, HIL(정공 주입 층)의 형태의 용액 처리가능 층(solution processable layer)(L1) 및 IL(중간 층) 및/또는 LEP(발광 폴리머) 층의 형태의 또 다른 용액 처리가능 층(L2)을 추가로 포함하는 장치를 도시한다. 도 1d로부터 알 수 있는 바와 같이, HIL, IL 및 LEP 유체는 일치하는 피닝 포인트를 가지고 있다. IL 및/또는 EL 층은 EIL(electron injection layer (전자 주입층))으로 덮일 수 있고, 이 층은 캐소드 층으로 덮일 수 있다. 바람직하게, 그러한 EIL은 층들(L1 및 L2)의 피닝 포인트를 공유하지 않되, 이들 층을 덮고 뱅크 구조의 인접 영역을 넘어 확장한다. 캐소드 층은 바람직하게 EIL 위에 바로 증착될 수 있는데, 일 실시예에서는 층들 및 인접 영역을 넘어 확장하도록 EIL을 등각적으로 피복한다.

전술한 관점에서, 실시예는 예를 들면 애노드 피닝 포인트를 캐소드로부터 분리시키는 이중 뱅크 시스템과 대조적으로, 길다란 절연성 쉘프를 갖는 단일 뱅크 구조를 제공한다. 단일의 소수성 뱅크가 사용될 수 있으며 후속하는 패터닝 프로세스는 뱅크 쉘프를 길게 하기 위해 적용된다. 실시예에서, ITO 및 뱅크 쉘프는 뱅크가 소수성이 되는 사전에 정의된 포인트(잉크 피닝 포인트)에 이르기까지 HIL을 적셔주는 친수성일 수 있다. HIL의 단면은 IL 및 LEP와 공유하게 될 HIL 피닝 포인트에 이르기까지 아래쪽에 있는 뱅크를 갖게 될 것이다. 고 저항성 HIL을 이용함으로써, 활성 노드는 길다란(그리고 장치 설계 가능한) 거리만큼 캐소드로부터 분리될 수 있다.

실시예는 애노드-캐소드 경로 길이를 제어된 방식으로 증가시켜 줄 수 있고 그래서 기생적 누설 전류를 줄이는 조정 가능한 프로세스를 제공하게 되어, 결과적으로 수명 테스트에서 더욱 안정한 (그리고 반복 가능한) 장치 루미런스를 제공할 것이다. 대조적으로, 표준의 포토-리소그래피 프로세스 또는 더 복잡하지만 표준의 RIE(반응 이온 에칭) 프로세스에 의해 형성된 단일 뱅크는 픽셀(뱅크) 정의를 위한 저렴한 방법을 제공할 수 있다. 그러나, 두 가지 표준 기술은 픽셀(장치) 에지에서 짧은 애노드-캐소드 경로 길이를 남길 수 있다. 애노드(ITO) 표면과 HIL-IL-EL-캐소드의 일치하는 피닝 포인트들과의 사이의 경로 길이가 짧으면 시간이 지남에 따라 구동할 때 장치가 불안정해지는 결과를 초래하는 것으로 알려졌다.

도 1a는 대안으로 단일 뱅크가 긴 쉘프를 갖는 프로세스 흐름 실시예를 보여주는 것이라고 간주될 수 있다. 이 프로세스는 길다란 뱅크 쉘프를 생성하는 이중 단계 패터닝 프로세스를 포함한다. 쉘프의 깊이가 애노드와의 적절한 전기적 절연을 제공할 수 있으므로, 애노드(ITO)부터 잉크 피닝 포인트까지 쉘프의 길이는 이차 패터닝 단계에 의해 조절될 수 있다. 이차 부분-패터닝된 단계의 픽셀 치수에 관련하여 현상된 뱅크 픽셀의 마스크 설계 크기를 변경하여 줌으로써, 그러한 실시예를 이용하여 애노드-캐소드 거리(그저 예시적일 뿐인 얇은 선을 참조할 것) 및 그 결과로 인한 기생 누설 전류의 양이 조절될 수 있다. 그러한 실시예는, 예를 들면, 각기 전형적으로 애노드-캐소드로부터 짧은 경로 길이(<1㎛)를 제공할 것이며 또한 전형적으로 (뱅크 높이 이외의) 길이를 조절할 수 없는 단순 포토-패터닝된 뱅크 픽셀 또는 단순 RIE 패터닝된 뱅크 픽셀에 비교하여 길다란 쉘프 장치(예를 들면, >2㎛)를 만들어 준다.

애노드-캐소드의 더 긴 거리는 또한 뱅크를 더 높게 만듦으로써 성취될 수 있으나, 이것은 일반적으로 픽셀 에지에서 HIL-IL-EL 프로파일에 부정적인 영향을 줄 것인데, 즉 프로파일을 더 두껍게 하고 결과적으로 불균일한 발광을 초래할 것이다.

바람직하게, 실시예의 HIL, IL 및 EL은 모두 일치하는 피닝 포인트를 갖는다. 이것은 결과적으로 HIL(전도성 정공 주입층)이 금속 캐소드와 만나는 애노드부터 캐소드까지의 누설 경로를 길게 만들어줄 수 있다. 이러한 영향은 고 저항성 HIL을 사용함으로써 그리고 나서 전술한 바와 같이 길다란 측면 HIL 거리를 통해 애노드(ITO)를 캐소드로부터 분리함으로써 최소화된다.

장치의 결과를 고려하면, 수명 테스트 동안 장치의 안정성은 상당한 개선을 보였다. 실시예에서, 길다란 쉘프는 HIL-IL-LEP가 만나는 지점에 이르기까지 저항(경로-길이)를 증가시킴으로써, (비발광 박막 다이오드의) 픽셀 에지 다이오드 효과를 상당히 줄여준다.

도 2는 수명(장치 안정성) 구성을 도시한다. 이 구성은 단일 뱅크 - 짧은 쉘프 장치들(점선 곡선)의 (일정 전류에서 루미넌스를 증가시키는) 초기 브라이트웨이브(brightwave)가 장치 마다 상당히 변동하는 것을 보여줄 수 있다. 이것은 아마도 테스트 중에 "끊어진(burned out)" 수직 누설 경로의 존재로 인한 것이며, 이것은 전류 재분배를 일으킨다. 도 2에서, 단일 뱅크 - 긴 쉘프(연속 곡선)는 브라이트웨이브 크기가 훨씬 밀집하게 분포된 것을 보여주는데, 이것은 그 영향이 아마도 누설 전류와 관련되지 않을 것이라는 것을 의미한다. 이러한 뱅크를 이용하여 물질 및 프로세스 안정성을 평가하는 것이 가능하다. 단일 뱅크 - 길다란 쉘프 구성에 따라서, 수명(장치 저하)이 더 예측 가능해지며 픽셀-에지 장치 효과에 더욱 적게 의존된다. 그래서, 길다란 쉘프를 가진 단일의 소수성 뱅크는 OLED 수명 안정성에 관련하여 개선됨을 입증하였다.

프로세스 복잡도를 고려해 보면, 간소화된 프로세스 방법론이 길다란 쉘프의 단일 소수성 뱅크를 만들 수 있고, 그리고/또는 길다란 절연 쉘프를 가지고 누설을 줄이는 단일 뱅크 접근법을 창출함으로써 이중 뱅크 아키텍처에 비해 복잡도를 줄일 수 있다는 것이 주목된다. 유리하게, 그러한 간소화된 실시예는 캐소드-애노드 경로를 조절 방식으로 증가시켜주고, 그에 따라 장치 효율을 줄이는 기생 누설 전류를 조정 가능하게 줄여 준다. 실시예는 단일의 뱅크 픽셀을 성취하는 대안의 간소화된 접근법을 망라한다.

또한, 프로세스 복잡도에 관하여, 도 1a의 프로세스 방법론은 이차 층을 패터닝하고 부분적 반응 이온 에칭(RIE)하는 현상된 소수성 뱅크를 포함한다. 이것은 두 가지 리소그래픽 패터닝 루프(예를 들면, 세척, 굽기, 피복, 굽기, 노광, 굽기, 현상, 뱅크 경화, 피복, 노광, 현상)에다 RIE 단계 및 포지티브 레지스트 제거 단계를 더한 과정을 필요로 할 수 있다.

도 1b의 실시예는 예를 들면 두 번의 포토-패터닝된 단계에다 추가로 반응 이온 에칭을 이용하여, 예를 들어 도 1a에 도시된 바와 같은 OLED 장치 안정성에 필요한 길다란 쉘프를 생성하는 실시예와 비교하여 길다란 쉘프의 단일의 현상된 소수성 뱅크의 간략화된 프로세스를 제공하는 방법일 수 있다.

그러나 도 1b에 도시된 바와 같이 제1의 간소화 방법은 RIE 마스킹 층 때문에 픽셀 에지가 부분적으로 노출되는 패터닝되지 않은 소수성 뱅크를 보여준다. 이러한 프로세스는 제1의 패터닝 루프에서 마스크 및 현상 단계의 필요성을 제거해준다.

대안의 간소화 방법은 이중 현상 프로세스라고 기술되는 도 3a에 도시된다. 이 프로세스는 RIE 및 스트립 단계의 요건을 제거할 수 있다. 바람직하게, 제1의 패터닝된 뱅크는 얇은데, 이 때 얕은 슬로프가 픽셀 쪽에 형성되어 있다. 바람직하게, 제1의 얇은 뱅크 층이 증착, 예를 들면 스핀 형성되고 경화된다. 그런 다음, 얇은 층은 포토-패터닝되고 후속하여 현상되어 애노드의 영역을 노출시키게 되는데, 얇은 층은 노출된 영역에 대해 완만한 슬로프를 가지고 있다. 그런 다음 또 다른 뱅크 층이 증착되고, 포토-패터닝되고 현상된다. 유리하게, 또 다른 뱅크 층 내 플루오르-종, 예를 들면, 플루우르 성분과 같은 종이 그 층의 뱅킹 중에 또 다른 뱅크 층의 상단 표면으로 이동하여, 그 상단 표면이 또다른 뱅크 층의 측벽보다는 노출된 영역에서 증착될 용액에 의해 덜 ?셔지게 된다. 구체적으로, 도 3a는 표면 층(31), 제1 뱅크 층(32), 표면 층 영역(33), 표면(34)을 갖는 제2 뱅크 층 및 슬로프(s1 및 s2)를 도시한다.

도 3b는 단일의 패터닝 층을 형성하는 이중 마스크 프로세스의 형태의 대안의 간소화 방법을 도시한다. 이 프로세스는 포지티브 레지스트 층이 없는 단일의 패터닝 단계 프로세스이지만, 두 개의 포토-마스크와 이중 노출 단계를 필요로 할 수 있다. 상위 마스크(마스크 2)는 슬로프(s1 및 s2)를 더 첨예하게 정의하는 그레디언트 마스크(gradient mask)일 수 있다. 구체적으로, 도 3b는 표면 층(41), 뱅크 층(42), 표면 층 영역(43), 슬로프(s1 및 s2), 및 표면(45)을 도시하며, 여기서 영역들(44)은 영역들(44) 사이 또는 표면(45) 아래의 제1 영역(들)에 대해 뱅크 층의 제2 영역들이다.

도 3c는 또 다른 대안의 간소화 방법, 즉, 단일 패터닝 층을 가진 단일 마스크 부분 투과(누설) 프로세스를 도시한다. 이 프로세스는 포지티브 레지스트 층이 없는 단일 패터닝 단계 프로세스이지만, 더 고가의 포토-마스크를 필요로 하되 단일의 노출 단계를 가질 수 있다. 구체적으로, 도 3c는 표면 층(51), 뱅크 층(52), 표면 층 영역(53), 슬로프(s1 및 s2), 및 표면(55)을 도시하며, 여기서 영역들(54)은 영역들(54) 사이 또는 표면(55) 아래의 제1 영역(들)에 관련하여 뱅크 층의 제2 영역들이다. 부분적 투과, 예를 들면, 서브-해상도를 특징으로 하는 마스크는 슬로프(s1 및 s2)를 더 첨예하게 정의하는 그레디언트 마스크일 수 있다.

도 3d는 또 다른 대안의 간소화 방법, 즉, 반사 영역 및 서브-임계값 조사선량(sub-threshold exposure dose)을 이용하는 단일 패터닝 층을 갖는 단일 마스크 프로세스를 도시한다. 이 프로세스는 포지티브 레지스트 층이 없는 단일 패터닝 단계 프로세스 및 단일 노광 단계이다. 이전 층들의 구도는 뱅크를 완전하게 크로스-링크하기 위해 더 높은 조사선량 영역을 생성하는데 사용되는 반사 영역을 포함할 수도 있다. 애노드-캐소드 거리 및 그 결과로 인한 기생 누설 전류의 양은 이 접근법을 이용하여 조절될 수 있다. 구체적으로, 도 3d는 표면 층(61), 뱅크 층(62), 표면 층 영역(63), 슬로프(s1 및 s2), 및 표면(65)을 도시하며, 여기서 영역들(64)은 표면(65) 아래의 제1 영역(들)에 대해 뱅크 층의 제2 영역들이다.

이 프로세스는, 각기 전형적으로 애노드-캐소드(청색 영역)로부터 짧은 경로 길이를 제공할 것이며 그리고 전형적으로 길이가 조정가능하지 않은 (도 1c 참조), 포토-패터닝된 단일의 뱅크 픽셀 및/또는 RIE 패터닝된 뱅크 픽셀과 반대이다.

전술한 상이한 접근법 및 실시예에 관하여, 도 4는 다양한 예시적인 쉘프 뱅크 이미지를 도시한다. 도4a는 이중 현상된 길다란 쉘프 뱅크(Dual Developed Long Shelf Bank)를 도시하고, 도 4b는 HIL을 갖는 이중 현상된 길다란 쉘프 뱅크를 도시하고, 도4c는 RIE된 노치를 통한 길다란 쉘프 뱅크를 도시하고, 도 4d는 단일의 현상된 뱅크를 도시하고, 도 4e는 HIL을 갖는 (짧은 쉘프(없는)) 단일 현상된 뱅크를 도시한다.

HIL+IL의 평평한 두께 프로파일은 마이크로-캐비티(micro-cavity) 플랫폼에서 OLED 장치 성능을 극대화하는 것이 바람직하다. 잉크 젯 인쇄된 장치에 있어서, 두께 프로파일은 하부 뱅크 구조에 의존적이다. 이러한 다음과 같은 세부사항은 단일 뱅크 잉크 젯 인쇄된 장치에서 적절한 평평한 두께 프로파일을 성취하는데 바람직한 뱅크 프로파일이다. 유익하게, 그러한 프로파일은 뱅크 쉘프부터 활성 영역까지 점진적인 전이(gradual transition)를 제공하여 인쇄된 HIL이 마이크로-캐비티 OLED 장치에 적절한 평평한 프로파일을 형성하게 해준다.

점진적인 쉘프의 단일 뱅크 + 비수성(non-aqueous) HIL을 이용하는 평평한 필름 프로파일을 특히 고려하면, 실시예는 뱅크 쉘프부터 활성 영역까지 점진적인 전이를 제공하고 그래서 인쇄된 HIL이 마이크로-캐비티 OLED 장치에 적절한 평평한 프로파일을 형성하게 해줄 수 있다. HIL+IL에 대해 평평한 두께 프로파일은 마이크로-캐비티 플랫폼에서 OLED 장치 성능을 극대화하는 것이 바람직하다. 잉크젯 인쇄된 장치에 있어서, 두께 프로파일은 하부 뱅크 구조체에 의존적이다. 실시예는 단일 뱅크의 잉크젯 인쇄된 장치에서 적절한 평평한 두께 프로파일을 성취하기 위한 뱅크 프로파일을 제공한다.

가장 가능성 있는 컬러 포인트에서 최대 성능을 성취하려면 일반적으로 마이크로-캐비티 OLED 장치에서 층 두께 및 프로파일의 정밀한 제어를 필요로 한다. 또한, 만일 HIL+IL에서 주목할만한 비균일도가 있다면, 최적하지 않은 아웃-커플링(out-coupling)의 층 프로파일 영역이 존재할 것이며 성능이 저하될 것이다.

예를 들면, 잉크젯 인쇄된 장치에 대하여 HIL+IL의 폭 횡단면이 도 5에 도시된다. 픽셀의 에지 영역이 중심 영역에 비해 상당히 두꺼워진 것을 보여주고 있음을 알 수 있다. CIE 좌표는 이 영역들 내에서 목표 컬러 포인트로부터 이동된다. 이것은 전체적으로 장치 성능이 나빠지게 한다.

뱅크 형태는 에지가 굵어지는 양을 최소화하고 그 결과로 인해 인쇄 성능을 개선하도록 발전해왔다. HIL이 뱅크 프로파일을 아주 똑같이 추종할 수 없으므로 쉘프로부터 ITO까지 첨예한 전이는 에지를 굵어지게 한다.

점진적인 뱅크 쉘프를 갖는 실시예는 아래쪽 그림에서 위쪽의 동그라미 영역의 근접 거리에서 본 모습을 포함하는 도 6에 도시되는데, 여기서 점진적인 하락 기울어짐은 하락 기울어짐 없는 실시예(좌측편)와 비교하여 오른편 아래쪽 그림에서 도시된다.

이러한 점진적인 쉘프 뱅크 형태를 이용하면 SC(스핀-코팅된(spin-coated) 장치) 데이터 (녹색 광을 방사하는 장치에 대하여 도시된 데이터)와 비교할 수 있도록 잉크젯 프린팅 플랫폼에서 장치 성능을 극대화하는 것으로 도시된다.

여기서 CIE 1976 컬러 공간('CIELUV')의 u', v' 정의를 이용하면 DE = D(u'v')이 된다. 위 표는 점진적인 쉘프 뱅크 장치와 같은 잉크젯 인쇄된 장치가 스핀-코팅된 장치에 비견할만한 성능을 갖는 것을 보여준다.

또한 이와 관련하여, 1931 CIE XYZ 컬러 공간의 CIExy에서 1931 CIELUV의 CIE u'v'로의 변환(즉, CIE 1931 -> CIE1976)은 다음과 같이 주어지고,

그리고 CIELUV의 u', v' 정의를 이용하면 컬러 차 메트릭은 다음과 같이,

즉, CIE 1976 공간에서 유클리드 거리로 주어진다는 것이 주목된다.

전술한 '점진적인 쉘프 뱅크' 장치와 같은 실시예에서, 녹색광 방출(NTSC)의 표적 CIEx 및 y 타겟은 각기 0.213 및 0.724이다. CIExy 측정치는 미놀타 색차계(Minolta Colorimeter)를 이용하여 구했으며, dE는 CIExy를 이용하여 계산하였다.

dE = 0.02는 실시예에서 허용할만한 바람직한 상한치이지만, 0.005, 0.01 또는 0.015 가 더 바람직하다.

도 7은 표준 뱅크가 점진적인 쉘프 뱅크를 갖는 실시예보다 두꺼운 영역의 비율이 더 많은 것을 보여주는 히스토그램을 도시한다. 이 히스토그램은 뱅크 구조의 측벽에 의해 둘러싸인 표면 층 영역 위의 활성 영역 전반에서 규칙적으로 이격된 지점들에서 두께를 측정함으로써 구한 것이다. "표준 뱅크"를 갖는 장치는 도 6의 상측 도면에서 도시된 바와 유사하게 대체로 일정한 두께의 길다란 쉘프를 갖는 장치이다. "얕은 뱅크"를 갖는 장치는 장치의 표면 층을 향하여 테이퍼진, 예를 들면, 제1 슬로프가 5, 10, 15 또는 20 도보다 바람직하게 작은 각도를 갖는 길다란 쉘프를 가지며, 그 결과 OLED에서 아웃커플링(outcoupling)(광흡수 장치의 경우에는 인커플링(incoupling))을 더 많이 제어할 수 있다.

아마도 당업자에게는 많은 다른 효과적인 대안이 존재할 것이다. 본 발명은 기술된 실시예로 제한되지 않으며 다음의 청구범위의 정신과 범주에 속하는, 본 기술에서 통상의 지식을 가진 자에게 자명한, 변경을 포함함은 물론일 것이다.

Claims (15)

1. 표면 층 및 상기 표면 층 상에 우물 정의 뱅크 구조(a well-defining bank structure)를 갖는 기판을 포함하는 광전자 장치로서,
   상기 뱅크 구조는 전기적 절연 물질을 포함하고 상기 표면 층의 영역을 둘러싸는 측벽을 가짐으로써 우물을 정의하고, 상기 표면 층의 영역은 제1 전극을 포함하고,
   상기 광전자 장치는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 반도체성 물질을 더 포함하며,
   상기 광전자 장치는 광 캐비티(optical cavity)를 갖되, 상기 광 캐비티는,
   완전 광 반사 층과,
   부분 광 반사 층과,
   적어도 하나의 층을 포함하는 층 구조 - 상기 적어도 하나의 층은 용액 처리가능 층(solution processable layer)이고, 상기 층 구조는 상기 반도체성 물질을 포함하고, 상기 완전 광 반사 층과 상기 부분 광 반사 층 사이에 배치되며, 상기 표면 층의 영역은 상기 완전 광 반사 층과 상기 부분 광 방사 층 중 하나를 포함하며 상기 용액 처리가능 층은 상기 표면 층의 영역 상에 그리고 상기 측벽의 제1 슬로프 및 제2 슬로프 상에 배치됨 -을 포함하되,
   상기 완전 광 반사 층 및 상기 부분 광 반사 층은 상기 층 구조에서 발생된 광에 대해 공진 캐비티(resonant cavity)를 제공하도록 배치되며,
   상기 측벽은 상기 표면 층의 영역으로부터 연장하는 제1 슬로프 및 상기 제1 슬로프로부터 연장하는 제2 슬로프를 갖고, 상기 제1 슬로프는 상기 제2 슬로프보다 덜 가파르며, 상기 층 구조의 적어도 하나의 층의 두께의 히스토그램의 전치반폭(full width at half maximum)은 5nm보다 작고, 상기 두께는 적어도 상기 표면 층의 영역의 실질적으로 규칙적으로 이격된 각각의 지점들 위의 두께이며, 상기 지점들은 상기 표면 층의 영역과 상기 측벽 사이의 경계에 있는 제1 지점 및 상기 표면 층의 영역 상에 있고 상기 경계로부터 최소 10㎛ 이격되어 있는 제2 지점을 포함하는
   광전자 장치.
   
2. 제 1 항에 있어서,
   상기 두께는 상기 용액 처리가능 층의 두께를 포함하는
   광전자 장치.
   
3. 제 1 항 또는 제 2 항에 있어서,
   온(on)될 때, CIE 컬러 공간에서 0.02보다 작거나 같은, 더 바람직하게는 0.01보다 작거나 같은 최대 컬러 차를 갖는 빛을 방사하도록 구성된
   광전자 장치.
4. 제 1 항 또는 제 2 항에 있어서,
   상기 완전 광 반사 층 및 상기 부분 광 반사 층 중 적어도 하나의 층은 상기 제1 전극 및 상기 제2 전극 중 하나의 전극을 포함하고, 바람직하게 상기 제1 전극은 상기 부분 광 반사 층을 포함하며, 그리고/또는
   상기 광 캐비티는 마이크로-캐비티를 포함하며, 그리고/또는
   상기 제1 슬로프는 상기 광전자 장치의 표면 층에 대해 20도보다 작거나 같은, 바람직하게는 10도 보다 작은 슬로프 각도를 갖는
   광전자 장치.
   
5. 제 1 항 또는 제 2 항에 있어서,
   상기 제1 슬로프는 상기 제2 슬로프와의 경계에서 300nm 보다 작은, 바람직하게는 200nm 보다 작은 뱅크 구조 두께까지 연장하고, 바람직하게 상기 제1 슬로프 및 상기 제2 슬로프 중 적어도 하나의 슬로프는 100nm 내지 150nm의 뱅크 구조 두께를 따라서 연장하며, 그리고/또는
   상기 제2 슬로프는 상기 표면 층 위에서 최소 300nm, 바람직하게는 최소 1㎛의 제2 뱅크 구조 두께까지 연장하며, 그리고/또는
   상기 제1 슬로프는 상기 표면 층을 따라서 최소 1㎛의 길이에 걸쳐 연장하고, 바람직하게 상기 제2 슬로프는 상기 표면 층을 따라서 최소 8㎛의 길이에 걸쳐 연장하고, 바람직하게 상기 측벽은 상기 표면 층을 따라서 최소 10㎛의 길이에 걸쳐 연장하는
   광전자 장치.
   
6. 제 1 항 또는 제 2 항에 있어서,
   상기 제1 슬로프는 제1 뱅크 구조 두께(H1)까지 연장하며 상기 제2 슬로프는 제2 뱅크 구조 두께(H2)까지 연장하며, 상기 제2 뱅크 구조 두께는 상기 제1 뱅크 구조 두께를 포함하되, H1은 0.3*H2 보다 작거나 같으며, 그리고/또는
   적어도 하나의 상기 용액 처리가능 층은 상기 제1 슬로프로부터 이격된 상기 제2 슬로프 상의 한 지점에서 피닝 포인트(pinning point)를 가지며, 그리고/또는, 상기 측벽은 뱅크 구조 두께(H)까지 연장하며, 상기 표면 층의 영역과 상기 표면 층 상에서 상기 피닝 포인트에 가장 가까운 지점 사이의 가장 짧은 거리는 최소 10*H인
   광전자 장치.
   
7. 제 1 항 또는 제 2 항에 있어서,
   상기 뱅크 구조는 적어도 하나의 포토레지스트 층을 포함하되, 상기 포토레지스트 층은 상기 제2 슬로프 상에서 상기 지점을 갖고 플루오린 함유 화합물(flourine containing compounds)을 포함하며,
   바람직하게 상기 뱅크 구조는 복수의 포토레지스트 층을 포함하되, 상기 포토레지스트 층은 상기 제1 슬로프를 가지며,
   더 바람직하게 상기 뱅크 구조는 플루오린 함유 화합물 및 상기 제1 슬로프 및 상기 제2 슬로프를 갖는 상기 포토레지스트 층을 포함하는
   광전자 장치.
   
8. 제 1 항 또는 제 2 항에 있어서,
   상기 광전자 장치는 발광 장치 또는 광 흡수 장치, 바람직하게 유기 광전 장치(an organic photovoltaic device (OPV))와 같은 광 흡수 장치 또는 유기 발광 다이오드(organic light emitting diode (OLED))와 같은 발광 장치인
   광전자 장치.
   
9. 제 1 항 또는 제 2 항에 있어서,
   상기 광전자 장치는 OLED이고 상기 용액 처리가능 층은 정공 주입 층(hole injection layer (HIL))을 제공하기 위한 유기 반도체성 물질을 포함하며,
   바람직하게 적어도 하나의 상기 용액 처리가능 층은 상기 HIL을 제공하기 위한 상기 물질 위에 배치된 추가의 유기 반도체성 물질을 포함하며, 상기 추가의 유기 반도체성 물질은 중간 층(interlayer (IL)) 및/또는 발광 층(light emissive layer (EL))을 제공하기 위한 것인
   광전자 장치.
   
10. 표면 층 및 상기 표면 층 상에 우물 정의 뱅크 구조를 갖는 기판을 포함하는 광전자 장치를 제조하는 방법으로서,
    상기 뱅크 구조는 전기적 절연 물질을 포함하고 상기 표면 층의 영역을 둘러싸는 측벽을 가짐으로써 우물을 정의하고, 상기 표면 층의 영역은 제1 전극을 포함하고 상기 광전자 장치는 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 반도체성 물질을 더 포함하며,
    상기 방법은,
    제1 광 반사 층을 포함하는 표면 층을 형성하는 단계와,
    상기 표면 층의 영역으로부터 연장하는 제1 슬로프 및 상기 제1 슬로프로부터 연장하는 제2 슬로프를 포함하는 상기 측벽을 갖는 상기 뱅크 구조를 형성하는 단계와,
    광 캐비티(optical cavity)를 형성하는 단계를 포함하되,
    상기 광 캐비티를 형성하는 단계는,
    적어도 하나의 층을 갖고 상기 제1 광 반사 층 위에 배치된 층 구조를 형성하는 단계 - 상기 적어도 하나의 층은 용액 처리가능 층(solution processable layer)이고, 상기 층 구조는 상기 반도체성 물질을 포함하며, 상기 층 구조를 형성하는 단계는 상기 표면 층의 영역 상에서 그리고 상기 측벽의 상기 제1 슬로프 및 상기 제2 슬로프 상에서 유기 용액을 증착하여 상기 용액 처리가능 층을 형성하는 단계 및 상기 증착된 유기 용액을 건조하는 단계를 포함함 - 와,
    상기 층 구조 위에 제2 광 반사 층을 형성하는 단계에 의해 형성되되,
    상기 제 1 광 반사 층과 상기 제 2 광 반사 층 중 하나의 층은 완전 광 반사 층이며 상기 제 1 광 반사 층과 상기 제 2 광 반사 층 중 다른 하나는 부분 광 반사 층이며, 상기 반사 층들은 상기 층 구조에서 발생된 빛에 대해 공진 캐비티를 제공하며,
    상기 제1 슬로프는 상기 제2 슬로프보다 덜 가파르며, 상기 형성된 층 구조의 적어도 하나의 층의 두께의 히스토그램의 전치반폭은 5nm보다 작고, 상기 두께는 적어도 상기 표면 층의 영역의 실질적으로 규칙적으로 이격된 각각의 지점들 위의 두께이며, 상기 지점들은 상기 표면 층의 영역과 상기 측벽 사이의 경계에 있는 제1 지점 및 상기 표면 층의 영역 상에서 상기 경계로부터 최소 10㎛ 이격된 제2 지점을 포함하는
    광전자 장치 제조 방법.
    
11. 제 10 항에 있어서,
    상기 두께는 상기 용액 처리가능 층의 두께를 포함하는
    광전자 장치 제조 방법.
    
12. 제 10 항 또는 제 11 항에 있어서,
    상기 광전자 장치가 온될 때, CIE 컬러 공간에서 0.02 보다 작거나 같은, 더 바람직하게는 0.01 보다 작거나 같은 최대 컬러 차를 갖는 빛을 방사하도록 제조하는
    광전자 장치 제조 방법.
    
13. 제 10 항 또는 제 11 항에 있어서,
    상기 완전 광 반사 층 및 상기 부분 광 반사 층 중 적어도 하나의 층은 상기 제1 전극 및 상기 제2 전극 중 하나의 전극을 포함하고, 바람직하게 상기 제1 전극은 상기 부분 광 반사 층을 포함하며, 그리고/또는
    상기 광 캐비티는 마이크로-캐비티를 포함하며, 그리고/또는
    상기 제2 슬로프는 상기 제1 슬로프보다 가파르고, 상기 측벽은 상기 제1 슬로프로부터 이격된 상기 제2 슬로프 상의 한 지점에서 표면 에너지 불연속(surface energy discontinuity)을 가지며, 상기 증착된 유기 용액은 상기 제1 슬로프 및 상기 제2 슬로프를 상기 표면 에너지 불연속에서의 피닝 포인트까지 적셔주며(wet),
    바람직하게 상기 방법은, 적어도 하나의 추가 용액을 상기 용액 처리가능 층 위에 증착하는 단계 - 상기 적어도 하나의 추가 용액은 상기 피닝 포인트까지 적셔줌 - 와,
    상기 증착된 적어도 하나의 추가 용액을 건조하는 단계를 포함하는
    광전자 장치 제조 방법.
    
14. 제 10 항 또는 제 11 항에 있어서,
    상기 광전자 장치는 발광 장치 또는 광 흡수 장치, 바람직하게는 유기 광전 장치(an organic photovoltaic device (OPV))와 같은 광 흡수 장치 또는 유기 발광 다이오드(organic light emitting diode (OLED))와 같은 발광 장치이며, 그리고/또는
    상기 광전자 장치는 OLED이고 상기 유기 용액은 정공 주입층(hole injection layer (HIL))을 제공하기 위한 용액이고,
    바람직하게 상기 방법은 적어도 하나의 추가 용액 처리가능 층을 상기 용액 처리가능 층 상에 그리고 상기 제1 전극과 상기 제2 전극 사이에 형성하는 단계를 포함하고, 상기 추가 용액 처리가능 층은 중간층(interlayer (IL)) 및/또는 발광 층(light emissive layer (EL))을 제공하기 위한 것인
    광전자 장치 제조 방법.
    
    
15. 제 10 항 또는 제 11 항에 있어서,
    상기 유기 용액이 상기 제1 슬로프 및 상기 제1 슬로프부터 상기 피닝 포인트까지 연장하는 제2 슬로프 영역 중 적어도 한 곳에 증착될 때의 접촉 각도는 10°또는 그 이하이며, 그리고/또는
    상기 유기 용액이 상기 제1 슬로프에서 벗어나 상기 피닝 포인트로부터 연장하는 상기 뱅크 구조의 영역 상에 증착될 때의 접촉 각도는 50°또는 그 이상인
    광전자 장치 제조 방법.

Images