KR20140138935A - 명령에 의하여 표시된 특정 메모리 경계까지 데이터를 로드하기 위한 명령 - Google Patents

명령에 의하여 표시된 특정 메모리 경계까지 데이터를 로드하기 위한 명령 Download PDF

Info

Publication number
KR20140138935A
KR20140138935A KR1020147028777A KR20147028777A KR20140138935A KR 20140138935 A KR20140138935 A KR 20140138935A KR 1020147028777 A KR1020147028777 A KR 1020147028777A KR 20147028777 A KR20147028777 A KR 20147028777A KR 20140138935 A KR20140138935 A KR 20140138935A
Authority
KR
South Korea
Prior art keywords
operand
register
field
boundary
data
Prior art date
Application number
KR1020147028777A
Other languages
English (en)
Other versions
KR101662420B1 (ko
Inventor
조나단 데이비드 브래드버리
마이클 칼 그쉬윈드
티모시 슬레겔
에릭 마크 슈워츠
크리스찬 자코비
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20140138935A publication Critical patent/KR20140138935A/ko
Application granted granted Critical
Publication of KR101662420B1 publication Critical patent/KR101662420B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45516—Runtime code conversion or optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

로드 투 블록 경계 명령 (Load to Block Boundary instruction)이 제공되는데 이것은 레지스터로 가변수의 바이트들의 데이터를 로드하되 명시된 메모리 경계를 지나지 않게 하면서 로드한다. 상기 경계는 명령 텍스트내 변수 값, 오피코드내 인코드된 고정 명령 텍스트 값, 또는 레지스터 기반의 경계를 포함하는, 다양한 방법으로 명시될 수 있으나 이에 국한되지는 않는다.

Description

명령에 의하여 표시된 특정 메모리 경계까지 데이터를 로드하기 위한 명령{INSTRUCTION TO LOAD DATA UP TO A SPECIFIED MEMORY BOUNDARY INDICATED BY THE INSTRUCTION}
본 발명은 일반적으로, 데이터 처리, 그리고 좀 더 특별히, 데이터를 레지스터들로 로드하는 것과 관련된 것이다.
데이터 처리는 데이터를 레지스터들로 로드하는 것을 포함하여, 다양한 형태의 처리를 포함한다. 데이터를 레지스터들로 로드하는 것은 문자 데이터 열들 (character data strings)과 같은, 문자 데이터를 로드하는 것, 정수 데이터 (integer data)를 로드하는 것; 또는 모든 기타 형태의 데이터를 로드하는 것을 포함하지만, 이에 국한되지는 않는다. 데이터가 로드되면, 그 다음에 사용 및/또는 조작될 (manipulated) 수 있다.
데이터를 레지스터들로 로드하는 것을 포함하는, 다양한 형태의 처리를 수행하는 현재 명령들은 비효율적인 경향이 있다.
머신 명령을 실행하기 위한 컴퓨터 프로그램 제품의 제공 (provision)을 통해서 선행 기술의 단점들이 해결되고 (addressed) 장점들이 제공된다. 상기 컴퓨터 프로그램 제품은 컴퓨터 판독가능 스토리지 매체를 포함하는데, 상기 컴퓨터 판독가능 스토리지 매체는 처리 회로 (processing circuit)에 의해 판독가능하고 방법을 수행하기 위해 상기 처리 회로가 실행을 하기 위한 명령들을 저장한다. 상기 방법은, 예를 들어, 실행을 위한 머신 명령을, 프로세서에 의해서, 획득하는 단계 (obtaining) 및 상기 머신 명령을 실행하는 단계 (executing)를 포함하고, 상기 머신 명령은 컴퓨터 아키텍처에 따라 컴퓨터 실행을 위해 정의되며, 상기 머신 명령은: 오피코드 (an opcode)를 제공하기 위한 적어도 하나의 오피코드 필드 - 상기 오피코드는 로드 투 블록 경계 연산 (a load to block boundary operation) 을 식별함 -; 레지스터를 지정하는데 사용되는 레지스터 필드 - 상기 레지스터는 제1 오퍼랜드를 포함함 -; 메인 메모리에서 제2 오퍼랜드의 위치를 찾아 내기 위한 (locating) 적어도 하나의 필드를 포함하고; 상기 머신 명령을 실행하는 단계는: 상기 제1 오퍼랜드의 바이트들에 메인 메모리의 명령 특정 블록 (an instruction specified block)내에 있는 상기 제2 오퍼랜드의 대응 바이트들만을 오직 로드하는 단계를 포함한다.
본 발명 하나 또는 그 이상의 특징들 (aspects)과 관련된 방법 및 시스템이 또한 여기서 기술되고 청구된다. 나아가서, 본 발명 하나 또는 그 이상의 특징들과 관련된 서비스들이 또한 기술되고 여기서 청구될 수 있다.
추가적인 특징들과 장점들이 본 발명의 기술들을 통하여 실현된다. 본 발명의 기타 실시예들이 여기서 상세히 기술되며 청구된 발명의 일부로서 고려된다.
본 발명의 실시예들이 아래에서 첨부된 도면들을 참조하여, 예로써, 기술된다:
도 1은 본 발명 하나 또는 그 이상의 실시예들을 포함하고 (incorporate) 사용하는 컴퓨팅 환경의 한 예를 도시한다;
도 2a는 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 컴퓨팅 환경의 다른 예를 도시한다;
도 2b는 본 발명 하나의 실시예에 따라, 도 2a 메모리의 더 상세한 내용을 도시한다;
도 3은 본 발명 하나의 실시예에 따라, 벡터 로드 투 블록 경계 명령 (Vector Load To Block Boundary instruction)의 한 포맷을 도시한다;
도 4는 본 발명 하나의 실시예에 따라, 벡터 로드 투 블록 경계 명령과 관련된 로직을 도시한다;
도 5는 본 발명 하나의 실시예에 따라, 벡터 레지스터로 로드될 데이터를 도시한다;
도 6은 본 발명 하나의 실시예에 따라, 하나의 레지스터 파일을 도시한다;
도 7은 본 발명 하나 또는 그 이상의 실시예들을 포함하는 컴퓨터 프로그램 제품의 한 실시예를 도시한다;
도 8은 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 호스트 컴퓨터 시스템의 한 실시예를 도시한다;
도 9는 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 컴퓨터 시스템의 추가적인 예를 도시한다;
도 10은 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 컴퓨터 네트워크를 포함하는 컴퓨터 시스템의 다른 예를 도시한다;
도 11은 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 컴퓨터 시스템의 다양한 엘리먼트들을 도시한다;
도 12a는 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 도 11 컴퓨터 시스템 실행 유닛을 도시한다;
도 12b는 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 도 11 컴퓨터 시스템 브랜치 유닛을 도시한다;
도 12c는 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 도 11 컴퓨터 시스템 로드/저장 유닛을 도시한다; 그리고
도 13은 본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 에뮬레이트된 호스트 컴퓨터 시스템을 도시한다.
본 발명의 특징에 따라, 레지스터내 데이터의 로드를 용이하게 하는 능력이 제공된다. 예들로서, 상기 데이터는 문자 데이터, 정수 데이터 및/또는 기타 형태들의 데이터를 포함한다. 나아가서, 상기 레지스터는 하나의 벡터 레지스터 또는 다른 형태의 레지스터이다.
문자 데이터는, 모든 언어의, 알파벳 문자들; 수치 디짓들 (numeric digits); 구둣점 (punctuation); 및/또는 기타 기호들 (symbols)을 포함하지만 이에 국한되지는 않는다. 상기 문자 데이터는 데이터의 열일 수도 또는 아닐 수도 있다. 문자 데이터는 표준들과 관련되어 있는데, 이 표준들은, 예를 들어, 정보 교환을 위한 미국 표준 코드 (ASCII (American Standard Code for Information Interchange));, UTF (유니코드 변환 포맷) 8; UTF16; 등을 포함하지만 이에 국한되지는 않는, 유니코드 (Unicode) 등을 포함하나 이에 국한되지는 않는다.
벡터 레지스터 (벡터라고도 불림)는 하나 또는 그 이상의 엘리먼트들을 포함하며, 각각의 엘리먼트는 예를 들어, 길이가 1, 2 또는 4 바이트이다. 나아가서, 하나의 벡터 오퍼랜드는, 예를 들어, 복수의 엘리먼트들을 갖는 단일 명령 다수 데이터 (SIMD (Single Instruction, Multiple Data)) 오퍼랜드이다. 다른 실시예들에서, 엘리먼트들은 다른 사이즈들일 수 있으며; 벡터 오퍼랜드는 SIMD일 필요는 없고, 그리고/또는 한 엘리먼트를 포함할 수 있다.
한 예에서, 벡터 로드 투 블록 경계 명령 (a Vector Load to Block Boundary instruction)이 제공되는데 이는 메모리로부터 벡터 레지스터로 가변수의 (a variable number of) 바이트들의 데이터를 로드하되 데이터가 로드되는 메모리의 특정 경계를 지나지 않도록 (is not crossed) 하면서 로드한다. 상기 경계는 명령 (예를 들어, 명령 텍스트내 변수 값, 오피코드내 인코드된 고정 명령 텍스트 값, 상기 명령내 특정된 레지스터 기반의 경계, 등)에 의해 명시적으로 특정되거나; 또는 상기 경계는 머신에 의하여 동적으로 (dynamically) 결정될 수 있다. 예를 들어, 상기 명령이 데이터가 어떤 페이지 또는 캐시 경계까지 로드될 것임을 명시하면, 상기 머신은 상기 캐시 라인 또는 페이지 사이즈 (예를 들어, 룩스-업 인 (looks-up in), 예를 들어, 상기 페이지 사이즈를 결정하기 위한 변환 색인 버퍼 (translation look aside buffer))를 결정하고, 그 지점까지 로드한다.
추가적인 예로서, 이 명령은 또한 선택된 경계까지 데이터 액세스들을 정렬하기 위하여 사용된다.
한 실시예에서, 상기 명령은 상기 명령에 의하여 명시된 메인 메모리의 블록내에 위치하는 제2 오퍼랜드의 대응 바이트들로 상기 벡터 레지스터 (제1 오퍼랜드의)의 바이트들에 오직 로드한다. 여기서 사용되는, 메인 메모리 (별칭, 메인 스토리지)의 한 블록은 명시된 사이즈의 임의의 메모리 블록이다. 상기 명시된 사이즈는 또한 블록의 경계라고도 하며, 경계는 블록의 끝을 의미한다.
추가적인 실시예에서, 다른 형태의 레지스터들이 로드된다. 다시 말하면, 로드되는 상기 레지스터들은 벡터 레지스터가 아닌 다른 형태의 레지스터이다. 이런 맥락에서 (In this context), 상기 명령은 로드 투 블록 경계 명령 (Load to Block Boundary instruction)이라고도 불리는데, 이것은 데이터를 레지스터로 로드하는데 사용된다.
본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 컴퓨팅 환경의 한 실시예가 도 1과 관련하여 기술된다. 컴퓨팅 환경 (100)은, 예를 들어, 프로세서 (102) (예를 들어, 중앙 처리 유닛), 메모리 (104) (예를 들어, 메인 메모리), 그리고 하나 또는 그 이상의 입력/출력 (I/O) 디바이스들 및/또는 인터페이스들 (106)을 포함하는데, 이들은 서로, 예를 들어, 하나 또는 그 이상의 버스들 (108) 및/또는 다른 연결들을 통해서 결합된다.
한 예에서, 프로세서 (102)는 인터내셔널 비지네스 머신즈 코포레이션 (International Business Machines Corporation)에서 제공하는 z/ Architecture에 기초하며, 이것은 시스템 z 서버 (System z server)와 같은 서버의 한 부분이며, 시스템 z 서버도 또한 인터내셔널 비지네스 머신즈 코포레이션에 의하여 제공되고 상기 z/ Architecture를 구현한다. z/ Architecture의 한 실시예가 “z/ Architecture 동작의 원리들 (z/ Architecture Principles of Operation)”이라는 제목의 IBM® 간행물 (IBM® 간행물 번호 SA22-7832-08, 제9판, 2010년 8월)에 기술되어 있는데, 이것은 여기서 그 전체가 참조로서 포함된다. 한 예에서, 상기 프로세서는 인터내셔널 비지네스 머신즈 코포레이션에서 또한 제공하는, z/OS와 같은 운영 체제를 실행한다. IBM® , Z/ ARCHITECTURE® 및 z/OS®는 미국 뉴욕주 아몬크 (Armonk, New York, USA)에 소재하는 인터내셔널 비지네스 머신즈 코포레이션의 등록 상표들이다. 본 출원에서 사용되는 다른 명칭들도 인터내셔널 비지네스 머신즈 코포레이션 또는 다른 회사들의 등록 상표들, 상표들 또는 제품 명칭들일 수 있다.
추가적인 실시예에서, 프로세서 (102)는 인터내셔널 비지네스 머신즈 코포레이션에서 제공하는 파워 아키텍처 (Power Architecture)에 기초한다. 파워 아키텍처의 한 실시예가 인터내셔널 비지네스 머신즈 코포레이션 2010년 7월 23일, “파워 ISA™ 버전 2.06 개정 B (Power ISA™ Version 2.06 Revision B)”에 기술되어 있는데, 이것은 여기서 그 전체가 참조로서 포함된다. POWER ARCHITECTURE®는 인터내셔널 비지네스 머신즈 코포레이션의 등록 상표다.
또 다른 실시예에서, 프로세서 (102)는 인텔 코포레이션 (Intel Corporation)에 의하여 제공되는 인텔 아키텍처에 기초한다. 인텔 아키텍처의 한 실시예가 “Intel® 64 및 IA-32 아키텍처들 개발자의 지침서: 제 2B권, 명령들 세트 참조 A-L” (Intel® 64 and IA-32 Architectures Developer's Manual: Vol. 2B, Instructions Set Reference, A-L)”, 2011년 12월, 주문 번호 253666-041US (Order Number 253666-041US, December 2011) 및 “Intel® 64 및 IA-32 아키텍처들 개발자의 지침서: 제 2B권, 명령들 세트 참조 M-Z” (Intel® 64 and IA-32 Architectures Developer's Manual: Vol. 2B, Instructions Set Reference, M-Z)”, 2011년 12월, 주문 번호 253667-041US (Order Number 253666-041US, December 2011)에 기술되어 있는데, 이들의 각각은 여기서 그 전체가 참조로써 포함된다. Intel®은 캘리포니아주 산타 클라라 (Santa Clara, California)에 소재하는 인텔 코포레이션의 등록 상표다.
본 발명 하나 또는 그 이상의 실시예들을 포함하고 사용하는 컴퓨팅 환경의 다른 실시예가 도 2a와 관련하여 기술된다. 이 예에서, 컴퓨팅 환경 (200)은 예를 들어, 네이티브 중앙 처리 유닛 (202), 메모리 (204), 그리고 하나 또는 그 이상의 I/O 디바이스들 및/또는 인터페이스들 (206)을 포함하는데, 이들은 서로, 예를 들어, 하나 또는 그 이상의 버스들 (208) 및/또는 다른 연결들을 통해서 결합된다. 예를 들어, 컴퓨팅 환경 (200)은 뉴욕주 아몬크에 소재하는 인터내셔널 비지네스 머신즈 코포레이션에 의하여 제공되는 PowerPC 프로세서, pSeries 서버 또는 xSeries 서버; 캘리포니아주 팔로 알토 (Palo Alto, California)에 소재하는 휴렛 팩커드사 (Hewlett Packard Co.)에 의하여 제공되는 인텔 이태니움 II® 프로세서들을 갖는 HP수퍼돔 (HP Superdome with Intel Itanium II processors); 및/또는 인터내셔널 비지네스 머신즈 코포레이션, 휴렛 팩커드, 인텔, 오라클 (Oracle) 또는 기타 회사들에 의하여 제공되는 아키텍처들에 기초하는 기타 머신들이 포함될 수 있다.
네이티브 중앙 처리 유닛 (202)는 하나 또는 그 이상의 네이티브 레지스터들 (210)을 포함하고, 이들은 상기 환경 내에서 처리하는 동안 사용되는 하나 또는 그 이상의 범용 레지스터들 및/또는 하나 또는 그 이상의 특별 목적 레지스터들을 포함한다. 이들 레지스터들은 특정 시점에서 (at any particular point in time) 환경의 상태를 표시하는 정보를 포함한다.
나아가서, 네이티브 중앙 처리 유닛 (202)는 메모리 (204)에 저장된 명령들 및 코드를 실행한다. 한 특정 예에서, 상기 중앙 처리 유닛은 메모리 (204)에 저장된 에뮬레이터 코드 (212)를 실행한다. 이 코드는 한 아키텍처에서 구성된 처리 환경이 다른 아키텍처를 에뮬레이트 (emulate) 할 수 있게 한다. 예를 들어, 에뮬레이터 코드 (212)는, PowerPC 프로세서들, pSeries 서버들, xSeries 서버들, HP Superdome 서버들 또는 기타 서버들과 같은, z/ Architecture가 아닌 다른 아키텍처들에 기초하는 머신들이 z/ Architecture를 에뮬레이트하여 z/ Architecture에 기초하여 개발된 소프트웨어 및 명령들을 실행할 수 있게 한다.
에뮬레이터 코드 (212)에 관한 더 상세한 설명이 도 2b를 참조하여 기술된다. 게스트 명령들 (250)은 네이티브 CPU (202)의 아키텍처가 아닌 아키텍처에서 실행되도록 개발된 소프트웨어 명령들 (예를 들어, 머신 명령들)을 포함한다. 예를 들어, 게스트 명령들 (250)은 z/ Architecture 프로세서 (102)상에서 실행하도록 설계되었지만, 네이티브 CPU (202) (예를 들어, 인텔 이태니움 II 프로세서가 될 수 있는)상에서 에뮬레이트될 수 있다. 한 예에서, 에뮬레이터 코드 (212)는 명령 페칭 유닛 (instruction fetching unit) (252)를 포함하여 하나 또는 그 이상의 게스트 명령들 (guest instructions) (250)을 메모리 (204)로부터 획득하고, 상기 획득된 명령들을 위해 선택적으로 로컬 버퍼링 (local buffering)을 제공한다. 그것은 또한 명령 변환 루틴 (instruction translation routine) (254)를 포함하여 상기 획득된 게스트 명령의 형태를 결정하고 상기 게스트 명령을 하나 또는 그 이상의 대응 네이티브 명령들 (256)로 변환한다. 이 변환은, 예를 들어, 상기 게스트 명령에 의해서 수행될 기능을 식별하는 단계 및 상기 기능을 수행할 네이티브 명령을 선택하는 단계를 포함한다.
나아가서, 에뮬레이터 (212)는 에뮬레이션 제어 루틴 (260)을 포함하여 상기 네이티브 명령들이 실행되도록 한다. 에뮬레이션 제어 루틴 (260)은 네이티브 CPU (202)가 네이티브 명령들의 루틴을 실행하도록 하여 하나 또는 그 이상의 이전에 획득된 게스트 명령들을 에뮬레이트하고, 그러한 실행의 마지막에, 컨트롤을 상기 명령 페치 루틴으로 복귀시켜서 다음 게스트 명령 또는 게스트 명령 그룹을 획득하는 단계를 에뮬레이트한다. 네이티브 명령들 (256)의 실행은 데이터를 메모리 (204)로부터 레지스터로 로드하는 단계; 데이터를 레지스터로부터 메모리로 다시 저장하는 단계; 또는 상기 변환 루틴에 의한 결정에 따라, 어떤 형태의 산술적 또는 논리적 연산을 수행하는 단계를 포함한다.
각 루틴은, 예를 들어, 소프트웨어로 구현되며, 이 소프트웨어는 메모리에 저장되고 네이티브 중앙 처리 유닛 (202)에 의해서 실행된다. 다른 예들에서, 하나 또는 그 이상의 루틴들 또는 연산들은 펌웨어, 하드웨어, 소프트웨어, 또는 이들의 조합으로 구현된다. 상기 에뮬레이트된 프로세서의 레지스터들은 상기 네이티브 CPU의 레지스터들 (210)을 사용하거나 또는 메모리 (204)내의 위치들을 사용함에 의해서 에뮬레이트될 수 있다. 실시예들에서, 게스트 명령들 (250), 네이티브 명령들 (256) 및 에뮬레이터 코드 (212)는 동일 메모리에 상주하거나 또는 다른 메모리 디바이스들 사이에서 분산될 수 있다.
여기서 사용되는 바와 같이, 펌웨어는 예를 들어, 프로세서의 마이크로코드, 밀리코드 및/또는 매크로코드를 포함한다. 상기 펌웨어는 예를 들어, 하드웨어-수준의 명령들 및/또는 고급 수준의 머신 코드 (higher level machine code)의 구현에 사용되는 데이터 구조들을 포함한다. 한 실시예에서, 상기 펌웨어는, 예를 들어, 재산권 있는 코드 (proprietary code)를 포함하는데, 이는 통상적으로 하부 (underlying) 하드웨어에 특정한 신탁 소프트웨어 또는 마이크로코드를 포함하고 상기 시스템 하드웨어에 운영 체제가 접근하는 것을 제어한다.
한 예에서, 획득, 변환 및 실행되는 게스트 명령 (250)은 여기서 설명된 하나의 명령이다. 한 아키텍처를 갖는 (예를 들어, z/ Architecture), 상기 명령은 메모리로부터 페치되어 변환되고 실행되어 다른 아키텍처 (예를 들어, PowerPC, pSeries, xSeries, Intel, 등)의 네이티브 명령들 (256)의 순차 (sequence)로서 표시된다. 이들 네이티브 명령들은 그 다음 실행된다.
한 실시예에서, 여기서 설명되는 명령들은 하나의 벡터 명령이며, 이것은 벡터 퍼실리티 (a vector facility)의 일부이며 본 발명의 한 실시예에 따라 제공된다. 상기 벡터 퍼실리티는 예를 들어, 한 개에서 16 개의 엘리먼트들에 이르는 고정된 사이즈의 벡터들을 제공한다. 각 벡터는 상기 퍼실리티내 정의된 벡터 명령들에 의하여 연산되는 데이터를 포함한다. 한 실시예에서, 만일 벡터가 다수 엘리먼트들로 구성된다면, 각 엘리먼트는 다른 엘리먼트들과 병렬로 (in parallel with) 처리된다. 모든 엘리먼트들의 처리가 완료되기까지 명령 완료는 발생하지 않는다.
여기서 기술되는 바와 같이, 벡터 명령들은 다양한 아키텍처들 ? 상기 z/ Architecture, Power, 인텔, 등을 포함하지만 이에 국한되지는 않음 ? 의 부분으로서 구현될 수 있다. 비록 여기서 기술되는 실시예는 z/ Architecture를 위한 것이기는 하지만, 상기 벡터 명령 및 본 발명 하나 또는 그 이상의 실시예들은 많은 기타 아키텍처들에 기초할 수 있다. 상기 z/ Architecture는 오직 한 예일 뿐이다.
상기 벡터 퍼실리티가 z/ Architecture의 일부로서 구현되는 한 실시예에서, 벡터 레지스터들 및 명령들을 사용하기 위하여, 특정 제어 레지스터내 (예를 들어, 제어 레지스터 0) 벡터 인에이블먼트 (enablement) 컨트롤 및 레지스터 컨트롤은, 예를 들어, 1로 세트된다. 만약 상기 벡터 퍼실리티가 설치되고 상기 컨트롤 인에이블먼트 컨트롤들 세트없이 벡터 명령이 실행된다면, 데이터 예외가 인지된다. 만약 상기 벡터 퍼실리티가 설치되지 않고 벡터 명령이 실행된다면, 동작 예외가 인지된다.
벡터 데이터는, 예를 들어, 스토리지에서 다른 데이터 포맷들과 같이 동일하게 좌에서-우의 순차 (left-to-right sequence)로 표시된다. 0에서 7까지 번호가 붙혀진 데이터 포맷의 비트들은 스토리지내 최좌측 (최하위 번호가 붙여진) 바이트 위치의 바이트를 구성하며, 8에서 15까지의 비트들은 다음 순차 위치내 바이트를 구성한다. 추가적인 예에서, 상기 벡터 데이터는 우에서 좌와 같은 다른 순차로 스토리지내 표시될 수 있다.
상기 벡터 퍼실리티가 제공된 많은 벡터 명령들은 명시된 비트들의 필드를 가진다. 레지스터 확장 비트 또는 RXB로 불리는 상기 필드는 각각의 벡터 레지스터 지정 오퍼랜드들을 위한 최상위 비트 (the most significant bit)를 포함한다. 상기 명령에 의하여 명시되지 않은 레지스터 지정들을 위한 비트들은 유보되고 0으로 세트된다.
한 예에서, 상기 RXB 필드는 네 비트들을 포함하며 (예를 들어, 0에서 3까지의 비트들) 상기 비트들은 다음과 같이 정의된다:
0 - 명령의 제1 벡터 레지스터 지정을 위한 최상위 비트.
1 - 만약 있다면, 명령의 제2 벡터 레지스터 지정을 위한 최상위 비트.
2 - 만약 있다면, 명령의 제3 벡터 레지스터 지정을 위한 최상위 비트.
3 - 만약 있다면, 명령의 제4 벡터 레지스터 지정을 위한 최상위 비트.
각각의 비트는, 예를 들어, 레지스터 수에 의존하는 어셈블러 (assembler)에 의하여 0 또는 1로 세트된다. 예를 들어, 레지스터들0에서 15에 대하여, 상기 비트는 0으로 세트되고, 레지스터들 16에서 31에 대하여, 상기 비트는 1로 세트된다.
한 실시예에서, 각각의 RXB는 하나 또는 그 이상의 벡터 레지스터들을 포함하는 명령내 특정한 위치를 위한 확장 비트이다. 예를 들어, 하나 또는 그 이상의 벡터 명령들에서, RXB의 비트 0은, 예를 들어 V1에 배정된 8에서 11까지의 위치를 위한 확장 비트이고; RXB의 비트 1은, 예를 들어 V2에 배정된 12에서 15까지의 위치를 위한 확장 비트이다.
추가적인 실시예에서, 상기 RXB 필드는 추가적인 비트들을 포함하며, 그리고 하나 이상의 비트가 각각의 벡터 또는 위치의 확장으로서 사용된다.
상기 RXB 필드를 포함하는 본 발명 하나의 특징에 따라 제공되는, 한 명령은 벡터 로드 투 블록 경계 명령 (a Vector Load To Block Boundary instruction)이고 그 예가 도 3에서 설명된다. 한 예에서, 상기 벡터 로드 투 블록 경계 명령 (300)은 벡터 로드 투 블록 경계 연산 (a Vector Load To Block Boundary operation)을 표시하는 오피코드 필드들 (302a) (예를 들어, 0에서 7까지의 비트들), (302b) (예를 들어, 40에서 47까지의 비트들); 벡터 레지스터 (V1)를 지정하는데 사용되는 벡터 레지스터 필드 (304) (예를 들어, 8에서 11까지의 비트들); 인덱스 필드 (X2) (306) (예를 들어, 12에서 15까지의 비트들); 베이스 필드 (B2) (308) (예를 들어, 16에서 19까지의 비트들); 변위 필드 (D2) (310) (예를 들어, 20에서 31까지의 비트들); 마스크 필드 (M3) (312) (예를 들어, 32에서 35까지의 비트들); 및 RXB 필드 (316) (예를 들어, 36에서 39까지의 비트들)를 포함한다. 한 예에서, 각각의 필드들 (304-314)은 분리되고 상기 오피코드 필드(들)로부터 독립된다. 나아가서, 한 실시예에서, 그들은 분리되고 서로 독립되어 있지만; 그러나 다른 실시예들에서, 하나 이상의 필드가 결합될 수 있다. 이들 필드들의 사용에 관한 추가적인 정보가 아래에서 기술된다.
한 실시예에서, 오피코드 필드 (302a)에 의하여 지정된 오피코드의 선택된 비트들 (예를 들어, 첫 2비트들)은 상기 명령의 길이 및 포맷을 명시한다. 이 특정한 예에서, 길이는 3 하프워드 (halfwords)이고, 포맷은 확장된 오피코드 필드를 갖는 벡터 레지스터-및-인덱스-스토리지 연산 (a vector register-and-index-storage operation)이다. 상기 벡터 (V) 필드는, RXB에 의하여 명시된 그의 대응하는 확장 비트와 함께, 하나의 벡터 레지스터를 지정한다. 특히, 벡터 레지스터들을 위하여, 오퍼랜드를 포함하는 상기 레지스터는, 예를 들어, 최상위 비트로서 레지스터 확장 비트 (RXB)가 추가된 상기 레지스터 필드의 4-비트 필드를 사용하여 명시된다. 예를 들어, 상기 4-비트 필드가 0110이고 확장 비트가 0이면, 5-비트 필드 01100은 레지스터 번호 6을 표시한다.
상기 명령의 필드와 관련한 서브스크립트 (subscript) 숫자는 상기 필드가 적용되는 오퍼랜드를 가리킨다. 예를 들어, 벡터 레지스터 V1과 관련된 서브스크립트 숫자 1은 제1 오퍼랜드, 등을 가리킨다. 상기 레지스터 오퍼랜드는 길이가 1 레지스터인데, 이것은, 예를 들어, 128비트이다
한 예에서, 벡터 레지스터-및-인덱스-스토리지 연산 명령에서, X2 및 B2 필드들에 의하여 지정된 범용 레지스터들 (general registers)의 컨텐츠는 D2 필드의 컨텐츠에 추가되어 제2 오퍼랜드 어드레스를 형성한다. 벡터 로드 투 블록 경계 명령에 대한, 변위 D2는, 한 예에서, 12 비트 무부호 정수 (unsigned integer)로 취급된다.
M3 필드는, 한 실시예에서, 로드되는 블록 경계 (the block boundary to load to)에 관하여 CPU에 신호를 보내도록 (signal) 사용되는 코드를 명시한다. 만약 유보 값이 명시되면, 명세 예외가 인지된다. 코드들의 예와 대응하는 값들은 다음과 같다:
코드 경계
0 64-바이트
1 128- 바이트
2 256- 바이트
3 512- 바이트
4 lK- 바이트
5 2K- 바이트
6 4K- 바이트
한 실시예에서 좌에서 우로 진행하는, 상기 벡터 로드 투 블록 경계 (VLBB) 명령의 한 실시예의 실행에서, 제1 오퍼랜드 (상기 V1 필드 플러스 확장 비트에 의하여 지정된 레지스터 내 명시됨)는 로드되는데 제로 인덱스된 바이트 엘리먼트에서 시작하여 제2 오퍼랜드로부터의 바이트들로 로드된다. 상기 제2 오퍼랜드는 제2 오퍼랜드 어드레스 (시작 어드레스라고도 불림)에 의하여 지정된 메모리 위치이다. 상기 로드는 상기 메모리 위치에서 시작하여 아래 기술되는 바와 같이, 상기 명령 (또는 프로세서)에 의하여 연산된 종료 (ending) 어드레스까지 계속된다. 만약 경계 조건을 만나면 (encountered), 제1 오퍼랜드의 나머지 처리는 모델-의존적 (model-dependent)이 된다. 액세스 예외들은 로드되지 않은 바이트들상에서는 인지되지 않는다. 한 예에서, 로드되지 않은 바이트들은 예측불가능하다.
상기 예의 명령에서, 시작 어드레스는 인덱스 레지스터 값 (X2) + 베이스 레지스터 값 (B2) + 변위 (D2)에 의하여 결정된다; 하지만, 다른 실시예들에서, 그것은 레지스터 값; 명령 어드레스 + 명령 텍스트 특정 오프셋; 레지스터 값 + 변위; 또는 레지스터 값 + 인덱스 레지스터 값에 의해서; 일부 예들에서와 같이 제공된다. 추가적인 실시예에서, 상기 명령은 RXB 필드를 포함하지 않는다. 대신에, 확장이 사용되지 않거나 또는 확장이 제공되더라도 다른 방식, 즉 상기 명령 외부의 컨트롤로부터 제공되거나, 또는 상기 명령의 다른 필드의 일부로서 제공된다.
상기 벡터 로드 투 블록 경계 명령을 처리하는 한 실시예에 관한 추가적 상세 사항들이 도 4와 관련하여 설명된다. 한 예에서, 컴퓨팅 환경의 하나의 프로세서가 이 로직을 수행한다.
한 실시예에서, 초기에 하나의 경계 마스크 (BdyMask)가 생성되는데, 이것은 명시된 경계로의 근접성을 결정하는데 사용된다, 단계 (400). 한 예에서, 상기 마스크를 생성하기 위하여, 경계 사이즈 (BdySize) (402)의 2의 보수 (2's complement) 부정 (negation)이 취해져서 경계 마스크 (404) (예를 들어, BdyMask = 0-BdySize)를 생성한다. 한 예에서, 상기 경계 사이즈는 상기 명령 (예를 들어, M3 필드)에 의하여 제공되거나; 또는 다른 예에서, 전술한, 상기 머신에 의하여 결정된다.
그 후에, 시작 어드레스가 연산되고, 이 어드레스는 로드가 시작될 메모리내의 위치를 표시한다, 단계 (410). 예들로서, 상기 시작 어드레스 (412)는 레지스터 값; 명령 어드레스 플러스 명령 텍스트 특정 오프셋; 레지스터 값 플러스 변위; 레지스터 값 플러스 인덱스 레지스터 값; 또는 레지스터 값 플러스 인덱스 레지스터 값 플러스 변위에 의하여 제공될 수 있다. 여기서 제공된 명령에서, 상기 시작 어드레스는 X2 필드, B2 필드 및 D2 필드에 의하여 제공된다. 다시 말하면, X2 및 B2에 의하여 지정된 레지스터들의 컨텐츠는 D2에 의하여 표시된 상기 변위에 추가되어 상기 시작 어드레스를 제공한다. 시작 어드레스를 연산하는 상기-표시된 방법들은 단지 예들이다; 다른 예들 또한 가능하다.
다음, 종료 어드레스 (end address)가 연산되는데, 이 것은 로드를 중단할 곳을 표시한다, 단계 (420). 이 연산에 대한 입력은, 예를 들어, 경계 사이즈 (402), 시작 어드레스 (412), 벡터 사이즈 (414) (예를 들어, 바이트로: 예를 들어, 16), 및 경계 마스크 (404)이다. 한 예에서, 종료 어드레스 (422)는 다음과 같이 연산된다.
EndAddress = min(StartAddress + (BdySize - (StartAddress & BdyMask)), StartAddress + vec_size).
그 후에, 제1 오퍼랜드 (즉, 상기 지정된 벡터 레지스터)가 로드 되는데, 인덱스된 바이트 0에서 시작하며, 상기 시작 어드레스로부터 시작하여 상기 종료 어드레스에서 끝나는 메모리로부터 로드된다, 단계 (430). 이는 가변수의 바이트들이 메모리로부터 벡터로 로드되게 할 수 있는데, 지정된 메모리 경계를 지남이 없이, 로드되게 할 수 있다. 예를 들어, 만약 상기 메모리 경계가 64 바이트에 있고, 시작 어드레스가 58 바이트에 있다면, 바이트들 58-64가 상기 벡터 레지스터에 로드된다.
본 발명의 한 특징에 따라, 데이터가 벡터 레지스터에 로드되는 한 예가 도 5에서 설명된다. 도시된 바와 같이, 데이터는 수직 점선 (dashed vertical line)에 의하여 지정된 경계를 지나서는 로드되지 않는다. 상기 경계를 지난 위치들은 접근가능하지 않으며 어떠한 예외도 취해지지 않는다. 한 특정한 실시예에서, 상기 벡터는 좌에서-우로 로드된다. 하지만, 다른 실시예에서, 그것은 우에서-좌로 로드될 수 있다. 한 실시예에서, 벡터들의 방향, 즉 좌에서-우 또는 우에서-좌는 런타임에 (at runtime) 제공된다. 예를 들어, 상기 명령은 레지스터, 상태 컨트롤 또는 기타 개체를 액세스하는데 이것은 처리의 방향이 예들로서, 좌에서-우 또는 우에서-좌임을 표시한다. 한 실시예에서, 이 방향 컨트롤은 상기 명령의 일부로서 인코드되지 않고, 상기 명령에 런타임에 제공된다.
전술한 것은 로드 명령의 한 예이다. 열 데이터 (string data)와 같은 데이터를 로드할 때, 상기 열이 페이지 경계 전에 끝나는지는 종종 알려지지 않는다. 경계를 지나쳐버리지 않고 경계까지 로드할 능력은 통상적으로 열의 끝에 대한 체킹을 먼저 요구한다. 일부 구현들에서는 또한 경계를 지나칠 때 벌칙을 부여받을 수 있는데 소프트웨어는 이들을 회피하기 원한다. 따라서, 여러 경계들까지 로드할 능력은 유용하다. 명령은 가변수의 바이트들을 벡터 레지스터로 로드하되 명시된 경계를 지나서 (from across) 데이터를 로드하지 않도록 제공된다.
한 실시예에서, 32 개의 벡터 레지스터들이 있고 기타 형태의 레지스터들은 벡터 레지스터들의 사분면 (quadrant)에 맵 (map)될 수 있다. 예를 들어 도 6에서 도시한 바와 같이, 만일 32 개의 벡터 레지스터들 (602)를 포함하는 레지스터 파일 (600)이 있고 각 레지스터의 길이가 128 비트라면, 길이가 64 비트인 16 개의 부동 소숫점 레지스터들 (604)는 상기 벡터 레지스터들을 오버레이 (overlay)할 수 있다. 그러므로, 하나의 예로서, 부동 소숫점 레지스터 2가 수정되면, 벡터 레지스터 2도 또한 수정된다. 다른 형태의 레지스터들을 위한 다른 맵핑들이 또한 가능하다.
여기서, 메모리, 메인 메모리, 스토리지 및 메인 스토리지는 명시적으로 또는 문맥상 달리 지시되지 않았으면, 상호호환적으로 (interchangeably) 사용된다.
기타 명령들의 예들을 포함하는, 상기 벡터 퍼실리티과 관련된 추가적인 상세 사항들이 이하에서 이 상세한 설명의 일부로서 더 제공된다.
이 기술 분야에서 통상의 지식을 가진 자라면 인식할 수 있는 바, 본 발명의 하나 또는 그 이상의 특징들은 시스템, 방법 또는 컴퓨터 프로그램 제품으로 구현될 수 있다. 따라서, 본 발명의 하나 또는 그 이상의 특징들은 전적으로 하드웨어 실시예, 전적으로 소프트웨어 실시예 (펌웨어, 상주 소프트웨어, 마이크로-코드등 포함) 또는 소프트웨어와 하드웨어 특징들을 조합한 실시예의 형태를 취할 수 있으며, 이들은 모두 일반적으로 본 출원에서 "회로", "모듈" 또는 "시스템"으로 불릴 수 있다. 나아가서, 본 발명의 하나 또는 그 이상의 특징들은 컴퓨터 판독가능 프로그램 코드가 구현된 하나 또는 그 이상의 컴퓨터 판독가능 매체(들)에 구현된 컴퓨터 프로그램 제품의 형태를 취할 수 있다.
하나 또는 그 이상의 컴퓨터 판독가능 매체(들)의 어떠한 조합이 활용될 수도 있다. 컴퓨터 판독가능 매체는 컴퓨터 판독가능 스토리지 매체일 수 있다. 컴퓨터 판독가능 스토리지 매체는, 예를 들어, 전자, 자기, 광학, 전자기, 적외선 또는 반도체의 시스템, 장치, 또는 디바이스이거나 또는 전술한 것들의 적절히 조합된 것일 수 있으나 이에 한정되지는 않는다. 컴퓨터 판독가능 스토리지 매체의 더 구체적인 예들 (비포괄적 목록)은 다음과 같다: 하나 또는 그 이상의 와이어들을 갖는 전기 접속, 휴대용 컴퓨터 디스크, 하드 디스크, 랜덤 액세스 메모리 (RAM), 읽기-전용 메모리 (ROM), 소거 및 프로그램가능 읽기-전용 메모리 (EPROM 또는 플래시 메모리), 광섬유, 휴대용 컴팩트 디스크 읽기-전용 메모리 (CD-ROM), 광학 스토리지 디바이스, 자기 스토리지 디바이스, 또는 전술한 것들의 적절한 조합으로 된 것. 이 문서의 맥락에서, 컴퓨터 판독가능 스토리지 매체는 유형의 (tangible) 모든 매체일 수 있으며, 명령 실행 시스템, 장치 또는 디바이스에 의해 또는 연결하여 사용할 프로그램을 보유 또는 저장할 수 있다.
이제 도 7을 참조하면, 한 예에서, 컴퓨터 프로그램 제품 (700)은 예를 들어 하나 또는 그 이상의 비-일시적인 (non-transitory) 컴퓨터 판독가능 스토리지 매체 (702)를 포함하며 이 매체상에 컴퓨터 판독가능 프로그램 코드 수단 또는 로직 (704)을 저장하여 본 발명의 하나 또는 그 이상의 특징들을 제공 및 가능하게 만든다.
컴퓨터 판독가능 매체상에 구현된 프로그램 코드는 무선, 유선, 광섬유 케이블, RF 등 또는 전술한 것들의 적절한 조합으로 된 것을 포함한 (그러나 이에 한정되지는 않는) 적절한 매체를 사용하여 전송될 수 있다.
본 발명의 하나 또는 그 이상의 특징들에 대한 연산들을 실행하기 위한 컴퓨터 프로그램 코드는 Java, Smalltalk, C++ 또는 그와 유사 언어등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어, 어셈블러 언어 또는 그와 유사한 언어등 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성될 수 있다. 상기 프로그램 코드는 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형 (stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 후자의 경우에, 원격 컴퓨터는 근거리 통신망 (LAN) 또는 광대역 통신망 (WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다.
본 발명의 하나 또는 그 이상의 특징들은 본 출원에서 본 발명의 실시예들에 따른 방법들, 장치들 (시스템들) 및 컴퓨터 프로그램 제품들의 흐름도 도시들 및/또는 블록 다이어그램들을 참조하여 기술된다. 흐름도 도시들 및/또는 블록 다이어그램들의 각 블록과 흐름도 도시들 및/또는 블록 다이어그램들내 블록들의 조합들은 컴퓨터 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다. 이 컴퓨터 프로그램 명령들은 범용 컴퓨터, 특수 목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신 (machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 흐름도 및/또는 블록 다이어그램의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다.
상기 컴퓨터 프로그램 명령들은 또한 컴퓨터 판독가능 매체에 저장될 수 있으며, 컴퓨터, 기타 프로그램가능 데이터 처리 장치 또는 다른 디바이스들에 지시하여 상기 컴퓨터 판독가능 매체에 저장된 명령들은 상기 흐름도 및/또는 블록 다이어그램의 블록 또는 블록들에 명시된 기능/동작을 구현하는 명령들을 포함하는 제품 (an article of manufacture)을 생성하도록 특정한 방식으로 기능하게 할 수 있다.
상기 컴퓨터 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스들에 로드되어, 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스들에서 일련의 연산 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터 또는 기타 프로그램가능 장치상에서 실행되는 명령들이 흐름도 및/또는 블록 다이어그램의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 프로세스들을 제공하도록 할 수 있다.
도면들 내 흐름도 및 블록 다이어그램들은 본 발명의 하나 또는 그 이상의 특징들의 여러 실시예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능, 및 동작을 예시한다. 이와 관련하여, 상기 흐름도 또는 블록 다이어그램들 내 각 블록은 상기 명시된 논리적 기능(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 코드의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다는 것에 또한 유의해야 한다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수 있고, 또는 이 두 블록들은 때때로 관련된 기능성에 따라서는 역순으로 실행될 수도 있다. 블록 다이어그램들 및/또는 흐름도 도시의 각 블록, 및 블록 다이어그램들 및/또는 흐름도 도시내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 유의한다.
전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 특징들은 고객 환경의 관리를 서비스하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스등이 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 특징들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원등을 할 수 있다. 그 대가로, 서비스 제공자는 가입제 (subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있으며, 이는 예들이다. 또한, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 컨텐츠를 판매하고 대금을 수령할 수 있다.
본 발명의 한 실시예에서, 본 발명의 하나 또는 그 이상의 특징들을 수행하기 위한 응용프로그램이 배치될 수 있다. 한 예로서, 응용프로그램의 배치는 본 발명의 하나 또는 그 이상의 특징들을 수행하는 데 실시가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함한다.
본 발명의 추가적인 실시예로서, 컴퓨터 판독가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 컴퓨팅 환경과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.
본 발명의 추가적인 특징으로서, 컴퓨터 판독가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처 통합을 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독가능 매체를 포함하는데, 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 특징들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.
위에서 여러 실시예들이 기술되지만, 이들은 단지 예들일 뿐이다. 예를 들면, 다른 아키텍처들로 된 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 특징들을 포함하고 사용할 수 있다. 나아가서, 다른 사이즈들의 레지스터들이 사용될 수 있으며, 상기 명령에 대한 변경이 본 발명의 정신을 벗어남이 없이 이루어질 수 있다.
또한, 다른 형태의 컴퓨팅 환경들도 본 발명의 하나 또는 그 이상의 특징들로부터 이득을 얻을 수 있다. 하나의 예로서, 프로그램 코드를 저장 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어 프로그램 코드가 실제로 실행되는 동안 사용되는 로컬 메모리, 대용량 스토리지 (bulk storage), 및 코드가 실행되는 동안 대용량 스토리지로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 저장 (temporary storage)을 제공하는 캐시 메모리를 포함한다.
입력/출력 또는 I/O 디바이스들 (키보드들, 디스플레이들, 포인팅 디바이스들, DASD, 테이프, CD, DVD, 썸 드라이브들 및 기타 메모리 매체등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개 (intervening) I/O 제어기들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터들 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템들 또는 원격 프린터들 또는 스토리지 디바이스들에 결합되는 것을 가능하게 한다. 모뎀들, 케이블 모뎀들 및 이더넷 카드들은 이용가능한 네트워크 어댑터들의 단지 일부 형태들이다.
도 8을 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현하기 위한 호스트 컴퓨터 시스템 (5000)의 대표적인 컴포넌트들이 도시된다. 대표적인 호스트 컴퓨터 (5000)은 컴퓨터 메모리 (즉, 중앙 스토리지) (5002)와 통신하는 하나 또는 그 이상의 CPU들 (5001)을 포함하고, 또한 스토리지 매체 디바이스들 (5011)에 대한 그리고 다른 컴퓨터들 또는 SAN들등과 통신하기 위한 네트워크들 (5010)에 대한 I/O 인터페이스들을 포함한다. 상기 CPU (5001)은 아키텍처화된 명령 세트 (architected instruction set)와 아키텍처화된 기능 (architected functionality)을 갖는 아키텍처에 부합한다. 상기 CPU (5001)은 프로그램 주소들 (가상 주소들)을 메모리의 실제 주소들로 변환하기 위한 동적 주소 변환 (dynamic address translation, DAT) (5003)을 가질 수 있다. 하나의 DAT는 통상적으로 컴퓨터 메모리 (5002)의 블록에 나중에 액세스할 때 주소 변환의 지연이 필요없도록 변환들을 캐시하기 위한 변환 색인 버퍼 (translation lookaside buffer, TLB) (5007)를 포함한다. 통상적으로, 캐시 (5009)는 컴퓨터 메모리 (5002)와 프로세서 (5001)사이에서 채용된다. 상기 캐시 (5009)는 하나 이상의 CPU에 이용가능한 큰 캐시 (large cache)와 큰 캐시와 각 CPU 사이에 더 작고 더 빠른 (더 하위 레벨) 캐시들을 갖는 계층형 (hierarchical)일 수 있다. 일부 구현들에서는, 더 하위 레벨 (lower level) 캐시들은 명령 페치와 데이터 액세스를 위한 별개의 (separate) 하위 레벨 캐시들을 제공하기 위해 분할된다. 한 실시예에서, 명령은 명령 페치 유닛 (5004)에 의해 캐시 (5009)를 통해서 메모리 (5002)로부터 페치된다. 상기 명령은 명령 디코드 유닛 (instruction decode unit) (5006)에서 디코드되고 (어떤 실시예들에서는 다른 명령들과 함께) 명령 실행 유닛 또는 유닛들 (5008)로 디스패치된다 (dispatched). 통상적으로 여러 실행 유닛들 (5008)이 채용되며, 예를 들면 산술 실행 유닛 (arithmetic execution unit), 부동 소숫점 실행 유닛 (floating point execution unit) 및 분기 명령 실행 유닛 (branch instruction execution unit)이 있다. 상기 명령은 실행 유닛에 의해 실행되고, 명령이 명시한 레지스터들 또는 메모리로부터 필요한 만큼 오퍼랜드들에 액세스한다. 만약 하나의 오퍼랜드가 메모리 (5002)로부터 액세스 (로드 또는 저장)되면, 로드/저장 유닛 (load/store unit) (5005)가 통상적으로 실행되는 명령의 제어하에 액세스를 처리한다. 명령들은 하드웨어 회로들에서 또는 내부 마이크로코드 (펌웨어)에서 또는 이 둘의 조합에 의해서 실행될 수 있다.
전술한 바와 같이, 컴퓨터 시스템은 로컬 (또는 메인) 스토리지에 정보를 포함하고, 또한 주소 지정 (addressing), 보호 (protection), 그리고 참조 및 변경 기록 (reference and change recording)을 포함한다. 주소 지정의 몇 가지 특징들은 주소의 포맷 (format of addresses), 주소 공간의 개념 (concept of address spaces), 주소의 다양한 형태 (various types of addresses), 및 한 형태의 주소가 또 다른 형태의 주소로 변환되는 방식 (manner)이 있다. 메인 스토리지의 일부는 영구적으로 할당된 스토리지 위치들을 포함한다. 메인 스토리지는 시스템에 데이터의 직접 주소 지정가능한 고속 액세스 스토리지 (fast-access storage)를 제공한다. 데이터와 프로그램들은 모두 (입력 디바이스들로부터) 메인 스토리지로 로드된 후에 처리될 수 있다.
메인 스토리지는 때때로 캐시라고 불리는 하나 또는 그 이상의 더 작고 더 고속-액세스 버퍼 스토리지들을 포함한다. 캐시는 통상적으로 CPU 또는 I/O 프로세서와 물리적으로 연관된다. 수행 중인 경우를 제외하고는, 구별되는 (distinct) 스토리지 매체의 물리적 구축과 사용의 효과들은, 일반적으로 프로그램에 의해 관찰되지 않는다.
별도의 캐시들이 명령들을 위해 그리고 데이터 오퍼랜드들을 위해 유지될 수 있다. 캐시내의 정보는 캐시 블록 (cache block) 또는 캐시 라인 (또는 줄여서 라인)이라 불리는 인테그럴 경계 (integral boundary)상의 인접 바이트들에 유지된다. 어떤 모델은 캐시 라인의 사이즈를 바이트로 회신하는 EXTRACT CACHE ATTRIBUTE 명령을 제공할 수 있다. 어떤 모델은 또한 스토리지를 데이터 또는 명령 캐시로의 프리페치 (prefetch) 또는 캐시로부터 데이터의 해제를 실현하는 PREFETCH DATA 명령과 PREFETCH DATA RELATIVE LONG 명령을 제공할 수 있다.
스토리지는 비트들의 긴 수평의 열 (a long horizontal string of bits)로 보여진다. 대부분의 연산들에 있어서, 스토리지에 대한 액세스는 좌에서-우 순서로 진행된다. 비트들의 열은 8 비트의 유닛들로 세분된다. 하나의 8-비트 유닛은 바이트 (byte)라 부르고, 이것은 모든 정보 포맷들의 기본적인 빌딩 블록 (building block)이다. 스토리지에서 각 바이트 위치는 음이 아닌 고유한 정수로 식별되고, 이것은 그 바이트 위치의 주소, 또는, 간단히 말해서 바이트 주소 (byte address)이다. 인접 바이트 위치들은 좌측 0부터 시작해서 좌에서-우 순서로 진행되는 연속되는 주소들을 갖는다. 주소들은 무부호 2진 정수들이며 24, 31, 또는 64 비트이다.
정보는 스토리지와 CPU 또는 채널 서브시스템 사이에서 1 바이트 또는 바이트들의 그룹으로, 한 번에 전송된다. 예를 들어, z/ Architecture에서 달리 명시되지 않으면, 스토리지내 바이트들의 그룹은 그 그룹의 최좌측 바이트에 의해 주소 지정된다. 그룹 내 바이트의 수는 수행될 연산에 의해 암시되거나 분명하게 명시된다. 하나의 CPU 연산에서 사용될 때, 바이트들의 그룹은 필드 (field)라 불린다. 예를 들어, z/ Architecture에서, 각 바이트들의 그룹내에서, 비트들은 좌에서-우 순서로 번호가 매겨진다. z/ Architecture에서, 최좌측 비트들은 때때로 "고위 (high-order)" 비트들로 불리고 최우측 비트들은 "하위 (low-order)" 비트들로 불린다. 그러나, 비트 번호들이 스토리지 주소는 아니다. 바이트들만 주소 지정될 수 있다. 스토리지내 한 바이트의 개별 비트들 상에서 연산하기 위해서, 전체 바이트가 액세스된다. 한 바이트내 비트들은 0에서 7까지, 좌에서 우로 번호가 매겨진다 (예를 들어, z/ Architecture에서). 한 주소내 비트들은 24-비트 주소에서는 8-31 또는 40-63으로, 또는 31-비트 주소에서는 1-31 또는 33-63으로 번호가 매겨질 수 있고; 64-비트 주소에서는 0-63으로 번호가 매겨진다. 다른 고정-길이 포맷의 다수 바이트들내에서, 그 포맷을 이루는 비트들은 0부터 시작해서 연속적으로 번호가 매겨진다. 오류 검출의 목적을 위해서, 그리고 바람직하게도 교정을 위해서, 하나 또는 그 이상의 검사용 비트들이 각 바이트 또는 바이트들의 그룹과 함께 전송된다. 이러한 검사용 비트들은 머신에 의해 자동적으로 생성되며 프로그램에 의해 직접적으로 제어될 수 없다. 스토리지 용량들은 바이트들의 수로 표시된다. 스토리지-오퍼랜드 필드의 길이가 명령의 연산 코드에 의해 암시될 때, 그 필드는 고정 길이 (fixed length)를 가졌다고 말하며, 그 길이는 1, 2, 4, 8, 또는 16 바이트일 수 있다. 어떤 명령들에는 더 큰 필드들이 암시될 수 있다. 스토리지-오퍼랜드 필드의 길이가 암시되지 않고 분명하게 언급될 때, 그 필드는 가변 길이 (variable length)를 가졌다고 말한다. 가변-길이 오퍼랜드는 길이가 1 바이트의 증분들 만큼씩 (또는 어떤 명령들에서는, 2 바이트의 배수로 또는 다른 배수들로) 변할 수 있다. 정보가 스토리지에 배치될 때, 비록 스토리지에 대한 물리적 경로의 폭이 저장되는 필드의 길이보다 더 클 수 있을지라도, 단지 그 지정된 필드에 포함된 그 바이트 위치들의 컨텐트들만 대체된다.
정보의 특정 유닛들 (units)은 스토리지에서 인테그럴 경계 (integral boundary)상에 있을 것이다. 경계 (boundary)는 그 스토리지 주소가 바이트로 그 유닛의 길이의 배수일 때 정보의 유닛에 대해서 인테그럴 (integral)이라 불린다. 인테그럴 경계상의 2, 4, 8, 및 16 바이트의 필드들에는 특별한 명칭들이 주어진다. 하프워드 (halfword)는 2-바이트 경계상의 두 개의 연속 바이트들의 그룹이고 명령들의 기본 빌딩 블록이다. 워드 (word)는 4-바이트 경계상의 네 개의 연속 바이트들의 그룹이다. 더블워드 (doubleword)는 8-바이트 경계상의 8 개의 연속 바이트들의 그룹이다. 쿼드워드 (quadword)는 16-바이트 경계상의 16 개의 연속 바이트들의 그룹이다. 스토리지 주소들이 하프워드들, 워드들, 더블워드들 및 쿼드워드들을 지정할 때, 그 주소의 2진 표시는 1, 2, 3, 또는 4 개의 제일 우측 0 비트들을 각각 포함한다. 명령들은 2-바이트 인테그럴 경계들상에 있게 된다. 대부분의 명령들의 스토리지 오퍼랜드들은 경계-정렬 (boundary-alignment) 요건들을 갖지 않는다.
명령들과 데이터 오퍼랜드들에 대한 별개의 캐시들을 구현하는 디바이스들 상에서, 만약 프로그램이 어떤 캐시 라인에 저장되고 그 캐시 라인으로부터 명령들이 후속적으로 페치되면, 그 저장이 후속적으로 페치되는 명령들을 변경하는지 여부와 상관 없이, 상당한 지연을 겪을 수 있다.
한 실시예에서, 본 발명은 소프트웨어로 실시될 수 있다 (이 소프트웨어는 때때로 라이센스된 내부 코드, 펌웨어, 마이크로-코드, 밀리-코드, 피코-코드 등으로 불리며, 이들 중 어떤 것이든 본 발명의 하나 또는 그 이상의 특징들에 부합할 것이다). 도 8을 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현하는 소프트웨어 프로그램 코드는 통상적으로 CD-ROM 드라이브, 테이프 드라이브 또는 하드 드라이브와 같은 장기 스토리지 (long-term storage) 매체 디바이스들 (5011)로부터 호스트 시스템 (5000)의 프로세서 (5001)에 의해 액세스된다. 소프트웨어 프로그램 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템에 사용할 용도로 알려진 다양한 매체들 중 어느 하나에 구현될 수 있다. 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 컴퓨터 메모리 (5002) 또는 스토리지의 사용자들로부터 네트워크 (5010)을 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.
소프트웨어 프로그램 코드는 다양한 컴퓨터 컴포넌트들의 기능과 상호작용 및 하나 또는 그 이상의 응용프로그램들을 제어하는 운영 체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체 디바이스 (5011)로부터 상대적으로 더 고속의 컴퓨터 스토리지 (5002) ― 이것은 프로세서 (5001)에 의한 처리에 이용가능함 ― 로 페이지 된다. 메모리 내 소프트웨어 프로그램 코드를 물리적 매체상에 구현하는 기술 및 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술 및 방법은 잘 알려져 있으며 여기에서는 더 언급되지 않을 것이다. 프로그램 코드는, 유형의 매체 (전자 메모리 모듈들 (RAM), 플래시 메모리, 컴팩트 디스크 (CDs), DVDs, 자기 테이프 등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독가능하며, 처리 회로에 의해 실행하기 위해 컴퓨터 시스템에서 판독 가능한 것이 바람직하다.
도 9는 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 대표적인 워크스테이션 또는 서버 하드웨어 시스템을 도시한다. 도 9의 시스템 (5020)은 선택적인 주변 기기들을 포함하여, 개인용 컴퓨터, 워크스테이션 또는 서버와 같은 대표적인 베이스 컴퓨터 시스템 (5021)을 포함한다. 상기 베이스 컴퓨터 시스템 (5021)은 하나 또는 그 이상의 프로세서들 (5026)과 버스를 포함하며, 버스는 알려진 기술들에 따라 프로세서(들) (5026)과 시스템 (5021)의 기타 컴포넌트들을 연결하여 통신을 가능하게 하기 위해 채용되는 것이다. 상기 버스는 프로세서 (5026)을 메모리 (5025)와 장기 스토리지 (5027)에 연결하며 장기 스토리지는, 예를 들어, 하드 드라이브 (예를 들어, 자기 매체, CD, DVD 및 플래시 메모리를 포함함) 또는 테이프 드라이브를 포함할 수 있다. 시스템 (5021)은 또한 사용자 인터페이스 어댑터를 포함할 수 있으며, 이 사용자 인터페이스 어댑터는 버스를 통해서 마이크로프로세서 (5026)을 키보드 (5024), 마우스 (5023), 프린터/스캐너 (5030) 및/또는 기타 인터페이스 디바이스들과 같은 하나 또는 그 이상의 인터페이스 디바이스들에 연결하고 상기 기타 인터페이스 디바이스들은 터치 감응식 스크린 (touch sensitive screen), 디지털 입력 패드 (digitized entry pad)등과 같은 사용자 인터페이스 디바이스일 수 있다. 상기 버스는 또한 LCD 스크린 또는 모니터와 같은 디스플레이 디바이스 (5022)를 디스플레이 어댑터를 통해서 마이크로프로세서 (5026)에 연결한다.
시스템 (5021)은 네트워크 (5029)와 통신 (5028)이 가능한 네트워크 어댑터를 경유하여 다른 컴퓨터들 또는 컴퓨터들의 네트워크들과 통신할 수 있다. 네트워크 어댑터들의 예로는 통신 채널들 (communications channels), 토큰 링 (token ring), 이더넷 (Ethernet) 또는 모뎀들 (modems)이 있다. 이와는 달리, 시스템 (5021)은 CDPD (cellular digital packet data) 카드와 같은 무선 인터페이스를 사용하여 통신할 수 있다. 상기 시스템 (5021)은 근거리 통신망 (LAN) 또는 광대역 통신망 (WAN)에서 다른 컴퓨터들과 연관될 수 있고, 또는 시스템 (5021)은 또 다른 컴퓨터와 클라이언트/서버 배열 방식 (arrangement)에서 클라이언트가 될 수 있다. 이들 모든 구성들과 적절한 통신 하드웨어 및 소프트웨어는 이 기술 분야에서 알려져 있다.
도 10은 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 데이터 처리 네트워크 (5040)을 도시한다. 상기 데이터 처리 네트워크 (5040)은 무선 네트워크와 유선 네트워크와 같은 복수의 개별 네트워크들을 포함할 수 있으며, 이들의 각각은 복수의 개별 워크스테이션들 (5041, 5042, 5043, 5044)를 포함할 수 있다. 추가적으로, 이 기술 분야에서 통상의 지식을 가진 자들은 인지할 수 있는 바와 같이, 하나 또는 그 이상의 LAN들이 포함될 수 있으며, 여기에서 LAN은 호스트 프로세서에 결합된 복수의 지능형 (intelligent) 워크스테이션들을 포함할 수 있다.
계속해서 도 10을 참조하면, 네트워크들은 또한 게이트웨이 컴퓨터 (클라이언트 서버 (5046)) 또는 응용프로그램 서버 (데이터 저장소를 액세스할 수 있고 또한 워크스테이션 (5045)로부터 직접 액세스될 수 있는 원격 서버 (5048)과 같은 메인프레임 컴퓨터들 또는 서버들을 포함할 수 있다. 게이트웨이 컴퓨터 (5046)은 각 개별 네트워크에로의 진입점 (a point of entry) 역할을 한다. 게이트웨이는 하나의 네트워킹 프로토콜을 또 하나의 네트워킹 프로토콜에 연결할 때 필요하다. 상기 게이트웨이 (5046)은 바람직하게도 통신 링크를 통해 또 하나의 네트워크 (예를 들면 인터넷 (5047))에 결합될 수 있다. 상기 게이트웨이 (5046)은 또한 통신 링크를 사용하여 하나 또는 그 이상의 워크스테이션들 (5041, 5042, 5043, 5044)에 직접 결합될 수 있다. 상기 게이트웨이 컴퓨터는 인터내셔널 비지네스 머신즈 코포레이션에서 이용가능한 IBM eServer™ System z 서버를 활용하여 구현될 수 있다.
도 9 및 도 10을 동시에 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현할 수 있는 소프트웨어 프로그래밍 코드가 시스템 (5020)의 프로세서 (5026)에 의해 CD-ROM 드라이브 또는 하드 드라이브와 같은 장기 스토리지 매체 (5027)로부터 액세스될 수 있다. 상기 소프트웨어 프로그래밍 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템과 함께 사용할 용도로 알려진 다양한 매체들 중 어느 하나에 구현될 수 있다. 상기 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 메모리 또는 스토리지의 사용자들 (5050, 5051)로부터 네트워크를 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.
이와는 달리, 프로그래밍 코드는 메모리 (5025)에 구현되고, 프로세서 버스를 사용하여 프로세서 (5026)에 의해 액세스될 수도 있다. 이러한 프로그래밍 코드는 디코드 컴퓨터 컴포넌트들의 기능과 상호작용 및 하나 또는 그 이상의 응용프로그램들 (5032)를 제어하는 운영 체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체 (5027)로부터 고속의 메모리 (5025) - 이것은 프로세서 (5026)에 의한 처리에 이용가능함 - 로 페이지된다. 메모리내 소프트웨어 프로그래밍 코드를 물리적 매체상에 구현하는 기술 및 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술 및 방법은 잘 알려져 있으며 여기에서는 더 언급되지 않을 것이다. 프로그램 코드는, 유형의 매체 (전자 메모리 모듈들 (RAM), 플래시 메모리, 컴팩트 디스크 (CDs), DVDs, 자기 테이프등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 상기 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독가능하며, 컴퓨터 시스템에서 처리 회로에 의해 실행하기 위해 판독 가능한 것이 바람직하다.
프로세서에 가장 쉽게 이용 가능한 캐시 (보통 프로세서의 다른 캐시들보다 더 빠르고 더 작음)는 가장 낮은 (L1 또는 레벨 1) 캐시이고 메인 저장소 (메인 메모리)는 가장 높은 레벨의 캐시 (만약 세 개의 레벨이 있다면 L3)이다. 가장 낮은 레벨의 캐시는 흔히 실행될 머신 명령들을 보유하는 명령 캐시 (I-캐시)와 데이터 오퍼랜드들을 보유하는 데이터 캐시 (D-캐시)로 나뉜다.
도 11을 참조하면, 하나의 예시적인 프로세서 실시예가 프로세서 (5026)에 대해 도시된다. 통상적으로 하나 또는 그 이상 레벨들의 캐시 (5053)이 프로세서 성능을 향상시키기 위해서 메모리 블록들을 버퍼하도록 채용된다. 상기 캐시 (5053)은 사용될 가능성이 있는 메모리 데이터의 캐시 라인들을 보유하는 고속 버퍼이다. 통상적인 캐시 라인들은 64, 128 또는 256 바이트의 메모리 데이터이다. 별도의 캐시들이 흔히 데이터를 캐시하기 위해서라기보다는 명령들을 캐시하기 위해 채용된다. 캐시 일관성 (cache coherence) (메모리 및 캐시들에서 라인들 사본들의 동기화 (synchronization))이 흔히 이 기술 분야에서 잘 알려진 "스누프 (snoop)" 알고리듬들에 의해 제공된다. 프로세서 시스템의 메인 메모리 스토리지 (5025)는 흔히 캐시로 불린다. 네 개 레벨의 캐시 (5053)을 가진 프로세서 시스템에서, 메인 스토리지 (5025)는 종종 레벨 5 (L5) 캐시로 불리는데, 왜냐하면 그것은 통상적으로 더 빠르며 컴퓨터 시스템이 이용가능한 비-휘발성 스토리지 (DASD, 테이프 등)의 일부분만을 보유하기 때문이다. 메인 스토리지 (5025)는 운영 체제에 의해 메인 스토리지 (5025)의 안팎으로 (in and out of) 페이지되는 데이터의 페이지들을 "캐시"한다.
프로그램 카운터 (명령 카운터) (5061)은 실행될 현재 명령의 주소를 추적한다. z/ Architecture 프로세서 내 하나의 프로그램 카운터는 64 비트이고 이전 주소 지정 한계들 (addressing limits)을 지원하기 위해 31 또는 24 비트로 잘려질 수 있다 (truncated). 프로그램 카운터는 통상적으로 컴퓨터의 PSW (프로그램 상태 워드)에 구현되어, 그것이 문맥 스위치하는 (context switching) 동안 지속되도록 한다. 그리하여, 프로그램 카운터값 을 갖는, 진행중인 하나의 프로그램은, 예를 들어, 운영 체제에 의해 중단될 수 있다 (interruptred) (프로그램 환경으로부터 운영 체제 환경으로의 문맥 스위치). 프로그램이 활성화되지 않을 때, 프로그램의 PSW는 프로그램 카운터 값을 유지하고, 운영 체제가 실행 중일 때 운영 체제의 (PSW내) 프로그램 카운터가 사용된다. 통상적으로, 상기 프로그램 카운터는 현재 명령의 바이트 수와 동일한 양으로 증가한다. 감소된 명령 세트 컴퓨팅 (Reduced Instruction Set Computing, (RISC)) 명령들은 통상적으로 고정 길이이고, 한편 콤플렉스 명령 세트 컴퓨팅 (Complex Instruction Set Computing, (CISC)) 명령들은 통상적으로 가변 길이이다. IBM z/ Architecture의 명령들은 2, 4 또는 6 바이트의 길이를 갖는 CISC 명령들이다. 상기 프로그램 카운터 (5061)은, 예를 들어, 분기 명령의 분기 채택 연산 (branch taken operation) 또는 문맥 스위치 연산에 의해 변경된다. 문맥 스위치 연산에서, 현재의 프로그램 카운터 값은 실행되고 있는 프로그램에 관한 상태 정보 (예를 들어, 조건 코드들과 등가)와 함께 프로그램 상태 워드에 세이브되고 (saved), 실행될 새로운 프로그램 모듈의 명령을 가리키는 새로운 프로그램 카운터 값이 로드된다. 프로그램 카운터 (5061)내에 분기 명령의 결과를 로드함으로써 프로그램이 결정을 내리거나 그 프로그램내에서 루프를 돌도록 허용하기 위해, 분기 채택 연산 (branch taken operation)이 수행된다.
통상적으로 하나의 명령 페치 유닛 (5055)는 프로세서 (5026)을 대신하여 명령들을 페치하기 위해 채용된다. 상기 페치 유닛은 "다음 순차 명령들"이나, 분기 채택 명령들의 타겟 명령들, 또는 문맥 스위치에 뒤이은 프로그램의 첫번째 명령들을 페치한다.
현대 명령 (Modern Instruction) 페치 유닛들은 프리페치된 (prefetched) 명령들이 사용될 수 있는 가능성에 기초하여 추론적으로 명령들을 프리페치하는 프리페치 기술들을 흔히 채용한다. 예를 들어, 페치 유닛은 16 바이트의 명령 ― 이는 그 다음 순차 명령 및 그 이후 순차 명령들의 추가 바이트들을 포함함 ― 을 페치할 수 있다.
상기 페치된 명령들이 이제 프로세서 (5026)에 의해 실행된다. 하나의 실시예에서, 페치된 명령(들)은 상기 페치 유닛의 디스패치 유닛 (5056)으로 보내진다. 상기 디스패치 유닛은 명령(들)을 디코드하고, 디코드된 명령(들)에 관한 정보를 적절한 유닛들 (5057, 5058, 5060)으로 전달한다. 실행 유닛 (5057)은 통상적으로 명령 페치 유닛 (5055)로부터 디코드된 산술 명령들 (arithmetic instructions)에 관한 정보를 수신할 것이고, 그 명령의 오피코드에 따라 오퍼랜드들에 대한 산술 동작들 (arithmetic operations)을 수행할 것이다. 오퍼랜드들은 바람직하게도 메모리 (5025), 아키텍처화된 레지스터들 (5059)로부터 또는 실행되고 있는 명령의 즉시 필드 (immediate field)로부터 실행 유닛 (5057)에 제공된다. 저장될 때, 실행의 결과들은 메모리 (5025), 레지스터들 (5059)에 또는 다른 머신 하드웨어 (예를 들어, 제어 레지스터들, PSW 레지스터들등)에 저장된다.
통상적으로 하나의 프로세서 (5026)은 명령의 기능을 실행하기 위한 하나 또는 그 이상의 유닛들 (5057, 5058, 5060)을 갖는다. 도 12a를 참조하면, 실행 유닛 (5057)은 인터페이싱 로직 (5071)을 거쳐서 아키텍처화된 범용 레지스터들 (5059), 디코드/디스패치 유닛 (5056), 로드 저장 유닛 (5060), 및 기타 (5065) 프로세서 유닛들과 통신할 수 있다. 실행 유닛 (5057)은, 산술 로직 유닛 (arithmetic logic unit, ALU) (5066)이 동작할 정보를 보유하기 위해 몇몇의 레지스터 회로들 (5067, 5068, 5069)을 채용할 수 있다. 상기 ALU는 논리곱 (AND), 논리합 (OR) 및 배타논리합 (XOR), 로테이트 (rotate) 및 시프트 (shift)와 같은 논리 기능뿐만 아니라 더하기, 빼기, 곱하기 및 나누기와 같은 산술 동작들을 수행한다. 바람직하게도 상기 ALU는 설계에 종속적인 특수한 동작들을 지원한다. 기타 회로들은 예를 들어 조건 코드들 및 복구 지원 로직을 포함하는 다른 아키텍처화된 퍼실리티들 (5072)를 제공할 수 있다. 통상적으로 ALU 동작의 결과는 출력 레지스터 회로 (5070)에 홀드 (hold)되고, 이 출력 레지스터 회로 (5070)은 다양한 기타 처리 기능들에 그 결과를 전달할 수 있다. 프로세서 유닛들의 배열 방식 (arrangement)은 다양하며, 본 설명은 본 발명의 한 실시예에 관한 대표적인 이해를 제공하려는 의도일 뿐이다.
예를 들어, ADD 명령은 산술 및 논리 기능을 갖는 실행 유닛 (5057)에서 실행될 것이고, 한편 예를 들어 부동 소숫점 (floating point) 명령은 특수한 부동 소숫점 능력을 갖는 부동 소숫점 실행에서 실행될 것이다. 바람직하게도, 실행 유닛은 오퍼랜드들에 관한 오피코드 정의 기능 (opcode defined function)을 수행함으로써 명령에 의해 식별된 오퍼랜드들에 관해 연산한다. 예를 들어, ADD 명령은 그 명령의 레지스터 필드들에 의해 식별되는 두 개의 레지스터들 (5059)에서 발견되는 오퍼랜드들에 관해 실행 유닛 (5057)에 의해 실행될 수 있다.
실행 유닛 (5057)은 두 개의 오퍼랜드들에 관해 산술 덧셈 (arithmetic addition)을 수행하고 그 결과를 제3 오퍼랜드에 저장하며, 여기서, 제3 오퍼랜드는 제3 레지스터 또는 두 개의 소스 레지스터들 중 하나일 수 있다. 바람직하게도 실행 유닛은 산술 로직 유닛 (ALU) (5066)을 이용하며 이 ALU (5066)은 더하기, 빼기, 곱하기, 나누기중 어떤 것이든지 포함하는 대수 함수들 (algebraic functions) 뿐만아니라 시프트 (Shift), 로테이트 (Rotate), 논리곱 (And), 논리합 (Or) 및 배타논리합 (XOR)과 같은 다양한 논리 함수들을 수행할 수 있다. 일부 ALU들 (5066)은 스칼라 연산들을 위해 설계되며 일부는 부동 소숫점을 위해 설계된다. 데이터는 아키텍처에 따라 빅 엔디언 (Big Endian) (여기서 최하위 바이트 (least significant byte)는 가장 높은 바이트 주소에 있음) 또는 리틀 엔디언 (Little Endian) (여기서 최하위 바이트는 가장 낮은 바이트 주소에 있음)일 수 있다. IBM z/ Architecture는 빅 엔디언이다. 부호달린 필드들 (signed fields)은 아키텍처에 따라, 부호 (sign) 및 사이즈, 1의 보수 또는 2의 보수일 수 있다. 2의 보수에서 음의 값 또는 양의 값은 단지 ALU내에서 덧셈만을 필요로 하므로, ALU가 뺄셈 능력을 설계할 필요가 없다는 점에서 2의 보수가 유리하다. 숫자들은 일반적으로 속기 (shorthand)로 기술되는데, 12 비트 필드는 예를 들어, 4,096 바이트 블록의 주소를 정의하고 일반적으로 4 Kbyte (Kilo-byte) 블록으로 기술된다.
도 12b를 참조하면, 분기 명령을 실행하기 위한 분기 명령 정보는 통상적으로 분기 유닛 (5058)으로 보내지는데, 이 분기 유닛 (5058)은 다른 조건부 연산들 (conditional operations)이 완료되기 전에 그 분기의 결과를 예측하도록 분기 이력 테이블 (5082)과 같은 분기 예측 알고리듬을 흔히 채용한다. 현재 분기 명령의 타겟은, 그 조건부 연산들이 완료되기 전에 페치되고 추론적으로 실행될 것이다. 상기 조건부 연산들이 완료될 때, 추론적으로 실행된 분기 명령들은 조건부 연산 및 추론된 결과의 조건들에 기초하여 완료되거나 폐기된다 (discarded). 통상적인 분기 명령은, 만약 그 조건 코드들이 분기 명령의 분기 요건을 충족한다면, 조건 코드들을 테스트하고 타겟 주소로 분기할 수 있고, 타겟 주소는, 예를 들어, 레지스터 필드들 또는 그 명령의 즉시 필드에서 발견되는 수들을 포함하는 몇 개의 수들에 기초하여 계산될 수 있다. 상기 분기 유닛 (5058)은 복수의 입력 레지스터 회로들 (5075, 5075, 5077) 및 출력 레지스터 회로 (5080)을 갖는 ALU (5074)를 채용할 수 있다. 상기 분기 유닛 (5058)은, 예를 들어, 범용 레지스터들 (5059), 디코드 디스패치 유닛 (5056) 또는 기타 회로들 (5073)과 통신할 수 있다.
명령들 그룹의 실행은 다양한 이유들로 인터럽트될 수 있는데, 이러한 이유들에는, 예를 들어, 운영 체제에 의해 개시되는 문맥 스위치, 문맥 스위치를 초래하는 프로그램 예외 또는 오류, 문맥 스위치 또는 (멀티-쓰레드 환경에서) 복수의 프로그램들의 멀티-쓰레딩 활동을 초래하는 I/O 인터럽션 신호가 포함된다. 바람직하게도 문맥 스위치 액션은 현재 실행중인 프로그램에 관한 상태 정보 (state information)를 세이브하고, 이제 호출되고 있는 또 다른 프로그램에 관한 상태 정보를 로드한다. 상태 정보는, 예를 들어, 하드웨어 레지스터들 또는 메모리에 저장될 수 있다. 바람직하게도 상태 정보는 실행될 다음 명령, 조건 코드들, 메모리 변환 정보 및 아키텍처화된 레지스터 컨텐트를 가리키는 프로그램 카운터 값을 포함한다. 문맥 스위치 활동은, 하드웨어 회로들, 응용프로그램들, 운영 체제 프로그램들 또는 펌웨어 코드 (마이크로코드, 피코-코드 또는 라이센스된 내부 코드 (LIC)) 단독으로 또는 이것들의 조합으로 실행될 수 있다.
프로세서는 명령 정의 방법들 (instruction defined methods)에 따라 오퍼랜드들에 액세스한다. 상기 명령은 명령의 일부분값을 사용하는 즉시 오퍼랜드 (immediate operand)를 제공할 수 있고, 범용 레지스터들 또는 특수 목적용 레지스터들 (예를 들어, 부동 소숫점 레지스터들)을 분명하게 가리키는 하나 또는 그 이상의 레지스터 필드들을 제공할 수 있다. 상기 명령은 오피코드 필드에 의해 오퍼랜드들로서 식별되는 암시 레지스터들 (implied registers)을 이용할 수 있다. 상기 명령은 오퍼랜드들에 대한 메모리 위치들을 이용할 수 있다. 오퍼랜드의 메모리 위치는 레지스터, 즉시 필드 (immediate field), 또는 레지스터들과 즉시 필드의 조합에 의해 제공될 수 있고, 이는 z/ Architecture 장 변위 (long displacement) 퍼실리티가 전형적인 예이며, 여기서 명령은 베이스 레지스터, 인덱스 레지스터 및 즉시 필드 (변위 필드) - 이것들은 예를 들어 메모리에서 오퍼랜드의 주소를 제공하기 위해 함께 더해짐 - 를 정의한다. 만약 달리 표시되지 않는다면, 여기서 위치는 통상적으로 메인 메모리 (메인 스토리지)내 위치를 암시한다.
도 12c를 참조하면, 프로세서는 로드/저장 유닛 (5060)을 사용하여 스토리지에 액세스한다. 상기 로드/저장 유닛 (5060)은 메모리 (5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터 (5059) 또는 또다른 메모리 (5053) 위치에 오퍼랜드를 로드함으로써 로드 동작을 수행할 수 있고, 또는 메모리 (5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터 (5059) 또는 또다른 메모리 (5053) 위치로부터 획득된 데이터를 메모리 (5053)내 타겟 오퍼랜드 위치에 저장함으로써 저장 동작을 수행할 수 있다. 상기 로드/저장 유닛 (5060)은 추론적 (speculative)일 수 있고, 명령 순서에 비해 다른 (out-of-order) 순서로 메모리에 액세스할 수 있지만, 로드/저장 유닛 (5060)은 명령들이 순서대로 실행된 것으로 프로그램들에 대한 외관 (appearance)을 유지할 것이다. 로드/저장 유닛 (5060)은 범용 레지스터들 (5059), 디코드/디스패치 유닛 (5056), 캐시/메모리 인터페이스 (5053) 또는 기타 엘리먼트들 (5083)과 통신할 수 있고, 스토리지 주소들을 계산하기 위해 그리고 순서대로 동작들을 유지하기 위한 파이프라인 시퀀싱을 제공하기 위해 디코드 레지스터 회로들, ALU들 (5085) 및 제어 로직 (5090)을 포함한다. 일부 동작들은 순서가 바뀔 수 있으나, 이 기술 분야에서 잘 알려진 바와 같이, 로드/저장 유닛은 순서가 바뀐 동작들이 그 프로그램에 순서대로 수행된 것처럼 나타나도록 하는 기능을 제공한다.
바람직하게도 응용프로그램이 "보는 (sees)" 주소들은 흔히 가상 주소들로서 불린다. 가상 주소들은 때로는 "논리적 주소들 (logical addresses)" 및 "유효 주소들 (effective addresses)"로 불린다. 이들 가상 주소들은 다양한 동적 주소 변환 (DAT) 기술들중 하나에 의해 물리적 메모리 위치로 다시 보내진다는 점에서 가상인데 상기 다양한 DAT 기술들에는, 단순히 오프셋 값으로 가상 주소를 프리픽싱 (prefixing)하는 것, 하나 또는 그 이상의 변환 테이블들을 통해 가상 주소를 변환하는 것이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니고 바람직하게도 변환 테이블들은 적어도 세그먼트 테이블 및 페이지 테이블만을 또는 이것들의 조합을 포함하며, 바람직하게도, 세그먼트 테이블은 페이지 테이블을 가리키는 엔트리를 갖는다. 상기 z/ Architecture에서는, 변환의 계층 (hierarchy of translation)이 제공되는데, 이 변환의 계층에는 영역 제1 테이블, 영역 제2 테이블, 영역 제3 테이블, 세그먼트 테이블 및 선택적인 페이지 테이블이 포함된다. 주소 변환의 수행은 흔히 변환 색인 버퍼 (TLB)를 이용하여 향상되는데, 이 TLB는 연관된 물리적 메모리 위치에 가상 주소를 맵핑하는 엔트리들을 포함한다. 상기 엔트리들은, DAT가 변환 테이블들을 사용하여 가상 주소를 변환할 때, 생성된다. 후속적으로 가상 주소를 사용할 때 느린 순차적인 변환 테이블 액세스들보다 오히려 빠른 TLB의 엔트리를 이용할 수 있다. TLB 컨텐트는 LRU (Least Recently used)를 포함하는 다양한 대체 알고리듬들에 의해 관리될 수 있다.
프로세서가 멀티-프로세서 시스템의 프로세서인 경우, 각각의 프로세서는 I/O, 캐시들, TLB들 및 메모리와 같은 공유 자원들 (shared resources)을 일관성 차원에서 (for coherency) 상호잠금 (interlock)을 유지하는 역할을 한다. 통상적으로, "스누프" 기술들은 캐시 일관성을 유지하는데 이용될 것이다. 스누프 환경에서, 각각의 캐시 라인은 공유를 용이하게 하기 위해, 공유 상태 (shared state), 독점 상태 (exclusive state), 변경된 상태 (changed state), 무효 상태 (invalid state)중 어느 하나에 있는 것으로 표시될 수 있다.
I/O 유닛들 (5054, 도 11)은 프로세서에 주변 기기들에 연결하기 위한 수단을 제공하는데, 예를 들어, 그 주변 기기에는 테이프, 디스크, 프린터, 디스플레이 및 네트워크가 포함된다. I/O 유닛들은 흔히 소프트 드라이버들에 의해 컴퓨터 프로그램에 제공된다. IBM®의 System z와 같은 메인프레임들에서, 채널 어댑터들 및 오픈 시스템 어댑터들은 운영 체제와 주변 기기들 사이의 통신을 가능하게 하는 메인프레임의 I/O 유닛들이다.
나아가서, 기타 형태의 컴퓨팅 환경들도 본 발명의 하나 또는 그 이상의 실시예들로부터 이득을 얻을 수 있다. 하나의 예로서, 환경 (environment)은 에뮬레이터 (예를 들어, 소프트웨어 또는 다른 에뮬레이션 메커니즘들)를 포함할 수 있으며, 이 에뮬레이터에서 특정 아키텍처 (예를 들어, 명령 실행, 주소 변환과 같은 아키텍처화된 기능들 및 아키텍처화된 레지스터들을 포함함) 또는 그것의 서브세트 (subset)가 에뮬레이트된다 (예를 들어, 프로세서 및 메모리를 갖는 네이티브 컴퓨터 시스템상에서). 이러한 환경에서, 비록 그 에뮬레이터를 실행하는 컴퓨터가 에뮬레이트되고 있는 능력들과는 다른 아키텍처를 가질 수 있지만, 에뮬레이터의 하나 또는 그 이상의 에뮬레이션 기능들은 본 발명의 하나 또는 그 이상의 특징들을 구현할 수 있다. 한 예로서, 에뮬레이션 모드에서, 에뮬레이트되고 있는 특정 명령 또는 동작은 디코드되고, 적절한 에뮬레이션 기능이 개별 명령 또는 동작을 구현하도록 만들어진다.
에뮬레이션 환경에서, 호스트 컴퓨터는, 예를 들어, 명령들 및 데이터를 저장하는 메모리, 메모리로부터 명령들을 페치하고 또한 선택적으로 그 페치된 명령을 위한 로컬 버퍼링을 제공하는 명령 페치 유닛, 페치된 명령들을 수신하고 페치된 명령들의 형태를 결정하는 명령 디코드 유닛 및 명령들을 실행하는 명령 실행 유닛을 포함한다. 실행은 메모리로부터 레지스터 내에 데이터를 로드하는 것; 레지스터로부터 메모리로 다시 데이터를 저장하는 것; 또는 디코드 유닛에 의해 결정된 바와 같이, 산술 또는 논리 연산의 몇몇 형태를 수행하는 것을 포함할 수 있다. 한 예에서, 각각의 유닛은 소프트웨어에서 구현된다. 예를 들어, 그 유닛들에 의해 수행되고 있는 연산들은 에뮬레이터 소프트웨어 내에서 하나 또는 그 이상의 서브루틴들로서 구현된다.
더 구체적으로, 메인프레임에서, 아키텍처화된 머신 명령들은 프로그래머들, 대개는 오늘날의 "C" 프로그래머들에 의해, 흔히 컴파일러 어플리케이션 (compiler application)으로서 사용되고 있다. 스토리지 매체에 저장되는 이들 명령들은 원래 (natively) z/ Architecture IBM® 서버에서 또는 이와는 다르게 다른 아키텍처들을 실행하는 머신들에서 실행될 수 있다. 그것들은 기존의 그리고 장래의 IBM® 메인프레임 서버들에서 그리고 IBM®의 다른 머신들 (예를 들어, 파워 시스템 서버들 및 시스템 x® 서버들)상에서 에뮬레이트될 수 있다. 그것들은 IBM®, Intel®, AMDTM 및 기타 회사에 의해 제조된 하드웨어를 사용하는 광범위한 머신들상에서 리눅스를 실행하는 머신들에서 실행될 수 있다. 또한, z/ Architecture하 그 하드웨어상에서의 실행이외에, Hercules, UMX, 또는 FSI (Fundamental Software, Inc) ― 여기서 일반적으로 실행은 에뮬레이션 모드에 있음 ― 에 의해 에뮬레이션을 사용하는 머신들뿐만 아니라 리눅스도 사용될 수 있다. 에뮬레이션 모드에서, 에뮬레이션 소프트웨어는 네이티브 프로세서에 의해 실행되어 에뮬레이트된 프로세서의 아키텍처를 에뮬레이트한다.
네이티브 프로세서 (native processor)는 통상적으로 에뮬레이트된 프로세서의 에뮬레이션을 수행하기 위해 펌웨어 (firmware) 또는 네이티브 운영 체제를 포함하는 에뮬레이션 소프트웨어를 실행한다. 상기 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처의 명령들을 페치하고 실행하는 역할을 한다. 상기 에뮬레이션 소프트웨어는 명령 범위들 (instruction boundaries)을 추적하기 위해 에뮬레이트된 프로그램 카운터를 유지한다. 상기 에뮬레이션 소프트웨어는 한 번에 하나 또는 그 이상의 에뮬레이트된 머신 명령들을 페치하여, 하나 또는 그 이상의 그 에뮬레이트된 머신 명령들을 네이티브 프로세서에 의해 실행하기 위한 네이티브 머신 명령들의 대응 그룹으로 변환시킬 수 있다. 이들 변환된 명령들은 캐시되어 더 빠른 변환이 수행될 수 있도록 할 수 있다. 그럼에도 불구하고, 에뮬레이션 소프트웨어는, 운영 체제들 및 에뮬레이트된 프로세서를 위해 작성된 응용프로그램들이 정확하게 동작하도록 보장하기 위해, 그 에뮬레이트된 프로세서 아키텍처의 아키텍처 규칙들을 유지해야 한다. 나아가서, 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처에 의해 식별된 자원들을 제공해야 하며 ― 이 자원들에는 제어 레지스터들, 범용 레지스터들, 부동 소숫점 레지스터들, 예를 들어 세그먼트 테이블들 및 페이지 테이블들을 포함하는 동적 주소 변환 기능, 중단 메커니즘들, 문맥 스위치 메커니즘들, TOD (Time of Day) 클록들 및 I/O 서브시스템들에 대한 아키텍처화된 인터페이스들이 포함되고 ― 그리하여 운영 체제 또는 에뮬레이트된 프로세서상에서 실행되도록 지정된 응용프로그램이 에뮬레이션 소프트웨어를 갖는 네이티브 프로세서상에서 실행될 수 있도록 한다.
에뮬레이트되고 있는 특정 명령은 디코드되고, 개별 명령의 기능을 수행하기 위해 서브루틴이 호출 (call)된다. 에뮬레이트된 프로세서의 기능을 에뮬레이트하는 에뮬레이션 소프트웨어 기능은, 예를 들어, "C" 서브루틴 또는 드라이버, 또는 특정 하드웨어를 위해 드라이브를 제공하는 몇몇 다른 방법들로 구현되며, 이는 바람직한 실시예의 설명을 이해한 후 이 기술 분야에서 통상의 지식을 가진 자들이 도출해 낼 수 있을 것이다. 여러 가지 소프트웨어 및 하드웨어 에뮬레이션 특허들은 ― 예를 들어, Beausoleil외 발명의 미국 특허 (Letters Patent) 제5,551,013호 "하드웨어 에뮬레이션을 위한 멀티프로세서 (Multiprocessor for Hardware Emulation)"; Scalzi외 발명의 미국 특허 제6,009,261호 "타겟 프로세서상에서 호환가능하지 않은 명령들을 에뮬레이트하기 위한 저장된 타겟 루틴들의 전처리 (Preprocessing of Stored Target Routines for Emulating Incompatible Instructions on a Target Processor)"; Davidian외 발명의 미국 특허 제5,574,873호 "게스트 명령들을 에뮬레이트하는 직접 액세스 에뮬레이션 루틴들에 대한 게스트 명령을 디코드하는 것 (Decoding Guest Instruction to Directly Access Emulation Routines that Emulate the Guest Instructions)"; Gorishek외 발명의 미국 특허 제6,308,255호 "시스템에서 비-네이티브 코드를 실행할 수 있도록 하는 코프로세서 지원에 사용되는 대칭형 멀티프로세싱 버스 및 칩세트 (Symmetrical Multiprocessing Bus and Chipset Used for Coprocessor Support Allowing Non-Native Code to Run in a System)"; Lethin외 발명의 미국 특허 제6,463,582호 "아키텍처 에뮬레이션을 위한 동적 최적화 객체 코드 변환 및 동적 최적화 객체 코드 변환 방법 (Dynamic Optimizing Object Code Translator for Architecture Emulation and Dynamic Optimizing Object Code Translation Method)"; Eric Traut 및 다수인 발명의 미국 특허 제5,790,825호 "호스트 명령들의 동적 리컴필레이션을 통해 호스트 컴퓨터상에서 게스트 명령들을 에뮬레이트하기 위한 방법 (Method for Emulating Guest Instructions on a Host Computer Through Dynamic Recompilation of Host Instructions)" - 이들의 각각은 이제 아래 그의 전체를 참조함으로써 사용됨) 등이 포함됨 - 이러한 것들로 한정되는 것은 아님 ― 이 기술 분야에서 통상의 지식을 가진 자들이 이용할 수 있는 타겟 머신에 대한 다른 머신을 위해 아키텍처화된 명령 형태의 에뮬레이션을 달성하는 알려진 다양한 방법들을 예시하고 있다.
도 13에서, 호스트 아키텍처의 호스트 컴퓨터 시스템 (5000')을 에뮬레이트하는 에뮬레이트된 호스트 컴퓨터 시스템 (5092)의 예가 제공된다. 상기 에뮬레이트된 호스트 컴퓨터 시스템 (5092)에서, 호스트 프로세서 (CPU) (5091)은 에뮬레이트된 호스트 프로세서 (또는 가상 호스트 프로세서)이고 호스트 컴퓨터 (5000')의 프로세서 (5091)의 네이티브 명령 세트 아키텍처 (native instruction set architecture)와는 다른 네이티브 명령 세트 아키텍처를 갖는 에뮬레이션 프로세서 (5093)을 포함한다. 상기 에뮬레이트된 호스트 컴퓨터 시스템 (5092)은 에뮬레이션 프로세서 (5093)가 액세스가능한 메모리 (5094)를 갖는다. 상기 실시예에서, 메모리 (5094)는 호스트 컴퓨터 메모리 (5096) 부분과 에뮬레이션 루틴들 (5097) 부분으로 분할된다. 상기 호스트 컴퓨터 메모리 (5096)은 호스트 컴퓨터 아키텍처에 따라 에뮬레이트된 호스트 컴퓨터 (5092)의 프로그램들에 이용 가능할 수 있다. 상기 에뮬레이션 프로세서 (5093)은 에뮬레이트된 프로세서 (5091)의 명령이외의 아키텍처의 아키텍처화된 명령 세트의 네이티브 명령들, 즉 에뮬레이션 루틴들 메모리 (5097)로부터 획득된 네이티브 명령들을 실행하며, 순차 & 액세스/디코드 루틴 ― 이는 액세스되는 호스트 명령의 기능을 에뮬레이트하기 위해 네이티브 명령 실행 루틴을 결정하기 위해 액세스되는 호스트 명령(들)을 디코드할 수 있음 ― 에서 획득되는 하나 또는 그 이상의 명령(들)을 채용함으로써 호스트 컴퓨터 메모리 (5096)내 프로그램으로부터 실행하기 위한 호스트 명령을 액세스할 수 있다. 호스트 컴퓨터 시스템 (5000') 아키텍처에 대하여 정의되는 다른 퍼실리티들이 아키텍처화된 퍼실리티 루틴들 (architected facilities routines)에 의해 에뮬레이트될 수 있는데, 이러한 것들에는, 예를 들어, 범용 레지스터들, 제어 레지스터들 (control registers), 동적 주소 변환 (dynamic address translation) 및 I/O 서브시스템 지원 및 프로세서 캐시 등과 같은 퍼실리티들이 포함된다. 상기 에뮬레이션 루틴들 (emulation routines)은 또한 에뮬레이션 프로세서 (5093)에서 이용가능한 기능들 (예를 들어, 범용 레지스터들 및 가상 주소들의 동적 변환)을 이용하여 에뮬레이션 루틴들의 성능을 향상시킬 수 있다. 또한 특수 하드웨어 (special hardware) 및 오프-로드 엔진들 (off-load engines)이 제공되어 호스트 컴퓨터 (5000')의 기능을 에뮬레이트함에 있어서 프로세서 (5093)을 도울 수 있다.
본 명세서 내에 사용되는 용어는 단지 특정 실시예들을 기술할 목적으로 사용된 것이지 본 발명을 한정하려는 의도로 사용된 것은 아니다. 본 명세서에서 사용되는 바와 같이, 단수 형태는 달리 명백히 명시되어 있지 않으면, 복수 형태도 또한 포함하는 것으로 의도된다. 또한, "포함하다" 및/또는 "포함하는"이라는 용어들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이것들의 그룹들의 존재 또는 부가를 배제하는 것은 아니라는 것이 이해되어야 할 것이다.
아래의 청구항들에서 대응 구조들, 재료들, 동작들, 및 모든 수단들 또는 단계들 플러스 기능 구성 엘리먼트들의 균등물들 (equivalents of all means or step plus function elements)이, 만약 존재한다면, 이들은 구체적으로 청구된 다른 청구 엘리먼트들과 조합하는 기능을 수행하기 위한 모든 구조, 재료 또는 동작을 포함하도록 의도된 것이다. 본 발명의 하나 또는 그 이상의 특징들에 관한 설명은 예시와 설명의 목적을 위해 제공된 것이며, 이것이 전부라거나 또는 개시된 형태내의 발명에 한정된다는 것을 의도하는 것은 아니다. 본 발명의 범위를 벗어남이 없이 많은 수정들과 변경들이 이 분야에서 통상의 지식을 가진 자들에게는 자명할 것이다. 상기 실시예는 본 발명의 원리와 실제적 응용을 가장 잘 설명하기 위해서, 그리고 이 분야에서 통상의 지식을 가진 자들이 사용하고자 하는 특정 용도에 적합하도록 다양한 변형들을 갖는 다양한 실시예들에 대해 본 발명을 이해할 수 있도록 하기 위해서 선택되고 설명되었다.
23장. 벡터 열 명령들
벡터 열 퍼실리티
명령들
달리 명시되지 않는 한, 모든 오퍼랜드들은 벡터-레지스터 오퍼랜드들이다. 어셈블러 문법 (assembler syntax)에서 "V"는 벡터 오퍼랜드를 가리킨다.
Figure pct00001
벡터 모든 등가 발견 (VECTOR FIND ANY EQUAL)
Figure pct00002
좌에서 우로 진행할 때, 제2 오퍼랜드의 모든 무부호 이진수 정수 엘리먼트는 제3 오퍼랜드 각각의 무부호 이진수 정수 엘리먼트와 같은지 비교되고 만약 제로 탐색 플래그 (flag)가 M5 필드에 세트되면 선택적으로 0이 된다.
만약 M5 필드내 결과 형태 (Result Type (RT)) 플래그가 0이면, 제3 오퍼랜드내 어떤 엘리먼트, 또는 선택적으로 0과 매치되는 제2 오퍼랜드내 각각의 엘리먼트에 대해, 제1 오퍼랜드내 대응하는 엘리먼트의 비트 위치들이 1들로 세트되고, 그렇지 않으면 그들은 0으로 세트된다.
만약 M5 필드내 결과 형태 (RT) 플래그가 1이면, 제3 오퍼랜드내 하나의 엘리먼트, 또는 0과 매치되는 제2 오퍼랜드내 최좌측 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다.
각각의 명령은 하나의 확장된 연상 기호 (Extended Mnemonic) 섹션을 갖는데 이것은 제안된 확장된 연상 기호들 (recommended extended mnemonics) 및 그들의 대응하는 머신 어셈블러 신택스 (syntax)를 기술한다.
프로그래밍 노트: 조건 코드를 선택적으로 세트하는 모든 명령들에 대하여, 만약 상기 조건 코드가 세트되면 성능이 떨어질 수 있다.
만약 M5 필드내 결과 형태 (RT) 플래그가 1이고 어떤 바이트도 같지 않거나, 또는 상기 제로 탐색 플래그가 세트된 경우 0으로 나타나면, 벡터내 바이트들 수와 같은 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다.
M4 필드는 엘리먼트 사이즈 컨트롤 (ES)를 명시한다. 상기 엘리먼트 사이즈 (ES) 컨트롤은 벡터 레지스터 오퍼랜드들내 엘리먼트들의 사이즈를 명시한다. 만약 유보 값 (a reserved value)이 명시되면, 명세 예외가 인지된다.
0 - Byte 바이트
1 - Halfword 하프워드
2 - Word 워드
3-15 - Reserved 유보한
M5 필드는 다음의 형태를 갖는다:
Figure pct00003
M5 필드의 비트들은 다음과 같이 정의된다:
Figure pct00004
결과 형태 (RT): 만약 0이면, 각각의 결과 엘리먼트는 상기 엘리먼트에 대한 모든 범위의 비교들의 마스크이다. 만약 1이면, 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 저장되며 0들은 모든 기타 엘리먼트들에 저장된다.
Figure pct00005
제로 탐색 (ZS): 만약 1이면, 제2 오퍼랜드의 각각의 엘리먼트가 또한 0과 비교된다.
Figure pct00006
조건 코드 세트 (CC): 만약 0이면, 상기 조건 코드가 세트되지 않고 불변인 채로 있다. 만약 1이면, 상기 조건 코드는 다음 섹션에서 명시된 것과 같이 세트된다.
특별한 조건들
만일 다음 중 어느 하나가 발생하면 명세 예외 (specification exception)가 인지되고 아무런 조치가 취해지지 않는다.
1. M4 필드는 3-15까지의 값을 포함한다.
2. M5 필드의 비트 0은 0이 아니다.
결과 조건 코드:
만약 CC 플래그가 0이면, 코드는 불변인 채로 있다.
만약 CC 플래그가 1이면, 코드는 다음과 같이 세트된다:
0 만약 ZS-bit가 세트되면, 제2 오퍼랜드 내 0보다 더 낮게 인덱스된 엘리먼트에서 (in a lower indexed element) 매치들은 없었다.
1 제2 오퍼랜드의 일부 엘리먼트들은 제3 오퍼랜드 내 적어도 한 엘리먼트와 매치된다
2 제2 오퍼랜드의 모든 엘리먼트들은 제3 오퍼랜드 내 적어도 한 엘리먼트와 매치되었다
3 제2 오퍼랜드의 어떤 엘리먼트들도 제3 오퍼랜드 내 어떤 엘리먼트들과도 매치되지 않는다
프로그램 예외들:
1 DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00007
벡터-확장 퍼실리티가 설치되지 않은 경우 연산
Figure pct00008
명세 (유보 ES값)
Figure pct00009
처리 제한
확장된 연상 기호:
Figure pct00010
Figure pct00011
벡터 등가 엘리먼트 발견 (VECTOR FIND ELEMENT EQUAL)
Figure pct00012
좌에서 우로 진행할 때, 제2 오퍼랜드의 무부호 이진수 정수 엘리먼트들은 대응하는 제3 오퍼랜드 무부호 이진수 정수 엘리먼트들과 비교된다. 만약 두 엘리먼트들이 같다면, 최좌측 균등 엘리먼트의 제1 바이트의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다. 제로들은 제1 바이트의 남은 바이트들에 저장된다. 만약 어떤 바이트들도 등가로 발견되지 않거나, 또는 제로 비교가 세트될 때 0으로 발견되지 않으면, 이제 상기 벡터내 바이트들 수와 같은 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다. 제로들은 남은 바이트들에 저장된다.
만약 상기 제로 탐색 (ZS) 비트가 M5 필드내 세트되면, 제2 오퍼랜드내의 각각의 엘리먼트가 또한 제로와 같은지 비교된다. 만약 제2 및 제3 오퍼랜드들의 어떤 다른 엘리먼트들이 등가로 발견되기 전에 하나의 제로 엘리먼트가 제2 오퍼랜드에서 발견되면, 제로로 발견된 엘리먼트의 제1 바이트의 바이트 인덱스는 제1 오퍼랜드의 바이트 7에 저장되고 제로들은 모든 다른 바이트 위치들에 저장된다. 만약 상기 조건 코드 세트 (CC) 플래그가 1이면, 이제 상기 조건 코드는 제로로 세트된다.
M4 필드는 엘리먼트 사이즈 컨트롤 (ES)를 명시한다. 상기 엘리먼트 사이즈 컨트롤은 벡터 레지스터 오퍼랜드들내 엘리먼트들의 사이즈를 명시한다. 만약 유보 값이 명시되면, 명세 예외가 인지된다.
0 - Byte 바이트
1 - Halfword 하프워드
2 - Word 워드
3-15 - Reserved 유보한
M5 필드는 다음의 형태를 갖는다:
Figure pct00013
M5 필드의 비트들은 다음과 같이 정의된다:
Figure pct00014
유보한 : 비트들 0-1은 유보되고 0이어야 한다. 그렇지 않으면, 명세 예외가 인지된다.
Figure pct00015
제로 탐색 (ZS): 만약 1이면, 제2 오퍼랜드의 각각의 엘리먼트가 또한 0과 비교된다.
Figure pct00016
조건 코드 세트 (CC): 만약 0이면, 상기 조건 코드는 불변인 채로 있다. 만약 1이면, 상기 조건 코드는 다음 섹션에서 명시된 것과 같이 세트된다.
특별한 조건들
만약 다음 중 어느 것이라도 발생하면 명세 예외가 인지되고 아무런 조치도 취해지지 않는다:
1. M4 필드는 3-15까지의 값을 갖는다.
2. M5 필드의 비트 0-1은 0이 아니다.
결과 조건 코드:
만약 M5 필드의 비트 3이 0으로 세트되면, 코드는 다음과 같이 세트된다:
0 만약 제로 비교 비트가 세트되면, 비교는 어떤 같은 비교들보다 더 작은 인덱스를 갖는 엘리멘트에서 제2 오퍼랜드내의 제로 엘리먼트를 검출하였다.
1 비교는 일부 오퍼랜드들에서 제2 및 제3 오퍼랜드들사이에 매치를 검출하였다. 만약 상기 제로 비교 비트가 세트되면, 이 매치는 상기 제로 비교 엘리먼트보다 적거나 또는 같은 인덱스를 갖는 엘리멘트에서 발생하였다.
2 --
3 어떤 엘리먼트들도 같은지 비교되지 않았다.
만약 M5 필드의 비트 3이 0이면, 코드는 불변인 채로 있다.
프로그램 예외들:
Figure pct00017
DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00018
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00019
명세 (유보 ES값)
Figure pct00020
처리 제한
확장된 연상 기호:
Figure pct00021
프로그래밍 노트:
1. 바이트 인덱스는 어떤 엘리먼트 사이즈에 대해서도 항상 제1 오퍼랜드로 저장된다. 예를 들어, 만약 상기 엘리먼트 사이즈가 하프워드로 세트되고 2차로 인덱스된 하프워드가 같은지 비교된다면, 바이트 인덱스 4가 저장된다.
2. 제3 오퍼랜드는 제로 값을 가진 엘리먼트들을 포함해서는 안된다. 만약 제3 오퍼랜드가 제로를 가지고 그것이 어떤 다른 같은 비교들 전에 제2 오퍼랜드내 제로 엘리먼트와 매치된다면, 제로 비교 비트 세트와 상관없이 조건 코드 1이 세트된다.
벡터 부등 엘리먼트 발견 (VECTOR FIND ELEMENT NOT EQUAL)
Figure pct00022
좌에서 우로 진행할 때, 제2 오퍼랜드의 무부호 이진수 정수 엘리먼트들은 대응하는 제3 오퍼랜드 무부호 이진수 정수 엘리먼트들과 비교된다. 만약 두 엘리먼트들이 부등하다면, 최-좌측 비-동일 엘리먼트의 바이트 인덱스는 제1 오퍼랜드 예를 들어 바이트 7에 배치되며 제로들은 제1 오퍼랜드의 모든 기타 바이트들에 저장된다. 만약 M5 필드내 상기 조건 코드 세트 (CC) 비트가 1로 세트되면, 상기 조건 코드는 어떤 오퍼랜드가 더 큰지 표시하도록 세트된다. 만약 엘리먼트들이 같다면, 이제 상기 벡터 사이즈와 같은 하나의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 배치되며 제로들은 모든 기타 바이트들에 배치된다. 만약 상기 CC 비트가 1이라면, 조건 코드 3이 세트된다.
만약 상기 제로 탐색 (ZS) 비트가 M5 필드내 세트되면, 제2 오퍼랜드 각각의 엘리먼트가 또한 제로와 같은지 비교된다. 만약 제2 오퍼랜드의 어떤 다른 엘리먼트가 등가로 발견되기 전에 하나의 제로 엘리먼트가 제2 오퍼랜드에서 발견되면, 제로로 발견된 엘리먼트의 제1 바이트의 바이트 인덱스는 제1 오퍼랜드의 바이트 7에 저장된다. 제로들은 모든 다른 바이트들에 저장되며 조건 코드는 제로로 세트된다.
M4 필드는 엘리먼트 사이즈 컨트롤 (ES)를 명시한다. 상기 엘리먼트 사이즈 컨트롤은 벡터 레지스터 오퍼랜드들내 엘리먼트들의 사이즈를 명시한다. 만약 유보 값이 명시되면, 명세 예외가 인지된다.
0 - Byte 바이트
1 - Halfword 하프워드
2 - Word 워드
3-15 - Reserved 유보한
M5 필드는 다음의 형태를 갖는다:
Figure pct00023
M5 필드의 비트들은 다음과 같이 정의된다:
Figure pct00024
제로 탐색 (ZS): 만약 1이면, 제2 오퍼랜드의 각각의 엘리먼트가 또한 0과 비교된다.
Figure pct00025
조건 코드 세트 (CC): 만약 0이면, 상기 조건 코드는 세트되지 않으며 불변인 채로 있다. 만약 1이면, 상기 조건 코드는 다음 섹션에서 명시된 것과 같이 세트된다.
특별한 조건들
만약 다음중 어느 하나라도 발생하면 명세 예외가 인지되고 아무런 조치도 취해지지 않는다:
1. 상기 M4 필드는 3-15까지의 값을 갖는다.
2. 상기 M5 필드의 비트 0-1은 0이 아니다.
결과 조건 코드:
만약 M5 필드의 비트 3이 0으로 세트되면, 코드는 다음과 같이 세트된다:
0 만약 제로 비교 비트가 세트되면, 비교는 부등 비교들보다 더 낮은 인덱스 엘리먼트내 두 개의 오퍼랜드들 모두에서 제로 엘리먼트를 검출하였다
1 엘리먼트 미스매치 (mismatch)가 검출되었고 V2내 상기 엘리먼트는 V3내 상기 엘리먼트보다 적다
2 엘리먼트 미스매치 (mismatch)가 검출되었고 V2내 상기 엘리먼트는 V3내 상기 엘리먼트보다 크다
3 모든 엘리먼트들이 같은지 비교되고, 만약 상기 제로 비교 비트가 세트되면, 제2 오퍼랜드내 어떠한 제로 엘리먼트들도 발견되지 않았다.
만약 M5 필드의 비트 3이 0이면, 코드는 불변인 채로 있다.
프로그램 예외들:
Figure pct00026
DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00027
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00028
명세 (유보 ES값)
Figure pct00029
처리 제한
확장된 연상 기호:
Figure pct00030
Figure pct00031
벡터 열 범위 비교 (VECTOR STRING RANGE COMPARE)
Figure pct00032
좌에서 우로 진행할 때, 제2 오퍼랜드의 무부호 이진수 정수 엘리먼트들은 대응하는 제3 및 4 오퍼랜드들내 홀수-짝수쌍의 엘리먼트들에 의하여 정의된 값들의 범위에 비교된다. 제4 오퍼랜드로부터 컨트롤 값과 결합된 값은 수행되어야 할 비교들의 범위를 정의한다. 만약 하나의 엘리먼트가 제3 및 4 오퍼랜드들에 의하여 명시된 어떠한 범위와 매치되면, 그것은 매치된 것으로 간주한다.
만약 M6 필드내 결과 형태 (RT) 플래그가 0이면, 이제 제2 오퍼랜드내 비교되는 엘리먼트에 제1 오퍼랜드내 엘리먼트의 비트 위치들이 1로 세트되고 - 만약 상기 엘리먼트들이 어떠한 상기 범위들과도 매치된다면 -, 그렇지 않으면 그들은 0으로 세트된다.
만약 M6 필드내 결과 형태 (RT) 플래그가 1이면, 제3 및 4 오퍼랜드들에 의하여 명시된 어떠한 범위와 매치되는 제2 오퍼랜드내 제1 엘리먼트의 바이트 인덱스 - ZS 플래그가 1로 세트되면 - 는 제1 오퍼랜드의 바이트 7에 배치되며 제로들은 남은 바이트들에 저장된다. 만약 어떤 엘리먼트들도 매치되지 않으면, 벡터내 바이트들수와 같은 하나의 인덱스가 제1 오퍼랜드의 바이트 7에 배치되며 제로들은 남은 바이트들에 저장된다.
M6 필드내 제로 탐색 (ZS) 플래그는, 만약 1로 세트되면, 제3 및 4 오퍼랜드들에 의하여 제공되는 범위들에 대한 제2 오퍼랜드 엘리먼트들의 0에 대해 비교를 추가할 것이다. 만약 어떤 다른 진정한 비교보다 더 낮은 인덱스 엘리먼트내 제로 비교라면, 상기 조건 코드는 0으로 세트된다.
상기 오퍼랜드들은 M6 필드내 엘리먼트 사이즈 (ES) 제어에 의하여 명시된 사이즈의 엘리먼트들을 포함한다.
제4 오퍼랜드 엘리먼트들은 다음의 형태를 갖는다:
만약 ES가 0과 같다면:
Figure pct00033
만약 ES가 1과 같다면:
Figure pct00034
만약 ES가 2와 같다면:
Figure pct00035
제4 오퍼랜드 엘리멘트들내 비트들은 다음과 같이 정의된다:
Figure pct00036
동등한 (EQ): 1일 때 같은지에 대한 비교가 이루어진다.
Figure pct00037
보다 큰 (GT): 1일 때 더 큰지에 대한 비교가 수행된다.
Figure pct00038
보다 적은 (LT): 1일 때 더 적은지에 대한 비교가 수행된다.
Figure pct00039
모든 기타 비트들은 유보되고 미래 호환성 (compatibility)을 보장하기 위하여 제로가 되어야 한다.
상기 제어 비트들은 어떤 조합에서도 사용할 수 있다. 만약 상기 비트들중 아무 것도 세트되지 않으면, 상기 비교는 항상 거짓 (false) 결과를 가져올 것이다. 만약 모든 비트들이 세트된다면, 상기 비교는 항상 참 (true) 결과를 가져올 것이다.
M5 필드는 엘리먼트 사이즈 컨트롤 (ES)를 명시한다. 상기 엘리먼트 사이즈 컨트롤은 벡터 레지스터 오퍼랜드들내 엘리먼트들의 사이즈를 명시한다. 만약 유보 값이 명시되면, 명세 예외가 인지된다.
0 - Byte 바이트
1 - Halfword 하프워드
2 - Word 워드
3-15 - Reserved 유보한
M6 필드는 다음의 형태를 갖는다:
Figure pct00040
M6 필드의 비트들은 다음과 같이 정의된다:
Figure pct00041
역 결과 (IN): 만약 0이면, 상기 비교는 컨트롤 섹터내 값들의 쌍과 더불어 진행된다. 만약 1이면, 범위들내 비교들 쌍들의 결과는 역전된다 (inverted).
Figure pct00042
결과 형태 (RT): 만약 0이면, 각각의 결과 엘리먼트는 상기 엘리먼트에 대한 모든 범위의 비교들의 마스크이다. 만약 1이면, 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다. 0들은 남은 바이트들에 저장된다.
Figure pct00043
제로 탐색 (ZS): 만약 1이면, 제2 오퍼랜드의 각각의 엘리먼트가 또한 0에 비교된다.
Figure pct00044
조건 코드 세트 (CC): 만약 0이면, 상기 조건 코드가 세트되지 않고 불변인 채로 있다. 만약 1이면, 상기 조건 코드는 다음 섹션에서 명시된 것과 같이 세트된다.
특별한 조건들
만약 다음중 어느 하나라도 발생하면 명세 예외가 인지되고 아무런 조치도 취해지지 않는다:
1. M4 필드는 3-15까지의 값을 갖는다.
결과 조건 코드:
0 만약 ZS가 1이면 제로가 어떤 비교보다 더 낮게 인덱스된 엘리먼트에서 발견된다
1 비교가 발견됨
2 --
3 비교가 발견되지 않음
프로그램 예외들:
Figure pct00045
DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00046
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00047
명세 (유보 ES값)
Figure pct00048
처리 제한
확장된 연상 기호:
Figure pct00049
Figure pct00050
블록 경계로 카운트를 로드함 (LOAD COUNT TO BLOCK BOUNDARY)
Figure pct00051
특정한 블록 경계를 가로지르지 않고 제2 오퍼랜드 위치로부터 로드가 가능한 바이트들의 수를 포함하고, 16에 캡된 (capped at sixteen), 32-비트 무부호 이진수 정수가 제1 오퍼랜드내에 배치된다.
상기 변위는 12-비트 무부호 정수로서 취급된다.
상기 제2 오퍼랜드 어드레스는 데이터를 어드레스하기 위하여 사용되지 않는다.
M3 필드는 로드되는 가능한 바이트들의 수를 계산하기 위해서 블록 경계 사이즈에 관하여 CPU에 신호를 보내도록 (signal) 사용되는 코드를 명시한다. 만약 유보 값이 명시되면, 명세 예외가 인지된다.
코드 경계
0 64-바이트
1 128-바이트
2 256-바이트
3 512-바이트
4 lK-바이트
5 2K-바이트
6 4K-바이트
7-15 유보한
결과 조건 코드:
0 오퍼랜드 1은 16이다
1 --
2 --
3 오퍼랜드 1은 16보다 적다
결과 조건 코드:
프로그램 예외들:
Figure pct00052
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00053
명세
프로그래밍 노트: LOAD COUNT TO BLOCK BOUNDARY는 VECTOR LOAD TO BLOCK BOUNDARY와 함께 사용될 것으로 기대되는데 이것은 로드된 바이트들의 수를 결정한다.
벡터는 VR 엘리먼트로부터 GR을 로드함 (VECTOR LOAD GR FROM VR ELEMENT)
Figure pct00054
M4 필드내에서 ES값에 의하여 명시되고 제2 오퍼랜드 어드레스에 의하여 인덱스되는 제3 오퍼랜드 사이즈의 엘리먼트가 제1오퍼랜드 위치에 배치된다. 제3 오퍼랜드는 벡터 레지스터이다. 제1 오퍼랜드는 범용 (general) 레지스터이다. 만약 제2 오퍼랜드 어드레스에 의하여 명시된 인덱스가 특정한 엘리먼트 사이즈의 제3 오퍼랜드에서 가장 높은 수치가 매겨진 (highest numbered) 엘리먼트보다 크다면, 제1 오퍼랜드내 상기 데이터는 예측불가능하다.
만약 상기 벡터 레지스터가 더블워드보다 작다면, 상기 엘리먼트는 64-비트 범용 레지스터내 우측으로 정렬되고 0들은 남은 비트들을 채운다.
상기 제2 오퍼랜드 어드레스는 데이터를 어드레스하기 위하여 사용되지 않는다; 대신 상기 어드레스의 최우측 12 비트가 제2 오퍼랜드내 엘리먼트의 인덱스를 명시하기 위하여 사용된다.
M4 필드는 엘리먼트 사이즈 컨트롤 (ES)를 명시한다. 상기 엘리먼트 사이즈 컨트롤은 벡터 레지스터 오퍼랜드들내 엘리먼트들의 사이즈를 명시한다. 만약 유보 값이 명시되면, 명세 예외가 인지된다.
0 - Byte 바이트
1 - Halfword 하프워드
2 - Word 워드
3 - Doubleword 더블워드
4-15 - Reserved unchanged. 유보함은 불변함.
결과 조건 코드: 코드는 불변함.
프로그램 예외들:
Figure pct00055
DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00056
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00057
명세 (유보 ES값)
Figure pct00058
처리 제한
확장된 연상 기호:
Figure pct00059
벡터 블록 경계로 로드 (VECTOR LOAD TO BLOCK BOUNDARY)
Figure pct00060
제1 오퍼랜드는 제2 오퍼랜드로부터의 바이트들과 함께 제로 인덱스된 바이트 엘리먼트에서 시작하여 로드된다. 만약 경계 조건을 만나면, 제1 오퍼랜드의 나머지는 예측불가능하다. 액세스 예외들은 로드되지 않은 바이트들 상에서는 인지되지 않는다.
VLBB를 위한 상기 변위는 12-비트 무부호 정수로서 취급된다.
M3 필드는 블록 경계 사이즈에 관하여 CPU에 신호를 보내도록 사용되는 코드를 명시한다. 만약 유보 값이 명시되면, 명세 예외가 인지된다.
코드 경계
0 64-바이트
1 128-바이트
2 256-바이트
3 512-바이트
4 lK-바이트
5 2K-바이트
6 4K-바이트
7-15 유보한
결과 조건 코드: 상기 코드는 불변함.
프로그램 예외들:
Figure pct00061
액세스 (페치, 오퍼랜드 2)
Figure pct00062
DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00063
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00064
명세 (유보 ES값)
Figure pct00065
처리 제한
프로그래밍 노트:
1. 어떤 환경에서는 블록 경계를 지나서 (past) 데이터가 로드될 수 있다. 하지만, 이것은 상기 데이터에 관한 액세스 예외가 없는 경우에만 발생한다.
벡터 저장함 (VECTOR STORE)
Figure pct00066
제1 오퍼랜드내 128-비트 값은 제2 오퍼랜드에 의하여 명시된 스토리지 위치에 저장된다. VST를 위한 변위는 12-비트 무부호 정수로서 취급된다.
결과 조건 코드: 코드는 불변함.
프로그램 예외들:
Figure pct00067
액세스 (저장, 오퍼랜드 2)
Figure pct00068
DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00069
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00070
명세 (유보 ES값)
Figure pct00071
처리 제한
벡터 길이로 저장함 (VECTOR STORE WITH LENGTH)
Figure pct00072
좌에서 우로 진행할 때, 제1 오퍼랜드들로부터의 바이트들은 제2 오퍼랜드 위치에 저장된다. 제3 오퍼랜드를 명시한 범용 레지스터는 32-비트 무부호 정수를 포함하는데, 이는 저장할 가장 높게 인덱스된 바이트를 나타내는 값을 포함한다. 만약 상기 제3 오퍼랜드가 벡터의 가장 높은 바이트 인덱스보다 크거나 또는 같은 값을 포함한다면, 제1 오퍼랜드의 모든 바이트들은 저장된다.
액세스 예외들은 오직 저장된 바이트들 상에서만 인지된다.
VECTOR STORE WITH LENGTH를 위한 변위는 12-비트 무부호 정수로서 취급된다.
결과 조건 코드: 코드는 불변함.
프로그램 예외들:
Figure pct00073
액세스 (저장, 오퍼랜드 2)
Figure pct00074
DXC FE, 벡터 레지스터를 갖는 데이터
Figure pct00075
벡터-확장 퍼실리티가 설치되지 않은 경우의 연산
Figure pct00076
처리 제한
RXB 설명
모든 벡터 명령들은 RXB로 라벨이 된 명령의 비트 36-40에서 필드를 가진다. 이 필드는 모든 벡터 레지스터 지정 오퍼랜드들에 대한 최상위 비트들을 포함한다. 상기 명령에 의하여 명시되지 않은 레지스터 지정을 위한 비트들은 유보되고 0으로 세트되어야 한다; 그렇지 않으면 상기 프로그램은 미래에 조화롭게 동작하지 않을 수 있다. 최상위 비트는 4-비트 레지스터 지정의 좌측과 연관되어 (concatenated) 5-비트 벡터 레지스터 지정을 생성한다.
상기 비트들은 다음과 같이 정의된다:
0. 명령의 비트 8-11내의 벡터 레지스터 지정을 위한 최상위 비트.
1. 명령의 비트 12-15내의 벡터 레지스터 지정을 위한 최상위 비트.
2. 명령의 비트 16-19내의 벡터 레지스터 지정을 위한 최상위 비트.
3. 명령의 비트 32-35내의 벡터 레지스터 지정을 위한 최상위 비트.
벡터 인에이블먼트 컨트롤
벡터 레지스터들 및 명령들은 컨트롤 레지스터 제로에서 벡터 인에이블먼트 컨트롤 (비트 46) 및 AFP-레지스터-컨트롤 (비트 45)가 1로 세트되는 경우에만 사용될 수 있다. 만약 벡터 퍼실리티가 설치되고 벡터 명령이 인에이블먼트 비트들 세트없이 실행된다면, DXC FE 헥스를 갖는 데이터 예외가 인지된다. 만약 상기 벡터 퍼실리티가 설치되지 않으면, 동작 예외가 인지된다.

Claims (20)

  1. 중앙 처리 유닛에서 머신 명령을 실행하기 위한 컴퓨터 프로그램 제품에서, 상기 컴퓨터 프로그램 제품은 처리 회로에 의해서 판독가능하며 방법을 수행하기 위해 상기 처리 회로에 의해서 실행하기 위한 명령들을 저장하는 컴퓨터 판독가능 스토리지 매체를 포함하고, 상기 방법은:
    실행을 위한 머신 명령을, 프로세서에 의해서, 획득하는 단계 (obtaining) 및 상기 머신 명령을 실행하는 단계 (executing)를 포함하고, 상기 머신 명령은 컴퓨터 아키텍처에 따라 컴퓨터 실행을 위해 정의되며, 상기 머신 명령은:
    오피코드 (an opcode)를 제공하기 위한 적어도 하나의 오피코드 필드 - 상기 오피코드는 로드 투 블록 경계 연산 (a load to block boundary operation)을 식별함 -;
    레지스터를 지정하기 위하여 사용되는 레지스터 필드 (a register field) - 상기 레지스터는 제1 오퍼랜드를 포함함 -;
    메인 메모리 내 제2 오퍼랜드의 위치를 찾아 내기 위한 (locating) 적어도 하나의 필드;
    상기 제2 오퍼랜드 블록의 명시된 블록 경계 (a specified block boundary)를 표시하기 위한 블록 경계 사이즈 표시자 (a block boundary size indicator)를 포함하고; 그리고
    상기 머신 명령을 실행하는 단계는: 상기 제2 오퍼랜드의 블록으로부터 가변량의 데이터를 상기 제1 오퍼랜드로 로드하되 상기 블록 내의 데이터만을 상기 제1 오퍼랜드로 로드 되도록 로드하는 단계 (loading)를 포함하고, 상기 로드하는 단계는 상기 제2 오퍼랜드 블록내의 시작 어드레스에서 시작하며, 상기 시작 어드레스는 상기 머신 명령에 의하여 제공되고, 상기 로드하는 단계는 상기 제2 오퍼랜드 블록의 명시된 블록 경계에서 또는 전에 (at or before) 종료되며, 상기 로드되는 가변량의 데이터 (the variable amount of data loaded)는 상기 시작 어드레스 및 상기 명시된 블록 경계에 기초하고, 상기 명시된 블록 경계는 상기 블록 경계 사이즈 표시자에 기초하여 결정되며, 그리고 상기 가변량의 데이터는 (상기 제1 오퍼랜드의 바이트들의 수 또는 상기 명시된 블록 경계까지 로드된 바이트들 수 중에서) 최소인
    컴퓨터 프로그램 제품.
  2. 제 1 항에 있어서, 상기 적어도 하나의 필드는 변위 필드 (a displacement field), 베이스 필드 (a base field) 및 인덱스 필드 (an index field)를 포함하는데, 범용 레지스터들의 위치를 찾아 내기 위한 (locating) 상기 베이스 필드 및 인덱스 필드는 상기 제2 오퍼랜드의 어드레스를 형성하기 위해 상기 변위 필드의 컨텐츠에 추가될 컨텐츠를 가지며, 상기 머신 명령은 마스크 필드를 더 포함하고, 상기 마스크 필드는 상기 블록 경계 사이즈 표시자 (the block boundary size indicator)를 명시하는
    컴퓨터 프로그램 제품.
  3. 제 2 항에 있어서, 상기 블록 경계는 상기 마스크 필드에 의하여 명시가능한 (specifiable) 복수의 블록 경계들중 한 개의 블록 경계인
    컴퓨터 프로그램 제품.
  4. 이전의 청구항들중 어느 한 항에 있어서, 상기 제2 오퍼랜드의 시작 어드레스는 메모리 내의 시작 어드레스이고, 데이터는 상기 메모리로부터 상기 제1 오퍼랜드에 로드되는
    컴퓨터 프로그램 제품.
  5. 제 4 항에 있어서, 상기 실행하는 단계는 로드하는 단계가 중단되는 종료 어드레스를 결정하는 단계를 더 포함하며, 상기 로드하는 단계는 상기 종료 어드레스에서 중단되는
    컴퓨터 프로그램 제품.
  6. 제 5 항에 있어서, 상기 종료 어드레스를 결정하는 단계는 상기 종료 어드레스를 연산하는 단계를 포함하되, 상기 연산하는 단계는:
    종료 어드레스 = (시작 어드레스 + (경계 사이즈 - (시작 어드레스 AND 경계 마스크)), 시작 어드레스 + 레지스터 사이즈중에서) 최소 (minimum)로 연산되고, 상기 경계 사이즈는 상기 블록 경계이며, 경계 마스크는 0 - 경계 사이즈와 동일하고, 그리고 레지스터 사이즈는 상기 레지스터의 명시된 길이인
    컴퓨터 프로그램 제품.
  7. 이전의 청구항들중 어느 한 항에 있어서, 상기 로드하는 단계는: 좌에서 우로 상기 제1 오퍼랜드를 로드하는 단계, 또는 우에서 좌로 상기 제1 오퍼랜드를 로드하는 단계중 하나를 포함하는
    컴퓨터 프로그램 제품.
  8. 제 7 항에 있어서, 상기 로드하는 단계의 방향 (direction)은 런타임에 (at runtime) 제공되는
    컴퓨터 프로그램 제품.
  9. 이전의 청구항들중 어느 한 항에 있어서, 상기 머신 명령은 하나 또는 그 이상의 레지스터들을 지정하는데 사용되는 확장 필드를 더 포함하고, 상기 레지스터 필드는 레지스터를 지정하기 위하여 상기 확장 필드의 적어도 일부분과 결합되는
    컴퓨터 프로그램 제품.
  10. 이전의 청구항들중 어느 한 항에 있어서, 상기 제1 오퍼랜드를 로드하는 단계는 상기 제1 오퍼랜드의 인덱스된 바이트 0에서 (at an indexed byte 0) 시작하며, 상기 레지스터의 최대 바이트 인덱스까지 계속되는
    컴퓨터 프로그램 제품.
  11. 중앙 처리 유닛에서 머신 명령을 실행하기 위한 컴퓨터 시스템에서, 상기 컴퓨터 시스템은:
    메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하고, 상기 컴퓨터 시스템은 방법을 수행하기 위해 구성되며, 상기 방법은:
    실행을 위한 머신 명령을, 프로세서에 의해서, 획득하는 단계 (obtaining) 및 상기 머신 명령을 실행하는 단계 (executing)를 포함하고, 상기 머신 명령은 컴퓨터 아키텍처에 따라 컴퓨터 실행을 위해 정의되며, 상기 머신 명령은:
    오피코드 (an opcode)를 제공하기 위한 적어도 하나의 오피코드 필드 - 상기 오피코드는 로드 투 블록 경계 연산 (a load to block boundary operation)을 식별함 -;
    레지스터를 지정하기 위하여 사용되는 레지스터 필드 - 상기 레지스터는 제1 오퍼랜드를 포함함 -;
    메인 메모리 내 제2 오퍼랜드의 위치를 찾아 내기 위한 (locating) 적어도 하나의 필드;
    상기 제2 오퍼랜드 블록의 명시된 블록 경계 (a specified block boundary)를 표시하기 위한 블록 경계 사이즈 표시자 (a block boundary size indicator)를 포함하고; 그리고
    상기 머신 명령을 실행하는 단계는:
    상기 제2 오퍼랜드의 블록으로부터 가변량의 데이터를 상기 제1 오퍼랜드로 로드하되 상기 블록내의 데이터만을 상기 제1 오퍼랜드로 로드 되도록 로드하는 단계 (loading)를 포함하고, 상기 로드하는 단계는 상기 제2 오퍼랜드 블록내의 시작 어드레스에서 시작하며, 상기 시작 어드레스는 상기 머신 명령에 의하여 제공되고, 상기 로드하는 단계는 상기 제2 오퍼랜드 블록의 명시된 블록 경계에서 또는 전에 (at or before) 종료되며, 상기 로드되는 가변량의 데이터 (the variable amount of data loaded)는 상기 시작 어드레스 및 상기 명시된 블록 경계에 기초하고, 상기 명시된 블록 경계는 상기 블록 경계 사이즈 표시자에 기초하여 결정되며, 그리고 상기 가변량의 데이터는 (상기 제1 오퍼랜드의 바이트들의 수 또는 상기 명시된 블록 경계까지 로드된 바이트들 수 중에서) 최소인
    컴퓨터 시스템.
  12. 제 11 항에 있어서, 상기 적어도 하나의 필드는 변위 필드 (a displacement field), 베이스 필드 (a base field) 및 인덱스 필드 (an index field)를 포함하고, 범용 레지스터들의 위치를 찾아 내기 위한 (locating) 상기 베이스 필드 및 인덱스 필드는 상기 제2 오퍼랜드의 어드레스를 형성하기 위해 상기 변위 필드의 컨텐츠에 추가될 컨텐츠를 가지며, 상기 머신 명령은 마스크 필드를 더 포함하고, 상기 마스크 필드는 상기 블록 경계 사이즈 표시자 (the block boundary size indicator)를 명시하는
    컴퓨터 시스템.
  13. 제 11 항 또는 12 항에 있어서, 상기 제2 오퍼랜드의 시작 어드레스는 메모리내의 시작 어드레스이고, 데이터는 상기 메모리로부터 상기 제1 오퍼랜드에 로드되며, 상기 실행하는 단계는 로드하는 단계가 중단되는 종료 어드레스를 결정하는 단계를 더 포함하고, 상기 로드하는 단계는 상기 종료 어드레스에서 중단되는
    컴퓨터 시스템.
  14. 제 13 항에 있어서, 상기 종료 어드레스를 결정하는 단계는 상기 종료 어드레스를 연산하는 단계를 포함하되, 상기 연산하는 단계는:
    종료 어드레스 = (시작 어드레스 + (경계 사이즈 - (시작 어드레스 AND 경계 마스크)), 시작 어드레스 + 레지스터 사이즈 중에서) 최소 (minimum)로 연산되고, 상기 경계 사이즈는 상기 블록 경계이며, 경계 마스크는 0 - 경계 사이즈와 동일하고, 그리고 레지스터 사이즈는 상기 레지스터의 명시된 길이인
    컴퓨터 시스템.
  15. 제 11 항 내지 14 항중 어느 한 항에 있어서, 상기 로드하는 단계는: 좌에서 우로 상기 제1 오퍼랜드를 로드하는 단계, 또는 우에서 좌로 상기 제1 오퍼랜드를 로드하는 단계중 하나를 포함하는
    컴퓨터 시스템.
  16. 제 15 항에 있어서, 상기 로드하는 단계의 방향 (direction)은 런타임에 (at runtime) 제공되는
    컴퓨터 시스템.
  17. 제 11 항 내지 16 항중 어느 한 항에 있어서, 상기 머신 명령은 하나 또는 그 이상의 레지스터들을 지정하는데 사용되는 확장 필드를 더 포함하고, 상기 레지스터 필드는 레지스터를 지정하기 위하여 상기 확장 필드의 적어도 일부분과 결합되는
    컴퓨터 시스템.
  18. 중앙 처리 유닛에서 머신 명령을 수행하기 위한 방법에서, 상기 방법은:
    실행을 위한 머신 명령을, 프로세서에 의해서, 획득하는 단계 (obtaining) 및 상기 머신 명령을 실행하는 단계 (executing)를 포함하고, 상기 머신 명령은 컴퓨터 아키텍처에 따라 컴퓨터 실행을 위해 정의되며, 상기 머신 명령은:
    오피코드 (an opcode)를 제공하기 위한 적어도 하나의 오피코드 필드 - 상기 오피코드는 로드 투 블록 경계 연산 (a load to block boundary operation)을 식별함 -;
    레지스터를 지정하기 위하여 사용되는 레지스터 필드 - 상기 레지스터는 제1 오퍼랜드를 포함함 -;
    메인 메모리내 상기 제2 오퍼랜드의 위치를 찾아 내기 위한 (locating) 적어도 하나의 필드;
    상기 제2 오퍼랜드 블록의 명시된 블록 경계 (a specified block boundary)를 표시하기 위한 블록 경계 사이즈 표시자 (a block boundary size indicator)를 포함하고; 그리고
    상기 머신 명령을 실행하는 단계는:
    상기 제2 오퍼랜드의 블록으로부터 가변량의 데이터를 상기 제1 오퍼랜드로 로드하되 상기 블록내의 데이터만을 상기 제1 오퍼랜드로 로드 되도록 로드하는 단계 (loading)를 포함하고, 상기 로드하는 단계는 상기 제2 오퍼랜드 블록내의 시작 어드레스에서 시작하며, 상기 시작 어드레스는 상기 머신 명령에 의하여 제공되고, 상기 로드하는 단계는 상기 제2 오퍼랜드 블록의 명시된 블록 경계에서 또는 전에 (at or before) 종료되며, 상기 로드되는 가변량의 데이터 (the variable amount of data loaded)는 상기 시작 어드레스 및 상기 명시된 블록 경계에 기초하고, 상기 명시된 블록 경계는 상기 블록 경계 사이즈 표시자에 기초하여 결정되며, 그리고 상기 가변량의 데이터는 (상기 제1 오퍼랜드의 바이트들의 수 또는 상기 명시된 블록 경계까지 로드된 바이트들 수 중에서) 최소인
    방법.
  19. 제 18 항에 있어서, 상기 제2 오퍼랜드의 시작 어드레스는 메모리내의 시작 어드레스이고, 데이터는 상기 메모리로부터 상기 제1 오퍼랜드에 로드되며, 상기 실행하는 단계는 로드하는 단계가 중단되는 종료 어드레스를 결정하는 단계를 더 포함하고, 상기 로드하는 단계는 상기 종료 어드레스에서 중단되는
    방법.
  20. 제 19 항에 있어서, 상기 종료 어드레스를 결정하는 단계는 상기 종료 어드레스를 연산하는 단계를 포함하되, 상기 연산하는 단계는:
    종료 어드레스 = (시작 어드레스 + (경계 사이즈 - (시작 어드레스 AND 경계 마스크)), 시작 어드레스 + 레지스터 사이즈 중에서) 최소 (minimum)로 연산되고, 상기 경계 사이즈는 상기 블록 경계이며, 경계 마스크는 0 - 경계 사이즈와 동일하고, 그리고 레지스터 사이즈는 상기 레지스터의 명시된 길이인
    방법.
KR1020147028777A 2012-03-15 2012-11-15 명령에 의하여 표시된 특정 메모리 경계까지 데이터를 로드하기 위한 명령 KR101662420B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/421,456 2012-03-15
US13/421,456 US9459867B2 (en) 2012-03-15 2012-03-15 Instruction to load data up to a specified memory boundary indicated by the instruction
PCT/IB2012/056434 WO2013136143A1 (en) 2012-03-15 2012-11-15 Instruction to load data up to a specified memory boundary indicated by the instruction

Publications (2)

Publication Number Publication Date
KR20140138935A true KR20140138935A (ko) 2014-12-04
KR101662420B1 KR101662420B1 (ko) 2016-10-10

Family

ID=49158799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147028777A KR101662420B1 (ko) 2012-03-15 2012-11-15 명령에 의하여 표시된 특정 메모리 경계까지 데이터를 로드하기 위한 명령

Country Status (24)

Country Link
US (4) US9459867B2 (ko)
EP (1) EP2769305B1 (ko)
JP (1) JP6246140B2 (ko)
KR (1) KR101662420B1 (ko)
CN (1) CN104205067B (ko)
AU (1) AU2012373734B2 (ko)
BR (1) BR112014022727B1 (ko)
CA (1) CA2867088C (ko)
DK (1) DK2769305T3 (ko)
ES (1) ES2680147T3 (ko)
HK (1) HK1201352A1 (ko)
HR (1) HRP20181117T1 (ko)
HU (1) HUE038976T2 (ko)
IL (1) IL232815B (ko)
LT (1) LT2769305T (ko)
MX (1) MX343372B (ko)
PL (1) PL2769305T3 (ko)
PT (1) PT2769305T (ko)
RU (1) RU2565496C2 (ko)
SG (1) SG11201404823QA (ko)
SI (1) SI2769305T1 (ko)
TW (1) TWI533206B (ko)
WO (1) WO2013136143A1 (ko)
ZA (1) ZA201406610B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9280347B2 (en) 2012-03-15 2016-03-08 International Business Machines Corporation Transforming non-contiguous instruction specifiers to contiguous instruction specifiers
US9459868B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a dynamically determined memory boundary
US9588762B2 (en) 2012-03-15 2017-03-07 International Business Machines Corporation Vector find element not equal instruction
US9715383B2 (en) 2012-03-15 2017-07-25 International Business Machines Corporation Vector find element equal instruction
US9459867B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a specified memory boundary indicated by the instruction
US9710266B2 (en) 2012-03-15 2017-07-18 International Business Machines Corporation Instruction to compute the distance to a specified memory boundary
US9459864B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Vector string range compare
US9268566B2 (en) 2012-03-15 2016-02-23 International Business Machines Corporation Character data match determination by loading registers at most up to memory block boundary and comparing
US9454366B2 (en) 2012-03-15 2016-09-27 International Business Machines Corporation Copying character data having a termination character from one memory location to another
US9454367B2 (en) * 2012-03-15 2016-09-27 International Business Machines Corporation Finding the length of a set of character data having a termination character
US9804840B2 (en) 2013-01-23 2017-10-31 International Business Machines Corporation Vector Galois Field Multiply Sum and Accumulate instruction
US9471308B2 (en) 2013-01-23 2016-10-18 International Business Machines Corporation Vector floating point test data class immediate instruction
US9823924B2 (en) 2013-01-23 2017-11-21 International Business Machines Corporation Vector element rotate and insert under mask instruction
US9715385B2 (en) 2013-01-23 2017-07-25 International Business Machines Corporation Vector exception code
US9778932B2 (en) 2013-01-23 2017-10-03 International Business Machines Corporation Vector generate mask instruction
US9513906B2 (en) 2013-01-23 2016-12-06 International Business Machines Corporation Vector checksum instruction
US9582413B2 (en) 2014-12-04 2017-02-28 International Business Machines Corporation Alignment based block concurrency for accessing memory
US9703721B2 (en) 2014-12-29 2017-07-11 International Business Machines Corporation Processing page fault exceptions in supervisory software when accessing strings and similar data structures using normal load instructions
US9569127B2 (en) 2014-12-29 2017-02-14 International Business Machines Corporation Computer instructions for limiting access violation reporting when accessing strings and similar data structures
US9792098B2 (en) * 2015-03-25 2017-10-17 International Business Machines Corporation Unaligned instruction relocation
US9904614B2 (en) * 2015-04-03 2018-02-27 NodeSource, Inc. Source code inspection and verification
US20160335294A1 (en) * 2015-05-15 2016-11-17 Bjorn J. Gruenwald System and Method for Organizing Data
US10310854B2 (en) 2015-06-30 2019-06-04 International Business Machines Corporation Non-faulting compute instructions
US10061539B2 (en) 2015-06-30 2018-08-28 International Business Machines Corporation Inaccessibility status indicator
GB2541714B (en) * 2015-08-27 2018-02-14 Advanced Risc Mach Ltd An apparatus and method for controlling instruction execution behaviour
US10338920B2 (en) * 2015-12-18 2019-07-02 Intel Corporation Instructions and logic for get-multiple-vector-elements operations
US10095517B2 (en) * 2015-12-22 2018-10-09 Intel Corporation Apparatus and method for retrieving elements from a linked structure
US10282204B2 (en) * 2016-07-02 2019-05-07 Intel Corporation Systems, apparatuses, and methods for strided load
US20180054374A1 (en) * 2016-08-19 2018-02-22 Andes Technology Corporation Trace information encoding apparatus, encoding method thereof, and readable computer medium
US10713048B2 (en) * 2017-01-19 2020-07-14 International Business Machines Corporation Conditional branch to an indirectly specified location
US10564965B2 (en) * 2017-03-03 2020-02-18 International Business Machines Corporation Compare string processing via inline decode-based micro-operations expansion
US11347860B2 (en) 2019-06-28 2022-05-31 Seagate Technology Llc Randomizing firmware loaded to a processor memory
GB2602814B (en) * 2021-01-15 2023-06-14 Advanced Risc Mach Ltd Load Chunk instruction and store chunk instruction
US11347506B1 (en) 2021-01-15 2022-05-31 Arm Limited Memory copy size determining instruction and data transfer instruction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852049A (en) * 1985-07-31 1989-07-25 Nec Corporation Vector mask operation control unit
US20020026569A1 (en) * 2000-04-07 2002-02-28 Nintendo Co., Ltd. Method and apparatus for efficient loading and storing of vectors
US6918010B1 (en) * 2002-10-16 2005-07-12 Silicon Graphics, Inc. Method and system for prefetching data

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073864A (en) 1987-02-10 1991-12-17 Davin Computer Corporation Parallel string processor and method for a minicomputer
US5222225A (en) 1988-10-07 1993-06-22 International Business Machines Corporation Apparatus for processing character string moves in a data processing system
JPH0831032B2 (ja) 1990-08-29 1996-03-27 三菱電機株式会社 データ処理装置
US5465374A (en) 1993-01-12 1995-11-07 International Business Machines Corporation Processor for processing data string by byte-by-byte
WO1994027215A1 (en) 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding guest instructions for a host computer
AU7108994A (en) 1993-06-14 1995-01-03 Apple Computer, Inc. Method and apparatus for finding a termination character within a variable length character string or a processor
JPH0721034A (ja) 1993-06-28 1995-01-24 Fujitsu Ltd 文字列複写処理方法
US5509129A (en) 1993-11-30 1996-04-16 Guttag; Karl M. Long instruction word controlling plural independent processor operations
US6185629B1 (en) 1994-03-08 2001-02-06 Texas Instruments Incorporated Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
KR100206669B1 (ko) 1994-09-27 1999-07-01 야마오카 요지로 아연계 도금강판 및 그 제조방법
US5790825A (en) 1995-11-08 1998-08-04 Apple Computer, Inc. Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions
US5812147A (en) 1996-09-20 1998-09-22 Silicon Graphics, Inc. Instruction methods for performing data formatting while moving data between memory and a vector register file
US5931940A (en) 1997-01-23 1999-08-03 Unisys Corporation Testing and string instructions for data stored on memory byte boundaries in a word oriented machine
CA2309499C (en) 1997-11-24 2007-06-19 British Telecommunications Public Limited Company Information management and retrieval
US6009261A (en) 1997-12-16 1999-12-28 International Business Machines Corporation Preprocessing of stored target routines for emulating incompatible instructions on a target processor
US6094695A (en) 1998-03-11 2000-07-25 Texas Instruments Incorporated Storage buffer that dynamically adjusts boundary between two storage areas when one area is full and the other has an empty data register
US6334176B1 (en) 1998-04-17 2001-12-25 Motorola, Inc. Method and apparatus for generating an alignment control vector
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US7100026B2 (en) 2001-05-30 2006-08-29 The Massachusetts Institute Of Technology System and method for performing efficient conditional vector operations for data parallel architectures involving both input and conditional vector values
US6463582B1 (en) 1998-10-21 2002-10-08 Fujitsu Limited Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method
CN1134734C (zh) * 1998-11-27 2004-01-14 松下电器产业株式会社 地址生成装置以及运动矢量检测装置
US6192466B1 (en) 1999-01-21 2001-02-20 International Business Machines Corporation Pipeline control for high-frequency pipelined designs
US8127121B2 (en) 1999-01-28 2012-02-28 Ati Technologies Ulc Apparatus for executing programs for a first computer architechture on a computer of a second architechture
US6189088B1 (en) 1999-02-03 2001-02-13 International Business Machines Corporation Forwarding stored dara fetched for out-of-order load/read operation to over-taken operation read-accessing same memory location
US6499116B1 (en) 1999-03-31 2002-12-24 International Business Machines Corp. Performance of data stream touch events
US6802056B1 (en) 1999-06-30 2004-10-05 Microsoft Corporation Translation and transformation of heterogeneous programs
US6381691B1 (en) 1999-08-13 2002-04-30 International Business Machines Corporation Method and apparatus for reordering memory operations along multiple execution paths in a processor
US6513107B1 (en) * 1999-08-17 2003-01-28 Nec Electronics, Inc. Vector transfer system generating address error exception when vector to be transferred does not start and end on same memory page
US6513109B1 (en) 1999-08-31 2003-01-28 International Business Machines Corporation Method and apparatus for implementing execution predicates in a computer processing system
US6820195B1 (en) * 1999-10-01 2004-11-16 Hitachi, Ltd. Aligning load/store data with big/little endian determined rotation distance control
US6449706B1 (en) 1999-12-22 2002-09-10 Intel Corporation Method and apparatus for accessing unaligned data
JP2001236249A (ja) 2000-02-24 2001-08-31 Nec Corp メモリ管理装置およびメモリ管理方法
US6625724B1 (en) 2000-03-28 2003-09-23 Intel Corporation Method and apparatus to support an expanded register set
US6349361B1 (en) 2000-03-31 2002-02-19 International Business Machines Corporation Methods and apparatus for reordering and renaming memory references in a multiprocessor computer system
US6408383B1 (en) 2000-05-04 2002-06-18 Sun Microsystems, Inc. Array access boundary check by executing BNDCHK instruction with comparison specifiers
JP3801987B2 (ja) 2000-10-18 2006-07-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ディジタル信号処理装置
US7487330B2 (en) 2001-05-02 2009-02-03 International Business Machines Corporations Method and apparatus for transferring control in a computer system with dynamic compilation capability
JP3900863B2 (ja) 2001-06-28 2007-04-04 シャープ株式会社 データ転送制御装置、半導体記憶装置および情報機器
US6839828B2 (en) 2001-08-14 2005-01-04 International Business Machines Corporation SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode
US6907443B2 (en) 2001-09-19 2005-06-14 Broadcom Corporation Magnitude comparator
US6570511B1 (en) 2001-10-15 2003-05-27 Unisys Corporation Data compression method and apparatus implemented with limited length character tables and compact string code utilization
US7853778B2 (en) * 2001-12-20 2010-12-14 Intel Corporation Load/move and duplicate instructions for a processor
US20100274988A1 (en) 2002-02-04 2010-10-28 Mimar Tibet Flexible vector modes of operation for SIMD processor
US7089371B2 (en) 2002-02-12 2006-08-08 Ip-First, Llc Microprocessor apparatus and method for prefetch, allocation, and initialization of a block of cache lines from memory
US7441104B2 (en) 2002-03-30 2008-10-21 Hewlett-Packard Development Company, L.P. Parallel subword instructions with distributed results
US7373483B2 (en) 2002-04-02 2008-05-13 Ip-First, Llc Mechanism for extending the number of registers in a microprocessor
US7376812B1 (en) 2002-05-13 2008-05-20 Tensilica, Inc. Vector co-processor for configurable and extensible processor architecture
US7103754B2 (en) 2003-03-28 2006-09-05 International Business Machines Corporation Computer instructions for having extended signed displacement fields for finding instruction operands
US20040215924A1 (en) 2003-04-28 2004-10-28 Collard Jean-Francois C. Analyzing stored data
US7035986B2 (en) 2003-05-12 2006-04-25 International Business Machines Corporation System and method for simultaneous access of the same line in cache storage
US20040250027A1 (en) 2003-06-04 2004-12-09 Heflinger Kenneth A. Method and system for comparing multiple bytes of data to stored string segments
US7539714B2 (en) 2003-06-30 2009-05-26 Intel Corporation Method, apparatus, and instruction for performing a sign operation that multiplies
US7610466B2 (en) 2003-09-05 2009-10-27 Freescale Semiconductor, Inc. Data processing system using independent memory and register operand size specifiers and method thereof
US7904905B2 (en) 2003-11-14 2011-03-08 Stmicroelectronics, Inc. System and method for efficiently executing single program multiple data (SPMD) programs
GB2411973B (en) 2003-12-09 2006-09-27 Advanced Risc Mach Ltd Constant generation in SMD processing
GB2409066B (en) * 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
US20060095713A1 (en) 2004-11-03 2006-05-04 Stexar Corporation Clip-and-pack instruction for processor
JP4837305B2 (ja) * 2005-05-10 2011-12-14 ルネサスエレクトロニクス株式会社 マイクロプロセッサ及びマイクロプロセッサの制御方法
US7421566B2 (en) 2005-08-12 2008-09-02 International Business Machines Corporation Implementing instruction set architectures with non-contiguous register file specifiers
US20070106883A1 (en) 2005-11-07 2007-05-10 Choquette Jack H Efficient Streaming of Un-Aligned Load/Store Instructions that Save Unused Non-Aligned Data in a Scratch Register for the Next Instruction
US9436468B2 (en) 2005-11-22 2016-09-06 Intel Corporation Technique for setting a vector mask
US8010953B2 (en) 2006-04-04 2011-08-30 International Business Machines Corporation Method for compiling scalar code for a single instruction multiple data (SIMD) execution engine
US7565514B2 (en) 2006-04-28 2009-07-21 Freescale Semiconductor, Inc. Parallel condition code generation for SIMD operations
CN101097488B (zh) 2006-06-30 2011-05-04 2012244安大略公司 从接收的文本中学习字符片段的方法及相关手持电子设备
US9069547B2 (en) 2006-09-22 2015-06-30 Intel Corporation Instruction and logic for processing text strings
JP2008077590A (ja) * 2006-09-25 2008-04-03 Toshiba Corp データ転送装置
US7536532B2 (en) 2006-09-27 2009-05-19 International Business Machines Corporation Merge operations of data arrays based on SIMD instructions
US7991987B2 (en) 2007-05-10 2011-08-02 Intel Corporation Comparing text strings
EP2160692A1 (en) 2007-05-21 2010-03-10 Incredimail Ltd Interactive message editing system and method
US20090063410A1 (en) 2007-08-29 2009-03-05 Nils Haustein Method for Performing Parallel Data Indexing Within a Data Storage System
US7739434B2 (en) 2008-01-11 2010-06-15 International Business Machines Corporation Performing a configuration virtual topology change and instruction therefore
US7870339B2 (en) 2008-01-11 2011-01-11 International Business Machines Corporation Extract cache attribute facility and instruction therefore
US7895419B2 (en) 2008-01-11 2011-02-22 International Business Machines Corporation Rotate then operate on selected bits facility and instructions therefore
US7877582B2 (en) 2008-01-31 2011-01-25 International Business Machines Corporation Multi-addressable register file
US20100031007A1 (en) 2008-02-18 2010-02-04 Sandbridge Technologies, Inc. Method to accelerate null-terminated string operations
DK176835B1 (da) 2008-03-07 2009-11-23 Jala Aps Fremgangsmåde til skanning, medium indeholdende et program til udövelse af fremgangsmåden samt system til udövelse af fremgangsmåden
US8386547B2 (en) 2008-10-31 2013-02-26 Intel Corporation Instruction and logic for performing range detection
US20120023308A1 (en) 2009-02-02 2012-01-26 Renesas Electronics Corporation Parallel comparison/selection operation apparatus, processor, and parallel comparison/selection operation method
JP5471082B2 (ja) 2009-06-30 2014-04-16 富士通株式会社 演算処理装置および演算処理装置の制御方法
US8595471B2 (en) 2010-01-22 2013-11-26 Via Technologies, Inc. Executing repeat load string instruction with guaranteed prefetch microcode to prefetch into cache for loading up to the last value in architectural register
JP2011212043A (ja) 2010-03-31 2011-10-27 Fujifilm Corp 医用画像再生装置および方法並びにプログラム
US20110314263A1 (en) 2010-06-22 2011-12-22 International Business Machines Corporation Instructions for performing an operation on two operands and subsequently storing an original value of operand
US8972698B2 (en) 2010-12-22 2015-03-03 Intel Corporation Vector conflict instructions
US9009447B2 (en) 2011-07-18 2015-04-14 Oracle International Corporation Acceleration of string comparisons using vector instructions
US9454366B2 (en) 2012-03-15 2016-09-27 International Business Machines Corporation Copying character data having a termination character from one memory location to another
US9280347B2 (en) 2012-03-15 2016-03-08 International Business Machines Corporation Transforming non-contiguous instruction specifiers to contiguous instruction specifiers
US9268566B2 (en) 2012-03-15 2016-02-23 International Business Machines Corporation Character data match determination by loading registers at most up to memory block boundary and comparing
US9710266B2 (en) 2012-03-15 2017-07-18 International Business Machines Corporation Instruction to compute the distance to a specified memory boundary
US9459868B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a dynamically determined memory boundary
US9459864B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Vector string range compare
US9588762B2 (en) 2012-03-15 2017-03-07 International Business Machines Corporation Vector find element not equal instruction
US9715383B2 (en) 2012-03-15 2017-07-25 International Business Machines Corporation Vector find element equal instruction
US9454367B2 (en) * 2012-03-15 2016-09-27 International Business Machines Corporation Finding the length of a set of character data having a termination character
US9459867B2 (en) 2012-03-15 2016-10-04 International Business Machines Corporation Instruction to load data up to a specified memory boundary indicated by the instruction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4852049A (en) * 1985-07-31 1989-07-25 Nec Corporation Vector mask operation control unit
US20020026569A1 (en) * 2000-04-07 2002-02-28 Nintendo Co., Ltd. Method and apparatus for efficient loading and storing of vectors
US6918010B1 (en) * 2002-10-16 2005-07-12 Silicon Graphics, Inc. Method and system for prefetching data

Also Published As

Publication number Publication date
DK2769305T3 (en) 2018-08-06
ZA201406610B (en) 2016-05-25
WO2013136143A1 (en) 2013-09-19
US9459867B2 (en) 2016-10-04
EP2769305B1 (en) 2018-06-13
RU2565496C2 (ru) 2015-10-20
US20160147533A1 (en) 2016-05-26
CA2867088C (en) 2021-09-07
ES2680147T3 (es) 2018-09-04
US20130246764A1 (en) 2013-09-19
SI2769305T1 (sl) 2018-09-28
HRP20181117T1 (hr) 2018-09-21
EP2769305A1 (en) 2014-08-27
PT2769305T (pt) 2018-07-27
KR101662420B1 (ko) 2016-10-10
US9383996B2 (en) 2016-07-05
HUE038976T2 (hu) 2018-12-28
US20160202978A1 (en) 2016-07-14
US9946542B2 (en) 2018-04-17
BR112014022727A2 (pt) 2021-07-27
BR112014022727B1 (pt) 2021-10-13
CN104205067A (zh) 2014-12-10
CN104205067B (zh) 2017-09-26
TWI533206B (zh) 2016-05-11
US9959117B2 (en) 2018-05-01
TW201403467A (zh) 2014-01-16
HK1201352A1 (en) 2015-08-28
JP2015516622A (ja) 2015-06-11
PL2769305T3 (pl) 2018-09-28
MX343372B (es) 2016-11-01
CA2867088A1 (en) 2013-09-19
LT2769305T (lt) 2018-08-10
EP2769305A4 (en) 2015-01-14
JP6246140B2 (ja) 2017-12-13
AU2012373734B2 (en) 2016-06-02
US20130246738A1 (en) 2013-09-19
IL232815B (en) 2018-08-30
MX2014010946A (es) 2014-11-13
SG11201404823QA (en) 2014-09-26
AU2012373734A1 (en) 2014-09-11
RU2012148582A (ru) 2014-05-20
IL232815A0 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
KR101662420B1 (ko) 명령에 의하여 표시된 특정 메모리 경계까지 데이터를 로드하기 위한 명령
KR101606307B1 (ko) 벡터 등가 엘리먼트 발견 명령
KR101625315B1 (ko) 벡터 부등 엘리먼트 발견 명령
US9959118B2 (en) Instruction to load data up to a dynamically determined memory boundary
EP2769382B1 (en) Instruction to compute the distance to a specified memory boundary
AU2012373735B2 (en) Transforming non-contiguous instruction specifiers to contiguous instruction specifiers
WO2013135558A1 (en) Vector string range compare
AU2012373736B2 (en) Instruction to compute the distance to a specified memory boundary

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 4