KR20140135723A

KR20140135723A - 종결 문자를 갖는 문자 데이터 세트의 길이 파악

Info

Publication number: KR20140135723A
Application number: KR1020147025006A
Authority: KR
Inventors: 조나단 데이비드 브래드버리; 마이클 칼 그쉬윈드; 티모시 슬레겔
Original assignee: 인터내셔널 비지네스 머신즈 코포레이션
Priority date: 2012-03-15
Filing date: 2013-03-01
Publication date: 2014-11-26
Also published as: SG11201404858XA; JP2015519626A; EP2826148A4; US9454367B2; CA2867117A1; WO2013136214A1; IL232811A0; RU2014118856A; KR101634476B1; CN104170259B; CN104170259A; WO2013136214A4; CA2867117C; RU2621000C2; JP6305351B2; TW201403469A; AU2013233974A1; ZA201406613B; TWI554946B; US20130246699A1

Abstract

종결 문자를 갖는 문자 데이터의 길이가 판정된다. 상기 길이가 판정될 문자 데이터가 하나 또는 그 이상의 벡터 레지스터들 내에 동시에 로드된다. 한 명령이 사용되어 벡터 레지스터에 명시된 경계까지 데이터를 로드하고, 예를 들어, 로드된 문자들의 수를 판정하기 위한 방안을, 예를 들어, 다른 명령을 사용하여 제공한다. 한 명령이 사용되어 제1 종결 문자, 예를 들어, 제1 제로 또는 널 문자를 파악한다. 이 명령은 상기 데이터를 동시에 탐색하여 상기 종결 문자를 찾는다. 이 명령들을 사용하면, 상기 문자 데이터의 길이는 하나의 분기 명령만을 사용하여 판정된다.

Description

종결 문자를 갖는 문자 데이터 세트의 길이 파악{FINDING THE LENGTH OF A SET OF CHARACTER DATA HAVING A TERMINATION CHARACTER}

본 발명의 특징은 일반적으로 텍스트 처리에 관한 것이고 구체적으로 문자 데이터와 연관된 처리에 관한 것이다.

텍스트 처리는 종종 문자 데이터 열들(character data strings)의 처리를 포함한 여러 유형의 문자 데이터 처리를 필요로한다. 몇 가지 처리 유형에는 종결점(예를 들어, 문자열의 끝)을 찾는 단계, 문자 데이터의 길이를 판정하는 단계, 특정한 문자를 찾는 단계 등이 포함된다. 이러한 처리 유형들을 수행하기 위한 현재의 명령들 및/또는 기술들은 비효율적인 경향이 있다.

데이터 세트의 길이를 판정하기 위한 컴퓨터 프로그램 제품의 제공을 통해 선행 기술의 단점들을 검토하고 장점들을 제공한다. 상기 컴퓨터 프로그램 제품은, 처리 회로에 의해 판독 가능한 그리고 어떤 방법을 수행하기 위해 상기 처리 회로에 의해 실행할 명령들을 저장하는, 컴퓨터 판독 가능 저장 매체를 포함한다. 상기 방법은 예를 들어 명시된 메모리의 블록 내에 있는 데이터를 메모리로부터 레지스터로 로드하는 단계―상기 데이터는 길이가 판정될 데이터 세트의 적어도 일부분임―; 상기 레지스터에 로드된 데이터의 양의 카운트를 획득하는 단계; 상기 레지스터에 로드된 데이터에 대한 종결값을 프로세서가 판정하는 단계―상기 판정하는 단계는 상기 레지스터가 종결 문자를 포함하는지를 판정하기 위해 상기 데이터를 점검하는 단계, 상기 레지스터가 종결 문자를 포함하는 것에 기초하여 상기 종결 문자의 위치(location)에 상기 종결값을 세트하는 단계, 및 상기 레지스터가 종결 문자를 포함하지 않는 것에 기초하여 상기 종결값을 미리 명시된 값으로 세트하는 단계를 포함함―; 상기 카운트와 상기 종결값 중 적어도 하나에 기초하여 카운트될 추가 데이터가 있는지 점검하는 단계; 상기 점검하는 단계에서 카운트될 추가 데이터가 있음을 표시하는 것에 기초하여, 상기 추가 데이터에 기초하여 상기 카운트를 증분시키는 단계―상기 카운트는 상기 데이터 세트의 길이를 제공함―; 및 상기 점검하는 단계에서 카운트될 추가 데이터가 없음을 표시하는 것에 기초하여, 상기 카운트를 상기 데이터 세트의 길이로 사용하는 단계를 포함한다.

본 발명의 하나 또는 그 이상의 특징들과 관련된 방법들과 시스템들이 또한 여기에서 기술되고 청구된다. 추가로, 본 발명의 하나 또는 그 이상의 특징들과 관련된 서비스들이 또한 여기에서 기술되고 청구될 수 있다.

본 발명의 기술들을 통해 추가 특징들과 장점들이 실현된다. 본 발명의 다른 실시 예들과 특징들이 여기에서 상세하게 기술되며 청구하는 발명의 일부로 간주된다.

이제 다음과 같은 내용으로 첨부되는 도면들을 참조하여, 단지 예시로, 본 발명의 실시 예들을 기술할 것이다.
도 1은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 한 예를 도시한다.
도 2a는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 또 하나의 예를 도시한다.
도 2b는 본 발명의 일 특징에 따른, 도 2a의 메모리의 더 상세한 사항을 도시한다.
도 3은 본 발명의 일 특징에 따라서, 문자 데이터 세트의 길이를 판정하는 로직의 한 실시 예를 도시한다.
도 4a는 본 발명의 일 특징에 따라서, 메인 메모리의 한 예를 도시하며, 이 메인 에모리로부터 데이터가 벡터 레지스터로 로드되고 이 메인 메모리에 대하여 길이가 판정된다.
도 4b는 본 발명의 일 특징에 따라서, 도 4a의 메인 메모리로부터 문자 데이터가 로드된 벡터 레지스터의 한 예를 도시한다.
도 4c는 본 발명의 일 특징에 따라서, 메인 메모리의 또 하나의 예를 도시하며, 이 메인 에모리로부터 데이터가 벡터 레지스터로 로드되고 이 메인 메모리에 대하여 길이가 판정된다.
도 4d와 4e는 본 발명의 일 특징에 따라서, 도 4c의 메인 메모리로부터 문자 데이터가 로드된 벡터 레지스터의 예들을 도시한다.
도 5는 본 발명의 일 특징에 따른, Vector Load to Block Boundary 명령의 포맷의 한 실시 예를 도시한다.
도 6a는 본 발명의 일 특징에 따른, Vector Load to Block Boundary 명령과 연관된 로직의 한 실시 예를 도시한다.
도 6a는 본 발명의 일 특징에 따른, Vector Load to Block Boundary 명령과 연관된 로직의 또 하나의 실시 예를 도시한다.
도 7은 본 발명의 일 특징에 따른, Vector Find Element Not Equal 명령의 포맷의 한 실시 예를 도시한다.
도 8은 본 발명의 일 특징에 따른, Vector Find Element Not Equal 명령과 연관된 로직의 한 실시 예를 도시한다.
도 9는 본 발명의 일 특징에 따른, 도 8의 로직을 수행하기 위한 여러 처리 블록들의 한 실시 예를 도시한다.
도 10은 본 발명의 일 특징에 따른, Load Count to Block Boundary 명령의 포맷의 한 실시 예를 도시한다.
도 11은 본 발명의 일 특징에 따른, Load Count to Block Boundary 명령과 연관된 로직의 한 실시 예를 도시한다.
도 12는 본 발명의 일 특징에 따른, 레지스터 파일(register file)의 한 예를 도시한다.
도 13은 본 발명의 하나 또는 그 이상의 특징들을 포함하는 컴퓨터 프로그램 제품의 한 실시 예를 도시한다.
도 14는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 호스트 컴퓨터 시스템의 한 실시 예를 도시한다.
도 15는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 시스템의 또 하나의 예를 도시한다.
도 16은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 네트워크를 포함하는 컴퓨터 시스템의 또 하나의 예를 도시한다.
도 17은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 시스템의 여러 엘리먼트들의 한 실시 예를 도시한다.
도 18a는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 17의 컴퓨터 시스템의 실행 유닛(execution unit)의 한 실시 예를 도시한다.
도 18b는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 17의 컴퓨터 시스템의 분기 유닛(branch unit)의 한 실시 예를 도시한다.
도 18c는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 17의 컴퓨터 시스템의 로드/저장 유닛(load/store unit)의 한 실시 예를 도시한다.
도 19는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 에뮬레이트된(emulated) 호스트 컴퓨터 시스템의 한 실시 예를 도시한다.

본 발명의 일 특징에 따라서, 모든 언어의 알파벳 문자, 숫자, 구두점, 및/또는 기타 기호들을 포함한(그러나 이에 한정되지 않는) 문자 데이터의 처리를 용이하게 하기 위한 능력이 제공된다. 문자 데이터는 데이터의 열들(strings of data)일 수도 있고 아닐 수도 있다. 문자 데이터와 연관된 표준들이 있으며, 이들의 예로는(그러나 이에 한정되지는 않음) 아스키(American Standard Code for Information Interchange, ASCII); 유니코드(Unicode)―UTF(Unicode Transformation Format)8; UTF16 등을 포함하나 이에 한정되지 않음―등이 있다.

한 특징으로, 병행 처리(parallel processing)를 이용하여 그리고 부적절한(unwarranted) 예외들을 일으키지 않고, 종결 문자(예를 들어, 널(null)로 종결되는 문자들의 열)를 갖는 문자 데이터 세트의 길이를 파악하기 위한 기술이 제공된다. 길이가 판정될 문자 데이터 세트(여기에서는 문자 데이터 또는 종결된 문자 데이터로도 불림)가 한 예에서 하나 또는 그 이상의 벡터 레지스터들로 로드된다. 구체적으로, 한 실시 예에서, 한 명령(예를 들어, Vector Load to Block Boundary 명령)이 사용되어, 벡터 레지스터에 데이터를 동시에 (캐시 또는 페이지 경계 같은) 선택된 경계까지 로드하고 로드된 문자의 수(카운트)를 판정할 방안을 제공한다. 예를 들어, 상기 로드된 문자의 수를 판정하기 위해, 또 다른 명령(예를 들어, Load Count to Block Boundary 명령)이 사용된다. 또한, 상기 로드된 데이터를 탐색하여 상기 문자 데이터 세트 내의 제1 구분 문자, 즉 상기 문자 데이터 내 제로(zero) 또는 널(null) 문자 같은 제1 종결 문자를 찾기 위한 명령(예를 들어, Vector Find Element Not Equal 명령)이 사용된다. 이 명령은 복수의 데이터 바이트들을 동시에 점검한다.

만일 Vector Find Element Not Equal 명령에 의해 상기 구분 문자를 찾지 못하면, 상기 문자 데이터 세트의 추가 데이터가 로드되고, 상기 구분 문자에 대한 카운트 및 탐색이 반복된다. 상기 카운트는 상기 문자 데이터 세트의 로드된 바이트(또는 다른 데이터 유닛)의 수를 추적하는 합계값(aggregated value)이다. 상기 로드하는 단계, 카운트하는 단계 및 구분 문자를 찾는 단계는 상기 구분 문자를 찾을 때까지 이어진다. 이 명령들을 사용하면, 상기 문자 데이터의 길이는 하나의 분기 명령만을 사용하여 판정된다. 또한, 스퓨리어스(spurious) 예외들을 방지하면서, 상기 문자 데이터의 고속 병행 점검이 제공된다.

여기에서 기술될 때, 벡터 레지스터의 엘리먼트(벡터라고도 알려짐)는 길이가 예를 들자면 1, 2 또는 4 바이트이고, 벡터 오퍼랜드는 예를 들어 복수의 엘리먼트들을 갖는 SIMD(Single Instruction, Multiple Data) 오퍼랜드이다. 다른 실시 예들에서, 엘리먼트들은 다른 사이즈일 수도 있으며, 벡터 오퍼랜드는 SIMD일 필요는 없으며, 그리고/또는 하나의 엘리먼트를 포함할 수 있다.

도 1을 참조하여 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 한 실시 예를 기술한다. 컴퓨팅 환경(100)은 예를 들어 프로세서(102)(예를 들어, 중앙 처리 장치), 메모리(104)(예를 들어, 메인 메모리), 및 예를 들어 하나 또는 그 이상의 버스들(108) 및/또는 기타 연결 수단들을 통해 서로 결합된 하나 또는 그 이상의 입력/출력(I/O) 디바이스들 및/또는 인터페이스들(106)을 포함한다.

한 예에서, 프로세서(102)는 인터내셔널 비지네스 머신즈 코포레이션(International Business Machines Corporation)에서 공급하는 z/Architecture에 기초하며, System z 서버 같은 서버의 일부이며, 이 서버는 인터내셔널 비지네스 머신즈 코포레이션에서 또한 공급하며 z/Architecture를 구현한다. z/Architecture의 한 실시 예가 "z/Architecture Principles of Operation,"(IBM^® 간행물 번호 SA22-7832-08, 9판, 2010년 8월)라는 제목의 IBM^® 간행물에 기술되어 있으며, 이것은 여기에서 그 전체가 참조로써 포함된다. 한 예에서, 상기 프로세서는 인터내셔널 비지네스 머신즈 코포레이션에서 또한 공급하는 z/OS 같은 운영체제를 실행한다. IBM^®, Z/ARCHITECTURE^® 및 Z/OS^®는 미국 뉴욕주 아몬크 소재 인터내셔널 비지네스 머신즈 코포레이션의 등록 상표이다. 여기에서 사용되는 다른 명칭들도 인터내셔널 비지네스 머신즈 코포레이션 또는 다른 회사들의 등록 상표, 상표, 또는 제품 명칭일 수 있다.

또 하나의 실시 예에서, 프로세서(102)는 인터내셔널 비지네스 머신즈 코포레이션에서 공급하는 Power Architecture에 기초한다. Power Architecture의 한 실시 예가 "Power ISA™ Version 2.06 Revision B"(인터내셔널 비지네스 머신즈 코포레이션, 2010. 07. 23)에 기술되어 있으며, 이것은 여기에서 그 전체가 참조로써 포함된다. POWER ARCHITECTURE^®는 인터내셔널 비지네스 머신즈 코포레이션의 등록 상표이다.

또 하나의 실시 예에서, 프로세서(102)는 인텔 코포레이션(Intel Corporation)에서 공급하는 Intel 아키텍처에 기초한다. Intel 아키텍처의 한 실시 예가 "Intel^® 64 and IA-32 Architectures Developer's Manual: Vol. 2B, Instructions Set Reference, A-L"(오더 넘버 253666-041US, 2011년 12월) 및 "Intel^® 64 and IA-32 Architectures Developer's Manual: Vol. 2B, Instructions Set Reference, M-Z"(오더 넘버 253667-041US, 2011년 12월)에 기술되어 있으며, 이들 각각은 여기에서 그 전체가 참조로써 포함된다. Intel^®은 미국 캘리포니아 산타클라라 소재 인텔 코포레이션의 등록 상표이다.

도 2a를 참조하여 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 또 하나의 실시 예를 기술한다. 이 예에서, 컴퓨팅 환경(200)은 예를 들어 네이티브 중앙처리장치(202), 메모리(204), 및 예를 들어 하나 또는 그 이상의 버스들(208) 및/또는 기타 연결 수단들을 통해 서로 결합된 하나 또는 그 이상의 입력/출력(I/O) 디바이스들 및/또는 인터페이스들(206)을 포함한다. 예시로서, 컴퓨팅 환경(200)에는 미국 뉴욕 아몬크 소재 인터내셔널 비지네스 머신즈 코포레이션에서 공급하는 PowerPC 프로세서, pSeries 서버 또는 xSeries 서버; 미국 캘리포니아 팔로 알토 소재 휴렛 팩커드(Hewlett Packard Co.)에서 공급하는 Intel Itanium Ⅱ 프로세서들을 구비한 HP Superdome; 및/또는 인터내셔널 비지네스 머신즈 코포레이션, 휴렛 팩커드, 인텔, 오라클 또는 기타 회사들에서 공급하는 아키텍처들에 기초하는 기타 머신들이 포함될 수 있다.

네이티브 중앙처리장치(202)는 상기 환경 내에서 처리하는 동안에 사용되는 하나 또는 그 이상의 범용 레지스터들 및/또는 하나 또는 그 이상의 특수용 레지스터들 같은 하나 또는 그 이상의 네이티브 레지스터들(210)을 포함한다. 이 레지스터들은 상기 환경의 특정 시점의 상태를 표시하는 정보를 포함한다.

또한, 네이티브 중앙처리장치(202)는 메모리(204)에 저장된 명령들 및 코드를 실행한다. 한 구체적인 예에서, 상기 중앙처리장치는 메모리(204)에 저장된 에뮬레이터 코드(212)를 실행한다. 이 코드는 한 아키텍처로 구성된 처리 환경이 다른 아키텍처를 에뮬레이트할 수 있게 해준다. 예를 들어, 에뮬레이터 코드(212)는 z/Architecture 이외의 아키텍처들에 기초한 머신들, 즉 PowerPC 프로세서들, pSeries 서버들, xSeries 서버들, HP Superdome 서버들 또는 기타 등등의 머신들이 z/Architecture를 에뮬레이트하여 그 z/Architecture에 기초하여 개발된 소프트웨어와 명령들을 실행할 수 있게 해준다.

도 2b를 참조하여 에뮬레이터 코드(212)에 관련된 더 세부적인 사항들을 기술한다. 게스트 명령들(250)은 네이티브 CPU(202)의 아키텍처 이외의 아키텍처에서 실행될 수 있도록 개발된 소프트웨어 명령들(예를 들어, 기계어 명령들)을 포함한다. 예를 들면, 게스트 명령들(250)은 z/Architecture 프로세서(102) 상에서 실행되도록 설계될 수도 있지만, 그 대신에 네이티브 CPU(202) 상에 에뮬레이트되며, 네이티브 CPU는 예를 들어 Intel Itanium Ⅱ 프로세서일 수 있다. 한 예에서, 에뮬레이터 코드(212)는 메모리(204)로부터 하나 또는 그 이상의 게스트 명령들(250)을 획득하고 그 획득된 명령들에 로컬 버퍼링을 선택적으로 제공하기 위한 명령 페칭 유닛(252)을 포함한다. 그것(212)은 획득된 게스트 명령의 유형을 판정한 후 그 게스트 명령을 하나 또는 그 이상의 대응하는 네이티브 명령들(256)로 변환하기 위한 명령 변환 루틴(254)을 또한 포함한다. 이 변환은 예를 들어 상기 게스트 명령에 의해 수행될 기능(function)을 식별하는 단계와 그 기능을 수행할 네이티브 명령(들)을 선택하는 단계를 포함한다.

추가로, 에뮬레이터(212)는 상기 네이티브 명령들이 실행되도록 하게 할 에뮬레이션 제어 루틴(260)을 포함한다. 에뮬레이션 제어 루틴(260)은 네이티브 CPU(202)로 하여금 하나 또는 그 이상의 앞에서 획득된 게스트 명령들을 에뮬레이트하는 네이티브 명령들의 루틴을 실행하게 하고 그러한 실행 마지막에 다음 게스트 명령 또는 게스트 명령들의 그룹을 획득하는 것을 에뮬레이트하도록 상기 명령 페치 루틴에 제어를 반환할 수 있다. 네이티브 명령들(256)의 실행은 메모리(204)로부터 레지스터 내에 데이터를 로딩하는 것; 레지스터로부터 메모리로 다시 데이터를 저장하는 것; 또는 상기 변환 루틴에 의해 결정된 바와 같이, 산술 또는 논리 연산의 몇몇 유형을 수행하는 것을 포함할 수 있다.

각 루틴은 예를 들어 소프트웨어로 구현되며, 이 소프트웨어는 메모리에 저장되고 네이티브 중앙처리장치(202)에 의해 실행된다. 다른 예들에서, 하나 또는 그 이상의 상기 루틴들 또는 연산들은 펌웨어, 하드웨어, 소프트웨어 또는 이들의 일부 조합으로 구현된다. 상기 에뮬레이트된 프로세서의 레지스터들은 네이티브 CPU의 레지스터들(210)을 사용하여 또는 메모리(204) 내 위치들(locations)을 사용하여 에뮬레이트될 수 있다. 실시 예들에서, 게스트 명령들(250), 네이티브 명령들(256) 및 에뮬레이터 코드(212)는 동일한 메모리에 상주할 수도 있고 또는 서로 다른 메모리 디바이스들 중에서 분배될 수 있다.

여기에서 사용할 때, 펌웨어(firmware)는 예를 들어 프로세서의 마이크로코드(microcode), 밀리코드(millicode) 및/또는 매크로코드(macrocode)를 포함한다. 예를 들어, 펌웨어는 상위 수준(higher level) 머신 코드의 구현에 사용되는 하드웨어-수준 명령들 및/또는 데이터 구조들을 포함한다. 한 실시 예에서, 펌웨어는 예를 들어 통상적으로 마이크로코드로 전달되는 사유권 있는 코드(proprietary code)를 포함하며 이 마이크로코드는 신뢰 소프트웨어(trusted software) 또는 기본 하드웨어에 특화된 마이크로코드를 포함하고 운영체제가 시스템 하드웨어에 액세스하는 것을 제어한다.

한 예에서, 획득되어 변환되고 실행되는 게스트 명령(250)은 여기에서 기술되는 명령들 중 하나 또는 그 이상의 명령들이다. 한 아키텍처(예를 들어, z/Architecture)로 이루어진 상기 명령이 메모리로부터 페치되고 변환되고 다른 아키텍처(예를 들어, PowerPC, pSeries, xSeries, Intel 등등의 아키텍처)로 이루어진 일련의 네이티브 명령들(256)로서 표현된다. 그 다음에 이 네이티브 명령들이 실행된다.

한 실시 예에서, 여기에서 기술하는 여러 명령들은 벡터 명령들이며, 이들은 본 발명의 일 특징에 따라 제공되는 벡터 퍼실리티의 일부이다. 벡터 퍼실리티는 예를 들어 1 내지 16개 엘리먼트 범위의 고정 사이즈 벡터들을 제공한다. 각 벡터는 상기 퍼실리티에서 정의된 벡터 명령들에 의해 연산되는 데이터를 포함한다. 한 실시 예에서, 만일 벡터가 다수 엘리먼트들로 구성되면, 각 엘리먼트는 다른 엘리먼트들과 병행하여 처리된다. 모든 엘리먼트의 처리가 완료되기 전에는 명령 완료는 이루어지지 않는다.

여기에서 기술할 때, 벡터 명령들은 z/Architecture, Power, Intel 등을 포함한(그러나 이에 한정되지 않음) 여러 아키텍처들의 일부로서 구현될 수 있다. 여기에 기술된 실시 예가 z/Architecture에 대한 것일지라도, 본 발명의 벡터 명령들과 하나 또는 그 이상의 특징들은 다수의 다른 아키텍처에 기초할 수 있다. z/Architecture는 단지 하나의 예시일뿐이다.

벡터 퍼실리티가 z/Architecture의 일부로 구현되는 한 실시 예에서, 상기 벡터 레지스터들과 명령들을 사용하기 위해, 벡터 인에이블먼트 컨트롤과 명시된 컨트롤 레지스터 내 레지스터 컨트롤(예를 들어, 컨트롤 레지스터 0)가 예를 들어 일(one)로 세트된다. 만일 상기 벡터 퍼실리티가 설치되어 있고 벡터 명령이 상기 인에이블먼트 컨트롤들이 세트되지 않은 채 실행되면, 데이터 예외가 인지된다. 만일 상기 벡터 퍼실리티가 설치되어 있지 않고 벡터 명령이 실행되면, 연산 예외가 인지된다.

벡터 데이터는 스토리지에서 예를 들어 다른 데이터 포맷들과 마찬가지로 좌측-에서-우측 순으로 나타난다. 0~7로 번호가 붙은 데이터 포맷의 비트들이 스토리지에서 최좌측(가장 낮은 번호가 붙은) 바이트 위치에 있는 바이트를 구성하고, 비트들 8~15가 다음 순차 위치에 있는 바이트를 구성하는 등의 방식이다. 다른 예에서, 벡터 데이터는 스토리지에서 우측-에서-좌측 순 같이 다른 순서로 나타날 수도 있다.

벡터 퍼실리티가 제공되는 벡터 명령들 다수가 명시된 비트들의 필드를 갖는다. 이 필드는, 레지스터 확장 비트(register extension bit) 또는 RXB라 불리는데, 각각의 벡터 레지스터 지정 오퍼랜드들(vector register designated operands)을 위한 최상위 비트를 포함한다. 명령에 의해 명시되지 않은 레지스터 지정(register designations)을 위한 비트들은 유보되고 제로로 세트되어야 한다.

한 예에서, RXB 필드는 4개 비트(예를 들어 비트들 0~3)를 포함하고, 이 비트들은 다음과 같이 정의된다:

0 - 명령의 제1 벡터 레지스터 지정을 위한 최상위 비트.

1 - 있을 경우, 명령의 제2 벡터 레지스터 지정을 위한 최상위 비트.

2 - 있을 경우, 명령의 제3 벡터 레지스터 지정을 위한 최상위 비트.

3 - 있을 경우, 명령의 제4 벡터 레지스터 지정을 위한 최상위 비트.

각 비트는 예를 들어 어셈블러에 의해 레지스터 번호에 따라서 제로 또는 일로 세트되어야 한다. 예를 들어, 레지스터들 0~15에서, 비트는 0으로 세트되고; 레지스터들 16~31에서, 비트는 1로 세트되는 등의 방식이다.

한 실시 예에서, 각 RXB 비트는 하나 또는 그 이상의 벡터 레지스터들을 포함하는 명령 내의 특정한 위치에 대한 확장 비트이다. 예를 들어, 하나 또는 그 이상의 벡터 명령들에서, RXB의 비트 0은 예를 들어 V₁로 할당되는 위치 8~11에 대한 확장 비트이고; RXB의 비트 1은 예를 들어 V₂로 할당되는 위치 12~15에 대한 확장 비트인 등의 방식이다.

또 다른 실시 예에서, RXB 필드는 추가 비트들을 포함하고, 둘 이상의 비트가 각 벡터 또는 위치에 대한 확장자(extension)로 사용된다.

여기에서 기술할 때, 널 종결 문자 열(null terminated character string) 같은 종결 문자열을 갖는 문자 데이터 세트의 길이를 판정하기 위해 본 발명의 일 특징에 따른 여러 명령들이 사용된다. 상기 길이를 판정하는 것과 연관된 처리 및 상기 사용되는 여러 명령들은 아래에서 더 상세하게 기술한다.

우선 도 3을 참조하면, 한 실시 예에서, 널 종결 문자 열 같은 문자 데이터의 길이를 판정하기 위해, 예를 들어 Vector Load to Block Boundary 명령을 사용하여 벡터 레지스터에 문자 데이터가 로드된다(단계 300). 이 명령은 데이터를 로드해오는 메인 메모리의 명시된 경계를 넘지 않고 최대로 예를 들어 16 바이트의 데이터까지 병행하여 로드한다. 이 명령에 관련된 상세 사항은 아래에서 기술한다.

그 후에, 예를 들어 아래에 기술되는 Load Count to Block Boundary 명령을 사용하여 상기 로드된 데이터 바이트 수가 판정된다(단계 302).

그 다음에, 상기 로드된 레지스터에서 상기 문자 데이터의 끝을 찾기 위한(예를 들어, 널, 제로 또는 다른 종결 문자를 찾기 위한) 탐색이 수행된다(단계 304). 한 예에서, 아래에 기술되는 Vector Find Element Not Equal 명령이 사용되어 상기 종결 문자를 찾기 위한(예를 들어, 널, 제로, 또는 종결을 명시하는 다른 문자를 찾기 위한) 탐색을 한다. 한 예에서, 이 명령은 상기 로드된 벡터 레지스터를 탐색하여 제로 엘리먼트들(예를 들어, 전체 엘리먼트가 제로임)이라고도 불리는 널 엘리먼트들을 찾는다. 널 또는 제로 엘리먼트는 상기 문자 데이터의 종결을 나타내며, 예를 들면 데이터의 특정 열의 끝을 나타낸다. 상기 탐색의 결과는 여기에서는 종결 문자라고도 불리는 제1 널 엘리먼트의 인덱스(예를 들어, 바이트 인덱스)이거나, 또는 만일 종결 문자가 발견되지 않는다면 탐색된 벡터의 사이즈 같이 미리 명시된 값이다.

그 후에, (예를 들어, Load Count to Block Boundary 명령으로부터 판정된) 상기 로드된 문자 수가 (예를 들어, Vector Find Element Not Equal 명령으로부터 판정된) 상기 종결 문자의 인덱스보다 적거나 또는 같은지에 대한 판정이 이루어진다(질의 306). 만일 적거나 같으면, 변수 Length(길이) = Length + 로드된 문자 수로 세트되고(단계 308), 단계(300)에서 처리가 계속된다. 그렇지 않으면, Length = Length + 종결 문자 인덱스로 세트되고(단계 310), 길이를 판정하는 단계와 연관된 처리는 완료된다.

널 종결 문자 열 같은 종결 문자 열의 길이를 판정하기 위해 사용되는 예시 의사-코드(pseudo-code)가 아래에 제공된다:

RB - @ of string, RX가 길이를 보유할 것이다

XGR RX,RX,RX RX를 제로 클리어한다

LOOP: VLBB VSTR,0(RX,RB) 최대 16 바이트까지 로드한다

LCBB GLEN,0(RX,RB) 얼마나 많은 바이트가 로드되었는지 파악한다

AGR RX,RX,GLEN 로드된 바이트에 따라 길이를 증분한다

VFBNEZ VPOS,VSTR,VSTR 0 바이트를 찾는다

VLGVB GPOS,VPOS,7(0) 인덱스를 추출하여 GPR에 배치한다(일치하지 않으면 - 16)

CGR GLEN,GPOS 만일 GLEN ≤ GPOS면 탐색할 것이 더 있다

BRLE LOOP

SGR RX,RX,GLEN 로드된 양을 뺀다

AGR RX,RX,GPOS 발견된 제로에 양을 더한다

위에서 보는 바와 같이, 처음에, 길이를 저장하는 레지스터 RX가 제로로 초기화되는데, 예를 들어 RX와 RX 사이에 XOR(배타적 논리합)을 실행하고 그 결과를 RX에 배치함으로써 초기화된다. 그 다음에, 최대 16 바이트의 데이터가 벡터 VSTR에 로드되는 루프가 시작된다. VSTR에 로드된 데이터의 바이트 수의 카운트가 판정되고 범용 레지스터 GLEN에 배치된다. 그 후에, RX에 있는 길이가 로드된 바이트 수에 따라 증분된다.

그 다음, 널 종결자(null terminator)가 탐색되고 그 결과가 벡터 VPOS에 배치된다. 이 결과는 널 종결자의 인덱스이거나 또는 만일 널 종결자가 없을 경우 벡터의 사이즈(예를 들어 16)이다. 그 다음에 VPOS에 있는 결과가 추출되고 범용 레지스터 GPOS에 배치된다. GPOS가 GLEN과 비교되고, 만일 GLEN이 GPOS보다 적거나 같으면, 로직은 VLBB로 되돌아가고 데이터가 더 로드된다. 그렇지 않으면, 위의 SGR과 AGR에 표시된 것처럼, 약간의 클린업이 수행된다.

도 4a는 메인 메모리(400)의 한 예를 도시하는데, 상기 메인 메모리(400)로부터 벡터 레지스터로 문자 데이터가 로드되고, 문자 데이터의 길이가 판정된다. 보는 바와 같이, 메인 메모리(400)는 "Hello World!"라는 문자 데이터를 포함하고, 이 문자 데이터는 메모리 위치 0x6FF3에서 시작한다. 이 데이터를 로드할 때 넘지 않아야 하는 메인 메모리의 경계가 수직 점선(402)으로 도시된다. 이 데이터는 벡터 레지스터(420)로 로드되며, 그 예가 도 4b에 도시된다.

도 4a에 도시된 상기 메모리로부터 데이터를 로드하기 위한 의사-코드의 한 예(상기 의사-코드에서 STR@라 불림)가 아래에 제공된다:

VLBB V1,0(G1,STR@),4K 도 4b에 도시된 V1

LCBB G2,0(G1,STR@),4K G2 = 13

AGR G1,G1,G2 G1 = 13

VFBNEZ V2,V1,V1 V2=0X0C000000....

VLGVB G3,V2,7(0) G3 = 12

CGR G3, G1

BRLE LOOP

SGR G1,G1,G2

AGR G1,G1,G3

도 4c는 메인 메모리(450)의 또 하나의 예를 도시하는데, 상기 메인 메모리(450)로부터 벡터 레지스터로 문자 데이터가 로드되고, 문자 데이터의 길이가 판정된다. 보는 바와 같이, 메인 메모리(450)는 "Hello World!"라는 문자 데이터를 포함하고, 이 문자 데이터는 메모리 위치 0x6FF6에서 시작한다. 이 데이터를 로드할 때 넘지 않아야 하는 메인 메모리의 경계가 수직 점선(452)으로 도시되고, 이것은 상기 문자 데이터의 끝 앞에 온다. 그러므로, 상기 경계까지의 문자 데이터가 벡터 레지스터(470)로 로드되고, 그 예가 도 4d에 도시되며, 그 다음에 상기 문자 데이터의 나머지가 도 4e에 도시된 바와 같이 벡터 레지스터(490)로 로드된다.

도 4c의 메인 메모리로부터 데이터를 로드하기 위한 의사-코드의 한 예(상기 의사-코드에서 STR@라 불림)가 아래에 제공된다:

VLBB V1,0(G1,STR@),4K 도 4d에 도시된 V1

LCBB G2,0(G1,STR@),4K G2 = 10

AGR G1,G1,G2 G1 = 10

VFBNEZ V2,V1,V1 V2=0X0A000000....

VLGVB G3,V2,7(0) G3 = 10

CGR G3, G1

BRLE LOOP 채택

VLBB V1,0(G1,STR@),4K 도 4e에 도시된 V1

LCBB G2,0(G1,STR@),4K G2 = 16

AGR G1,G1,G2 G1 = 26

VFBNEZ V2,V1,V1

VLGVB G3,V2,7(0) G3 = 2

CGR G3, G1

BRLE LOOP 미채택

SGR G1,G1,G2 G1 = 10

AGR G1,G1,G3 G1 = 12

위에 표시된 바와 같이, 한 실시 예에서, 널 종결 문자 열 같은 종결 문자 데이터의 길이를 판정하기 위해, 여러 명령들이 사용된다. 이 명령들의 예는 아래에서 상세하게 기술한다.

상기 벡터 레지스터에 로드하기 위해 사용되는 한 가지 명령은 Vector Load to Block Boundary(VLBB) 명령이며, 그 예가 도 5를 참조하여 기술된다. 한 예에서, Vector Load To Block Boundary 명령(500)은 Vector Load To Block Boundary 연산을 표시하는 오피코드 필드들(502a, 예를 들어 비트들 0~7; 502b, 예를 들어 비트들 40~47); 벡터 레지스터(V₁)를 지정하는 데 사용되는 벡터 레지스터 필드(504, 예를 들어 비트들 8~11); 인덱스 필드(X₂)(506, 예를 들어 비트들 12~15); 베이스 필드(B₂)(508, 예를 들어 비트들 16~19); 변위 필드(D₂)(510, 예를 들어 비트들 20~31); 마스크 필드(M₃)(512, 예를 들어 비트들 32~35); 및 RXB 필드(514, 예를 들어 비트들 36~39)를 포함한다. 필드들(504~514)의 각각은, 한 예에서, 별개이며 상기 오피코드(들)로부터 독립적이다. 또한, 한 실시 예에서, 그들은 별개이고 서로로부터 독립적이지만, 다른 실시 예들에서, 둘 이상의 필드가 결합될 수도 있다. 이 필드들의 사용에 대한 추가 정보를 아래에 기술한다.

한 예에서, 오피코드 필드(502a)에 의해 지정된 오피코드의 선택된 비트들(예를 들어, 처음 두 비트들)은 이 명령의 길이와 포맷을 명시한다. 이 구체적인 예에서, 길이는 세개의 하프워드이고, 포맷은 확장된 오피코드 필드를 갖는 벡터 레지스터-및-인덱스-스토리지 연산(a vector register-and-index-storage operation)이다. 벡터(V) 필드는 RXB에 의해 명시되는 자신의 대응 확장 비트와 함께 벡터 레지스터를 지정한다. 구체적으로, 벡터 레지스터들에 있어서, 오퍼랜드를 보유하는 레지스터는 예를 들어 상기 레지스터 필드의 4-비트 필드에 최상위 비트로서 레지스터 확장 비트(RXB)를 더한 것을 사용하여 명시된다. 예를 들어, 만일 상기 4-비트 필드가 0110이고 상기 확장 비트가 0이면, 5 비트 필드 00110은 6번 레지스터를 표시한다.

이 명령의 필드에 결합된 아래 첨자 숫자는 그 필드가 적용되는 오퍼랜드를 나타낸다. 예를 들어, V₁에 결합된 아래 첨자 숫자 1은 제1 오퍼랜드를 나타내는 등의 방식이다. 상기 레지스터 오퍼랜드는 길이에 있어서, 예를 들어 128 비트인, 하나의 레지스터이다.

한 예에서, 벡터 레지스터-및-인덱스 스토리지 연산 명령에서, X₂ 필드와 B₂ 필드에 의해 지정된 범용 레지스터들의 컨텐츠가 D₂ 필드의 컨텐츠에 더해져서 제2 오퍼랜드 주소를 형성한다. Vector Load to Block Boundary 명령에 대한 변위인 D₂는 한 예에서 12 비트 무부호 정수로 취급된다.

M₃ 필드는, 한 실시 예에서, 로드할 블록 경계에 관해 상기 CPU에 신호하는 데 사용되는 코드를 명시한다. 만일 유보된 값(reserved value)이 명시되면, 지정 예외가 인지된다. 예시 코드들과 그에 대응하는 값들은 다음과 같다:

코드 경계

0 64-바이트

1 128-바이트

2 256-바이트

3 512-바이트

4 1K-바이트

5 2K-바이트

6 4K-바이트

Vector Load To Block Boundary 명령의 한 실시 예를 실행할 때, 한 실시 예에서 좌에서 우로 진행하면서, 제1 오퍼랜드(V₁ 필드에 확장 비트를 더한 것에 의해 지정된 레지스터에 명시됨)는 제2 오퍼랜드로부터의 바이트들과 함께 제로 인덱스된 바이트 엘리먼트에서 시작하여 로드된다. 제2 오퍼랜드는 제2 오퍼랜드 주소(시작 주소라고도 불림)에 의해 지정된 메모리 위치이다. 상기 로드하는 것은 그 메모리 위치부터 시작하여 상기 명령(또는 프로세서)에 의해 계산된 종료 주소까지 계속되며, 아래에 기술되는 바와 같다. 만일 경계 조건과 마주치면, 제1 오퍼랜드의 나머지가 어떻게 취급되는지는 모델-종속적이다. 액세스 예외들은 로드되지 않은 바이트들 상에서는 인지되지 않는다. 한 예에서, 로드되지 않은 바이트들은 예측 불가하다.

상기 예시 명령에서, 시작 주소는 인덱스 레지스터 값(X₂) + 베이스 레지스터 값(B₂) + 변위(D₂)에 의해 결정되지만; 다른 실시 예들에서는, 몇 가지 예를 들자면, 레지스터 값; 명령 주소 + 명령문 명시된 오프셋; 레지스터 값 + 변위; 또는 레지스터 값 + 인덱스 레지스터 값에 의해 제공된다. 또한, 한 실시 예에서, 상기 명령은 RXB 필드를 포함하지 않는다. 그 대신에, 확장자가 사용되지 않거나, 또는 다른 방식으로(예를 들어 상기 명령 밖의 컨트롤으로부터) 제공되거나 또는 상기 명령의 다른 필드의 일부로서 제공된다.

도 6a를 참조하여 Vector Load to Block Boundary 명령과 연관된 처리의 한 실시 예의 더 상세한 사항을 기술한다. 이 예에서, 경계 사이즈는 명령에 명시된다. 한 예에서, 상기 컴퓨팅 환경의 프로세서가 이 로직(logic)을 수행 중이다.

한 실시 예에서, 처음에 경계 마스크(boundary mask)(BdyMask)가 생성되고, 이것은 명시된 경계에 가까운 정도(closeness)를 판정하는 데 사용된다(단계 600). 상기 마스크를 생성하기 위해, 한 예에서, 경계 사이즈(BdySize)(602)의 2의 보수의 부정(2's complement negation)을 취하여 경계 마스크(604)를 생성한다(예를 들어, BdyMask = 0 - BdySize). 한 예에서, 경계 사이즈는 상기 명령(예를 들어, M₃ 필드)에 의해 제공되고, 또는 다른 예에서, 경계 사이즈는 여기에 기술되는 바와 같은 머신에 의해 판정된다.

그 후에, 시작 주소가 계산되고, 이것은 로드가 시작될 메모리 내 위치를 표시한다(단계 610). 예시로서, 시작 주소(612)는 레지스터 값; 명령 주소 + 명령문 명시된 오프셋; 레지스터 값 + 변위; 레지스터 값 + 인덱스 레지스터 값; 또는 레지스터 값 + 인덱스 레지스터 값 + 변위에 의해 제공될 수 있다. 여기에 제공되는 명령에서, 시작 주소는 X₂ 필드, B₂ 필드 및 D₂ 필드에 의해 제공된다. 즉, X₂ 및 B₂에 의해 지정되는 레지스터들의 컨텐츠가 D₂에 의해 표시되는 변위에 더해져서 시작 주소를 제공한다. 위에 표시된 시작 주소 계산 방법들은 단지 예시일뿐이며 다른 예시들도 가능하다.

그 다음에, 어디에서 로드를 멈추어야 할지를 표시하는 종료 주소(end address)가 계산된다(단계 620). 이 계산에 대한 입력은 예를 들어 경계 사이즈(602), 시작 주소(612), 벡터 사이즈(614)(예를 들어, 바이트로 표시; 예를 들어, 16), 및 경계 마스크(604)이다. 한 예에서, 종료 주소(622)는 다음과 같이 계산된다:

EndAddress = min(StartAddress + (BdySize - (StartAddress & BdyMask)), StartAddress + vec_size).

그 후에, 제1 오퍼랜드(즉, 지정된 벡터 레지스터)가 인덱스된 바이트 0부터 시작하여, 메모리로부터 로드되는데, 시작 주소에서 시작하여 종료 주소에서 종결된다(단계 630). 이것은 지정된 메모리 경계를 넘지 않고 가변 수의 바이트들이 메모리로부터 벡터로 로드될 수 있게 해준다. 예를 들어, 만일 상기 메모리 경계가 64 바이트에 있고, 상기 시작 주소가 58 바이트에 있다면, 바이트들 58~64가 상기 벡터 레지스터에 로드된다. 한 실시 예에서, 상기 바이트들은 병행하여 로드된다.

도 6b를 참조하여 Vector Load to Block Boundary 명령과 연관된 처리의 또 하나의 실시 예를 기술한다. 이 실시 예에서, 경계 사이즈는 명령에 의해 명시되지 않고, 대신에, 경계 사이즈는 명령을 실행하는 프로세서에 의해 동적으로 판정된다.

한 실시 예에서, 처음에 시작 주소가 계산되고, 이것은 로드가 시작될 메모리 내 위치를 표시한다(단계 650). 예시로서, 시작 주소(652)는 레지스터 값; 명령 주소 + 명령문 명시된 오프셋; 레지스터 값 + 변위; 레지스터 값 + 인덱스 레지스터 값; 또는 레지스터 값 + 인덱스 레지스터 값 + 변위에 의해 제공될 수 있다. 여기에 제공되는 명령에서, 시작 주소는 X₂ 필드, B₂ 필드 및 D₂ 필드에 의해 제공된다. 즉, X₂ 및 B₂에 의해 지정되는 레지스터들의 컨텐츠가 D₂에 의해 표시되는 변위에 더해져서 시작 주소를 제공한다. 위에 표시된 시작 주소 계산 방법들은 단지 예시일뿐이며 다른 예시들도 가능하다.

그 후에, 상기 경계가 동적으로 판정될 것인지에 대한 판정이 이루어진다(질의 654). 만일 동적으로 판정되지 않으면, M₃ 필드에 명시된 값이 경계 사이즈(BdySize)로 사용된다. 그렇지 않으면, 프로세서가 경계 사이즈를 동적으로 판정한다(단계 656). 예를 들어, M₃ 필드는 경계의 유형(예를 들어, 캐시 라인, 페이지 등등)을 명시하고, 그 유형과 프로세서의 하나 또는 그 이상의 특성들(예를 들어, 프로세서에 대한 캐시 라인 사이즈; 프로세서에 대한 페이지 사이즈 등)에 기초하여 프로세서가 경계를 판정한다. 예시로서, 상기 유형에 기초하여, 프로세서는 그 경계에 대하여 고정 사이즈(예를 들어, 프로세서에 대한 미리 정의된 고정 캐시 라인 또는 페이지 사이즈)를 사용하거나, 또는 상기 유형에 기초하여 프로세서가 경계를 판정한다. 예를 들어, 만일 상기 유형이 페이지 경계이면, 프로세서는 변환 색인 버퍼(TLB) 내 시작 주소를 검색하고 그로부터 페이지 경계를 판정한다. 다른 예들도 존재할 수 있다.

동적으로 또는 명시된 명령에 의해 경계 사이즈를 판정한 이후에, 경계 마스크(BdyMask)가 생성되고, 이것은 명시된 경계에 가까운 정도(closeness)를 판정하는 데 사용된다(단계 660). 상기 마스크를 생성하기 위해, 한 예에서, 경계 사이즈(BdySize)(658)의 2의 보수의 부정(2's complement negation)을 취하여 경계 마스크(662)를 생성한다(예를 들어, BdyMask = 0 - BdySize).

그 다음에, 어디에서 로드를 멈추어야 할지를 표시하는 종료 주소(end address)가 계산된다(단계 670). 이 계산에 대한 입력은 예를 들어 경계 사이즈(658), 시작 주소(652), 벡터 사이즈(664)(예를 들어, 바이트로 표시; 예를 들어, 16), 및 경계 마스크(662)이다. 한 예에서, 종료 주소(672)는 다음과 같이 계산된다:

그 후에, 제1 오퍼랜드(즉, 지정된 벡터 레지스터)가 인덱스된 바이트 0부터 시작하여, 메모리로부터 로드되는데, 시작 주소에서 시작하여 종료 주소에서 종결된다(단계 680). 이것은 지정된 메모리 경계를 넘지 않고 가변 수의 바이트들이 메모리로부터 벡터로 로드될 수 있게 해준다. 위에 표시된 바와 같이, 예를 들어, 만일 상기 메모리 경계가 64 바이트에 있고, 상기 시작 주소가 58 바이트에 있다면, 바이트들 58~64가 상기 벡터 레지스터에 로드된다. 한 실시 예에서, 상기 바이트들은 병행하여 로드된다.

상기 Vector Load to Block Boundary 명령의 어느 한 실시 예에 따라서 로드된 벡터 레지스터의 한 예가 도 4b에 도시된다. 표시된 바와 같이, 도 4a에 있는 수직 점선에 의해 지정된 경계를 지나서는 데이터가 로드되지 않는다. 상기 경계를 지난 위치들은 액세스할 수 없으며 예외가 채택되지 않는다. 한 구체적인 실시 예에서, 상기 벡터는 좌측-에서-우측으로 로드된다. 하지만, 다른 실시 예에서, 상기 벡터는 우측-에서-좌측으로 로드될 수 있다. 한 실시 예에서, 상기 벡터들의 방향, 즉 좌측-에서-우측 또는 우측-에서-좌측은 런타임(runtime)에 제공된다. 예를 들어, 상기 명령은 상기 처리의 방향이 예시로서 좌측-에서-우측인지 또는 우측-에서-좌측인지 표시하는 레지스터, 상태 컨트롤 또는 다른 엔티티를 액세스한다. 한 실시 예에서, 이 방향 컨트롤은 명령의 일부로 인코딩되지 않고, 런타임(runtime)에 명령에 제공된다.

Vector Load to Block Boundary 명령은 한 예에서 벡터 레지스터(제1 오퍼랜드)의 바이트들에 메인 메모리(여기에서 메인 스토리지로도 불림)의 블록 내에 있는 제2 오퍼랜드의 대응 바이트들만을 로드한다. 상기 메인 메모리의 블록은 명령에 명시되거나(예를 들어, 사이즈가 명령에 명시되고, 또한 로드가 시작될 블록 내 주소도 명시됨) 또는 블록 경계의 유형(예를 들어, 캐시 라인 또는 페이지)과 캐시 라인 또는 페이지 사이즈 같은 명령을 실행하는 프로세서의 하나 또는 그 이상의 특성들에 의해 동적으로 판정된다. 여기에서 사용할 때 메인 메모리의 블록은 명시된 크기의 메모리의 임의 블록이다. 상기 명시된 사이즈는 블록의 경계(the boundary of the block)라고도 불리며, 상기 경계는 블록의 끝이다.

널 종결자 같은 종결 문자를 찾는 데 사용되는 한 명령이 Vector Find Element Not Equal 명령이며, 그 예가 도 7에 도시된다. 이 명령은, 한 실시 예에서, 다수 벡터들의 데이터가 부등(inequal)인지를 비교할 수 있고, 또한 선택된 벡터를 탐색하여 널 또는 제로 엘리먼트(예를 들어, 전체 엘리먼트가 제로임) 같은 종결자를 찾을 수 있다.

한 예에서, Vector Find Element Not Equal(VFBNEZ) 명령(700)은 Vector Find Element Not Equal 연산을 표시하는 오피코드 필드들(702a, 예를 들어 비트들 0~7; 702b, 예를 들어 비트들 40~47); 제1 벡터 레지스터(V₁)를 지정하는 데 사용되는 제1 벡터 레지스터 필드(704, 예를 들어 비트들 8~11); 제2 벡터 레지스터(V₂)를 지정하는 데 사용되는 제2 벡터 레지스터 필드(706, 예를 들어 비트들 12~15); 제3 벡터 레지스터(V₃)를 지정하는 데 사용되는 제3 벡터 레지스터 필드(708, 예를 들어 비트들 16~19); 제1 마스크 필드(M₅)(710, 예를 들어 비트들 24~27); 제2 마스크 필드(M₄)(712, 예를 들어 비트들 32~35); 및 RXB 필드(714, 예를 들어 비트들 36~39)를 포함한다. 필드들(704~714)의 각각은, 한 예에서, 별개이며 상기 오피코드(들)로부터 독립적이다. 또한, 한 실시 예에서, 그들은 별개이고 서로로부터 독립적이지만, 다른 실시 예들에서, 둘 이상의 필드가 결합될 수도 있다. 이 필드들의 사용에 대한 추가 정보를 아래에 기술한다.

한 예에서, 오피코드 필드(702a)에 의해 지정된 오피코드의 선택된 비트들(예를 들어, 처음 두 비트들)은 이 명령의 길이와 포맷을 명시한다. 이 구체적인 예에서, 상기 선택된 비트들은 길이는 세개의 하프워드이고 포맷은 확장된 오피코드 필드를 갖는 벡터 레지스터-및-레지스터 연산이라는 것을 표시한다. 상기 벡터(V) 필드들의 각각은 RXB에 의해 명시되는 자신의 대응 확장 비트와 함께 벡터 레지스터를 지정한다. 구체적으로, 벡터 레지스터들에 있어서, 오퍼랜드를 보유하는 레지스터는 예를 들어 상기 레지스터 필드의 4-비트 필드에 최상위 비트로서 레지스터 확장 비트(RXB)를 더한 것을 사용하여 명시된다. 예를 들어, 만일 상기 4-비트 필드가 0110이고 상기 확장 비트가 0이면, 5 비트 필드 00110은 6번 레지스터를 표시한다.

이 명령의 필드에 결합된 아래 첨자 숫자는 그 필드가 적용되는 오퍼랜드를 나타낸다. 예를 들어, 벡터 레지스터 V₁에 결합된 아래 첨자 숫자 1은 제1 오퍼랜드를 나타내는 등의 방식이다. 레지스터 오퍼랜드는 길이에 있어서, 예를 들어 128 비트인, 하나의 레지스터이다.

예를 들어 4개 비트들 0~3을 갖는 M₄ 필드는 예를 들어 비트들 1~3에서 엘리먼트 사이즈 컨트롤을 명시한다. 상기 엘리먼트 사이즈 컨트롤은 벡터 레지스터 오퍼랜드들 내 엘리먼트들의 사이즈를 명시한다. 한 예에서, 상기 엘리먼트 사이즈 컨트롤은 바이트, 하프워드(예를 들어, 2 바이트) 또는 워드(예를 들어, 4 바이트)를 명시할 수 있다. 예를 들어, 0은 바이트를 표시하고; 1은 하프워드를 표시하고; 그리고 2는 워드(풀워드로도 알려짐)를 표시한다. 만일 유보된 값(reserved value)이 명시되면, 지정 예외가 인지된다.

M₅ 필드는 예를 들어 비트들 0~3인 4 비트 필드이며 예를 들어 다음을 포함한다:

제로 탐색 필드(ZS, 비트 2)―이것이 만일 일(one)이면, 제2 오퍼랜드의 각 엘리먼트도 제로와 비교된다. (추가 예에서, 제로와 비교되는 것은 제3 오퍼랜드 또는 다른 오퍼랜드의 각 엘리먼트이다.); 그리고

조건 코드 세트 필드(CC, 비트 3)―이것이 만일 제로(zero)면, 상기 조건 코드는 세트되지 않고 불편인 채로 있는다. 만일 일이면, 상기 조건 코드가 예시로서 아래에 명시된 대로 세트되며 아래와 같다:

0 - 만일 상기 제로 탐색 비트가 세트되면, 비교는 부등 비교들보다 더 낮은 인덱스 엘리먼트에서 두 오퍼랜드들 내 제로 엘리먼트를 검출하였다.

1 - 엘리먼트 불일치가 검출되었고 V₂ 내 엘리먼트는 V₃ 내 엘리먼트보다 적다.

2 - 엘리먼트 불일치가 검출되었고 V₂ 내 엘리먼트는 V₃ 내 엘리먼트보다 크다. 그리고

3 - 모든 엘리먼트들이 등가인지 비교되었고, 만일 상기 제로 탐색 비트가 세트되면, 제2 오퍼랜드(또는 다른 실시 예에서, 다른 오퍼랜드들) 내에서 어떠한 제로 엘리먼트들도 발견되지 않았다.

Vector Find Element Not Equal 명령의 한 실시 예를 실행할 때, 한 실시 예에서 좌에서 우로 진행하면서, (V₂와 그의 확장 비트에 의해 명시된 벡터 레지스터에 포함된) 제2 오퍼랜드의 무부호 2진 정수 엘리먼트들이 (V₃ 필드 + 그의 확장 비트에 의해 명시된 벡터 레지스터에 포함된) 제3 오퍼랜드의 대응하는 무부호 2진 정수 엘리먼트들과 비교된다. 만일 두 엘리먼트들이 등가가 아니면, 최좌측 부등 엘리먼트의 바이트 인덱스가 (V₁과 그의 확장 비트에 의해 명시된 레지스터에 지정된) 제1 오퍼랜드의 명시된 바이트(예를 들어, 바이트 7)에 배치되고, 제1 오퍼랜드의 다른 모든 바이트들에는 제로들이 저장된다.

한 예에서, 반환된(예를 들어, 상기 명시된 바이트에 저장된) 상기 엘리먼트의 바이트 인덱스는 부등인 상기 최좌측 엘리먼트의 제1 바이트의 인덱스이다. 예를 들어, 만일 상기 엘리먼트 사이즈가 바이트이면, 상기 최좌측 부등 엘리먼트의 인덱스가 반환된다(예를 들어, 만일 16개의 엘리먼트들 0~15가 있고, 엘리먼트 6이 부등이면, 바이트 인덱스 6이 반환된다). 이와 유사하게, 만일 상기 엘리먼트 사이즈가 하프워드이고, 8개의 엘리먼트들 0~7이 있고, 그리고 엘리먼트 3의 바이트 6 또는 7이 부등이면, 바이트 인덱스 6이 반환된다. 비슷하게, 만일 상기 엘리먼트 사이즈가 풀워드(fullword)이고 4개의 엘리먼트들 0~3이 있고, 그리고 엘리먼트 1의 바이트들 4~7 중 하나가 부등이면, 바이트 인덱스 4가 반환된다.

만일 M5 필드 내 조건 코드 세트 비트가 예를 들어 일(one)로 세트되면, 상기 조건 코드는 있을 경우 어떤 오퍼랜드가 더 컸는지 표시하도록 세트된다. 즉, 예를 들어 제2 오퍼랜드 내 문자의 2진 정수 등가물(equivalent)이 제3 오퍼랜드 내 부등 문자의 2진 정수 등가물과 비교되고, 상기 조건 코드는 이 비교에 기초하여 세트된다. 만일 모든 엘리먼트들이 등가라면, 상기 벡터 사이즈(바이트 수로, 예를 들어 16)와 등가의 바이트 인덱스가 제1 오퍼랜드의 명시된 바이트(예를 들어, 바이트 7)에 배치되고 다른 모든 바이트 위치들에는 제로들이 배치된다. 만일 상기 조건 코드 세트 비트가 일이면, 선택된 조건 코드(예를 들어, 조건 코드 3)가 세트된다.

Vector Find Element Not Equal 명령이 종결 문자를 파악하는 데에만 사용되는 이 실시 예에서, 제2 오퍼랜드와 제3 오퍼랜드는 모두 동일한 데이터를 포함하며, 따라서 상기 비교는 부등 문자가 산출되지 않는다.

만일 제로 탐색 비트가 M₅에 세트되면, 제2 오퍼랜드(또는 다른 실시 예들에서는, 제3 오퍼랜드 또는 다른 오퍼랜드) 내 각 엘리먼트 또한 제로(널, 종결자, 문자열 끝 등등으로도 알려짐)와 등가 비교가 이루어진다. 만일 제2 오퍼랜드의 어떤 다른 엘리먼트가 부등인 것으로 발견되기 전에 하나의 제로 엘리먼트가 제2 오퍼랜드에서 발견되면, 제로인 것으로 발견된 엘리먼트의 제1 바이트의 바이트 인덱스가 제1 오퍼랜드의 명시된 바이트(예를 들어, 바이트 7)에 저장된다. 다른 모든 바이트들에 제로들이 저장되고 선택된 조건 코드(예를 들어, 조건 코드 0)가 세트된다.

한 실시 예에서, 상기 엘리먼트들의 비교는 병행하여 수행된다. 예를 들어, 만일 상기 비교가 이루어지는 벡터 레지스터들의 길이가 16 바이트이면, 16 바이트가 병행하여 비교된다. 다른 실시 예들에서, 데이터 유닛들은 바이트 이외의 것일 수 있으며, 병행하는 비교들의 수는 유닛 사이즈와 일치한다. 또한, 한 또 다른 실시 예에서, 상기 벡터들의 방향, 즉 좌측-에서-우측 또는 우측-에서-좌측은 런타임(runtime)에 제공된다. 예를 들어, 상기 명령은 상기 처리의 방향을 예시로서 좌측-에서-우측 또는 우측-에서-좌측으로 표시하는 레지스터, 상태 컨트롤 또는 다른 엔티티를 액세스한다. 한 실시 예에서, 이 방향 컨트롤은 명령의 일부로 인코딩되지 않고, 런타임(runtime)에 명령에 제공된다.

또 다른 실시 예에서, 상기 명령은 RXB 필드를 포함하지 않는다. 그 대신에, 확장자가 사용되지 않거나, 또는 다른 방식으로(예를 들어 상기 명령 밖의 컨트롤으로부터) 제공되거나 또는 상기 명령의 다른 필드의 일부로서 제공된다.

도 8을 참조하여 Vector Find Element Not Equal 명령 처리의 한 실시 예와 관련된 더 상세한 사항을 기술한다. 한 예에서, 상기 컴퓨팅 환경의 프로세서가 이 로직(logic)을 수행 중이다.

처음에, 널(제로 엘리먼트, 문자열 끝, 종결자 등으로도 알려짐) 탐색이 수행되어야 하는지에 대한 결정이 이루어진다(질의 800). 만일 널 탐색이 수행되어야 한다면, 널 문자들에 대하여, 즉 제로 엘리먼트들에 대하여 비교가 이루어지고(단계 802), 그 결과는 nullidx(803)로 출력된다. 예를 들어, 제로 엘리먼트의 최좌측 바이트의 인덱스가 nullidx에 배치된다. 예를 들면, 만일 상기 엘리먼트 사이즈가 바이트들이고 제로 엘리먼트가 바이트 5에서 발견되면, 상기 제로 엘리먼트가 발견된 바이트의 인덱스(예를 들어, 5)가 nullidx에 배치된다. 이와 유사하게, 만일 상기 엘리먼트 사이즈가 하프워드이고, 8개의 엘리먼트들 0~7이 있고, 그리고 엘리먼트 3(즉, 바이트들 6~7)이 제로이면, 6(바이트 인덱스 6에 대하여)이 nullidx에 배치된다. 비슷하게, 만일 상기 엘리먼트 사이즈가 풀워드이고, 4개의 엘리먼트들 0~3이 있고, 그리고 엘리먼트 1(즉, 바이트들 4~7)이 제로이면, 4(바이트 인덱스 4에 대하여)가 nullidx에 배치된다. 한 예에서, 만일 널 엘리먼트가 발견되지 않으면, 상기 벡터의 사이즈(예를 들어, 바이트로 표시; 예를 들어, 16)가 nullidx에 배치된다.

추가로, 또는 만일 널 탐색이 수행되어야 하지 않는다면, 복수의 비교들(예를 들어, 16번)이 병행하여 수행되어 비교 연산에 기초하여 A와 B를 비교한다(단계 804). 한 예에서, A는 제2 오퍼랜드의 컨텐츠이고 B는 제3 오퍼랜드의 컨텐츠이며, 비교 연산은 동일하지 않다.

상기 비교의 결과는 상기 탐색이 좌측 또는 우측에서 오는지에 따라서, 좌측 인덱스 cmpidxl 또는 우측 인덱스 cmpidxr로 불리는, 변수(806)에 저장된다. 예를 들어, 만일 상기 비교가 등가 비교(equal comparison)가 아니고, 상기 탐색이 좌측-에서-우측으로 진행되고, 그리고 상기 비교의 결과가 하나 또는 그 이상의 부등(inequalities)으로 나오면, 가장 낮은 부등 엘리먼트의 제1 바이트와 연관된 인덱스가 cmpidxl에 배치된다. 한 예시를 들자면, 만일 상기 엘리먼트 사이즈가 바이트들이고 벡터에 16개의 엘리먼트들(0~15)이 있고 그리고 엘리먼트 6에서 부등(inequality)이 발견되면, 6이 cmpidxl에 저장된다. 이와 유사하게, 만일 상기 엘리먼트 사이즈가 하프워드들이고, 벡터에 8개의 엘리먼트들(0~7)이 있고, 그리고 엘리먼트 3에서(예를 들어, 바이트 6 또는 7에서) 부등이 발견되면, 상기 엘리먼트의 제1 바이트(바이트 6)의 인덱스가 반환된다. 비슷하게, 만일 상기 엘리먼트 사이즈가 풀워드이고, 4개의 엘리먼트들(0~3)이 있고, 그리고 엘리먼트 1에서(예를 들어, 바이트 4~7에서) 부등이 발견되면, 상기 엘리먼트의 제1 바이트(바이트 4)의 인덱스가 반환된다. 만일 부등 비교가 없으면, 한 실시 예에서, 상기 비교의 방향에 따라서 cmpidxl 또는 cmpidxr이 상기 벡터의 사이즈(예를 들어, 바이트로 표시; 예를 들어, 16)와 등가로 세트된다.

그 후에, 상기 탐색이 좌측에서 오는지 아니면 우측에서 오는지에 대한 결정이 이루어진다(질의 808). 만일 상기 탐색이 좌측에서 오면, 변수 cmpidx는 cmpidxl과 같게 세트되고(단계 810); 그렇지 않으면, cmpidx는 cmpidxr과 같게 세트된다(단계 812).

cmpidx를 세트한 이후에, 널 문자들에 대한 탐색이 수행되었는지에 대한 결정이 이루어진다(질의 814). 만일 널 문자들에 대한 탐색이 없었으면, 변수 idx는 예를 들어 비교 인덱스 cmpidx로 세트된다(단계 816). 만일 널이 탐색되었으면, idx는 비교 인덱스 또는 널 인덱스 nullidx 중 최소치로 세트된다(단계 818). 이로써 처리는 종료된다.

도 8의 처리를 위한 블록 로직의 예가 도 9에 도시된다. 이 예에서, 두개의 입력, 즉 벡터 B(900)와 벡터 A(902)가 있고, 이 예에서, 두 입력은 동일한 데이터를 갖는다. 두 입력이 비교 로직(904)으로 입력되고, 이것은 비교들(예를 들어, 부등 비교)을 병행하여 수행한다. 또한, 한 입력인 벡터 A는 제로 검출 로직(906)에도 입력되고, 이것은 널 처리를 수행한다.

상기 비교 로직의 출력인 idxL 또는 idxR(908)은 결과 판정 로직(912)에 입력되고, 또한 상기 제로 검출 로직의 출력인 nullidx(910)도 결과 판정 로직(912)에 입력된다. 상기 결과 판정 로직은 또한 다음의 컨트롤들, 즉 탐색의 방향을 표시하는, 우측/좌측(914) 컨트롤; 널 처리가 수행되어야할 것인지를 표시하는, 제로 검출(916) 컨트롤; 그리고 각 엘리먼트의 사이즈(예를 들어, 바이트, 하프워드, 워드)를 제공하는 엘리먼트 사이즈(918) 컨트롤을 입력으로 취하고, 그리고 상기 결과 판정 로직은 출력 벡터(922)에(예를 들어, 바이트 7에) 저장되는 결과 인덱스(920) resultidx를 산출한다.

추가로, 상기 결과 판정 로직은 조건 코드 처리(923)를 포함하며, 이것은 선택적으로 조건 코드(924)를 출력한다.

비교 로직(904)에 대한 예시 의사-코드는 다음과 같다:

idxL = 16; idxR = 16

For i = 0 to vector_length

If A[i]! = to B[i] THEN

idxL = i

Done

For i = vector_length down to 0

If A[i]! = to B[i] THEN

idxR = i

done

보는 바와 같이, 방향에 따라서 변수 idxL 또는 idxR이 상기 벡터의 사이즈(예를 들어, 바이트 수로; 예를 들어, 16)로 초기화된다. 그 다음에, 벡터 A의 각 엘리먼가 벡터 B의 대응 엘리먼트와 비교된다. 한 예에서, 상기 비교는 바이트 비교이고, 그래서 16 바이트 각각(i)에 대해 비교가 이루어진다. 이 예에서, 상기 비교 연산은 동일하지 않으며, 그리고 만일 부등이 발견되면, 부등 바이트의 인덱스가 만일 좌측에서부터 탐색이 되는 경우 idxL에 또는 만일 우측에서부터 탐색이 되는 경우 idxR에 저장된다.

제로 검출 로직(906)에 대한 예시 의사-코드는 다음과 같다:

nullidx = 16

FOR j = 0 to vector_length

IF A[j] == 0 THEN

nullidx = j x element_size

Done

보는 바와 같이, 상기 벡터의 각 엘리먼트(j)는 그것이 제로와 등가인지 확인하기 위해 테스트된다. 만일 엘리먼트가 제로와 등가이면, nullidx를 그 엘리먼트의 인덱스에 그 엘리먼트 사이즈를 곱한 것과 등가로 세트한다. 예를 들어, 만일 상기 엘리먼트 사이즈가 하프워드(2 바이트)이고 널 문자가 엘리먼트 3에서 검출되면, 3에 2를 곱하고, nullidx는 6으로 세트되며, 이것은 바이트 6을 나타낸다. 이와 유사하게, 만일 상기 엘리먼트 사이즈가 풀워드(4 바이트)이고 널 문자가 엘리먼트 3에서 검출되면, 3에 4를 곱하고, nullidx는 12로 세트된다.

비슷하게, 결과 판정 로직(912)에 대한 예시 의사-코드는 다음과 같다:

IF Left/Right = Left THEN

cmpidx = idxL

ELSE

cmpidx = idxR

IF zero_detect = ON THEN

resultidx = min(cmpidx, nullidx)

IF set_CC=ON &&nullidx < = cmpidx < 16 THEN

CC = 0

ELSE

resultidx = cmpidx

IF element_size = byte THEN element_size_mask = ^|11111^|b

IF element_size = 2byte THEN element_size_mask = ^|11110^|b

IF element_size = 4byte THEN element_size_mask = ^|11100^|b

resultidx = resultidx & element_size_mask

IF SetCC = ON THEN

IF resultidx == 16 THEN

CC = 3

ELSE IF A[resultidx] < B[resultidx] THEN

CC = 1

ELSE

CC = 2

ELSE no updates to control code register

보는 바와 같이, 만일 좌측/우측 컨트롤이 좌측을 표시하면, cmpidx는 idxL과 같게 세트되고; 그렇지 않은 경우 cmpidx는 idxR과 같게 세트된다. 추가로, 만일 제로 검출 표시자가 온(on)이 되면, resultidx는 cmpidx 또는 nullidx 중 최소값과 같게 세트되고; 만일 조건 코드 세트 컨트롤이 온(on)이 되고 cmpidx가 nullidx보다 크면, 조건 코드는 제로로 세트된다. 그렇지 않은 경우, 만일 제로 검출이 온(on)이 아니면, resultidx가 cmpidx와 같게 세트된다.

추가로, 만일 엘리먼트 사이즈가 바이트와 같으면, 엘리먼트 사이즈 마스크는 11111로 세트되고; 만일 엘리먼트 사이즈가 2 바이트와 같으면, 상기 마스크는 11110으로 세트되고, 만일 엘리먼트 사이즈가 4 바이트와 같으면, 상기 마스크는 11100으로 세트된다.

그 후에, resultidx는 resultidx와 엘리먼트 사이즈 마스크가 AND 연산된 것과 같게 세트된다. 예를 들어, 만일 엘리먼트 사이즈가 하프워드이고 바이트 7이 resultidx이면, resultidx = 00111 AND 11110이고, 00110을 산출하며; 그래서 resultidx는 6(즉, 2진수로 00110)과 같이 세트되며, 이것은 상기 엘리먼트의 제1 바이트이다.

추가로, 조건 코드가 선택적으로 세트된다. 만일 상기 명령의 세트된 조건 코드 컨트롤이 온(on)으로 세트되면, 조건 코드가 제공되고; 그렇지 않은 경우, 조건 코드는 세트되지 않는다. 예시를 들자면, 만일 상기 컨트롤이 온(on)으로 세트되고, resultidx = 16이면, 상기 조건 코드는 3으로 세트된다. 그렇지 않은 경우, 만일 A의 resultidx는 B의 resultidx보다 작으면, 상기 조건 코드는 1로 세트되고; 그렇지 않으면, 상기 조건 코드는 2로 세트된다.

128 비트 벡터에 있어서, 비교 로직은 예를 들어 256 비교들보다는 예를 들어 16 바이트 비교들만 수행한다. 이것은 더 큰 벡터들에 대한 스케일링(scaling)을 제공한다. 추가로, 좌측/우측 컨트롤이 런타임 값으로 제공되고 상기 명령 내에서 인코딩되지 않을 수도 있다. 추가로, 상기 결과로 반환된 값은 엘리먼트 인덱스라기보다는 바이트 위치(position)일 수 있다. 추가로, 1 바이트 및 2 바이트 비교들과 함께 4 바이트 비교들이 지원된다.

또 다른 실시 예에서, 상기 제로 탐색은 조건이 아니고, 그보다는 Vector Find Element Not Equal 명령이 실행될 때 수행된다. 상기 명령을 실행하는 것에 기초하여 또는 그에 응답하여, 상기 제로 탐색이 수행되고 제로 엘리먼트의 위치(예를 들어, 바이트 인덱스)가 반환되고 그리고/또는 제1의 불일치 엘리먼트의 위치(예를 들어, 바이트 인덱스)가 반환된다. 한 실시 예에서, Vector Find Element Not Equal 명령에 대하여 수행되는 비교들의 수는, 실시 예와 상관없이, 그 벡터의 바이트 수와 일치한다. 예를 들어, 만일 탐색 또는 비교 중인 벡터가 16 바이트면, 많아야 16번의 비교가 예를 들어 병행하여 수행된다. 또 다른 실시 예에서, 일단 불일치 또는 제로 엘리먼트가 발견되면, 그 비교는 중단된다.

도 10을 참조하여 Load Count to Block Boundary(LCBB) 명령의 실시 예를 기술한다. 이 명령은, 예를 들어, 메모리 내 명시된 주소에서 명시된 메모리 경계까지의 데이터의 바이트 수의 카운트를 제공한다(예를 들어, 그것은 명시된 메모리 경계를 넘지 않고 벡터 레지스터에 로드된 바이트 수를 제공한다).

한 예에서, Load Count to Block Boundary 명령(1000)은 Load Count to Block Boundary 연산을 표시하는 오피코드 필드들(1002a, 예를 들어 비트들 0~7; 1002b, 예를 들어 비트들 40~47); 범용 레지스터(R₁)를 지정하는 데 사용되는 레지스터 필드(1004, 예를 들어 비트들 8~11); 인덱스 필드(X₂)(1006, 예를 들어 비트들 12~15); 베이스 필드(B₂)(1008, 예를 들어 비트들 16~19); 변위 필드(D₂)(1010, 예를 들어 비트들 20~31); 및 마스크 필드(M₃)(1012, 예를 들어 비트들 32~35)를 포함한다. 필드들(1004~1012)의 각각은, 한 예에서, 별개이며 상기 오피코드(들)로부터 독립적이다. 또한, 한 실시 예에서, 그들은 별개이고 서로로부터 독립적이지만, 다른 실시 예들에서, 둘 이상의 필드가 결합될 수도 있다. 이 필드들의 사용에 대한 추가 정보를 아래에 기술한다.

한 예에서, 오피코드 필드(1002a)에 의해 지정된 오피코드의 선택된 비트들(예를 들어, 처음 두 비트들)은 이 명령의 길이와 포맷을 명시한다. 이 구체적인 예에서, 길이는 세개의 하프워드이고, 포맷은 확장된 오피코드 필드를 갖는 레지스터-및-인덱스-스토리지 연산(a register-and-index-storage operation)이다.

이 명령의 필드에 결합된 아래 첨자 숫자는 그 필드가 적용되는 오퍼랜드를 나타낸다. 예를 들어, R₁에 결합된 아래 첨자 숫자 1은 제1 오퍼랜드를 나타내는 등의 방식이다. 상기 레지스터 오퍼랜드는 길이에 있어서, 예를 들어 128 비트인, 하나의 레지스터이다.

한 예에서, 레지스터-및-인덱스 스토리지 연산 명령에서, X₂ 필드와 B₂ 필드에 의해 지정된 범용 레지스터들의 컨텐츠가 D₂ 필드의 컨텐츠에 더해져 제2 오퍼랜드 주소를 형성한다. Load Count to Block Boundary 명령에 대한 변위인 D₂는 한 예에서 12 비트 무부호 정수로 취급된다. 상기 제2 오퍼랜드 주소는 메인 메모리 내 위치를 표시하기 위해 사용되지만, 이 실시 예에서 데이터를 주소지정하는 데 사용되지는 않는다.

M₃ 필드는, 한 실시 예에서, 메모리 경계를 넘지 않고 로드 가능한 바이트 수를 계산하기 위해 블록 경계 사이즈에 관해 상기 CPU에 신호하는 데 사용되는 코드를 명시한다. 만일 유보된 값(reserved value)이 명시되면, 지정 예외가 인지된다. 예시 코드들과 그에 대응하는 값들은 다음과 같다:

코드 경계

0 64-바이트

1 128-바이트

2 256-바이트

3 512-바이트

4 1K-바이트

5 2K-바이트

6 4K-바이트

추가 예에서, 상기 경계 사이즈는 상기 명령에 포함되어 있지 않지만, 그 대신에 상기 명령을 실행하는 프로세서에 의해 동적으로 결정된다. 예를 들어, M₃ 필드는 경계의 유형(예를 들어, 캐시 라인, 페이지 등등)을 명시하고, 그 유형과 프로세서의 하나 또는 그 이상의 특성들(예를 들어, 프로세서에 대한 캐시 라인 사이즈; 프로세서에 대한 페이지 사이즈 등)에 기초하여 프로세서가 경계를 판정한다. 예시로서, 상기 유형에 기초하여, 프로세서는 그 경계에 대하여 고정 사이즈(예를 들어, 프로세서에 대한 미리 정의된 고정 캐시 라인 또는 페이지 사이즈)를 사용하거나, 또는 상기 유형에 기초하여 프로세서가 경계를 판정한다. 예를 들어, 만일 상기 유형이 페이지 경계이면, 프로세서는 변환 색인 버퍼(TLB) 내 시작 주소를 검색하고 그로부터 페이지 경계를 판정한다. 다른 예들도 존재할 수 있다. 예를 들면, 상기 유형은 상기 명령의 다른 필드에 의해 제공되거나 상기 명령 밖의 외부 제어로부터 제공될 수 있다.

Load Count to Block Boundary 명령의 한 실시 예의 실행에서, 예를 들어, 로드될 벡터 레지스터의 사이즈(예를 들어, 16)로 한도가 정해진(capped at) 명시된 블록 경계를 넘지 않고 제2 오퍼랜드 위치로부터 로드 가능한 바이트 수를 담은 무부호 2진 정수(예를 들어, 64-비트)가 제1 오퍼랜드에 명시된 범용 레지스터에 배치된다.

상기 명령의 실행 결과로, 선택적인 조건 코드가 예를 들어 다음과 같이 세트된다:

0 - 오퍼랜드 1은 16이다

1 -

2 -

3 - 오퍼랜드 1은 16보다 적다

상기 예시 명령에서, 카운트가 시작될 시작 주소는 인덱스 레지스터 값(X₂) + 베이스 레지스터 값(B₂) + 변위(D₂)에 의해 결정되지만; 다른 실시 예들에서는, 몇 가지 예를 들자면, 레지스터 값; 명령 주소 + 명령문 명시된 오프셋; 레지스터 값 + 변위; 또는 레지스터 값 + 인덱스 레지스터 값에 의해 제공된다.

도 11을 참조하여 Load Count to Block Boundary 명령의 처리에 관한 한 실시 예의 더 상세한 사항을 기술한다. 한 예에서, 상기 컴퓨팅 환경의 프로세서가 이 로직(logic)을 수행 중이다.

한 실시 예에서, 처음에 경계 마스크(boundary mask)(BdyMask)가 생성되고, 이것은 명시된 경계에 가까운 정도(closeness)를 판정하는 데 사용된다(단계 1100). 상기 마스크를 생성하기 위해, 한 예에서, 경계 사이즈(BdySize)(110)의 2의 보수의 부정(2's complement negation)을 취하여 경계 마스크(1104)를 생성한다(예를 들어, BdyMask = 0 - BdySize). 한 예에서, 경계 사이즈는 상기 명령(예를 들어, M₃ 필드)에 의해 제공되고, 또는 다른 예에서, 경계 사이즈는 여기에 기술되는 바와 같은 머신에 의해 판정된다.

그 후에, 시작 주소가 계산되고, 이것은 카운트가 시작될 메모리 내 위치를 표시한다(단계 1110). 예시로서, 시작 주소(1112)는 레지스터 값; 명령 주소 + 명령문 명시된 오프셋; 레지스터 값 + 변위; 레지스터 값 + 인덱스 레지스터 값; 또는 레지스터 값 + 인덱스 레지스터 값 + 변위에 의해 제공될 수 있다. 여기에 제공되는 명령에서, 시작 주소는 X₂ 필드, B₂ 필드 및 D₂ 필드에 의해 제공된다. 즉, X₂ 및 B₂에 의해 지정되는 레지스터들의 컨텐츠가 D₂에 의해 표시되는 변위에 더해져서 시작 주소를 제공한다. 위에 표시된 시작 주소 계산 방법들은 단지 예시일뿐이며 다른 예시들도 가능하다.

그 다음에, 카운트가 멈추어야 할 위치를 표시하는 종료 주소(end address)가 계산된다.(단계 1120). 이 계산에 대한 입력은 예를 들어 경계 사이즈(1102), 시작 주소(1112), 벡터 사이즈(vec_size)(1114)(예를 들어, 바이트로 표시; 예를 들어, 16), 및 경계 마스크(1104)이다. 벡터 사이즈는 선택된 벡터 레지스터 또는 다른 레지스터의 사이즈이다(예를 들어, 바이트로 표시; 예를 들어, 16). 상기 레지스터는 예를 들어 데이터가 로드될 수 있는 레지스터이다. 한 예에서, 종료 주소(1122)는 다음과 같이 계산된다:

그 후에, 상기 카운트가 계산된다(단계 1130). 예를 들어, count = EndAddress(1122) - StartAddress(1112)이다. 다른 예에서, 카운트는 종료 주소를 사용하지 않고 시작 주소로부터 계산될 수 있다. 이 예에서, count = min(16, BdySize - (StartAddress AND BdyMask))이고, 여기에서 16은 벡터 레지스터(또는 다른 레지스터)의 사이즈이다. 다른 예들에서, 다른 벡터 사이즈들도 사용될 수 있다.

한 실시 예서, Load Count to Block Boundary 명령은 얼마나 많은 데이터의 바이트가 벡터 레지스터 같은 레지스터에 로드되었는지를 판정하는 데 사용된다. 이 카운트는 그 다음에 종결 문자 열 같은 문자 데이터 세트의 길이를 판정하는 데 사용된다.

표시된 바와 같이, 한 실시 예에서, 로드되고 카운트가 획득되는 레지스터는 벡터 레지스터이다. 벡터 퍼실리티의 한 예에서, 32개의 벡터 레지스터가 있으며 다른 유형의 레지스터들이 상기 벡터 레지스터들의 사분면(quadrant)에 매핑될 수 있다. 예를 들어, 도 12에 도시된 바와 같이, 만일 32개의 벡터 레지스터들(1202)을 포함하는 레지스터 파일(1200)이 있고 각 레지스터는 길이가 128 비트이면, 길이가 64 비트인 16개의 부동 소수점 레지스터들(1204)이 상기 벡터 레지스터들을 오버레이(overlay)할 수 있다. 그렇게 하여, 예로서, 부동 소수점 레지스터 2가 수정되면, 벡터 레지스터 2도 수정된다. 다른 유형의 레지스터들에는 다른 매핑들이 가능할 수도 있다.

위에 상세하게 기술되어 있는 것은 부적절한 예외들을 일으키지 않고 동시에 문자들을 찾음으로써 종결 문자를 갖는 문자 데이터의 길이를 파악하기 위한 기술이다. 통상적으로, 널로 종결되는 C 스타일 문자열 같은 문자열의 끝을 찾는 것은 그 문자열의 끝이 어디에 있는지 모르기 때문에 동시에 수행하기가 어렵다. 상기 끝을 지나서 판독하여, 애초에 터치되지 않았어야 하는 페이지에 대한 페이지 폴트 예외(page fault exception)가 발생하기 쉽다. 이전 기술들은 한 번에 하나의 문자만 로드하거나, 또는 페이지 넘어감(page crossing)을 방지하기 위해 그 문자열에 대한 데이터 액세스를 정렬하기 위한 프리앰블을 갖는다. 한 번에 하나의 문자로 작업하는 것은 본질적으로 느리다. 정렬을 위해 프리앰블을 추가하는 것은 짧은 문자열들에 대해서는 성능을 손상시킬 수 있고 코드 안에 예측하기 어려운 분기(branch)들을 추가할 수 있어서, 그로 인해 대기 시간(latency)이 추가된다.

명시된 경계까지 데이터를 동시에 로드하고 로드된 문자들의 수를 판정할 방안을 제공하는 명령과, 제1 구분 문자의 인덱스를 파악하기 위한 명령(이 명령은 상기 데이터를 동시에 점검함)을 이용함으로써, 종결 문자 데이터(예를 들어, 널로 종결됨)의 길이를 하나의 분기 명령만으로 파악하기 위한 기술이 제공된다. 또한, 문자열 문자들의 고속 병렬 점검과 스퓨리어스(spurious) 예외들의 방지가 제공된다.

상기 기술의 하나 또는 그 이상의 특징들을 사용하여 실행 시간 단축을 포함한 성능 향상을 제공한다.

여기에서, 메모리, 메인 메모리, 스토리지 및 메인 스토리지는 명시적으로 또는 맥락적으로 다르게 언급되지 않는 한 교환하여 사용할 수 있다.

다른 명령들의 예를 포함한 벡터 퍼실리티에 관련된 추가 세부사항들은 발명을 실시하기 위한 구체적인 내용의 일부로서 아래에서 더 제공된다.

이 기술분야에서 통상의 지식을 가진 자는 인식할 수 있는 바와 같이, 본 발명의 하나 또는 그 이상의 특징들은 시스템, 방법 또는 컴퓨터 프로그램 제품으로 구현될 수 있다. 따라서, 본 발명의 하나 또는 그 이상의 특징들은 전적으로 하드웨어 실시 예, 전적으로 소프트웨어 실시 예(펌웨어, 상주 소프트웨어, 마이크로코드 등 포함) 또는 소프트웨어와 하드웨어 특징들을 조합한 실시 예(여기에서는 모두 "회로", "모듈", "시스템"으로 불릴 수 있음)의 형태를 취할 수 있다. 또한, 본 발명의 하나 또는 그 이상의 특징들은 컴퓨터 판독 가능 프로그램 코드가 그 위에 구현된 하나 또는 그 이상의 컴퓨터 판독 가능 매체(들)에 구현된 컴퓨터 프로그램 제품의 형태를 취할 수 있다.

하나 또는 그 이상의 컴퓨터 판독 가능 매체(들)의 임의 조합이 사용될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터 판독 가능 스토리지 매체일 수 있다. 컴퓨터 판독 가능 스토리지 매체는, 예를 들어, 전자, 자기, 광학, 전자기, 적외선 또는 반도체 시스템, 장치, 또는 디바이스이거나 전술한 것들의 모든 적절한 조합으로 될 수 있으나 그에 한정되지는 않는다. 컴퓨터 판독 가능 스토리지 매체의 더 구체적인 예들(비포괄적인 목록)에는 하나 또는 그 이상의 와이어들을 갖는 전기 배선(electrical connection), 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 광섬유, 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 광 스토리지 디바이스, 자기 스토리지 디바이스, 또는 전술한 것들의 모든 적절한 조합이 포함된다. 이 문서의 맥락에서, 컴퓨터 판독 가능 스토리지 매체는 명령 실행을 위한 시스템, 장치, 또는 디바이스에 의해 또는 그와 연결하여 사용할 프로그램을 포함 또는 저장할 수 있는 모든 유형의(tangible) 매체일 수 있다.

이제 도 13을 참조하면, 한 예에서, 컴퓨터 프로그램 제품(1300)은 예를 들어 하나 또는 그 이상의 비-일시적인(non-transitory) 컴퓨터 판독 가능 스토리지 매체(1302)를 포함하며 이 매체상에 컴퓨터 판독 가능 프로그램 코드 수단 또는 로직(1304)을 저장하여 본 발명의 하나 또는 그 이상의 특징들을 제공 및 가능하게 만든다.

컴퓨터 판독 가능 매체상에 구현된 프로그램 코드는 무선, 유선, 광섬유 케이블, RF 등 또는 전술한 것들의 적절한 조합으로 된 것을 포함한(그러나 이에 한정되지는 않는) 적절한 매체를 사용하여 전송될 수 있다.

본 발명의 하나 또는 그 이상의 특징들에 대한 동작들을 실행하기 위한 컴퓨터 프로그램 코드는 Java, Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어, 어셈블러 언어 또는 그와 유사한 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성될 수 있다. 상기 프로그램 코드는 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다.

여기에서는 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들) 및 컴퓨터 프로그램 제품들의 순서 예시도들 및/또는 블록도들을 참조하여 본 발명의 하나 또는 그 이상의 특징들을 기술한다. 순서 예시도들 및/또는 블록도들의 각 블록과 순서 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다. 이 컴퓨터 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다.

상기 컴퓨터 프로그램 명령들은 또한 컴퓨터 판독 가능 매체에 저장될 수 있으며, 컴퓨터, 기타 프로그램가능 데이터 처리 장치 또는 다른 디바이스들에 지시하여 상기 컴퓨터 판독 가능 매체에 저장된 명령들이 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 생성하도록 특정한 방식으로 기능하게 할 수 있다.

상기 컴퓨터 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스들에 로드되어, 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스들에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터 또는 기타 프로그램가능 장치상에서 실행되는 명령들이 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 프로세스들을 제공할 수 있다.

도면들 내 순서도 및 블록도들은 본 발명의 하나 또는 그 이상의 특징들의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능(functionality), 및 연산(operation)을 예시한다. 이와 관련하여, 상기 순서도 또는 블록도들 내 각 블록은 상기 명시된 논리적 기능(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 코드의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다는 것에 또한 유의해야 한다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 기능에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 순서 예시도의 각 블록, 및 블록도들 및/또는 순서 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 유의한다.

전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 특징들은 컴퓨터 환경의 관리를 서비스하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스 등이 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 특징들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원 등을 할 수 있다. 그 대가로, 서비스 제공자는 가입제(subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있으며, 이는 예이다. 또한, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 콘텐츠를 판매하고 대금을 수령할 수 있다.

본 발명의 한 특징에서, 본 발명의 하나 또는 그 이상의 특징들을 수행하기 위한 애플리케이션이 배치될 수 있다. 한 예로서, 애플리케이션의 배치는 본 발명의 하나 또는 그 이상의 특징들을 수행하는 데 실시 가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함한다.

본 발명의 추가 특징으로서, 컴퓨터 판독 가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 컴퓨팅 환경과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.

본 발명의 추가 특징으로서, 컴퓨터 판독 가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처 통합을 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 시스템에서 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 특징들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.

위에서 여러 실시 예들이 기술되었지만, 이들은 단지 예시일 뿐이다. 예를 들면, 다른 아키텍처들로 된 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 특징들을 포함하고 사용할 수 있다. 또한, 다른 사이즈의 벡터들 또는 다른 레지스터들이 사용될 수도 있으며, 본 발명의 정신에서 벗어나지 않고 상기 명령에 대한 변경들이 이루어질 수 있다.

또한, 다른 종류의 컴퓨팅 환경들도 본 발명의 하나 또는 그 이상의 특징들로부터 이득을 얻을 수 있다. 예로서, 프로그램 코드를 저장 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어 프로그램 코드의 실제 실행 동안 사용되는 로컬 메모리, 대용량 스토리지(bulk storage), 및 코드가 실행 동안에 대용량 스토리지로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 저장(temporary storage)을 제공하는 캐시 메모리를 포함한다.

입력/출력 또는 I/O 디바이스들(키보드, 디스플레이, 포인팅 디바이스, DASD, 테이프, CD, DVD, 썸 드라이브 및 기타 메모리 매체 등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개(intervening) I/O 컨트롤러들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 중개하는 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템 또는 원격 포인터 또는 스토리지 디바이스에 결합되는 것을 가능하게 한다. 모뎀, 케이블 모뎀, 및 이더넷 카드는 이용 가능한 네트워크 어댑터의 단지 일부 예이다.

도 14를 참조하면, 본 발명의 하나 또는 그 이상의 실시 예들을 구현하기 위한 호스트 컴퓨터 시스템(5000)의 대표적인 컴포넌트들이 도시된다. 대표적인 호스트 컴퓨터(5000)는 컴퓨터 메모리(즉, 중앙 스토리지)(5002)와 통신하는 하나 또는 그 이상의 CPU들(5001)을 포함하고, 또한 스토리지 매체 디바이스들(5011)로 그리고 다른 컴퓨터들 또는 SAN들 등과 통신하기 위한 네트워크들(5010)로 가는 I/O 인터페이스들을 포함한다. CPU(5001)는 아키텍처화된 명령 세트((architected instruction set)와 아키텍처화된 기능(architected functionality)을 갖는 아키텍처에 부합한다. CPU(5001)는 프로그램 주소들(가상 주소들)을 메모리의 실제 주소들로 변환하기 위한 동적 주소 변환(DAT)(5003)을 가질 수 있다. DAT는 통상적으로 컴퓨터 메모리(5002)의 블록에 나중에 액세스할 때 주소 변환의 지연이 필요 없도록 변환들을 캐시하기 위한 변환 색인 버퍼(TLB, translation lookaside buffer)(5007)를 포함한다. 통상적으로, 캐시(5009)는 컴퓨터 메모리(5002)와 프로세서(5001) 사이에서 사용된다. 캐시(5009)는 하나 이상의 CPU가 이용 가능한 큰 캐시(large cache)와 그 큰 캐시와 각 CPU 사이에 있는 더 작고 더 빠른 (더 하위 레벨) 캐시들을 갖는 계층형(hierarchical)일 수 있다. 어떤 구현들에서는, 더 하위 레벨(lower level) 캐시들은 명령 페치와 데이터 액세스를 위한 별개의(separate) 하위 레벨 캐시들을 제공하기 위해 분할된다. 한 실시 예에서, 한 명령이 명령 페치 유닛(5004)에 의해 캐시(5009)를 통해서 메모리(5002)로부터 페치된다. 명령은 명령 디코드 유닛(instruction decode unit)(5006)에서 디코드되고 (어떤 실시 예들에서는 다른 명령들과 함께) 명령 실행 유닛 또는 유닛들(5008)로 디스패치된다(dispatched). 통상적으로 몇 가지의 실행 유닛들 (5008)이 채용되며, 예를 들면 산술 실행 유닛(arithmetic execution unit), 부동 소수점 실행 유닛(floating point execution unit) 및 분기 명령 실행 유닛(branch instruction execution unit)이 있다. 명령은 실행 유닛에 의해 실행되고, 명령이 명시한 레지스터들 또는 메모리로부터 필요한 만큼 오퍼랜드들에 액세스한다. 만일 오퍼랜드가 메모리(5002)로부터 액세스(로드 또는 저장)되면, 로드/저장 유닛(load/store unit)(5005)이 통상적으로 실행되는 명령의 제어아래 액세스를 처리한다. 명령들은 하드웨어 회로들에서 또는 내부 마이크로코드(펌웨어)에서 또는 이 둘의 조합에 의해서 실행될 수 있다.

전술한 바와 같이, 컴퓨터 시스템은 로컬 (또는 메인) 스토리지에 정보를 포함하고, 또한 주소지정(addressing), 보호(protection), 그리고 참조 및 변경 기록(reference and change recording)을 포함한다. 주소지정의 몇 가지 예로는 주소의 형식(format of addresses), 주소 공간의 개념(concept of address spaces), 주소의 여러 유형(various types of addresses), 및 한 유형의 주소가 또 다른 유형의 주소로 변환되는 방식(manner)이 있다. 메인 스토리지의 일부는 영구적으로 할당된 스토리지 위치들을 포함한다. 메인 스토리지는 시스템에 데이터의 직접 주소지정 가능한 고속 액세스 스토리지(fast-access storage)를 제공한다. 데이터와 프로그램들은 모두 (입력 디바이스들로부터) 메인 스토리지로 로드된 후에 처리될 수 있다.

메인 스토리지는 때때로 캐시라고 불리는 하나 또는 그 이상의 더 작고 더 고속의 액세스 버퍼 스토리지들을 포함한다. 캐시는 통상적으로 CPU 또는 I/O 프로세서와 물리적으로 연관된다. 구별되는(distinct) 스토리지 매체의 물리적 구축과 사용의 영향들은, 수행을 제외하고는, 일반적으로 프로그램에 의해 관찰되지 않는다.

명령들 용과 데이터 오퍼랜드들 용으로 별개 캐시들이 유지될 수 있다. 캐시 내의 정보는 캐시 블록(cache block) 또는 캐시 라인(또는 줄여서 라인)이라 불리는 인테그럴 범위(integral boundary)상의 인접 바이트들에 보존된다. 어떤 모델은 캐시 라인의 사이즈를 바이트로 반환하는 EXTRACT CACHE ATTRIBUTE 명령을 제공할 수 있다. 어떤 모델은 또한 스토리지를 데이터 또는 명령 캐시로의 프리페치(prefetch) 또는 캐시로부터 데이터의 해제를 실현하는 PREFETCH DATA 명령과 PREFETCH DATA RELATIVE LONG 명령을 제공할 수 있다.

스토리지는 비트들의 긴 수평의 열(a long horizontal string of bits)로 보인다. 대부분의 연산들에 있어서, 스토리지에 대한 액세스는 좌측-에서-우측(left-to-right) 순으로 진행된다. 비트들의 문자열(string)은 8 비트의 유닛들로 세분된다. 8-비트 유닛은 바이트(byte)라 부르고, 이것은 모든 정보 포맷들의 기본적인 빌딩 블록(building block)이다. 스토리지에서 각 바이트 위치는 음이 아닌 고유한 정수로 식별되고, 이것은 그 바이트 위치의 주소, 또는, 간단히 말해서 바이트 주소(byte address)이다. 인접 바이트 위치들은 좌측의 0부터 시작해서 좌측-에서-우측 순으로 진행되는 연속되는 주소들이다. 주소들은 무부호 2진 정수들이며 24, 31, 또는 64 비트이다.

정보는 스토리지와 CPU 또는 채널 서브시스템 사이에서, 1 바이트 또는 바이트들의 그룹으로, 한 번에 전송된다. 다르게 명시되지 않으면, 예를 들어, z/Architecture에서 스토리지 내 바이트들의 그룹은 그 그룹의 제일 좌측 바이트에 의해 주소지정된다. 그룹 내 바이트의 수는 수행될 연산에 의해 암시되거나 분명하게 명시된다. CPU 연산에서 사용될 때, 바이트들의 그룹은 필드(field)라 불린다. 각 바이트들의 그룹 내에서, 예를 들어, z/Architecture에서, 비트들은 좌측-에서-우측 순으로 번호가 붙는다. z/Architecture에서, 제일 좌측 비트들은 때때로 "상위(high-order)" 비트들로 불리고 제일 우측 비트들은 "하위(low-order)" 비트들로 불린다. 그러나 비트 번호는 스토리지 주소가 아니다. 바이트만 주소지정될 수 있다. 스토리지 내 한 바이트의 개별 비트들에서 연산하기 위해서는, 전체 바이트가 액세스된다. 한 바이트 내 비트들은 (예를 들어, z/Architecture에서) 0에서 7까지, 좌측에서 우측으로 번호가 붙는다. 한 주소 내 비트들은 24-비트 주소에서는 8-31 또는 40-63으로, 또는 31-비트 주소에서는 1-31 또는 33-63으로 번호가 붙을 수 있고; 64-비트 주소에서는 0-63으로 번호가 붙는다. 다른 고정-길이 포맷의 다수 바이트들 내에서, 그 포맷을 이루는 비트들은 0부터 시작해서 연속적으로 번호가 붙는다. 에러 검출의 목적을 위해서, 그리고 바람직하게는 교정을 위해서, 하나 또는 그 이상의 검사용 비트들이 각 바이트와 또는 바이트들의 그룹과 함께 전송된다. 이러한 검사용 비트들은 머신에 의해 자동적으로 생성되며 프로그램에 의해 직접적으로 제어될 수 없다. 스토리지 용량은 바이트 수로 표시된다. 스토리지-오퍼랜드 필드의 길이가 명령의 연산 코드에 의해 암시될 때, 그 필드는 고정 길이(fixed length)를 가졌다고 말하며, 그 길이는 1, 2, 4, 8, 또는 16 바이트일 수 있다. 어떤 명령들에는 더 큰 필드들이 암시될 수 있다. 스토리지-오퍼랜드 필드의 길이가 암시되지 않고 분명하게 언급될 때, 그 필드는 가변 길이(variable length)를 가졌다고 말한다. 가변-길이 오퍼랜드는 길이가 1 바이트의 증분들 만큼씩 (또는 어떤 명령들에서는, 2 바이트의 배수로 또는 다른 배수들로) 변할 수 있다. 정보가 스토리지에 배치될 때, 비록 스토리지에 대한 물리적 경로의 폭이 저장되는 필드의 길이보다 더 클 수 있을지라도, 단지 그 지정된 필드에 포함된 그 바이트 위치들의 내용들만 대체된다.

정보의 일정 유닛들(units)은 스토리지에서 인테그럴 경계(integral boundary)에 있어야 한다. 경계(boundary)는 그 스토리지 주소가 그 유닛의 길이의 바이트 배수일 때 정보의 유닛에 대해서 인테그럴(integral)하다고 불린다. 인테그럴 경계 상의 2, 4, 8, 및 16 바이트의 필드들에는 특별한 명칭들이 주어진다. 하프워드(halfword)는 2-바이트 경계 상의 2개의 연속 바이트들의 그룹이고 명령들의 기본 빌딩 블록이다. 워드(word)는 4-바이트 경계 상의 4개의 연속 바이트들의 그룹이다. 더블워드(doubleword)는 8-바이트 경계 상의 8개의 연속 바이트들의 그룹이다. 쿼드워드(word)는 16-바이트 경계 상의 16개의 연속 바이트들의 그룹이다. 스토리지 주소들이 하프워드, 워드, 더블워드, 및 쿼드워드를 지정할 때, 그 주소의 2진 표시는 1개, 2개, 3개, 또는 4개의 제일 우측 제로(zero) 비트들을 각각 포함한다. 명령들은 2-바이트 인테그럴 경계들 상에 있어야 한다. 대부분의 명령들의 스토리지 오퍼랜드들은 경계-정렬(boundary-alignment) 요건들을 갖지 않는다.

명령들과 데이터 오퍼랜드들에 대한 별개의 캐시들을 구현하는 디바이스들상에서, 만일 프로그램이 어떤 캐시 라인에 저장되고 그 캐시 라인으로부터 명령들이 후속적으로 페치되면, 그 저장이 후속적으로 페치되는 명령들을 변경하는지 여부와 상관 없이, 상당한 지연을 겪게 될 것이다.

한 실시 예에서, 본 발명은 소프트웨어로 실시될 수 있다(이 소프트웨어는 때때로 라이선스된 내부 코드, 펌웨어, 마이크로-코드, 밀리-코드, 피코-코드 등으로 불리며, 이들 중 어떤 것이든 본 발명의 하나 또는 그 이상의 특징들에 부합할 것이다). 도 14를 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현하는 소프트웨어 프로그램 코드는 통상적으로 CD-ROM 드라이브, 테이프 드라이브 또는 하드 드라이브와 같은 장기 스토리지(long-term storage) 매체 디바이스들(5011)로부터 호스트 시스템(5000)의 프로세서(5001)에 의해 액세스된다. 소프트웨어 프로그램 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템에 사용할 용도로 알려진 여러 가지 매체들 중 어느 하나에 구현될 수 있다. 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 컴퓨터 메모리(5002) 또는 스토리지의 사용자들로부터 네트워크(5010)를 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.

소프트웨어 프로그램 코드는 여러 가지 컴퓨터 컴포넌트들의 기능과 상호작용(interaction) 및 하나 또는 그 이상의 애플리케이션 프로그램들을 제어하는 운영체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체 디바이스(5011)로부터 상대적으로 더 고속의 컴퓨터 스토리지(5002)―이것은 프로세서(5001)에 의한 처리에 이용 가능함―로 페이지된다. 메모리 내 소프트웨어 프로그램 코드를 물리적 매체상에 구현하는 기술과 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술과 방법은 잘 알려져 있으며 여기에서는 더 논의하지 않을 것이다. 프로그램 코드는, 유형의 매체(전자 메모리 모듈들(RAM), 플래시 메모리, 컴팩트 디스크(CDs), DVDs, 자기 테이프 등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독 가능하며, 컴퓨터 시스템에서 처리 회로에 의해 실행하기 위해 판독 가능한 것이 바람직하다.

도 15는 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 대표적인 워크스테이션 또는 서버 하드웨어 시스템을 예시한다. 도 15의 시스템(5020)은 선택적인 주변 디바이스들을 포함하여, 개인용 컴퓨터, 워크스테이션 또는 서버 같은 대표적인 베이스 컴퓨터 시스템(5021)을 포함한다. 베이스 컴퓨터 시스템(5021)은 하나 또는 그 이상의 프로세서들(5026)과 버스를 포함하며, 버스는 알려진 기술들에 따라 프로세서(들)(5026)와 시스템(5021)의 다른 컴포넌트들 사이를 연결하여 통신을 가능하게 하기 위해 채용되는 것이다. 버스는 프로세서(5026)를 메모리(5025)와 장기 스토리지(5027)에 연결하며 장기 스토리지는, 예를 들어, 하드 드라이브(예를 들어, 자기 매체, CD, DVD 및 플래시 메모리를 포함함) 또는 테이프 드라이브를 포함할 수 있다. 시스템(5021)은 또한 사용자 인터페이스 어댑터를 포함할 수 있으며, 이 사용자 인터페이스 어댑터는 마이크로프로세서(5026)를 버스를 통해서 키보드(5024), 마우스(5023), 프린터/스캐너(5030) 및/또는 기타 인터페이스 디바이스들과 같은 하나 또는 그 이상의 인터페이스 디바이스들에 연결하며, 상기 기타 인터페이스 디바이스들은 터치 감응식 스크린(touch sensitive screen), 디지털 입력 패드(digitized entry pad) 등과 같은 사용자 인터페이스 디바이스일 수 있다. 버스는 또한 LCD 스크린 또는 모니터와 같은 디스플레이 디바이스(5022)를 디스플레이 어댑터를 통해서 마이크로프로세서(5026)에 연결한다.

시스템(5021)은 네트워크(5029)와 통신(5028)이 가능한 네트워크 어댑터를 경유하여 다른 컴퓨터들 또는 컴퓨터들의 네트워크들과 통신할 수 있다. 네트워크 어댑터들의 예로는 통신 채널(communications channels), 토큰 링(token ring), 이더넷(Ethernet) 또는 모뎀(modems)이 있다. 이와는 달리, 시스템(5021)은 CDPD(cellular digital packet data) 카드 같은 무선 인터페이스를 사용하여 통신할 수 있다. 시스템(5021)은 근거리 통신망(LAN) 또는 광역 통신망(WAN)에서 다른 컴퓨터들과 연관될 수 있고, 또는 시스템(5021)은 또 다른 컴퓨터와 클라이언트/서버 배열방식(arrangement)에서 클라이언트가 될 수 있다. 이들 모든 구성들과 적절한 통신 하드웨어 및 소프트웨어는 이 기술분야에서 알려져 있다.

도 16은 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 데이터 처리 네트워크(5040)를 예시한다. 데이터 처리 네트워크(5040)는 무선 네트워크와 유선 네트워크 같은 복수의 개별 네트워크들을 포함할 수 있으며, 이들의 각각은 복수의 개별 워크스테이션들(5041, 5042, 5043, 5044)을 포함할 수 있다. 또한, 이 기술분야에서 통상의 지식을 가진 자들은 인식할 수 있는 바와 같이, 하나 또는 그 이상의 LAN들이 포함될 수 있으며, 여기에서 LAN은 호스트 프로세서에 결합된 복수의 지능형(intelligent) 워크스테이션들을 포함할 수 있다.

계속해서 도 16을 참조하면, 네트워크들은 또한 게이트웨이 컴퓨터 (클라이언트 서버 5046) 또는 애플리케이션 서버(데이터 저장소를 액세스할 수 있고 또한 워크스테이션 5045로부터 직접 액세스될 수 있는 원격 서버 5048)와 같은 메인프레임 컴퓨터들 또는 서버들을 포함할 수 있다. 게이트웨이 컴퓨터(5046)는 각 개별 네트워크로의 진입점(a point of entry) 역할을 한다. 게이트웨이는 하나의 네트워킹 프로토콜을 또 하나의 네트워킹 프로토콜에 연결할 때 필요하다. 게이트웨이(5046)는 바람직하게는 통신 링크를 통해 또 하나의 네트워크(예를 들면 인터넷 5047)에 결합될 수 있다. 게이트웨이(5046)는 또한 통신 링크를 사용하여 하나 또는 그 이상의 워크스테이션들(5041, 5042, 5043, 5044)에 직접 결합될 수 있다. 게이트웨이 컴퓨터는 인터내셔널 비지네스 머신즈 코포레이션에서 입수 가능한 IBM eServer™ System z 서버를 활용하여 구현될 수 있다.

도 15와 도 16을 동시에 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현할 수 있는 소프트웨어 프로그래밍 코드가 시스템(5020)의 프로세서(5026)에 의해 CD-ROM 드라이브 또는 하드 드라이브와 같은 장기 스토리지 매체(5027)로부터 액세스될 수 있다. 소프트웨어 프로그래밍 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템과 함께 사용할 용도로 알려진 여러 가지 매체들 중 어느 하나에 구현될 수 있다. 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 메모리 또는 스토리지의 사용자들(5050, 5051)로부터 네트워크를 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.

이와는 달리, 프로그래밍 코드는 메모리(5025)에 구현되고, 프로세서 버스를 사용하여 프로세서(5026)에 의해 액세스될 수 있다. 이러한 프로그래밍 코드는 여러 가지 컴퓨터 컴포넌트들의 기능과 상호작용 및 하나 또는 그 이상의 애플리케이션 프로그램들(5032)을 제어하는 운영체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체(5027)로부터 고속의 메모리(5025)―이것은 프로세서(5026)에 의한 처리에 이용 가능함―로 페이지된다. 메모리 내 소프트웨어 프로그래밍 코드를 물리적 매체상에 구현하는 기술과 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술과 방법은 잘 알려져 있으며 여기에서는 더 논의하지 않을 것이다. 프로그램 코드는, 유형의 매체(전자 메모리 모듈들(RAM), 플래시 메모리, 컴팩트 디스크(CDs), DVDs, 자기 테이프 등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독 가능하며, 컴퓨터 시스템에서 처리 회로에 의해 실행하기 위해 판독 가능한 것이 바람직하다.

프로세서가 가장 쉽게 이용 가능한 캐시(보통으로 프로세서의 다른 캐시들보다 더 빠르고 더 작음)는 가장 낮은 (L1 또는 레벨 1) 캐시이고 메인 저장소(메인 메모리)는 가장 높은 레벨의 캐시(만일 3개의 레벨이 있다면 L3)이다. 가장 낮은 레벨의 캐시는 흔히 실행될 기계어 명령들을 보유하는 명령 캐시(I-캐시)와 데이터 오퍼랜드들을 보유하는 데이터 캐시(D-캐시)로 나뉜다.

도 17을 참조하면, 예시적인 프로세서 실시 예가 프로세서(5026)에 대해 도시된다. 프로세서 성능을 향상시키기 위해서 메모리 블록들을 버퍼하기 위해 통상적으로 하나 또는 그 이상의 캐시(5053) 레벨들이 채용된다. 캐시(5053)는 사용될 가능성이 있는 메모리 데이터의 캐시 라인들을 보유하는 고속 버퍼이다. 통상적인 캐시 라인들은 64, 128 또는 256 바이트의 메모리 데이터이다. 별개의 캐시들은 흔히 데이터를 캐시하기 위해서보다는 명령들을 캐시하기 위해 채용된다. 이 기술분야에서 잘 알려진 "스누프(snoop)" 알고리즘들에 의해 캐시 일관성(cache coherence)(메모리 내 라인들의 사본들과 캐시들의 동기화(synchronization))이 종종 제공된다. 프로세서 시스템의 메인 메모리 스토리지(5025)는 종종 캐시로 불린다. 4개 레벨의 캐시(5053)를 가진 프로세서 시스템에서, 메인 스토리지(5025)는 때로 레벨 5(L5) 캐시로 불리는데, 왜냐하면 그것은 통상적으로 더 빠르며 컴퓨터 시스템이 이용 가능한 비휘발성 스토리지(DASD, 테이프 등)의 일부분만을 보유하기 때문이다. 메인 스토리지(5025)는 운영체제에 의해 메인 스토리지(5025)의 안팎으로(in and out of) 페이지되는 데이터의 페이지들을 "캐시"한다.

프로그램 카운터(명령 카운터)(5061)가 실행될 현재 명령의 주소를 추적한다. z/Architecture 프로세서 내 프로그램 카운터는 64 비트이고 이전의 주소지정 한계(addressing limits)를 지원하기 위해 31 또는 24 비트로 잘려질 수 있다. 프로그램 카운터는 통상적으로 컴퓨터의 PSW(프로그램 상태 워드)에 구현되어, 그것이 문맥 전환(context switching) 동안 지속되도록 한다. 그리하여, 프로그램 카운터 값을 갖는 진행중인 프로그램은, 예를 들어, 운영체제에 의해 인터럽트될 수 있다(프로그램 환경에서 운영체제 환경으로 문맥 전환). 프로그램이 활성이 아닐 때, 프로그램의 PSW는 프로그램 카운터 값을 유지하고, 운영체제가 실행 중일 때 운영체제의 (PSW 내) 프로그램 카운터가 사용된다. 통상적으로, 프로그램 카운터는 현재 명령의 바이트 수와 동일한 양으로 증분된다. 감소된 명령 세트 컴퓨팅(Reduced Instruction Set Computing, RISC) 명령들은 통상적으로 고정 길이이고, 한편 콤플렉스 명령 세트 컴퓨팅(Complex Instruction Set Computing, CISC) 명령들은 통상적으로 가변 길이이다. IBM z/Architecture의 명령들은 2, 4 또는 6 바이트의 길이를 갖는 CISC 명령들이다. 프로그램 카운터(5061)는, 예를 들어, 분기 명령의 분기 채택 연산(branch taken operation) 또는 문맥 전환 연산에 의해 변경된다. 문맥 전환 연산에서, 현재의 프로그램 카운터 값은 실행되고 있는 프로그램에 관한 상태 정보(예를 들어, 조건 코드들과 같은 것)와 함께 프로그램 상태 워드에 세이브되고(saved), 실행될 새로운 프로그램 모듈의 명령을 가리키는 새로운 프로그램 카운터 값이 로드된다. 프로그램 카운터(5061) 내에 분기 명령의 결과를 로딩함으로써 프로그램이 결정을 내리거나 그 프로그램 내에서 루프를 돌도록 허용하기 위해, 분기 채택 연산(branch taken operation)이 수행된다.

통상적으로 프로세서(5026)를 대신하여 명령들을 페치하기 위해 명령 페치 유닛(5055)이 채용된다. 페치 유닛은 "다음 순차의 명령들"이나, 분기 채택 명령들의 타겟 명령들, 또는 문맥 전환에 뒤이은 프로그램의 첫 번째 명령들을 페치한다. 현대 명령(Modern Instruction) 페치 유닛은 프리페치된(prefetched) 명령들이 사용될 수 있는 가능성에 기초하여 추론적으로 명령들을 프리페치하는 프리페치 기술들을 종종 채용한다. 예를 들어, 페치 유닛은 16 바이트의 명령―이는 그 다음 순차 명령 및 그 이후 순차 명령들의 추가 바이트들을 포함함―을 페치할 수 있다.

그런 다음, 페치된 명령들이 프로세서(5026)에 의해 실행된다. 한 실시 예에서, 페치된 명령(들)은 페치 유닛의 디스패치 유닛(5056)으로 보내진다. 디스패치 유닛이 그 명령(들)을 디코드하고, 디코드된 명령(들)에 관한 정보를 적절한 유닛들(5057, 5058, 5060)로 전달한다. 실행 유닛(5057)이 통상적으로 명령 페치 유닛(5055)으로부터 디코드된 산술 명령들(arithmetic instructions)에 관한 정보를 수신할 것이고, 그 명령의 오피코드(opcode)에 따라 오퍼랜드들에 대한 산술 연산들(arithmetic operations)을 수행할 것이다. 오퍼랜드들이 바람직하게는, 메모리(5025), 아키텍처화된 레지스터들(5059)로부터 또는 실행되고 있는 명령의 즉시 필드(immediate field)로부터 실행 유닛(5057)에 제공된다. 저장될 때, 실행의 결과들이 메모리(5025)나, 레지스터들(5059)에 또는 다른 머신 하드웨어(예를 들어, 제어 레지스터들, PSW 레지스터들 및 그와 유사한 것)에 저장된다.

통상적으로 프로세서(5026)는 명령의 기능을 실행하기 위한 하나 또는 그 이상의 유닛들(5057, 5058, 5060)을 갖는다. 도 18a를 참조하면, 실행 유닛(5057)은 인터페이싱 로직(5071)을 거쳐서 아키텍처화된 범용 레지스터들(5059), 디코드/디스패치 유닛(5056), 로드 저장 유닛(5060), 및 기타(5065) 프로세서 유닛들과 통신할 수 있다. 실행 유닛(5057)은, 산술 논리 유닛(arithmetic logic unit, ALU)(5066)이 연산할 정보를 보유하기 위해 몇몇의 레지스터 회로들(5067, 5068, 5069)을 채용할 수 있다. ALU는 논리곱(AND), 논리합(OR) 및 배타논리합(XOR), 로테이트(rotate) 및 시프트(shift)와 같은 논리 함수뿐만이 아니라 더하기, 빼기, 곱하기 및 나누기와 같은 산술 연산들도 수행한다. 바람직하게는, ALU는 설계에 종속적인 특수 연산들을 지원한다. 다른 회로들은, 예를 들어, 조건 코드들 및 복구 지원 로직을 포함하는 다른 아키텍처화된 퍼실리티들(5072)을 제공할 수 있다. 통상적으로, ALU 동작의 결과는 출력 레지스터 회로(5070)에 보유(hold)되고, 이 출력 레지스터 회로(5070)는 여러 가지 다른 처리 기능들에 그 결과를 전달할 수 있다. 프로세서 유닛들의 배열방식(arrangements)은 다양하며, 본 설명은 본 발명의 한 실시 예에 관한 대표적인 이해를 제공하려는 의도일 뿐이다.

예를 들어, ADD 명령은 산술 및 논리 기능을 갖는 실행 유닛(5057)에서 실행될 것이고, 한편 예를 들어 부동 소수점 명령은 특수한 부동 소수점 능력을 갖는 부동 소수점 실행에서 실행될 것이다. 바람직하게는, 실행 유닛은 오퍼랜드들에 관한 오피코드 정의 기능(opcode defined function)을 수행함으로써 명령에 의해 식별된 오퍼랜드들에 관해 연산한다. 예를 들어, ADD 명령은 그 명령의 레지스터 필드들에 의해 식별되는 두 개의 레지스터들(5059)에서 발견되는 오퍼랜드들에 관해 실행 유닛(5057)에 의해 실행될 수 있다.

실행 유닛(5057)은 두 개의 오퍼랜드들에 관해 산술 덧셈(arithmetic addition)을 수행하고 그 결과를 제3 오퍼랜드에 저장하며, 여기서, 제3 오퍼랜드는 제3 레지스터 또는 두 개의 소스 레지스터들 중 하나일 수 있다. 바람직하게는, 실행 유닛은 산술 논리 유닛(ALU)(5066)을 이용하며 이 ALU(5066)는 더하기, 빼기, 곱하기, 나누기 중 어느 것이든지 포함하는 여러 가지 대수 함수들(algebraic functions) 뿐만이 아니라 시프트(Shift), 로테이트(Rotate), 논리곱(And), 논리합(Or) 및 배타논리합(XOR)과 같은 여러 가지 논리 함수들을 수행할 수 있다. 일부 ALU들(5066)은 스칼라 연산들을 위해 설계되며 일부는 부동 소수점을 위해 설계된다. 데이터는 아키텍처에 따라 빅 엔디언(Big Endian)(여기서 최하위 바이트(least significant byte)는 가장 높은 바이트 주소에 있음) 또는 리틀 엔디언(Little Endian)(여기서 최하위 바이트는 가장 낮은 바이트 주소에 있음)일 수 있다. IBM z/Architecture는 빅 엔디언이다. 부호화된 필드들(signed fields)은 아키텍처에 따라, 부호(sign) 및 크기(magnitude), 1의 보수 또는 2의 보수일 수 있다. 2의 보수에서 음의 값 또는 양의 값은 단지 ALU 내에서 덧셈만을 필요로 하므로, ALU가 뺄셈 능력을 설계할 필요가 없다는 점에서 2의 보수가 유리하다. 숫자들은 일반적으로 속기(shorthand)로 기술되는데, 12 비트 필드는 예를 들어, 4,096 바이트 블록의 주소를 정의하고 일반적으로 4 Kbyte(Kilo-byte) 블록으로 기술된다.

도 18b를 참조하면, 분기 명령을 실행하기 위한 분기 명령 정보는 통상적으로 분기 유닛(5058)으로 보내지는데, 이 분기 유닛(5058)은 다른 조건부 연산들(conditional operations)이 완료되기 전에 그 분기의 결과를 예측하도록 분기 이력 테이블(5082)과 같은 분기 예측 알고리즘을 흔히 채용한다. 현재 분기 명령의 타겟은, 그 조건부 연산들이 완료되기 전에 페치되고 추론적으로 실행될 것이다. 조건부 연산들이 완료될 때, 추론적으로 실행된 분기 명령들은 조건부 연산 및 추론된 결과의 조건들에 기초하여 완료되거나 폐기된다. 통상적인 분기 명령은, 만일 그 조건 코드들이 분기 명령의 분기 요건을 충족한다면, 조건 코드들을 테스트하고 타겟 주소로 분기할 수 있고, 타겟 주소는, 예를 들어, 레지스터 필드들 또는 그 명령의 즉시 필드에서 발견되는 수들을 포함하는 몇 개의 수들에 기초하여 계산될 수 있다. 분기 유닛(5058)은 복수의 입력 레지스터 회로들(5075, 5075, 5077) 및 출력 레지스터 회로(5080)를 갖는 ALU(5074)를 채용할 수 있다. 분기 유닛(5058)은, 예를 들어, 범용 레지스터들(5059), 디코드 디스패치 유닛(5056) 또는 기타 회로들(5073)과 통신할 수 있다.

명령들의 그룹의 실행은 여러 가지 이유들로 인터럽트될 수 있는데, 이러한 이유들에는, 예를 들어, 운영체제에 의해 개시되는 문맥 전환, 문맥 전환을 초래하는 프로그램 예외 또는 에러, 문맥 전환 또는 (멀티-스레드 환경에서) 복수의 프로그램들의 멀티-스레딩 활동을 초래하는 I/O 인터럽션 신호가 포함된다. 바람직하게는 문맥 전환 액션은 현재 실행중인 프로그램에 관한 상태 정보(state information)를 세이브하고, 그런 다음 호출되는 또 다른 프로그램에 관한 상태 정보를 로드한다. 상태 정보는, 예를 들어, 하드웨어 레지스터들 또는 메모리에 저장될 수 있다. 바람직하게는, 상태 정보는 실행될 다음 명령을 가리키는 프로그램 카운터 값, 조건 코드들, 메모리 변환 정보 및 아키텍처화된 레지스터 콘텐츠를 포함한다. 문맥 전환 활동은, 하드웨어 회로들, 애플리케이션 프로그램들, 운영체제 프로그램들 또는 펌웨어 코드(마이크로코드, 피코-코드 또는 라이센스된 내부 코드(LIC)) 단독으로 또는 이것들의 조합으로 실행될 수 있다.

프로세서는 명령 정의 방법들(instruction defined methods)에 따라 오퍼랜드들에 액세스한다. 명령은 명령의 일부분의 값을 사용하는 즉시 오퍼랜드(immediate operand)를 제공할 수 있고, 범용 레지스터들 또는 특수 목적용 레지스터들(예를 들어, 부동 소수점 레지스터들)을 분명하게 가리키는 하나 또는 그 이상의 레지스터 필드들을 제공할 수 있다. 명령은 오피코드 필드에 의해 오퍼랜드들로서 식별되는 암시 레지스터들(implied registers)을 이용할 수 있다. 명령은 오퍼랜드들에 대한 메모리 위치들을 이용할 수 있다. 오퍼랜드의 메모리 위치는 레지스터, 즉시 필드(immediate field), 또는 레지스터들과 즉시 필드의 조합에 의해 제공될 수 있고, 이는 z/Architecture 장 변위(long displacement) 퍼실리티가 전형적인 예이며, 여기서 명령은 기준 레지스터, 인덱스 레지스터 및 즉시 필드(변위 필드)―이것들은 예를 들어 메모리에서 오퍼랜드의 주소를 제공하기 위해 함께 더해짐―를 정의한다. 만일 다르게 표시되지 않는다면, 여기서의 위치는 통상적으로 메인 메모리(메인 스토리지) 내 위치를 암시한다.

도 18c를 참조하면, 프로세서는 로드/저장 유닛(5060)을 사용하여 스토리지에 액세스한다. 로드/저장 유닛(5060)은 메모리(5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터(5059) 또는 또 다른 메모리(5053) 위치에 오퍼랜드를 로딩함으로써 로드 연산을 수행할 수 있고, 또는 메모리(5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터(5059) 또는 또 다른 메모리(5053) 위치로부터 획득된 데이터를 메모리(5053) 내 타겟 오퍼랜드 위치에 저장함으로써 저장 연산을 수행할 수 있다. 로드/저장 유닛(5060)은 추론적(speculative)일 수 있고, 명령 순서에 비해 순서가 다른(out-of-order) 순서로 메모리에 액세스할 수 있지만, 로드/저장 유닛(5060)은 명령들이 순서대로 실행된 것으로 프로그램들에 대한 외관(appearance)을 유지할 것이다. 로드/저장 유닛(5060)은 범용 레지스터들(5059), 디코드/디스패치 유닛(5056), 캐시/메모리 인터페이스(5053) 또는 기타 엘리먼트들(5083)과 통신할 수 있고, 스토리지 주소들을 계산하기 위해 그리고 순서대로 연산들을 유지하기 위한 파이프라인 시퀀싱을 제공하기 위해 여러 가지 레지스터 회로들, ALU들(5085) 및 제어 로직(5090)을 포함한다. 일부 연산들은 순서가 바뀔 수 있으나, 이 기술분야에서 잘 알려진 바와 같이, 로드/저장 유닛은, 순서가 바뀐 연산들이 그 프로그램에 순서대로 수행된 것처럼 나타나도록 하는 기능을 제공한다.

바람직하게는, 애플리케이션 프로그램이 "보는(sees)" 주소들은 흔히 가상 주소들로 불린다. 가상 주소들은 때로는 "논리적 주소들(logical addresses)" 및 "유효 주소들(effective addresses)"로 불린다. 이들 가상 주소들은 여러 가지 동적 주소 변환(DAT) 기술들 중 하나에 의해 물리적 메모리 위치로 다시 보내진다는 점에서 가상이고, 상기 여러 가지 동적 주소 변환(DAT) 기술들에는, 단순히 오프셋 값으로 가상 주소를 프리픽싱(prefixing)하는 것, 하나 또는 그 이상의 변환 테이블들을 통해 가상 주소를 변환하는 것이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니며, 바람직하게는, 변환 테이블들은 적어도 세그먼트 테이블 및 페이지 테이블만을 또는 이것들의 조합을 포함하며, 바람직하게는, 세그먼트 테이블은 페이지 테이블을 가리키는 엔트리를 갖는다. z/Architecture에서는, 변환의 계층(hierarchy of translation)이 제공되는데, 이 변환의 계층에는 영역 제1 테이블, 영역 제2 테이블, 영역 제3 테이블, 세그먼트 테이블 및 선택적인 페이지 테이블이 포함된다. 주소 변환의 수행은 흔히 변환 색인 버퍼(TLB)를 이용하여 향상되는데, 이 변환 색인 버퍼는 연관된 물리적 메모리 위치에 가상 주소를 매핑하는 엔트리들을 포함한다. DAT가 변환 테이블들을 사용하여 가상 주소를 변환할 때, 엔트리들이 생성된다. 그런 다음, 후속적으로 가상 주소를 사용할 때 느린 연속적인 변환 테이블 액세스들보다 오히려 빠른 TLB의 엔트리를 이용할 수 있다. TLB 콘텐츠는 LRU(Least Recently used)를 포함하는 여러 가지 대체 알고리즘들에 의해 관리될 수 있다.

프로세서가 멀티-프로세서 시스템의 프로세서인 경우, 각각의 프로세서는 I/O, 캐시들, TLB들 및 메모리와 같은 공유 리소스들(shared resources)을 일관성(coherency)을 위해 인터락(interlock)을 유지하는 역할을 한다. 통상적으로, "스누프(snoop)" 기술들이 캐시 일관성을 유지하는 데 이용될 것이다. 스누프 환경에서, 각각의 캐시 라인은 공유를 용이하게 하기 위해, 공유 상태(shared state), 독점 상태(exclusive state), 변경된 상태(changed state), 무효 상태(invalid state) 중 어느 하나에 있는 것으로 표시될 수 있다.

I/O 유닛들(5054, 도 17)은 프로세서에 주변기기들에 연결하기 위한 수단을 제공하는데, 예를 들어, 그 주변기기에는 테이프, 디스크, 프린터, 디스플레이, 및 네트워크가 포함된다. I/O 유닛들은 흔히 소프트웨어 드라이버들에 의해 컴퓨터 프로그램에 제공된다. IBM^®의 System z 같은 메인프레임들에서, 채널 어댑터들 및 오픈 시스템 어댑터들은 운영체제와 주변 디바이스들 사이의 통신을 가능하게 하는, 메인프레임의 I/O 유닛들이다.

또한, 다른 종류의 컴퓨팅 환경들도 본 발명의 하나 또는 그 이상의 특징들로부터 이득을 얻을 수 있다. 한 예로, 환경(environment)은 에뮬레이터(예, 소프트웨어 또는 다른 에뮬레이션 메커니즘들)를 포함할 수 있으며, 이 에뮬레이터에서 특정 아키텍처(예를 들어, 명령 실행, 주소 변환과 같은 아키텍처화된 함수들, 및 아키텍처화된 레지스터들을 포함함) 또는 그것의 서브세트(subset)가 (예를 들어, 프로세서 및 메모리를 갖는 네이티브 컴퓨터 시스템 상에서) 에뮬레이트된다. 이러한 환경에서, 비록 그 에뮬레이터를 실행하는 컴퓨터가 에뮬레이트되고 있는 능력들과는 다른 아키텍처를 가질 수 있지만, 에뮬레이터의 하나 또는 그 이상의 에뮬레이션 기능들은 본 발명의 하나 또는 그 이상의 실시 예들을 구현할 수 있다. 한 예로서, 에뮬레이션 모드에서, 에뮬레이트되고 있는 특정 명령 또는 연산은 디코드되고, 적절한 에뮬레이션 기능이 개별 명령 또는 연산을 구현하도록 만들어진다.

에뮬레이션 환경에서, 호스트 컴퓨터는, 예를 들어, 명령들 및 데이터를 저장하는 메모리, 메모리로부터 명령들을 페치하고 또한 선택적으로 그 페치된 명령을 위한 로컬 버퍼링을 제공하는 명령 페치 유닛, 페치된 명령들을 수신하고 페치된 명령들의 유형을 결정하는 명령 디코드 유닛, 및 명령들을 실행하는 명령 실행 유닛을 포함한다. 실행은 메모리로부터 레지스터 내에 데이터를 로딩하는 것; 레지스터로부터 메모리로 다시 데이터를 저장하는 것; 또는 디코드 유닛에 의해 결정된 바와 같이, 산술 또는 논리 연산의 몇몇 유형을 수행하는 것을 포함할 수 있다. 한 예에서, 각각의 유닛은 소프트웨어에서 구현된다. 예를 들어, 그 유닛들에 의해 수행되고 있는 연산들은 에뮬레이터 소프트웨어 내에서 하나 또는 그 이상의 서브루틴들로서 구현된다.

더 구체적으로는, 메인프레임에서, 아키텍처화된 기계어 명령들(machine instructions)이 프로그래머들, 대개는 오늘날의 "C" 프로그래머들에 의해, 흔히 컴파일러 애플리케이션(compiler application)을 통해 사용되고 있다. 스토리지 매체에 저장되는 이들 명령들은 원래(natively) z/Architecture IBM^® 서버에서 또는 이와는 다르게 다른 아키텍처들을 실행하는 머신들에서 실행될 수 있다. 그것들은 기존의 그리고 장래의 IBM^® 메인프레임 서버들에서 그리고 IBM^®의 다른 머신들(예, Power Systems 서버들 및 System x^® 서버들) 상에서 에뮬레이트될 수 있다. 그것들은 IBM^®, Intel^®, AMD™ 및 기타 회사에 의해 제조된 하드웨어를 사용하는 광범위한 머신들 상의 리눅스를 실행하는 머신들에서 실행될 수 있다. 또한, z/Architecture 하의 그 하드웨어 상에서의 실행 이외에, Hercules, UMX, 또는 FSI(Fundamental Software, Inc)―여기서 일반적으로 실행은 에뮬레이션 모드에 있음―에 의해 에뮬레이션을 사용하는 머신들 뿐만이 아니라 리눅스도 사용될 수 있다. 에뮬레이션 모드에서, 에뮬레이션 소프트웨어는 네이티브 프로세서에 의해 실행되어 에뮬레이트된 프로세서의 아키텍처를 에뮬레이트한다.

네이티브 프로세서(native processor)는 통상적으로 에뮬레이트된 프로세서의 에뮬레이션을 수행하기 위해 펌웨어(firmware) 또는 네이티브 운영체제를 포함하는 에뮬레이션 소프트웨어를 실행한다. 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처의 명령들을 페치 및 실행하는 역할을 한다. 에뮬레이션 소프트웨어는 명령 경계들(instruction boundaries)을 추적하기 위해 에뮬레이트된 프로그램 카운터를 유지한다. 에뮬레이션 소프트웨어는 한 번에 하나 또는 그 이상의 에뮬레이트된 기계어 명령들을 페치하여, 하나 또는 그 이상의 그 에뮬레이트된 기계어 명령들을 네이티브 프로세서에 의해 실행하기 위한 네이티브 기계어 명령들의 대응 그룹으로 변환시킬 수 있다. 이들 변환된 명령들은 캐시되어 더 빠른 변환이 수행될 수 있도록 할 수 있다. 그럼에도 불구하고, 에뮬레이션 소프트웨어는, 운영체제들 및 에뮬레이트된 프로세서를 위해 작성된 애플리케이션들이 정확하게 연산되도록 보장하기 위해, 그 에뮬레이트된 프로세서 아키텍처의 아키텍처 규칙들을 유지해야 한다. 더 나아가, 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처에 의해 식별된 자원들을 제공해야 하며―이 자원들에는 제어 레지스터들, 범용 레지스터들, 부동 소수점 레지스터들, 예를 들어 세그먼트 테이블들 및 페이지 테이블들을 포함하는 동적 주소 변환 함수, 인터럽트 메커니즘들, 문맥 전환 메커니즘들, TOD(Time of Day) 클록들 및 I/O 서브시스템들에 대한 아키텍처화된 인터페이스들이 포함됨―그리하여 운영체제, 또는 에뮬레이트된 프로세서 상에서 실행되도록 지정된 응용 프로그램이, 에뮬레이션 소프트웨어를 갖는 네이티브 프로세서상에서 실행될 수 있도록 한다.

에뮬레이트되고 있는 특정 명령이 디코드되고, 서브루틴이 개별 명령의 기능을 수행하기 위해 호출(call)된다. 에뮬레이트된 프로세서의 기능을 에뮬레이트하는 에뮬레이션 소프트웨어 기능은, 예를 들어, "C" 서브루틴 또는 드라이버, 또는 특정 하드웨어를 위해 드라이브를 제공하는 몇몇 다른 방법들로 구현되며, 이는 바람직한 실시 예의 설명을 이해하고 나면 이 기술 분야에서 통상의 지식을 가진 자들이 도출해 낼 수 있을 것이다. 여러 가지 소프트웨어 및 하드웨어 에뮬레이션 특허들은 ― 예를 들어, Beausoleil 외 발명의 미국 특허증(Letters Patent) 제5,551,013호 "하드웨어 에뮬레이션을 위한 멀티프로세서(Multiprocessor for Hardware Emulation)"; Scalzi 외 발명의 미국 특허증 제6,009,261호 "타겟 프로세서 상에서 호환가능하지 않은 명령들을 에뮬레이트하기 위한 저장된 타겟 루틴들의 전처리(Preprocessing of Stored Target Routines for Emulating Incompatible Instructions on a Target Processor)"; Davidian 외 발명의 미국 특허증 제5,574,873호 "게스트 명령들을 에뮬레이트하는 직접 액세스 에뮬레이션 루틴들에 대한 게스트 명령을 디코드하는 것(Decoding Guest Instruction to Directly Access Emulation Routines that Emulate the Guest Instructions)"; Gorishek 외 발명의 미국 특허증 제6,308,255호 "시스템에서 논-네이티브 코드를 실행할 수 있도록 하는 코프로세서 지원에 사용되는 대칭형 다중 처리 버스 및 칩셋(Symmetrical Multiprocessing Bus and Chipset Used for Coprocessor Support Allowing Non-Native Code to Run in a System)"; Lethin 외 발명의 미국 특허증 제6,463,582호 "아키텍처 에뮬레이션을 위한 동적 최적화 객체 코드 변환 및 동적 최적화 객체 코드 변환 방법(Dynamic Optimizing Object Code Translator for Architecture Emulation and Dynamic Optimizing Object Code Translation Method)"; Eric Traut 발명의 미국 특허증 제5,790,825호 "호스트 명령들의 동적 리컴파일레이션을 통해 호스트 컴퓨터 상에서 게스트 명령들을 에뮬레이트하기 위한 방법(Method for Emulating Guest Instructions on a Host Computer Through Dynamic Recompilation of Host Instructions)" 등이 포함되나, 이러한 것들로 한정되는 것은 아님, 이들 각각은 여기에서 그 전체가 참조로써 포함됨― 이 기술 분야에서 통상의 지식을 가진 자들이 이용할 수 있는 목표 머신에 대한 다른 머신을 위해 아키텍처화된 명령 포맷의 에뮬레이션을 달성하는 알려진 여러 가지 방법들을 예시하고 있다.

도 19에서는, 호스트 아키텍처의 호스트 컴퓨터 시스템(5000')을 에뮬레이트하는 에뮬레이트된 호스트 컴퓨터 시스템(5092)의 예가 제공된다. 에뮬레이트된 호스트 컴퓨터 시스템(5092)에서, 호스트 프로세서(CPU)(5091)는 에뮬레이트된 호스트 프로세서(또는 가상 호스트 프로세서)이고 호스트 컴퓨터(5000')의 프로세서(5091)의 네이티브 명령 세트 아키텍처(native instruction set architecture)와는 다른 네이티브 명령 세트 아키텍처를 갖는 에뮬레이션 프로세서(5093)를 포함한다. 에뮬레이트된 호스트 컴퓨터 시스템(5092)은 에뮬레이션 프로세서(5093)가 액세스 가능한 메모리(5094)를 갖는다. 상기 예시 실시 예에서, 메모리(5094)는 호스트 컴퓨터 메모리(5096) 부분과 에뮬레이션 루틴들(5097) 부분으로 분할된다. 호스트 컴퓨터 메모리(5096)는 호스트 컴퓨터 아키텍처에 따른 에뮬레이트된 호스트 컴퓨터(5092)의 프로그램들이 이용할 수 있다. 에뮬레이션 프로세서(5093)는 에뮬레이트된 프로세서(5091)의 명령 이외의 아키텍처의 아키텍처화된 명령 세트의 네이티브 명령들, 즉 에뮬레이션 루틴들 메모리(5097)로부터 획득된 네이티브 명령들을 실행하며, 시퀀스 & 액세스/디코드 루틴―이는 액세스되는 호스트 명령의 기능을 에뮬레이트하기 위해 네이티브 명령 실행 루틴을 결정하기 위해 액세스되는 호스트 명령(들)을 디코드할 수 있음―에서 획득된 하나 또는 그 이상의 명령(들)을 채용함으로써 호스트 컴퓨터 메모리(5096) 내 프로그램으로부터 실행하기 위한 호스트 명령을 액세스할 수 있다. 호스트 컴퓨터 시스템(5000') 아키텍처에 대하여 정의된 다른 퍼실리티들이 아키텍처화된 퍼실리티들 루틴들(architected facilities routines)에 의해 에뮬레이트될 수 있는데, 이러한 것들에는, 예를 들어, 범용 레지스터들, 제어 레지스터들(control registers), 동적 주소 변환(dynamic address translation) 및 I/O 서브시스템 지원 및 프로세서 캐시 등과 같은 퍼실리티들이 포함된다. 에뮬레이션 루틴들(emulation routines)은 또한 (범용 레지스터들 및 가상 주소들의 동적 변환 같은) 에뮬레이션 프로세서(5093)에서 이용 가능한 기능들을 이용하여 에뮬레이션 루틴들의 성능을 향상시킬 수 있다. 또한 특수 하드웨어(special hardware) 및 오프-로드 엔진들(off-load engines)이 제공되어 호스트 컴퓨터(5000')의 기능을 에뮬레이팅함에 있어서 프로세서(5093)를 보조할 수 있다.

본 명세서 내에 사용되는 용어는 단지 특정 실시 예들을 기술할 목적으로 사용된 것이지 본 발명을 한정하려는 의도로 사용된 것은 아니다. 여기에서 사용할 때, 단수 형태인 "한", "일", 및 "하나" 등은 그 문맥에서 그렇지 않은 것으로 명시되어 있지 않으면, 복수 형태도 또한 포함할 의도로 기술된 것이다. 또한, "포함한다" 및/또는 "포함하는" 이라는 말들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것을 이해할 수 있을 것이다.

이하의 청구항들에서, 구조들(structures), 재료들(materials), 동작들(acts), 및 모든 수단의 등가물들 또는 단계 플러스 기능 엘리먼트들은 구체적으로 청구되는 다른 청구된 엘리먼트들과 함께 그 기능을 수행하기 위한 구조, 재료, 또는 동작을 포함할 의도가 있다. 본 발명의 하나 또는 그 이상의 특징들에 대한 설명은 예시와 설명의 목적으로 제공되는 것이며, 개시되는 형태로 본 발명의 모든 실시 예들을 빠짐없이 총 망라하거나 본 발명을 한정하려는 의도가 있는 것은 아니다. 이 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 범위를 벗어나지 않고서 많은 수정 예들 및 변형 예들이 있을 수 있다는 것을 알 수 있다. 실시 예는 본 발명의 원리들 및 실제 응용을 가장 잘 설명하기 위해 그리고 고려되는 구체적인 용도에 적합하게 여러 가지 수정 예들을 갖는 다양한 실시 예들에 대해 이 기술 분야에서 통상의 지식을 가진 자들이 본 발명을 이해할 수 있도록 하기 위해, 선택되고 기술되었다.

23장. 벡터 열 명령( Vector String Instructions )

벡터 열 퍼실리티( Vector String Facility )

……

명령들( Instructions )

다르게 명시되지 않는 한, 모든 오퍼랜드는 벡터-레지스터 오퍼랜드들이다. 어셈블러 문법 (assembler syntax)에서 "V"는 벡터 오퍼랜드를 가리킨다.

이름	연상기호	특성			오피코드	페이지
VECTOR FIND ANY EQUAL	VFAE	VRR-b C^* VF	¤⁹ SP	Dv	E782	23-1
VECTOR FIND ELEMENT EQUAL	VFEE	VRR-b C^* VF	¤⁹ SP	Dv	E780	23-2
VECTOR FIND ELEMENT NOT EQUAL	VFENE	VRR-b C^* VF	¤⁹ SP	Dv	E781	23-3
VECTOR STRING RANGE COMPARE	VSTRC	VRR-d C^* VF	¤⁹ SP	Dv	E78A	23-4

VECTOR FIND ANY EQUAL

좌에서 우로 진행하면서, 제2 오퍼랜드의 모든 무부호 2진 정수 엘리먼트는 제3 오퍼랜드 각각의 무부호 2진 정수 엘리먼트와 등가인지 비교되고 만약 제로 탐색 플래그(Zero Search flag)가 M₅ 필드에 세트되면 선택적으로 제로가 된다.

만일 상기 M₅ 필드 내 결과 유형(Result Type(RT)) 플래그가 제로면, 제3 오퍼랜드 내 어떤 엘리먼트 또는, 선택적으로 제로와 일치하는 제2 오퍼랜드 내 각각의 엘리먼트에 대해, 제1 오퍼랜드 내 대응하는 엘리먼트의 비트 위치들이 일(one)들로 세트되고, 그렇지 않으면 그들은 제로로 세트된다.

만일 상기 M₅ 필드 내 결과 유형(RT) 플래그가 일(one)이면, 제3 오퍼랜드 내 하나의 엘리먼트, 또는 제로와 일치하는 제2 오퍼랜드 내 최좌측 엘리먼트의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다.

각각의 명령은 하나의 확장된 연상 기호(Extended Mnemonic) 섹션을 갖는데 이것은 권고되는 확장된 연상 기호들(recommended extended mnemonics) 및 그들의 대응하는 기계어 어셈블러 문법(machine assembler syntax)을 기술한다.

프로그래밍 노트: 조건 코드를 선택적으로 세트하는 모든 명령들에 있어서, 만일 조건 코드가 세트되면 성능이 떨어질 수 있다.

만일 상기 M₅ 필드 내 결과 유형(RT) 플래그가 일이고 어떤 바이트도 등가인 것으로 발견되지 않거나, 또는 상기 제로 탐색 플래그가 세트된 경우 제로로 나타나면, 상기 벡터 내 바이트 수와 등가의(equal) 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다.

M₄ 필드는 엘리먼트 사이즈 컨트롤(ES)을 명시한다. 상기 ES 컨트롤은 벡터 레지스터 오퍼랜드들 내 엘리먼트들의 사이즈를 명시한다. 만일 유보된 값(reserved value)이 명시되면, 지정 예외(specification exception)가 인지된다.

0 - 바이트

1 - 하프워드

2 - 워드

3~15 - 유보됨

M₅ 필드는 다음의 형태를 갖는다:

상기 M₅ 필드의 비트들은 다음과 같이 정의된다:

결과 유형( RT ): 만일 제로(zero)면, 각각의 결과 엘리먼트는 그 엘리먼트에 대한 모든 범위의 비교들을 거친 마스크이다. 만일 일(one)이면, 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 저장되고 다른 모든 엘리먼트들에 0들이 저장된다.

제로 탐색( ZS ): 만일 일이면, 제2 오퍼랜드의 각각의 엘리먼트 또한 제로와 비교된다.

조건 코드 세트( CC ): 만일 제로면, 조건 코드는 세트되지 않고 불변인 채로 있는다. 만일 일이면, 조건 코드는 다음 섹션에서 명시된 바와 같이 세트된다.

특별한 조건( Special Conditions )

다음 중 어느 것이라도 발생하면 지정 예외가 인지되고 아무런 조치도 취해지지 않는다:

1. M₄ 필드는 3~15까지의 값을 갖는다.

2. M₅ 필드의 비트 0은 제로(zero)가 아니다.

결과 조건 코드:

만일 CC 플래그가 제로이면, 상기 코드는 불변인 채로 있는다.

만일 CC 플래그가 일(one)이면, 상기 코드는 다음과 같이 세트된다:

0 만일 ZS-비트가 세트되면, 제2 오퍼랜드 내 제로보다 더 낮게 인덱스된 엘리먼트에서 일치하는 것은 없었다

1 제2 오퍼랜드의 일부 엘리먼트들은 제3 오퍼랜드 내 적어도 한 엘리먼트와 일치한다

2 제2 오퍼랜드의 모든 엘리먼트들은 제3 오퍼랜드 내 적어도 한 엘리먼트와 일치하였다

3 제2 오퍼랜드 내 어떤 엘리먼트들도 제3 오퍼랜드 내 어떤 엘리먼트들과도 일치하지 않는다

프로그램 예외들:

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

지정(유보된 ES 값)

트랜잭션 제한

확장된 연상 기호:

VFAEB V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,0,M₅

VFAEH V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,1,M₅

VFAEF V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,2,M₅

VFAEBS V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,0,(M₅ | X'1')

VFAEHS V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,1,(M₅ | X'1')

VFAEFS V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,2,(M₅ | X'1')

VFAEZB V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,0,(M₅ | X'2')

VFAEZH V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,1,(M₅ | X'2')

VFAEZF V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,2,(M₅ | X'2')

VFAEZBS V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,0,(M₅ | X'3')

VFAEZHS V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,1,(M₅ | X'3')

VFAEZFS V₁,V₂,V₃,M₅ VFAE V₁,V₂,V₃,2,(M₅ | X'3')

VECTOR FIND ELEMENT EQUAL

좌에서 우로 진행하면서, 제2 오퍼랜드의 무부호 2진 정수 엘리먼트들은 제3 오퍼랜드의 대응하는 무부호 2진 정수 엘리먼트들과 비교된다. 만일 두 엘리먼트들이 등가이면, 최좌측 등가 엘리먼트의 제1 바이트의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 배치된다. 제1 오퍼랜드의 나머지 바이트들에는 제로들이 저장된다. 만일 어떤 바이트도 등가인 것으로 발견되지 않거나, 또는 제로 비교(zero compare)가 세트된 경우 제로로 나타나면, 상기 벡터 내 바이트 수와 등가인 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다. 나머지 바이트들에는 제로들이 저장된다.

만일 제로 탐색(ZS) 비트가 M₅ 필드에 세트되면, 제2 오퍼랜드 내 각각의 엘리먼트 또한 제로와 등가인지 비교된다. 만일 제2 및 제3 오퍼랜드들의 어떤 다른 엘리먼트들이 등가인 것으로 발견되기 전에 하나의 제로 엘리먼트가 제2 오퍼랜드에서 발견되면, 제로인 것으로 발견된 엘리먼트의 제1 바이트의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 저장되고 다른 모든 바이트 위치들에는 제로들이 저장된다. 만일 조건 코드 세트(CC) 플래그가 일이면, 조건 코드는 제로로 세트된다.

M₄ 필드는 엘리먼트 사이즈 컨트롤(ES)을 명시한다. 상기 ES 컨트롤은 벡터 레지스터 오퍼랜드들 내 엘리먼트들의 사이즈를 명시한다. 만일 유보된 값(reserved value)이 명시되면, 지정 예외가 인지된다.

0 - 바이트

1 - 하프워드

2 - 워드

3~15 - 유보됨

M₅ 필드는 다음의 형태를 갖는다:

상기 M₅ 필드의 비트들은 다음과 같이 정의된다:

유보됨: 비트들 0~1이 유보되고 제로이어야 한다. 그렇지 않으면, 지정 예외가 인지된다.

조건 코드 세트( CC ): 만일 제로면, 조건 코드는 불변인 채로 있는다. 만일 일이면, 조건 코드는 다음 섹션에서 명시된 바와 같이 세트된다.

특별한 조건( Special Conditions )

1. M₄ 필드는 3~15까지의 값을 갖는다.

2. M₅ 필드의 비트들 0~1은 제로(zero)가 아니다.

결과 조건 코드:

M₅ 필드의 비트 3이 일로 세트되면, 상기 코드는 다음과 같이 세트된다:

0 만일 상기 제로 비교 비트가 세트되면, 비교는 어느 등가 비교들보다 더 작은 인덱스를 갖는 엘리먼트에서 제2 오퍼랜드 내 제로 엘리먼트를 검출하였다.

1 비교는 일부 엘리먼트에서 제2 및 제3 오퍼랜드들 사이에 일치하는 것을 검출하였다. 만일 상기 제로 비교 비트가 세트되면, 이 일이하는 것은 상기 제로 비교 엘리먼트보다 적거나 등가인 인덱스를 갖는 엘리먼트에서 발생하였다.

2 --

3 어떤 엘리먼트들도 등가인지 비교되지 않았다.

만일 상기 M₅의 비트 3이 제로면, 상기 코드는 불변인 채로 있는다.

프로그램 예외들:

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

지정(유보된 ES 값)

트랜잭션 제한

확장된 연상 기호:

VFEEB V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,0,M₅

VFEEH V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,1,M₅

VFEEF V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,0,(M₅ | X'1')

VFEEHS V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,1,(M₅ | X'1')

VFEEFS V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,2,(M₅ | X'1')

VFEEZB V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,0,(M₅ | X'2')

VFEEZH V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,1,(M₅ | X'2')

VFEEZF V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,2,(M₅ | X'2')

VFEEZBS V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,0,(M₅ | X'3')

VFEEZHS V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,1,(M₅ | X'3')

VFEEZFS V₁,V₂,V₃,M₅ VFEE V₁,V₂,V₃,2,(M₅ | X'3')

프로그래밍 노트:

1. 바이트 인덱스는 어떠한 엘리먼트 사이즈에 대해서도 제1 오퍼랜드로 항상 저장된다. 예를 들어, 만일 상기 엘리먼트 사이즈가 하프워드로 세트되고 2차로(2^nd) 인덱스된 하프워드가 동일한지 비교되면, 4의 바이트 인덱스가 저장될 것이다.

2. 제3 오퍼랜드는 제로 값을 가진 엘리먼트를 포함해서는 안된다. 만일 제3 오퍼랜드가 제로를 가지고 그것이 다른 어떤 등가성 비교 전에 제2 오퍼랜드 내 제로 엘리먼트와 일치하면, 제로 비교 비트 세팅과 상관없이 조건 코드 1이 세트된다.

VECTOR FIND ELEMENT NOT EQUAL

좌에서 우로 진행하면서, 제2 오퍼랜드의 무부호 2진 정수 엘리먼트들은 제3 오퍼랜드의 대응하는 무부호 2진 정수 엘리먼트들과 비교된다. 만일 두 엘리먼트들이 등가가 아니면, 최좌측 부등(non-equal) 엘리먼트의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 배치되고 다른 모든 바이트들에는 제로들이 저장된다. 만일 M₅ 필드 내 조건 코드 세트(CC) 비트가 일로 세트되면, 상기 조건 코드는 어떤 오퍼랜드가 더 컸는지 표시하도록 세트된다. 만일 모든 엘리먼트들이 등가라면, 상기 벡터 사이즈와 등가의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 배치되고 다른 모든 바이트 위치들에는 제로들이 배치된다. 만일 상기 CC 비트가 일이면, 조건 코드 3이 세트된다.

만일 제로 탐색(ZS) 비트가 M₅ 필드에 세트되면, 제2 오퍼랜드 내 각각의 엘리먼트 또한 제로와 등가인지 비교된다. 만일 제2 오퍼랜드의 어떤 다른 엘리먼트가 부등인 것으로 발견되기 전에 하나의 제로 엘리먼트가 제2 오퍼랜드에서 발견되면, 제로인 것으로 발견된 엘리먼트의 제1 바이트의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다. 다른 모든 바이트들에는 제로들이 저장되고 조건 코드 0이 세트된다.

0 - 바이트

1 - 하프워드

2 - 워드

3~15 - 유보됨

M₅ 필드는 다음의 형태를 갖는다:

상기 M₅ 필드의 비트들은 다음과 같이 정의된다:

특별한 조건( Special Conditions )

1. M₄ 필드는 3~15까지의 값을 갖는다.

2. M₅ 필드의 비트들 0~1은 제로(zero)가 아니다.

결과 조건 코드:

0 만일 상기 제로 비교 비트가 세트되면, 비교는 어느 부등 비교들보다 더 낮게 인덱스된 엘리먼트에서 두 오퍼랜드들 내 제로 엘리먼트를 검출하였다.

1 엘리먼트 불일치가 검출되었고 VR2 내 엘리먼트는 VR3 내 엘리먼트보다 적다.

2 엘리먼트 불일치가 검출되었고 VR2 내 엘리먼트는 VR3 내 엘리먼트보다 크다.

3 모든 엘리먼트들이 등가인지 비교되었고, 만일 상기 제로 비교 비트가 세트되면, 제2 오퍼랜드 내에서 어떠한 제로 엘리먼트들도 발견되지 않았다.

프로그램 예외들:

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

지정(유보된 ES 값)

트랜잭션 제한

확장된 연상 기호:

VFENEB V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,0,M₅

VFENEH V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,1,M₅

VFENEF V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,2,M₅

VFENEBS V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,0,(M₅ | X'1')

VFENEHS V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,1,(M₅ | X'1')

VFENEFS V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,2,(M₅ | X'1')

VFENEZB V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,0,(M₅ | X'2')

VFENEZH V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,1,(M₅ | X'2')

VFENEZF V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,2,(M₅ | X'2')

VFENEZBS V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,0,(M₅ | X'3')

VFENEZHS V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,1,(M₅ | X'3')

VFENEZFS V₁,V₂,V₃,M₅ VFENE V₁,V₂,V₃,2,(M₅ | X'3')

VECTOR STRING RANGE COMPARE

좌에서 우로 진행하면서, 제2 오퍼랜드 내 무부호 2진 정수 엘리먼트들은 제3 및 제4 오퍼랜드들 내 짝수-홀수 쌍들에의해 정의된 값들의 범위들과 비교된다. 제4 오퍼랜드의 컨트롤 값들과 결합된 값들이 수행될 비교들의 범위를 정의한다. 만일 한 엘리먼트가 제3 및 제4 오퍼랜드들에 의해 명시된 범위들 중 어느 하나와 일치하면, 그것은 일치로 간주된다.

만일 M₆ 필드 내 결과 유형(RT) 플래그가 제로면, 제2 오퍼랜드 내 비교되는 엘리먼트에 대응하는 제1 오퍼랜드 내 엘리먼트의 비트 위치들은, 만일 그 엘리먼트가 상기 범위들 중 어느 하나와 일치하면 일로 세트되고, 그렇지 않으면 제로로 세트된다.

만일 상기 M₆ 필드 내 결과 유형(RT) 플래그가 일로 세트되면, 제3 및 4 오퍼랜드들에 의해 명시된 범위들 중 어느 하나와 일치하는 또는 상기 ZS 플래그가 일로 세트되면 제로 비교와 일치하는 제2 오퍼랜드 내 제1 엘리먼트의 바이트 인덱스가 제1 오퍼랜드의 바이트 7에 배치되고 나머지 바이트들에는 제로들이 저장된다. 만일 어떤 엘리먼트들도 일치하지 않으면, 벡터 내 바이트 수가 등가인 인덱스가 제1 오퍼랜드의 바이트 7에 배치되고 나머지 바이트들에는 제로들이 저장된다.

M₆ 필드 내 제로 탐색(ZS) 플래그는, 만일 일로 세트되면, 제3 및 제4 오퍼랜드들에 의해 제공되는 범위들에 대한 제2 오퍼랜드 엘리먼트들의 제로에 대한 비교를 추가할 것이다. 만일 어떤 다른 참인 비교(true comparison)보다 더 낮게 인덱스된 엘리먼트 내 제로 비교라면, 조건 코드는 제로로 세트된다.

상기 오퍼랜드들은 M₅ 필드 내 엘리먼트 사이즈(ES) 컨트롤에 의해 명시된 사이즈의 엘리먼트들을 포함한다.

제4 오퍼랜드 엘리먼트들은 다음의 형태를 갖는다:

만일 ES가 0과 등가이면:

만일 ES가 1과 등가이면:

만일 ES가 2와 등가이면:

제4 오퍼랜드 엘리먼트들 내 비트들은 다음과 같이 정의된다:

등가( EQ ): 일일 때 등가인지에 대한 비교가 이루어진다.

보다 큰( GT ): 일일 때 더 큰지에 대한 비교가 수행된다.

보다 적은( LT ): 일일 때 더 적은지에 대한 비교가 수행된다.

다른 모든 비트들은 유보되며 미래의 호환성을 보장하기 위해 제로가 되어야 한다.

상기 컨트롤 비트들은 어던 조합으로든 사용될 수 있다. 만일 상기 비트들 중 어느 것도 세트되지 않으면, 상기 비교는 항상 거짓(false) 결과를 산출할 것이다. 만일 상기 모든 비트들이 세트되면, 상기 비교는 항상 참(false) 결과를 산출할 것이다.

M₅ 필드는 엘리먼트 사이즈 컨트롤(ES)을 명시한다. 상기 ES 컨트롤은 벡터 레지스터 오퍼랜드들 내 엘리먼트들의 사이즈를 명시한다. 만일 유보된 값(reserved value)이 명시되면, 지정 예외가 인지된다.

0 - 바이트

1 - 하프워드

2 - 워드

3~15 - 유보됨

M₆ 필드는 다음의 형태를 갖는다:

상기 M₆ 필드의 비트들은 다음과 같이 정의된다:

반전 결과( IN ): 만일 제로면, 상기 비교는 컨트롤 벡터 내 값들의 쌍으로 진행된다. 만일 일이면, 상기 범위 내 비교들의 쌍들의 결과는 반전된다(inverted).

결과 유형( RT ): 만일 제로(zero)면, 각각의 결과 엘리먼트는 그 엘리먼트에 대한 모든 범위의 비교들을 거친 마스크이다. 만일 일이면, 인덱스가 제1 오퍼랜드의 바이트 7에 저장된다. 나머지 바이트들에는 제로들이 저장된다.

특별한 조건( Special Conditions )

1. M₄ 필드는 3~15까지의 값을 갖는다.

결과 조건 코드:

0 만일 ZS=1이고 어느 비교보다 낮게 인덱스된 엘리먼트에서 제로가 발견되면

1 비교가 발견됨

2 --

3 비교가 발견되지 않음

프로그램 예외들:

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

지정(유보된 ES 값)

트랜잭션 제한

확장된 연상 기호:

VSTRCB V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,0,M₆

VSTRCH V₁,V₂,V ,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,1,M₆

VSTRCF V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,2,M₆

VSTRCBS V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,0,(M₆ | X'1')

VSTRCHS V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V ,V₄,1,(M₆ | X'1')

VSTRCFS V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,2,(M₆ | X'1')

VSTRCZB V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,0,(M₆ | X'2')

VSTRCZH V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,1,(M₆ | X'2')

VSTRCZF V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,2,(M₆ | X'2')

VSTRCZBS V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,0,(M₆ | X'3')

VSTRCZHS V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,1,(M₆ | X'3')

VSTRCZFS V₁,V₂,V₃,V₄,M₆ VSTRC V₁,V₂,V₃,V₄,2,(M₆ | X'3')

LOAD COUNT TO BLOCK BOUNDARY

16으로 한도가 정해진(capped at) 명시된 블록 경계를 넘지 않고 제2 오퍼랜드 위치로부터 로드 가능한 바이트 수를 담은 32-비트 무부호 2진 정수가 제1 오퍼랜드에 배치된다.

변위는 12-비트 무부호 정수로 취급된다.

제2 오퍼랜드 주소는 데이터를 주소지정하는 데 사용되지 않는다.

M₃ 필드는 로드 가능한 바이트 수를 계산하기 위해 블록 경계 사이즈에 관해 상기 CPU에 신호하는 데 사용되는 코드를 명시한다. 만일 유보된 값이 명시되면 지정 예외가 인지된다.

코드 경계

0 64-바이트

1 128-바이트

2 256-바이트

3 512-바이트

4 1K-바이트

5 2K-바이트

6 4K-바이트

7~15 유보됨

결과 조건 코드:

0 오퍼랜드 1은 16이다

1 --

2 --

3 오퍼랜드 1은 16보다 적다

결과 조건 코드:

프로그램 예외들:

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

지정

프로그래밍 노트: LOAD COUNT TO BLOCK BOUNDARY는 VECTOR LOAD TO BLOCK BOUNDARY와 함께 사용되어 로드된 바이트 수를 결정할 것으로 예상된다.

VECTOR LOAD GR FROM VR ELEMENT

M₄ 필드 내 ES 값에 의해 명시되는 사이즈를 갖고, 제2 오퍼랜드 주소에 의해 인덱스되는 제3 오퍼랜드의 엘리먼트가 제1 오퍼랜드 위치에 배치된다. 제3 오퍼랜드는 벡터 레지스터이다. 제1 오퍼랜드는 범용 레지스터이다. 만일 제2 오퍼랜드 주소에 의해 명시된 인덱스가 명시된 엘리먼트 사이즈의 제3 오퍼랜드 내 가장 높은 수치가 매겨진(highest numbered) 엘리먼트보다 크면, 제1 오퍼랜드 내 상기 데이터는 예측 불가하다.

만일 상기 벡터 레지스터가 더블워드보다 작으면, 상기 엘리먼트는 64-비트 범용 레지스터 내 오른쪽 정렬되고 제로들이 나머지 비트들을 채운다.

상기 제2 오퍼랜드 주소는 데이터를 주소지정하는 데 사용되지 않고, 그 대신 상기 주소의 최우측 12개 비트들이 제2 오퍼랜드 내 엘리먼트의 인덱스를 명시하기 위해 사용된다.

0 - 바이트

1 - 하프워드

2 - 워드

3 - 더블워드

4~15 - 유보됨 불변함.

결과 조건 코드: 상기 코드는 불변한다.

프로그램 예외들:

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

지정(유보된 ES 값)

트랜잭션 제한

확장된 연상 기호:

VLGVB R₁,V₃,D₂(B₂) VLGV R₁,V₃,D₂(B₂),0

VLGVH R₁,V₃,D₂(B₂) VLGV R₁,V₃,D₂(B₂),1

VLGVF R₁,V₃,D₂(B₂) VLGV R₁,V₃,D₂(B₂),2

VLGVG R₁,V₃,D₂(B₂) VLGV R₁,V₃,D₂(B₂),3

VECTOR LOAD TO BLOCK BOUNDARY

제1 오퍼랜드는 제2 오퍼랜드로부터의 바이트들과 함께 제로 인덱스된 바이트 엘리먼트에서 시작하여 로드된다. 만일 경계 조건과 마주치면, 제1 오퍼랜드의 나머지는 예측 불가하다. 액세스 예외들은 로드되지 않은 바이트들 상에서는 인지되지 않는다.

VLBB에 대한 변위는 12-비트 무부호 정수로 취급된다.

M₃ 필드는 로드할 블록 경계 사이즈에 관해 상기 CPU에 신호하는 데 사용되는 코드를 명시한다. 만일 유보된 값(reserved value)이 명시되면, 지정 예외가 인지된다.

코드 경계

0 64-바이트

1 128-바이트

2 256-바이트

3 512-바이트

4 1K-바이트

5 2K-바이트

6 4K-바이트

7~15 유보됨

결과 조건 코드: 상기 코드는 불변인 채로 있는다.

프로그램 예외들:

액세스(페치, 오퍼랜드 2)

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

지정(유보된 블록 경계 코드)

트랜잭션 제한

프로그래밍 노트:

1. 어떤 환경에서는 데이터가 상기 블록 경계를 넘어서 로드될 수 있다. 하지만, 이것은 그 데이터에 액세스 예외가 없는 경우에만 발생할 것이다.

VECTOR STORE

제1 오퍼랜드 내 128-비트 값이 제2 오퍼랜드에 의해 명시된 스토리지 위치에 저장된다. VST에 대한 변위는 12-비트 무부호 정수로 취급된다.

결과 조건 코드: 상기 코드는 불변인 채로 있는다.

프로그램 예외들:

액세스(저장, 오퍼랜드 2)

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

트랜잭션 제한

VECTOR STORE WITH LENGTH

좌에서 우로 진행하면서, 제1 오퍼랜드로부터 바이트들이 제2 오퍼랜드 위치에 저장된다. 범용 레지스터가 명시한 제3 오퍼랜드는 32-비트 무부호 정수를 포함하며 이 정수는 가장 높게 인덱스된 저장할 바이트를 나타내는 값을 포함한다. 만일 제3 오퍼랜드가 상기 벡터의 가장 높은 바이트 인덱스보다 크거나 등가인 값을 포함하면, 제1 오퍼랜드의 모든 바이트들은 저장된다.

액세스 예외들은 저장된 바이트들 상에서만 인지된다.

VECTOR STORE WITH LENGTH에 대한 변위는 12-비트 무부호 정수로 취급된다.

결과 조건 코드: 상기 조건 코드는 불변인 채로 있는다.

프로그램 예외들:

액세스(저장, 오퍼랜드 2)

DXC FE를 갖는 데이터, 벡터 레지스터

벡터-확장 퍼실리티가 설치되지 않은 경우의 연산

트랜잭션 제한

RXB 설명

모든 벡터 명령들은 상기 명령의 비트들 36~40에 RXB로 라벨이 된 필드를 가진다. 이 필드는 모든 벡터 레지스터 지정 오퍼랜드들에 대한 최상위 비트들을 포함한다. 상기 명령에 의해 명시되지 않은 레지스터 지정(register designations)을 위한 비트들은 유보되고 제로로 세트되어야 하며, 그렇지 않으면 상기 프로그램은 미래에 호환가능하게 동작하지 않을 수 있다. 상기 최상위 비트는 4-비트 레지스터 지정의 좌측에 연결되어(concatenated) 5-비트 벡터 레지스터 지정을 생성한다.

상기 비트들은 다음과 같이 정의된다:

0. 명령의 비트들 8~11 내의 벡터 레지스터 지정을 위한 최상위 비트.

1. 명령의 비트들 12~15 내의 벡터 레지스터 지정을 위한 최상위 비트.

2. 명령의 비트들 16~19 내의 벡터 레지스터 지정을 위한 최상위 비트.

3. 명령의 비트들 32~35 내의 벡터 레지스터 지정을 위한 최상위 비트.

벡터 인에이블먼트 컨트롤

상기 벡터 레지스터들 및 명령들은 컨트롤 레지스터 제로 내 벡터 인에이블먼트 컨트롤(비트 46)과 AFP-레지스터-컨트롤(비트 45) 둘 모두가 일로 세트되는 경우에만 사용될 수 있다. 만일 상기 벡터 퍼실리티가 설치되어 있고 벡터 명령이 상기 인에이블먼트 비트들이 세트되지 않은 채 실행되면, DXC FE 헥스(hex) 데이터 예외가 인지된다. 만일 상기 벡터 퍼실리티가 설치되어 있지 않으면, 연산 예외가 인지된다.

Claims

데이터 세트의 길이를 판정하기 위한 방법에 있어서, 상기 방법은:
명시된 메모리의 블록 내에 있는 데이터를 메모리로부터 레지스터로 로드하는 단계―상기 데이터는 길이가 판정될 데이터 세트의 적어도 일부분이고, 상기 길이가 판정될 데이터 세트는 미리 정해진 값으로 알려진 종결 문자를 가짐―;
상기 레지스터에 로드된 데이터의 양의 카운트를 획득하는 단계;
상기 레지스터에 로드된 데이터에 대한 종결값을 프로세서가 판정하는 단계―상기 판정하는 단계는 레지스터가 상기 종결 문자를 포함하는지를 판정하기 위해 상기 레지스터에 로드된 데이터를 점검하는 단계, 상기 레지스터가 상기 종결 문자를 포함하는 것에 기초하여 상기 레지스터 내 상기 종결 문자의 위치(location)에 상기 종결값을 세트하는 단계, 및 상기 레지스터가 상기 종결 문자를 포함하지 않는 것에 기초하여 상기 종결값을 미리 명시된 값으로 세트하는 단계를 포함함―;
상기 카운트와 상기 종결값 중 적어도 하나에 기초하여 카운트될 추가 데이터가 있는지 점검하는 단계;
상기 점검하는 단계에서 카운트될 추가 데이터가 있음을 표시하는 것에 기초하여, 상기 추가 데이터에 기초하여 상기 카운트를 증분시키는 단계―상기 카운트는 상기 데이터 세트의 길이를 제공함―; 및
상기 점검하는 단계에서 카운트될 추가 데이터가 없음을 표시하는 것에 기초하여, 상기 카운트를 상기 데이터 세트의 길이로 사용하는 단계를 포함하는, 방법.
제1항에 있어서, 상기 점검하는 단계는 카운트될 추가 데이터가 있는지 판정하기 위해 상기 카운트를 상기 종결값과 비교하는 단계를 포함하는, 방법.
제1항 또는 제2항에 있어서, 상기 카운트를 획득하는 단계는 상기 카운트를 계산하기 위해 상기 메모리 블록 내 시작 주소와 상기 메모리 블록의 경계를 사용하는 단계를 포함하는, 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 데이터는 복수의 데이터 유닛들(units of data)을 포함하되, 상기 복수의 데이터 유닛들은 상기 레지스터에 동시에 로드되고, 상기 점검하는 단계는 동시에 수행되는, 방법.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 로드하는 단계는 Vector Load to Block Boundary 명령에 의해 수행되고, 상기 메모리 블록은 Vector Load to Block Boundary 명령에 의해 명시되거나 또는 Vector Load to Block Boundary 명령을 실행하는 프로세서에 의해 동적으로 판정되거나 둘 중 하나인, 방법.
제1항 내지 제5항에 있어서, 상기 카운트를 획득하는 단계는 Load Count to Block Boundary 명령을 사용하는 단계를 포함하는, 방법.
제1항 내지 제6항 중 어느 한 항에 있어서, 종결값을 판정하는 단계는 Vector Find Element Not Equal 명령을 사용하는 단계를 포함하고, 상기 위치는 상기 레지스터 내 바이트 인덱스를 포함하는, 방법.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 종결 문자는 제로(zero) 또는 널(null) 문자를 포함하는, 방법.
제1항 내지 제8항 중 어느 한 항에 있어서, 상기 데이터 세트의 길이는 하나의 분기 명령만을 사용하여 판정되고 상기 로드하는 단계는 상기 메모리 블록의 경계를 넘지 않고 수행되는, 방법.
제1항에 있어서, 상기 방법은 상기 길이를 판정하기 위한 컴퓨터 코드를 획득하는 단계―상기 컴퓨터 코드는 상기 로드하는 단계를 수행하기 위한 Vector Load to Block Boundary 명령, 상기 카운트를 획득하기 위한 Load Count to Block Boundary 명령, 및 상기 종결값을 판정하기 위한 Vector Find Element Not Equal 명령을 포함함―를 더 포함하는, 방법.
데이터 세트의 길이를 판정하기 위한 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은: 메모리; 및 상기 메모리와 통신하는 프로세서를 포함하되, 상기 컴퓨터 시스템은 제1항 내지 제10항 중 어느 한 항의 방법을 수행하도록 구성되는, 컴퓨터 시스템.
데이터 세트의 길이를 판정하기 위한 컴퓨터 프로그램 제품에 있어서, 상기 컴퓨터 프로그램 제품은 처리 회로에 의해 판독 가능한 컴퓨터 판독 가능 저장 매체를 포함하되, 상기 컴퓨터 판독 가능 저장 매체는 제1항 내지 제10항 중 어느 한 항의 방법을 수행하기 위해 상기 처리 회로에 의해 실행할 명령들을 저장하는, 컴퓨터 프로그램 제품.