KR20140131160A - 발광 디바이스 - Google Patents

Abstract

광 효율을 향상시킬 수 있고, 제조시간 및 제조비용을 줄일 수 있는 발광 디바이스가 개시된다.
개시된 발광 디바이스는 회로기판과, 회로기판의 일면 상에 회로기판의 길이 방향으로 일정 간격 이격된 복수의 발광 다이오드 칩과, 복수의 발광 다이오드 칩의 주변을 감싸는 정렬 패턴 및 복수의 발광 다이오드 칩을 덮고, 정렬 패턴에 의해 얼라인되는 몰드부를 포함하여 광 효율이 우수하고, 제조시간 및 제조비용을 줄일 수 있다.

Description

발광 디바이스{LIGHT EMITTING DEVICE}

본 발명은 발광 디바이스에 관한 것으로, 특히 광 효율이 우수하고, 제조시간 및 제조비용을 줄일 수 있는 발광 디바이스에 관한 것이다.

발광 소자는 순방향 전류에 의해 광을 방출하는 광전변환(electroluminescence) 소자이다. 인듐인(InP), 갈륨비소(GaAs), 갈륨인(GaP) 등의 화합물 반도체가 적색 또는 녹색의 광을 방출하는 발광 소자의 재료로 사용되어 왔으며, 질화갈륨(GaN) 계열의 화합물 반도체가 자외선 및 청색의 광을 방출하는 발광 소자의 재료로 개발되어 사용되어 오고 있다.

상기 발광 소자는 각종 표시장치, 백라이트 광원 등에 널리 사용되고 있으며, 최근, 적, 녹, 청색광을 각각 방출하는 3개의 발광 다이오드 칩들을 이용하거나, 또는 형광체를 사용하여 파장을 변환시킴으로써 백색광을 방출하는 기술이 개발되어 조명장치로도 그 적용 범위를 넓히고 있다.

일반적인 발광 소자는 단위 기판상에 격벽에 의해 형성되는 리세스 영역에 발광 다이오드 칩이 실장되고, 리세스 영역에 형광물질을 포함하는 봉지부가 충진되어 하나의 발광 패키지를 구성한다.

상기 발광 패키지는 복수개가 회로기판 상에 실장되어 하나의 조명장치를 위한 조명용 발광 디바이스로 사용될 수 있다.

그러나, 일반적인 발광 디바이스는 일반적인 발광 패키지를 사용하는 경우, 발광 패키지들의 사이의 간격을 촘촘하게 배열해야만 한다. 예를 들면, 형광등 조명에 적용하는 경우, 일반적인 발광 디바이스는 발광 패키지들을 촘촘하게 배열해야만 점광을 선광으로 제공할 수 있다. 따라서, 일반적인 조명장치에 적용되는 발광 디바이스는 다수의 발광 패키지를 이용해야 하므로 적용이 곤란한 문제가 있었다.

본 발명이 해결하고자 하는 과제는, 광 효율이 우수한 발광 디바이스를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는, 발광 다이오드 칩의 개수를 줄여 제조시간 및 제조비용을 줄일 수 있는 발광 디바이스를 제공하는 것이다.

본 발명의 실시예들에 따른 발광 디바이스는 회로기판과, 상기 회로기판의 일면 상에 상기 회로기판의 길이 방향으로 일정 간격 이격된 복수의 발광 다이오드 칩과, 상기 복수의 발광 다이오드 칩의 주변을 감싸는 정렬 패턴 및 상기 복수의 발광 다이오드 칩을 덮고, 상기 정렬 패턴에 의해 얼라인되는 몰드부를 포함하여 광 효율이 우수하고, 제조시간 및 제조비용을 줄일 수 있다.

상기 몰드부는 6000 내지 8000cps의 점도를 갖는다.

상기 정렬 패턴은 50 내지 150㎛의 높이를 갖는다.

상기 정렬 패턴은 양 끝단이 라운드 형상을 갖는다.

상기 회로기판의 일면 끝단과 인접한 일면의 일부 영역에 위치한 구동 소자들 및 외부단자 접속부를 포함한다.

상기 몰드부는 상기 구동 소자들을 덮고, 상기 외부단자 접속부로부터 일정 간격 이격될 수 있다.

상기 회로기판에는 상기 구동 소자들과 연결되는 제1 구동 패드들과, 상기 외부단자 접속부와 연결되는 제2 구동 패드들을 포함한다.

상기 제1 및 제2 구동 패드들은 상기 정렬 패턴으로부터 일정 간격 이격될 수 있다.

상기 정렬 패턴은 상기 구동 소자들과 중첩된 영역을 갖는다.

도 1은 본 발명의 발광 디바이스를 도시한 사시도이다.
도 2는 도 1의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 디바이스를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 디바이스를 도시한 평면도이다.
도 4는 본 발명의 발광 디바이스에 구비된 발광 소자를 개략적인 도시한 단면도이다.
도 5a는 도 1의 발광 소자의 구성을 구체적으로 도시한 평면도이고, 도 5b는 도 5a의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드 칩을 도시한 단면도이다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 형상 등이 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 본 발명의 기술 사상 범위를 벗어나지 않는 정도의 구성요소들의 변경은 한정적인 의미를 포함하지 않으며 본 발명의 기술 사상을 명확하게 표현하기 위한 설명으로 청구항에 기재된 내용에 의해서만 한정될 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 발광 디바이스를 도시한 사시도이고, 도 2는 도 1의 Ⅰ-Ⅰ'라인을 따라 절단한 발광 디바이스를 도시한 단면도이고, 도 3은 본 발명의 일 실시예에 따른 발광 디바이스를 도시한 평면도이다.

도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광 디바이스는 회로기판(140), 복수의 발광 소자(100), 구동부(141), 정렬 패턴(160) 및 몰드부(150)를 포함한다.

상기 회로기판(140)은 플라스틱 등과 같은 가요성을 지닌 재료를 포함할 수 있다. 즉, 상기 회로기판(140)은 플렉서블 인쇄회로기판(FPCB: Flexible Printed Circuit Board)일 수 있다. 본 발명에서는 회로기판(140)을 플렉서블 인쇄회로기판으로 한정하여 설명하고 있지만, 특별히 한정하지 않고, 메탈회로기판, 인쇄회로기판, 알루미늄 기판 등 다양한 종류의 기판이 적용될 수 있다.

상기 구동부(141)는 상기 회로기판(140)의 일면의 일부 영역에 위치한다. 구체적으로 상기 구동부(141)는 상기 회로기판(140)의 일측 끝단과 인접한 일면의 일부 영역에 위치한다. 상기 구동부(141)는 외부단자 접속부(141a) 및 구동 소자들(143a)를 포함한다.

상기 외부단자 접속부(141a)는 상기 구동 소자들(143a)로부터 일정 간격 이격되며, 외부 단자와 회로기판(140)의 전기적인 접속을 위해 구비된다.

상기 구동 소자들(143a)은 저항, 퓨즈 등으로 이루어질 수 있다.

상기 회로기판(140)의 일면에는 상기 외부단자 접속부(141a)와 전기적으로 연결되는 제1 구동 패드들(141b)과, 상기 구동 소자들(143a)과 전기적으로 연결되는 제2 구동 패드들(143b)을 포함한다.

도면에는 상세히 도시되지 않았지만, 상기 회로기판(140)은 상기 발광 소자(100)와 전기적으로 연결되는 발광 소자 패드들(미도시)을 더 포함한다.

상기 정렬 패턴(160)은 상기 회로기판(140)의 일면 상에 위치한다. 상기 정렬 패턴(160)은 상기 복수의 발광 소자(100)를 감싸며, 상기 몰드부(150)의 형성 영역을 한정하는 기능을 가진다. 즉, 상기 정렬 패턴(160)은 상기 복수의 발광 소자(100)에 배열된 회로기판(140)의 길이방향을 따라 형성될 수 있다. 상기 정렬 패턴(160)은 상기 회로기판(140)의 일면으로부터 50 ~ 150㎛의 높이를 갖는다. 여기서, 상기 정렬 패턴(160)은 상기 제1 및 제2 구동 패드들(141b, 143b)로부터 일정 간격 이격된다. 즉, 상기 정렬 패턴(160)은 상기 제1 및 제2 구동 패드들(141b, 143b)과 중첩된 영역을 갖지 않는다.

상기 몰드부(150)는 복수의 발광 소자(100)를 덮는다. 상기 몰드부(150)는 상기 발광 소자(100)를 외부로부터 보호함과 동시에 복수의 발광 소자(100)로부터 발광된 광을 확산시키는 기능을 더 갖는다. 상기 몰드부(150)는 단면이 반원형상으로 이루어지며 상기 회로기판(140)의 길이방향을 따라 형성될 수 있다. 상기 몰드부(150)는 상기 정렬 패턴(160)에 의해 형성 영역이 제한될 수 있다. 즉, 상기 몰드부(150)는 정렬 패턴(160)과의 표면 장력에 의해 형성 범위가 정해진다. 상기 몰드부(150)는 특별히 특정하지 않으나, 실리콘을 일예로 설명하도록 한다. 상기 몰드부(150)는 6000 ~ 8000cps의 점도를 갖는 실리콘 재료일 수 있다.

상기 복수의 발광 소자(100)는 상기 회로기판(140)의 일면 상에 일정한 간격을 두고 실장된다. 상기 복수의 발광 소자(100)는 상기 구동부(141)로부터 일정한 간격을 두고 위치한다.

상기 복수의 발광 소자(100)는 전극들이 하부에 위치하는 플립칩으로서 상부면 및 측면들을 덮는 파장변환층을 포함한다. 상기 복수의 발광 소자(100)는 도 4 및 도 5를 참조하여 상세히 설명하도록 한다.

이상에서 설명한 본 발명의 일 실시예에 따른 발광 디바이스는 고효율 발광 소자(100)를 회로기판(140) 상에 실장하고, 정렬 패턴(160)과의 표면장력을 이용하여 몰드부(150)를 형성함으로써, 디스펜싱(dispensing) 공정으로 쉽게 몰드부(150)를 형성하여 제조시간 및 제조비용을 줄일 수 있는 장점을 갖는다. 또한, 본 발명은 고효율 발광 소자(100)를 이용하여 일반적인 발광 디바이스와 대비하여 동일한 휘도를 구현하면서 발광 소자(100)의 개수를 줄일 수 있다.

도 4는 본 발명의 발광 디바이스에 구비된 발광 소자를 개략적인 도시한 단면도이다.

도 5a는 도 1의 발광 소자의 구성을 구체적으로 도시한 평면도이고, 도 5b는 도 5a의 Ⅱ-Ⅱ'라인을 따라 절단한 발광 다이오드 칩을 도시한 단면도이다.

도 4에 도시된 바와 같이, 본 발명의 발광 소자(100)는 발광 다이오드 칩(110), 파장변환층(120) 및 광 반사부를 포함한다.

상기 발광 다이오드 칩(110)은 기판(111) 및 반도체 적층체(113)를 포함하고, 또한 전극 패드들(115, 117)을 포함할 수 있다.

상기 발광 다이오드 칩(110)은 플립칩으로서 전극 패드들(115, 117)이 칩 하부에 위치한다.

상기 기판(111)은 반도체층을 성장시키기 위한 성장 기판일 수 있으며, 예컨대 사파이어 기판 또는 질화갈륨 기판일 수 있다. 특히, 상기 기판(111)이 사파이어 기판인 경우, 반도체 적층체(113), 사파이어 기판(111), 파장변환층(120)으로 굴절률이 점차 감소하여 광 추출 효율이 향상될 수 있다. 특정 실시예에 있어서, 상기 기판(111)은 생략될 수 있다.

상기 반도체 적층체(113)는 질화갈륨 계열의 화합물 반도체로 형성되며, 자외선 또는 청색 계열의 광을 방출할 수 있다.

상기 발광 다이오드 칩(110)은 회로 기판(미도시) 상에 직접 실장된다. 상기 발광 다이오드 칩(110)은 본딩 와이어를 사용함이 없이 플립 본딩되어 직접 회로 기판상의 인쇄회로에 연결된다. 본 발명은 상기 발광 다이오드 칩(110)을 상기 회로 기판상에 본딩시 와이어를 사용하지 않기 때문에, 와이어를 보호하기 위한 몰딩부를 필요로 하지 않으며, 본딩 패드를 노출하기 위해 파장변환층(120)의 일부를 제거할 필요도 없다. 따라서, 플립칩형 발광 다이오드 칩(110)을 채택함으로써 본딩 와이어를 사용하는 발광 다이오드 칩을 사용하는 것에 비해 색편차나 휘도 얼룩 현상을 제거하고, 모듈 제조 공정을 단순화할 수 있다.

한편, 상기 파장변환층(120)은 발광 다이오드 칩(110)을 덮는다. 도시한 바와 같이, 파장변환층(120)은 상기 발광 다이오드 칩(110)의 상부면 및 측면들을 모두 감싸는 구조로 형성된다. 예컨대 형광체층이 상기 발광 다이오드 칩(110) 상에 형성될 수 있으며, 상기 발광 다이오드 칩(110)에서 방출된 광을 파장변환할 수 있다. 상기 파장변환층(120)은 발광 다이오드 칩(110)에 코팅되며, 발광 다이오드 칩(110)의 상부면 및 측면들을 일정 두께로 덮을 수 있다. 여기서, 상기 파장변환층(120)은 상기 발광 다이오드 칩(110)의 상부면을 덮는 영역과, 상기 발광 다이오드 칩(110)의 측면들을 덮는 영역이 동일한 두께일 수 있고, 서로 상이한 두께일 수 있다.

본 발명의 발광 소자(100)는 상기 발광 다이오드 칩(110)에서 방출된 광과 파장변환층(120)을 이용하여 다양한 색상의 광을 구현할 수 있으며, 특히 백색광과 같은 혼합광을 구현할 수 있다. 본 발명의 발광 소자(100)는 발광 다이오드 칩(110)을 덮는 파장변환층(120)의 구조에 의해 광 효율을 극대화할 수 있다.

도 5a 및 도 5b를 참조하면, 본 발명의 발광 다이오드 칩은 성장 기판(21) 상에 제1 도전형 반도체층(23)이 형성되고, 제1 도전형 반도체층(23) 상에 서로 이격된 복수의 메사들(M)이 형성된다. 복수의 메사들(M)은 각각 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 활성층(25)이 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 위치한다. 한편, 복수의 메사들(M) 상에는 각각 반사 전극들(30)이 위치한다.

상기 복수의 메사들(M)은 도시한 바와 같이 일측 방향으로 서로 평행하게 연장하는 기다란 형상을 가질 수 있다. 이러한 형상은 성장 기판(21) 상에서 복수의 칩 영역에 동일한 형상의 복수의 메사들(M)을 형성하는 것을 단순화시킨다.

한편, 반사 전극들(30)은 복수의 메사(M)들이 형성된 후, 각 메사(M) 상에 형성될 수 있으나, 이에 한정되는 것은 아니며, 제2 도전형 반도체층(27)을 성장시키고 메사(M)들을 형성하기 전에 제2 도전형 반도체층(27) 상에 미리 형성될 수도 있다. 반사 전극(30)은 메사(M)의 상면을 대부분 덮으며, 메사(M)의 평면 형상과 대체로 동일한 형상을 갖는다.

상기 반사전극들(30)은 반사층(28)을 포함하며, 나아가 장벽층(29)을 포함할 수 있다. 장벽층(29)은 반사층(28)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사층(28)의 패턴을 형성하고, 그 위에 장벽층(29)을 형성함으로써, 장벽층(29)이 반사층(28)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사층(28)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽층(29)은 Ni, Cr, Ti, Pt, Rd, Ru, W, Mo, TiW 또는 그 복합층으로 형성될 수 있으며, 반사층의 금속 물질이 확산되거나 오염되는 것을 방지한다.

상기 복수의 메사들(M)이 형성된 후, 제1 도전형 반도체층(23)의 가장자리 또한 식각될 수 있다. 이에 따라, 기판(21)의 상부면이 노출될 수 있다. 제1 도전형 반도체층(23)의 측면 또한 경사지게 형성될 수 있다.

본 발명의 발광 다이오드 칩은 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는 하부 절연층(31)을 더 포함한다. 상기 하부 절연층(31)은 특정 영역에서 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)에 전기적 접속을 허용하기 위한 개구부들을 갖는다. 예컨대, 하부 절연층(31)은 제1 도전형 반도체층(23)을 노출시키는 개구부들과 반사전극들(30)을 노출시키는 개구부들을 가질 수 있다.

상기 개구부들은 메사들(M) 사이의 영역 및 기판(21) 가장자리 근처에 위치할 수 있으며, 메사들(M)을 따라 연장하는 기다란 형상을 가질 수 있다. 한편, 개구부들은 메사(M) 상부에 한정되어 위치하며, 메사들의 동일 단부 측에 치우쳐 위치한다.

본 발명의 발광 다이오드 칩은 상기 하부 절연층(31) 상에 형성된 전류 분산층(33)을 포함한다. 상기 전류 분산층(33)은 복수의 메사들(M) 및 제1 도전형 반도체층(23)을 덮는다. 또한, 전류 분산층(33)은 각각의 메사(M) 상부 영역 내에 위치하고 반사 전극들을 노출시키는 개구부들을 갖는다. 상기 전류 분산층(33)은 하부 절연층(31)의 개구부들을 통해 제1 도전형 반도체층(23)에 오믹콘택할 수 있다. 전류 분산층(33)은 하부 절연층(31)에 의해 복수의 메사들(M) 및 반사 전극들(30)로부터 절연된다.

상기 전류 분산층(33)의 개구부들은 전류 분산층(33)이 반사 전극들(30)에 접속하는 것을 방지하도록 각각 하부 절연층(31)의 개구부들보다 더 넓은 면적을 갖는다.

상기 전류 분산층(33)은 개구부들을 제외한 기판(31)의 거의 전 영역 상부에 형성된다. 따라서, 전류 분산층(33)을 통해 전류가 쉽게 분산될 수 있다. 전류 분산층(33)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 전류 분산층(33)은 예컨대, Ti/Al/Ti/Ni/Au의 다층 구조를 가질 수 있다.

본 발명의 발광 다이오드 칩은 전류 분산층(33) 상에 형성된 상부 절연층(35)이 형성된다. 상부 절연층(35)은 전류 분산층(33)을 노출시키는 개구부와 함께, 반사 전극들(30)을 노출시키는 개구부들을 갖는다.

상기 상부 절연층(35)은 산화물 절연층, 질화물 절연층, 이들 절연층의 혼합층 또는 교차층, 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 이용하여 형성될 수 있다.

상기 상부 절연층(35) 상에 제1 패드(37a) 및 제2 패드(37b)가 형성된다. 제1 패드(37a)는 상부 절연층(35)의 개구부를 통해 전류 분산층(33)에 접속되고, 제2 패드(37b)는 상부 절연층(35)의 개구부들을 통해 반사 전극들(30)에 접속한다. 제1 패드(37a) 및 제2 패드(37b)는 발광 다이오드를 회로 기판 등에 실장하기 위해 범프를 접속하거나 SMT를 위한 패드로 사용될 수 있다.

제1 및 제2 패드(37a, 37b)는 동일 공정으로 함께 형성될 수 있으며, 예컨대 사진 및 식각 기술 또는 리프트 오프 기술을 사용하여 형성될 수 있다. 제1 및 제2 패드(37a, 37b)는 예컨대 Ti, Cr, Ni 등의 접착층과 Al, Cu, Ag 또는 Au 등의 고전도 금속층을 포함할 수 있다. 제1 및 제2 패드(37a, 37b)는 끝 단부가 동일 평면상에 위치하도록 형성될 수 있으며, 따라서 발광 다이오드 칩이 회로기판상에 동일한 높이로 형성된 도전 패턴 상에 플립 본딩될 수 있다.

그 후, 성장 기판(21)을 개별 발광 다이오드 칩 단위로 분할함으로써 발광 다이오드 칩이 완성된다. 성장 기판(21)은 개별 발광 다이오드 칩 단위로 분할되기 전 또는 후에 발광 다이오드 칩에서 제거될 수도 있다.

이상에서와 같이, 회로기판에 직접 플립 본딩되는 본 발명의 발광 다이오드 칩은 일반적인 패키지 형태의 발광 소자와 대비하여 고효율 및 소형화를 구현할 수 있는 장점을 가진다.

이상에서 다양한 실시예들에 대해 설명하였지만, 본 발명은 특정 실시예에 한정되는 것은 아니다. 또한 특정 실시예에서 설명한 구성요소는 본원 발명의 사상을 벗어나지 않는 한 다른 실시예에서 동일하거나 유사하게 적용될 수 있다.

160: 정렬 패턴 150: 몰드부

Claims (9)

1. 회로기판;
   상기 회로기판의 일면 상에 상기 회로기판의 길이 방향으로 일정 간격 이격된 복수의 발광 다이오드 칩;
   상기 복수의 발광 다이오드 칩의 주변을 감싸는 정렬 패턴; 및
   상기 복수의 발광 다이오드 칩을 덮고, 상기 정렬 패턴에 의해 얼라인되는 몰드부를 포함하는 발광 디바이스.
2. 청구항 1에 있어서,
   상기 몰드부는 6000 내지 8000cps의 점도를 갖는 발광 디바이스.
3. 청구항 1에 있어서,
   상기 정렬 패턴은 50 내지 150㎛의 높이를 갖는 발광 디바이스.
4. 청구항 1에 있어서,
   상기 정렬 패턴은 양 끝단이 라운드 형상을 갖는 발광 디바이스.
5. 청구항 1에 있어서,
   상기 회로기판의 일면 끝단과 인접한 일면의 일부 영역에 위치한 구동 소자들 및 외부단자 접속부를 포함하는 발광 디바이스.
6. 청구항 5에 있어서,
   상기 몰드부는 상기 구동 소자들을 덮고, 상기 외부단자 접속부로부터 일정 간격 이격된 발광 디바이스.
7. 청구항 5에 있어서,
   상기 회로기판에는 상기 구동 소자들과 연결되는 제1 구동 패드들과, 상기 외부단자 접속부와 연결되는 제2 구동 패드들을 포함하는 발광 디바이스.
8. 청구항 7에 있어서,
   상기 제1 및 제2 구동 패드들은 상기 정렬 패턴으로부터 일정 간격 이격된 발광 디바이스.
9. 청구항 5에 있어서,
   상기 정렬 패턴은 상기 구동 소자들과 중첩된 영역을 갖는 발광 디바이스.
   

Images