KR20140128637A - 선형 동작 범위가 넓은 고감도 ｃｍｏｓ 영상 센서 장치 - Google Patents

선형 동작 범위가 넓은 고감도 ｃｍｏｓ 영상 센서 장치 Download PDF

Info

Publication number
KR20140128637A
KR20140128637A KR20130047282A KR20130047282A KR20140128637A KR 20140128637 A KR20140128637 A KR 20140128637A KR 20130047282 A KR20130047282 A KR 20130047282A KR 20130047282 A KR20130047282 A KR 20130047282A KR 20140128637 A KR20140128637 A KR 20140128637A
Authority
KR
South Korea
Prior art keywords
image sensor
cmos image
transistor
unit pixel
sensor structure
Prior art date
Application number
KR20130047282A
Other languages
English (en)
Inventor
조규성
배준형
이정태
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR20130047282A priority Critical patent/KR20140128637A/ko
Publication of KR20140128637A publication Critical patent/KR20140128637A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 CMOS 픽셀 구조 및 이를 2차원 배열로 구성한 CMOS 영상 센서에 관한 것으로, 더욱 상세하게는 감도가 높고 선형 동작 범위가 넓은 능동 픽셀로 구성되는 CMOS 영상 센서에 관한 것이다. 2차원 배열로 구성되는 단위 픽셀을 포함하는 고감도 CMOS 영상 센서 구조에 있어서, 단위 픽셀은, 입력 광에 대응하여 전하를 생성하는 포토 다이오드; 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터; 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터를 포함하는 고감도 CMOS 영상 센서 구조가 제공될 수 있다.

Description

선형 동작 범위가 넓은 고감도 ＣＭＯＳ 영상 센서 장치{HIGH-SENSITIVITY CMOS IMAGE SENSOR WITH WIDE LINEAR OPERATION RANGE}
본 발명은 CMOS 픽셀 구조 및 이를 2차원 배열로 구성한 CMOS 영상 센서에 관한 것으로, 더욱 상세하게는 감도가 높고 선형 동작 범위가 넓은 능동 픽셀로 구성되는 CMOS 영상 센서에 관한 것이다.
영상 센서는 빛에 반응하는 반도체의 특성을 이용하여 전기적으로 영상을 만들어내는 장치를 말한다. 일반적으로 영상 센서는 수만에서 수천만 개에 이르는 단위 픽셀의 2차원 배열로 구성되며, 각 단위 픽셀은 입사하는 빛의 세기와 파장에 따라 각기 다른 전기적 신호를 발생시킨다.
이러한 전기적 신호는 통상적으로 아날로그 형태로 출력되고, ADC(Analog to Digital Converter)를 거치면서 디지털 신호로 변환되어 컴퓨터 모니터나 소형 액정 장치 등에 영상으로 표현된다. 반도체를 이용한 영상 센서는 디지털 카메라, 캠코더, 휴대폰 카메라 등의 근간이 되는 장치이며, 최근에는 진단 의료나 산업용 비파괴 검사 등 엑스선 영상 분야에도 많이 적용되고 있다.
현재 가장 많이 사용되는 영상 센서는 크게 두 가지 기술로 제조되며, CCD(Charge Coupled Device) 방식과 CMOS(Complementary Metal-Oxide-Silicon) 방식이 그것이다. CCD 영상 센서는 구동 전압이 상대적으로 높고 전력 소모가 많으며, 신호처리 회로를 센서 내부에 탑재할 수 없어 시스템 집적화가 어렵다는 단점이 있다.
반면, CMOS 영상 센서는 저전압으로 동작이 가능하며 전력 소모가 적으며, 또한 기존의 CMOS 반도체 공정을 그대로 사용하여 제조되기 때문에 공정 스텝이 CCD에 비해 간단하고, 신호처리 회로를 집적설계 하여 시스템-온-칩(System-on-Chip)을 달성할 수 있다. 그러나 CMOS 영상 센서는 CCD 영상 센서에 비해 잡음과 암전류가 다소 높아 감도가 낮고 다이나믹 레인지가 좁다는 단점이 있어, 이를 향상시킬 수 있는 공정 기술과 픽셀 구조에 대한 연구가 활발히 진행되고 있다.
도 1은 종래의 고감도 CMOS CTIA(Capacitive Trans-Impedance Amplifier) 픽셀의 구성도이다. CTIA 픽셀(110)은 광 감지 수단인 포토 다이오드(111), 3개의 NMOS 트랜지스터, 그리고 피드백 커패시터(115)로 구성된다. 상기 3개의 트랜지스터 중 리셋 트랜지스터(112)는 포토 다이오드를 소정의 전압으로 리셋(Reset) 시키는 역할을 하고, 전하증폭 트랜지스터(113)는 컬럼 출력 라인(120)을 통해 2차원 픽셀 배열의 각 컬럼(Column)마다 배치되어 있는 전류원(130)에 연결되어 공통 소스(Common Source) 증폭기 역할을 수행한다.
공통 소스 증폭기의 입력(IN 노드)과 출력(OUT 노드) 사이에는 피드백 커패시터(115)가 연결되고, 포토 다이오드(111)에서 생성된 전하는 피드백 커패시터(115)에 축적된다. 셀렉트 트랜지스터(114)는 전하증폭 트랜지스터(113)의 드레인(즉, OUT 노드)과 컬럼 출력 라인(120) 사이에 연결되어 픽셀의 어드레싱(Addressing)을 담당한다.
도 2는 CTIA 픽셀의 동작을 설명하기 위한 신호도이다. CTIA 픽셀의 동작은 리셋(Reset), 전하축적(Integration), 신호출력(Readout)의 세 부분으로 나눌 수 있다.
먼저, 행(row) 선택 제어 신호에 의해 셀렉트 트랜지스터가 온(ON) 상태가 되면 CTIA가 형성된다. 이때, 리셋 트랜지스터가 온(ON) 상태가 되면, IN 노드와 OUT 노드의 전압은 VSS + VGS . DR으로 리셋 된다(VSS는 음(-)의 전원 전압으로써 주로 접지(Ground)에 연결되며, VGS . DR은 전하증폭 트랜지스터의 게이트-소스(Gate-Source) 전압이다.).
포토 다이오드와 피드백 커패시터를 리셋한 후 리셋 트랜지스터가 오프(OFF) 상태가 되면, 픽셀에 입사하는 빛에 의한 전하가 피드백 커패시터에 축적되기 시작한다. 이러한 전하 축적에 의해 OUT 노드의 전압은 선형적으로 증가하며, 광량이 많을수록 기울기가 커진다.
도 2의 VOUT 그래프에서 점선은 셀렉트 트랜지스터가 온 상태 일 때 VOUT에 출력되는 신호이며, 실제 동작에서는 셀렉트 트랜지스터가 오프 상태이므로 실선과 같은 신호가 출력된다. 소정의 전하축적 시간이 끝나면 빛에 의한 신호 전압과 리셋 전압을 모두 읽어 들이는데, 이 두 신호를 뺀 값이 최종 출력이 된다. 이러한 과정을 CDS(Correlated Double Sampling)라고 하며, 이를 통해 픽셀의 오프셋이나 flicker 잡음 등을 제거할 수 있다.
일반적인 3-트랜지스터(3-Tr) 구조의 CMOS 픽셀에서는 포토 다이오드의 커패시턴스(CPD)에 의해 감도와 다이나믹 레인지(DR)가 결정된다. 픽셀의 감도는 CPD에 반비례하고, 다이나믹 레인지는 CPD의 제곱근에 비례한다. 따라서 포토 다이오드의 커패시턴스가 크면 감도는 낮아지지만 다이나믹 레인지가 증가하며, 픽셀의 감도를 높이기 위해 포토 다이오드의 커패시턴스를 작게 하면 다이나믹 레인지가 감소한다.
반면, 도 1의 CTIA 픽셀에서는 피드백 커패시턴스(CFB)에 의해 감도가 결정되며, 3-Tr 구조의 픽셀에 비해 잡음이 매우 적다. 따라서 작은 값의 CFB를 선택하여 픽셀의 감도를 높였을 때, 다이나믹 레인지도 높게 유지할 수 있다는 장점이 있다. 한편, 다이나믹 레인지는 픽셀 잡음 레벨에 대한 신호 포화 레벨의 비율로서 일반적으로 다음과 같이 수학식 1로 정의된다.
Figure pat00001
도 3은 도 1에 나타낸 CTIA 픽셀의 광량에 따른 출력 전압(VOUT)을 그래프로 나타낸 것이다. 그래프에서 VOUT이 VDD - VTH . SEL(셀렉트 트랜지스터의 문턱 전압)에 도달하면, 이후에 광량이 증가하더라도 픽셀의 출력이 선형적으로 나타나지 않는 것을 알 수 있다.
또한, 셀렉트 트랜지스터의 소스(Source) 단자의 전압이 높아지기 때문에 몸체 효과(body effect)에 의해 문턱 전압은 더욱 높아지기 때문에 선형 동작 범위는 더욱 좁아지게 되고, 신호 포화 레벨이 낮아지므로 다이나믹 레인지는 감소하게 된다.
본 발명의 실시예는 기존의 CMOS 영상 센서의 문제점을 해결하기 위한 목적을 가진다. 낮은 감도와 좁은 다이나믹 레인지를 가지는 CMOS 영상 센서의 셀렉트 트랜지스터를 문턱 전압이 낮은 트랜지스터로 대체함으로써 문턱 전압에 의한 신호 손실을 없애고 선형 동작 범위를 증가시키며 넓은 다이나믹 레인지를 가지는 고감도 CTIA 픽셀의 2차원 배열로 구성되는 CMOS 영상 센서 장치를 제공하고자 한다.
2차원 배열로 구성되는 단위 픽셀을 포함하는 고감도 CMOS 영상 센서 구조에 있어서, 단위 픽셀은, 입력 광에 대응하여 전하를 생성하는 포토 다이오드; 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터; 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터를 포함하는 고감도 CMOS 영상 센서 구조가 제공될 수 있다.
일측에 있어서, 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및 컬럼 출력 라인을 통해 단위 픽셀에 전류를 공급하는 전류원을 더 포함할 수 있다.
또 다른 측면에 있어서, 전하증폭 트랜지스터와 전류원을 연결하여 공통 소스 증폭기(Common Source Amplifier) 구조를 형성할 수 있다.
또 다른 측면에 있어서, 공통 소스 증폭기 구조의 입력과 출력 사이에는 피드백 커패시터가 연결되며, 포토 다이오드에서 생성된 전하는 피드백 커패시터에 축적될 수 있다.
또 다른 측면에 있어서, 전류원은 하나의 PMOS 트랜지스터로 구성되며, PMOS 트랜지스터의 W/L(Width/Length) 비율에 따라 단위 픽셀의 공통 소스 증폭기에 공급되는 전류의 양이 결정될 수 있다.
또 다른 측면에 있어서, 전류원은 둘 이상의 PMOS 트랜지스터의 캐스코드(Cascode) 형태로 연결되어 구성함으로써 전류원의 출력 저항을 증가시킬 수 있다.
또 다른 측면에 있어서, 셀렉트 트랜지스터는 네이티브 트랜지스터(Native TR) 또는 문턱 전압 조절(Threshold Voltage Adjustment) 임플란트 과정(Implant Step)을 거친 트랜지스터로 구현될 수 있다.
또 다른 측면에 있어서, 포토 다이오드는 넓은 공핍 영역을 가지기 위해 비저항이 큰 에피텍셜(Epitaxial) 웨이퍼(Wafer) 상에 구현될 수 있다.
또 다른 측면에 있어서, 피드백 커패시터는 CMOS 공정에서 구현할 수 있는 MiM(Metal-insulator-Metal), PiP(Poly-insulator-Poly), 또는 MOS(Metal-Oxide-Semiconductor) 커패시터에 해당할 수 있다.
본 발명의 실시예에 따르면, 기존 셀렉트 트랜지스터를 문턱 전압이 낮은 트랜지스터로 대체함으로써 문턱 전압의 영향을 없애고 픽셀의 선형 동작 범위를 넓혀 고감도를 유지하면서도 다이나믹 레인지가 넓은 CMOS CTIA 픽셀을 구현할 수 있다.
도 1은 종래의 고감도 CMOS CTIA 픽셀의 구조를 보여주는 블록도이다.
도 2는 도 1에 도시된 CMOS CTIA 픽셀의 동작을 설명하기 위한 신호도이다.
도 3은 도 1에 도시된 CMOS CTIA 픽셀의 광량에 따른 출력 전압을 보여주는 그래프이다.
도 4는 본 발명의 일실시예에 있어서, 고감도 CMOS 영상 센서의 단위 픽셀 구조를 도시한 블록도이다.
도 5는 본 발명의 일실시예에 있어서, 도 4의 단위 픽셀 구조의 광량에 따른 출력 전압을 도시한 그래프이다.
도 6은 본 발명의 일실시예에 있어서, 전류원으로 하나의 PMOS 트랜지스터를 이용한 영상 센서의 단위 픽셀을 도시한 블록도이다.
도 7은 본 발명의 일실시예에 있어서, 전류원으로 두 개 이상의 PMOS 트랜지스터를 캐스코드 형태로 사용한 영상 센서의 단위 픽셀을 도시한 블록도이다.
이하, 선형 동작 범위가 넓은 고감도 CMOS 영상 센서 장치의 구조에 대해서 첨부된 도면을 참조하여 자세히 설명한다.
본 발명은 고감도 CMOS 영상 센서의 선형 동작 범위를 넓혀 다이나믹 레인지(Dynamic Range)를 넓힐 수 있는 능동 픽셀 구조를 제공하며, 전하증폭 트랜지스터의 소스 단자에 기판 전압과 분리된 별도의 전압을 연결함으로써, 포토 다이오드의 리셋 전압을 조절할 수 있는 고감도 CMOS 영상 센서 장치에 관한 것이다.
도 4는 본 발명의 일실시예에 있어서, 고감도 CMOS 영상 센서의 단위 픽셀(410) 구조를 도시한 블록도이다. 도시된 바에 따르면, CMOS 영상 센서 장치의 단위 픽셀(410)은 2차원 배열로 구성되며, 포토 다이오드(411), 전하증폭 트랜지스터(413), 피드백 커패시터(415), 리셋 트랜지스터(412), 그리고 셀렉트 트랜지스터(414)를 포함하여 구성될 수 있다.
여기서, 포토 다이오드(411)는 단위 픽셀로 입력되는 입력 광에 대응하여 전하를 생성하고, 이렇게 생성된 전하는 전하증폭 트랜지스터(413)와 피드백 커패시터(415)를 통해 전압으로 바뀐다. 리셋 트랜지스터(412)는 포토 다이오드(411)와 피드백 커패시터(415)를 리셋시킬 수 있다. 단위 픽셀(410)에 대해 선택하는 셀렉트 트랜지스터(414)는 종래의 구성과 달리 낮은 문턱 전압(Threshold Voltage)을 가지는 트랜지스터로 구성될 수 있다.
이러한 구성 요소를 포함하는 단위 픽셀(410)을 2차원적으로 배열함으로써 넓은 다이나믹 레인지를 가지면서 리셋 전압의 조절 가능한 고감도 CMOS 영상 센서를 구현할 수 있다.
실시예에 있어서, 포토 다이오드(411)는 CMOS 공정에서 구현할 수 있는 종래의 다양한 pn 접합으로 구성될 수 있으며, 공핍 영역을 넓히기 위해 주로 비저항이 큰 에피텍셜(Epitaxial) 웨이퍼(Wafer) 상에 구현될 수 있다. 또한, 수광 효율을 최대화하기 위해 샐리사이드(Salicide) 형성을 방지하는 마스크(Mask)를 사용할 수 있다.
또한, 피드백 커패시터(415)는 CMOS 공정에서 구현할 수 있는 MiM(Metal-insulator-Metal), PiP (Poly-insulator-Poly), MOS(Metal-Oxide-Semiconductor) 커패시터 등 종래의 다양한 구조로 구성될 수 있다.
단위 픽셀(410) 배열의 컬럼은 컬럼 출력 라인(420)을 통해 전류원(430)으로 연결되고, 단위 픽셀(410)의 전하증폭 트랜지스터(413)가 전류원(430)에 연결됨으로써 공통 소스 증폭기(Common Source Amplifier) 구조가 형성된다. 이러한 공통 소스 증폭기 구조의 입력과 출력 사이에는 피드백 커패시터(415)가 연결되고, 포토 다이오드(411)에서 생성된 전하는 피드백 커패시터(415)에 축적될 수 있다.
여기서, 단위 픽셀을 선택하는 셀렉트 트랜지스터(44)는 피드백 커패시터(415)의 한 쪽 단자와 컬럼 출력 라인(420) 사이에 연결되며, 네이티브 트랜지스터(Native Transistor) 또는 문턱 전압 조절(Threshold Voltage Adjustment) 임플란트 과정(Implant Step)을 거친 트랜지스터로 구현한다. 이렇게 문턱 전압이 낮은 셀렉트 트랜지스터(414)를 사용함으로써, 픽셀의 출력의 선형 동작 영역을 넓히고, 넓은 다이나믹 레인지를 얻을 수 있는 것이다.
도 4와 같이 구성되는 CMOS 영상 센서의 동작 특성은 도 2에 도시된 종래 CTIA 픽셀의 동작 특성과 동일하게 나타날 수 있다. 도 2를 참조하여 설명하면, 본 발명에 따른 단위 픽셀의 동작은 리셋(Reset), 전하축적(Integration), 신호출력(Readout)의 세 부분으로 나눌 수 있다.
먼저, 행(Row) 선택 제어 신호에 의해 셀렉트 트랜지스터가 온(ON) 상태가 되면 CTIA가 형성된다. 이 때 리셋 트랜지스터가 온(ON) 상태가 되면, IN 노드와 OUT 노드의 전압은 VSS + VGS . DR으로 리셋 된다(VSS는 음(-)의 전원 전압으로써 주로 접지에 연결되며, VGS . DR은 전하증폭 트랜지스터의 게이트-소스(Gate-Source) 전압이다.).
포토 다이오드와 피드백 커패시터를 리셋한 후 리셋 트랜지스터가 오프(OFF) 상태가 되면, 픽셀에 입사하는 빛에 의한 전하가 피드백 커패시터(415)에 축적되기 시작한다. 이러한 전하 축적에 의해 OUT 노드의 전압은 선형적으로 증가하며, 광량이 많을수록 기울기가 커진다.
도 4와 같이 구성되는 CMOS 영상 센서의 동작 특성은 도 2에 도시된 종래 CTIA 픽셀의 동작 특성과 동일하게 나타날 수 있다. 도 2를 참조하여 설명하면, 본 발명에 따른 단위 픽셀의 동작은 리셋(Reset), 전하축적(Integration), 신호출력(Readout)의 세 부분으로 나눌 수 있다.
먼저, 행(Row) 선택 제어 신호에 의해 셀렉트 트랜지스터가 온(ON) 상태가 되면 CTIA가 형성된다. 이 때 리셋 트랜지스터가 온(ON) 상태가 되면, IN 노드와 OUT 노드의 전압은 VSS + VGS . DR으로 리셋 된다(VSS는 음(-)의 전원 전압으로써 주로 접지에 연결되며, VGS . DR은 전하증폭 트랜지스터의 게이트-소스(Gate-Source) 전압이다.).
포토 다이오드와 피드백 커패시터를 리셋한 후 리셋 트랜지스터가 오프(OFF) 상태가 되면, 픽셀에 입사하는 빛에 의한 전하가 피드백 커패시터(415)에 축적되기 시작한다. 이러한 전하 축적에 의해 OUT 노드의 전압은 선형적으로 증가하며, 광량이 많을수록 기울기가 커진다.
도 2의 VOUT 그래프에서 점선은 셀렉트 트랜지스터가 온 상태 일 때 VOUT에 출력되는 신호이며, 실제 동작에서는 셀렉트 트랜지스터가 오프 상태이므로 실선과 같은 신호가 출력된다. 소정의 전하축적 시간이 끝나면 빛에 의한 신호 전압과 리셋 전압을 모두 읽어 들이는데, 이 두 신호를 뺀 값이 최종 출력이 된다.
이러한 과정을 CDS(Correlated Double Sampling)라고 하며, 이를 통해 픽셀의 오프셋이나 flicker 잡음 등을 제거할 수 있다. 다만, 영상 센서의 응용 분야에 따라 CDS를 하지 않고 신호 전압만 읽어 들이는 것도 가능하다.
도 5는 본 발명의 일실시예에 있어서, 단위 픽셀의 광량에 따른 출력 전압(VOUT)을 보여주는 그래프이다. 비교를 위해 종래의 CTIA 픽셀의 광량에 따른 출력 전압을 점선으로 나타내었다.
종래의 픽셀에서 발생할 수 있는 셀렉트 트랜지스터의 문턱 전압에 의한 왜곡을 없애줌으로써 선형적으로 동작하는 구간을 증가시킬 수 있다. 이때, 문턱 전압의 크기가 작아질수록 그래프가 화살표 방향으로 옮겨가며, 네이티브 트랜지스터와 같이 문턱 전압이 0V에 가까운 소자를 셀렉트 트랜지스터로 사용할 경우 선형 동작 구간을 VOUT _ SAT까지 증가시킬 수 있다.
VOUT _ SAT은 전류원의 동작 특성에 의해서 결정되는 값인데, 트랜지스터로 구현되는 전류원이 포화 영역에서 동작하여 일정한 전류를 공급할 수 있도록 하는 최대 전압을 말한다.
도 6은 본 발명의 일실시예에 있어서, CMOS 영상 센서의 전류원(630)으로 하나의 PMOS 트랜지스터를 사용한 영상 센서의 구조를 보여주는 블록도이다. 전류원인 PMOS 트랜지스터의 W/L 비율에 따라 각 단위 픽셀의 공통 소스 증폭기에 공급되는 전류의 양이 결정되며, 따라서 상기 전하증폭 트랜지스터의 게이트-소스 전압도 상기의 W/L 값에 영향을 받는다.
또한, 전류원(630)인 PMOS 트랜지스터의 L 값에 따라 드레인-소스 저항, 즉 출력 저항이 결정되며 이 값이 클수록 공통 소스 증폭기의 개루프 이득이 커지게 되어 빛에 대한 반응이 선형적으로 나타나며 이로써 잡음이 줄어든다는 특징이 있다.
도 7은 본 발명의 일실시예에 있어서, 전류원(730)으로 두 개 이상의 PMOS 트랜지스터를 캐스코드(Cascode) 형태로 사용한 영상 센서의 단위 픽셀을 도시한 블록도이다.
전류원(730)을 도시된 바와 같이 캐스코드 형태로 사용하게 되면, 공통 소스 증폭기의 개루프 이득을 증가시킬 수 있다. 트랜지스터를 직렬로 연결하여 캐스코드 형태로 전류원(730)을 구성할 경우, 트랜지스터를 하나만 사용할 때 보다 전류원의 출력 저항이 크게 증가하게 되므로 공통 소스 증폭기의 개루프 이득이 크게 증가할 수 있다. 따라서 상당히 선형적이고 잡음이 적은 고감도 픽셀을 구현할 수 있다.
본 발명의 실시예에 따른 넓은 다이나믹 레인지를 가지는 고감도 영상 센서 장치는 배경이 어두운 환경에서도 대상 물체를 선명하게 표현할 수 있을 뿐만 아니라 밝은 빛에 대한 퍼짐 현상도 없앨 수 있다. 따라서, 차량용 블랙박스나 CCTV 등 어두운 환경에서도 물체를 선명하게 판별해야 하는 응용에 매우 적합하다.
또한, 섬광체를 이용한 간접방식의 X-선 영상 장치에도 적용할 수 있다. 일반적으로 섬광체를 이용할 경우 영상 센서에 입사되는 빛의 양이 매우 적다. 게다가 X-선 응용에서는 물체에 대한 방사선 피폭을 줄이는 것(즉, 저선량)이 최대 관심사이며, 이 경우 빛의 양은 더욱 줄어들게 된다. 이와 관련하여 본 발명에 따른 영상 센서는 저선량에서도 물체를 명확히 구분할 수 있고 다이나믹 레인지가 넓기 때문에, 유방암 진단(Mammography), 엑스선 동영상(X-ray Fluoroscopy) 등의 X-선 영상 분야에 폭 넓게 활용될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
410: 단위 픽셀
411: 포토 다이오드
412: 리셋 트랜지스터
413: 전하증폭 트랜지스터
414: 셀렉트 트랜지스터
415: 피드백 커패시터
420: 컬럼 출력 라인
430, 730, 830: 전류원

Claims (12)

  1. 2차원 배열로 구성되는 단위 픽셀을 포함하는 고감도 CMOS 영상 센서 구조에 있어서,
    상기 단위 픽셀은,
    입력 광에 대응하여 전하를 생성하는 포토 다이오드;
    상기 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터;
    상기 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및
    상기 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터
    를 포함하는 고감도 CMOS 영상 센서 구조.
  2. 제1항에 있어서,
    상기 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및
    상기 컬럼 출력 라인을 통해 상기 단위 픽셀에 전류를 공급하는 전류원을 더 포함하는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  3. 제2항에 있어서,
    상기 전하증폭 트랜지스터와 상기 전류원을 연결하여 공통 소스 증폭기(Common Source Amplifier) 구조를 형성하는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  4. 제3항에 있어서,
    상기 공통 소스 증폭기 구조의 입력과 출력 사이에는 상기 피드백 커패시터가 연결되며,
    상기 포토 다이오드에서 생성된 전하는 상기 피드백 커패시터에 축적되는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  5. 제2항에 있어서,
    상기 전류원은 하나의 PMOS 트랜지스터로 구성되며, 상기 PMOS 트랜지스터의 W/L(Width/Length) 비율에 따라 상기 단위 픽셀의 공통 소스 증폭기에 공급되는 전류의 양이 결정되는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  6. 제2항에 있어서,
    상기 전류원은 둘 이상의 PMOS 트랜지스터의 캐스코드(Cascode) 형태로 연결되어 구성함으로써 상기 전류원의 출력 저항을 증가시키는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  7. 제1항에 있어서,
    상기 셀렉트 트랜지스터는 네이티브 트랜지스터(Native TR) 또는 문턱 전압 조절(Threshold Voltage Adjustment) 임플란트 과정(Implant Step)을 거친 트랜지스터로 구현되는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  8. 제1항에 있어서,
    상기 포토 다이오드는 넓은 공핍 영역을 가지기 위해 비저항이 큰 에피텍셜(Epitaxial) 웨이퍼(Wafer) 상에 구현되는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  9. 제1항에 있어서,
    상기 피드백 커패시터는 CMOS 공정에서 구현할 수 있는 MiM(Metal-insulator-Metal), PiP(Poly-insulator-Poly), 또는 MOS(Metal-Oxide-Semiconductor) 커패시터에 해당하는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
  10. 2차원 배열로 구성되는 단위 픽셀;
    상기 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및
    상기 컬럼 출력 라인을 통해 상기 단위 픽셀에 전류를 공급하는 하나의 PMOS 트랜지스터로 구성되는 전류원을 포함하는 고감도 CMOS 영상 센서 구조에 있어서,
    상기 단위 픽셀은,
    입력 광에 대응하여 전하를 생성하는 포토 다이오드;
    상기 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터;
    상기 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및
    상기 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터
    를 포함하는 고감도 CMOS 영상 센서 구조.
  11. 2차원 배열로 구성되는 단위 픽셀;
    상기 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및
    상기 컬럼 출력 라인을 통해 상기 단위 픽셀에 전류를 공급하는 둘 이상의 PMOS 트랜지스터의 캐스코드 형태로 구성되는 전류원을 포함하는 고감도 CMOS 영상 센서 구조에 있어서,
    상기 단위 픽셀은,
    입력 광에 대응하여 전하를 생성하는 포토 다이오드;
    상기 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터;
    상기 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및
    상기 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터
    를 포함하는 고감도 CMOS 영상 센서 구조.
  12. 제10항 내지 제11항 중 어느 한 항에 있어서,
    상기 전하증폭 트랜지스터와 상기 전류원을 연결하여 공통 소스 증폭기(Common Source Amplifier) 구조를 형성하는 것
    을 특징으로 하는 고감도 CMOS 영상 센서 구조.
KR20130047282A 2013-04-29 2013-04-29 선형 동작 범위가 넓은 고감도 ｃｍｏｓ 영상 센서 장치 KR20140128637A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130047282A KR20140128637A (ko) 2013-04-29 2013-04-29 선형 동작 범위가 넓은 고감도 ｃｍｏｓ 영상 센서 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130047282A KR20140128637A (ko) 2013-04-29 2013-04-29 선형 동작 범위가 넓은 고감도 ｃｍｏｓ 영상 센서 장치

Publications (1)

Publication Number Publication Date
KR20140128637A true KR20140128637A (ko) 2014-11-06

Family

ID=52454470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130047282A KR20140128637A (ko) 2013-04-29 2013-04-29 선형 동작 범위가 넓은 고감도 ｃｍｏｓ 영상 센서 장치

Country Status (1)

Country Link
KR (1) KR20140128637A (ko)

Similar Documents

Publication Publication Date Title
US9609243B2 (en) Systems and methods for providing low-noise readout of an optical sensor
US7759706B2 (en) Solid-state imaging device having impurities with different diffusion coefficients
US11778343B2 (en) Methods and circuitry for improving global shutter efficiency in backside illuminated high dynamic range image sensor pixels
WO2011096340A1 (ja) 固体撮像装置、画素信号を読み出す方法、画素
US7746383B2 (en) Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range
CA2639498C (en) Device and pixel architecture for high resolution digital imaging
US20160028984A1 (en) Pixel circuit with constant voltage biased photodiode and related imaging method
TW201519420A (zh) 紅外偵測器陣列之緩衝式直接注射像素
US20130215308A1 (en) Solid-state image sensing device
Kawahito et al. Noise reduction effects of column-parallel correlated multiple sampling and source-follower driving current switching for CMOS image sensors
US10298860B2 (en) Radiation detection devices and methods
KR101194873B1 (ko) 넓은 다이나믹 레인지를 가지는 고감도 ｃｍｏｓ 영상 센서 장치
KR20140128636A (ko) 리셋 전압 조절 가능한 고감도 ｃｍｏｓ 영상 센서 장치
JP4300654B2 (ja) 固体撮像装置
KR101340839B1 (ko) 고감도 ｃｍｏｓ 영상 센서 장치
US20090039236A1 (en) Active pixel sensor
JP5267497B2 (ja) 固体撮像装置
JP6370135B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
KR20140128637A (ko) 선형 동작 범위가 넓은 고감도 ｃｍｏｓ 영상 센서 장치
Park et al. Active pixel sensor using a 1× 16 nano-wire photodetector array for complementary metal oxide semiconductor imagers
Musalgaonkar et al. An HDR pixel with over 60-dB dynamic range enhancement using in-pixel parametric amplification
WO2022249554A1 (ja) 固体撮像素子および電子機器
Bae et al. Variable-dynamic-range complementary metal-oxide-semiconductor image sensor with gate/body-tied metal oxide silicon field effect transistor-type photodetector using feedback structure
Jo et al. Extension of the dynamic range in the CMOS active pixel sensor using a stacked photodiode and feedback structure
JP2009168613A (ja) 赤外線固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application