KR20140127891A - 파형 생성 - Google Patents

파형 생성 Download PDF

Info

Publication number
KR20140127891A
KR20140127891A KR1020147026304A KR20147026304A KR20140127891A KR 20140127891 A KR20140127891 A KR 20140127891A KR 1020147026304 A KR1020147026304 A KR 1020147026304A KR 20147026304 A KR20147026304 A KR 20147026304A KR 20140127891 A KR20140127891 A KR 20140127891A
Authority
KR
South Korea
Prior art keywords
waveform
frequency clock
state
higher frequency
timing signal
Prior art date
Application number
KR1020147026304A
Other languages
English (en)
Inventor
비나야크 카리아파 체티마다
글렌 루벤 바케
비욘 토르 타랄드센
Original Assignee
노르딕 세미컨덕터 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노르딕 세미컨덕터 에이에스에이 filed Critical 노르딕 세미컨덕터 에이에스에이
Publication of KR20140127891A publication Critical patent/KR20140127891A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Abstract

미리 결정된 파형은 더 낮은 주파수 클록 신호(16) 및 더 높은 주파수 클록 신호(18)를 사용하여 생성된다. 파형은 더 높은 주파수 클록 신호(18)의 타이밍 신호(18-1 내지 18-11)와 동기로 제 1 및 제 2 상태들(12, 14) 사이에 전환한다. 더 높은 주파수 클록은, 더 낮은 주파수 클록의 다음 타이밍 신호(16-2) 전에 파형이 제 1 및 제 2 상태들(12, 14) 사이에 전환할 경우 동작된다. 더 높은 주파수 클록은, 더 낮은 주파수 클록의 다음 타이밍 신호(16-3) 전에 파형이 제 1 및 제 2 상태들(12, 14) 사이에 전환하지 않을 경우에 파워 다운된다. 따라서, 미리 결정된 파형은 전력 소비가 더 낮지만 더 높은 분해능을 갖고서 생성될 수 있다.

Description

파형 생성{WAVEFORM GENERATION}
본 발명은 미리 결정된 파형을 생성하는 방법 및 미리 결정된 파형을 생성하기 위한 디바이스에 관한 것이다.
디지털 신호 또는 펄스 폭 변조(PWM) 신호와 같은 파형은 데이터를 전기 컴포넌트에 전송하거나 제어 신호를 전기 컴포넌트에 제공하는데 사용될 수 있다. 일부 디바이스에서, 파형은 디바이스에 대한 클록의 타이밍 신호와 동기로(예를 들면, 디바이스의 수정 발진기에 의해 제공된 타이밍 신호와 동기로) 상태들 사이에서 전압 레벨과 같이 신호를 전환함으로써 생성될 수 있다.
그러한 디바이스에서, 생성된 파형의 시간 복잡도 또는 분해능은 클록의 타이밍 신호들 사이의 시간의 길이에 의존한다. 더 높은 주파수 클록(그의 타이밍 신호들 사이에 더 짧은 시간 기간을 가짐)은 더 낮은 주파수 클록(그의 타이밍 신호들 사이에 더 긴 시간 기간을 가짐)보다 더 많은 시간 복잡성 또는 더 높은 분해능 파형을 제공할 수 있다. 따라서, 더 큰 시간 복잡성 또는 더 높은 분해능이 요구되는 상황에서, 더 높은 주파수 클록이 일반적으로 요구될 수 있다.
그러나, 본 출원인은, 더 높은 주파수 클록을 사용하는 디바이스가 더 낮은 주파수 클록을 사용하는 디바이스보다 더 많은 양의 전력을 소비할 수 있다는 것을 확인하였다. 이러한 더 많은 전력 소비는, 예를 들면, 클록의 각각의 타이밍 신호에 대해 발생하는 디바이스 동작이 더 낮은 주파수 클록에서보다 더 높은 주파수 클록에서 더 빈번하게 발생한다는 사실로 인한 것일 수 있다. 따라서, 더 낮은 전력 소비가 요구되는 상황에서, 더 낮은 주파수 클록이 일반적으로 요구된다.
따라서, 본 출원인은, 전통적으로 더 큰 시간 복잡성 및 더 높은 분해능을 갖는 파형을 생성하기 위해 더 높은 주파수 클록을 사용하는 것과 더 낮은 디바이스 전력 소비를 위해 더 낮은 주파수 클록을 사용하는 것 사이에 부딪치는 균형이 존재한다는 것을 확인하였다.
그러나, 더 큰 시간 복잡성 및 더 높은 분해능을 가지면서, 이에 따라 디바이스 전력 소비를 증가시키지 않고 파형을 생성하는 방법을 제공하는 것이 요구될 것이다.
따라서, 본 출원인은 파형이 생성되는 방법에서의 개선의 여지가 존재한다고 생각하였다.
본 발명의 양태에 따라, 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하는 방법이 제공되고, 파형은 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 전환하고, 상기 방법은,
파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환할 경우에, 더 높은 주파수 클록을 동작시키는 단계와,
파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환하지 않을 경우에, 더 높은 주파수 클록을 파워 다운(powering down)하는 단계를 포함한다.
본 발명의 이러한 양태는 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하기 위한 디바이스로 확장되고, 상기 디바이스는 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 파형을 전환하도록 구성되고, 상기 디바이스는 추가로,
파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환할 경우에, 더 높은 주파수 클록을 동작시키고,
파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환하지 않을 경우에, 더 높은 주파수 클록을 파워 다운하도록 구성된다.
이에 따라, 본 출원인은 더 큰 시간 복잡성 및 더 높은 분해능을 갖지만 전력 소비를 감소시키면서 미리 결정된 파형을 생성하는 방법을 확인하였다. 특히, 파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상태들 사이에서 전환할 경우에, 더 높은 주파수 클록을 동작시킴으로써, 미리 결정된 파형은 더 높은 주파수 클록에 기초한 분해능 및 시간 복잡성을 갖고서 생성될 수 있다. 그러나, 파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상태들 사이에서 전환할 경우에, 더 높은 주파수 클록을 파워 다운함으로써, 미리 결정된 파형은 감소된 전력 소비로 생성될 수 있다.
한 세트의 실시예에서, 생성된 파형은 디지털 신호의 부분을 형성하고, 제 1 상태는 제 1 디지털 레벨(예를 들면, "하이" 디지털 레벨)을 포함하고, 제 2 상태는 제 2 디지털 레벨(예를 들면, "로우" 디지털 레벨)을 포함한다.
본 발명의 또 다른 양태에 따라, 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하는 방법이 제공되고, 파형은 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 전환하고, 상기 방법은,
파형이 제 1 상태에 있는 경우에 더 높은 주파수 클록을 동작시키는 단계와,
파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 제 2 상태로부터 제 1 상태로 전환하지 않을 경우에, 더 높은 주파수 클록을 파워 다운하는 단계를 포함한다.
본 발명의 이러한 양태는 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하기 위한 디바이스로 확장되고, 상기 디바이스는 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 파형을 전환하도록 구성되고, 상기 디바이스는 추가로,
파형이 제 1 상태에 있는 경우에 더 높은 주파수 클록을 동작시키고,
파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 제 2 상태로부터 제 1 상태로 전환하지 않을 경우에, 더 높은 주파수 클록을 파워 다운하도록 구성된다.
앞서 논의된 바와 같이, 본 출원인은 더 큰 시간 복잡성 및 더 높은 분해능을 갖지만 전력 소비를 감소시키면서 미리 결정된 파형을 생성하는 방법을 확인하였다. 또한, 위의 양태에서, 파형이 제 1 상태에 있는 경우에 더 높은 주파수 클록을 동작시킴으로써, 더 높은 주파수 클록이 파형을 제 1 상태로 유지하는데 사용될 수 있다.
한 세트의 실시예에서, 파형은 펄스 폭 변조(PWM) 신호를 포함하고, 제 1 상태는 PWM 신호가 활성(예를 들면, "로우" 및 "하이" 디지털 레벨 사이에서 교번함)인 것을 포함하고, 제 2 상태는 PWM 신호가 비활성(예를 들면, "로우" 또는 "하이" 디지털 레벨에서 고정됨)인 것을 포함한다. PWM 신호는, 활성일 때, 임의의 적절한 주파수(f)를 가질 수 있지만, 한 세트의 실시예에서, f는 490 Hz - 516 kHz 범위 내에 있다. 이러한 범위의 주파수는, 예를 들면, 모터(예를 들면, AC 모터) 제어, 조명(예를 들면, LED) 제어 및 오디오 신호에서 사용될 수 있다.
본 발명의 어느 한 양태의 실시예에서, 파형은 제 1 시간 기간(tp1) 동안 제 1 상태에 있을 수 있고, 제 1 시간 기간은 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 디바이스에서 정의된다. 예를 들면, 더 높은 주파수 클록의 타이밍 신호가 50 ms 간격이고 tp1이 0.5 초인 경우에, 제 1 시간 기간은 정수(10)에 의해 상기 디바이스에서 정의될 수 있다. 마찬가지로, 파형은 제 2 시간 기간(tp2) 동안에 제 2 상태에 있을 수 있고, 제 2 시간 기간은 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 디바이스에서 정의된다. 예를 들면, 더 높은 주파수 클록의 타이밍 신호의 정수가 50 ms 간격이고 tp2가 1 초인 경우에, 제 2 시간 기간은 정수(20)에 의해 상기 디바이스에서 정의될 수 있다. 인지될 바와 같이, tp1 및 tp2는 동일한 값일 수 있거나, 상이한 값일 수 있다. 이러한 실시예는 파형을 정의하기 위한 간단하지만 효과적인 방법을 제공한다.
본 발명의 실시예에서, 제 1 시간 기간(tp1) 및 제 2 시간 기간(tp2)은 또한 더 낮은 주파수 클록의 타이밍 신호의 정수와 시간 상으로 동일할 수 있다. 이것은 파형 상태 전환이 더 낮은 주파수 클록의 타이밍 신호와 정렬되는 가능성을 증가시킨다.
본 발명의 실시예에서, 파형은 펄스 트레인(pulse train)을 생성하기 위해 다수(np) 번 반복될 수 있다. 개별적인 펄스 또는 펄스 트레인은 일련의 펄스 트레인을 생성하기 위해 다수(nt) 번 반복될 수 있다. 각각의 펄스 또는 펄스 트레인의 시작은 제 3 시간 기간(tt)만큼 분리될 수 있고, 제 3 시간 기간은 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 파형을 생성하는 디바이스에서 정의된다. 예를 들면, 더 높은 주파수 클록의 타이밍 신호가 50 ms 간격이고, tt가 5 초인 경우에, 제 3 시간 기간은 정수(100)에 의해 상기 디바이스에서 정의될 수 있다. 이러한 실시예는 또한 파형을 포함하는 신호를 정의하기 위한 간단하지만 효과적인 방법을 제공한다.
본 발명의 실시예에서, 제 3 시간 기간(tp3)은 또한 더 낮은 주파수 클록의 타이밍 신호의 정수와 동일할 수 있다. 이것은 또한 파형 상태 전환이 더 낮은 주파수 클록의 타이밍 신호와 정렬되는 가능성을 증가시킨다.
본 발명의 실시예에서, 파라미터(f, tp1, tp2, np, nt 및/또는 tt) 중 임의의 파라미터 또는 모두가 미리 결정될 수 있고, 파형을 생성하는 디바이스에 저장 또는 제공될 수 있다. 파라미터는 외부 호스트에 의해 상기 디바이스에 제공될 수 있고, 파형을 생성하는 디바이스 또는 외부 호스트 중 어느 하나에 의해 재구성 가능할 수 있다. 이것은 파형이 다양한 신호를 제공하도록 때때로 수정되도록 허용한다.
본 발명의 실시예에서, 더 높은 주파수 클록은 25 - 100 ms 내에 있는 타이밍 신호들 사이의 시간 기간(th)을 가질 수 있다. 예를 들면, 앞서 논의된 바와 같이, th는 50 ms일 수 있다. 더 낮은 주파수 클록은 0.5 - 2 초 내에 있는 타이밍 신호 사이의 시간 기간(tl)을 가질 수 있다. 예를 들면, tl은 1 초일 수 있다.
본 발명의 실시예에서, 더 높은 주파수 클록은 타이밍 신호들 사이의 시간 기간(th)을 가질 수 있고, 더 낮은 주파수 클록은 타이밍 신호들 사이의 시간 기간(tl)을 가질 수 있고, 여기서 tl/th는 정수값을 제공한다. 이것은 더 낮은 주파수 클록의 각각의 타이밍 신호가 더 높은 주파수 클록의 타이밍 신호와 정렬되는 가능성을 증가시킨다.
본 발명의 실시예에서, 더 높은 주파수 클록은 더 낮은 상대 및/또는 절대 타이밍 신호 정밀도를 가질 수 있고, 더 낮은 주파수 클록은 더 높은 상대 및/또는 절대 타이밍 신호 정밀도를 가질 수 있다. 더 낮은 주파수 클록의 더 높은 정밀도는 더 높은 주파수 클록 및 더 낮은 주파수 클록의 타이밍 신호들 사이의 임의의 차이(예를 들면, 드리프트)를 보상하는데 도움을 줄 수 있다. 또한, 더 낮은 주파수 클록(예를 들면, 파형을 생성하는 디바이스에 외부적으로 제공될 수 있음)의 더 높은 정밀도는 더 높은 주파수 클록(예를 들면, 파형을 생성하는 디바이스의 부분을 형성하는 컴포넌트에 의해 제공될 수 있음)이 더 낮은 가격, 더 낮은 전력 또는 덜 정밀한 컴포넌트에 의해 제공되도록 허용한다.
더 높은 주파수 클록 및 더 낮은 주파수 클록의 타이밍 신호가 임의의 원하는 및 적절한 방법으로 제공될 수 있다. 일부 실시예에서, 더 높은 주파수 클록은 파형을 생성하는 디바이스 내에 제공될 수 있다. 예를 들면, 더 높은 주파수 클록은 상기 디바이스에 대한 수정 발진기(예를 들면, 상기 디바이스의 부분을 형성함)에 의해, 수정 발진기로부터의 더 높은 주파수 클록을 합성하는 상기 디바이스에 대한 합성된 클록 소스(예를 들면, 상기 디바이스의 부분을 형성함)에 의해, 또는 상기 디바이스에 대한 RC 발진기(예를 들면, 상기 디바이스의 부분을 형성함)에 의해 제공될 수 있다. 일부 실시예에서, 더 낮은 주파수 클록의 타이밍 신호는 파형을 생성하는 디바이스에 외부적으로 제공될 수 있다. 예를 들면, 더 높은 주파수 클록은 라디오 인터벌에 의해 제공될 수 있다. 상기 디바이스의 부분을 형성하는 더 높은 주파수 클록을 파워 다운함으로써, 및 상기 디바이스의 부분을 형성하지 않는 더 낮은 주파수 클록에 의존함으로써, 상기 디바이스 자체는 더 적은 전력을 소비할 수 있다.
본 발명의 실시예에서, 상태-변화 카운트는 파형과 연관될 수 있다. 상태-변화 카운트는 상태들 사이에서 전환할 때의 표시를 제공한다. 예를 들면, 더 높은 주파수 클록이 동작될 때, 상태-변화 카운트는 더 높은 주파수 클록의 각각의 타이밍 신호마다 감분될 수 있다. 상태-변화 카운트가 미리 결정된 최소치에 도달할 때, 파형은 제 1 상태와 제 2 상태 사이에서 전환이 이루어질 수 있다.
본 발명의 실시예에서, 상태-변화 카운트는 파형을 제 1 상태로 전환할 때 제 1 수(np1)로 설정될 수 있고, 여기서 np1 = tp1/th이고, 여기서 th는 더 높은 주파수 클록의 타이밍 신호들 사이의 시간 기간이다. 예를 들면, 더 높은 주파수 클록의 타이밍 신호가 50 ms 간격이고, tp1이 0.5 초이면, np1은 10일 수 있다. 마찬가지로, 상태-변화 카운트는 파형을 제 2 상태로 전환할 때 제 2 수(np2)로 설정될 수 있고, 여기서 np2 = tp2/th이다. 예를 들면, 더 높은 주파수 클록의 타이밍 신호가 50 ms 간격이고 tp2가 1 초이면, np1은 20일 수 있다.
전력-절약 카운트는 또한 파형과 연관될 수 있다. 전력-절약 카운트는 더 낮은 주파수 클록의 다음 타이밍 신호가 발생할 때의 표시를 제공한다. 예를 들면, 더 높은 주파수 클록이 동작될 때, 전력-절약 카운트는 더 높은 주파수 클록의 각각의 타이밍 신호마다 감분될 수 있다. 그러나, 더 높은 주파수 클록이 파워 다운될 때, 상태-변화 카운트가 상태들 사이에서 전환할 때의 표시를 제공하기 위해, 상태-변화 카운트는 전력-절약 카운트만큼 감소될 수 있다.
본 발명의 실시예에서, 전력-절약 카운트는 더 낮은 주파수 클록의 각각의 타이밍 신호마다 정수(nps)로 설정될 수 있고, 여기서 nps = tl/th이거나, (nps = tl/th가 정수값을 제공하지 않을 때) nps = floor(tl/th)이고, 여기서 tl은 더 낮은 주파수 클록의 타이밍 신호들 사이의 시간 기간이다. 예를 들면, 더 높은 주파수 클록의 타이밍 신호가 50 ms 간격이고 더 낮은 주파수 클록의 타이밍 신호가 1 초 간격인 경우에, nps는 20일 수 있다.
본 발명의 실시예에서, 파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 제 1 상태와 제 상태 사이에서 전환할지 여부는 상태 변화 카운트 및 전력-절약 카운트로부터 결정될 수 있다. 예를 들면, 상태-변화 카운트가 전력-절약 카운트보다 더 크거나 동일한 경우에, 파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 제 1 상태와 제 2 상태 사이에서 전환하지 않을 것으로 결정될 수 있다. 마찬가지로, 상태-변화 카운트가 전력-절약 카운트 미만인 경우에, 파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 제 1 상태와 제 2 상태 사이에서 전환할 것이라고 결정될 수 있다.
본 발명의 실시예에서, 더 높은 주파수 클록은 더 낮은 주파수 클록과 재동기화될 수 있다. 이러한 재동기화는, 예를 들면, 더 높은 주파수 클록이 파워 다운되었고 그후 다시 동작되는 경우에 발생하는 더 낮은 주파수 클록의 다음 타이밍 신호 상에서 발생할 수 있다. 이것은, 예를 들면, 더 높은 주파수 클록에서 임의의 드리프트를 제거하고, 파형 상태 전환이 더 낮은 주파수 클록의 타이밍 신호와 동기로 발생하도록 허용한다.
본 발명의 실시예에서, 파형이 초기에 생성될 때, 상기 디바이스는 더 높은 주파수 클록을 파워 다운할 수 있기 전에 적어도 더 낮은 주파수 클록의 다음 타이밍 신호 때까지 대기하게 될 수 있다. 이것은, 예를 들면, 더 높은 주파수 클록이 파워 다운될 수 있기 전에 파형 상태 전환 및 더 낮은 주파수 클록 타이밍 신호의 상대적인 시간적인 위치가 결정되도록 허용할 수 있다.
본 발명의 실시예에서, 더 높은 주파수 클록이 이전에 파워 다운되었고 그후 다시 동작되는 경우에, 상기 디바이스는 초기에 파형을 생성하기 전에 적어도 더 낮은 주파수 클록의 다음 타이밍 신호 때까지 대기하게 될 수 있다. 이것은, 예를 들면, 파형이 초기에 생성될 때, 더 높은 주파수 클록 및 더 낮은 주파수 클록 및 파형 상태 전환이 동기화되도록 허용할 수 있다.
인지될 바와 같이, 본 발명이 비-배터리 및 비-태양 발전 디바이스에 동일하게 적용될 수 있지만, 본 발명은 배터리 또는 태양 발전 디바이스와 같이 감소된 전력 소비로 이익을 얻을 디바이스에 특히 적용된다.
이제 본 발명의 바람직한 실시예는, 단지 예시로서, 첨부된 도면을 참조하여 설명될 것이다.
도 1은 본 발명의 실시예에 따라 생성된 파형을 도시한다.
도 2는 도 1의 파형을 생성하는데 사용되는 디바이스에 의해 도출되는 전류를 도시한다.
도 3은 본 발명의 또 다른 실시예에 따라 생성된 파형을 도시한다.
도 4는 본 발명의 또 다른 실시예에 따라 생성된 파형을 도시한다.
도 5는 본 발명의 또 다른 실시예에 따라 생성된 파형을 도시한다.
도 6은 본 발명의 또 다른 실시예에 따라 생성된 파형을 도시한다.
도 1은 본 발명의 실시예에 따라 생성된 요구된 파형을 도시한다. 이러한 실시예에서, 파형은 LED에 전력을 공급하는데 사용되는 디지털 전압 신호(10)의 부분을 형성한다. 파형은 제 1 "하이" 상태(12) 및 제 2 "로우" 상태(14)를 갖는다. 요구된 파형은 제 1 시간 기간(tp1) 동안에 제 1 상태(12)에 있고, 제 2 시간 기간(tp2) 동안에 제 2 상태(14)에 있는다. 이러한 실시예에서, 요구된 미리 결정된 파형은 tp1 = 0.5 초 및 tp2 = 1초를 갖는다. 디지털 신호(10)는 LED로 하여금 0.5 초 동안 플래시를 켜게 하고 1 초 동안 턴 오프하게 한다.
도 1은 또한 타이밍 신호(16-1 내지 16-3)를 갖는 더 낮은 주파수 클록 신호(16)를 도시한다. 이러한 실시예에서, 더 낮은 주파수 클록 신호(16)는, 타이밍 신호(16-1 내지 16-3)의 리딩 에지가 1 초만큼 이격되도록 1 Hz로 진행된다. 더 낮은 주파수 클록의 타이밍 신호 사이의 시간 기간은 본 명세서에서 tl로 지칭되어야 한다. 이러한 실시예에서, 더 낮은 주파수 클록 신호(16)는 파형을 생성하는 디바이스에 외부적으로 제공된다. 예를 들면, 더 낮은 주파수 클록 신호(16)는 파형을 생성하는 디바이스에 대한 호스트 디바이스에 의해 또는 라디오 인터벌에 의해 제공될 수 있다.
도 1은 또한 타이밍 신호(18-1 내지 18-11)를 갖는 더 높은 주파수 클록 신호(18)를 도시한다. 이러한 실시예에서, 더 높은 주파수 클록 신호(18)는 타이밍 신호(18-1 내지 18-11)의 리딩 에지가 일반적으로 50 ms 만큼 이격되도록 20 Hz로 진행된다. 그러나, 타이밍 신호(18-5 및 18-6)의 리딩 에지는 50 ms보다 약간 더 적게 이격되는데, 왜냐하면, 하기에 더 상세히 논의되는 바와 같이, 타이밍 신호(18-6)가 더 낮은 주파수 클록의 타이밍 신호와 재동기화되기 때문이다. 더 높은 주파수 클록의 타이밍 신호 사이의 시간 기간은 본 명세서에서 th로 지칭되어야 한다. 이러한 실시예에서, 파형을 생성하는 디바이스 내에서 더 높은 주파수 클록 신호(20)가 제공된다. 예를 들면, 더 높은 주파수 클록은 수정 발진기에 의해 제공될 수 있다. 이러한 실시예에서, 더 낮은 주파수 클록은 더 높은 주파수 클록보다 더 높은 절대 정밀도를 갖는다.
본 발명의 실시예에서, 파형은 더 낮은 주파수 클록의 각각의 타이밍 신호마다 재설정되는 전력-절약 카운트와 연관된다. 전력-절약 카운트는 더 낮은 주파수 클록의 타이밍 신호마다 정수(nps)로 재설정된다. 이러한 실시예에서, nps는 다음과 같이 주어진다.
nps = tl / th
본 실시예에서, nps는 다음과 같이 주어진다.
nps = 1 초 / 50 ms = 20
그러나, 인식되는 바와 같이, tl/th가 정수를 제공하지 않는 실시예에서, 전력-절약 카운트는 정수(nps)로 설정될 수 있다. 여기서
nps = floor(tl / th).
본 실시예에서, 전력-절약 카운트는 더 높은 주파수 클록의 각각의 타이밍 신호마다 미리 결정된 양(본 경우에서 1)만큼 감분된다. 따라서, 전력-절약 카운트는 더 낮은 주파수 클록의 다음 타이밍 신호가 발생할 예정인 때의 운행 표시를 제공한다. 인식되는 바와 같이, 본 실시예에서, 더 낮은 주파수 클록의 다음 타이밍 신호 때까지의 시간은 다음과 같이 걸릴 수 있다.
전력-절약 카운트 x th
예를 들면, 전력-절약 카운트가 현재 '20'이면, 더 낮은 주파수 클록의 다음 타이밍 신호 때까지의 시간이 다음과 같이 가정된다.
20 x 50 ms = 1 초
파형은 또한 그의 상태-변화 카운트와 연관된다. 하기에 더 상세히 논의될 바와 같이, 상태-변화 카운트는 더 높은 주파수 클록 신호에 대해 미리 결정된 양(본 경우에서 1)만큼 감분되거나, (더 높은 주파수 클록이 동작 중이지 않을 때) 더 낮은 주파수 클록 신호에 대해 감소된다. 상태-변화 카운트가 미리 결정된 최소치(본 경우에 제로)에 도달할 때, 파형은 상태들 사이에서 전환하게 된다. 이로써, 상태-변화 카운트는 상태들 사이에서 전환할 때의 운행 표시를 제공한다.
상태-변화 카운트는, 파형이 상태를 변경할 때마다 재설정된다. 제 1 상태로 전환할 때, 상태-변화 카운트는 제 1 수(np1)로 설정된다. 이러한 실시예에서, np1은 다음과 같이 주어진다.
np1 = tp1 / th
본 실시예에서, np1은 다음과 같다.
np1 = 0.5 초 /50 ms = 10
마찬가지로, 제 2 상태로 전환할 때, 상태-변화 카운트는 제 2 수(np2)로 설정된다. 이러한 실시예에서, np2는 다음과 같이 주어진다.
np2 = tp2 / th
본 실시예에서, np2는 다음과 같다.
np2 = 1 초 /50 ms = 20
인식될 바와 같이, 이러한 실시예에서, 제 1 상태로부터의 상태 전환 때까지의 시간은 다음과 같이 걸릴 수 있다.
상태-변화 카운트 x th
예를 들면, 상태-변화 카운트가 현재 5이면, 상태 전환 때까지의 시간은 다음과 같다.
5 x 50 ms = 0.25 초
상태-변화 카운트와 전력-절약 카운트를 비교함으로써, 파형이 더 낮은 주파수 클록의 다음 타이밍 신호 전에 제 1 상태(12)와 제 2 상태(14) 사이에서 전환할지 여부에 대해 결정이 이루어질 수 있다.
특히, 상태-변화 카운트가 전력-절약 카운트 미만이면, 파형은 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상태들 사이에서 전환할 것이다. 이러한 상황에서, 더 높은 주파수 클록은 임박하여 상태들 사이에서 파형을 전환할 필요가 있을 것이다. 이러한 상황에서, 상태-변화 카운트가 상태들 사이에서 정확히 전환할 때의 적절한 표시를 제공하기 위해, 상태-변화 카운트는 더 높은 주파수 클록의 각각의 타이밍 신호마다 미리 결정된 양(본 경우에 1)만큼 감분될 수 있다.
그러나, 상태-변화 카운트가 전력-절약 카운트보다 크거나 동일하면, 파형은 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상태들 사이에서 전환하지 않을 것이다. 이러한 경우에, 더 높은 주파수 클록은 임박하여 상태들 사이에서 파형을 전환할 필요가 없고, 적어도 더 낮은 주파수 클록의 다음 타이밍 신호 때까지 파워 다운될 수 있다. 더 높은 주파수 클록을 파워 다운함으로써, 파형을 생성하는 디바이스의 전력 소비가 감소될 수 있다.
더 높은 주파수 클록이 파워 다운될 때, 상태-변화 카운트는 더 낮은 주파수 클록의 각각의 타이밍 신호마다 미리 결정된 양(예를 들면, 1)만큼이 아닌 전력-절약 카운트만큼 감소된다. 이러한 방식으로, 상태-변화 카운트는 상태들 사이에서 전환할 때의 적절한 표시를 여전히 제공할 수 있다.
앞선 특징들의 더 양호한 이해를 제공하기 위해, 이제 도 1의 실시예에 대해 특정 참조가 이루어질 수 있다.
미리 결정된 파형의 생성은 t0에서 시작된다. 이러한 시점에서, 파형은 제 1 상태(12)에 배치되고, 이에 따라 상태-변화 카운트는 파형의 시작에서 요구되는 0.5 초의 "하이"를 제공하기 위해 그 상태에 대해 '10'으로 설정된다. 이러한 시점에서 더 높은 주파수 클록이 동작되는데, 왜냐하면 파형의 생성 동안에 더 낮은 주파수 클록의 타이밍 신호가 여전히 존재하지 않기 때문이다. 그후, 상태-변화 카운트는 더 높은 주파수 클록의 각각의 후속 타이밍 신호마다 1 만큼 감분된다.
t1에서, 더 낮은 주파수 클록의 타이밍 신호(16-2)가 제공되고, 이에 따라 전력-절약 카운트가 '20'(즉, 더 높은 주파수 및 더 낮은 주파수 클록들의 주파수의 비율)으로 재설정된다. 더 낮은 주파수 클록의 타이밍 신호(16-2)는 또한 더 높은 주파수 클록의 타이밍 신호(18-6)와 더 낮은 주파수 클록의 타이밍 신호(16-2)를 정렬함으로써 더 높은 주파수 클록 및 더 낮은 주파수 클록을 재동기화하는데 사용된다. 이러한 시점에서, 상태-변화 카운트는 '5'에 도달한다. 더 높은 주파수 클록은 이제 파워 다운될 수 있는데, 왜냐하면 파형의 생성 동안에 더 낮은 주파수 클록의 타이밍 신호가 존재하기 때문이다. 그러나, 상태-변화 카운트 '5'가 전력-절약 카운트 '20' 미만이기 때문에, 더 높은 주파수 클록은 동작 중인 상태에 있다. 상태-변화 카운트는 더 높은 주파수 클록의 각각의 타이밍 신호마다 1 만큼 계속해서 감분된다. 전력-절약 카운트는 또한 이제 더 높은 주파수 클록의 각각의 타이밍 신호마다 1 만큼 감분된다.
t2에서, 상태-변화 카운트는 제로에 도달한다. 디바이스는 파형을 제 2 상태(14)에 배치하고, 이에 따라 상태-변화 카운트는 요구된 파형에 의해 지시된 1 초의 "로우"를 제공하기 위해 그 상태에 대해 '20'으로 설정된다. 이러한 시점에서, 전력-절약 카운트는 '15'에 도달한다. 이에 따라 더 높은 주파수 클록이 파워 다운되는데, 왜냐하면 전력-절약 카운트 '15'가 이제 상태-변화 카운트 '20' 미만이기 때문이며, 즉, 파형의 상태가 더 낮은 주파수 클록의 다음 타이밍 신호 전에 전환하지 않을 것이고, 따라서 더 높은 주파수 클록이 임박하여 상태 전환을 위해 필요로 되지 않는다고 결정된다. t2와 t3 사이에 어떠한 더 높은 주파수 클록도 존재하지 않기 때문에, 상태-변화 카운트 및 전력-절약 카운트는 t2와 t3 사이에서 감분되지 않는다.
t3에서, 더 낮은 주파수 클록의 타이밍 신호(16-3)가 제공되고, 현재 상태-변화 카운트 '20'가 현재 전력-절약 카운트 '15'만큼 감소된다(인식되는 바와 같이, 이러한 시점에서 현재 전력-절약 카운트는 더 높은 주파수 클록이 얼마나 오래 파워 다운되는지를 나타냄). 현재 상태-변화 카운트 '20'을 현재 전력-절약 카운트 '15'만큼 감소시키는 것은 '5'의 상태-변화 카운트를 제공한다. 이러한 시점에서, 전력-절약 카운트는 또한 '20'으로 재설정된다. 더 높은 주파수 클록이 또한 다시 동작되는데, 왜냐하면 상태-변화 카운트 '5'가 이제 전력-절약 카운트 '20' 미만이기 때문이며, 즉, 파형의 상태가 더 낮은 주파수 클록의 다음 타이밍 신호 전에 전환할 것이라는 것 및 더 높은 주파수 클록이 임박하여 상태 전환을 위해 필요로 된다고 결정된다. 그후, 상태-변화 카운트 및 전력-절약 카운트는 더 높은 주파수 클록의 각각의 후속 타이밍 신호만큼 감분된다.
t4에서, 상태-변화 카운트는 제로에 도달한다. 디지털 신호(10)는 제 1 상태(12)로 전환하고, 이에 따라 상태-변화 카운트는 그 상태에 대해 '10'으로 설정된다. 이러한 시점에서, 전력-절약 카운트는 '15'에 도달한다. 이에 따라, 더 높은 주파수 클록은 동작중인 상태에 있는데, 왜냐하면 상태-변화 카운트 '10'이 전력-절약 카운트 '15' 미만이기 때문이다. 상태-변화 카운트 및 전력-절약 카운트는 더 높은 주파수 클록의 각각의 타이밍 신호마다 1 만큼 계속해서 감분된다.
도 1에 도시된 바와 같이, 다수(np)의 펄스(본 경우에 3 개의 펄스)를 갖는 펄스 트레인을 포함하는 디지털 신호(10)를 생성하기 위해 프로세스가 계속된다. 일부 실시예(도 1에 예시되지 않음)에서, 펄스 트레인은 펄스 트레인의 세트를 제공하기 위해 다수(nt) 번 반복될 수 있다. 각각의 펄스 트레인의 시작은 다음으로부터 시간 기간(tt)만큼 분리될 수 있다.
앞선 파라미터(tp1, tp2, np, nt 및/또는 tt)가 디지털 신호(10)에 대해 미리 결정된다. 예를 들면, 그러한 파라미터는 파형을 생성하는 디바이스의 메모리에 저장될 수 있거나, 외부 호스트에 의해 디바이스에 제공될 수 있다. 모든 앞선 파라미터 중 임의의 파라미터는 또한 디바이스 또는 외부 호스트 중 어느 하나에 의해 재구성 가능할 수 있다.
앞선 실시예가 LED에 인가되는 전압의 문맥에서 설명되었지만, 파형이 제어 신호 또는 데이터를 전송하는데 사용되는 전송기(예를 들면, 무선 전송기) 또는 오디오 컴포넌트(예를 들면, 버저(buzzer) 또는 스피커)와 같은 임의의 다른 적절한 컴포넌트를 구동시키는데 동일하게 사용될 수 있다는 것이 인식될 것이다.
도 2는 도 1의 디지털 신호(10), 더 낮은 주파수 클록 신호(16) 및 더 높은 주파수 클록 신호(18)를 도시한다. 도 2는 또한 파형을 생성하는 디바이스를 동작시키는데 사용되는 전압(20)을 도시한다. 도 2는 또한 파형을 생성하는 디바이스에 의해 도출되는 전류(22)를 도시한다. 도 2에 도시된 바와 같이, 전류(22)는 더 높은 주파수 클록이 동작될 때(24로 표시됨) 더 높고, 더 높은 주파수 클록이 파워 다운될 때(26으로 표시됨) 더 낮다. 이에 따라, 파형을 생성하는 디바이스에 의해 소비되는 전력은 더 높은 주파수 클록이 동작되지 않을 때 감소된다. 따라서, 본 발명의 실시예는 파형을 생성하는 디바이스에 의해 소비되는 전력의 양을 감소시킬 수 있다.
도 3은 본 발명의 또 다른 실시예에 따라 생성되는 파형을 도시한다. 도 3의 파형은 도 1 및 도 2의 파형과 유사하다. 따라서, 파형은 다시 디지털 신호(30)의 부분을 형성하고, 파형은 제 1 "하이" 상태(32) 및 제 2 "로우" 상태(34)를 갖는다. 그러나, 이러한 실시예에서, tp1은 0.5 초이고, tp2는 0.05 초이어서, 0.55 초의 총 완전한 파형 시간을 제공한다. 또한, 이러한 실시예에서, 제 1 "하이" 상태(32) 및 제 2 "로우" 상태(34)를 갖는 파형은 다수(nt) 번 반복되고, 파형의 각각의 발생의 시작은 시간 기간(tt)만큼 다음으로부터 분리된다. 이러한 특정 실시예에서, nt는 1초이어서, 1 초마다 펄스를 제공한다.
도 3은 또한 1 Hz 타이밍 신호(36-1 내지 36-5)를 갖는 더 낮은 주파수 클록 신호(36) 및 20 Hz 타이밍 신호(38-1 내지 36-12)를 갖는 더 높은 주파수 클록 신호(38)를 도시한다.
이러한 실시예의 파형은 도 1 및 도 2의 파형과 유사한 방식으로 생성된다. 그러나, 이러한 실시예에서, 파형의 초기 생성은 더 낮은 주파수 클록의 타이밍 신호(36-2)와 동기화된다. 또한, 더 높은 주파수 클록은 파형이 완료된 후에(타이밍 신호(38-12) 후에) 및 파형의 다음 반복 전에 파워 다운된다. 이것은 더 높은 주파수 클록이 주어진 파형의 반복 사이에서 파워 다운되도록 허용한다.
도 4는 본 발명의 또 다른 실시예에 따라 생성된 파형을 도시한다. 도 4의 파형은 도 1, 도 2 및 도 3의 파형과 유사하다. 따라서, 파형은 다시 디지털 신호(40)의 부분을 형성하고, 파형은 제 1 "하이" 상태(42) 및 제 2 "로우" 상태(44)를 갖는다. 그러나, 이러한 실시예에서, tp1는 1 초이고, tp2는 1 초이다.
도 4는 또한 1 Hz 타이밍 신호(46-1 내지 46-3)를 갖는 더 낮은 주파수 클록 신호(46) 및 타이밍 신호(48-1)를 갖는 더 높은 주파수 클록 신호(48)를 도시한다.
이러한 실시예의 파형은 도 1, 도 2 및 도 3의 파형과 유사한 방식으로 생성된다. 그러나, 파형의 시간 파라미터로 인해, 각각의 파형 펄스에 대해 단지 하나의 더 높은 주파수 클록 신호(48-1)가 필요로 된다. 이러한 실시예는 본 발명의 실시예를 통해 달성될 수 있는 최대 양의 전력 절약을 예시한다.
도 5는 본 발명의 또 다른 실시예에 따라 생성된 파형을 도시한다. 이러한 실시예에서, 파형은 PWM 신호(50)를 포함하고, 파형은 PWM 신호가 활성인 제 1 상태(52) 및 PWM 신호가 비활성인 제 2 상태(54)를 갖는다. 도 5의 스케일로 인해 완전한 블랙으로 도시된, 이러한 특정 실시예에서 활성 PWM 신호의 주파수(f)는 5 kHz이다. 이전 실시예와 같이, 파형은 제 1 시간 기간(tp1) 동안 제 1 상태(52)에 있고 제 2 시간 기간(tp2) 동안 제 2 상태(54)에 있다. 이러한 실시예에서, tp1은 0.5 초이고, tp2는 1 초이다.
도 5는 또한 1 Hz 타이밍 신호(56-1 내지 56-3)를 갖는 더 낮은 주파수 클록 신호(56) 및 타이밍 신호(58-1)에서 시작하는 타이밍 신호를 갖는 더 높은 주파수 클록 신호(58)를 도시한다.
이러한 실시예의 파형은 도 1 및 도 2의 파형과 유사한 방식으로 생성된다. 따라서, 파형이 제 2 상태(54)에 있는 동안에, 상태-변화 카운트가 전력-절약 카운트보다 더 크거나 동일한 경우, 즉, 파형이 더 낮은 주파수 카운트의 다음 타이밍 신호 전에 제 2 상태(54)로부터 제 1 상태(52)로 전환하지 않을 것이라고 결정된 경우에 더 높은 주파수 클록이 파워 다운된다.
그러나, 파형이 제 1 상태(52)에 있는 동안에, 상태-변화 카운트가 전력-절약 카운트보다 더 크거나 동일한 경우, 즉, 파형이 더 낮은 주파수 카운트의 다음 타이밍 신호 전에 제 1 상태(52)로부터 제 2 상태(54)로 전환하지 않을 것이라고 결정될지라도, 더 높은 주파수 클록이 여전히 동작중에 있다. 이것은, 예를 들면, 더 높은 주파수 클록이 활성 PWM 신호를 제공하는데 사용되도록 허용한다.
제 1 상태에 있을 때 더 높은 주파수 클록을 동작시키기 위한 이러한 대안적인 구성이 도 6에 더 양호하게 예시된다. 이러한 실시예에서, 파형은 다시 PWM 신호(60)를 포함하고, 파형은 PWM 신호가 활성인 제 1 상태(62) 및 PWM 신호가 비활성인 제 2 상태(64)를 갖는다.
도 6은 또한 1 Hz 타이밍 신호(66-1 내지 66-3)를 갖는 더 낮은 주파수 클록 신호(66) 및 타이밍 신호(68-1)에서 시작하는 타이밍 신호들을 갖는 더 높은 주파수 클록 신호(68)를 도시한다.
이러한 실시예에서, tp1은 1 초이고, tp2는 1 초이고, 파형의 초기 생성은 더 낮은 주파수 클록의 타이밍 신호(66-2)와 동기화된다. 따라서, 이러한 실시예에서 파형의 파라미터는 상술된 도 4의 실시예의 파라미터와 유사하다. 그러나, 도 4의 실시예와 달리, 도 6은 파형이 제 1 상태(62)에 있는 동안에 활성 PWM 신호를 제공하기 위해 더 높은 주파수 클록이 동작 중에 있는 것을 도시한다.
본 발명의 바람직한 실시예가 설명되었지만, 그러한 실시예의 여러 특징이 첨부된 특허청구범위에 의해 정의된 바와 같은 본 발명의 범위에서 벗어나지 않고 변경, 제거 또는 대체될 수 있다는 것이 당업자에게 명백할 것이다.

Claims (50)

  1. 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하는 방법 - 상기 파형은 상기 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 전환함 - 으로서,
    상기 파형이 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환할 경우에, 상기 더 높은 주파수 클록을 동작시키는 단계와,
    상기 파형이 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환하지 않을 경우에, 상기 더 높은 주파수 클록을 파워 다운(powering down)하는 단계를 포함하는
    파형 생성 방법.
  2. 제 1 항에 있어서,
    상기 파형은 디지털 신호의 부분을 형성하고,
    상기 제 1 상태는 제 1 디지털 레벨을 포함하고,
    상기 제 2 상태는 제 2 디지털 레벨을 포함하는
    파형 생성 방법.

  3. 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하는 방법 - 상기 파형은 상기 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 전환함 - 으로서,
    상기 파형이 상기 제 1 상태에 있는 경우에 상기 더 높은 주파수 클록을 동작시키는 단계와,
    상기 파형이 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 제 2 상태로부터 상기 제 1 상태로 전환하지 않을 경우에, 상기 더 높은 주파수 클록을 파워 다운하는 단계를 포함하는
    파형 생성 방법.
  4. 제 3 항에 있어서,
    상기 파형은 펄스 폭 변조(PWM) 신호를 포함하고,
    상기 제 1 상태는 상기 PWM 신호가 활성인 것을 포함하고,
    상기 제 2 상태는 상기 PWM 신호가 비활성인 것을 포함하는
    파형 생성 방법.
  5. 제 4 항에 있어서,
    상기 PWM 신호는 490 Hz - 516 kHz 범위의 주파수(f)를 갖는
    파형 생성 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 파형은 제 1 시간 기간(tp1) 동안 상기 제 1 상태에 있고, 상기 제 1 시간 기간은 상기 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 파형을 생성하는 디바이스에서 정의되고, 및/또는
    상기 파형은 제 2 시간 기간(tp2) 동안에 상기 제 2 상태에 있고, 상기 제 2 시간 기간은 상기 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 파형을 생성하는 디바이스에서 정의되는
    파형 생성 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 파형은 제 1 시간 기간(tp1) 동안 상기 제 1 상태에 있고, 상기 제 1 시간 기간은 상기 더 낮은 주파수 클록의 타이밍 신호의 정수와 시간 상으로 동일하고, 및/또는
    상기 파형은 제 2 시간 기간(tp2) 동안에 상기 제 2 상태에 있고, 상기 제 2 시간 기간은 상기 더 낮은 주파수 클록의 타이밍 신호의 정수와 시간 상으로 동일한
    파형 생성 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 파형은 펄스 트레인(pulse train)을 생성하기 위해 다수(np) 번 반복되는
    파형 생성 방법.
  9. 제 8 항에 있어서,
    상기 펄스 트레인은 일련의 펄스 트레인을 생성하기 위해 다수(nt) 번 반복되는
    파형 생성 방법.
  10. 제 9 항에 있어서,
    각각의 펄스 트레인의 시작은 제 3 시간 기간(tt)만큼 분리되고, 상기 제 3 시간 기간은 상기 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 파형을 생성하는 디바이스에서 정의되는
    파형 생성 방법.
  11. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    f, tp1, tp2, np, nt 및/또는 tt는 상기 파형을 생성하는 디바이스에서 정의된 재구성 가능한 파라미터인
    파형 생성 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록은 타이밍 신호들 사이의 시간 기간(th)을 갖고, th는 25-100 ms 범위 내에 있고, 바람직하게는 50 ms이고,
    상기 더 낮은 주파수 클록은 타이밍 신호들 사이의 시간 기간(tl)을 갖고, tl는 0.5-2 초 범위 내에 있고, 바람직하게는 1 초인
    파형 생성 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록은 더 낮은 상대 및/또는 절대 타이밍 신호 정밀도를 갖고,
    상기 더 낮은 주파수 클록은 더 높은 상대 및/또는 절대 타이밍 정밀도를 갖는
    파형 생성 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록의 타이밍 신호는 수정 발진기(crystal oscillator)에 의해 제공되는
    파형 생성 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 더 낮은 주파수 클록의 타이밍 신호는 라디오 인터벌에 의해 제공되거나 및/또는 상기 파형을 생성하는 디바이스 외부에 있는 호스트에 의해 제공되는
    파형 생성 방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상태-변화 카운트는 상기 파형과 연관되고, 상기 상태-변화 카운트는 상태들 사이에서 전환할 때의 표시를 제공하고,
    전력-절약 카운트는 상기 파형과 연관되고, 상기 전력-절약 카운트는 상기 더 낮은 주파수 클록의 다음 타이밍 신호가 발생할 때의 표시를 제공하는
    파형 생성 방법.
  17. 제 16 항에 있어서,
    상기 더 높은 주파수 클록이 동작될 때, 상기 더 높은 주파수 클록의 각각의 타이밍 신호마다 상기 상태-변화 카운트를 감분(decrementing)하는 단계를 포함하는
    파형 생성 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 더 높은 주파수 클록이 동작될 때, 상기 더 높은 주파수 클록의 각각의 타이밍 신호마다 상기 전력-절약 카운트를 감분하는 단계를 포함하는
    파형 생성 방법.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록이 파워 다운될 때, 상기 전력-절약 카운트만큼 상기 상태-변화 카운트를 감소시키는 단계를 포함하는
    파형 생성 방법.
  20. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 상태-변화 카운트가 미리 결정된 최소치에 도달할 때, 상기 제 1 상태와 제 2 상태 사이에서 상기 파형을 전환하는 단계를 포함하는
    파형 생성 방법.
  21. 제 16 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 파형을 상기 제 1 상태로 전환할 때, 상기 상태-변화 카운트를 제 1 수(np1)로 설정하는 단계와,
    상기 파형을 상기 제 2 상태로 전환할 때, 상기 상태-변화 카운트를 제 2 수(np2)로 설정하는 단계를 포함하고, 여기서
    np1 = tp1 / th,
    여기서 th는 상기 더 높은 주파수 클록의 타이밍 신호들 사이의 시간 기간이고, tp1은 상기 파형이 상기 제 1 상태에 있는 시간 기간이고, 여기서
    np2 = tp2 / th,
    여기서 th는 상기 더 높은 주파수 클록의 타이밍 신호들 사이의 시간 기간이고, tp2는 상기 파형이 상기 제 2 상태에 있는 시간 기간인
    파형 생성 방법.
  22. 제 16 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 더 낮은 주파수 클록의 각각의 타이밍 신호마다 상기 전력-절약 카운트를 정수(nps)로 설정하는 단계를 포함하고, 여기서
    nps = tl /th, 및/또는
    nps = floor(tl / th),
    여기서 th는 상기 더 높은 주파수 클록의 타이밍 신호들 사이의 시간 기간이고, tl은 상기 더 낮은 주파수 클록의 타이밍 신호들 사이의 시간 기간인
    파형 생성 방법.
  23. 제 16 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 상태-변화 카운트가 상기 전력-절약 카운트보다 더 크거나 동일한 경우에, 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 파형이 상기 제 1 상태와 상기 제 2 상태 사이에서 전환하지 않을 것이라고 결정하는 단계와,
    상기 상태-변화 카운트가 상기 전력-절약 카운트 미만인 경우에, 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 파형이 상기 제 1 상태와 상기 제 2 상태 사이에서 전환할 것이라고 결정하는 단계를 포함하는
    파형 생성 방법.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록이 이전에 파워 다운되었고, 그후 다시 동작되는 경우에, 상기 파형을 초기에 생성하기 전에 적어도 상기 더 낮은 주파수 클록의 다음 타이밍 신호 때까지 대기하는 단계를 포함하는
    파형 생성 방법.
  25. 제 1 항 내지 제 24 항 중 어느 한 항에 있어서,
    상기 파형은 배터리 및/또는 태양열 발전 디바이스에 의해 생성되는
    파형 생성 방법.
  26. 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하기 위한 디바이스로서,
    상기 디바이스는 상기 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 상기 파형을 전환하도록 구성되고, 상기 디바이스는 추가로,
    상기 파형이 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환할 경우에, 상기 더 높은 주파수 클록을 동작시키고,
    상기 파형이 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 상태들 사이에서 전환하지 않을 경우에, 상기 더 높은 주파수 클록을 파워 다운하도록 구성되는
    파형 생성 디바이스.
  27. 제 26 항에 있어서,
    상기 파형은 디지털 신호의 부분을 형성하고,
    상기 제 1 상태는 제 1 디지털 레벨을 포함하고,
    상기 제 2 상태는 제 2 디지털 레벨을 포함하는
    파형 생성 디바이스.
  28. 더 높은 주파수 클록 및 더 낮은 주파수 클록을 사용하여 미리 결정된 파형을 생성하기 위한 디바이스로서,
    상기 디바이스는 상기 더 높은 주파수 클록의 타이밍 신호와 동기로 제 1 상태와 제 2 상태 사이에서 상기 파형을 전환하도록 구성되고, 상기 디바이스는 추가로,
    상기 파형이 상기 제 1 상태에 있는 경우에 상기 더 높은 주파수 클록을 동작시키고,
    상기 파형이 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 제 2 상태로부터 상기 제 1 상태로 전환하지 않을 경우에, 상기 더 높은 주파수 클록을 파워 다운하도록 구성되는
    파형 생성 디바이스.
  29. 제 28 항에 있어서,
    상기 파형은 펄스 폭 변조(PWM) 신호를 포함하고,
    상기 제 1 상태는 상기 PWM 신호가 활성인 것을 포함하고,
    상기 제 2 상태는 상기 PWM 신호가 비활성인 것을 포함하는
    파형 생성 디바이스.
  30. 제 29 항에 있어서,
    상기 PWM 신호는 490 Hz - 516 kHz 범위의 주파수(f)를 갖는
    파형 생성 디바이스.
  31. 제 26 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 파형은 제 1 시간 기간(tp1) 동안 상기 제 1 상태에 있고, 상기 제 1 시간 기간은 상기 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 디바이스에서 정의되고, 및/또는
    상기 파형은 제 2 시간 기간(tp2) 동안에 상기 제 2 상태에 있고, 상기 제 2 시간 기간은 상기 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 디바이스에서 정의되는
    파형 생성 디바이스.
  32. 제 26 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 파형은 제 1 시간 기간(tp1) 동안 상기 제 1 상태에 있고, 상기 제 1 시간 기간은 상기 더 낮은 주파수 클록의 타이밍 신호의 정수와 시간 상으로 동일하고, 및/또는
    상기 파형은 제 2 시간 기간(tp2) 동안에 상기 제 2 상태에 있고, 상기 제 2 시간 기간은 상기 더 낮은 주파수 클록의 타이밍 신호의 정수와 시간 상으로 동일한
    파형 생성 디바이스.
  33. 제 26 항 내지 제 32 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    펄스 트레인을 생성하기 위해 상기 파형을 다수(np) 번 반복하도록 구성되는
    파형 생성 디바이스.
  34. 제 33 항에 있어서,
    상기 디바이스는,
    일련의 펄스 트레인을 생성하기 위해 상기 펄스 트레인을 다수(nt) 번 반복하도록 구성되는
    파형 생성 디바이스.
  35. 제 34 항에 있어서,
    각각의 펄스 트레인의 시작은 제 3 시간 기간(tt)만큼 분리되고, 상기 제 3 시간 기간은 상기 더 높은 주파수 클록의 타이밍 신호의 정수에 의해 상기 디바이스에서 정의되는
    파형 생성 디바이스.
  36. 제 30 항 내지 제 35 항 중 어느 한 항에 있어서,
    f, tp1, tp2, np, nt 및/또는 tt는 상기 디바이스에서 정의된 재구성 가능한 파라미터인
    파형 생성 디바이스.
  37. 제 26 항 내지 제 36 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록은 타이밍 신호들 사이의 시간 기간(th)을 갖고, th는 25-100 ms 범위 내에 있고, 바람직하게는 50 ms이고,
    상기 더 낮은 주파수 클록은 타이밍 신호들 사이의 시간 기간(tl)을 갖고, tl는 0.5-2 초 범위 내에 있고, 바람직하게는 1 초인
    파형 생성 디바이스.
  38. 제 26 항 내지 제 37 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록은 더 낮은 상대 및/또는 절대 타이밍 신호 정밀도를 갖고,
    상기 더 낮은 주파수 클록은 더 높은 상대 및/또는 절대 타이밍 정밀도를 갖는
    파형 생성 디바이스.
  39. 제 26 항 내지 제 38 항 중 어느 한 항에 있어서,
    상기 더 높은 주파수 클록의 타이밍 신호는 상기 디바이스의 수정 발진기에 의해 제공되는
    파형 생성 디바이스.

  40. 제 26 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 더 낮은 주파수 클록의 타이밍 신호는 라디오 인터벌에 의해 제공되거나 및/또는 상기 디바이스 외부에 있는 호스트에 의해 제공되는
    파형 생성 디바이스.
  41. 제 26 항 내지 제 40 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    상태-변화 카운트와 상기 파형을 연관시키고,
    전력-절약 카운트와 상기 파형을 연관시키도록 구성되고,
    상기 상태-변화 카운트는 상태들 사이에서 전환할 때의 표시를 제공하고, 상기 전력-절약 카운트는 상기 더 낮은 주파수 클록의 다음 타이밍 신호가 발생할 때의 표시를 제공하는
    파형 생성 디바이스.
  42. 제 41 항에 있어서,
    상기 디바이스는,
    상기 더 높은 주파수 클록이 동작될 때, 상기 더 높은 주파수 클록의 각각의 타이밍 신호마다 상기 상태-변화 카운트를 감분하도록 구성되는
    파형 생성 디바이스.
  43. 제 41 항 또는 제 42 항에 있어서,
    상기 디바이스는,
    상기 더 높은 주파수 클록이 동작될 때, 상기 더 높은 주파수 클록의 각각의 타이밍 신호마다 상기 전력-절약 카운트를 감분하도록 구성되는
    파형 생성 디바이스.
  44. 제 41 항 내지 제 43 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    상기 더 높은 주파수 클록이 파워 다운될 때, 상기 전력-절약 카운트만큼 상기 상태-변화 카운트를 감소시키도록 구성되는
    파형 생성 디바이스.
  45. 제 41 항 내지 제 44 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    상기 상태-변화 카운트가 미리 결정된 최소치에 도달할 때, 상기 제 1 상태와 제 2 상태 사이에서 상기 파형을 전환하도록 구성되는
    파형 생성 디바이스.
  46. 제 41 항 내지 제 45 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    상기 파형을 상기 제 1 상태로 전환할 때, 상기 상태-변화 카운트를 제 1 수(np1)로 설정하고,
    상기 파형을 상기 제 2 상태로 전환할 때, 상기 상태-변화 카운트를 제 2 수(np2)로 설정하도록 구성되고, 여기서
    np1 = tp1 / th,
    여기서 th는 더 높은 주파수 클록의 타이밍 신호들 사이의 시간 기간이고, tp1은 상기 파형이 상기 제 1 상태에 있는 시간 기간이고, 여기서
    np2 = tp2 / th,
    여기서 th는 더 높은 주파수 클록의 타이밍 신호들 사이의 시간 기간이고, tp2는 상기 파형이 상기 제 2 상태에 있는 시간 기간인
    파형 생성 디바이스.
  47. 제 41 항 내지 제 46 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    상기 더 낮은 주파수 클록의 각각의 타이밍 신호마다 상기 전력-절약 카운트를 정수(nps)로 설정하도록 구성되고, 여기서
    nps = tl /th, 및/또는
    nps = floor(tl / th),
    여기서 th는 더 높은 주파수 클록의 타이밍 신호들 사이의 시간 기간이고, tl은 더 낮은 주파수 클록의 타이밍 신호들 사이의 시간 기간인
    파형 생성 디바이스.
  48. 제 41 항 내지 제 46 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    상기 상태-변화 카운트가 상기 전력-절약 카운트보다 더 크거나 동일한 경우에, 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 파형이 상기 제 1 상태와 상기 제 2 상태 사이에서 전환하지 않을 것이라고 결정하고,
    상기 상태-변화 카운트가 상기 전력-절약 카운트 미만인 경우에, 상기 더 낮은 주파수 클록의 다음 타이밍 신호 전에 상기 파형이 상기 제 1 상태와 상기 제 2 상태 사이에서 전환할 것이라고 결정하도록 구성되는
    파형 생성 디바이스.
  49. 제 26 항 내지 제 48 항 중 어느 한 항에 있어서,
    상기 디바이스는,
    상기 더 높은 주파수 클록이 이전에 파워 다운되었고, 그후 다시 동작되는 경우에, 상기 파형을 초기에 생성하기 전에 적어도 상기 더 낮은 주파수 클록의 다음 타이밍 신호 때까지 대기하도록 구성되는
    파형 생성 디바이스.
  50. 제 26 항 내지 제 49 항 중 어느 한 항에 있어서,
    상기 디바이스는 배터리 및/또는 태양열 발전 디바이스인
    파형 생성 디바이스.
KR1020147026304A 2012-02-22 2013-02-22 파형 생성 KR20140127891A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1203038.3 2012-02-22
GB1203038.3A GB2499615A (en) 2012-02-22 2012-02-22 Waveform generation
PCT/GB2013/050436 WO2013124667A1 (en) 2012-02-22 2013-02-22 Waveform generation

Publications (1)

Publication Number Publication Date
KR20140127891A true KR20140127891A (ko) 2014-11-04

Family

ID=45940006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147026304A KR20140127891A (ko) 2012-02-22 2013-02-22 파형 생성

Country Status (8)

Country Link
US (1) US9356579B2 (ko)
EP (1) EP2817884A1 (ko)
JP (1) JP6053830B2 (ko)
KR (1) KR20140127891A (ko)
CN (1) CN104115401B (ko)
GB (1) GB2499615A (ko)
TW (1) TWI608697B (ko)
WO (1) WO2013124667A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9945926B2 (en) * 2014-11-26 2018-04-17 Vesperix Corporation Method of designing bandwidth efficient ranging waveforms
GB2545718A (en) * 2015-12-23 2017-06-28 Nordic Semiconductor Asa Radio transceivers
TWI584191B (zh) * 2016-07-26 2017-05-21 東元電機股份有限公司 利用控制指令轉換波形檢核驅動裝置控制指令之方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184265B2 (ja) * 1991-10-17 2001-07-09 株式会社日立製作所 半導体集積回路装置およびその制御方法
JP3555252B2 (ja) * 1995-06-30 2004-08-18 株式会社デンソー 間欠受信制御装置
US6009319A (en) * 1996-09-06 1999-12-28 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing power consumption in a mobile radio communication device
US6044282A (en) * 1997-08-15 2000-03-28 Sharp Laboratories Of America, Inc. Dual clock power conservation system and method for timing synchronous communications
US6433584B1 (en) * 1998-06-18 2002-08-13 Hitachi, Ltd. Semiconductor integrated circuit
JP2003023369A (ja) * 2001-07-10 2003-01-24 Sharp Corp 間欠送受信を行う通信装置および方法
JP2004087602A (ja) * 2002-08-23 2004-03-18 Fujitsu Ltd 半導体集積回路装置
US7113011B2 (en) * 2004-06-21 2006-09-26 Silicon Laboratories Inc. Low power PLL for PWM switching digital control power supply
GB2425668B (en) * 2005-01-17 2009-02-25 Wolfson Microelectronics Plc Pulse width modulator quantisation circuit
US20080246650A1 (en) * 2005-01-28 2008-10-09 Tasuku Teshirogi Short Range Radar and Method of Controlling the Same
GB2441572B (en) * 2006-09-05 2009-01-28 Stream Technology Ltd M Switching amplifier
US7436233B2 (en) * 2006-11-01 2008-10-14 Sync Power Corp. Normal mode and green mode pulse width modulation controller
CN100553090C (zh) * 2007-03-19 2009-10-21 立锜科技股份有限公司 降低切换式电源供应器中之切换震荡的方法与电路

Also Published As

Publication number Publication date
JP2015513256A (ja) 2015-04-30
CN104115401A (zh) 2014-10-22
GB201203038D0 (en) 2012-04-04
JP6053830B2 (ja) 2016-12-27
TW201336223A (zh) 2013-09-01
GB2499615A (en) 2013-08-28
US9356579B2 (en) 2016-05-31
WO2013124667A1 (en) 2013-08-29
EP2817884A1 (en) 2014-12-31
CN104115401B (zh) 2017-12-08
TWI608697B (zh) 2017-12-11
US20150035571A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
CN102969874B (zh) 功率转换器的具有深度间歇省电模式的控制电路
KR101054119B1 (ko) 무선 송수신기에서 슬립 모드들의 제어
US8279917B2 (en) Pulse width modulation controller and pulse waveform control method
US7944715B2 (en) Controller for use in a resonant direct current/direct current converter
TW200622546A (en) Pulse frequency modulation methods and circuits
US7953145B2 (en) Pulse width modulation signal generating circuit
WO2006004973A3 (en) Micro controller unit (mcu) with rtc
TW200703916A (en) Clock and data recovery circuit and method thereof
CN102612194A (zh) 调光电路及控制方法、微控器及其侦测相位角方法
TW200705145A (en) Charge pump control circuit and control method
CN109039066B (zh) 自适应零电压开关控制方法
KR20140127891A (ko) 파형 생성
CN100525039C (zh) 具有省电的切换频率调制电路的多通道功率转换器
US9935634B2 (en) Communication between voltage domains
TW200618470A (en) Power on reset circuit
JP2013182539A (ja) プロセッサの動作を制御する方法および電子機器
US20140001992A1 (en) Control Circuit with Frequency Hopping for Permanent Magnet Motor Control
US11895588B2 (en) Timing precision maintenance with reduced power during system sleep
US10788878B2 (en) Method for operating an electrical device, electrical device and sensor/actuator system
US20110248762A1 (en) Clock generator
EP2490196B1 (en) Low power operated loop type vehicle detecting apparatus
CN103577736A (zh) 一种低功耗的动态令牌以及动态口令生成方法
TWI840292B (zh) 隔離式積體電路、載頻控制電路及調變訊號產生方法
US9535101B2 (en) Reverse current detector circuit
JP2014155259A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid