KR20140122860A - 접촉 패드의 제조 방법 - Google Patents

접촉 패드의 제조 방법 Download PDF

Info

Publication number
KR20140122860A
KR20140122860A KR1020130039817A KR20130039817A KR20140122860A KR 20140122860 A KR20140122860 A KR 20140122860A KR 1020130039817 A KR1020130039817 A KR 1020130039817A KR 20130039817 A KR20130039817 A KR 20130039817A KR 20140122860 A KR20140122860 A KR 20140122860A
Authority
KR
South Korea
Prior art keywords
material layer
base material
etching
cilia
predetermined
Prior art date
Application number
KR1020130039817A
Other languages
English (en)
Other versions
KR101467390B1 (ko
Inventor
전영권
강성민
김수곤
김인철
Original Assignee
(주)엠프리시젼
전영권
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엠프리시젼, 전영권 filed Critical (주)엠프리시젼
Priority to KR1020130039817A priority Critical patent/KR101467390B1/ko
Publication of KR20140122860A publication Critical patent/KR20140122860A/ko
Application granted granted Critical
Publication of KR101467390B1 publication Critical patent/KR101467390B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 접촉 패드의 제조 방법에 관한 것으로, 모재 상에 제 1 재료층 및 제 2 재료층이 적층된 구조를 형성하는 단계와, 제 1 및 제 2 재료층의 소정 영역을 제거하여 모재의 소정 영역을 노출시키는 단계와, 노출된 모재를 수직 방향 및 수평 방향으로 식각하여 소정 두께 및 제 1 재료층 하부에 소정 폭으로 잔류시키는 단계와, 제 2 재료층 상에 복수의 나노 입자 패턴을 형성하는 단계와, 복수의 나노 입자 패턴을 마스크로 제 2 재료층을 식각하여 복수의 섬모를 형성하는 단계를 포함하는 접촉 패드의 제조 방법이 제시된다.

Description

접촉 패드의 제조 방법{Method of manufacturing an adhesion pad}
본 발명은 접촉 패드에 관한 것으로, 특히 복수의 섬모의 마찰력을 이용하여 반도체 웨이퍼 등의 대상 물질을 고정하거나 이송하는데 이용되는 접촉 패드의 제조 방법에 관한 것이다.
반도체 소자는 복수의 장치를 이용하여 증착, 식각 공정 등을 반복하여 실리콘 웨이퍼 등의 기판 상에 소정 구조의 층이 복수 적층되어 제조된다. 즉, 증착 장치에서 소정 박막을 증착한 후 노광 장치에서 소정 패턴의 감광막을 형성하고, 식각 장치에서 감광막 패턴을 마스크로 식각 공정을 실시함으로써 일 층이 소정 구조로 형성된다. 이렇게 기판을 서로 다른 장치로 이송하고, 소정 장치에서 해당 공정을 진행하기 위해 기판을 고정해야 한다.
기판의 이송 및 고정을 위해 기존에는 진공 또는 정전 방식을 이용하였다. 진공 방식의 경우 척킹 판(chucking palte)에 관통 구멍이 형성되고, 배기 수단을 이용하여 관통 구멍을 통해 기판 등의 고정 대상을 흡입하여 고정한다. 그런데, 진공 방식은 웨이퍼에 국부적인 응력이 가해지게 되어 응력 변형이 발생하게 된다. 이러한 응력 변형에 의해 후속의 노광 공정에서 정렬의 정확성이 저하되거나 입자 오염이 발생할 수 있다. 또한, 정전 방식은 정전기적 인력을 이용하여 기판을 고정함으로써 진공 방식의 문제점을 해소할 수 있으나, 정전기의 불균일성, 정전 용량의 부족, 척킹과 척킹 해제에 소요되는 시간의 비효율성, 비용 증가 등이 문제가 된다.
이러한 진공 방식이나 정전 방식의 문제점을 개선하고 외부로부터의 전기/기계적 구동 장치를 배제할 수 있는 방식으로 접착 패드를 이용하여 기판을 부착 이송하는 방법이 제안되었다. 그 예로서, 도마뱀붙이(Gecko)의 흡착 능력이 그 발판에 있는 작은 섬모의 모양과 구조에 기인 한 것으로 밝혀지면서, 이러한 물질 표면을 이루는 말단 부분들에서 발생하는 것으로 알려진 반데르발스 힘을 인위적으로 발생시킬 수 있는 섬모 형태의 패턴을 형성하여 기판 부착에 적용하는 방법이 있다.
섬모 패턴을 나노 사이즈의 다양한 고종횡비(high aspect ratio)를 갖도록 형성하기 위해 미세 전자 기계 시스템(micro electro mechanical system: MEMS) 공정, 심도 반응성 이온 식각(deep reactive ion etching: DRIE) 및 기존의 전통적인 노광 공정(전자빔 리소그라피, 포토 리소그라피)을 이용하였다. 그 밖에 나노임프린트 리소그라피(nanoimprint lithography)를 이용하여 나노 패턴을 갖는 몰드(mold)를 형성하고, 이 몰드의 양각 부위에 고분자 물질을 도포하고 몰드를 기판 위에 누름으로써 패턴을 형성하는 방법을 이용하였다. 그런데, 이들 방법에서는 섬모의 유연성을 부여하기 위해 폴리디메틸실록산(poly-dimethylsiloxane), 폴리스티렌(polystyrene), 폴리우레탄(polyurethane), 폴리메틸메타크릴레이트(poly(methyl methacrylate)) 등과 같은 열을 가하여 유동시킬 수 있는 열가소성 수지 등의 고분자 물질을 이용하였다.즉, 고분자 물질을 상기 방법을 이용하여 패터닝함으로써 나노 섬모 패턴을 형성하였다.
그러나, 고분자를 이용하여 제조된 섬모는 반복하여 사용하게 되면 물질 자체의 강도가 낮으므로 패턴이 무너지거나 탄성을 잃게 되는 등 변형과 특성의 열화 현상이 나타나므로 수명이 단축된다.
본 발명은 강도, 내열성, 내구성 등의 특성을 향상시킬 수 있는 접촉 패드의 제조 방법을 제공한다.
본 발명은 섬모 패턴의 유연성을 향상시키고, 접촉 면적을 극대화함으로써 부착을 위한 마찰력을 향상시킬 수 있는 접촉 패드의 제조 방법을 제공한다.
본 발명의 일 양태에 따른 접촉 패드의 제조 방법은 모재 상에 제 1 재료층 및 제 2 재료층이 적층된 구조를 형성하는 단계; 상기 제 1 및 제 2 재료층의 소정 영역을 제거하여 상기 모재의 소정 영역을 노출시키는 단계; 노출된 상기 모재를 수직 방향 및 수평 방향으로 식각하여 소정 두께로 잔류시키고 상기 제 1 재료층 하부에 소정 폭으로 잔류시키는 단계; 상기 제 2 재료층 상에 복수의 나노 입자 패턴을 형성하는 단계; 및 상기 복수의 나노 입자 패턴을 마스크로 상기 제 2 재료층을 식각하여 복수의 섬모를 형성하는 단계를 포함한다.
본 발명의 일 양태에 따른 접촉 패드의 제조 방법은 모재 상에 제 1 재료층 및 제 2 재료층이 적층된 구조를 형성하는 단계; 상기 제 2 재료층 상에 복수의 나노 입자 패턴을 형성하는 단계; 상기 복수의 나노 입자 패턴을 마스크로 상기 제 2 재료층을 식각하여 복수의 섬모를 형성하는 단계; 상기 섬모 및 제 1 재료층의 소정 영역을 제거하여 상기 모재의 소정 영역을 노출시키는 단계; 및 노출된 상기 모재를 수직 방향 및 수평 방향으로 식각하여 소정 두께로 잔류시키고 상기 제 1 재료층 하부에 소정 폭으로 잔류시키는 단계를 포함한다.
상기 모재는 실리콘 기판을 포함하고, 상기 제 1 재료층은 산화물, 질화물, 탄화물의 어느 하나로 형성하며, 상기 제 2 재료층은 실리콘, 산화물, 질화물, 탄화물, 금속의 어느 하나로 형성할 수 있다.
상기 모재, 제 1 재료층 및 제 2 재료층이 적층된 구조로서 SOI 기판을 이용할 수 있다.
상기 복수의 나노 입자 패턴은 은 나노 입자를 이용하여 형성하고, 상기 복수의 은 나노 입자는 불산과 질산은의 혼합 용액을 이용하여 무전해 침적 방법으로 형성한다.
상기 질산은의 혼합량에 따라 상기 은 나노 입자의 사이즈 및 간격을 조절할 수 있다.
본 발명의 일 양태에서 상기 복수의 나노 입자 패턴은 상기 제 1 및 제 2 재료층에 의해 노출된 상기 모재 상에 더 형성되고, 상기 모재가 식각되어 복수의 홀이 형성된다.
본 발명의 실시 예들에 따른 접촉 패드는 모재 상에 기둥 모양의 복수의 지지부가 형성되고, 적어도 하나의 지지부 상에 소정 패턴의 평면부가 지지되며, 평면부 상에 복수의 미세 섬모가 형성된다. 복수의 섬모는 반도체 또는 세라믹 물질을 이용하여 형성할 수 있다. 따라서, 섬모의 내구성을 향상시킬 수 있고, 그에 따라 접촉 패드의 신뢰성과 사용 수명을 향상시킬 수 있다.
또한, 평면부, 지지부 및 섬모를 포함하는 3차원 계층 구조로 접촉 패드를 제조함으로써 마이크로/나노 스케일에서 유연성을 개선할 수 있고, 접촉 면적을 극대화함으로써 부착을 위한 마찰력을 향상시킬 수 있다. 따라서, 접촉 패드 상에 안착되는 기판 등의 대상 물질을 안정적으로 점착할 수 있고, 그에 따라 이송 로봇 또는 이송 암의 이동에 의해 기판이 접촉 패드로부터 미끄러지거나 이탈하는 것을 방지할 수 있다. 그리고, 기판의 적재 위치가 달라지지 않으므로 설정 위치에 공정이 진행될 수 있어 공정 신뢰성을 향상시킬 수 있다.
한편, 공정이 진행되는 기판과 동일 재질의 모재를 이용함으로써 접촉에 의한 기판의 오염을 방지할 수도 있다.
도 1은 본 발명의 일 실시 예에 따른 접촉 패드의 단면도.
도 2 내지 도 7은 본 발명의 일 실시 예에 따른 접촉 패드의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 8 내지 도 13은 본 발명의 다른 실시 예에 따른 접촉 패드의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시 예에 따른 접촉 패드의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 접촉 패드는 모재(100)와, 모재(100) 상부에 형성된 복수의 지지부(200)와, 적어도 하나의 지지부(200) 상부에 각각 형성된 복수의 평면부(300)와, 평면부(300) 상부에 형성된 복수의 섬모(400)를 포함한다.
모재(100)는 소정 면적을 갖는 대략 사각형의 판 형상을 갖는다. 이러한 모재(100)는 식각 가스를 이용한 건식 식각 및 식각 용액을 이용한 습식 식각이 용이한 물질을 이용할 수 있다. 예를 들어, 모재(100)는 반도체 제조에 이용되는 실리콘 기판을 이용할 수 있다. 또한, 실리콘 기판을 소정 사이즈, 예를 들어 10㎜×10㎜의 크기로 절단하여 모재(100)로 이용할 수 있다.
지지부(200)는 모재(100) 상에 적어도 하나 이상 형성되며, 모재(100)로부터 상측으로 돌출된 기둥 형상으로 형성된다. 또한, 지지부(200)는 평면부(300)의 크기보다 작은 폭으로 형성된다. 즉, 기둥 형상의 지지부(200)가 평면부(300)의 일 영역, 예를 들어 중앙부를 지지하므로 지지부(200)는 평면부(300)보다 작은 폭으로 형성된다. 물론, 둘 이상의 지지부(200)가 하나의 평면부(300)를 복수의 영역에서 지지할 수도 있다. 이때, 지지부(200)는 예를 들어 20㎛∼50㎛의 폭으로 형성될 수 있다. 또한, 지지부(200)는 평면부(300)의 사이즈 정도의 간격으로 형성될 수 있다. 즉, 지지부(200)는 서로 다른 평면부(300)를 각각 지지하고, 평면부(300)의 바람직하게는 중앙부를 지지하므로 지지부(200) 사이는 평면부(300)의 사이즈 정도의 간격을 유지할 수 있다. 이러한 지지부(200)는 모재(100)와 동일 물질로 형성될 수 있는데, 예를 들어 지지부(200)는 실리콘 재질로 형성될 수 있다. 또한, 지지부(200)는 모재(100)의 소정 영역이 소정 두께로 제거되어 형성될 수 있다. 즉, 지지부(200)는 모재(100)의 일부가 식각되어 잔류되는 부분이 될 수 있다.
평면부(300)는 적어도 하나의 지지부(200)에 의해 지지되어 모재(100) 상에 형성된다. 평면부(300)는 사각형의 패턴, 원형의 패턴, 적어도 일 영역이 제거된 패턴 등의 소정 패턴으로 형성될 수 있다. 예를 들어, 평면부(300)는 지지부(200)에 의해 지지되는 대략 사각형의 중심 영역과, 중심 영역의 네 변 각각으로부터 외측으로 굴곡지게 연장된 연장 영역을 포함할 수 있다. 즉, 평면부(300)는 하나의 중심 영역과, 네 개의 연장 영역을 포함할 수 있다. 또한, 연장 영역은 외측으로 갈수록 길이가 길어지고 인접한 연장 영역과 소정 간격 이격되어 중첩되지 않도록 형성될 수 있다. 이러한 평면부(300)의 연장 영역은 직선으로 형성될 수도 있고, 적어도 일부가 곡선으로 형성될 수 있다. 여기서, 평면부(300)는 100㎛∼200㎛의 크기로 형성될 수 있다. 즉, 원형 또는 사각 패턴의 경우 직경이 100㎛∼200㎛로 형성될 수 있고, 연장 영역이 형성되는 경우 서로 대향되는 두 최외곽 연장 영역의 거리가 100㎛∼200㎛로 형성될 수 있다. 또한, 평면부(300) 사이의 간격은 10㎛∼30㎛를 유지할 수 있다. 한편, 평면부(300)는 그 상부에 위치하는 고온의 공정을 거쳐 고온을 유지하는 기판에 의해 열변형이 발생되지 않도록 내열성을 갖는 물질로 형성될 수 있다. 또한, 평면부(300)는 모재(100) 및 지지부(200)와 다른 재질로 형성될 수 있다. 예를 들어, 평면부(300)는 실리콘 옥사이드(SiO2), 알루미늄 나이트라이드(AlN), 알루미늄 옥사이드(Al2O3), 이트륨 옥사이드(Y2O3), 실리콘 카바이드(SiC) 등으로 형성될 수 있다.
섬모(400)는 평면부(300) 상에 형성되며, 하나의 평면부(300) 상에 복수 형성될 수 있는데, 예를 들어 수만개 내지 수백만개 형성될 수 있다. 섬모(400)는 1㎚∼500㎚의 폭 및 간격과 1㎛∼10㎛의 길이로 형성될 수 있으며, 예를 들어 200㎚의 폭 및 간격과 1㎛의 길이로 형성될 수 있다. 이때, 섬모(400)의 폭 및 간격은 동일하거나 동일하지 않을 수 있다. 즉, 섬모(400)의 폭이 간격보다 클 수 있으며, 작을 수도 있다. 이러한 섬모(400)는 밀도가 높을수록 섬모(400) 사이의 접촉에 의한 반데르발스 힘이 커지기 때문에 점착력이 향상될 수 있다. 또한, 섬모(400)는 그 상부에 위치하는 고온을 유지하는 기판에 의해 열변형이 발생되지 않도록 내열성을 갖는 물질로 형성될 수 있다. 이러한 섬모(400)는 실리콘 재료를 이용하여 형성할 수 있는데, 예를 들어 폴리실리콘을 이용하여 형성할 수 있다. 또한, 섬모(400)는 실리콘 이외에 탄화물, 질화물, 산화물 등의 세라믹 재료를 이용하여 형성할 수 있다. 예를 들어, 섬모(400)는 실리콘 옥사이드(SiO2), 알루미늄 나이트라이드(AlN), 알루미늄 옥사이드(Al2O3), 이트륨 옥사이드(Y2O3), 실리콘 카바이드(SiC) 등으로 형성될 수 있다. 또한, 섬모(400)는 텅스텐(W), 티타늄(Ti) 등의 고융점을 갖는 금속 재료를 이용하여 형성할 수도 있다. 여기서, 섬모(400)로서 세라믹을 이용하는 경우 평면부(300)의 물질과 다른 물질을 이용할 수 있다. 즉, 평면부(300)와 식각률이 다른 재료로서 섬모(400)를 형성함으로써 섬모(400) 형성 공정 시 평면부(300)의 식각을 방지할 수 있다. 물론, 섬모(400)는 평면부(300)와 동일 물질로 형성할 수도 있는데, 이 경우 섬모(400)의 식각 시간을 정밀하게 제어하는 것이 바람직하다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 접촉 패드는 모재(100) 상에 기둥 모양의 복수의 지지부(200)가 형성되고, 적어도 하나의 지지부(200) 상에 평면부(300)가 지지되며, 평면부(300) 상에 복수의 미세 섬모(400)가 형성된다. 이러한 접촉 패드는 나노 사이즈의 섬모(400)에 의한 반데르발스 힘을 통한 점착력의 크기는 작지만, 평면부(300), 지지부(200)를 포함하는 계층 구조에 의해 점착력의 크기가 기하급수적으로 증가할 수 있다. 따라서, 접촉 패드 상에 안착되는 예를 들어 기판 등의 대상 물질을 안정적으로 점착할 수 있고, 그에 따라 이송 로봇 또는 이송 암의 이동에 의해 기판이 접촉 패드로부터 미끄러지거나 이탈하는 것을 방지할 수 있다. 또한, 기판이 접촉 패드로부터 이탈되지 않기 때문에 기판의 적재 위치가 달라지지 않으므로 설정 위치에 공정이 진행될 수 있어 공정 신뢰성을 향상시킬 수 있다. 그리고, 공정이 진행되는 기판과 동일 재질의 모재를 이용함으로써 접촉에 의한 기판의 오염을 방지할 수 있다.
도 2 내지 도 7은 본 발명의 일 실시 예에 따른 접촉 패드의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도이다.
도 2를 참조하면, 모재(100) 상부에 제 1 재료층(110) 및 제 2 재료층(120)을 적층 형성한다. 모재(100)는 예를 들어 소정 면적을 갖는 대략 사각형의 판 형상을 갖는다. 이러한 모재(100)는 식각 가스를 이용한 건식 식각 및 식각 용액을 이용한 습식 식각이 용이한 물질을 이용할 수 있다. 예를 들어, 모재(100)는 반도체 제조에 이용되는 실리콘 기판을 이용할 수 있다. 또한, 실리콘 기판을 원하는 소정 사이즈, 예를 들어 10㎜×10㎜의 크기로 절단하여 모재(100)로 이용할 수 있다. 제 1 재료층(110)은 평면부(300)를 형성하기 위한 것으로, 모재(100)와는 다른 물질을 이용하여 형성할 수 있다. 예를 들어, 제 1 재료층(110)은 실리콘 옥사이드(SiO2), 알루미늄 나이트라이드(AlN), 알루미늄 옥사이드(Al2O3), 이트륨 옥사이드(Y2O3), 실리콘 카바이드(SiC) 등으로 형성할 수 있다. 또한, 제 1 재료층(110)은 평면부(300)의 두께를 고려한 두께로 형성할 수 있는데, 예를 들어 1㎛∼10㎛의 두께로 형성할 수 있다. 제 2 재료층(120)은 섬모(400)를 형성하기 위한 것으로, 예를 들어 폴리실리콘막을 이용하여 1㎛∼10㎛의 두께로 형성할 수 있다. 그런데, 제 2 재료층(120)은 실리콘 옥사이드(SiO2), 알루미늄 나이트라이드(AlN), 알루미늄 옥사이드(Al2O3), 이트륨 옥사이드(Y2O3), 실리콘 카바이드(SiC) 등의 세라믹 재료를 이용하여 형성할 수도 있고, 텅스텐(W), 티타늄(Ti) 등의 고융점을 갖는 금속 재료를 이용하여 형성할 수도 있다. 여기서, 세라믹을 제 2 재료층(120)으로 이용하는 경우 제 1 재료층(110)과 다른 물질로 형성할 수 있다. 즉, 제 1 및 제 2 재료층(110, 120)으로 세라믹을 이용하는 경우 제 1 및 제 2 재료층(110, 120)은 식각률이 다른 물질로 형성할 수 있다. 물론, 제 1 및 제 2 재료층(110, 120)을 동일 물질로 형성할 수도 있는데, 이 경우 제 2 재료층(120)의 식각 시간을 정밀하게 제어하여 제 1 재료층(110)이 식각되지 않도록 하는 것이 바람직하다. 한편, 제 1 및 제 2 재료층(110, 120)은 각각 플라즈마 화학기상증착(plasma enhanced chemical vapor deposition) 또는 저압 화학기상증착(low pressure chemical vapor deposition) 등을 이용하여 형성할 수 있다.
도 3을 참조하면, 제 2 재료층(120)과 제 1 재료층(110)의 소정 영역을 식각하여 모재(100)의 일 영역을 노출시키는 트렌치(130)를 형성한다. 예를 들어, 제 2 재료층(120) 상에 감광막(미도시)을 형성하고 소정의 마스크를 이용한 사진 및 현상 공정으로 감광막을 패터닝한 후 패터닝된 감광막을 식각 마스크로 제 2 및 제 1 재료층(120, 110)을 식각하여 트렌치(130)를 형성한다. 이러한 트렌치(130)는 평면부(300)와 그 상부에 형성되는 섬모(400)를 분할하기 위해 형성한다. 이를 위해 트렌치(130)는 제 1 및 제 2 재료층(110, 120)이 예를 들어 원형, 사각형 등의 소정 형상이 되도록 형성된다. 트렌치(130)의 폭은 평면부(300) 사이의 간격으로 형성되는데, 예를 들어 10㎛∼30㎛의 폭으로 형성될 수 있다. 또한, 트렌치(130)에 의해 평면부(300)의 크기가 결정될 수 있는데, 예를 들어 제 1 및 제 2 재료층(110, 120)은 100㎛∼200㎛의 크기로 분할될 수 있다. 본 도면에서는 트렌치(130)에 의해 서로 인접하는 두 평면부(300) 및 섬모(400)가 형성될 제 1 및 제 2 재료층(110, 120)이 분리되는 것을 도시하였다. 한편, 트렌치(130)는 이방석 건식 식각(anisotrophic dry etching)을 통하여 형성할 수 있는데, 예를 들어 SF6, HBr 등의 가스의 플라즈마를 이용한 반응성 이온 식각법(reactive ion etching)을 적용할 수 있다.
도 4를 참조하면, 전체 구조 상부에 감광막(photoresist)을 형성한 후 소정의 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막 패턴(140)을 형성한다. 이때, 감광막 패턴(140)은 제 2 재료층(120) 상부와 트렌치(130) 측벽에 일부 두께 잔류하도록 형성된다. 즉, 감광막은 트렌치(130)를 매립하도록 제 2 재료층(120) 상부에 형성되고, 소정의 마스크를 이용한 노광 및 현상 공정으로 트렌치(130)의 소정 폭을 노출시키도록 패터닝하여 감광막 패턴(140)을 형성한다. 이렇게 감광막 패턴(140)이 트렌치(130) 측벽에 형성됨으로써 트렌치(130)의 폭은 줄어들게 된다. 또한, 트렌치(130) 측벽에 감광막 패턴(140)이 형성됨으로써 이후 식각 공정에서 제 1 및 제 2 재료층(110, 120)이 손상되는 것을 방지할 수 있다. 이어서, 감광막 패턴(140)을 마스크로 이용하여 이방성 건식 식각을 실시하여 제 1 재료층(110) 하부의 모재(100)를 일부 식각한다. 여기서, 이방성 건식 식각은 SF6, HBr 등 가스의 플라즈마를 이용한 반응성 이온 식각을 이용할 수 있다.
도 5를 참조하면, 이방성 건식 식각을 실시한 후 감광막 패턴(140)을 마스크로 이용하여 등방성 건식 식각(isotrophic dry etching)을 실시한다. 등방성 건식 식각에 의해 모재(100)가 수평 방향으로도 식각된다. 즉, 모재(100)를 이방성 식각한 후 등방성 식각하여 모재(100)의 일부 식각된 영역으로부터 동일 폭 및 깊이로 모재(100)를 식각한다. 따라서, 제 1 재료층(110) 하측에 모재(100)의 일부가 기둥 모양으로 잔류하고, 이 부분이 지지부(200)가 된다. 지지부(200)는 예를 들어 20㎛∼50㎛의 폭으로 형성되어 트렌치(130)에 의해 분리된 제 1 재료층(110)의 중앙부를 지지한다. 한편, 등방성 건식 식각은 XeF2 가스를 이용한 플라즈마 식각을 적용할 수 있다.
도 6을 참조하면, 감광막 패턴(140)을 제거한 후 제 2 재료층(120) 상부에 나노 입자 패턴(150)을 형성한다. 나노 입자 패턴(150)은 예를 들어 은(Ag)을 이용하여 형성할 수 있으며, 예를 들어 1㎚∼500㎚의 폭 및 간격으로 형성할 수 있다. 즉, 나노 사이즈의 금속 입자가 소정 간격으로 복수 배열되어 나노 입자 패턴(150)이 형성된다. 또한, 나노 입자 패턴(150)은 무전해 침적(electroless deposition) 방법을 이용하여 형성할 수 있는데, 예를 들어 불산(HF)과 질산은(AgNO3)의 혼합 용액을 이용한 무전해 침적 방법을 이용하여 형성할 수 있다. 불산과 질산은은 예를 들어 수용액 상태로 0.01몰∼1몰의 농도로 각각 혼합될 수 있고, 이러한 혼합 용액을 이용하여 10초∼10분 동안 실시할 수 있다. 이렇게 불산과 질산은이 혼합된 용액을 이용하여 무전해 침적 방법을 30초 동안 실시하면 은 나노 입자가 약 150㎚의 폭 및 간격으로 형성될 수 있다. 한편, 나노 입자의 사이즈 및 간격은 질산은의 농도를 조절함으로써 조절할 수 있다. 예를 들어, 질산은의 농도가 높아지면 나노 입자의 사이즈가 커지고 간격은 좁아질 수 있다. 반대로, 질산은의 농도가 낮아지면 나노 입자의 사이즈는 작아지고 간격은 커질 수 있다. 또한, 나노 입자 패턴(150)은 제 2 재료층(120) 상부 뿐만 아니라 트렌치(130)를 통해 노출된 모재(100)의 상부에도 형성될 수 있다.
도 7을 참조하면, 나노 입자 패턴(150)을 마스크로 이용하여 제 2 재료층(120)을 식각한다. 또한, 나노 입자 패턴(150)이 트렌치(130)에 의해 노출된 모재(100) 상에도 형성되므로 모재(100)의 일부도 식각된다. 제 2 재료층(120)이 식각됨으로써 소정의 폭 및 간격을 갖는 복수의 나노 사이즈의 섬모(400)가 형성된다. 즉, 섬모(400)는 나노 입자 패턴(150)의 폭 및 간격에 대응되는 폭 및 간격으로 형성될 수 있다. 또한, 모재(100)가 식각됨으로써 모재(100)에 소정 폭의 홀이 소정 간격으로 형성된다. 여기서, 제 2 재료층(120)은 산화성 습식 용액을 이용하여 식각할 수 있는데, 제 2 재료층(120)이 폴리실리콘으로 형성되는 경우 예를 들어 불산과 과산화수소(H2O2)의 혼합 용액을 이용하여 식각할 수 있다. 불산과 과산화수소는 예를 들어 각각 1∼10몰 농도로 혼합될 수 있고, 이러한 식각 용액을 이용하여 10분∼20분 동안 식각 공정을 실시하여 제 2 재료층(120)을 식각할 수 있다. 한편, 습식 식각 방법 이외에 SF6, C4F8 등의 가스를 이용한 DRIE 방법을 이용하여 제 2 재료층(120) 및 모재(100)를 식각할 수 있다. 물론, 제 2 재료층(120)을 이루는 물질에 따라 식각 방법이 달라질 수 있으며, 식각 용액의 농도 등이 달라질 수 있다. 이어서, 예를 들어 세정수(rinsing water)과 희석된 질산 용액을 사용하여 나노 입자 패턴(150)을 제거함으로써 나노 섬모를 갖는 3차원 구조의 접촉 패드를 제조할 수 있다. 이렇게 섬모(400)와 평면부(300)을 지지하는 지지부(200)을 형성함으로써 접촉 패드에 유연성을 부가하여 접촉 패드를 이송 로봇 등에 부착하여 웨이퍼 이송에 이용할 때 웨이퍼에 대하여 섬모(400)와 평면부(300)의 접촉 면적이 증가하는 효과에 의하여 접촉 패드의 접착 강도를 향상시킬 수 있다.
도 8 내지 도 13은 본 발명의 다른 실시 예에 따른 접촉 패드의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도이다.
도 8에 도시된 바와 같이, 모재(100) 상부에 제 1 재료층(110) 및 제 2 재료층(120)을 적층 형성한다. 모재(100)는 예를 들어 반도체 제조에 이용되는 실리콘 기판을 이용할 수 있다. 또한, 제 1 재료층(110)은 평면부(300)를 형성하기 위한 것으로, 평면부(300)의 두께를 고려하여 예를 들어 1㎛∼10㎛의 두께로 형성할 수 있다. 이러한 제 1 재료층(110)은 모재(100)와는 다른 물질을 이용하여 형성할 수 있는데, 예를 들어 실리콘 옥사이드(SiO2), 알루미늄 나이트라이드(AlN), 알루미늄 옥사이드(Al2O3), 이트륨 옥사이드(Y2O3), 실리콘 카바이드(SiC) 등으로 형성할 수 있다. 그리고, 제 2 재료층(120)은 섬모(400)를 형성하기 위한 것으로, 예를 들어 폴리실리콘막을 이용하여 1㎛∼10㎛의 두께로 형성할 수 있다. 또한, 제 2 재료층(120)은 실리콘 옥사이드(SiO2), 알루미늄 나이트라이드(AlN), 알루미늄 옥사이드(Al2O3), 이트륨 옥사이드(Y2O3), 실리콘 카바이드(SiC) 등의 세라믹 재료를 이용하여 형성할 수도 있고, 텅스텐(W), 티타늄(Ti) 등의 고융점을 갖는 금속 재료를 이용하여 형성할 수도 있다.
도 9에 도시된 바와 같이, 제 2 재료층(120) 상부에 나노 입자 패턴(150)을 형성한다. 나노 입자 패턴(150)은 예를 들어 은(Ag)을 이용하여 형성할 수 있으며, 예를 들어 1㎚∼500㎚의 폭 및 간격으로 형성할 수 있다. 즉, 나노 사이즈의 금속 입자가 소정 간격으로 복수 배열되어 나노 입자 패턴(150)이 형성된다. 이러한 나노 입자 패턴(150)은 무전해 침적(electroless deposition) 방법을 이용하여 형성할 수 있는데, 예를 들어 불산(HF)과 질산은(AgNO3)의 혼합 용액을 이용한 무전해 침적 방법을 이용하여 형성할 수 있다. 한편, 나노 입자의 사이즈 및 간격은 질산은의 농도를 조절함으로써 조절할 수 있다. 예를 들어, 질산은의 농도가 높아지면 나노 입자의 사이즈가 커지고 간격은 좁아질 수 있다. 반대로, 질산은의 농도가 낮아지면 나노 입자의 사이즈는 작아지고 간격은 커질 수 있다.
도 10에 도시된 바와 같이, 나노 입자 패턴(150)을 마스크로 이용하여 제 2 재료층(120)을 식각한다. 제 2 재료층(120)이 식각됨으로써 소정의 폭 및 간격을 갖는 복수의 나노 사이즈의 섬모(400)가 형성된다. 즉, 섬모(400)는 나노 입자 패턴(150)의 폭 및 간격에 대응되는 폭 및 간격으로 형성될 수 있다. 여기서, 제 2 재료층(120)은 산화성 습식 용액을 이용하여 식각할 수 있는데, 제 2 재료층(120)이 폴리실리콘으로 형성되는 경우 예를 들어 불산과 과산화수소(H2O2)의 혼합 용액을 이용하여 식각할 수 있다. 한편, 습식 식각 방법 이외에 SF6, C4F8 등의 가스를 이용한 DRIE 방법을 이용하여 제 2 재료층(120)을 식각할 수 있다. 물론, 제 2 재료층(120)을 이루는 물질에 따라 식각 방법이 달라질 수 있으며, 식각 용액의 농도 등이 달라질 수 있다. 이어서, 예를 들어 세정수(rinsing water)과 희석된 질산 용액을 사용하여 나노 입자 패턴(150)을 제거한다.
도 11에 도시된 바와 같이, 섬모(400)와 제 1 재료층(110)의 소정 영역을 식각하여 모재(100)의 일 영역을 노출시키는 트렌치(130)를 형성한다. 트렌치(130)는 평면부(300)와 그 상부에 형성되는 섬모(400)를 분할하기 위해 형성한다. 이를 위해 트렌치(130)는 섬모(400) 및 제 1 재료층(110)이 예를 들어 원형, 사각형 등의 소정 형상이 되도록 형성된다. 트렌치(130)의 폭은 평면부(300) 사이의 간격으로 형성되는데, 예를 들어 10㎛∼30㎛의 폭으로 형성될 수 있다. 또한, 트렌치(130)에 의해 평면부(300)의 크기가 결정될 수 있는데, 예를 들어 섬모(400) 및 제 1 재료층(110)은 100㎛∼200㎛의 크기로 분할될 수 있다. 한편, 트렌치(130)는 이방석 건식 식각(anisotrophic dry etching)을 통하여 형성할 수 있는데, 예를 들어 SF6, HBr 등의 가스의 플라즈마를 이용한 반응성 이온 식각법(reactive ion etching)을 적용할 수 있다.
도 12에 도시된 바와 같이, 전체 구조 상부에 감광막(photoresist)을 형성한 후 소정의 마스크를 이용한 노광 및 현상 공정을 실시하여 감광막 패턴(140)을 형성한다. 이때, 감광막 패턴(140)은 섬모(400)의 상부와 트렌치(130) 측벽에 일부 두께 잔류하도록 형성된다. 이어서, 감광막 패턴(140)을 마스크로 이용하여 이방성 건식 식각을 실시하여 제 1 재료층(110) 하부의 모재(100)를 일부 식각한다. 여기서, 이방성 건식 식각은 SF6, HBr 등 가스의 플라즈마를 이용한 반응성 이온 식각을 이용할 수 있다.
도 13에 도시된 바와 같이, 감광막 패턴(140)을 마스크로 이용하여 등방성 건식 식각(isotrophic dry etching)을 실시한 후 감광막 패턴(140)을 제거한다. 이러한 등방성 건식 식각에 의해 모재(100)가 수평 방향으로도 식각된다. 즉, 모재(100)를 이방성 식각한 후 등방성 식각하여 모재(100)의 일부 식각된 영역으로부터 동일 폭 및 깊이로 모재(100)를 식각한다. 따라서, 제 1 재료층(110) 하측에 모재(100)의 일부가 기둥 모양으로 잔류하고, 이 부분이 지지부(200)가 된다. 지지부(200)는 예를 들어 20㎛∼50㎛의 폭으로 형성되어 트렌치(130)에 의해 분리된 제 1 재료층(110)의 중앙부를 지지한다. 한편, 등방성 건식 식각은 XeF2 가스를 이용한 플라즈마 식각을 적용할 수 있다.
상기한 바와 같이 본 발명의 실시 예들은 실리콘 웨이퍼를 모재로 이용하여 3차원 구조의 접촉 패드를 제조하였으나, SOI(silicon-on-insulator) 웨이퍼를 모재를 이용하여 접촉 패드를 제조할 수 있다. SOI 웨이퍼를 이용하는 경우 표면 실리콘층과 절연층이 각각 제 2 재료층과 제 1 재료층의 역할을 하게 되므로 제 1 및 제 2 재료층을 형성하기 위한 증착 공정이 생략되므로 공정이 단순화될 수 있고, 그에 따라 생산성을 향상시킬 수 있다.
또한, 본 발명에 따른 3차원 구조의 접촉 패드는 접촉 면적을 극대화함으로서 마찰력이 개선되고 신뢰성과 사용 수명을 개선할 수 있으므로 웨이퍼의 이송 및 부착을 위한 반도체 제조 장비에 적용될 뿐만 아니라 다양한 공정 장비에도 활용할 수 있다. 특히, 장비의 대형화와 처리 속도의 향상을 위하여 자동화가 이루어지면 생산성이 개선되므로 웨이퍼의 이송 및 처리 과정에서 탈부착 장치로서 폭 넓게 적용가능하다.
본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 모재 200 : 지지부
300 : 평면부 400 : 섬모
110 : 제 1 재료층 120 : 제 2 재료층
130 : 트렌치 140 : 감광막 패턴
150 : 나노 입자 패턴

Claims (10)

  1. 모재 상에 제 1 재료층 및 제 2 재료층이 적층된 구조를 형성하는 단계;
    상기 제 1 및 제 2 재료층의 소정 영역을 제거하여 상기 모재의 소정 영역을 노출시키는 단계;
    노출된 상기 모재를 수직 방향 및 수평 방향으로 식각하여 소정 두께로 잔류시키고 상기 제 1 재료층 하부에 소정 폭으로 잔류시키는 단계;
    상기 제 2 재료층 상에 복수의 나노 입자 패턴을 형성하는 단계; 및
    상기 복수의 나노 입자 패턴을 마스크로 상기 제 2 재료층을 식각하여 복수의 섬모를 형성하는 단계를 포함하는 접촉 패드의 제조 방법.
  2. 모재 상에 제 1 재료층 및 제 2 재료층이 적층된 구조를 형성하는 단계;
    상기 제 2 재료층 상에 복수의 나노 입자 패턴을 형성하는 단계;
    상기 복수의 나노 입자 패턴을 마스크로 상기 제 2 재료층을 식각하여 복수의 섬모를 형성하는 단계;
    상기 섬모 및 제 1 재료층의 소정 영역을 제거하여 상기 모재의 소정 영역을 노출시키는 단계;
    노출된 상기 모재를 수직 방향 및 수평 방향으로 식각하여 소정 두께로 잔류시키고 상기 제 1 재료층 하부에 소정 폭으로 잔류시키는 단계를 포함하는 접촉 패드의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 모재는 실리콘 기판을 포함하는 접촉 패드의 제조 방법.
  4. 제 3 항에 있어서, 상기 제 1 재료층은 산화물, 질화물, 탄화물의 어느 하나로 형성하는 접촉 패드의 제조 방법.
  5. 제 4 항에 있어서, 상기 제 2 재료층은 실리콘, 산화물, 질화물, 탄화물, 금속의 어느 하나로 형성하는 접촉 패드의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 모재, 제 1 재료층 및 제 2 재료층이 적층된 구조로서 SOI 기판을 이용하는 접촉 패드의 제조 방법.
  7. 제 1 항 또는 제 2 항에 있어서, 상기 복수의 나노 입자 패턴은 은 나노 입자를 이용하여 형성하는 접촉 패드의 제조 방법.
  8. 제 7 항에 있어서, 상기 복수의 은 나노 입자는 불산과 질산은의 혼합 용액을 이용하여 무전해 침적 방법으로 형성하는 접촉 패드의 제조 방법.
  9. 제 8 항에 있어서, 상기 질산은의 혼합량에 따라 상기 은 나노 입자의 사이즈 및 간격을 조절하는 접촉 패드의 제조 방법.
  10. 제 1 항에 있어서, 상기 복수의 나노 입자 패턴은 상기 제 1 및 제 2 재료층에 의해 노출된 상기 모재 상에 더 형성되고, 상기 모재가 식각되어 복수의 홀이 형성되는 접촉 패드의 제조 방법.
KR1020130039817A 2013-04-11 2013-04-11 접촉 패드의 제조 방법 KR101467390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130039817A KR101467390B1 (ko) 2013-04-11 2013-04-11 접촉 패드의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130039817A KR101467390B1 (ko) 2013-04-11 2013-04-11 접촉 패드의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140122860A true KR20140122860A (ko) 2014-10-21
KR101467390B1 KR101467390B1 (ko) 2014-12-03

Family

ID=51993791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130039817A KR101467390B1 (ko) 2013-04-11 2013-04-11 접촉 패드의 제조 방법

Country Status (1)

Country Link
KR (1) KR101467390B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078309B1 (ko) * 2018-09-20 2020-02-19 (주)아이솔루션 기판 이송 모듈용 슬립 방지 척
KR20200033788A (ko) * 2019-12-23 2020-03-30 (주)아이솔루션 기판 이송 모듈용 슬립 방지 척
KR20200043341A (ko) * 2019-12-23 2020-04-27 (주)아이솔루션 기판 이송 모듈용 슬립 방지 척

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155854B1 (ko) * 1995-07-20 1998-10-15 김광호 Hsg 마스크를 이용한 캐패시터 제조방법
US7731503B2 (en) * 2006-08-21 2010-06-08 Formfactor, Inc. Carbon nanotube contact structures
KR100908819B1 (ko) * 2007-11-02 2009-07-21 주식회사 하이닉스반도체 수직채널트랜지스터를 구비한 반도체소자 및 그 제조 방법
JP2012200982A (ja) * 2011-03-25 2012-10-22 Hoya Corp 基板作製方法およびモールド製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102078309B1 (ko) * 2018-09-20 2020-02-19 (주)아이솔루션 기판 이송 모듈용 슬립 방지 척
KR20200033788A (ko) * 2019-12-23 2020-03-30 (주)아이솔루션 기판 이송 모듈용 슬립 방지 척
KR20200043341A (ko) * 2019-12-23 2020-04-27 (주)아이솔루션 기판 이송 모듈용 슬립 방지 척

Also Published As

Publication number Publication date
KR101467390B1 (ko) 2014-12-03

Similar Documents

Publication Publication Date Title
JP4869847B2 (ja) ナノワイヤ素子の製造方法
Baca et al. Printable single‐crystal silicon micro/nanoscale ribbons, platelets and bars generated from bulk wafers
TWI472477B (zh) 矽奈米結構與其製造方法及應用
Li et al. Deep etching of single-and polycrystalline silicon with high speed, high aspect ratio, high uniformity, and 3D complexity by electric bias-attenuated metal-assisted chemical etching (EMaCE)
WO2006138126A2 (en) Antistiction mems substrate and method of manufacture
JP2011098435A (ja) マイクロエレクトロニクス及びマイクロシステムの新規構造、及びその製造方法
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング）
JP5768074B2 (ja) パターン形成方法
US9187320B2 (en) Method for etching a complex pattern
KR20070033794A (ko) 나노와이어 소자 제조 방법
KR101467390B1 (ko) 접촉 패드의 제조 방법
JP2014063866A (ja) シリコン基板の加工方法及び荷電粒子線レンズの製造方法
Kiihamäki et al. Depth and profile control in plasma etched MEMS structures
US8656584B2 (en) Method of fabricating an electromechanical component using graphene
JP2005335059A (ja) 垂直段差構造物の製作方法
WO2005012159A1 (en) Method of manufacturing nanochannels and nanochannels thus fabricated
KR20140032565A (ko) 점착 패드 및 그 제조 방법, 이를 구비하는 기판 처리 장치
JP2010014857A (ja) マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ
KR101477631B1 (ko) 흡착 패드 및 그 제조 방법
US20140008604A1 (en) Super-Long Semiconductor Nano-Wire Structure and Method of Making
Li et al. A facile and low-cost route to high-aspect-ratio microstructures on silicon via a judicious combination of flow-enabled self-assembly and metal-assisted chemical etching
Wang et al. Fabrication of Au micropatterns on vertical Si sidewalls using flexible PDMS shadow masks
Xie et al. Wafer-scale fabrication of high-aspect ratio nanochannels based on edge-lithography technique
Lu et al. Chip to wafer temporary bonding with self-alignment by patterned FDTS layer for size-free MEMS integration
EP3029725B1 (en) Chuck for collective bonding of semiconductor dies, method of making the same and methods of using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171019

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 6