KR20140114091A - 엘이디 칩 어레이 모듈 및 이의 제조 방법 - Google Patents

엘이디 칩 어레이 모듈 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140114091A
KR20140114091A KR1020130028401A KR20130028401A KR20140114091A KR 20140114091 A KR20140114091 A KR 20140114091A KR 1020130028401 A KR1020130028401 A KR 1020130028401A KR 20130028401 A KR20130028401 A KR 20130028401A KR 20140114091 A KR20140114091 A KR 20140114091A
Authority
KR
South Korea
Prior art keywords
layer
base
circuit pattern
led chip
array module
Prior art date
Application number
KR1020130028401A
Other languages
English (en)
Inventor
이현미
허순영
한승준
Original Assignee
주식회사 이그잭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이그잭스 filed Critical 주식회사 이그잭스
Priority to KR1020130028401A priority Critical patent/KR20140114091A/ko
Publication of KR20140114091A publication Critical patent/KR20140114091A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

엘이디 칩 어레이 모듈을 제조하는 방법은 베이스 상에 접착 물질을 인쇄하여 프라이머층을 형성하는 단계, 상기 프라이머층 상에 도전 물질을 일정한 패턴을 따라 인쇄하여 회로 패턴층을 형성하는 단계 및 상기 회로 패턴층 상에 다수의 엘이디(LED) 칩들을 실장하는 단계를 포함한다.

Description

엘이디 칩 어레이 모듈 및 이의 제조 방법{LED CHIPS ARRAY MODULE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 엘이디 칩 어레이 모듈 및 이의 제조 방법에 관한 것이다. 보다 상세하게는 발광 소자인 다수의 엘이디 칩들이 배열된 엘이디 칩 어레이 모듈 및 이를 제조하는 방법에 관한 것이다.
엘이디(Light Emitting Diode ; LED)는 기존의 형광등과 같은 냉음극관 형광 램프(CCFL)와 비교할 때, 낮은 전력소모, 우수한 광효율성, 긴 수명 등의 장점을 가지고 있다. 이에, 최근 들어 상기 엘이디는 전자기기의 표시소자 및 대형정보 표시장치의 광원 등 산업 전반에 걸쳐 다양한 분야에 사용되고 있다.
이렇게 다양한 분야에 사용되고 있는 엘이디는 기본적으로, 그 활용 가치를 높이기 위하여 상대적으로 높은 단위 면적당 휘도를 갖도록 설계하는 것이 무엇보다 필요하다. 나아가, 상기 엘이디를 LCD의 백라이트 장치로써 채용할 경우, 평면광원을 구현하는 것도 또한 필요하다. 이에, 상기 엘이디는 칩 형태로 하여 개별적으로 사용하기에는 휘도도 낮고 평면광원을 구현할 수 없기 때문에, 다수의 엘이디 칩들을 규칙적인 어레이 형태로 별도의 어레이 기판에 배열시켜서 활용하고 있다.
구체적으로, 상기 어레이 기판은 상기 엘이디 칩들을 구동할 때 발생되는 높은 열이 기본적으로 원활하게 방출되도록 하기 위한 알루미늄 기판을 베이스로 하여, 상기 알루미늄 기판 상에 절연을 위한 양극 산화막을 형성한 다음, 그 양극 산화막 상에 상기 엘이디 칩들이 실질적으로 실장되는 회로 패턴을 에칭 방식으로 패터닝하여 제작되고 있다.
하지만, 이러한 어레이 기판은 리지드(rigid)한 상태로써, 활용 용도에 따라 다양한 사이즈로 절단할 경우 그 절단할 때의 힘에 의해 상기 양극 산화막에 크랙이 발생되어 상기 회로 패턴에 실장되는 엘이디 칩들의 내전압을 떨어뜨릴 수 있으며, 이로 인해 상기 엘이디 칩들이 정상적인 휘도로 구동하지 못할 수 있다.
이에, 최근에는 상기 어레이 기판에서 베이스가 되는 알루미늄 기판을 플렉서블(flexible)한 필름으로 대체하여 상기 회로 패턴을 형성함으로써, 상기와 같이 활용 용도에 따라 절단할 경우에 발생될 수 있는 크랙을 방지할 수 있다. 하지만, 상기의 베이스를 플렉서블한 필름으로 대체할 경우에는 도전 특성 상 금속 재질이어야 하는 도전 패턴이 상기 필름 상에 제대로 패터닝 되지 않아 상기 어레이 기판의 제작 자체가 기본적으로 어려울 수 있다.
또한, 상기 리지드한 알루미늄 기판을 베이스로 하던지, 상기의 플렉서블한 필름을 베이스로 하던지, 상기 회로 패턴을 에칭 방식으로 형성하기 때문에, 이 에칭 공정에 사용되는 에칭 용액에 의한 환경오염을 피할 수 없을 뿐 아니라, 이 방식을 위한 장비로 매우 고가이고, 일정 단위, 예컨대 약 1200㎜ 단위로 나누어서 진행하여야 하므로, 생산성도 떨어지는 문제점도 발생될 수 있다.
본 발명의 목적은 보다 저렴한 비용으로 친환경적이면서 연속적으로 생산할 수 있는 엘이디 칩 어레이 모듈을 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기한 방법이 적용되는 엘이디 칩 어레이 모듈을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 엘이디 칩 어레이 모듈을 제조하는 방법은 베이스 상에 접착 물질을 인쇄하여 프라이머층을 형성하는 단계, 상기 프라이머층 상에 도전 물질을 일정한 패턴을 따라 인쇄하여 회로 패턴층을 형성하는 단계 및 상기 회로 패턴층 상에 다수의 엘이디(LED) 칩들을 실장하는 단계를 포함한다.
일 실시예에 따른 상기 접착 물질은 에폭시(epoxy)계, 페놀(phenol)계 및 폴리이미드(poly imide)계 군으로부터 적어도 하나 선택된 단독 또한 혼합된 제1 물질과 에스테르(ester)계 및 우레탄(urethane)계 군으로부터 적어도 하나 선택된 단독 또는 혼합된 제2 물질이 혼합된 것을 특징으로 할 수 있다.
일 실시예에 따른 상기 프라이머층은 3 내지 10㎛로 두께로 형성될 수 있다.
일 실시예에 따른 상기 베이스는 플렉서블한 폴리머 재질의 필름으로 이루어질 수 있다. 구체적으로, 상기 베이스는 폴리이미드(poly imide), 폴리부틸렌테레프탈레이트(polybutylen terephthalate), 폴리에틸렌테레프탈레이트(polyethylene terephthalate) 및 폴리에틸렌나프탈레이트(polyethylene naphthalate) 군으로부터 적어도 하나 선택된 단독 또는 혼합 물질을 포함하는 필름으로 이루어질 수 있다.
일 실시예에 따라 상기 프라이머층을 형성하는 단계에서는 상기 접착 물질을 롤투롤(roll-to-roll) 공정에 따라 상기 베이스에 연속적으로 인쇄하여 상기 프라이머층을 형성할 수 있다.
일 실시예에 따라 상기 회로 패턴층을 형성하는 단계에서는 상기 도전 물질을 롤투롤(roll-to-roll) 공정에 따라 상기 프라이머층 상에 연속적으로 인쇄하여 상기 회로 패턴층을 형성할 수 있다.
일 실시예에 따른 상기 도전 물질은 비귀금속 분말의 도전성 입자를 갖는 페이스트 조성물을 포함할 수 있다.
일 실시예에 따른 상기 엘이디 칩 어레이 모듈을 제조하는 방법은 상기 회로 패턴층을 형성하는 단계 이후에, 상기 회로 패턴층 상에 도금하여 도금층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따른 상기 엘이디 칩 어레이 모듈을 제조하는 방법은 상기 베이스의 이면에 방열 기재를 접합하여 방열층을 형성하는 단계를 더 포함할 수 있다. 여기서, 상기 방열 기재는 플렉서블한 금속 박판을 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 일 특징에 따른 엘이디 칩 어레이 모듈은 베이스, 프라이머층 및 회로 패턴층을 포함한다.
상기 베이스는 플렉서블한 폴리머 재질의 필름으로 이루어진다. 상기 프라이머층은 상기 베이스 상에 형성되며, 접착 물질로 이루어진다. 상기 회로 패턴층은 상기 프라이머층 상에 일정한 패턴을 따라 형성되고, 도전 물질로 이루어지며, 그 상에 다수의 엘이디(LED) 칩들이 실장된다.
이러한 엘이디 칩 어레이 모듈 및 이의 제조 방법에 따르면, 베이스 상에 프라이머층을 인쇄방식으로 형성한 다음, 그 상에 회로 패턴층을 인쇄방식으로 형성함으로써, 배경 기술에서 설명하였던 에칭 용액을 사용하지 않기 때문에 이에 따른 환경 오염을 원천적으로 방지할 수 있다.
또한, 상기 프라이머층 및 상기 회로 패턴층을 롤투롤 공정을 적용하여 연속적으로 생산함으로써, 생산성을 향상시킬 수 있을 뿐만 아니라, 상기의 롤투롤 공정의 특성 상 그 장비가 본 발명의 배경 기술에서 설명한 에칭 장비보다 상대적으로 매우 저렴하기 때문에 공정 비용을 상당히 절감할 수 있는 효과도 기대할 수 있다.
도 1은 본 발명의 일 실시예에 따른 엘이디 칩 어레이 모듈을 개략적으로 나타낸 단면 도면이다.
도 2는 도 1의 A 부분을 확대한 도면이다.
도 3은 도 1에 도시된 엘이디 칩 어레이 모듈을 제조하는 방법을 단계적으로 나타낸 순서도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 엘이디 칩 어레이 모듈 및 이의 제조 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 엘이디 칩 어레이 모듈을 개략적으로 나타낸 단면 도면이며, 도 2는 도 1의 A 부분을 확대한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 엘이디 칩 어레이 모듈(100)은 베이스(200), 프라이머층(300), 회로 패턴층(400), 도금층(500), 절연층(600) 및 방열층(700)을 포함한다.
상기 베이스(200)는 본 발명의 어레이 모듈(100)에서 기초가 되는 구성으로, 플렉서블한 폴리머 재질로 이루어진다. 상기 프라이머층(300)은 상기 베이스(200) 상에 접착 물질로 형성된다. 상기 회로 패턴층(400)은 상기 프라이머층(300) 상에 도전 물질을 일정한 패턴으로 형성된다. 상기 도금층(500)은 상기 회로 패턴층(400)에 형성된다. 상기 절연층(600)은 상기 도금층(500) 상에 일부가 노출되도록 형성된다. 이에, 상기 일부가 노출된 도금층(500) 상에는 엘이디 칩(800)들이 실장되어 외부로부터 공급되는 전력을 상기 회로 패턴층(400)과 상기 도금층(500)으로부터 전달 받아 광을 발생한다. 상기 방열층(700)은 상기 베이스(200) 이면에 형성된다.
이하, 상기에서 구조적으로 설명한 엘이디 칩 어레이 모듈(100)을 실질적으로 제조하는 방법과 그 특징에 대해서 도 3을 추가적으로 참조하여 보다 상세하게 설명하고자 한다.
도 3은 도 1에 도시된 엘이디 칩 어레이 모듈을 제조하는 방법을 단계적으로 나타낸 순서도이다.
도 3을 추가적으로 참조하면, 본 발명의 엘이디 칩 어레이 모듈(100)을 제조하기 위하여 상기에서 언급한 플렉서블한 폴리머 재질로 이루어진 베이스(200)를 준비한다(S100).
구체적으로, 상기 베이스(200)는 폴리이미드(poly imide), 폴리부틸렌테레프탈레이트(polybutylen terephthalate), 폴리에틸렌테레프탈레이트(polyethylene terephthalate) 및 폴리에틸렌나프탈레이트(polyethylene naphthalate) 군으로부터 적어도 하나 선택된 단독 또는 혼합 물질을 포함하는 필름으로 이루어질 수 있다. 이들 중, 상기 베이스(200)는 상기 엘이디 칩(800)들이 구동할 때 비교적 많은 열이 발생되기 때문에, 내열성이 우수한 폴리이미드 및 방사율이 높아 방열성이 우수한 폴리부틸렌테레프탈레이트으로부터 적어도 하나 선택된 단독 또는 혼합 물질로 이루어진 필름으로 이루어질 수 있다.
이어서, 상기 베이스(200) 상에 접착 물질을 직접 인쇄하여 상기 프라이머층(300)을 형성한다(S200). 이러한 프라이머층(300)은 그 상에 패터닝될 도전 물질이 잘 부착되도록 하면서 상기 베이스(200)의 플렉서블한 특성도 최대한 그대로 유지되도록 하는 역할을 한다.
이를 위해서, 상기 접착 물질은 에폭시(epoxy)계, 페놀(phenol)계 및 폴리이미드(poly imide)계 군으로부터 적어도 하나 선택된 단독 또한 혼합된 제1 물질과 에스테르(ester)계 및 우레탄(urethane)계 군으로부터 적어도 하나 선택된 단독 또는 혼합된 제2 물질이 혼합된 물질로 이루어질 수 있다. 여기서, 상기 제1 물질은 상기 엘이디 칩(800)들로부터 발생된 열에 대한 내열성이 우수하면서 상기 도전 물질이 잘 부착되도록 접착성이 우수한 특성을 갖고, 상기 제2 물질은 상기 베이스(200)의 플레서블한 특성을 유지하기 위한 유연성이 우수한 특성을 가지고 있다.
또한, 상기의 역할을 수행하기 위하여 상기 프라이머층(300)을 약 3 내지 10㎛ 두께(T)를 갖도록 인쇄한다. 이는, 상기 프라이머층(300)을 약 3㎛ 미만의 두께(T)로 인쇄할 경우에는 상기 도전 물질이 잘 부착될 수 있을 만큼의 접착력을 제공하지 못하므로 바람직하지 않고, 약 10㎛를 초과한 두께(T)로 인쇄할 경우에는 그 자체가 리지드(rigid)해져서 상기 베이스(200)의 플렉서블한 특성을 저해하므로 바람직하지 않기 때문이다. 특히, 상기 프라이머층(300)을 약 10㎛를 초과한 두께(T)로 인쇄할 경우에는 배경 기술의 알루미늄을 기판을 베이스(200)로 하여 제작한 어레이 기판을 절단할 경우 발생될 수 있는 크랙이 생겨서 상기 엘이디 칩(800)들의 내전압을 떨어뜨릴 수도 있어서 더욱 바람직하지 않다.
이어서, 상기 프라이머층(300) 상에 도전 물질을 일정한 패턴을 따라 직접 인쇄하여 상기 회로 패턴층(400)을 형성한다(S300). 여기서, 상기 일정한 패턴은 상기 엘이디 칩(800)들의 배치 구조에 따라 다양하게 설계될 수 있다.
이때, 상기 도전 물질은 직접 인쇄 방식을 효율적으로 구현하기 위해 도전성 페이스트 조성물을 포함한다. 이때, 상기 도전성 페이스트 조성물은 은(Ag)과 같은 고가의 귀금속 분말의 도전성 입자를 포함할 수도 있으나, 본 발명에서는 이를 대신하여 상대적으로 저렴한 비귀금속 분말의 도전성 입자를 포함할 수 있다.
상기 비귀금속 분말은 전도성이 우수한 구리(Cu), 알루미늄(Al), 니켈(Ni), 아연(Zn), 철(Fe) 중 어느 하나 또는 적어도 두 개의 합금으로 이루어질 수 있다. 이중, 상기 비귀금속 분말은 귀금속 중 전기 전도성이 우수한 은(Ag)과 대비하여 약 94%의 전기 전도성을 갖는 구리(Cu)로 이루어진 것이 바람직하다. 이러한 비귀금속 분말은 그 특성 상 대기 중에 노출되면 산화가 쉽게 일어나 표면에 산화막이 형성될 수 있다. 이에, 추가적인 에칭 공정을 수행하여 상기 산화막을 제거할 수 있다. 반면, 상기 비귀금속 분말은 그 내부에 금(Au), 백금(Pt) 또는 은(A) 입자와 같은 귀금속으로 이루어진 코어 및 상기 코어를 감싸는 다른 비귀금속으로 이루어진 쉘을 포함하는 코어쉘 구조를 가질 수 있다. 이때, 상기 코어는 유리 재질로도 이루어질 수 있다.
또한, 상기 도전성 페이스트 조성물에는 상기 도전성 입자들 사이에서 접착 역할을 하기 위한 바인더가 포함된다. 이때, 상기 바인더는 상기 엘이디 칩(800)들로부터 발생되는 열에 충분히 견딜 수 있도록 내열성 수지로 이루어질 수 있다. 예를 들어, 상기 바인더는 에폭시(epoxy)계, 폴리이미드(poly imide)계 등이 있다. 구체적으로, 상기 바인더는 에폭시(epoxy), 에스테르(ester), 폴리아믹산(polyamic acid), 폴리아미드(polyamide),폴리아미드이미드(polyamide imide), 페놀(phenol), 폴리페니렌 옥시드(polyphehyleneoxide), 폴리파라시리렌(poly para-thyrilene), 방향족 폴리설폰(poly sulfone) 또는 폴리벤즈이미다졸(polybenzimidazole) 화합물을 일 예로 들 수 있다.
이와 같이, 상기 베이스(200) 상에 상기 프라이머층(300)을 직접 인쇄방식으로 형성한 다음, 그 상에 상기 회로 패턴층(400)을 직접 인쇄방식으로 형성함으로써, 배경 기술에서 설명하였던 에칭 용액을 사용하지 않기 때문에 이에 따른 환경 오염을 원천적으로 방지할 수 있다.
이어서, 상기 회로 패턴층(400) 상에 도금하여 상기 도금층(500)을 형성한다(S400). 이는, 상기 회로 패턴층(400)에 포함되어 도전 역할을 수행하는 도전 물질이 산화가 쉽게 일어날 수 있는 비귀금속 분말로 이루어져 전도성이 떨어질 수 있으므로, 이에 따른 전도성을 향상시켜 상기 엘이디 칩(800)들이 정상적인 휘도로 구동되도록 하기 위해서이다. 이때, 상기 도금층(500)은 일 예로, 전기 전도성이 우수한 구리(Cu)를 통해 전해 도금하여 형성시킬 수 있다.
이어서, 상기 도금층(500) 상에 일부가 노출되도록 절연 물질을 인쇄하여 상기 절연층(600)을 형성한다(S500). 이러면, 상기 절연층(600)은 상기 패터닝된 회로 패턴층(400)과 상기 도금층(500)을 전기적으로 보호하면서 이 사이에서 쇼트(short)가 발생되는 것을 방지할 수 있다. 즉, 상기 패터닝된 회로 패턴층(400)과 상기 도금층(500) 사이에서 쇼트가 발생됨에 따른 상기 엘이디 칩(800)들의 구동 불량을 방지할 수 있다. 이때, 상기 절연 물질은 절연성은 물론, 상기 엘이디 칩(800)들로부터 발생되는 열에 충분히 견딜 수 있는 내열성과, 상기 엘이디 칩(800)들로부터 발생되는 광을 반사할 수 있는 반사율과, 상기 베이스(200)의 플레서블한 특성을 유지하기 위한 유연성도 우수한 열경화성 수지 조성물 또는 자외선(UV) 경화성 수지 조성물로 이루어질 수 있다.
한편, 상기 S200, S300 및 S500 단계들 각각에서 상기 프라이머층(300), 상기 회로 패턴층(400) 및 상기 절연층(600)은 롤투롤(roll-to-roll) 공정에 따라 연속적으로 인쇄하여 형성된다. 이때, 상기 프라이머층(300) 및 상기 회로 패턴층(400)을 롤투롤 공정으로 인쇄할 때에는 열처리가 병행되고, 상기 절연층(600)을 롤투롤 공정으로 인쇄할 때에는 그 절연 물질이 열경화성 수지인지 자외선(UV) 경화성 수지인지에 따라 열처리 또는 자외선(UV) 경화처리가 병행될 수 있다. 또한, 상기 S400 단계에서의 상기 도금층(500)도 상기 롤투롤 공정 방식을 이용하여 연속적으로 도금 처리할 수 있다.
이와 같이, 상기 프라이머층(300), 상기 회로 패턴층(400), 상기 도금층(500) 및 상기 절연층(600)을 롤투롤 공정을 적용하여 연속적으로 생산함으로써, 생산속도 증가, 재료 소모량 절감 및 취급 용이 등의 생산성 향상을 기대할 수 있을 뿐만 아니라, 상기의 롤투롤 공정의 특성 상 그 장비가 본 발명의 배경 기술에서 설명한 에칭 장비보다 상대적으로 매우 저렴하기 때문에 전체적인 공정 비용을 상당히 절감할 수 있는 효과도 기대할 수 있다.
이어서, 상기 절연층(600)으로부터 상기 일부가 노출된 도금층(500) 상에 상기 엘이디 칩(800)들을 실장한다(S600). 구체적으로, 상기 엘이디 칩(800)들은 상기 도금층(500) 상에 SMT 방식을 이용하여 솔더링함으로써 실장될 수 있다. 이때, 상기 솔더링이 보다 잘 이루어지도록 상기 도금층(500)의 상기 엘이디 칩(800)들이 실장되는 부위에는 예비 솔더를 미리 도포하여 상기 솔더링의 젖음성을 향상시킬 수 있다.
이어서, 상기 베이스(200)의 이면에 방열 기재를 접합하여 상기 방열층(700)을 형성한다(S700). 이는, 상기 엘이디 칩(800)들로부터 광과 같이 발생되는 비교적 높은 온도의 열을 외부로 방열시켜 이 열에 의해 상기 엘이디 칩(800)들의 구동에 불량이 발생되는 것을 방지하기 위해서이다. 이때, 상기 베이스(200)가 방열성이 우수한 폴리부틸렌테레프탈레이트 필름으로 이루어져 있을 경우, 상기 방열층(700)은 필요에 따라 제거될 수 있다.
또한, 상기 방열 기재는 상기 베이스(200)의 플레서블한 특성을 그대로 유지하기 위하여 플렉서블한 금속 박판을 포함할 수 있다. 이에, 상기 방열 기재는 방열성이 우수한 알루미늄 박판을 포함하는 것이 바람직하다. 이와 달리, 상기 방열층(700)은 세라믹 중 방열성이 우수한 물질을 상기 베이스(200)의 이면에 용사 코팅하여 형성될 수도 있다. 또한, 상기 방열층(700)은 그 방열 특성을 안정하게 유지하기 위하여 알루미늄판으로 제작된 히트싱크(heat sink)를 그대로 접합할 수도 있다.
한편, 상기 S700 단계를 진행하기 전에, 상기 엘이디 칩(800)들이 실장된 상태인 어레이 모듈(100)은 상기의 설명에서와 같이 상기 S200, S300, S400 및 S500의 단계들이 모두 롤투롤 공정을 적용하여 진행되기 때문에, 그 활용 용도에 따라 다양한 사이즈로 절단하는 공정이 추가로 진행될 수 있다. 이때, 본 발명의 어레이 모듈(100)이 플렉서블한 특징을 가지므로, 상기 절단하는 공정에서의 그 절단 힘에 의해 상기 프라이머층(300), 상기 회로 패턴층(400), 상기 도금층(500) 및 상기 절연층(600)에 크랙이 발생되는 것이 방지될 수 있다. 이에 따라, 상기의 크랙 발생에 의한 상기 엘이디 칩(800)들의 내전압이 떨어져서 이들이 정상적인 휘도로 구동하지 못하는 것을 방지할 수 있다.
또한, 본 실시예에서는 상기 방열층(700)을 형성하는 S700 단계 이전에 상기 절단 공정을 수행하는 것으로 설명하였지만, 상기 방열층(700)이 플렉서블한 재질로 이루어져 있을 경우 필요에 따라 상기 절단 공정은 상기 S700 단계 이후에 진행될 수도 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 엘이디 칩 어레이 모듈 200 : 베이스
300 : 프라이머층 400 : 회로 패턴층
500 : 도금층 600 : 절연층
700 : 엘이디 칩

Claims (19)

  1. 베이스 상에 접착 물질을 인쇄하여 프라이머층을 형성하는 단계;
    상기 프라이머층 상에 도전 물질을 일정한 패턴을 따라 인쇄하여 회로 패턴층을 형성하는 단계; 및
    상기 회로 패턴층 상에 다수의 엘이디(LED) 칩들을 실장하는 단계를 포함하는 엘이디 칩 어레이 모듈의 제조 방법.
  2. 제1항에 있어서, 상기 접착 물질은 에폭시(epoxy)계, 페놀(phenol)계 및 폴리이미드(poly imide)계 군으로부터 적어도 하나 선택된 단독 또한 혼합된 제1 물질과 에스테르(ester)계 및 우레탄(urethane)계 군으로부터 적어도 하나 선택된 단독 또는 혼합된 제2 물질이 혼합된 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  3. 제1항에 있어서, 상기 프라이머층은 3 내지 10㎛로 두께로 형성되는 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  4. 제1항에 있어서, 상기 베이스는 플렉서블한 폴리머 재질의 필름으로 이루어진 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  5. 제4항에 있어서, 상기 베이스는 폴리이미드(poly imide), 폴리부틸렌테레프탈레이트(polybutylen terephthalate), 폴리에틸렌테레프탈레이트(polyethylene terephthalate) 및 폴리에틸렌나프탈레이트(polyethylene naphthalate) 군으로부터 적어도 하나 선택된 단독 또는 혼합 물질을 포함하는 필름으로 이루어진 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  6. 제1항에 있어서, 상기 프라이머층을 형성하는 단계에서는 상기 접착 물질을 롤투롤(roll-to-roll) 공정에 따라 상기 베이스에 연속적으로 인쇄하여 상기 프라이머층을 형성하는 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  7. 제1항에 있어서, 상기 회로 패턴층을 형성하는 단계에서는 상기 도전 물질을 롤투롤(roll-to-roll) 공정에 따라 상기 프라이머층 상에 연속적으로 인쇄하여 상기 회로 패턴층을 형성하는 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  8. 제1항에 있어서, 상기 도전 물질은 비귀금속 분말의 도전성 입자를 갖는 페이스트 조성물을 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  9. 제8항에 있어서, 상기 회로 패턴층을 형성하는 단계 이후에,
    상기 회로 패턴층 상에 도금하여 도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  10. 제1항에 있어서, 상기 베이스의 이면에 방열 기재를 접합하여 방열층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  11. 제10항에 있어서, 상기 방열 기재는 플렉서블한 금속 박판을 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈의 제조 방법.
  12. 플렉서블한 폴리머 재질의 필름으로 이루어진 베이스;
    상기 베이스 상에 형성되며, 접착 물질로 이루어진 프라이머층; 및
    상기 프라이머층 상에 일정한 패턴을 따라 형성되고, 도전 물질로 이루어지며, 그 상에 다수의 엘이디(LED) 칩들이 실장되는 회로 패턴층을 포함하는 엘이디 어레이 모듈.
  13. 제12항에 있어서, 상기 접착 물질은 에폭시(epoxy)계, 페놀(phenol)계 및 폴리이미드(poly imide)계 군으로부터 적어도 하나 선택된 단독 또한 혼합된 제1 물질과 에스테르(ester)계 및 우레탄(urethane)계 군으로부터 적어도 하나 선택된 단독 또는 혼합된 제2 물질이 혼합된 것을 특징으로 하는 엘이디 칩 어레이 모듈.
  14. 제12항에 있어서, 상기 프라이머층은 3 내지 10㎛의 두께를 갖는 것을 특징으로 하는 엘이디 칩 어레이 모듈.
  15. 제12항에 있어서, 상기 베이스는 폴리이미드(poly imide), 폴리부틸렌테레프탈레이트(polybutylen terephthalate), 폴리에틸렌테레프탈레이트(polyethylene terephthalate) 및 폴리에틸렌나프탈레이트(polyethylene naphthalate) 군으로부터 적어도 하나 선택된 단독 또는 혼합 물질을 포함하는 필름으로 이루어진 것을 특징으로 하는 엘이디 칩 어레이 모듈
  16. 제12항에 있어서, 상기 도전 물질은 비귀금속 분말의 도전성 입자를 갖는 페이스트 조성물을 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈.
  17. 제16항에 있어서, 상기 회로 패턴층 상에 형성된 도금층을 더 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈.
  18. 제12항에 있어서, 상기 베이스의 이면에 접합된 방열층을 더 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈.
  19. 제18항에 있어서, 상기 방열층은 플렉서블한 금속 박판을 포함하는 것을 특징으로 하는 엘이디 칩 어레이 모듈.
KR1020130028401A 2013-03-18 2013-03-18 엘이디 칩 어레이 모듈 및 이의 제조 방법 KR20140114091A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130028401A KR20140114091A (ko) 2013-03-18 2013-03-18 엘이디 칩 어레이 모듈 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130028401A KR20140114091A (ko) 2013-03-18 2013-03-18 엘이디 칩 어레이 모듈 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140114091A true KR20140114091A (ko) 2014-09-26

Family

ID=51757986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130028401A KR20140114091A (ko) 2013-03-18 2013-03-18 엘이디 칩 어레이 모듈 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20140114091A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016137155A1 (ko) * 2015-02-24 2016-09-01 송인실 플렉시블 조명 패널
CN110024139A (zh) * 2017-07-06 2019-07-16 欧司朗光电半导体有限公司 用于制造光电子部件的方法及光电子部件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016137155A1 (ko) * 2015-02-24 2016-09-01 송인실 플렉시블 조명 패널
CN110024139A (zh) * 2017-07-06 2019-07-16 欧司朗光电半导体有限公司 用于制造光电子部件的方法及光电子部件

Similar Documents

Publication Publication Date Title
JP5533183B2 (ja) Ｌｅｄ光源装置及びその製造方法
KR101062935B1 (ko) 발광체용 회로기판의 제조방법, 발광체용 회로기판 전구체,발광체용 회로기판, 및 발광체
KR101303595B1 (ko) 방열 인쇄회로기판, 방열 인쇄회로기판 제조방법, 방열 인쇄회로기판을 포함하는 백라이트 유닛 및 액정표시장치
US8836204B2 (en) Organic EL illumination device
JP2011228602A (ja) Ｌｅｄ発光装置およびその製造方法
WO2009116457A1 (ja) 発光素子搭載用配線基板及び発光装置
JP2011040715A (ja) Ｌｅｄ実装基板およびその製造方法
JP2009231584A (ja) Ｌｅｄ基板の製造方法およびｌｅｄ基板
US20100096746A1 (en) Package module structure of compound semiconductor devices and fabricating method thereof
CN1274173A (zh) 载带及载带型半导体装置的制造方法
US20170223827A1 (en) Film-like printed circuit board, and method for producing the same
EP3288350B1 (en) Flexible light engine with bus bars and interconnectors
CN111328192A (zh) 加法制造玻璃基板pcb板及led显示器的方法
JP2010500779A (ja) デバイスチップキャリア、モジュールおよびその製造方法
JP2012234857A (ja) セラミックス回路基板及びそれを用いたモジュール
KR20140114091A (ko) 엘이디 칩 어레이 모듈 및 이의 제조 방법
JP5165913B2 (ja) バックライトユニット及びその製造方法
KR100963092B1 (ko) 외장, 방열판 및 인쇄회로를 일체화한 엘이디 조명 및 제조 방법
CN113299603A (zh) 背板结构的制作方法、背板结构、显示面板及显示装置
CN1663037A (zh) Cof薄膜输送带及其制造方法
CN101728370A (zh) 化合物半导体元件的封装模块结构及其制造方法
TWI711193B (zh) Ｌｅｄ元件用基板、ｌｅｄ構裝模組、及使用該等而得之ｌｅｄ顯示裝置
KR20190085349A (ko) 엘이디 다이 본딩용 접착제 조성물
JP2008159671A (ja) プリント配線基板および電子装置
TW201414376A (zh) 具散熱器之配線板、具散熱器之零件構裝配線板、及該等的製造方法（二）

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination