KR20140113439A - 디바이스 기능에 대한 액세스를 제공하기 위한 장치, 시스템 및 방법 - Google Patents
디바이스 기능에 대한 액세스를 제공하기 위한 장치, 시스템 및 방법 Download PDFInfo
- Publication number
- KR20140113439A KR20140113439A KR1020140029341A KR20140029341A KR20140113439A KR 20140113439 A KR20140113439 A KR 20140113439A KR 1020140029341 A KR1020140029341 A KR 1020140029341A KR 20140029341 A KR20140029341 A KR 20140029341A KR 20140113439 A KR20140113439 A KR 20140113439A
- Authority
- KR
- South Korea
- Prior art keywords
- function
- data structure
- software process
- status data
- access
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Stored Programmes (AREA)
Abstract
입출력(I/O) 디바이스를 이용하여 기능에 대한 액세스를 제공하기 위한 기술들 및 메커니즘들이 제공된다. 일 실시예에서, I/O 디바이스를 포함하는 컴퓨터 시스템의 메인 메모리는 기능에 대한 액세스를 위해 기능과 상황을 연관시키는 기능-상황 데이터 구조를 저장한다. I/O 디바이스는 기능을 제공하기 위한 I/O 디바이스에 대한 구성을 저장한다. 다른 실시예에서, 소프트웨어 프로세스는 기능에 액세스하기 위해 기능-상황 데이터 구조와 정보를 교환한다. I/O 디바이스는 기능-상황 데이터 구조와 구성 데이터 구조의 서로에 대한 동기화를 수행하며, 기능-상황 데이터 구조는 I/O 디바이스와 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작한다.
Description
본 명세서에서 설명되는 실시예들은 컴퓨터 시스템 분야에 관한 것이다. 구체적으로, 소정 실시예들은 고속 점대점 상호접속 및 통신 아키텍처 분야에 관한 것이다.
컴퓨터 시스템들은 다수의 컴포넌트 및 요소를 포함한다. 종종, 컴포넌트들은 버스 또는 상호접속을 통해 결합된다. 주변 컴포넌트 상호접속(PCI(Peripheral Component Interconnect))은 산업 표준 아키텍처(ISA(Industry Standard Architecture)) 버스에 대한 대체물로서 1992년에 개발된 2세대 병렬 버스 아키텍처이다. PCI에서, 모든 디바이스들은 동일한 양방향 32비트(또는 64비트) 병렬 신호 경로를 공유한다. PCI 버스는 ISA 버스를 능가하는 다수의 장점들을 가져왔으며, 이들은 플러그-앤-플레이 동작을 포함한다. PCI 익스프레스(PCIe(PCI Express))는 PCI 버스를 대체하도록 설계된 3세대 범용 직렬 입출력(I/O(input/output)) 상호접속이다. PCIe는 버스라기보다는 레인(lane)들이라고 지칭되는 점대점 직렬 링크들 주위에 구축된다.
PCI/PCIe 아키텍처들에서, 소프트웨어는 시스템 하드웨어의 물리적 구조와 거의 평행한 버스/디바이스/기능(BDF) 데이터 구조들을 유지한다. PCI 및 PCIe의 플러그 앤 플레이 메커니즘들은 하드웨어 컴포넌트들(따라서, 이들의 기능)의 런타임(runtime) 삽입 또는 제거를 지원한다. 그러나, 그러한 메커니즘들은 플랫폼의 런타임 동작 동안 추가 또는 제거될 가능성이 없는 I/O 하드웨어의 동작에 관해서는 종종 최선이 아니다. 이러한 타입의 I/O 하드웨어는 제조 기술이 계속 통합을 지향함에 따라 점점 더 일반화되고 있으며, 이러한 통합에서는 중앙 처리 유닛(CPU) 또는 다른 중요한 플랫폼 로직을 위해 반도체 다이에 하드웨어 기능이 영구적으로 부속되거나, 심지어는 그 안에 통합된다.
디바이스 발견 및 구성을 위한 PCI/PCIe의 전통적인 디바이스/기능 모델은 하드웨어 자원들을 소프트웨어 활동들로 맵핑함에 있어서의 유연성 제공과 관련하여 한계를 갖는다. PCI 디바이스/기능 모델의 추가적인 문제점은 디바이스 발견 및 구성 기술들 및 메커니즘들이 비효율적이어서 슬립 상태 또는 다른 그러한 저전력 상태들로부터의 재시동 시간이 느리다는 점이다.
본 발명의 다양한 실시예들은 첨부 도면들에 한정이 아니라 예시적으로 도시되며, 도면들에서:
도 1은 일 실시예에 따른 입출력 기능에 대한 액세스를 제공하기 위한 시스템의 요소들을 나타내는 블록도이다.
도 2는 일 실시예에 따른 소프트웨어 프로세스에 의한 액세스를 위한 기능을 제공하기 위한 디바이스의 요소들을 나타내는 블록도이다.
도 3은 일 실시예에 따른 입출력 기능에 대한 액세스를 관리하기 위한 로직의 요소들을 나타내는 블록도이다.
도 4(a)는 일 실시예에 따른 입출력 디바이스의 구성 데이터의 요소들을 나타내는 블록도이다.
도 4(b)는 일 실시예에 따른 입출력 기능을 하나 이상의 상황(context)들과 연관시키기 위한 데이터 구조의 요소들을 나타내는 블록도이다.
도 5는 일 실시예에 따른 입출력 기능에 대한 액세스를 제공하기 위한 방법의 요소들을 나타내는 흐름도이다.
도 6은 일 실시예에 따른 입출력 기능에 대한 액세스를 관리하기 위한 방법의 요소들을 나타내는 흐름도이다.
도 7은 일 실시예에 따른 입출력 기능에 대한 액세스를 제공하기 위한 계층적 데이터 구조의 요소들을 나타내는 블록도이다.
도 8은 일 실시예에 따른 입출력 동작들을 수행하기 위한 컴퓨터 플랫폼의 요소들을 나타내는 블록도이다.
도 1은 일 실시예에 따른 입출력 기능에 대한 액세스를 제공하기 위한 시스템의 요소들을 나타내는 블록도이다.
도 2는 일 실시예에 따른 소프트웨어 프로세스에 의한 액세스를 위한 기능을 제공하기 위한 디바이스의 요소들을 나타내는 블록도이다.
도 3은 일 실시예에 따른 입출력 기능에 대한 액세스를 관리하기 위한 로직의 요소들을 나타내는 블록도이다.
도 4(a)는 일 실시예에 따른 입출력 디바이스의 구성 데이터의 요소들을 나타내는 블록도이다.
도 4(b)는 일 실시예에 따른 입출력 기능을 하나 이상의 상황(context)들과 연관시키기 위한 데이터 구조의 요소들을 나타내는 블록도이다.
도 5는 일 실시예에 따른 입출력 기능에 대한 액세스를 제공하기 위한 방법의 요소들을 나타내는 흐름도이다.
도 6은 일 실시예에 따른 입출력 기능에 대한 액세스를 관리하기 위한 방법의 요소들을 나타내는 흐름도이다.
도 7은 일 실시예에 따른 입출력 기능에 대한 액세스를 제공하기 위한 계층적 데이터 구조의 요소들을 나타내는 블록도이다.
도 8은 일 실시예에 따른 입출력 동작들을 수행하기 위한 컴퓨터 플랫폼의 요소들을 나타내는 블록도이다.
본 명세서에서 설명되는 실시예들은 소프트웨어 프로세스에 의한 기능에 대한 액세스를 허가하거나 제한하거나 특화하는 하나 이상의 상황들에 기능을 연관시키기 위한 메커니즘들 또는 기술들을 다양하게 제공한다. 기능과 하나 이상의 상황들의 그러한 연관성은 본 명세서에서 "기능-상황(function-context)" 또는 "FuncText"로서 다양하게 지칭된다.
일 실시예에서, 기능과 상황이 서로 연관되는 인스턴스(본 명세서에서 "기능-상황 인스턴스(function-context instance)"로서 지칭됨)는 기능과 상황이 서로 연관되는 것을 정의하기 위해 정보가 생성, 통신 또는 결정되는 인스턴스를 포함할 수 있다. 예를 들어, 기능-상황 인스턴스는 기능과 상황이 서로 연관되는 것을 식별하기 위한 메인 메모리 내의 데이터의 등록 또는 기타 저장이거나 이를 포함할 수 있다. 정의된 연관성에 기초하여, 하나 이상의 메커니즘들은 연관된 상황에 따라 기능의 이용을 허가하도록(그리고/또는 기능의 이용을 제한하도록) 동작할 수 있다. 기능은 FuncText(FT) 인스턴스와 무관하지만 동시적인 일부 대체 메커니즘(들)에 의해 상이하게 액세스될 수 있다.
일 실시예에서, 예를 들어 호스트에 의해 DRAM 또는 기타 메인 메모리 내에 유지되는 FuncText 데이터 구조는 기능의 수행을 위한 실제 디바이스 상태 및/또는 원하는 디바이스 상태를 기술하는 데이터를 저장한다. 그러한 디바이스 상태 정보는 디바이스 상태를 구현하는 디바이스에 의해 그리고/또는 그러한 디바이스에 의해 제공되는 기능에 액세스하는 소프트웨어 프로세스에 의해 FuncText 데이터 구조로 그리고/또는 그로부터 다양하게 전송될 수 있다. 그러한 교환들은 FuncText 데이터 구조로 하여금 메인 메모리에서 디바이스와 소프트웨어 프로세스를 서로 인터페이스하기 위한 레지스터 레벨 인터페이스로서 동작하게 할 수 있다. 일 실시예에서, 인터페이스는 (예를 들어, 임의의 가상 기계 모니터, 게스트 OS 등을 포함하는) 호스트 OS의 일부 또는 모든 다른 소프트웨어 프로세스들과 무관하다.
도 1은 일 실시예에 따른 기능 액세스를 제공하기 위한 FuncText 특징들을 포함하는 컴퓨터 시스템(100)의 요소들을 나타낸다. 컴퓨터 시스템(100)은 예를 들어 CPU 또는 기타 호스트 프로세서를 포함하는 프로세서(102)와 칩셋(104) 사이에서 정보를 통신하기 위한 프로세서 시스템 버스(프론트 사이드 버스(FSB))(103)를 포함할 수 있다. 프로세서(102)는 시스템(100)의 호스트 프로세서로서 동작하기 위한 단일 코어 프로세서 또는 다중 코어 칩 멀티프로세서(CMP)를 포함할 수 있다. 일 실시예에서는, 칩셋(104)의 일부 또는 전부가 프로세서(102) 내에 통합되어, 시스템 온 칩을 제공할 수 있다.
칩셋(104)은 프로세서(102)와 시스템(100)의 하나 이상의 I/O 디바이스들 사이에서 통신들을 교환하기 위한 회로 로직을 포함할 수 있으며, 예를 들어 그러한 회로 로직은 PCI 및/또는 PCIe 통신 사양들에 따라 루트 컴플렉스(root complex)로서 동작한다. 예를 들어, 칩셋(104)은 그러한 하나 이상의 I/O 디바이스들에 직접 또는 각각의 상호접속들을 통해 간접적으로 다양하게 결합되는, 예를 들어 메모리 제어기 허브, I/O 제어기 허브 등을 포함하는 하나 이상의 허브 디바이스들(도시되지 않음)을 포함할 수 있다.
한정이 아니라 예로서, 칩셋(104)은 점대점 상호접속(107)을 통해 메인 메모리(140)에 그리고 점대점 상호접속(112)을 통해 I/O 디바이스(120)에 결합될 수 있다. 일 실시예에서, 메인 메모리(140)는 랜덤 액세스 메모리(RAM), 동적 RAM(DRAM), 정적 RAM(SRAM), 동기 DRAM(SDRAM), 더블 데이터 레이트(DDR) SDRAM(DDR-SDRAM), 램버스 DRAM(RDRAM) 또는 데이터의 고속 버퍼링을 지원할 수 있는 임의의 디바이스를 포함할 수 있으나, 이에 한정되지 않는다. I/O 디바이스(120)는 오디오 제어기, 비디오 제어기, 네트워크 인터페이스 카드, 저장 제어기 등을 포함하지만 이에 한정되지 않는 임의의 다양한 데이터 교환 디바이스를 포함할 수 있다. 컴퓨터 시스템(100)은 컴퓨터 시스템(100)의 초기화를 수행하기 위한 기본 입출력 시스템(BIOS)(109)을 포함할 수 있는, "펌웨어 허브" 또는 FWH로서 동작하기 위한 비휘발성(예로서, 플래시) 메모리(116)를 더 포함할 수 있다.
대안 실시예에서, I/O 디바이스(120)는 하나 이상의 브리지들, 스위치들 또는 기타 중개 디바이스들을 통해 칩셋(104)에 결합될 수 있다. 소정 실시예들은 I/O 디바이스(120)와 칩셋(104)을 상호접속하는 점대점 링크들의 특정 수 또는 배열과 관련하여 한정되지 않는다. 추가로 또는 대안으로서, 칩셋(104)은 상이한 실시예들에 따라 임의의 다양한 하나 이상의 다른 I/O 디바이스들에 결합될 수 있다. 한정이 아니라 예로서, 시스템(100)은 스위치(108) 및 링크들(114-1, 114-2) 각각을 통해 링크(114-0)에 결합되는 I/O 디바이스들(110-1, 110-2)을 더 포함할 수 있다. 또한, 링크(114-0)는 스위치(108)를 칩셋(104)의 입출력 포트(106)에 결합할 수 있다.
일 실시예에서, 상호접속들(107, 112)은 공통 시스템 인터페이스(CSI), 주변 컴포넌트 상호접속(PCI) 익스프레스(PCIe) 또는 다른 유사한 점대점 상호접속을 포함하지만 이에 한정되지 않는 점대점 링크 프로토콜을 지원한다. 따라서, 일 실시예에서, 상호접속들(107, 112) 중 하나 또는 양자는 칩셋(104)과 I/O 디바이스(120) 및 메인 메모리(140) 중 하나 또는 양자 간의 양방향 통신을 허가하기 위해 PCI 익스프레스 기본 사양 개정 1.1에 의해 정의되는 것과 같은 점대점 링크를 제공할 수 있다. 일 실시예에서, 칩셋(104)은 링크들(107, 112)을 칩셋(104)의 링크 제어기들(도시되지 않음)에 결합하기 위한, 예를 들어 입출력 포트들(106) 중 일부 또는 전부를 포함하는 주변 컴포넌트 상호접속 PCIe 루트 포트들을 포함할 수 있다. 본 명세서에서 설명되는 실시예들 중 하나 이상은 PCIe와 관련하여 제공될 수 있지만, 이 분야의 기술자들은 본 명세서에서 설명되는 실시예들이 PCIe를 지원하는 점대점 링크로 한정되지 않으며, 따라서 다른 유사한 점대점 링크 프로토콜들에 적용될 수 있다는 것을 인식해야 한다.
전통적인 PCI 및 PCIe 아키텍처들에서, 일반적으로 I/O 디바이스들은 PCI 기능과 OS 드라이버 인스턴스 간의 일대일 맵핑으로 한정된다. FuncText 개념은 이러한 일대일 관계로부터의 일반화를 제공하며, 예를 들어 FuncText 인스턴스는 특정 소프트웨어 프로세스를 하나의 특정 하드웨어 자원에, 다수의 I/O 디바이스의 하드웨어 자원들의 풀(pool)에 그리고/또는 단일 I/O 디바이스의 하드웨어 자원들의 서브세트에 다양하게 대응시키는 데 사용될 수 있다.
일 실시예에 따른 예시적인 시나리오에서, 프로세서(102)는 기능에 액세스하는 소프트웨어 프로세스를 실행할 수 있으며, 예를 들어 소프트웨어 프로세스(130)는 기능을 수행하는 소정의 I/O 하드웨어와 통신들을 교환한다. 소프트웨어 프로세스(130)는 그러한 I/O 하드웨어에 대한 드라이버를 포함할 수 있지만, 소정 실시예들은 이와 관련하여 한정되지 않는다. 일 실시예에서, 소프트웨어 프로세스(130)의 실행은 메인 메모리(140)가 소프트웨어 프로세스(130)의 상태를 예를 들어 소프트웨어 상태(142)로서 유지하는 것을 포함한다. 메인 메모리(140)는 하나 이상의 FuncText 하드웨어 메커니즘들과 협력하여 소프트웨어 프로세스(130)에 의한 그러한 기능 액세스를 용이하게 하는 FuncText 데이터 구조(144)를 더 저장할 수 있다. 예컨대, FuncText 데이터 구조(144)는 소프트웨어 프로세스(130)가 기능에 액세스하기 위한 I/O 디바이스(120)의 실제 상태 및/또는 원하는 상태를 기술하는 데이터를 저장할 수 있다.
한정이 아니라 예로서, I/O 디바이스(120)는 I/O 디바이스(120)에 의한 특정 기능의 수행을 위해 구성을 저장하기 위한 구성 데이터(124)를 포함할 수 있다. I/O 디바이스(120)의 다른 로직(도시되지 않음)은 예를 들어 I/O 디바이스(120)가 104를 통해 기능에 대한 요청을 수신하는 것에 응답하여 구성 데이터(124) 내에 정의된 구성에 따라 기능을 수행할 수 있다.
예를 들어, 시스템(100)은 기능을 제공하는 디바이스와 기능에 액세스하는 소프트웨어 프로세스 간의 레지스터 레벨 인터페이스로서의 FT 데이터 구조(144)의 사용을 준비하기 위한 FuncText(FT) 관리기(150)를 예를 들어 칩셋(104) 내에 포함할 수 있다. 일 실시예에 따르면, 그러한 준비는 FT 관리기(150)가 FuncText 기능을 지원하기 위한 I/O 디바이스(120)의 능력을 식별하는 것에 응답할 수 있다.
일 실시예에서, FT 관리기는 메인 메모리(140) 내의 물리 위치 내에 FT 데이터 구조(144)를 생성하고/하거나, 런타임에 FT 데이터 구조(144) 내에 다양하게 데이터를 추가, 삭제 또는 변경하기 위한 동작들을 수행한다. 일 실시예에서, FT 관리기(150)는 I/O 디바이스(120)에 대한 참조 및/또는 소프트웨어 프로세스(130)에 대한 참조를 포함하도록 변경될 수 있다. 대안으로서 또는 추가로, FT 관리기(150)는 FT 데이터 구조(144)로부터 판독하고/하거나 그에 기록하는 데 사용하기 위해 FT 데이터 구조(144)에 대한 소정의 참조(예를 들어, 기본 어드레스, 포인터, 핸들 등)를 I/O 디바이스(120) 및/또는 소프트웨어 프로세스(130)로 직접 또는 간접적으로 통신할 수 있다.
소프트웨어 프로세스(130)에 의한 I/O 디바이스(120)의 기능에 대한 액세스는 I/O 디바이스(120)와 소프트웨어 프로세스(130)가 메인 메모리(140) 내의 레지스터 레벨 인터페이스로서의 FT 데이터 구조(144)를 통해 통신하는 것을 포함할 수 있다. 예를 들어, 소프트웨어 프로세스(130)는 FT 데이터 구조(144)와의 데이터의 교환을 지정하는 하나 이상의 명령어들을 실행할 수 있으며, I/O 디바이스(120)의 기능 액세스 로직(122)은 구성 데이터(124)와 FT 데이터 구조(144)를 다양하게 동기화할 수 있다. 예를 들어, 소프트웨어 프로세스(130)는 상이한 타입의 데이터를 FT 데이터 구조(144) 내의 상이한 위치들에 기록할 수 있으며, I/O 디바이스(120)는 FT 데이터 구조(144) 내의 그러한 상이한 위치들 각각과 구성 데이터(124) 내의 상이한 대응하는 위치를 다양하게 동기화할 수 있다.
도 2는 일 실시예에 따른 기능에 대한 액세스를 제공하기 위한 입출력(I/O) 디바이스(200)의 요소들을 나타낸다. I/O 디바이스(200)는 예를 들어 컴퓨터 시스템(100)의 하나 이상의 FuncText 메커니즘들을 지원하기 위한 메커니즘들을 포함할 수 있다. 일 실시예에서, I/O 디바이스(200)는 I/O 디바이스(120)의 특징들 중 일부 또는 전부를 포함한다.
I/O 디바이스(200)는 컴퓨터 플랫폼에서 동작하기 위한 회로를 포함할 수 있으며, 이는 예를 들어 하나 이상의 점대점 상호접속들을 통해 I/O 디바이스(200)를 컴퓨터 플랫폼의 칩셋과 결합하기 위한 인터페이스(210)를 포함한다. I/O 디바이스(200)는 PCI 또는 PCIe와 같은 통신 표준과 호환되는 통신들(205)을 인터페이스(210)를 통해 교환할 수 있다.
I/O 디바이스(200)는 예를 들어 인터페이스(210)를 통해 I/O 디바이스(200)와의 직접 또는 간접 통신에서의 소프트웨어 프로세스를 위해 하나 이상의 기능들을 수행할 수 있는 하드웨어(도시되지 않음)를 더 포함할 수 있다. 한정이 아니라 예로서, I/O 디바이스(200)는 기존의 PCI 버스, 디바이스, 기능 발견 규약들에 따라 식별될 수 있는 임의의 다양한 기능을 지원할 수 있다. 소정 실시예들은 FuncText 인스턴스에 의해 상황과 연관될 특정 타입의 I/O 기능과 관련하여 한정되지 않는다.
일 실시예에서, I/O 디바이스(200)는 적어도 하나의 그러한 기능에 대한 액세스를 제공하기 위해(그리고/또는 액세스를 제한하기 위해) 예를 들어 데이터, 제어 회로, 통신 회로 등을 포함하는 FuncText 메커니즘들을 더 포함한다. 한정이 아니라 예로서, I/O 디바이스(200)는 컴퓨터 플랫폼의 부트-업 시퀀스 동안 하나 이상의 동작들을 수행하기 위한 초기화 로직(230)을 포함할 수 있다. 일 실시예에서, 초기화 로직(230)은 I/O 디바이스(200)의 능력들을 식별하는 데 사용하기 위해 예를 들어 I/O 디바이스(200)의 제조자에 의해 사전 프로그래밍된 데이터를 저장하는 I/O 디바이스(200)의 저장소(235)(예를 들어, 비휘발성 메모리의 하나 이상의 레지스터들)를 포함하거나 그에 결합된다.
그러한 사전 프로그래밍된 데이터에 기초하여, 초기화 로직(230)은 I/O 디바이스(200)의 디바이스 타입, I/O 디바이스(200)가 수행할 수 있는 기능 및/또는 기능에 대한 액세스를 제공하기 위한 I/O 디바이스의 하나 이상의 FuncText 메커니즘들을 식별하기 위한 정보를 통신들(205) 내에서 전송할 수 있다. 초기화 로직(230)으로부터의 일부 또는 모든 그러한 정보는 예를 들어 부트-업 동안 컴퓨터 플랫폼의 BIOS 프로세스 또는 기타 디바이스/기능 발견 메커니즘으로 직접 또는 간접 통신될 수 있다.
추가로 또는 대안으로서, 초기화 로직(230)은 기능과 하나 이상의 상황들을 연관시키는 FuncText 인스턴스에 대한 FuncText 데이터 구조에 대한 참조(예로서, 어드레스, 포인터, 핸들 등)를 통신(205)을 통해 수신할 수 있다. 본 명세서에서 설명될 때, 그러한 참조는 호스트 측에서 FuncText 기능을 관리하기 위한 특수 회로 로직에 의해 제공될 수 있으며, 예를 들어 그러한 회로 로직은 컴퓨터 플랫폼의 칩셋에서 동작한다. 이어서, I/O 디바이스(200)는 소프트웨어에 기능에 대한 액세스를 제공하기 위해 그러한 FuncText 데이터 구조와 정보를 교환하기 위해 참조를 사용할 수 있다. 다른 실시예에서, I/O 디바이스(200)는 플랫폼의 런타임 동작 동안 그러한 FuncText 데이터 구조 참조(또는 대안적인 참조)를 수신할 수 있다.
일 실시예에서, I/O 디바이스(200)는 예시적인 구성 데이터(250)에 의해 표현되는 하나 이상의 데이터 구조들 내에 기능에 대한 액세스를 제공하기 위한 I/O 디바이스(200)에 대한 구성을 저장하기 위한 추가적인 메모리를 포함한다. 구성 데이터(250)는 예를 들어 플랫폼 칩셋을 통해 (예로서, OS로부터) 제공된 데이터, 메인 메모리로부터 I/O 디바이스(200)에 의해 검색된 데이터 및/또는 저장소(235)로부터 복사된 데이터를 포함할 수 있다. 대안으로서 또는 추가로, 구성 데이터(250)는 플랫폼 부트-업 동안 제공된 정보 및/또는 플랫폼의 런타임 동작 동안 제공된 정보를 포함할 수 있다.
일 실시예에서, 구성 데이터(250)는 전통적인 PCIe 디바이스의 구성 공간 내의 정보의 타입들 중 일부 또는 전부를 포함한다. 예를 들어, 그러한 정보는 PCIe 타입 0 헤더 정보를 포함할 수 있으며, 일 실시예에서 PCI 및/또는 PCIe에 의해 지원되는 하나 이상의 타입의 능력 정보를 더 포함할 수 있다. 한정이 아니라 예로서, 구성 데이터(250)의 데이터 구조는 PCI 전력 관리 능력 레지스터들, 메시지 시그널링 인터럽트(MSI) 능력 레지스터들 및/또는 능력 데이터 또는 기타 기능 상황 정보를 저장하기 위한 임의의 다양한 추가적인 또는 대안적인 레지스터들을 포함할 수 있다.
I/O 디바이스(200)는 소프트웨어 프로세스에 의한 기능 액세스를 용이하게 하기 위해 구성 데이터(250) 내의 일부 또는 모든 정보를 유지하기 위한 하드웨어, 펌웨어 및/또는 실행 소프트웨어의 임의의 다양한 조합들을 포함하는 일관성 엔진(240)을 더 포함할 수 있다. 예를 들어, 상이한 실시예들에 따르면, 일관성 엔진(240)은 주문형 집적 회로(ASIC), 상태 기계, 마이크로컨트롤러, 마이크로프로세서, 프로세서 및/또는 임의의 다양한 다른 회로 로직을 포함할 수 있다. 구성 데이터(250)를 유지하는 것은 일관성 엔진(240)이 메인 메모리 내의 FuncText 데이터 구조와 통신들을 교환하는 것을 포함할 수 있다. 예를 들어, 일관성 엔진(240)은 소프트웨어 프로세스가 FuncText 데이터 구조에 기록한 데이터로 구성 데이터(250)를 갱신하기 위해 동기화 프로세스를 수행할 수 있다. 대안으로서 또는 추가로, 동기화 프로세스는 예를 들어 소프트웨어 프로세스에 의해 FuncText 데이터 구조로부터 후속적으로 판독되는 데이터를 포함하는 구성 데이터(250)로부터의 데이터로 FuncText 데이터 구조를 갱신할 수 있다. 그러한 동기화는 메인 메모리 내의 FuncText 데이터 구조와 구성 데이터(250) 사이의 일관성을 제공할 수 있으며, 예를 들어 소정 시점에 그들은 등가적인, 일치하는 또는 일관된 각각의 정보를 저장한다.
도 3은 소프트웨어 프로세스에 대한 I/O 기능 액세스의 제공을 관리하기 위한 일 실시예에 따른 FuncText 관리기(300)의 요소들을 나타낸다. 일 실시예에서, FT 관리기(300)는 예를 들어 소프트웨어 프로세스에 의해 액세스될 기능을 구현하는 I/O 디바이스(200)의 특징들 중 일부 또는 전부를 포함하는, 소프트웨어 프로세스와 디바이스 간의 통신들을 용이하게 한다. 예를 들어, FT 관리기(300)는 FT 관리기(150)의 특징들 중 일부 또는 전부를 포함할 수 있다.
FT 관리기(300)는 하나 이상의 각각의 점대점 상호접속들을 통해 FT 관리기(300)를 컴퓨터 플랫폼의 메인 메모리와 그리고/또는 하나 이상의 I/O 디바이스들과 결합하기 위한, 예시적인 인터페이스(310)에 의해 표현되는 하나 이상의 인터페이스들을 포함할 수 있다. 대안으로서, FT 관리기(300)는 그러한 하나 이상의 인터페이스를 포함하는 장치 내에 통합될 수 있다. 일 실시예에서, FT 관리기(300)는 PCI 또는 PCIe와 같은 통신 표준과 호환되는 통신들(305)을 인터페이스(310)를 통해 교환한다.
통신들(305)은 I/O 기능이 어떻게 액세스되어야 하는지에 대한 관리를 다양하게 제공할 수 있다. 예를 들어, FT 관리기(300)의 할당 관리 로직(320)은 메인 메모리 내에 그리고/또는 기능을 수행하는 I/O 디바이스 내에 하나 이상의 데이터 구조들을 생성하거나 구성하기 위한 명령들을 발하기 위한 회로를 포함할 수 있다. 대안으로서 또는 추가로, 할당 관리 로직(320)은 FuncText 인스턴스와 이 FuncText 인스턴스의 기능을 수행하는 I/O 디바이스 하드웨어를 연관시키기 위한 통신들을 발할 수 있다. 한정이 아니라 예로서, 할당 관리 로직(320)은 특정 FuncText 인스턴스에 대한 FuncText 데이터 구조 내에 기능을 수행하는 I/O 디바이스에 대한 참조를 저장할 수 있다.
일 실시예에서, 할당 관리 로직(320)은 예를 들어 FuncText 데이터 구조를 동기화하거나 그에 액세스함에 있어서의 후속 사용을 위해 FuncText 데이터 구조에 대한 참조를 I/O 디바이스 및/또는 소프트웨어 프로세스에 제공할 수 있다. 할당 관리 로직(320)은 또한, 기능에 액세스하는 소프트웨어 프로세스에 대해 I/O 디바이스를 명확하게 식별할 수 있지만, 소정 실시예들은 이와 관련하여 한정되지 않는다. 할당 관리 로직(300)은 I/O 디바이스가 FT 데이터 구조에 대한 변경을 통지받기 위한 하나 이상의 메커니즘들을 더 셋업할 수 있으며, I/O 디바이스의 구성 데이터와의 동기화는 그러한 통지에 기초할 수 있다. 예를 들어, 할당 관리 로직(320)은 하나 이상의 도어벨 레지스터들, 경량 통지(LN) 채널들 - PCI-SIG의 LN 프로토콜에 따른 것 등 - 및/또는 FT 데이터 구조에 대한 갱신들을 I/O 디바이스에 통지하기 위한 임의의 다양한 다른 수단을 직접 또는 간접적으로 구성할 수 있다. 일 실시예에서, 할당 관리 로직(320)은 컴퓨터 플랫폼의 런타임 동작 동안 하나 이상의 FuncText 데이터 구조들, FuncText 데이터 구조들, I/O 디바이스 참조들, 통지 메커니즘들 등을 다양하게 갱신하고, 삭제하고/하거나, 변경할 수 있다.
일 실시예에서, FT 관리기(300)는 FuncText 인스턴스에 의해 어느 특정 기능과 어느 특정 상황(들)이 서로 관련되는지를 식별하기 위한 로직을 더 포함한다. 예를 들어, FT 관리기(300)의 상황 관리 로직(330)은 예를 들어 PCI 및/또는 PCIe의 전통적인 디바이스/기능 발견 메커니즘들에 기초하여 컴퓨터 플랫폼의 하나 이상의 I/O 디바이스들에서 기능의 이용 가능성을 검출할 수 있다. 상황 관리 로직(330)은 그러한 하나 이상의 I/O 디바이스들 중 일부 또는 전부가 기능에 대한 액세스를 제공하기 위한 FT 기반 메커니즘들을 지원한다는 것을 더 검출할 수 있다.
일 실시예에서, 상황 관리 로직(330)은 - 예를 들어 기능을 제공하는 특정 I/O 디바이스로부터 - 적어도 그 특정 I/O 디바이스의 경우에 요구되는 하나 이상의 상황들을 식별하는 정보를 수신할 수 있다. 대안으로서 또는 추가로, 상황 관리 로직(330)은 적어도 기능에 액세스하는 소프트웨어 프로세스에 관련하여 요구되는 하나 이상의 상황들을 식별하는 정보를 호스트 OS 또는 다른 소스로부터 수신할 수 있다. 일 실시예에서, 상황 관리 로직(330)에 제공되는 정보는 컴퓨터 플랫폼에 의해 부과되는 다른 제약들에 기초하는 하나 이상의 상황들을 식별할 수 있다. 한정이 아니라 예로서, 그러한 제약들은 플랫폼의 통신 대역폭, 처리 사이클들, 저장 능력 및/또는 임의의 다양한 다른 한정된 자원들에 대한 임의의 다양한 서비스 품질 요구들 및/또는 자원 할당 제약들을 포함할 수 있다. 소정 실시예들에서, 기능과 연관될 일부 또는 모든 상황들은 예를 들어 호스트 OS, 전용 자원 관리 및/또는 QoS 실시 하드웨어 메커니즘들 등으로부터 상황 관리 로직(330)에 연역적 정보로서 제공된다. 상황 관리 로직(330)은 컴퓨터 플랫폼의 런타임 동작 동안 기능과 상황의 연관성을 다양하게 갱신, 삭제 및/또는 변경하기 위해 FuncText 데이터 구조 및/또는 I/O 디바이스 데이터 구조 내의 정보를 변경할 수 있다.
FT 기반 기능 액세스를 구현하기 위한 데이터 구조들 및 회로 로직은 다수의 FuncText 인스턴스들 간의 계층적 관계를 관리하기 위한 메커니즘들을 포함할 수 있다. 예를 들어, 본 명세서에서 설명되는 바와 같이, 제1 FuncText 데이터 구조는 소정의 다른 FuncText 데이터 구조가 그 제1 FuncText 데이터 구조에 대해 자식 FuncText 데이터 구조인지 또는 부모 FuncText 데이터 구조인지를 지시하는 정보를 저장할 수 있다. 그러한 실시예에서, FT 관리자(300)는 그러한 계층적 관계를 생성, 삭제, 변경 또는 관리하기 위해 런타임 동작들을 수행하기 위한 계층 구조 관리 로직(340)을 더 포함할 수 있다. 소정의 다른 실시예들에서, FT 관리기(300)는 계층적 FuncText 관계들에 대한 그러한 지원을 제공하지 않는다. 하나 이상의 계층적 관계들이 다른 에이전트의 OS로부터 계층 구조 관리 로직(340)에 대해 연역적 정보로서 지정될 수 있다. 일 실시예에서, 계층 구조 관리 로직(340)은 컴퓨터 플랫폼의 런타임 동작 동안 FuncText 데이터 구조들 간의 계층적 관계들을 다양하게 갱신, 삭제 및/또는 변경하기 위해 하나 이상의 FuncText 데이터 구조들 내의 정보를 변경할 수 있다.
도 4(a)는 일 실시예에 따른 I/O 디바이스의 데이터 저장소 내에 저장된 구성 데이터(400)의 요소들을 나타낸다. 구성 데이터(400)는 예를 들어 I/O 디바이스(120)의 하나 이상의 FuncText 능력들을 갖는 I/O 디바이스 내에 저장될 수 있다. 일 실시예에서, 구성 데이터(400)는 구성 데이터(250) 내의 정보의 일부 또는 전부를 저장한다.
구성 데이터(400)는, PCI 타입 0 구성 공간 헤더와 호환되고, 일 실시예에서는 그러한 헤더로서 서빙할 수 있는 데이터 구조를 포함할 수 있다. 예를 들어, 구성 데이터(400)는 디바이스 모델의 식별자를 저장하기 위한 디바이스 식별자(ID) 레지스터(402), 디바이스의 판매자에 할당된 식별자를 저장하기 위한 판매자 ID 레지스터(404), 소정의 에러들이 발생하였는지의 지시를 저장하기 위한 상태 레지스터(406) 및 다양하게 인에이블/디스에이블되는 특징들을 나타내는 비트 마스크를 저장하기 위한 명령 레지스터(408)를 포함할 수 있다. 구성 데이터(400)는 디바이스의 기능 분류를 저장하기 위한 클래스 코드 레지스터(410), 디바이스에 대한 개정 식별자를 저장하기 위한 개정 ID(412) 및 디바이스에 의해 사용되는 메모리 어드레스들, 어드레스 오프셋들 등을 저장하기 위한 다양한 기본 어드레스 레지스터들(414)을 더 저장할 수 있다. 일 실시예에서, 구성 데이터(400)는 디바이스가 PCI/PCIe 상호접속에 얼마나 자주 액세스하는 것이 필요한지의 지시를 저장하기 위한 레지스터 Max_Lat(416), 디바이스에 의해 요구되는 버스트 주기 길이를 지정하기 위한 레지스터 Min_Gnt(418), 디바이스가 사용하는 인터럽트 핀을 지정하기 위한 레지스터 Int Pin(420) 및 디바이스의 인터럽트 핀이 접속되는 입력 라인을 지정하기 위한 레지스터 Int Line(422)을 더 저장한다. 구성 데이터(400) 내의 정보의 내용들 및 배열들은 일 구현을 예시할 뿐이며, 소정 실시예들에 대한 한정이 아닐 수 있다.
도 4(b)는 일 실시예에 따른 FT 데이터 구조(440)의 요소들을 나타내며, FT 데이터 구조(440)는 I/O 디바이스 및 I/O 디바이스에 의해 제공되는 기능에 액세스하는 소프트웨어 프로세스에 대한 레지스터 레벨 인터페이스로서 서빙하기 위해 메인 메모리 내에 저장된다. 일 실시예에서, FT 데이터 구조(440)는 소프트웨어 프로세스가 구성 데이터(250)의 정보와 같은 정보에 액세스하기 위한 하드웨어 인터페이스를 제공한다. 예를 들어, FT 데이터 구조(440)는 FT 데이터 구조(144)의 특징들 중 일부 또는 전부를 포함할 수 있다.
일 실시예에서, 440은 FuncText 인스턴스의 기능과의 연관을 위한 FuncText 인스턴스의 상황을 식별하거나 지시하는 정보를 저장하기 위한 메인 보디(460)를 포함한다. 한정이 아니라 예로서, 메인 보디(460)는 예를 들어 구성 데이터(400)의 특징들의 일부 또는 전부를 포함하는 PCI 타입 0 헤더(462)를 포함할 수 있다. 일 실시예에서, PCI 타입 0 헤더(462)는 주어진 시간에 기능을 구현하는 I/O 디바이스의 PCI 타입 0 헤더에 대응한다. 소프트웨어 프로세스에 기능에 대한 액세스를 제공하는 것은 그러한 I/O 디바이스가 메인 메모리에 액세스하여 PCI 타입 0 헤더(462)와 그의 로컬 PCI 타입 0 헤더를 서로 동기화하는 것을 포함할 수 있다. 메인 보디(460)는 능력 데이터(464)를 저장하기 위한 하나 이상의 추가적인 레지스터를 포함할 수 있지만, 소정 실시예들은 이와 관련하여 한정되지 않는다. 예를 들어, 메인 보디(460)는 PCI 전력 관리 능력 레지스터들, 메시지 시그널링 인터럽트(MSI) 능력 레지스터들, PCIe 레지스터들 및/또는 능력 데이터를 저장하기 위한 임의의 다양한 추가적인 또는 대안적인 레지스터들 중 하나 이상을 더 포함할 수 있다. 그러한 능력 정보의 일 버전이 I/O 디바이스 내에 국지적으로, 예를 들어 FT 데이터 구조(440)와 다양하게 동기화될 구성 데이터(400)로서 더 저장될 수 있다.
FT 데이터 구조(440)는 I/O 기능에 대한 액세스를 제공하기 위한 FT 데이터 구조(440)의 인식 및/또는 사용을 위한 FT 헤더(450)를 더 포함할 수 있다. 예를 들어, FT 헤더(450) 내의 정보는 소프트웨어 프로세스와 I/O 디바이스의 FT 고유 하드웨어 간의 레지스터 레벨 인터페이스로서의 FT 데이터 구조(440)의 사용을 용이하게 할 수 있다. FT 헤더(450)는 FT 데이터 구조(440)에 의해 표현되는 FuncText 인스턴스를 이용하여 기능에 액세스할 수 있는 소프트웨어 프로세스의 지시를 저장하기 위한, 예시적인 드라이버 ID 필드(452)에 의해 표현되는 필드를 포함할 수 있다. 일 실시예에서, 그러한 소프트웨어 프로세스는 I/O 디바이스의 하드웨어 자원들을 구동하기 위한 드라이버 프로세스일 수 있다. 드라이버 ID 필드(452) 내의 정보는 판매자 제공 디바이스 드라이버가 사용되는 경우에 판매자 ID 및/또는 디바이스 ID를 포함할 수 있거나 이들에 기초할 수 있다. 대안으로서, 그러한 정보는 범용 OS 드라이버가 사용되는 경우에 클래스 코드, 서브-클래스 및/또는 프로그래밍 인터페이스 정보에 대한 PCI-SIG(Peripheral Component Interconnect Special Interest Group) 정의들을 포함하거나 이들에 기초할 수 있다.
FT 헤더(450)는 FuncText 인스턴스의 기능을 수행하는 I/O 디바이스에 대한 임의의 참조를 저장하기 위한, 예시적인 BDF 참조 필드(454)에 의해 표현되는 다른 필드를 포함할 수 있다. BDF 참조 필드(454) 내의 정보는 특정 버스, 디바이스, 기능 트리플릿(triplet)을 위한 I/O 디바이스 하드웨어에 대한 포인터를 포함할 수 있다. 본 명세서에서 설명되는 바와 같이, BDF 참조 필드(454)는 예를 들어 FT 데이터 구조(440)가 FuncText 데이터 구조들의 계층 구조 중 하나인 실시예들에서 널(NULL) 포인터 정보를 저장하도록 구성될 수 있다.
도 5는 일 실시예에 따른 I/O 디바이스가 기능에 대한 액세스를 제공하기 위한 방법(500)의 요소들을 나타낸다. 방법(500)은 예를 들어 I/O 디바이스(200)의 특징들의 일부 또는 전부를 포함하는 디바이스에 의해 수행될 수 있다.
방법(500)은 510에서 I/O 디바이스의 구성 데이터 구조 내에 기능에 대한 구성을 저장하는 단계를 포함할 수 있다. 510에서 저장된 구성은 I/O 디바이스가 기능에 대한 액세스를 제공하는 상황이거나, 이를 포함하거나, 이를 지시할 수 있다. 구성은 예를 들어 PCI 타입 0 헤더에서 발견되는 타입의 구성 공간 정보를 포함할 수 있다. 대안으로서 또는 추가로, 상이한 실시예들에 따르면, 구성 정보는 전력 관리 능력 레지스터 정보, MSI 레지스터 정보 및/또는 임의의 다양한 다른 타입의 구성들을 포함할 수 있다.
일 실시예에서, 방법(500)은 520에서 소프트웨어 프로세스에 기능에 대한 액세스를 제공하는 단계를 더 포함한다. 소프트웨어 프로세스는 I/O 디바이스에 대한 드라이버일 수 있지만, 소정 실시예들은 이와 관련하여 한정되지 않는다. 소프트웨어 프로세스는 I/O 디바이스에 결합된 프로세서 및 메인 메모리를 이용하여 실행될 수 있으며, 메인 메모리는 기능-상황 데이터 구조를 저장한다. 520에서 기능에 대한 액세스를 제공하는 것은 기능-상황 데이터 구조와 구성 데이터 구조를 서로 동기화하는 것을 포함할 수 있다. 예를 들어, I/O 디바이스는 컴퓨터 플랫폼의 런타임 실행 동안 FuncText 데이터 구조에 대한 참조(예로서, 포인터, 기본 어드레스, 핸들 등)를 수신할 수 있으며, 동기화는 수신된 FuncText 데이터 구조에 대한 참조에 기초한다. I/O 디바이스는 경량 통지 통신에 응답하여 또는 대안으로서 FuncText 데이터 구조에 대응하는 도어벨 레지스터에 대한 액세스에 응답하여 FuncText 데이터 구조에 액세스할 수 있다. 일 실시예에서, 메인 메모리는 FuncText 데이터 구조 및 제2 FuncText 데이터 구조를 포함하는 FuncText 데이터 구조의 계층 구조를 저장하며, 소프트웨어 프로세스는 FuncText 제2 데이터 구조 내의 정보에 기초하여 FuncText 데이터 구조에 액세스한다.
일 실시예에서, 소프트웨어 프로세스는 기능에 대한 액세스를 위해 기능-상황 데이터 구조와 정보를 교환하며, 기능-상황 데이터 구조는 I/O 디바이스와 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작한다. 예를 들어, 소프트웨어 프로세스에 의한 기능에 대한 액세스는 소프트웨어 프로세스와 FuncText 데이터 구조 간의 교환을 포함할 수 있으며, 이는 호스트 OS와 함께 실행될 수 있는 임의의 다른 소프트웨어 프로세스와 무관하게 실행된다.
도 6은 일 실시예에 따른 디바이스가 기능에 대한 액세스를 관리하기 위한 방법(600)의 요소들을 나타낸다. 방법(600)은 예를 들어 FT 관리기(300)의 특징들의 일부 또는 전부를 포함하는 디바이스에 의해 수행될 수 있다.
방법(600)은 610에서 디바이스에 결합된 메인 메모리의 기능-상황 데이터 구조에 액세스하는 단계를 포함할 수 있으며, 이는 기능-상황 데이터 구조를 이용하여 기능과 상황의 연관성을 정의하는 것을 포함한다. 방법(600)을 수행하는 디바이스는 I/O 디바이스에 더 결합될 수 있다. 소프트웨어 프로세스는 디바이스에 결합된 메인 메모리 및 호스트 프로세서를 이용하여 실행될 수 있다.
일 실시예에서, 방법(600)은 620에서 I/O 디바이스 또는 소프트웨어 프로세스에 기능-상황 데이터 구조에 대한 참조를 제공하는 단계를 더 포함하며, 참조에 기초하여, I/O 디바이스는 소프트웨어 프로세스에 기능에 대한 액세스를 제공하며, 액세스는 상황에 따른다. 소프트웨어 프로세스는 기능에 대한 액세스를 위해 기능-상황 데이터 구조와 정보를 교환할 수 있으며, 기능-상황 데이터 구조는 I/O 디바이스와 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작한다.
컴퓨터 플랫폼의 런타임 동작 동안, 방법(600)을 수행하는 디바이스는 또한 FuncText 데이터 구조에 I/O 디바이스에 대한 참조를 기록할 수 있다. 그러한 기록은 FuncText 인스턴스를 기능에 대한 액세스를 제공하기 위한 제1 I/O 디바이스와 연관되는 것으로부터 기능에 대한 액세스를 제공하기 위한 제2 I/O 디바이스와 연관되는 것으로 변경할 수 있다. 대안으로서 또는 추가로, 방법(600)을 수행하는 디바이스는 컴퓨터 플랫폼의 런타임 동작 동안 FuncText 데이터 구조에 액세스하여, FuncText 데이터 구조를 제1 상황과 기능의 연관성을 정의하는 것으로부터 제2 상황과 기능의 연관성을 정의하는 것으로 변경할 수 있다. 일 실시예에서, 디바이스는 FuncText 데이터 구조에 액세스하여, 메인 메모리 내에 FuncText 데이터 구조들의 계층 구조를 정의할 수 있으며, FuncText 데이터 구조들의 계층 구조는 FuncText 데이터 구조를 포함한다.
도 7은 일 실시예에 따른 I/O 기능들에 대한 액세스를 제공하기 위한 메인 메모리 내의 FuncText 데이터 구조들의 계층 구조(700)의 요소들을 나타낸다. 계층 구조(700)는 예를 들어 소프트웨어 프로세스가 각각의 I/O 기능에 액세스하도록 하나 이상의 레지스터 레벨 인터페이스들 각각을 제공하기 위해 메인 메모리(140) 내에 저장될 수 있다.
계층 구조(700)의 FT 데이터 구조들은 예를 들어 I/O 디바이스에 대한 FuncText 인스턴스의 연관성을 변경하기 위해, 기능과 상황 서로 간의 연관성을 변경하기 위해, FuncText 데이터 구조들 간의 계층적 관계를 변경하기 위해, 기타 등등을 위해 컴퓨터 플랫폼의 런타임 동작 동안 FuncText 관리 로직에 의해 다양하게 변경될 수 있다. 일 실시예에 따른 예시적인 시나리오에서, 계층 구조(700)는 다양한 각각의 FuncText 인스턴스들에 대한 FT 데이터 구조들(710, 720, 730)을 포함한다. 도시된 바와 같이, FT 데이터 구조들(720, 730)은 FT 데이터 구조(710)의 자식들이다. 일 실시예에서, FT 데이터 구조들(710, 720, 730)은 예를 들어 FT 헤더(450)의 하나 이상의 특징들을 다양하게 포함할 수 있는 각각의 FT 헤더들(712, 722, 732)을 포함한다. 한정이 아니라 예로서, FT 헤더들(712, 722, 732) 각각은 각각의 드라이버 식별자 정보, 및 기능을 구현하는 각각의 디바이스에 대한, 예를 들어 BDF 포인터를 포함하는 임의의 참조를 저장할 수 있다.
대안으로서 또는 추가로, FT 데이터 구조들(710, 720, 730) 각각은 예를 들어 메인 보디(460)의 하나 이상의 특징들을 다양하게 포함하는 각각의 메인 보디들(714, 724, 734)을 포함할 수 있다. 도 7에 도시된 바와 같이, FT 데이터 구조들(710, 720, 730)의 메인 보디들(714, 724, 734)은 PCI 타입 0 헤더 정보, 전력 관리 능력 정보, MSI 능력 정보, PCIe 능력 정보 또는 I/O 하드웨어의 원하는 또는 실제 정보를 기술하는 임의의 다양한 추가적인 또는 대안적인 타입의 데이터를 다양하게 저장할 수 있다.
I/O 디바이스의 그리고/또는 FuncText 관리기의 FT 회로 로직은 계층 구조(700)에 액세스하여, I/O 자원들을 동적으로 할당할 수 있다. 한정이 아니라 예로서, 사용자는 인터넷과 같은 소정의 원격 소스로부터의 오디오 콘텐츠에 대한 애플리케이션을 런칭할 수 있다. 이어서, 애플리케이션은 호스트 OS가 스트리밍되는 데이터를 디코딩하고 제공하기 위한 I/O 자원들을 할당할 것을 요청할 수 있다.
그러한 요청에 응답하여, 호스트 OS 및 오디오 드라이버/서브시스템은 그러한 오디오 콘텐츠를 재생하기 위해 FuncText에 대한 FT 데이터 구조(710)를 메인 메모리 내에 설정할 수 있다. FT 데이터 구조(710)는 본질적으로 그리고 저절로 계층 구조(700)의 다른 FuncText 데이터 구조들에 의해 I/O 하드웨어와 단지 간접적으로 연관될 수 있다. 예를 들어, FT 헤더(712)는 널 포인터를 저장하는 BDF 참조 필드를 포함할 수 있으며, 이는 FT 데이터 구조(710)가 계층 구조(700)의 다른 FT 데이터 구조들에서 식별되는 하드웨어 자원들의 로직적 그룹핑을 나타낸다는 것을 지시한다.
일 실시예에서, FT 데이터 구조들(720, 730)이 또한 2개의 하위 FuncText들에 대해 메인 메모리 내에 설정될 수 있다. FT 헤더들(712, 722, 732) 각각은 자식 FuncText 데이터 구조들의 각각의 수 및/또는 부모 FuncText 데이터 구조들의 각각의 수를 식별할 수 있다. 대안으로서 또는 추가로, FT 헤더(712)는 그의 각각의 자식 FT 데이터 구조들(720, 730)에 대한 포인터들을 포함할 수 있다. 다른 실시예에서, FT 헤더들(722, 732)은 각각의 부모 FT 데이터 구조들(710)에 대한 역 포인터들(도시되지 않음)을 다양하게 포함할 수 있다.
FT 데이터 구조(720)는 예를 들어 컴퓨터 플랫폼 내에 통합된 스피커들에 대한 하드웨어 오디오 제어기(740)에 대한 액세스를 소프트웨어에 제공할 수 있다. 더욱이, FuncText 데이터 구조(730)는 사용자의 홈 네트워크를 통해 접속되는 스피커들로 백 채널(back channel) 오디오를 스트리밍하는 NIC(750)에 대한 액세스를 소프트웨어에 제공할 수 있다. 사용자에 의한 애플리케이션의 종료시, FuncText들(710, 720, 730)의 일부 또는 전부가 런타임 동안 할당 해제될 수 있고, 그들 각각의 하드웨어 자원들이 자유로워질 수 있다.
이제, 도 8을 참조하면, 일 실시예에 따른 시스템(800)의 블록도가 도시되어 있다. 도 8에 도시된 바와 같이, 멀티프로세서 시스템(800)은 점대점(P-P) 상호접속 시스템이며, P-P 상호접속(850)을 통해 결합된 제1 프로세서(870) 및 제2 프로세서(880)를 포함한다. 프로세서들(870, 880) 각각은 프로세서의 소정 버전일 수 있다. 2개의 프로세서(870, 880)를 갖는 것으로 도시되지만, 본 발명의 범위는 그에 한정되지 않는다는 것을 이해해야 한다. 다른 실시예들에서는, 임의의 다양한 하나 이상의 추가적인 또는 대안적인 프로세서들이 시스템(800) 내에 존재할 수 있다.
프로세서들(870, 880)은 각각 통합 메모리 제어기 유닛들(872, 882)을 포함하는 것으로 도시된다. 프로세서(870)는 또한 그의 버스 제어기 유닛들의 일부로서 P-P 인터페이스들(876, 878)을 포함할 수 있으며, 유사하게 제2 프로세서(880)는 P-P 인터페이스들(886, 888)을 포함한다. 프로세서들(870, 880)은 P-P 인터페이스 회로들(878, 888)을 이용하여 P-P 인터페이스(850)를 통해 정보를 교환할 수 있다. 도 8에 도시된 바와 같이, IMC들(872, 882)은 각각의 프로세서들에 국지적으로 부착된 메인 메모리의 부분들일 수 있는 각각의 메모리들, 즉 메모리(832) 및 메모리(834)에 프로세서들을 결합한다. 일 실시예에서, 메모리들(832, 834) 중 하나 또는 양자는 I/O 기능에 대한 액세스를 소프트웨어에 제공하기 위한 하나 이상의 FuncText 데이터 구조들을 저장한다.
프로세서들(870, 880)은 각각 점대점 인터페이스 회로들(876, 894, 886, 898)을 이용하여 개별 P-P 인터페이스들(852, 854)을 통해 칩셋(890)과 정보를 교환할 수 있다. 칩셋(890)은 또한 고성능 그래픽 상호접속(839)을 따라 인터페이스 회로(892)를 통해 고성능 그래픽 회로(838)와 정보를 교환할 수 있다. 칩셋(890)은 인터페이스(896)를 통해 제1 버스(816)에 결합될 수 있다. 일 실시예에서, 제1 버스(816)는 주변 컴포넌트 상호접속(PCI) 버스, 또는 PCI 익스프레스 버스 또는 다른 3세대 I/O 상호접속 버스와 같은 버스일 수 있지만, 본 발명의 범위는 이에 한정되지 않는다.
도 8에 도시된 바와 같이, 다양한 I/O 디바이스들(814)이 제1 버스(816)에 결합될 수 있고/있거나, 버스 브리지(818)가 제1 버스(816)를 제2 버스(8200에 결합할 수 있다. 하나 이상의 그러한 I/O 디바이스들(814)은 구성 데이터를 다양하게 저장할 수 있으며, 소프트웨어가 메인 메모리 내의 FuncText 데이터 구조를 통해 기능에 액세스하기 위한 기능 액세스 회로를 포함할 수 있다. 일 실시예에서, 제2 버스(820)는 로우 핀 카운트(low pin count; LPC) 버스를 포함한다. 예를 들어 키보드 및/또는 마우스(822), 통신 디바이스들(827), 및 일 실시예에서 명령어들/코드 및 데이터(830)를 종종 포함하는 디스크 드라이브 또는 기타 대용량 저장 디바이스와 같은 저장 유닛(828)을 포함하는 임의의 다양한 디바이스들이 제2 버스(820)에 결합될 수 있다. 또한, 오디오 I/O(824)가 제2 버스(820)에 결합되는 것으로 도시된다. 다른 아키텍처들이 가능하며, 포함되는 컴포넌트들 및 상호접속 아키텍처들이 변한다는 점에 유의한다. 예를 들어, 도 8의 점대점 아키텍처 대신에, 시스템은 멀티-드롭 버스 또는 다른 그러한 아키텍처를 구현할 수 있다.
시스템(800)은 집적 회로 및 그 집적 회로에 대한 하드웨어 인터페이스를 포함하는 디바이스를 포함할 수 있다. 한정이 아니라 예로서, 그러한 디바이스는 프로세서(870), 프로세서(880), 칩셋(890)의 패키지(도시되지 않음), 메모리(832), 메모리(834) 및/또는 시스템(800)의 임의의 다양한 다른 컴포넌트들을 포함할 수 있다.
I/O 디바이스의 기능에 액세스하기 위한 기술들 및 아키텍처들이 본 명세서에서 설명된다. 위의 설명에서는, 설명의 목적으로, 소정 실시예들의 충분한 이해를 제공하기 위해 다양한 특정 상세들이 설명된다. 그러나, 소정 실시예들은 이러한 특정 상세 없이도 실시될 수 있다는 것이 이 분야의 기술자에게 명백할 것이다. 다른 예들에서, 설명을 불명확하게 하지 않기 위해 구조들 및 디바이스들이 블록도 형태로 도시된다.
명세서에서 "하나의 실시예" 또는 "일 실시예"에 대한 지칭은 그 실시예와 관련하여 설명되는 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예 내에 포함된다는 것을 의미한다. 명세서의 다양한 곳들에서의 "일 실시예에서"라는 문구의 출현들은 모두가 반드시 동일 실시예를 지칭하지는 않는다.
본 상세한 설명의 일부 부분들은 컴퓨터 메모리 내의 데이터 비트들에 대한 동작들의 알고리즘들 및 심벌 표현들과 관련하여 제공된다. 이러한 알고리즘 설명들 및 표현들은 컴퓨팅 기술 분야의 기술자들에 의해 그들의 작업의 내용을 그 분야의 다른 기술자들에게 가장 효과적으로 전달하기 위해 사용되는 수단이다. 여기서 그리고 일반적으로 알고리즘은 원하는 결과를 유도하는 단계들의 자기 모순 없는 시퀀스인 것으로 이해된다. 단계들은 물리적인 양들의 물리적 조작들을 필요로 하는 것들이다. 일반적으로, 반드시 그렇지는 않지만, 이러한 양들은 저장, 전송, 결합, 비교, 아니면 조작될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 때로는 주로 일반적인 사용의 이유로, 이러한 신호들을 비트들, 값들, 요소들, 심벌들, 문자들, 용어들, 숫자들 등으로 지칭하는 것이 편리한 것으로 입증되었다.
그러나, 이들 및 유사한 용어들 모두는 적절한 물리적 양들과 연관되어야 하며, 이러한 양들에 적용되는 편리한 라벨들일 뿐이라는 것을 기억해야 한다. 구체적으로 달리 언급되지 않는 한, 본 설명으로부터 명백한 바와 같이, 설명 전반에서 "처리" 또는 "컴퓨팅" 또는 "계산" 또는 "결정" 또는 "표시" 등과 같은 용어들을 사용하는 설명들은 컴퓨터 시스템의 레지스터들 및 메모리들 내에 물리적(전자적) 양들로서 표현되는 데이터를 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 그러한 정보 저장, 전송 또는 표시 디바이스들 내에 물리적 양들로서 유사하게 표현되는 다른 데이터로 조작 및 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 액션 및 프로세스들을 지칭한다는 것을 이해한다.
소정 실시예들은 본 발명의 동작들을 수행하기 위한 장치와도 관련된다. 이러한 장치는 필요한 목적을 위해 특별히 구성될 수 있거나, 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 그러한 컴퓨터 프로그램은 플로피 디스크, 광 디스크, CD-ROM 및 광자기 디스크를 포함하는 임의 타입의 디스크, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 예를 들어 동적 RAM(DRAM), EPROM, EEPROM, 자기 또는 광학 카드, 또는 전자 정보를 저장하는 데 적합하고 컴퓨터 시스템 버스에 결합되는 임의의 타입의 매체와 같은, 그러나 이에 한정되지 않는 컴퓨터 판독 가능 저장 매체 내에 저장될 수 있다.
본 명세서에서 제공되는 알고리즘들 및 디스플레이들은 어떠한 특정 컴퓨터 또는 다른 장치와도 본질적으로 관련되지는 않는다. 다양한 범용 시스템들이 본 가르침에 따른 프로그램들과 함께 사용될 수 있거나, 필요한 방법 단계들을 수행하도록 더 특수화된 장치를 구성하는 것이 필요한 것으로 입증될 수 있다. 다양한 이러한 시스템들의 필요한 구조는 본 설명으로부터 명백할 것이다. 게다가, 소정 실시예들은 임의의 특정 프로그래밍 언어와 관련하여 설명되지 않는다. 본 명세서에서 설명되는 바와 같은 실시예들의 가르침을 구현하기 위해 다양한 프로그래밍 언어들이 사용될 수 있다는 것을 알 것이다.
본 명세서에서 설명된 것 외에도, 본 발명의 개시된 실시예들 및 구현들의 범위로부터 벗어나지 않으면서 그들에 대해 다양한 변경들이 이루어질 수 있다. 따라서, 본 명세서에서의 예시들 및 예들은 한정이 아니라 예시적인 것으로 해석되어야 한다. 본 발명의 범위는 오직 다음의 청구범위를 참조하여 판단되어야 한다.
Claims (27)
- 입출력(I/O(input/output)) 디바이스로서,
기능에 대한 구성(a configuration for a function)을 포함하는 구성 데이터 구조를 저장하는 메모리와,
상기 기능에 대한 액세스를 소프트웨어 프로세스에 제공하는 회로를 포함하는 일관성 엔진(coherency engine)을 포함하되,
상기 일관성 엔진은 기능-상황(context) 데이터 구조와 상기 구성 데이터 구조의 서로에 대한 동기화를 수행하고, 상기 기능-상황 데이터 구조는 상기 I/O 디바이스와 상기 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작하는
I/O 디바이스.
- 제1항에 있어서,
상기 일관성 엔진은 또한 컴퓨터 플랫폼의 런타임(runtime) 실행 동안 상기 기능-상황 데이터 구조에 대한 참조를 수신하고, 상기 일관성 엔진은 상기 기능-상황 데이터 구조에 기초하여 상기 동기화를 수행하는
I/O 디바이스.
- 제1항에 있어서,
상기 소프트웨어 프로세스는 상기 I/O 디바이스에 대한 드라이버인
I/O 디바이스.
- 제1항에 있어서,
상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 교환은 호스트 OS와 함께 실행되는 임의의 다른 소프트웨어 프로세스와 무관하게 수행되고, 상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 상기 교환은 상기 소프트웨어 프로세스가 상기 기능에 액세스하기 위한 것인
I/O 디바이스.
- 제1항에 있어서,
상기 I/O 디바이스는 경량(lightweight) 통지 통신에 응답하여 상기 기능-상황 데이터 구조에 액세스하는
I/O 디바이스.
- 제1항에 있어서,
상기 I/O 디바이스는 상기 기능-상황 데이터 구조에 대응하는 도어벨(doorbell) 레지스터에 대한 액세스에 응답하여 상기 기능-상황 데이터 구조에 액세스하는
I/O 디바이스.
- 제1항에 있어서,
기능-상황 데이터 구조의 계층 구조는 상기 기능-상황 데이터 구조 및 제2 기능-상황 데이터 구조를 포함하고, 상기 소프트웨어 프로세스는 상기 제2 기능-상황 데이터 구조 내의 정보에 기초하여 상기 기능-상황 데이터 구조에 액세스하는
I/O 디바이스.
- 입출력(I/O) 디바이스에서의 방법으로서,
상기 I/O 디바이스의 구성 데이터 구조 내에 기능에 대한 구성을 저장하는 단계와,
상기 기능에 대한 액세스를 소프트웨어 프로세스에 제공하는 단계를 포함하되,
상기 소프트웨어 프로세스는 상기 I/O 디바이스에 결합된 프로세서 및 메인 메모리를 이용하여 실행되고, 상기 메인 메모리는 기능-상황 데이터 구조를 저장하고, 상기 기능에 대한 상기 액세스를 제공하는 상기 단계는 상기 기능-상황 데이터 구조와 상기 구성 데이터 구조를 서로 동기화하는 단계를 포함하고, 상기 소프트웨어 프로세스는 상기 기능에 대한 상기 액세스를 위해 상기 기능-상황 데이터 구조와 정보를 교환하고, 상기 기능-상황 데이터 구조는 상기 I/O 디바이스와 상기 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작하는
방법.
- 제8항에 있어서,
컴퓨터 플랫폼의 런타임 실행 동안 상기 기능-상황 데이터 구조에 대한 참조를 수신하는 단계를 더 포함하고,
상기 동기화는 상기 기능-상황 데이터 구조에 대한 상기 수신된 참조에 기초하는
방법.
- 제8항에 있어서,
상기 소프트웨어 프로세스는 상기 I/O 디바이스에 대한 드라이버인
방법.
- 제8항에 있어서,
상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 교환은 호스트 OS와 함께 실행되는 임의의 다른 소프트웨어 프로세스와 무관하게 수행되고, 상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 상기 교환은 상기 소프트웨어 프로세스가 상기 기능에 액세스하기 위한 것인
방법.
- 제8항에 있어서,
상기 I/O 디바이스는 경량 통지 통신에 응답하여 상기 기능-상황 데이터 구조에 액세스하는
방법.
- 제8항에 있어서,
상기 I/O 디바이스는 상기 기능-상황 데이터 구조에 대응하는 도어벨 레지스터에 대한 액세스에 응답하여 상기 기능-상황 데이터 구조에 액세스하는
방법.
- 제8항에 있어서,
상기 메인 메모리는 상기 기능-상황 데이터 구조 및 제2 기능-상황 데이터 구조를 포함하는 기능-상황 데이터 구조의 계층 구조를 저장하고, 상기 소프트웨어 프로세스는 상기 제2 기능-상황 데이터 구조 내의 정보에 기초하여 상기 기능-상황 데이터 구조에 액세스하는
방법.
- 기능-상황 관리기를 호스트 프로세서, 메인 메모리 및 I/O 디바이스에 결합하기 위한 하나 이상의 인터페이스 - 상기 호스트 프로세서 및 상기 메인 메모리는 소프트웨어 프로세스를 실행함 - 와,
상기 하나 이상의 인터페이스를 통해 상기 메인 메모리의 기능-상황 데이터 구조에 액세스하기 위한 회로를 포함하는 상황 관리 로직 - 상기 상황 관리 로직은 상기 기능-상황 데이터 구조와 함께 기능과 상황의 연관성을 정의함 - 과,
상기 기능-상황 데이터 구조에 대한 참조를 상기 I/O 디바이스 또는 상기 소프트웨어 프로세스에 제공하기 위한 회로를 포함하는 할당 관리 로직을 포함하되,
상기 참조에 기초하여, 상기 I/O 디바이스는 상기 기능에 대한 액세스를 상기 소프트웨어 프로세스에 제공하고, 상기 액세스는 상기 상황에 따르고, 상기 소프트웨어 프로세스는 상기 기능에 대한 상기 액세스를 위해 상기 기능-상황 데이터 구조와 정보를 교환하고, 상기 기능-상황 데이터 구조는 상기 I/O 디바이스와 상기 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작하는
디바이스.
- 제15항에 있어서,
컴퓨터 플랫폼의 런타임 동작 동안, 상기 할당 관리 로직은 또한 I/O 디바이스에 대한 참조를 상기 기능-상황 데이터 구조에 기록하고, 상기 할당 관리 로직은 기능-상황 인스턴스를 상기 기능에 대한 액세스를 제공하기 위한 제1 I/O 디바이스와 연관되는 것으로부터 상기 기능에 대한 액세스를 제공하기 위한 제2 I/O 디바이스와 연관되는 것으로 변경하는
디바이스.
- 제15항에 있어서,
컴퓨터 플랫폼의 런타임 동작 동안, 상기 할당 관리 로직은 상기 기능-상황 데이터 구조에 액세스하여, 상기 기능-상황 데이터 구조를 제1 상황과 상기 기능의 연관성을 정의하는 것으로부터 제2 상황과 상기 기능의 연관성을 정의하는 것으로 변경하는
디바이스.
- 제15항에 있어서,
상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 교환은 호스트 OS와 함께 실행되는 임의의 다른 소프트웨어 프로세스와 무관하게 수행되고, 상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 상기 교환은 상기 소프트웨어 프로세스가 상기 기능에 액세스하기 위한 것인
디바이스.
- 제15항에 있어서,
상기 I/O 디바이스는 상기 기능-상황 데이터 구조와 상기 I/O 디바이스의 구성 데이터 구조의 서로에 대한 동기화를 수행하는
디바이스.
- 제15항에 있어서,
상기 기능-상황 데이터 구조에 액세스하여 상기 메인 메모리 내에 기능-상황 데이터 구조들의 계층 구조를 정의하기 위한 계층 구조 관리 로직을 더 포함하고, 기능-상황 데이터 구조들의 상기 계층 구조는 상기 기능-상황 데이터 구조를 포함하는
디바이스.
- 디바이스에서의 방법으로서,
상기 디바이스에 결합된 메인 메모리의 기능-상황 데이터 구조에 액세스하는 단계 - 상기 단계는 상기 기능-상황 데이터 구조를 이용하여 기능과 상황의 연관성을 정의하는 단계를 포함하고, 소프트웨어 프로세스가 상기 메인 메모리 및 상기 디바이스에 결합된 호스트 프로세서를 이용하여 실행되고, 상기 디바이스는 I/O 디바이스에 더 결합됨 - 와,
상기 기능-상황 데이터 구조에 대한 참조를 상기 I/O 디바이스 또는 상기 소프트웨어 프로세스에 제공하는 단계를 포함하되,
상기 참조에 기초하여, 상기 I/O 디바이스는 상기 기능에 대한 액세스를 상기 소프트웨어 프로세스에 제공하고, 상기 액세스는 상기 상황에 따르고, 상기 소프트웨어 프로세스는 상기 기능에 대한 상기 액세스를 위해 상기 기능-상황 데이터 구조와 정보를 교환하고, 상기 기능-상황 데이터 구조는 상기 I/O 디바이스와 상기 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작하는
방법.
- 제21항에 있어서,
컴퓨터 플랫폼의 런타임 동작 동안, I/O 디바이스에 대한 참조를 상기 기능-상황 데이터 구조에 기록하는 단계와, 기능-상황 인스턴스를 상기 기능에 대한 액세스를 제공하기 위한 제1 I/O 디바이스와 연관되는 것으로부터 상기 기능에 대한 액세스를 제공하기 위한 제2 I/O 디바이스와 연관되는 것으로 변경하는 단계를 더 포함하는
방법.
- 제21항에 있어서,
컴퓨터 플랫폼의 런타임 동작 동안, 상기 기능-상황 데이터 구조에 액세스하여, 상기 기능-상황 데이터 구조를 제1 상황과 상기 기능의 연관성을 정의하는 것으로부터 제2 상황과 상기 기능의 연관성을 정의하는 것으로 변경하는 단계를 더 포함하는
방법.
- 제21항에 있어서,
상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 교환은 호스트 OS와 함께 실행되는 임의의 다른 소프트웨어 프로세스와 무관하게 수행되고, 상기 소프트웨어 프로세스와 상기 기능-상황 데이터 구조 간의 상기 교환은 상기 소프트웨어 프로세스가 상기 기능에 액세스하기 위한 것인
방법.
- 제21항에 있어서,
상기 I/O 디바이스는 상기 기능-상황 데이터 구조와 상기 I/O 디바이스의 구성 데이터 구조의 서로에 대한 동기화를 수행하는
방법.
- 제21항에 있어서,
상기 기능-상황 데이터 구조에 액세스하여 상기 메인 메모리 내에 기능-상황 데이터 구조들의 계층 구조를 정의하는 단계를 더 포함하고,
기능-상황 데이터 구조들의 상기 계층 구조는 상기 기능-상황 데이터 구조를 포함하는
방법.
- 명령어가 저장된 컴퓨터 판독 가능 저장 매체로서,
상기 명령어는 하나 이상의 처리 유닛에 의해 실행될 때, I/O 디바이스로 하여금,
상기 I/O 디바이스의 구성 데이터 구조 내에 기능에 대한 구성을 저장하는 단계와,
상기 기능에 대한 액세스를 소프트웨어 프로세스에 제공하는 단계를 포함하는 방법을 수행하게 하되,
상기 소프트웨어 프로세스는 상기 I/O 디바이스에 결합된 프로세서 및 메인 메모리를 이용하여 실행되고, 상기 메인 메모리는 기능-상황 데이터 구조를 저장하고, 상기 기능에 대한 상기 액세스를 제공하는 상기 단계는 상기 기능-상황 데이터 구조와 상기 구성 데이터 구조를 서로 동기화하는 단계를 포함하고, 상기 기능-상황 데이터 구조는 상기 I/O 디바이스와 상기 소프트웨어 프로세스를 서로 인터페이스하는 레지스터 레벨 인터페이스로서 동작하는
컴퓨터 판독 가능 저장 매체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/844,323 | 2013-03-15 | ||
| US13/844,323 US9026698B2 (en) | 2013-03-15 | 2013-03-15 | Apparatus, system and method for providing access to a device function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140113439A true KR20140113439A (ko) | 2014-09-24 |
| KR101575070B1 KR101575070B1 (ko) | 2015-12-07 |
Family
ID=50287878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140029341A KR101575070B1 (ko) | 2013-03-15 | 2014-03-13 | 디바이스 기능에 대한 액세스를 제공하기 위한 장치, 시스템 및 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9026698B2 (ko) |
| EP (1) | EP2778936B1 (ko) |
| KR (1) | KR101575070B1 (ko) |
| CN (1) | CN104050118B (ko) |
| BR (1) | BR102014006212A2 (ko) |
| TW (1) | TWI556110B (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220141679A (ko) * | 2021-04-13 | 2022-10-20 | 에스케이하이닉스 주식회사 | PCIe 인터페이스 시스템 및 그 동작 방법 |
| US11782497B2 (en) | 2021-06-01 | 2023-10-10 | SK Hynix Inc. | Peripheral component interconnect express (PCIE) interface device and method of operating the same |
| US11789658B2 (en) | 2021-04-13 | 2023-10-17 | SK Hynix Inc. | Peripheral component interconnect express (PCIe) interface system and method of operating the same |
| US11960424B2 (en) | 2021-04-13 | 2024-04-16 | SK Hynix Inc. | Peripheral component interconnect express (PCIe) interface device and method of operating the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016130114A1 (en) * | 2015-02-10 | 2016-08-18 | Hewlett Packard Enterprise Development Lp | Chipset reconfiguration based on device detection |
| WO2017031126A1 (en) * | 2015-08-17 | 2017-02-23 | Brocade Communications Systems, Inc. | Pci express connected network switch |
| US20180063205A1 (en) * | 2016-08-30 | 2018-03-01 | Augre Mixed Reality Technologies, Llc | Mixed reality collaboration |
| US10521388B2 (en) * | 2018-09-28 | 2019-12-31 | Intel Corporation | Multi-uplink device enumeration and management |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5515522A (en) * | 1994-02-24 | 1996-05-07 | Hewlett-Packard Company | Coherence index generation for use by an input/output adapter located outside of the processor to detect whether the updated version of data resides within the cache |
| US6128669A (en) * | 1997-09-30 | 2000-10-03 | Compaq Computer Corporation | System having a bridge with distributed burst engine to decouple input/output task from a processor |
| US6971034B2 (en) * | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
| ATE458222T1 (de) * | 2004-06-08 | 2010-03-15 | Freescale Semiconductor Inc | Aufrechterhaltung der cachespeicherkoherenz zum direkten zugriff (dma), abschluss einer aufgabe, zur synchronisierung |
| US8131670B2 (en) * | 2007-02-22 | 2012-03-06 | Microsoft Corporation | Techniques to cross-synchronize data |
| US7934033B2 (en) | 2008-03-25 | 2011-04-26 | Aprius, Inc. | PCI-express function proxy |
| US8103810B2 (en) | 2008-05-05 | 2012-01-24 | International Business Machines Corporation | Native and non-native I/O virtualization in a single adapter |
| US8627017B2 (en) * | 2008-12-30 | 2014-01-07 | Intel Corporation | Read and write monitoring attributes in transactional memory (TM) systems |
| US8176097B2 (en) * | 2009-01-02 | 2012-05-08 | International Business Machines Corporation | Maintaining data coherency within related multi-perspective user interfaces via session-less queries |
| TW201104470A (en) * | 2009-07-29 | 2011-02-01 | Tomtom Int Bv | Data storage system and method |
| US8683478B2 (en) | 2010-12-21 | 2014-03-25 | International Business Machines Corporation | Best fit mapping of self-virtualizing input/output device virtual functions for mobile logical partitions |
| US8645605B2 (en) | 2010-12-28 | 2014-02-04 | Plx Technology, Inc. | Sharing multiple virtual functions to a host using a pseudo physical function |
| US8527666B2 (en) | 2011-02-21 | 2013-09-03 | International Business Machines Corporation | Accessing a configuration space of a virtual function |
-
2013
- 2013-03-15 US US13/844,323 patent/US9026698B2/en not_active Expired - Fee Related
-
2014
- 2014-02-24 TW TW103106062A patent/TWI556110B/zh active
- 2014-03-11 EP EP14158781.6A patent/EP2778936B1/en active Active
- 2014-03-13 KR KR1020140029341A patent/KR101575070B1/ko active IP Right Grant
- 2014-03-14 CN CN201410095775.1A patent/CN104050118B/zh active Active
- 2014-03-14 BR BR102014006212A patent/BR102014006212A2/pt not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220141679A (ko) * | 2021-04-13 | 2022-10-20 | 에스케이하이닉스 주식회사 | PCIe 인터페이스 시스템 및 그 동작 방법 |
| US11789658B2 (en) | 2021-04-13 | 2023-10-17 | SK Hynix Inc. | Peripheral component interconnect express (PCIe) interface system and method of operating the same |
| US11960424B2 (en) | 2021-04-13 | 2024-04-16 | SK Hynix Inc. | Peripheral component interconnect express (PCIe) interface device and method of operating the same |
| US11782497B2 (en) | 2021-06-01 | 2023-10-10 | SK Hynix Inc. | Peripheral component interconnect express (PCIE) interface device and method of operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| BR102014006212A2 (pt) | 2015-10-13 |
| CN104050118B (zh) | 2017-12-26 |
| US20140281062A1 (en) | 2014-09-18 |
| KR101575070B1 (ko) | 2015-12-07 |
| EP2778936B1 (en) | 2016-07-20 |
| CN104050118A (zh) | 2014-09-17 |
| TWI556110B (zh) | 2016-11-01 |
| EP2778936A1 (en) | 2014-09-17 |
| TW201506631A (zh) | 2015-02-16 |
| US9026698B2 (en) | 2015-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101575070B1 (ko) | 디바이스 기능에 대한 액세스를 제공하기 위한 장치, 시스템 및 방법 | |
| US11768791B2 (en) | Flattening portal bridge | |
| US5682512A (en) | Use of deferred bus access for address translation in a shared memory clustered computer system | |
| TWI434181B (zh) | 電腦系統中溝通中斷之處理器中斷裝置、計算方法及電腦系統技術 | |
| JP6753412B2 (ja) | コンピュータ、デバイス割当管理方法及びプログラム | |
| US20130159686A1 (en) | Managing configuration and operation of an adapter as a virtual peripheral component interconnect root to expansion read-only memory emulation | |
| US8527666B2 (en) | Accessing a configuration space of a virtual function | |
| US20180189094A1 (en) | Virtual machine to host device bridging | |
| US10162780B2 (en) | PCI express switch and computer system using the same | |
| US10061707B2 (en) | Speculative enumeration of bus-device-function address space | |
| JP5209461B2 (ja) | 集積回路内のデバイス間のデータ転送 | |
| US10067900B2 (en) | Virtualized I/O device sharing within a distributed processing node system | |
| US11983136B2 (en) | PCIe device and operating method thereof | |
| TW201229742A (en) | Power-optimized interrupt delivery | |
| US11995019B2 (en) | PCIe device with changeable function types and operating method thereof | |
| US11928070B2 (en) | PCIe device | |
| US9875131B2 (en) | Virtual PCI device based hypervisor bypass using a bridge virtual machine | |
| CN115203110A (zh) | PCIe功能及其操作方法 | |
| TW201303789A (zh) | 具有高速傳輸功能之基板管理控制器及其傳輸方法 | |
| US20170286354A1 (en) | Separation of control and data plane functions in soc virtualized i/o device | |
| US20160103769A1 (en) | Processing device and method thereof | |
| US8527745B2 (en) | Input/output device including a host interface for processing function level reset requests and updating a timer value corresponding to a time until application hardware registers associated with the function level reset requests are available | |
| KR20180023543A (ko) | 시리얼 통신으로 메모리를 제공하기 위한 장치 및 방법 | |
| KR20230142095A (ko) | 인터페이스 디바이스 및 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181129 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191127 Year of fee payment: 5 |