KR20140111983A - 로우 프로파일 이미지 센서 - Google Patents
로우 프로파일 이미지 센서 Download PDFInfo
- Publication number
- KR20140111983A KR20140111983A KR1020140028499A KR20140028499A KR20140111983A KR 20140111983 A KR20140111983 A KR 20140111983A KR 1020140028499 A KR1020140028499 A KR 1020140028499A KR 20140028499 A KR20140028499 A KR 20140028499A KR 20140111983 A KR20140111983 A KR 20140111983A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- contact pads
- trench
- photodetectors
- conductive traces
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 178
- 238000000034 method Methods 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 235000011007 phosphoric acid Nutrition 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 241000699670 Mus sp. Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052573 porcelain Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 패키지는 대향하는 제1 및 제2 표면, 그들을 관통하여 연장되는 개구부, 회로층들, 및 제1 접촉 패드들을 갖는 호스트 기판을 포함한다. 적어도 부분적으로 상기 개구부에 마련되는 제2 기판은 대향하는 제1 및 제2 표면, 복수의 광검출기, 상기 제2 기판의 제1 표면에서 상기 광검출기들에 전기적으로 연결되는 제2 접촉 패드들, 상기 제2 기판의 상기 제1 표면 내로 형성되는 트렌치들, 및 상기 제2 접촉 패드들로부터 상기 트렌치들 내로 연장되는 도전성 트레이스를 구비한다. 제3 기판은 상기 제2 기판의 제1 표면에 탑재되는 제1 표면을 갖는다. 제3 기판은 상기 광검출기들 위에 위치하는, 상기 제3 기판의 상기 제1 표면 내로 형성되는 캐비티를 포함한다. 전기 커넥터들이 상기 제1 접촉 패드들과 상기 도정성 트레이스들을 연결시킨다. 렌즈 모듈이 광이 상기 제3 기판을 관통하여 상기 광검출기들로 포커싱되도록 상기 호스트 기판에 탑재된다.
Description
본 출원은 2013년 3월 12일 출원된 미국가출원 No. 61/778,267에 대한 우선권을 주장하고, 상기 출원은 참조로서 본 명세서에 포함된다.
본 발명은 마이크로전자 디바이스의 패키징에 관한 것으로, 보다 상세하게는 광학 반도체 디바이스의 패키징에 관한 것이다.
반도체 디바이스에 대한 추세는 소형 패키지들(오프 칩 신호 연결성(off chip signaling connectivity)을 제공하면서 그 칩을 보호함)로 패키지되는, 소형 집적 회로(IC) 디바이스(칩으로도 일컬어짐)이다. 일 예시로서 이미지 센서가 있으며, 그 이미지 센서는 입사광(incident light)을 전기 신호로 변환(양호한 공간 분해능(spatial resolution)으로 입사광의 강도(intensity) 및 색상 정보를 정확하게 반영함)하는 광검출기를 포함하는 IC 디바이스이다.
이미지 센서들을 위한 웨이퍼 레벨 패키징 솔루션들의 발전 뒤에는 다양한 구동력이 있다. 예들 들어, 감소된 폼 팩터(form factor, 즉 최고 용량/체적 비(capacity/volume ratio)를 달성하기 위해 증가된 밀도)는 공간 제한을 극복하고, 소형 카메라 모듈 솔루션들을 가능하게 한다. 증가된 전기 성능(electrical performance)은 보다 짧은 배선 길이로 달성될 수 있는데, 이는 전기 성능을 향상하여 디바이스 속도를 향상시키고, 칩 전력 소비를 강력하게 감소시킨다.
현재, 칩-온-보드(COB: Chip-On-Board, 베어 칩이 인쇄 회로 기판상에 직접 탑재됨) 및 쉘케이스 웨이퍼 레벨(Shellcase Wafer Level) CSP(웨이퍼가 두 장의 유리 사이에 적층됨)가 이미지 센서 모듈(예컨대, 모바일 디바이스 카메라, 광학 마우스 등)을 구축하기 위해 사용되는 주된 패키징 및 어셈블리 공정들이다. 그러나 더 높은 픽셀 이미지 센서들이 사용될수록, COB 및 쉘케이스 WLCSP 어셈블리가 점점 더 어려워지는데, 그 이유는 어셈블리 제한, 크기 제한(보다 로우 프로파일 디바이스에 대한 요구), 수율 문제들(yield problem), 및 8 및 12 인치 이미지 센서 웨이퍼들을 패키징하기 위한 선행(up-front)의 설비 투자에 있다. 추가적으로, 표준 WLP 패키지들은 팬-인(fan-in) 패키지인데, 칩 영역이 패키지 영역과 동일하며 따라서 I/O 접속부의 개수를 제한한다.
비용 효율이 높고 단순한 구조물을 사용하는 로우 프로파일 패키징 솔루션을 제공하는 개선된 패키지 및 패키징 기술이 필요하다.
이미지 센서 패키지는 호스트 기판 어셈블리(host substrate assembly)와 상기 호스트 기판 어셈블리에 탑재되는 센서 칩(sensor chip)을 구비한다. 상기 호스트 기판 어셈블리는 대향하는 제1 및 제2 표면을 갖는 제1 기판, 상기 제1 및 제2 표면 사이에서 상기 제1 기판을 관통하여 연장되는 개구부(aperture), 하나 이상의 회로층, 및 상기 하나 이상의 회로층에 전기적으로 연결된 복수의 제1 접촉 패드(contact pad)를 포함한다. 상기 센서 칩은 상기 개구부에 적어도 부분적으로 배치되고, 대향하는 제1 및 제2 표면을 갖는 제2 기판, 상기 제2 기판 상에 또는 상기 제2 기판 내에 형성되는 복수의 광검출기, 상기 제2 기판의 상기 제1 표면에 형성되고, 상기 광검출기들에 전기적으로 연결된 복수의 제2 접촉 패드들, 상기 제2 기판의 상기 제1 표면 내로 형성되는 하나 이상의 트렌치(trenche)들, 각각이 상기 제2 접촉 패드들 중 하나로부터 상기 하나 이상의 트렌치 내로 연장되는 복수의 도전성 트레이스(conductive trace), 및 상기 제2 기판의 상기 제1 표면에 탑재되는 제1 표면을 갖는 제3 기판―상기 제3 기판은 상기 광검출기들 위에 위치하는, 상기 제3 기판의 상기 제1 표면 내로 형성되는 캐비티(cavity)를 포함함―을 포함한다. 전기 커넥터들은 각각이 상기 제1 접촉 패드들 중 하나와 상기 복수의 도전성 트레이스 중 하나를 전기적으로 연결시킨다. 렌즈 모듈이 상기 호스트 기판 어셈블리에 탑재되며, 상기 렌즈 모듈은 광이 상기 제3 기판을 관통하여 상기 광검출기들로 포커싱되도록 배치되는 하나 이상의 렌즈를 포함한다.
또 다른 양태에서, 이미지 센서 패키지는 호스트 기판 어셈블리와 상기 호스트 기판 어셈블리에 탑재된 센서 칩을 구비한다. 상기 호스트 기판 어셈블리는 대향하는 제1 및 제2 표면을 갖는 제1 기판, 상기 제1 및 제2 표면 사이에서 상기 제1 기판을 관통하여 연장되는 개구부, 하나 이상의 회로층, 및 상기 하나 이상의 회로층에 전기적으로 연결된 복수의 제1 접촉 패드를 포함한다. 상기 센서 칩은 상기 개구부에 적어도 부분적으로 배치되고, 대향하는 제1 및 제2 표면을 갖는 제2 기판, 상기 제2 기판 상에 또는 상기 제2 기판 내에 형성되는 복수의 광검출기, 상기 제2 기판의 상기 제2 표면에 형성되고, 상기 광검출기들에 전기적으로 연결된 복수의 제2 접촉 패드들, 상기 제2 기판의 상기 제1 표면 내로 형성되어 상기 제2 접촉 패드들을 노출시키는 하나 이상의 트렌치, 및 상기 제2 기판의 상기 제1 표면에 탑재되는 제1 표면을 갖는 제3 기판―상기 제3 기판은 상기 광검출기들 위에 위치하는, 상기 제3 기판의 상기 제1 표면 내로 형성되는 캐비티를 포함함―을 포함한다. 상기 제4 기판은 대향하는 제1 및 제2 표면을 가지며, 상기 제4 기판의 상기 제1 표면이 상기 제2 기판의 상기 제2 표면에 탑재되고, 상기 제4 기판은 상기 제4 기판의 상기 제1 표면 내로 형성되는 하나 이상의 트렌치를 포함한다. 복수의 도전성 트레이스들은 각각이 상기 제2 접촉 패드들 중 하나로부터 상기 제4 기판의 상기 하나 이상의 트렌치 내로 연장된다. 전기 커넥터들은 각각이 상기 제1 접촉 패드들 중 하나와 상기 복수의 도전성 트레이스 중 하나를 전기적으로 연결시킨다. 렌즈 모듈이 상기 호스트 기판 어셈블리에 탑재되며, 상기 렌즈 모듈은 광이 상기 제3 기판을 관통하여 상기 광검출기들로 포커싱되도록 배치되는 하나 이상의 렌즈를 포함한다.
본 발명의 다른 목적 및 특징들은 발명의 상세한 설명, 청구 범위 및 첨부 도면의 검토에 의해 명백해질 것이다.
도 1a 내지 도 1l은 이미지 센서 어셈블리를 형성하는 단계들을 순서대로 나타낸 측단면도이다.
도 2a 내지 도 2h는 이미지 센서 어셈블리의 제1 대안적 실시예를 형성하는 단계들을 순서대로 나타낸 측단면도이다.
도 3a 내지 도 3c는 이미지 센서 어셈블리의 제2 대안적 실시예를 형성하는 단계들을 순서대로 나타낸 측단면도이다.
도 4는 이미지 센서 어셈블리의 제3 대안적 실시예를 형성하는 단계들을 순서대로 나타낸 측단면도이다.
도 2a 내지 도 2h는 이미지 센서 어셈블리의 제1 대안적 실시예를 형성하는 단계들을 순서대로 나타낸 측단면도이다.
도 3a 내지 도 3c는 이미지 센서 어셈블리의 제2 대안적 실시예를 형성하는 단계들을 순서대로 나타낸 측단면도이다.
도 4는 이미지 센서 어셈블리의 제3 대안적 실시예를 형성하는 단계들을 순서대로 나타낸 측단면도이다.
본 발명은 웨이퍼 레벨 패키지 이미지 센서를 포함하는 로우 파일, 칩 스케일 센서 모듈(예를 들어, 카메라에 사용하기 위한), 이미징 창을 갖는 호스트 기판, 및 호스트 기판에 직접적으로 조립되는 광학/카메라 렌즈 모듈에 관한 것이다.
도 1a 내지 도 1m은 패키지된 이미지 센서의 형성을 예시한다. 도 1a에 도시된 바와 같이, 그 상부에 형성된 복수의 이미지 센서(12)가 포함되어 있는 웨이퍼(10)(실리콘 기판)으로 시작한다. 각 이미지 센서(12)는 복수의 광검출기(14), 서포팅(supporting) 회로(16), 및 접촉 패드들(18)을 포함한다. 광검출기들(14)은 입사광을 검출하고 측정하도록 구성된다. 접촉 패드들(18)은 오프 칩 시그널링을 제공하기 위하여 광검출기들(14) 및/또는 그들의 서포팅 회로(16)에 전기적으로 연결된다. 각 광검출기(14)는 빛에너지를 전압 신호로 변환한다. 추가 회로가 전압을 증폭하거나, 및/또는 그 전압을 디지털 데이터로 변환하기 위하여 포함될 수 있다. 컬러 필터 및/또는 마이크로 렌즈(20)가 광검출기들(14) 위에 탑재(mount)될 수 있다. 바람직하게는, 실리콘 이산화물(산화물) 또는 실리콘 질화물과 같은 패시베이션층(passivation layer)(22)이, 기판(10)의 상단면 위에 형성된다. 패시베이션층(22)은 적어도 센서를 이용하여 검출하는 광의 파장에 투명하도록 형성된다. 이 유형의 센서들은 당해 기술 분야에서 잘 알려져 있으므로, 여기에서는 추가로 설명하지 않는다.
각 센서(12)의 활성 영역들(즉, 광검출기(14) 및 필터들/렌즈들(20)을 포함하는 영역)은 기판(10)의 상단 표면에 탑재된 보호용 및 광학적으로 투명한 기판(24)에 의해 밀봉된다. 복수의 캐비티(26)가 각 센서(12)의 활성 영역에 나란하게, 기판(24)의 바닥면 내에 형성된다. 각 캐비티(26)는 센서들(12) 중 하나의 전체 활성 영역을 덮기에 충분히 크지만, 센서의 접촉 패드들(18)을 덮기에는 충분하지 않다. 보호 기판(24)은 에폭시, 폴리머, 수지 또는 임의의 다른 적절한 본딩용 접착제(들) 및 방법(들)에 의해 기판(10)의 활성측(active side)에 본딩된다. 광학적 투명 기판(24)은 폴리머, 유리, 유리와 폴리머의 합성물 또는 임의의 다른 광학적 투명한 물질(들)일 수 있다. 바람직하게, 상기 기판은 유리이다. 바람직한 비- 제한적 예시로서 기판은 50 내지 1000㎛의 두께를 가질 수 있고, 캐비티 공간의 바람직한 높이는 5 내지 500㎛일 수 있다. 실리콘 기판(10)은 기계적 그라인딩, 화학 기계적 폴리싱(CMP; chemical mechanical polishing), 습식 에칭, 대기압 다운스트림 플라즈마(ADP;atmospheric downstream plasma), 건식 화학에칭(DCE: dry chemical etching), 및/또는 상술한 공정들의 조합 또는 임의의 다른 적절한 실리콘 박화 방법(들)에 의해 박화될 수 있다. 박화된 실리콘 기판(10)의 바람직한 두께는 50 내지 300μm 이다. 결과적 구조물이 도 1b에 도시되어 있다.
센서들(12)의 활성 영역들 사이에 마련된 보호 기판(24)의 부분들은 레이저 절단 장치, 기계적 톱질, 및 상술한 공정들의 조합, 및/또는 임의의 다른 적절한 유리 절단 방법(들)을 사용하여 제거된다. 레이저 절단이 바람직한 방법이다. 이 공정은 캐피티들(26)을 형성하는 기판(24)의 부분들을 분리시키고(최종적으로 별개의 다이로 단일화(sigulated)될 것임), 이에 따라 보호 캐비티 단일화가 달성된다. 결과적 구조물이 도 1c에 도시되어 있다. 바람직하게는, 각각의 보호 기판(24)은 광검출기(14) 및 마이크로 렌즈들/필터들(20) 위의 기판(10)의 부분들을 보호하기 위해 기판(10)에 밀봉 부분(seal)을 형성한다(즉, 캐비티들(26)이 밀봉됨).
포토레지스트층(28)은 상기 구조물 위에 증착된다. 포토레지스트 증착 방법은 스프레이 코팅 또는 임의의 다른 적절한 증착 방법(들)일 수 있다. 포토레지스트(28)가 노출되고, 당해 기술 분야에서 잘 알려져 있는 적절한 포토리소그래피 공정을 사용하여 에칭되며, 센서들(12) 사이의 기판(10)의 영역들에서 포토레지스트를 제거되어, 이에 따라 패시베이션층이 노출된다. 노출된 패시베이션층(22)이 제거되고(예컨대, 플라즈마에칭에 의해), 이에 따라 기판(10)이 노출된다. 패시베이션이 실리콘 이산화물 또는 질화물이면, 에칭액(etchant)은 CF4, SF6 또는 임의의 다른 적절한 에칭액일 수 있다. 이어, 실리콘 에칭이 수행되어 기판(10)의 노출된 부분들 내에 트렌치들(30)을 형성한다. 실리콘 에칭은 CF4, SF6 또는 임의의 다른 적절한 에칭액을 사용하는 이방성 건식 에칭(anisotropic dry etch)일 수 있다. 트렌치들(30)의 바람직한 깊이는 기판(10)의 최종 두께에 따라서, 25 내지 150μm 의 범위이다. 결과적 구조물이 도 1d에 도시되어 있다.
포토레지스트(28)는 아세톤 또는 임의의 다른 화학 물질, 또는 당해 기술 분야에서 잘 알려져 있는 플라즈마(예를 들면, O2 플라즈마) 포토레지스트 스트립핑 방법을 이용하여 벗겨진다. 패시베이션층(32)(예를 들면, 실리콘 이산화물)이 바람직하게는 0.5μm 이상의 두께로, 상기 구조물 위에 증착된다. 실리콘 이산화물 증착은 물리적 기상 증착(PVD) 또는 임의의 다른 적절한 증착 방법(들)에 의해 수행될 수 있다. 포토레지스트(34)가 상기 구조물 위에(예를 들면, 스프레이 코팅 또는 임의의 다른 적절한 증착 방법(들)에 의해) 증착된다. 포토레지스트(34)가 노출되고, 당해 기술 분야에서 잘 알려져 있는 적절한 포토리소그래피 공정을 사용하여 에칭되며, 이로써 포토레지스트(34)가 보호 기판(24)과 접촉 패드들(18) 위의 부분들로부터 제거되어, 이 영역에 있는 패시베이션층(32)이 노출된다. 에칭이 (보호 기판(24)상 및 접촉 패드들(18)의 위의) 패시베이션층(32)의 노출된 부분들을 제거하기 위해 수행된다. 결과적 구조물이 도 1e에 도시되어 있다.
(예를 들면, 산소 플라즈마 공정 또는 아세톤 화학 또는 당해 기술 분야에서 잘 알려져 있는 임의의 다른 포토레지스트 스트립핑 방법을 이용하여) 포토레지스트(34)가 벗겨진다. 전기적 도전층(36)이 상기 구조물상에 증착된다. 전기적 도전층(36)은 구리, 알루미늄, 도전성 폴리머 또는 임의의 다른 적절한 전기 도전성 물질(들)일 수 있고, 물리적 기상 증착 PVD, 화학적 기상 증착, 도금 또는 임의의 다른 적절한 증착 방법(들)에 의해 증착될 수 있다. 바람직하게는, 전기적 도전층(36)은 알루미늄이며, PVD에 의해 증착된다. 포토레지스트층(38)이 상기 구조물 위에 증착되고, 보호 기판(24)과 트렌치들(30)의 바닥에서 중앙 부분 상의 포토레지스트(38)를 제거하기 위해 당해 기술 분야에서 잘 알려져 있는 적합한 포토리소그래피 공정을 사용하여 노출되어 에칭된다. 결과적 구조물이 도 1f에 도시되어 있다.
습식 또는 건식 에칭이 도전층(36)의 노출된 부분을 제거하기 위해 수행되어, 각각이 접촉 패드들(18) 중 하나로부터, 트렌치(30)의 측벽을 따라 그 트렌치(30)의 바닥까지 연장되는 리드(lead)들을 형성하는 도전층(36)의 복수의 개별 트레이스(discrete trace)를 남겨둔다. 습식 에칭용 에칭액은 인산(H3PO4), 아세트산, 질산(HNO3) 또는 임의의 다른 적절한 에칭액(들)일 수 있다. 건식 에칭용 에칭액은 Cl2, CCl4, SiCl4, BCI3 또는 임의의 다른 적절한 에칭액(들)일 수 있다. 습식 에칭이 리드 형성을 위한 바람직한 방법이다. 이어, 포토레지스트(38)가 제거되며, 결과적 구조물이 도 1g에 도시되어 있다. 선택적 도금 공정(예들 들면, 니켈/팔라듐/금)이 리드들(36)상에 수행된다. 대안적으로, 도전층(36)이 차광층(light shielding layer)으로도 기능할 수 있는 경우인 도전층(36)이 보호 기판(24)의 측벽상에 남겨질 수 있는 경우, 포토레지스트(38)가 보호 기판(24)의 측벽 상에 선택적으로 남겨질 수 있다는 것에 주목해야한다.
선택적 밀봉층(40)이 상기 구조물 위에 증착된다. 밀봉층(40)은 폴리이미드, 세라믹, 폴리머, 폴리머 합성물, 파릴렌, 실리콘 이산화물, 에폭시, 실리콘, 자기(porcelain), 질화물, 유리, 이온성 결정(ionic crystal), 수지, 및/또는 상술한 물질들의 조합물 또는 임의의 다른 적절한 유전체 물질(들)일 수 있다. 밀봉층(40)의 두께는 바람직하게는 0.5 내지 20μm이며, 바람직한 물질은 스프레이 코팅에 의해 증착될 수 있는 솔더 마스크(solder mask)와 같은 액체 포토리소그래피 폴리머이다. 감광성(photoimagable) 밀봉층(40)이 생성되어(develope), 보호 기판(24) 및 리드들(36)의 접촉 부분들(36a)로부터 선택적으로 제거된다. 원하는 경우, 밀봉층(40)이 차광층으로서 기능하기 위하여 보호 기판(24)의 측벽상에 선택적으로 남아 있을 수 있다. 결과적 구조물이 도 1h에 도시되어 있다.
배선들(42)이 접촉 부분들(36a) 상에 형성될 수 있다. 대안적으로, 배선들(42)은 접촉 부분들(36a)과 접촉될 수 있는 다른 부재 또는 호스트 기판상에 형성될 수 있다. 배선들(42)은 BGA, 스터드 범프, 도금된 범프, 접착 범프(adhesive bump), 폴리머 범프, 구리 필러(pillar), 마이크로-포스트 또는 임의의 다른 적절한 연결 방법(들)일 수 있다. 바람직하게는, 배선들(42)은 도전성 물질(들) 및 접착 물질(들)의 합성물인 접착 범프로 이루어진다. 도전성 재료(들)는 구리, 알루미늄, 금, 흑연, 상술한 물질들의 조합물, 또는 임의의 다른 적절한 도전성 물질(들)일 수 있다. 접착 물질(들)은 바니시(varnish), 수지, 전술한 재료들의 조합물, 또는 임의의 다른 적절한 접착 물질(들)일 수 있다. 바람직하게는, 도전성 접착제가 공압 디스펜싱 건(pneumatic dispensing gun) 또는 임의의 다른 적절한 디스펜싱 방식(들)에 의해 접촉 부분들(36a) 상에 증착된 후, 열, UV 또는 임의의 다른 적절한 경화 방법(들)에 의해 경화되며, 이로써 범프들(42)이 형성된다. 탑재시에, 도전성 접착제의 추가층이 범프(42) 또는 호스트 기판의 접촉 패드 상에 분사될 수 있다. 결과적 구조물이 도 1i에 도시되어 있다.
이어 기판(10)이 트렌치들을 관통하여 그어지는 스크라이브 라인(scribe line)을 따라 복수의 다이로 단일화되며, 결과적 구조물이 도 1j에 도시되어 있다. 구성 요소들의 웨이퍼 레벨 다이싱/단일화는 기계식 블레이드 다이싱 장치, 레이저 절단 또는 임의의 다른 적절한 공정으로 수행된다. 도 1k에 도시된 바와 같이, 단일화되어 패키지된 센서 다이들이 이어 배선들(42)을 경유하여 호스트 기판(44)에 탑재될 수 있는데, 이 호스트 기판은 접촉 패드들(46), 회로층들(48) 및 센서 다이를 돌출시키는 개구부(50)을 갖는다. 호스트 기판(44)은 유기 플렉스 PCB, (경질) 실리콘, 유리, 세라믹 또는 적용할 수 있는 임의의 다른 유형의 기판일 수 있다. 호스트 기판(44)의 두께는 바람직하게 호스트 기판(44)의 상면이 기판(10)의 상면 아래에 있도록 충분히 작다. 탑재는 호스트 기판의 접촉 패드들(46) 상에 스크린 프린팅에 의해 증착되는 도전성 접착제의 층을 사용하여 용이하게 할 수 있으며, 이어서 경화 공정이 행해진다.
도 1l에 도시된 바와 같이, 렌즈 모듈(52)이 센서(12) 위에 탑재될 수 있다. 예시로서 렌즈 모듈(52)은 호스트 기판(34)에 본딩되는 하우징(54)을 포함할 수 있는데, 하우징(44)은 센서(12) 위에 마련된 하나 이상의 렌즈를 지지한다. 트렌치(30)는 환상(annular)의 개방형(open-sided) 트렌치일 수 있으며, 이로써 그 바닥면이 연속된 환상 숄더(annular shoulder)가 되며, 이 경우 개구부(50)는 트렌치(30)의 모양을 따를 수 있다. 대안적으로, 불연속적(discrete) 개방형 트렌치(30)일 수 있으며, 이로써 각 트렌치 바닥면은 불연속적 숄더(discrete shoulder)를 형성하게 되며, 이 경우 개구부(50)는 그러한 트렌치를 수용할 수 있는 모양을 가질 것이다.
도 2a 내지 도 2h는 패키지된 이미지 센서의 대안적 실시예의 형성을 도시한다. 형성은 빛이 입사되는 기판의 대향 표면상에 접촉 패드들(18)이 존재한다는 것을 제외하고, 도 1a에 도시된 것과 동일한 구조물로 시작한다. 이러한 구성은 접촉 패드들(18) 또는 광검출기들(14)이 대향 표면을 통하여 기판(10)으로 입사하는 광을 검출하도록 구성되기 때문에, 광검출기들(14)이 기판의 대향 표면에 인접하게 형성되는 후방 조명 센서 디바이스(BSI)를 포함할 수 있다. 도 2a에 도시된 바와 같이, 기판(10)은 적절한 접착제(62)를 이용하여 지지 기판(60)에 탑재된다. 이어, 센서들이 도 1b 및 도 1c와 관련되어 상술된 것과 동일한 기술들에 의해, 보호 기판(24)과 박화된 지지 기판(60)들로 밀봉되며, 결과적 구조물이 도 2b에 도시되어 있다.
구성물은, 도 2c에 도시된 바와 같이, 트렌치들(64)이 접착제(62)를 노출하고 접촉 패드들(18)을 부분적으로 노출시키기 위해 기판(10)을 완전하게 관통하여 연장된다는 것을 제외하고, 도 1d와 관련하여 상술된 것과 같이, 기판(10) 내에 트렌치(64)들을 형성하기 위해 처리된다. 이어, 노출된 접착제(62)가 예를 들면, 플라즈마 에칭 공정을 이용하여 제거된다. 이어 포토레지스트(28)가 제거된다. 포토레지스트(66)가 상기 구조물 위에 도포되고, 이어서 트렌치(64)의 바닥면에서 기판(60) 상의 포토레지스트(66)를 제거(및 기판(60)을 노출)하기 위한 포토리소그래피 에칭이 행해진다. 도 2d에 도시된 바와 같이, 이어서 실리콘 에칭이 트렌치(64)가 기판(60) 내로 연장되도록 기판(60)의 노출된 부분을 에칭하기 위해 수행된다.
도 2e에 도시된 것처럼, 도 1e에 관련하여 설명된 것과 같이, 포토레지스트(66)가 제거되어, 패시베이션층(32)이 형성된다. 도 2f에 도시된 것처럼, 도 1f 내지 도 1g와 관련하여 상술된 것과 같이, 포토레지스트(34)가 제거되어, 도전성 트렌치들/리드들(36)이 접촉 패드들(18)로부터 트렌치들(64) 내로 연장되어 형성된다. 이 실시예의 경우, 트레이스들/리드들은 기판(60)에 의해 정의되는 트렌치들(64)의 더 높은 측벽을 따르지는 않고, 트레이스들/리드들은 기판(60)에 의해 정의되는 트렌치들(64)의 더 낮은 측벽을 따라서 연장된다.
도 2g에 도시된 것처럼, 도 1h 및 도 1i와 관련하여 상술된 것과 같이, 밀봉층(40) 및 배선들(42)이 형성된다. 도 2h에 도시된 것처럼, 도 1j 내지 도 1l과 관련하여 상술된 것처럼, 기판(10)이 이어서 단일화되고, 호스트 기판(44)에 탑재되고, 렌즈 모듈(52)과 맞춰진다.
도 3a 내지 도 3c는 패키지된 이미지 센서의 제2 대안적 실시예의 형성을 도시한다. 형성은 (단일화 전의) 도 2g의 구조물로 시작한다. 도 3a에 도시된 바와 같이, 바람직하게 접착제를 사용하여, 이와 같은 2개의 구조물이 서로 후방 대 후방(back to back)으로 부착된다. 도 3b에 도시된 바와 같이, 백투백 기판(60)이 이어서 각각이 백투백을 지향하는(oriented) 상부 센서(12a)와 하부 센서(12b)를 갖는 개별 모듈(70)로 단일화된다. 도 3c에 도시된 것처럼, 도 1j 내지 도 1l과 관련하여 설명된 것처럼, 상부 렌즈(12a)가 호스트 기판(44)에 탑재되고, 렌즈 모듈(52)에 맞춰진다. 하부 센서(12b)는 와이어 본딩(72)에 의해 호스트 기판의 접촉 패드들(46)에 전기적으로 연결된다. 와이어 본딩(72)은 배선들(42)에 연결되거나, 하부 센서(12b)의 접촉 패드들(18)에 직접적으로 연결될 수 있다.
도 4에 도시된 것처럼, 도 3a 내지 도 3c와 관련하여 설명된 것과 같이 백투백 센서들을 형성하는 유사 공정이 도 1a 내지 도 1l의 실시예에 유사하게 적용될 수 있다.
본 발명이 본 명세서에 상술되고 예시된 실시예(들)에 한정되지 않지만, 첨부된 청구항들의 범주 내에 속하는 임의의 또는 모든 변형예들을 포괄한다는 것을 알 수 있을 것이다. 예를 들어, 본 명세서에서 본 발명에 대한 참조는 임의의 청구항 또는 청구 용어의 범위를 제한하려고 의도되지는 않지만, 대신에 단지 하나 이상의 청구항들에 의해 커버될 수 있는 하나 이상의 특징을 참조한다. 상술된 물질, 공정들, 및 수치 예시들은 단지 예시에 불과하며, 청구항들을 제한하는 것으로 간주되어서는 안 된다. 또한, 청구항들과 발명의 상세한 설명으로부터 명백해지는 것처럼, 모든 방법 단계가 예시 또는 청구된 그 순서대로 수행될 필요는 없으며, 오히려 이미지 센서의 바람직한 형성을 허용하는 임의 순서로 수행될 수 있다. 마지막으로, 물질의 단일 레이어들이 이러한 또는 유사한 물질의 다중 레이어로서 형성될 수 있으며, 이 반대의 경우도 가능하다.
본 명세서에서 사용한 것처럼, 용어 "위(over)"와 "상(on)" 모두는 "직접적으로 위에(directly on)"(사이에 마련된 중개 물질(intermediate materials), 요소, 또는 공간이 없음)와 "간접적으로 위에(indirectly on)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)를 포괄적으로 포함한다. 이와 유사하게, 용어 "인접(adjacent)"은 "직접적 인접(directly adjacent)"(사이에 마련된 중개 물질, 요소, 또는 공간이 없음)과 "간접적 인접(indirectly adjacent)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)을 포함하고, "~에 탑재된(mounted to)"은 "~ 에 직접적으로 탑재된(directly mounted to)"(사이에 마련된 중개 물질, 요소, 또는 공간이 없음)과 "~에 간접적으로 탑재된(indirectly mounted to)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)을 포함하고, "~에 전기적으로 연결된(electrically coupled to)"은 "~에 직접적으로 전기적으로 연결된(directly electrically coupled to)"(사이에 마련된 중개 물질, 요소, 또는 공간이 없음)과 "~에 간접적으로 전기적으로 연결된(indirectly electrically coupled to)"(사이에 중개 물질, 요소, 또는 공간이 마련됨)을 포함한다. 예를 들어, "기판상에" 요소를 형성하는 것은 그 사이에 하나 이상의 중개 물질/요소를 가지고 그 기판상에 간접적으로 요소를 형성하는 것뿐만 아니라, 그 사이에 중개 물질/요소 없이 기판상에 직접적으로 요소를 형성하는 것을 포함할 수 있다.
Claims (14)
- 호스트 기판 어셈블리(host substrate assembly);
센서 칩(sensor chip);
전기 커넥터(electrical connector)들; 및
렌즈 모듈(lens module)을 구비하고,
상기 호스트 기판 어셈블리는
대향하는 제1 및 제2 표면을 갖는 제1 기판,
상기 제1 및 제2 표면 사이에서 상기 제1 기판을 관통하여 연장되는 개구부(aperture),
하나 이상의 회로층, 및
상기 하나 이상의 회로층에 전기적으로 연결된 복수의 제1 접촉 패드(contact pad)를 포함하고;
상기 센서 칩은 상기 호스트 기판 어셈블리에 탑재되어 상기 개구부에 적어도 부분적으로 배치되고,
대향하는 제1 및 제2 표면을 갖는 제2 기판,
상기 제2 기판 상에 또는 상기 제2 기판 내에 형성되는 복수의 광검출기,
상기 제2 기판의 상기 제1 표면에 형성되고, 상기 광검출기들에 전기적으로 연결된 복수의 제2 접촉 패드들,
상기 제2 기판의 상기 제1 표면 내로 형성되는 하나 이상의 트렌치(trenche),
각각이 상기 제2 접촉 패드들 중 하나로부터 상기 하나 이상의 트렌치 내로 연장되는 복수의 도전성 트레이스(conductive trace), 및
상기 제2 기판의 상기 제1 표면에 탑재되는 제1 표면을 갖는 제3 기판―상기 제3 기판은 상기 광검출기들 위에 위치하는, 상기 제3 기판의 상기 제1 표면 내로 형성되는 캐비티(cavity)를 포함함―을 포함하며;
상기 전기 커넥터들은 각각이 상기 제1 접촉 패드들 중 하나와 상기 복수의 도전성 트레이스 중 하나를 전기적으로 연결시키고; 그리고
상기 렌즈 모듈은 상기 호스트 기판 어셈블리에 탑재되며, 광이 상기 제3 기판을 관통하여 상기 광검출기들로 포커싱되도록 배치되는 하나 이상의 렌즈를 포함하는 이미지 센서 패키지. - 청구항 1에 있어서,
상기 전기 커넥터들은 각각이 상기 복수의 도전성 트레이스 중 하나에 상기 제1 접촉 패드들 중 하나를 전기적으로 연결시키는 도전성 범프(bump)들인 이미지 센서 패키지. - 청구항 1에 있어서,
상기 하나 이상의 트렌치는 환상 숄더(annular shoulder) 모양의 바닥면을 포함하는 단일 개방형(open sided) 트렌치인 이미지 센서 패키지. - 청구항 1에 있어서,
상기 하나 이상의 트렌치는 불연속적 숄더(discrete shoulder) 모양의 바닥면을 포함하는 복수의 개방형 트렌치인 이미지 센서 패키지. - 청구항 1에 있어서,
제2 센서 칩을 더 포함하고,
상기 제2 센서 칩은
대향하는 제1 및 제2 표면을 갖는 제4 기판,
상기 제4 기판상 또는 상기 제4 기판 내에 형성되는 복수의 제2 광검출기,
상기 제4 기판의 제1 표면에 형성되고, 상기 제2 광검출기에 전기적으로 연결되는 복수의 제3 접촉 패드,
상기 제4 기판의 상기 제1 표면 내로 형성되는 하나 이상의 트렌치,
상기 제4 기판의 상기 제1 표면에 탑재되는 제1 표면을 갖는 제5 기판―상기 제5 기판은 상기 제2 광검출기 위에 위치하고, 상기 제5 기판의 상기 제1 표면 내로 형성된 캐비티를 포함함―, 및
각각이 상기 제3 접촉 패드들 중 하나로부터 상기 제4 기판의 상기 하나 이상의 트렌치 내로 연장되는 복수의 제2 도전성 트레이스를 포함하고,
상기 제1 기판은
상기 하나 이상의 회로층에 연결된 제4 접촉 패드들;
각각이 상기 제4 접촉 패드들 중 하나와 상기 복수의 제2 도전성 트레이스 중 하나를 전기적으로 연결시키는 제2 전기 커넥터들; 및
상기 호스트 기판 어셈블리에 탑재되고, 빛이 상기 제5 기판을 관통하여 상기 제2 광검출기들에 포커싱되도록 배치되는 하나 이상의 렌즈를 포함하는 제2 렌즈 모듈을 더 구비하며,
상기 제4 기판의 상기 제2 표면이 상기 제2 기판의 상기 제2 표면에 탑재되는 이미지 센서 패키지. - 청구항 5에 있어서,
상기 제2 전기 커넥터들은 와이어 본딩인 이미지 센서 패키지. - 청구항 5에 있어서,
상기 제2 및 제4 기판 각각은 반도체 기판인 이미지 센서 패키지. - 호스트 기판 어셈블리;
센서 칩;
제4 기판;
복수의 도전성 트레이스;
전기 커넥터들; 및
렌즈 모듈을 구비하고,
상기 호스트 기판 어셈블리는
대향하는 제1 및 제2 표면을 갖는 제1 기판,
상기 제1 및 제2 표면 사이에서 상기 제1 기판을 관통하여 연장되는 개구부,
하나 이상의 회로층, 및
상기 하나 이상의 회로층에 전기적으로 연결된 복수의 제1 접촉 패드를 포함하고;
상기 센서 칩은 상기 호스트 기판 어셈블리에 탑재되어 상기 개구부에 적어도 부분적으로 배치되고,
대향하는 제1 및 제2 표면을 갖는 제2 기판,
상기 제2 기판 상에 또는 상기 제2 기판 내에 형성되는 복수의 광검출기,
상기 제2 기판의 상기 제2 표면에 형성되고, 상기 광검출기들에 전기적으로 연결된 복수의 제2 접촉 패드들,
상기 제2 기판의 상기 제1 표면 내로 형성되어 상기 제2 접촉 패드들을 노출시키는 하나 이상의 트렌치, 및
상기 제2 기판의 상기 제1 표면에 탑재되는 제1 표면을 갖는 제3 기판―상기 제3 기판은 상기 광검출기들 위에 위치하는, 상기 제3 기판의 상기 제1 표면 내로 형성되는 캐비티를 포함함―을 포함하고;
상기 제4 기판은 대향하는 제1 및 제2 표면을 가지며, 상기 제4 기판의 상기 제1 표면이 상기 제2 기판의 상기 제2 표면에 탑재되고, 상기 제4 기판은 상기 제4 기판의 상기 제1 표면 내로 형성되는 하나 이상의 트렌치를 포함하고,
상기 복수의 도전성 트레이스들은 각각이 상기 제2 접촉 패드들 중 하나로부터 상기 제4 기판의 상기 하나 이상의 트렌치 내로 연장되고,
상기 전기 커넥터들은 각각이 상기 제1 접촉 패드들 중 하나와 상기 복수의 도전성 트레이스 중 하나를 전기적으로 연결시키고; 그리고
상기 렌즈 모듈은 상기 호스트 기판 어셈블리에 탑재되며, 광이 상기 제3 기판을 관통하여 상기 광검출기들로 포커싱되도록 배치되는 하나 이상의 렌즈를 포함하는 이미지 센서 패키지. - 청구항 8에 있어서,
상기 전기 커넥터들은 각각이 상기 복수의 도전성 트레이스 중 하나에 상기 제1 접촉 패드들 중 하나를 전기적으로 연결시키는 도전성 범프들인 이미지 센서 패키지. - 청구항 8에 있어서,
상기 제4 기판의 상기 하나 이상의 트렌치는 환상 숄더 모양의 바닥면을 포함하는 단일 개방형 트렌치인 이미지 센서 패키지. - 청구항 8에 있어서,
상기 제4 기판의 상기 하나 이상의 트렌치는 불연속 숄더 모양의 바닥면을 포함하는 복수의 개방형 트렌치인 이미지 센서 패키지. - 청구항 8에 있어서,
제2 센서 칩;
대향하는 제1 및 제2 표면을 갖는 제7 기판;
복수의 제2 도전성 트레이스를 더 포함하고,
상기 제2 센서 칩은
대향하는 제1 및 제2 표면을 갖는 제5 기판,
상기 제5 기판상 또는 상기 제5 기판 내에 형성되는 복수의 제2 광검출기,
상기 제5 기판의 제2 표면에 형성되고, 상기 제2 광검출기에 전기적으로 연결되는 복수의 제3 접촉 패드,
상기 제5 기판의 상기 제1 표면 내로 형성되어 상기 제3 접촉 패드들을 노출시키는 하나 이상의 트렌치, 및
상기 제5 기판의 상기 제1 표면에 탑재되는 제1 표면을 갖는 제6 기판―상기 제6 기판은 상기 제2 광검출기 위에 위치하고, 상기 제6 기판의 상기 제1 표면 내로 형성된 캐비티를 포함함―을 포함하고,
상기 제7 기판의 상기 제1 표면은 상기 제5 기판의 상기 제2 표면에 탑재되고, 상기 제7 기판은 상기 제7 기판의 상기 제1 표면 내로 형셩되는 하나 이상의 트렌치를 포함하고;
상기 복수의 제2 도전성 트레이스는 각각이 상기 제3 접촉 패드들 중 하나로부터 상기 제7 기판의 상기 하나 이상의 트렌치 내로 연장되고;
상기 제1 기판은
상기 하나 이상의 회로층에 연결된 제4 접촉 패드들;
각각이 상기 제4 접촉 패드들 중 하나와 상기 복수의 제2 도전성 트레이스 중 하나를 전기적으로 연결시키는 제2 전기 커넥터들; 및
상기 호스트 기판 어셈블리에 탑재되고, 빛이 상기 제6 기판을 관통하여 상기 제2 광검출기들에 포커싱되도록 배치되는 하나 이상의 렌즈를 포함하는 제2 렌즈 모듈을 더 구비하며,
상기 제4 기판의 상기 제2 표면이 상기 제7 기판의 상기 제2 표면에 탑재되는 이미지 센서 패키지. - 청구항 12에 있어서,
상기 제2 전기 커넥터들은 와이어 본딩인 이미지 센서 패키지. - 청구항 12에 있어서,
상기 제2, 제4, 제5 및 제7 기판 각각은 반도체 기판인 이미지 센서 패키지.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361778267P | 2013-03-12 | 2013-03-12 | |
| US61/778,267 | 2013-03-12 | ||
| US14/200,146 US9190443B2 (en) | 2013-03-12 | 2014-03-07 | Low profile image sensor |
| US14/200,146 | 2014-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140111983A true KR20140111983A (ko) | 2014-09-22 |
| KR101571964B1 KR101571964B1 (ko) | 2015-11-25 |
Family
ID=51523791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140028499A KR101571964B1 (ko) | 2013-03-12 | 2014-03-11 | 로우 프로파일 이미지 센서 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9190443B2 (ko) |
| KR (1) | KR101571964B1 (ko) |
| HK (1) | HK1201987A1 (ko) |
| TW (1) | TWI525805B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9496247B2 (en) * | 2013-08-26 | 2016-11-15 | Optiz, Inc. | Integrated camera module and method of making same |
| US9666730B2 (en) | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
| US10602039B2 (en) | 2016-09-19 | 2020-03-24 | Microsoft Technology Licensing, Llc | Ultra-compact image sensor assembly for thin profile devices |
| EP3319125B1 (en) * | 2016-11-03 | 2021-04-07 | ams AG | Method for manufacturing optical sensor arrangements and housing for an optical sensor |
| JP2020088066A (ja) * | 2018-11-20 | 2020-06-04 | キヤノン株式会社 | 電子部品および機器 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL123207A0 (en) | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
| IL133453A0 (en) | 1999-12-10 | 2001-04-30 | Shellcase Ltd | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| US7033664B2 (en) | 2002-10-22 | 2006-04-25 | Tessera Technologies Hungary Kft | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| JP2004165191A (ja) | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置、半導体装置の製造方法及びカメラシステム |
| US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
| CN100587962C (zh) | 2003-07-03 | 2010-02-03 | 泰塞拉技术匈牙利公司 | 用于封装集成电路器件的方法和设备 |
| KR100673950B1 (ko) | 2004-02-20 | 2007-01-24 | 삼성테크윈 주식회사 | 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지 |
| US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US20070190747A1 (en) | 2006-01-23 | 2007-08-16 | Tessera Technologies Hungary Kft. | Wafer level packaging to lidded chips |
| KR100691398B1 (ko) | 2006-03-14 | 2007-03-12 | 삼성전자주식회사 | 미소소자 패키지 및 그 제조방법 |
| KR100770690B1 (ko) | 2006-03-15 | 2007-10-29 | 삼성전기주식회사 | 카메라모듈 패키지 |
| US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
| US7829438B2 (en) | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
| US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
| US7807508B2 (en) | 2006-10-31 | 2010-10-05 | Tessera Technologies Hungary Kft. | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
| US7935568B2 (en) | 2006-10-31 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
| US8569876B2 (en) | 2006-11-22 | 2013-10-29 | Tessera, Inc. | Packaged semiconductor chips with array |
| US7791199B2 (en) | 2006-11-22 | 2010-09-07 | Tessera, Inc. | Packaged semiconductor chips |
| US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
| US7569409B2 (en) | 2007-01-04 | 2009-08-04 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
| JP5584474B2 (ja) | 2007-03-05 | 2014-09-03 | インヴェンサス・コーポレイション | 貫通ビアによって前面接点に接続された後面接点を有するチップ |
| CN100546026C (zh) | 2007-04-29 | 2009-09-30 | 鸿富锦精密工业（深圳）有限公司 | 影像摄取装置 |
| EP2213148A4 (en) | 2007-10-10 | 2011-09-07 | Tessera Inc | ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED |
| US20100053407A1 (en) | 2008-02-26 | 2010-03-04 | Tessera, Inc. | Wafer level compliant packages for rear-face illuminated solid state image sensors |
| US20090212381A1 (en) | 2008-02-26 | 2009-08-27 | Tessera, Inc. | Wafer level packages for rear-face illuminated solid state image sensors |
| US7859033B2 (en) | 2008-07-09 | 2010-12-28 | Eastman Kodak Company | Wafer level processing for backside illuminated sensors |
| US8232633B2 (en) | 2008-09-25 | 2012-07-31 | King Dragon International Inc. | Image sensor package with dual substrates and the method of the same |
| JP2010219425A (ja) | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体装置 |
| US8598695B2 (en) | 2010-07-23 | 2013-12-03 | Tessera, Inc. | Active chip on carrier or laminated chip having microelectronic element embedded therein |
| US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
| US8847376B2 (en) | 2010-07-23 | 2014-09-30 | Tessera, Inc. | Microelectronic elements with post-assembly planarization |
| US8697569B2 (en) | 2010-07-23 | 2014-04-15 | Tessera, Inc. | Non-lithographic formation of three-dimensional conductive elements |
| US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US8686565B2 (en) | 2010-09-16 | 2014-04-01 | Tessera, Inc. | Stacked chip assembly having vertical vias |
| US8685793B2 (en) | 2010-09-16 | 2014-04-01 | Tessera, Inc. | Chip assembly having via interconnects joined by plating |
| US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
| US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
| US8604576B2 (en) | 2011-07-19 | 2013-12-10 | Opitz, Inc. | Low stress cavity package for back side illuminated image sensor, and method of making same |
| US8759930B2 (en) * | 2012-09-10 | 2014-06-24 | Optiz, Inc. | Low profile image sensor package |
-
2014
- 2014-03-07 US US14/200,146 patent/US9190443B2/en active Active
- 2014-03-11 TW TW103108370A patent/TWI525805B/zh active
- 2014-03-11 KR KR1020140028499A patent/KR101571964B1/ko active IP Right Grant
-
2015
- 2015-03-10 HK HK15102387.0A patent/HK1201987A1/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW201448185A (zh) | 2014-12-16 |
| US9190443B2 (en) | 2015-11-17 |
| KR101571964B1 (ko) | 2015-11-25 |
| US20140264691A1 (en) | 2014-09-18 |
| TWI525805B (zh) | 2016-03-11 |
| HK1201987A1 (en) | 2015-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9373660B2 (en) | Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board | |
| US9496247B2 (en) | Integrated camera module and method of making same | |
| TWI573253B (zh) | 具暴露感測器陣列之感測器封裝體及其製作方法 | |
| US9373653B2 (en) | Stepped package for image sensor | |
| US20140264693A1 (en) | Cover-Free Sensor Module And Method Of Making Same | |
| KR101420934B1 (ko) | Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
| KR101571964B1 (ko) | 로우 프로파일 이미지 센서 | |
| KR20150033584A (ko) | 쿨링 피처를 갖는 저프로파일 센서 패키지와 이를 제조하는 방법 | |
| US9219091B2 (en) | Low profile sensor module and method of making same | |
| CN104051489A (zh) | 小轮廓图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181005 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 5 |