KR20140103287A - 경고 트랙 인터럽션 퍼실리티 - Google Patents

Abstract

프로그램(예를 들어, 운영체제)이 클린업(예를 들어, 디스패치 가능 유닛의 완료, 정지 및/또는 이동) 같은 기능을 수행할 유예 기간을 갖고 있다는 경고를 제공받는다. 상기 프로그램은 한 예에서 자신의 공유 자원들에 대한 액세스를 잃는다는 경고를 받는다. 예를 들면, 가상 환경에서, 게스트 프로그램이 자신의 중앙 처리 장치 자원들을 곧 잃을 것이고 따라서 클린업 같은 기능을 수행해야 한다는 경고를 받는다.

Description

경고 트랙 인터럽션 퍼실리티{WARNING TRACK INTERRUPTION FACILITY}

본 발명은 일반적으로 컴퓨팅 환경 내에서 처리(processing)하는 것에 관한 것이고, 구체적으로는 공유 자원과 연관된 처리를 용이하게 하는 것에 관한 것이다.

자원이 공유되는 환경의 한 유형이 가상 환경이며, 이는 호스트 중앙 처리 장치(CPU) 및 하나 또는 그 이상의 게스트 중앙 처리 장치들 등을 포함한다. 호스트 CPU 상에서 실행 중인 호스트 프로그램(예를 들어, 호스트 운영체제)에 의해 게스트 CPU(가상 CPU로도 알려짐)가 프로비저닝된다(provisioned). 상기 호스트 프로그램은 기본 호스트 구성(configuration)으로부터 자원들을 할당하는 동작과 그 자원들을 상기 게스트 CPU에 할당하는 동작을 수행한다.

한 구체적인 실시 예에서, 호스트 CPU가 해석적 실행 모드(interpretive-execution mode)로 진입할 때 게스트 CPU가 존재한다. 이 시점에서, 상기 게스트 운영체제(여기에서는 게스트 프로그램으로도 불림)는 상기 가상화 CPU 상에서 실행을 시작하고, 한편 상기 호스트 프로그램은 상기 호스트 CPU 상에서 실행을 중단한다(suspend). 상기 해석적 실행 모드가 종료될 때 상기 호스트 프로그램은 상기 CPU 상에서 실행을 재개한다. 상기 호스트와 게스트 사이에는 링크 기술들이 존재하며 이를 통해 호스트 및 게스트 상태(state)가 저장 및 복구된다. 통상적으로, 호스트 프로그램이 게스트 프로그램을 시작시키면, 호스트 프로그램은 게스트 프로그램이 반환할 때까지 중단된다. 상기 게스트 CPU와 호스트 CPU는 둘 모두 한 호스트 CPU의 다른 모드들이다.

호스트의 구성(configuration)은 보통으로 컴퓨터 시스템의 모든 자원을 포함한다. 이 자원들에는 중앙 처리 장치들(CPU들), 메인 메모리, 및 입력/출력(I/O) 디바이스들이 포함되나, 그에 한정되지는 않는다. 이와 같은 시스템에서, 단일 호스트 CPU로부터 다수의 게스트 CPU들이 지원받을 수 있다. 이것은 각각의 게스트 CPU에 타임슬라이스(timeslice)라 불리는 호스트 CPU를 사용할 수 있는 기간(a period of time)을 할당한 다음, 타임슬라이스에 맞게 다른 게스트 CPU로 호스트 CPU를 이동시키는 것 등을 통해 달성될 수 있다. 호스트 CPU가 지원할 수 있는 게스트 CPU의 개수는 상기 호스트 CPU의 능력들과 각각의 게스트 CPU에 할당되기 원하는 능력에 따라 달라진다.

게스트 구성(configuration)은 통상적으로 둘 또는 그 이상의 게스트 CPU들로부터 형성되며, 게스트 다중 처리(MP) 구성(configuration)이라 불린다. 각각의 게스트 CPU는 별개의(separate) 호스트 CPU의 공유 또는 단일 호스트 CPU의 공유를 통해 프로비저닝될 수 있다. 이러한 공유의 한 가지 속성(attribute)은 게스트 CPU가 타임슬라이스라 불리는 기간 동안 연산할 수 있으며 그 다음에는 얼마간의 임의 기간(arbitrary period of time) 동안 비활성(inactive)이 된다는 것이다. 상기 비활성 기간은 상기 시스템에 의해 수립된 우선순위 정책, 호스트 CPU들을 공유할 게스트 CPU들의 전체 수, 및 사용되는 구체적인 공유 기법에 따라 달라진다.

이와 같은 게스트 다중 처리 시스템에서, 때때로 디스패치 가능 유닛(DU, dispatchable unit)이라 불리는 프로그램이 게스트 운영체제에 의해 게스트 CPU 상에 디스패치될 수 있고, 그 다음에 그 디스패치 가능 유닛의 실행 동안에 그 디스패치 가능 유닛의 호스트 타임슬라이스는 만료된다. 이렇게 되면 상기 디스패치 가능 유닛은 다른 게스트 CPU들의 가용성(availability)에 상관 없이 게스트 다중 처리 구성(configuration)의 다른 게스트 CPU 상에서 계속 실행될 수 없는 조건에 처하게 될 수 있다. 그 대신에, 상기 디스패치 가능 유닛이 계속 실행되기 위해서는 자신의 다음 타임슬라이스를 수신하기 위해 유일한(the one and only) 게스트 CPU를 기다려야 한다. 게스트 구성(configuration)의 공유 기법과 상대적 우선순위에 따라서, 상기 다음 타임슬라이스는 상당 기간 동안 지연될 수 있다. 상기 게스트 구성이 상기 디스패치 가능 유닛을 실행할 수 있는 다른 게스트 CPU들을 가지고 있을지라도, 상기 이전 타임슬라이스가 만료됐을 때 저장된 상기 디스패치 가능 유닛의 게스트 CPU의 상태(state) 때문에 상기 디스패치 가능 유닛의 계속실행(continuation)은 불가능하다. 그 정밀한 상태가 상기 게스트 CPU를 계속 실행하도록 사용될 때까지, 상기 디스패치 가능 유닛은 비활성이 된다.

컴퓨팅 환경에서 처리를 용이하게 하기 위한 컴퓨터 프로그램 제품의 프로비저닝을 통해서 선행 기술의 단점들이 극복되고 장점들이 제공된다. 상기 컴퓨터 프로그램 제품은, 처리 회로에 의해 판독 가능한 그리고 어떤 방법을 수행하기 위해 상기 처리 회로에 의해 실행할 명령들을 저장하는, 컴퓨터 판독 가능 저장 매체를 포함한다. 상기 방법은, 예를 들어, 제1 프로그램에 의해 제2 프로그램에게 상기 컴퓨팅 환경 내에 경고 트랙 퍼실리티(a warning track facility)의 설치(installation)를 표시하는 경고 트랙 퍼실리티 설치 표시(a warning track facility installed indication)를 제공하는 단계―상기 경고 트랙 퍼실리티는 상기 제2 프로그램에 제1 기능(a first function)을 수행할 유예 기간(a grace period)을 제공함―; 상기 제1 프로그램에 의해 상기 제2 프로그램에게 경고 트랙 통지(a warning track notification)를 제공하는 단계; 상기 경고 트랙 통지에 기초하여, 상기 제2 프로그램에 의해 상기 유예 기간 내에 상기 제1 기능을 개시하는 단계; 및 상기 유예 기간 이후에 상기 제1 프로그램에 의해 제2 기능을 수행하는 단계를 포함한다.

본 발명의 하나 또는 그 이상의 특징들과 관련된 방법들과 시스템들이 또한 여기에서 기술되고 청구된다. 추가로, 본 발명의 하나 또는 그 이상의 특징들과 관련된 서비스들이 또한 여기에서 기술되고 청구될 수 있다.

본 발명의 기술들을 통해 추가 특징들과 장점들이 실현된다. 본 발명의 다른 실시 예들과 특징들이 여기에서 상세하게 기술되며 청구하는 발명의 일부로 간주된다.

본 발명의 하나 또는 그 이상의 특징들이 구체적으로 언급되고 본 명세서의 끝 부분의 청구 범위에서 예시로서 분명하게 청구된다. 전술한 것과 본 발명의 대상들, 특징들, 및 장점들은 다음과 같은 내용으로 첨부되는 도면들과 그 다음에 오는 발명을 실시하기 위한 구체적인 내용을 참조하면 분명해진다.
도 1은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 한 실시 예를 도시한다.
도 2는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 또 하나의 실시 예를 도시한다.
도 3은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 또 다른 실시 예를 도시한다.
도 4는 본 발명의 일 특징에 따라서, 경고 트랙 인터럽션 퍼실리티(warning track interruption facility)의 게스트 관측(guest observation)과 연관된 논리(logic)의 한 실시 예를 도시한다.
도 5는 본 발명의 일 특징에 따라서, 경고 트랙 인터럽션 퍼실리티의 호스트 관측(guest observation)과 연관된 논리의 한 실시 예를 도시한다.
도 6은 본 발명의 일 특징에 따라서, 게스트 엑시트(guest exit)를 처리하는 호스트와 연관된 논리의 한 실시 예를 도시한다.
도 7은 본 발명의 일 특징에 따라서, 경고 트랙 인터럽션 퍼실리티 논리의 개요의 한 실시 예를 도시한다.
도 8a 내지 8c는 본 발명의 일 특징에 따라서, 경고 트랙 인터럽션 퍼실리티 처리에 연관된 논리의 실시 예들을 도시한다.
도 9는 본 발명의 일 특징에 따라서, 경고 트랙 인터럽션을 수신하는 것과 연관된 논리의 한 실시 예를 도시한다.
도 10은 본 발명의 일 특징에 따라서 사용되는 진단 명령(a Diagnose instruction)의 포맷의 한 실시 예를 도시한다.
도 11은 본 발명의 하나 또는 그 이상의 특징들을 포함하는 컴퓨터 프로그램 제품의 한 실시 예를 도시한다.
도 12는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 호스트 컴퓨터 시스템의 한 실시 예를 도시한다.
도 13은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 시스템의 또 하나의 예를 도시한다.
도 14는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 네트워크를 포함하는 컴퓨터 시스템의 또 하나의 예를 도시한다.
도 15는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 시스템의 여러 엘리먼트들의 한 실시 예를 도시한다.
도 16a는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 15의 컴퓨터 시스템의 실행 유닛(execution unit)의 한 실시 예를 도시한다.
도 16b는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 15의 컴퓨터 시스템의 분기 유닛(branch unit)의 한 실시 예를 도시한다.
도 16c는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 15의 컴퓨터 시스템의 로드/저장 유닛(load/store unit)의 한 실시 예를 도시한다.
도 17은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 에뮬레이트된(emulated) 호스트 컴퓨터 시스템의 한 실시 예를 도시한다.

본 발명의 일 특징에 따라서, 프로그램(예를 들어, 운영체제)에 그것이 기능(a function)을 수행할 유예 기간(grace period)을 갖고 있다는 경고를 하기 위한 능력이 제공된다. 예를 들어, 프로그램에 클린업(cleanup)(예를 들어, 디스패치 가능 유닛의 완료, 정지 및/또는 이동)을 수행하기 위한 유예 기간이 제공된다.

본 발명의 또 다른 특징에 따라서, 프로그램 및/또는 프로세서에 그것이 자원(예를 들어, 공유 자원)에 대한 액세스를 곧 잃을 것이라는 경고가 주어진다. 예를 들어, 다른 프로세서들과 자원을 공유하는 프로세서에 그 프로세서가 곧 그 자원들에 대한 액세스를 잃을 것이라는 경고가 제공된다. 추가 예로서, 공유 프로세서 상에서 실행 중인 운영체제 같은 프로그램(즉, 이 프로그램은 상기 프로세서를 다른 프로그램들과 공유함)에 그것이 자신의 프로세서 자원들을 곧 잃을 것이라는 경고가 주어진다.

한 구체적인 실시 예에서, 호스트 CPU에 의해 프로비저닝되는 게스트 CPU 상에서 실행 중인 게스트 프로그램에, 상기 호스트 CPU로부터 상기 게스트 프로그램에 주어진 타임슬라이스의 만료 경고, 또는 상기 호스트에 의한 상기 게스트 타임슬라이스의 선점(pre-emption) 경고가 제공되는, 능력이 제공된다. 상기 경고는 상기 게스트 CPU가 디스패치 가능 유닛의 실행 완료, 상기 디스패치 가능 유닛이 다시 디스패치 가능해지는 시점에 상기 디스패치 가능 유닛의 정지, 및/또는 상기 디스패치 가능 유닛을 또 다른 게스트 CPU로 이동시키기 같은 특정한 기능을 수행하기 위해 사용할 유예 기간을 제공한다.

여기에서 사용할 때, 유예 기간에는 예를 들면 일정한 양의 시간(an amount of time), 일정한 수의 명령(a number of instructions), 일정한 수의 주기(a number of cycles) 등이 포함된다. 그것은 하나 또는 그 이상의 기능들이 수행될 수 있는 미리 정해진 지속시간(duration) 같은 것이다.

도 1을 참조하여 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 한 실시 예를 기술한다. 이 구체적인 실시 예에서, 컴퓨팅 환경(100)은 자원들(104)을 공유하는 복수의 프로세서들(102)을 포함한다. 각 프로세서(및/또는 상기 프로세서 상에서 실행되는 운영체제 같은 프로그램)에게는 상기 자원들을 공유하기 위해, 타임슬라이스(timeslice)라 불리는, 특정한 양의 시간이 주어진다. 상기 자원들에는 중앙 처리 장치 자원들, 메모리, 입력/출력 디바이스들 또는 인터페이스들, 및/또는 기타 자원들이 예로서 포함된다. 상기 자원들에 액세스하는 상기 프로세서(또는 그 위에서 실행되는 프로그램)는 상기 프로세서의 액세스가 곧 종료될 것이며 따라서 상기 프로세서는 일정한 단위의 일(a unit of work)을 완료하고, 일정한 단위의 일을 정지시키고, 일정한 단위의 일을 이동시키는 등의 클린업(clean-up) 같은 특정한 동작(action)을 수행해야 한다는 경고를 받는다.

도 2를 참조하여 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경(200)의 또 하나의 실시 예를 기술한다. 컴퓨팅 환경(200)은 예를 들어 미국 뉴욕주 아몬크 소재 인터내셔널 비지네스 머신즈 코포레이션(IBM^®)에 의해 공급되는 z/Architecture^®에 기초한다. z/Architecture^®는 "z/Architecture Principles of Operation,"(IBM^® 간행물 번호 SA22-7832-08, 9판, 2010년 8월)라는 제목의 IBM^® 간행물에 기술되어 있다. 한 예에서, z/Architecture^®에 기초한 컴퓨팅 환경은 미국 뉴욕주 아몬크 소재 인터내셔널 비지네스 머신즈 코포레이션에 의해 공급되는 System z^® 서버를 포함한다. IBM^®, z/Architecture^® 및 zSeries^®와 아래에 언급되는 z/VM^®과 z/OS^®는 미국 뉴욕주 아몬크 소재 인터내셔널 비지네스 머신즈 코포레이션의 등록 상표이다. 여기에서 사용되는 다른 명칭들도 인터내셔널 비지네스 머신즈 코포레이션 또는 다른 회사들의 등록 상표, 상표, 또는 제품 명칭일 수 있다.

한 예로서, 컴퓨팅 환경(200)은 가상 머신 지원(virtual machine support)을 제공하는 중앙 프로세서 복합체(CPC)(202)를 포함한다. CPC(202)는 예를 들어 하나 또는 그 이상의 가상 머신들(204)(또는 다른 실시 예에서, 논리적 파티션들), 하나 또는 그 이상의 중앙 프로세서들(206), 적어도 하나의 호스트(208)(예를 들어, 하이퍼바이저 같은 제어 프로그램), 및 입력/출력 서브시스템(210)을 포함하며, 이들 각각은 아래에서 기술된다. 이 예에서, 상기 가상 머신들과 호스트는 메모리에 포함된다.

상기 CPC의 가상 머신 지원은 다수의 가상 머신들을 운영하는 능력을 제공하며, 이들 가상 머신들 각각은 예로서 z/VM^®, z/OS^® 또는 Linux 같은 게스트 운영체제(212)를 호스팅할 수 있다. 각 가상 머신(204)은 별개의 시스템으로 기능할 수 있다. 즉, 각 가상 머신은 독립적으로 리셋되고, 게스트 운영체제를 호스트하고, 그리고 다른 프로그램들로 운영될 수 있다. 가상 머신에서 실행되는 운영체제 또는 애플리케이션 프로그램은 시스템 전체를 완전히 액세스할 수 있는 것으로 보이지만, 실제로는, 그 중 일 부분만 이용 가능하다.

CPC의 물리적인 자원들(예를 들어, CPC들, 메모리, I/O 디바이스들, 등)은 호스트(208)가 소유하고, 물리적인 공유 자원들은 상기 호스트에 의해 상기 게스트 운영체체들의 처리 수요들을 충족시키기 위해 상기 게스트 운영체제들에 필요한 만큼 디스패치된다. 상기 게스트 운영체제들과 물리적인 공유 머신 자원들 사이의 상호작용은 상기 호스트에 의해 제어되는데, 그 이유는 상기 다수의 게스트들은 통상적으로 상기 호스트가 상기 하드웨어 자원들을 상기 구성된(configured) 게스트들에 단순히 분할 및 할당하는 것을 막기 때문이다.

중앙 프로세서들(206)은 가상 머신에 할당 가능한 물리적인 프로세서 자원들이다. 예를 들어, 가상 머신(204)은 하나 또는 그 이상의 논리적 프로세서들을 포함하며, 이들 각각은 상기 가상 머신에 동적으로 할당될 수 있는 물리적인 프로세서 자원(206)의 전부 또는 일부분을 나타낸다. 가상 머신들(204)은 호스트(208)에 의해 관리된다. 예를 들자면, 상기 호스트는 프로세서들(206) 상에서 실행되는 마이크로코드로 구현될 수도 있고 또는 상기 머신 상에서 실행되는 호스트 운영체제의 일부분일 수도 있다. 한 예에서, 호스트(208)는 미국 뉴욕주 아몬크 소재 인터내셔널 비지네스 머신즈 코포레이션에서 공급하는 프로세서 자원/시스템 매니저(PR/SM)이다.

입력/출력 서브시스템(210)은 디바이스들과 메인 스토리지 사이의 정보의 흐름을 지시한다. 이것(입력/출력 서브시스템)은 상기 중앙 처리 복합체의 일부분 또는 그와 별개일 수 있다는 점에서 상기 중앙 처리 복합체에 결합된다(coupled). 상기 I/O 서브시스템은 상기 중앙 프로세서들로 하여금 상기 CPC에 결합된 I/O 디바이스들과 직접 통신해야 하는 태스크를 덜어주고 데이터 처리가 I/O 처리와 동시에(concurrently) 진행되도록 허용한다.

한 실시 예에서, 상기 호스트(예를 들어, PR/SM)와 프로세서(예를 들어, System z^®) 하드웨어/펌웨어는 상기 게스트 운영체제와 상기 호스트로/로부터 제어의 전송(transfer)이 필요 없이 게스트 운영체제 연산들(operations)을 처리하기 위하여 제어된 협력적 방식으로(in a controlled cooperative manner) 서로 상호작용한다. 게스트 연산들은, 호스트 개입(host intervention) 없이, 명령들(instructions)이 게스트에 대하여 해석적으로 실행되도록 해주는 퍼실리티(facility)를 통해 직접 실행될 수 있다. 이 퍼실리티는 해석적 실행 시작(SIE, Start Interpretive Execution)이라는 명령을 제공하는데, 상기 호스트가 이것을 발행할 수 있으며, 이 명령은 게스트(가상 머신) 상태 및 제어들을 보유하는 상태 묘사(a state description)라 불리는 제어 블록(a control block)을 가리킨다. 상기 명령은 상기 CPU를 해석적 실행 모드로 진입하게 하고 이 모드에서 게스트 명령들 및 인터럽션들이, 호스트 주의(host attention)를 필요로하는 조건이 발생할 때까지, 직접적으로 처리된다. 그러한 조건이 발생하면, 해석적 실행은 종료되고, 호스트 인터럽션이 제시되거나, 또는 SIE 명령이 완료되며 마주친 조건의 상세 사항을 저장하는데, 이 후자의 동작(action)을 인터셉션(interception)이라 부른다. 해석적 실행의 한 예가 "System/370 Extended Architecture/Interpretive Execution"(IBM 간행물 번호 SA22-7095-01, 1985년 9월)에 기술되어 있다.

여기에서 사용할 때, 펌웨어(firmware)는 예를 들어 프로세서의 마이크로코드(microcode), 밀리코드(millicode) 및/또는 매크로코드(macrocode)를 포함한다. 예를 들어, 펌웨어는 상위 수준(higher level) 머신 코드의 구현에 사용되는 하드웨어-수준 명령들 및/또는 데이터 구조들을 포함한다. 한 실시 예에서, 펌웨어는 예를 들어 통상적으로 마이크로코드로 전달되는 사유권 있는 코드(proprietary code)를 포함하며 이 마이크로코드는 신뢰 소프트웨어(trusted software) 또는 기본 하드웨어에 특화된 마이크로코드를 포함하고 운영체제가 시스템 하드웨어에 액세스하는 것을 제어한다.

본 발명의 하나 또는 그 이상의 특징들을 포함하기 위한 컴퓨팅 환경의 또 다른 실시 예가 도 3에 도시된다. 이 예에서, 호스트 아키텍처로 이루어진 호스트 컴퓨터(302)를 에뮬레이트하는 에뮬레이트된(emulated) 호스트 컴퓨터 시스템(300)이 제공된다. 에뮬레이트된 호스트 컴퓨터 시스템(300)에서, 호스트 프로세서(CPU)(304)는 에뮬레이트된 호스트 프로세서(또는 가상 호스트 프로세서)이고 호스트 컴퓨터(302)의 프로세서들에 의해 사용되는 것과 다른 네이티브 명령 세트 아키텍처(native instruction set architecture)를 갖는 에뮬레이션 프로세서(306)를 통해 실현된다. 에뮬레이트된 호스트 컴퓨터 시스템(300)은 에뮬레이션 프로세서(306)가 액세스 가능한 메모리(308)를 갖는다. 상기 예시 실시 예에서, 메모리(308)는 호스트 컴퓨터 메모리 부분(310)과 에뮬레이션 루틴들 부분(312)으로 분할된다. 호스트 컴퓨터 메모리(310)는 호스트 컴퓨터 아키텍처에 따라서, 에뮬레이트된 호스트 컴퓨터(302)의 프로그램들에 의해 이용 가능하며, 호스트 또는 하이퍼바이저(314) 및 하나 또는 그 이상의 가상 머신들(316)을 모두 포함할 수 있고 이 가상 머신들(316)은 도 2에 있는 같은 이름의 엘리먼트들과 유사한 게스트 운영체제들(318)을 실행한다.

에뮬레이션 프로세서(306)는 에뮬레이트된 프로세서(304)의 것 이외의 아키텍처로 이루어진 아키텍처화된(architected) 명령 세트의 네이티브 명령들을 실행한다. 상기 네이티브 명령들은 예를 들면 에뮬레이션 루틴들 메모리(312)로부터 획득된다. 에뮬레이션 프로세서(306)는 시퀀스 및 액세스/디코드 루틴에서 획득된 하나 또는 그 이상의 명령(들)을 채용함으로써 호스트 컴퓨터 메모리(310)에 있는 프로그램으로부터 실행을 위한 호스트 명령을 액세스할 수 있으며, 상기 루틴은 액세스한 상기 호스트 명령의 기능(function)을 에뮬레이션하기 위한 네이티브 명령 실행 루틴을 결정하기 위해 액세스한 상기 호스트 명령(들)을 디코딩할 수 있다. 그러한 호스트 명령의 한 예를 들면 해석적 실행 시작(SIE) 명령이 있으며, 이 명령에 의해 상기 호스트는 가상 머신에서 게스트 프로그램을 실행하려고 한다. 에뮬레이션 루틴들(312)은 이 SIE 명령의 정의에 따라서 이 명령을 위한 그리고 가상 머신(316)에서 일련의 게스트 명령들을 실행하기 위한 지원을 포함할 수 있다.

호스트 컴퓨터 시스템(302)의 아키텍처에 대하여 정의된 다른 퍼실리티들이 아키텍처화된 퍼실리티들 루틴들(architected facilities routines)에 의해 에뮬레이션될 수 있는데, 이러한 것들에는, 예를 들어 범용 레지스터들, 제어 레지스터들, 동적 주소 변환(dynamic address translation), 및 I/O 서브시스템 지원 및 프로세서 캐시 같은 퍼실리티들이 포함된다. 에뮬레이션 루틴들은 또한 (범용 레지스터들 및 가상 주소들의 동적 변환 같은) 에뮬레이션 프로세서(306)에서 이용 가능한 기능들을 이용하여 에뮬레이션 루틴들의 성능을 향상시킬 수 있다. 호스트 컴퓨터(302)의 기능들을 에뮬레이션하는 데 프로세서(306)를 보조하기 위한 특수 하드웨어 및 오프로드 엔진들이 또한 제공될 수 있다.

본 발명의 일 특징에 따라서, 여러 유형의 컴퓨팅 환경들에서 사용될 수 있는 경고 트랙 인터럽션 퍼실리티가 제공된다. 상기 퍼실리티는 여러 유형의 환경들에서 사용될 수 있지만, 여기에서는 게스트 다중 처리 시스템을 참조하여 상기 퍼실리티의 특징들을 기술한다. 위에서 설명한 바와 같이, 게스트 다중 처리 시스템들에서, 게스트 운영체제들이 디스패치 가능 유닛들(예를 들어, 프로그램들, 코드 등)을 적어도 하나의 호스트 중앙 처리 장치(central processing unit)에 의해 호스팅되는 게스트 중앙 처리 장치들 상에 디스패치한다. 상기 호스트 CPU가 타임슬라이스(예를 들어, 일정한 양의 시간, 또는 일정한 수의 명령들, 일정한 수의 주기 등의 다른 기간)를 상기 게스트 CPU에 제공하며 그 시간 동안 상기 디스패치 가능 유닛이 실행된다. 상기 디스패치 가능 유닛의 실행 동안에 상기 타임슬라이스가 만료되면, 상기 디스패치 가능 유닛은 다른 게스트 CPU들의 가용성(availability)에 상관 없이 게스트 다중 처리 구성(configuration)의 다른 게스트 CPU 상에서 계속 실행될 수 없는 조건에 처하게 될 수 있다. 그 대신에, 상기 디스패치 가능 유닛이 계속 실행되기 위해서는 자신의 다음 타임슬라이스를 수신하기 위해 유일한(the one and only) 게스트 CPU를 기다려야 한다. 게스트 구성(configuration)의 특정한 공유 기법과 상대적 우선순위에 따라서, 상기 다음 타임슬라이스는 상당 기간 동안 지연될 수 있다. 상기 게스트 구성이 상기 디스패치 가능 유닛을 실행할 수 있는 다른 게스트 CPU들을 가지고 있을지라도, 상기 이전 타임슬라이스가 만료됐을 때 저장된 상기 디스패치 가능 유닛의 게스트 CPU의 상태(state) 때문에 상기 디스패치 가능 유닛의 계속실행(continuation)은 불가능하다. 그 정밀한 상태가 상기 게스트 CPU를 계속 실행하도록 사용될 때까지, 상기 디스패치 가능 유닛은 비활성이 된다.

추가 시간(또는 추가 명령들, 주기들 등의 다른 추가 기간)을 부여함으로써 상기 타임슬라이스를 연장하는 것이 가능하지만, 이 여분의 시간을 가지고 상기 게스트 CPU는 상기 디스패치 가능 유닛의 실행을 연장할 수는 있지만, 상기 정상(normal) 타임슬라이스가 만료될 때 동일한 디스패치 불가능 조건에 처해진다.

호스트 프로그램은 임의의(arbitrary) 디스패치 가능 유닛을 실행하는 임의의 게스트 프로그램에 의해 사용되는 제어들과 상태를 모르기 때문에, 상기 게스트 운영체제로 하여금 자신의 디스패치 가능 유닛을 클린업할 여분의 시간을 항상 부여하는 것은 상기 호스트 프로그램과 상기 게스트 프로그램 사이에 프로토콜(protocol)을 설정하지 않고서는 가능하지 않다. 프로토콜 없이, 상기 게스트 CPU에 부여되는 여분의 시간은 메인 처리(main processing)에서 소비될 것이며 여전히 동일한 디스패치 가능 유닛의 움직일 수 없는(stuck) 조건으로 귀결될 가능성이 있다. 그러므로, 본 발명의 일 특징에 따라서, 그러한 프로토콜이 제공된다.

본 발명의 일 특징에 따라서, 상기 게스트 프로그램에게 특정한 동작이 취해져야 한다(예를 들어, 디스패치 가능 유닛을 완료하거나 디스패치 가능 유닛을 재-디스패치 가능하게 만드는 것)고 표시하는 경고를 포함하는 유예 기간(grace period) 또는 연장 시간(extension)이 제공된다. 예를 들자면, 유예 기간은 타임슬라이스의 만료에 반응하여, 또는 자신의 타임슬라이스 만료 전에 호스트가 게스트를 선점하는 것에 반응하여 제공되는데, 이는 호스트가 볼 때 다른 더 높은 우선순위를 위하여 프로세서를 되찾기 위한 것이며, 여기에서 더 상세하게 기술된다.

한 예를 들자면, 유예 기간은 타임슬라이스를 무조건적으로 연장하는 대신에 제공된다. 만일 정상 타임슬라이스가 완전히 만료되면, 유예 기간이 제공되지만, 이는 각각 타임슬라이스 기대치(expectation)를 갖는 다른 모든 가상화된 게스트들에 공정하게 유지되기 위해 그 다음 정상 타임슬라이스의 부담이 된다. 만일 정상 타임슬라이스가 만료되지 않았으면, 유예 기간은 남은 정상 시간(normal time)에서 취해진다. 어느 쪽이든, 유예 기간은 게스트 CPU에 주어진 남은 시간(또는 다른 기간)을 제한하며 그 자체로는 연장 가능하지 않다. 그러므로, 게스트 CPU는 임의의(arbitrary) 그리고 미지의(unknown) 기간 동안 계속해서 실행될 수 없다.

유예 기간이 시작될 때, 게스트 프로그램은 디스패치 가능 유닛을 클리닝업(예를 들어, 디스패치 가능 유닛의 완료, 정지, 및/또는 이동)할 목적으로 통지를 받는다. 유예 기간의 집행은 반드시 게스트 CPU가 부여된 추가 기간을 넘지 않도록 한다. 게스트 프로그램이 유예 기간을 부여받고 시간(또는 다른 기간)이 거의 만료되었다는(유예 기간이 시작되었다는) 통지를 받는 근거가 되는 프로토콜은 이 프로토콜이 게스트 프로그램에 의해 양해되고(understood), 그럼으로써 그러한 통지를 가치 있게 만드는 게스트 프로그램과 호스트 프로그램 사이의 합의(agreement)이다. 즉, 게스트 프로그램은 필요시 현재의 디스패치 가능 유닛을 게스트 구성(configuration)의 다른 게스트 CPU 상에서 디스패치 가능하게 만듦으로써(예를 들어, 그것을 이동시킴) 상기 통지를 정상적으로 이행할 것이다.

상기 프로토콜과 경고 트랙 인터럽션 퍼실리티(경고 트랙 또는 경고 트랙 퍼실리티로도 불림)에 관련된 더 상세한 내용을 도 4 내지 10을 참조하여 아래에 기술한다. 상기 도면들을 참조하여 기술된 실시 예는 하나 또는 그 이상의 호스트들에 의해 프로비저닝되는 하나 또는 그 이상의 게스트들을 갖는 가상 환경과 관련이 있다. 그러나, 본 발명의 하나 또는 그 이상의 특징들은 다중 프로세서들 및/또는 다중 프로그램들이 자원들을 공유하는 비가상 환경들을 포함하여 다른 환경들과도 관련이 있다.

도 4를 참조하여, 게스트에 의해 관측되는(observed) 바와 같이 경고 트랙 인터럽션 퍼실리티 프로토콜에 관련된 상세 사항들이 기술된다. 게스트에 의해 관측되는 바와 같이 경고 트랙 프로토콜은 예를 들어 퍼실리티 설치 표시(a facility installed indication), 게스트 등록(guest registration), 통지(notification) 및 자발적 엑시트(voluntary exit) 등을 포함하며, 이들 각각은 아래에 기술된다.

도 4를 참조하면, 게스트 프로그램이 경고 트랙 프로토콜을 양해하고(understand) 퍼실리티 설치 표시를 찾는다(단계 400). 한 실시 예에서, 이 표시는 제어 블록(예를 들어, 서비스 콜 제어 블록(Service Call Control Block, SCCB))에 저장되는 비트(bit)이며, 이것은 SCP 정보 판독 커맨드(a Read SCP Information command) 같은 판독 커맨드(a read command)를 이용하여 관측된다. 상기 퍼실리티가 설치되어 있는 것이 판별된 이후에, 게스트 프로그램은 등록을 수행한다(단계 402). 등록(registration)은 게스트 프로그램이 호스트 프로그램에게, 게스트 프로그램이 경고 트랙 인터럽션 퍼실리티 프로토콜을 양해한다는 것을, 전달하는 메커니즘이다. 한 예에서, 등록은 진단 명령(a Diagnose instruction)을 이용해서 수행되며, 그 예가 아래에 더 기술된다.

어느 게스트 중앙 처리 장치든 그로부터 개시된 등록은, 한 실시 예에서, 다중 처리 구성(configuration)의 모든 게스트 중앙 처리 장치들(units)을 커버(cover)하는데, 이는 게스트 다중 처리 구성의 게스트 CPU들 전체적으로 일관된 행동이 바람직하기 때문이다. 게스트 다중 처리 구성에서, 게스트 CPU들은 동일한 메인 메모리를 사용하며, 게스트 CPU들은 소위 단일 이미지(a single image)에서 운영되는 것으로 가정한다. 그러므로, 한 게스트 CPU의 등록은 다중 처리 환경의 다른 게스트 CPU들에도 적용된다. 등록은 한 실시 예에서 비역행적(irrevocable)이며, 이것은 타이밍 윈도우(timing window)들을 회피하는 데 도움이 되고, 개발(development)을 단순화하고 테스트 용이성(testability)을 향상시킬 수 있다. 등록이 비역행적일지라도, 게스트 프로그램은 그 프로토콜에 계속 참여할지를 결정할 수 있다. 만일 그렇게 선택한다면, 아래에 기술되는 하나 또는 그 이상의 인에이블먼트 표시자(enablement indicator)들을 리셋하거나 리셋되게 함으로써 참여하지 않아도 된다.

경고 트랙 프로토콜에 대하여 게스트 프로그램을 등록시킨 이후에, 게스트 CPU는 유예 기간을 통보받을 수 있다(단계 404). 예를 들어, 게스트 CPU는 호스트 CPU에 의해 타임슬라이스의 만료(또는 다른 예에서는, 만료 임박) 또는 자신의 타임슬라이스의 선점에 대한 경고를 받을 수 있다. 한 구체적인 예에서, 등록된 게스트 구성의 CPU는 예를 들어 자신의 정상 타임슬라이스의 만료와 예를 들어 클린-업하기 위한 추가 기간을 제공하는 유예 기간의 시작을 통지받는다.

통지받은 이후에, 상기 게스트는 제약된 양의 시간 또는 다른 기간, 즉 디스패치 가능 유닛을 재-디스패치 가능하게 만들거나 다른 적절한 조정을 하기 위한 유예 기간(예를 들어, 한 구체적인 실시 예에서는 50 마이크로초)을 갖는다. 만일 정상 타임슬라이스가 이미 종료되었다면, 예를 들어 호스트에 제어를 반환하기 전에, 디스패치 가능 유닛을 재-디스패치 가능하게 만들거나 다른 적절한 조정을 하기 위해 유예 기간이 사용된다. 만일 타임슬라이스가 종료되지 않았다면, 유예 기간이 사용되며 타임슬라이스의 남은 부분은 포기된다. 게스트 CPU에 의해 사용된 실제 시간의 정상적인 정산이 이루어진다.

상기 통지를 한 이후에, 게스트 CPU는 제약된 기간(예를 들어, 한정된 양의 시간)에 있게 되고 그 후에 게스트 CPU의 작동(operation)은 비자발적으로 종료된다. 각각의 정상 타임슬라이스 기간에 대하여는 한 번의 통지만 이루어진다. 그러므로, 게스트 CPU는 최종 시간 제어(final time control)에 의해 여전히 제약을 받으며, 이 최종 시간 제어는 기본적인 공유 호스트 CPU가 다른 곳에서 공유될 수 있게 하고 그렇게 함으로써 호스트 프로그램에 의해 제공되는 전체 가상화에서 순서 및 규율을 양호하게 유지할 수 있게 한다.

통지는 게스트 프로그램이 고유한 상태(unique status)를 감지하게(detect) 하는 메커니즘을 통해 달성될 수 있다. 예를 들자면 고유한 게스트 인터럽션(unique guest interruption), 설정될(set) 수 있는 아키텍처적으로 정의된 메인 메모리 위치(location), 또는 호스트와 게스트가 모두 이용할 수 있는 I/O 외부 메모리 디바이스 등이 있다. 상기 첫 번째 것은 상기 인터럽션을 가능하게 할 적절한 게스트 인에이블먼트가 필요하다. 상기 뒤의 나머지 두 가지는 유예 기간이 허비되지 않도록 충분히 자주 정기적인 검사(periodic examinations)가 필요하다. z/Architecture^®의 한 구체적인 예에서, 경고 트랙 인터럽션(WTI)이라 불리는 게스트 인터럽션이 통지로 사용된다.

경고를 받은 이후에, 게스트는 자신의 주어진 타임슬라이스/유예 기간을 자발적으로 엑시트한다(단계 406). 게스트는 통지를 받고나서 디스패치 가능 유닛을 재-디스패치 가능하게 만든(예를 들어, 디스패치 가능 유닛을 정지시키거나 이동시킴, 또는 완료시킴) 후에 현재의 타임슬라이스/유예 기간을 종료한다. 이 엑시트는 호스트 프로그램에 게스트가 실제로 프로토콜을 따르고 있다는 신호를 보낸다. 게스트가 제어를 포기하고 그로 인해 호스트 프로그램에 반환할 다른 이유들이 발생할 수도 있다. 정상적으로는, 디스패치 가능 유닛을 재-디스패치 가능하게 만들기 위한 제약된 처리를 위해서, 관련 없는 엑시트(extraneous exit)들에 해당하는 조건들은 발생하지 않을 것이다. 만일 게스트 CPU가 경고 트랙 인터럽션 프로토콜을 통해서 유예 기간 내에 엑시트하면, 그것이 발생할 때마다, 다음 타임슬라이스에서 피드백 표시가 주어진다. 그렇게 하여, 게스트 프로그램은 자신이 유예 기간에 의해 부과된 시간 제약을 충족시켰다는 것을 알게 된다.

만일 게스트가 자발적인 엑시트에서 지체되면, 그것의 실행은 유예 기간의 만료에 의해 선점된다(preempted). 다음 번에 게스트 CPU가 정상 타임슬라이스로 시작될 때, 지체가 있었다는 것을 그 게스트가 알도록 피드백 표시가 주어진다. 일반적으로, 이것은 게스트 프로그램에서 문제 판별(problem determination)을 위해 사용될 수 있는데, 그 이유는 평상시의 유예 기간은 클린업하고 자발적으로 엑시트할 충분한 시간을 허용하기 때문이다.

만일 관련 없는 엑시트(extraneous exit)가 발생하면, 다음 번에 게스트 CPU가 정상 타임슬라이스 내에서 시작될 때, 자발적인 엑시트가 신속하게 발생할 것으로 예상된다. 동일한 피드백 메커니즘이 게스트 프로그램에 관련 없는 엑시트가 개입하였다고 통지하고 따라서 문제 판별을 통지하기 위해 다른 정보를 제공할 것이다.

자발적인 엑시트는 제어가 게스트 프로그램으로부터 호스트 프로그램으로 넘어가게 하는 메커니즘에 의해 달성되며, 앞서 언급한 피드백 메커니즘도 이에 포함된다. 상기 사용되는 메커니즘은 호스트 프로그램이 게스트 요청을 인지(recognize)하기 위하여 특정한 아키텍처의 경고 트랙 인터럽션 프로토콜에서 정의되어야 한다. 한 예에서, 이 메커니즘은 아래에 기술되는 진단 명령(Diagnose instruction)을 포함한다.

경고 트랙 인터럽션 프로토콜의 게스트 관측에 더하여, 한 실시 예에서, 호스트도 또한 상기 퍼실리티를 관측하며, 이는 도 5를 참조하여 아래에 상세하게 더 기술되는 바와 같다.

도 5를 참조하면, 호스트가 상기 퍼실리티 설치 표시를 인지하고 그것을 자신의 게스트들에 반영한다(단계 500). 예를 들어, 호스트는 컨트롤 블록(예를 들어, SCCB) 내 설치된 비트(installed bit)를 점검하고 경고 트랙 프로토콜의 설치된 상태(즉, 그것이 설정됨)를 인지하고 호스트 프로그램이 그것을 어떻게 호스트에 이익이 되도록 사용할 수 있을지를 알게된다. 이렇게 하여, 상기 퍼실리티 표시가 자신의 게스트에 반영된다. 예를 들어, 상기 퍼실리티를 게스트에 반영시키기 위해, 호스트는 게스트 컨트롤 블록(예를 들어, 게스트 SCCB) 또는 게스트가 액세스할 수 있는 메모리의 구역에, 설치된 비트(installed bit)를 설정한다. 만일 어떤 이유로든 호스트 프로그램이 게스트가 경고 트랙 인터럽션 퍼실리티 프로토콜의 설치 상태(installed status)를 관측하는 것을 원하지 않고 그래서 게스트가 자신의 설치 상태를 관측 및 사용하는 것을 허용하지 않는다면, 그 호스트 프로그램은 미설치 표시(uninstalled indication)를 게스트에 보낸다(예를 들어, 게스트에 의해 보이는 비트를 0으로 설정함). 뿐만 아니라, 한 실시 예에서, 호스트 프로그램은 경고 트랙 프로토콜이 디스에이블되도록 게스트 CPU들의 제어들을 설정한다(예를 들어, 게스트 CPU의 상태 묘사에서 하나 또는 그 이상의 지정된 비트들을 턴-오프한다(turn off)).

등록이 게스트에 의해 개시될 때, 호스트 프로그램은 비청구(unsolicited) 등록 요청을 수신하고 그 게스트가 등록했음을 기억한다(단계 502) 단일 게스트 CPU에 의해 개시된 등록 요청은 모든 게스트 CPU들을 게스트 다중 처리 구성으로 등록시키기에 충분하다. 그러므로, 호스트 프로그램은 상기 게스트 구성의 모든 CPU들에 대하여 경고 트랙 프로토콜을 인에이블시킨다(단계 504). 예를 들어, 호스트 프로그램은 게스트들에 대하여 경고 트랙 인터럽션 퍼실리티를 인에이블시키기 위해 게스트 CPU의 상태 묘사에 하나 또는 그 이상의 지정된 비트들을 설정한다. 등록의 피드백이 게스트에 반드시 회신되지는 않아도 된다. 상기 퍼실리티가 설치되어 있지 않을 때에도 게스트 CPU가 등록을 시도한다면, 호스트는 그 요청을 무시하고 경고 트랙 인터럽션 퍼실리티 프로토콜에 대하여 게스트 CPU들을 인에이블시키지 않을 것이다.

상기 경고 트랙 퍼실리티에 대하여 게스트들을 등록 및 인에이블시킨 이후에, 게스트는 상기 프로토콜의 호출(invocation) 통지를 수신할 수 있다(단계 506). 이것은 아래에 기술되는 바와 같이 다수의 상황들에서 달성될 수 있다.

한 예를 들면, 경고 트랙 인터럽션 프로토콜이 호스트 CPU 상에서, 가령 호스트 CPU X 상에서, 해석적 실행 모드로 동작 중인 게스트 CPU에 대하여 인에이블될 때, 호스트 프로그램이 호스트 CPU Y로부터 상기 프로토콜을 개시할 수 있다. 즉, 게스트 CPU에 호스트 CPU X가 프로비저닝되었으므로 그 호스트 CPU X는 현재 호스트 프로그램이 이용할 수 없다. 만일 호스트 프로그램이 CPU X를 다시 획득해야할 이유가 있다면, 호스트 프로그램은 우선 CPU X가 상기 해석적 실행 모드에서 엑시트하게 만든다. 즉, 게스트 CPU는 정지되고, 그렇게 함으로써 CPU X의 해석적 실행 모드를 엑시트한다. 게스트 CPU가 스스로 자발적 정지를 하게 하지 않고 임의 시점에 게스트 CPU를 정지시키면 그 문제를 경고 트랙 인터럽션 프로토콜이 해결하려고하는 위험을 초래한다. 경고 트랙 인터럽션 프로토콜은 호스트 프로그램 동작(action)이 게스트 CPU X 내 통지로 변환되도록 함으로써 호스트 CPU Y가 통지를 요청할 수 있게 한다(단계 506). 게스트 프로그램은 이전에 등록되었으므로, 호스트 프로그램은 게스트 프로그램이 상기 통지를 인지하고, 마지막 자발적인 실행 종료 단계를 포함하여 상기 통지의 적절한 처리를 지원하여, 호스트 CPU X의 제어를 호스트 프로그램에 반환할 것으로 기대한다. 일단 이것이 발생하면, 호스트 프로그램은 호스트 CPU X의 사용이 어떤 것을 야기하든 간에 프로세스가 개시되도록 계속 진행할 수 있다.

호스트 프로그램은 예를 들어 임의의(any) 상태를 설정하거나, 표시자(예를 들어, 비트)를 설정하거나, 또는 자발적 비동기 신호(예를 들어, 경고 트랙 인터럽션)가 게스트에 보내지도록 함으로써 그 게스트에 통지한다. 등록될지라도, 그러한 통지 신호의 수신 시간은 여전히 게스트에서는 알지 못한다. 등록함으로써, 게스트는 신호가 온다면 그리고 올 때 그 프로토콜에 따르기로 동의한 것이다.

호스트 단일 프로세서 시스템에서, 만일 그 하나의 호스트 CPU가 해석적 실행 모드에 있어서 게스트 CPU가 작동 중(operating)에 있다면, 경고 트랙 인터럽션 프로토콜을 호출할 다른 호스트 CPU는 존재하지 않는다. 그러나, 이 경우에도, 경고 트랙 인터럽션 프로토콜은 호스트 CPU가 해석적 실행 모드에 있으면서 타임슬라이스 만료를 인지하고 나서 유예 기간을 부여하고 상기 통지를 수행할 수 있을 때 CPU 스스로에 의해 호출될 수 있다.

통지에 관한 추가 예에서, 통지는, 호스트 CPU가 해석적 실행 모드에 있을 때 호스트 CPU에 의해 인지되는 내부 상태 변화로 인해, 호스트 CPU가 경고 트랙 프로토콜에 정의된 통지가 게스트 CPU에 보내지게 할 때 발생한다. 이것의 예는 게스트 CPU가 경고 트랙 인터럽션 프로토콜에 대하여 인에이블되고 호스트 CPU가 타임슬라이스의 종료를 인지할 때 발생한다. 게스트 CPU에 제어를 포기하라고 신호하기 전에, 상기 CPU는 내부적으로 유예 기간을 부여하여 게스트 CPU가 상기 신호를 수신하고서 적절한 동작(예를 들어, 현재의 디스패치 가능 유닛을 완료하거나 현재의 디스패치 가능 유닛을 재-디스패치 가능하게 만들기)을 취한 후 자발적으로 종료할 수 있는 충분한 시간을 허용한다. 내부적으로, 호스트 CPU는 게스트 CPU가 통지 받았다는 것을 표시하기 위해 상태를 유지한다. 만일 게스트가 유예 기간 내에 자발적으로 종료하지 않으면, 상기 CPU는 이것을 인지하고 게스트의 실행을 종료시키고, 그렇게 함으로써 해석적 실행 모드를 종료시켜 호스트 프로그램에 제어를 반환한다. 게스트는 한 실시 예에서 그것이 클린업하고 종료하라는 통지를 받았다는 것을 제외하고는 왜 상기 프로토콜이 호출되었는지를 판별할 방법을 갖고 있지 않다. 해석적 실행 모드를 종료시키고 그렇게 함으로써 게스트 실행을 종료시키기 위한 다른 호스트 근거들(rationales)이 존재할 수 있다. 예를 들어, 전체 게스트 구성에 얼마간의 조정된(coordinated) 변화를 적용하기 위해 모든 게스트 CPU들의 실행이 정지되어야 하는 상황이 있다. 다중 처리 게스트 구성은 그 게스트 구성의 다른 CPU들로부터 온 다른 규칙들(rules) 또는 가정들(assumptions) 아래 작동하는 CPU들을 가져서는 안된다. 그와 같은 비대칭(asymmetry)은 예측할 수 없는 게스트 결과들을 야기할 수 있다.

호스트 CPU는 자발적인 엑시트 또는 다른 이유(예를 들어, 호스트가 CPU 자원을 반환 받음)로 인한 엑시트를 수행하는 게스트 CPU의 영향(effect)을 수신한다(단계 508). 만일 상기 엑시트가 경고 트랙 인터럽션 프로토콜이 정의하는 것으로 인한 것이라면, 호스트 프로그램은 게스트 CPU에 다음 번에 그것이 시작될 때 피드백을 제공해야 한다는 것을 기억하지만, 오래 걸릴 수도 있다. 이 피드백은 게스트가 유예 기간의 만료 전에 자발적으로 엑시트되었다고 가정하는 긍정적인("양호") 표시이다. 만일 상기 엑시트가 다른 이유로 인한 것이라면, 게스트 CPU가 다음 번에 시작할 때 경고 트랙 인터럽션 프로토콜 피드백은 발생하지 않는다.

만일 게스트가 자발적인 엑시트에서 지체되면; 즉, 게스트가 자발적으로 엑시트하기 위한 동작을 수행하지만 유예 기간이 만료되었다면, 게스트 CPU의 실행은 유예 기간의 만료에 의해 선점된다(preempted). 다음 번에 게스트 CPU가 정상 타임슬라이스로 시작될 때, 그 게스트가 자발적 엑시트에 지체가 있었다는 것을 알도록, 예외 피드백 표시가 주어진다. 일반적으로, 이것은 게스트 프로그램에서 문제 판별(problem determination)을 위해 사용될 수 있는데, 그 이유는 평상시의 유예 기간은 클린업하고 자발적으로 엑시트할 충분한 시간을 허용하기 때문이다.

만일 경고 트랙 인터럽션 프로토콜의 자발적인 엑시트 이외의 엑시트가 발생하면, 다음 번에 게스트 CPU가 정상 타임슬라이스로 시작될 때, 상기 경고 트랙 프로토콜에 따른 피드백은 포함되지 않는다.

자발적으로 엑시트하기 위한 수단은 제어가 게스트 프로그램으로부터 호스트 프로그램으로 넘어가게 하는 메커니즘에 의해 달성되며, 이것은 상기 프로토콜 자발적 엑시트처럼 호스트 프로그램에 의해 인지되며, 앞서 언급한 피드백 메커니즘도 이에 포함된다. 한 예에서, 진단 명령(a Diagnose instruction)이 자발적 엑시트를 위해 사용된다. 즉, 특정한 매개변수를 갖는 진단 명령이 사용되어 타임슬라이스의 완료를 표시한다. 진단 명령이 게스트 프로그램에 의해 발행되고 실행된 후에, 호스트 프로그램은 엑시트가 제 시간에 되었는지를 판별한다. 그런 후, 게스트가 다시 시작될 때(이것은 진단(Diagnose) 이후의 다음 순차 명령에서 이루어짐), 그것이 제 시간에 되었는지를 표시하는 조건 코드가 제공된다. 상기 조건 코드는, 예를 들어, 다음 순차 명령에 게스트를 시작시키기 위해 사용되는 게스트 PSW에 설정된다. 그런 후 게스트는 상기 조건 코드를 테스트할 수 있다.

도 6을 참조하여 호스트에 의한 게스트 자발적 엑시트의 처리에 관해 더 기술한다. 우선, 게스트 CPU가 정지할 때, 제어가 호스트 CPU로 반환된다(단계 600). 제어가 유예 기간 내에 반환되었는지에 대한 판별(determination)이 이루어진다(질의 602). 만일 제어가 유예 기간 내에 반환되었다면, 호스트 프로그램은 경고 트랙 인터럽션 프로토콜에 따른 자발적 게스트 엑시트를 관측하고 어느 호스트 CPU가 그 시간에 게스트 CPU를 프로비저닝할지에 상관 없이 게스트 CPU의 다음 번 시작에 대하여 양호 피드백(good feedback)을 기억한다(단계 604). 이것은 경고 트랙 인터럽션 퍼실리티가 설치되어 있다고 가정한 것이다. 그렇지 않은 경우, 피드백 상태는 기억되지 않는다. 그러나, 만일 게스트가 자발적으로 엑시트하기 위한 동작을 수행하지만 그것이 유예 기간을 넘어서 이루어진다면(질의 602), 호스트 CPU 상의 호스트 프로그램은 (시기적으로 부적절하고 비자발적으로 엑시트되었어야 함에도 불구하고) 경고 트랙 인터럽션 프로토콜에 따른 자발적 게스트 엑시트를 관측하고 어느 호스트 CPU가 그 시간에 게스트 CPU를 프로비저닝할지에 상관 없이 게스트 CPU의 다음 번 시작에 대하여 불량 피드백(bad feedback)을 기억한다(단계 606). 이것도 경고 트랙 퍼실리티가 설치되어 있다고 가정한 것이다. 그렇지 않은 경우, 피드백 상태는 기억되지 않는다.

그 후에, 호스트가 양호(good) 피드백을 기억하든 불량(bad) 피드백을 기억하든, 호스트 프로그램은 호스트 CPU를 선점 임무(a preempting assignment)로 전용한다(단계 608). 즉, 호스트는 자신의 자원들(CPU)을 돌려받았기 때문에 하나 또는 그 이상의 기능들을 수행하도록 전용된다(redirected).

또한, 게스트 CPU의 다음 순차 시작 때, 어느 호스트 CPU가 게스트 CPU를 프로비저닝하는지에 상관 없이, 만일 피드백 상태가 기억되어 있으면, 게스트 CPU를 시작하기 전에 그 피드백 상태 표시가 설정된다(단계 610). 한 예에서, 그것은 SIE 상태 묘사에 설정되며, 예를 들어, 상기 상태 묘사의 PSW에 설정되는데, 이것은 다음 순차 명령의 시작을 표시한다.

도 7 내지 9를 참조하여 경고 트랙 인터럽션 퍼실리티와 연관된 처리와 관련된 더 상세한 사항을 기술한다. 구체적으로, 도 7은 경고 트랙 인터럽션 퍼실리티 처리의 개요와 연관된 논리의 한 실시 예를 도시하고, 도 8a 내지 8c는 본 발명의 일 특징에 따른 경고 트랙 인터럽션 퍼실리티 처리의 상세한 사항들을 제공하고, 도 9는 경고 트랙 인터럽션을 수신하는 것과 연관된 논리의 한 실시 예를 도시한다.

도 7을 참조하면, 처음에 게스트 프로그램(예를 들어, 게스트 운영체제)은 경고 트랙 인터럽션 퍼실리티가 설치되어 있다는 것을 인지한다(단계 700). 한 실시 예에서, 이것은 게스트 프로그램이 예를 들어 지정된 제어 블록에 위치하는 설치 퍼실리티 표시자(예를 들어, 비트)를 관측함으로써 달성된다. 만일 게스트 운영체제가 경고 트랙 인터럽션 퍼실리티에 참여하기 위한 지원(support)을 갖고 있다면, 그것은 경고 트랙 인터럽션 퍼실리티 설치 표시자를 인지한 다음 그 프로토콜에 참여할 자신의 능력을 표시한다. 한 예에서, 이것은 경고 트랙 처리에 참여할 자신의 의향(intent)을 등록하는 것을 포함한다(단계 702). 여기에서 기술될 때, 한 예에서, 등록은 진단 명령(a Diagnose instruction)을 통해 수행된다. 등록되면, 게스트 운영체제는 호스트 CPU와 호스트 프로그램 둘 모두에게 자신이 경고 트랙 인터럽션(WTI)을 처리하는 방법을 알고 있다고 표시하는데, 상기 WTI는 애매하지 않은(non-ambiguous) 인터럽트(interrupt)로서 게스트에게 그것이 예를 들어 공유 자원(예를 들어, 게스트 CPU)에 대한 액세스를 곧 잃을 것이고 예를 들어 그것의 현재 실행 중인 디스패치 가능 유닛에 관련된 동작을 취할 것이라는 경고를 제공한다. 등록은 한 실시 예에서 WTI를 수신하기 위한 전제 조건이다. 만일 게스트가 경고 트랙 인터럽션 퍼실리티에 대하여 등록되어 있지 않으면, 게스트의 타임슬라이스가 만료될 때, 유예 기간은 제공되지 않고, 게스트 CPU는 해석적 실행 모드를 벗어난다.

한 실시 예에서, 등록되어 있을지라도, 게스트 프로그램은 WTI의 제시(presentation)를 디스에이블시킬 수 있는 메커니즘 두 가지를 갖고 있다. 예를 들면, 예를 들어 프로그램 상태 워드(PSW) 내의 선택된 비트가 0으로 설정될 수 있고 이것은 WTI를 포함하여 모든 외부 인터럽션들의 제시를 디스에이블시키고, 또는 명시된 제어 레지스터(예를 들어, CR0) 내의 비트가 0으로 설정되어 WTI만을 디스에이블시킬 수 있다. 두 비트가 모두 1일 때, WTI의 제시는 인에이블 된다. 만일 WTI의 제시가 전체 WTI 유예 기간에 대하여 디스에이블된 채로 남아 있으면, 게스트의 실행은 WTI의 편익(benefit) 없이 종료되며, 이는 비자발적 엑시트를 구성한다.

게스트 CPU의 해석적 실행 동안에, 만일 게스트 CPU가 내부적으로 호스트 CPU 타이머 외부 인터럽션 조건(예를 들어, 만료된 타임슬라이스) 또는 호스트 프로그램에 의해 요청된 선점(preemption) 중 하나를 인지하면(질의 704), 내부 CPU 처리는, 호스트가 제어를 수신하기 전에, 경고 트랙 인터럽션 처리가 수행될 것인지를 판별한다(질의 706). 즉, 내부 CPU 처리는 게스트가 경고 트랙 처리에 대하여 인에이블되어 있는지 점검하고, 따라서 경고 트랙 처리가 수행될 처리에 포함되어야 할지 판별한다. 만일 경고 트랙 인터럽션 처리가 수행되지 않아야 한다면, 게스트의 해석적 실행은 종료되고(단계 708), 제어는 호스트 프로그램에 반환된다(단계 710). 질의 706으로 돌아가서, 경고 트랙 인터럽션 처리가 수행되어야 한다면, 그 처리는 아래에 더 상세하게 기술되는 바와 같이 수행된다(단계 712).

도 8a 내지 8c를 참조하여 경고 트랙 인터럽션 처리의 더 상세한 사항의 실시 예들을 기술한다. 이 처리에서, 다수의 제어 표시자들이 채용되며, 다음이 포함된다:

경고 트랙 인터럽션 퍼실리티 유예 기간 활성 내부 제어(warning track interruption facility grace period active internal control)(예를 들어, G 비트)―이것은 아키텍처적으로 볼 수는 없지만, 내부 CPU 논리에 의해 사용됨―;

경고 트랙 인터럽션(WTI) 제시 내부 제어(예를 들어, P 비트)―이것은 1일 때 WTI가 게스트에 제시되었다는 것을 0일 때 제시되지 않았다는 것을 표시함. 경고 트랙 인터럽션 퍼실리티 유예 기간 활성 내부 제어(warning track interruption facility grace period active internal control)처럼, WTI 제시 내부 제어는 아키텍처적으로 볼 수는 없지만, 내부 CPU 논리에 의해 사용된다;

호스트 프로그램의 게스트 제어 선점(예를 들어, T 비트)―이것은 예를 들어 게스트 CPU 상태 묘사 내 경고 트랙 개입 요청 표시자임―; 그리고

외부 인터럽션들 존재의 인에이블먼트―이 때 E 표시자는 1임. 한 예에서, E 표시자는 현재 프로그램 상태 워드(PSW) 내의 비트이다.

도 8a를 참조하면, 한 예에서, 호스트 CPU 타이머 인터럽션 조건이 인지되거나(예를 들어, 만료된 타임슬라이스) 또는 경고 트랙 개입 요청(예를 들어, 호스트가 CPU 자원들의 조기 반환을 원함, 즉 타임슬라이스의 종료 전에)이 인지된다. 만일 호스트 CPU 타이머 인터럽션 조건이 인지되면(질의 800), 유예 기간 활성 제어 표시자가 설정되어 있는지(예를 들어, G=1인지)에 대한 판별이 이루어진다(질의 802). 만일 G가 설정되어 있지 않으면, G 표시자는 예를 들어 1로 설정되고(단계 804), 경고 트랙 인터럽션 퍼실리티 유예 기간이 곧 시작된다. 그 다음에 호스트 CPU 타이머의 현재 값이 저장되고(저장된 값은 여기에서 본래값(original value)이라 불림)(단계 806), 호스트 CPU 타이머는 경고 트랙 유예 기간(예를 들어, 50 마이크로초)으로 설정된다(단계 808).

그 후에, 게스트가 경고 트랙 인터럽션에 대하여 인에이블되어 있는지에 대한 판별이 이루어진다(질의 810). 한 실시 예에서, 만일 게스트 레벨 2가 활성―한 게스트가 다른 게스트를 시작시켰음을 표시함―이면, Guest 2가 Guest 1 인터럽션에 대하여 해석적 실행 모드를 엑시트하고, Guest 1 SIE(Start Interpretive Execution) 명령은 무효화된다(nullified). 그러므로, 이 시점에는 처리가 Guest 1로 이루어진다. 만일 Guest 2가 활성이 아니면, 처리는 Guest 1로 계속된다. 만일 게스트가 WTI에 대하여 인에이블되어 있으면, 경고 트랙 외부 인터럽션(WTI)이 게스트에 제시된다(단계 812). 한 예에서, 이 인터럽션은 원할 경우 하나 또는 그 이상의 기능들(예를 들어, 클린업)을 수행하기 위한 유예 기간을 갖고 있음을 표시하는 것으로 제시되는 특정한 인터럽션 코드를 포함한다.

또, P는 1로 설정되어 WTI가 제시되었음을 표시한다(단계 814). 또한, T 비트는 연동 업데이트 기능(interlocked update function)을 사용하여 1로 설정된다(만일 개입 요청이 본래부터 사용되었다면 이미 1로 되었을 수 있다)(단계 816). 호스트 CPU 타이머 내 유예 기간은 WTI가 제시되었는지 여부와 상관 없이 계속 감소한다(단계 818). 그 다음에 이 처리는 엑시트된다(단계 820). 한 예에서, 이 프로세스를 엑시트하는 것의 지정(designation)은 CPU가 경고 트랙 인터럽션 퍼실리티의 현재 처리를 완료하고 그 CPU의 현재 상태가 지시하는 대로 다른 처리로 넘어간다는 것을 표시한다.

질의 810으로 돌아가서, 만일 게스트가 경고 트랙 인터럽션에 대하여 인에이블되어 있지 않으면, 처리는 단계 816에서 계속된다. 이 경우에, 게스트는 WTI에 대하여 인에이블되어 있지 않아서 WTI는 게스트에 제시될 수 없다. 그러나, T 비트는 게스트가 WTI에 대하여 나중에 인에이블될 때 검출될 수 있도록 펜딩(pending)으로 설정된다.

질의 800으로 돌아가서, 만일 호스트 CPU 타이머 인터럽션 조건이 아니라면, 경고 트랙 개입 요청이 인지된다(즉, 호스트 선점). 즉, 게스트의 상태 묘사의 상기 개입 요청 필드 내 T 비트는 1이다. 그러므로, G 표시자가 설정되어 있는지에 대한 판별이 이루어진다(질의 850). 만일 설정되어 있지 않으면(예를 들어, 0), 처리는 단계 804에서 계속된다. 이 상황에서, T=1인 조건은 WTI 프로세스를 시작시켜야 하는 초기 이유이다. 그러나, 만일 G 비트가 설정되어 있으면, P가 설정되어 있는지에 대한 판별이 이루어진다(질의 852). 만일 P가 설정되어 있지 않으면(예를 들어, 0이면), 처리는 WTI를 제시하기 위한 시도로서 단계 810에서 계속된다. 그러나, 만일 P가 설정되어 있으면(예를 들어, 0이 아니면), 경고 트랙 퍼실리티 유예 기간이 시작된 이후의 T=1의 발견은 영향을 주지 않으며, 프로세스는 엑시트된다(단계 854).

질의 802로 돌아가서, 만일 G가 설정되어 있으면(예를 들어, 1이면), 게스트 CPU는 유예 기간에 이미 실행되고 있으며 호스트 CPU 타이머의 만료는 유예 기간이 만료되었음을 표시한다. 그러므로, WTI 주기(cycle)는 이전에 개시되었고 유예 기간은 만료되었다. 따라서, 도 8b를 참조하면, 이전에 저장된 본래 호스트 CPU 타이머 값이 유예 기간 동안에 실제 사용된 시간의 양만큼 감소되고 그 다음에 호스트 CPU 타이머로 로딩된다(단계 860). 해석적 실행 모드는 엑시트되고(단계 862), 호스트 CPU 타이머 외부 인터럽션이 호스트에 제시된다(단계 864)(이것은 비자발적 게스트 엑시트의 형태임).

전술한 것에 더하여, WTI에 대하여 CPU를 인에이블시킬 수 있는 특정 명령들을 통해 WTI 분석이 개시될 수 있다. 예를 들어, 도 8c를 참조하면, 처음에, WTI에 대하여 CPU를 인에이블시킬 수 있는 다수의 명령들―예를 들어, PSW 내 지정된 비트를 설정할 수 있는 Load PSW(Extended) 명령과 Store Then or System Mask 명령, 및 제어 레지스터 내 선택된 비트를 설정할 수 있는 Load Control 명령 등이 포함됨―이 여기에 기술되는 바와 같은 모니터링을 수행한다. 예들 들어, 인터럽트들에 대하여 인에이블시킬 수 있는 명령이 T 비트의 잠재적인 경고 트랙 처리를 점검한다. 만일 T=0이면(질의 880), WTI는 없으며, 이 프로세스는 엑시트된다(단계 884). 그러나, 만일 T=1이면, 처리는 질의 882에서 계속된다.

질의 882에서, P가 설정되어 있는지(예를 들어, 1인지)에 대한 판별이 이루어진다. 만일 그렇다면, 이 프로세스는 엑시트되는데(단계 884), 이는 인에이블먼트가 이전에 검출되었기 때문이다. 그러나, 만일 P가 설정되어 있지 않으면(예를 들어, 1이 아니면), G가 설정되어 있는지(예를 들어, 1인지)에 대한 판별이 추가로 이루어진다(질의 886). 만일 그렇지 않으면, 처리는 단계 804(도 8a)에서 계속된다. 그러나, 만일 G가 설정되어 있으면(예를 들어, 1이면)(단계 886)(도 8c), 처리는 도 8a에 있는 질의 810에서 계속되고(단계 888), 이 처리는 엑시트된다.

도 9를 참조하여 경고 트랙 인터럽션의 처리에 대한 더 상세한 사항을 기술한다. 게스트 프로그램이 경고 트랙 인터럽션을 수신하면, 게스트 프로그램은 예를 들어 작업 디스패치 가능 유닛을 재-디스패치 가능하게 만들기 위해 수행해야 하는 어느 기능들이든(예를 들어, OS 기능들) 수행한다(단계 900). 예를 들어, 게스트는 특정한 시점에 디스패치 가능 유닛을 정지시키고, 그것의 상태를 저장한 후 그것을 다른 게스트 CPU로 이동시키거나 상태 정보 등을 제공함으로써 그것이 이동 가능하게 만든다. 게스트 운영체제는 경고 트랙 클린업 완료 신호를 호스트 프로그램에 발행함으로써 자신이 완료되었다는 신호를 보낸다(자발적 엑시트로도 알려짐)(단계 902). 이 신호는 게스트 연산이 남은 타임슬라이스를 포기하게 하는 메커니즘일 수 있다. 그러나, 이것은 호스트 프로그램에 의해 상기 프로토콜의 클린업 부분으로 인지되어야 한다. 한 예에서, 진단 명령(Diagnose instruction)의 클린업 완료 기능(a cleanup completed function)이 사용된다.

만일 게스트 프로그램이 유예 기간이 만료되기 전에 클린업 완료 신호(cleanup completed signal)를 발행하면(질의 904), 호스트 프로그램은 게스트 CPU가 제 시간에 엑시트되었다고 기억한다(단계 906). 이것은 자발적 엑시트이다. 게스트 CPU가 다음에 시작될 때, 상기 신호의 제-시간(on-time) 특성(nature)이 게스트 CPU에 다시 표시된다(단계 908). 한 예에서, 게스트 재개 PSW가 성공적인 조건 코드(예를 들어, 조건 코드 0)를 표시하도록 설정된다.

질의 904로 돌아가서, 만일 게스트 프로그램이 어떤 이유로든 너무 오래 걸리면, 유예 기간을 0으로 감소시키는 호스트 CPU 타이머에 의해 유예 기간이 만료되고, 따라서 호스트 CPU 타이머 외부 인터럽션 조건을 CPU에 제시한다. 이 경우에, CPU는 게스트가 이미 유예 기간 내에 있었다고 인지하고 또 다른 유예 기간을 부여하지 않는다. 그 대신에, 게스트 실행은 정지되고 제어는 외부 인터럽션의 수신에 의해 호스트 프로그램으로 되돌아간다. 호스트 프로그램은 게스트 CPU의 이번 종료가 비자발적 게스트 엑시트라고 인지한다.

그렇게 되면, 다음 게스트 CPU가 시작될 때, 게스트 운영체제는 이제는 너무 늦었음에도 불구하고 클린업 완료 신호를 발행할 수 있다. 호스트 프로그램은 클린업 완료 신호의 수신을 더 이상 기다리지 않아도 된다. 그래서, 다음 번에 게스트 CPU가 시작될 때, 상기 신호의 너무 늦은 특성(nature)이 게스트 CPU에 다시 표시된다(단계 912). 한 예에서, 게스트 재개 PSW는 늦은 조건(a late condition)을 표시하도록 마크되며, 이것은 다음 시작 때 게스트가 보게 될 것이다. 너무 늦은 진단(a too late Diagnose) 명령의 발행은 때때로 효력 없는 진단 명령(a stale Diagnose instruction)이라 불리는데 그 이유는 그것이 이전에 유예 기간 내에 엑시트하는 것을 놓친 후에 타당한 이유 없이 나중에 엑시트했기 때문이다.

한 예에서, 게스트 CPU가 새로 시작되면, 게스트 프로그램은 신호가 유예 기간 내에 발행되었는지 아닌지에 대해 프로토콜의 신호 재개 부분을 점검할 수 있다. 게스트 프로그램은 이 정보를 사용하여 그것이 왜 지체되었는지 조사하고 앞으로는 더 시간에 잘 맞추도록 통계를 개선시키기 위한 개선책을 만들 수 있다.

한 실시 예에서, 게스트가 모든 인터럽션들에 대하여 디스에이블될 때, 외부 인터럽션들을 인에이블시킬 수 있는 다수의 명령들이 모니터링을 수행한다. 게스트가 외부 인터럽션들에 대하여 인에이블될 때, WTI 인에이블먼트가 검토된다(examined). 이 시점에, 만일 WTI가 인에이블되고 P 비트가 0이면, WTI가 게스트 CPU에 제시된다.

전술한 바와 같이, 한 실시 예에서, 진단 기능은 클린업이 완료되었다고 표시하거나 경고 트랙 인터럽션 퍼실리티에 대하여 등록하기 위해 사용된다. 클린업이 완료된 경우, 진단 기능은, 클린업 매개변수와 함께 발행되어 실행될 때, 발행하는 CPU가 경고 트랙 외부 인터럽션의 수신과 연관된 원하는 처리를 수행했다는 신호를 한다. 실행이 완료될 때, 완료가 경고 트랙 인터럽션 후 클린업을 위해 허용된 모델-종속적 시간 구간 내에 발행되었는지 아닌지를 표시하는 조건 코드가 설정된다.

등록 기능에 대하여 말하면, 진단 기능은, 등록 매개변수와 함께 발행되어 실행될 때, 발행하는 구성(configuration)이 경고 트랙 인터럽션을 양해한다는 신호를 한다. 실행이 완료될 때, 성공적인 조건 코드가 설정된다. 등록 상태는 시스템 리셋에 의해 지워진다.

도 10을 참조하여 진단 명령(a Diagnose instruction)의 포맷의 한 실시 예를 기술한다. 한 실시 예에서, 진단 명령(1000)은 진단 기능을 표시하는 오피코드(1002), 제1 레지스터 필드(1004)(R₁), 제2 레지스터 필드(1006)(R₃), 범용 레지스터 필드(1008)(B₂), 및 변위 필드(1010)(D₂)를 포함한다. 한 예에서, D₂ 필드의 콘텐츠가 범용 레지스터 B₂의 콘텐츠에 더해진다. 그 결과가 데이터를 주소지정하는 데 사용되지는 않지만, 그 대신에 특정 비트들(예를 들어, 비트들 48-63)이 연산 코드 확장자(operation code extension)로서 사용된다. 연산 코드 확장자가 미리 결정된 값일 때, 경고 트랙 클린업 완료가 명시되고 타임슬라이스는 포기된다.

한 예에서, R₃ 필드는 사용되지 않았으며 0들을 보유한다. 또한, 범용 레지스터 R₁의 명시된 비트들은 사용되지 않았으며 0들을 보유하고 범용 레지스터 R₁의 특정 비트(예를 들어, 비트 63)는 0일 때 클린업 완료 기능을 1일 때 등록 기능을 명시한다.

공유 물리적 CPU들을 사용하는 논리적 파티션에서, 이 기능은 물리적 CPU―이 물리적 CPU 상에서 논리적 CPU가 실행되고 있음―가 다른 논리적 CPU로 할당되는 것을 가능하게 함으로써 시스템 성능을 향상시킬 수 있다.

진단 이외에, 다른 SIE 엑시트는 WTI 유예 기간 구간에 있으면서, 원인이 무엇이든, 소모된 유예 기간 시간의 양만큼 감소한 호스트 CPU 타이머의 본래 값을 비슷하게 복원한다.

여기에서 경고 트랙 인터럽션 퍼실리티를 상세하게 기술하며, 상기 경고 트랙 인터럽션 퍼실리티는 한 실시 예에서 경고 트랙 외부 인터럽션이 논리적 파티션 같은 공유 CPU 자원들을 갖는 구성에서 CPU에 제시될 수 있는 메커니즘을 제공한다. 제어 프로그램은 경고 트랙 외부 인터럽션을 신호로 사용하여 현재 실행중인 디스패치 가능 유닛을 상기 구성 상의 다른 CPU 상에서 디스패치 가능하도록 만들 수 있다.

한 실시 예에서, 물리적 프로세서 상의 타임슬라이스 내에서 실행되는 논리적 (게스트) 프로세서가 유예 기간을, 예를 들면, 일정한 양의 시간을 표시하는 경고 신호를 수신한 후에, 그 논리적 프로세서는 인터럽트되어(공유할 수 있는 물리적 프로세서로부터 할당해제되어) 그 논리적 프로세서에 의해 수행되는 작업을 완료시키거나 다른 논리적 프로세서로 이동시킬 수 있을 것이다. 예를 들자면, 게스트 CPU는 자신의 타임슬라이스가 만료되었고 현재의 작업 디스패치 가능 유닛(DU)을 선점하여 다른 게스트 CPU 상에서 재-디스패치 가능하도록 만들어야 한다는 신호를 받는다. 한 예에서, 상기 경고 신호는 그것이 WTI라는 것을 표시하는 인터럽션 코드를 갖는 인터럽션이다. 또 다른 예에서, 상기 인터럽션 코드는 유예 기간에 주어지는 일정한 양의 시간 또는 다른 기간에 관한 정보를 포함한다.

한 실시 예에서, 경고 트랙 인터럽션 퍼실리티는 한 프로그램 및/또는 프로세서가 자원들(예를 들어, CPU 자원들, 또는 다른 자원들)을 하나 또는 그 이상의 다른 프로그램들 및/또는 프로세서들과 공유하는 가상 환경뿐 아니라 비가상 환경에서도 사용될 수 있다.

한 실시 예에서, 상기 환경은 다음과 같은 게스트의 관점(perspective)에서 가상 환경이다:

1. 게스트 프로그램이 경고 트랙 인터럽션 프로토콜 퍼실리티의 설치 조건(installed condition)을 관측한다.

2. 게스트 프로그램이 경고 트랙 인터럽션 프로토콜에 대하여 등록한다.

3. 게스트 CPU가 특정한 아키텍처에 따라서 경고 트랙 통지(예를 들어, 공유 메모리 표시, 공유 I/O 디바이스 표시, 인터럽션)를 수신한다.

4. 게스트 CPU 상에서 실행중인 게스트 프로그램이 상기 통지를 수신한 게스트 프로그램의 특성(nature)에 따라서 해당 처리를 수행한다(통지의 처리는 운영체제에 따라 고유할 것으로 예상됨).

5. 게스트 CPU가 경고 트랙 프로토콜 자발적 기법에 따라서 제어를 포기한다.

6. 게스트 CPU가 다음 번에 시작할 때, 게스트 프로그램이 경고 트랙 프로토콜에 따라서 피드백을 관측한다.

추가로, 한 실시 예에서, 호스트의 관점에서는 다음과 같다:

A. 호스트 프로그램이 경고 트랙 인터럽션 프로토콜 퍼실리티의 설치 조건(installed condition)을 관측한다.

1. 호스트 프로그램이 경고 트랙 인터럽션 프로토콜 퍼실리티 설치 표시를 획득한다.

2. 호스트 프로그램이 경고 트랙 인터럽션 프로토콜의 설치 상태를 지속적으로 기억한다.

3. 호스트 프로그램이 경고 트랙 프로토콜 설치 상태를 각 게스트 구성에 표시한다.

4. 호스트 프로그램이 모든 미등록 게스트 CPU들에서 경고 트랙 프로토콜을 디스에이블시킨다.

5. 호스트 프로그램이 각 게스트 구성으로부터 게스트 경고 트랙 등록 요청을 인지할 준비를 한다.

B. 호스트 프로그램이 게스트로부터 경고 트랙 등록 요청을 인지한다.

1. 호스트 프로그램이 게스트 구성은 경고 트랙 프로토콜을 양해한다는 것을 지속적으로 기억한다.

2. 호스트 프로그램이 게스트를 경고 트랙 프로토콜에 대하여 인에이블시킨다.

C. 정상 게스트 CPU X 연산 동안에, 게스트 CPU X의 선점이 사용되어 대응하는 호스트 CPU X를 재-획득한다.

1. CPU Y 내 호스트 프로그램이 게스트 CPU X에 통지를 신호한다.

a. CPU X가 경고 트랙 프로토콜에 따라서 공유 메모리 위치의 업데이트, 공유 I/O 디바이스의 업데이트, 또는 게스트 CPU X에 대한 인터럽션을 통해 게스트 CPU X에 통지를 전파한다.

D. 게스트 CPU X가 정지되고, 제어를 호스트 CPU X로 반환한다.

1. 만일 유예 기간 내이면, CPU X 상의 호스트 프로그램은 경고 트랙 프로토콜에 따른 자발적 게스트 엑시트를 관측하고 어느 호스트 CPU가 그 시간에 게스트 CPU X를 프로비저닝할지에 상관 없이 게스트 CPU X의 다음 번 시작에 대하여 양호 피드백(good feedback)을 기억한다.

a. 만일 유예 기간 내이지만 게스트 CPU X의 엑시트가 경고 트랙 프로토콜에 따른 것이 아니면, 피드백 상태는 기억되지 않는다.

2. 만일 유예 기간 내가 아니면, CPU X 상의 호스트 프로그램은 경고 트랙 프로토콜에 따른 자발적 게스트 엑시트를 관측하고 어느 호스트 CPU가 그 시간에 게스트 CPU X를 프로비저닝할지에 상관 없이 게스트 CPU X의 다음 번 시작에 대하여 불량 피드백(good feedback)을 기억한다.

a. 만일 유예 기간 내가 아니지만 게스트 CPU X의 엑시트가 경고 트랙 프로토콜에 따른 것이 아니면, 피드백 상태는 기억되지 않는다.

3. 호스트 CPU X 상의 호스트 프로그램이 CPU X를 선점 임무로 전용한다.

E. 게스트 CPU X의 다음 순차 시작은, 어느 호스트 CPU가 게스트 CPU X를 프로비저닝하는지에 상관 없이, 만일 피드백 상태가 기억되어 있으면, 게스트 CPU X를 시작하기 전에 경고 트랙 프로토콜에 따라서 피드백 표시를 설정한다.

한 실시 예에서, 게스트 구성의 게스트 프로세스가 고유(unique) 인터럽션을 수신하는데, 그 인터럽션은 컴퓨터 아키텍처에 대하여 정의되고, 그 인터럽션의 의미는 경고 트랙 인터럽션이 된다. 이 인터럽션은 이 인터럽션을 경고 트랙 인터럽션으로 식별하는 특정한 코드를 표시한다. 이 인터럽션은 유예 기간으로 불리는 상대적으로 짧은 시간 구간을 의미하고 게스트 프로세서 실행의 종료로 이어진다.

유예 기간 동안, 한 예에서, 게스트 프로그램은 공칭적으로(nominally) 현재의 작업 디스패치 가능 유닛을 다른 게스트 프로세서 상에서 재-디스패치 가능하게 만들고 그렇게 하여 현재의 게스트 프로세서 상에 묶이는 것을 피하고 호스트로부터 자신의 다음 정상 타임슬라이스를 기다릴 것으로 예상된다.

한 예에서, 상대적으로 짧은 시간 구간이 게스트 프로세서의 호스트 프로그램 시작마다 한 번씩만 부여된다. 시간 구간(time interval)은 예를 들어 게스트 프로세서가 실행 중인 기존 시간 구간으로부터 부여된다. 상기 부여된 시간 구간은 남은 정상 타임슬라이스로부터 부여되므로, 그 자체로는 시간을 빌리는 것이 아니라 현재의 시간 구간으로부터 제약된 양의 시간을 사용하여 게스트 프로세서가 상대적으로 짧은 기간의 시간에 실제로 선점하도록 보장하는 것이다.

현재의 타임슬라이스가 만료된 다른 예에서, 시간 구간은 게스트 프로세서가 실행 중인 기존 시간 구간에 추가로 여분의 시간 만큼 부여된다. 상기 부여된 시간 구간은 게스트 프로세서가 다음에 실행될 것으로 예상되는 (게스트 프로세서에 의해 소요될) 예상되는 다음 순차 정상 시간 구간과는 반대로 호스트 프로그램이 차지한다. 이것은 여전히 게스트 프로세서가 상대적으로 짧은 시간의 기간에 실제로 선점되게 할 의도가 있다.

한 예에서, 경고 트랙 이벤트에 대한 인터럽션 요청이 생성되어 프로그램에 그것이 공유 CPU 상의 현재 실행 구간의 종료가 가까워지고 있다는 통지를 한다. 상기 인터럽션 요청은 그 구성이 등록되어 경고 트랙 인터럽션 퍼실리티에 대하여 인에이블될 때 생성되는 펜딩-조건 유형이다.

프로그램들(예를 들어, 호스트와 게스트) 사이의 협력 처리는 프로그램들(예를 들어, 게스트 운영체제들) 사이에 자원 공유(예를 들어, CPU)를 최적화한다. 하나 또는 그 이상의 특징들에서 예를 들어 동일한 CPU 이용으로 더 나은 응답 시간을 제공한다. 또한, 하이퍼바이저에 의한 디스패치 해제(undispatch) 전에 시스템 직렬화가 해제된다.

다른 실시 예에서, 개별 실행 스레드가 시간 민감성 작업의 경과 시간을 계속 향상시킬 수 있게 하라는 운영체제로부터의 요청들에 본 발명의 하나 또는 그 이상의 특징들이 사용될 수 있다. 즉, 스레드가 어떤 기능을 수행할 추가시간을 요청하거나 제공받을 수 있다.

이 기술분야에서 통상의 지식을 가진 자는 인식할 수 있는 바와 같이, 본 발명의 하나 또는 그 이상의 특징들은 시스템, 방법 또는 컴퓨터 프로그램 제품으로 구현될 수 있다. 따라서, 본 발명의 하나 또는 그 이상의 특징들은 전적으로 하드웨어 실시 예, 전적으로 소프트웨어 실시 예(펌웨어, 상주 소프트웨어, 마이크로-코드 등 포함) 또는 소프트웨어와 하드웨어 특징들을 조합한 실시 예(여기에서는 모두 "회로", "모듈", "시스템"으로 불릴 수 있음)의 형태를 취할 수 있다. 또한, 본 발명의 하나 또는 그 이상의 특징들은 컴퓨터 판독 가능 프로그램 코드가 그 위에 구현된 하나 또는 그 이상의 컴퓨터 판독 가능 매체(들)에 구현된 컴퓨터 프로그램 제품의 형태를 취할 수 있다.

하나 또는 그 이상의 컴퓨터 판독 가능 매체(들)의 임의 조합이 사용될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터 판독 가능 스토리지 매체일 수 있다. 컴퓨터 판독 가능 스토리지 매체는, 예를 들어, 전자, 자기, 광학, 전자기, 적외선 또는 반도체 시스템, 장치, 또는 디바이스이거나 전술한 것들의 모든 적절한 조합으로 될 수 있으나 그에 한정되지는 않는다. 컴퓨터 판독 가능 스토리지 매체의 더 구체적인 예들(비포괄적인 목록)에는 하나 또는 그 이상의 와이어들을 갖는 전기 배선(electrical connection), 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 광섬유, 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 광 스토리지 디바이스, 자기 스토리지 디바이스, 또는 전술한 것들의 모든 적절한 조합이 포함된다. 이 문서의 맥락에서, 컴퓨터 판독 가능 스토리지 매체는 명령 실행을 위한 시스템, 장치, 또는 디바이스에 의해 또는 그와 연결하여 사용할 프로그램을 포함 또는 저장할 수 있는 모든 유형의(tangible) 매체일 수 있다.

이제 도 11을 참조하면, 한 예에서, 컴퓨터 프로그램 제품(1100)은 예를 들어 하나 또는 그 이상의 비-일시적인(non-transitory) 컴퓨터 판독 가능 스토리지 매체(1102)를 포함하며 이 매체상에 컴퓨터 판독 가능 프로그램 코드 수단 또는 논리(1104)를 저장하여 본 발명의 하나 또는 그 이상의 특징들을 제공 및 가능하게 만든다.

컴퓨터 판독 가능 매체상에 구현된 프로그램 코드는 무선, 유선, 광섬유 케이블, RF 등 또는 전술한 것들의 적절한 조합으로 된 것을 포함한(그러나 이에 한정되지는 않는) 적절한 매체를 사용하여 전송될 수 있다.

본 발명의 하나 또는 그 이상의 특징들에 대한 동작들을 실행하기 위한 컴퓨터 프로그램 코드는 Java, Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어, 어셈블러 언어 또는 그와 유사한 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성될 수 있다. 상기 프로그램 코드는 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다.

여기에서는 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들) 및 컴퓨터 프로그램 제품들의 순서 예시도들 및/또는 블록도들을 참조하여 본 발명의 하나 또는 그 이상의 특징들을 기술한다. 순서 예시도들 및/또는 블록도들의 각 블록과 순서 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다.

상기 컴퓨터 프로그램 명령들은 또한 컴퓨터 판독 가능 매체에 저장될 수 있으며, 컴퓨터, 기타 프로그램가능 데이터 처리 장치 또는 다른 디바이스들에 지시하여 상기 컴퓨터 판독 가능 매체에 저장된 명령들이 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 생성하도록 특정한 방식으로 기능하게 할 수 있다.

상기 컴퓨터 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스들에 로드되어, 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스들에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터 또는 기타 프로그램가능 장치상에서 실행되는 명령들이 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 프로세스들을 제공할 수 있다.

도면들 내 순서도 및 블록도들은 본 발명의 하나 또는 그 이상의 특징들의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능(functionality), 및 동작을 예시한다. 이와 관련하여, 상기 순서도 또는 블록도들 내 각 블록은 상기 명시된 논리적 기능(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 코드의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다는 것에 또한 유의해야 한다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 기능에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 순서 예시도의 각 블록, 및 블록도들 및/또는 순서 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 유의한다.

전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 특징들은 컴퓨터 환경의 관리를 서비스하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스 등이 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 특징들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원 등을 할 수 있다. 그 대가로, 서비스 제공자는 가입제(subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있으며, 이는 예이다. 또한, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 콘텐츠를 판매하고 대금을 수령할 수 있다.

본 발명의 한 특징에서, 본 발명의 하나 또는 그 이상의 특징들을 수행하기 위한 애플리케이션이 배치될 수 있다. 한 예로서, 애플리케이션의 배치는 본 발명의 하나 또는 그 이상의 특징들을 수행하는 데 실시 가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함한다.

본 발명의 추가 특징으로서, 컴퓨터 판독 가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 컴퓨팅 환경과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.

본 발명의 추가 특징으로서, 컴퓨터 판독 가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처 통합을 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 시스템에서 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 특징들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.

위에서 여러 실시 예들이 기술되었지만, 이들은 단지 예시일 뿐이다. 예를 들면, 다른 아키텍처들로 된 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 특징들을 포함하고 사용할 수 있다. 또한, 유예 기간은 일정한 양의 시간 이외에 일정한 수의 명령들 또는 주기들 또는 기타 다른 정량화 가능한 값 등일 수 있다. 본 발명의 범위에서 벗어나지 않고 많은 변경들 및/또는 추가들이 이루어질 수 있다.

또한, 다른 종류의 컴퓨팅 환경들도 본 발명의 하나 또는 그 이상의 특징들로부터 이득을 얻을 수 있다. 예로서, 프로그램 코드를 저장 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어 프로그램 코드의 실제 실행 동안 사용되는 로컬 메모리, 대용량 스토리지(bulk storage), 및 코드가 실행 동안에 대용량 스토리지로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 저장(temporary storage)을 제공하는 캐시 메모리를 포함한다.

입력/출력 또는 I/O 디바이스들(키보드, 디스플레이, 포인팅 디바이스, DASD, 테이프, CD, DVD, 썸 드라이브 및 기타 메모리 매체 등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개(intervening) I/O 컨트롤러들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 중개하는 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템 또는 원격 포인터 또는 스토리지 디바이스에 결합되는 것을 가능하게 한다. 모뎀, 케이블 모뎀, 및 이더넷 카드는 이용 가능한 네트워크 어댑터의 단지 일부 예이다.

본 발명의 하나 또는 그 이상의 특징들을 포함 및/또는 사용할 수 있는 컴퓨팅 환경들의 다른 예들이 아래에 기술된다.

도 12를 참조하면, 본 발명의 하나 또는 그 이상의 실시 예들을 구현하기 위한 호스트 컴퓨터 시스템(5000)의 대표적인 컴포넌트들이 도시된다. 대표적인 호스트 컴퓨터(5000)는 컴퓨터 메모리(즉, 중앙 스토리지)(5002)와 통신하는 하나 또는 그 이상의 CPU들(5001)을 포함하고, 또한 스토리지 매체 디바이스들(5011)로 그리고 다른 컴퓨터들 또는 SAN들 등과 통신하기 위한 네트워크들(5010)로 가는 I/O 인터페이스들을 포함한다. CPU(5001)는 아키텍처화된 명령 세트((architected instruction set)와 아키텍처화된 기능(architected functionality)을 갖는 아키텍처에 부합한다. CPU(5001)는 프로그램 주소들(가상 주소들)을 메모리의 실제 주소들로 변환하기 위한 동적 주소 변환(DAT)(5003)을 가질 수 있다. DAT는 통상적으로 컴퓨터 메모리(5002)의 블록에 나중에 액세스할 때 주소 변환의 지연이 필요 없도록 변환들을 캐시하기 위한 변환 색인 버퍼(TLB, translation lookaside buffer)(5007)를 포함한다. 통상적으로, 캐시(5009)는 컴퓨터 메모리(5002)와 프로세서(5001) 사이에서 사용된다. 캐시(5009)는 하나 이상의 CPU가 이용 가능한 큰 캐시(large cache)와 그 큰 캐시와 각 CPU 사이에 있는 더 작고 더 빠른 (더 하위 레벨) 캐시들을 갖는 계층형(hierarchical)일 수 있다. 어떤 구현들에서는, 더 하위 레벨(lower level) 캐시들은 명령 페치와 데이터 액세스를 위한 별개의(separate) 하위 레벨 캐시들을 제공하기 위해 분할된다. 한 실시 예에서, 한 명령이 명령 페치 유닛(5004)에 의해 캐시(5009)를 통해서 메모리(5002)로부터 페치된다. 명령은 명령 디코드 유닛(instruction decode unit)(5006)에서 디코드되고 (어떤 실시 예들에서는 다른 명령들과 함께) 명령 실행 유닛 또는 유닛들(5008)로 디스패치된다(dispatched). 통상적으로 몇 가지의 실행 유닛들 (5008)이 채용되며, 예를 들면 산술 실행 유닛(arithmetic execution unit), 부동 소수점 실행 유닛(floating point execution unit) 및 분기 명령 실행 유닛(branch instruction execution unit)이 있다. 명령은 실행 유닛에 의해 실행되고, 명령이 명시한 레지스터들 또는 메모리로부터 필요한 만큼 오퍼랜드들에 액세스한다. 만일 오퍼랜드가 메모리(5002)로부터 액세스(로드 또는 저장)되면, 로드/저장 유닛(load/store unit)(5005)이 통상적으로 실행되는 명령의 제어아래 액세스를 처리한다. 명령들은 하드웨어 회로들에서 또는 내부 마이크로코드(펌웨어)에서 또는 이 둘의 조합에 의해서 실행될 수 있다.

전술한 바와 같이, 컴퓨터 시스템은 로컬 (또는 메인) 스토리지에 정보를 포함하고, 또한 주소지정(addressing), 보호(protection), 그리고 참조 및 변경 기록(reference and change recording)을 포함한다. 주소지정의 몇 가지 예로는 주소의 형식(format of addresses), 주소 공간의 개념(concept of address spaces), 주소의 여러 유형(various types of addresses), 및 한 유형의 주소가 또 다른 유형의 주소로 변환되는 방식(manner)이 있다. 메인 스토리지의 일부는 영구적으로 할당된 스토리지 위치들을 포함한다. 메인 스토리지는 시스템에 데이터의 직접 주소지정 가능한 고속 액세스 스토리지(fast-access storage)를 제공한다. 데이터와 프로그램들은 모두 (입력 디바이스들로부터) 메인 스토리지로 로드된 후에 처리될 수 있다.

메인 스토리지는 때때로 캐시라고 불리는 하나 또는 그 이상의 더 작고 더 고속의 액세스 버퍼 스토리지들을 포함한다. 캐시는 통상적으로 CPU 또는 I/O 프로세서와 물리적으로 연관된다. 구별되는(distinct) 스토리지 매체의 물리적 구축과 사용의 영향들은, 수행을 제외하고는, 일반적으로 프로그램에 의해 관찰되지 않는다.

명령들에 대해서 그리고 데이터 오퍼랜드들에 대해서 별개인 캐시들이 보존될 수 있다. 캐시 내의 정보는 캐시 블록(cache block) 또는 캐시 라인(또는 줄여서 라인)이라 불리는 인테그럴 범위(integral boundary)상의 인접 바이트들에 보존된다. 어떤 모델은 캐시 라인의 사이즈를 바이트로 회신하는 EXTRACT CACHE ATTRIBUTE 명령을 제공할 수 있다. 어떤 모델은 또한 스토리지를 데이터 또는 명령 캐시로의 프리페치(prefetch) 또는 캐시로부터 데이터의 해제를 실현하는 PREFETCH DATA 명령과 PREFETCH DATA RELATIVE LONG 명령을 제공할 수 있다.

스토리지는 비트들의 긴 수평의 열(a long horizontal string of bits)로 보인다. 대부분의 연산들에 있어서, 스토리지에 대한 액세스는 좌측-에서-우측(left-to-right) 순으로 진행된다. 비트들의 문자열(string)은 8 비트의 유닛들로 세분된다. 8-비트 유닛은 바이트(byte)라 부르고, 이것은 모든 정보 포맷들의 기본적인 빌딩 블록(building block)이다. 스토리지에서 각 바이트 위치는 음이 아닌 고유한 정수로 식별되고, 이것은 그 바이트 위치의 주소, 또는, 간단히 말해서 바이트 주소(byte address)이다. 인접 바이트 위치들은 좌측 0부터 시작해서 좌측-에서-우측 순으로 진행되는 연속되는 주소들이다. 주소들은 무부호 2진 정수들이며 24, 31, 또는 64 비트이다.

정보는 스토리지와 CPU 또는 채널 서브시스템 사이에서, 1 바이트 또는 바이트들의 그룹으로, 한 번에 전송된다. 다르게 명시되지 않으면, 예를 들어, z/Architecture^®에서 스토리지 내 바이트들의 그룹은 그 그룹의 제일 좌측 바이트에 의해 주소지정된다. 그룹 내 바이트의 수는 수행될 연산에 의해 암시되거나 분명하게 명시된다. CPU 연산에서 사용될 때, 바이트들의 그룹은 필드(field)라 불린다. 각 바이트들의 그룹 내에서, 예를 들어, z/Architecture^®에서, 비트들은 좌측-에서-우측 순으로 번호가 붙는다. z/Architecture^®에서, 제일 좌측 비트들은 때때로 "상위(high-order)" 비트들로 불리고 제일 우측 비트들은 "하위(low-order)" 비트들로 불린다. 그러나 비트 번호는 스토리지 주소가 아니다. 바이트만 주소지정될 수 있다. 스토리지 내 한 바이트의 개별 비트들에서 연산하기 위해서는, 전체 바이트가 액세스된다. 한 바이트 내 비트들은 (예를 들어, z/Architecture^®에서) 0에서 7까지, 좌측에서 우측으로 번호가 붙는다. 한 주소 내 비트들은 24-비트 주소에서는 8-31 또는 40-63으로, 또는 31-비트 주소에서는 1-31 또는 33-63으로 번호가 붙을 수 있고; 64-비트 주소에서는 0-63으로 번호가 붙는다. 다른 고정-길이 포맷의 다수 바이트들 내에서, 그 포맷을 이루는 비트들은 0부터 시작해서 연속적으로 번호가 붙는다. 에러 검출의 목적을 위해서, 그리고 바람직하게는 교정을 위해서, 하나 또는 그 이상의 검사용 비트들이 각 바이트와 또는 바이트들의 그룹과 함께 전송된다. 이러한 검사용 비트들은 머신에 의해 자동적으로 생성되며 프로그램에 의해 직접적으로 제어될 수 없다. 스토리지 용량은 바이트 수로 표시된다. 스토리지-오퍼랜드 필드의 길이가 명령의 연산 코드에 의해 암시될 때, 그 필드는 고정 길이(fixed length)를 가졌다고 말하며, 그 길이는 1, 2, 4, 8, 또는 16 바이트일 수 있다. 어떤 명령들에는 더 큰 필드들이 암시될 수 있다. 스토리지-오퍼랜드 필드의 길이가 암시되지 않고 분명하게 언급될 때, 그 필드는 가변 길이(variable length)를 가졌다고 말한다. 가변-길이 오퍼랜드는 길이가 1 바이트의 증분들 만큼씩 (또는 어떤 명령들에서는, 2 바이트의 배수로 또는 다른 배수들로) 변할 수 있다. 정보가 스토리지에 배치될 때, 비록 스토리지에 대한 물리적 경로의 폭이 저장되는 필드의 길이보다 더 클 수 있을지라도, 단지 그 지정된 필드에 포함된 그 바이트 위치들의 내용들만 대체된다.

정보의 일정 유닛들(units)은 스토리지에서 인테그럴 범위(integral boundary)에 있어야 한다. 범위(boundary)는 그 스토리지 주소가 그 유닛의 길이의 바이트 배수일 때 정보의 유닛에 대해서 인테그럴(integral)하다고 불린다. 인테그럴 범위 상의 2, 4, 8, 및 16 바이트의 필드들에는 특별한 명칭들이 주어진다. 하프워드(halfword)는 2-바이트 범위 상의 2개의 연속 바이트들의 그룹이고 명령들의 기본 빌딩 블록이다. 워드(word)는 4-바이트 범위 상의 4개의 연속 바이트들의 그룹이다. 더블워드(doubleword)는 8-바이트 범위 상의 8개의 연속 바이트들의 그룹이다. 쿼드워드(word)는 16-바이트 범위 상의 16개의 연속 바이트들의 그룹이다. 스토리지 주소들이 하프워드, 워드, 더블워드, 및 쿼드워드를 지정할 때, 그 주소의 2진 표시는 1, 2, 3, 또는 4개의 제일 우측 영(zero) 비트들을 각각 포함한다. 명령들은 2-바이트 인테그럴 범위들 상에 있어야 한다. 대부분의 명령들의 스토리지 오퍼랜드들은 범위-정렬(boundary-alignment) 요건들을 갖지 않는다.

명령들과 데이터 오퍼랜드들에 대한 별개의 캐시들을 구현하는 디바이스들상에서, 만일 프로그램이 어떤 캐시 라인에 저장되고 그 캐시 라인으로부터 명령들이 후속적으로 페치되면, 그 저장이 후속적으로 페치되는 명령들을 변경하는지 여부와 상관 없이, 상당한 지연을 겪게 될 것이다.

한 실시 예에서, 본 발명은 소프트웨어로 실시될 수 있다(이 소프트웨어는 때때로 라이선스된 내부 코드, 펌웨어, 마이크로-코드, 밀리-코드, 피코-코드 등으로 불리며, 이들 중 어떤 것이든 본 발명의 하나 또는 그 이상의 특징들에 부합할 것이다). 도 12를 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현하는 소프트웨어 프로그램 코드는 통상적으로 CD-ROM 드라이브, 테이프 드라이브 또는 하드 드라이브와 같은 장기 스토리지(long-term storage) 매체 디바이스들(5011)로부터 호스트 시스템(5000)의 프로세서(5001)에 의해 액세스된다. 소프트웨어 프로그램 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템에 사용할 용도로 알려진 여러 가지 매체들 중 어느 하나에 구현될 수 있다. 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 컴퓨터 메모리(5002) 또는 스토리지의 사용자들로부터 네트워크(5010)를 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.

소프트웨어 프로그램 코드는 여러 가지 컴퓨터 컴포넌트들의 기능과 상호작용(interaction) 및 하나 또는 그 이상의 애플리케이션 프로그램들을 제어하는 운영체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체 디바이스(5011)로부터 상대적으로 더 고속의 컴퓨터 스토리지(5002)―이것은 프로세서(5001)에 의한 처리에 이용 가능함―로 페이지된다. 메모리 내 소프트웨어 프로그램 코드를 물리적 매체상에 구현하는 기술과 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술과 방법은 잘 알려져 있으며 여기에서는 더 논의하지 않을 것이다. 프로그램 코드는, 유형의 매체(전자 메모리 모듈들(RAM), 플래시 메모리, 컴팩트 디스크(CDs), DVDs, 자기 테이프 등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독 가능하며, 컴퓨터 시스템에서 처리 회로에 의해 실행하기 위해 판독 가능한 것이 바람직하다.

도 13은 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 대표적인 워크스테이션 또는 서버 하드웨어 시스템을 예시한다. 도 13의 시스템(5020)은 선택적인 주변 디바이스들을 포함하여, 개인용 컴퓨터, 워크스테이션 또는 서버 같은 대표적인 베이스 컴퓨터 시스템(5021)을 포함한다. 베이스 컴퓨터 시스템(5021)은 하나 또는 그 이상의 프로세서들(5026)과 버스를 포함하며, 버스는 알려진 기술들에 따라 프로세서(들)(5026)와 시스템(5021)의 다른 컴포넌트들 사이를 연결하여 통신을 가능하게 하기 위해 채용되는 것이다. 버스는 프로세서(5026)를 메모리(5025)와 장기 스토리지(5027)에 연결하며 장기 스토리지는, 예를 들어, 하드 드라이브(예를 들어, 자기 매체, CD, DVD 및 플래시 메모리를 포함함) 또는 테이프 드라이브를 포함할 수 있다. 시스템(5021)은 또한 사용자 인터페이스 어댑터를 포함할 수 있으며, 이 사용자 인터페이스 어댑터는 마이크로프로세서(5026)를 버스를 통해서 키보드(5024), 마우스(5023), 프린터/스캐너(5030) 및/또는 기타 인터페이스 디바이스들과 같은 하나 또는 그 이상의 인터페이스 디바이스들에 연결하며, 상기 기타 인터페이스 디바이스들은 터치 감응식 스크린(touch sensitive screen), 디지털 입력 패드(digitized entry pad) 등과 같은 사용자 인터페이스 디바이스일 수 있다. 버스는 또한 LCD 스크린 또는 모니터와 같은 디스플레이 디바이스(5022)를 디스플레이 어댑터를 통해서 마이크로프로세서(5026)에 연결한다.

시스템(5021)은 네트워크(5029)와 통신(5028)이 가능한 네트워크 어댑터를 경유하여 다른 컴퓨터들 또는 컴퓨터들의 네트워크들과 통신할 수 있다. 네트워크 어댑터들의 예로는 통신 채널(communications channels), 토큰 링(token ring), 이더넷(Ethernet) 또는 모뎀(modems)이 있다. 이와는 달리, 시스템(5021)은 CDPD(cellular digital packet data) 카드 같은 무선 인터페이스를 사용하여 통신할 수 있다. 시스템(5021)은 근거리 통신망(LAN) 또는 광역 통신망(WAN)에서 다른 컴퓨터들과 연관될 수 있고, 또는 시스템(5021)은 또 다른 컴퓨터와 클라이언트/서버 배열방식(arrangement)에서 클라이언트가 될 수 있다. 이들 모든 구성들과 적절한 통신 하드웨어 및 소프트웨어는 이 기술 분야에서 알려져 있다.

도 14는 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 데이터 처리 네트워크(5040)를 예시한다. 데이터 처리 네트워크(5040)는 무선 네트워크와 유선 네트워크 같은 복수의 개별 네트워크들을 포함할 수 있으며, 이들의 각각은 복수의 개별 워크스테이션들(5041, 5042, 5043, 5044)을 포함할 수 있다. 또한, 이 기술 분야에서 통상의 지식을 가진 자들은 인식할 수 있는 바와 같이, 하나 또는 그 이상의 LAN들이 포함될 수 있으며, 여기에서 LAN은 호스트 프로세서에 결합된 복수의 지능형(intelligent) 워크스테이션들을 포함할 수 있다.

계속해서 도 14를 참조하면, 네트워크들은 또한 게이트웨이 컴퓨터 (클라이언트 서버 5046) 또는 애플리케이션 서버(데이터 저장소를 액세스할 수 있고 또한 워크스테이션 5045로부터 직접 액세스될 수 있는 원격 서버 5048)와 같은 메인프레임 컴퓨터들 또는 서버들을 포함할 수 있다. 게이트웨이 컴퓨터(5046)는 각 개별 네트워크로의 진입점(a point of entry) 역할을 한다. 게이트웨이는 하나의 네트워킹 프로토콜을 또 하나의 네트워킹 프로토콜에 연결할 때 필요하다. 게이트웨이(5046)는 바람직하게는 통신 링크를 통해 또 하나의 네트워크(예를 들면 인터넷 5047)에 결합될 수 있다. 게이트웨이(5046)는 또한 통신 링크를 사용하여 하나 또는 그 이상의 워크스테이션들(5041, 5042, 5043, 5044)에 직접 결합될 수 있다. 게이트웨이 컴퓨터는 인터내셔널 비지네스 머신즈 코포레이션에서 입수 가능한 IBM eServer™ System z^® 서버를 활용하여 구현될 수 있다.

도 13과 도 14를 동시에 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현할 수 있는 소프트웨어 프로그래밍 코드가 시스템(5020)의 프로세서(5026)에 의해 CD-ROM 드라이브 또는 하드 드라이브와 같은 장기 스토리지 매체(5027)로부터 액세스될 수 있다. 소프트웨어 프로그래밍 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템과 함께 사용할 용도로 알려진 여러 가지 매체들 중 어느 하나에 구현될 수 있다. 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 메모리 또는 스토리지의 사용자들(5050, 5051)로부터 네트워크를 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.

이와는 달리, 프로그래밍 코드는 메모리(5025)에 구현되고, 프로세서 버스를 사용하여 프로세서(5026)에 의해 액세스될 수 있다. 이러한 프로그래밍 코드는 여러 가지 컴퓨터 컴포넌트들의 기능과 상호작용 및 하나 또는 그 이상의 애플리케이션 프로그램들(5032)을 제어하는 운영체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체(5027)로부터 고속의 메모리(5025)―이것은 프로세서(5026)에 의한 처리에 이용 가능함―로 페이지된다. 메모리 내 소프트웨어 프로그래밍 코드를 물리적 매체상에 구현하는 기술과 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술과 방법은 잘 알려져 있으며 여기에서는 더 논의하지 않을 것이다. 프로그램 코드는, 유형의 매체(전자 메모리 모듈들(RAM), 플래시 메모리, 컴팩트 디스크(CDs), DVDs, 자기 테이프 등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독 가능하며, 컴퓨터 시스템에서 처리 회로에 의해 실행하기 위해 판독 가능한 것이 바람직하다.

프로세서가 가장 쉽게 이용 가능한 캐시(보통으로 프로세서의 다른 캐시들보다 더 빠르고 더 작음)는 가장 낮은 (L1 또는 레벨 1) 캐시이고 메인 저장소(메인 메모리)는 가장 높은 레벨의 캐시(만일 3개의 레벨이 있다면 L3)이다. 가장 낮은 레벨의 캐시는 흔히 실행될 기계어 명령들을 보유하는 명령 캐시(I-캐시)와 데이터 오퍼랜드들을 보유하는 데이터 캐시(D-캐시)로 나뉜다.

도 15를 참조하면, 예시적인 프로세서 실시 예가 프로세서(5026)에 대해 도시된다. 프로세서 성능을 향상시키기 위해서 메모리 블록들을 버퍼하기 위해 통상적으로 하나 또는 그 이상의 캐시(5053) 레벨들이 채용된다. 캐시(5053)는 사용될 가능성이 있는 메모리 데이터의 캐시 라인들을 보유하는 고속 버퍼이다. 통상적인 캐시 라인들은 64, 128 또는 256 바이트의 메모리 데이터이다. 별개의 캐시들은 흔히 데이터를 캐시하기 위해서보다는 명령들을 캐시하기 위해 채용된다. 이 기술 분야에서 잘 알려진 "스누프(snoop)" 알고리즘들에 의해 캐시 일관성(cache coherence)(메모리 내 라인들의 사본들과 캐시들의 동기화(synchronization))이 종종 제공된다. 프로세서 시스템의 메인 메모리 스토리지(5025)는 종종 캐시로 불린다. 4개 레벨의 캐시(5053)를 가진 프로세서 시스템에서, 메인 스토리지(5025)는 때로 레벨 5(L5) 캐시로 불리는데, 왜냐하면 그것은 통상적으로 더 빠르며 컴퓨터 시스템이 이용 가능한 비휘발성 스토리지(DASD, 테이프 등)의 일부분만을 보유하기 때문이다. 메인 스토리지(5025)는 운영체제에 의해 메인 스토리지(5025)의 안팎으로(in and out of) 페이지되는 데이터의 페이지들을 "캐시"한다.

프로그램 카운터(명령 카운터)(5061)가 실행될 현재 명령의 주소를 추적한다. z/Architecture^® 프로세서 내 프로그램 카운터는 64 비트이고 이전의 주소지정 한계(addressing limits)를 지원하기 위해 31 또는 24 비트로 잘려질 수 있다. 프로그램 카운터는 통상적으로 컴퓨터의 PSW(프로그램 상태 워드)에 구현되어, 그것이 문맥 전환(context switching) 동안 지속되도록 한다. 그리하여, 프로그램 카운터 값을 갖는 진행중인 프로그램은, 예를 들어, 운영체제에 의해 인터럽트될 수 있다(프로그램 환경에서 운영체제 환경으로 문맥 전환). 프로그램이 활성이 아닐 때, 프로그램의 PSW는 프로그램 카운터 값을 유지하고, 운영체제가 실행 중일 때 운영체제의 (PSW 내) 프로그램 카운터가 사용된다. 통상적으로, 프로그램 카운터는 현재 명령의 바이트 수와 동일한 양으로 증분된다. 감소된 명령 세트 컴퓨팅(Reduced Instruction Set Computing, RISC) 명령들은 통상적으로 고정 길이이고, 한편 콤플렉스 명령 세트 컴퓨팅(Complex Instruction Set Computing, CISC) 명령들은 통상적으로 가변 길이이다. IBM z/Architecture^®의 명령들은 2, 4 또는 6 바이트의 길이를 갖는 CISC 명령들이다. 프로그램 카운터(5061)는, 예를 들어, 분기 명령의 분기 채택 연산(branch taken operation) 또는 문맥 전환 연산에 의해 변경된다. 문맥 전환 연산에서, 현재의 프로그램 카운터 값은 실행되고 있는 프로그램에 관한 상태 정보(예를 들어, 조건 코드들과 같은 것)와 함께 프로그램 상태 워드에 세이브되고(saved), 실행될 새로운 프로그램 모듈의 명령을 가리키는 새로운 프로그램 카운터 값이 로드된다. 프로그램 카운터(5061) 내에 분기 명령의 결과를 로딩함으로써 프로그램이 결정을 내리거나 그 프로그램 내에서 루프를 돌도록 허용하기 위해, 분기 채택 연산(branch taken operation)이 수행된다.

통상적으로 프로세서(5026)를 대신하여 명령들을 페치하기 위해 명령 페치 유닛(5055)이 채용된다. 페치 유닛은 "다음 순차의 명령들"이나, 분기 채택 명령들의 타겟 명령들, 또는 문맥 전환에 뒤이은 프로그램의 첫 번째 명령들을 페치한다. 현대 명령(Modern Instruction) 페치 유닛은 프리페치된(prefetched) 명령들이 사용될 수 있는 가능성에 기초하여 추론적으로 명령들을 프리페치하는 프리페치 기술들을 종종 채용한다. 예를 들어, 페치 유닛은 16 바이트의 명령―이는 그 다음 순차 명령 및 그 이후 순차 명령들의 추가 바이트들을 포함함―을 페치할 수 있다.

그런 다음, 페치된 명령들이 프로세서(5026)에 의해 실행된다. 한 실시 예에서, 페치된 명령(들)은 페치 유닛의 디스패치 유닛(5056)으로 보내진다. 디스패치 유닛이 그 명령(들)을 디코드하고, 디코드된 명령(들)에 관한 정보를 적절한 유닛들(5057, 5058, 5060)로 전달한다. 실행 유닛(5057)이 통상적으로 명령 페치 유닛(5055)으로부터 디코드된 산술 명령들(arithmetic instructions)에 관한 정보를 수신할 것이고, 그 명령의 오피코드(opcode)에 따라 오퍼랜드들에 대한 산술 연산들(arithmetic operations)을 수행할 것이다. 오퍼랜드들이 바람직하게는, 메모리(5025), 아키텍처화된 레지스터들(5059)로부터 또는 실행되고 있는 명령의 즉시 필드(immediate field)로부터 실행 유닛(5057)에 제공된다. 저장될 때, 실행의 결과들이 메모리(5025)나, 레지스터들(5059)에 또는 다른 머신 하드웨어(예를 들어, 제어 레지스터들, PSW 레지스터들 및 그와 유사한 것)에 저장된다.

통상적으로 프로세서(5026)는 명령의 기능을 실행하기 위한 하나 또는 그 이상의 유닛들(5057, 5058, 5060)을 갖는다. 도 16a를 참조하면, 실행 유닛(5057)은 인터페이싱 논리(5071)를 거쳐서 아키텍처화된 범용 레지스터들(5059), 디코드/디스패치 유닛(5056), 로드 저장 유닛(5060), 및 기타(5065) 프로세서 유닛들과 통신할 수 있다. 실행 유닛(5057)은, 산술 논리 유닛(arithmetic logic unit, ALU)(5066)이 연산할 정보를 보유하기 위해 몇몇의 레지스터 회로들(5067, 5068, 5069)을 채용할 수 있다. ALU는 논리곱(AND), 논리합(OR) 및 배타논리합(XOR), 로테이트(rotate) 및 시프트(shift)와 같은 논리 함수뿐만이 아니라 더하기, 빼기, 곱하기 및 나누기와 같은 산술 연산들도 수행한다. 바람직하게는, ALU는 설계에 종속적인 특수 연산들을 지원한다. 다른 회로들은, 예를 들어, 조건 코드들 및 복구 지원 논리를 포함하는 다른 아키텍처화된 퍼실리티들(5072)을 제공할 수 있다. 통상적으로, ALU 동작의 결과는 출력 레지스터 회로(5070)에 보유(hold)되고, 이 출력 레지스터 회로(5070)는 여러 가지 다른 처리 기능들에 그 결과를 전달할 수 있다. 프로세서 유닛들의 배열방식(arrangements)은 다양하며, 본 설명은 본 발명의 한 실시 예에 관한 대표적인 이해를 제공하려는 의도일 뿐이다.

예를 들어, ADD 명령은 산술 및 논리 기능을 갖는 실행 유닛(5057)에서 실행될 것이고, 한편 예를 들어 부동 소수점 명령은 특수한 부동 소수점 능력을 갖는 부동 소수점 실행에서 실행될 것이다. 바람직하게는, 실행 유닛은 오퍼랜드들에 관한 오피코드 정의 기능(opcode defined function)을 수행함으로써 명령에 의해 식별된 오퍼랜드들에 관해 연산한다. 예를 들어, ADD 명령은 그 명령의 레지스터 필드들에 의해 식별되는 두 개의 레지스터들(5059)에서 발견되는 오퍼랜드들에 관해 실행 유닛(5057)에 의해 실행될 수 있다.

실행 유닛(5057)은 두 개의 오퍼랜드들에 관해 산술 덧셈(arithmetic addition)을 수행하고 그 결과를 제3 오퍼랜드에 저장하며, 여기서, 제3 오퍼랜드는 제3 레지스터 또는 두 개의 소스 레지스터들 중 하나일 수 있다. 바람직하게는, 실행 유닛은 산술 논리 유닛(ALU)(5066)을 이용하며 이 ALU(5066)는 더하기, 빼기, 곱하기, 나누기 중 어느 것이든지 포함하는 여러 가지 대수 함수들(algebraic functions) 뿐만이 아니라 시프트(Shift), 로테이트(Rotate), 논리곱(And), 논리합(Or) 및 배타논리합(XOR)과 같은 여러 가지 논리 함수들을 수행할 수 있다. 일부 ALU들(5066)은 스칼라 연산들을 위해 설계되며 일부는 부동 소수점을 위해 설계된다. 데이터는 아키텍처에 따라 빅 엔디언(Big Endian)(여기서 최하위 바이트(least significant byte)는 가장 높은 바이트 주소에 있음) 또는 리틀 엔디언(Little Endian)(여기서 최하위 바이트는 가장 낮은 바이트 주소에 있음)일 수 있다. IBM z/Architecture^®은 빅 엔디언이다. 부호화된 필드들(signed fields)은 아키텍처에 따라, 부호(sign) 및 크기(magnitude), 1의 보수 또는 2의 보수일 수 있다. 2의 보수에서 음의 값 또는 양의 값은 단지 ALU 내에서 덧셈만을 필요로 하므로, ALU가 뺄셈 능력을 설계할 필요가 없다는 점에서 2의 보수가 유리하다. 숫자들은 일반적으로 속기(shorthand)로 기술되는데, 12 비트 필드는 예를 들어, 4,096 바이트 블록의 주소를 정의하고 일반적으로 4 Kbyte(Kilo-byte) 블록으로 기술된다.

도 16b를 참조하면, 분기 명령을 실행하기 위한 분기 명령 정보는 통상적으로 분기 유닛(5058)으로 보내지는데, 이 분기 유닛(5058)은 다른 조건부 연산들(conditional operations)이 완료되기 전에 그 분기의 결과를 예측하도록 분기 이력 테이블(5082)과 같은 분기 예측 알고리즘을 흔히 채용한다. 현재 분기 명령의 타겟은, 그 조건부 연산들이 완료되기 전에 페치되고 추론적으로 실행될 것이다. 조건부 연산들이 완료될 때, 추론적으로 실행된 분기 명령들은 조건부 연산 및 추론된 결과의 조건들에 기초하여 완료되거나 폐기된다. 통상적인 분기 명령은, 만일 그 조건 코드들이 분기 명령의 분기 요건을 충족한다면, 조건 코드들을 테스트하고 타겟 주소로 분기할 수 있고, 타겟 주소는, 예를 들어, 레지스터 필드들 또는 그 명령의 즉시 필드에서 발견되는 수들을 포함하는 몇 개의 수들에 기초하여 계산될 수 있다. 분기 유닛(5058)은 복수의 입력 레지스터 회로들(5075, 5075, 5077) 및 출력 레지스터 회로(5080)를 갖는 ALU(5074)를 채용할 수 있다. 분기 유닛(5058)은, 예를 들어, 범용 레지스터들(5059), 디코드 디스패치 유닛(5056) 또는 기타 회로들(5073)과 통신할 수 있다.

명령들의 그룹의 실행은 여러 가지 이유들로 인터럽트될 수 있는데, 이러한 이유들에는, 예를 들어, 운영체제에 의해 개시되는 문맥 전환, 문맥 전환을 초래하는 프로그램 예외 또는 에러, 문맥 전환 또는 (멀티-스레드 환경에서) 복수의 프로그램들의 멀티-스레딩 활동을 초래하는 I/O 인터럽션 신호가 포함된다. 바람직하게는 문맥 전환 액션은 현재 실행중인 프로그램에 관한 상태 정보(state information)를 세이브하고, 그런 다음 호출되는 또 다른 프로그램에 관한 상태 정보를 로드한다. 상태 정보는, 예를 들어, 하드웨어 레지스터들 또는 메모리에 저장될 수 있다. 바람직하게는, 상태 정보는 실행될 다음 명령을 가리키는 프로그램 카운터 값, 조건 코드들, 메모리 변환 정보 및 아키텍처화된 레지스터 콘텐츠를 포함한다. 문맥 전환 활동은, 하드웨어 회로들, 애플리케이션 프로그램들, 운영체제 프로그램들 또는 펌웨어 코드(마이크로코드, 피코-코드 또는 라이센스된 내부 코드(LIC)) 단독으로 또는 이것들의 조합으로 실행될 수 있다.

프로세서는 명령 정의 방법들(instruction defined methods)에 따라 오퍼랜드들에 액세스한다. 명령은 명령의 일부분의 값을 사용하는 즉시 오퍼랜드(immediate operand)를 제공할 수 있고, 범용 레지스터들 또는 특수 목적용 레지스터들(예를 들어, 부동 소수점 레지스터들)을 분명하게 가리키는 하나 또는 그 이상의 레지스터 필드들을 제공할 수 있다. 명령은 오피코드 필드에 의해 오퍼랜드들로서 식별되는 암시 레지스터들(implied registers)을 이용할 수 있다. 명령은 오퍼랜드들에 대한 메모리 위치들을 이용할 수 있다. 오퍼랜드의 메모리 위치는 레지스터, 즉시 필드(immediate field), 또는 레지스터들과 즉시 필드의 조합에 의해 제공될 수 있고, 이는 z/Architecture^® 장 변위(long displacement) 퍼실리티가 전형적인 예이며, 여기서 명령은 기준 레지스터, 인덱스 레지스터 및 즉시 필드(변위 필드)―이것들은 예를 들어 메모리에서 오퍼랜드의 주소를 제공하기 위해 함께 더해짐―를 정의한다. 만일 다르게 표시되지 않는다면, 여기서의 위치는 통상적으로 메인 메모리(메인 스토리지) 내 위치를 암시한다.

도 16c를 참조하면, 프로세서는 로드/저장 유닛(5060)을 사용하여 스토리지에 액세스한다. 로드/저장 유닛(5060)은 메모리(5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터(5059) 또는 또 다른 메모리(5053) 위치에 오퍼랜드를 로딩함으로써 로드 연산을 수행할 수 있고, 또는 메모리(5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터(5059) 또는 또 다른 메모리(5053) 위치로부터 획득된 데이터를 메모리(5053) 내 타겟 오퍼랜드 위치에 저장함으로써 저장 연산을 수행할 수 있다. 로드/저장 유닛(5060)은 추론적(speculative)일 수 있고, 명령 순서에 비해 순서가 다른(out-of-order) 순서로 메모리에 액세스할 수 있지만, 로드/저장 유닛(5060)은 명령들이 순서대로 실행된 것으로 프로그램들에 대한 외관(appearance)을 유지할 것이다. 로드/저장 유닛(5060)은 범용 레지스터들(5059), 디코드/디스패치 유닛(5056), 캐시/메모리 인터페이스(5053) 또는 기타 엘리먼트들(5083)과 통신할 수 있고, 스토리지 주소들을 계산하기 위해 그리고 순서대로 연산들을 유지하기 위한 파이프라인 시퀀싱을 제공하기 위해 여러 가지 레지스터 회로들, ALU들(5085) 및 제어 논리(5090)를 포함한다. 일부 연산들은 순서가 바뀔 수 있으나, 이 기술분야에서 잘 알려진 바와 같이, 로드/저장 유닛은, 순서가 바뀐 연산들이 그 프로그램에 순서대로 수행된 것처럼 나타나도록 하는 기능을 제공한다.

바람직하게는, 애플리케이션 프로그램이 "보는(sees)" 주소들은 흔히 가상 주소들로 불린다. 가상 주소들은 때로는 "논리적 주소들(logical addresses)" 및 "유효 주소들(effective addresses)"로 불린다. 이들 가상 주소들은 여러 가지 동적 주소 변환(DAT) 기술들 중 하나에 의해 물리적 메모리 위치로 다시 보내진다는 점에서 가상이고, 상기 여러 가지 동적 주소 변환(DAT) 기술들에는, 단순히 오프셋 값으로 가상 주소를 프리픽싱(prefixing)하는 것, 하나 또는 그 이상의 변환 테이블들을 통해 가상 주소를 변환하는 것이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니며, 바람직하게는, 변환 테이블들은 적어도 세그먼트 테이블 및 페이지 테이블만을 또는 이것들의 조합을 포함하며, 바람직하게는, 세그먼트 테이블은 페이지 테이블을 가리키는 엔트리를 갖는다. z/Architecture^®에서는, 변환의 계층(hierarchy of translation)이 제공되는데, 이 변환의 계층에는 영역 제1 테이블, 영역 제2 테이블, 영역 제3 테이블, 세그먼트 테이블 및 선택적인 페이지 테이블이 포함된다. 주소 변환의 수행은 흔히 변환 색인 버퍼(TLB)를 이용하여 향상되는데, 이 변환 색인 버퍼는 연관된 물리적 메모리 위치에 가상 주소를 매핑하는 엔트리들을 포함한다. DAT가 변환 테이블들을 사용하여 가상 주소를 변환할 때, 엔트리들이 생성된다. 그런 다음, 후속적으로 가상 주소를 사용할 때 느린 연속적인 변환 테이블 액세스들보다 오히려 빠른 TLB의 엔트리를 이용할 수 있다. TLB 콘텐츠는 LRU(Least Recently used)를 포함하는 여러 가지 대체 알고리즘들에 의해 관리될 수 있다.

프로세서가 멀티-프로세서 시스템의 프로세서인 경우, 각각의 프로세서는 I/O, 캐시들, TLB들 및 메모리와 같은 공유 자원들(shared resources)을 일관성(coherency)을 위해 인터락(interlock)을 유지하는 역할을 한다. 통상적으로, "스누프(snoop)" 기술들이 캐시 일관성을 유지하는데 이용될 것이다. 스누프 환경에서, 각각의 캐시 라인은 공유를 용이하게 하기 위해, 공유 상태(shared state), 독점 상태(exclusive state), 변경된 상태(changed state), 무효 상태(invalid state) 중 어느 하나에 있는 것으로 표시될 수 있다.

I/O 유닛들(5054, 도 15)은 프로세서에 주변기기들에 연결하기 위한 수단을 제공하는데, 예를 들어, 그 주변기기에는 테이프, 디스크, 프린터, 디스플레이, 및 네트워크가 포함된다. I/O 유닛들은 흔히 소프트웨어 드라이버들에 의해 컴퓨터 프로그램에 제공된다. IBM^®의 System z^®와 같은 메인프레임들에서, 채널 어댑터들 및 오픈 시스템 어댑터들은 운영체제와 주변 디바이스들 사이의 통신을 가능하게 하는, 메인프레임의 I/O 유닛들이다.

또한, 다른 종류의 컴퓨팅 환경들도 본 발명의 하나 또는 그 이상의 특징들로부터 이득을 얻을 수 있다. 한 예로, 여기에서 언급되는 바와 같이, 환경(environment)은 에뮬레이터(예, 소프트웨어 또는 다른 에뮬레이션 메커니즘들)를 포함할 수 있으며, 이 에뮬레이터에서 특정 아키텍처(예를 들어, 명령 실행, 주소 변환과 같은 아키텍처화된 함수들, 및 아키텍처화된 레지스터들을 포함함) 또는 그것의 서브세트(subset)가 (예를 들어, 프로세서 및 메모리를 갖는 네이티브 컴퓨터 시스템 상에서) 에뮬레이트된다. 이러한 환경에서, 비록 그 에뮬레이터를 실행하는 컴퓨터가 에뮬레이트되고 있는 능력들과는 다른 아키텍처를 가질 수 있지만, 에뮬레이터의 하나 또는 그 이상의 에뮬레이션 기능들은 본 발명의 하나 또는 그 이상의 실시 예들을 구현할 수 있다. 한 예로서, 에뮬레이션 모드에서, 에뮬레이트되고 있는 특정 명령 또는 연산은 디코드되고, 적절한 에뮬레이션 기능이 개별 명령 또는 연산을 구현하도록 만들어진다.

에뮬레이션 환경에서, 호스트 컴퓨터는, 예를 들어, 명령들 및 데이터를 저장하는 메모리, 메모리로부터 명령들을 페치하고 또한 선택적으로 그 페치된 명령을 위한 로컬 버퍼링을 제공하는 명령 페치 유닛, 페치된 명령들을 수신하고 페치된 명령들의 유형을 결정하는 명령 디코드 유닛, 및 명령들을 실행하는 명령 실행 유닛을 포함한다. 실행은 메모리로부터 레지스터 내에 데이터를 로딩하는 것; 레지스터로부터 메모리로 다시 데이터를 저장하는 것; 또는 디코드 유닛에 의해 결정된 바와 같이, 산술 또는 논리 연산의 몇몇 유형을 수행하는 것을 포함할 수 있다. 한 예에서, 각각의 유닛은 소프트웨어에서 구현된다. 예를 들어, 그 유닛들에 의해 수행되고 있는 연산들은 에뮬레이터 소프트웨어 내에서 하나 또는 그 이상의 서브루틴들로서 구현된다.

더 구체적으로는, 메인프레임에서, 아키텍처화된 기계어 명령들(machine instructions)이 프로그래머들, 대개는 오늘날의 "C" 프로그래머들에 의해, 흔히 컴파일러 애플리케이션(compiler application)을 통해 사용되고 있다. 스토리지 매체에 저장되는 이들 명령들은 원래(natively) z/Architecture^® IBM^® 서버에서 또는 이와는 다르게 다른 아키텍처들을 실행하는 머신들에서 실행될 수 있다. 그것들은 기존의 그리고 장래의 IBM^® 메인프레임 서버들에서 그리고 IBM^®의 다른 머신들(예, Power Systems 서버들 및 System x^® 서버들) 상에서 에뮬레이트될 수 있다. 그것들은 IBM^®, Intel^®, AMD™ 및 기타 회사에 의해 제조된 하드웨어를 사용하는 광범위한 머신들 상의 리눅스를 실행하는 머신들에서 실행될 수 있다. 또한, z/Architecture^® 하의 그 하드웨어 상에서의 실행 이외에, Hercules, UMX, 또는 FSI(Fundamental Software, Inc)―여기서 일반적으로 실행은 에뮬레이션 모드에 있음―에 의해 에뮬레이션을 사용하는 머신들 뿐만이 아니라 리눅스도 사용될 수 있다. 에뮬레이션 모드에서, 에뮬레이션 소프트웨어는 네이티브 프로세서에 의해 실행되어 에뮬레이트된 프로세서의 아키텍처를 에뮬레이트한다.

네이티브 프로세서(native processor)는 통상적으로 에뮬레이트된 프로세서의 에뮬레이션을 수행하기 위해 펌웨어(firmware) 또는 네이티브 운영체제를 포함하는 에뮬레이션 소프트웨어를 실행한다. 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처의 명령들을 페치 및 실행하는 역할을 한다. 에뮬레이션 소프트웨어는 명령 범위들(instruction boundaries)을 추적하기 위해 에뮬레이트된 프로그램 카운터를 유지한다. 에뮬레이션 소프트웨어는 한 번에 하나 또는 그 이상의 에뮬레이트된 기계어 명령들을 페치하여, 하나 또는 그 이상의 그 에뮬레이트된 기계어 명령들을 네이티브 프로세서에 의해 실행하기 위한 네이티브 기계어 명령들의 대응 그룹으로 변환시킬 수 있다. 이들 변환된 명령들은 캐시되어 더 빠른 변환이 수행될 수 있도록 할 수 있다. 그럼에도 불구하고, 에뮬레이션 소프트웨어는, 운영체제들 및 에뮬레이트된 프로세서를 위해 작성된 애플리케이션들이 정확하게 연산되도록 보장하기 위해, 그 에뮬레이트된 프로세서 아키텍처의 아키텍처 규칙들을 유지해야 한다. 더 나아가, 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처에 의해 식별된 자원들을 제공해야 하며―이 자원들에는 제어 레지스터들, 범용 레지스터들, 부동 소수점 레지스터들, 예를 들어 세그먼트 테이블들 및 페이지 테이블들을 포함하는 동적 주소 변환 함수, 인터럽트 메커니즘들, 문맥 전환 메커니즘들, TOD(Time of Day) 클록들 및 I/O 서브시스템들에 대한 아키텍처화된 인터페이스들이 포함됨―그리하여 운영체제, 또는 에뮬레이트된 프로세서 상에서 실행되도록 지정된 응용 프로그램이, 에뮬레이션 소프트웨어를 갖는 네이티브 프로세서상에서 실행될 수 있도록 한다.

에뮬레이트되고 있는 특정 명령이 디코드되고, 서브루틴이 개별 명령의 기능을 수행하기 위해 호출(call)된다. 에뮬레이트된 프로세서의 기능을 에뮬레이트하는 에뮬레이션 소프트웨어 기능은, 예를 들어, "C" 서브루틴 또는 드라이버, 또는 특정 하드웨어를 위해 드라이브를 제공하는 몇몇 다른 방법들로 구현되며, 이는 바람직한 실시 예의 설명을 이해하고 나면 이 기술 분야에서 통상의 지식을 가진 자들이 도출해 낼 수 있을 것이다. 여러 가지 소프트웨어 및 하드웨어 에뮬레이션 특허들은 ― 예를 들어, Beausoleil 외 발명의 미국 특허증(Letters Patent) 제5,551,013호 "하드웨어 에뮬레이션을 위한 멀티프로세서(Multiprocessor for Hardware Emulation)"; Scalzi 외 발명의 미국 특허증 제6,009,261호 "타겟 프로세서 상에서 호환가능하지 않은 명령들을 에뮬레이트하기 위한 저장된 타겟 루틴들의 전처리(Preprocessing of Stored Target Routines for Emulating Incompatible Instructions on a Target Processor)"; Davidian 외 발명의 미국 특허증 제5,574,873호 "게스트 명령들을 에뮬레이트하는 직접 액세스 에뮬레이션 루틴들에 대한 게스트 명령을 디코드하는 것(Decoding Guest Instruction to Directly Access Emulation Routines that Emulate the Guest Instructions)"; Gorishek 외 발명의 미국 특허증 제6,308,255호 "시스템에서 논-네이티브 코드를 실행할 수 있도록 하는 코프로세서 지원에 사용되는 대칭형 다중 처리 버스 및 칩셋(Symmetrical Multiprocessing Bus and Chipset Used for Coprocessor Support Allowing Non-Native Code to Run in a System)"; Lethin 외 발명의 미국 특허증 제6,463,582호 "아키텍처 에뮬레이션을 위한 동적 최적화 객체 코드 변환 및 동적 최적화 객체 코드 변환 방법(Dynamic Optimizing Object Code Translator for Architecture Emulation and Dynamic Optimizing Object Code Translation Method)"; Eric Traut 발명의 미국 특허증 제5,790,825호 "호스트 명령들의 동적 리컴파일레이션을 통해 호스트 컴퓨터 상에서 게스트 명령들을 에뮬레이트하기 위한 방법(Method for Emulating Guest Instructions on a Host Computer Through Dynamic Recompilation of Host Instructions)" 등이 포함되나, 이러한 것들로 한정되는 것은 아님 ― 이 기술 분야에서 통상의 지식을 가진 자들이 이용할 수 있는 목표 머신에 대한 다른 머신을 위해 아키텍처화된 명령 포맷의 에뮬레이션을 달성하는 알려진 여러 가지 방법들을 예시하고 있다.

도 17에서는, 호스트 아키텍처의 호스트 컴퓨터 시스템(5000')을 에뮬레이트하는 에뮬레이트된 호스트 컴퓨터 시스템(5092)의 예가 제공된다. 에뮬레이트된 호스트 컴퓨터 시스템(5092)에서, 호스트 프로세서(CPU)(5091)는 에뮬레이트된 호스트 프로세서(또는 가상 호스트 프로세서)이고 호스트 컴퓨터(5000')의 프로세서(5091)의 네이티브 명령 세트 아키텍처(native instruction set architecture)와는 다른 네이티브 명령 세트 아키텍처를 갖는 에뮬레이션 프로세서(5093)를 포함한다. 에뮬레이트된 호스트 컴퓨터 시스템(5092)은 에뮬레이션 프로세서(5093)가 액세스 가능한 메모리(5094)를 갖는다. 상기 예시 실시 예에서, 메모리(5094)는 호스트 컴퓨터 메모리(5096) 부분과 에뮬레이션 루틴들(5097) 부분으로 분할된다. 호스트 컴퓨터 메모리(5096)는 호스트 컴퓨터 아키텍처에 따른 에뮬레이트된 호스트 컴퓨터(5092)의 프로그램들이 이용할 수 있다. 에뮬레이션 프로세서(5093)는 에뮬레이트된 프로세서(5091)의 명령 이외의 아키텍처의 아키텍처화된 명령 세트의 네이티브 명령들, 즉 에뮬레이션 루틴들 메모리(5097)로부터 획득된 네이티브 명령들을 실행하며, 시퀀스 & 액세스/디코드 루틴―이는 액세스되는 호스트 명령의 기능을 에뮬레이트하기 위해 네이티브 명령 실행 루틴을 결정하기 위해 액세스되는 호스트 명령(들)을 디코드할 수 있음―에서 획득된 하나 또는 그 이상의 명령(들)을 채용함으로써 호스트 컴퓨터 메모리(5096) 내 프로그램으로부터 실행하기 위한 호스트 명령을 액세스할 수 있다. 호스트 컴퓨터 시스템(5000') 아키텍처에 대하여 정의된 다른 퍼실리티들이 아키텍처화된 퍼실리티들 루틴들(architected facilities routines)에 의해 에뮬레이트될 수 있는데, 이러한 것들에는, 예를 들어, 범용 레지스터들, 제어 레지스터들(control registers), 동적 주소 변환(dynamic address translation) 및 I/O 서브시스템 지원 및 프로세서 캐시 등과 같은 퍼실리티들이 포함된다. 에뮬레이션 루틴들(emulation routines)은 또한 (범용 레지스터들 및 가상 주소들의 동적 변환 같은) 에뮬레이션 프로세서(5093)에서 이용 가능한 기능들을 이용하여 에뮬레이션 루틴들의 성능을 향상시킬 수 있다. 또한 특수 하드웨어(special hardware) 및 오프-로드 엔진들(off-load engines)이 제공되어 호스트 컴퓨터(5000')의 기능을 에뮬레이팅함에 있어서 프로세서(5093)를 보조할 수 있다.

본 명세서 내에 사용되는 용어는 단지 특정 실시 예들을 기술할 목적으로 사용된 것이지 본 발명을 한정하려는 의도로 사용된 것은 아니다. 여기에서 사용할 때, 단수 형태인 "한", "일", 및 "하나" 등은 그 문맥에서 그렇지 않은 것으로 명시되어 있지 않으면, 복수 형태도 또한 포함할 의도로 기술된 것이다. 또한, "포함하다" 및/또는 "포함하는" 이라는 말들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것을 이해할 수 있을 것이다.

이하의 청구항들에서, 구조들(structures), 재료들(materials), 동작들(acts), 및 모든 수단의 등가물들 또는 단계 플러스 기능 엘리먼트들은 구체적으로 청구되는 다른 청구된 엘리먼트들과 함께 그 기능을 수행하기 위한 구조, 재료, 또는 동작을 포함할 의도가 있다. 본 발명의 하나 또는 그 이상의 특징들에 대한 설명은 예시와 설명의 목적으로 제공되는 것이며, 개시되는 형태로 본 발명의 모든 실시 예들을 빠짐없이 총 망라하거나 본 발명을 한정하려는 의도가 있는 것은 아니다. 이 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 범위를 벗어나지 않고서 많은 수정 예들 및 변형 예들이 있을 수 있다는 것을 알 수 있다. 실시 예는 본 발명의 원리들 및 실제 응용을 가장 잘 설명하기 위해 그리고 고려되는 구체적인 용도에 적합하게 여러 가지 수정 예들을 갖는 다양한 실시 예들에 대해 이 기술 분야에서 통상의 지식을 가진 자들이 본 발명을 이해할 수 있도록 하기 위해, 선택되고 기술되었다.

Claims (20)

1. 컴퓨팅 환경에서 처리를 용이하게 하기 위한 컴퓨터 프로그램 제품에 있어서, 상기 컴퓨터 프로그램 제품은:
   처리 회로에 의해 판독 가능한 컴퓨터 판독 가능 저장 매체를 포함하되, 상기 컴퓨터 판독 가능 저장 매체는,
   제1 프로그램에 의해 제2 프로그램에게 상기 컴퓨팅 환경 내에 경고 트랙 퍼실리티(a warning track facility)의 설치(installation)를 표시하는 경고 트랙 퍼실리티 설치 표시(a warning track facility installed indication)를 제공하는 단계―상기 경고 트랙 퍼실리티는 상기 제2 프로그램에 제1 기능(a first function)을 수행할 유예 기간(a grace period)을 제공함―;
   상기 제1 프로그램에 의해 상기 제2 프로그램에게 경고 트랙 통지(a warning track notification)를 제공하는 단계;
   상기 경고 트랙 통지에 기초하여, 상기 제2 프로그램에 의해 상기 유예 기간 내에 상기 제1 기능을 개시하는 단계; 및
   상기 유예 기간 이후에 상기 제1 프로그램에 의해 제2 기능을 수행하는 단계를 포함하는 방법을 수행하기 위해 상기 처리 회로에 의해 실행할 명령들을 저장하는
   컴퓨터 프로그램 제품.
2. 제1항에 있어서, 상기 경고 트랙 통지는 상기 제2 프로그램에 할당된 공유 자원들이 상기 유예 기간의 종료 이후에 해제되는 인터럽션을 포함하는,
   컴퓨터 프로그램 제품.
3. 제2항에 있어서, 상기 제1 프로그램이 상기 제2 기능을 수행하기 위해 상기 해제된 공유 자원들을 액세스할 수 있는,
   컴퓨터 프로그램 제품.
4. 제1항에 있어서, 상기 제1 프로그램은 호스트 프로그램이고 상기 제2 프로그램은 게스트 프로그램이며, 상기 게스트 프로그램은 상기 게스트 프로그램이 실행되는 게스트 중앙 처리 장치에 제공된 타임슬라이스 동안에 상기 컴퓨팅 환경의 공유 자원들을 액세스할 수 있고, 상기 유예 기간은 상기 타임슬라이스와 구별할 수 있는,
   컴퓨터 프로그램 제품.
5. 제4항에 있어서, 상기 유예 기간은 상기 타임슬라이스를 조기에 종료시키는,
   컴퓨터 프로그램 제품.
6. 제4항에 있어서, 상기 유예 기간은 상기 제1 기능을 수행할 타임슬라이스에 더하여 일정 기간을 제공하는,
   컴퓨터 프로그램 제품.
7. 제6항에 있어서, 상기 유예 기간은 상기 제2 프로그램에 제공되는 다음 번 타임슬라이스로부터 취해지는,
   컴퓨터 프로그램 제품.
8. 제1항에 있어서, 상기 제1 기능은:
   상기 제2 프로그램이 실행되는 프로세서 상에서 실행 중인 디스패치 가능 유닛을 완료시키는 것; 또는
   상기 디스패치 가능 유닛을 상기 컴퓨팅 환경의 다른 프로세서 상에서 재-디스패치 가능하게 만드는 것 중 하나를 포함하는,
   컴퓨터 프로그램 제품.
9. 제1항에 있어서, 상기 방법은 상기 유예 기간 동안에 상기 제1 기능의 완료를 상기 제2 프로그램에 의해 표시하는 단계를 더 포함하는,
   컴퓨터 프로그램 제품.
10. 제9항에 있어서, 상기 방법은 다음 번에 상기 제2 프로그램이 실행될 때 상기 유예 기간 동안에 상기 제1 기능이 완료되었다는 표시를 상기 제2 프로그램에 제공하는 단계를 더 포함하는,
    컴퓨터 프로그램 제품.
11. 컴퓨팅 환경에서 처리를 용이하게 하기 위한 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은:
    메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하되, 상기 컴퓨터 시스템은,
    제1 프로그램에 의해 제2 프로그램에게 상기 컴퓨팅 환경 내에 경고 트랙 퍼실리티(a warning track facility)의 설치(installation)를 표시하는 경고 트랙 퍼실리티 설치 표시(a warning track facility installed indication)를 제공하는 단계―상기 경고 트랙 퍼실리티는 상기 제2 프로그램에 제1 기능(a first function)을 수행할 유예 기간(a grace period)을 제공함―;
    상기 제1 프로그램에 의해 상기 제2 프로그램에게 경고 트랙 통지(a warning track notification)를 제공하는 단계;
    상기 경고 트랙 통지에 기초하여, 상기 제2 프로그램에 의해 상기 유예 기간 내에 상기 제1 기능을 개시하는 단계; 및
    상기 유예 기간 이후에 상기 제1 프로그램에 의해 제2 기능을 수행하는 단계를 포함하는 방법을 수행하도록 구성되는
    컴퓨터 시스템.
12. 제11항에 있어서, 상기 경고 트랙 통지는 상기 제2 프로그램에 할당된 공유 자원들이 상기 유예 기간의 종료 이후에 해제되는 인터럽션을 포함하는,
    컴퓨터 시스템.
13. 제11항에 있어서, 상기 제1 프로그램은 호스트 프로그램이고 상기 제2 프로그램은 게스트 프로그램이며, 상기 게스트 프로그램은 상기 게스트 프로그램이 실행되는 게스트 중앙 처리 장치에 제공된 타임슬라이스 동안에 상기 컴퓨팅 환경의 공유 자원들을 액세스할 수 있고, 상기 유예 기간은 상기 타임슬라이스와 구별할 수 있는,
    컴퓨터 시스템.
14. 제13항에 있어서, 상기 유예 기간은 상기 타임슬라이스를 조기에 종료시키는,
    컴퓨터 시스템.
15. 제13항에 있어서, 상기 유예 기간은 상기 제1 기능을 수행할 타임슬라이스에 더하여 일정 기간을 제공하는,
    컴퓨터 시스템.
16. 제11항에 있어서, 상기 제1 기능은:
    상기 제2 프로그램이 실행되는 프로세서 상에서 실행 중인 디스패치 가능 유닛을 완료시키는 것; 또는
    상기 디스패치 가능 유닛을 상기 컴퓨팅 환경의 다른 프로세서 상에서 재-디스패치 가능하게 만드는 것 중 하나를 포함하는,
    컴퓨터 시스템.
17. 제11항에 있어서, 상기 방법은:
    상기 유예 기간 동안에 상기 제1 기능의 완료를 상기 제2 프로그램에 의해 표시하는 단계; 및
    다음 번에 상기 제2 프로그램이 실행될 때 상기 유예 기간 동안에 상기 제1 기능이 완료되었다는 표시를 상기 제2 프로그램에 제공하는 단계를 더 포함하는,
    컴퓨터 시스템.
18. 컴퓨팅 환경에서 처리를 용이하게 하는 방법에 있어서, 상기 방법은:
    제1 프로그램에 의해 제2 프로그램에게 상기 컴퓨팅 환경 내에 경고 트랙 퍼실리티(a warning track facility)의 설치(installation)를 표시하는 경고 트랙 퍼실리티 설치 표시(a warning track facility installed indication)를 제공하는 단계―상기 경고 트랙 퍼실리티는 상기 제2 프로그램에 제1 기능(a first function)을 수행할 유예 기간(a grace period)을 제공함―;
    상기 제1 프로그램에 의해 상기 제2 프로그램에게 경고 트랙 통지(a warning track notification)를 제공하는 단계;
    상기 경고 트랙 통지에 기초하여, 상기 제2 프로그램에 의해 상기 유예 기간 내에 상기 제1 기능을 개시하는 단계; 및
    상기 유예 기간 이후에 상기 제1 프로그램에 의해 제2 기능을 수행하는 단계를 포함하는,
    방법.
19. 제18항에 있어서, 상기 제1 프로그램은 호스트 프로그램이고 상기 제2 프로그램은 게스트 프로그램이며, 상기 게스트 프로그램은 상기 게스트 프로그램이 실행되는 게스트 중앙 처리 장치에 제공된 타임슬라이스 동안에 상기 컴퓨팅 환경의 공유 자원들을 액세스할 수 있고, 상기 유예 기간은 상기 타임슬라이스와 구별할 수 있는,
    방법.
20. 제18항에 있어서,
    상기 유예 기간 동안에 상기 제1 기능의 완료를 상기 제2 프로그램에 의해 표시하는 단계; 및
    다음 번에 상기 제2 프로그램이 실행될 때 상기 유예 기간 동안에 상기 제1 기능이 완료되었다는 표시를 상기 제2 프로그램에 제공하는 단계를 더 포함하는,
    방법.

Images