KR20140100494A - 전도성 라인들을 따른 측벽 스페이서들 - Google Patents

Abstract

전도성 라인의 적어도 하나의 측벽을 따른 측벽 스페이서를 갖는 전기기계 시스템 디바이스들에 대한 시스템들, 방법들 및 장치가 제공된다. 전기기계 시스템 디바이스들은 이동가능층 아래에서 전도성 층의 적어도 하나의 측벽을 따른 측벽 스페이서를 포함할 수 있다. 측벽 스페이서는 그 측벽 스페이서가 이동가능층 아래에서 기판으로부터 떨어져 감소하는 폭을 갖도록 경사질 수 있다. 전도성 라인은 전기 신호를 전기기계 시스템 디바이스로 라우팅하도록 구성될 수 있다. 일부 구현들에서, 전기기계 시스템 디바이스의 블랙 마스크 구조물이 전도성 라인들 포함할 수 있다.

Description

전도성 라인들을 따른 측벽 스페이서들{SIDEWALL SPACERS ALONG CONDUCTIVE LINES}

[0001] 본 개시물은 버싱 라인들(bussing lines) 또는 인터커넥트들(interconnects)과 같은 교차 전도성 라인들을 갖는 전기적 디바이스, 및 이를 제조하는 방법에 관한 것이다.

[0002] 전기기계 시스템들(EMS)은 전기 및 기계적 엘리먼트들, 액추에이터들, 트랜스듀서들, 센서들, 광학 컴포넌트들(예를 들어, 미러들 및 광학 필름층들), 및 전자장치를 갖는 디바이스들을 포함한다. 전기기계 시스템들은 마이크로스케일(microscale) 및 나노스케일(nanoscale)을 포함하는 (그러나, 이에 제한되지 않음) 다양한 스케일들로 제조될 수 있다. 예를 들어, 마이크로전기기계 시스템(MEMS: microelectromechanical system) 디바이스들은 약 1 마이크론 내지 수백 마이크론 또는 그 초과의 범위의 크기들을 가지는 구조물들을 포함할 수 있다. 나노전기기계 시스템(NEMS: nanoelectromechanical system) 디바이스들은, 예를 들어, 수백 나노미터들보다 더 작은 크기들을 포함하는, 1 마이크론보다 더 작은 크기들을 가지는 구조물들을 포함할 수 있다. 전기기계 엘리먼트들은 증착, 에칭, 리소그래피, 및/또는 증착된 물질층들 및/또는 기판들의 일부들을 에칭하거나, 또는 층들을 추가하여 전기 및 전기기계 디바이스들을 형성하는 다른 마이크로머시닝 프로세스들을 사용하여 생성될 수 있다.

[0003] 전기기계 시스템 디바이스의 한가지 타입은 간섭계 변조기(IMOD: interferometric modulator)로 명명된다. 여기에서 사용된 바와 같이, 용어 간섭계 변조기 또는 간섭계 광 변조기는 광학적 간섭의 원리들을 사용하여 광을 선택적으로 흡수 및/또는 반사하는 디바이스를 지칭한다. 일부 구현들에서, 간섭계 변조기는 한 쌍의 전도성 플레이트들을 포함할 수 있는데, 전도성 플레이트들 중 하나 또는 둘 모두는 완전히 또는 부분적으로 투명하고 그리고/또는 반사성일 수 있으며, 적절한 전기 신호의 인가 시에 상대적 모션(motion)이 가능할 수 있다. 일 구현에서, 하나의 플레이트는 기판 상에 증착된 고정층을 포함할 수 있고, 다른 플레이트는 에어 갭에 의해 고정층으로부터 분리된 반사성 막(membrane)을 포함할 수 있다. 다른 플레이트에 대한 하나의 플레이트의 위치는 간섭계 변조기 상에 입사하는 광의 광학적 간섭을 변경시킬 수 있다. 간섭계 변조기 디바이스들은 광범위한 응용들을 가지며, 기존의 제품들을 개선하고, 새로운 제품들, 특히, 디스플레이 능력들을 가지는 물건들을 생성할 시에 사용될 것으로 예상된다.

[0004] 전기기계 시스템들은 이동가능 전극층 아래에 에어 갭을 갖는 전기기계 시스템 디바이스를 포함할 수 있다. 에어 갭은 이동가능 전극층 아래의 희생 물질을 제거함으로써 형성될 수 있다. 이동가능 전극층의 형상은 희생 재료, 고정 전극 및/또는 버싱 라인들과 같은 기반 구조물들의 토포그래피에 의해 영향을 받을 수 있다.

[0005] 유사하게는, 기반 전도성 라인에 의해 생성된 토포그래피는 MEMS, NEMS 또는 집적 회로들에 대한 적층된 버싱 라인들 또는 인터커넥트들과 같은 다양한 맥락의 위에 가로로 놓인 전도성 라인들에서 전기적 단락(예를 들어, 측벽 스트링거들(stringers))을 생성할 수 있다.

[0006] 개시내용의 시스템들, 방법들 및 디바이스들 각각은 여러 혁신적인 양상들을 가지며, 그 중 어떠한 단일의 양상도 본원에 개시된 바람직한 속성들을 단독으로 담당하지 않는다.

[0007] 이 개시내용에 기재된 요지의 하나의 혁신적인 양상이 전기기계 시스템 디바이스를 포함하는 장치에서 구현될 수 있다. 전기기계 시스템 디바이스는 기판 및 그 기판 위의 전도성 라인을 포함한다. 전기기계 시스템 디바이스는 전도성 라인 보다 기판으로부터 더 멀리 있는 이동가능층을 또한 포함한다. 또한, 전기기계 시스템 디바이스는 전도성 라인의 적어도 하나의 측벽을 따른 측벽 스페이서를 포함하고, 여기서, 측벽 스페이서는 그 측벽 스페이서가 기판으로부터 떨어져 감소하는 폭을 갖도록 경사진다.

[0008] 전기기계 시스템 디바이스는 이동가능층과 전도성 라인 사이에 에어 갭을 포함할 수 있다. 일부 구현들에서, 전기기계 시스템 디바이스는 이동가능층이 에어 갭 상에서 붕괴할 때 발생하는 어두운 상태에서 광의 약 1.5% 미만이 반사되는 활성 간섭계 변조기 픽셀을 포함할 수 있다. 이동가능층은 갭상에서 붕괴하도록 구성된 반사성 표면을 포함할 수 있다.

[0009] 전도성 라인은 전기 신호를 전기기계 시스템 디바이스로 라우팅하도록 구성될 수 있다. 대안으로 또는 부가적으로, 전도성 라인은 간섭계 블랙 마스크의 일부일 수 있다.

[0010] 측벽 스페이서의 폭은 기판으로부터 떨어져 선형적으로 감소될 수 있다.

[0011] 전기기계 시스템 디바이스는 전도성 라인 위에 위치된 지지 구조물을 또한 포함할 수 있고, 이 지지 구조물은 이동가능층을 지지한다. 일부 구현들에서, 이동가능층은 자립형(self-supporting)으로 형성될 수 있다.

[0012] 전기기계 시스템 디바이스는 백플레이트(backplate)가 이동가능층과 접촉하는 것을 방지하도록 구성된 스탠드-오프(stand-off)를 또한 포함할 수 있다. 대안으로 또는 부가적으로, 전기기계 시스템 디바이스는 측벽 스페이서 위에 형성된 버퍼를 또한 포함할 수 있고, 여기서, 버퍼 및 측벽 스페이서는 실리콘 산화물, 실리콘 산질화물, 및 실리콘 질화물 중 하나 또는 그 초과의 것을 각각 포함한다.

[0013] 이 개시내용에 기재된 요지의 다른 혁신적인 양상이 전기기계 시스템 디바이스를 포함하는 장치에서 구현될 수 있다. 전기기계 시스템 디바이스는 기판 위에 형성된 전도성 라인을 포함한다. 전기기계 시스템 디바이스는 기판 위에 현수된 이동가능층을 또한 포함한다. 이동가능층은 전도성 라인 위의 제 1 영역 및 전도성 라인 위에 있지 않은 제 2 영역을 갖고, 여기서, 제 1 영역은 제 2 영역에 인접한다. 또한, 전기기계 시스템 디바이스는 제 1 영역과 제 2 영역 사이에서 이동가능층의 전이(transition)를 평활화하기 위한 수단을 포함한다. 평활화하기 위한 수단은 전도성 라인의 에지를 따라 위치된다.

[0014] 이동가능층은 그 이동가능층 아래에서 갭을 붕괴시키도록 구성된 미러층을 포함할 수 있다. 대안으로 또는 부가적으로, 제 2 영역은 간섭계 변조기의 활성 부분일 수 있고, 제 1 영역은 블랙 마스크를 포함할 수 있다.

[0015] 평활화하기 위한 수단은 제 1 영역과 제 2 영역 사이에서 이동가능층의 전이에서 킹크(kink)를 회피할 수 있다. 평활화하기 위한 수단은 제 2 영역으로부터 제 1 영역으로의 전이에서 이동가능층에서 경사를 생성할 수 있고, 여기서, 이동가능층과 기판 사이의 거리는 제 2 영역으로부터 제 1 영역으로의 전이에서 증가한다. 평활화하기 위한 수단은 전도성 라인의 적어도 하나의 측벽을 따른 측벽 스페이서를 포함할 수 있다.

[0016] 이 개시내용에 기재된 요지의 다른 혁신적인 양상이 전기기계 시스템 디바이스를 형성하는 방법에서 구현될 수 있다. 이 방법은 전도성 라인의 적어도 하나의 측벽을 따라 측벽 스페이서를 형성하는 단계를 포함하고, 이 전도성 라인은 기판 위에 있다. 방법은 전도성 라인 및 측벽 스페이서 위에 희생층을 형성하는 단계를 또한 포함한다. 또한, 방법은 희생층 위에 전기기계 시스템 디바이스의 이동가능층을 형성하는 단계를 포함한다.

[0017] 측벽 스페이서는 전기기계 시스템 디바이스의 다른 피처(feature)를 패터닝하면서 형성될 수 있다. 전기기계 시스템 디바이스의 다른 특징은 이동가능층 위에서 연장하는 스탠드-오프를 포함할 수 있다. 대안으로 또는 부가적으로, 전기기계 시스템 디바이스의 다른 피처는 전도성 라인 위에 형성될 수 있다. 측벽 스페이서를 형성하는 단계는 측벽 스페이서 및 다른 피처가 형성되는 물질의 블랭킷 층을 증착하는 단계, 및 마스크에 의해 노출된 측벽 스페이서의 위치를 남겨두면서 다른 피처의 위치를 커버하기 위해 마스크를 사용하는 단계를 포함할 수 있다.

[0018] 방법은 이동가능층 아래에 갭을 형성하기 위해 희생층을 제거하는 단계를 또한 포함할 수 있다. 대안으로 또는 부가적으로, 방법은 희생층을 형성하기 이전에 전도성 라인 및 측벽 스페이서 위에 버퍼층을 형성하는 단계를 포함할 수 있다. 일부 경우들에서, 방법은 흡수층, 유전체층, 및 전도성 라인을 포함하는 블랙 마스크를 형성하는 단계를 포함할 수 있다.

[0019] 이 개시내용에 기재된 요지의 다른 혁신적인 양상이 기판, 기판 위에 형성된 제 1 라인, 제 1 라인의 측벽들을 따른 측벽 스페이서들, 및 제 1 라인과 평행하지 않은 제 2 라인을 포함하는 장치에서 구현될 수 있고, 여기서, 제 2 라인은 제 1 라인 위에 컨포멀하게(conformally) 있다.

[0020] 제 1 라인은 전도성 라인일 수 있다. 컨포멀한 유전체가 제 1 라인과 제 2 라인 사이에 포함될 수 있다. 제 1 라인은 제 2 라인과 전기적으로 접촉할 수 있다.

[0021] 장치는 제 1 복수의 라인들 및 제 1 복수의 라인과 평행하지 않은 제 2 복수의 라인들을 포함할 수 있으며, 여기서, 제 1 복수의 라인들은 제 1 라인들 포함하고 제 2 복수의 라인들을 제 2 라인들 포함한다. 제 1 복수의 라인들의 각 라인은 금속 라인일 수 있고, 제 2 복수의 라인들의 각 라인은 금속 라인일 수 있다. 제 2 복수의 라인들의 각 라인은 제 2 복수의 라인들의 인접 라인으로부터 대략 5㎛ 미만 만큼 이격될 수 있다.

[0022] 측벽 스페이서들은 금속을 포함할 수 있다. 일부 경우들에서, 제 1 라인은 적어도 대략 1,500Å의 높이를 가질 수 있다.

[0023] 이 개시내용에 기재된 요지의 또 다른 혁신적인 양상이 전도성 라인들의 스택을 형성하는 방법에서 구현될 수 있다. 이 방법은 기판 위에 제 1 전도성 라인을 형성하는 단계, 제 1 전도성 라인의 측벽들을 따라 측벽 스페이서들을 형성하는 단계, 및 제 1 전도성 라인 위에서 교차하는 제 2 전도성 라인을 형성하는 단계를 포함할 수 있고, 여기서, 제 2 전도성 라인은 컨포멀하다.

[0024] 방법은 제 1 전도성 라인 위에 컨포멀한 유전체층을 증착하는 단계를 또한 포함할 수 있다. 대안으로 또는 부가적으로, 방법은 제 1 전도성 라인의 상부 표면을 노출시키기 위해 컨포멀한 유전체 컨포멀층에서 개구를 형성하는 단계를 포함할 수 있다.

[0025] 본 명세서에서 설명된 요지의 하나 또는 그 초과의 구현들의 세부사항들은 하기의 설명 및 첨부 도면들에서 제시된다. 다른 특징들, 양상들 및 장점들은 상세한 설명, 도면들 및 청구항들로부터 명백해질 것이다. 하기의 도면들의 상대적 치수들이 실제대로 도시되지 않을 수 있다는 점에 유의한다.

[0026] 도 1은 간섭계 변조기(IMOD) 디스플레이 디바이스의 일련의 픽셀들 내의 2개의 인접한 픽셀들을 도시하는 사시도의 예를 도시한다.
[0027] 도 2는 3x3 간섭계 변조기 디스플레이를 포함하는 전자 디바이스를 예시하는 시스템 블록도의 예를 도시한다.
[0028] 도 3은 도 1의 간섭계 변조기에 대한 이동가능 반사층 위치 대 인가된 전압을 예시하는 다이어그램의 예를 도시한다.
[0029] 도 4는 다양한 공통 및 세그먼트 전압들이 인가될 때 간섭계 변조기의 다양한 상태들을 예시하는 표의 예를 도시한다.
[0030] 도 5a는 도 2의 3x3 간섭계 변조기 디스플레이의 디스플레이 데이터의 프레임을 예시하는 다이어그램의 예를 도시한다.
[0031] 도 5b는 도 5a에 예시된 디스플레이 데이터의 프레임을 기록하기 위해 사용될 수 있는 공통 및 세그먼트 신호들에 대한 타이밍도의 예를 도시한다.
[0032] 도 6a는 도 1의 간섭계 변조기 디스플레이의 부분적 횡단면의 예를 도시한다.
[0033] 도 6b-6e는 간섭계 변조기들의 다양한 구현들의 횡단면들의 예들을 도시한다.
[0034] 도 7은 간섭계 변조기에 대한 제조 프로세스를 예시하는 흐름도의 예를 도시한다.
[0035] 도 8a-8e는 간섭계 변조기를 만드는 방법에서의 다양한 스테이지들의 횡단면의 개략적 예시들의 예들을 도시한다.
[0036] 도 9a 및 도 9b는 이동가능층에서 킹크를 갖는 예시적인 전기기계 시스템 디바이스를 예시한다.
[0037] 도 10a-10g는 일부 구현들에 따른 전도성 라인의 측벽들을 따른 측벽 스페이서들을 갖는 간섭계 변조기를 만드는 방법에서의 다양한 스테이지들의 횡단면의 개략적 예시들의 예들을 도시한다.
[0038] 도 11은 일부 구현들에 따른 이동가능층 아래의 전도성 라인의 측벽을 따른 측벽 스페이서를 갖는 전기기계 시스템 디바이스에 대한 제조 프로세스를 예시하는 흐름도의 예를 도시한다.
[0039] 도 12는 일부 구현들에 따른 이동가능층 아래의 전도성 라인의 측벽을 따른 측벽 스페이서를 갖는 전기기계 시스템 디바이스의 예를 도시한다.
[0040] 도 13a는 도 10g의 간섭계 변조기들을 포함하는 간섭계 변조기 어레이의 개략적 평면도의 예를 도시한다.
[0041] 도 13b는 도 13a의 라인들 13B-13B를 따라 취해진 개략적 횡단면의 예를 도시한다.
[0042] 도 14a는 하위 전도성 라인 위에 형성된 2개의 컨포멀 전도성 라인들의 교차점들의 상부 등축도의 예를 도시한다.
[0043] 도 14b-14e는 일부 구현들에 따른 전도성 라인들의 교차점의 개략적 횡단면들의 상이한 예들을 도시한다.
[0044] 도 15는 일부 구현들에 따른 전도성 라인들의 측벽들을 따른 측벽 스페이서들을 갖는 전도성 라인들에 대한 제조 프로세스를 예시하는 흐름도의 예를 도시한다.
[0045] 도 16a 및 도 16b는 복수의 간섭계 변조기들을 포함하는 디스플레이 디바이스를 예시하는 시스템 블록도들의 예들을 도시한다.
[0046] 다양한 도면들 내의 동일한 참조 부호들 및 표기들은 동일한 엘리먼트들을 표시한다.

[0047] 아래의 상세한 설명은 본 개시물의 혁신적인 양태들을 설명하기 위한 특정한 구현들에 관한 것이다. 그러나, 당업자는 본원의 교시들이 다수의 상이한 방식들로 적용될 수 있다는 것을 쉽게 인식할 것이다. 설명한 구현들은 모션(예를 들어, 비디오) 또는 정지(예를 들어, 스틸 이미지)에서든, 그리고 텍스트, 그래픽 또는 그림이든, 이미지를 디스플레이하도록 구성될 수 있는 임의의 디바이스 또는 시스템에서 구현될 수도 있다. 더 구체적으로, 구현들이 모바일 전화들, 멀티미디어 인터넷 인에이블 셀룰러 전화들, 모바일 텔레비전 수신기들, 무선 디바이스들, 스마트폰들, 블루투스 디바이스들, 개인 데이터 보조 단말(PDA)들, 무선 전자 메일 수신기들, 핸드헬드 또는 휴대용 컴퓨터들, 넷북들, 노트북들, 스마트북들, 태블릿들, 프린터들, 복사기들, 스캐너들, 팩시밀리 디바이스들, GPS 수신기들/내비게이터들, 카메라들, MP3 플레이어들, 캠코더들, 게임 콘솔들, 손목 시계들, 시계들, 계산기들, 텔레비전 모니터들, 평판 디스플레이들, 전자 판독 디바이스들(예를 들어, e-리더기들), 컴퓨터 모니터들, 자동차 디스플레이들(예를 들어, 주행기록계 디스플레이들 등), 조종석 제어들 및/또는 디스플레이들, 카메라 뷰 디스플레이들(예를 들어, 차량의 후방 뷰 카메라의 디스플레이), 전자 사진들, 전자 게시판들 또는 간판(sign)들, 프로젝터들, 아키텍처 구조들, 마이크로파들, 냉장고들, 스테레오 시스템들, 카세트 레코더들 또는 플레이어들, DVD 플레이어들, CD 플레이어들, VCR들, 라디오들, 휴대용 메모리 칩들, 세척기들, 건조기들, 세척기/건조기들, 주차 계측기들, 패키징(예를 들어, 전기기계 시스템들(EMS), MEMS 및 비-MEMS), 심미적 구조들(보석 위의 이미지들의 디스플레이) 및 다양한 전기기계 시스템 디바이스들과 같은 (그러나, 이들에 제한되지 않음) 다양한 전자 디바이스들 내에 포함되거나 이들과 연관될 수 있다는 점이 참작된다. 본원에서의 교시들은 또한 전자 스위칭 디바이스들, 무선 주파수 필터들, 센서들, 가속도계들, 자이로스코프들, 모션-감지 디바이스들, 자력계들, 소비자 전자장치에 대한 관성 컴포넌트들, 소비자 전자 제품들의 부품들, 버랙터들, 액정 디바이스들, 전기영동 디바이스들, 구동 방식들, 제조 프로세스들, 및 전자 테스트 장비와 같지만 이에 제한되지 않는 넌-디스플레이 애플리케이션들에서 사용될 수 있다. 따라서, 교시들은 도면들에 단독으로 도시된 구현들로 제한되는 것으로 의도되지 않고 대신, 당업자에게 쉽게 명백할 바와 같이, 넓은 응용가능성을 가진다.

[0048] 전자 디바이스들 및 EMS 디바이스들에는 전도성 라인에 따른 테이퍼드(tapered) 측벽 스페이서들이 제공될 수 있어서, 희생층들, 유전체들, 및 도체들을 포함하는 위에 가로로 놓인 층들의 토포그래피를 평활화시킨다. 일부 구현들에 따르면, 전기기계 시스템 디바이스의 블랙 마스크가 전도성 라인을 포함할 수 있고, 측벽 스페이서는 블랙 마스크 스택의 측벽을 따라 형성된다. 전도성 라인은 예를 들어, 이동가능층을 작동 위치와 비작동 위치 사이에서 작동시키기 위해 전기기계 시스템 디바이스에 전기 신호들을 라우팅할 수 있다. 위에 가로로 놓인 도체는 전기기계 시스템 디바이스에서의 이동가능층 뿐만 아니라 이동가능층과 전도성 라인 사이의 중간층들일 수 있다.

[0049] 본 개시내용에서 설명된 요지의 특정 구현들은 이하의 잠재적인 장점들 중 하나 또는 그 초과의 것을 실현하도록 구현될 수 있다. 측벽 스페이서들은 기반 전도성 라인들에 의해 생성된 토포그래피를 평활화할 수 있다. 교차 전도성 라인들(예를 들어, 버싱 라인들 또는 인터커넥트들)에 대해, 측벽 스페이서들은 개재된 절연체들에서의 크랙킹 및 저부 전도성 라인과 상부 전도성 라인 사이의 결과적인 누설 경로들을 경감시킬 수 있어서, 수율을 향상시킨다. 측벽 스페이서들은 측벽 스페이서들을 사용하지 않고 저부 전도성 라인들 위에 컨포멀하게 형성된 라인들에 비하여 스트링거 쇼트들을 통해 상부 전도성 라인들 중에서 누설 경로들을 또한 감소시킬 수 있다. 여기에 설명하는 방법들 및 구조물들은 전기기계 시스템 디바이스의 이동가능층에서 킹크 또는 커스프(cusp)를 감소시킬 수 있다. IMOD들과 같은 광학 전기기계 시스템 디바이스들에서의 어두운 상태 성능은 여기에 설명하는 디바이스들을 사용함으로써 향상될 수 있다. 더욱 구체적으로, 일부 구현들에서, 픽셀들 및/또는 서브픽셀들 주위의 화이트 링들(white rings)이 IMOD 디바이스의 어두운 상태로부터 감소되고 그리고/또는 제거될 수 있다. 또한, 측벽 스페이서들은 기판상에 다른 피처들을 형성하면서 형성될 수 있어서, 추가의 마스크들이 필요하지 않을 수 있다. 여기에 설명하는 전기기계 시스템 디바이스들을 제조하는 방법들은 전도성 라인들의 더 큰 두께로 스케일가능하고, 마이크로전자 디바이스들(예를 들어, MEMS 또는 집적 회로들)의 다수의 상이한 제조 프로세스들 및/또는 아키텍처들에 적용될 수 있다.

[0050] 설명한 구현들이 적용될 수도 있는 적합한 EMS 또는 MEMS의 예가 반사성 디스플레이 디바이스이다. 반사성 디스플레이 디바이스들은 광학 간섭의 원리들을 사용하여 자신에 입사되는 광을 선택적으로 흡수하고 그리고/또는 반사하는 간섭계 변조기(IMOD)들을 포함할 수 있다. IMOD들은 흡수기, 흡수기에 대해 이동가능 반사기, 및 흡수기와 반사기 사이에 정의되는 광학 공진 공동을 포함할 수 있다. 반사기는 2개 이상의 상이한 위치들로 이동될 수 있는데, 이는 광학 공진 공동의 크기를 변경시키고 이에 의해 간섭계 변조기의 반사성에 영향을 줄 수 있다. IMOD들의 반사율 스펙트럼들은 상이한 컬러들을 생성하기 위해 가시 파장들에 걸쳐 시프트될 수 있는 다소 넓은 스펙트럼 대역들을 생성할 수 있다. 스펙트럼 대역의 위치는 광학 공진 공동의 두께를 변화시킴으로써 조정될 수 있다. 광학 공진 공동을 변화시키는 일 방식이 반사기의 위치를 변화시키는 것이다.

[0051] 도 1은 간섭계 변조기(IMOD) 디스플레이 디바이스의 일련의 픽셀들 내의 2개의 인접한 픽셀들을 도시하는 사시도의 예를 도시한다. IMOD 디스플레이 디바이스는 하나 또는 그 초과의 간섭계 MEMS 디스플레이 엘리먼트들을 포함한다. 이들 디바이스들에서, MEMS 디스플레이 엘리먼트들의 픽셀들은 밝은 또는 어두운 상태일 수 있다. 밝은("릴렉스(relax)된", "개방된(open)" 또는 "온(on)") 상태에서, 디스플레이 엘리먼트는 입사 가시광의 많은 부분을 예를 들어, 사용자에게 반사한다. 역으로, 어두운("작동된(actuated)", "폐쇄된(closed)" 또는 "오프(off)") 상태에서, 디스플레이 엘리먼트는 입사 가시광을 거의 반사하지 않는다. 일부 구현들에서, 온 및 오프 상태들의 광 반사율 특성들은 서로 뒤바뀔 수 있다. MEMS 픽셀들은 흑백 뿐만 아니라 컬러 디스플레이를 허용하는 특정 파장들에서 우세하게 반사하도록 구성될 수 있다.

[0052] IMOD 디스플레이 디바이스는 IMOD들의 행/열 어레이를 포함할 수 있다. 각각의 IMOD는 에어 갭(또한, 광학 갭 또는 공동으로서 지칭됨)을 형성하기 위해 서로로부터 가변적이고 제어가능한 거리에 위치된 한 쌍의 반사층들, 즉 이동가능 반사층 및 고정된 부분적 반사층을 포함할 수 있다. 이동가능 반사층은 적어도 2개의 위치들 사이에서 이동될 수 있다. 제 1 위치, 즉 릴렉스된 위치에서, 이동가능 반사층은 고정된 부분적 반사층으로부터 상대적으로 먼 거리에 위치될 수 있다. 제 2 위치, 즉 작동된 위치에서, 이동가능 반사층은 부분적 반사층에 더 가깝게 위치될 수 있다. 2개의 층들로부터 반사하는 입사광은 이동가능 반사층의 위치에 따라 보강(constructively) 또는 상쇄(destructively) 간섭하여, 각각의 픽셀에 대한 전체 반사적 또는 비-반사적 상태를 산출할 수 있다. 일부 구현들에서, IMOD는 비작동일 때 반사 상태에 있을 수 있어서, 가시 스펙트럼내의 광을 반사하고, 비작동일 때 어두운 상태에 있을 수 있어서, 가시 범위내의 광을 흡수하고 그리고/또는 상쇄 간섭한다. 그러나, 일부 다른 구현들에서, IMOD는 비작동될 때 어두운 상태에 있을 수 있고, 작동될 때 반사 상태에 있을 수 있다. 일부 구현들에서, 전압의 인가는 픽셀들을 구동하여 상태들을 변경시킬 수 있다. 일부 다른 구현들에서, 인가된 전하가 픽셀들을 구동하여 상태들을 변경시킬 수 있다.

[0053] 도 1의 픽셀 어레이의 도시된 부분은 2개의 인접한 간섭계 변조기들(12)을 포함한다. (예시된 바와 같이) 좌측의 IMOD(12)에서, 이동가능 반사층(14)은, 부분적 반사층을 포함하는 광학 스택(16)으로부터 미리 결정된 거리에서 릴렉스된 위치에 예시되어 있다. 좌측의 IMOD(12)에 걸쳐 인가된 전압 V_O는 이동가능 반사층(14)의 작동을 야기하기에는 불충분하다. 우측의 IMOD(12)에서, 이동가능 반사층(14)은 광학 스택(16) 근처의 또는 광학 스택(16)에 인접한 작동된 위치에 예시되어 있다. 우측의 IMOD(12)에 걸쳐 인가된 전압 V_bias는 작동된 위치에서 이동가능 반사층(14)을 유지하기에 충분하다.

[0054] 도 1에서, 픽셀들(12)의 반사 특성들은 픽셀들(12) 상에 입사하는 광을 표시하는 화살표들(13), 및 좌측의 IMOD(12)로부터 반사하는 광(15)을 통해 일반적으로 예시된다. 상세히 예시되지는 않았지만, 픽셀들(12) 상에 입사하는 광(13)의 대부분이 투명 기판(20)을 통해 광학 스택(16)을 향해 전송될 것임이 당업자에 의해 이해될 것이다. 광학 스택(16)상에 입사하는 광의 일부는 광학 스택(16)의 부분적 반사층을 통해 전송될 것이고, 일부는 투명 기판(20)을 통해 다시 반사될 것이다. 광학 스택(16)을 통해 전송되는 광(13)의 일부는 다시 투명 기판(20)을 향해(그리고 이를 통해), 이동가능 반사층(14)에서 반사될 것이다. 광학 스택(16)의 부분적 반사층으로부터 반사된 광 및 이동가능 반사층(14)으로부터 반사된 광 사이의 간섭(보강 또는 상쇄)이 IMOD(12)로부터 반사된 광(15)의 파장(들)을 결정할 것이다.

[0055] 광학 스택(16)은 단일 층 또는 여러 층들을 포함할 수 있다. 층(들)은 전극층, 부분적 반사 및 부분적 투과층, 및 투명 유전체층 중 하나 또는 그 초과의 것을 포함할 수 있다. 일부 구현들에서, 광학 스택(16)은 전기적으로 전도성이고, 부분적으로 투명하고 부분적으로 반사성이며, 예를 들어, 위의 층들 중 하나 또는 그 초과의 것을 투명 기판(20) 상에 증착함으로써 제조될 수 있다. 전극층은 다양한 금속들, 예를 들어, 인듐 주석 산화물(ITO)과 같은 다양한 물질들로 형성될 수 있다. 부분적 반사층은 다양한 금속들, 예를 들어, 크롬(Cr), 반도체들, 및 유전체들과 같은 부분 반사성인 다양한 물질들로부터 형성될 수 있다. 부분적 반사층은 물질들의 하나 또는 그 초과의 층들로 형성될 수 있고, 층들 각각은 단일 물질 또는 물질들의 조합으로 형성될 수 있다. 일부 구현들에서, 광학 스택(16)은 흡광기 및 전도체 모두로서 역할을 하는 금속 또는 반도체의 단일 반-투명 두께를 가질 수 있는 반면, (예를 들어, 광학 스택(16)의 또는 IMOD의 다른 구조물들의) 상이한, 더욱 전도성인 층들 또는 부분들은 IMOD 픽셀들 사이에 신호들을 버싱(bus)하는 역할을 할 수 있다 광학 스택(16)은 또한 하나 또는 그 초과의 전도성 층들 또는 전도성/흡수층을 커버하는 하나 또는 그 초과의 절연 또는 유전체층들을 포함할 수 있다.

[0056] 일부 구현들에서, 광학 스택(16)의 층(들)은 평행한 스트립(strip)들로 패터닝될 수 있고, 하기에 추가로 설명될 바와 같이, 디스플레이 디바이스 내에 행 전극들을 형성할 수 있다. 당업자에 의해 이해될 바와 같이, 용어 "패터닝된"은 마스킹 및 에칭 프로세스들을 지칭하도록 여기에서 사용된다. 일부 구현들에서, A)과 같은 높은 전도성 및 반사성 물질은 이동가능 반사층(14)에 대해 사용될 수 있고, 이들 스트립들은 디스플레이 디바이스 내의 열 전극들을 형성할 수 있다. 이동가능 반사층(14)은 증착된 금속층 또는 층들의 일련의 평행한 스트립들(광학 스택(16)의 행 전극들에 수직함)로서 형성되어, 포스트들(18)의 최상부에 증착된 열들 및 포스트들(18) 사이에 증착된 중간 희생물질을 형성할 수 있다. 희생물질이 에칭될 때, 정의된 갭(19) 또는 광학 공동은 이동가능 반사층(14) 및 광학 스택(16) 사이에 형성될 수 있다. 일부 구현들에서, 포스트들(18) 사이의 이격은 대략 1-1000 ㎛일 수 있는 반면, 갭(19)은 10,000 옹스트롬(Å) 미만일 수 있다.

[0057] 일부 구현들에서, 작동된 상태이든 또는 릴렉스된 상태이든 간에, IMOD의 각각의 픽셀은 본질적으로, 고정된 그리고 움직이는 반사층들에 의해 형성된 커패시터이다. 전압이 인가되지 않을 때, 이동가능 반사층(14)은, 도 1의 좌측의 IMOD(12)에 의해 예시된 바와 같이, 이동가능 반사층(14) 및 광학 스택(16) 사이의 갭(19)을 가지고, 기계적으로 릴렉스된 상태로 유지된다. 그러나, 전위차, 예를 들어, 전압이 선택된 행 및 열 중 적어도 하나에 인가될 때, 대응하는 픽셀에서의 행 및 열 전극들의 교차점에 형성된 커패시터가 충전되고, 정전기력이 전극들을 함께 끌어당긴다. 인가된 전압이 임계치를 초과하는 경우, 이동가능 반사층(14)은 변형되어 광학 스택(16) 근처로 또는 광학 스택(16)의 반대로 이동할 수 있다. 도 1의 우측의 활성화된 IMOD(12)에 의해 예시된 바와 같이, 광학 스택(16) 내의 유전체층(도시안됨)은 층들(14 및 16) 사이의 분리 거리를 단축(short)시키는 것을 방지하고 또한 이러한 분리 거리를 제어할 수 있다. 동작은, 인가된 전위차의 극성과는 무관하게 동일하다. 어레이 내의 일련의 픽셀들이 일부 경우들에서 "행들" 또는 "열들"로서 지칭될 수 있지만, 당업자는 한 방향을 "행"으로 그리고 또 다른 방향을 "열"로 지칭하는 것이 임의적인 이라는 것을 쉽게 이해할 것이다. 재언급하자면, 일부 배향들에서, 행들은 열들로 간주될 수 있고, 열들은 행들로 간주될 수 있다. 또한, 디스플레이 엘리먼트들은 직교하는 행들 및 열들("어레이")로 균일하게 배열되거나, 또는 예를 들어, 서로에 대해 특정한 위치적 오프셋들을 가지는 비-선형 구성들("모자이크(mosaic)")로 배열될 수 있다. 용어들 "어레이" 및 "모자이크"는 어느 한 구성을 지칭할 수 있다. 따라서, 디스플레이가 "어레이" 또는 "모자이크"를 포함하는 것으로서 지칭됨에도 불구하고, 엘리먼트들 자체는 임의의 경우, 서로 직교적으로 배열되거나, 또는 균일한 분포로 배치될 필요가 없고, 비대칭적 형상들 및 불균일하게 분포된 엘리먼트들을 가지는 배열들을 포함할 수 있다.

[0058] 도 2는 3x3 간섭계 변조기 디스플레이를 포함하는 전자 디바이스를 예시하는 시스템 블록도의 예를 도시한다. 전자 디바이스는 하나 또는 그 초과의 소프트웨어 모듈들을 실행하도록 구성될 수 있는 프로세서(21)를 포함한다. 운영 체제의 실행에 더하여, 프로세서(21)는, 웹 브라우저, 전화 애플리케이션, 이메일 프로그램을 포함하는 하나 또는 그 초과의 소프트웨어 애플리케이션들, 또는 다른 소프트웨어 애플리케이션을 실행하도록 구성될 수 있다.

[0059] 프로세서(21)는 어레이 드라이버(22)와 통신하도록 구성될 수 있다. 어레이 드라이버(22)는 예를 들어, 디스플레이 어레이 또는 패널(30)에 신호들을 제공하는 행 드라이버 회로(24) 및 열 드라이버 회로(26)를 포함할 수 있다. 도 1에 예시된 IMOD 디스플레이 디바이스의 횡단면이 도 2의 라인 1-1에 의해 도시된다. 도 2가 명료함을 위해 IMOD들의 3x3 어레이를 예시하지만, 디스플레이 어레이(30)는 매우 많은 수의 IMOD들을 포함할 수 있고, 열들 내의 IMOD들과는 상이한 개수의 행들 내의 IMOD들을 가질 수 있고, 그 역도 성립한다.

[0060] 도 3은 도 1의 간섭계 변조기에 대한 이동가능 반사층 위치 대 인가된 전압을 예시하는 다이어그램의 예를 도시한다. MEMS 간섭계 변조기들에 대해, 행/열(즉, 공통/세그먼트) 기록 프로시저는 도 3에 예시된 바와 같이 이들 디바이스들의 히스테리시스 특성을 이용할 수 있다. 하나의 예시적인 구현에서, IMOD는 이동가능 반사층, 또는 미러로 하여금 릴렉스된 상태로부터 작동된 상태로 변경하도록 하기 위해 약 10볼트의 전위차를 사용할 수 있다. 전압이 그 값으로부터 감소될 때, 이동가능 반사층은 전압을 다시, 예를 들어, 10볼트 미만으로 강하시킴에 따라 자신의 상태를 유지하지만, 이동가능 반사층은 전압이 2볼트 미만으로 떨어질 때까지 완전히 릴렉스하지 않는다. 따라서, 도 3에 도시된 바와 같이, 대략 3 내지 7볼트의 전압 범위가 존재하는데, 여기서, 디바이스가 릴렉스되거나 또는 작동된 상태 중 어느 하나에서 안정적인 인가 전압의 윈도우가 존재한다. 이는 "히스테리시스 윈도우(hysteresis window)" 또는 "안정성 윈도우(stability window)"로서 여기에서 지칭된다. 도 3의 히스테리시스 특성들을 가지는 디스플레이 어레이(30)에 대해, 행/열 기록 프로시저는 한번에 하나 또는 그 초과의 행들을 어드레싱하도록 설계될 수 있고, 따라서, 주어진 행의 어드레싱동안, 작동될 어드레싱된 행들 내의 픽셀들은 약 10볼트의 전압차에 노출되고, 릴렉스될 픽셀들은 거의 0 볼트의 전압차에 노출된다 어드레싱 이후, 픽셀들은, 이들이 이전 스트로빙(strobing) 상태를 유지하도록, 대략 5볼트의 정상 상태 또는 바이어스 전압차에 노출된다 이 예에서, 어드레싱된 이후, 각각의 픽셀은 약 3-7볼트의 "안정성 윈도우" 내의 전위차를 겪는다. 이러한 히스테리시스 특성 특징(feature)은 예를 들어, 도 1에 예시된 픽셀 설계가, 동일한 인가 전압 조건들 하에서 작동된 또는 릴렉스된 기존 상태 중 어느 하나에서 안정적으로 유지되도록 한다 작동된 상태에 있는지 또는 릴렉스된 상태에 있든 간에 각각의 IMOD 픽셀이 본질적으로 고정된 그리고 움직이는 반사층들에 의해 형성된 커패시터이기 때문에, 이러한 안정 상태는, 실질적으로 전력의 소모 또는 손실 없이 히스테리시스 윈도우 내의 정상 전압에서 유지될 수 있다. 또한, 인가된 전압차가 실질적으로 고정되어 유지되는 경우, 본질적으로 IMOD 픽셀 내로 전류가 거의 흐르지 않거나 전혀 흐르지 않는다.

[0061] 일부 구현들에서, 주어진 행 내의 픽셀들의 상태에 대한 (존재하는 경우) 원하는 변경에 따라, 이미지의 프레임은 열 전극들의 세트를 따라 "세그먼트" 전압들의 형태로 데이터 신호들을 인가함으로써 생성될 수 있다. 어레이의 각각의 행이 차례로 어드레싱될 수 있고, 따라서, 프레임은 한번에 하나의 행씩 기록된다. 원하는 데이터를 제 1 행 내의 픽셀들에 기록하기 위해, 제 1 행 내의 픽셀들의 원하는 상태에 대응하는 세그먼트 전압들이 열 전극들 상에 인가될 수 있고, 특정 "공통" 전압 또는 신호의 형태의 제 1 행 펄스가 제 1 행 전극에 인가될 수 있다. 이후, 세그먼트 전압들의 세트는 제 2 행 내의 픽셀들의 상태에 대한 (존재하는 경우) 원하는 변경에 대응하도록 변경될 수 있고, 제 2 공통 전압은 제 2 행 전극에 인가될 수 있다. 일부 구현들에서, 제 1 행 내의 픽셀들은 열 전극들을 따라 인가되는 세그먼트 전압들의 변경에 의해 영향을 받지 않으며, 픽셀들이 제 1 공통 전압 행 펄스 동안 세팅되었던 상태로 유지된다. 이 프로세스는 이미지 프레임을 산출하기 위해 순차적 방식으로, 행들 또는 대안적으로 열들의 전체 시리즈들에 대해 반복될 수 있다. 프레임들은 초당 일부 원하는 수의 프레임들에서 이 프로세스를 계속 반복함으로써 새로운 이미지 데이터로 리프레시 및/또는 업데이트될 수 있다.

[0062] 각각의 픽셀에 걸쳐 인가된 세그먼트 및 공통 신호들의 조합(즉, 각각의 픽셀에 걸친 전위차)은 각각의 픽셀에 대한 결과 상태를 결정한다. 도 4는 다양한 공통 및 세그먼트 전압들이 인가될 때 간섭계 변조기의 다양한 상태들을 예시하는 표의 예를 도시한다. 당업자에 의해 쉽게 이해될 바와 같이, "세그먼트" 전압들은 열 전극들 또는 행 전극들 중 어느 하나에 인가될 수 있고, "공통" 전압들은 열 전극들 또는 행 전극들 중 다른 하나에 인가될 수 있다.

[0063] 도 4에(뿐만 아니라 도 5b에 도시된 타이밍도에) 예시된 바와 같이, 릴리스 전압 VC_REL이 공통 라인을 따라 인가될 때, 공통 라인을 따르는 모든 간섭계 변조기 엘리먼트들은, 세그먼트 라인들을 따라 인가되는 전압들, 즉 높은 세그먼트 전압 VS_H 및 낮은 세그먼트 전압 VS_L과는 무관하게, 대안적으로 릴리스된 또는 비작동된 상태로서 지칭되는, 릴렉스된 상태에 놓일 것이다. 특히, 릴리스 전압 VC_REL이 공통 라인을 따라 인가될 때, 변조기에 걸린 전위 전압(대안적으로, 픽셀 전압으로서 지칭됨)은, 높은 세그먼트 전압 VS_H 및 낮은 세그먼트 전압 VS_L 모두가 그 픽셀에 대한 대응하는 세그먼트 라인을 따라 인가될 때 릴렉스 윈도우(도 3을 참조, 또한 릴리스 윈도우로서 지칭됨) 내에 있다.

[0064] 높은 유지 전압 VC_{HOLD _H} 또는 낮은 유지 전압 VC_{HOLD _L}과 같은 유지 전압이 공통 라인에 인가될 때, 간섭계 변조기의 상태는 일정하게 유지될 것이다. 예를 들어, 릴렉스된 IMOD는 릴렉스된 위치에 유지될 것이고, 작동된 IMOD는 작동된 위치에서 유지될 것이다. 유지 전압들은, 높은 세그먼트 전압 VS_H 및 낮은 세그먼트 전압 VS_L 모두가 대응하는 세그먼트 라인을 따라 인가될 때 픽셀 전압이 안정성 윈도우 내에서 유지되도록 선택될 수 있다. 따라서, 세그먼트 전압 스윙(segment voltage swing), 즉 높은 VS_H와 낮은 세그먼트 전압 VS_L 사이의 차이는 양의 또는 음의 안정성 윈도우 중 어느 하나의 폭보다 더 적다.

[0065] 높은 어드레싱 전압 VC_{ADD _H} 또는 낮은 어드레싱 전압 VC_{ADD _L}과 같은 어드레싱 또는 작동 전압이 공통 라인에 인가될 때, 데이터는 개별 세그먼트 라인들을 따른 세그먼트 전압들의 인가에 의해 그 라인을 따라 변조기들에 선택적으로 기록될 수 있다. 세그먼트 전압들은 작동이 인가된 세그먼트 전압에 따르도록 선택될 수 있다. 어드레싱 전압이 공통 라인을 따라 인가될 때, 하나의 세그먼트 전압의 인가는 안정성 윈도우 내의 픽셀 전압을 초래하여, 픽셀이 비작동상태로 유지하도록 할 것이다. 대조적으로, 다른 세그먼트 전압의 인가는 안정성 윈도우를 넘는 픽셀 전압을 초래하여, 픽셀의 작동을 초래할 것이다. 작동을 야기하는 특정 세그먼트 전압은 어느 어드레싱 전압이 사용되는지에 따라 달라질 수 있다. 일부 구현들에서, 높은 어드레싱 전압 VC_{ADD _H}이 공통 라인을 따라 인가될 때, 높은 세그먼트 전압 VS_H의 인가는 변조기로 하여금 자신의 현재 위치를 유지하도록 할 수 있는 반면, 낮은 세그먼트 전압 VS_L의 인가는 변조기의 작동을 야기할 수 있다. 결과적으로, 낮은 어드레싱 전압 VC_{ADD _L}이 인가될 때 세그먼트 전압들의 효과는 반대가 될 수 있는데, 따라서 높은 세그먼트 전압 VS_H은 변조기의 작동을 야기하며, 낮은 세그먼트 전압 VS_L은 변조기의 상태에 대한 어떠한 영향도 가지지 않는다(즉, 안정상태를 유지).

[0066] 일부 구현들에서, 변조기들에 걸린 동일한 극성의 전위차를 항상 산출하는 유지 전압들, 어드레스 전압들 및 세그먼트 전압들이 사용될 수 있다. 일부 다른 구현들에서, 변조기들의 전위차의 극성을 때때로 교번시키는 신호들이 사용될 수 있다 변조기들에 걸친 극성의 교번(즉, 기록 프로시저들의 극성의 교번)은 단일 극성의 반복되는 기록 동작들 이후에 발생할 수 있는 전하 누적을 감소시키거나 억제할 수 있다.

[0067] 도 5a는 도 2의 3x3 간섭계 변조기 디스플레이의 디스플레이 데이터의 프레임을 예시하는 다이어그램의 예를 도시한다. 도 5b는 도 5a에 예시된 디스플레이 데이터의 프레임을 기록하기 위해 사용될 수 있는 공통 및 세그먼트 신호들에 대한 타이밍도의 예를 도시한다. 신호들이 예를 들어, 도 2의 3x3 어레이에 인가될 수 있는데, 이는 궁극적으로 도 5a에 예시된 라인 시간(60e) 디스플레이 어레인지먼트(arrangement)를 초래할 것이다. 도 5a의 작동된 변조기들은 어두운-상태에, 즉 반사된 광의 상당 부분이 가시 스펙트럼의 외부에 있어서 예를 들어, 뷰어에게 어두운 외관을 초래하는 상태에 있다. 도 5a에 예시된 프레임을 기록하기 전에, 픽셀들은 임의의 상태에 있을 수 있지만, 도 5b의 타이밍도에 예시된 기록 프로시저는 각각의 변조기가 릴리스되었으며 제 1 라인 시간(60a) 이전에 비작동된 상태에 있다고 가정한다.

[0068] 제 1 라인 시간(60a) 동안, 릴리스 전압(70)이 공통 라인 1에 인가되고; 공통 라인 2에 인가된 전압은 높은 유지 전압(72)에서 시작하여 릴리스 전압(70)으로 이동하고; 낮은 유지 전압(76)이 공통 라인 3을 따라 인가된다. 따라서, 공통 라인 1을 따르는 변조기들(공통 1, 세그먼트 1)(1,2) 및 (1,3)은 제 1 라인 시간(60a)의 듀레이션 동안 릴렉스된 또는 비작동 상태를 유지하며, 공통 라인 2를 따르는 변조기들(2,1), (2,2) 및 (2,3)은 릴렉스된 상태로 이동할 것이며, 공통 라인 3을 따르는 변조기들(3,1), (3,2) 및 (3,3)은 자신의 이전 상태를 유지할 것이다. 도 4를 참조하면, 세그먼트 라인들(1, 2 및 3)을 따라 인가된 세그먼트 전압들은, 공통 라인들(1, 2 또는 3) 중 어느 것도 라인 시간(60a)동안 작동을 야기하는 전압 레벨들(즉, VC_REL - 릴렉스 및 VC_{HOLD _L} - 안정)에 노출되지 않음에 따라, 간섭계 변조기들의 상태에 대한 어떠한 영향도 가지지 않을 것이다.

[0069] 제 2 라인 시간(60b) 동안, 공통 라인 1 상의 전압은 높은 유지 전압(72)으로 이동하고, 공통 라인 1을 따르는 모든 변조기들은, 어드레싱 또는 작동 전압이 공통 라인 1에 인가되지 않았기 때문에, 인가된 세그먼트 전압과는 무관하게 릴렉스된 상태로 유지된다. 공통 라인 2를 따르는 변조기들은 릴리스 전압(70)의 인가로 인해 릴렉스된 상태로 유지되고, 공통 라인 3을 따르는 변조기들 (3,1), (3,2) 및 (3,3)은 공통 라인 3을 따르는 전압이 릴리스 전압(70)으로 이동할 때 릴렉스할 것이다.

[0070] 제 3 라인 시간(60c) 동안, 공통 라인 1은 공통 라인 1 상에 높은 어드레스 전압(74)을 인가함으로써 어드레싱된다. 낮은 세그먼트 전압(64)이 이 어드레스 전압의 인가 동안 세그먼트 라인들(1 및 2)을 따라 인가되기 때문에, 변조기들(1,1) 및 (1,2)에 걸린 픽셀 전압은 변조기들의 양의 안정성 윈도우의 높은 하이 엔드(high end)보다 더 크고(즉, 전압차가 미리 정의된 임계치를 초과함), 변조기들(1,1) 및 (1,2)은 작동된다. 역으로, 높은 세그먼트 전압(62)이 세그먼트 라인 3을 따라 인가되기 때문에, 변조기(1,3)에 걸친 픽셀 전압은 변조기들(1,1) 및 (1,2)의 전압보다 더 작으며, 변조기의 양의 안정성 윈도우 내에서 유지되고; 따라서 변조기(1,3)는 릴렉스 상태로 유지된다. 또한, 라인 시간(60c) 동안, 공통 라인 2를 따르는 전압은 낮은 유지 전압(76)으로 감소하고, 공통 라인 3을 따르는 전압은 릴리스 전압(70)으로 유지되어, 공통 라인들 2 및 3을 따르는 변조기들을 릴렉스된 위치에 남겨둔다.

[0071] 제 4 라인 시간(60d) 동안, 공통 라인 1 상의 전압은 높은 유지 전압(72)으로 돌아와서, 공통 라인 1을 따르는 변조기들이 자신들의 개별 어드레싱된 상태들로 되게 한다. 공통 라인 2상의 전압은 낮은 어드레스 전압(78)으로 감소된다. 높은 세그먼트 전압(62)이 세그먼트 라인 2를 따라 인가되기 때문에, 변조기(2,2)에 걸린 픽셀 전압은 변조기의 음의 안정성 윈도우의 하위 로우 엔드(lower end) 미만이기 때문에, 변조기(2,2)가 작동되도록 한다. 역으로, 낮은 세그먼트 전압(64)이 세그먼트 라인들 1 및 3을 따라 인가되기 때문에, 변조기들(2,1) 및 (2,3)은 릴렉스된 위치에 유지된다. 공통 라인 3 상의 전압은 높은 유지 전압(72)으로 증가하여, 공통 라인 3을 따르는 변조기들이 릴렉스된 상태로 되게 한다.

[0072] 마지막으로, 제 5 라인 시간(60e) 동안, 공통 라인 1 상의 전압은 높은 유지 전압(72)에서 유지되고, 공통 라인 2 상의 전압은 낮은 유지 전압(76)에서 유지되어, 공통 라인들 1 및 2를 따르는 변조기들이 자신들의 개별 어드레싱된 상태들이 되게 한다. 공통 라인 3 상의 전압은 공통 라인 3을 따르는 변조기들을 어드레싱하기 위해 높은 어드레스 전압(74)으로 증가한다. 낮은 세그먼트 전압(64)이 세그먼트 라인들 2 및 3 상에 인가됨에 따라, 변조기들 (3,2) 및 (3,3)은 작동되는 반면, 세그먼트 라인 1을 따라 인가되는 높은 세그먼트 전압(62)은 변조기(3,1)로 하여금 릴렉스된 위치에서 유지되도록 한다. 따라서, 제 5 라인 시간(60e)의 끝에서, 3x3 픽셀 어레이는 도 5a에 도시된 상태에 있으며, 다른 공통 라인들(도시안됨)을 따르는 변조기들이 어드레싱될 때 발생할 수 있는 세그먼트 전압의 변경들과는 무관하게, 유지 전압들이 공통 라인들을 따라 인가되는 한 그 상태로 유지될 것이다.

[0073] 도 5b의 타이밍도에서, 주어진 기록 프로시저(즉, 라인 시간들(60a-60e))는 높은 유지 및 어드레스 전압들, 또는 낮은 유지 및 어드레스 전압들의 사용을 포함할 수 있다. 일단 기록 프로시저가 주어진 공통 라인에 대해 완료되면(그리고, 공통 전압이 활성화 전압과 동일한 극성을 가지는 유지 전압으로 세팅되면), 픽셀 전압은 주어진 안정성 윈도우 내에서 유지되며, 릴리스 전압이 그 공통 라인에 인가될 때까지 릴렉스 윈도우를 통과하지 않는다. 게다가, 각각의 변조기가 변조기를 어드레싱하기 전에 기록 프로시저의 일부분으로서 릴리스됨에 따라, 변조기의 릴리스시간이 아닌 작동 시간이 라인 시간을 결정할 수 있다 구체적으로, 변조기의 릴리스 시간이 작동 시간보다 더 큰 구현들에서, 도 5b에 도시된 바와 같이, 릴리스 전압은 단일 라인 시간보다 더 오래 인가될 수 있다. 일부 다른 구현들에서, 공통 라인들 또는 세그먼트 라인들을 따라 인가된 전압들은 상이한 컬러들의 변조기들과 같은 상이한 변조기들의 작동 및 릴리스 전압들의 변경들을 고려하도록 변경될 수 있다.

[0074] 위에서 제시된 원리들에 따라 동작하는 간섭계 변조기들의 구조물의 세부사항들은 폭넓게 변경될 수 있다. 예를 들어, 도 6a-6e는, 이동가능 반사층(14) 및 이의 지지 구조물들을 포함한, 간섭계 변조기들의 여러 구현들의 횡단면들의 예들을 도시한다. 도 6a는 도 1의 간섭계 변조기 디스플레이의 부분적 횡단면의 예를 도시하고, 여기서, 금속 물질의 스트립, 즉 이동가능 반사층(14)이 기판(20)으로부터 직교하여 연장하는 지지부들(18) 상에 증착된다. 이러한 예에서, 이동가능 전극 및 기계층은 동일하다. 도 6b에서, 각각의 IMOD의 이동가능 반사층(14)은 일반적으로 정사각형 또는 직사각형 형상이며, 테더(tether)들(32)상의 코너들에 있는 또는 코너들 근처의 지지부들(18)에 부착된다. 기계층 및 이동가능 전극은 이러한 예에서 또한 동일할 수 있다. 도 6c에서, 이동가능 반사층(14)은 일반적으로, 정사각형 또는 직사각형 형상이며, 플렉시블 금속(flexible metal)을 포함할 수 있는 변형가능 층(34)으로부터 현수될 수 있다. 변형가능 층(34)은, 직접적으로 또는 간접적으로, 이동가능 반사층(14)의 주변 둘레의 기판(20)에 연결될 수 있다. 이들 연결들은 여기에서 지지부들 또는 지지 포스트들(18)로서 지칭된다. 도 6c에 도시된 구현들은 이동가능 반사층(14)의 광학적 기능들을 이동가능 반사층(14)의 기계적 기능들로부터 디커플링(decoupling)함으로써 유도하는 추가적인 이점들을 가지며, 이러한 디커플링은 변형가능 층(34)에 의해 수행된다. 이러한 디커플링은 반사층(14)에 대해 사용되는 구조물 설계 및 물질들 및 변형가능 층(34)에 대해 사용되는 구조물 설계 및 물질들이 서로 독립적으로 최적화되도록 한다. 변형가능 층(34)은 기계층으로서 또한 지칭될 수 있다. 변형가능 층(34) 또는 반사층(14) 중 어느 하나가 이동가능 층들로서 고려될 수 있다.

[0075] 도 6d는 IMOD의 또 다른 예를 도시하며, 여기서 이동가능 반사층(14)은 반사 서브-층(sub-layer)(14a)을 포함한다. 이동가능 반사층(14)은 지지 포스트들(18)과 같은 지지 구조물 상에 존재한다. 지지 포스트들(18)은 하부 고정 전극(즉, 예시된 IMOD 내의 광학 스택(16)의 일부)로부터의 이동가능 반사층(14)의 분리를 제공하고, 따라서, 예를 들어, 이동가능 반사층(14)이 릴렉스된 위치에 있을 때, 갭(19)이 이동가능 반사층(14) 및 광학 스택(16) 사이에 형성된다. 이동가능 반사층(14)은 또한 전극으로서 역할을 하도록 구성될 수 있는 전도성 층(14c), 및 지지층(14b)을 포함할 수 있다. 이 예에서, 전도성 층(14c)은 기판(20)으로부터 떨어져 있는 지지층(14b)의 한 측면 상에 배치되고, 반사 서브-층(14a)은 기판(20)에 가까운 지지층(14b)의 다른 측면 상에 배치된다. 일부 구현들에서, 반사 서브-층(14a)은 전도성일 수 있고, 지지층(14b) 및 광학 스택(16) 사이에 배치될 수 있다. 지지층(14b)은 유전체 물질, 예를 들어, 실리콘 산질화물(SiON) 또는 이산화 실리콘(SiO₂)의 하나 또는 그 초과의 층들을 포함할 수 있다 일부 구현들에서, 지지층(14b)은 예를 들어, Si0₂/SiON/Si0₂ 삼중층(tri-layer) 스택과 같은 층들의 스택일 수 있다. 반사 서브-층(14a) 및 전도성 층(14c) 중 어느 하나 또는 둘 모두는, 예를 들어, 약 0.5% 구리(Cu)와의 Al 합금, 또는 또 다른 반사성 금속 물질을 포함할 수 있다. 유전체 지지층(14b) 위 아래에 전도성 층들(14a 및 14c)을 사용하는 것은 응력들의 균형을 맞추고, 향상된 전도성을 제공할 수 있다. 일부 구현들에서, 반사 서브-층(14a) 및 전도성 층(14c)은 이동가능 반사층(14) 내의 특정 응력 프로파일들을 달성하는 것과 같은 다양한 설계 목적들을 위해 상이한 물질들로 형성될 수 있다.

[0076] 도 6d에 예시된 바와 같이, 일부 구현들은 또한 블랙 마스크 구조물(23)을 포함할 수 있다. 블랙 마스크 구조물(23)은 주변광 또는 미광을 흡수하기 위해 (예를 들어, 픽셀들 사이의 또는 포스트들(18) 아래의) 광학적으로 비활성 영역들에 형성될 수 있다. 블랙 마스크 구조물(23)은 또한 광이 디스플레이의 비활성 부분들로부터 반사되거나 디스플레이의 비활성 부분들을 통해 투과되지 않도록 함으로써 디스플레이 디바이스의 광학 특성들을 개선하고, 이에 의해 콘트라스트 비를 증가시킬 수 있다. 부가적으로, 블랙 마스크 구조물(23)은 전도성이며, 전기적 버싱층(electrical bussing layer)으로서 기능하도록 구성될 수 있다. 일부 구현들에서, 행 전극들은 연결된 행 전극들의 저항을 감소시키기 위해 블랙 마스크 구조물(23)에 연결될 수 있다. 블랙 마스크 구조물(23)은 증착 및 패터닝 기술들을 포함하는 다양한 방법들을 사용하여 형성될 수 있다. 블랙 마스크 구조물(23)은 하나 또는 그 초과의 층들을 포함할 수 있다. 예를 들어, 일부 구현들에서, 블랙 마스크 구조물(23)은, 각각 약 30-80Å, 500-1000Å, 및 500-6000Å의 범위의 두께를 가지는, 흡광기로서 역할을 하는 몰리브덴-크롬(MoCr)층, 유전체층으로서 역할을 하는 Si0₂또는 SiON 층, 및 반사기 및 버싱층으로서 역할을 하는 Al 합금을 포함한다. 하나 또는 그 초과의 층들은, 예를 들어, MoCr 및 Si0₂층들을 위한 탄소 테트라플루오르메탄(CF₄) 및/또는 산소(O₂), 및 알루미늄 합금층을 위한 염소(Cl₂) 및/또는 붕소 트리클로라이드(BCl₃)을 포함하는, 포토리소그래피 및 건식 에칭을 포함하는 다양한 기술들을 사용하여 패터닝될 수 있다 일부 구현들에서, 블랙 마스크(23)는 에탈론 또는 간섭계 스택 구조물일 수 있다. 이러한 간섭계 스택 블랙 마스크 구조물들(23)에서, 전도성 흡수기들은 각각의 행 또는 열의 광학 스택(16) 내의 하부의 고정 전극들 사이에서 신호들을 전송하거나 버싱(bus)하기 위해 사용될 수 있다. 일부 구현들에서, 유전체층(35)은 일반적으로, 블랙 마스크(23) 내의 전도성 층들로부터 (흡수층(16a)과 같은) 광학 스택(16) 내의 전극들 또는 도체(들)를 전기적으로 격리하는 역할을 할 수 있다.

[0077] 도 6e는 IMOD의 또 다른 예를 도시하며, 여기서, 이동가능 반사층(14)은 자립형이다. 도 6d와 대조적으로, 도 6e의 구현은 개별적으로 형성된 지지 포스트들을 포함하지 않는다. 대신, 이동가능 반사층(14)은 통합된 지지부들(18)을 생성하기 위해 다수의 위치들에서의 기반(underlying) 광학 스택(16)에 접촉하고, 이동가능 반사층(14)의 곡률(curvature)은, 간섭계 변조기에 걸린 전압이 작동을 야기하기에는 불충분할 때 이동가능 반사층(14)이 도 6e의 비작동된 위치로 돌아가기에 충분한 지지부를 제공한다. 복수의 여러 상이한 층들을 포함할 수 있는 광학 스택(16)은 명료함을 위해 흡광기(16a) 및 유전체(16b)를 포함하는 것으로 여기에 도시된다. 일부 구현들에서, 흡광기(16a)는 고정 전극 및 부분적 반사층 둘 모두로서 역할을 할 수 있다. 도 6d 및 도 6e의 예들에서, 전체 이동가능 반사층(14) 또는 그것의 서브-층들(14a, 14b 및 14c) 중 어느 하나 또는 서브세트가 기계층 또는 이동가능층으로서 고려될 수 있다. 일부 구현들에서, 흡광기(16a)는 이동가능 반사층(14) 보다 한 자릿수(열 배 이상) 얇다. 일부 구현들에서, 흡광기(16a)는 반사성 서브-층(14a) 보다 얇다.

[0078] 도 6a-6e에 도시된 것과 같은 구현들에서, IMOD 디스플레이들은, 이미지들이 투명 기판(20)의 전방 측면, 즉 변조기가 배열되는 측의 반대측으로부터 보여지는, 다이렉트 뷰(direct-view) 디바이스로서 기능한다. 이들 구현들에서, 디바이스의 후방 부분들(즉, 예를 들어, 도 6c에 예시된 변형가능층(34)을 포함하는 이동가능 반사층(14) 뒤의 디스플레이 디바이스의 임의의 부분)이 구성되며, 디스플레이 디바이스의 이미지 품질에 영향을 끼치거나(impact) 부정적으로 영향을 주지 않고 동작될 수 있는데, 왜냐하면, 반사층(14)이 디바이스의 해당 부분들을 광학적으로 차폐하기 때문이다. 예를 들어, 일부 구현들에서, 이동가능 반사층(14) 뒤에 버스 구조물(예시되지 않음)이 포함될 수 있으며, 이는 전압 어드레싱 및 이러한 어드레싱으로부터 초래되는 움직임들과 같은, 변조기의 전기기계적 특성들로부터 변조기의 광학적 특성들을 분리하기 위한 능력을 제공한다. 부가적으로, 도 6a-6e의 구현들은 예를 들어, 패터닝과 같은 프로세싱을 단순화할 수 있다.

[0079] 도 7은 간섭계 변조기에 대한 제조 프로세스(80)를 예시하는 흐름도의 예를 도시하고, 도 8a-8e는 이러한 제조 프로세스(80)의 대응하는 스테이지들의 횡단면의 개략적 예시들의 예들을 도시한다. 일부 구현들에서, 제조 프로세스(80)는, 도 1 및 도 6a-6e에 예시된 일반적 타입의 간섭계 변조기들과 같은 전기기계 시스템 디바이스를 제조하기 위해 구현될 수 있다 전기기계 시스템 디바이스의 제조는 도 7에 도시되지 않은 다른 블록들을 또한 포함할 수 있다. 도 1, 6a-6e 및 7을 참조하면, 프로세스(80)는 블록(82)에서 기판(20) 위에 광학 스택(16)을 형성하는 것으로 시작한다. 도 8a는 기판(20) 위에 형성된 이러한 광학 스택(16)을 예시한다. 기판(20)은 유리 또는 플라스틱과 같은 투명 기판일 수 있고, 이는 유연하거나 또는 비교적 딱딱하여 구부러지지 않을 수 있으며, 광학 스택(16)의 효율적 형성을 용이하게 하기 위한 사전 준비 프로세스들, 예를 들어, 세정을 받았을 수 있다. 위에서 논의된 바와 같이, 광학 스택(16)은 전기적으로 전도성이고, 부분적으로 투명하고 부분적으로 반사성일 수 있으며, 예를 들어, 투명 기판(20) 상에 원하는 특징들을 가지는 하나 또는 그 초과의 층들을 증착시킴으로써 제조될 수 있다. 도 8a에서, 광학 스택(16)은 서브-층들(16a 및 16b)을 가지는 다층 구조물을 포함하지만, 일부 다른 구현들에서 더 많거나 더 적은 서브-층들이 포함될 수 있다. 일부 구현들에서, 서브-층들(16a 및 16b) 중 하나는 결합된 전도체/흡수기 서브-층(16a)과 같은 광학적 흡수성 및 전도성 특성들 모두를 가지도록 구성될 수 있다. 부가적으로, 서브-층들(16a, 16b) 중 하나 또는 그 초과의 것은 평행한 스트립들로 패터닝될 수 있고, 디스플레이 디바이스 내에 행 전극들을 형성할 수 있다. 이러한 패터닝은 마스킹 및 에칭 프로세스 또는 당해 기술분야에 공지된 또 다른 적절한 프로세스에 의해 수행될 수 있다. 일부 구현들에서, 서브-층들(16a 및 16b) 중 하나는 하나 또는 그 초과의 금속층들(예를 들어, 하나 또는 그 초과의 반사 및/또는 전도성 층들) 위에 증착되는 서브-층(16b)과 같은 절연 또는 유전체층일 수 있다. 더욱이, 광학 스택(16)은 디스플레이의 행들을 형성하는 개별 및 평행한 스트립들로 패터닝될 수 있다. 도 8a 내지 도 8e가 실제대로 도시되지 않을 수 있다는 점에 유의한다. 예를 들어, 일부 구현들에서, 서브-층들(16a, 16b)이 도 8a 내지 도 8e에서 다소 두껍게 도시되어 있지만, 광학 스택의 서브-층들 중 하나, 즉, 흡광층은 매우 얇을 수 있다.

[0080] 프로세스(80)는 블록(84)에서 광학 스택(16) 위에 희생층(25)을 형성하는 것으로 계속한다. 희생층(25)은 공동(19)을 형성하기 위해 (예를 들어, 블록 90에서) 추후 제거되고, 따라서, 희생층(25)은 도 1 및 도 6a-6e에 예시된 결과적인 간섭계 변조기들에는 도시되지 않는다 도 8b는 광학 스택(16) 위에 형성된 희생층(25)을 포함하는 부분적으로 제조된 디바이스를 예시한다. 광학 스택(16) 위에 희생층(25)을 형성하는 것은, 후속적 제거 이후에 원하는 설계 크기를 가지는 갭 또는 공동(19)(또한 도 1, 6a-6e, 및 8e를 참조)을 제공하기 위해 선택된 두께로, 몰리브덴(Mo) 또는 비정질 실리콘(a-Si)과 같은 제논 다이플루오라이드(XeF₂)-에칭가능 물질의 증착을 포함할 수 있다 희생 물질의 증착은 물리 기상 증착(PVD, 예를 들어, 스퍼터링), 플라즈마-강화 화학 기상 증착(PECVD), 열적 화학 기상 증착(열 CVD), 또는 스핀 코팅과 같은 증착 기술들을 사용하여 수행될 수 있다.

[0081] 프로세스(80)는 블록(86)에서 지지 구조물, 예를 들어, 도 1, 6a, 6d 및 8c에 예시된 바와 같은 포스트(18)의 형성으로 계속한다 포스트(18)의 형성은 지지 구조물 어퍼처를 형성하기 위해 희생층(25)을 패터닝하는 것, 및 이후 포스트(18)를 형성하기 위해, PVD, PECVD, 열적 CVD 또는 스핀-코팅과 같은 증착 방법을 사용하여, 어퍼처 내로 물질(예를 들어, 폴리머 또는 무기 물질, 예를 들어, 실리콘 산화물)을 증착시키는 것을 포함할 수 있다. 일부 구현들에서, 희생층에 형성된 지지 구조물 어퍼처는 희생층(25) 및 광학 스택(16) 모두를 통해 기반 기판(20)으로 확장될 수 있고, 따라서, 포스트(18)의 하부 단부는 도 6a에 예시된 바와 같이 기판(20)에 접촉한다. 대안적으로, 도 8c에 도시된 바와 같이, 희생층(25)에 형성된 어퍼처는 광학 스택(16)을 통해서가 아니라 희생층(25)을 통해 확장할 수 있다. 예를 들어, 도 8e는 광학 스택(16)의 상부 표면과 접촉하는 지지 포스트들(18)의 하부 단부들을 예시한다. 포스트(18) 또는 다른 지지 구조물들은 희생층(25) 위에 지지 구조물 물질의 층을 증착시키고, 희생층(25) 내의 어퍼처들로부터 떨어져 위치된 지지 구조물 물질의 일부분들을 제거하도록 패터닝함으로써 형성될 수 있다. 지지 구조물들은 도 8c에 예시된 바와 같이 어퍼처들 내에 위치될 수 있을 뿐만 아니라, 또한 적어도 부분적으로 희생층(25)의 일부분 위에 확장할 수 있다 위에서 언급된 바와 같이, 희생층(25) 및/또는 지지 포스트들(18)의 패터닝은 마스킹 및 에칭 프로세스에 의해 수행될 뿐만 아니라, 대안적인 패터닝 방법들에 의해 수행될 수 있다.

[0082] 프로세스(80)는 블록(88)에서 도 1, 6a-6e, 및 8d에 예시된 이동가능 반사층(14)과 같은 이동가능 반사층 또는 막의 형성으로 계속한다. 이동가능 반사층(14)은, 하나 또는 그 초과의 패터닝, 마스킹 및/또는 에칭 단계들과 함께, 하나 또는 그 초과의 증착 단계들, 예를 들어, 반사층(예를 들어, Al, Al 합금, 또는 다른 반사층) 증착을 사용함으로써 형성될 수 있다 이동가능 반사층(14)은 전기적으로 전도성일 수 있고, 전기적 전도성 층으로서 지칭될 수 있다. 일부 구현들에서, 이동가능 반사층(14)은 도 8d에 도시된 바와 같은 복수의 서브-층들(14a, 14b 및 14c)을 포함할 수 있다. 일부 구현들에서, 서브-층들(14a 및 14c)과 같은 서브-층들 중 하나 또는 그 초과의 것은 이들의 광학 특성들에 대해 선택된 높은 반사성의 서브-층들을 포함할 수 있고, 또 다른 서브-층(14b)은 자신의 기계적 특성들에 대해 선택된 기계적 서브-층을 포함할 수 있다. 희생층(25)이 블록(88)에서 형성된 부분적으로 제조된 간섭 측정 변조기에 여전히 존재하기 때문에, 이동가능 반사층(14)은 통상적으로 이 스테이지에서 이동가능하지 않다. 희생층(25)을 포함하는 부분적으로 제조된 IMOD는 또한 "릴리스되지 않은" IMOD로서 여기에서 지칭될 수 있다. 도 1과 관련하여 전술된 바와 같이, 이동가능 반사층(14)은 디스플레이의 열들을 형성하는 개별적인 그리고 평행한 스트립들로 패터닝될 수 있다.

[0083] 프로세스(80)는 블록(90)에서 공동, 예를 들어, 도 1, 6a-6e 및 8e에 예시된 바와 같은 공동(19)의 형성으로 계속된다 공동(19)은 (블록(84)에서 증착된) 희생 물질(25)을 에천트에 노출시킴으로써 형성될 수 있다. 예를 들어, Mo 또는 비정질 Si와 같은 에칭가능한 희생 물질은 원하는 양의 물질을 제거하기에 효과적인 시간 기간 동안 고체 XeF₂로부터 유도된 증기들과 같은, 기체 또는 기상 에천트에 희생층(25)을 노출시킴으로써 건식 화학 에칭에 의해 제거될 수 있다 희생 물질은 통상적으로, 공동(19)을 둘러싸는 구조물들에 대해 선택적으로 제거된다. 다른 에칭 방법들, 예를 들어, 습식 에칭 및/또는 플라즈마 에칭이 또한 사용될 수 있다. 희생층(25)이 블록 90 동안 제거되기 때문에, 이동가능 반사층(14)은 통상적으로 이 스테이지 이후에 이동가능하다. 희생 물질(25)의 제거 이후, 결과적인 완전히 또는 부분적으로 제조된 IMOD는 "릴리스된" IMOD로서 여기에서 지칭될 수 있다.

[0084] 도 9a 및 도 9b는 이동가능층에서 킹크를 갖는 예시적인 전기기계 시스템 디바이스를 예시한다. 여기에 설명한 임의의 이동가능층들은 예를 들어, 도 6a-6e에 도시된 바와 같은 이동가능 반사층(140을 포함할 수 있다. 킹크들(92)과 같은 이동가능층에서의 비균일성들은 기반 토포그래피, 특히, PVD 금속층들과 같은 도체들 위에 불량한 스텝 커버리지를 갖는 하나 또는 그 초과의 층들을 형성하는 것으로부터 발생할 수 있다. 불량한 스텝 커버리지를 갖는 층들 위에 더 많은 층들이 형성됨에 따라, 이동가능층에서의 이러한 비균일성들은 더욱 현저해질 수 있다. 도 9a에 도시된 킹크(92)는 예를 들어, 전기기계 시스템 디바이스의 특징 위에 형성된 층들의 불량한 스텝 커버리지로부터 발생할 수 있다. 예를 들어, IMOD와 같은 광학 전기기계 디바이스의 블랙 마스크 구조물(23)이 컨폼(conform)할 후속 증착들에 대해 큰 스텝을 생성할 수 있다. 블랙 마스크 구조물(23)은 블랙 마스크 구조물들을 참조하여 전술한 특징들의 임의의 조합을 포함할 수 있다. 예를 들어, 블랙 마스크 구조물은 전기적 버싱 라인으로서 역할을 할 수 있다. 에탈론 블랙 마스크가 (Al과 같은) 반사기, (SiO₂ 또는 다른 유전체와 같은) 광학 공동층, 및 (MoCr과 같은) 반투명 흡광층을 포함할 수 있다. 반사기가 블랙 마스크 반사기 기능의 역할만 하는 경우에 반사기는 매우 얇을 수 있는 반면에(예를 들어, Al 또는 Al 합금의 500Å이 반사성이도록 충분할 수 있음), 단일 버싱 기능의 역할을 부가적으로 하기 위해서는 상당히 더 두꺼운 경향이 있다(> 1,000Å, 예를 들어, Al 또는 Al 합금의 5,000Å). 후속 증착들, 특히, PVD는 불량하게 컨폼하고 요각(reentrant) 프로파일들 또는 킹크들(92)을 생성할 수 있다.

[0085] 킹크(92)는 이동가능층이 완전하게 작동하는 것을 방지할 수 있다. 예를 들어, 도 9b에 도시된 바와 같이, 이동가능층의 부분들은 이동가능층(14)이 갭(19)을 붕괴시키도록 작동될 때 블랙 마스크 구조물(23) 근처의 광학 스택(16)과 접촉하지 않는다. 그 결과, 이동가능층(14)의 주변부가, 작동될 때, IMOD 구현을 위한 광학 스택(16)에서의 층과 같은 하위 전극과 물리적으로 접촉하지 않을 수 있다. 일부 광학 구현들에서, 이것은 감소된 어두운 상태 성능을 발생시킬 수 있다. 일부 경우들에서, 이동가능층의 일부가 하위 전극과 물리적으로 접촉하지 않을 때, 픽셀들 주위의 가시 화이트 링들이 픽셀이 작동 동안 어두운 상태에 있는 것으로 의미될 때 킹크(92)가 형성하는 픽셀의 주변 근처(블랙 마스크(23) 근처)에 형성될 수 있다. 이들 효과들은 광학 전기기계 시스템 디바이스(예를 들어, IMOD) 및 비광학 전기기계 시스템 디바이스(예를 들어, RF 스위치들)를 포함하는 다수의 구현들에서 문제가 될 수 있다.

[0086] 도 10a-10g는 일부 구현들에 따른 전도성 라인의 측벽들을 따른 측벽 스페이서들을 갖는 간섭계 변조기를 만드는 방법에서의 다양한 스테이지들의 횡단면의 개략적 예시들의 예들을 도시한다. 특정한 구조물들 및 프로세스들이 간섭계 변조기(IMOD) 구현에 대해 적합한 것으로서 설명되었지만, 다른 전기기계 시스템 구현들(예를 들어, 전기기계 스위치들, 광학 필터, 가속도계들 등)에 대해, 상이한 물질들이 사용될 수 있거나 일부들이 변경되고, 생략되거나 추가될 수 있다는 것이 이해될 것이다. 부가적으로, 일부 간섭계 변조기 디스플레이 애플리케이션들에서, 도면들은 정확한 스케일을 반영하지 않을 수 있다. 예를 들어, 디바이스의 인접한 행들의 기계적 층들 사이의 수평 거리는 약 3-10㎛일 수 있고, 개별 전기기계 시스템 디바이스들에 대한 갭들(19)의 길이들 또는 폭들은 수평 방향으로 수십 내지 수백 마이크로일 수 있으며, 활성 영역들에서의 갭 높이들은 10 마이크론 미만일 수 있다. 예를 들어, IMOD 디바이스들에 대한 갭 높이들은 150nm(0.15㎛) 내지 600nm(0.6㎛)의 범위일 수 있다. 다른 예로서, 인접한 디바이스들에서 픽셀들 또는 기계적 층들 사이의 거리는 특정한 비율의 주파수 MEMS 애플리케이션들(예를 들어, 스위치들, 스위치드 커패시터들, 버랙터들, 공진기들 등)에서 약 100㎛일 수 있지만, 각 기계적 층은 약 30-50㎛ 길이일 수 있다.

[0087] 도 10a는 제조 동안 2개의 IMOD 디바이스들의 일부들의 횡단면들을 예시한다. 도 10a에 도시된 횡단면은 기판(20)의 일부 위에 형성된 블랙 마스크 구조물(23)을 포함한다. 블랙 마스크 구조물(23)의 폭은 예를 들어, 일부 구현들에서 약 5㎛일 수 있다. 블랙 마스크 구조물(23)은 투명 기판(20)과 같은 기판을 통해 볼 때 어둡게 보일 수 있다. 일부 구현들에서, 기판(20)은 유리를 포함한다. 블랙 마스크 구조물(23)은 예를 들어, 도 6d 및 도 6e를 참조하여 전술한 블랙 마스크 구조물들의 특징들의 임의의 조합을 포함할 수 있다. 일부 구현들에서, 블랙 마스크 구조물(23)은 예를 들어, MoCr로 형성된 반반사(semireflective) 흡광층(23a), 예를 들어, SiO₂ 또는 SiON으로 형성된 광학 갭 층(23b), 및 반사층(23c)을 포함하는 에탈론 또는 간섭계 블랙 마스크이다. 흡광층(23a), 유전체층(23b), 및 반사층(23c)은 예를 들어, 각각, 약 30-80Å, 250-1,000Å, 및 500-10,000Å 범위의 두께들을 가질 수 있다. 반사층(23c)은 반사기 및/또는 버싱층으로서 역할을 할 수 있다. 반사층(23c)은 Al 또는 AlCu, AlSi, AlNd 등과 같은 Al 합금들, 또는 이들의 임의의 조합을 포함할 수 있다. 버스 신호들에 대한 전도성 라인으로서 역할을 할 때, 반사층(23c)은 더 두꺼운 금속층(예를 들어, 3,000Å - 10,000Å)인 경향이 있고, 이는 토포그래피 문제들을 악화시킬 수 있다.

[0088] 다시 도 9a 및 도 9b를 참조하면, 이동가능층은 이동가능층 아래에 형성된 층들에서 높은 토폴로지들 위에 형성될 때 커스핑으로 인한 킹크를 포함할 수 있다. 이러한 킹크는 블랙 마스크(23), 특히, 그것의 반사 서브-층(23c)과 같은 전도성 라인 위의 제 1 영역과 전도성 라인 위에 있지 않은 제 1 영역에 인접한 제 2 영역 사이의 전이에 위치될 수 있다. 제 1 영역과 제 2 영역 사이에서 이동가능층의 전이를 평활화하기 위해, 평활화하기 위한 수단이 제공될 수 있다. 평활화하기 위한 수단은 전도성 라인 위에 층들의 형성에서 커스핑 또는 다른 영향들을 감소시킬 수 있다. 일부 구현들에서, 평활화하기 위한 수단은 전도성 라인의 에지를 따라 위치된다. 예를 들어, 평활화하기 위한 수단은 전도성 라인의 측벽들을 따른 측벽 스페이서들을 포함할 수 있다.

[0089] 도 10b를 참조하면, 블랭킷 층(93)이 기판(20) 위에 형성된다. 스페이서들 및/또는 측벽 스페이서들과 같은 특징들은 블랭킷 층(93)으로부터 형성될 수 있다. (포토레지스트 또는 하드 마스크와 같은) 마스크(91)가 도 10b에서 파선에 의해 표시되는 블랭킷 층(93)의 부분들을 커버할 수 있다. 마스크(91)에 의해 커버되지 않는 블랭킷 층(93)의 부분들은 특징들을 정의하기 위해 제거될 수 있다.

[0090] 도 10c를 참조하면, 측벽 스페이서들(94)은 전도성 라인들의 측벽들을 따라 형성된다. 예를 들어, 측벽 스페이서(94)는 버싱 라인으로서 역할을 할 수 있는 반사 서브-층(23c)을 포함하는 블랙 마스크 구조물(23) 중 일부 또는 모두를 따라 형성될 수 있다. 측벽 스페이서들(94)은 경사질 수 있다. 예를 들어, 측벽 스페이서(94)는 기판으로부터 떨어져 감소하는 폭을 가질 수 있다. 일부 구현들에서, 측벽 스페이서(94)의 폭은 도시된 바와 같이, 기판으로부터 떨어져 선형적으로 감소하고; 다른 구현들에서는, 테이퍼가 곡선 외표면을 형성한다. 측벽 스페이서들(94)은 다양한 물질로부터 형성될 수 있다. 예를 들어, 측벽 스페이서들(94)은 SiO₂, SiN, SiO_xN_y, 및/또는 다른 유전체 물질을 포함할 수 있다. 다른 구현들에서, 측벽 스페이서들(94)은 전도성일 수 있어서, 전도성 라인의 전도율을 강화시킬 수 있다. 측벽 스페이서들(94)로, 전도성 라인 위에 형성된 층들(예를 들어, 버싱층으로서의 기능을 겸하는 반사 서브-층(23c))의 적합한 스텝 커버리지가, 버싱 또는 인터커넥트 기능의 역할을 하기 위해 전도성 물질에 대한 큰 두께에도 불구하고 실현될 수 있다.

[0091] 도 10c에 도시된 구현에서, 측벽 스페이서들(94)은 전기기계 시스템 디바이스의 다른 피처를 패터닝하면서 형성될 수 있다. 예를 들어, 측벽 스페이서들(94)은 블랙 마스크(23) 위에 스탠드-오프(96)를 패터닝하면서 형성될 수 있다. 스탠드-오프(96)가 전기기계 시스템 디바이스의 측벽 스페이서들(94) 및 다른 피처들 보다 현저하게 크다는 것을 예시하기 위해, 파선이 도 10c - 10g에 도시되어 있다. 스탠드-오프(96)는 특히, 터치 스크린 구현에서, 기판(20)과 후속 적층되거나 부착된 백플레이트 사이의 분리를 제어하는 역할을 할 수 있다. 일부 구현들에서, 측벽 스페이서(94) 및 (스탠드-오프(96)와 같은) 다른 피처가 형성되는 물질의 블랭킷 층(93)이 증착되고, 마스크가 마스크에 의해 노출된 측벽 스페이서(94)의 위치를 남겨두면서 다른 피처의 위치를 커버한다. 스탠드-오프(96) 이외의 모든 블랭킷 층이 제거되어야 하는 구현들에서, 예를 들어, 블랙 마스크(23)의 측벽상에 측벽 스페이서들이 남아 있지 않다는 것을 보장하기 위해 과잉 에칭(overetch)이 이용될 수 있다. 그러나, 정상적인 과잉 에칭 보다는, 마스크 아래의 스탠드-오프(96)(또는 다른 피처)를 패터닝하는 방향성 에칭이 측벽 스페이서들(94)을 남겨두기 위해 타이밍될 수 있다. 임의의 블랭킷 물질이 원하지 않은 위치들에 남아 있으면, 짧은 등방성 에칭이 스탠드-오프(96) 또는 측벽 스페이서들(94)을 과도하게 제거하지 않고 남아 있는 블랭킷 물질을 제거할 수 있다.

[0092] 도 10d를 참조하면, 버퍼층(98)이 블랙 마스크 구조물(23) 위에 형성될 수 있다. 예를 들어, 화학 기상 증착(CVD) 또는 물리 기상 증착(PVD)을 포함하는, 버퍼층(98)을 형성하는 다양한 방식들이 있다. 버퍼층(98)은 산화물일 수 있다. 일부 구현들에서, 버퍼층(98)은 SiO₂, SiN 및/또는 SiO_xN_y을 포함할 수 있다. 일부 구현들에 따르면, 버퍼층(98)은 측벽 스페이서들(94)과 실질적으로 동일한 물질로 형성될 수 있다. 그럼에도 불구하고, 버퍼층(98) 및 측벽 스페이서들(94)은 구조적으로 구별될 수 있다. 예를 들어, (희석 HF 다이와 같은) 에칭 데코레이션을 수행하는 것은, 측벽 스페이서들(94) 및 버퍼층(94)이 동일한 산화물로 형성되더라도, 이들 사이의 계면을 나타낸다. 측벽 스페이서들(94)은 버퍼층(98) 및 위에 가로로 놓인 층들에서 커스핑을 감소시킬 수 있다. 특히, 측벽 스페이서들(94) 위의 버퍼층(98)의 일부는 일부 구현들에서, 단조 감소하는 경사를 가질 수 있다.

[0093] 도 10e를 참조하면, 광학 스택(16)이 버퍼층(98) 위에 형성될 수 있고, 희생 물질(99)이 기판(20) 및 광학 스택(16) 위에 형성될 수 있다. 광학 스택(16)은 여기에 설명한, 예를 들어, 전기기계 시스템 디바이스에 대한 고정 전극으로서 역할을 하기 위해 상대적으로 얇은 도체(들)를 포함하는, 도 1 및 도 6a-6e를 참조하여 전술한 바와 같은 광학 스택들의 특징들의 임의의 조합을 포함할 수 있다. 희생 물질(99)은 하나 또는 그 초과의 임시층을 포함하고, 희생 물질(99)의 일부는 (추후 형성될) 이동가능층 아래에 갭을 형성하기 위해 추후 제거될 수 있다. 희생 물질은 상이한 갭 높이들을 갖는 다수의 공진 광학 갭들을 갖는 디스플레이 디바이스의 형성을 돕기 위해, 하나 보다 많은 층을 포함할 수 있거나, 또는 변화하는 두께의 층들 포함할 수 있다. 예를 들어, 컬러 IMOD 어레이에서, 다중의 상이한 IMOD들에는 예를 들어, 3개의 상이한 갭 사이즈들 중 하나가 각각 제공되고, 여기서, 각 갭 사이즈는 상이한 반사 컬러를 나타낸다. 기판(20) 및 광학 스택(16) 위의 희생층(99)의 형성은 후속 제거 이후에, 원하는 높이를 갖는 갭을 제공하도록 선택된 두께로, 몰리브덴(Mo), 텅스텐(W), 비정질 실리콘(Si) 또는 금속 실리사이드와 같은 플루오린-에칭가능 물질의 증착을 포함할 수 있다. 광학 스택(16) 위의 희생 물질(99)의 증착은 물리 기상 증착(PVD, 예를 들어, 스퍼터링), 플라즈마-강화 화학 기상 증착(PECVD), 또는 열적 화학 기상 증착(열 CVD)과 같은 증착 기술들을 사용하여 수행될 수 있다.

[0094] 여전히 도 10e를 참조하면, 희생 물질(99)은 제1 전기기계 시스템 디바이스(95a)의 일부 위에 그리고 제 2 전기기계 시스템 디바이스(95b)의 일부 위에 형성될 수 있다. 예시된 바와 같이, 제 1 전기기계 시스템 디바이스(95a) 및 제 2 전기기계 시스템 디바이스(95b)는 서로 인접한다. 제 1 전기기계 시스템 디바이스(95a)의 제 1 영역 위의 희생 물질(99)은 제 2 전기기계 시스템 디바이스(95b)의 제 2 영역 위의 희생 물질(99)의 제 2 두께와는 상이한 제 1 두께를 가질 수 있다. 도 10e에 예시된 횡단면에서, 제 1 전기기계 시스템 디바이스(95a) 위의 희생 물질(99)의 두께는 높은 갭 서브픽셀을 정의하기 위한 제거를 위해(예를 들어, 릴렉스된 위치에서 블루(blue)를 반사시키기 위해) 적합할 수 있고, 제 2 전기기계 시스템 디바이스(95b) 위의 희생 물질의 두께는 중간 갭 서브픽셀을 정의하기 위한 제거를 위해(예를 들어, 릴렉스된 위치에서 레드(red)를 반사시키기 위해) 적합할 수 있다. 도시하지는 않았지만, 낮은 갭 서브픽셀에 대해(예를 들어, 릴렉스된 위치에서 그린(green)을 반사시키기 위해) 적합한 제 3 두께를 갖는 희생 물질이 제 3 전기기계 시스템 디바이스 위에 형성될 수 있다.

[0095] 일부 구현들에서, 3개의 희생층들이 증착되고 패터닝된다. 높은 갭 디바이스가 희생 물질의 3개의 층들을 포함하는 두께를 갖는 희생 물질을 가질 수 있다. 중간 갭 디바이스가 희생 물질의 3개의 층들 중 2개를 포함하는 두께를 갖는 희생 물질을 가질 수 있다. 낮은 갭 디바이스가 희생 물질의 3개의 층들 중 하나를 포함하는 두께를 갖는 희생 물질을 가질 수 있다. 당업자는 상이한 전기기계 시스템 디바이스 갭 사이즈들을 생성하는 상이한 희생 물질 두께들을 생성하는 다른 방식들이 사용될 수 있다는 것을 이해할 것이다. 희생 물질 아래에 있는 토포그래피는 더 두꺼운 희생층들 및 그 더 두꺼운 희생층들 위에 후속하여 형성된 층들에 더욱 현저한 영향을 미칠 수 있다. 따라서, 측벽 스페이서(94)는 중간 갭 또는 낮은 갭 디바이스에서 보다는 높은 갭 디바이스에서 이동가능층에 대한 (킹크와 같은) 원하는 않는 특징들을 감소시키는데 더욱 현저한 영향을 미칠 수 있다.

[0096] 도 10f는 희생 물질(99) 위에 이동가능 반사층(14)과 같은 이동가능층을 형성하는 것을 예시한다. 이동가능층은 여기에 설명한, 예를 들어, 도 1 및 도 6a-6e를 참조하여 도시하여 설명한 바와 같은 이동가능층들의 특징들의 임의의 조합을 포함할 수 있다. 예를 들어, 이동가능층은 예를 들어, 도 6d 및 도 6e에 도시된 구현들에 예시된 바와 같은, 반사 서브-층, 지지층, 및/또는 전도층을 포함할 수 있다. 이동가능층은 원자층 증착(ALD)과 같은 다양한 기술들에 의해 형성될 수 있다. 일부 IMOD 구현들에서, 이동가능층의 두께는 약 200-800Å의 범위내에 있도록 선택될 수 있다. 예를 들어, 이동가능층의 두께는 낮은 갭 디바이스에 대해 약 600-800Å, 중간 갭 디바이스에 대해 약 400-600Å, 그리고 높은 갭 디바이스에 대해 약 200-400Å의 범위에서 선택될 수 있다. 상이한 갭 사이즈들을 넘는 이동가능층의 상이한 두께들은 상이한 강성들을 생성할 수 있고, 작동 전압을 정격화하는 것을 도울 수 있다. 이동가능층이 전기기계 시스템 디바이스 기능들에 의존하여 다양한 층들을 포함할 수 있다는 것이 이해될 것이다. 예를 들어, 이동가능층은 예를 들어, 도 6a에 도시된 바와 같이 이동가능 전극으로서 기능하도록 유연하고 전도성으로 만들어질 수 있거나 또는 유연하고 전도성인 층들을 포함할 수 있다.

[0097] 여기에서의 설명이 예시 목적을 위해 이동가능층의 원하는 토포그래피를 형성하는 것을 언급할 수 있지만, 이동가능층과 관련하여 설명한 특징들의 임의의 조합이 기계층 및/또는 이동가능 반사층과 관련하여 또한 구현될 수 있다는 것이 이해될 것이다. 일부 구현들에서, 이동가능 반사층은 (도 6a, 6b, 6d, 및 도 6e에 도시된 바와 같이) 기계층일 수 있다. 다른 구현들에서, 이동가능층은 기계층과 별개일 수 있다(예를 들어, 이동가능층은 도 6c의 구현에서 기계층으로부터 현수된다).

[0098] 도 10g에 도시된 바와 같이, 일부 이동가능층들의 추가의 부분이 형성될 수 있다. 이것은 상이한 두께들과 그에 따른 상이한 강성들을 갖는 일부 이동가능층들을 발생시킬 수 있다. 도 10g에 또한 도시된 바와 같이, 희생 물질(99)은 이동가능층 아래의 활성 영역들에서 갭(19)을 형성하기 위해 제거될 수 있다. 갭(19)은 에어 갭일 수 있다. 예를 들어, 광학 스택(16)의 일부 구현들은 50Å MoCr 층, 330Å SiO₂ 층, 및 100Å 알루미늄 산화물층(Al₂O₃)을 포함한다. 광학 스택(16)의 구현에서, 제 1 전기기계 시스템 디바이스(95a)는 높은 갭 디바이스(예를 들어, 2차 블루 IMOD)일 수 있다. 제 1 전기기계 시스템 디바이스(95a)의 갭(19)은 약 300nm 내지 600nm의 범위로부터 선택된 높이, 예를 들어, 약 350nm의 높이를 가질 수 있다. 제 2 전기기계 시스템 디바이스(95b)는 중간 갭 디바이스(예를 들어, 레드 IMOD)일 수 있다. 제 2 전기기계 시스템 디바이스(95b)의 갭(19)은 약 200nm 내지 300nm의 범위로부터 선택된 높이, 예를 들어, 약 230nm의 높이를 가질 수 있다. 다른 전기기계 시스템 디바이스들이 제 1 전기기계 시스템 디바이스(95a) 및 제 2 전기기계 시스템 디바이스(95b)를 포함하는 어레이에 포함될 수 있다. 다른 전기기계 시스템 디바이스들 중 일부는 낮은 갭 디바이스(예를 들어, 1차 그린 IMOD)일 수 있다. 낮은 갭 디바이스의 갭(19)은 약 150nm 내지 200nm의 범위로부터 선택된 높이, 예를 들어, 약 190nm의 높이를 가질 수 있다. 특정한 갭 높이들, 및 연관된 컬러들이, 사용된 두께들 및 물질들을 포함하는 광학 스택(16) 및 이동가능 반사층의 설계에 또한 의존한다는 것이 이해된다. 다른 갭 사이즈들이 다른 타입의 전기기계 시스템 디바이스들에 대해 적합할 수 있다는 것이 이해될 것이다.

[0099] 이동가능층은 비작동 위치에서 기판(20) 위에 이동가능층을 현수하기 위한 포스트(18)를 정의할 수 있다. 예시적 이동가능층이 자체-지지적 이동가능 반사층(14)이지만, 도 10a-10f를 참조하여 설명한 특징들의 임의의 조합이 도 6a-6d에서의 포스트들(18)과 같은 다른 지지 구조물들과 관련하여 구현될 수 있다. 예를 들어, 이동가능층과 별개인 지지 구조물들은 일부 구현들에서, 비작동 위치에서 기판(20) 위에 이동가능층을 현수할 수 있다.

[0100] 도 10f 및 도 10g에 도시된 바와 같이, 이동가능층(즉, 이동가능 반사층(14))은 전도성 라인(23c) 위의 제 1 영역과 전도성 라인(23c) 위에 있지 않은 제 1 영역에 인접한 제 2 영역 사이의 전이를 가질 수 있다. 측벽 스페이서(94)로, 전이는 제 2 영역으로부터 제 1 영역으로 상향 경사질 수 있다. 이러한 경사는 일부 구현들에서, 단조적으로 증가할 수 있다. 전이에서 이동가능층의 상향 경사로, 이동가능층은 도 9a 및 도 9b에 도시된 디바이스와 같은 킹크를 갖는 디바이스에 비교하여 작동될 때, 광학 스택(16)의 표면과 같은 하위 표면과 더욱 쉽게 물리적으로 접촉할 수 있다.

[0101] 도 11은 일부 구현들에 따른 이동가능층 아래의 전도성 라인의 측벽을 따른 측벽 스페이서를 갖는 전기기계 시스템 디바이스에 대한 제조 프로세스(100)를 예시하는 흐름도의 예를 도시한다. 전도성 라인은 블랙 마스크 구조물에 포함될 수 있다. 일부 경우들에서, 프로세스(100)는 흡수층, 유전체층, 및 전도성 라인을 포함하는 블랙 마스크를 형성하는 것을 포함할 수 있다. 블록(102)에서, 측벽 스페이서들이 전도성 라인의 측벽들을 따라 형성된다. 측벽 스페이서는 전도성 라인의 측벽 중 일부 또는 모두를 따라 형성될 수 있다.

[0102] 일부 구현들에서, 측벽 스페이서들은 도전성 라인 위의 포스트 또는 스탠드-오프와 같은 전기기계 시스템 디바이스의 다른 피처를 패터닝하면서 형성된다. 예를 들어, 측벽 스페이서들은 (추후 형성될) 이동가능층 위에서 연장하는 스탠드-오프를 형성하면서 형성될 수 있다. 이러한 스탠드-오프는 블랙 마스크 스택 위에 형성될 수 있다. 다른 피처가 측벽 스페이서들과 실질적으로 동일한 물질로 형성될 수 있다. 일부 실시예들에 따르면, 측벽 스페이서들을 형성하는 것은 측벽 스페이서 및 다른 피처가 형성되는 물질의 블랭킷 층을 증착하는 것, 및 마스크에 의해 노출된 측벽 스페이서의 위치를 남겨두면서 다른 피처의 위치를 커버하기 위해 마스크를 사용하는 것을 포함한다. 측벽 스페이서들은 예를 들어, 개별 증착, 마스크 또는 에칭을 요구하지 않고, (백플레이트에 대한 스탠드-오프들과 같은) 다른 피처가 패터닝되는 동안 주의 깊은 타이밍에 의해 형성될 수 있다. 일부 구현들에서, 측벽 스페이서는 화학 기상 증착(CVD) 및 후속 방향성 에칭을 통해 형성될 수 있다.

[0103] 블록(104)에서, 희생 물질의 층이 전도성 라인 및 측벽 스페이서들 위에 형성된다. 하나 또는 그 초과의 희생층들이 측벽 스페이서들 위에 증착될 수 있다. 부가적으로, 일부 구현들에서, 프로세스(100)는 희생층을 형성하기 이전에 전도성 라인 및 측벽 스페이서들 위에 버퍼층을 형성하는 것을 포함할 수 있다. 희생층(들)과 같은, 측벽 스페이서들 위에 증착된 각 층의 토포그래피는 특히, 1000Å 이상의 두꺼운 전도성 라인들에 대해 수직벽들을 갖고 측벽 스페이서들을 갖지 않는 전도성 라인 위의 증착에 대해 측벽 스페이서들에 의해 평활화될 수 있다. 측벽 스페이서들로, 후속하여 형성된 층들에서의 킹크들이 감소되고 그리고/또는 회피될 수 있다.

[0104] 블록(106)에서, 이동가능층이 희생층 위에 형성된다. 이동가능층은 이동가능 반사층 및/또는 기계층일 수 있다. 희생 물질 중 일부 또는 모두는 일부 구현들에서, 이동가능층 아래에 갭을 생성하기 위해 제거될 수 있다. 갭은 IMOD 구현들과 같은 일부 구현들에서, 픽셀/서브픽셀의 컬러를 결정할 수 있는 광학 갭일 수 있다.

[0105] 도 12는 일부 구현들에 따른 이동가능층 아래의 전도성 라인의 측벽을 따른 측벽 스페이서(94)를 갖는 전기기계 시스템 디바이스의 예를 도시한다. 전기기계 시스템 디바이스는 기판(20), 및 그 기판(20) 위의 이동가능 반사층(14)과 같은 이동가능층을 포함할 수 있다. 전기기계 시스템 디바이스는 이동가능층 아래에 전도성 라인을 포함한다. 전도성 라인은 이동가능층 바로 아래에 있을 수 있거나, 전도성 라인과 이동가능층 사이에 하나 또는 그 초과의 중간 엘리먼트들이 있을 수 있다. 이동가능층은 전도성 라인 보다 기판(20)으로부터 더 멀리 있을 수 있다. 일부 구현들에서, 전도성 라인은 블랙 마스크 구조물(23)에 포함될 수 있다. 전도성 라인은 전기 신호들을 전기기계 시스템 디바이스로 라우팅하도록 구성될 수 있다. 전기 신호들은 갭(19)에 의해 (광학 스택(16)에서 MoCr 층에 의해 형성된 고정 전극과 같은) 하위 표면 위에 현수된 비작동 위치와 갭(19)이 붕괴되는 작동 위치 사이에서 이동가능층을 토글링할 수 있다.

[0106] 갭(19)은 에어 갭일 수 있다. 활성 간섭계 변조기 구현에서, 예를 들어, 약 3%, 1.75 %, 1.5 %, 1.25 %, 또는 1.0 % 미만의 소량의 가시광이, 갭(19)을 붕괴시키기 위해 이동가능층(14)이 작동될 때 발생하는 어두운 상태에서 반사될 수 있다. 전기기계 시스템 디바이스는 전도성 라인 위에 위치된 포스트(18)와 같은 지지 구조물을 포함할 수 있다. 지지 구조물은 이동가능층이 갭(19)에 의해 하위 표면으로부터 이격될 때 비작동 위치에서 이동가능층을 지지할 수 있다. 일부 구현들에서, 이동가능층은 지지 구조물을 자체 정의할 수 있어, 이동가능층은 자립형이라 할 수 있다.

[0107] 이동가능층 아래의 전도성 라인의 적어도 하나의 측벽을 따른 측벽 스페이서(94)는, 측벽 스페이서(94)가 기판(20)으로부터 떨어져 감소하는 폭을 갖도록 경사질 수 있다. 측벽 스페이서들(94)은 전기기계 시스템 디바이스들의 반대 측들상의 전도성 라인들의 측벽들을 따를 수 있다. 일부 구현들에서, 측벽 스페이서(94)의 폭은 기판으로부터 떨어져 선형적으로 감소될 수 있다. 일부 구현들에서, 다른 전도성 라인의 적어도 하나의 측벽을 따른 다른 측벽 스페이서가 또한 포함될 수 있다. 다른 전도성 라인은 전도성 라인으로부터 수직으로 배치될 수 있다. 예를 들어, 다른 전도성 라인은 적층된 버스 라인일 수 있다. 대안으로 또는 부가적으로, 다른 전도성 라인은 전도성 라인으로부터 수평으로 배치될 수 있다.

[0108] 도 12에는 예시되지 않았지만, 전기기계 시스템 디바이스는 측벽 스페이서(94) 위에 형성된 버퍼를 포함할 수 있다. 일부 구현들에서, 버퍼 및 측벽 스페이서(94)는 실질적으로 동일한 물질, 예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 이들의 임의의 조합으로 형성된다.

[0109] 측벽 스페이서들의 원리들 및 이점들은 마이크로전자 디바이스들에서의 다양한 애플리케이션들에 적용될 수 있다. 일부 구현들에서, 측벽 스페이서들은 교차 전도성 라인들 사이의 인터 레벨 유전체에서의 크랙킹을 감소시키거나 제거할 수 있다. 이것은 예를 들어, 누설 전류를 감소시킬 수 있다.

[0110] 도 13a는 도 10g의 간섭계 변조기들을 포함하는 간섭계 변조기 어레이의 개략적 평면도의 예를 도시한다. 도 10g의 횡단면은 도 13a의 라인 10G-10G를 따라 취해진 개략적 횡단면의 예이다. 이동가능 반사층들(14)과 같은 이동가능층의 열들과, 광학 스택(16)에서의 고정 전극들의 행들이, 이들이 교차하는 IMOD 픽셀들을 형성할 수 있다. 이동가능층 컷(cut)(126)이 이웃하는 IMOD 픽셀들 사이에 있을 수 있다. 각 픽셀에서, 이동가능 반사층(14)은 이동가능 반사층(14)이 광학 스택(16)의 고정 하위 전극 위에 지지되는 릴렉스된 위치와 이동가능 반사층(14)이 광학 스택(16)에 접촉하는 작동 위치 사이에서 작동될 수 있다.

[0111] 도 13a에 도시된 구현에서, 블랙 마스크 구조물들(23)은 전기적 신호들을 IMOD 어레이에서의 IMOD들에 라우팅하도록 구성된 전도성 버스 라인들을 포함할 수 있다. 측벽 스페이서들(94)은 예를 들어, 이전에 설명한 바와 같이, 블랙 마스크 구조물들(23)의 측벽들을 따라 형성될 수 있다. 측벽 스페이서들(94)은 다양한 위치들에 형성될 수 있다. 예를 들어, 측벽 스페이서들은 릴렉스된 위치에서 갭 위에서 이동가능층을 현수하도록 구성된 지지 구조물들에 인접한 앵커 영역에서 형성될 수 있다. 더욱 구체적으로는, 라인들 10G-10G를 따라 취해진 도 13a의 횡단면은 앵커 영역에서 도 10g에 예시된 바와 같은 측벽 스페이서들을 갖는 전기기계 시스템 디바이스들을 도시한다. 대안으로 또는 부가적으로, 측벽 스페이서들은 전기기계 시스템 디바이스들의 어레이의 다른 부분들에서 전도성 라인의 측벽들을 따라 형성될 수 있다. 예를 들어, 측벽 스페이서는 도 13b를 참조하여 설명하는 바와 같이, 라인 13B-13B의 위치에서, 전도성 라인의 측벽을 따라 포함될 수 있다.

[0112] 이동가능 반사층들(14)의 스트립들, 및 잠재적인 다른 전도성 라인들(도 13a에는 미도시)이 블랙 마스크 구조들(23)에 의해 표현된 바와 같은 하위 전도성 라인들 상에 형성될 수 있다. 이러한 상위 전도성 라인들은 블랙 마스크 구조물(23)과 실질적으로 평행하거나 실질적으로 직교하는 것과 같이, 블랙 마스크 구조물(23)에 관한 다수의 배향들을 가질 수 있다. 기반 토포그래피는 상위 전도성 라인들에 영향을 미칠 수 있다. 따라서, 측벽 스페이서들(94)은 위에 가로로 놓인 토포그래피를 평활화하기 위해 블랙 마스크 구조물들(23)과 같은 하위 전도성 라인들의 측벽들을 따라 형성될 수 있다.

[0113] 도 13b는 도 13a의 라인들 13B-13B를 따라 취해진 개략적 횡단면의 예이다. 도 13b는 앵커 영역으로부터 떨어진 전도성 라인을 따른 개략적 횡단면을 도시한다. 예시된 횡단면은 블랙 마스크 버스 라인을 따른다. 블랙 마스크 구조물(23)에 포함된 전도성 라인은 그것의 측벽들을 따른 측벽 스페이서들(94)을 가질 수 있다. 측벽 스페이서들(94)은 전도성 라인 및 기판(20) 위에 형성된 층들에서 커스프들 또는 다른 바람직하지 못한 토포그래피들을 감소시킬 수 있다. 예를 들어, 버퍼층(98), 희생층(99)(도 13b에는 미도시), 및 이동가능층(14)은 측벽 스페이서(94)로 인해 전도성 라인의 에지 근처에서 상향 경사를 포함하는 토포그래피들로 형성될 수 있다.

[0114] 측벽 스페이서들은 다른 맥락들에서 다른 라인 아래의 라인의 측벽을 따라 구현될 수 있다. 도 14a는 하위 전도성 라인 위에 형성된 2개의 컨포멀 전도성 라인들의 교차점들의 상부 등축도의 예를 도시한다. 하위 전도성 라인(120a)은 단일 전도성 라인일 수 있거나 또는 복수의 하위 전도성 라인들 중 하나일 수 있다. 상위 전도성 라인들(122a 및 122b)은 복수의 상위 전도성 라인들에 포함될 수 있다. 전도성 라인들(120a, 122a, 및 122b)은 기판(20) 위에 형성될 수 있다. 예로서, 전도성 라인들(120a, 122a, 및 122b)은 예를 들어, 주변 영역들에서 (MEMS와 같은) 전기기계 시스템 디바이스 또는 다른 마이크로전자 디바이스들에 대한 인터커넥트들일 수 있다. 예를 들어, 전도성 라인들(120a, 122a, 및 122b)은 신호들을 전기기계 시스템 디바이스들의 어레이에서의 전기기계 시스템 디바이스들에 라우팅하기 위한 버스 라인들일 수 있다. 도 14a에 도시된 바와 같이, 상위 전도성 라인들(122a 및 122b)은 하위 전도성 라인(120a) 위에 컨포멀하게 형성될 수 있다. 측벽 스트링거들은 2개의 컨포멀 상위 전도성 라인들(122a 및 122b) 사이의 영역(125)에서 발생하지 않는다. 측벽 스페이서들(94) 없이는, 블랭킷 금속층을 패터닝함으로써 전도성 라인들(122a 및 122b)을 형성하기 위해 영역(125)에서 하위 전도성 라인(120a)(및 위에 가로로 놓인 절연층(123)의 코너들로부터 금속 모두를 제거하는 것을 어렵다. 측벽 스페이서들(94) 없이는, 스트링거 쇼트들이 전도성 라인들(122a 및 122b)을 패터닝한 이후에도 영역(125)에서 더 발생할 가능성이 있다. 측벽 스페이서들(94)은 잔류 측벽 스트링거들없이 상위 전도성 라인들(122a 및 122b)을 패터닝하는 가능성을 증가시킬 수 있다. 예시된 바와 같이, 상위 전도성 라인(122a)은 위에 가로로 놓인 절연층(123)에서의 비아에 의해 전도성 라인(120a)에 전기적으로 접속될 수 있다. 전도성 라인(122a)이 컨포멀할 때, 위에 가로로 놓인 층(123)에서의 비아를 통한 접속은 상위 전도성 라인(123a)의 표면상에 딤플(130)을 발생시킬 수 있다.

[0115] 도 14b-14e는 일부 구현들에 따른 전도성 라인들의 교차점의 개략적 횡단면들의 상이한 예들을 도시한다.

[0116] 도 14b는 일부 구현들에 따른 도 14a의 라인들 X-X를 따라 취해진 적층된 전도성 라인들의 개략적 횡단면의 예를 도시하는 반면에, 도 14c는 도 14a의 라인들 Y-Y을 따라 취해진 적층된 전도성 라인들의 개략적 횡단면의 예를 도시한다. 도 14d는 도 14c에 도시된 바와 유사하지만 전도성 라인들 사이에 절연층이 없는 구현에 대한 예시적인 개략적 횡단면을 도시한다. 도 14e는 다중의 하위 전도성 라인들을 포함하는 예시적인 개략적 횡단면을 도시하고, 상위 전도성 라인인 다중의 하위 전도성 라인들 위에 컨포멀하게 형성된다.

[0117] 다시 도 14a를 참조하면, 측벽 스페이서(94)는 하위 전도성 라인(120a) 위에 컨포멀하게 형성된 인접한 상위 전도성 라인들(122a 및 122b) 사이의 영역들(125)에서 측벽 스트링거들을 회피할 수 있다. 또한, 도 14c 및 도 14e에 예시된 구현들에 도시된 바와 같이, 측벽 스페이서들(94)은 하위 전도성 라인들(120a) 위에 절연층(123)의 더 양호한 컨포멀 증착을 허용할 수 있고, 이것은 절연층(123)을 통한 크랙킹 및/또는 누설 경로들의 가능성을 감소시킬 수 있다. 도 14a-14e에 도시된 측벽 스페이서들(94)은 예를 들어, 도 10b-g를 참조하여 전술한 측벽 스페이서들의 특징들의 임의의 조합을 포함할 수 있다. 예를 들어, 측벽 스페이서들(94)은 금속 및/또는 유전체 물질로부터 형성될 수 있다. 일부 구현들에서, 금속 측벽 스페이서(94)는 예를 들어, 전도성 라인의 저항을 감소시킴으로써, 측벽 스페이서(94)와의 물리적 접촉하는 전도성 라인의 전도를 강화시킬 수 있다.

[0118] 도 14b의 구현에 도시된 바와 같이, 하위 전도성 라인(120a)은 절연층(123)에 의해 상위 전도성 라인(122b)으로부터 격리될 수 있다. 도 14b의 구현에 또한 도시된 바와 같이, 상위 전도성 라인(120a)은 절연층(123)을 통한 비아에 의해 하위 전도성 라인(120a)과 접촉할 수 있다. 비아로의 상위 전도성 라인(122a)이 형성은 딤플(130)을 형성할 수 있다. 도 14c는 도 14a의 라인들 Y-Y를 따라 취해진 횡단면에서, 절연층(123)을 통한 비아에서 하위 전도성 라인(120a)과 접촉하는 상위 전도성 라인(122a)을 예시한다. 도 14a-14c에 도시된 바로부터 대안의 구현에서, 상위 전도성 라인(122a)은 예를 들어, 도 14d에 도시된 바와 같이, 비아없이 물리적 접속을 형성하기 위해 하위 전도성 라인(120a) 바로 위에 형성될 수 있다. 도 14a-e 에 도시된 구현들 중 하나 또는 그 초과의 것은 기계적 시스템 디바이스의 주변 인터커넥트 영역들 또는 마이크로전자 디바이스(예를 들어, 집적 회로)의 다른 배선 또는 인터커넥트 영역들에서 전기기계 시스템 디바이스들(예를 들어, IMOD 어레이)의 어레이와 포함될 수 있다. 따라서, 측벽 스페이서들(94)은 하위 전도성 라인과 상위 전도성 라인 사이에 평탄화 층을 형성하지 않고 하나 또는 그 초과의 하위 전도성 라인들 위에 컨포멀하게 형성된 하나 또는 그 초과의 상위 전도성 라인들의 형성을 허용할 수 있다.

[0119] 도 14e를 참조하면, 일부 구현들에서, 복수의 하위 전도성 라인들(120a, 120b, 및 120c)은 10 마이크론 미만, 예를 들어, 약 9 마이크론의 피치를 가질 수 있다. 하위 전도성 라인들(120a, 120b 및 120c) 각각의 폭은 5 마이크론 미만, 예를 들어, 약 4.5 마이크론일 수 있고, 약 4 마이크론 미만, 예를 들어, 약 3.5 마이크론의 전도성 라인들 사이의 간격을 갖는다. 일부 구현들에서, 이러한 미세 피치는 습식 에칭에 의해 쉽게 형성되지 않을 수 있고, 대신에, 금속 전도성 층을 건조 에칭함으로써 형성된다. 하위 전도성 라인들(120a, 120b, 및 12c)은 약 0.5 내지 1 마이크론의 범위로부터 선택된 두께를 가질 수 있다. 절연층(123)은 약 0.5 내지 1 마이크론의 범위로부터 선택된 두께를 또한 가질 수 있다. 상위 전도성 층(122a)은 약 30 내지 100nm의 범위로부터 선택된 두께를 가질 수 있다. 도 14e의 구현에 예시된 바와 같이, 상이한 측벽 스페이서들(94)은 영역(127)에서 서로 터치하지 않는다. 측벽 스페이서들(94)은 하위 전도성 라인들(120a, 120b, 및 120c)이 기판(20)과 접촉하는 샤프 코너(sharp corner)를 커버할 수 있다.

[0120] 도 14b-e의 구현들에서, 측벽 스페이서들(94)은 적어도 하나의 하위 라인(120a)의 측벽들을 따라 형성된다. 예시된 구현들에 또한 도시된 바와 같이, 적어도 하나의 상위 라인(122a)은 하위 라인(120a)과 평행하지 않고, 하위 라인(120a) 위에 포함될 수 있어서, 상위 라인(122a)은 하위 라인(120a) 위에서 교차한다. 상위 라인(122a)은 도 14b-14e에 예시된 바와 같이 컨포멀할 수 있다. 복수의 상위 전도성 라인들(122a 및 122b)이 예를 들어, 도 14a에 도시된 바와 같이, 단일 하위 전도성 라인(120a) 위에 형성될 수 있다. 대안으로 또는 부가적으로, 복수의 하위 전도성 라인들(120a, 120b, 및 120c)이 예를 들어, 도 14e에 도시된 바와 같이, 하나 또는 그 초과의 전도성 라인들(122a) 아래에 형성될 수 있다. 일부 구현들에서, 하위 라인(들)(120a)은 전기 신호들을 디바이스들의 어레이, 예를 들어, IMOD 어레이의 블랙 마스크 구조물에 라우팅하기 위해 사용될 수 있다. 절연층(123)과 같은 컨포멀한 유전체층이 예를 들어, 도 14b 및/또는 도 14c에 도시된 바와 같이, 하위 라인(120a) 위에 포함될 수 있다. 하위 라인(120a)은 예를 들어, 도 14c 및/또는 도 14d에 도시된 바와 같이, 상위 라인(122a)과 전기적으로 접촉할 수 있다. 일부 구현들에서, 전도성 라인들은 대략 5㎛ 미만 만큼 인접한 라인들로부터 이격될 수 있다. 전도성 라인(120a)은 적어도 대략 1,500Å의 높이를 가질 수 있다.

[0121] 도 15는 일부 구현들에 따른 전도성 라인들의 측벽들을 따른 측벽 스페이서들을 갖는 전도성 라인들에 대한 제조 프로세스(150)를 예시하는 흐름도의 예를 도시한다. 블록(152)에서, 기판 위에서 제 1 방향을 따라 연장하는 제 1 전도성 라인이 형성된다. 블록(154)에서, 측벽 스페이서들이 제 1 전도성 라인의 측벽들을 따라 형성된다. 블록(156)에서, 제 1 전도성 라인 위에서 제 2 방향을 따라 연장하는 제 2 전도성 라인이 형성된다. 제2 방향은 제 1 방향과 평행하지 않다. 제 2 전도성 라인은 컨포멀할 수 있다. 일부 구현들에서, 제 1 방향은 제 2 방향에 실질적으로 직교한다. 일부 구현들에서, 2개 또는 그 초과의 제 2 전도성 라인들이 단일 컨포멀 전도성 층을 에칭함으로써 제 1 전도성 라인 위에 형성된다. 프로세스(150)는 블록(156) 이전에 제 1 전도성 라인 위에 컨포멀한 유전체층을 증착하는 것을 포함할 수 있다. 또한, 프로세스(150)는 제 2 전도성 라인들 중 하나 또는 그 초과의 것이 개구를 통해 제 1 전도성 라인과 접촉하도록 제 1 전도성 라인의 상부 표면을 노출시키도록 컨포멀한 유전체에 개구를 형성하는 것을 또한 포함할 수 있다. 대안으로, 제 2 전도성 라인들 중 하나 또는 그 초과의 것은 개재 유전체층없이 제 1 전도성 라인 바로 위에 증착될 수 있다. 일부 구현들에서, 블록(152)은 2개 또는 그 초과의 제 1 전도성 라인들을 형성하는 것을 포함한다.

[0122] 도 16a 및 도 16b는 복수의 간섭계 변조기들을 포함하는 디스플레이 디바이스(40)를 예시하는 시스템 블록도들의 예들을 도시한다. 디스플레이 디바이스(40)는 예를 들어, 스마트폰, 셀룰러, 또는 모바일 전화일 수 있다. 그러나, 디스플레이 디바이스(40)의 동일한 컴포넌트들 또는 이들의 약간의 변형들이 또한 텔레비전들, 태블릿들, e-리더기들, 핸드-헬드 디바이스들 및 휴대용 미디어 플레이어들과 같은 다양한 타입들의 디스플레이 디바이스들을 예시한다.

[0123] 디스플레이 디바이스(40)는 하우징(41), 디스플레이(30), 안테나(43), 스피커(45), 입력 디바이스(48), 및 마이크로폰(46)을 포함한다. 하우징(41)은, 사출 성형 및 진공 성형을 포함하는 다양한 제조 프로세스들 중 임의의 프로세스로부터 형성될 수 있다. 추가로, 하우징(41)은 플라스틱, 금속, 유리, 고무 및 세라믹, 또는 이들의 조합을 포함하는 (그러나, 이들에 제한되지 않음) 다양한 물질들 중 임의의 물질로 만들어질 수 있다. 하우징(41)은 상이한 컬러의 다른 제거가능한 부분들과 상호교환될 수 있거나, 또는 상이한 로고들, 그림들 또는 심볼들을 포함하는 제거가능한 부분들(도시안됨)을 포함할 수 있다.

[0124] 디스플레이(30)는, 여기에 설명된 바와 같이, 쌍안정 또는 아날로그 디스플레이를 포함하는 다양한 디스플레이들 중 임의의 디스플레이일 수 있다. 디스플레이(30)는 또한, 플라즈마, EL, OLED, STN LCD, 또는 TFT LCD와 같은 평판 디스플레이, 또는 CRT 또는 다른 튜브 디바이스와 같은 비-평판 디스플레이를 포함하도록 구성될 수 있다. 더욱이, 여기에 설명된 바와 같이, 디스플레이(30)는 간섭계 변조기 디스플레이를 포함할 수 있다.

[0125] 디스플레이 디바이스(40)의 컴포넌트들은 도 16b에 개략적으로 예시된다. 디스플레이 디바이스(40)는 하우징(41)을 포함하고, 하우징 내에 적어도 부분적으로 넣어진(enclosed) 추가 컴포넌트들을 포함할 수 있다. 예를 들어, 디스플레이 디바이스(40)는 트랜시버(47)에 커플링된 안테나(43)를 포함하는 네트워크 인터페이스(27)를 포함한다. 트랜시버(47)는 컨디셔닝 하드웨어(52)에 연결되는 프로세서(21)에 연결된다. 컨디셔닝 하드웨어(52)는 신호를 컨디셔닝(예를 들어, 신호를 필터링)하도록 구성될 수 있다. 컨디셔닝 하드웨어(52)는 스피커(45) 및 마이크로폰(46)에 연결된다. 프로세서(21)는 또한 입력 디바이스(48) 및 드라이버 제어기(29)에 연결된다. 드라이버 제어기(29)는 프레임 버퍼(28)에, 그리고 어레이 드라이버(22)에 커플링되며, 어레이 드라이버(22)는 차례로 디스플레이 어레이(30)에 커플링된다. 일부 구현들에서, 전원(50)이 특정한 디스플레이 디바이스(40) 설계에서의 모든 컴포넌트들에 실질적으로 전력을 제공할 수 있다.

[0126] 네트워크 인터페이스(27)는 안테나(43) 및 트랜시버(47)를 포함하고, 따라서 디스플레이 디바이스(40)가 네트워크를 통해 하나 또는 그 초과의 디바이스들과 통신할 수 있다. 네트워크 인터페이스(27)는 또한 예를 들어, 프로세서(21)의 데이터 프로세싱 요건들을 경감시키기 위한 일부 프로세싱 능력들을 가질 수 있다. 안테나(43)는 신호들을 전송 및 수신할 수 있다. 일부 구현들에서, 안테나(43)는 IEEE 16.11(a), (b), 또는 (g)를 포함하는 IEEE 16.11 표준, 또는 IEEE 802.11a, b, g 또는 n을 포함하는 IEEE 802.11 표준에 따라 RF 신호들을 전송 및 수신한다. 일부 다른 구현들에서, 안테나(43)는 블루투스 표준에 따라 RF 신호들을 전송 및 수신한다. 셀룰러 전화의 경우, 안테나(43)는 코드 분할 다중 액세스(CDMA), 주파수 분할 다중 액세스(FDMA), 시분할 다중 액세스(TDMA), 모바일 통신들을 위한 글로벌 시스템(GSM), GSM/범용 패킷 라디오 서비스(GPRS), 향상된 데이터 GSM 환경(EDGE), TETRA(Terrestrial Trunked Radio), 광대역-CDMA(W-CDMA), EV-DO(Evolution Data Optimized), 1xEV-DO, EV-DO Rev A, EV-DO Rev B, 고속 패킷 액세스(HSPA), 고속 다운링크 패킷 액세스(HSDPA), 고속 업링크 패킷 액세스(HSUPA), 이벌브드 고속 패킷 액세스(HSPA+), 롱 텀 에벌루션(LTE), AMPS, 또는 3G 또는 4G 기술을 활용하는 시스템과 같은 무선 네트워크 내에서 통신하기 위해 사용되는 다른 공지된 신호들을 수신하도록 설계된다. 트랜시버(47)는 안테나(43)로부터 수신되는 신호들을 사전-프로세싱할 수 있고, 따라서, 신호들은 프로세서(21)에 의해 수신되어 추가로 조작될 수 있다. 트랜시버(47)는 또한 프로세서(21)로부터 수신되는 신호들을 프로세싱할 수 있고, 따라서, 신호들은 디스플레이 디바이스(40)로부터 안테나(43)를 통해 전송될 수 있다.

[0127] 일부 구현들에서, 트랜시버(47)는 수신기에 의해 대체될 수 있다. 더욱이, 일부 구현들에서, 네트워크 인터페이스(27)는, 프로세서(21)에 송신될 이미지 데이터를 저장하거나 생성할 수 있는, 이미지 소스에 의해 대체될 수 있다 프로세서(21)는 디스플레이 디바이스(40)의 전체 동작을 제어할 수 있다. 프로세서(21)는, 네트워크 인터페이스(27) 또는 이미지 소스로부터 압축된 이미지 데이터와 같은 데이터를 수신하고, 데이터를 미가공(raw) 이미지 데이터로 또는 미가공 이미지 데이터로 용이하게 프로세싱될 포맷으로 프로세싱한다. 프로세서(21)는 프로세싱된 데이터를 드라이버 제어기(29)에 또는 저장을 위해 프레임 버퍼(28)에 송신할 수 있다. 미가공 데이터는 통상적으로, 이미지 내의 각각의 위치에서의 이미지 특징들을 식별하는 정보를 지칭한다. 예를 들어, 이러한 이미지 특징들은, 색상(color), 채도(saturation) 및 그레이-스케일(gray-scale) 레벨을 포함할 수 있다.

[0128] 프로세서(21)는 디스플레이 디바이스(40)의 동작을 제어하기 위하여 마이크로제어기, CPU, 또는 논리 유닛을 포함할 수 있다. 컨디셔닝 하드웨어(52)는 스피커(45)에 신호들을 전송하기 위한, 그리고 마이크로폰(46)으로부터 신호들을 수신하기 위한 증폭기들 및 필터들을 포함할 수 있다. 컨디셔닝 하드웨어(52)는 디스플레이 디바이스(40) 내의 이산 컴포넌트들일 수 있거나, 또는 프로세서(21) 또는 다른 컴포넌트들 내에 통합될 수 있다.

[0129] 드라이버 제어기(29)는 직접 프로세서(21)로부터 또는 프레임 버퍼(28)로부터 프로세서(21)에 의해 생성된 미가공 이미지 데이터를 취할 수 있고, 어레이 드라이버(22)로의 고속 전송을 위해 미가공 이미지 데이터를 적절하게 재포맷할 수 있다. 일부 구현들에서, 드라이버 제어기(29)는 미가공 이미지 데이터를 래스터-형 포맷을 가지는 데이터 흐름으로 재포맷할 수 있는데, 따라서, 이는 디스플레이 어레이(30)에 걸쳐 스캐닝하기에 적절한 시간 순서를 가진다. 이후, 드라이버 제어기(29)는 포맷된 정보를 어레이 드라이버(22)로 송신한다. 비록 LCD 제어기와 같은 드라이버 제어기(29)가 종종 독립형 집적 회로(IC)로서 시스템 프로세서(21)와 연관될지라도, 이러한 제어기들은 다수의 방식들로 구현될 수 있다. 예를 들어, 제어기들은 하드웨어로서 프로세서(21)에 내장되고, 소프트웨어로서 프로세서(21)에 내장되거나, 또는 어레이 드라이버(22)와 함께 하드웨어로 완전히 통합될 수 있다.

[0130] 어레이 드라이버(22)는 포매팅된 정보를 드라이버 제어기(29)로부터 수신할 수 있고, 디스플레이의 x-y 픽셀들의 행렬로부터 오는 수백 개들, 및 가끔은 수천 개들(또는 그 초과)의 리드(lead)들에 초당 여러 번 인가되는 파형들의 병렬 세트로 비디오 데이터를 재포매팅할 수 있다.

[0131] 일부 구현들에서, 드라이버 제어기(29), 어레이 드라이버(22) 및 디스플레이 어레이(30)는 여기에서 설명된 디스플레이들의 타입들 중 임의의 타입에 대해 적합하다. 예를 들어, 드라이버 제어기(29)는 종래의 디스플레이 제어기 또는 쌍안정 디스플레이 제어기(예를 들어, IMOD 제어기)일 수 있다. 부가적으로, 어레이 드라이버(22)는 종래의 드라이버 또는 쌍안정 디스플레이 드라이버(예를 들어, IMOD 디스플레이 드라이버)일 수 있다. 또한, 디스플레이 어레이(30)는 종래의 디스플레이 어레이 또는 쌍안정 디스플레이 어레이(예를 들어, IMOD들의 어레이를 포함하는 디스플레이)일 수 있다. 일부 구현들에서, 드라이버 제어기(29)는 어레이 드라이버(22)와 통합될 수 있다. 이러한 구현은 고집적 시스템들, 예를 들어, 모바일 전화들, 휴대 전자 디바이스들, 시계들 또는 작은-영역 디스플레이들에서 유용할 수 있다.

[0132] 일부 구현들에서, 입력 디바이스(48)는 예를 들어, 사용자로 하여금 디스플레이 디바이스(40)의 동작을 제어하게 하도록 구성될 수 있다 입력 디바이스(48)는, 키패드, 예를 들어 QWERTY 키보드 또는 전화 키패드, 버튼, 스위치, 락커, 터치-감지 스크린, 디스플레이 어레이(30)와 집적된 터치-감지 스크린, 또는 압력- 또는 열-감지막을 포함할 수 있다. 마이크로폰(46)은 디스플레이 디바이스(40)에 대한 입력 디바이스로서 구성될 수 있다. 일부 구현들에서, 마이크로폰(46)을 통한 음성 커맨드들이 디스플레이 디바이스(40)의 동작들을 제어하기 위해 사용될 수 있다.

[0133] 전원(50)은 다양한 에너지 저장 디바이스들을 포함할 수 있다 예를 들어, 전원(50)은 니켈-카드뮴 배터리 또는 리튬 이온 배터리와 같은 재충전가능한 배터리일 수 있다. 재충전가능한 배터리를 사용하는 구현들에서, 재충전가능한 배터리는 예를 들어, 벽 소켓 또는 광전지 디바이스 또는 어레이로부터 오는 전력을 사용하여 충전가능할 수도 있다. 대안적으로, 재충전가능한 배터리는 무선으로 충전가능할 수 있다. 전원(50)은 또한, 재생 에너지원, 커패시터, 또는 플라스틱 태양 전지 또는 태양 전지 페인트를 포함하는 태양 전지일 수 있다. 전원(50)은 또한 벽 콘센트로부터 전력을 수신하도록 구성될 수 있다.

[0134] 일부 구현들에서, 제어 프로그램가능성(control programmability)이 전자 디스플레이 시스템 내의 몇몇 장소들에 위치될 수 있는 드라이버 제어기(29)에 상주한다. 일부 다른 구현들에서, 제어 프로그램가능성은 어레이 드라이버(22)에 상주한다. 전술된 최적화는 임의의 개수의 하드웨어 및/또는 소프트웨어 컴포넌트들로 그리고 다양한 구성들로 구현될 수 있다.

[0135] 여기에서 개시된 구현들과 관련하여 설명되는 다양한 예시적인 로직들, 로직 블록들, 모듈들, 회로들, 알고리즘 단계들, 및 제조 프로세스들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 둘의 조합들로서 구현될 수 있다 하드웨어 및 소프트웨어의 상호 교환 가능성은 일반적으로 기능성의 측면에서 설명되어 있고, 위에서 설명된 다양한 예시적 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들로 예시되어 있다. 이러한 기능성이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 의존한다.

[0136] 여기에서 개시된 양상들에 관련하여 설명된 다양한 예시적인 로직들, 로직 블록들, 모듈들, 및 회로들을 구현하는데 사용되는 하드웨어 및 데이터 프로세싱 장치는 범용 단일-칩 또는 다중-칩 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA) 또는 다른 프로그램 가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 여기에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서 또는, 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들면, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 협력하는 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다. 일부 구현들에서, 특정한 단계들 및 방법들이 주어진 기능에 대해 특정한 회로에 의하여 수행될 수 있다.

[0137] 하나 또는 그 초과의 양상들에서, 설명된 기능들은 본 명세서에서 개시된 구조들 및 이 개시된 구조들과의 구조적 균등물들을 포함한 하드웨어, 디지털 전자 회로, 컴퓨터 소프트웨어, 펌웨어로, 또는 이들의 임의의 조합으로 구현될 수 있다. 제조 프로세스들을 포함하는 본 명세서에서 설명된 요지의 구현들은 또한, 데이터 프로세싱 장치에 의한 실행을 위해, 또는 그 장치의 동작을 제어하기 위해 컴퓨터 저장 매체들 상에 인코딩된, 하나 또는 그 초과의 컴퓨터 프로그램들, 즉, 컴퓨터 프로그램 명령들의 하나 또는 그 초과의 모듈들로서 구현될 수 있다.

[0138] 소프트웨어에서 구현되면, 함수들 또는 프로세스들은 컴퓨터 판독가능 매체상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 컴퓨터 판독가능 매체를 통해 송신될 수도 있다. 여기에 개시된 방법 또는 알고리즘의 단계들은 컴퓨터 판독가능 매체상에 상주할 수도 있는 프로세서-실행가능한 소프트웨어 모듈에서 구현될 수도 있다. 컴퓨터-판독가능 매체는 하나의 장소로부터 다른 장소로 컴퓨터 프로그램을 전송하도록 인에이블될 수 있는 임의의 매체를 포함하는 컴퓨터 저장 매체 및 통신 매체 둘 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수도 있는 임의의 이용가능한 매체일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 또는 원하는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 저장하는데 사용될 수도 있고 컴퓨터에 의해 액세스될 수도 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 문맥이 컴퓨터 판독가능 매체를 적절하게 지칭할 수 있다. 여기에서 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크(DVD), 플로피 디스크 및 블루레이 디스크를 포함하고, 여기서, 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하지만 디스크(disc)들은 레이저를 이용하여 데이터를 광학적으로 재생한다. 상기의 조합들이 또한, 컴퓨터 판독가능 매체의 범위 내에 포함될 수도 있다. 부가적으로, 방법 또는 알고리즘의 동작들은 컴퓨터 프로그램 물건에 통합될 수도 있는 머신 판독가능 매체 및 컴퓨터 판독가능 매체상에 코드들 및 명령들 중 하나 또는 이들의 임의의 조합 또는 세트로서 상주할 수 있다.

[0139] 본 개시내용에서 설명된 구현들에 대한 다양한 수정들은 당업자들에게 용이하게 명백할 것이고, 여기에서 정의된 일반적인 원리들은 본 개시내용의 사상 또는 범위를 벗어나지 않고 다른 구현들에 적용될 수 있다. 따라서, 청구항들은 여기에서 도시된 구현들로 제한되도록 의도되지 않고, 여기에서 개시된 이러한 개시내용, 원리들 및 신규한 특징들과 일치하는 최광의 범위에 따른다. 용어 "예시적인(exemplary)"은 "일 예, 실례, 또는 예시로서 역할을 하는"을 의미하도록 여기에서 배타적으로 이용된다. 여기에서 "예시적인" 것으로 설명된 임의의 구현은 반드시 다른 가능성들 또는 구현들에 비해 바람직하거나 유리한 것으로 해석되지는 않는다. 부가적으로, 당업자는 용어들 "상부" 및 "하부" 가 때때로 도면들의 설명을 용이하게 하기 위해 이용되며, 적합하게 배향된 페이지 상의 도면의 배향에 대응하는 상대적인 위치들을 표시하고, 구현된 바와 같은 IMOD의 적합한 배향을 반영하지 않을 수 있다는 것을 용이하게 이해할 것이다.

[0140] 개별적인 구현들의 맥락에서 이 명세서에서 설명되는 특정 특징들은 또한 결합되어 단일 구현으로 구현될 수 있다. 반대로, 단일 구현의 맥락에서 설명되는 다양한 특징들은 또한 개별적으로 다수의 구현들로 또는 임의의 적절한 서브-조합으로 구현될 수 있다. 아울러, 특징들이 특정한 조합들로 동작하는 것으로 앞서 설명되거나 심지어 초기에 이와 같이 청구될지라도, 몇몇 경우들에서, 청구된 조합으로부터의 하나 또는 그 초과의 특징들은 그 조합으로부터 제거될 수 있고, 청구된 조합은 서브-조합 또는 서브-조합의 변화에 관련될 수 있다.

[0141] 유사하게, 동작들은 도면들에서 특정한 순서로 도시되지만, 당업자는 바람직한 결과들을 달성하기 위해, 이러한 동작들이 도시된 특정한 순서 또는 순차적 순서로 수행될 필요가 없거나 또는 모든 예시된 동작들이 수행되는 것을 용이하게 인식할 것이다 추가로, 도면들은 하나 또는 그 초과의 예시적인 프로세스들을 흐름도의 형태로 개략적으로 도시할 수 있다. 그러나, 도시되지 않은 다른 동작들이, 개략적으로 예시된 예시적인 프로세스들에 통합될 수 있다. 예를 들어, 하나 또는 그 초과의 추가적인 동작들이, 예시된 동작들 중 임의의 동작 이전에, 이후에, 동시에, 또는 그들 사이에서 수행될 수 있다. 특정한 환경들에서, 멀티태스킹 및 병렬적 프로세싱이 유리할 수 있다. 아울러, 앞서 설명된 구현들에서 다양한 시스템 컴포넌트들의 분리는 모든 구현들에서 이러한 분리를 요구하는 것으로 이해되어서는 안 되며, 설명된 프로그램 컴포넌트들 및 시스템들이 일반적으로 단일 소프트웨어 물건으로 함께 통합되거나 또는 다수의 소프트웨어 물건들로 패키징될 수 있음이 이해되어야 한다. 추가적으로, 다른 구현들은 하기 청구항들의 범위 내에 있다. 일부의 경우들에서, 청구항들에서 나열되는 동작들은 상이한 순서로 수행될 수 있고, 바람직한 결과들을 여전히 달성할 수 있다.

Claims (44)

1. 전기기계 시스템 디바이스를 포함하는 장치로서,
   상기 전기기계 시스템 디바이스는,
   기판;
   상기 기판 위의 전도성 라인;
   상기 전도성 라인 보다 상기 기판으로부터 더 먼 이동가능층; 및
   상기 전도성 라인의 적어도 하나의 측벽을 따른 측벽 스페이서
   를 포함하고, 상기 측벽 스페이서는 상기 측벽 스페이서가 상기 기판으로부터 떨어져 감소하는 폭을 갖도록 경사지는, 전기기계 시스템 디바이스를 포함하는 장치.
2. 제 1 항에 있어서,
   상기 전기기계 시스템 디바이스는 상기 이동가능층과 상기 전도성 라인 사이에 에어 갭을 더 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
3. 제 2 항에 있어서,
   상기 전기기계 시스템 디바이스는 상기 이동가능층이 상기 에어 갭 상에서 붕괴할 때 발생하는 어두운 상태에서 광의 약 1.5% 미만이 반사되는 활성 간섭계(interferometric) 변조기 픽셀을 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
4. 제 1 항에 있어서,
   상기 전도성 라인은 전기 신호를 상기 전기기계 시스템 디바이스로 라우팅하도록 구성되는, 전기기계 시스템 디바이스를 포함하는 장치.
5. 제 1 항에 있어서,
   상기 전도성 라인은 간섭계 블랙 마스크의 일부인, 전기기계 시스템 디바이스를 포함하는 장치.
6. 제 1 항에 있어서,
   상기 측벽 스페이서의 상기 폭은 상기 기판으로부터 떨어져 선형적으로 감소하는, 전기기계 시스템 디바이스를 포함하는 장치.
7. 제 1 항에 있어서,
   상기 전기기계 시스템 디바이스는 상기 전도성 라인 위에 위치된 지지 구조물을 더 포함하고, 상기 지지 구조물은 상기 이동가능층을 지지하는, 전기기계 시스템 디바이스를 포함하는 장치.
8. 제 1 항에 있어서,
   상기 이동가능층은 자립형(self-supporting)으로 형상화되는, 전기기계 시스템 디바이스를 포함하는 장치.
9. 제 1 항에 있어서,
   상기 전기기계 시스템 디바이스는 백플레이트(backplate)가 상기 이동가능층과 접촉하는 것을 방지하도록 구성된 스탠드-오프(stand-off)를 더 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
10. 제 1 항에 있어서,
    상기 전기기계 시스템 디바이스는 상기 측벽 스페이서 위에 형성된 버퍼를 더 포함하고, 상기 버퍼 및 상기 측벽 스페이서는 실리콘 산화물, 실리콘 산질화물, 및 실리콘 질화물 중 하나 또는 그 초과의 것을 각각 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
11. 제 1 항에 있어서,
    상기 이동가능층은 갭상에서 붕괴하도록 구성된 반사성 표면을 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
12. 제 1 항에 있어서,
    적어도 하나의 측벽을 따른 다른 측벽 스페이서를 갖는 다른 전도성 라인을 더 포함하고, 상기 다른 전도성 라인은 상기 전도성 라인으로부터 수직으로 배치되는, 전기기계 시스템 디바이스를 포함하는 장치.
13. 제 12 항에 있어서,
    상기 다른 전도성 라인은 버싱(bussing) 라인을 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
14. 제 1 항에 있어서,
    상기 전기기계 시스템 디바이스의 어레이를 포함하는 디스플레이;
    상기 디스플레이와 통신하도록 구성되고, 이미지 데이터를 프로세싱하도록 구성되는 프로세서; 및
    상기 프로세서와 통신하도록 구성되는 메모리 디바이스
    를 더 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
15. 제 14 항에 있어서,
    상기 디스플레이에 적어도 하나의 신호를 전송하도록 구성되는 드라이버 회로; 및
    상기 드라이버 회로에 상기 이미지 데이터의 적어도 일부를 전송하도록 구성되는 제어기
    를 더 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
16. 제 14 항에 있어서,
    상기 프로세서에 상기 이미지 데이터를 전송하도록 구성되는 이미지 소스 모듈을 더 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
17. 제 16 항에 있어서,
    상기 이미지 소스 모듈은 수신기, 트랜시버, 및 송신기 중 적어도 하나를 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
18. 제 14 항에 있어서,
    입력 데이터를 수신하고 상기 입력 데이터를 상기 프로세서에 통신하도록 구성되는 입력 디바이스를 더 포함하는, 전기기계 시스템 디바이스를 포함하는 장치.
19. 장치로서,
    기판 위에 형성된 전도성 라인;
    상기 기판 위에 현수된 이동가능층 ― 상기 이동가능층은 상기 전도성 라인 위의 제 1 영역 및 상기 전도성 라인 위에 있지 않은 제 2 영역을 갖고, 상기 제 1 영역은 상기 제 2 영역에 인접함 ―; 및
    상기 제 1 영역과 상기 제 2 영역 사이에서 상기 이동가능층의 전이(transition)를 평활화하기 위한 수단 ― 상기 평활화하기 위한 수단은 상기 전도성 라인의 에지를 따라 위치됨 ―
    을 포함하는 전기기계 시스템 디바이스를 포함하는, 장치.
20. 제 19 항에 있어서,
    상기 이동가능층은 상기 이동가능층 아래에서 갭이 붕괴하도록 구성된 미러층을 포함하는, 장치.
21. 제 19 항에 있어서,
    상기 평활화하기 위한 수단은 상기 제 1 영역과 상기 제 2 영역 사이에서의 상기 이동가능층의 상기 전이에서 킹크(kink)를 회피하는, 장치.
22. 제 19 항에 있어서,
    상기 평활화하기 위한 수단은 상기 제 2 영역으로부터 상기 제 1 영역으로의 상기 전이시 상기 이동가능층에 경사를 생성하고, 상기 이동가능층과 상기 기판 사이의 거리는 상기 제 2 영역으로부터 상기 제 1 영역으로의 상기 전이시 증가하는, 장치.
23. 제 19 항에 있어서,
    상기 제 2 영역은 간섭계 변조기의 활성 부분이고, 상기 제 1 영역은 블랙 마스크를 포함하는, 장치.
24. 제 19 항에 있어서,
    상기 평활화하기 위한 수단은 상기 전도성 라인의 적어도 하나의 측벽을 따른 측벽 스페이서를 포함하는, 장치.
25. 전기기계 시스템 디바이스를 형성하는 방법으로서,
    전도성 라인의 적어도 하나의 측벽을 따라 측벽 스페이서를 형성하는 단계 ― 상기 전도성 라인은 기판 위에 있음 ―;
    상기 전도성 라인 및 상기 측벽 스페이서 위에 희생층을 형성하는 단계; 및
    상기 희생층 위에 상기 전기기계 시스템 디바이스의 이동가능층을 형성하는 단계
    를 포함하는, 전기기계 디바이스 시스템을 형성하는 방법.
26. 제 25 항에 있어서,
    상기 측벽 스페이서를 형성하는 단계는 상기 전기기계 시스템 디바이스의 다른 피처(feature)을 패터닝하면서 수행되는, 전기기계 디바이스 시스템을 형성하는 방법.
27. 제 26 항에 있어서,
    상기 전기기계 시스템 디바이스의 상기 다른 피처는 상기 이동가능층 위에서 연장하는 스탠드-오프를 포함하는, 전기기계 디바이스 시스템을 형성하는 방법.
28. 제 26 항에 있어서,
    상기 전기기계 시스템 디바이스의 상기 다른 피처는 상기 전도성 라인 위에 형성되는, 전기기계 디바이스 시스템을 형성하는 방법.
29. 제 26 항에 있어서,
    상기 측벽 스페이서를 형성하는 단계는,
    상기 측벽 스페이서 및 상기 다른 피처가 형성되는 물질의 블랭킷 층을 증착하는 단계; 및
    마스크에 의해 노출된 상기 측벽 스페이서의 위치를 남겨두면서 상기 다른 피처의 위치를 커버하도록 상기 마스크를 사용하는 단계
    를 포함하는, 전기기계 디바이스 시스템을 형성하는 방법.
30. 제 25 항에 있어서,
    상기 이동가능층 아래에 갭을 형성하기 위해 상기 희생층을 제거하는 단계를 더 포함하는, 전기기계 디바이스 시스템을 형성하는 방법.
31. 제 25 항에 있어서,
    상기 희생층을 형성하기 이전에 상기 전도성 라인 및 상기 측벽 스페이서 위에 버퍼층을 형성하는 단계를 더 포함하는, 전기기계 디바이스 시스템을 형성하는 방법.
32. 제 25 항에 있어서,
    흡수층, 유전체층, 및 상기 전도성 라인을 포함하는 블랙 마스크를 형성하는 단계를 더 포함하는, 전기기계 디바이스 시스템을 형성하는 방법.
33. 장치로서,
    기판;
    상기 기판 위에 형성된 제 1 라인;
    상기 제 1 라인의 측벽들을 따른 측벽 스페이서들; 및
    상기 제 1 라인과 평행하지 않은 제 2 라인
    을 포함하고, 상기 제 2 라인은 제 1 라인 위에 컨포멀하게(conformally) 있는, 장치.
34. 제 33 항에 있어서,
    상기 제 1 라인은 전도성 라인을 포함하는, 장치.
35. 제 33 항에 있어서,
    상기 제 1 라인과 상기 제 2 라인 사이에 컨포멀한 유전체를 더 포함하는, 장치.
36. 제 33 항에 있어서,
    상기 제 1 라인은 상기 제 2 라인과 전기적으로 접촉하는, 장치.
37. 제 33 항에 있어서,
    제 1 복수의 라인들 및 상기 제 1 복수의 라인들과 평행하지 않은 제 2 복수의 라인들을 더 포함하고, 상기 제 1 복수의 라인들은 상기 제 1 라인을 포함하고, 상기 제 2 복수의 라인들을 상기 제 2 라인을 포함하는, 장치.
38. 제 37 항에 있어서,
    상기 제 1 복수의 라인들의 각 라인은 금속 라인이고, 상기 제 2 복수의 라인들의 각 라인은 금속 라인인, 장치.
39. 제 37 항에 있어서,
    상기 제 2 복수의 라인들의 각 라인은 상기 제 2 복수의 라인들의 인접한 라인으로부터 대략 5㎛ 미만 만큼 이격되는, 장치.
40. 제 33 항에 있어서,
    상기 측벽 스페이서들은 금속을 포함하는, 장치.
41. 제 33 항에 있어서,
    상기 제 1 라인은 적어도 대략 1,500Å의 높이를 갖는, 장치.
42. 전도성 라인들의 스택을 형성하는 방법으로서,
    기판 위에 제 1 전도성 라인을 형성하는 단계;
    상기 제 1 전도성 라인의 측벽들을 따라 측벽 스페이서들을 형성하는 단계; 및
    상기 제 1 전도성 라인 위에서 교차하는 제 2 전도성 라인을 형성하는 단계
    를 포함하고, 상기 제 2 전도성 라인은 컨포멀한, 전도성 라인들의 스택을 형성하는 방법.
43. 제 42 항에 있어서,
    상기 제 1 전도성 라인 위에 컨포멀한 유전체층을 증착하는 단계를 더 포함하는, 전도성 라인들의 스택을 형성하는 방법.
44. 제 42 항에 있어서,
    상기 제 1 전도성 라인의 상부 표면을 노출시키기 위해 컨포멀한 유전체의 컨포멀한 층에서 개구를 형성하는 단계를 더 포함하는, 전도성 라인들의 스택을 형성하는 방법.

Images