KR20140097005A - 액정표시장치 및 그 구동 방법 - Google Patents

액정표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20140097005A
KR20140097005A KR1020140006649A KR20140006649A KR20140097005A KR 20140097005 A KR20140097005 A KR 20140097005A KR 1020140006649 A KR1020140006649 A KR 1020140006649A KR 20140006649 A KR20140006649 A KR 20140006649A KR 20140097005 A KR20140097005 A KR 20140097005A
Authority
KR
South Korea
Prior art keywords
pixel
thin film
pixels
liquid crystal
gate
Prior art date
Application number
KR1020140006649A
Other languages
English (en)
Other versions
KR102093632B1 (ko
Inventor
조수홍
고상범
이준엽
김수호
김문철
이성우
배현직
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20140097005A publication Critical patent/KR20140097005A/ko
Application granted granted Critical
Publication of KR102093632B1 publication Critical patent/KR102093632B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0495—Use of transitions between isotropic and anisotropic phases in liquid crystals, by voltage controlled deformation of the liquid crystal molecules, as opposed to merely changing the orientation of the molecules as in, e.g. twisted-nematic [TN], vertical-aligned [VA], cholesteric, in-plane, or bi-refringent liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field

Abstract

본 발명은, 기판 상에 제 1 방향으로 연장되는 다수의 게이트 배선과; 제 2 방향으로 연장되어 상기 다수의 게이트 배선과 교차함으로써 다수의 화소를 정의하는 다수의 데이터 배선과; 상기 다수의 화소 각각에 위치하는 박막트랜지스터와; 상기 다수의 화소 각각에 위치하고 그 일 전극이 상기 박막트랜지스터에 연결되는 액정 캐패시터를 포함하고, (2b)번째 화소열의 (2a-1) 번째 화소와 (2a)번째 화소의 박막트랜지스터는 (2a)번째 게이트 배선을 공유하고, (2b+1)번째 화소열의 (2a) 번째 화소와 (2a+1)번째 화소의 박막트랜지스터는 (2a+1)번째 게이트 배선을 공유하며, a, b 각각은 양의 정수인 것을 특징으로 하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 구동 방법{Liquid crystal display device and method of driving the same}
본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치에서 게이트 공유 구조를 갖고 소비 전력이 감소되는 액정표시장치 및 그 구동 방법에 관한 것이다.
액정표시장치(liquid crystal display device: LCD)는 액정의 광학적 이방성과 분극 성질을 이용한 표시소자로, 휴대 전자기기의 표시부나, 컴퓨터의 모니터 또는 텔레비전 등에 널리 사용된다.
액정은 가늘고 긴 분자구조를 가지고 있어, 배향에 방향성을 가지며 전기장 내에 놓일 경우 그 크기 및 방향에 따라 분자배열 방향이 변화된다.
따라서, 액정표시장치는 전계생성전극이 각각 형성된 두 기판 사이에 액정층이 위치하는 액정패널을 포함하며, 두 전극 사이에 생성되는 전기장의 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고, 이에 따른 광 투과율을 변화시켜 여러 가지 화상을 표시한다.
일반적으로, 액정표시장치는 다수의 배선과 스위칭 소자 및 화소전극이 형성된 어레이 기판과, 컬러필터 및 공통전극이 형성된 컬러필터 기판을 포함하며, 두 기판 사이의 액정분자는 화소전극과 공통전극 사이에 유도되는 전기장, 즉, 기판에 대해 수직한 방향의 수직 전계에 의해 구동된다.
그러나, 수직 전계에 의해 액정을 구동하는 방식은 시야각 특성이 우수하지 못한 문제가 있다.
이러한 문제를 극복하기 위해, 횡전계형 액정표시장치가 제안되었다. 횡전계형 액정표시장치에서는 화소전극과 공통전극이 동일 기판 상에 엇갈리게 형성되어, 두 전극 사이에 기판에 대해 평행한 방향의 수평 전계가 유도된다.
따라서, 액정분자는 수평 전계에 의해 구동되어, 기판에 대해 평행한 방향으로 움직이며, 이러한 횡전계형 액정표시장치는 향상된 시야각을 갖는다.
하지만, 이러한 횡전계형 액정표시장치는 개구율 및 투과율이 낮은 단점이 있다.
따라서, 횡전계형 액정표시장치의 단점을 개선하기 위하여, 프린지 필드(fringe field)에 의해 액정을 구동하는 프린지 필드 스위칭 모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
이하 도면을 참조하여 종래의 프린지 필드 스위칭 모드 액정표시장치를 설명한다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치의 구조를 개략적으로 도시한 도면이고 도 2는 종래의 프린지 필드 스위칭 모드 액정표시장치의 화소의 등가회로이다.
도 1 및 도 2를 참조하면, 종래의 프린지 필드 스위칭 모드 액정표시장치에서, 기판(미도시) 상부에 다수의 데이터 배선 (DL1 내지 DL10) 및 다수의 게이트 배선(GL1 내지 GL4)이 서로 교차하며 형성된다. 또한, 상기 다수의 데이터 배선(DL1 내지 DL10)과 상기 다수의 게이트 배선(GL1 내지 GL4)이 교차하여 다수의 화소(R11 내지 R43, G11 내지 G43, B11 내지 B43)가 정의된다.
이때, 다수의 화소(R11 내지 R43, G11 내지 G43, B11 내지 B43) 각각은 박막트랜지스터(Tr)와 스토리지 커패시터(Cst)와 액정 커패시터(CLC)를 포함하고, 액정 커패시터(CLC)는 화소 전극(미도시)과 공통전극(Vcom)을 포함한다. 이때, 다수의 화소(R11 내지 R43, G11 내지 G43, B11 내지 B43)의 화소 전극은 각각 다수의 화소(R11 내지 R43, G11 내지 G43, B11 내지 B43)의 박막트랜지스터와 접촉한다.
상기 다수의 화소(R11 내지 R43, G11 내지 G43, B11 내지 B43)는 스트라이프(Stripe) 형태로 형성된다.
예를 들어, 세로방향으로 적, 녹 및 청 중 어느 하나의 동일한 색의 컬러필터(color filter)를 포함하는 화소가 배열되고, 가로방향으로 서로 다른 색, 예를 들어 적, 녹 및 청의 컬러필터를 포함하는 화소가 교대로 배열된다.
한편, 프린지 필드 스위칭 모드 액정표시장치에서, 세로 방향으로 인접한 두 화소 중 일 화소의 박막트랜지스터(Tr)만이 이들 화소 사이에 위치하는 게이트 배선에 연결되고 있다. 따라서, 박막트랜지스터를 형성하기 위한 영역이 각 화소(R11 내지 R43, G11 내지 G43, B11 내지 B43)에 필요하게 되며, 그 결과 화소의 개구율과 투과도가 저하된다.
이와 같이 프린지 필드 스위칭 모드 액정표시장치 액정표시장치는 횡전계형 액정표시장치의 개구율과 투과율이 낮은 단점을 보완하기 위해 개발되었으나, 화소 내부의 박막트랜지스터 구조에 의해 화소의 개구부가 제한되어 개구율 및 투과율에 여전히 단점을 갖고 있다.
본 발명에서는 위와 같이 액정표시장치의 화소 구조에 의한 개구율과 투과율의 한계를 극복하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 기판 상에 제 1 방향으로 연장되는 다수의 게이트 배선과; 제 2 방향으로 연장되어 상기 다수의 게이트 배선과 교차함으로써 다수의 화소를 정의하는 다수의 데이터 배선과; 상기 다수의 화소 각각에 위치하는 박막트랜지스터와; 상기 다수의 화소 각각에 위치하고 그 일 전극이 상기 박막트랜지스터에 연결되는 액정 캐패시터를 포함하고, (2b)번째 화소열의 (2a-1) 번째 화소와 (2a)번째 화소의 박막트랜지스터는 (2a)번째 게이트 배선을 공유하고, (2b+1)번째 화소열의 (2a) 번째 화소와 (2a+1)번째 화소의 박막트랜지스터는 (2a+1)번째 게이트 배선을 공유하며, a, b 각각은 양의 정수인 것을 특징으로 하는 액정표시장치를 제공한다.
본 발명의 액정표시장치에 있어서, (2d-1)번째 화소행의 (2c-1)번째 화소와 (2c)번째 화소의 박막트랜지스터는 (2c)번째 데이터 배선을 공유하고, (2d)번째 화소행의 (2c)번째 화소와 (2c+1)번째 화소의 박막트랜지스터는 (2c+1)번째 데이터 배선을 공유하며, c, d 각각은 양의 정수인 것을 특징으로 한다.
본 발명의 액정표시장치에 있어서, 상기 다수의 화소 각각에 대응하는 제 1 내지 제 3 컬러필터를 더 포함하고, 상기 제 1 내지 제 3 컬러필터는 스트라이프(stripe) 형태로 배열되는 것을 특징으로 한다.
본 발명의 액정표시장치에 있어서, 상기 다수의 화소 각각에 대응하는 제 1 내지 제 3 컬러필터를 더 포함하고, 상기 제 1 내지 제 3 컬러필터 중 어느 하나는 이웃한 화소열에서 지그재그 형태로 배열되며, 상기 제 1 내지 제 3 컬러필터는 화소행에서 교대로 배열되는 것을 특징으로 한다.
본 발명의 액정표시장치에 있어서, 상기 다수의 화소 각각에 대응하는 제 1 내지 제 3 컬러필터를 더 포함하고, 2*2 매트릭스 형태로 배열되는 화소 구조에 있어서, 상기 제 1 내지 제 3 컬러필터 중 하나는 대각선 방향의 두 화소에 위치하고 상기 제 1 내지 제 3 컬러필터 중 나머지 둘은 나머지 두 화소에 위치하는 것을 특징으로 한다.
다른 관점에서, 본 발명은, 제 1 내지 제 3 게이트 배선과, 상기 제 1 내지 제 3 게이트 배선과 교차하여 3*6 매트릭스 형태로 배열되는 18 화소를 정의하는 제 1 내지 제 7 데이터 배선과, 상기 화소 각각의 박막트랜지스터와, 상기 화소 각각에 대응하는 제 1 내지 제 3 컬러필터와, 상기 화소 각각에 위치하고 그 일 전극이 상기 박막트랜지스터에 연결되는 액정 캐패시터를 포함하고, (2b)번째 화소열의 (2a-1) 번째 화소와 (2a)번째 화소의 박막트랜지스터는 (2a)번째 게이트 배선을 공유하고, (2b+1)번째 화소열의 (2a) 번째 화소와 (2a+1)번째 화소의 박막트랜지스터는 (2a+1)번째 게이트 배선을 공유하며, (2d-1)번째 화소행의 (2c-1)번째 화소와 (2c)번째 화소의 박막트랜지스터는 (2c)번째 데이터 배선을 공유하고, (2d)번째 화소행의 (2c)번째 화소와 (2c+1)번째 화소의 박막트랜지스터는 (2c+1)번째 데이터 배선을 공유하며, 상기 제 1 내지 제 3 컬러필터 중 어느 하나는 이웃한 화소열에서 지그재그 형태로 배열되고, 상기 제 1 내지 제 3 컬러필터는 화소행에서 교대로 배열되는 액정표시장치의 구동 방법에 있어서, 상기 제 2 게이트 배선에 제 1 게이트 신호를 인가하는 단계와; 상기 제 3 및 제 4 데이터 배선에 고계조 데이터 신호를 인가하고, 상기 제 1, 제 2, 제 5, 제 6 및 제 7 데이터 배선에 저계조 데이터 신호를 인가하는 단계와; 상기 제 3 게이트 배선에 제 2 게이트 신호를 인가하는 단계와; 상기 제 2 및 제 5 데이터 배선에 고계조 데이터 신호를 인가하고, 상기 제 1, 제 3, 제 4 및 제 7 데이터 배선에 저계조 데이터 신호를 인가하는 단계를 포함하고, a, b, c, d 각각은 양의 정수인 것을 특징으로 하는 액정표시장치의 구동 방법을 제공한다.
본 발명은 액정표시장치에 게이트-데이터 공유 구조를 사용하여, 박막트랜지스터의 비표시영역을 작게 형성하여 개구율과 투과율을 높게 만드는 효과와 게이트 공유 구조의 화소의 배치를 바꾸어 소비전력를 감소하는 효과가 있다.
도 1은 종래의 프린지 필드 스위칭 모드 액정표시장치에 대한 개략적인 도면이다.
도 2는 종래의 프린지 필드 스위칭 모드 액정표시장치 화소의 등가회로이다.
도 3은 본 발명에 따른 액정표시장치의 등가회로를 개략적으로 도시한 도면이다.
도 4는 본 발명의 제1 실시예에 따른 액정표시장치의 화소 배열을 개략적으로 도시한 도면이다.
도 5는 본 발명의 제2 실시예에 따른 액정표시장치의 화소 배열을 개략적으로 도시한 도면이다.
이하, 위와 같은 문제를 해결할 수 있는 본 발명에 대하여, 도면을 참조하여 자세히 설명한다.
도 3은 본 발명에 따른 액정표시장치의 등가회로를 개략적으로 도시한 도면이다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정표시장치에서는, 제 1 내지 제 3 게이트 배선(GL1, GL2, GL3)과, 제 1 내지 제 3 데이터 배선(DL1, DL2, DL3)이 기판(미도시) 상에 형성되어 있다. 상기 제 1 내지 제 3 게이트 배선(GL1 내지 GL3)과 상기 제 1 내지 제 3 데이터 배선(DL1 내지 DL3)는 서로 교차하여 제 1 내지 제 4 화소(P1, P2, P3, P4)를 정의한다. 상기 제 1 내지 제 4 화소(P1 내지 P4)는 2*2 매트릭스 형태로 배열된다.
상기 제 1 내지 제 4 화소(P1 내지 P4) 각각은 박막트랜지스터(thin film transistor, Tr)와, 스토리지 캐패시터(storage capacitor, Cst)와 액정 캐패시터(liquid crystal capacitor, CLC)를 포함한다. 상기 액정 캐패시터(CLC)는 화소전극(미도시)과 공통전극(Vcom)을 포함하며, 상기 화소전극은 상기 박막트랜지스터(Tr)에 전기적으로 연결된다.
또한, 상기 액정표시장치는 제 1 내지 제 3 컬러필터(미도시)를 포함한다. 상기 제 1 내지 제 3 컬러필터는 각 화소에 대응하며, 예를 들어 적색, 녹색, 청색 컬러필터일 수 있다.
이러한 경우에, 상기 데이터 배선(DL1 내지 DL3)의 방향을 따라 인접한 두 화소는 상기 제 제 1 내지 제 3 게이트 배선(GL1 내지 GL3) 중 어느 하나를 공유한다. 도 3에서, 제 2 및 제 4 화소(P2, P4)가 제 2 게이트 배선(GL2)를 공유하는 것이 보여지고 있다. 즉, 본 발명의 액정표시장치는 게이트 공유(gate-sharing) 구조를 갖는다.
또한, 상기 게이트 배선(GL1 내지 GL3)의 방향을 따라 인접한 두 하소는 상기 제 1 내지 제 3 데이터 배선(DL1 내지 DL3) 중 어느 하나를 공유한다. 도 3에서, 제 1 및 제 2 화소(P1, P2)가 제 2 데이터 배선(DL2)를 공유하는 것이 보여지고 있다.
도 4는 본 발명의 제1 실시예에 따른 액정표시장치의 화소 배열을 개략적으로 도시한 도면이다.
도 4에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치에 있어서, 제 1 내지 제 10 데이터 배선(DL1 내지 DL10)과 제 1 내지 제 5 게이트 배선(GL1 내지 GL5)이 기판(미도시) 상에 형성되어 있다. 상기 제 1 내지 제 10 데이터 배선(DL1 내지 DL10)과 상기 제 1 내지 제 5 게이트 배선(GL1 내지 GL5)은 서로 교차하여 36개의 화소를 정의한다. 그러나, 게이터 배선의 개수, 데이터 배선의 개수, 화소의 개수에 제한이 없음은 물론이다.
또한, 상기 액정표시장치는, 제 1 내지 제 3 컬러필터(미도시)를 포함한다. 예를 들어, 상기 제 1 내지 제 3 컬러필터는 적색, 녹색, 청색 컬러필터일 수 있다. 상기 적색, 녹색 및 청색 컬러필터는 각 화소에 대응된다. 따라서, 적색 화소(R11, R12, R13, R21, R22, R23, R31, R32, R33, R41, R42, R43)와, 적색 화소(G11, G12, G13, G21, G22, G23, G31, G32, G33, G41, G42, G43)와, 청색 화소(B11, B12, B13, B21, B22, B23, B31, B32, B33, B41, B42, B43)가 정의된다.
상기 게이트 배선의 방향을 따라 위치하는 화소행(pixel row)에 있어서, 상기 적색 화소, 상기 녹색 화소 및 상기 청색 화소는 교대로 배열된다. 한편, 상기 데이터 배선의 방향을 따라 위치하는 화소열(pixel column)에 있어서, 상기 적색, 녹색 및 청색 화소 중 어느 하나가 연속적으로 배열된다. 다시 말해, 상기 화소는 스트라이트(stripe) 형태로 배열된다.
상기 액정표시장치에 있어서, 이웃한 화소는 게이트 배선을 공유하고, 이웃한 화소는 데이터 배선을 공유한다. 따라서, 종래 액정표시장치와 비교하여 박막트랜지스터 형성을 위한 공간이 줄어들고 화소의 개구율 및 투과율이 향상된다.
보다 자세히 설명하면, (2b)번째 화소열의 (2a-1)번째 화소와 (2a)번째 화소의 박막트랜지스터(도 3의 Tr)는 (2a)번째 게이트 배선을 공유하고, (2b+1)번째 화소열의 (2a)번째 화소와 (2a+1)번째 화소의 박막트랜지스터(도 3의 Tr)는 (2a+1)번째 게이트 배선을 공유한다. (a, b는 양의 정수)
도 4에서, 두번째 화소열의 첫번째 화소인 녹색 화소(G11)의 박막트랜지스터(Tr)와 두번째 화소열의 두번째 화소인 녹색 화소(G21)의 박막트랜지스터(Tr)는 제 2 게이트 배선(GL2)을 공유한다. 또한, 세번째 화소열의 두번째 화소인 청색 화소(B21)의 박막트랜지스터(Tr)와 세번째 화소열의 세번째 화소인 청색 화소(B31)의 박막트랜지스터(Tr)는 제 3 게이트 배선(GL3)을 공유한다.
한편, (2d-1)번째 화소행의 (2c-1)번째 화소와 (2c)번째 화소의 박막트랜지스터는 (2c)번째 데이터 배선을 공유하고, (2d)번째 화소행의 (2c)번째 화소와 (2c+1)번째 화소의 박막트랜지스터 (2c+1)번째 데이터 배선을 공유한다. (c, d 각각은 양의 정수)
도 4에서, 첫번째 화소행의 첫번째 화소인 적색 화소(R11)의 박막트랜지스터(Tr)와 첫번째 화소행의 두번째 화소인 녹색 화소(G11)의 박막트랜지스터(Tr)는 제 2 데이터 배선(DL2)을 공유한다. 또한, 두번째 화소행의 두번째 화소인 녹색 화소(G21)의 박막트랜지스터(Tr)와 두번째 화소행의 세번째 화소인 청색 화소(B21)의 박막트랜지스터(Tr)는 제 3 데이터 배선(DL3)을 공유한다.
예를 들어, 제 1 화소열과 제 1 화소행의 적색 화소(R11)의 박막트랜지스터(Tr)는 제 1 게이트 배선(GL1)과 제 2 데이터 배선(DL2)에 연결되고, 제 1 화소열과 제 2 화소행의 적색 화소(R21)의 박막트랜지스터(Tr)는 제 3 게이트 배선(GL3)과 제 1 데이터 배선(DL1)에 연결된다.
또한, 제 2 화소열과 제 1 화소행의 녹색 화소(G11)의 박막트랜지스터(Tr)는 제 2 게이트 배선(GL2)과 제 2 데이터 배선(DL2)에 연결되고, 제 2 화소열과 제 2 화소행의 녹색 화소(G21)의 박막트랜지스터(Tr)는 제 2 게이트 배선(GL2)과 제 3 데이터 배선(DL3)에 연결된다.
또한, 제 3 화소열과 제 1 화소행의 청색 화소(B11)의 박막트랜지스터(Tr)는 제 1 게이트 배선(GL1)과 제 4 데이터 배선(DL4)에 연결되고, 제 3 화소열과 제 2 화소행의 청색 화소(B21)의 박막트랜지스터(Tr)는 제 3 게이트 배선(GL3)과 제 3 데이터 배선(DL3)에 연결된다.
전술한 액정표시장치를 이용하여 풀 컬러 영상을 구현하는 경우의 소비 전력은 종래 액정표시장치에서의 소비 전력과 거의 동일하다.
그러나, 어느 하나의 색상의 영상, 예를 들어 적색 영상을 구현하는 경우, 전술한 액정표시장치의 소비 전력이 증가하게 된다.
예를 들어, 도 1에 도시되어 있는 화소 배열을 갖는 종래 액정표시장치에서, 적색 영상을 구현하기 위해서는 모든 게이트 배선(GL1 내지 GL4)에 대하여 제 1, 제 4 및 제 7 데이터 배선(DL1, DL4, DL7)에 고계조 데이터 신호가 인가된다.
그러나, 도 3에 도시되어 있는 화소 배열을 갖는 액정표시장치에서는, 선택되는 게이트 배선에 따라 고계조 데이터 배선이 인가되어야 하는 데이터 배선의 개수가 달라진다.
즉, 제 2 게이트 배선(GL2)에 게이트 신호가 인가되면, 두개의 데이터 배선, 즉 제 4 및 제 5 데이터 배선(DL4, DL5)에 고계조 데이터 신호가 인가됨으로써 두 적색 화소(R12, R22)가 구동된다. 이때, 다른 데이터 배선, 즉 제 1 내지 제 3 및 제 6 내지 제 10 데이터 배선(DL1 내지 DL3, DL6 내지 DL10)에는 저계조 데이터 신호가 인가된다.
한편, 제 3 게이트 배선(GL3)에 게이트 신호가 인가되면, 네개의 데이터 배선, 즉 제 1, 제2, 제7 및 제 8 데이터 배선(DL1, DL2, DL7, DL8)에 고계조 데이터 신호가 인가됨으로써 네개의 적색 화소(R21, R23, R31, R33)가 구동된다. 이때, 다른 데이터 배선, 즉 제 3 내지 제 6, 제 9 및 제10 데이터 배선(DL3 내지 DL6, DL9 및 DL10)에는 저계조 데이터 신호가 인가된다.
전술한 바와 같이, 제 2 게이트 배선(GL2)이 선택된 경우에는 두개의 데이터 배선에 고계조 데이터 신호가 인가되고, 제 3 게이트 배선(GL3)이 선택된 경우에는 네개의 데이터 배선에 고계조 신호가 인가된다. 즉, 도 3의 액정표시장치에서, 선택되는 게이트 배선에 따라 고계조 신호가 인가되어야 하는 데이터 배선의 개수가 달라진다.
따라서, 데이터 구동 회로(미도시)의 출력 회로를 증폭하기 위한 증폭기(amplifier, 미도시)에서 출력신호를 계속해서 변경하여야 하므로, 소비 전력이 증가하는 문제가 발생한다.
이와 같이 본 발명의 제1 실시예에 따른 액정표시장치에서는 박막트랜지스터가 게이트 배선과 데이터 배선을 공유하기 때문에, 종래 액정표시장치보다 개구율과 투과율이 증가한다.
하지만, 전술한 바와 같이, 선택되는 게이트 배선에 따라 고계조 신호가 인가되어야 하는 데이터 배선의 개수가 달라지기 때문에, 소비 전력에서 단점을 갖게 된다.
도 5는 본 발명의 제2 실시예에 따른 액정표시장치의 화소 배열을 개략적으로 도시한 도면이다. 전술한 문제점을 도 5에 도시된 화소 배열을 갖는 액정표시장치에 의해 해결될 수 있다.
도 5에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 액정표시장치에 있어서, 제 1 내지 제 10 데이터 배선(DL1 내지 DL10)과 제 1 내지 제 5 게이트 배선(GL1 내지 GL5)이 기판(미도시) 상에 형성되어 있다. 상기 제 1 내지 제 10 데이터 배선(DL1 내지 DL10)과 상기 제 1 내지 제 5 게이트 배선(GL1 내지 GL5)은 서로 교차하여 36개의 화소를 정의한다. 그러나, 게이터 배선의 개수, 데이터 배선의 개수, 화소의 개수에 제한이 없음은 물론이다.
또한, 상기 액정표시장치는, 제 1 내지 제 3 컬러필터(미도시)를 포함한다. 예를 들어, 상기 제 1 내지 제 3 컬러필터는 적색, 녹색, 청색 컬러필터일 수 있다. 상기 적색, 녹색 및 청색 컬러필터는 각 화소에 대응된다. 따라서, 적색 화소(R11, R12, R13, R21, R22, R23, R31, R32, R33, R41, R42, R43)와, 적색 화소(G11, G12, G13, G21, G22, G23, G31, G32, G33, G41, G42, G43)와, 청색 화소(B11, B12, B13, B21, B22, B23, B31, B32, B33, B41, B42, B43)가 정의된다.
상기 게이트 배선의 방향을 따라 위치하는 화소행(pixel row)에 있어서, 상기 적색 화소, 상기 녹색 화소 및 상기 청색 화소는 교대로 배열된다. 한편, 상기 데이터 배선의 방향을 따라 위치하는 화소열(pixel column)에 있어서, 서로 다른 두 화소가 교대로 배열된다.
예를 들어, 제 1 화소열에 있어서, 적색 화소(R11, R31)가 제 1 화소행과 제 3 화소행에 배열되고, 청색 화소(B21, B41)이 제 2 화소행과 제 4 화소행에 배열된다. 즉, 제 1 화소열에서 적색 화소(R11, R31)와 청색 화소(B21, B41)가 교대로 배열된다. 또한, 제 2 화소열에 있어서 녹색 화소(G11, G31)와 적색 화소(R21, R41)가 교대로 배열되며, 제 3 화소열에 있어서 청색 화소(B11, B31)와 녹색 화소(G21, G41)가 교대로 배열된다.
다시 말해, 인접한 두 화소열에 있어서, 적색, 녹색 및 청색 화소 중 어느 하나가 지그재그 형태로 배열되고, 적색, 녹색 및 청색 화소 중 나머지 둘이 지그재그 형태를 이루며 배열되고 있다.
본 발명의 액정표시장치에서, 이웃한 화소는 게이트 배선을 공유하고, 이웃한 화소는 데이터 배선을 공유한다. 따라서, 종래 액정표시장치와 비교하여 박막트랜지스터 형성을 위한 공간이 줄어들고 화소의 개구율 및 투과율이 향상된다.
보다 자세히 설명하면, (2b)번째 화소열의 (2a-1)번째 화소와 (2a)번째 화소의 박막트랜지스터(도 3의 Tr)는 (2a)번째 게이트 배선을 공유하고, (2b+1)번째 화소열의 (2a)번째 화소와 (2a+1)번째 화소의 박막트랜지스터(도 3의 Tr)는 (2a+1)번째 게이트 배선을 공유한다. (a, b는 양의 정수)
도 5에서, 두번째 화소열의 첫번째 화소인 녹색 화소(G11)의 박막트랜지스터(Tr)와 두번째 화소열의 두번째 화소인 적색 화소(R21)의 박막트랜지스터(Tr)는 제 2 게이트 배선(GL2)을 공유한다. 또한, 세번째 화소열의 두번째 화소인 녹색 화소(G21)의 박막트랜지스터(Tr)와 세번째 화소열의 세번째 화소인 청색 화소(B31)의 박막트랜지스터(Tr)는 제 3 게이트 배선(GL3)을 공유한다.
한편, (2d-1)번째 화소행의 (2c-1)번째 화소와 (2c)번째 화소의 박막트랜지스터는 (2c)번째 데이터 배선을 공유하고, (2d)번째 화소행의 (2c)번째 화소와 (2c+1)번째 화소의 박막트랜지스터 (2c+1)번째 데이터 배선을 공유한다. (c, d 각각은 양의 정수)
도 5에서, 첫번째 화소행의 첫번째 화소인 적색 화소(R11)의 박막트랜지스터(Tr)와 첫번째 화소행의 두번째 화소인 녹색 화소(G11)의 박막트랜지스터(Tr)는 제 2 데이터 배선(DL2)을 공유한다. 또한, 두번째 화소행의 두번째 화소인 적색 화소(R21)의 박막트랜지스터(Tr)와 두번째 화소행의 세번째 화소인 녹색 화소(G21)의 박막트랜지스터(Tr)는 제 3 데이터 배선(DL3)을 공유한다.
예를 들어, 제 1 화소열과 제 1 화소행의 적색 화소(R11)의 박막트랜지스터(Tr)는 제 1 게이트 배선(GL1)과 제 2 데이터 배선(DL2)에 연결되고, 제 2 화소열과 제 2 화소행의 적색 화소(R21)의 박막트랜지스터(Tr)는 제 2 게이트 배선(GL2)과 제 3 데이터 배선(DL3)에 연결된다.
또한, 제 2 화소열과 제 1 화소행의 녹색 화소(G11)의 박막트랜지스터(Tr)는 제 2 게이트 배선(GL2)과 제 2 데이터 배선(DL2)에 연결되고, 제 3 화소열과 제 2 화소행의 녹색 화소(G21)의 박막트랜지스터(Tr)는 제 3 게이트 배선(GL3)과 제 3 데이터 배선(DL3)에 연결된다.
또한, 제 3 화소열과 제 1 화소행의 청색 화소(B11)의 박막트랜지스터(Tr)는 제 1 게이트 배선(GL1)과 제 4 데이터 배선(DL4)에 연결되고, 제 1 화소열과 제 2 화소행의 청색 화소(B21)의 박막트랜지스터(Tr)는 제 3 게이트 배선(GL3)과 제 1 데이터 배선(DL1)에 연결된다.
전술한 화소 배열을 갖는 액정표시장치에서, 고계조 데이터 신호가 인가되어야 하는 데이터 배선의 개수는 일정하기 때문에, 소비 전력의 증가는 발생하지 않는다.
예를 들어, 제 2 게이트 배선(GL2)에 게이트 신호가 인가되면, 세개의 데이터 배선, 즉 제 3, 제 5 및 제 9 데이터 배선(DL3, DL4, DL9)에 고계조 데이터 신호가 인가됨으로써 세개의 적색 화소(R21, R12, R23)가 구동된다. 이때, 다른 데이터 배선, 즉 제 1, 제 2, 제 5 및 제 8, 및 제 10 데이터 배선(DL1, DL2, DL5 내지 DL8, DL10)에는 저계조 데이터 신호가 인가된다.
한편, 제 3 게이트 배선(GL3)에 게이트 신호가 인가된 경우에도, 세개의 데이터 배선, 즉 제 2, 제 5 및 제 8 데이터 배선(DL2, DL5, DL8)에 고계조 데이터 신호가 인가됨으로써 세개의 적색 화소(R31, R22, R33)가 구동된다. 이때, 다른 데이터 배선, 즉 제 1, 제 3, 제 4, 제 6, 제 7, 제 9 및 제10 데이터 배선(DL1, DL3, DL4, DL6, DL7, DL9, DL10)에는 저계조 데이터 신호가 인가된다.
전술한 화소 배열을 갖는 액정표시장치의 구동 방법을 도 5의 화소 그룹(PG)을 예로 설명한다.
네개의 게이트 배선(GL1 내지 GL4)와 일곱개의 데이터 배선(DL1 내지 DL7)이 교차하여 3*6으로 배열되는 18개의 화소를 형성한다. 3*6으로 배열되는 18개의 화소가 상기 화소 그룹(PG)을 형성한다.
상기 화소 그룹(PG)에 있어서, 제 2 게이트 배선(GL2)에 게이트 신호가 인가되면, 제 3 및 제 4 데이터 배선(DL3, DL4)에 고계조 데이터 신호가 인가되어 두개의 적색 화소(R21, R12)가 구동된다. 이때, 제 1, 제 2 및 제 5 내지 제 7 데이터 배선(DL1, DL2, DL5 내지 DL7)에는 저계조 데이터 신호가 인가된다. 또한, 제 3 게이트 배선(GL3)에 게이트 신호가 인가되면, 제 2 및 제 5 데이터 배선(DL2, DL5)에 고계조 데이터 신호가 인가되어 두개의 적색 화소(R31, R22)가 구동된다. 이때, 제 1, 제 3, 제 4, 제 6 및 제 7 데이터 배선(DL1, DL3, DL4, DL6, DL7)에는 저계조 데이터 신호가 인가된다.
전술한 바와 같이, 상기 제 2 게이트 배선(GL2)가 선택된 경우와 상기 제 3 게이트 배선(GL3)가 선택된 경우 모두에서, 고계조 데이터 신호가 두개의 데이터 배선에 인가된다. 즉, 도 5의 액정표시장치에서, 고계조 신호가 인가되는 데이터 배선의 개수는 동일하다.
따라서, 데이터 구동 회로(미도시)의 출력 회로를 증폭하기 위한 증폭기(amplifier, 미도시)에서 출력신호를 계속해서 변경해야 하기 때문에 발생되는 수비 전력 증가의 문제는 발생하지 않는다.
결과적으로, 본 발명의 제 2 실시예에 따른 액정표시장치는 소비 전력의 증가 없이 개구율과 투과율에서 장점을 갖는다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
DL1 내지 DL10 : 데이터 배선 GL1 내지 GL5 : 게이트 배선
R11 내지 R43 : 적색 화소 G11 내지 G43 : 녹색 화소
B11 내지 B43 : 청색 화소

Claims (6)

  1. 기판 상에 제 1 방향으로 연장되는 다수의 게이트 배선과;
    제 2 방향으로 연장되어 상기 다수의 게이트 배선과 교차함으로써 다수의 화소를 정의하는 다수의 데이터 배선과;
    상기 다수의 화소 각각에 위치하는 박막트랜지스터와;
    상기 다수의 화소 각각에 위치하고 그 일 전극이 상기 박막트랜지스터에 연결되는 액정 캐패시터를 포함하고,
    (2b)번째 화소열의 (2a-1) 번째 화소와 (2a)번째 화소의 박막트랜지스터는 (2a)번째 게이트 배선을 공유하고, (2b+1)번째 화소열의 (2a) 번째 화소와 (2a+1)번째 화소의 박막트랜지스터는 (2a+1)번째 게이트 배선을 공유하며, a, b 각각은 양의 정수인 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    (2d-1)번째 화소행의 (2c-1)번째 화소와 (2c)번째 화소의 박막트랜지스터는 (2c)번째 데이터 배선을 공유하고, (2d)번째 화소행의 (2c)번째 화소와 (2c+1)번째 화소의 박막트랜지스터는 (2c+1)번째 데이터 배선을 공유하며, c, d 각각은 양의 정수인 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 다수의 화소 각각에 대응하는 제 1 내지 제 3 컬러필터를 더 포함하고, 상기 제 1 내지 제 3 컬러필터는 스트라이프(stripe) 형태로 배열되는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 다수의 화소 각각에 대응하는 제 1 내지 제 3 컬러필터를 더 포함하고, 상기 제 1 내지 제 3 컬러필터 중 어느 하나는 이웃한 화소열에서 지그재그 형태로 배열되며, 상기 제 1 내지 제 3 컬러필터는 화소행에서 교대로 배열되는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 다수의 화소 각각에 대응하는 제 1 내지 제 3 컬러필터를 더 포함하고, 2*2 매트릭스 형태로 배열되는 화소 구조에 있어서, 상기 제 1 내지 제 3 컬러필터 중 하나는 대각선 방향의 두 화소에 위치하고 상기 제 1 내지 제 3 컬러필터 중 나머지 둘은 나머지 두 화소에 위치하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 내지 제 3 게이트 배선과, 상기 제 1 내지 제 3 게이트 배선과 교차하여 3*6 매트릭스 형태로 배열되는 18 화소를 정의하는 제 1 내지 제 7 데이터 배선과, 상기 화소 각각의 박막트랜지스터와, 상기 화소 각각에 대응하는 제 1 내지 제 3 컬러필터와, 상기 화소 각각에 위치하고 그 일 전극이 상기 박막트랜지스터에 연결되는 액정 캐패시터를 포함하고, (2b)번째 화소열의 (2a-1) 번째 화소와 (2a)번째 화소의 박막트랜지스터는 (2a)번째 게이트 배선을 공유하고, (2b+1)번째 화소열의 (2a) 번째 화소와 (2a+1)번째 화소의 박막트랜지스터는 (2a+1)번째 게이트 배선을 공유하며, (2d-1)번째 화소행의 (2c-1)번째 화소와 (2c)번째 화소의 박막트랜지스터는 (2c)번째 데이터 배선을 공유하고, (2d)번째 화소행의 (2c)번째 화소와 (2c+1)번째 화소의 박막트랜지스터는 (2c+1)번째 데이터 배선을 공유하며, 상기 제 1 내지 제 3 컬러필터 중 어느 하나는 이웃한 화소열에서 지그재그 형태로 배열되고, 상기 제 1 내지 제 3 컬러필터는 화소행에서 교대로 배열되는 액정표시장치의 구동 방법에 있어서,
    상기 제 2 게이트 배선에 제 1 게이트 신호를 인가하는 단계와;
    상기 제 3 및 제 4 데이터 배선에 고계조 데이터 신호를 인가하고, 상기 제 1, 제 2, 제 5, 제 6 및 제 7 데이터 배선에 저계조 데이터 신호를 인가하는 단계와;
    상기 제 3 게이트 배선에 제 2 게이트 신호를 인가하는 단계와;
    상기 제 2 및 제 5 데이터 배선에 고계조 데이터 신호를 인가하고, 상기 제 1, 제 3, 제 4 및 제 7 데이터 배선에 저계조 데이터 신호를 인가하는 단계를 포함하고,
    a, b, c, d 각각은 양의 정수인 것을 특징으로 하는 액정표시장치의 구동 방법.
KR1020140006649A 2013-01-25 2014-01-20 액정표시장치 및 그 구동 방법 KR102093632B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130008571 2013-01-25
KR20130008571 2013-01-25

Publications (2)

Publication Number Publication Date
KR20140097005A true KR20140097005A (ko) 2014-08-06
KR102093632B1 KR102093632B1 (ko) 2020-03-27

Family

ID=51222439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140006649A KR102093632B1 (ko) 2013-01-25 2014-01-20 액정표시장치 및 그 구동 방법

Country Status (3)

Country Link
US (1) US9472148B2 (ko)
KR (1) KR102093632B1 (ko)
CN (1) CN103969900B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103926735A (zh) * 2013-06-28 2014-07-16 上海天马微电子有限公司 一种彩膜基板及其制作方法、显示面板及装置
KR101628012B1 (ko) 2014-08-07 2016-06-09 엘지디스플레이 주식회사 액정 표시장치와 이의 화소 검사 방법
CN104238174A (zh) * 2014-09-17 2014-12-24 深圳市华星光电技术有限公司 像素阵列、显示面板及显示装置
KR102342685B1 (ko) * 2015-03-05 2021-12-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP2016184098A (ja) * 2015-03-26 2016-10-20 株式会社ジャパンディスプレイ 表示装置
US9761171B2 (en) * 2015-08-20 2017-09-12 Chunghwa Picture Tubes, Ltd. Pixel array of active matrix organic lighting emitting diode display, method of driving the same, and method of driving dual pixel of active matrix organic lighting emitting diode display
KR102481378B1 (ko) * 2015-12-10 2022-12-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 표시 장치
KR102534079B1 (ko) * 2016-06-07 2023-05-19 삼성디스플레이 주식회사 표시 장치
KR102526355B1 (ko) 2016-09-22 2023-05-02 엘지디스플레이 주식회사 유기 발광 표시 장치
CN106681074B (zh) * 2017-02-24 2019-10-25 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板
CN109507838A (zh) * 2018-12-25 2019-03-22 惠科股份有限公司 一种显示面板及显示装置
CN113552752B (zh) * 2021-07-13 2022-09-09 深圳市华星光电半导体显示技术有限公司 液晶显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246404A1 (en) * 2003-06-06 2004-12-09 Elliott Candice Hellen Brown Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
US20060208981A1 (en) * 2003-08-29 2006-09-21 Soo-Guy Rho Liquid crystal display and driving method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040020317A (ko) * 2002-08-30 2004-03-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20060003968A (ko) * 2004-07-05 2006-01-12 삼성전자주식회사 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법
KR101232044B1 (ko) * 2005-02-24 2013-02-12 삼성디스플레이 주식회사 어레이 기판, 이의 제조방법 및 이를 구비한 표시 패널
US7936407B2 (en) 2005-02-24 2011-05-03 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same
US20110164076A1 (en) * 2010-01-06 2011-07-07 Sang Tae Lee Cost-effective display methods and apparatuses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246404A1 (en) * 2003-06-06 2004-12-09 Elliott Candice Hellen Brown Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
US20060208981A1 (en) * 2003-08-29 2006-09-21 Soo-Guy Rho Liquid crystal display and driving method thereof

Also Published As

Publication number Publication date
US9472148B2 (en) 2016-10-18
CN103969900A (zh) 2014-08-06
CN103969900B (zh) 2017-07-21
KR102093632B1 (ko) 2020-03-27
US20140210868A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
KR102093632B1 (ko) 액정표시장치 및 그 구동 방법
US9858870B2 (en) Pixel unit, pixel array and liquid crystal display panel
US10338445B2 (en) Pixel driving structure and liquid crystal display panel
KR101171176B1 (ko) 박막 트랜지스터 표시판 및 표시 장치
US9536906B2 (en) Pixel structure, liquid crystal display array substrate and liquid crystal display panel
KR100689311B1 (ko) 액정표시장치 및 그 구동방법
KR100546258B1 (ko) 수평 전계 인가형 액정 표시 패널
JP5480970B2 (ja) 表示パネル及び表示装置
US9589515B2 (en) Display panel and display device
US9019186B2 (en) Liquid crystal display device
EP3677960B1 (en) Display substrate, display panel, and display device
JP2007183609A (ja) 液晶表示装置及びその駆動方法
CN106814505B (zh) 液晶显示装置
US20150002553A1 (en) Pixel array
KR20160047653A (ko) 표시 장치
US20130088681A1 (en) Display panel and display device
KR20090013102A (ko) 액정 표시 장치
US9558697B2 (en) Display device driving sub-pixels of a plurality of colors
KR20130071928A (ko) 프린지 필드형 액정표시장치
CN110531558B (zh) 阵列基板、液晶显示面板及显示装置
WO2018128142A1 (ja) 液晶表示装置およびその駆動方法
US11256150B2 (en) Array substrate, method of manufacturing the same and display device
US20210124221A1 (en) Light source device for display device and liquid crystal display device
EP3816719B1 (en) Array substrate and display panel
KR20040021893A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right