KR20140095062A - 균질한 다중 밴드 갭 디바이스 - Google Patents

균질한 다중 밴드 갭 디바이스 Download PDF

Info

Publication number
KR20140095062A
KR20140095062A KR1020147013420A KR20147013420A KR20140095062A KR 20140095062 A KR20140095062 A KR 20140095062A KR 1020147013420 A KR1020147013420 A KR 1020147013420A KR 20147013420 A KR20147013420 A KR 20147013420A KR 20140095062 A KR20140095062 A KR 20140095062A
Authority
KR
South Korea
Prior art keywords
nano
band gap
nanoribbons
lead
lamination
Prior art date
Application number
KR1020147013420A
Other languages
English (en)
Inventor
펭 리우
루지 순
예 창
Original Assignee
유니버시티 오브 유타 리서치 파운데이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버시티 오브 유타 리서치 파운데이션 filed Critical 유니버시티 오브 유타 리서치 파운데이션
Publication of KR20140095062A publication Critical patent/KR20140095062A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/032Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/07Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the Schottky type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/1013Devices sensitive to infrared, visible or ultraviolet radiation devices sensitive to two or more wavelengths, e.g. multi-spectrum radiation detection devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0041Devices characterised by their operation characterised by field-effect operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Abstract

(A) 표면을 가진 기판 및 (B) 표면의 일부 상에 중첩된 나노홀 초격자(110)를 포함하는 전기 디바이스가 제공된다. 나노홀 초격자는 홀들의 어레이가 내부에 규정되는 복수의 시트를 포함한다. 홀들의 어레이는 밴드 갭 또는 밴드 갭 영역을 특징으로 한다. 복수의 시트는 제1 에지 및 제2 에지를 형성한다. 제1 도전성 재료를 포함하는 제1 리드(106)는 제1 에지와 제1 접합부를 형성한다. 제2 도전성 재료를 포함하는 제2 리드(108)는 제2 에지와 제2 접합부를 형성한다. 제1 접합부는 캐리어에 관하여 쇼트키 장벽이다. 몇몇 경우에, 금속 보호 코팅은 제1 리드의 표면의 전부 혹은 일부를 피복한다. 몇몇 경우에, 제1 리드는 티타늄을 포함하고, 제2 리드는 팔라듐을 포함하며, 금속 보호 코팅은 금을 포함한다.

Description

균질한 다중 밴드 갭 디바이스{HOMOGENEOUS MULTIPLE BAND GAP DEVICES}
1. 관련된 출원에 대한 교차 참조
본 출원은 미국 특허 출원 제61/615,130호(발명의 명칭: "Homogeneous Band Gap Devices Having A Lead With a Metal Protective Coating", 출원일: 2012년 3월 23일)에 대한 우선권을 주장하며, 이 기초 출원은 참조로 본 명세서에 포함된다. 본 출원은 또한 미국 특허 출원 제61/615,137호(발명의 명칭: "Homogeneous Multiple Band Gap Devices", 출원일: 2012년 3월 23일)에 대한 우선권을 주장하며, 이 기초 출원은 참조로 본 명세서에 포함된다. 본 출원은 또한 미국 특허 출원 제61/549,814호(발명의 명칭: "Graphene Nanohole Superlattice-based Photovoltaic Cells", 출원일: 2011년 10월 21일)에 대한 우선권을 주장하며, 이 기초 출원은 참조로 본 명세서에 포함된다.
2. 발명의 기술분야
본 발명은, 넓은 파장 스펙트럼에 걸쳐서, 광자 에너지를 전압 또는 전류로 전환하기 위한, 또는 전류를 광자 에너지로 전환하기 위한 밴드 갭 디바이스에 관한 것으로, 특히 나노홀 초격자(nanohole superlattice)를 포함하는 다중 밴드 갭 디바이스에 관한 것이다.
3. 발명의 배경 기술
광전 디바이스 효율은 외인성과 내인성의 양쪽 모두의 많은 인자에 좌우된다. 2가지 부류 중에서, 내인성 인자는 광전 디바이스가 달성할 수 있는 최대 효율에 대한 제한을 설정한다. 우세한 내인성 인자로는 (i) 광자의 흡수의 결여, (ii) 여기자 완화 및 (iii) 방사 재결합으로 인한 소실들을 포함한다. 제1 소실은 반도체의 에너지 밴드 갭보다 낮은 에너지를 지니는 광자를 흡수하는 반도체의 고장에 기인한다. 제2 소실은 반도체의 에너지 밴드 갭보다 큰 에너지를 지니는 광자가 전자와 정공(홀)을 생성하되 이들이 즉시 소실되어 반도체의 에너지 밴드 갭을 초과하여 거의 모든 에너지를 가열할 때 일어난다. 제3 소실은 광을 발생하는 전자-정공 쌍의 재결합에 기인된다.
이들 내인성 소실을 저감시키는 것이, 광전 디바이스 개발, 특히 광범위한 파장에 걸쳐서 이용되는 특정 디바이스에서의 목표이다. 예를 들어, 태양 방사선(solar radiation)은 100㎚ 내지 14㎛ 범위이며, 가시광은 400㎚ 내지 700㎚ 범위이다. 모든 외인성 소실이 제거된 것으로 가정하면, 최대 효율은 약 1.35 eV의 최적 밴드를 지니는 단일 반도체 재료로 만들어진 이상적인 태양 전지에 대해서 약 31퍼센트이다(문헌[Journal of Applied Physics 51, 4494 (1980)] 참조). 즉, 69퍼센트의 태양 에너지는 내인성 소실로 인해 계발되지 못한다.
디바이스 효율을 개선시키는 하나의 전략은 다중 밴드 갭을 지니는 재료를 구비한 다중접합 광전 디바이스를 이용하는 것이다. 몇몇 기존의 다중접합 광기전력 디바이스는 III 내지 V족 반도체로 구축된다(문헌[Energy and Environmental Science, 2, 174-192 (2009)] 참조). 다중접합 광기전력 디바이스의 전형적인 구조는 다층식으로 적층된 상이한 반도체 재료로 만들어진 다수의 n-p(또는 p-n) 접합부를 포함한다. 각 접합부는 그 아래의 접합부보다 높은 에너지 밴드 갭을 지니며; 적층된 접합부들 사이에 인터페이스가 배치된다. 도 1은 직렬-접속된 모놀리식-성장된, GaInP/GaInAs/Ge 적층부의 일반화된 3-접합 구조를 도시하고 있다(미국 특허 제6,660,928호(M. O. Patton) 참조).
예컨대 도 1에 도시된 3-접합 광기전력 디바이스 등과 같은 다중 밴드 갭 디바이스를 제작하기 위하여 수개의 쟁점이 해소될 필요가 있다. 첫번째로, 상이한 층들용의 반도체 재료는 전형적으로 기판 상에 에피택셜 성장되고 p-n 혹은 n-p 접합부를 형성하기 위하여 정합된 격자 정수를 지닐 필요가 있다. 두번째로, 개선된 효율을 가능하게 하기 위하여, 두 n-p(또는 p-n) 접합 층 사이의 인터페이스는 전형적으로 생성된 전류를 하나의 접합부에서 다른 접합부로 흐르게 할 수 있도록 낮은 저항을 지닐 필요가 있다. 따라서, 모놀리식 구조에 있어서, 저저항성 터널 접합부가 전류 흐름의 봉쇄를 최소화하는데 이용되어 왔다. 세번째로, 각 층에서 발생된 전류 밀도는 전형적으로 최저 광생성 전류 밀도가 다중접합 디바이스를 통해 흐르는 전류를 제한하도록 대체로 동일하게 할 필요가 있다.
이러한 요건은 반도체 재료 및 다중접합 디바이스의 제조에서 기술적 도전을 부과한다. 목적으로 하는 밴드 갭을 지니는 동시에 정합된 격자 상수 등과 같은 다른 설계 목표를 충족시키는 3종의 상이한 반도체 재료를 구성하는 것은 곤란하다. 예를 들어, GaInP/GaAs/Ge계 내의 3개의 접합부는 각각 1.8, 1.4 및 0.67 eV의 각각의 밴드 갭으로 제한된다(문헌[Energy and Environmental Science 2, 174-192 (2009)] 참조). 이것은 밴드 갭의 비상적인 조합을 초래하며, 따라서 디바이스 효율을 낮춘다.
밴드 갭을 조절하고 전류의 밸런스를 이룸으로써 반도체 재료의 조성을 변화시키려는 노력이 행해져 왔다. 그 예는, (i) 1.89, 1.42 및 0.92 eV의 각각의 밴드 갭을 지니는 Ga0.52In0.48 P, GaAs 및 Si0.17Ge 0.83 디바이스, (ii) 1.94, 1.51 및 1.12 eV의 각각의 밴드 갭을 지니는 Ga0.55In0.45 P, GaP0.07As0.93 및 Si 디바이스, (iii) 1.89, 1.42 및 1.12 eV의 각각의 밴드 갭을 지니는 Ga0.52 In0.48P, GaAs 및 Si 디바이스 및 (iv) 1.89, 1.50 및 1.12 eV의 각각의 밴드 갭을 지니는 Ga0.52 In0.48P, Gax In1-xPyAs1-y 및 Si 디바이스를 포함하는 수개의 3-접합 셀을 개시하고 있는 미국 특허 제6,340,788호(R. R. King 등)에서 찾을 수 있다.
한편, 효율을 개선하기 위하여 더 많은 p-n(또는 n-p) 층을 이용하려는 노력이 행해져 왔다. 예를 들어, 미국 특허 제6,340,788호 등은 다수의 4-접합 태양 전지를 개시하고 있는 한편 미국 특허 제6,316,715호(King 등)는 3, 4 혹은 5-접합을 지니는 태양 전지를 개시하고 있다.
반도체 재료의 조성의 변경은 디바이스 효율을 개선시킬 수 있지만, 최대 효율은 이러한 디바이스를 구축함에 있어서 실제적인 장애이기 때문에 오늘날까지 달성되고 있지 못하다. 이러한 장애는, 다층식의 다수층의 혼화성 갭으로 인해 목적으로 하는 조성의 에피택셜 성장을 용이하게 하는 한편 다중접합 적층부 내 각 접합부에서 발생되는 전류량의 밸런스를 이루게 할 요구 및 층간 격자 정합 규제를 충족시키는 것을 포함한다. 즉, 조성물 조율, 격자 상수 정합 및 전류 밸런싱은 다중접합 제조 공정을 복잡하게 하고, 이러한 디바이스의 제조비용을 증가시킨다.
상기 배경기술을 고려하여, 개선된 효율 혹은 기타 개선된 특성을 지니고/지니거나 제조하기 더욱 용이한 개선된 디바이스에 대한 당업계의 요구가 있다.
4. 발명의 개요
본 발명은 개선된 효율 또는 기타 개선된 특성을 제조하고/하거나 지니기 더욱 용이하게 하는 개선된 디바이스를 제공한다.
기판 상에 배열된 디바이스. 본 발명의 일 양상은 표면을 가진 기판을 포함하는 전기 디바이스(electrical device)를 제공한다. 제1 나노홀 초격자는 표면의 제1 부분 상에 중첩된다. 제1 나노홀 초격자는 내부에 홀들의 제1 어레이(first array of holes)를 규정하는 제1의 복수의 시트(first plurality of sheets)를 포함한다. 홀들의 제1 어레이는 제1 밴드 갭 또는 제1 밴드 갭 영역을 특징으로 한다. 제1의 복수의 시트는 제1 에지 및 제2 에지를 형성한다. 제1 도전성 재료를 포함하는 제1 리드는 제1 에지와 제1 접합부를 형성한다. 제2 도전성 재료를 포함하는 제2 리드는 제2 에지와 제2 접합부를 형성한다. 선택적으로, 전기 디바이스는 제1 리드의 표면의 일부 또는 전부를 피복하는 제1 금속 보호 코팅을 더 포함한다. 제1 접합부는 캐리어(carrier)에 관하여 제1 쇼트키 장벽이다.
몇몇 실시형태에 있어서, 전기 디바이스는 표면의 제2 부분 상에 중첩된 제2 나노홀 초격자를 더 포함한다. 제2 나노홀 초격자는 내부에 홀들의 제2 어레이를 규정하는 제2의 복수의 시트를 포함한다. 제2의 복수의 시트 내 홀들의 제2 어레이는 제2 밴드 갭 또는 제2 밴드 갭 영역을 특징으로 한다. 제2의 복수의 시트는 제3 에지 및 제4 에지를 형성한다. 제3 도전성 재료를 포함하는 제3 리드는 제3 에지와 제3 접합부를 형성한다. 제4 도전성 재료를 포함하는 제4 리드는 제4 에지와 제4 접합부를 형성한다. 제3 접합부는 캐리어에 관하여 제2 쇼트키 장벽이다.
몇몇 실시형태에 있어서, 전기 디바이스는 표면의 제3 부분 상에 중첩된 제3 나노홀 초격자를 더 포함한다. 제3 나노홀 초격자는 내부에 홀들의 제3 어레이를 규정하는 제3의 복수의 시트를 포함한다. 제3의 복수의 시트 내 홀들의 제3 어레이는 제3 밴드 갭 또는 제3 밴드 갭 영역을 특징으로 한다. 제3의 복수의 시트는 제5 에지 및 제6 에지를 형성한다. 제5 도전성 재료를 포함하는 제5 리드는 제3 에지와 제5 접합부를 형성한다. 제6 도전성 재료를 포함하는 제6 리드는 제6 에지와 제6 접합부를 형성한다. 제5 접합부는 캐리어에 관하여 제3 쇼트키 장벽이다.
몇몇 실시형태에 있어서, 상기 디바이스는 제1 나노홀 초격자 위에 놓인 제1의 광학적으로 투명한 절연체와, 해당 제1의 광학적으로 투명한 절연체 상에 중첩된 제2 나노홀 초격자를 더 포함한다. 제2 나노홀 초격자는 홀들의 제2 어레이를 내부에 규정하는 제2의 복수의 시트를 포함한다. 홀들의 제2 어레이는 제2의 복수의 시트 내에 제2 밴드 갭 또는 제2 밴드 갭 영역을 생성하고, 제2의 복수의 시트는 제3 에지 및 제4 에지를 형성한다. 이러한 실시형태에 있어서, 제1 리드는 제3 에지와 제3 접합부를 형성하고, 제2 리드는 제4 에지와 제4 접합부를 형성하며, 제3 접합부는 캐리어에 관하여 제2 쇼트키 장벽이다. 몇몇 실시형태에 있어서, 전기 디바이스는 제2 나노홀 초격자 및 제3 나노홀 초격자 위에 놓인 제2의 광학적으로 투명한 절연체를 더 포함한다.
몇몇 실시형태에 있어서, 전기 디바이스는 제1 나노홀 초격자 및 제2 나노홀 초격자와 광 통신하는 광 스플리터(optical splitter)를 더 포함한다. 광 스플리터는 입사광을 제1 파장 대역 및 제2 파장 대역으로 분할한다. 제1 파장 대역은 제2 파장 대역 내가 아니라 제1 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 한다. 광 스플리터는 제1 광 파장 대역을 제1 나노홀 초격자로, 그리고 제2 파장 대역을 제2 나노홀 초격자로 지향시킨다(direct).
몇몇 실시형태에 있어서, 전기 디바이스는 제1 나노홀 초격자 및 제2 나노홀 초격자와 광 통신하는 광 스플리터를 더 포함한다. 광 스플리터는 입사광을 제1 파장 대역, 제2 파장 대역 및 제3 파장 대역으로 분할시킨다. 제1 파장 대역은 제2 파장 대역 또는 제3 파장 대역 내가 아니라 제1 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 한다. 제2 파장 대역은 제1 파장 대역 혹은 제3 파장 대역 내가 아니라 제2 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 한다. 제3 파장 대역은 제1 파장 대역 또는 제2 파장 대역 내가 아니라 제3 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 한다. 광 스플리터는 제1 광 파장 대역을 제1 나노홀 초격자로, 제2 파장 대역을 제2 나노홀 초격자로, 그리고 제3 파장 대역을 제3 나노홀 초격자로 지향시킨다.
적층된 디바이스. 일 양상에 있어서, 본 발명은 표면을 가진 기판을 포함하는 전기 디바이스를 제공한다. 제1 나노홀 초격자는 표면의 제1 부분 상에 중첩된다. 제1 나노홀 초격자는 내부에 홀들의 제1 어레이를 규정하는 제1의 복수의 시트를 포함한다. 홀들의 제1 어레이는 제1의 복수의 시트 내에 제1 밴드 갭 또는 제1 밴드 갭 영역을 생성한다. 제1의 복수의 시트는 제1 에지 및 제2 에지를 형성한다. 제1 도전성 재료를 포함하는 제1 리드는 제1 에지와 제1 접합부를 형성한다. 제2 도전성 재료를 포함하는 제2 리드는 제2 에지와 제2 접합부를 형성한다. 제1 접합부는 캐리어에 관하여 제1 쇼트키 장벽이다.
몇몇 실시형태에 있어서, 상기 디바이스는 제1 나노홀 초격자 위에 놓인 제1의 광학적으로 투명한 절연체를 더 포함한다. 그러한 실시형태에 있어서, 제2 나노홀 초격자는 제1의 광학적으로 투명한 절연체 상에 중첩된다. 제2 나노홀 초격자는 내부에 홀들의 제2 어레이가 규정된 제2의 복수의 시트를 포함한다. 홀들의 제2 어레이는 제2의 복수의 시트 내에 제2 밴드 갭 또는 제2 밴드 갭 영역을 생성한다. 제2의 복수의 시트는 제3 에지 및 제4 에지를 형성한다. 제1 리드는 제3 에지와 제3 접합부를 형성한다. 제2 리드는 제4 에지와 제4 접합부를 형성한다. 제3 접합부는 캐리어에 관하여 제2 쇼트키 장벽이다.
몇몇 실시형태에 있어서, 제2의 광학적으로 투명한 절연체는 제2 나노홀 초격자 위에 놓인다. 그러한 실시형태에 있어서, 제3 나노홀 초격자는 제2의 광학적으로 투명한 절연체 상에 중첩된다. 제3 나노홀 초격자는 내부에 홀들의 제3 어레이를 규정하는 제3의 복수의 시트를 포함한다. 홀들의 제3 어레이는 제3의 복수의 시트 내에 제3 밴드 갭 또는 제3 밴드 갭 영역을 생성한다. 제3의 복수의 시트는 제5 에지 및 제6 에지를 형성한다. 제1 리드는 제3 에지와 제5 접합부를 형성한다. 제2 리드는 제4 에지와 제6 접합부를 형성한다. 제3 접합부는 캐리어에 관하여 제3 쇼트키 장벽이다.
추가의 실시형태. 몇몇 실시형태에 있어서, 홀들의 제1 어레이는 제1의 복수의 시트 내에 제1 밴드 갭 영역을 생성하고, 홀들의 제2 어레이는 제2의 복수의 시트 내에 제2 밴드 갭 영역을 생성한다. 제1 밴드 갭 영역은 제2 밴드 갭 영역이 아니라 제1 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위(sub-range)를 특징으로 한다. 몇몇 실시형태에 있어서, 홀들의 제1 어레이는 제1의 복수의 시트 내에 제1 밴드 갭 영역을 생성한다. 홀들의 제2 어레이는 제2의 복수의 시트 내에 제2 밴드 갭 영역을 생성한다. 홀들의 제3 어레이는 제3의 복수의 시트 내에 제3 밴드 갭 영역을 생성한다. 제1 밴드 갭 영역은 제2 밴드 갭 영역 혹은 제3 밴드 갭 영역이 아니라 제1 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위를 특징으로 한다. 제2 밴드 갭 영역은 제1 밴드 갭 영역 또는 제3 밴드 갭 영역이 아니라 제2 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위를 특징으로 한다. 제3 밴드 갭 영역은 제1 밴드 갭 영역 또는 제2 밴드 갭 영역이 아니라 제3 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위를 특징으로 한다.
몇몇 실시형태에 있어서, 홀들의 제1 어레이 내의 제1 홀은 홀들의 제2 어레이 내의 제2 홀의 특징적인 길이와는 다른 특징적인 길이를 특징으로 한다. 몇몇 실시형태에 있어서, 홀들의 제1 어레이 내의 제1 홀은 홀들의 제2 어레이 내의 제2 홀의 특징적인 길이와 동일한 특징적인 길이를 특징으로 한다. 몇몇 실시형태에 있어서, 홀들의 제1 어레이는 제1의 복수의 시트 내에 제1 밴드 갭 영역을 생성하고, 홀들의 제2 어레이는 제2의 복수의 시트 내에 제2 밴드 갭 영역을 생성하며, 제1 밴드 갭 영역은 제2 밴드 갭 영역과 동일하다. 몇몇 실시형태에 있어서, 홀들의 제1 어레이는 제1의 복수의 시트 내에 제1 밴드 갭 영역을 생성하고, 홀들의 제2 어레이는 제2의 복수의 시트 내에 제2 밴드 갭 영역을 생성하며, 홀들의 제3 어레이는 제3의 복수의 시트 내에 제3 밴드 갭 영역을 생성하고, 제1 밴드 갭 영역은 제2 밴드 갭 영역 및 제3 밴드 갭 영역과 동일하다.
몇몇 실시형태에 있어서, 제1의 복수의 시트 내 제1 시트는 제1 도펀트를 특징으로 하고, 제2의 복수의 시트 내의 제2 시트는 제2 도펀트를 특징으로 한다. 몇몇 실시형태에 있어서, 제1의 복수의 시트 내 제1 시트는 제1 도펀트를 특징으로 하고, 제2의 복수의 시트 내 제2 시트는 제2 도펀트를 특징으로 하며, 제3의 복수의 시트 내 제3 시트는 제3 도펀트를 특징으로 한다. 몇몇 실시형태에 있어서, 제1 도펀트와 제2 도펀트는 동일하다. 몇몇 실시형태에 있어서, 제1 도펀트와 제2 도펀트는 상이하다. 몇몇 실시형태에 있어서, 제1 도펀트, 제2 도펀트 및 제3 도펀트는 동일하다. 몇몇 실시형태에 있어서, 제1 도펀트, 제2 도펀트 및 제3 도펀트는 각각 상이하다.
몇몇 실시형태에 있어서, 제2 접합부는 캐리어에 관하여 제3 쇼트키 장벽이고, 제3 쇼트키 장벽은 제1 쇼트키 장벽보다 낮다. 몇몇 실시형태에 있어서, 제2 접합부는 캐리어에 관하여 저항이다.
몇몇 실시형태에 있어서, 전기 디바이스는 제2 나노홀 초격자의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함한다.
몇몇 실시형태에 있어서, 홀들의 제1 어레이는 제1의 복수의 시트 내에 제1 밴드 갭 영역을 생성하고, 제1 밴드 갭 영역은 0.1 eV 내지 2.2 eV, 0.1 eV 내지 0.8 eV, 0.5 eV 내지 2.2 eV 또는 0.6 eV 내지 1.1 eV이다.
몇몇 실시형태에 있어서, 홀들의 제1 어레이 내의 홀은 1㎛ 내지 10㎜, 50㎛ 내지 500㎛ 또는 100㎛ 내지 300㎛인 특징적인 치수를 지닌다. 몇몇 실시형태에 있어서, 홀들의 제1 어레이 내의 하나의 홀은 5000㎚ 미만, 1000㎚ 미만, 500㎚ 미만, 100㎚ 미만 또는 50㎚ 미만인 특징적인 치수를 지닌다. 몇몇 실시형태에 있어서, 특징적인 치수는 홀의 특징적인 길이, 홀의 반경, 홀의 직경 또는 홀의 폭이다. 몇몇 실시형태에 있어서, 홀은 원형, 타원형, 삼각형, 직사각형, 오각형 또는 육각형인 단면(cross-section)을 특징으로 한다. 몇몇 실시형태에 있어서, 홀은 원형, 타원형, 삼각형, 직사각형, 오각형 또는 육각형인 단면을 특징으로 한다. 몇몇 실시형태에 있어서, 홀은 선형 부분들, 원호 부분들 또는 만곡 부분들의 임의의 조합을 포함하는 단면을 특징으로 한다.
몇몇 실시형태에 있어서, 홀들의 제1 어레이는 제1의 복수의 시트 내에 1개 나노홀/㎛2 내지 106개 나노홀/㎛2 사이, 제1의 복수의 시트 내에 100개 나노홀/㎛2 내지 105개 나노홀/㎛2 사이, 제1의 복수의 시트 내에 500개 나노홀/㎛2 내지 105개 나노홀/㎛2 사이, 제1의 복수의 시트 내에 10개 나노홀/㎛2 내지 105개 나노홀/㎛2 사이 또는 제1의 복수의 시트 내에 100개 나노홀/㎛2 내지 104 나노홀/㎛2 사이인 나노홀 밀도를 지닌다.
몇몇 실시형태에 있어서, 제1 접합부와 제2 접합부 사이의 거리는 1㎛ 내지 100㎛이다. 몇몇 실시형태에 있어서, 제1 나노홀 초격자는 제2 나노홀 초격자의 균일한 두께와는 다른 균일한 두께를 특징으로 한다. 몇몇 실시형태에 있어서, 제1 나노홀 초격자는 제2 나노홀 초격자의 균일한 두께 및 제3 나노홀 초격자의 균일한 두께와는 다른 균일한 두께를 특징으로 하고, 제2 나노홀 초격자는 제1 나노홀 초격자의 두께 및 제3 나노홀 초격자의 두께와는 다른 균일한 두께를 특징으로 하며, 또한 제3 나노홀 초격자는 제1 나노홀 초격자의 두께 및 제2 나노홀 초격자의 두께와는 다른 균일한 두께를 특징으로 한다.
몇몇 실시형태에 있어서, 제1 나노홀 초격자는 제2 나노홀 초격자의 균일한 두께를 제1 나노홀 초격자의 균일한 두께의 10퍼센트 이상만큼 초과하는 균일한 두께를 특징으로 한다. 몇몇 실시형태에 있어서, 제1 나노홀 초격자는 제2 나노홀 초격자의 균일한 두께를 제1 나노홀 초격자의 균일한 두께의 20퍼센트보다 많이 초과하는 균일한 두께를 특징으로 한다. 몇몇 실시형태에 있어서, 제1 나노홀 초격자는 제2 나노홀 초격자의 균일한 두께를 제1 나노홀 초격자의 균일한 두께의 40 퍼센트 이상만큼 초과하는 균일한 두께를 특징으로 한다.
몇몇 실시형태에 있어서, 제1 나노홀 초격자는 제1 균일한 두께를 특징으로 하고, 제2 나노홀 초격자는 제2 균일한 두께를 특징으로 하며, 제1 균일한 두께는 제2 균일한 두께와 동일하다.
몇몇 실시형태에 있어서, 제1 나노홀 초격자의 두께는 제2 나노홀 초격자의 두께 및 제3 나노홀 초격자의 두께와는 다르고, 제2 나노홀 초격자의 두께는 제1 나노홀 초격자의 두께 및 제3 나노홀 초격자의 두께와는 다르며, 또한 제3 나노홀 초격자의 두께는 제1 나노홀 초격자의 두께 및 제2 나노홀 초격자의 두께와는 다르다.
몇몇 실시형태에 있어서, 제1 나노홀 초격자 내 제1 시트는 제1 반도체 재료를 포함하고, 제2 나노홀 초격자 내 제2 시트는 제2 반도체 재료를 포함하며, 또한 제1 반도체 재료는 제2 반도체 재료와는 다르다.
몇몇 실시형태에 있어서, 제1 나노홀 초격자 내 제1 시트는 제1 반도체 재료를 포함하고, 제2 나노홀 초격자 내 제2 시트는 제2 반도체 재료를 포함하며, ?ㄴ 제1 반도체 재료는 제2 반도체 재료와는 다르다.
몇몇 실시형태에 있어서, 제1 나노홀 초격자 내 제1 시트는 p 도핑되어 있다. 몇몇 실시형태에 있어서, 제1 나노홀 초격자 내 제1 시트는 n 도핑되어 있다. 몇몇 실시형태에 있어서, 제1의 복수의 시트 내 제1 시트는 그라펜 나노홀 초격자 시트이다. 몇몇 실시형태에 있어서, 제1의 복수의 시트 내의 각 시트는 그라펜 나노홀 초격자 시트이다. 몇몇 실시형태에 있어서, 제1의 복수의 시트 내의 각 시트 및 제2의 복수의 시트 내의 각 시트는 그라펜 나노홀 초격자 시트이다.
몇몇 실시형태에 있어서, 제1의 복수의 시트 내의 각 시트, 제2의 복수의 시트 내의 각 시트, 그리고 제3의 복수의 시트 내의 각 시트는 그라펜 나노홀 초격자 시트이다.
몇몇 실시형태에 있어서, 제1의 복수의 시트는 300개의 반도체 그라펜 나노홀 초격자 시트로 구성된다. 몇몇 실시형태에 있어서, 제1의 복수의 시트는 100 내지 300개의 반도체 그라펜 나노홀 초격자 시트로 구성된다. 몇몇 실시형태에 있어서, 제1의 복수의 시트와 제2의 복수의 시트는 동일한 개수의 시트를 지닌다. 몇몇 실시형태에 있어서, 제1의 복수의 시트와 제2의 복수의 시트는 상이한 개수의 시트를 지닌다. 몇몇 실시형태에 있어서, 제1의 광학적으로 투명한 절연체는 유리로 이루어지고, 1010 내지 1014 Ωm의 전기 저항을 지닌다. 몇몇 실시형태에 있어서, 기판은 Si, SiC, SiO2 또는 SiC/Si를 포함한다. 몇몇 실시형태에 있어서, 제1 리드는 티타늄, 니오븀, 아연, 크롬, 은 또는 알루미늄을 포함하고, 제2 리드는 금, 코발트, 팔라듐, 구리 또는 백금을 포함한다.
몇몇 실시형태에 있어서, 제1 리드나 제2 리드는 어느 것도 보호층으로 피복되어 있지 않다. 몇몇 실시형태에 있어서, 제1 리드와 제2 리드 중 적어도 한쪽은 코팅으로 피복되어 있다. 몇몇 실시형태에 있어서, 코팅은 도전성 재료를 포함한다. 두 리드가 코팅되어 있는 몇몇 실시형태에 있어서 , 제1 리드 상의 코팅은 적용된 재료 혹은 두께에 관하여 제2 리드 상의 코팅과 동일한 반면, 몇몇 실시형태에 있어서, 제1 리드 상의 코팅은 다른 실시형태에 있어서의 제2 리드 상의 코팅과는 상이하다.
몇몇 실시형태에 있어서, 제1 리드는 티타늄, 니오븀, 아연, 크롬, 은 또는 알루미늄을 포함하고, 제2 리드는 금, 코발트, 팔라듐, 구리 또는 백금을 포함한다. 몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 부하와 전기 통신하고, 상기 전기 디바이스는 입사광에 응답하여 전기를 생성하는 광기전력 디바이스이다. 몇몇 실시형태에 있어서, 입사광은 태양 방사선(solar radiation)이다. 몇몇 실시형태에 있어서, 광기전력 디바이스는 입사광에 응답하여 적어도 50 W/㎡의 전력 밀도를 생산한다.
몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 회로와 전기 통신하고, 전기 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기이다. 몇몇 실시형태에 있어서, 입사광은 태양 방사선이다. 몇몇 실시형태에 있어서, 입 10㎚ 내지 100㎛의 파장을 포함한다.
몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 전류와 전기 통신하고, 전기 디바이스는 외부 전류에 응답하여 광을 방출하는 발광 다이오드이다. 몇몇 실시형태에 있어서, 광은 백색 광이다. 본 명세서에 개시된 몇몇 실시형태에 있어서, 캐리어는 전자들이다.
몇몇 실시형태에 있어서, 제1 리드는 티타늄을 포함하고, 제2 리드는 팔라듐을 포함하며, 제1 금속 보호 코팅은 금을 포함한다. 몇몇 실시형태에 있어서, 전기 디바이스는 제2 리드의 노출된 표면의 전부 혹은 일부를 덮는 제2 금속 보호 코팅을 더 포함한다.
제2 양상. 본 발명의 제2 양상은 표면을 가진 기판 및 복수의 적층부를 포함하는 다중 밴드 갭 디바이스를 제공한다. 복수의 적층부 내의 각각의 적층부는 제1 단부, 제2 단부 및 길이로 규정된다. 복수의 적층부는 기판 상에 길이방향으로 배열되는 한편 복수의 적층부 내 각각의 적층부는 기판의 상이한 부분을 점유한다. 복수의 적층부 내 각각의 적층부는 대응하는 복수의 나노리본을 포함한다. 대응하는 복수의 나노리본 내 제1 나노리본은 제1 밴드 갭 또는 제1 밴드 갭 영역을 특징으로 하고, 제1 나노리본은 기판 상에 놓인다. 제1의 광학적으로 투명한 절연체는 제1 나노리본 위에 놓인다. 각각의 복수의 나노리본 내의 제2 나노리본은 제2 밴드 갭을 특징으로 한다. 제2 나노리본은 제1 절연체 위에 놓인다. 제1 밴드 갭은 제2 밴드 갭보다 작다. 제1 리드는 복수의 적층부 내 각각의 적층부의 제1 단부와 전기적으로 접촉한다. 제2 리드는 복수의 적층부 내 각각의 적층부의 제2 단부와 전기적으로 접촉한다. 선택적으로, 제1 금속 보호 코팅은 제1 리드의 표면의 전부 혹은 일부를 피복한다. 다중 밴드 갭 디바이스는 제1 리드 및 제2 리드의 전기적 제어에 의해 작동된다.
몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 밴드 갭은 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 다른 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 밴드 갭은 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내의 제1 나노리본의 제1 밴드 갭은 제1 폭, 제1 두께, 제1 에지 상태, 제1 도핑 또는 이들의 조합으로 규정되고, 복수의 적층부 내 복수의 나노리본 중 제2 나노리본의 제2 밴드 갭은 제2 폭, 제2 두께, 제2 에지 상태, 제2 도핑 또는 이들의 조합으로 규정된다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본의 제1 폭은 복수의 적층부 내 적층부의 제2 나노리본의 제2 폭보다 크다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 폭은 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 폭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 폭은 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 폭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 두께는 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 두께를 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 두께는 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 두께를 지닌다.
몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 에지 상태는 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 에지 상태를 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 에지 상태는 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 에지 상태를 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 도핑은 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 도펀트, 상이한 도펀트 농도 또는 상이한 도펀트 분포를 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본의 제1 도핑은 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 도펀트, 동일한 도펀트 농도 또는 동일한 도펀트 분포를 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부 내 제1 나노리본 중의 나노리본의 개수는 복수의 적층부 내 제2 적층부 내 복수의 나노리본 중의 나노리본의 개수와는 상이하다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 제1 나노리본 중의 나노리본의 개수는 복수의 적층부 내 제2 적층부의 복수의 나노리본 중의 나노리본의 개수와 동일하다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 길이는 복수의 적층부 내의 제2 적층부의 길이와는 다르다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부의 길이는 복수의 적층부 내의 제2 적층부의 길이와 동일하다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 길이는 1㎛ 내지 100㎛이다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 나노리본은 0.1 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 0.1 eV 내지 1.2 eV인 밴드 갭을 지니고, 상기 적층부의 제2 나노리본은 0.8 eV 내지 1.9 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 0.5 eV 내지 1.5 eV인 밴드 갭을 지니고, 상기 적층부의 제2 나노리본은 1.2 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 0.8 eV 내지 1.8 eV인 밴드 갭을 지니고, 상기 적층부의 제2 나노리본은 1.5 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 나노리본은 1㎚ 내지 60㎚인 폭을 지닌다.
몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 20㎚ 내지 50㎚인 폭을 지니고, 상기 적층부의 제2 나노리본은 1㎚ 내지 30㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 30㎚ 내지 40㎚인 폭을 지니고, 상기 적층부의 제2 나노리본은 10㎚ 내지 20㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 5㎚ 내지 20㎚인 폭을 지니고, 상기 적층부의 제2 나노리본은 1㎚ 내지 10㎚인 폭을 지닌다.
몇몇 실시형태에 있어서, 복수의 적층부는 길이방향으로 평행하게 배열되어 있다. 몇몇 실시형태에 있어서, 복수의 적층부 내 제1 적층부는 복수의 적층부 내 제2 적층부와 평행하지 않다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 복수의 적층부 내 해당 적층부의 제2 나노리본과는 상이한 두께를 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 복수의 적층부 내 해당 적층부의 제2 나노리본 내 적층부의 제2 나노리본과 동일한 두께를 지닌다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 반도체 재료로 이루어지고, 복수의 적층부 내 적층부의 제2 나노리본은 제2 반도체 재료로 이루어지며, 또한 제1 반도체 재료는 제2 반도체 재료와는 다르다.
몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 반도체 재료로 이루어지고, 복수의 적층부 내 해당 적층부의 제2 나노리본은 제2 반도체 재료로 이루어지며, 제1 반도체 재료는 제2 반도체 재료와는 상이하다. 몇몇 실시형태에 있어서, 복수의 적층부 내의 복수의 나노리본은 N-, P-, F- 또는 Bi-원자들 또는 분자들로 도핑된다.
몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트로 도핑되고, 복수의 적층부 내 해당 적층부의 제2 나노리본은 제2 도펀트로 도핑되며, 제1 도펀트는 제2 도펀트와는 상이하다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트로 도핑되고, 복수의 적층부 내 해당 적층부의 제2 나노리본은 제2 도펀트로 도핑되며, 제1 도펀트는 제2 도펀트와 동일하다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고, 복수의 적층부 내 해당 적층부의 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 제1 도펀트 농도는 제2 도펀트 농도와는 상이하거나 또는 제1 도펀트 구배는 제2 도펀트 구배와는 상이하다.
몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고, 복수의 적층부 내 해당 적층부의 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 제1 도펀트 농도는 제2 도펀트 농도와 동일하거나 또는 제1 도펀트 구배는 제2 도펀트 구배와 동일하다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1의 복수의 그라펜 나노리본 시트를 포함한다.
몇몇 실시형태에 있어서, 제1의 복수의 그라펜 나노리본 시트는 1 내지 300개의 그라펜 나노리본 시트로 구성된다. 몇몇 실시형태에 있어서, 제1의 복수의 그라펜 나노리본 시트는 100 내지 300개의 그라펜 나노리본 시트로 구성된다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본과 제2 나노리본은 각각 동일한 개수의 그라펜 나노리본 시트로 구성된다. 몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 해당 적층부의 제2 나노리본과는 상이한 개수의 그라펜 나노리본 시트를 지닌다.
몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부는 (iv) 제2 나노리본 위에 놓인 제2의 광학적으로 투명한 절연체, 및 (v) 제3 밴드 갭을 특징으로 하는 제3 나노리본을 더 포함하되, 제3 나노리본은 제2 절연체 위에 놓이고, 제3 밴드 갭은 제2 밴드 갭보다 크다. 몇몇 실시형태에 있어서, 적층부의 하나의 나노리본은 0.1 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 적층부의 제1 나노리본은 0.1 eV 내지 1.1 eV인 밴드 갭을 지니고, 적층부의 제2 나노리본은 0.7 eV 내지 1.5 eV인 밴드 갭을 지니며, 적층부의 제3 나노리본은 1.5 eV 내지 2.1 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 적층부의 제1 나노리본은 0.4 eV 내지 1.3 eV인 밴드 갭을 지니고, 적층부의 제2 나노리본은 0.9 eV 내지 1.7 eV인 밴드 갭을 지니며, 적층부의 제3 나노리본은 1.5 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 적층부의 제1 나노리본은 0.6 eV 내지 1.5 eV인 밴드 갭을 지니고, 적층부의 제2 나노리본은 1.2 eV 내지 2.1 eV인 밴드 갭을 지니며, 적층부의 제3 나노리본은 1.6 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 적층부의 나노리본은 1㎚ 내지 60㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 적층부의 제1 나노리본은 25㎚ 내지 50㎚인 폭을 지니고, 적층부의 제2 나노리본은 15㎚ 내지 40㎚인 폭을 지니며, 적층부의 제3 나노리본은 1㎚ 내지 20㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 적층부의 제1 나노리본은 35㎚ 내지 45㎚인 폭을 지니고, 적층부의 제2 나노리본은 20㎚ 내지 30㎚인 폭을 지니며, 적층부의 제3 나노리본은 5㎚ 내지 15㎚인 폭을 지닌다.
몇몇 실시형태에 있어서, 상기 디바이스는 복수의 적층부 내 각각의 적층부의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함한다. 몇몇 실시형태에 있어서, 반사방지층은 SiO2 및 TiO2를 포함한다.
몇몇 실시형태에 있어서, 제1의 광학적으로 투명한 절연체는 복수의 적층부 내 하나의 적층부의 복수의 나노리본 중 제2 나노리본의 제2 밴드 갭보다 큰 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1의 광학적으로 투명한 절연체는 유리로 이루어지고, 1010 내지 1014 Ωm의 전기 저항을 지닌다. 몇몇 실시형태에 있어서, 기판은 Si, SiC, SiO2 또는 SiC/Si를 포함한다. 몇몇 실시형태에 있어서, 복수의 적층부 중 제1 적층부의 제1 단부와 제1 리드 간의 제1 접합부 또는 복수의 적층부 중 제1 적층부의 제2 단부와 제2 리드 간의 제2 접합부는 쇼트키 장벽이다. 몇몇 실시형태에 있어서, 제1 접합부는 (i) 제1 리드와 (ii) 제1 적층부의 제1 나노리본의 제1 단부 간의 제1 하위-접합부 및 (i) 제1 리드와 (ii) 제1 적층부의 제2 나노리본의 제1 단부 간의 제2 하위-접합부를 포함하고; 제2 접합부는 (i) 제2 리드와 (ii) 제1 나노리본의 제2 단부 간의 제3 하위-접합부, 및 (i) 제2 리드와 (ii) 제2 나노리본의 제2 단부 간의 제4 하위-접합부를 포함한다.
몇몇 실시형태에 있어서, 복수의 적층부 중 제1 적층부의 제1단부와 제1 리드 간의 제1 접합부는 쇼트키 장벽이고, 복수의 적층부 중 제1 적층부의 제2 단부와 제2 리드 간의 제2 접합부는 쇼트키 장벽을 형성하지 않는다.
몇몇 실시형태에 있어서, 복수의 적층부 내 하나의 적층부의 복수의 나노리본 중 각각의 나노리본은 복수의 그라펜 나노리본 시트를 포함하고, 제1 리드는 티타늄을 포함하고, 니오븀, 아연, 크롬, 은 또는 알루미늄을 포함하며, 제2 리드는 금, 코발트, 팔라듐, 구리 및 백금을 포함한다. 몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 부하와 전기 통신하고, 그리고 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스이다. 몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 회로와 전기 통신하고, 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기이다.
몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 전류와 전기 통신하고, 다중 밴드 갭 디바이스는 외부 전류에 응답하여 광을 방출하는 다중 밴드 갭 발광 다이오드이다.
몇몇 실시형태에 있어서, 복수의 적층부 중 제1 적층부 내 복수의 나노리본은 가시적 백색 광을 일괄적으로 방출하도록 구성된다.
몇몇 실시형태에 있어서, 캐리어는 홀 또는 전자이다. 몇몇 실시형태에 있어서, 제1 리드는 티타늄을 포함하고; 제2 리드는 팔라듐을 포함하며; 제1 금속 보호 코팅은 금을 포함한다. 몇몇 실시형태에 있어서, 제2 금속 코팅은 제2 리드의 표면의 전부 혹은 일부를 피복한다.
제3 양상. 본 발명의 제3 양상은 표면을 가진 기판 및 복수의 클러스터를 포함하는 다중 밴드 갭 디바이스를 제공한다. 복수의 클러스터 내 각각의 클러스터는 기판의 상이한 부분을 점유한다. 복수의 클러스터 중 하나의 클러스터는, 복수의 적층부를 포함하고, 각각의 적층부는 제1 단부, 제2 단부 및 길이로 규정되고, 복수의 적층부는 기판 상에 길이방향으로 배열되는 한편 복수의 적층부 내 각각의 적층부는 기판의 상이한 부분을 점유하되, 복수의 적층부 내 각각의 적층부는, (a) 기판 상에 놓이고 제1 밴드 갭을 특징으로 하는 제1 나노리본, (b) 제1 나노리본 위에 놓인 제1의 광학적으로 투명한 절연체, 및 (c) 제2 밴드 갭을 특징으로 하고, 1 절연체 위에 놓인 제2 나노리본을 포함하고, 제1 밴드 갭은 제2 밴드 갭보다 작다. 제1 리드는 복수의 적층부 내 각각의 적층부의 각각의 제1단부와 전기적으로 접촉한다. 제2 리드는 복수의 적층부 내 각각의 적층부의 각각의 제2단부와 전기적으로 접촉한다. 다중 밴드 갭 디바이스는 제1 및 제2 리드의 전기적 제어에 의해 작동된다. 제1 금속 보호 코팅은 제1 리드의 표면의 전부 혹은 일부를 피복한다.
몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 1㎛ 내지 10㎜인 폭과 1㎛ 내지 10㎜인 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 10㎛ 내지 1㎜인 폭과 10㎛ 내지 1㎜인 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 50㎛ 내지 500㎛인 폭과 50㎛ 내지 500㎛인 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 복수의 클러스터 중 제2 클러스터와는 상이한 폭 혹은 상이한 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 복수의 클러스터 중 제2 클러스터와 동일한 폭 혹은 동일한 길이를 지닌다. 몇몇 실시형태에 있어서, 다중 밴드 갭 디바이스는 106 내지 1012개 적층부/㎠인 적층 밀도를 특징으로 한다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 복수의 클러스터 중 제2 클러스터와 직렬로 전기 통신한다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 복수의 클러스터 중 제2 클러스터와 병렬로 전기 통신한다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 복수의 클러스터 중 제2 클러스터와 직렬로 전기 통신하고, 복수의 클러스터 중 제3 클러스터와 병렬로 전기 통신한다.
몇몇 실시형태에 있어서, 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스이다. 몇몇 실시형태에 있어서, 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기이다. 몇몇 실시형태에 있어서, 다중 밴드 갭 디바이스는 외부 전류에 응답하는 광을 방출하는 발광 다이오드이다. 몇몇 실시형태에 있어서, 광기전력 디바이스는 적어도 50 W/㎡의 전력 밀도를 생산한다. 몇몇 실시형태에 있어서, 광검출기는 10㎚ 내지 100㎛의 파장 대역을 지니는 입사광에 응답한다. 몇몇 실시형태에 있어서, 발광 다이오드는 백색 광을 방출한다. 몇몇 실시형태에 있어서, 제1 리드는 티타늄을 포함하고, 제2 리드는 팔라듐을 포함하며, 제1 금속 보호 코팅은 금을 포함한다. 몇몇 실시형태에 있어서, 제2 금속 보호 코팅은 제2 리드의 표면의 일부 또는 전부를 피복한다.
제4양상. 제4양상은 표면을 가진 기판 및 복수의 나노리본을 포함하는 다중 밴드 갭 디바이스를 제공하되, 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정된다. 복수의 나노리본은 기판 상에 길이방향으로 배열되되, 각각의 나노리본은 기판의 상이한 부분을 점유한다. 복수의 나노리본은 (i) 제1 밴드 갭을 특징으로 하는 제1 나노리본 및 (ii) 제2 밴드 갭을 특징으로 하는 제2 나노리본을 포함한다. 제1 밴드 갭은 제2 밴드 갭보다 작다. 상기 디바이스는 복수의 나노리본과 광 통신하는 광 스플리터를 더 포함한다. 광 스플리터는 입사광을 제1 파장 대역 및 제2 파장 대역으로 분할한다. 제1 파장 대역은 제2 파장 대역 내 파장보다 큰 적어도 하나의 파장을 특징으로 한다. 광 스플리터는 제1 광 파장 대역을 제1 나노리본으로, 그리고 제2 파장 대역을 제2 나노리본으로 지향시킨다. 제1 리드는 복수의 나노리본 내 각각의 나노리본의 제1 단부와 전기적으로 접촉한다. 제2 리드는 복수의 나노리본 내 각각의 나노리본의 제2 단부와 전기적으로 접촉한다. 제1 금속 보호 코팅은 제1 리드의 표면의 전부 혹은 일부를 피복한다. 다중 밴드 갭 디바이스는 제1 리드와 제2 리드의 전기적 제어에 의해 작동된다.
몇몇 실시형태에 있어서, 광 스플리터는 복수의 나노리본 위쪽에 구성된다. 몇몇 실시형태에 있어서, 광 스플리터는 복수의 나노리본으로부터 떨어져서 배치된다. 몇몇 실시형태에 있어서, 광 스플리터는 프리즘이다. 몇몇 실시형태에 있어서, 복수의 나노리본 중 하나의 나노리본은 0.1 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 밴드 갭은 0.1 eV 내지 1.2 eV이고, 제2 밴드 갭은 0.8 eV 내지 1.9 eV이다. 몇몇 실시형태에 있어서, 제1 밴드 갭은 0.5 eV 내지 1.5 eV이고, 제2 밴드 갭은 1.2 eV 내지 2.2 eV이다. 몇몇 실시형태에 있어서, 제1 밴드 갭은 0.8 eV 내지 1.8 eV이고, 제2 밴드 갭은 1.5 eV 내지 2.2 eV이다. 몇몇 실시형태에 있어서, 제1 나노리본은 1 내지 60㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 1㎛ 내지 100㎛인 길이를 지닌다.
몇몇 실시형태에 있어서, 제1 나노리본은 제1 폭, 제1 두께, 제1 에지 상태, 제1 도핑 또는 이들의 임의의 조합을 특징으로 하고, 제2 밴드 갭은 제2 폭, 제2 두께, 제2 에지 상태, 제2 도핑 또는 이들의 임의의 조합을 특징으로 한다. 몇몇 실시형태에 있어서, 제1 폭은 20㎚ 내지 50㎚이고, 제2 폭은 1㎚ 내지 30㎚인 이다. 몇몇 실시형태에 있어서, 제1 폭은 30㎚ 내지 40㎚이고, 제2 폭은 10㎚ 내지 20㎚이다. 몇몇 실시형태에 있어서, 제1 길이는 제2 길이와는 다르다. 몇몇 실시형태에 있어서, 제1 길이는 제2 길이와 동일하다.
몇몇 실시형태에 있어서, 복수의 나노리본 중 하나의 나노리본은 1 내지 300개의 그라펜 나노리본 시트를 포함한다. 몇몇 실시형태에 있어서, 복수의 나노리본 중 하나의 나노리본은 100 내지 300개의 그라펜 나노리본 시트를 포함한다. 몇몇 실시형태에 있어서, 제1 나노리본은 제2 나노리본과 동일한 매수의 그라펜 나노리본 시트를 포함한다. 몇몇 실시형태에 있어서, 제1 나노리본은 제2 나노리본과는 다른 매수의 그라펜 나노리본 시트를 포함한다. 몇몇 실시형태에 있어서, 제1 나노리본의 두께는 제2 나노리본의 두께와는 다르다. 몇몇 실시형태에 있어서, 제1 나노리본의 두께는 제2 나노리본의 두께와 동일하다. 몇몇 실시형태에 있어서, 복수의 나노리본은 길이방향으로 평행하게 배열된다. 몇몇 실시형태에 있어서, 제1 나노리본은 제2 나노리본과 평행하지 않다. 몇몇 실시형태에 있어서, 제1 나노리본은 제1 반도체 재료로 이루어지고, 제2 나노리본은 제2 반도체 재료로 이루어지며, 제1 반도체 재료는 제2 반도체 재료와는 상이하다. 몇몇 실시형태에 있어서, 제1 나노리본은 제1 반도체 재료로 이루어지고, 제2 나노리본은 제2 반도체 재료로 이루어지며, 제1 반도체 재료는 제2 반도체 재료와 동일하다. 몇몇 실시형태에 있어서, 제1 나노리본은 제1 도펀트로 도핑되고, 제2 나노리본은 제2 도펀트로 도핑되며, 제1 도펀트는 제2 도펀트와는 상이하다. 몇몇 실시형태에 있어서, 제1 나노리본은 제1 도펀트로 도핑되고, 제2 나노리본은 제2 도펀트로 도핑되며, 제1 도펀트는 제2 도펀트와 동일하다. 몇몇 실시형태에 있어서, 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고, 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 제1 도펀트 농도는 제2 도펀트 농도와는 상이하거나 또는 제1 도펀트 구배는 제2 도펀트 구배와는 상이하다. 몇몇 실시형태에 있어서, 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고, 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 제1 도펀트 농도는 제2 도펀트 농도와 동일하거나 또는 제1 도펀트 구배는 제2 도펀트 구배와 동일하다.
몇몇 실시형태에 있어서, 복수의 나노리본은 (iii) 제3 밴드 갭을 특징으로 하는 제3 나노리본을 더 포함하되, 제3 밴드 갭은 제2 갭보다 크고, 광 스플리터는 입사광을 제1 파장 대역, 제2 파장 대역 및 제3 파장 대역으로 분할하며, 제3 파장 대역은 제2 파장 대역 내 파장보다 작은 적어도 하나의 파장을 특징으로 하고, 광 스플리터는 제3 파장 대역을 제3 나노리본으로 지향시킨다.
몇몇 실시형태에 있어서, 제1 나노리본은 0.1 eV 내지 1.1 eV인 밴드 갭을 지니고, 제2 나노리본은 0.7 eV 내지 1.5 eV인 밴드 갭을 지니며, 제3 나노리본은 1.5 eV 내지 2.1 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 0.4 eV 내지 1.3 eV인 밴드 갭을 지니고, 제2 나노리본은 0.9 eV 내지 1.7 eV인 밴드 갭을 지니며, 제3 나노리본은 1.5 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 0.6 eV 내지 1.5 eV인 밴드 갭을 지니고, 제2 나노리본은 1.2 eV 내지 2.1 eV인 밴드 갭을 지니며, 제3 나노리본은 1.6 eV 내지 2.2 eV인 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 25㎚ 내지 50㎚인 폭을 지니고, 제2 나노리본은 15㎚ 내지 40㎚인 폭을 지니며, 제3 나노리본은 1㎚ 내지 20㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 30㎚ 내지 45㎚인 폭을 지니고, 제2 나노리본은 20㎚ 내지 30㎚인 폭을 지니며, 제3 나노리본은 5㎚ 내지 15㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 상기 디바이스는 복수의 나노리본 중 각각의 나노리본의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함한다. 몇몇 실시형태에 있어서, 기판은 Si, SiC, SiO2 또는 SiC/Si를 포함한다.
몇몇 실시형태에 있어서, 복수의 나노리본 중 각각의 나노리본의 제1 단부와 제1 리드 간의 접합부 또는 복수의 나노리본 중 각각의 나노리본의 제2 단부와 제2 리드 간의 접합부는 쇼트키 장벽이다. 몇몇 실시형태에 있어서, 복수의 나노리본 내 각각의 나노리본의 제1 단부와 제1 리드 사이의 접합부는 캐리어에 관하여 쇼트키 장벽이고, 복수의 나노리본 내 각각의 나노리본의 제 2단부와 제2 리드 사이의 접합부는 캐리어에 관하여 쇼트키 장벽을 형성하지 않는다. 몇몇 실시형태에 있어서, 복수의 나노리본 중 각각의 나노리본은 복수의 그라펜 나노리본 시트를 포함하고, 제1 리드는 티타늄, 니오븀, 아연, 크롬, 은 또는 알루미늄을 포함하며, 제2 리드는 금, 코발트, 팔라듐, 구리 및 백금을 포함한다. 몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 부하와 전기 통신하고, 그리고 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스이다. 몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 부하와 전기 통신하고, 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기이다. 몇몇 실시형태에 있어서, 제1 리드는 티타늄을 포함하고, 제2 리드는 팔라듐을 포함하며, 제1 금속 보호 코팅은 금을 포함한다. 몇몇 실시형태에 있어서, 제2 금속 보호 코팅은 제2 리드의 표면의 전부 혹은 일부를 피복한다.
제5 양상. 본 발명의 제5 양상은 표면을 가진 기판 및 복수의 나노리본을 포함하는 다중 밴드 갭 디바이스를 포함한다. 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정된다. 복수의 나노리본은 기판 상에 길이방향으로 배열되는 한편 복수의 나노리본 내의 각각의 나노리본은 기판의 상이한 부분을 점유한다. 복수의 나노리본은 (i) 제1 밴드 갭을 특징으로 하는 제1 나노리본, 및 (ii) 제2 밴드 갭을 특징으로 하는 제2 나노리본을 포함하며, 여기서 제1 밴드 갭은 제2 밴드 갭보다 작다. 다중 밴드 갭 디바이스는 복수의 나노리본 중 각각의 나노리본의 제1 단부와 전기적으로 접촉하는 제1 리드뿐만 아니라 복수의 나노리본 중 각각의 나노리본의 제2 단부와 전기적으로 접촉하는 제2 리드를 더 포함한다. 다중 밴드 갭 디바이스는 제1 리드와 제2 리드의 전기적 제어에 의해 작동된다. 다중 밴드 갭 디바이스는 제1 리드의 표면의 일부 또는 전부를 피복하는 제1 금속 보호 코팅을 더 포함한다.
몇몇 실시형태에 있어서, 제1 리드와 제2 리드는 외부 전류와 전기 통신하고, 다중 밴드 갭 디바이스는 외부 전류에 응답하여 광을 방출하는 다중 밴드 갭 발광 다이오드이다. 몇몇 실시형태에 있어서, 복수의 나노리본은 가시적 백색 광을 일괄적으로 방출하도록 구성된다. 몇몇 실시형태에 있어서, 제1 리드는 티타늄을 포함하고, 제2 리드는 팔라듐을 포함하며, 제1 금속 보호 코팅은 금을 포함한다. 몇몇 실시형태에 있어서, 제2 금속 보호 코팅은 제2 리드의 표면의 전부 혹은 일부를 피복한다.
제6 양상. 제6 양상은 표면을 가진 기판 및 복수의 클러스터를 포함하는 다중 밴드 갭 디바이스를 포함한다. 복수의 클러스터는 각각의 클러스터가 기판의 상이한 부분을 점유하고 있는 상태로 배열된다. 복수의 클러스터 내 하나 이상의 각각의 클러스터는 (i) 복수의 나노리본으로서, 해당 복수의 나노리본 중 각각의 나노리본은 밴드 갭을 특징으로 하고, 복수의 나노리본 내의 나노리본들은 서로에 관하여 길이방향으로 배열되며, 복수의 나노리본 내의 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정되는 것인, 상기 복수의 나노리본, (ii) 복수의 나노리본 중 각각의 나노리본의 제1 단부와 전기적으로 접촉하는 제1 리드, (iii) 복수의 나노리본 중 각각의 나노리본의 제2 단부와 전기적으로 접촉하는 제2 리드 및 (iv) 제1 리드의 표면의 일부 또는 전부를 피복하는 제1 금속 보호 코팅을 포함한다. 다중 밴드 갭 디바이스는 복수의 클러스터와 광 통신하는 광 스플리터를 더 포함한다. 광 스플리터는 (i) 입사광을 제1 파장 대역 및 제2 파장 대역으로 분할하고, 여기서 제1 파장 대역은 제2 파장 대역 내 파장보다 큰 적어도 하나의 파장을 특징으로 하며, (ii) 제1 광 파장 대역을 복수의 클러스터 중 제1 클러스터로, 그리고 제2 파장 대역을 복수의 클러스터 중 제2 클러스터로 지향시킨다. 다중 밴드 갭 디바이스는 제1 클러스터의 제1 및 제2 리드 및 제2 클러스터의 제1 및 제2 리드의 전기적 제어에 의해 작동된다.
몇몇 실시형태에 있어서, 제1 클러스터 내 복수의 나노리본 중 각각의 나노리본은 제1 밴드 갭값을 지니고, 제2 클러스터 내 복수의 나노리본 중 각각의 나노리본은 제2 밴드 갭값을 지니며, 제1 밴드 갭값은 제2 밴드 갭값보다 크다. 몇몇 실시형태에 있어서, 제1 클러스터 내 복수의 나노리본 중 각각의 나노리본의 밴드 갭은 동일하고, 제1 클러스터 내 복수의 나노리본 중 각각의 나노리본의 폭은 동일하다. 몇몇 실시형태에 있어서, 제1 클러스터 내 복수의 나노리본 중 각각의 나노리본의 밴드 갭은 제1 밴드 갭 영역 내에 있고, 제2 클러스터 내 복수의 나노리본 중 각각의 나노리본의 밴드 갭은 제2 밴드 갭 영역 내에 있으며, 제1 밴드 갭 영역 내 제1 밴드 갭값은 제2 밴드 갭 영역 내 제2 밴드 갭값보다 크다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 1㎛ 내지 10㎜인 폭 및 1㎛ 내지 10㎜인 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 10㎛ 내지 1㎜인 폭 및 10㎛ 내지 1㎜인 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 50㎛ 내지 500㎛인 폭 및 50㎛ 내지 500㎛인 길이를 지닌다. 몇몇 실시형태에 있어서, 제1 클러스터는 제2 클러스터와는 상이한 폭 또는 상이한 길이를 지닌다. 몇몇 실시형태에 있어서, 제1 클러스터는 제2 클러스터와 동일한 폭 또는 동일한 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 106 내지 1012 나노리본/㎠를 지닌다. 몇몇 실시형태에 있어서, 제1 클러스터는 제2 클러스터와 직렬로 전기 통신한다. 몇몇 실시형태에 있어서, 제1 클러스터는 제2 클러스터와 병렬로 전기 통신한다. 몇몇 실시형태에 있어서, 제1 클러스터는 제2 클러스터와 직렬로 전기 통신하고, 복수의 클러스터 중 제3 클러스터와 병렬로 전기 통신한다. 몇몇 실시형태에 있어서, 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스이다. 몇몇 실시형태에 있어서, 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기이다. 몇몇 실시형태에 있어서, 광기전력 디바이스는 적어도 50 W/㎡의 전력 밀도를 생산한다. 몇몇 실시형태에 있어서, 제1 리드는 티타늄을 포함하고, 제2 리드는 팔라듐을 포함하며, 제1 금속 보호 코팅은 금을 포함한다. 몇몇 실시형태에 있어서, 제2 금속 보호 코팅은 제2 리드의 표면의 전부 혹은 일부를 피복한다
5. 도면의 간단한 설명
도 1은 종래 기술에 따른 다중접합 태양 전지를 예시한 도면;
도 2는 본 발명의 일 양상에 따라서 다중 밴드 갭 디바이스 내 구성요소를 도시한 것으로 해당 구성요소의 개략적 에너지 밴드 다이어그램;
도 3은 본 발명의 일 양상에 따라서 수직방향으로 적층된 구조물을 지니는 예시적인 다중 밴드 갭 디바이스의 개략 평면도;
도 4는, 본 발명의 일 양상에 따라서 나노리본들의 단부들로부터 떨어진 구조를 도시한, 도 3의 4-4'선을 따라 취한 단면도;
도 5는, 본 발명의 일 양상에 따라서 나노리본들의 일단부에서의 구조를 도시한, 도 3의 5-5'선을 따라 취한 단면도;
도 6은, 본 발명의 일 양상에 따라서 나노리본들의 길이방향을 따른 구조를 도시한, 도 3의 6-6'선을 따라 취한 단면도;
도 7은 본 발명의 일 양상에 따라서 수직방향으로 적층된 나노리본들 위에 놓인 선택적인 반사방지층을 예시한 도면;
도 8은 본 발명의 일 양상에 따라서 수평방향으로 이격된 구조물을 지니는 예시적인 다중 밴드 갭 디바이스의 개략적 평면도;
도 9는, 본 발명의 일 양상에 따라서 나노리본들의 단부들로부터 떨어진 구조를 도시한, 도 8의 9-9'선을 따라 취한 단면도;
도 10은, 본 발명의 일 양상에 따라서 나노리본들의 일단부에서의 구조를 도시한, 도 8의 10-10'선을 따라 취한 단면도;
도 11은, 본 발명의 일 양상에 따라서 나노리본들의 길이방향을 따른 구조를 도시한, 도 8의 11-11'선을 따라 취한 단면도;
도 12는 본 발명의 일 양상에 따라서 추가의 예시적인 다중 밴드 갭 디바이스를 예시한 도면;
도 13은 본 발명의 일 양상에 따라서 추가의 예시적인 다중 밴드 갭 디바이스를 예시한 도면;
도 14는 본 발명의 일 양상에 따라서 추가의 예시적인 다중 밴드 갭 디바이스를 예시한 도면;
도 15는 본 발명의 일 양상에 따른 다중 밴드 갭 광기전력 디바이스의 개략적 전기적 다이어그램;
도 16은 본 발명의 일 양상에 따른 다중 밴드 갭 광검출기의 개략적 전기적 다이어그램;
도 17은 본 발명의 일 양상에 따른 다중 밴드 갭 발광 다이오드의 개략적 전기적 다이어그램;
도 18은 본 발명의 일 양상에 따른 반도체 나노홀 초격자의 개략적 평면도;
도 19는 본 발명의 일 양상에 따른 나노홀 초격자를 포함하는 다중 밴드 갭 디바이스의 개략적 평면도;
도 20은 본 발명에 따른 나노홀 초격자 디바이스의 단면도;
도 21은 본 발명의 일 양상에 따른 나노리본들 또는 나노홀 초격자들의 일 단부에서의 리드를 피복하는 코팅을 도시한 단면도;
도 22는 본 발명의 일 양상에 따른 나노리본들 또는 나노홀 초격자들의 양 단부에서의 리드를 피복하는 코팅을 도시한 단면도.
동일한 참조 부호는 도면들 중 수개의 도면을 통해서 대응하는 부분을 지칭한다. 치수는 일정 척도로 그려져 있지 않다.
6. 상세한 설명
본 명세서에는 기판 상에 배치된 복수의 반도체 나노리본을 포함하거나, 또는 기판 상에 배치된 복수의 적층부(여기서 각각의 적층부는 복수의 반도체 나노리본을 구비함)를 포함하는 다중 밴드 갭 디바이스가 개시되어 있다. 복수의 반도체 나노리본 내 각각의 나노리본은 밴드 갭을 특징으로 하며, 2개의 전도성 리드와 전기 통신한다.
또한, 본 명세서에는 기판 상에 배치된 1개 이상의 적층부를 포함하는 1개 이상의 반도체 나노홀 초격자를 포함하는 다중 밴드 갭 디바이스가 개시되되, 여기서 각각의 적층부는 1개 이상의 반도체 나노홀 초격자를 구비한다. 각각의 나노홀 초격자는 밴드 갭 영역을 특징으로 하며, 2개의 전도성 리드와 전기 통신한다.
본 발명의 다중 밴드 갭 디바이스는 각종 용도를 위하여, 예를 들어, 광을 전력으로 전환시키는 광기전력 태양 전지로서, 입사광을 검출가능한 신호로 전환시키는 광검출기로서 또는 외부 전류에 접속된 경우 조명용의 발광 다이오드(LED)로서 이용될 수 있다.
6.1. 반도체 나노리본의 특징
반도체 나노리본은, 포토리소그래피 패턴화 등과 같은 미세제작 수법에 의해 또는 E-빔 및/또는 간섭 리소그래피 나노패턴화에 의해, 다수의 층상 결정성 재료로 제작될 수 있다. 적절한 재료로는 흑연(C), 질화붕소(BN), 이황화몰리브덴(MoS2), 이황화텅스텐(WS2), 산화아연(ZnO) 및 이산화티타늄(TiO2)을 포함한다. 이들 재료는 유사한 층상 구조를 지닌다. 각 층 내에는, 원자들이 강력한 공유 결합에 의해 결합되어 있는 한편, 층들은 약한 반데르 발스힘으로 함께 유지되어 있다.
나노리본의 하나의 적절한 형태는 흑연(그라펜 또는 흑연) 나노리본이다. 그라펜 나노리본은 하나의 층상 탄소 스트립이다. 흑연 나노리본은 적층된 그라펜 층으로 이루어진다. 그라펜 및 흑연 나노리본의 검토는 문헌[Nano Today 5, 351]에서 볼 수 있고, 이 문헌은 참조로 그의 전문이 본 명세서에 포함된다. 그라펜 및 흑연 나노리본의 추가의 설명은 미국 특허 제7,858,876호(발명자: Lagally 등)에 개시되어 있고, 이 문헌은 참조로 그의 전문이 본 명세서에 포함된다. 예시로서, 흑연 나노리본은 반도체 나노리본의 특징을 입증하고 또한 본 발명이 다중 밴드 갭 디바이스를 개발하는데 이들 특성을 어떻게 이용하는지에 대해서 본 명세서에 기술되어 있다.
나노구조로서, 흑연 나노리본은 벌크로 관찰된 것들과는 다른 유용한 물리화학적 및 전기 특성을 나타낸다(문헌[Nano Today 5, 351 및 Physical Review B 76, 121405(R) (2007)] 참조). 본 발명의 다중 밴드 갭 디바이스의 개발을 위한 유용한 특징들 중 하나는 반도체 흑연 나노리본의 밴드 갭이 나노리본 폭, 두께, 에지 상태, 도핑 및 기타 인자들을 변화시킴으로써 조율되고 제어될 수 있다는 점이다. 이러한 특징은 밴드 갭을 조율하는 방법과 결합된 조절가능한 밴드 갭을 지니는 재료를 제공한다. 나노리본 폭, 두께, 에지 상태, 도핑 및/또는 기타 인자들의 최적화를 통해서, 특정 밴드 갭을 갖는 나노리본을 제작하고 또한 저감된 비용으로 개선된 효율을 달성하는 다중 밴드 갭 디바이스를 생산하는 것이 가능해진다.
본 발명의 다중 밴드 갭 디바이스의 몇몇에 대한 다른 유용한 특징은, 나노리본 내 전하 캐리어(전자 또는 정공)의 속성으로부터 생기며, 이는 대부분의 기타 재료보다 약한 산란을 지니는 2차원 재료로 되는 이 속성으로 인해 높은 캐리어 이동도를 지닌다. 본 명세서에 개시된 다중 밴드 갭 디바이스는 나노리본의 길이를 따라, 즉 나노리본의 일단에서 타단부로 전류 흐름을 지니도록 구성된다. 그 결과, 전류 밸런스가 요구되지 않고, 디바이스의 효율은 가장 낮은 전류에 의해 제한되지 않는다. 또한, 나노리본층들 사이의 인터페이스가 낮은 저항을 지닐 필요가 있다. 이것은 터널링 접합부 혹은 기타 구조를 위한 어떠한 요건도 없애므로 제작을 간단화시킨다.
본 명세서에 개시된 흑연 나노리본들의 또 다른 유용한 특징은 그들의 일 함수가 그들의 폭에 강하게 의존하지 않는다는 점이다.
6.2. 반도체 나노홀 초격자의 특징
본 명세서에서 이용되는 바와 같이, "반도체 나노홀 초격자"란 용어는 나노홀들의 어레이가 내부에 규정되는 층상 결정성 재료를 지칭한다. 나노홀 초격자는 층상 결정성 재료의 하나의 시트 또는 층상 결정성 재료의 다수의 수직으로 적층된 시트를 포함할 수 있다.
도 18(a) 및 도 18(b)는 각각 삼각형 나노홀(132)들 및 직사각형 나노홀(134)들을 지니는 반도체 나노홀 초격자(130)를 도시하고 있다. 나노홀들의 다른 형상 혹은 나노홀들의 상이한 형상들의 조합은 반도체 나노홀 초격자를 제작하기 위하여 층상 결정성 재료 내에 패턴화된다. 층상 결정성 재료로는 흑연(C), 질화붕소(BN), 이황화몰리브덴(MoS2), 이황화텅스텐(WS2), 산화아연(ZnO) 및 이산화티타늄(TiO2)을 포함하지만, 이들로 제한되는 것은 아니다. 나노홀들의 어레이는 당업계에 공지된 임의의 적절한 제작법을 이용해서 제조될 수 있다. 예를 들어, 나노홀 초격자 구조는 종래의 포토리소그라피 수법을 이용해서 1개 이상의 나노홀 어레이로 패턴화될 수 있다.
사실상, 나노홀 초격자는 가교 나노리본의 2차원 망상구조로 간주되며, 이때 나노홀의 크기, 형상, 밀도는 나노리본의 형상 및 치수를 규정한다. 이와 같이 해서, 나노홀 초격자는 나노리본과 유사한 특징을 지닌다. 예를 들어, 어떤 특정 이론에도 얽매이지 않고, 치밀하게 결합된 모델은 그라펜 나노홀 초격자의 밴드 갭이 나노홀 크기와 밀도의 곱과 선형으로 증가하는 것을 나타낸다. 그 이유는, 가교 나노리본의 2차원 망상구조 내의 나노리본의 폭이 하나의 고정된 단위 내에서 나노홀의 크기를 증가시키거나 혹은 나노홀의 개수를 증가시킴으로써 감소될 수 있기 때문이다. 다른 유사한 특징은 나노홀 초격자 내의 전하 캐리어에 대한 보다 큰 평균 자유 경로 및 나노홀의 크기, 형상, 밀도에 대한 나노홀 초격자의 일 함수의 의존도 혹은 약한 의존도를 포함한다. 이들 특징은 나노리본과 유사한 방식으로 나노홀 초격자를 지니는 디바이스를 설계하는 것을 가능하게 한다.
유사한 특징을 갖는 것에 부가하여, 나노홀 초격자는 일반적으로 개별적인 나노리본과 비교해서 수개의 이점을 지닌다. 예를 들어, 신호 나노리본은 전형적으로 물러서 하나의 기판에서 다른 기판으로 이동시키기 어렵다. 그러나, 나노홀 초격자는, 가교 망상 구조로 인해 기계적으로 더 강하고 더 안정하게 되므로, 필요시 다른 기판으로 이송되기 더 쉽다. 또한, 나노홀 초격자는 통상 광을 흡수하거나 누락시키기 위한 더 많은 표면을 제공하고, 따라서 이러한 나노홀 초격자를 포함하는 디바이스에 대해 잠재적으로 더 높은 효율을 제공한다. 또한, 나노홀 초격자는 개별의 나노리본보다 더 양호한 결함을 용인한다.
6.3. 기본 구조
반도체 나노리본들 또는 나노홀 초격자들을 광자-흡수 또는 광-발광 재료로서 이용해서, 본 발명은 넓은 파장 스펙트럼의 전부 혹은 일부를 가로질러 광자 에너지를 전기로 혹은 그 역으로 효율적으로 전환시킬 수 있는 다중 밴드 갭 디바이스를 제공한다. 반도체 나노리본의 경우에, 본 발명에 따른 다중 밴드 갭 디바이스의 기본적인 구성은 다중 밴드 갭을 지니는 복수의 반도체 나노리본을 포함한다. 복수의 반도체 나노리본은 제1 밴드 갭을 지니는 나노리본이 제1 스펙트럼 내에서 광을 방출하거나 광자를 흡수하고, 제2 밴드 갭을 지니는 나노노리본이 제2 스펙트럼 범위 내에서 광을 방출하거나 광자를 흡수도록 구성되어 있다. 예를 들어, 복수의 반도체 나노리본은 하나 위에 다른 것을 적층함으로써 수직방향으로 배열될 수 있거나, 또는 서로 나란히 배치됨으로써 횡방향으로 배열될 수 있다.
반도체 나노홀 초격자의 경우에, 본 발명에 따른 다중 밴드 갭 디바이스의 기본적인 구성은 1개 이상의 반도체 나노홀 초격자를 포함한다. 각 반도체 나노홀 초격자는 밴드 갭 영역을 특징으로 하며, 이 밴드 갭 영역은 나노홀 패턴의 제어에 의해서 수 meV 또는 수 eV 범위일 수 있다. 예를 들어, 나노홀 초격자의 밴드 갭 영역은 태양 방사선을 흡수하기 위하여 0.1 eV 내지 2 eV 범위로 제어될 수 있거나, 또는 특정 파장에서 광 신호를 검출하기 위하여 목적으로 하는 단일 밴드 갭값에서 혹은 그 부근에서 규제될 수 있다. 1개 이상의 나노홀 초격자 내에서, 나노홀 초격자는 상이한 다른 나노홀 초격자와는 상이한 밴드 갭 영역 또는 값을 지닐 수 있다. 나노리본과 유사하게, 1개 이상의 나노홀 초격자는 하나 위에 다른 것을 적층함으로써 수직방향으로 배열될 수 있거나 또는 서로 나란히 배치함으로써 수평방향으로 배열될 수 있다.
복수의 반도체 나노리본 또는 1개 이상의 나노홀 초격자에 부가해서, 본 발명에 따른 다중 밴드 갭 디바이스의 기본적인 구성은 제1 리드와 제2 리드를 포함하며, 이들은 전형적으로 금속 등과 같은 도전성 재료로 이루어져 있다. 나노리본의 경우에, 제1 리드는 복수의 나노리본 내 각각의 나노리본의 일단부에 전기적으로 접촉하고, 제2 리드는 복수의 나노리본 내 각각의 나노리본의 타단부에 전기적으로 접촉한다. 나노홀 초격자의 경우에, 제1 리드는 각각의 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자의 하나의 에지에 전기적으로 접촉하고, 제2 리드는 각각의 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자의 대향 단부에 전기적으로 접촉한다. 용도에 따라서, 제1 리드 또는 제2 리드는 나노리본의 일단부와 리드 사이 또는 나노홀 초격자의 하나의 에지와 리드 사이의 인터페이스에 쇼트키 장벽 혹은 저항 접점을 형성할 수 있다.
6.3.1. 기본적인 구성요소
도 2(a)에는, 각 단부에서 도전성 리드(106 및 108)와 접촉한 나노리본 혹은 나노홀 초격자(110)가 도시되어 있다. 각 재료의 에너지 밴드 다이어그램은 도 2(b) 및 도 2(c)에 도시되어 있으며, 여기서 도 2(b)는 재료가 서로 접속되기 전의 에너지 밴드 다이어그램을 예시하고, 도 2(c)는 접촉이 행해져 평형이 달성된 후의 에너지 다이어그램을 예시하고 있다. 입증하기 위하여, 제1 리드(106)는 나노리본 혹은 나노홀 초격자(110ΦR)보다 작은 일 함수(Φ1)를 지니고, 제2 리드(108)는 나노리본 혹은 나노홀 초격자(110)보다 큰 일 함수(Φ2)를 지닌다. 도 2(a)에 도시된 바와 같이, 재료의 페르미 준위들은 친밀한 접촉이 행해지기 전에 그들의 일 함수 차이에 의해 부정합된다. 그러나, 3개의 재료가 도 2(b)에 도시된 바와 같이 접촉될 경우, 그들의 페르미 준위는 정렬되어 접접에서 쇼트키 장벽을 형성해야만 한다. 그 결과, 전계는 나노리본 혹은 나노홀 초격자(110)에서 생성되고, 내장 전위(Vbi)는 두 리드 간의 일 함수 차이와 동등하다.
짧은 내인성 나노리본 혹은 나노홀 초격자의 이상적인 경우를 위하여, (Vbi)는, 도 2(c)에 개략적으로 도시된 진공 수준과 같이, 제2 리드(108)로 형성된 제2 접점으로부터 제1 리드(106)로 형성된 제1 접점까지 전체 나노리본 혹은 나노홀 초격자에 걸쳐서 선형으로 감소될 수 있다. 매우 길고 도핑된 나노리본 혹은 나노홀 초격자를 위하여, 도핑 수준은 고정될 수 있거나, 나노리본 혹은 나노홀 초격자의 페르미 에너지는 나노리본 혹은 나노홀 초격자의 중앙 부분에서 일정하게 유지될 것이다. 이어서, 이 경우에, 전도 및 원자가 밴드는, 각각, 도 2(c)에 예시된 바와 같이, 나노리본 혹은 나노홀 초격자의 중앙 부분에서 평탄할 것이지만, 리드(106)로 형성되는 접점 부근에서 아래쪽으로 그리고 리드(108)로 형성되는 접점 부근에서 위쪽으로 만곡될 것이다. 내장 전계는 입사광자에 의해 발생된 전자-정공 쌍을 분리시켜, 광기전력 디바이스 또는 광검출기용의 나노리본 혹은 나노홀 초격자 내에 전류를 형성할 수 있다. 내장 전계는 또한 캐리어(일단부로부터의 전자 및 타단부로부터의 정공)를 나노리본 혹은 나노홀 초격자에 주입하여 광을 방출시킬 수 있다.
나노리본 혹은 나노홀 초격자의 것보다 낮은 일 함수를 지니는 한쪽 리드와 나노리본 혹은 나노홀 초격자의 것보다 큰 일 함수를 지니는 다른 쪽 리드를 지니도록 할 필요는 없다. 몇몇 실시형태에 있어서, 제1 리드는 (i) 나노리본 혹은 나노홀 초격자의 것과는 상이한 일함수를 지니고, (ii) 나노리본과의 접점에서 전자에 대해서 쇼트키 장벽을 형성할 수 있는 한편, 제2 리드는 전자에 대해서 보다 작은 쇼트키 장벽을 형성하거나 전자에 대해서 전혀 쇼트키 장벽을 형성하지 않는다. 대안적으로, 몇몇 실시형태에 있어서, 제1 리드는 나노리본 혹은 나노홀 초격자의 것과는 상이한 일 함수를 지니고 나노리본 혹은 나노홀 초격자와의 접점에서 정공에 대해서 쇼트키 장벽을 형성하도록 선택될 수 있는 한편, 제2 리드는 정공에 대해서 보다 작은 쇼트키 장벽을 형성하거나 정공에 대해서 전혀 쇼트키 장벽을 형성하지 않는다. 쇼트키 장벽에 대한 더 상세한 정보는 문헌[Metal-Semiconductor Schottky Barrier Junctions and Their Applications, edited by B. L. Sharma, 1984 Plenum Press, New York]에서 찾을 수 있으며, 이 문헌은 참조로 본 명세서에 포함된다.
몇몇 실시형태에 있어서, 본 발명의 나노리본들 또는 나노홀 초격자들은 순수하거나 도핑된 흑연 필름으로 제조된다. 몇몇 실시형태에 있어서, 이들은 기타 재료, 예를 들어, BN, MoS2, WS2, ZnO, TiO2 또는 이들의 일부 조합물로 제조된다. 도전성 리드를 제조하기 위한 적절한 재료로는 Ti, Nb, Zn, Cr, Ag, Al, Co, Pd, Cu, Pt 및 Au 또는 이들의 일부 조합물, 또는 이들의 일부 합금을 포함하지만, 이들로 제한되는 것은 아니며, Ti 및 Pd는 몇몇 실시형태에서 흑연 나노리본들 또는 나노홀 초격자들에 대해서 바람직하다.
나노리본 혹은 나노홀 초격자의 두 단부 사이에 내장 전위(Vbi)를 지니는 것이 유리하다. 입사광의 여기 시, 유리 전자가 나노리본 혹은 나노홀 초격자 내에서 생성될 것이고 나노리본 혹은 나노홀 초격자의 일단부에서 타단부로 흐를 것이다. 본 발명에 따라 다중 밴드 갭 디바이스를 제조하기 위하여, 복수의 나노리본 혹은 나노홀 초격자를 적층할 경우, 발생된 유리 전자는 일단부에서 타단부로 여전히 흐를 것이다.
6.3.2. 다중 밴드 갭의 형성
유리하게는, 본 발명의 다중 밴드 갭 디바이스는 동일 혹은 유사한 반도체 재료를 이용해서 다중 밴드 갭을 지니는 복수의 나노리본 혹은 1개 이상의 나노홀 초격자를 구축한다. 실질적으로 동일한 재료를 이용하는 이점은 격자 상수 정합이 제거되어, 제조 공정을 간단화하며, 따라서 제조 비용을 저감시킨다는 점이다. 복수의 나노리본에 대한 다중 밴드 갭은 몇몇 실시형태에서 나노리본 폭, 두께, 에지 상태, 도핑 또는 기타 파라미터를 제어하거나 변경함으로써 달성된다. 몇몇 실시형태에 있어서, 적절한 나노홀이 나노리본의 밴드 갭을 조율하기 위하여 제공된다. 마찬가지로, 1개 이상의 나노홀 초격자용의 다중 밴드 갭은 그 안에 패턴화된 나노홀, 두께, 에지 상태, 도핑 또는 기타 파라미터를 제어 혹은 변경함으로써 달성될 수 있다. 최적화를 통해서, 복수의 나노리본 혹은 1개 이상의 나노홀 초격자는 예상되는 이상적인 다중 밴드 갭으로 조율되어, 개선된 효율을 지니는 다중 밴드 갭 디바이스를 얻게 된다.
나노리본 폭의 효과. 반도체 흑연 나노리본의 밴드 갭은 나노리본 폭에 의해 변화된다. 어떤 특정 이론으로 제한되도록 의도하는 일 없이, 반도체 그라펜 나노리본의 밴드 갭은 나노리본 폭에 반비례하는 것으로 여겨진다. 이와 같이 해서, 단일층 베어-에지(bare-edge) 그라펜 나노리본에 대해서, 계산된 폭은 1.1 내지 1.4 eV의 밴드 갭에 대해서는 1 내지 2㎚, 0.7eV의 밴드 갭에 대해서는 2 내지 3㎚인 것으로 보고되어 있다(문헌[Nano Letters 6(12), 2748-2754 (2006)] 참조). 그러나, 순수 베어-에지 그라펜 나노리본은 좀처럼 실현되지 않는다. 더욱 전형적으로, 나노리본의 구조 및 특성을 변화시키는 자연적인 혹은 유도된 "결함"이 존재한다. 반도체 그라펜 나노리본의 밴드 갭에 관하여, 이들 "결함"은 결정학적 배향, 에지 종결 및 도핑을 포함한다. 예를 들어, 도핑은 그라펜의 밴드 갭을 상당히 증가시키는 것이 관찰되어 있다(문헌[Inscience Journal 1(2), 80-89 (2011)] 참조).
도핑, 및/또는 기타 인자들의 변동을 통해서, 1㎚ 내지 60㎚의 나노리본 폭에서 밴드 갭 0.1 eV 내지 2.2 eV를 지니는 나노리본을 생성하는 것이 가능하다. 본 발명의 다중 밴드 갭 디바이스에 대한 나노리본은 이 밴드 갭 영역 및 나노리본 폭 범위를 망라한다.
나노리본 두께의 효과. 나노리본 두께는 반도체 나노리본의 전자 구조에 영향을 미친다(문헌[Nano Today 5, 351-372 (2010) 및 Nature Materials 6(3):183-191, (2007)] 참조). 일반적으로, 밴드 갭은 층들의 개수의 증가에 따라 감소된다.
도핑 또는 나노리본 폭의 변동 등과 같은 기타 인자들과 결합하여, 본 발명의 다중 밴드 갭 디바이스는 단층 나노패턴화된 그라펜, 다층 그라펜 시트 또는 수백개의 그라펜 시트를 구비한 흑연을 함유하는 나노리본을 포함한다. 대응하는 나노리본 두께는 전형적으로 나노미터 내지 수 마이크로미터 사이에 있다.
에지 상태의 효과. 에지 상태는 또한 나노리본의 특성에 영향을 미칠 수 있다. 지그재그 형상의 에지를 지니는 그라펜 나노리본은 안락의자형 에지를 지니는 그라펜 나노리본과는 상이한 전자 특징을 지닌다. 지그재그 형상의 에지는 페르미 에너지 부근의 비결합 분자 궤도로 에지 편재화된 상태를 제공한다. 치밀한 결합에 기초한 계산은 지그재그 형상의 그라펜 나노리본이 항상 금속인 한편, 안락의자형 그라펜 나노리본이 그들의 폭에 따라서 금속 혹은 반도체일 수 있는 것을 예측한다. 계산 및 실험은 반도체 안락의자형 나노리본의 에너지 밴드 갭이 나노리본 폭의 감소에 따라 증가하는 것을 나타낸다. 몇몇 최근의 보고는 지그재그 형상의 나노리본이 또한 대향 에지에서 자기 모멘트들 간의 비정상적인 반강자성 결합으로 인해 반도체성인 것을 나타내고 있다. 이 거동은 에지-상태 파 함수의 공간적 분포 특성 및 스핀 편극에서 유래하는 교환 상호작용의 대부분의 지역적 특성으로 도로 추적될 수 있다. 또한, 에지 종결 및/또는 에지상의 상이한 원자들 또는 분자들에 의한 고정은 또한 나노리본의 특성을 변화시킨다(문헌[Nano Today 5, 351-372 (2010)] 참조). 예를 들어, 그라펜 나노리본의 에지는 카복실(COOH), 카보닐(COH), 수소화(CH) 및 아민(NH2)에 의해 종결되거나 고정될 수 있다. 이질적인 원자들 혹은 분자들을 부착시키는 것에 의한 이러한 에지 종결은 효과적인 도핑으로서 간주될 수 있다.
용도 및 목적으로 하는 밴드 갭에 따라서, 본 발명의 다중 밴드 갭 디바이스는 안락의자형 나노리본, 지그재그 형상의 나노리본 또는 이들 양쪽 모두의 조합을 포함할 수 있다. 나노리본의 에지는 또한 상이한 원자들 혹은 분자들로 상이한 농도 혹은 상이한 침투로 종결될 수 있다. 에지 종결은 또한 밴드 갭을 최적화하기 위하여 기타 인자들의 변동과 결합될 수 있다.
도핑의 효과. 도핑은 그라펜 혹은 흑연이 채용될 수 있는 밴드 구조의 변경 및 가능한 밴드 갭의 변형을 허용한다(문헌[Inscience Journal 1(2), 80-89 (2011) 및 Nano Today 5, 351-372 (2010)] 참조). 그라펜 도핑은 3가지 범주: (i) 헤테로 원자 도핑, (ii) 화학적 수식 및 (iii) 정전계 조율로 크게 분류될 수 있다. 헤테로 원자 도핑에 있어서, 붕소(B), 질소(N) 및 비스무트(Bi) 도핑이 보고되어 있다. 예를 들어, 그라펜 나노리본 내 N-도핑은 N+-이온 조사 후 NH3와의 전기열 반응을 통해서 또는 NH3 어닐링을 통해서 화학적 기상 증착에 의해서 달성되었다(문헌[Science 324 (5928), 768-771 (2009) 및 Journal of the American Chemical Society 131(43), 15939-1594 (2009)] 참조). 또한, 불소(F) 도핑이 보고되어 있다(문헌[Nano Letters 10(8), 3001, (2010)] 참조). 화학적 수식에 있어서, 이산화질소(NO2) 및 암모니아(NH3)가 이용되었고, 반대 전하 캐리어의 생성이 확인되었다. 정전계 조율에 있어서, 그라펜의 특성의 변경은 그라펜 내 결함 및 무질서 수준을 증가시키는 일 없이 페르미 준위 및 캐리어 농도의 반전가능 전하(reversible charge)를 제어함으로써 달성된다. 또한, 도핑 농도 및 구배는 도핑 과정의 특정 조건을 조율함으로써 제어될 수 있다.
각종 도펀트가 존재하고 도핑이 상이한 농도에서 혹은 상이한 구배로 달성될 수 있으므로, 0.1 eV 내지 2.2 eV 사이의 밴드 갭이 반도체 그라펜 나노리본에 대해서 실현될 수 있는 것으로 여겨진다. 본 발명의 다중 밴드 갭 디바이스는 전형적으로 이 범위 내에 밴드 갭을 지니는 나노리본을 포함한다.
나노홀의 효과. 나노홀은 나노홀 초격자의 전자 특성을 결정함에 있어서 중요한 역할을 한다. 이러한 초격자의 밴드 갭은 나노홀 크기, 나노홀 형상 및 나노홀 밀도를 포함하는, 나노홀 초격자의 구조적 특성에 의존한다. 나노홀 밀도는 층상 결정성 재료의 단위 표면적에 걸쳐서 패턴화된 나노홀의 개수로서 규정된다. 어떤 특정 이론에 의해서도 얽매이는 것을 의도하지 않지만, 치밀한-결합 모델은, 그라펜 나노홀 초격자의 밴드 갭이 나노홀 크기와 밀도의 곱에 의해 직선으로 증가하는 것을 나타내고 있다(문헌[Physical Review B 80, 233405 (2009)] 참조). 실질적인 밴드 갭, 약 0.435 eV가 페르미 준위에서 개방되는 것이 보고되어 있다. 나노홀 초격자에 대한 정보는 또한 문헌[Nano Letters 10, 1125-1131 (2010) 및 Nano Research 1, 56-62 (2008)]에서 찾을 수 있다.
위에서 언급된 바와 같이, 나노홀 초격자는 가교 나노리본의 2차원 망상 구조로서 간주될 수 있다. 이와 같이 해서 일반적으로, 나노홀 초격자의 밴드 갭은 보다 강한 양자-구속으로 인해 나노리본 폭의 감소에 따라 증가할 것으로 예상된다. 나노홀 초격자 내에서, 특징적인 나노리본 폭은 고정된 크기의 초격자에서 나노홀의 크기 혹은 나노홀의 개수를 증가시킴으로써 감소될 수 있다. 특징적인 나노리본 폭은 또한 나노홀의 크기 및 나노홀의 개수를 유지하면서 초격자의 크기를 감소시킴으로써 감소될 수 있다. 재차, 어떤 특정 이론에도 얽매이길 의도하는 일 없이, 치밀한-결합 모델은 그라펜 나노홀 초격자의 밴드 갭이 나노리본 가교 망상 구조의 유한-크기 효과로 인해 증가되고(문헌[Physical Review B 80, 233405 (2009)] 참조), 그라펜 나노홀 초격자의 밴드 갭은 0 eV 내지 약 2.5 eV의 넓은 범위에 걸쳐 있을 수 있는 것(문헌[Nano Research 1, 56-62 (2008)] 참조)을 확인하고 있다
나노리본과 마찬가지로, 나노홀 초격자의 밴드 갭은 그의 두께의 변동에 의해, 도핑에 의해 또는 기타 파라미터의 변경에 의해 더욱 조율될 수 있다. 이와 같이 해서, 상이한 크기, 형상, 밀도를 지니거나, 기타 파라미터의 변동을 구비한 나노홀 초격자를 편입시킴으로써, 목적으로 하는 파장 스펙트럼에 걸쳐서 효율적으로 광을 흡수하거나 광을 방출할 수 있는 디바이스를 개발하는 것이 가능해진다.
기타 인자들. 밴드 구조를 변경하고 그라펜의 밴드 갭을 변화시키는 다른 방법이 있다(문헌[Inscience Journal 1(2), 80-89 (2011)] 참조). 이들 방법은 그라펜과 금속 사이에 접점을 이용해서 그라펜에 변형을 가하여 이중층 그라펜을 바이어스시키는 것을 포함한다.
6.3.3. 반도체 나노리본을 이용한 수직방향으로 적층된 구성
이제 도 3 내지 도 7로 선회하면, 반도체 나노리본을 이용하는 본 발명에 따른 다중 밴드 갭 디바이스(100)의 실시형태가 개시되어 있다. 우선 도 3 및 도 6을 참조하면, 도 3은 예시적인 실시형태의 평면도를 도시하고 있고, 도 6은, 도 3의 6-6'선을 따라 취한, 도 3의 단면도를 예시하고 있다. 이 실시형태에 있어서, 다중 밴드 갭 디바이스는 제1 리드(106) 및 제2 리드(108)와 전기 통신하는 복수의 적층부(104-1, 104-2,..., 104-N)를 포함한다.
복수의 적층부는, 기판(102) 상에, 보다 구체적으로는 기판(102)의 표면(114) 상에 길이방향으로 배열되되, 복수의 적층부 내의 각각의 적층부는 기판의 상이한부분을 점유하고 있다. 기판은 다중 밴드 갭 디바이스용의 지지체로서 역할한다. 이것은 전형적으로 평면형이고, 강고하거나 가요성일 수 있다. 몇몇 실시형태에 있어서, 기판(102)은 알루미노규산염 유리, 붕규산염 유리, 이색성 유리, 게르마늄/반도체 유리, 유리 세라믹, 규산염/용융 실리카 유리, 소다석회 유리, 석영 유리, 칼코게나이트/설파이드 유리, 불소 유리, 유리계 페놀릭, 플린트 유리 또는 세리에이트 유리(cereated glass)로 제조되어 있다. 몇몇 실시형태에 있어서, 기판(102)은 우레탄 중합체, 아크릴산 중합체, 플루오로중합체, 폴리벤즈아미드아졸, 폴리이미드, 폴리테트라플루오로에틸렌, 폴리에터에터케톤, 폴리아마이드-이미드, 유리계 페놀릭, 폴리스타이렌, 가교된 폴리스타이렌, 폴리에스터, 폴리카보네이트, 폴리에틸렌, 폴리에틸렌, 아크릴로나이트릴-뷰타다이엔-스타이렌, 폴리테트라플루오로-에틸렌, 폴리메타크릴레이트, 나일론 6,6, 셀룰로스 아세테이트 뷰티레이트, 셀룰로스 아세테이트, 경질 비닐, 가소화 비닐 또는 폴리프로필렌으로 제조되어 있다.
복수의 적층부 내의 각각의 적층부는 복수의 반도체 나노리본 및 두 인접한 나노리본층 사이에 있는 광학적으로 투명한 절연체를 포함한다. 몇몇 실시형태에 있어서, 복수의 적층부 내의 각각의 적층부는 2개의 나노리본을 포함하는 한편, 다른 실시형태에 있어서는, 복수의 적층부 내의 각각의 적층부는 3개의 나노리본을 포함한다. 또 다른 실시형태에 있어서, 복수의 적층부 내의 각각의 적층부는 3개보다 많은 나노리본을 포함한다. 또 다른 실시형태에 있어서, 복수의 적층부 내 몇몇 적층부로 구성된 나노리본의 개수는 복수의 적층부 내 다른 적층부로 구성도니 나노리본의 개수와는 상이할 수 있다. 예를 들어, 복수의 적층부 내 몇몇 적층부는 2개의 나노리본을 포함할 수 있는 한편, 복수의 적층부 내 다른 적층부는 3개 이상의 나노리본을 포함할 수 있다.
예시로서, 도 6은 제1 나노리본(110-1), 제2 나노리본(110-2) 및 제3 나노리본(110-3)을 포함하는 3개의 나노리본을 구비한 적층부를 도시하고 있다. 이들 3개의 나노리본의 각각은 (116-1), (116-)2 및 (116-3)으로 표시된 바와 같은 일단부에서 제1 리드(106)와 친밀하게 접촉하고 (118-1), (118-2) 및 (118-3)으로 표시된 바와 같이 제2 리드(108)와 친밀하게 접촉하고 있다. 일괄적으로, 구성요소(116-1, 116-2 및 116-3)는 적층부의 제1 단부를 규정하는 한편, 구성요소(118-1, 118-2 및 118-3)는 적층부의 제2 단부를 규정한다. 리드와의 나노리본의 단부의 친밀한 접촉은 또한, 5-5'선을 따라 취한, 도 3의 단면도인 도 5에 도시되어 있다. 제1 리드와 제2 리드 사이의 거리(L)는, 도 6에 도시된 바와 같이, 적층부의 길이를 규정한다.
제1 리드(106)와 제2 리드(108)는 도전성 재료, 전형적으로 금속으로 제조되어 있다. 도전성 리드를 제조하기 위한 적절한 재료로는 티타늄(Ti), 니오븀(Nb), 아연(Zn), 크롬(Cr), 은(Ag), 알루미늄(Al), 코발트(Co), 팔라듐(Pd), 구리(Cu), 백금(Pt) 및 금(Au)을 포함한다. Ti 및 Pd는 흑연 나노리본에 대해서 바람직하다. 몇몇 실시형태에 있어서, 제1 리드(106)는 복수의 적층부 내의 각각의 적층부의 제1 단부와 친밀하게 접촉하여 한쪽 공통 리드로서 역할한다. 마찬가지로, 제2 리드는 복수의 적층부 내의 각각의 적층부의 제2 단부와 친밀하게 접촉하여 또 다른 공통 리드로서 역할한다.
2개의 나노리본을 구비한 각각의 적층부를 가진 실시형태에 대해서, 제1 나노리본(110-1)은 기판 표면(114) 상에 놓이고, 이어서 제1의 광학적으로 투명한 절연체(112-1)가 제1 나노리본 위에 놓이며, 그 후 제2 나노리본(110-2)이 제1 절연체(112-1) 위에 놓인다. 제1 나노리본은 제1 밴드 갭을 특징으로 하고, 제2 나노리본은 제2 밴드 갭을 특징으로 하며, 이때 제1 밴드 갭은 제2 밴드 갭보다 작다. 제1 밴드 갭은 제1 나노리본의 폭, 두께 혹은 에지 상태를 변화시킴으로써, 제1 나노리본을 도핑함으로써, 또는 이들 파라미터의 조합을 변경시킴으로써 목적으로 하는 값으로 조율될 수 있다. 마찬가지로, 제2 밴드 갭은 다른 목적으로 하는 값으로 조욜될 수 있다.
3개 이상의 나노리본을 지니는 각각의 적층부를 가진 실시형태에 대해서, 마찬가지 구조는 나노리본의 층과 광학적으로 투명한 절연체가 교호로 다층식으로 적층됨으로써 이용될 수 있다. 예를 들어, 3개의 나노리본을 지니는 적층부를 만들기 위하여, 제2의 광학적으로 투명한 절연체(112-2)는, 도 6에 도시된 바와 같이, 제2 나노리본(110-2) 상에 놓일 수 있고, 제3 나노리본(110-3)이 제2 절연체 상에 놓일 수 있다. 제3 나노리본은 제2 나노리본의 제2 밴드 갭보다 큰 제3 밴드 갭을 특징으로 한다.
두 인접한 나노리본층 사이에 있는 광학적으로 투명한 절연체(예컨대, 112-1, 112-2)는 하나의 나노리본층을 다른 것으로부터 전기적으로 분리시킨다. 절연체는, 절연체가 아래쪽에 있는 나노리본에 의해 흡수되거나 방출될 수 있는 광자에 대해서 광학적으로 투명하도록, 그 아래에 있는 나노리본의 밴드 갭보다 큰 밴드 갭을 지니도록 구성되어 있다. 몇몇 실시형태에 있어서, 광학적으로 투명한 절연체는 유리, 예컨대, 알루미노규산염 유리, 붕규산염 유리, 이색성 유리, 게르마늄/반도체 유리, 유리 세라믹, 규산염/용융 실리카 유리, 소다석회 유리, 석영 유리, 칼코게나이트/설파이드 유리, 불소 유리, 플린트 유리 또는 세리에이트 유리로 제조된다. 몇몇 실시형태에 있어서, 광학적으로 투명한 절연체는 우레탄 중합체, 아크릴산 중합체, 플루오로중합체, 실리콘, 실리콘 겔, 에폭시, 폴리아마이드 또는 폴리올레핀으로 제조된다.
복수의 나노리본(예컨대, 110-1, 110-2, 110-3)은, 광에 노출될 경우, 복수의 나노리본 측면에 배치된 전극들의 속성에 따라서, 광자를 흡수하여, 전류, 전압 또는 이들 둘 모두를 생성한다. 이 과정은 다음과 같다. 제3 밴드 갭보다 높은 에너지를 지니는 광자가 제3 나노리본(110-3)에 의해 흡수되는 반면, 제3 나노 리본의 제3 밴드 갭보다 낮은 에너지를 지니는 광자는 제2 나노리본(110-2)을 투과한다. 일단 제2 나노리본 내에서, 제2 밴드 갭보다 높은 에너지를 지니는 광자는 제2 나노리본에 의해 흡수되고, 제2 밴드 갭보다 낮은 에너지를 지니는 광자는 제1 나노리본(110-1)을 투과한다. 이 흡수 및 투과 과정은 제1 밴드 갭보다 낮은 에너지를 지니는 광자가 기판(102)을 투과할 때까지 계속된다. 이러한 구성은 다중 밴드 갭 광기전력 디바이스 혹은 다중 밴드 갭 광검출기를 달성한다.
본 발명에 따른 다중 밴드 갭 디바이스가 외부 전류에 접속되면, 그 반대 과정이 일어난다. 복수개의 나노리본 내의 전자는 정공과 재결합되어, 광을 방출한다. 제1 나노리본(110-1)은 제2 밴드 갭보다 낮은 에너지를 지니는 광을 방출한다. 그 결과, 제2 나노리본(-2)은 제1 나노리본에 의해 방출된 광에 대해서 광학적으로 투명한 것으로 보인다. 제3 밴드 갭이 제2 밴드 갭보다 크므로, 제3 나노리본(110-3)은 제1 나노리본에 의해서 방출된 광에 대해서도 광학적으로 투명한 것으로 보인다. 따라서, 제1 나노리본에 의해 방출된 광은 다중 밴드 갭 디바이스의 표면에 대해 일관하여 투과된다. 마찬가지로, 제2 및 제3 나노리본에 의해 방출된 광은 외부로 투과된다. 이어서, 복수개의 나노리본에 의해 방출된 광은 서로 간섭하여, 하이브리드 광을 생성한다. 이러한 구성은 다중 밴드 갭 LED를 생산한다.
이전의 부분에서 언급된 바와 같이, 반도체 나노리본들의 밴드 갭들은 그들의 폭, 두께, 에지 상태, 도핑 또는 이들의 조합 및 기타 인자들을 변화시킴으로써 조율 또는 제어될 수 있다. 예시로서, 도 4는 각각의 적층부가 3개의 나노리본을 구비하고 각각의 나노리본에 대한 목적으로 하는 밴드 갭이 나노리본 폭(W) 및/또는 두께(D)의 제어에 의해 달성되는 다중 밴드 갭 디바이스를 도시하고 있다. 이 구성에 있어서, 제1 나노리본(110-1)은 바닥부에 위치되고, 제2 나노리본(110-2) 및 제3 나노리본(110-3)의 폭보다 큰 폭을 특징으로 한다. 제2 나노리본은 제3 나노리본의 폭보다 큰 폭을 특징으로 한다. 그 결과, 상부에 있는 제3 나노리본은 3개의 나노리본 중에서 가장 큰 밴드 갭을 지닌다.
그러나, 상부에 있는 제3 나노리본(110-3)은 반드시 가장 작을 필요는 없다. 예를 들어, 몇몇 실시형태에 있어서, 제3 나노리본은, 제3 나노리본이 제2 나노리본보다 큰 밴드 갭을 지니지만 제2 나노리본과 같은 폭을 지니거나 제1 나노리본과 같은 폭을 지니도록 B- N-, Bi- 또는 F-원자들 또는 분자들로 도핑될 수 있다. 다른 실시형태에 있어서, 제2 나노리본은 상이한 도펀트 또는 동일한 도펀트이지만 상이한 농도로 도핑될 수 있으므로, 3개의 나노리본은 모두 동일한 폭을 지닌다.
일반적으로, 복수의 나노리본의 밴드 갭은 0.1 eV 내지 2.2 eV 사이로 조율된다. 복수의 적층부 내의 각각의 적층부가 2개의 나노리본을 포함하는 몇몇 실시형태에 있어서, 제1 밴드 갭은 0.1 eV 내지 1.2 eV, 0.5 eV 내지 1.5 eV 또는 0.8 eV 내지 1.8 eV 사이로 조율 및 제어되고; 제2 밴드 갭은 0.8 eV 내지 1.9 eV 또는 1.2 eV 내지 2.2 eV 또는 1.5 eV 내지 2.2 eV로 조율 및 제어된다. 복수의 적층부 내의 각각의 적층부가 3개의 나노리본을 포함하는 몇몇 실시형태에 있어서, 각각의 제1 밴드 갭은 0.1 eV 내지 1.1 eV 사이, 0.4 eV 내지 1.3 eV 사이 또는 0.6 eV 내지 1.5 eV 사이로 조율되고 제어되며; 제2 밴드 갭은 0.7 eV 내지 1.5 eV 사이, 1 eV 내지 1.7 eV 사이, 또는 1.2 내지 2.1 eV 사이로 조율되고 제어되며; 제3 밴드 갭은 1.4 eV 내지 2 eV 사이, 1.5 eV 내지 2.1 eV 사이 또는 1.6 eV 내지 2.2 eV 사이로 조율되고 제어된다.
본 발명에 따른 다중 밴드 갭 디바이스의 나노리본의 전형적인 폭은 1㎚ 내지 60㎚ 사이일 수 있다. 복수의 적층부 내의 각각의 적층부가 2개의 나노리본을 포함하는 몇몇 실시형태에 있어서, 제1 나노리본은 20㎚ 내지 50㎚의 폭을 지닐 수 있고, 제2 나노리본은 1㎚ 내지 30㎚의 폭을 지닐 수 있다. 각각의 적층부가 2개의 나노리본을 포함하는 다른 실시형태에 있어서, 제1 나노리본은 30㎚ 내지 40㎚의 폭을 지니는 한편 제2 나노리본은 10㎚ 내지 20㎚의 폭을 지닌다. 복수의 적층부 내의 각각의 적층부가 3개의 나노리본을 포함하는 몇몇 실시형태에 있어서, 제1 나노리본은 25㎚ 내지 50㎚인 폭을 지니고, 제2 나노리본은 15㎚ 내지 40㎚인 폭을 지니며, 제3 나노리본은 1㎚ 내지 20㎚인 폭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 30㎚ 내지 45㎚인 폭을 지니고, 제2 나노리본은 20㎚ 내지 30㎚인 폭을 지니며, 제3 나노리본은 5㎚ 내지 15㎚인 폭을 지닌다. 또한 몇몇 실시형태에 있어서, 제1 및 제2 나노리본 및/또는 제3 나노리본은 동일한 폭, 예를 들어, 30㎚ 또는 50㎚을 지니지만, 상이한 에지 상태를 지니거나 상이한 도펀트로 도핑되거나 또는 동일한 도펀트이지만 상이한 농도로 도핑된다.
몇몇 실시형태에 있어서, 제1 나노리본은 0.1 eV 내지 1.0 eV 사이, 0.4 eV 내지 1.4 eV 사이, 0.6 eV 내지 1.8 eV 사이 또는 0.8 eV 내지 2.2 eV 사이의 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 0.1 eV 내지 0.4 eV 사이, 0.4 eV 내지 0.8 eV 사이, 0.8 eV 내지 1.2 eV 사이, 1.2 eV 내지 1.6 eV 사이, 1.6 eV 내지 2.0 eV 사이 또는 2.0 eV 내지 2.2 eV 사이의 밴드 갭을 지닌다.
몇몇 실시형태에 있어서, 제1 나노리본은 1㎚ 내지 10㎚ 사이, 10㎚ 내지 20㎚ 사이, 20㎚ 내지 30㎚ 사이, 30㎚ 내지 40㎚ 사이 또는 40㎚ 내지 50㎚ 사이의 폭을 지닌다.
몇몇 실시형태에 있어서, 제1 나노리본은 0.1 eV 내지 1.0 eV 사이, 0.4 eV 내지 1.4 eV 사이, 0.6 eV 내지 1.8 eV 사이 또는 0.8 eV 내지 2.2 eV 사이의 밴드 갭을 지니고, 제2 나노리본은 0.1 eV 내지 1.0 eV 사이, 0.4 eV 내지 1.4 eV 사이, 0.6 eV 내지 1.8 eV 사이 또는 0.8 eV 내지 2.2 eV 사이의 범위 내에, 제1 나노리본의 밴드 갭과는 상이한 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노리본은 0.1 eV 내지 0.4 eV 사이, 0.4 eV 내지 0.8 eV 사이, 0.8 eV 내지 1.2 eV 사이, 1.2 eV 내지 1.6 eV 사이, 1.6 eV 내지 2.0 eV 사이 또는 2.0 eV 내지 2.2 eV 사이의 밴드 갭을 지니고, 제2 나노리본은 1㎚ 내지 10㎚ 사이, 10㎚ 내지 20㎚ 사이, 20㎚ 내지 30㎚ 사이, 30㎚ 내지 40㎚ 사이 또는 40㎚ 내지 50㎚ 사이의 범위 내에 제1 나노리본의 밴드 갭과는 상이한 밴드 갭을 지닌다.
본 발명에 따른 다중 밴드 갭 광검출기용의 밴드 갭은 측정될 필요가 있는 입사광의 스펙트럼에 좌우된다. 입사광의 스펙트럼이 적외 범위 내이면, 나노리본의 밴드 갭은 보다 낮은 값, 예를 들어, 1.0 eV 이하로 설정될 수 있다. 따라서, 몇몇 실시형태에 있어서는 나노리본은 30㎚보다 큰 폭을 지닌다. 한편, 나노리본은, 입사광의 스펙트럼이 자외광 범위 내이면, 보다 큰 밴드 갭, 예를 들어, 1.5 eV 이상을 지녀야만 한다. 따라서, 몇몇 실시형태에서, 나노리본은 20㎚ 미만의 폭을 지닌다. 가시광 내의 스펙트럼 범위를 측정하기 위하여, 몇몇 실시형태에 있어서, 밴드 갭은 다중 밴드 갭 광기전력 디바이스와 동일한 값을 지닌다. 입사광의 스펙트럼이 보다 넓은 범위, 예를 들어, 적외 내지 자외 범위에 걸쳐 있고, 파장 범위가 10㎚ 내지 100㎛인 용도에 있어서, 복수의 적층부 내의 각각의 적층부는 3층보다 많은 나노리본을 포함할 수 있되, 여기서 각각의 나노리본은 구체적으로 표적화된 스펙트럼 영역 내에 광자를 선택적으로 흡수하도록 조율된다.
마찬가지로, 본 발명에 따른 다중 밴드 갭 LED를 위하여, 적층부 내의 나노리본의 개수 및 각각의 나노리본에 대한 밴드 갭은 용도에 좌우된다. 예를 들어, 백색 광이 요망된다면, 몇몇 실시형태에 있어서, 다중 밴드 갭 LED는 복수의 적층부를 포함할 수 있고, 여기서 각각의 적층부는 3개의 나노리본을 구비한다. 각각의 나노리본의 밴드 갭은 바닥부에 있는 제1 나노리본이 가장 작은 밴드 갭을 지니고, 상부에 있는 제3 나노리본이 가장 큰 밴드 갭을 지니며, 중간에 있는 제2 나노리본이 가장 큰 밴드 갭과 가장 작은 밴드 갭 사이의 밴드 갭을 지니도록 조율되고 제어된다. 전원의 용도에 따라서, 제1, 제2 및 제3 나노리본은 적색 광, 녹색 광 및 청색 광을 각각 방출한다. 정확한 비율이라면, 적색, 녹색 및 청색 광이 일괄적으로 백색광을 방출하므로 백색 광 LED를 작성한다.
도 4 및 도 5에 도시된 복수의 적층부(104-1, 104-2, ..., 104-N)는 동일하게 보이지만, 이것은 필수는 아니다. 몇몇 실시형태에 있어서, 복수의 적층부 내의 각각의 적층부는 동일하다. 다른 실시형태에 있어서, 복수의 적층부 내의 하나의 적층부는 복수의 적층부 내의 다른 적층부와는 상이하다. 예를 들어, 복수의 적층부 중 적층부(104-1)의 제1 나노리본(110-1)의 제1 밴드 갭은 적층부(104-3) 중 제1 나노리본(110-1)의 제1 밴드 갭과는 상이한 밴드 갭을 지닌다. 복수의 적층부 중 적층부(104-1)의 제2 나노리본(110-2)의 제2 밴드 갭은 적층부(104-3) 중 제2 나노리본(110-2)의 제2 밴드 갭과는 상이한 밴드 갭을 지닌다. 다른 실시형태에 있어서, 복수의 적층부 간의 차이는 나노리본 폭, 두께, 에지 상태, 도펀트, 도핑 농도 또는 도핑 구배 등과 같은 기타 특징의 관점에서 일어날 수 있다. 또 다른 실시형태에 있어서, 복수의 적층부 간의 차이는 각각의 적층부가 구비할 수 있는 나노리본의 길이 또는 개수의 관점에서 일어난다. 또 다른 실시형태에 있어서, 복수의 적층부 간의 차이는 하나의 적층부에 이용된 반도체 재료가 다른 적층부에 이용된 반도체 재료와는 상이하기 때문에 일어날 수 있다. 몇몇 실시형태에 있어서, 적층부, 예를 들어, 적층부(104-1)는 적층부(104-2)와는 상이하며, 이어서 (104-3)과 상이하다. 다른 실시형태에 있어서, 몇몇 적층부는 다른 적층부와는 상이한 최적의 밴드 갭을 지녀, 상이한 스펙트럼 범위를 표적화한다. 이러한 구성에 있어서, 각각의 적층부 내의 나노리본들이 밴드 갭에 기초하여 순차로 적층되되, 상부의 나노리본이 가장 큰 밴드 갭을 지니고 바닥부의 나노리본이 가장 작은 밴드 갭을 지니도록 주의해야 한다.
나노리본의 두께(D)는, 도 4 및 도 5에 나타낸 바와 같이, 단층 나노패턴화된 그라펜 시트 내지 수백개의 그라펜 시트를 포함하는 나노리본에 대응하는, 나노미터 내지 마이크로미터에 걸친 넓은 범위를 지닐 수 있다. 몇몇 실시형태에 있어서, 나노리본은 1 내지 300개의 그라펜 나노리본 시트를 포함한다. 몇몇 실시형태에 있어서, 나노리본은 100 내지 300개의 그라펜 나노리본 시트를 포함한다.
도 6에 (L)로 표시된 바와 같이, 나노리본의 길이는 제1 리드와 제2 리드 사이의 거리에 의해 규정된다. 나노리본의 커다란 평균 자유 경로를 이용해서, 본 발명에 따른 복수의 적층부 내 나노리본의 길이는 전형적으로 수 마이크로미터 내지 수백 마이크로미터 범위이다. 몇몇 실시형태에 있어서, 길이(L)는 1㎛ 내지 100㎛이다.
전형적인 본 발명에 따른 다중 밴드 갭 디바이스는 복수의 적층부의 밀도와 치수에 따라서 수 십억개(또는 심지어 수조개)의 나노리본을 포함한다. 106 내지 1012개의 적층부/㎠의 적층 밀도를 지니는 다중 밴드 갭 디바이스를 설계하는 것이 가능하되, 각각의 적층부는 2개 이상의 나노리본을 지닐 수 있다.
선택적으로, 각각의 적층부 내 또는 몇몇 적층부 내의 상부 나노리본 또는 상부 나노리본의 일부는 도 7에 도시된 바와 같이 반사방지층(120)으로 코팅되어 있다. 반사방지층은 전형적으로 SiO2 및 TiO2 등의 유전체 재료로 제조된다. 다른 실시형태에 있어서는, InGaAs 등의 반도체 재료로 제조된다. 그러나, 코팅에 이용된 반도체 재료는, 표적화된 파장 범위 내에서 광자에 대해서 광학적으로 투명하도록 상부 나노리본의 밴드 갭보다 큰 밴드 갭을 지녀야 한다. 대안적으로, 도핑은 반사방지 코팅으로서 이용하기 위하여 반도체 재료의 밴드 갭을 개방(open up)시키는데 이용된다.
전형적으로, 반사방지층은 수십 내지 수천 나노미터의 범위의 두께를 지닌다. 본 발명에 따른 광기전력 디바이스 또는 광검출기를 위하여, 반사방지층의 두께는 유입되는 파의 파장의 1/4로 되도록 선택되고 제어될 수 있다. 그와 같이, 반사방지층의 상부 표면으로부터 반사된 파는 나노리본 표면으로부터 반사된 파와 상쇄적으로 간섭하여, 순수 제로 반사된 에너지를 생성하므로 모든 광이 나노리본 내로 투과되게 된다. 마찬가지로, 본 발명에 따른 발광 디바이스에 대한 반사방지층의 두께는 나노리본으로부터 방출된 광이 나노리본 및 반사방지층으로부터 투과되도록 선택되고 제어될 수 있다. 파의 상쇄 및 보강 간섭의 이점을 이용해서, 하나보다 많은 층의 반사방지 코팅이 디바이스의 효율을 더욱 증대시키기 위하여 이용될 수 있다.
6.3.4. 반도체 나노리본을 이용하는 수평방향으로 이격된 구성
이제 도 8 내지 도 11로 선회하면, 도 8 내지 도 11은, 반도체 나노리본을 이용하는 본 발명에 따른 다중 밴드 갭 디바이스의 횡방향 구조물의 예시적인 실시형태(300)를 도시하고 있다. 도 8은 예시적인 실시형태의 평면도를 예시하고 있는 한편, 도 6, 도 7 및 도 8은 각각 6-6', 7-7' 및 8-8'선을 따라 취한 도 8의 단면도를 제공한다. 몇몇 실시형태에 있어서, 다중 밴드 갭 디바이스(300)는 복수의 반도체 나노리본(304-1, 304-2, ..., 304-N)을 포함하되, 각각의 나노리본은 제1 리드(106) 및 제2 리드(108)와 전기 통신한다. 다중 밴드 갭 디바이스는, 다중 밴드 갭 디바이스가 광기전력 디바이스 또는 광검출기이면, 복수의 나로리본과 광 통신하는 광 스플리터(310)를 더 포함한다. 그러나, 본 발명에 따른 다중 밴드 갭 LED는 광 스플리터를 필요로 하지 않는다.
복수의 반도체 나노리본(304-1, 304-2, ..., 304-N)은 기판(102) 상에, 보다 구체적으로는 기판(102)의 표면(114) 상에 길이방향으로 배열되되, 복수의 나노리본 내 각각의 나노리본은 서로 공간적으로 떨어져 있다. 수직방향으로 적층된 구조물과 마찬가지로, 기판은 전형적으로 평탄하며, 강고하거나 가요성이며, 이전의 부문에서 기재된 바와 같은 재료로 제조될 수 있다.
다중 밴드 갭 디바이스를 제조하기 위하여, 복수의 반도체 나노리본 내의 몇몇 나노리본은 복수의 반도체 나노리본 내의 다른 나노리본과는 상이한 밴드 갭을 지닌다. 상이한 밴드 갭은 상이한 재료를 이용함으로써 또는 나노리본 폭, 두께, 에지 상태, 도핑 혹은 기타 인자들을 조율함으로써 달성될 수 있다. 예시로서, 도 8 내지 도 11은 상이한 밴드 갭이 나노리본 폭을 변화시킴으로써 또는 기타 인자들과 함께 나노리본 폭을 변화시킴으로써 달성되는 실시형태를 도시하고 있다. 예를 들어, 나노리본(304-1)의 폭과 두께는 모두 나노리본(304-3)의 것들과는 상이하다. 그러나, 폭 및/또는 두께의 변동은 밴드 갭을 조율하기 위한 대표예로서 고려될 수 있다. 기타 인자들은 나노리본 폭 및/또는 두께를 변화시키는 일 없이 밴드 갭을 변경하는데 이용될 수 있다.
도 8 내지 도 10에 도시된 바와 같이, 나노리본(304-3)은 나노리본(304-2)보다 넓은 폭을 지니며, 이어서 후자는 나노리본(304-1)보다 넓은 폭을 지닌다. 이것은 나노리본(304-3)이 나노리본(304-2)보다 작은 밴드 갭을 지니고, 나노리본(304-2)이 나노리본(304-1)보다 작은 밴드 갭을 지니는 실시형태를 나타낸다. 따라서, 나노리본(304-3)은 나노리본(304-2)보다 긴 파장을 지니는 광자를 흡수하거나 방출하고, 나노리본(304-2)은 나노리본(304-1)보다 긴 파장을 지니는 광자를 흡수하거나 방출시킨다.
앞서의 부분에 기재된 수직방향으로 적층된 구조물과 마찬가지로, 복수의 나노리본 내 각각의 나노리본은, 도 11에 예시된 바와 같이, 제1 단부(316), 제2 단부(318) 및 길이(L)로 규정된다. 몇몇 실시형태에 있어서, 복수의 나노리본 내 각각의 나노리본의 제1 단부(316)는 제1 리드(106)와 친밀하게 접촉되므로, 공통 리드를 형성한다. 복수의 나노리본 내 각각의 나노리본의 제2 단부(318)는 제2 리드(108)와 친밀하게 접촉되므로, 또 다른 공통 리드를 형성한다.
도 9를 참조하면, 본 발명에 따른 다중 밴드 갭 디바이스(300)는, 다중 밴드 갭 광기전력 디바이스 또는 다중 밴드 갭 광검출기로서 사용될 경우, 광 스플리터(310)를 더 포함한다. 광 스플리터(310)는 입사광을 상이한 파장 대역으로 분할하고, 상이한 파장 대역을 대응하는 나노리본으로 지향시킨다. 용도에 기초하여, 광 스플리터는 프리즘 등과 같은 간단한 광학기기이거나 또는 입사광을 구체적으로 표적화된 파장 범위로 분할하는 스펙트럼 선택적 시스템이다. 몇몇 실시형태에 있어서, 광 스플리터는 복수의 나노리본 바로 위에 배치된다. 다른 실시형태에 있어서, 광 스플리터는 복수의 나노리본으로부터 떨어진 거리에 배치된다. 또 다른 실시형태에 있어서, 광 스플리터는 경사져서 복수의 나노리본의 정상 표면에 대해서 소정 각도를 이룬다
몇몇 실시형태에 있어서, 두 파장 범위가 표적화된 경우, 복수의 나노리본은 2개의 군으로 분할된다. 각 군은 적어도 1개의 나노리본을 포함하며, 각 군 내의 나노리본은 다른 군과는 상이한 밴드 갭을 지닌다. 예를 들어, 제1 군은 제2 군보다 작은 밴드 갭을 지닌다. 이러한 구성에 있어서, 광 스플리터(310)는 입사광을 2개의 상이한 파장 대역으로 분할하며, 이때 제1 파장 대역은 제2 파장 대역 내 상기 파장보다 큰 적어도 하나의 파장을 특징으로 한다. 광 스플리터는 이어서 제1 광 파장 대역을 제1군으로 그리고 제2 파장 대역을 제2 군으로 지향시킨다.
3개의 파장 범위가 표적으로 되는 몇몇 실시형태에 있어서, 복수의 나노리본은 3개의 군으로 분할되되, 각 군의 나노리본은 나머지 두 군과는 상이한 밴드 갭을 지닌다. 예를 들어, 제1 군은 제2 군보다 작은 밴드 갭을 지니고, 이어서 제2 군은 제3 군보다 작은 밴드 갭을 지닌다. 따라서, 광 스플리터는 입사광을 3개의 파장 대역으로 분할한다. 3개의 파장 대역 중 제1 파장 대역은 3개의 파장 대역 중 제2 파장 대역 내의 파장보다 큰 적어도 하나의 파장을 특징으로 하고; 제2 파장 대역은 3개의 파장 대역 중 제3 파장 대역 내의 파장보다 큰 적어도 하나의 파장을 특징으로 한다. 그러한 실시형태에 있어서, 광 스플리터는 3개의 파장 대역을 대응하는 나노리본군으로 지향시킨다.
몇몇 실시형태에 있어서, 본 발명에 따른 다중 밴드 갭 발광 다이오드는 복수의 나노리본으로부터 방출된 상이한 파장 대역으로부터의 광을 결합하기 위하여 광 스플리터가 필요하지 않도록 구성되어 있다. 이러한 구성에 있어서, 상이한 밴드 갭들을 지니는 나노리본들은 서로에 대해서 근방에 배치된다. 나노리본 또는 나노리본의 군의 치수는 마이크로미터 범위 내이므로, 이들 나노리본으로부터의 방출은 인간의 눈에 의해 구별될 수 없다. 일괄적으로, 본 발명에 따른 다중 밴드 갭 LED는 다수의 파장 대역을 포함하는 광을 방출한다. 예를 들어, 몇몇 실시형태에 있어서, 몇몇 나노리본은 적색 광을 방출하고, 몇몇은 녹색 광을 방출하며, 나머지는 청색 광을 방출한다. 조합하면, 다중 밴드 갭 LED는 인간의 눈에는 백색 광을 방출하는 것으로 보인다. 다른 실시형태에 있어서, 본 발명에 따른 다중 밴드 갭 LED는 목적으로 하는 용도를 위하여 상이한 파장 대역의 광을 결합하기 위하여 광 스플리터(310)를 포함할 수 있다.
이들이 서로 나란히 놓여있다는 사실을 제외하고, 횡방향으로 이격된 나노리본은 앞서의 부문에서 기재된 수직방향으로 적층된 나노리본의 것들과 실질적으로 동일하다. 예를 들어, 나노리본은 동일한 나노패턴화 공정을 이용해서 동일한 재료로 제조될 수 있고, 폭, 길이 및 두께를 포함하는 실질적으로 동일한 치수를 지닐 수 있다. 즉, 일반적으로 횡방향으로 이격된 나노리본은 1㎚ 내지 60㎚의 폭을 지니고, 복수의 횡방향으로 이격된 나노리본을 포함하는 다중 밴드 갭 디바이스는 전형적으로 106 내지 1012 나노리본/㎠의 나노리본 밀도를 지닌다. 또한, 밴드 갭의 범위를 비롯하여 이전의 부문에 기재된 파라미터는, 횡방향으로 이격된 나노리본에 대해서 그리고 복수의 횡방향으로 이격된 나노리본을 포함하는 다중 밴드 갭 디바이스에 대해서 적용가능하다.
수직방향으로 적층된 구조물과 마찬가지로, 횡방향으로 이격된 다중 밴드 갭 디바이스는 선택적으로 도 11에 도시된 바와 같은 반사방지층(320)을 포함할 수 있다. 반사방지층(320)은 복수의 나노리본 내 각각의 나노리본의 전부 혹은 일부 위에 놓이고, 앞서의 부문에 기재된 반사방지층(120)과 본질적으로 동일한 치수를 지닌다. 또한, 반사방지층(320)은 반사방지층(120)과 동일한 재료로 제조될 수 있다.
6.3.5. 반도체 나노홀 초격자를 이용한 구성
나노리본과 마찬가지로, 1개 이상의 나노홀 초격자는 하나 위에 다른 것을 적층함으로써 수직방향으로 배열될 수 있거나 또는 서로 나란히 배치함으로써 수평방향으로 배열될 수 있다. 몇몇 실시형태에 있어서, 반도체 나노홀 초격자를 구비하는 디바이스의 구조물은, 수직으로 적층되든 횡방향으로 이격되든지 간에, 나노리본을 이용할 경우에 위에서 기재된 것과 본질적으로 동일하다. 사실상, 나노리본에 대해서 위에서 기재된 구조, 파라미터, 특성부, 재료 등의 모두는 나노리본을 나노홀 초격자로 간단히 대체함으로써 나노홀 초격자에 대해서 구조물, 파라미터, 특성부, 재료 등을 기술하도록 용이하게 변경할 수 있다. 기타 선택적 특성부, 예컨대, 반사방지층 및 광 스플리터는 반도체 나노홀 초격자를 이용하는 구조물 내로 본질적으로 마찬가지 방식으로 편입시킬 수 있다.
유사성을 예시하는 일례로서, 반도체 나노홀 초격자를 이용하는 수직방향으로 적층된 구조는 기판 및 제1 에지와 제2 에지로 규정된 나노홀 초격자 적층부를 포함한다. 나노홀 초격자 적층부는 복수의 나노홀 초격자를 포함하되, 해당 복수의 나노홀 초격자는, (1) 제1 밴드 갭 영역을 특징으로 하고 나노홀들의 제1 어레이로 패턴화되고 제1 나노홀 초격자가 기판 상에 놓여 있는 것인 복수의 나노홀 초격자 내 제1 나노홀 초격자, (2) 제1 나노홀 초격자 위에 놓여 있는 제1의 광학적으로 투명한 절연체 및 (3) 제2 밴드 갭 영역을 특징으로 하고 나노홀들의 제2 어레이로 패턴화되며, 제2 나노홀 초격자가 제1 절연체 위에 놓여 있는 것인 복수의 나노홀 초격자 내 제2 나노홀 초격자를 포함한다. 제1 밴드 갭 영역은 제2 밴드 갭 영역 내의 밴드 갭보다 작은 제1 밴드 갭 영역 내의 적어도 하나의 밴드 갭을 특징으로 한다. 또한, 반도체 나노홀 초격자를 이용한 수직방향으로 적층된 구조는 나노홀 초격자 적층부의 제1 에지와 전기적으로 접촉하는 제1 리드 및 나노홀 초격자 적층부의 제2 에지와 전기적으로 접촉하는 제2 리드를 포함한다.
몇몇 실시형태에 있어서, 복수의 나노홀 초격자 내 하나의 나노홀 초격자는 1㎛ 내지 10㎜ 사이에 있는 특징적인 치수를 지닌다. 몇몇 실시형태에 있어서, 나노홀 초격자의 특징적인 치수는 50㎛ 내지 500㎛ 사이 또는 100㎛ 내지 300㎛ 사이이다. 몇몇 실시형태에 있어서, 복수의 나노홀 초격자 내 하나의 나노홀 초격자에 패턴화된 나노홀들의 어레이 내 나노홀은 5000㎚ 미만인 특징적인 치수를 지닌다. 몇몇 실시형태에 있어서, 나노홀들의 어레이 내의 나노홀은 1000㎚ 미만, 500㎚ 미만, 100㎚ 미만 또는 50㎚ 미만인 특징적인 치수를 지닌다. 몇몇 실시형태에 있어서, 복수의 나노홀 초격자 내 하나의 나노홀 초격자는 1개 나노홀/㎛2 내지 106개 나노홀/㎛2 사이인 나노홀 밀도를 지니는 한편, 다른 실시형태에 있어서, 복수의 나노홀 초격자 내 하나의 나노홀 초격자는 10개 나노홀/㎛2 내지 105개 나노홀/㎛2 사이 또는 100개 나노홀/㎛2 내지 104개 나노홀/㎛2 사이인 나노홀 밀도를 지닌다.
몇몇 실시형태에 있어서, 나노홀 초격자 적층부의 제1 에지와 제1 리드 간의 제1 접합부는 캐리어에 관하여 쇼트키 장벽을 형성하는 한편 나노홀 초격자 적층부의 제2 에지와 제2 리드 간의 제2 접합부는 캐리어에 관하여 쇼트키 장벽을 전혀 형성하지 않거나, 또는 캐리어에 대해서 작은 쇼트키 장벽을 형성하며, 이때 캐리어는 전자 혹은 홀(즉, 정공)이다. 제1 리드와 제2 리드를 선택적 회로에 전기 접속하는 것은 다중 밴드 갭 광기전력 디바이스, 다중 밴드 갭 광검출기 또는 다중 밴드 갭 발광 다이오드를 생성한다.
본 발명에 따른 몇몇 디바이스는 다층식으로 적층된 복수의 나노홀 초격자를 지니는 나노홀 초격자 디바이스를 포함하되, 해당 디바이스는 제1 에지와 제2 에지를 지닌다. 제1 에지는 제1 리드와 전기 통신하고, 제2 에지는 제2 리드와 전기 통신한다. 상기 디바이스는, 기판 상에, 더욱 구체적으로는 기판의 표면 상에 배열된다. 기판은 디바이스용의 지지체로서 역할한다. 기판은 전형적으로 평면형이며, 강고하거나 가요성일 수 있다. 몇몇 실시형태에 있어서, 기판은 알루미노규산염 유리, 붕규산염 유리, 이색성 유리, 게르마늄/반도체 유리, 유리 세라믹, 규산염/용융 실리카 유리, 소다석회 유리, 석영 유리, 칼코게나이트/설파이드 유리, 불소 유리, 유리계 페놀릭, 플린트 유리 또는 세리에이트 유리로 제조되어 있다. 몇몇 실시형태에 있어서, 기판은 우레탄 중합체, 아크릴산 중합체, 플루오로중합체, 폴리벤즈아미드아졸, 폴리이미드, 폴리테트라플루오로에틸렌, 폴리에터에터케톤, 폴리아마이드-이미드, 유리계 페놀릭, 폴리스타이렌, 가교된 폴리스타이렌, 폴리에스터, 폴리카보네이트, 폴리에틸렌, 폴리에틸렌, 아크릴로나이트릴-뷰타다이엔-스타이렌, 폴리테트라플루오로-에틸렌, 폴리메타크릴레이트, 나일론 6,6, 셀룰로스 아세테이트 뷰티레이트, 셀룰로스 아세테이트, 경질 비닐, 가소화 비닐 또는 폴리프로필렌으로 제조되어 있다.
상기 디바이스는 복수의 나노홀 초격자 및 인접한 나노홀 초격자 사이에 광학적으로 투명한 절연체를 포함한다. 몇몇 실시형태에 있어서, 나노홀 초격자 디바이스는 2개의 나노홀 초격자를 포함하는 한편, 다른 실시형태에 있어서, 나노홀 초격자 디바이스는 3개의 나노홀 초격자를 포함한다. 또 다른 실시형태에 있어서, 나노홀 초격자 디바이스는 3개보다 많은 나노홀 초격자를 포함한다.
예시로서, 도 20은 제1 나노홀 초격자(110-1), 제2 나노홀 초격자(110-2) 및 제3 나노홀 초격자(110-3)를 포함하는 3개의 나노홀 초격자를 구비한 나노홀 초격자 디바이스를 도시하고 있다. 이들 3개의 나노홀 초격자의 각각은 도 20에서 구성요소(116-1, 116-2, 116-3)로 표시된 바와 같은 일단부에서 제1 리드(106)와 전기 접촉하고, 구성요소(118-1, 118-2, 118-3)로 표시된 바와 같이 제2 리드(108)와 전기 접촉한다. 일괄적으로, 구성요소(116-1, 116-2 및 116-3)는 나노홀 초격자 적층부의 제1 단부를 규정하는 한편, 구성요소(118-1, 118-2 및 118-3)는 나노홀 초격자 적층부의 제2 단부를 규정한다.
제1 리드(106) 및 제2 리드(108)는 도전성 재료, 전형적으로 금속으로 제조되어 있다. 도전성 리드를 제조하기 위한 적절한 재료로는 티타늄(Ti), 니오븀(Nb), 아연(Zn), 크롬(Cr), 은(Ag), 알루미늄(Al), 코발트(Co), 팔라듐(Pd), 구리(Cu), 백금(Pt) 및 금(Au)을 포함한다. Ti 및 Pd는 흑연 나노홀 초격자용으로 바람직하다. 몇몇 실시형태에 있어서, 제1 리드(106)는 디바이스의 제1 단부와 친밀하게 접촉되어 하나의 공통 리드로서 역할한다. 마찬가지로, 제2 리드는, 디바이스의 제2 단부와 친밀하게 접촉되어 또 다른 공통 리드로서 역할한다.
적층부가 2개의 나노홀 초격자를 구비하는 실시형태를 위하여, 제1 나노홀 초격자(110-1)는 기판 표면 상에 놓이고, 이어서 제1의 광학적으로 투명한 절연체(112-1)는 제1 나노홀 초격자(110-1) 상에 놓이며, 그 후 제2 나노홀 초격자(110-2)는 제1 절연체(2012-1) 상에 놓인다. 제1 나노홀 초격자는 제1 밴드 갭을 특징으로 하고, 제2 나노홀 초격자는 제2 밴드 갭을 특징으로 하며, 이때 제1 밴드 갭은 제2 밴드 갭보다 작다. 제1 밴드 갭은 목적으로 하는 값으로 조율될 수 있다. 마찬가지로, 제2 밴드 갭은 다른 목적으로 하는 값으로 조율될 수 있다.
3개 이상의 나노홀 초격자를 지니는 각각의 적층부를 구비한 실시형태를 위하여, 마찬가지 구조는 나노홀 초격자와 광학적으로 투명한 절연체의 층이 교호로 다층식으로 적층됨으로써 이용될 수 있다. 예를 들어, 3개의 나노홀 초격자를 지니는 적층부를 만들기 위하여, 제2의 광학적으로 투명한 절연체(112-2)는, 도 20에 도시된 바와 같이, 제2 나노홀 초격자(110-2) 상에 놓일 수 있고, 제3 나노홀 초격자(2000-3)가 제2 절연체 상에 놓일 수 있다. 제3 나노홀 초격자는 제2 나노홀 초격자의 제2 밴드 갭보다 큰 제3 밴드 갭을 특징으로 한다.
두 인접한 나노홀 초격자 사이에 있는 광학적으로 투명한 절연체(예컨대, 112-1, 112-2)는 하나의 나노홀 초격자를 서로로부터 전기적으로 분리시킨다. 절연체는 그 아래에 있는 나노홀 초격자의 밴드 갭보다 큰 밴드 갭을 지니도록 구성되어 있으므로, 절연체는 그 아래에 있는 나노홀 초격자에 의해 흡수되거나 방출될 수 있는 광자에 대해서 광학적으로 투명하다. 몇몇 실시형태에 있어서, 광학적으로 투명한 절연체는 유리, 예컨대, 알루미노규산염 유리, 붕규산염 유리, 이색성 유리, 게르마늄/반도체 유리, 유리 세라믹, 규산염/용융 실리카 유리, 소다석회 유리, 석영 유리, 칼코게나이트/설파이드 유리, 불소 유리, 플린트 유리 또는 세리에이트 유리로 제조되어 있다. 몇몇 실시형태에 있어서, 광학적으로 투명한 절연체는 우레탄 중합체, 아크릴산 중합체, 플루오로중합체, 실리콘, 실리콘 겔, 에폭시, 폴리아마이드 또는 폴리올레핀으로 제조되어 있다.
복수의 나노홀 초격자(예컨대, 1100-1, 110-2, 110-3)는, 광에 노출된 경우, 광자를 흡수하여, 복수의 나노홀 초격자 측면에 배치된 전극들의 속성에 따라서, 전류, 전압 또는 양쪽 모두를 생산한다. 이 과정은 다음과 같다. 제3 밴드 갭보다 높은 에너지를 지니는 광자가 제3 나노홀 초격자(2000-3)에 의해 흡수되는 반면 제3 나노홀 초격자의 제3 밴드 갭보다 낮은 에너지를 지니는 광자는 제2 나노홀 초격자(110-2)를 투과한다. 일단 제2 나노홀 초격자 내에서, 제2 밴드 갭보다 높은 에너지를 지니는 광자는 제2 나노홀 초격자에 의해 흡수되고, 제2 밴드 갭보다 낮은 에너지를 지니는 광자는 제1 나노홀 초격자(110-1)를 투과한다. 이 흡수 및 투과 과정은 제1 밴드 갭보다 낮은 에너지를 지니는 광자가 기판(102)을 투과할 때까지 계속된다. 이러한 구성은 다중 밴드 갭 광기전력 디바이스 혹은 다중 밴드 갭 광검출기를 달성한다.
본 발명에 따른 다중 밴드 갭 디바이스가 외부 전류에 접속되면, 그 반대 과정이 일어난다. 복수개의 나노홀 초격자 내의 전자는 정공과 재결합되어, 광을 방출한다. 제1 나노홀 초격자(110-1)는 제2 밴드 갭보다 낮은 에너지를 지니는 광을 방출한다. 그 결과, 제2 나노홀 초격자(2000-2)는 제1 나노홀 초격자에 의해 방출된 광에 대해서 광학적으로 투명한 것으로 보인다. 제3 밴드 갭이 제2 밴드 갭보다 크므로, 제3 나노홀 초격자(110-3)는 제1 나노홀 초격자에 의해서 방출된 광에 대해서도 광학적으로 투명한 것으로 보인다. 따라서, 제1 나노홀 초격자에 의해 방출된 광은 다중 밴드 갭 디바이스의 표면에 대해 일관하여 투과된다. 마찬가지로, 제2 및 제3 나노홀 초격자에 의해 방출된 광은 외부로 투과된다. 이어서, 복수개의 나노홀 초격자에 의해 방출된 광은 서로 간섭하여, 하이브리드 광을 생성한다. 이러한 구성은 다중 밴드 갭 LED를 생산한다.
일반적으로, 나노홀 초격자의 밴드 갭은 0.1 eV 내지 2.2 eV 사이에 있도록 조율된다. 나노홀 초격자 적층부가 2개의 나노홀 초격자를 포함하는 몇몇 실시형태에 있어서, 제1 밴드 갭은 0.1 eV 내지 1.2 eV, 0.5 eV 내지 1.5 eV, 또는 0.8 eV 내지 1.8 eV 사이가 되도록 조율되고 제어되며; 제2 밴드 갭은 0.8 eV 내지 1.9 eV, 또는 1.2 eV 내지 2.2 eV, 또는 1.5 eV 내지 2.2 eV로 되도록 구성된다. 나노홀 초격자 적층부가 3개의 나노홀 초격자를 포함하는 몇몇 실시형태에 있어서, 제1 밴드 갭은 0.1 eV 내지 1.1 eV 사이, 0.4 eV 내지 1.3 eV 사이 또는 0.6 eV 내지 1.5 eV 사이로 되도록 조율되고 제어되며; 제2 밴드 갭은 0.7 eV 내지 1.5 eV 사이, 1 eV 내지 1.7 eV 사이 또는 1.2 내지 2.1 eV 사이로 되도록 구성되고; 제3 밴드 갭은 1.4 eV 내지 2 eV 사이, 1.5 eV 내지 2.1 eV 또는 1.6 eV 내지 2.2 eV 사이로 되도록 구성된다.
몇몇 실시형태에 있어서, 제1 나노홀 초격자는 0.1 eV 내지 1.0 eV 사이, 0.4 eV 내지 1.4 eV 사이, 0.6 eV 내지 1.8 eV 사이 또는 0.8 eV 내지 2.2 eV 사이의 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노홀 초격자는 0.1 eV 내지 0.4 eV 사이, 0.4 eV 내지 0.8 eV 사이, 0.8 eV 내지 1.2 eV 사이, 1.2 eV 내지 1.6 eV 사이, 1.6 eV 내지 2.0 eV 사이 또는 2.0 eV 내지 2.2 eV 사이의 밴드 갭을 지닌다
몇몇 실시형태에 있어서, 제1 나노홀 초격자는 0.1 eV 내지 1.0 eV 사이, 0.4 eV 내지 1.4 eV 사이, 0.6 eV 내지 1.8 eV 사이 또는 0.8 eV 내지 2.2 eV 사이의 밴드 갭을 지니고, 제2 나노홀 초격자는 0.1 eV 내지 1.0 eV 사이, 0.4 eV 내지 1.4 eV 사이, 0.6 eV 내지 1.8 eV 사이 또는 0.8 eV 내지 2.2 eV 사이의 범위 내에서 제1 나노홀 초격자의 밴드 갭과는 상이한 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 제1 나노홀 초격자는 0.1 eV 내지 0.4 eV 사이, 0.4 eV 내지 0.8 eV 사이, 0.8 eV 내지 1.2 eV 사이, 1.2 eV 내지 1.6 eV 사이, 1.6 eV 내지 2.0 eV 사이 또는 2.0 eV 내지 2.2 eV 사이의 밴드 갭을 지니고, 제2 나노홀 초격자는 1㎚ 내지 10㎚ 사이, 10㎚ 내지 20㎚, 20㎚ 내지 30㎚ 사이, 30㎚ 내지 40㎚ 또는 40㎚ 내지 50㎚ 사이의 범위에서 제1 나노홀 초격자의 밴드 갭과는 상이한 밴드 갭을 지닌다.
본 발명에 따른 다중 밴드 갭 광검출기용의 밴드 갭은 측정되는 데 필요한 입사광의 스펙트럼에 좌우된다. 입사광의 스펙트럼이 적외 범위 내이면, 나노홀 초격자 적층부의 밴드 갭은 보다 낮은 값, 예를 들어, 1.0 eV 이하로 설정될 수 있다. 한편, 나노홀 초격자는, 입사광의 스펙트럼이 자외광 범위 내이면, 보다 큰 밴드 갭, 예를 들어, 1.5 eV 이상을 지녀야만 한다. 가시광 내의 스펙트럼 범위를 측정하기 위하여, 밴드 갭은 다중 밴드 갭 광기전력 디바이스와 동일한 값을 지닐 수 있다. 입사광의 스펙트럼이 보다 넓은 범위, 예를 들어, 적외 내지 자외 범위에 걸쳐 있고, 파장 범위가 10㎚ 내지 100㎛인 용도에 있어서, 나노홀 초격자 적층부는 3층보다 많은 나노홀 초격자를 포함할 수 있되, 여기서 각각의 나노홀 초격자는 구체적으로 표적화된 스펙트럼 영역 내에 광자를 선택적으로 흡수하도록 조율된다.
마찬가지로, 본 발명에 따른 다중 밴드 갭 LED를 위하여, 적층부 내의 나노홀 초격자의 개수 및 각각의 나노홀 초격자에 대한 밴드 갭은 용도에 좌우된다. 예를 들어, 백색 광이 요망된다면, 다중 밴드 갭 LED는 복수의 나노홀 초격자 적층부를 포함할 수 있고, 여기서 각각의 나노홀 초격자 적층부는 3개의 나노홀 초격자를 구비한다. 각각의 나노홀 초격자의 밴드 갭은 바닥부에 있는 제1 나노홀 초격자가 가장 작은 밴드 갭을 지니고, 상부에 있는 제3 나노홀 초격자가 가장 큰 밴드 갭을 지니며, 중간에 있는 제2 나노홀 초격자가 가장 큰 밴드 갭과 가장 작은 밴드 갭 사이의 밴드 갭을 지니도록 조율되고 제어된다. 전원의 용도에 따라서, 제1, 제2 및 제3 나노홀 초격자는 적색 광, 녹색 광 및 청색 광을 각각 방출한다. 정확한 비율이라면, 적색, 녹색 및 청색 광이 일괄적으로 백색광을 방출하므로 백색 광 LED를 작성한다.
복수의 나노홀 초격자 적층부는 기판 상에 배열될 수 있다. 몇몇 실시형태에 있어서, 복수의 나노홀 초격자 적층부 내의 각각의 나노홀 초격자 적층부는 동일하다. 다른 실시형태에 있어서, 복수의 나노홀 초격자 적층부 내의 제1 적층부는 복수의 나노홀 초격자 적층부 내의 제2 나노홀 초격자 적층부와는 상이하다. 예를 들어, 제1 나노홀 초격자 적층부 중 제1 나노홀 초격자(110-1)의 제1 밴드 갭은 제2 나노홀 초격자 적층부 중 제1 나노홀 초격자(110-1)의 제1 밴드 갭과는 상이한 밴드 갭을 지닐 수 있다. 제1 나노홀 초격자 적층부 중 제2 나노홀 초격자(2000-2)의 제2 밴드 갭은 제2 나노홀 초격자 적층부 중 제2 나노홀 초격자(2000-2)의 제2 밴드 갭과는 상이한 밴드 갭을 지닐 수 있다. 다른 실시형태에 있어서, 복수의 적층부 간의 차이는 나노홀 초격자 두께, 에지 상태, 도펀트, 도핑 농도 또는 도핑 구배 등과 같은 기타 특징의 관점에서 일어날 수 있다. 또 다른 실시형태에 있어서, 복수의 나노홀 초격자 적층부 간의 차이는 1개의 나노홀 초격자 적층부에 이용된 반도체 재료가 다른 나노홀 초격자 적층부에 이용된 반도체 재료와는 상이하기 때문에 일어날 수 있다. 몇몇 실시형태에 있어서, 몇몇 나노홀 초격자 적층부는 다른 적층부와는 상이한 최적의 밴드 갭을 지녀, 상이한 스펙트럼 범위를 표적화할 수 있다. 이러한 구성에 있어서, 각각의 적층부 내의 나노홀 초격자들이 밴드 갭에 기초하여 순차로 적층되되, 상부의 나노홀 초격자가 가장 큰 밴드 갭을 지니고 바닥부의 나노홀 초격자가 가장 작은 밴드 갭을 지니도록 주의해야 한다.
나노홀 초격자의 두께는 단층 그라펜 나노홀 초격자 시트 내지 수백개의 그라펜 나노홀 초격자 시트를 포함하는 대응하는 나노홀 초격자의 나노미터 내지 마이크로미터에 이르는 광범위한 범위를 지닐 수 있다. 몇몇 실시형태에 있어서, 나노홀 초격자는 1 내지 300개의 그라펜 나노홀 초격자 시트를 포함한다. 몇몇 실시형태에 있어서, 나노홀 초격자는 100 내지 300개의 그라펜 나노홀 초격자 시트를 포함한다.
선택적으로, 각각의 적층부 내 또는 몇몇 적층부 내의 상부 나노홀 초격자 또는 상부 나노홀 초격자의 일부는 반사방지층으로 코팅될 수 있다. 반사방지층은 전형적으로 유전체 재료, 예컨대, SiO2 및 TiO2로 제조되지만, InGaAs 등과 같은 반도체 재료로 제조될 수도 있다. 그러나, 코팅에 이용된 반도체 재료는, 표적화된 파장 범위 내에서 광자에 대해서 광학적으로 투명하도록 상부 나노홀 초격자의 밴드 갭보다 큰 밴드 갭을 지녀야 한다. 대안적으로, 도핑은 반사방지 코팅으로서 이용하기 위하여 반도체 재료의 밴드 갭을 개방시키는데 이용될 수 있다.
전형적으로, 반사방지층은 수십 내지 수천 나노미터의 범위의 두께를 지닌다. 본 발명에 따른 광기전력 디바이스 또는 광검출기를 위하여, 반사방지층의 두께는 유입되는 파의 파장의 1/4로 되도록 선택되고 제어될 수 있다. 그와 같이, 반사방지층의 상부 표면으로부터 반사된 파는 나노홀 초격자 표면으로부터 반사된 파와 상쇄적으로 간섭하여, 순수 제로 반사된 에너지를 생성하므로 모든 광이 나노홀 초격자 내로 투과되게 된다. 마찬가지로, 본 발명에 따른 발광 디바이스에 대한 반사방지층의 두께는 나노홀 초격자로부터 방출된 광이 나노홀 초격자 및 반사방지층으로부터 투과되도록 선택되고 제어될 수 있다. 파의 상쇄 및 보강 간섭의 이점을 이용해서, 하나보다 많은 층의 반사방지 코팅 디바이스의 효율을 더욱 증대시키기 위하여 이용될 수 있다.
그러나, 몇몇 실시형태에 있어서, 반도체 나노홀 초격자를 이용하는 구조물은 단지 하나의 단일의 나노홀 초격자만을 포함할 수 있다. 이것은, 다중 밴드 갭을 제공하기 위하여 복수의 나노리본을 필요로 하는 나노리본을 이용하는 구조물과는 상이하다. 밴드 갭에서 혹은 그 부근에서 제한된 밴드 갭을 지니는 개별적인 나노홀 초격자와 달리, 단일의 나노홀 초격자는, 복수의 나노리본의 가교 망상 구조와 등가이기 때문에 다중 밴드 갭 또는 밴드 갭 영역을 지닐 수 있다. 나노홀 크기, 형상, 밀도 및/또는 기타 파라미터의 제어에 의해, 하나의 단일의 나노홀 초격자는 넓은 범위, 예를 들어, 0.1 eV 내지 2.2 eV에 걸친 다중 밴드 갭을 지닐 수 있다. 마찬가지로, 나노홀 크기, 형상 및/또는 밀도의 제어에 의해, 나노홀 초격자는 특정 밴드 갭값으로 조율될 수 있다. 밴드 갭을 제어하기 위하여, 단일의 나노홀 초격자는 삼각형, 직사각형, 벌집형, 마름모꼴 등 또는 이들의 조합으로 선택적으로 패턴화될 수 있다. 나노홀 초격자의 밴드 갭은 그의 두께 혹은 도핑의 변동에 의해 더욱 조율될 수 있다.
일례로서, 도 19는 본 발명의 일 양상에 따라 나노홀 초격자(130)를 포함하는 다중 밴드 갭 디바이스의 개략 평면도를 도시하고 있다. 나노리본을 포함하는 실시형태와 마찬가지로, 나노홀 초격자는 기판(102) 상에 배치된다. 또한 나노홀 초격자의 두 대향하는 에지와 전기적으로 접촉하는, 2개의 리드, 제1 리드(106) 및 제2 리드(108)가 있다. 나노홀 초격자 내의 패턴화는 직사각형 나노홀(134)들의 어레이이다. 예시로서, 도 19에 도시된 직사각형 나노홀(134)은 상이한 크기를 지니고, 상이한 폭을 지니는 나노홀 초격자(130) 내에 유사한 나노리본을 이격시켜 부여하고 있다. 이와 같이 해서, 나노홀 초격자(130)는 다중 밴드 갭을 지닐 것으로 예상된다.
용도 및 목적으로 하는 밴드 갭 영역에 따라서, 상이한 형상, 크기, 밀도 또는 이들의 임의의 조합을 지니는 나노홀들의 어레이가 이용될 수 있거나, 또는 나노홀 초격자 내에 상이하게 분포될 수 있다. 또한, 나노홀 초격자는, 밴드 갭 영역을 더욱 조율하기 위하여, 상이한 도펀트 혹은 농도로 벌크로 혹은 에지 상에 도핑될 수 있다. 나노홀 초격자의 두께 등과 같은 기타 파라미터는, 밴드 갭을 변경시킬 뿐만 아니라 변화시킬 수 있다.
위에 제시된 개선된 나노리본 기반 실시형태에 의한 경우에서와 마찬가지로, 제1 리드 혹은 제2 리드는 용도에 따라서 나노홀 초격자의 에지와 리드 간의 인터페이스에서 쇼트키 장벽 혹은 저항 접점을 형성할 수 있다. 또한, 위에 제시된 개선된 나노리본 기반 실시형태에 의한 경우에서와 마찬가지로, 나노홀 초격자를 이용하는 실시형태는 용도에 따라서 광 스플리터를 포함할 수 있거나 포함하지 않을 수 있다. 입사광이 전기 혹은 검출 가능한 신호로 전환되는 용도를 위하여, 본 발명에 따른 다중 밴드 갭 디바이스는 나노홀 초격자와 광 통신하는 광 스플리터를 더 포함한다. 그러나, 광 발광 응용을 위하여, 본 발명에 따른 다중 밴드 갭 디바이스는 광 스플리터를 필요로 하지 않는다.
6.4. 예시적인 실시형태
기본적인 구조에 부가해서, 본 발명에 따른 다중 밴드 갭 디바이스는 각종 구성, 예를 들어, 수직방향 구조물과 횡방향 구조물의 양쪽 모두를 포함하는 하이브리드 구성, 또는 나노리본과 나노홀 초격자의 양쪽 모두를 포함하는 하이브리드 구성을 지닐 수 있다.
기본적인 구조를 기술함에 있어서, 수직방향 구조물 내 복수의 적층부(104) 및 횡방향 구조물 내 복수의 나노리본(304)은 기판(102)의 표면(114) 상에 길이방향으로 배치되도록 도시되어 있다. 본 발명에서의 길이방향 배열은 복수의 적층부(104) 또는 복수의 나노리본(304)이 나노리본의 길이의 방향을 따라서 서로에 관하여 길이방향으로 배열되는 것을 의미한다. 그러나, 길이방향 배열은 복수의 적층부(104) 또는 복수의 나노리본(304)이 평행할 것을 반드시 필요로 하지 않는다. 몇몇 실시형태에 있어서, 복수의 적층부(104) 혹은 복수의 나노리본(304)은 도 3 및 도 8에 도시된 바와 같이 평행할 수 있다. 그러나, 다른 실시형태에 있어서, 복수의 적층부(104) 내 일부 적층부 또는 복수의 나노리본(304) 내 일부 나노리본은 도 12에 예시된 바와 같이 경사져 있을 수 있으며, 여기서 (404-1, 404-2, ..., 404-N)은 각각 나노리본 혹은 적층부를 나타낸다. 이러한 구성에 있어서, 적층부들 또는 나노리본들 간에 중첩이 존재하지 않도록 주의해야 한다. 도 12에 도시된 바와 같이, (404-3)은 다른 것보다 큰 폭을 지녀, 다중 밴드 갭을 지니는 실시형태를 나타낸다. 몇몇 실시형태에 있어서, (404-1, 404-2, ..., 404-N)은 동일한 폭을 지닐 수 있지만, 도핑 또는 기타 파라미터의 변동에 의해 상이한 밴드 갭을 지닐 수 있다.
도 13은 본 발명에 따른 다중 밴드 갭 디바이스의 다른 예시적인 실시형태(500)를 예시하고 있다. 나노리본들 혹은 적층부들을 일렬로 배열하는 대신에, 예시적인 실시형태(500)는 복수열을 포함하되, 각 열은 제1의 공통 리드(106)와 제2의 공통 리드(108)를 지닌다. 도 12에 있어서의 예시적인 실시형태(400)와 마찬가지로, (404-i) 및 (404-j)는 나노리본(304) 또는 적층부(104)를 나타낸다. (404-i) 및 (404-j)는 동일할 수 있거나 또는 상이한 특성을 지닐 수 있다. 각 열은 목적으로 하는 출력을 위하여 직렬로 혹은 병렬로 전기 접속될 수 있다.
도 14에는 본 발명에 따른 다중 밴드 갭 디바이스의 다른 예시적인 실시형태(600)를 도시하고 있되, 여기서 (404)는 나노리본(304) 또는 적층부(104)를 나타내고, (130)은 나노홀 초격자 또는 다수의 나노홀 초격자의 수직 적층부를 나타낸다. 예시적인 실시형태(600)에 있어서의 나노리본, 나노홀 초격자 또는 적층부(나노리본들 또는 나노홀 초격자들로 형성됨)는 나노패턴화되어, 기판(102) 상에 복수의 클러스터(000-1, 000-2, ..., 000-N)로 배열된다. 각각의 클러스터는 서로 공간적으로 분리되어 있고, 그 자체의 제1 리드(106) 및 제2 리드(108)를 구비한다. 구조 및 기능에 관하여, (000-1, 000-2, ..., 000-N)은 나노리본 또는 나노홀 초격자에 대해서 도 3, 도 8, 도 12, 도 13 및 도 19에 도시된 실시형태(100, 160, 300, 400 및 500) 중 어느 하나를 나타낼 수 있다. 예시적인 실시형태(600)는 복수의 다중 밴드 갭 디바이스를 포함하는 복합체이다. 복수의 다중 밴드 갭 디바이스 내 디바이스는 예시적인 실시형태(100, 160, 300, 400, 500)에 기재된 바와 같은 디바이스 또는 본 발명의 범위 내의 등가물이다.
몇몇 실시형태에 있어서, 클러스터(000-i)는 클러스터(000-j)와 동일한 구조를 지닐 수 있으며, 예를 들어, 두 클러스터는 수직으로 적층된 구조물(100)과 유사하거나 또는 수평방향으로 이격된 구조물(300)과 유사하다. 다른 실시형태에 있어서, 클러스터(000-i)는 클러스터(000-j)와 동일한 구조를 지닐 수 있지만, 이들 중 둘은 클러스터(000-k)와는 상이하다. 또 다른 실시형태에 있어서, 클러스터(000-i)는 클러스터(000-j)와 동일한 구조를 지닐 수 있지만, 클러스터(000-i)의 나노리본 또는 적층부는 클러스터(000-j)의 나노리본 또는 적층부와는 상이한 특징을 지닐 수 있다. 몇몇 실시형태에 있어서, 클러스터(000-i)는 복수의 횡방향으로 이격된 나노리본을 포함하는 디바이스일 수 있는 한편, 다른 실시형태에 있어서, 클러스터(000-i)는 복수의 수직방향으로 적층된 나노리본을 포함하는 디바이스일 수 있다. 몇몇 실시형태에 있어서, 클러스터(000-i)는 복수의 횡방향으로 이격된 나노홀 초격자를 포함하는 디바이스일 수 있는 한편, 다른 실시형태에 있어서, 클러스터(000-i)는 복수의 수직방향으로 적층된 나노홀 초격자를 포함하는 디바이스일 수 있다. 몇몇 실시형태에 있어서, 클러스터(000-i)는 하나의 단일의 나노홀 초격자를 포함하는 디바이스일 수 있는 한편, 다른 실시형태에 있어서는, 클러스터(000-i)는 복수의 수직방향으로 적층된 나노홀 초격자에 의해 형성된 하나의 단일의 적층부를 포함하는 디바이스일 수 있다.
복수의 다중 밴드 갭 디바이스, 또는 클러스터(000-1, 000-2, ..., 000-N)는, 복수의 어레이로 기하학적으로 배열될 수 있되, 바람직하게는 각각의 클러스터는 인접한 클러스터와 평행하거나 거의 평행하다. 그러나, 몇몇 실시형태에 있어서, 몇몇 클러스터는 도 14에 도시된 바와 같이 변위되거나 경사져 있을 수 있다. 다른 실시형태에 있어서, 하나의 클러스터는 복수의 클러스터 내의 다른 클러스터의 상부에 배치될 수 있다. 목적으로 하는 용도에 따라서, 복수의 다중 밴드 갭 디바이스 또는 클러스터(000-1, 000-2, ..., 000-N)는, 병렬로, 직렬로 또는 병렬과 직렬의 조합으로 전기 접속될 수 있다.
일반적으로, 복수의 다중 밴드 갭 디바이스 중의 각각의 디바이스 또는 복수의 클러스터 중의 각각의 클러스터는 1㎛ 내지 10㎜인 폭 및 1㎛ 내지 10㎜인 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 10㎛ 내지 1㎜인 폭 및 10㎛ 내지 1㎜인 길이를 지닌다. 몇몇 실시형태에 있어서, 복수의 클러스터 중의 각각의 클러스터는 50㎛ 내지 500㎛인 폭 및 50㎛ 내지 500㎛인 길이를 지닌다.
도 12 내지 도 14에 도시된 예시적인 실시형태(400, 500 및 600)는, 이들 실시형태, 또는 이들 실시형태의 일부가 수평방향으로 이격된 구조물(300) 또는 나노홀 초격자 구조물(160)과 유사한 경우 그리고 이들이 광기전력 디바이스 또는 광검출기로서 이용되는 경우, 광 스플리터(310)를 포함할 수 있다.
이제 도 21로 선회하면, 제1 리드(106) 또는 제2 리드(108) 상에 코팅된 보호층이 도시되어 있다. 도 21에 도시된 바와 같이, 몇몇 실시형태에 있어서, 코팅(2102)은 제1 리드를 보호하기 위하여, 예를 들어, 제1 리드의 산화 혹은 부식을 방지하기 위하여, 또는 기타 바람직하지 않은 효과를 저감시키기 위하여 제1 리드(106)에 도포될 수 있다. 코팅은 도전성 재료, 예를 들어 금 또는 다른 적절한 재료를 포함한다. 보호층이 도포되면, 제1 리드의 적어도 일부는 보호층으로 피복된다. 도 22를 참조하면, 제1 리드(106) 상의 코팅(2102)에 부가해서, 몇몇 실시형태에 있어서, 코팅(2204)은 도 22에 도시된 바와 같이, 제2 리드(108)에 실시될 수 있다. 코팅(2102)과 마찬가지로, 코팅(2204)은 도전성 재료를 포함한다. 코팅(2102 및 2204)은 동일한 재료 혹은 상이한 재료로 제조될 수 있고, 또한 동일한 두께 혹은 상이한 두께로 도포될 수 있다. 도 21을 참조하면, 몇몇 실시형태에 있어서, 제1 전극(106)은 티타늄으로 제조되고, 보호층(2102)은 금으로 제조된다. 도 21을 참조하면, 몇몇 실시형태에 있어서, 제1 전극(106)은 티타늄으로 제조되고, 보호층(2102)은 금으로 제조되며, 제2 전극은 팔라듐으로 제조된다.
도 21 및 도 22에 도시된 구조는 예시적인 것이다. 도 21에서의 구성요소(2100-i)(여기서 i는 1,..., n을 나타냄) 및 도 22에서의 (2200)는 나노리본들 또는 나노홀 초격자들을 나타낸다. 즉, 본 발명의 용도에 따라서 디바이스가 나노리본들 또는 나노홀 초격자들를 포함하든지 간에, 제1 리드(106) 및/또는 제2 리드(108)는 코팅을 구비할 수 있다. 또한, 본 발명의 용도에 따라서 디바이스가 도 21에 도시된 바와 같은 수직방향으로 적층된 구성 또는 도 22에 도시된 바와 같은 수평방향으로 이격된 구성을 구비하든지에 관계없이, 제1 리드(106) 및/또는 제2 리드(108)는 코팅을 지닐 수 있다. 그러나, 몇몇 실시형태에 있어서, 코팅은 필요하지 않다. 몇몇 실시형태에 있어서, 제1 리드(106) 혹은 제2 리드(108)의 어느 것도 코팅을 지니지 않는다.
6.5. 예시적인 전기 다이어그램
도 15 내지 도 17은 본 발명에 따른 다중 밴드 갭 디바이스에 대한 예시적인 개략적인 전기 다이어그램을 제공한다. 도 15 내지 도 17에서, 구성요소(702)는, 실시형태(100), (160), (300), (400), (500) 및 (600) 등, 및 본 발명의 범위 내의 등가물과 같이, 앞서 기술된 실시형태 모두를 나타낸다. 실시형태(702)는, 제1 리드(106) 및 제2 리드(108)를 통해서, 선택적 외부 회로에 전기 접속되어, 다중 밴드 갭 광기전력 디바이스(700), 다중 밴드 갭 광검출기(800) 또는 다중 밴드 갭 LED(900)를 작성할 수 있다.
다중 밴드 갭 광기전력 디바이스(700)는, 도 15에 도시된 바와 같이, 실시형태(702)를 외부 부하에 접속함으로써 작성된다. 저항으로 표시되는 부하는 발전기, 온수기, 배터리 또는 기타 기기이다. 부하는 또한 실시형태(702)가 주된 전기 그리드에 접속된 경우 전기 그리드일 수 있다. 몇몇 실시형태에 있어서, 다중 밴드 갭 광기전력 디바이스(700)는, 태양광에 노출 시, 태양열 집광기 없이도 50 W/㎡ 이상에서 전력을 생산한다. 태양열 집광기를 이용해서, 전력 출력은 더 높아질 수 있다. 예를 들어, 100x 태양열 집광기를 이용하면, 5000 W/㎡의 전력이 달성될 수 있다.
실시형태(702)를 전위계에 접속하여 다중 밴드 갭 광검출기(800)를 생성하며, 그의 개략적 전기적 다이어그램이 도 16에 예시되어 있다. 전위계는 진동 용량형 전위계, 밸브 전위계 및 고체-상태 전위계를 비롯한 임의의 유형의 전위계이며, 전하 혹은 전위차를 측정할 수 있다. 밴드 갭을 조율하고 제어함으로써, 본 발명의 다중 밴드 갭 광검출기는 적외 방사선, 가시광 및 자외 방사선을 측정하도록 설계되어 있고, 여기서 파장 범위는 10㎚ 내지 100㎛이다.
실시형태(702)가 배터리 등과 같은 외부 전류에 접속된 경우, 다중 밴드 갭 LED(900)가 발전된다. 도 17은 본 발명에 따른 다중 대역 LED(900)의 개략적 전기적 다이어그램을 제공한다. 밴드 갭을 조율하고 제어함으로써, 본 발명의 다중 밴드 갭 LED는 10㎚ 내지 100㎛ 사이의 넓은 스펙트럼에서 광을 발광시킬 수 있다. 이것은 백색 광 등과 같은 하이브리드 광을 발광시킬 수 있다.
몇몇 실시형태에 있어서, 본 발명의 광기전력 디바이스, 광검출기 및/또는 LED는 목적으로 하는 용도를 위하여 일체화된다. 예를 들어, 몇몇 실시형태에 있어서, 광기전력 디바이스는 다양한 자체 지속형 태양광 조명 용도를 위하여 =LED와 조합된다. 그 예로는 야간에 옥외 조명을 포함한다. 주간 동안, 광기전력 디바이스는, 예를 들어, 배터리에, 태앙광 에너지를 흡수하여, 해당 태양광 에너지를 전기로 전환시키고, 전기를 축적시킨다. 야간에, 축적된 전기는 본 발명의 LED를 통전시켜 광을 발광시킨다.
7. 예시적인 실시형태
본 발명의 일 측면은 기판 상에 길이방향으로 배열된 복수의 적층부를 포함하는 다중 밴드 갭 디바이스를 제공하되, 이때 복수의 적층부 내의 각각의 적층부는 기판의 상이한 부분을 점유하고 있다. 복수의 적층부 내의 각각의 적층부는 제1 단부, 제2 단부 및 길이로 규정되고, (i) 복수의 반도체 나노리본 내 하나의 나노리본이 다른 나노리본 위에 있는 상태의 복수의 반도체 나노리본 및 (ii) 두 인접한 나노리본 사이에 배치된 광학적으로 투명한 절연체를 포함한다. 복수의 나노리본 내 각각의 나노리본은 밴드 갭을 특징으로 한다. 각각의 적층부 내에는, 복수의 나노리본 내 하나의 나노리본의 밴드 갭이 그 아래쪽의 나노리본의 밴드 갭보다 크지만 그 위쪽의 나노리본의 밴드 갭보다 작다. 복수의 적층부 내의 각각의 적층부의 제1 단부는 제1 리드와 전기적으로 접촉하는 한편, 복수의 적층부 내의 각각의 적층부의 제2 단부는 제2 리드와 전기적으로 접촉한다.
본 발명의 다중 밴드 갭 디바이스는 제1 리드와 제2 리드의 전기적 제어에 의해 작동된다. 제1 리드와 제2 리드를 외부 부하, 외부 전위계 또는 외부 전류에 전기 접속하는 것은 각각 다중 밴드 갭 광기전력 디바이스, 다중 밴드 갭 광검출기 또는 다중 밴드 갭 발광 다이오드(LED)를 생성한다.
몇몇 실시형태에 있어서, 복수의 적층부 내의 각각의 적층부는 2개의 나노리본과 그 사이에 광학적으로 투명한 절연체를 포함한다. 제1 밴드 갭을 특징으로 하는 제1 나노리본은, 기판 상에 놓이고, 광학적으로 투명한 절연체에 의해 위에 놓인다. 이어서, 제2 밴드 갭을 지니는 제2 나노리본이 절연체 상에 놓인다. 본 발명에 따라서, 제2 밴드 갭은 제1 밴드 갭보다 크다. 몇몇 실시형태에 있어서, 복수의 적층부 내의 각각의 적층부는 3개의 나노리본과, 2개의 광학적으로 투명한 절연체를 포함하되, 하나의 절연체는 2개의 인접한 나노리본을 분리시킨다. 이러한 구성에 있어서, 제2 절연체는 제2 나노리본 상에 놓이고, 제3 나노리본은 제2 절연체 상에 놓인다. 제3 나노리본은 제2 밴드 갭보다 큰 제3 밴드 갭을 특징으로 하고, 이어서 제2 밴드 갭은 제1 밴드 갭보다 크다. 몇몇 실시형태에 있어서, 복수의 적층부 내의 각각의 적층부는 3개보다 많은 나노리본을 포함한다.
몇몇 실시형태에 있어서, 복수의 적층부 내의 각각의 적층부는 동일한 반면, 다른 실시형태에 있어서, 복수의 적층부 내 하나의 적층부는 복수의 적층부 내의 다른 적층부와는 상이하다. 복수의 적층부 간의 차이는 각각의 적층부를 지니는 나노리본의 수, 각각의 적층부 내에 나노리본을 만드는 데 이용되는 재료, 나노리본의 치수, 나노리본의 에지 상태, 나노리본 내에 적용되는 도핑, 나노리본들 내에 패턴화된 나노홀들, 또는 기타 인자의 관점에서 생길 수 있다. 이 차이는, 또한 복수의 적층부 내 일부 적층부가 상이한 스펙트럼 범위를 표적으로 하여 다른 적층부와는 다른 최적의 밴드 갭을 지닐 경우에도 생길 수 있다. 예를 들어, 복수의 적층부 내 하나의 적층부의 제1 나노리본은 복수의 적층부 내 다른 적층부의 제1 나노리본과는 상이한 밴드 갭을 지닐 수 있고; 복수의 적층부 내 하나의 적층부의 제2 나노리본은 복수의 적층부 내 다른 적층부의 제2 나노리본과는 상이한 밴드 갭을 지닐 수 있다. 이러한 구성에 있어서, 나노리본들은, 밴드 갭들에 기반하여, 상부의 나노리본이 각각의 적층부 내에 최대의 밴드 갭을 지니고, 하부의 나노리본이 가장 작은 밴드 갭을 지니는 상태의 내림차순으로 배열되도록 주의해야 한다.
몇몇 실시형태에 있어서, 복수의 적층부 내의 복수의 나노리본은 고차 열분해 흑연(HOPG), 또는 낮은 등급의 흑연 필름, 또는 질화붕소(BN), 이황화몰리브덴(MoS2), 이황화텅스텐(WS2), 산화아연(ZnO) 및 이산화티타늄(TiO2)을 포함하는 기타 층상 재료로 만들어진다. 몇몇 실시형태에 있어서, 복수의 적층부 내의 복수의 나노리본은 포토리소그래피 패턴화에 의해 또는 E-빔 및/또는 간섭 리소그래피 나노패턴화에 의해 만들어진다. 몇몇 실시형태에 있어서, 복수의 나노리본의 밴드 갭은 나노리본의 폭, 두께 또는 에지 상태를 변화시킴으로써 조율 혹은 제어된다. 또한, 밴드 갭을 조율하는 것은 상이한 농도에서 상이한 도편트를 지니거나 상이한 구배를 지니는 나노리본을 도핑함으로써 달성될 수 있다. 적절한 도펀트들은 질소, 불소, 인 또는 비스무트의 원자들 혹은 분자들을 포함한다. 몇몇 실시형태에 있어서, 나노리본 폭, 두께, 에지 상태, 도핑 및/또는 기타 파라미터는 목적으로 하는 밴드 갭을 달성하기 위하여 동시에 최적화된다. 또한, 밴드 갭을 조율하는 것은 또한 나노리본 내에 적절한 나노홀을 패턴화함으로써 달성될 수 있다.
몇몇 실시형태에 있어서, 본 발명의 다중 밴드 갭 디바이스는 복수의 적층부 내의 각각의 적층부의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함할 수 있다. 반사방지층은 SiO2 및 TiO2 등과 같은 유전체 재료, 또는 InGaAs 등과 같은 반도체 재료로 만들어질 수 있다. 반도체 재료가 코팅용으로 이용될 경우, 도핑은 표적화된 파장 범위 내의 광자에 대해서 광학적으로 투명하도록 반도체 재료의 밴드 갭을 개방시키는데 이용될 수 있다.
몇몇 실시형태에 있어서, 제1 및 제2 리드는 티타늄, 니오븀, 아연, 크롬, 은, 알루미늄, 코발트, 팔라듐, 구리, 백금, 금, 또는 이들의 합금 등과 같은 도전성 재료로 만들어진다. 몇몇 실시형태에 있어서, 재료는 제1 리드가 나노리본과는 상이한 일 함수를 지니고 해당 리드와 나노리본 간의 인터페이스에서 캐리어용의 쇼트키 장벽을 형성하는 한편, 제2 리드가 쇼트키 장벽을 전혀 형성하지 않거나 혹은 캐리어용의 보다 작은 쇼트키 장벽을 형성하도록 선택될 수 있다.
본 발명의 다른 측면은 기판 상에 배열된 복수의 클러스터를 포함하는 다중 밴드 갭 디바이스를 제공하되, 복수의 클러스터 중의 각각의 클러스터는 기판의 상이한 부분을 점유하고 있다. 복수의 클러스터 중의 각각의 클러스터는 복수의 적층부를 포함하되, 복수의 적층부 내 각각의 적층부는 제1 단부, 제2 단부 및 길이로 규정된다. 복수의 적층부 내 각각의 적층부는 (i) 복수의 반도체 나노리본 내 다른 나노리본의 상부에 하나의 나노리본을 지니는 복수의 반도체 나노리본 및 (ii) 두 인접한 나노리본 사이에 있는 광학적으로 투명한 절연체를 포함한다. 복수의 나노리본 내 각각의 나노리본은 밴드 갭을 특징으로 한다. 복수의 나노리본 내 하나의 나노리본의 밴드 갭은 그 밑에 있는 나노리본의 밴드 갭보다 크지만 그 위에 있는 나노리본의 밴드 갭보다 작다. 각각의 클러스터 내에서, 복수의 적층부 내의 각각의 적층부의 제1 단부는 제1 리드와 전기적으로 접촉하는 한편, 복수의 적층부 내의 각각의 적층부의 제2 단부는 제2 리드와 전기적으로 접촉한다. 이와 같이 해서, 각각의 클러스터는 그 자체의 제1 리드 및 제2 리드를 갖는다. 몇몇 실시형태에 있어서, 각각의 클러스터의 제1 리드 및 제2 리드를 통해서, 복수의 클러스터는 다중 밴드 갭 광기전력 디바이스, 다중 밴드 갭 광검출기 또는 다중 밴드 갭 LED를 작성하기 위하여 직렬로, 병렬로 또는 직렬과 병렬의 일부 조합으로 전기 접속될 수 있다.
몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 제1의 복수의 적층부를 포함하고, 복수의 클러스터 중 제2 클러스터는 제2의 복수의 적층부를 포함하며, 제1의 복수의 적층부의 개수는 제2의 복수의 적층부의 개수와 동일하다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 복수의 클러스터 중 제2 클러스터와는 상이한 개수의 적층부를 포함한다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 각각의 적층부가 제1의 복수의 나노리본를 가진 제1의 복수의 적층부를 포함하고, 복수의 클러스터 중 제2 클러스터는 각각의 적층부가 제2의 복수의 나노리본를 가진 제2의 복수의 적층부를 포함한다. 몇몇 실시형태에 있어서, 제1의 복수의 나노리본은 제2의 복수의 나노리본과 동일하다. 몇몇 실시형태에 있어서, 제1 클러스터 내 제1의 복수의 나노리본은 제2 클러스터 내 제2의 복수의 나노리본과는 상이하다. 이 차이는 적층부 내 나노리본의 밴드 갭, 폭, 두께, 개수, 이용된 재료, 도핑, 나노홀 패턴화, 또는 이들의 조합의 관점에서 생길 수 있다. 몇몇 실시형태에 있어서, 복수의 클러스터 중 제1 클러스터는 복수의 클러스터 중 제2 클러스터와 동일한 치수를 지닐 수도 있고 그렇지 않을 수도 있다.
본 발명의 또 다른 측면은 기판 상에 길이방향으로 배열된 복수의 나노리본을 포함하는 다중 밴드 갭 디바이스를 제공하되, 이때 복수의 나노리본 내 각각의 나노리본은 기판의 상이한 부분을 점유하고 있다. 복수의 나노리본 내 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정되고, 밴드 갭을 특징으로 한다. 몇몇 실시형태에 있어서, 복수의 나노리본 내 하나의 나노리본은 복수의 나노리본 내 다른 나노리본과는 상이한 밴드 갭을 지닌다. 몇몇 실시형태에 있어서, 복수의 나노리본 내 각각의 나노리본은 복수의 나노리본 내 다른 나노리본과는 상이한 밴드 갭을 지닌다. 복수의 나노리본 내 각각의 나노리본의 제1 단부는 제1 리드와 전기적으로 접촉하는 한편, 복수의 나노리본 내 각각의 나노리본 내 제2 단부는 제2 리드와 전기적으로 접촉한다. 입사광이 전기 혹은 전기 신호로 전환되는 용도를 위하여, 본 발명에 따른 다중 밴드 갭 디바이스는 복수의 나노리본과 광 통신하는 광 스플리터를 더 포함한다. 그러나, 광 발광 응용을 위하여, 본 발명에 따른 다중 밴드 갭 디바이스는 광 스플리터를 필요로 하지 않는다.
광 스플리터는 입사광을 상이한 파장 대역으로 분할시키고 상이한 파장 대역을 대응하는 나노리본으로 지향시킨다. 용도에 따라서, 광 스플리터는 단순한 프리즘 또는 다중렌즈 또는 다중-요소 광학계일 수 있다. 몇몇 실시형태에 있어서, 광 스플리터는 복수의 나노리본 바로 위에 배치된다. 다른 실시형태에 있어서, 광 스플리터는 복수의 나노리본으로부터 떨어진 소정의 거리에 배치되어 있다. 또 다른 실시형태에 있어서, 광 스플리터는 경사져 있어서 복수의 나노리본의 정상 표면에 관하여 소정의 각을 형성한다.
몇몇 실시형태에 있어서, 복수의 나노리본은 제1 밴드 갭을 지니는 제1 나노리본 및 제2 밴드 갭을 지니는 제2 나노리본을 포함한다. 그러한 실시형태에 있어서, 제2 밴드 갭은 제2 밴드 갭보다 크다. 광 스플리터는 입사광을 제1 및 제2 파장 대역으로 분할하며, 이때 제1 파장 대역은 제2 파장 대역 내 파장보다 큰 적어도 하나의 파장을 지닌다. 따라서, 광 스플리터는 제1 광 파장 대역을 복수의 나노리본 중 제1 나노리본으로, 그리고 제2 파장 대역을 복수의 나노리본 중 제2 나노리본으로 지향시킨다. 몇몇 실시형태에 있어서, 복수의 나노리본은 제2 밴드 갭보다 큰 제3 밴드 갭을 특징으로 하는 제3 나노리본을 포함한다. 이러한 구성에 있어서, 광 스플리터는 입사광을 3개의 파장 대역으로 분할하되, 이때 제2 파장 대역은 제3 파장 대역 내 파장보다 큰 적어도 하나의 파장을 지닌다. 광 스플리터는 이어서 제3 파장 대역을 제3 나노리본으로 지향시킨다.
몇몇 실시형태에 있어서, 본 발명의 다중 밴드 갭 디바이스는 복수의 나노리본 중 각각의 나노리본의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함한다. 몇몇 실시형태에 있어서, 본 발명의 다중 밴드 갭 디바이스는 입사광을 수속시키고 해당 수속된 광을 광 스플리터로 지향시키는 집광기를 더 포함한다.
본 발명의 또 다른 측면은 기판 상에 배열된 복수의 클러스터를 포함하는 다중 밴드 갭 디바이스를 제공하되, 이때 복수의 클러스터 중의 각각의 클러스터는 기판의 상이한 부분을 점유하고 있다. 복수의 클러스터 중의 각각의 클러스터는 복수의 나노리본을 포함한다. 복수의 나노리본 내 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정되고, 밴드 갭을 특징으로 한다. 각각의 클러스터 내에, 복수의 나노리본 내 각각의 나노리본의 제1 단부는 제1 리드와 전기적으로 접촉하는 반면, 복수의 나노리본 내 각각의 나노리본의 제2 단부는 제2 리드와 전기적으로 접촉한다. 이와 같이 해서, 복수의 클러스터 중의 각각의 클러스터는 그 자체의 제1 리드와 제2 리드를 갖는다. 각각의 클러스터의 제1 리드 및 제2 리드를 통해서, 복수의 클러스터는, 다중 밴드 갭 광기전력 디바이스, 다중 밴드 갭 광검출기 또는 다중 밴드 갭 LED를 작성하기 위하여, 직렬로, 병렬로 또는 직렬과 병렬의 조합으로 전기 접속될 수 있다.
입사광이 전기 혹은 전기 신호로 전환되는 용도를 위하여, 본 발명에 따른 다중 밴드 갭 디바이스는 복수의 클러스터와 광 통신하는 광 스플리터를 더 포함한다. 그러나, 광 발광 응용을 위하여, 전형적으로 개시된 다중 밴드 갭 디바이스 내 광 스플리터에 대한 요건이 없다.
몇몇 실시형태에 있어서, 제1 클러스터의 복수의 나노리본 내 각각의 나노리본은 제1 밴드 갭값을 지니고, 복수의 클러스터 중 제2 클러스터의 복수의 나노리본 내 각각의 나노리본은 제2 밴드 갭값을 지닌다. 그러한 실시형태에 있어서, 제1 밴드 갭값은 제2 밴드 갭값보다 작다. 몇몇 실시형태에 있어서, 제1 클러스터의 복수의 나노리본 내 각각의 나노리본의 밴드 갭은 제1 밴드 갭 영역 내이고, 제2 클러스터의 복수의 나노리본 내 각각의 나노리본의 밴드 갭은 제2 밴드 갭 영역 내이다. 제1 밴드 갭 영역은 제2 밴드 갭 영역 내 밴드 갭보다 작은 적어도 하나의 밴드 갭을 특징으로 한다. 입사광이 전기 혹은 전기 신호로 전환되는 용도를 위하여, 광 스플리터는 입사광을 제1 및 제2 파장 대역으로 분할시킨다. 제1 파장 대역은 제2 파장 대역 내 파장보다 큰 적어도 하나의 파장을 특징으로 한다. 광 스플리터는 이어서 제1 광 파장 대역을 복수의 클러스터 중 제1 클러스터로, 그리고 제2 파장 대역을 복수의 클러스터 중 제2 클러스터로 지향시킨다.
본 발명의 또 다른 측면은 1개 이상의 나노홀 초격자를 포함하는 다중 밴드 갭 디바이스를 제공하되, 1개 이상의 나노홀 초격자 클러스터는 기판 상에 배열되어 있고, 각각의 나노홀 초격자 클러스터는 기판의 상이한 부분을 점유하고 있다. 각각의 나노홀 초격자 클러스터는 (i) 밴드 갭 영역을 특징으로 하는 나노홀 초격자로서, 해당 나노홀 초격자는 나노홀들의 어레이로 패턴화되고, 제1 에지와 제2 에지에 의해 규정되는 것인, 상기 나노홀 초격자, (ii) 나노홀 초격자의 제1 에지와 전기적으로 접촉하는 제1 리드 및 (iii) 나노홀 초격자의 제2 에지와 전기적으로 접촉하는 제2 리드를 포함한다.
몇몇 실시형태에 있어서, 1개의 나노홀 초격자 클러스터가 있는 한편, 다른 실시형태에 있어서, 다수의 나노홀 초격자 클러스터가 있다. 몇몇 실시형태에 있어서, 10개 이상의 나노홀 초격자 클러스터가 있는 한편, 다른 실시형태에 있어서, 100개 이상의 나노홀 초격자 클러스터가 있다. 몇몇 실시형태에 있어서, 103, 104 또는 105개의 나노홀 초격자 클러스터가 있다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자는, 1개 이상의 나노홀 초격자 내 다른 나노홀 초격자와는 상이한 나노홀 크기, 형상 및/또는 밀도를 포함하는 나노홀 패턴을 지닌다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자는 1개 이상의 나노홀 초격자 내 다른 나노홀 초격자와 동일한 나노홀 크기, 형상 및/또는 밀도를 포함하는 나노홀 패턴을 지닌다.
몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자는 1개 이상의 나노홀 초격자 내 다른 나노홀 초격자와는 상이한 밴드 갭 영역을 지닌다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자는 1개 이상의 나노홀 초격자 내 다른 나노홀 초격자와 동일한 밴드 갭 영역을 지니되, 여기서 밴드 갭 영역은 적어도 2개의 이산적인 밴드 갭을 포함한다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자는 1개 이상의 나노홀 초격자 내 다른 나노홀 초격자와는 상이한 도펀트, 농도 및/또는 구배를 포함하는 도핑을 지닌다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자는 1개 이상의 나노홀 초격자 내 다른 나노홀 초격자와 동일한, 도펀트, 농도 및/또는 구배를 포함하는 도핑을 지닌다.
몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 내 하나의 나노홀 초격자 또는 나노홀 초격자의 일부는 반사방지층이 위에 놓인다. 몇몇 실시형태에 있어서, 광 스플리터는 입사광을 상이한 파장 범위를 지니는 다수의 광으로 분할시키고, 다수의 광을 상이한 나노홀 초격자로 또는 하나의 나노홀 초격자의 상이한 부분으로 지향시키도록 편입되어 있다.
몇몇 실시형태에 있어서, 나노홀 초격자 적층부의 제1 에지와 제1 리드는 쇼트키 장벽을 형성하고, 나노홀 초격자 적층부의 제2 에지와 제2 리드는 쇼트키 장벽을 전혀 형성하지 않는다. 몇몇 실시형태에 있어서, 나노홀 초격자 적층부의 제1 에지와 제1 리드는 쇼트키 장벽을 형성하고, 나노홀 초격자 적층부의 제2 에지와 제2 리드는 동일한 전하 캐리어용의 보다 작은 쇼트키 장벽을 형성한다.
몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터는 서로 직렬로 전기 접속되어 있는 한편, 다른 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터는 서로 병렬로 전기 접속되어 있다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터는 직렬 혹은 병렬 접속의 조합으로 서로 전기 접속되어 있다. 선택적 외부 회로에 접속함으로써, 1개 이상의 나노홀 초격자 클러스터는 다중 밴드 갭 광기전력 디바이스, 다중 밴드 갭 광검출기 또는 다중 밴드 갭 발광 다이오드를 생성한다.
본 발명의 또 다른 측면은 기판 상에 배열된 1개 이상의 나노홀 초격자 클러스터를 포함하는 다중 밴드 갭 디바이스를 제공하되, 각각의 나노홀 초격자 클러스터는 기판의 상이한 부분을 점유한다. 1개 이상의 나노홀 초격자 클러스터 내 각각의 나노홀 초격자 클러스터는 (i) 제1 에지와 제2 에지로 규정되는 나노홀 초격자 적층부, (ii) 제1 리드 및 (iii) 제2 리드를 포함한다. 나노홀 초격자 적층부는 복수의 나노홀 초격자 및 광학적으로 투명한 절연체를 포함하되, (1) 복수의 나노홀 초격자 내 제1 나노홀 초격자는 제1 밴드 갭 영역을 특징으로 하고, 나노홀들의 제1 어레이에 의해 패턴화되며, 제1 나노홀 초격자는 기판 위에 놓이며, (2) 제1의 광학적으로 투명한 절연체는 제1 나노홀 초격자 위에 놓이고, 또한 (3) 복수의 나노홀 초격자 내 제2 나노홀 초격자는 제2 밴드 갭 영역을 특징으로 하며, 나노홀들의 제2 어레이에 의해 패턴화되고, 제2 나노홀 초격자는 제1 절여체 위에 놓인다. 나노홀 초격자 적층부 내에서, 제1 밴드 갭 영역은 제2 밴드 갭 영역 내의 밴드 갭보다 작은 제1 밴드 갭 영역 내의 적어도 하나의 밴드 갭을 특징으로 한다. 제1 리드는 나노홀 초격자 적층부의 제1 에지와 전기적으로 접촉하고, 제2 리드는 나노홀 초격자 적층부의 제2 에지와 전기적으로 접촉한다. 제1 리드 또는 제2 리드 중 어느 한쪽은 나노홀 초격자 적층부와 접촉하는 쇼트키 장벽이다. 제1 리드와 제2 리드를 선택적 외부 회로에 전기 접속하는 것은 다중 밴드 갭 광기전력 디바이스, 다중 밴드 갭 광검출기 또는 다중 밴드 갭 발광 다이오드를 생성한다.
몇몇 실시형태에 있어서, 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제1 나노홀 초격자는 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제2 나노홀 초격자와는 상이한 나노홀 크기, 형상 및/또는 밀도를 포함하는 나노홀 패턴을 지닌다. 몇몇 실시형태에 있어서, 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제1 나노홀 초격자는 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제2 나노홀 초격자와 동일한 나노홀 크기, 형상 및/또는 밀도를 포함하는 나노홀 패턴을 지닌다. 몇몇 실시형태에 있어서, 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제1 나노홀 초격자는 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제2 나노홀 초격자 내의 제2 도핑과는 상이한 제1 도핑을 지닌다. 몇몇 실시형태에 있어서, 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제1 나노홀 초격자는 나노홀 초격자 클러스터 내 나노홀 초격자 적층부의 제2 나노홀 초격자 내의 제2 도핑과 동일한 제1 도핑을 지닌다.
몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터 중 제1 나노홀 초격자 클러스터의 제1 나노홀 초격자는 1개 이상의 나노홀 초격자 클러스터 중 제2 나노홀 초격자 클러스터의 제1 나노홀 초격자와는 상이한 밴드 갭 영역을 지닌다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터 중 제1 나노홀 초격자 클러스터의 제1 나노홀 초격자는 1개 이상의 나노홀 초격자 클러스터 중 제2 나노홀 초격자 클러스터의 제1 나노홀 초격자와 동일한 밴드 갭 영역을 지닌다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터 중 제1 나노홀 초격자 클러스터의 제2 나노홀 초격자는 1개 이상의 나노홀 초격자 클러스터 중 제2 나노홀 초격자 클러스터의 제2 나노홀 초격자와는 상이한 밴드 갭 영역을 지닌다. 몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터 중 제1 나노홀 초격자 클러스터의 제2 나노홀 초격자는 1개 이상의 나노홀 초격자 클러스터 중 제2 나노홀 초격자 클러스터의 제2 나노홀 초격자와 동일한 밴드 갭 영역을 지닌다.
몇몇 실시형태에 있어서, 1개 이상의 나노홀 초격자 클러스터 내 나노홀 초격자 클러스터의 나노홀 초격자 적층부는 (4) 제2 나노홀 초격자 위에 놓인 제2의 광학적으로 투명한 절연체, 및 (5) 제3 밴드 갭 영역을 특징으로 하고 나노홀의 제3 어레이로 패터닝된, 복수의 나노홀 초격자 내의 제3 나노홀 초격자를 더 포함하되, 제3 나노홀 초격자는 제2 절연체 위에 놓인다. 제3 밴드 갭 영역은 제2 밴드 갭 영역 내 밴드 갭보다 큰 제3 밴드 갭 영역 내 적어도 하나의 밴드 갭을 특징으로 한다.
본 발명의 또 다른 측면은 목적으로 하는 출력을 발생시키기 위하여 서로 직렬, 병렬 또는 직렬과 병렬의 일부 조합으로 전기 접속된 복수의 다중 밴드 갭 디바이스를 제공한다. 몇몇 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 디바이스들은 각 디바이스가 인접한 디바이스들과 병렬로 혹은 병렬에 가까운 상태의 평면 어레이로 기하학적으로 배열된다. 몇몇 실시형태에 있어서, 일부 디바이스는 변위되거나 경사져 있다. 다른 실시형태에 있어서, 하나의 디바이스는 다른 디바이스 위에 배치되어 있다.
몇몇 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 제1 다중 밴드 갭 디바이스는 제2 다중 밴드 갭 디바이스와 동일하다. 몇몇 실시형태에 있어서, 제1 복수의 다중 밴드 갭 디바이스 내 하나의 다중 밴드 갭 디바이스는 제2 다중 밴드 갭 디바이스와는 상이하다. 몇몇 실시형태에 있어서, 제1 및 제2 다중 밴드 갭 디바이스는 유형, 기능 혹은 구조가 상이하다. 일례에 있어서, 제1 다중 밴드 갭 디바이스는 광기전력 디바이스이고, 제2 다중 밴드 갭 디바이스는 LED이다. 몇몇 실시형태에 있어서, 광 스플리터가 없는 반면, 다른 실시형태에 있어서는, 하나 이상의 광 스플리터가 있다.
몇몇 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 하나의 다중 밴드 갭 디바이스는 복수의 횡방향으로 이격된 나노리본을 포함하는 디바이스인 반면, 다른 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 하나의 다중 밴드 갭 디바이스는 복수의 수직방향으로 적층된 나노리본을 포함하는 디바이스이다. 몇몇 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 하나의 다중 밴드 갭 디바이스는 복수의 횡방향으로 이격된 나노홀 초격자를 포함하는 디바이스인 반면, 다른 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 하나의 다중 밴드 갭 디바이스는 복수의 수직방향으로 적층된 나노홀 초격자를 포함하는 디바이스이다. 몇몇 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 하나의 다중 밴드 갭 디바이스는 하나의 단일의 나노홀 초격자를 포함하는 디바이스인 반면, 다른 실시형태에 있어서, 복수의 다중 밴드 갭 디바이스 내 하나의 다중 밴드 갭 디바이스는 복수의 수직방향으로 적층된 나노홀 초격자에 의해 형성된 하나의 단일의 적층부를 포함하는 디바이스이다.
8. 인용된 참고문헌
본 명세서에 인용된 모든 문헌은, 마치 각 개별적인 간행물 또는 특허 혹은 특허출원이 각각 모든 목적으로 위하여 그들의 전문이 참조로 포함되도록 표시된 것과 같은 정도로 모든 목적을 위하여 그리고 그들의 전문이 참조로 본 명세서에 포함된다.
본 발명의 많은 변형과 변동은, 당업자에게 명백한 바와 같이, 그의 정신과 범위로부터 벗어나는 일 없이 이루어질 수 있다. 본 명세서에 기재된 구체적인 실시형태는 단지 예로서 제공되며, 특허청구범위라 부여된 것과 등가인 전체적인 범위와 함께, 첨부된 특허청구범위의 관점에서만 오로지 제한된다.

Claims (228)

  1. 전기 디바이스(electrical device)로서,
    (A) 표면을 가진 기판;
    (B) 상기 표면의 제1 부분 상에 중첩된 제1 나노홀 초격자(nanohole superlattice)로서, 상기 제1 나노홀 초격자는 내부에 홀들의 제1 어레이(first array of holes)를 규정하는 제1의 복수의 시트(first plurality of sheets)를 포함하고, 상기 제1의 복수의 시트 내의 상기 홀들의 제1 어레이는 제1 밴드 갭 또는 제1 밴드 갭 영역을 특징으로 하며, 상기 제1의 복수의 시트는 제1 에지(first edge)와 제2 에지를 형성하는 것인, 상기 제1 나노홀 초격자;
    (C) 제1 도전성 재료를 포함하는 제1 리드(first lead)로서, 상기 제1 리드는 상기 제1 에지와 제1 접합부를 형성하고, 상기 제1 접합부는 캐리어(carrier)에 관하여 제1 쇼트키 장벽인 것인, 상기 제1 리드;
    (D) 제2 도전성 재료를 포함하는 제2 리드로서, 상기 제2 리드는 상기 제2 에지와 제2 접합부를 형성하는 것인, 상기 제2 리드; 및
    (E) 선택적으로, 상기 제1 리드의 표면의 전부 혹은 일부를 덮는 제1 금속 보호 코팅을 포함하는 전기 디바이스.
  2. 제1항에 있어서,
    (F) 상기 표면의 제2 부분 상에 중첩된 제2 나노홀 초격자로서, 상기 제2 나노홀 초격자는 내부에 홀들의 제2 어레이를 규정하는 제2의 복수의 시트를 포함하고, 상기 홀들의 제2 어레이는 제2 밴드 갭 또는 제2 밴드 갭 영역을 특징으로 하며, 상기 제2의 복수의 시트는 제3 에지 및 제4 에지를 형성하는 것인, 상기 제2 나노홀 초격자;
    (G) 제3 도전성 재료를 포함하는 제3 리드로서, 상기 제3 리드는 상기 제3 에지와 제3 접합부를 형성하는 것인, 상기 제3리드; 및
    (H) 제4 도전성 재료를 포함하는 제4 리드로서, 상기 제4 리드는 상기 제4 에지와 제4 접합부를 형성하는 것인, 상기 제4 리드를 더 포함하되;
    상기 제3 접합부는 상기 캐리어에 관하여 제2 쇼트키 장벽인 것인 전기 디바이스.
  3. 제2항에 있어서,
    (I) 상기 표면의 제3 부분 상에 중첩된 제3 나노홀 초격자로서, 상기 제3 나노홀 초격자는 내부에 홀들의 제3 어레이를 규정하는 제3의 복수의 시트를 포함하고, 상기 홀들의 제3 어레이는 상기 제3의 복수의 시트 내에 제3 밴드 갭 또는 제3 밴드 갭 영역을 생성하며, 상기 제3의 복수의 시트는 제5 에지 및 제6 에지를 형성하는 것인, 상기 제3 나노홀 초격자;
    (J) 제5 도전성 재료를 포함하는 제5 리드로서, 상기 제5 리드는 상기 제3 에지와 제5 접합부를 형성하는 것인, 상기 제5 리드; 및
    (K) 제6 도전성 재료를 포함하는 제6 리드로서, 상기 제6 리드는 상기 제6 에지와 제6 접합부를 형성하는 것인, 상기 제6 리드를 더 포함하되;
    상기 제5 접합부는 상기 캐리어에 관하여 제3 쇼트키 장벽인 것인 전기 디바이스.
  4. 제1항에 있어서,
    (F) 상기 제1 나노홀 초격자 위에 놓인 제1의 광학적으로 투명한 절연체; 및
    (G) 상기 제1의 광학적으로 투명한 절연체 상에 중첩된 제2 나노홀 초격자로서, 상기 제2 나노홀 초격자는 내부에 홀들의 제2 어레이를 규정하는 제2의 복수의 시트를 포함하고, 상기 제2의 복수의 시트 내의 상기 홀들의 제2 어레이는 제2 밴드 갭 또는 제2 밴드 갭 영역을 특징으로 하며, 상기 제2의 복수의 시트는 제3 에지 및 제4 에지를 형성하는 것인, 상기 제2 나노홀 초격자를 더 포함하되;
    상기 제1 리드는 상기 제3 에지와 제3 접합부를 형성하고,
    상기 제2 리드는 상기 제4 에지와 제4 접합부를 형성하며, 그리고
    상기 제3 접합부는 상기 캐리어에 관하여 제2 쇼트키 장벽인 것인 전기 디바이스.
  5. 제4항에 있어서,
    (H) 상기 제2 나노홀 초격자 상에 놓인 제2의 광학적으로 투명한 절연체; 및
    (I) 상기 제2의 광학적으로 투명한 절연체 상에 중첩된 제3 나노홀 초격자로서, 상기 제3 나노홀 초격자는 내부에 홀들의 제3 어레이를 규정하는 제3의 복수의 시트를 포함하고, 상기 제3의 복수의 시트 내의 상기 홀들의 제3 어레이는 제3 밴드 갭 또는 제3 밴드 갭 영역을 특징으로 하며, 상기 제3의 복수의 시트는 제5 에지 및 제6 에지를 형성하는 것인, 상기 제3 나노홀 초격자를 더 포함하되;
    상기 제1 리드는 상기 제3 에지와 제5 접합부를 형성하고,
    상기 제2 리드는 상기 제4 에지와 제6 접합부를 형성하며, 그리고
    상기 제3 접합부는 상기 캐리어에 관하여 제3 쇼트키 장벽인 것인 전기 디바이스.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 제1 밴드 갭 영역을 특징으로 하고,
    상기 제2의 복수의 시트 내 상기 홀들의 제2 어레이는 제2 밴드 갭 영역을 특징으로 하며, 그리고
    상기 제1 밴드 갭 영역은 상기 제2 밴드 갭 영역이 아니라 상기 제1 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위(sub-range)를 특징으로 하는 것인 전기 디바이스.
  7. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 제1 밴드 갭 영역을 특징으로 하고,
    상기 제2의 복수의 시트 내 상기 홀들의 제2 어레이는 제2 밴드 갭 영역을 특징으로 하며,
    상기 제3의 복수의 시트 내 상기 홀들의 제3 어레이는 제3 밴드 갭 영역을 특징으로 하고,
    상기 제1 밴드 갭 영역은 상기 제2 밴드 갭 영역 또는 상기 제3 밴드 갭 영역이 아니라 상기 제1 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위를 특징으로 하며,
    상기 제2 밴드 갭 영역은 상기 제1 밴드 갭 영역 또는 상기 제3 밴드 갭 영역이 아니라 상기 제2 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위를 특징으로 하고, 그리고
    상기 제3 밴드 갭 영역은 상기 제1 밴드 갭 영역 또는 상기 제2 밴드 갭 영역이 아니라 상기 제3 밴드 갭 영역 내에 있는 적어도 하나의 밴드 갭 하위-범위를 특징으로 하는 것인 전기 디바이스.
  8. 제2항 또는 제3항에 있어서,
    상기 제1 나노홀 초격자 및 상기 제2 나노홀 초격자와 광 통신하는 광 스플리터(optical splitter)를 더 포함하되,
    (i) 상기 광 스플리터는 입사광을 제1 파장 대역 및 제2 파장 대역으로 분할하고,
    (ii) 상기 제1 파장 대역은 상기 제2 파장 대역이 아니라 상기 제1 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 하며, 그리고
    (iii) 상기 광 스플리터는 상기 제1 광 파장 대역을 상기 제1 나노홀 초격자로 그리고 상기 제2 파장 대역을 상기 제2 나노홀 초격자로 지향시키는(direct) 것인 전기 디바이스.
  9. 제3항에 있어서,
    상기 제1 나노홀 초격자 및 상기 제2 나노홀 초격자와 광 통신하는 광 스플리터를 더 포함하되,
    (i) 상기 광 스플리터는 입사광을 제1 파장 대역, 제2 파장 대역 및 제3 파장 대역으로 분할하고,
    (ii) 상기 제1 파장 대역은 상기 제2 파장 대역 또는 상기 제3 파장 대역 내가 아니라 상기 제1 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 하며,
    (iii) 상기 제2 파장 대역은 상기 제1 파장 대역 또는 상기 제3 파장 대역 내가 아니라 상기 제2 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 하고, 그리고
    (iv) 상기 제3 파장 대역은 상기 제1 파장 대역 또는 상기 제2 파장 대역 내가 아니라 상기 제3 파장 대역 내에 있는 적어도 하나의 파장을 특징으로 하며, 또한
    (v) 상기 광 스플리터는 상기 제1 광 파장 대역을 상기 제1 나노홀 초격자로, 상기 제2 파장 대역을 상기 제2 나노홀 초격자로, 그리고 상기 제3 파장 대역을 상기 제3 나노홀 초격자로 지향시키는 것인 전기 디바이스.
  10. 제2항 내지 제9항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭은 상기 홀들의 제2 어레이 내의 상기 홀들의 평균 폭과는 상이한 것인 전기 디바이스.
  11. 제2항 내지 제9항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭은 상기 홀들의 제2 어레이 내의 상기 홀들의 평균 폭과 동일한 것인 전기 디바이스.
  12. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 제1 밴드 갭 영역을 특징으로 하고,
    상기 제2의 복수의 시트 내 상기 홀들의 제2 어레이는 제2 밴드 갭 영역을 특징으로 하며, 그리고
    상기 제1 밴드 갭 영역은 상기 제2 밴드 갭 영역과 동일한 것인 전기 디바이스.
  13. 제3항 또는 제5항에 있어서,
    상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 제1 밴드 갭 영역을 특징으로 하고,
    상기 제2의 복수의 시트 내 상기 홀들의 제2 어레이는 제2 밴드 갭 영역을 특징으로 하며,
    상기 제3의 복수의 시트 내 상기 홀들의 제3 어레이는 제3 밴드 갭 영역을 특징으로 하고, 그리고
    상기 제1 밴드 갭 영역은 상기 제2 밴드 갭 영역 및 상기 제3 밴드 갭 영역과 동일한 것인 전기 디바이스.
  14. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1의 복수의 시트 내의 제1 시트는 제1 도펀트를 특징으로 하고,
    상기 제2의 복수의 시트 내의 제2 시트는 제2 도펀트를 특징으로 하는 것인 전기 디바이스.
  15. 제3항 또는 제5항에 있어서,
    상기 제1의 복수의 시트 내의 제1 시트는 제1 도펀트를 특징으로 하고,
    상기 제2의 복수의 시트 내의 제2 시트는 제2 도펀트를 특징으로 하며, 그리고
    상기 제3의 복수의 시트 내의 제3 시트는 제3 도펀트를 특징으로 하는 것인 전기 디바이스.
  16. 제14항 또는 제15항에 있어서, 상기 제1 도펀트와 상기 제2 도펀트는 동일한 것인 전기 디바이스.
  17. 제14항 또는 제15항에 있어서, 상기 제1 도펀트와 상기 제2 도펀트는 상이한 것인 전기 디바이스.
  18. 제15항에 있어서, 상기 제1 도펀트, 상기 제2 도펀트 및 상기 제3 도펀트는 각각 동일한 것인 전기 디바이스.
  19. 제15항에 있어서, 상기 제1 도펀트, 상기 제2 도펀트 및 상기 제3 도펀트는 각각 상이한 것인 전기 디바이스.
  20. 제2항 내지 제19항 중 어느 한 항에 있어서, 상기 제2 접합부는 상기 캐리어에 관하여 제3 쇼트키 장벽이고, 상기 제3 쇼트키 장벽은 상기 제1 쇼트키 장벽보다 낮은 것인 전기 디바이스.
  21. 제2항 내지 제19항 중 어느 한 항에 있어서, 상기 제2 접합부는 상기 캐리어에 관하여 저항인 것인 전기 디바이스.
  22. 제2항 내지 제4항 및 제8항 내지 제11 중 어느 한 항에 있어서, 상기 제2 나노홀 초격자의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함하는 전기 디바이스.
  23. 제1항 내지 제22항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 상기 제1 밴드 갭 영역을 특징으로 하고, 상기 제1 밴드 갭 영역은 0.1 eV 내지 2.2 eV인 것인 전기 디바이스.
  24. 제1항 내지 제22항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 상기 제1 밴드 갭 영역을 특징으로 하고, 상기 제1 밴드 갭 영역은 0.1 eV 내지 0.8 eV인 것인 전기 디바이스.
  25. 제1항 내지 제22항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 상기 제1 밴드 갭 영역을 특징으로 하고, 상기 제1 밴드 갭 영역은 0.5 eV 내지 2.2 eV인 것인 전기 디바이스.
  26. 제1항 내지 제22항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 상기 제1 밴드 갭 영역을 특징으로 하고, 상기 제1 밴드 갭 영역은 0.6 eV 내지 1.1 eV인 것인 전기 디바이스.
  27. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 1㎛ 내지 10㎜ 사이에 있는 것인 전기 디바이스.
  28. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 50㎛ 내지 500㎛ 사이에 있는 것인 전기 디바이스.
  29. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 100㎛ 내지 300㎛ 사이에 있는 것인 전기 디바이스.
  30. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 5000㎚ 미만인 것인 전기 디바이스.
  31. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 1000㎚ 미만인 것인 전기 디바이스.
  32. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 500㎚ 미만인 것인 전기 디바이스.
  33. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 100㎚ 미만인 것인 전기 디바이스.
  34. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 홀들의 제1 어레이 내의 상기 홀들의 평균 폭, 반경 또는 직경은 50㎚ 미만인 것인 전기 디바이스.
  35. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1 어레이 내의 홀들은 원형, 타원형, 삼각형, 직사각형, 오각형 또는 육각형인 것인 전기 디바이스.
  36. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1 어레이 내의 홀들은 원형, 타원형, 삼각형, 직사각형, 오각형 또는 육각형인 단면(cross-section)을 특징으로 하는 것인 전기 디바이스.
  37. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1 어레이 내의 홀들은 선형 부분들, 원호 부분들 또는 만곡 부분들의 임의의 조합을 포함하는 단면을 특징으로 하는 것인 전기 디바이스.
  38. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 1개 나노홀/㎛2 내지 106개 나노홀/㎛2 사이인 나노홀 밀도를 지니는 것인 전기 디바이스.
  39. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 100개 나노홀/㎛2 내지 105개 나노홀/㎛2 사이인 나노홀 밀도를 지니는 것인 전기 디바이스.
  40. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 500개 나노홀/㎛2 내지 105개 나노홀/㎛2 사이인 나노홀 밀도를 지니는 것인 전기 디바이스.
  41. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 10개 나노홀/㎛2 내지 105개 나노홀/㎛2 사이인 나노홀 밀도를 지니는 것인 전기 디바이스.
  42. 제1항 내지 제26항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내 상기 홀들의 제1 어레이는 100개 나노홀/㎛2 내지 104개 나노홀/㎛2 사이인 나노홀 밀도를 지니는 것인 전기 디바이스.
  43. 제1항 내지 제42항 중 어느 한 항에 있어서, 상기 제1 접합부와 상기 제2 접합부 사이의 거리는 1㎛ 내지 100㎛인 것인 전기 디바이스.
  44. 제1항 내지 제43항 중 어느 한 항에 있어서, 상기 제1 나노홀 초격자는 상기 제2 나노홀 초격자의 균일한 두께와는 다른 균일한 두께를 특징으로 하는 것인 전기 디바이스.
  45. 제3항 또는 제5항에 있어서,
    상기 제1 나노홀 초격자는 상기 제2 나노홀 초격자의 균일한 두께 및 상기 제3 나노홀 초격자의 균일한 두께와는 다른 균일한 두께를 특징으로 하고,
    상기 제2 나노홀 초격자는 상기 제1 나노홀 초격자의 두께 및 상기 제3 나노홀 초격자의 두께와는 다른 균일한 두께를 특징으로 하며, 그리고
    상기 제3 나노홀 초격자는 상기 제1 나노홀 초격자의 두께 및 상기 제2 나노홀 초격자의 두께와는 다른 균일한 두께를 특징으로 하는 것인 전기 디바이스.
  46. 제2항 내지 제43항 중 어느 한 항에 있어서, 상기 제1 나노홀 초격자는 상기 제2 나노홀 초격자의 균일한 두께를 상기 제1 나노홀 초격자의 균일한 두께의 10퍼센트 이상만큼 초과하는 균일한 두께를 특징으로 하는 것인 전기 디바이스.
  47. 제2항 내지 제43항 중 어느 한 항에 있어서, 상기 제1 나노홀 초격자는 상기 제2 나노홀 초격자의 균일한 두께를 상기 제1 나노홀 초격자의 균일한 두께의 20퍼센트 이상만큼 초과하는 균일한 두께를 특징으로 하는 것인 전기 디바이스.
  48. 제2항 내지 제43항 중 어느 한 항에 있어서, 상기 제1 나노홀 초격자는 상기 제2 나노홀 초격자의 균일한 두께를 상기 제1 나노홀 초격자의 균일한 두께의 40퍼센트 이상만큼 초과하는 균일한 두께를 특징으로 하는 전기 디바이스.
  49. 제2항 내지 제43항 중 어느 한 항에 있어서,
    상기 제1 나노홀 초격자는 제1 균일한 두께를 특징으로 하고,
    상기 제2 나노홀 초격자는 제2 균일한 두께를 특징으로 하며, 그리고
    상기 제1 균일한 두께는 상기 제2 균일한 두께와 동일한 것인 전기 디바이스.
  50. 제3항 또는 제5항에 있어서,
    상기 제1 나노홀 초격자의 두께는 상기 제2 나노홀 초격자의 두께 및 상기 제3 나노홀 초격자의 두께와는 다르고,
    상기 제2 나노홀 초격자의 두께는 상기 제1 나노홀 초격자의 두께 및 상기 제3 나노홀 초격자의 두께와는 다르며, 그리고
    상기 제3 나노홀 초격자의 두께는 상기 제1 나노홀 초격자의 두께 및 상기 제2 나노홀 초격자의 두께와는 다른 것인 전기 디바이스.
  51. 제2항 내지 제50항 중 어느 한 항에 있어서,
    상기 제1 나노홀 초격자 내 제1 시트는 제1 반도체 재료를 포함하고,
    상기 제2 나노홀 초격자 내 제2 시트는 제2 반도체 재료를 포함하며, 그리고
    상기 제1 반도체 재료는 상기 제2 반도체 재료와는 다른 것인 전기 디바이스.
  52. 제1항 내지 제50항 중 어느 한 항에 있어서,
    상기 제1 나노홀 초격자 내 제1 시트는 제1 반도체 재료를 포함하고,
    상기 제2 나노홀 초격자 내 제2 시트는 제2 반도체 재료를 포함하며, 그리고
    상기 제1 반도체 재료는 상기 제2 반도체 재료와는 다른 것인 전기 디바이스.
  53. 제1항 내지 제52항 중 어느 한 항에 있어서, 상기 제1 나노홀 초격자 내 제1 시트는 p 도핑된 것인 전기 디바이스.
  54. 제1항 내지 제52항 중 어느 한 항에 있어서, 상기 제1 나노홀 초격자 내 제1 시트는 n 도핑된 것인 전기 디바이스.
  55. 제1항 내지 제54항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내의 제1 시트는 그라펜 나노홀 초격자 시트인 것인 전기 디바이스.
  56. 제1항 내지 제54항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내의 각 시트는 그라펜 나노홀 초격자 시트인 것인 전기 디바이스.
  57. 제2항 내지 제56항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트 내의 각 시트 및 상기 제2의 복수의 시트 내의 각 시트는 그라펜 나노홀 초격자 시트인 것인 전기 디바이스.
  58. 제3항 또는 제5항에 있어서, 상기 제1의 복수의 시트 내의 각 시트, 상기 제2의 복수의 시트 내의 각 시트 및 상기 제3의 복수의 시트 내의 각 시트는 그라펜 나노홀 초격자 시트인 것인 전기 디바이스.
  59. 제1항 내지 제58항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트는 1 내지 300개의 그라펜 나노홀 초격자 시트로 구성된 것인 전기 디바이스.
  60. 제1항 내지 제58항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트는 100 내지 300개의 그라펜 나노홀 초격자 시트로 구성된 것인 전기 디바이스.
  61. 제2항 내지 제60항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트와 상기 제2의 복수의 시트는 동일한 개수의 시트를 지니는 것인 전기 디바이스.
  62. 제2항 내지 제60항 중 어느 한 항에 있어서, 상기 제1의 복수의 시트와 상기 제2의 복수의 시트는 상이한 개수의 시트를 지니는 것인 전기 디바이스.
  63. 제4항 또는 제5항에 있어서, 상기 제1의 광학적으로 투명한 절연체는 유리로 이루어지고, 1010 내지 1014 Ωm의 전기 저항을 지니는 전기 디바이스.
  64. 제1항 내지 제63항 중 어느 한 항에 있어서, 상기 기판은 Si, SiC, SiO2 또는 SiC/Si를 포함하는 것인 전기 디바이스.
  65. 제1항 내지 제64항 중 어느 한 항에 있어서,
    상기 제1 리드는 티타늄, 니오븀, 아연, 크롬, 은 또는 알루미늄을 포함하고, 그리고
    상기 제2 리드는 금, 코발트, 팔라듐, 구리 또는 백금을 포함하는 것인 전기 디바이스.
  66. 제1항 내지 제65항 중 어느 한 항에 있어서,
    상기 제1 리드와 상기 제2 리드는 외부 부하와 전기 통신하고, 그리고
    상기 전기 디바이스는 입사광에 응답하여 전기를 생성하는 광기전력 디바이스인 것인 전기 디바이스.
  67. 제66항에 있어서, 상기 입사광은 태양 방사선(solar radiation)인 것인 전기 디바이스.
  68. 제66항 또는 제67항에 있어서, 상기 광기전력 디바이스는 상기 입사광에 응답하여 적어도 50 W/㎡의 전력 밀도를 생산하는 것인 전기 디바이스.
  69. 제1항 내지 제65항 중 어느 한 항에 있어서,
    상기 제1 리드와 상기 제2 리드는 외부 회로와 전기 통신하고, 그리고
    상기 전기 디바이스는 입사광에 응답하여 전류 혹은 전압을 생성하는 광검출기인 것인 전기 디바이스.
  70. 제69항에 있어서, 상기 입사광은 태양 방사선인 것인 전기 디바이스.
  71. 제69항에 있어서, 상기 입사광은 10㎚ 내지 100㎛의 파장을 포함하는 것인 전기 디바이스.
  72. 제1항 내지 제65항 중 어느 한 항에 있어서,
    상기 제1 리드 및 상기 제2 리드는 외부 전류와 전기 통신하고, 그리고
    상기 전기 디바이스는 상기 외부 전류에 응답하여 광을 방출하는 발광 다이오드인 것인 전기 디바이스.
  73. 제72항에 있어서, 상기 광은 백색 광인 것인 전기 디바이스.
  74. 제1항 내지 제73항 중 어느 한 항에 있어서, 상기 캐리어는 전자들인 것인 전기 디바이스.
  75. 제1항 내지 제73항 중 어느 한 항에 있어서, 상기 캐리어는 홀들인 것인 전기 디바이스.
  76. 제1항 내지 제75항 중 어느 한 항에 있어서,
    상기 제1 금속 보호 코팅은 상기 제1 리드의 표면의 전부 혹은 일부를 덮고,
    상기 제1 리드는 티타늄을 포함하며,
    상기 제2 리드는 팔라듐을 포함하고, 그리고
    상기 제1 금속 보호 코팅은 금을 포함하는 것인 전기 디바이스.
  77. 제1항 내지 제76항 중 어느 한 항에 있어서, 상기 제2 리드의 노출된 표면의 전부 혹은 일부를 덮는 제2 금속 보호 코팅을 더 포함하는 전기 디바이스.
  78. 다중 밴드 갭 디바이스로서,
    (A) 표면을 가진 기판;
    (B) 복수의 적층부로서, 상기 복수의 적층부 내의 각각의 적층부는 제1 단부, 제2 단부 및 길이로 규정되고, 상기 복수의 적층부는 상기 기판 상에 길이방향으로 배열되는 한편 상기 복수의 적층부 내 각각의 적층부는 상기 기판의 상이한 부분을 점유하며, 상기 복수의 적층부 내 각각의 적층부는 대응하는 복수의 나노리본을 포함하는 것인, 상기 복수의 적층부;
    (C) 상기 복수의 적층부 내 각각의 적층부의 상기 제1 단부와 전기적으로 접촉하는 제1 리드;
    (D) 상기 복수의 적층부 내 각각의 적층부의 상기 제2 단부와 전기적으로 접촉하는 제2 리드; 및
    (E) 상기 제1 리드의 표면의 전부 혹은 일부를 덮는 제1 금속 보호 코팅을 포함하되,
    (i) 대응하는 복수의 나노리본 내의 제1 나노리본은 제1 밴드 갭 또는 제1 밴드 갭 영역을 특징으로 하고, 상기 제1 나노리본은 상기 기판 위에 놓이며,
    (ii) 제1의 광학적으로 투명한 절연체가 상기 제1 나노리본 위에 놓이고, 그리고
    (iii) 상기 각각의 복수의 나노리본 내의 제2 나노리본은 제2 밴드 갭을 특징으로 하며, 상기 제2 나노리본은 상기 제1 절연체 위에 놓이고, 상기 제1 밴드 갭은 상기 제2 밴드 갭보다 작으며;
    상기 다중 밴드 갭 디바이스는 상기 제1 리드 및 상기 제2 리드의 전기적 제어에 의해 작동되는 것인 다중 밴드 갭 디바이스.
  79. 제78항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 상기 제1 밴드 갭은 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 다른 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  80. 제78항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 제1 밴드 갭은 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  81. 제78항 내지 제80항 중 어느 한 항에 있어서,
    상기 복수의 적층부 내의 제1 나노리본의 제1 밴드 갭은 제1 폭, 제1 두께, 제1 에지 상태, 제1 도핑 또는 이들의 조합으로 규정되고, 그리고
    상기 복수의 적층부 내 상기 복수의 나노리본 중 제2 나노리본의 제2 밴드 갭은 제2 폭, 제2 두께, 제2 에지 상태, 제2 도핑 또는 이들의 조합으로 규정된 것인 다중 밴드 갭 디바이스.
  82. 제81항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본의 제1 폭은 상기 복수의 적층부 내 상기 적층부의 제2 나노리본의 제2 폭보다 큰 것인 다중 밴드 갭 디바이스.
  83. 제81항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 상기 제1 폭은 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 폭을 지니는 것인 다중 밴드 갭 디바이스.
  84. 제81항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 제1 폭은 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 폭을 지니는 것인 다중 밴드 갭 디바이스.
  85. 제81항에 있어서, 상기 복수의 적층부 중 제1 적층부의 제1 나노리본의 두께는 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 두께를 지니는 것인 다중 밴드 갭 디바이스.
  86. 제81항에 있어서, 상기 복수의 적층부 중 제1 적층부의 제1 나노리본의 두께는 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 두께를 지니는 것인 다중 밴드 갭 디바이스.
  87. 제81항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 제1 에지 상태는 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 에지 상태를 지니는 것인 다중 밴드 갭 디바이스.
  88. 제81항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 제1 에지 상태는 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 에지 상태를 지니는 것인 다중 밴드 갭 디바이스.
  89. 제81항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 제1 도핑은 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과는 상이한 도펀트, 상이한 도펀트 농도 또는 상이한 도펀트 분포를 지니는 것인 다중 밴드 갭 디바이스.
  90. 제81항에 있어서, 상기 복수의 적층부 내의 제1 적층부의 제1 나노리본의 제1 도핑은 상기 복수의 적층부 내의 제2 적층부의 제1 나노리본과 동일한 도펀트 동일한 도펀트 농도 또는 동일한 도펀트 분포를 지니는 것인 다중 밴드 갭 디바이스.
  91. 제78항 내지 제90항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 제1 적층부의 복수의 나노리본 중의 나노리본의 개수는 상기 복수의 적층부 내 제2 적층부의 복수의 나노리본 중의 나노리본의 개수와는 상이한 것인 다중 밴드 갭 디바이스.
  92. 제78항 내지 제90항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 제1 적층부의 복수의 나노리본 중의 나노리본의 개수는 상기 복수의 적층부 내 제2 적층부의 복수의 나노리본 중의 나노리본의 개수와 동일한 것인 다중 밴드 갭 디바이스.
  93. 제78항 내지 제92항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 제1 적층부의 길이는 상기 복수의 적층부 내의 제2 적층부의 길이와는 다른 것인 다중 밴드 갭 디바이스.
  94. 제78항 내지 제92항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 제1 적층부의 길이는 상기 복수의 적층부 내의 제2 적층부의 길이와 동일한 것인 다중 밴드 갭 디바이스.
  95. 제78항 내지 제94항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 길이는 1㎛ 내지 100㎛인 것인 다중 밴드 갭 디바이스.
  96. 제78항 내지 제95항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 나노리본은 0.1 eV 내지 2.2 eV의 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  97. 제78항 내지 제96항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 0.1 eV 내지 1.2 eV의 밴드 갭을 지니고, 상기 적층부의 제2 나노리본은 0.8 eV 내지 1.9 eV의 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  98. 제78항 내지 제96항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 0.5 eV 내지 1.5 eV인 밴드 갭을 지니고, 상기 적층부의 제2 나노리본은 1.2 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  99. 제78항 내지 제96항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 0.8 eV 내지 1.8 eV인 밴드 갭을 지니고, 상기 적층부의 제2 나노리본은 1.5 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  100. 제78항 내지 제99항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 하나의 나노리본은 1㎚ 내지 60㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  101. 제78항 내지 제99항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 20㎚ 내지 50㎚인 폭을 지니고, 상기 적층부의 제2 나노리본은 1㎚ 내지 30㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  102. 제78항 내지 제99항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 30㎚ 내지 40㎚인 폭을 지니고, 상기 적층부의 제2 나노리본은 10㎚ 내지 20㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  103. 제78항 내지 제99항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 5㎚ 내지 20㎚인 폭, 상기 적층부의 제2 나노리본은 1㎚ 내지 10㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  104. 제78항 내지 제103항 중 어느 한 항에 있어서, 상기 복수의 적층부는 길이방향으로 평행하게 배열된 것인 다중 밴드 갭 디바이스.
  105. 제78항 내지 제103항 중 어느 한 항에 있어서, 상기 복수의 적층부 중 제1 적층부는 상기 복수의 적층부 중 제2 적층부와 평행하지 않은 것인 다중 밴드 갭 디바이스.
  106. 제78항 내지 제105항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 상기 복수의 적층부 내 상기 적층부의 제2 나노리본과는 상이한 두께를 지니는 것인 다중 밴드 갭 디바이스.
  107. 제78항 내지 제105항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 상기 복수의 적층부 내 상기 적층부의 제2 나노리본 내 상기 적층부의 제2 나노리본과 동일한 두께를 지니는 것인 다중 밴드 갭 디바이스.
  108. 제78항 내지 제107항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 반도체 재료로 이루어지고, 상기 복수의 적층부 내 상기 적층부의 제2 나노리본은 제2 반도체 재료로 이루어지며, 상기 제1 반도체 재료는 상기 제2 반도체 재료와는 다른 것인 다중 밴드 갭 디바이스.
  109. 제78항 내지 제107항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 반도체 재료로 이루어지고, 상기 복수의 적층부 내 상기 적층부의 제2 나노리본은 제2 반도체 재료로 이루어지며, 상기 제1 반도체 재료는 상기 제2 반도체 재료와 동일한 것인 다중 밴드 갭 디바이스.
  110. 제78항 내지 제109항 중 어느 한 항에 있어서, 상기 복수의 적층부의 각각 내의 상기 복수의 나노리본은 N-, P-, F- 또는 Bi-원자들 또는 분자들로 도핑된 것인 다중 밴드 갭 디바이스.
  111. 제78항 내지 제109항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트로 도핑되고, 상기 복수의 적층부 내 상기 적층부의 제2 나노리본은 제2 도펀트로 도핑되며, 상기 제1 도펀트는 상기 제2 도펀트와는 상이한 것인 다중 밴드 갭 디바이스.
  112. 제78항 내지 제109항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트로 도핑되고, 상기 복수의 적층부 내 상기 적층부의 제2 나노리본은 제2 도펀트로 도핑되며, 상기 제1 도펀트는 상기 제2 도펀트와 동일한 것인 다중 밴드 갭 디바이스.
  113. 제78항 내지 제109항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고, 상기 복수의 적층부 내 상기 적층부의 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 상기 제1 도펀트 농도는 상기 제2 도펀트 농도와는 상이하거나 또는 상기 제1 도펀트 구배는 상기 제2 도펀트 구배와는 상이한 것인 다중 밴드 갭 디바이스.
  114. 제78항 내지 제109항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고, 상기 복수의 적층부 내 상기 적층부의 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 상기 제1 도펀트 농도는 상기 제2 도펀트 농도와 동일하거나 또는 상기 제1 도펀트 구배는 상기 제2 도펀트 구배와 동일한 것인 다중 밴드 갭 디바이스.
  115. 제78항 내지 제114항 중 어느 한 항에 있어서, 상기 복수의 적층부 중 하나의 적층부의 상기 제1 나노리본은 제1의 복수의 그라펜 나노리본 시트를 포함하는 것인 다중 밴드 갭 디바이스.
  116. 제115항에 있어서, 상기 제1의 복수의 그라펜 나노리본 시트는 1 내지 300개의 그라펜 나노리본 시트로 구성된 것인 다중 밴드 갭 디바이스.
  117. 제115항에 있어서, 상기 제1의 복수의 그라펜 나노리본 시트는 100 내지 300개의 그라펜 나노리본 시트로 구성된 것인 다중 밴드 갭 디바이스.
  118. 제78항 내지 제114항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본과 제2 나노리본은 각각 같은 개수의 그라펜 나노리본 시트로 구성된 것인 다중 밴드 갭 디바이스.
  119. 제78항 내지 제114항 중 어느 한 항에 있어서, 상기 복수의 적층부 내 하나의 적층부의 제1 나노리본은 상기 적층부의 상기 제2 나노리본과는 상이한 개수의 그라펜 나노리본 시트를 지니는 것인 다중 밴드 갭 디바이스.
  120. 제78항 내지 제119항 중 어느 한 항에 있어서, 상기 복수의 적층부 중 하나의 적층부는,
    (iv) 상기 제2 나노리본 위에 놓인 제2의 광학적으로 투명한 절연체, 및
    (v) 제3 밴드 갭을 특징으로 하는 제3 나노리본을 더 포함하되,
    상기 제3 나노리본은 상기 제2 절연체 위에 놓이고, 상기 제3 밴드 갭은 상기 제2 밴드 갭보다 큰 것인 다중 밴드 갭 디바이스.
  121. 제120항에 있어서, 상기 적층부의 하나의 나노리본은 0.1 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  122. 제120항에 있어서,
    상기 적층부의 상기 제1 나노리본은 0.1 eV 내지 1.1 eV인 밴드 갭을 지니고,
    상기 적층부의 상기 제2 나노리본은 0.7 eV 내지 1.5 eV인 밴드 갭을 지니며, 그리고
    상기 적층부의 상기 제3 나노리본은 1.5 eV 내지 2.1 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  123. 제120항에 있어서,
    상기 적층부의 상기 제1 나노리본은 0.4 eV 내지 1.3 eV인 밴드 갭을 지니고,
    상기 적층부의 상기 제2 나노리본은 0.9 eV 내지 1.7 eV인 밴드 갭을 지니며, 그리고
    상기 적층부의 상기 제3 나노리본은 1.5 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  124. 제120항에 있어서,
    상기 적층부의 상기 제1 나노리본은 0.6 eV 내지 1.5 eV인 밴드 갭을 지니고
    상기 적층부의 상기 제2 나노리본은 1.2 eV 내지 2.1 eV인 밴드 갭을 지니며, 그리고
    상기 적층부의 상기 제3 나노리본은 1.6 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  125. 제120항에 있어서, 상기 적층부의 하나의 나노리본은 1㎚ 내지 60㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  126. 제120항에 있어서,
    상기 적층부의 상기 제1 나노리본은 25㎚ 내지 50㎚인 폭을 지니고,
    상기 적층부의 상기 제2 나노리본은 15㎚ 내지 40㎚인 폭을 지니며, 그리고
    상기 적층부의 상기 제3 나노리본은 1㎚ 내지 20㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  127. 제120항에 있어서,
    상기 적층부의 상기 제1 나노리본은 35㎚ 내지 45㎚인 폭을 지니고,
    상기 적층부의 상기 제2 나노리본은 20㎚ 내지 30㎚인 폭을 지니며, 그리고
    상기 적층부의 상기 제3 나노리본은 5㎚ 내지 15㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  128. 제120항에 있어서, 상기 복수의 적층부 내 각각의 적층부의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함하는 다중 밴드 갭 디바이스.
  129. 제128항에 있어서, 상기 반사방지층은 SiO2 및 TiO2를 포함하는 것인 다중 밴드 갭 디바이스.
  130. 제78항 내지 제129항 중 어느 한 항에 있어서, 상기 제1의 광학적으로 투명한 절연체는 상기 복수의 적층부 중 하나의 적층부의 상기 복수의 나노리본 중 상기 제2 나노리본의 상기 제2 밴드 갭보다 큰 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  131. 제78항 내지 제130항 중 어느 한 항에 있어서, 상기 제1의 광학적으로 투명한 절연체는 유리로 이루어지고, 1010 내지 1014 Ωm의 전기 저항을 지니는 것인 다중 밴드 갭 디바이스.
  132. 제78항 내지 제131항 중 어느 한 항에 있어서, 상기 기판은 Si, SiC, SiO2 또는 SiC/Si를 포함하는 것인 다중 밴드 갭 디바이스.
  133. 제78항 내지 제132항 중 어느 한 항에 있어서, 상기 복수의 적층부 중 제1 적층부의 상기 제1 단부와 상기 제1 리드 간의 제1 접합부 또는 상기 상기 복수의 적층부 중 제1 적층부의 제2 단부와 상기 제2 리드 간의 제2 접합부는 쇼트키 장벽인 것인 다중 밴드 갭 디바이스.
  134. 제133항에 있어서, 상기 제1 접합부는,
    (i) 상기 제1 리드와 (ii) 상기 제1 적층부의 제1 나노리본의 제1 단부 간의 제1 하위-접합부, 및
    (i) 상기 제1 리드와 (ii) 상기 제1 적층부의 제2 나노리본의 제1 단부 간의 제2 하위-접합부를 포함하고; 그리고
    상기 제2 접합부는,
    (i) 상기 제2 리드와 (ii) 상기 제1 나노리본의 제2 단부 간의 제3 하위-접합부, 및
    (i) 상기 제2 리드와 (ii) 상기 제2 나노리본의 제2 단부 간의 제4 하위-접합부를 포함하는 것인 다중 밴드 갭 디바이스.
  135. 제133항에 있어서, 상기 복수의 적층부 중 제1 적층부의 상기 제1 단부와 상기 제1 리드 사이의 제1 접합부는 쇼트키 장벽이고, 상기 복수의 적층부 중 제1 적층부의 상기 제2 단부와 상기 제2 리드는 쇼트키 장벽을 형성하지 않는 것인 다중 밴드 갭 디바이스.
  136. 제133항에 있어서,
    상기 복수의 적층부 중 하나의 적층부의 상기 복수의 나노리본 중 각각의 나노리본은 복수의 그라펜 나노리본 시트를 포함하고,
    상기 제1 리드는 티타늄, 니오븀, 아연, 크롬, 은 또는 알루미늄을 포함하며, 그리고
    상기 제2 리드는 금, 코발트, 팔라듐, 구리 및 백금을 포함하는 것인 다중 밴드 갭 디바이스.
  137. 제133항에 있어서,
    상기 제1 리드와 상기 제2 리드는 외부 부하와 전기 통신하고, 그리고
    상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스인 것인 다중 밴드 갭 디바이스.
  138. 제133항에 있어서,
    상기 제1 리드와 상기 제2 리드는 외부 회로와 전기 통신하고, 그리고
    상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기인 것인 다중 밴드 갭 디바이스.
  139. 제133항에 있어서, 상기 제1 리드와 상기 제2 리드는 상기 외부 전류와 전기 통신하고, 다중 밴드 갭 디바이스는 상기 외부 전류에 응답하여 광을 발광하는 다중 밴드 갭 발광 다이오드인 것인 다중 밴드 갭 디바이스.
  140. 제139항에 있어서, 상기 복수의 적층부 중 제1 적층부 내 상기 복수의 나노리본은 가시적 백색 광을 일괄적으로 방출하도록 구성된 것인 다중 밴드 갭 디바이스.
  141. 제78항 내지 제140항 중 어느 한 항에 있어서, 상기 캐리어는 홀들인 것인 다중 밴드 갭 디바이스.
  142. 제78항 내지 제140항 중 어느 한 항에 있어서,
    상기 제1 리드는 티타늄을 포함하고;
    상기 제2 리드는 팔라듐을 포함하며; 그리고
    상기 제1 금속 보호 코팅은 금을 포함하는 것인 다중 밴드 갭 디바이스.
  143. 제78항 내지 제142항 중 어느 한 항에 있어서, 상기 제2 리드의 표면의 일부 또는 전부를 피복하는 제2 금속 보호 코팅을 더 포함하는 다중 밴드 갭 디바이스.
  144. 다중 밴드 갭 디바이스로서,
    (A) 표면을 가진 기판; 및
    (B) 복수의 클러스터를 포함하되,
    상기 복수의 클러스터 내 각각의 클러스터는 상기 기판의 상이한 부분을 점유하고, 상기 복수의 클러스터 중 하나의 클러스터는,
    (i) 복수의 적층부로서, 상기 복수의 적층부 내의 각각의 적층부는 제1 단부, 제2 단부 및 길이로 규정되고, 상기 복수의 적층부는 상기 기판 상에 길이방향으로 배열되는 한편 상기 복수의 적층부 내 각각의 적층부는 상기 기판의 상이한 부분을 점유하는 것인, 상기 복수의 적층부,
    (ii) 상기 복수의 적층부 내 각각의 적층부의 각각의 제1 단부와 전기적으로 접촉하는 제1 리드,
    (iii) 상기 복수의 적층부 내 각각의 적층부의 각각의 제2단부와 전기적으로 접촉하는 제2 리드, 및
    (iv) 상기 제2 리드의 표면의 일부 또는 전부를 피복하는 제1 금속 보호 코팅을 포함하고,
    상기 다중 밴드 갭 디바이스는 상기 제1 및 제2 리드의 전기적 제어에 의해 작동되며,
    상기 복수의 적층부 내 각각의 적층부는,
    (a) 상기 기판 상에 놓이고 제1 밴드 갭을 특징으로 하는 제1 나노리본,
    (b) 상기 제1 나노리본 위에 놓인 제1의 광학적으로 투명한 절연체, 및
    (c) 제2 밴드 갭을 특징으로 하고, 상기 1 절연체 위에 놓인 제2 나노리본을 포함하고, 상기 제1 밴드 갭은 상기 제2 밴드 갭보다 작은 것인 다중 밴드 갭 디바이스.
  145. 제144항에 있어서, 상기 복수의 클러스터 중의 각각의 클러스터는 1㎛ 내지 10㎜인 폭과 1㎛ 내지 10㎜인 길이를 지니는 것인 다중 밴드 갭 디바이스.
  146. 제144항에 있어서, 상기 복수의 클러스터 중의 각각의 클러스터는 10㎛ 내지 1㎜인 폭과 10㎛ 내지 1㎜인 길이를 지니는 것인 다중 밴드 갭 디바이스.
  147. 제144항에 있어서, 상기 복수의 클러스터 중의 각각의 클러스터는 50㎛ 내지 500㎛인 폭과 50㎛ 내지 500㎛인 길이를 지니는 것인 다중 밴드 갭 디바이스.
  148. 제144항에 있어서, 상기 복수의 클러스터 중 제1 클러스터는 상기 복수의 클러스터 중 제2 클러스터와는 상이한 폭 혹은 상이한 길이를 지니는 것인 다중 밴드 갭 디바이스.
  149. 제144항에 있어서, 상기 복수의 클러스터 중 제1 클러스터는 상기 복수의 클러스터 중 제2 클러스터와 동일한 폭 혹은 동일한 길이를 지니는 것인 다중 밴드 갭 디바이스.
  150. 제144항에 있어서, 상기 다중 밴드 갭 디바이스는 106 내지 1012개 적층부/㎠인 적층 밀도를 특징으로 하는 것인 다중 밴드 갭 디바이스.
  151. 제144항에 있어서, 상기 복수의 클러스터 중 제1 클러스터는 상기 복수의 클러스터 중 제2 클러스터와 직렬로 전기 통신하는 것인 다중 밴드 갭 디바이스.
  152. 제144항에 있어서, 상기 복수의 클러스터 중 제1 클러스터는 상기 복수의 클러스터 중 제2 클러스터와 병렬로 전기 통신하는 것인 다중 밴드 갭 디바이스.
  153. 제144항에 있어서, 상기 복수의 클러스터 중 제1 클러스터는 상기 복수의 클러스터 중 제2 클러스터와 직렬로 전기 통신하고, 상기 복수의 클러스터 중 제3 클러스터와 병렬로 전기 통신하는 것인 다중 밴드 갭 디바이스.
  154. 제144항에 있어서, 상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스인 것인 다중 밴드 갭 디바이스.
  155. 제144항에 있어서, 상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기인 것인 다중 밴드 갭 디바이스.
  156. 제144항에 있어서, 상기 다중 밴드 갭 디바이스는 외부 전류에 응답하여 광을 방출하는 발광 다이오드인 것인 다중 밴드 갭 디바이스.
  157. 제154항에 있어서, 상기 광기전력 디바이스는 적어도 50 W/㎡의 전력 밀도를 생산하는 것인 다중 밴드 갭 디바이스.
  158. 제155항에 있어서, 상기 광검출기는 10㎚ 내지 100㎛의 파장 대역을 지니는 상기 입사광에 응답하는 것인 다중 밴드 갭 디바이스.
  159. 제156항에 있어서, 상기 발광 다이오드는 백색 광을 방출하는 것인 다중 밴드 갭 디바이스.
  160. 제144항 내지 제159항 중 어느 한 항에 있어서,
    상기 제1 리드는 티타늄을 포함하고;
    상기 제2 리드는 팔라듐을 포함하며; 그리고
    상기 제1 금속 보호 코팅은 금을 포함하는 것인 다중 밴드 갭 디바이스.
  161. 제144항 내지 제160항 중 어느 한 항에 있어서, 상기 제2 리드의 표면의 일부 또는 전부를 피복하는 제2 금속 보호 코팅을 더 포함하는 다중 밴드 갭 디바이스.
  162. 다중 밴드 갭 디바이스로서,
    (A) 표면을 가진 기판;
    (B) 복수의 나노리본으로서, 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정되며, 상기 복수의 나노리본은 상기 기판 상에 길이방향으로 배열되는 한편 각각의 나노리본은 상기 기판의 상이한 부분을 점유하는 것인, 상기 복수의 나노리본;
    C) 상기 복수의 나노리본과 광 통신하는 광 스플리터;
    (D) 상기 복수의 나노리본 중 각각의 나노리본의 제1 단부와 전기적으로 접촉하는 제1 리드;
    (E) 상기 복수의 나노리본 중 각각의 나노리본의 제2 단부와 전기적으로 접촉하는 제2 리드; 및
    (F) 상기 제1 리드의 표면의 일부 또는 전부를 피복하는 제1 금속 보호 코팅을 포함하되,
    상기 복수의 나노리본은,
    (i) 제1 밴드 갭을 특징으로 하는 제1 나노리본, 및
    (ii) 제2 밴드 갭을 특징으로 하는 제2 나노리본을 포함하고, 상기 제1 밴드 갭은 상기 제2 밴드 갭보다 작으며;
    상기 광 스플리터는 입사광을 제1 파장 대역 및 제2 파장 대역으로 분할하고,
    상기 제1 파장 대역은 상기 제2 파장 대역 내 상기 파장보다 큰 적어도 하나의 파장을 특징으로 하며,
    상기 광 스플리터는 상기 제1 광 파장 대역을 상기 제1 나노리본으로, 그리고 상기 제2 파장 대역을 상기 제2 나노리본으로 지향시키고;
    상기 다중 밴드 갭 디바이스는 상기 제1 리드 및 상기 제2 리드의 전기적 제어에 의해 작동되는 것인 다중 밴드 갭 디바이스.
  163. 제162항에 있어서, 상기 광 스플리터는 상기 복수의 나노리본 위쪽에 구성된 것인 다중 밴드 갭 디바이스.
  164. 제162항에 있어서, 상기 광 스플리터는 상기 복수의 나노리본으로부터 떨어져서 배치되는 것인 다중 밴드 갭 디바이스.
  165. 제162항에 있어서, 상기 광 스플리터는 프리즘인 것인 다중 밴드 갭 디바이스.
  166. 제162항에 있어서, 상기 복수의 나노리본 중 하나의 나노리본은 0.1 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  167. 제162항에 있어서, 상기 제1 밴드 갭은 0.1 eV 내지 1.2 eV이고, 상기 제2 밴드 갭은 0.8 eV 내지 1.9 eV인 것인 다중 밴드 갭 디바이스.
  168. 제162항에 있어서, 상기 제1 밴드 갭은 0.5 eV 내지 1.5 eV이고, 상기 제2 밴드 갭은 1.2 eV 내지 2.2 eV인 것인 다중 밴드 갭 디바이스.
  169. 제162항에 있어서, 상기 제1 밴드 갭은 0.8 eV 내지 1.8 eV이고, 상기 제2 밴드 갭은 1.5 eV 내지 2.2 eV인 것인 다중 밴드 갭 디바이스.
  170. 제162항에 있어서, 상기 제1 나노리본은 1 내지 60㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  171. 제162항에 있어서, 상기 제1 나노리본은 1㎛ 내지 100㎛인 길이를 지니는 것인 다중 밴드 갭 디바이스.
  172. 제162항에 있어서,
    상기 제1 나노리본은 제1 폭, 제1 두께, 제1 에지 상태, 제1 도핑 또는 이들의 임의의 조합을 특징으로 하고, 그리고
    상기 제2 밴드 갭은 제2 폭, 제2 두께, 제2 에지 상태, 제2 도핑 또는 이들의 임의의 조합을 특징으로 하는 것인 다중 밴드 갭 디바이스.
  173. 제172항에 있어서, 상기 제1 폭은 20㎚ 내지 50㎚이고, 상기 제2 폭은 1㎚ 내지 30㎚인 것인 다중 밴드 갭 디바이스.
  174. 제172항에 있어서, 상기 제1 폭은 30㎚ 내지 40㎚이고, 상기 제2 폭은 10㎚ 내지 20㎚인 것인 다중 밴드 갭 디바이스.
  175. 제172항에 있어서, 상기 제1 길이는 상기 제2 길이와는 다른 것인 다중 밴드 갭 디바이스.
  176. 제172항에 있어서, 상기 제1 길이는 상기 제2 길이와 동일한 것인 다중 밴드 갭 디바이스.
  177. 제162항에 있어서, 상기 복수의 나노리본 중 하나의 나노리본은 1 내지 300개의 그라펜 나노리본 시트를 포함하는 것인 다중 밴드 갭 디바이스.
  178. 제162항에 있어서, 상기 복수의 나노리본 중 하나의 나노리본은 100 내지 300개의 그라펜 나노리본 시트를 포함하는 것인 다중 밴드 갭 디바이스.
  179. 제162항에 있어서, 상기 제1 나노리본은 상기 제2 나노리본과 동일한 매수의 그라펜 나노리본 시트를 포함하는 것인 다중 밴드 갭 디바이스.
  180. 제162항에 있어서, 상기 제1 나노리본은 상기 제2 나노리본과는 다른 매수의 그라펜 나노리본 시트를 포함하는 것인 다중 밴드 갭 디바이스.
  181. 제162항에 있어서, 상기 제1 나노리본의 두께는 상기 제2 나노리본의 두께와는 다른 것인 다중 밴드 갭 디바이스.
  182. 제162항에 있어서, 상기 제1 나노리본의 두께는 상기 제2 나노리본의 두께와 동일한 것인 다중 밴드 갭 디바이스.
  183. 제162항에 있어서, 상기 복수의 나노리본은 길이방향으로 평행하게 배열된 것인 다중 밴드 갭 디바이스.
  184. 제162항에 있어서, 상기 제1 나노리본은 상기 제2 나노리본과 평행하지 않은 것인 다중 밴드 갭 디바이스.
  185. 제162항에 있어서, 상기 제1 나노리본은 제1 반도체 재료로 이루어지고, 상기 제2 나노리본은 제2 반도체 재료로 이루어지며, 상기 제1 반도체 재료는 상기 제2 반도체 재료와는 다른 것인 다중 밴드 갭 디바이스.
  186. 제162항에 있어서, 상기 제1 나노리본은 제1 반도체 재료로 이루어지고, 상기 제2 나노리본은 제2 반도체 재료로 이루어지며, 상기 제1 반도체 재료는 상기 제2 반도체 재료와 동일한 것인 다중 밴드 갭 디바이스.
  187. 제162항에 있어서, 상기 제1 나노리본은 제1 도펀트로 도핑되고, 제2 나노리본은 제2 도펀트로 도핑되며, 상기 제1 도펀트는 상기 제2 도펀트와는 상이한 것인 다중 밴드 갭 디바이스.
  188. 제162항에 있어서, 상기 제1 나노리본은 제1 도펀트로 도핑되고, 상기 제2 나노리본은 제2 도펀트로 도핑되며, 상기 제1 도펀트는 상기 제2 도펀트와 동일한 것인 다중 밴드 갭 디바이스.
  189. 제162항에 있어서,
    상기 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고,
    상기 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 그리고
    상기 제1 도펀트 농도는 상기 제2 도펀트 농도와는 상이하거나 또는 상기 제1 도펀트 구배는 상기 제2 도펀트 구배와는 상이한 것인 다중 밴드 갭 디바이스.
  190. 제162항에 있어서,
    상기 제1 나노리본은 제1 도펀트 농도 또는 제1 도펀트 구배를 특징으로 하고,
    상기 제2 나노리본은 제2 도펀트 농도 또는 제2 도펀트 구배를 특징으로 하며, 그리고
    상기 제1 도펀트 농도는 상기 제2 도펀트 농도와 동일하거나 또는 상기 제1 도펀트 구배는 상기 제2 도펀트 구배와 동일한 것인 다중 밴드 갭 디바이스.
  191. 제162항에 있어서, 상기 복수의 나노리본은 (iii) 제3 밴드 갭을 특징으로 하는 제3 나노리본을 더 포함하되, 상기 제3 밴드 갭은 상기 제2 갭보다 크고, 상기 광 스플리터는 상기 입사광을 상기 제1 파장 대역 상기 제2 파장 대역 및 제3 파장 대역으로 분할하며, 상기 제3 파장 대역은 상기 제2 파장 대역 내 상기 파장보다 작은 적어도 하나의 파장을 특징으로 하고, 상기 광 스플리터는 상기 제3 파장 대역을 상기 제3 나노리본으로 지향시키는 것인 다중 밴드 갭 디바이스.
  192. 제191항에 있어서,
    상기 제1 나노리본은 0.1 eV 내지 1.1 eV인 밴드 갭을 지니고
    상기 제2 나노리본은 0.7 eV 내지 1.5 eV인 밴드 갭을 지니며, 그리고
    상기 제3 나노리본은 1.5 eV 내지 2.1 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  193. 제191항에 있어서,
    상기 제1 나노리본은 0.4 eV 내지 1.3 eV인 밴드 갭을 지니고,
    상기 제2 나노리본은 0.9 eV 내지 1.7 eV인 밴드 갭을 지니며, 그리고
    상기 제3 나노리본은 1.5 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  194. 제191항에 있어서,
    상기 제1 나노리본은 0.6 eV 내지 1.5 eV인 밴드 갭을 지니고,
    상기 제2 나노리본은 1.2 eV 내지 2.1 eV인 밴드 갭을 지니며, 그리고
    상기 제3 나노리본은 1.6 eV 내지 2.2 eV인 밴드 갭을 지니는 것인 다중 밴드 갭 디바이스.
  195. 제191항에 있어서,
    상기 제1 나노리본은 25㎚ 내지 50㎚인 폭을 지니고,
    상기 제2 나노리본은 15㎚ 내지 40㎚인 폭을 지니며, 그리고
    상기 제3 나노리본은 1㎚ 내지 20㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  196. 제191항에 있어서,
    상기 제1 나노리본은 30㎚ 내지 45㎚인 폭을 지니고,
    상기 제2 나노리본은 20㎚ 내지 30㎚인 폭을 지니며, 그리고
    상기 제3 나노리본은 5㎚ 내지 15㎚인 폭을 지니는 것인 다중 밴드 갭 디바이스.
  197. 제162항에 있어서, 상기 복수의 나노리본 중 각각의 나노리본의 전부 혹은 일부 위에 놓인 반사방지층을 더 포함하는 다중 밴드 갭 디바이스.
  198. 제162항에 있어서, 상기 기판은 Si, SiC, SiO2 또는 SiC/Si를 포함하는 것인 다중 밴드 갭 디바이스.
  199. 제162항에 있어서, 상기 복수의 나노리본 중 각각의 나노리본의 상기 제1 단부와 상기 제1 리드 간의 접합부 또는 상기 복수의 나노리본 중 각각의 나노리본의 상기 제2 단부와 상기 제2 리드 간의 접합부는 쇼트키 장벽인 것인 다중 밴드 갭 디바이스.
  200. 제162항에 있어서,
    상기 복수의 나노리본 내의 각각의 나노리본의 상기 제1 리드와 상기 제1 단부 간의 접합부는 캐리어에 관하여 쇼트키 장벽이고, 그리고
    상기 복수의 나노리본 내의 각각의 나노리본의 상기 제2 리드와 상기 제2 단부 간의 접합부는 상기 캐리어에 관하여 쇼트키 장벽을 형성하지 않는 것인 다중 밴드 갭 디바이스.
  201. 제162항에 있어서,
    상기 복수의 나노리본 중 각각의 나노리본은 복수의 그라펜 나노리본 시트를 포함하고,
    상기 제1 리드는 티타늄, 니오븀, 아연, 크롬, 은 또는 알루미늄을 포함하며, 그리고
    상기 제2 리드는 금, 코발트, 팔라듐, 구리 및 백금을 포함하는 것인 다중 밴드 갭 디바이스.
  202. 제162항에 있어서,
    상기 제1 리드와 상기 제2 리드는 외부 부하와 전기 통신하고, 그리고
    상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스인 것인 다중 밴드 갭 디바이스.
  203. 제162항에 있어서,
    상기 제1 리드와 상기 제2 리드는 외부 회로와 전기 통신하고, 그리고
    상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기인 것인 다중 밴드 갭 디바이스.
  204. 제162항 내지 제203항 중 어느 한 항에 있어서,
    상기 제1 리드는 티타늄을 포함하고;
    상기 제2 리드는 팔라듐을 포함하며; 그리고
    상기 제1 금속 보호 코팅은 금을 포함하는 것인 다중 밴드 갭 디바이스.
  205. 제162항 내지 제203항 중 어느 한 항에 있어서, 상기 제2 리드의 표면의 일부 또는 전부를 피복하는 제2 금속 보호 코팅을 더 포함하는 다중 밴드 갭 디바이스.
  206. 다중 밴드 갭 디바이스로서,
    (A) 표면을 가진 기판;
    (B) 복수의 나노리본으로서, 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정되며, 상기 복수의 나노리본은 상기 기판 상에 길이방향으로 배열되는 한편 각각의 나노리본은 상기 기판의 상이한 부분을 점유하는 것인, 상기 복수의 나노리본;
    (C) 상기 복수의 나노리본 중 각각의 나노리본의 제1 단부와 전기적으로 접촉하는 제1 리드;
    (D) 상기 복수의 나노리본 중 각각의 나노리본의 제2 단부와 전기적으로 접촉하는 제2 리드; 및
    (F) 상기 제1 리드의 표면의 일부 또는 전부를 피복하는 제1 금속 보호 코팅을 포함하되,
    상기 복수의 나노리본은
    (i) 제1 밴드 갭을 특징으로 하는 제1 나노리본, 및
    (ii) 제2 밴드 갭을 특징으로 하는 제2 나노리본을 포함하고, 상기 제1 밴드 갭은 상기 제2 밴드 갭보다 작으며,
    상기 다중 밴드 갭 디바이스는 상기 제1 리드와 상기 제2 리드의 전기적 제어에 의해 작동되는 것인 다중 밴드 갭 디바이스.
  207. 제206항에 있어서, 상기 제1 리드와 상기 제2 리드는 외부 전류와 전기 통신하고, 상기 다중 밴드 갭 디바이스는 상기 외부 전류에 응답하여 광을 방출하는 다중 밴드 갭 발광 다이오드인 것인 다중 밴드 갭 디바이스.
  208. 제206항에 있어서, 상기 복수의 나노리본은 가시적 백색 광을 일괄적으로 방출하도록 구성된 것인 다중 밴드 갭 디바이스.
  209. 제206항 내지 제208항 중 어느 한 항에 있어서,
    상기 제1 리드는 티타늄을 포함하고;
    상기 제2 리드는 팔라듐을 포함하며; 그리고
    상기 제1 금속 보호 코팅은 금을 포함하는 것인 다중 밴드 갭 디바이스.
  210. 제206항 내지 제208항 중 어느 한 항에 있어서, 상기 제2 리드의 표면의 일부 또는 전부를 피복하는 제2 금속 보호 코팅을 더 포함하는 다중 밴드 갭 디바이스.
  211. 다중 밴드 갭 디바이스로서,
    (A) 표면을 가진 기판;
    (B) 복수의 클러스터로서, 상기 복수의 클러스터는 각 클러스터가 상기 기판의 상이한 부분을 점유하고 있는 상태로 배열되는 것인, 상기 복수의 클러스터; 및
    (C) 상기 복수의 클러스터와 광 통신하는 광 스플리터를 포함하되,
    상기 복수의 클러스터 내 각각의 클러스터는,
    (i) 복수의 나노리본으로서, 해당 복수의 나노리본 중 각각의 나노리본은 밴드 갭을 특징으로 하고, 상기 복수의 나노리본 내의 상기 나노리본들은 서로에 관하여 길이방향으로 배열되며, 상기 복수의 나노리본 내의 각각의 나노리본은 제1 단부, 제2 단부 및 길이로 규정되는 것인, 상기 복수의 나노리본,
    (ii) 상기 복수의 나노리본 중 각각의 나노리본의 제1 단부와 전기적으로 접촉하는 제1 리드,
    (iii) 상기 복수의 나노리본 중 각각의 나노리본의 제2 단부와 전기적으로 접촉하는 제2 리드 및
    (iv) 상기 제1 리드의 표면의 일부 또는 전부를 피복하는 제1 금속 보호 코팅을 포함하며;
    상기 광 스플리터는 (i) 입사광을 제1 파장 대역 및 제2 파장 대역으로 분할하고, 상기 제1 파장 대역은 상기 제2 파장 대역 내 상기 파장보다 큰 적어도 하나의 파장을 특징으로 하며, (ii) 상기 제1 광 파장 대역을 상기 복수의 클러스터 중 제1 클러스터로, 그리고 상기 제2 파장 대역을 상기 복수의 클러스터 중 제2 클러스터로 지향시키고;
    상기 다중 밴드 갭 디바이스는 상기 제1 클러스터의 제1 및 제2 리드 및 상기 제2 클러스터의 제1 및 제2 리드의 전기적 제어에 의해 작동되는 것인 다중 밴드 갭 디바이스.
  212. 제211항에 있어서, 상기 제1 클러스터 내 상기 복수의 나노리본 중 각각의 나노는 제1 밴드 갭값을 지니고, 상기 제2 클러스터 내 상기 복수의 나노리본 중 각각의 나노리본은 제2 밴드 갭값을 지니며, 상기 제1 밴드 갭값은 상기 제2 밴드 갭값보다 큰 것인 다중 밴드 갭 디바이스.
  213. 제211항에 있어서, 상기 제1 클러스터 내 상기 복수의 나노리본 중 각각의 나노리본의 밴드 갭은 동일하고, 상기 제1 클러스터 내 상기 복수의 나노리본 중 각각의 나노리본의 폭은 동일한 것인 다중 밴드 갭 디바이스.
  214. 제211항에 있어서, 상기 제1 클러스터 내 상기 복수의 나노리본 중 각각의 나노리본의 밴드 갭은 제1 밴드 갭 영역 내이고, 상기 제2 클러스터 내 상기 복수의 나노리본 중 각각의 나노리본의 밴드 갭은 제2 밴드 갭 영역 내이며, 상기 제1 밴드 갭 영역 내 제1 밴드 갭값은 상기 제2 밴드 갭 영역 내 제2 밴드 갭값보다 큰 것인 다중 밴드 갭 디바이스.
  215. 제211항에 있어서, 상기 복수의 클러스터 중의 각각의 클러스터는 1㎛ 내지 10㎜인 폭 및 1㎛ 내지 10㎜인 길이를 지니는 것인 다중 밴드 갭 디바이스.
  216. 제211항에 있어서, 상기 복수의 클러스터 중의 각각의 클러스터는 10㎛ 내지 1㎜인 폭 및 10㎛ 내지 1㎜인 길이를 지니는 것인 다중 밴드 갭 디바이스.
  217. 제211항에 있어서, 상기 복수의 클러스터 중의 각각의 클러스터는 50㎛ 내지 500㎛인 폭 및 50㎛ 내지 500㎛인 길이를 지니는 것인 다중 밴드 갭 디바이스.
  218. 제211항에 있어서, 상기 제1 클러스터는 상기 제2 클러스터와는 상이한 폭 또는 상이한 길이를 지니는 것인 다중 밴드 갭 디바이스.
  219. 제211항에 있어서, 상기 제1 클러스터는 상기 제2 클러스터와 동일한 폭 또는 동일한 길이를 지니는 것인 다중 밴드 갭 디바이스.
  220. 제211항에 있어서, 상기 복수의 클러스터 중의 각각의 클러스터는 106 내지 1012 나노리본/㎠을 포함하는 것인 다중 밴드 갭 디바이스.
  221. 제211항에 있어서, 상기 제1 클러스터는 상기 제2 클러스터와 직렬로 전기 통신하는 것인 다중 밴드 갭 디바이스.
  222. 제211항에 있어서, 상기 제1 클러스터는 상기 제2 클러스터와 병렬로 전기 통신하는 것인 다중 밴드 갭 디바이스.
  223. 제211항에 있어서, 상기 제1 클러스터는 상기 제2 클러스터와 직렬로 전기 통신하고, 상기 복수의 클러스터 중 제3 클러스터와 병렬로 전기 통신하는 것인 다중 밴드 갭 디바이스.
  224. 제211항에 있어서, 상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전기를 발생하는 광기전력 디바이스인 것인 다중 밴드 갭 디바이스.
  225. 제211항에 있어서, 상기 다중 밴드 갭 디바이스는 입사광에 응답하여 전류 또는 전압을 생성하는 광검출기인 것인 다중 밴드 갭 디바이스.
  226. 제224항에 있어서, 상기 광기전력 디바이스는 적어도 50 W/㎡의 전력 밀도를 생산하는 것인 다중 밴드 갭 디바이스.
  227. 제211항 내지 제226항 중 어느 한 항에 있어서,
    상기 제1 리드는 티타늄을 포함하고;
    상기 제2 리드는 팔라듐을 포함하며; 그리고
    상기 제1 금속 보호 코팅은 금을 포함하는 것인 다중 밴드 갭 디바이스.
  228. 제211항 내지 제227항 중 어느 한 항에 있어서, 상기 제2 리드의 표면의 일부 또는 전부를 피복하는 제2 금속 보호 코팅을 더 포함하는 다중 밴드 갭 디바이스.
KR1020147013420A 2011-10-21 2012-10-19 균질한 다중 밴드 갭 디바이스 KR20140095062A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161549814P 2011-10-21 2011-10-21
US61/549,814 2011-10-21
US201261615130P 2012-03-23 2012-03-23
US201261615137P 2012-03-23 2012-03-23
US61/615,130 2012-03-23
US61/615,137 2012-03-23
PCT/US2012/061175 WO2013059708A2 (en) 2011-10-21 2012-10-19 Homogeneous multiple band gap devices

Publications (1)

Publication Number Publication Date
KR20140095062A true KR20140095062A (ko) 2014-07-31

Family

ID=47178314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147013420A KR20140095062A (ko) 2011-10-21 2012-10-19 균질한 다중 밴드 갭 디바이스

Country Status (6)

Country Link
US (1) US8624222B2 (ko)
EP (1) EP2768768A2 (ko)
JP (1) JP2014532982A (ko)
KR (1) KR20140095062A (ko)
CN (1) CN104303320A (ko)
WO (1) WO2013059708A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777639B2 (en) 2016-07-01 2020-09-15 Konkuk University Industrial Cooperation Corp Two-dimensional semiconductor, manufacturing method therefor, and semiconductor device comprising same

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014988B1 (ko) * 2013-04-05 2019-10-21 삼성전자주식회사 위치 특이적으로 저항이 조절된 그래핀, 카본나노튜브, 풀러렌, 그래파이트, 또는 그 조합물을 제조하는 방법
WO2015001579A1 (en) * 2013-07-04 2015-01-08 IPEB Srl Photovoltaic module using light emitting diodes
CN103762248B (zh) * 2014-01-23 2015-12-09 中国科学院半导体研究所 具有减反射膜的太阳能电池元件及其制备方法
US9337275B2 (en) * 2014-01-28 2016-05-10 Infineon Technologies Ag Electrical contact for graphene part
JP2015149376A (ja) * 2014-02-06 2015-08-20 国立研究開発法人物質・材料研究機構 半導体光検出器
MX356379B (es) * 2014-05-22 2018-05-25 Solar Cubed Dev Llc Sistema de eneríia electromagnética de espectro completo.
US9423345B2 (en) * 2014-06-24 2016-08-23 International Business Machines Corporation Chemical sensors based on plasmon resonance in graphene
US20150380590A1 (en) * 2014-06-26 2015-12-31 Nxp B.V. Energy harvester
US9287359B1 (en) * 2014-09-15 2016-03-15 Wisconsin Alumni Research Foundation Oriented bottom-up growth of armchair graphene nanoribbons on germanium
DE102015006379B4 (de) * 2015-05-18 2022-03-17 Azur Space Solar Power Gmbh Skalierbare Spannungsquelle
JP6542072B2 (ja) * 2015-08-26 2019-07-10 株式会社東芝 半導体装置およびその製造方法
US10514357B2 (en) * 2016-03-25 2019-12-24 Honda Motor Co., Ltd. Chemical sensor based on layered nanoribbons
US10157338B2 (en) 2016-05-04 2018-12-18 International Business Machines Corporation Graphene-based micro-scale identification system
JP6659956B2 (ja) 2016-05-31 2020-03-04 富士通株式会社 ショットキーバリアダイオード及び電子装置
US9761669B1 (en) 2016-07-18 2017-09-12 Wisconsin Alumni Research Foundation Seed-mediated growth of patterned graphene nanoribbon arrays
CN107017556B (zh) * 2017-04-10 2019-12-13 北京工业大学 基于多层二维材料异质结的量子级联激光器
US11555799B2 (en) 2018-01-04 2023-01-17 Lyten, Inc. Multi-part nontoxic printed batteries
CN108400179B (zh) * 2018-04-27 2023-08-25 安阳师范学院 一种层间组分递变的水平排布层堆叠纳米线薄膜柔性太阳能电池
EP3788666A4 (en) 2018-04-30 2022-01-19 Lyten, Inc. LITHIUM ION BATTERY AND BATTERY MATERIALS
CN110046447B (zh) * 2019-04-23 2022-05-17 电子科技大学 一种形成石墨烯纳米带异质结的方法
CN110233182B (zh) * 2019-06-28 2020-11-10 西安交通大学 一种复合结构双吸收层石墨烯探测器及其制备工艺
US11198611B2 (en) 2019-07-30 2021-12-14 Lyten, Inc. 3D self-assembled multi-modal carbon-based particle
US11650438B2 (en) 2019-08-02 2023-05-16 Raytheon Company Superlattice electro-optic device including reconfigurable optical elements
US11335911B2 (en) 2019-08-23 2022-05-17 Lyten, Inc. Expansion-tolerant three-dimensional (3D) carbon-based structures incorporated into lithium sulfur (Li S) battery electrodes
US11127941B2 (en) 2019-10-25 2021-09-21 Lyten, Inc. Carbon-based structures for incorporation into lithium (Li) ion battery electrodes
US11133495B2 (en) 2019-10-25 2021-09-28 Lyten, Inc. Advanced lithium (LI) ion and lithium sulfur (LI S) batteries
US11631893B2 (en) 2019-10-25 2023-04-18 Lyten, Inc. Artificial solid electrolyte interface cap layer for an anode in a Li S battery system
US11539074B2 (en) 2019-10-25 2022-12-27 Lyten, Inc. Artificial solid electrolyte interface (A-SEI) cap layer including graphene layers with flexible wrinkle areas
US11127942B2 (en) 2019-10-25 2021-09-21 Lyten, Inc. Systems and methods of manufacture of carbon based structures incorporated into lithium ion and lithium sulfur (li s) battery electrodes
US11508966B2 (en) 2019-10-25 2022-11-22 Lyten, Inc. Protective carbon layer for lithium (Li) metal anodes
CN111477644B (zh) * 2020-03-31 2023-04-18 东南大学 一种近红外/可见光/紫外集成光谱成像器件及成像方法
JP7450924B2 (ja) 2020-05-26 2024-03-18 慶應義塾 グラフェン発光素子、及びグラフェン発光素子の作製方法
US11618681B2 (en) 2021-06-28 2023-04-04 Wisconsin Alumni Research Foundation Graphene nanoribbons grown from aromatic molecular seeds
US11870063B1 (en) 2022-10-24 2024-01-09 Lyten, Inc. Dual layer gradient cathode electrode structure for reducing sulfide transfer
CN116454180B (zh) * 2023-06-16 2023-08-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340788B1 (en) 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US6316715B1 (en) 2000-03-15 2001-11-13 The Boeing Company Multijunction photovoltaic cell with thin 1st (top) subcell and thick 2nd subcell of same or similar semiconductor material
US6346431B1 (en) * 2000-07-10 2002-02-12 Lg Electronics Inc. Quantum dot infrared detection device and method for fabricating the same
JP4883852B2 (ja) 2001-07-30 2012-02-22 日東電工株式会社 加熱剥離型粘着シートからのチップ切断片の加熱剥離方法
US6660928B1 (en) 2002-04-02 2003-12-09 Essential Research, Inc. Multi-junction photovoltaic cell
US7015142B2 (en) * 2003-06-12 2006-03-21 Georgia Tech Research Corporation Patterned thin film graphite devices and method for making same
KR100580623B1 (ko) * 2003-08-04 2006-05-16 삼성전자주식회사 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법
CN101009335A (zh) * 2006-07-19 2007-08-01 李歌儿 一种新型太阳能发电结构系统
US7858876B2 (en) 2007-03-13 2010-12-28 Wisconsin Alumni Research Foundation Graphite-based photovoltaic cells
US8440331B2 (en) 2008-03-13 2013-05-14 University Of Utah Magnetic nanohole superlattices
US20100132771A1 (en) * 2008-10-06 2010-06-03 The Regents Of The University Of California 3D Carbon Nanotubes Membrane as a Solar Energy Absorbing Layer
KR101681950B1 (ko) * 2009-01-15 2016-12-05 삼성전자주식회사 그라펜 에지의 화학적 변형 방법 및 이에 의하여 얻어진 그라펜
US20120003438A1 (en) 2009-02-20 2012-01-05 University Of Florida Research Foundation, Inc. Graphene processing for device and sensor applications
WO2010147860A1 (en) 2009-06-15 2010-12-23 William Marsh Rice University Graphene nanoribbons prepared from carbon nanotubes via alkali metal exposure
US8426309B2 (en) * 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
EP2499662A1 (en) 2009-11-11 2012-09-19 NanoSelect, Inc. Protection and surface modification of carbon nanostructures
US8268180B2 (en) 2010-01-26 2012-09-18 Wisconsin Alumni Research Foundation Methods of fabricating large-area, semiconducting nanoperforated graphene materials
US8834701B2 (en) 2010-09-14 2014-09-16 Council Of Scientific & Industrial Research Electrochemical process for synthesis of graphene
JP5904734B2 (ja) 2010-09-16 2016-04-20 三星電子株式会社Samsung Electronics Co.,Ltd. グラフェン発光素子及びその製造方法
US8361853B2 (en) 2010-10-12 2013-01-29 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US8354296B2 (en) 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
US8969779B2 (en) 2011-02-11 2015-03-03 Nokia Corporation Photodetecting structure with photon sensing graphene layer(s) and vertically integrated graphene field effect transistor
GB201104096D0 (en) 2011-03-10 2011-04-27 Univ Manchester Production of graphene
WO2012125898A1 (en) 2011-03-17 2012-09-20 Georgia Tech Research Corporation Patterned graphene structures on silicon carbide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777639B2 (en) 2016-07-01 2020-09-15 Konkuk University Industrial Cooperation Corp Two-dimensional semiconductor, manufacturing method therefor, and semiconductor device comprising same

Also Published As

Publication number Publication date
WO2013059708A3 (en) 2014-03-13
WO2013059708A2 (en) 2013-04-25
JP2014532982A (ja) 2014-12-08
US20130099205A1 (en) 2013-04-25
US8624222B2 (en) 2014-01-07
EP2768768A2 (en) 2014-08-27
CN104303320A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
KR20140095062A (ko) 균질한 다중 밴드 갭 디바이스
KR101547711B1 (ko) 나노와이어-기반 태양 전지 구조
US7629532B2 (en) Solar cell having active region with nanostructures having energy wells
US11955576B1 (en) Perpetual energy harvester and method of fabrication thereof
JP2008182226A (ja) 多層膜−ナノワイヤ複合体、両面及びタンデム太陽電池
CN101221993A (zh) 纳米壁太阳能电池和光电子器件
TW201001726A (en) Techniques for enhancing efficiency of photovoltaic devices using high-aspect-ratio nanostructures
KR20150090035A (ko) 고변환 효율을 갖는 광발전 소자
CN107112376A (zh) 双层光伏设备
JP6780023B2 (ja) 金属ディスク・アレイを備えた積層型太陽電池
US10181539B2 (en) Photoelectric conversion element and photoelectric conversion device including the same
JP5379811B2 (ja) 高アスペクト比ナノ構造体を用いた光起電デバイス及びその作成方法
Goodnick et al. Solar cells
KR20100066922A (ko) 반도체 막대를 구비하는 태양 전지, 이의 제조방법, 및 태양 전지 - 열전 소자 통합 모듈
US9947824B1 (en) Solar cell employing nanocrystalline superlattice material and amorphous structure and method of constructing the same
US10483297B2 (en) Energy harvesting devices and method of fabrication thereof
WO2010018490A2 (en) A photovoltaic cell and a method of manufacturing the same
KR101079214B1 (ko) 태양전지 구조
KR101520804B1 (ko) 광대역 파장 흡수 및 에너지변환을 이용한 고효율 태양전지
JP6036833B2 (ja) 太陽電池及びその製造方法
KR20130104347A (ko) 태양 전지 및 그 제조 방법
TWI502757B (zh) Coupled with indium gallium arsenide quantum dotted in the well of the solar cell
Wilson Nanowire solar cells made efficient

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid