JP2014532982A - 均一複数バンドギャップデバイス - Google Patents

均一複数バンドギャップデバイス Download PDF

Info

Publication number
JP2014532982A
JP2014532982A JP2014537328A JP2014537328A JP2014532982A JP 2014532982 A JP2014532982 A JP 2014532982A JP 2014537328 A JP2014537328 A JP 2014537328A JP 2014537328 A JP2014537328 A JP 2014537328A JP 2014532982 A JP2014532982 A JP 2014532982A
Authority
JP
Japan
Prior art keywords
nanoribbon
band gap
bandgap
stack
nanoribbons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014537328A
Other languages
English (en)
Inventor
リュー，フェン
サン，ルジェ
チャン，イエ
Original Assignee
ユニバーシティ・オブ・ユタ・リサーチ・ファウンデイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニバーシティ・オブ・ユタ・リサーチ・ファウンデイション filed Critical ユニバーシティ・オブ・ユタ・リサーチ・ファウンデイション
Publication of JP2014532982A publication Critical patent/JP2014532982A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/07—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/1013—Devices sensitive to infrared, visible or ultraviolet radiation devices sensitive to two or more wavelengths, e.g. multi-spectrum radiation detection devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photovoltaic Devices (AREA)
  • Light Receiving Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

（Ａ）表面を有する基板と、（Ｂ）表面の一部に重ね合わされたナノホール超格子（１１０）とを備える電気デバイスが提供される。ナノホール超格子は、そこに画定されたホールのアレイを有する複数のシートを備える。ホールのアレイは、バンドギャップまたはバンドギャップ範囲を特徴とする。複数のシートは、第１のエッジおよび第２のエッジを形成する。第１の電気伝導性材料を含む第１のリード線（１０６）は、第１のエッジとの第１の接合部を形成する。第２の電気伝導性材料を含む第２のリード線（１０８）は、第２のエッジとの第２の接合部を形成する。第１の接合部は、キャリアに対するショットキー障壁である。いくつかの場合において、金属保護コーティングは、第１のリード線の表面の全てまたは一部を被覆する。いくつかの場合において、第１のリード線は、チタンを含み、第２のリード線は、パラジウムを含み、金属保護コーティングは、金を含む。【選択図】図１

Description

［関連案件の相互参照］
本出願は、参照により本明細書に組み込まれる、２０１２年３月２３日出願の米国特許出願第６１／６１５，１３０号、名称「Ｈｏｍｏｇｅｎｅｏｕｓ Ｂａｎｄ Ｇａｐ Ｄｅｖｉｃｅｓ Ｈａｖｉｎｇ Ａ Ｌｅａｄ Ｗｉｔｈ ａ Ｍｅｔａｌ Ｐｒｏｔｅｃｔｉｖｅ Ｃｏａｔｉｎｇ」の優先権を主張する。本出願はまた、参照により本明細書に組み込まれる、２０１２年３月２３日出願の米国特許出願第６１／６１５，１３７号、名称「Ｈｏｍｏｇｅｎｅｏｕｓ Ｍｕｌｔｉｐｌｅ Ｂａｎｄ Ｇａｐ Ｄｅｖｉｃｅｓ」の優先権を主張する。本出願はまた、参照により本明細書に組み込まれる、２０１１年１０月２１日出願の米国特許出願第６１／５４９，８１４号、名称「Ｇｒａｐｈｅｎｅ Ｎａｎｏｈｏｌｅ Ｓｕｐｅｒｌａｔｔｉｃｅ−ｂａｓｅｄ Ｐｈｏｔｏｖｏｌｔａｉｃ Ｃｅｌｌｓ」の優先権を主張する。
本発明は、広い波長スペクトルにわたり光子エネルギーを電圧もしくは電流に変換するための、または電流を光子エネルギーに変換するためのバンドギャップデバイスに関し、より詳細には、ナノホール超格子を備える複数バンドギャップデバイスに関する。
光起電デバイス効率は、外因性および内因性両方の多くの因子に依存する。２つのクラスのうち、内因性の因子は、光起電デバイスが達成し得る最大効率に対して制限を加える。主要な内因性の因子は、（ｉ）光子の吸収の欠如、（ｉｉ）励起子緩和および（ｉｉｉ）放射再結合に起因する損失を含む。第１の損失は、半導体が、半導体のエネルギーバンドギャップ未満のエネルギーを有する光子を吸収することができないことからもたらされる。第２の損失は、半導体のエネルギーバンドギャップを超えるエネルギーを有する光子が電子および正孔を生成し、これが即座に半導体のエネルギーバンドギャップを超えるほぼ全てのエネルギーを加熱するために失われる場合に生じる。また、第３の損失は、光を生成する電子−正孔対の再結合に起因する。
これらの内因性の損失を低減することは、特に広範囲の波長にわたり使用されるデバイスのための、光起電デバイス開発における目標である。例えば、太陽放射線は、１００ｎｍから１４μｍの範囲であり、可視光は４００ｎｍから７００ｎｍの範囲である。全ての外因性の損失が排除されたと仮定して、約１．３５ｅＶの最適バンドギャップを有する単一半導体材料から作製された理想的な太陽電池において、最大効率は約３１パーセントである（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５１，４４９４（１９８０）を参照されたい）。すなわち、内因性の損失に起因して、太陽エネルギーの６９パーセントが利用されない。
デバイス効率を改善するための１つの戦略は、複数のバンドギャップを有する材料を有する多接合光起電デバイスを使用することである。いくつかの既存の多接合光起電デバイスは、第ＩＩＩ−Ｖ族半導体から構築される（Ｅｎｅｒｇｙ ａｎｄ Ｅｎｖｉｒｏｎｍｅｎｔａｌ Ｓｃｉｅｎｃｅ，２，１７４−１９２（２００９）を参照されたい）。多接合光起電デバイスの典型的な構造は、互いに重なり合ってスタックした異なる半導体材料から作製されたいくつかのｎ−ｐ（またはｐ−ｎ）接合を含む。各接合は、その下の接合よりも高いエネルギーバンドギャップを有し、界面はスタックした接合部の間に配置される。図１は、直列接続された一体成長ＧａＩｎＰ／ＧａＩｎＡｓ／Ｇｅスタックの一般化された３接合構造を示す（Ｍ．Ｏ．Ｐａｔｔｏｎに対する米国特許第６，６６０，９２８号を参照されたい）。
図１に示される３接合光起電デバイス等の複数バンドギャップデバイスを製造するためには、いくつかの問題に対処する必要がある。第一に、異なる層の半導体材料は、典型的に、基板上にエピタキシャルに成長してｐ−ｎまたはｎ−ｐ接合を形成するために、一致した格子定数を有する必要がある。第二に、改善された効率を促進するために、２つのｎ−ｐ（またはｐ−ｎ）接合層の間の界面は、典型的に、生成された電流が一方の接合部から次の接合部に流れることができるようにするために、低い抵抗を有する必要がある。したがって、一体構造において、電流の流れの遮断を最小限化するために、低抵抗トンネル接合が使用されている。第三に、各層において生成された電流密度は、典型的に、最低光生成電流密度が多接合デバイスを通して流れる電流を制限しないように、おおよそ同じである必要がある。
そのような要件は、半導体材料および多接合デバイスの製造において技術的課題を課す。所望のバンドギャップを有する３つの異なる半導体材料を構築するとともに、一致した格子定数等の他の設計目標を達成することは困難である。例えば、ＧａＩｎＰ／ＧａＡｓ／Ｇｅ系における３つの接合は、それぞれ１．８、１．４および０．６７ｅＶの各バンドギャップに制限される（Ｅｎｅｒｇｙ ａｎｄ Ｅｎｖｉｒｏｎｍｅｎｔａｌ Ｓｃｉｅｎｃｅ ２，１７４−１９２（２００９）を参照されたい）。これは、バンドギャップの非理想的な組み合わせをもたらし、結果的により低いデバイス効率をもたらす。
バンドギャップを調節し電流を平衡化することにより、半導体材料の組成を変更する取り組みがなされている。その例は、Ｒ．Ｒ．Ｋｉｎｇらに対する米国特許第６，３４０，７８８号に見出すことができ、これは、（ｉ）それぞれ１．８９、１．４２、および０．９２ｅＶのバンドギャップを有する、Ｇａ０．５２Ｉｎ０．４８Ｐ、ＧａＡｓ、およびＳｉ０．１７Ｇｅ０．８３デバイス、（ｉｉ）それぞれ１．９４、１．５１、および１．１２ｅＶのバンドギャップを有する、Ｇａ０．５５Ｉｎ０．４５Ｐ、ＧａＰ０．０７Ａｓ０．９３およびＳｉデバイス、（ｉｉｉ）それぞれ１．８９、１．４２、および１．１２ｅＶのバンドギャップを有する、Ｇａ０．５２Ｉｎ０．４８Ｐ、ＧａＡｓおよびＳｉデバイス、ならびに（ｉｖ）それぞれ１．８９、１．５０および１．１２ｅＶのバンドギャップを有する、Ｇａ０．５２Ｉｎ０．４８Ｐ、ＧａｘＩｎ１−ｘＰｙＡｓ１−ｙ、およびＳｉデバイスを含む、いくつかの３接合電池を開示している。
一方、効率を改善するためのより多くのｐ−ｎ（またはｎ−ｐ）層を使用する取り組みがなされている。例えば、米国特許第６，３４０，７８８号は、いくつかの４接合太陽電池を開示しており、Ｋｉｎｇらに対する米国特許第６，３１６，７１５号は、３つ、４つまたは５つの接合を有する太陽電池を開示している。
半導体材料の組成の変更は、デバイス効率を改善することができるが、そのようなデバイスの構築における現実的な障害に起因して、最大効率は現在まで依然として達成されていない。そのような障害は、層間格子整合の制約を満足しながら、互いに重なり合う複数の層のミシビリティギャップによる所望の組成のエピタキシャル成長を促進すること、および、多接合スタックにおける各接合において生成された電流の量を平衡化する必要性を含む。すなわち、組成の調整、格子定数の一致、および電流平衡化が、多接合製造プロセスを複雑化し、そのようなデバイスの生産コストを増加させる。
上記背景を鑑みて、製造がより容易である、および／または改善された効率もしくは他の改善された特性を有する改善されたデバイスが、当該技術分野において必要とされている。
本開示は、製造がより容易である、および／または改善された効率もしくは他の改善された特性を有する改善されたデバイスを提供する。
［基板上に配列されたデバイス］
一態様において、本開示は、表面を有する基板を備える電気デバイスを提供する。第１のナノホール超格子は、表面の第１の部分に重ね合わされる。第１のナノホール超格子は、そこに画定されたホールの第１のアレイを有する第１の複数のシートを備える。ホールの第１のアレイは、第１のバンドギャップまたは第１のバンドギャップ範囲を特徴とする。第１の複数のシートは、第１のエッジおよび第２のエッジを形成する。第１の電気伝導性材料を含む第１のリード線は、第１のエッジとの第１の接合部を形成する。第２の電気伝導性材料を含む第２のリード線は、第２のエッジとの第２の接合部を形成する。随意に、電気デバイスは、第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングをさらに備える。第１の接合部は、キャリアに対する第１のショットキー障壁である。
いくつかの実施形態において、電気デバイスは、表面の第２の部分に重ね合わされた第２のナノホール超格子をさらに備える。第２のナノホール超格子は、そこに画定されたホールの第２のアレイを有する第２の複数のシートを備える。第２の複数のシートにおけるホールの第２のアレイは、第２のバンドギャップまたは第２のバンドギャップ範囲を特徴とする。第２の複数のシートは、第３のエッジおよび第４のエッジを形成する。第３の電気伝導性材料を含む第３のリード線は、第３のエッジとの第３の接合部を形成する。第４の電気伝導性材料を含む第４のリード線は、第４のエッジとの第４の接合部を形成する。第３の接合部は、キャリアに対する第２のショットキー障壁である。
いくつかの実施形態において、電気デバイスは、表面の第３の部分に重ね合わされた第３のナノホール超格子をさらに備える。第３のナノホール超格子は、そこに画定されたホールの第３のアレイを有する第３の複数のシートを備える。第３の複数のシートにおけるホールの第３のアレイは、第３のバンドギャップまたは第３のバンドギャップ範囲を特徴とする。第３の複数のシートは、第５のエッジおよび第６のエッジを形成する。第５の電気伝導性材料を含む第５のリード線は、第３のエッジとの第５の接合部を形成する。第６の電気伝導性材料を含む第６のリード線は、第６のエッジとの第６の接合部を形成する。第５の接合部は、キャリアに対する第３のショットキー障壁である。
いくつかの実施形態において、デバイスは、第１のナノホール超格子を覆う第１の光学的に透明なインシュレータと、第１の光学的に透明なインシュレータに重ね合わされた第２のナノホール超格子とをさらに備える。第２のナノホール超格子は、そこに画定されたホールの第２のアレイを有する第２の複数のシートを備える。ホールの第２のアレイは、第２の複数のシートにおいて第２のバンドギャップまたは第２のバンドギャップ範囲を生成し、第２の複数のシートは、第３のエッジおよび第４のエッジを形成する。そのような実施形態において、第１のリード線は、第３のエッジとの第３の接合部を形成し、第２のリード線は、第４のエッジとの第４の接合部を形成し、第３の接合部は、キャリアに対する第２のショットキー障壁である。いくつかの実施形態において、電気デバイスは、第２のナノホール超格子および第３のナノホール超格子を覆う第２の光学的に透明なインシュレータをさらに備える。
いくつかの実施形態において、電気デバイスは、第１のナノホール超格子および第２のナノホール超格子と光学的に連通した光学スプリッタをさらに備える。光学スプリッタは、入射光を第１の波長域および第２の波長域に分離する。第１の波長域は、第１の波長域内であるが第２の波長域内ではない少なくとも１つの波長を特徴とする。光学スプリッタは、第１の光の波長域を第１のナノホール超格子に誘導し、第２の波長域を第２のナノホール超格子に誘導する。
いくつかの実施形態において、電気デバイスは、第１のナノホール超格子および第２のナノホール超格子と光学的に連通した光学スプリッタをさらに備える。光学スプリッタは、入射光を第１の波長域、第２の波長域、および第３の波長域に分離する。第１の波長域は、第１の波長域内であるが第２の波長域または第３の波長域内ではない少なくとも１つの波長を特徴とする。第２の波長域は、第２の波長域内であるが第１の波長域または第３の波長域内ではない少なくとも１つの波長を特徴とする。第３の波長域は、第３の波長域内であるが第１の波長域または第２の波長域内ではない少なくとも１つの波長を特徴とする。光学スプリッタは、第１の光の波長域を第１のナノホール超格子に誘導し、第２の波長域を第２のナノホール超格子に誘導し、第３の波長域を第３のナノホール超格子に誘導する。
［スタックされたデバイス］
一態様において、本開示は、表面を有する基板を備える電気デバイスを提供する。第１のナノホール超格子は、表面の第１の部分に重ね合わされる。第１のナノホール超格子は、そこに画定されたホールの第１のアレイを有する第１の複数のシートを備える。ホールの第１のアレイは、第１の複数のシートにおいて第１のバンドギャップまたは第１のバンドギャップ範囲を生成する。第１の複数のシートは、第１のエッジおよび第２のエッジを形成する。第１の電気伝導性材料を含む第１のリード線は、第１のエッジとの第１の接合部を形成する。第２の電気伝導性材料を含む第２のリード線は、第２のエッジとの第２の接合部を形成する。第１の接合部は、キャリアに対する第１のショットキー障壁である。
いくつかの実施形態において、デバイスは、第１のナノホール超格子を覆う第１の光学的に透明なインシュレータをさらに備える。そのような実施形態において、第２のナノホール超格子は、第１の光学的に透明なインシュレータに重ね合わされる。第２のナノホール超格子は、そこに画定されたホールの第２のアレイを有する第２の複数のシートを備える。ホールの第２のアレイは、第２の複数のシートにおいて第２のバンドギャップまたは第２のバンドギャップ範囲を生成する。第２の複数のシートは、第３のエッジおよび第４のエッジを形成する。第１のリード線は、第３のエッジとの第３の接合部を形成する。第２のリード線は、第４のエッジとの第４の接合部を形成する。第３の接合部は、キャリアに対する第２のショットキー障壁である。
いくつかの実施形態において、第２の光学的に透明なインシュレータは、第２のナノホール超格子を覆う。そのような実施形態において、第３のナノホール超格子は、第２の光学的に透明なインシュレータに重ね合わされる。第３のナノホール超格子は、そこに画定されたホールの第３のアレイを有する第３の複数のシートを備える。ホールの第３のアレイは、第３の複数のシートにおいて第３のバンドギャップまたは第３のバンドギャップ範囲を生成する。第３の複数のシートは、第５のエッジおよび第６のエッジを形成する。第１のリード線は、第３のエッジとの第５の接合部を形成する。第２のリード線は、第４のエッジとの第６の接合部を形成する。第３の接合部は、キャリアに対する第３のショットキー障壁である。
［追加的実施形態］
いくつかの実施形態において、ホールの第１のアレイは、第１の複数のシートにおいて第１のバンドギャップ範囲を生成し、ホールの第２のアレイは、第２の複数のシートにおいて第２のバンドギャップ範囲を生成する。第１のバンドギャップ範囲は、第１のバンドギャップ範囲内であるが第２のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とする。いくつかの実施形態において、ホールの第１のアレイは、第１の複数のシートにおいて第１のバンドギャップ範囲を生成する。ホールの第２のアレイは、第２の複数のシートにおいて第２のバンドギャップ範囲を生成する。ホールの第３のアレイは、第３の複数のシートにおいて第３のバンドギャップ範囲を生成する。第１のバンドギャップ範囲は、第１のバンドギャップ範囲内であるが第２のバンドギャップ範囲または第３のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とする。第２のバンドギャップ範囲は、第２のバンドギャップ範囲内であるが第１のバンドギャップ範囲または第３のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とする。第３のバンドギャップ範囲は、第３のバンドギャップ範囲内であるが第１のバンドギャップ範囲または第２のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とする。
いくつかの実施形態において、ホールの第１のアレイにおける第１のホールは、ホールの第２のアレイにおける第２のホールの特性長と異なる特性長を特徴とする。いくつかの実施形態において、ホールの第１のアレイにおける第１のホールは、ホールの第２のアレイにおける第２のホールの特性長と同じ特性長を特徴とする。いくつかの実施形態において、ホールの第１のアレイは、第１の複数のシートにおいて第１のバンドギャップ範囲を生成し、ホールの第２のアレイは、第２の複数のシートにおいて第２のバンドギャップ範囲を生成し、第１のバンドギャップ範囲は、第２のバンドギャップ範囲と同じである。いくつかの実施形態において、ホールの第１のアレイは、第１の複数のシートにおいて第１のバンドギャップ範囲を生成し、ホールの第２のアレイは、第２の複数のシートにおいて第２のバンドギャップ範囲を生成し、ホールの第３のアレイは、第３の複数のシートにおいて第３のバンドギャップ範囲を生成し、第１のバンドギャップ範囲は、第２のバンドギャップ範囲および第３のバンドギャップ範囲と同じである。
いくつかの実施形態において、第１の複数のシートにおける第１のシートは、第１のドーパントを特徴とし、第２の複数のシートにおける第２のシートは、第２のドーパントを特徴とする。いくつかの実施形態において、第１の複数のシートにおける第１のシートは、第１のドーパントを特徴とし、第２の複数のシートにおける第２のシートは、第２のドーパントを特徴とし、第３の複数のシートにおける第３のシートは、第３のドーパントを特徴とする。いくつかの実施形態において、第１のドーパントおよび第２のドーパントは同じである。いくつかの実施形態において、第１のドーパントおよび第２のドーパントは異なる。いくつかの実施形態において、第１のドーパント、第２のドーパントおよび第３のドーパントは同じである。いくつかの実施形態において、第１のドーパント、第２のドーパントおよび第３のドーパントはそれぞれ異なる。
いくつかの実施形態において、第２の接合部は、キャリアに対する第３のショットキー障壁であり、第３のショットキー障壁は、第１のショットキー障壁より小さい。いくつかの実施形態において、第２の接合部は、キャリアに対してオーミックである。
いくつかの実施形態において、電気デバイスは、第２のナノホール超格子の全てまたは一部を覆う反射防止層をさらに備える。
いくつかの実施形態において、ホールの第１のアレイは、第１の複数のシートにおいて第１のバンドギャップ範囲を生成し、第１のバンドギャップ範囲は、０．１ｅＶから２．２ｅＶの間、０．１ｅＶから０．８ｅＶの間、０．５ｅＶから２．２ｅＶの間、または０．６ｅＶから１．１ｅＶの間である。
いくつかの実施形態において、ホールの第１のアレイにおけるホールは、１μｍから１０ｍｍの間、５０μｍから５００μｍの間、または１００μｍから３００μｍの間の特徴的寸法を有する。いくつかの実施形態において、ホールの第１のアレイにおけるホールは、５０００ｎｍ未満、１０００ｎｍ未満、５００ｎｍ未満、１００ｎｍ未満、または５０ｎｍ未満の特徴的寸法を有する。いくつかの実施形態において、特徴的寸法は、ホールの特性長、ホールの半径、ホールの直径、またはホールの幅である。いくつかの実施形態において、ホールは、円形、卵型、三角形、矩形、五角形、または六角形である断面を特徴とする。いくつかの実施形態において、ホールは、円形、卵型、三角形、矩形、五角形、または六角形である断面を特徴とする。いくつかの実施形態において、ホールは、直線部分、弓形部分、または湾曲部分の任意の組み合わせを含む断面を特徴とする。
いくつかの実施形態において、ホールの第１のアレイは、第１の複数のシートにおいて１ナノホール／μｍ２から１０６ナノホール／μｍ２の間、第１の複数のシートにおいて１００ナノホール／μｍ２から１０５ナノホール／μｍ２の間、第１の複数のシートにおいて５００ナノホール／μｍ２から１０５ナノホール／μｍ２の間、第１の複数のシートにおいて１０ナノホール／μｍ２から１０５ナノホール／μｍ２の間、または第１の複数のシートにおいて１００ナノホール／μｍ２から１０４ナノホール／μｍ２の間のナノホール密度を有する。
いくつかの実施形態において、第１の接合部と第２の接合部との間の距離は、１μｍから１００μｍの間である。いくつかの実施形態において、第１のナノホール超格子は、第２のナノホール超格子の均一な厚さと異なる均一な厚さを特徴とする。いくつかの実施形態において、第１のナノホール超格子は、第２のナノホール超格子の均一な厚さおよび第３のナノホール超格子の均一な厚さと異なる均一な厚さを特徴とし、第２のナノホール超格子は、第１のナノホール超格子の厚さおよび第３のナノホール超格子の厚さと異なる均一な厚さを特徴とし、第３のナノホール超格子は、第１のナノホール超格子の厚さおよび第２のナノホール超格子の厚さと異なる均一な厚さを特徴とする。
いくつかの実施形態において、第１のナノホール超格子は、第１のナノホール超格子の均一な厚さの１０パーセント超だけ第２のナノホール超格子の均一な厚さを超える均一な厚さを特徴とする。いくつかの実施形態において、第１のナノホール超格子は、第１のナノホール超格子の均一な厚さの２０パーセント超だけ第２のナノホール超格子の均一な厚さを超える均一な厚さを特徴とする。いくつかの実施形態において、第１のナノホール超格子は、第１のナノホール超格子の均一な厚さの第４パーセント超だけ第２のナノホール超格子の均一な厚さを超える均一な厚さを特徴とする。
いくつかの実施形態において、第１のナノホール超格子は、第１の均一な厚さを特徴とし、第２のナノホール超格子は、第２の均一な厚さを特徴とし、第１の均一な厚さは、第２の均一な厚さと同じである。
いくつかの実施形態において、第１のナノホール超格子の厚さは、第２のナノホール超格子の厚さおよび第３のナノホール超格子の厚さと異なり、第２のナノホール超格子の厚さは、第１のナノホール超格子の厚さおよび第３のナノホール超格子の厚さと異なり、第３のナノホール超格子の厚さは、第１のナノホール超格子の厚さおよび第２のナノホール超格子の厚さと異なる。
いくつかの実施形態において、第１のナノホール超格子における第１のシートは、第１の半導体材料を含み、第２のナノホール超格子における第２のシートは、第２の半導体材料を含み、第１の半導体材料は、第２の半導体材料と同じである。
いくつかの実施形態において、第１のナノホール超格子における第１のシートは、第１の半導体材料を含み、第２のナノホール超格子における第２のシートは、第２の半導体材料を含み、第１の半導体材料は、第２の半導体材料と異なる。
いくつかの実施形態において、第１のナノホール超格子における第１のシートは、ｐドープされている。いくつかの実施形態において、第１のナノホール超格子における第１のシートは、ｎドープされている。いくつかの実施形態において、第１の複数のシートにおける第１のシートは、グラフェンナノホール超格子シートである。いくつかの実施形態において、第１の複数のシートにおける各シートは、グラフェンナノホール超格子シートである。いくつかの実施形態において、第１の複数のシートにおける各シートおよび第２の複数のシートにおける各シートは、グラフェンナノホール超格子シートである。
いくつかの実施形態において、第１の複数のシートにおける各シート、第２の複数のシートにおける各シート、および第３の複数のシートにおける各シートは、グラフェンナノホール超格子シートである。
いくつかの実施形態において、第１の複数のシートは、１から３００の間の半導体グラフェンナノホール超格子シートからなる。いくつかの実施形態において、第１の複数のシートは、１００から３００の間の半導体グラフェンナノホール超格子シートからなる。いくつかの実施形態において、第１の複数のシートおよび第２の複数のシートは、同じ数のシートを有する。いくつかの実施形態において、第１の複数のシートおよび第２の複数のシートは、異なる数のシートを有する。いくつかの実施形態において、第１の光学的に透明なインシュレータは、ガラスで作製され、１０１０Ωｍから１０１４Ωｍの間の電気抵抗を有する。いくつかの実施形態において、基板は、Ｓｉ、ＳｉＣ、ＳｉＯ２またはＳｉＣ／Ｓｉを含む。いくつかの実施形態において、第１のリード線は、チタン、ニオブ、亜鉛、クロム、銀、またはアルミニウムを含み、第２のリード線は、金、コバルト、パラジウム、銅、または白金を含む。
いくつかの実施形態において、第１のリード線および第２のリード線のいずれも保護層でコーティングされない。いくつかの実施形態において、第１のリード線および第２のリード線の少なくとも１つは、コーティングで被覆される。いくつかの実施形態において、コーティングは、電気伝導性材料を含む。両方のリード線がコーティングされるいくつかの実施形態において、いくつかの実施形態では、第１のリード線上のコーティングは、塗布される材料または厚さに関して第２のリード線上のコーティングと同じであり、一方他の実施形態では、第１のリード線上のコーティングは、第２のリード線上のコーティングと異なる。
いくつかの実施形態において、第１のリード線は、チタン、ニオブ、亜鉛、クロム、銀、またはアルミニウムを含み、第２のリード線は、金、コバルト、パラジウム、銅、または白金を含む。いくつかの実施形態において、第１のリード線および第２のリード線は、外部負荷と電気的に連通しており、電気デバイスは、入射光に応答して電気を生成する光起電デバイスである。いくつかの実施形態において、入射光は、太陽放射線である。いくつかの実施形態において、光起電デバイスは、入射光に応答して、少なくとも５０Ｗ／ｍ２の電力密度を生成する。
いくつかの実施形態において、第１のリード線および第２のリード線は、外部回路と電気的に連通しており、電気デバイスは、入射光に応答して電流または電圧を生成する光検出器である。いくつかの実施形態において、入射光は、太陽放射線である。いくつかの実施形態において、入射光は、１０ｎｍから１００μｍの間の波長を含む。
いくつかの実施形態において、第１のリード線および第２のリード線は、外部電流と電気的に連通しており、電気デバイスは、外部電流に応答して光を放出する発光ダイオードである。いくつかの実施形態において、光は、白色光である。本明細書において開示されるいくつかの実施形態において、キャリアは、電子である。
いくつかの実施形態において、第１のリード線は、チタンを含み、第２のリード線は、パラジウムを含み、第１の金属保護コーティングは、金を含む。いくつかの実施形態において、電気デバイスは、第２のリード線の露出表面の全てまたは一部を被覆する第２の金属保護コーティングをさらに備える。
［第２の態様］
本開示の第２の態様は、表面を有する基板と、複数のスタックとを備える複数バンドギャップデバイスを提供する。複数のスタックにおけるそれぞれの各スタックは、第１の端部、第２の端部、および長さにより画定される。複数のスタックは、基板上に縦方向に配設され、複数のスタックにおける各スタックは、基板の異なる部分を占有する。複数のスタックにおけるそれぞれの各スタックは、対応する複数のナノリボンを含む。対応する複数のナノリボンにおける第１のナノリボンは、第１のバンドギャップまたは第１のバンドギャップ範囲を特徴とし、第１のナノリボンは、基板を覆う。第１の光学的に透明なインシュレータは、第１のナノリボンを覆う。それぞれの複数のナノリボンにおける第２のナノリボンは、第２のバンドギャップを特徴とする。第２のナノリボンは、第１のインシュレータを覆う。第１のバンドギャップは、第２のバンドギャップより小さい。第１のリード線は、複数のスタックにおける各スタックの第１の端部に電気的に接触する。第２のリード線は、複数のスタックにおける各スタックの第２の端部に電気的に接触する。随意に、第１の金属保護コーティングは、第１のリード線の表面の全てまたは一部を被覆する。複数バンドギャップデバイスは、第１および第２のリード線の電気的制御により操作される。
いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１のバンドギャップは、複数のスタックにおける第２のスタックの第１のナノリボンと異なるバンドギャップを有する。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１のバンドギャップは、複数のスタックにおける第２のスタックの第１のナノリボンと同じバンドギャップを有する。いくつかの実施形態において、複数のスタックにおける第１のナノリボンの第１のバンドギャップは、第１の幅、第１の厚さ、第１のエッジ状態、第１のドーピングまたはそれらの組み合わせにより定義され、複数のスタックにおける複数のナノリボン内の第２のナノリボンの第２のバンドギャップは、第２の幅、第２の厚さ、第２のエッジ状態、第２のドーピングまたはそれらの組み合わせにより定義される。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンの第１の幅は、複数のスタックにおけるスタックの第２のナノリボンの第２の幅より大きい。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１の幅は、複数のスタックにおける第２のスタックの第１のナノリボンと異なる幅を有する。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１の幅は、複数のスタックにおける第２のスタックの第１のナノリボンと同じ幅を有する。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１の厚さは、複数のスタックにおける第２のスタックの第１のナノリボンと異なる厚さを有する。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１の厚さは、複数のスタックにおける第２のスタックの第１のナノリボンと同じ厚さを有する。
いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１のエッジ状態は、複数のスタックにおける第２のスタックの第１のナノリボンと異なるエッジ状態を有する。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１のエッジ状態は、複数のスタックにおける第２のスタックの第１のナノリボンと同じエッジ状態を有する。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１のドーピングは、複数のスタックにおける第２のスタックの第１のナノリボンと異なるドーパント、異なるドーパント濃度または異なるドーパント分布を有する。いくつかの実施形態において、複数のスタックにおける第１のスタックの第１のナノリボンの第１のドーピングは、複数のスタックにおける第２のスタックの第１のナノリボンと同じドーパント、同じドーパント濃度または同じドーパント分布を有する。いくつかの実施形態において、複数のスタックにおける第１のスタック内の複数のナノリボンにおけるナノリボンの数は、複数のスタックにおける第２のスタック内の複数のナノリボンにおけるナノリボンの数と異なる。いくつかの実施形態において、複数のスタックにおける第１のスタック内の複数のナノリボンにおけるナノリボンの数は、複数のスタックにおける第２のスタック内の複数のナノリボンにおけるナノリボンの数と同じである。いくつかの実施形態において、複数のスタックにおける第１のスタックの長さは、複数のスタックにおける第２のスタックの長さと異なる。いくつかの実施形態において、複数のスタックにおける第１のスタックの長さは、複数のスタックにおける第２のスタックの長さと同じである。いくつかの実施形態において、複数のスタックにおけるスタックの長さは、１μｍから１００μｍの間である。いくつかの実施形態において、複数のスタックにおけるスタックのナノリボンは、０．１ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、０．１ｅＶから１．２ｅＶの間のバンドギャップを有し、スタックの第２のナノリボンは、０．８ｅＶから１．９ｅＶの間のバンドギャップを有する。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、０．５ｅＶから１．５ｅＶの間のバンドギャップを有し、スタックの第２のナノリボンは、１．２ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、０．８ｅＶから１．８ｅＶの間のバンドギャップを有し、スタックの第２のナノリボンは、１．５ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、複数のスタックにおけるスタックのナノリボンは、１ｎｍから６０ｎｍの間の幅を有する。
いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、２０ｎｍから５０ｎｍの間の幅を有し、スタックの第２のナノリボンは、１ｎｍから３０ｎｍの間の幅を有する。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、３０ｎｍから４０ｎｍの間の幅を有し、スタックの第２のナノリボンは、１０ｎｍから２０ｎｍの間の幅を有する。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、５ｎｍから２０ｎｍの間の幅を有し、スタックの第２のナノリボンは、１ｎｍから１０ｎｍの間の幅を有する。
いくつかの実施形態において、複数のスタックは、縦方向に平行に配設される。いくつかの実施形態において、複数のスタックにおける第１のスタックは、複数のスタックにおける第２のスタックと平行ではない。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、複数のスタックにおけるスタックの第２のナノリボンと異なる厚さを有する。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、複数のスタックにおけるスタックの第２のナノリボンと同じ厚さを有する。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、第１の半導体材料で作製され、複数のスタックにおけるスタックの第２のナノリボンは、第２の半導体材料で作製され、第１の半導体材料は、第２の半導体材料と異なる。
いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、第１の半導体材料で作製され、複数のスタックにおけるスタックの第２のナノリボンは、第２の半導体材料で作製され、第１の半導体材料は、第２の半導体材料と異なる。いくつかの実施形態において、複数のスタックにおける複数のナノリボンは、Ｎ、Ｐ、Ｆ、またはＢｉ原子または分子でドープされる。
いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、第１のドーパントでドープされ、複数のスタックにおけるスタックの第２のナノリボンは、第２のドーパントでドープされ、第１のドーパントは、第２のドーパントと異なる。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、第１のドーパントでドープされ、複数のスタックにおけるスタックの第２のナノリボンは、第２のドーパントでドープされ、第１のドーパントは、第２のドーパントと同じである。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、複数のスタックにおけるスタックの第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、第１のドーパント濃度は、第２のドーパント濃度と異なる、または、第１のドーパント勾配は、第２のドーパント勾配と異なる。
いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、複数のスタックにおけるスタックの第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、第１のドーパント濃度は、第２のドーパント濃度と同じである、または、第１のドーパント勾配は、第２のドーパント勾配と同じである。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、第１の複数のグラフェンナノリボンシートを含む。
いくつかの実施形態において、第１の複数のグラフェンナノリボンシートは、１から３００の間のグラフェンナノリボンシートからなる。いくつかの実施形態において、第１の複数のグラフェンナノリボンシートは、１００から３００の間のグラフェンナノリボンシートからなる。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンおよび第２のナノリボンは、それぞれ、同じ数のグラフェンナノリボンシートからなる。いくつかの実施形態において、複数のスタックにおけるスタックの第１のナノリボンは、スタックの第２のナノリボンと異なる数のグラフェンナノリボンシートを有する。
いくつかの実施形態において、複数のスタックにおけるスタックは、（ｉｖ）第２のナノリボンを覆う第２の光学的に透明なインシュレータと、（ｖ）第３のバンドギャップを特徴とする第３のナノリボンであって、第２のインシュレータを覆い、第３のバンドギャップは、第２のバンドギャップより大きい、第３のナノリボンとをさらに備える。いくつかの実施形態において、スタックのナノリボンは、０．１ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、スタックの第１のナノリボンは、０．１ｅＶから１．１ｅＶの間のバンドギャップを有し、スタックの第２のナノリボンは、０．７ｅＶから１．５ｅＶの間のバンドギャップを有し、スタックの第３のナノリボンは、１．５ｅＶから２．１ｅＶの間のバンドギャップを有する。いくつかの実施形態において、スタックの第１のナノリボンは、０．４ｅＶから１．３ｅＶの間のバンドギャップを有し、スタックの第２のナノリボンは、０．９ｅＶから１．７ｅＶの間のバンドギャップを有し、スタックの第３のナノリボンは、１．５ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、スタックの第１のナノリボンは、０．６ｅＶから１．５ｅＶの間のバンドギャップを有し、スタックの第２のナノリボンは、１．２ｅＶから２．１ｅＶの間のバンドギャップを有し、スタックの第３のナノリボンは、１．６ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、スタックのナノリボンは、１ｎｍから６０ｎｍの間の幅を有する。いくつかの実施形態において、スタックの第１のナノリボンは、２５ｎｍから５０ｎｍの間の幅を有し、スタックの第２のナノリボンは、１５ｎｍから４０ｎｍの間の幅を有し、スタックの第３のナノリボンは、１ｎｍから２０ｎｍの間の幅を有する。いくつかの実施形態において、スタックの第１のナノリボンは、３５ｎｍから４５ｎｍの間の幅を有し、スタックの第２のナノリボンは、２０ｎｍから３０ｎｍの間の幅を有し、スタックの第３のナノリボンは、５ｎｍから１５ｎｍの間の幅を有する。
いくつかの実施形態において、デバイスは、複数のスタックにおける各スタックの全てまたは一部を覆う反射防止層をさらに備える。いくつかの実施形態において、反射防止層は、ＳｉＯ２およびＴｉＯ２を含む。
いくつかの実施形態において、第１の光学的に透明なインシュレータは、複数のスタックにおけるスタックの複数のナノリボンにおける第２のナノリボンの第２のバンドギャップより大きいバンドギャップを有する。いくつかの実施形態において、第１の光学的に透明なインシュレータは、ガラスで作製され、１０１０Ωｍから１０１４Ωｍの間の電気抵抗を有する。いくつかの実施形態において、基板は、Ｓｉ、ＳｉＣ、ＳｉＯ２またはＳｉＣ／Ｓｉを含む。いくつかの実施形態において、第１のリード線と、複数のスタックにおける第１のスタックの第１の端部との間の第１の接合部、または、第２のリード線と、複数のスタックにおける第１のスタックの第２の端部との間の第２の接合部は、ショットキー障壁である。いくつかの実施形態において、第１の接合部は、（ｉ）第１のリード線と、（ｉｉ）第１のスタックの第１のナノリボンの第１の端部との間の第１の部分接合部と、（ｉ）第１のリード線と、（ｉｉ）第１のスタックの第２のナノリボンの第１の端部との間の第２の部分接合部とを備え、第２の接合部は、（ｉ）第２のリード線と、（ｉｉ）第１のナノリボンの第２の端部との間の第３の部分接合部と、（ｉ）第２のリード線と、（ｉｉ）第２のナノリボンの第２の端部との間の第４の部分接合部とを備える。
いくつかの実施形態において、第１のリード線と、複数のスタックにおける第１のスタックの第１の端部との間の第１の接合部は、ショットキー障壁であり、第２のリード線と、複数のスタックにおける第１のスタックの第２の端部との間の第２の接合部は、ショットキー障壁を形成しない。
いくつかの実施形態において、複数のスタックにおけるスタックの複数のナノリボンにおける各ナノリボンは、複数のグラフェンナノリボンシートを含み、第１のリード線は、チタン、ニオブ、亜鉛、クロム、銀、またはアルミニウムを含み、第２のリード線は、金、コバルト、パラジウム、銅、および白金を含む。いくつかの実施形態において、第１のリード線および第２のリード線は、外部負荷と電気的に連通しており、複数バンドギャップデバイスは、入射光に応答して電気を生成する光起電デバイスである。いくつかの実施形態において、第１のリード線および第２のリード線は、外部回路と電気的に連通しており、複数バンドギャップデバイスは、入射光に応答して電流または電圧を生成する光検出器である。
いくつかの実施形態において、第１のリード線および第２のリード線は、外部電流と電気的に連通しており、複数バンドギャップデバイスは、外部電流に応答して光を放出する複数バンドギャップ発光ダイオードである。
いくつかの実施形態において、複数のスタックにおける第１のスタックの複数のナノリボンは、集合的に視覚的白色光を放出するように構成される。
いくつかの実施形態において、キャリアは、正孔または電子である。いくつかの実施形態において、第１のリード線は、チタンを含み、第２のリード線は、パラジウムを含み、第１の金属保護コーティングは、金を含む。いくつかの実施形態において、第２の金属コーティングは、第２のリード線の表面の全てまたは一部を被覆する。
［第３の態様］
本開示の第３の態様は、表面を有する基板と、複数のクラスタとを備える複数バンドギャップデバイスを提供する。複数のクラスタにおけるそれぞれの各クラスタは、基板の異なる部分を占有する。複数のクラスタにおけるクラスタは、複数のスタックであって、各スタックは、第１の端部、第２の端部、および長さにより画定され、複数のスタックは、基板上に縦方向に配設され、複数のスタックにおける各スタックは、基板の異なる部分を占有し、複数のスタックにおけるそれぞれの各スタックは、（ａ）基板上を覆い、第１のバンドギャップを特徴とする第１のナノリボンと、（ｂ）第１のナノリボンを覆う第１の光学的に透明なインシュレータと、（ｃ）第２のバンドギャップを特徴とする第２のナノリボンであって、第１のインシュレータを覆い、第１のバンドギャップは、第２のバンドギャップより小さい、第２のナノリボンとを備える、複数のスタックを備える。第１のリード線は、複数のスタックにおける各スタックの各第１の端部に電気的に接触する。第２のリード線は、複数のスタックにおける各スタックの各第２の端部に電気的に接触する。複数バンドギャップデバイスは、第１および第２のリード線の電気的制御により操作される。第１の金属保護コーティングは、第１のリード線の表面の全てまたは一部を被覆する。
いくつかの実施形態において、複数のクラスタにおける各クラスタは、１μｍから１０ｍｍの間の幅、および１μｍから１０ｍｍの間の長さを有する。いくつかの実施形態において、複数のクラスタにおける各クラスタは、１０μｍから１ｍｍの間の幅、および１０μｍから１ｍｍの間の長さを有する。いくつかの実施形態において、複数のクラスタにおける各クラスタは、５０μｍから５００μｍの間の幅、および５０μｍから５００μｍの間の長さを有する。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、複数のクラスタにおける第２のクラスタと異なる幅または異なる長さを有する。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、複数のクラスタにおける第２のクラスタと同じ幅または同じ長さを有する。いくつかの実施形態において、複数バンドギャップデバイスは、１０６から１０１２スタック／ｃｍ２の間のスタック密度を特徴とする。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、複数のクラスタにおける第２のクラスタと直列で電気的に連通している。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、複数のクラスタにおける第２のクラスタと並列で電気的に連通している。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、複数のクラスタにおける第２のクラスタと直列で電気的に連通し、複数のクラスタにおける第３のクラスタと並列で電気的に連通している。
いくつかの実施形態において、複数バンドギャップデバイスは、入射光に応答して電気を生成する光起電デバイスである。いくつかの実施形態において、複数バンドギャップデバイスは、入射光に応答して電流または電圧を生成する光検出器である。いくつかの実施形態において、複数バンドギャップデバイスは、外部電流に応答して光を放出する発光ダイオードである。いくつかの実施形態において、光起電デバイスは、少なくとも５０Ｗ／ｍ２の電力密度を生成する。いくつかの実施形態において、光検出器は、１０ｎｍから１００μｍの間の波長域を有する入射光に応答する。いくつかの実施形態において、発光ダイオードは、白色光を放出する。いくつかの実施形態において、第１のリード線は、チタンを含み、第２のリード線は、パラジウムを含み、第１の金属保護コーティングは、金を含む。いくつかの実施形態において、第２の金属保護コーティングは、第２のリード線の表面の全てまたは一部を被覆する。
［第４の態様］
第４の態様は、表面を有する基板と、複数のナノリボンであって、各ナノリボンは、第１の端部、第２の端部および長さにより画定される、複数のナノリボンとを備える、複数バンドギャップデバイスを提供する。複数のナノリボンは、基板上に縦方向に配設され、各ナノリボンは、基板の異なる部分を占有する。複数のナノリボンは、（ｉ）第１のバンドギャップを特徴とする第１のナノリボンと、（ｉｉ）第２のバンドギャップを特徴とする第２のナノリボンとを含む。第１のバンドギャップは、第２のバンドギャップより小さい。デバイスは、複数のナノリボンと光学的に連通した光学スプリッタをさらに備える。光学スプリッタは、入射光を第１の波長域および第２の波長域に分離する。第１の波長域は、第２の波長域内の波長より大きい少なくとも１つの波長を特徴とする。光学スプリッタは、第１の光の波長域を第１のナノリボンに誘導し、第２の波長域を第２のナノリボンに誘導する。第１のリード線は、複数のナノリボンにおける各ナノリボンの第１の端部に電気的に接触する。第２のリード線は、複数のナノリボンにおける各ナノリボンの第２の端部に電気的に接触する。第１の金属保護コーティングは、第１のリード線の表面の全てまたは一部を被覆する。複数バンドギャップデバイスは、第１のリード線および第２のリード線の電気的制御により操作される。
いくつかの実施形態において、光学スプリッタは、複数のナノリボンの上に構成される。いくつかの実施形態において、光学スプリッタは、複数のナノリボンから離して設置される。いくつかの実施形態において、光学スプリッタは、プリズムである。いくつかの実施形態において、複数のナノリボンにおけるナノリボンは、０．１ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、第１のバンドギャップは、０．１ｅＶから１．２ｅＶの間であり、第２のバンドギャップは、０．８ｅＶから１．９ｅＶの間である。いくつかの実施形態において、第１のバンドギャップは、０．５ｅＶから１．５ｅＶの間であり、第２のバンドギャップは、１．２ｅＶから２．２ｅＶの間である。いくつかの実施形態において、第１のバンドギャップは、０．８ｅＶから１．８ｅＶの間であり、第２のバンドギャップは、１．５ｅＶから２．２ｅＶの間である。いくつかの実施形態において、第１のナノリボンは、１ｎｍから６０ｎｍの間の幅を有する。いくつかの実施形態において、第１のナノリボンは、１μｍから１００μｍの間の長さを有する。
いくつかの実施形態において、第１のナノリボンは、第１の幅、第１の厚さ、第１のエッジ状態、第１のドーピングまたはそれらの任意の組み合わせを特徴とし、第２のバンドギャップは、第２の幅、第２の厚さ、第２のエッジ状態、第２のドーピングまたはそれらの任意の組み合わせを特徴とする。いくつかの実施形態において、第１の幅は、２０ｎｍから５０ｎｍの間であり、第２の幅は、１ｎｍから３０ｎｍの間である。いくつかの実施形態において、第１の幅は、３０ｎｍから４０ｎｍの間であり、第２の幅は、１０ｎｍから２０ｎｍの間である。いくつかの実施形態において、第１の長さは、第２の長さと異なる。いくつかの実施形態において、第１の長さは、第２の長さと同じである。
いくつかの実施形態において、複数のナノリボンにおけるナノリボンは、１から３００の間のグラフェンナノリボンシートを含む。いくつかの実施形態において、複数のナノリボンにおけるナノリボンは、１００から３００の間のグラフェンナノリボンシートを含む。いくつかの実施形態において、第１のナノリボンは、第２のナノリボンと同じ数のグラフェンナノリボンシートを含む。いくつかの実施形態において、第１のナノリボンは、第２のナノリボンと異なる数のグラフェンナノリボンシートを含む。いくつかの実施形態において、第１のナノリボンの厚さは、第２のナノリボンの厚さと異なる。いくつかの実施形態において、第１のナノリボンの厚さは、第２のナノリボンの厚さと同じである。いくつかの実施形態において、複数のナノリボンは、縦方向に平行に配設される。いくつかの実施形態において、第１のナノリボンは、第２のナノリボンと平行ではない。いくつかの実施形態において、第１のナノリボンは、第１の半導体材料で作製され、第２のナノリボンは、第２の半導体材料で作製され、第１の半導体材料は、第２の半導体材料と異なる。いくつかの実施形態において、第１のナノリボンは、第１の半導体材料で作製され、第２のナノリボンは、第２の半導体材料で作製され、第１の半導体材料は、第２の半導体材料と同じである。いくつかの実施形態において、第１のナノリボンは、第１のドーパントでドープされ、第２のナノリボンは、第２のドーパントでドープされ、第１のドーパントは、第２のドーパントと異なる。いくつかの実施形態において、第１のナノリボンは、第１のドーパントでドープされ、第２のナノリボンは、第２のドーパントでドープされ、第１のドーパントは、第２のドーパントと同じである。いくつかの実施形態において、第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、第１のドーパント濃度は、第２のドーパント濃度と異なる、または、第１のドーパント勾配は、第２のドーパント勾配と異なる。いくつかの実施形態において、第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、第１のドーパント濃度は、第２のドーパント濃度と同じである、または、第１のドーパント勾配は、第２のドーパント勾配と同じである。
いくつかの実施形態において、複数のナノリボンは、（ｉｉｉ）第３のバンドギャップを特徴とする第３のナノリボンをさらに含み、第３のバンドギャップは、第２のギャップより大きく、光学スプリッタは、入射光を第１の波長域、第２の波長域および第３の波長域に分離し、第３の波長域は、第２の波長域における波長よりも小さい少なくとも１つの波長を特徴とし、光学スプリッタは、第３の波長域を第３のナノリボンに誘導する。
いくつかの実施形態において、第１のナノリボンは、０．１ｅＶから１．１ｅＶの間のバンドギャップを有し、第２のナノリボンは、０．７ｅＶから１．５ｅＶの間のバンドギャップを有し、第３のナノリボンは、１．５ｅＶから２．１ｅＶの間のバンドギャップを有する。いくつかの実施形態において、第１のナノリボンは、０．４ｅＶから１．３ｅＶの間のバンドギャップを有し、第２のナノリボンは、０．９ｅＶから１．７ｅＶの間のバ ドギャップを有し、第３のナノリボンは、１．５ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、第１のナノリボンは、０．６ｅＶから１．５ｅＶの間のバンドギャップを有し、第２のナノリボンは、１．２ｅＶから２．１ｅＶの間のバンドギャップを有し、第３のナノリボンは、１．６ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、第１のナノリボンは、２５ｎｍから５０ｎｍの間の幅を有し、第２のナノリボンは、１５ｎｍから４０ｎｍの間の幅を有し、第３のナノリボンは、１ｎｍから２０ｎｍの間の幅を有する。いくつかの実施形態において、第１のナノリボンは、３０ｎｍから４５ｎｍの間の幅を有し、第２のナノリボンは、２０ｎｍから３０ｎｍの間の幅を有し、第３のナノリボンは、５ｎｍから１５ｎｍの間の幅を有する。いくつかの実施形態において、デバイスは、複数のナノリボンにおける各ナノリボンの全てまたは一部を覆う反射防止層をさらに備える。いくつかの実施形態において、基板は、Ｓｉ、ＳｉＣ、ＳｉＯ２またはＳｉＣ／Ｓｉを含む。
いくつかの実施形態において、第１のリード線と、複数のナノリボンにおける各ナノリボンの第１の端部との間の接合部、または、第２のリード線と、複数のナノリボンにおける各ナノリボンの第２の端部との間の接合部は、ショットキー障壁である。いくつかの実施形態において、第１のリード線と、複数のナノリボンにおける各ナノリボンの第１の端部との間の接合部は、キャリアに対するショットキー障壁であり、第２のリード線と、複数のナノリボンにおける各ナノリボンの第２の端部との間の接合部は、キャリアに対するショットキー障壁を形成しない。いくつかの実施形態において、複数のナノリボンにおける各ナノリボンは、複数のグラフェンナノリボンシートを含み、第１のリード線は、チタン、ニオブ、亜鉛、クロム、銀、またはアルミニウムを含み、第２のリード線は、金、コバルト、パラジウム、銅、および白金を含む。いくつかの実施形態において、第１のリード線および第２のリード線は、外部負荷と電気的に連通しており、複数バンドギャップデバイスは、入射光に応答して電気を生成する光起電デバイスである。いくつかの実施形態において、第１のリード線および第２のリード線は、外部回路と電気的に連通しており、複数バンドギャップデバイスは、入射光に応答して電流または電圧を生成する光検出器である。いくつかの実施形態において、第１のリード線は、チタンを含み、第２のリード線は、パラジウムを含み、第１の金属保護コーティングは、金を含む。いくつかの実施形態において、第２の金属保護コーティングは、第２のリード線の表面の全てまたは一部を被覆する。
［第５の態様］
本開示の第５の態様は、表面を有する基板と、複数のナノリボンとを備える複数バンドギャップデバイスを提供する。各ナノリボンは、第１の端部、第２の端部および長さにより画定される。複数のナノリボンは、基板上に縦方向に配設され、複数のナノリボンにおける各ナノリボンは、基板の異なる部分を占有する。複数のナノリボンは、（ｉ）第１のバンドギャップを特徴とする第１のナノリボンと、（ｉｉ）第２のバンドギャップを特徴とする第２のナノリボンとを含み、第１のバンドギャップは、第２のバンドギャップより小さい。複数バンドギャップデバイスは、複数のナノリボンにおける各ナノリボンの第１の端部に電気的に接触する第１のリード線、および複数のナノリボンにおける各ナノリボンの第２の端部に電気的に接触する第２のリード線をさらに備える。複数バンドギャップデバイスは、第１のリード線および第２のリード線の電気的制御により操作される。複数バンドギャップデバイスは、第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングをさらに備える。
いくつかの実施形態において、第１のリード線および第２のリード線は、外部電流と電気的に連通しており、複数バンドギャップデバイスは、外部電流に応答して光を放出する複数バンドギャップ発光ダイオードである。いくつかの実施形態において、複数のナノリボンは、集合的に視覚的白色光を放出するように構成される。いくつかの実施形態において、第１のリード線は、チタンを含み、第２のリード線は、パラジウムを含み、第１の金属保護コーティングは、金を含む。いくつかの実施形態において、第２の金属保護コーティングは、第２のリード線の表面の全てまたは一部を被覆する。
［第６の態様］
第６の態様は、表面を有する基板と、複数のクラスタとを備える複数バンドギャップデバイスを提供する。複数のクラスタは、各クラスタが基板の異なる部分を占有するように配設される。複数のクラスタにおける１つ以上の各クラスタは、（ｉ）複数のナノリボンであって、複数のナノリボンにおける各ナノリボンは、バンドギャップを特徴とし、複数のナノリボンにおけるナノリボンは、互いに対して縦方向に配設され、複数のナノリボンにおける各ナノリボンは、第１の端部、第２の端部および長さにより画定される、複数のナノリボンと、（ｉｉ）複数のナノリボンにおける各ナノリボンの第１の端部に電気的に接触する、第１のリード線と、（ｉｉｉ）複数のナノリボンにおける各ナノリボンの第２の端部に電気的に接触する、第２のリード線と、（ｉｖ）第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングとを備える。複数バンドギャップデバイスは、複数のクラスタと光学的に連通した光学スプリッタをさらに備え、光学スプリッタは、（ｉ）入射光を第１の波長域および第２の波長域に分離し、第１の波長域は、第２の波長域における波長より大きい少なくとも１つの波長を特徴とし、（ｉｉ）第１の光の波長域を、複数のクラスタにおける第１のクラスタに誘導し、第２の波長域を、複数のクラスタにおける第２のクラスタに誘導する。複数バンドギャップデバイスは、第１のクラスタの第１および第２のリード線ならびに第２のクラスタの第１および第２のリード線の電気的制御により操作される。
いくつかの実施形態において、第１のクラスタ内の複数のナノリボンにおける各ナノリボンは、第１のバンドギャップ値を有し、第２のクラスタ内の複数のナノリボンにおける各ナノリボンは、第２のバンドギャップ値を有し、第１のバンドギャップ値は、第２のバンドギャップ値より大きい。いくつかの実施形態において、第１のクラスタ内の複数のナノリボンにおける各ナノリボンのバンドギャップは、同じであり、第１のクラスタ内の複数のナノリボンにおける各ナノリボンの幅は、同じである。いくつかの実施形態において、第１のクラスタ内の複数のナノリボンにおける各ナノリボンのバンドギャップは、第１のバンドギャップ範囲内であり、第２のクラスタ内の複数のナノリボンにおける各ナノリボンのバンドギャップは、第２のバンドギャップ範囲内であり、第１のバンドギャップ範囲内の第１のバンドギャップ値は、第２のバンドギャップ範囲内の第２のバンドギャップ値より大きい。いくつかの実施形態において、複数のクラスタにおける各クラスタは、１μｍから１０ｍｍの間の幅、および１μｍから１０ｍｍの間の長さを有する。いくつかの実施形態において、複数のクラスタにおける各クラスタは、１０μｍから１ｍｍの間の幅、および１０μｍから１ｍｍの間の長さを有する。いくつかの実施形態において、複数のクラスタにおける各クラスタは、５０μｍから５００μｍの間の幅、および５０μｍから５００μｍの間の長さを有する。いくつかの実施形態において、第１のクラスタは、第２のクラスタと異なる幅または異なる長さを有する。いくつかの実施形態において、第１のクラスタは、第２のクラスタと同じ幅または同じ長さを有する。いくつかの実施形態において、複数のクラスタにおける各クラスタは、１０６から１０１２ナノリボン／ｃｍ２を含む。いくつかの実施形態において、第１のクラスタは、第２のクラスタと直列で電気的に連通している。いくつかの実施形態において、第１のクラスタは、第２のクラスタと並列で電気的に連通している。いくつかの実施形態において、第１のクラスタは、第２のクラスタと直列で電気的に連通し、複数のクラスタにおける第３のクラスタと並列で電気的に連通している。いくつかの実施形態において、複数バンドギャップデバイスは、入射光に応答して電気を生成する光起電デバイスである。いくつかの実施形態において、複数バンドギャップデバイスは、入射光に応答して電流または電圧を生成する光検出器である。いくつかの実施形態において、光起電デバイスは、少なくとも５０Ｗ／ｍ２の電力密度を生成する。いくつかの実施形態において、第１のリード線は、チタンを含み、第２のリード線は、パラジウムを含み、第１の金属保護コーティングは、金を含む。いくつかの実施形態において、第２の金属保護コーティングは、第２のリード線の表面の全てまたは一部を被覆する。
先行技術による多接合太陽電池を示す図である。 複数バンドギャップデバイスにおける要素、および本開示の一態様による要素の概略的エネルギーバンド図を示す図である。 本開示の一態様による垂直スタックアーキテクチャを有する例示的複数バンドギャップデバイスの概略的上面図である。 本開示の一態様によるナノリボンの端部から離れた構造を示す図３の線４−４’で切り出した断面図である。 本開示の一態様によるナノリボンの一方の端部における構造を示す図３の線５−５’で切り出した断面図である。 本開示の一態様によるナノリボンの縦方向に沿った構造を示す図３の線６−６’で切り出した断面図である。 本開示の一態様による垂直スタックナノリボンを覆う随意の反射防止層を示す図である。 本開示の一態様による横方向離間アーキテクチャを有する例示的複数バンドギャップデバイスの概略的上面図である。 本開示の一態様によるナノリボンの端部から離れた構造を示す図８の線９−９’で切り出した断面図である。 本開示の一態様によるナノリボンの一方の端部における構造を示す図８の線１０−１０’で切り出した断面図である。 本開示の一態様によるナノリボンの縦方向に沿った構造を示す図８の線１１−１１’で切り出した断面図である。 本開示の一態様による追加の例示的複数バンドギャップデバイスを示す図である。 本開示の一態様による追加の例示的複数バンドギャップデバイスを示す図である。 本開示の一態様による追加の例示的複数バンドギャップデバイスを示す図である。 本開示の一態様による複数バンドギャップ光起電デバイスの概略的電気回路図である。 本開示の一態様による複数バンドギャップ光検出器の概略的電気回路図である。 本開示の一態様による複数バンドギャップ発光ダイオードの概略的電気回路図である。 本開示の一態様による半導体ナノホール超格子の概略的上面図である。 本開示の一態様によるナノホール超格子を備える複数バンドギャップデバイスの概略的上面図である。 本開示によるナノホール超格子デバイスの断面図である。 本開示の一態様によるナノリボンまたはナノホール超格子の１方の端部におけるリード線を被覆するコーティングを示す断面図である。 本開示の一態様によるナノリボンまたはナノホール超格子の両端部におけるリード線を被覆するコーティングを示す断面図である。
図面のいくつかの図を通して、同様の参照番号は、対応する部分を指す。寸法は縮尺通りに描かれているわけではない。
［本実施形態］
基板上に配置された複数の半導体ナノリボンを備える、または基板上に配置された複数のスタックを備え、各スタックは複数の半導体ナノリボンを有する、複数バンドギャップデバイスが、本明細書に開示される。複数の半導体ナノリボンにおける各ナノリボンは、バンドギャップを特徴とし、２つの導電性リード線と電気的に連通している。
また、基板上に配置された１つ以上のスタックを含む１つ以上の半導体ナノホール超格子を備え、各スタックは１つ以上の半導体ナノホール超格子を有する、複数バンドギャップデバイスが、本明細書に開示される。各ナノホール超格子は、バンドギャップ範囲を特徴とし、２つの導電性リード線と電気的に連通している。
本複数バンドギャップデバイスは、様々な用途、例えば、光を電力に変換するための太陽光電池として、入射光を検出可能な信号に変換するための光検出器として、および外部電流に接続された場合、照明のための発光ダイオード（ＬＥＤ）として使用され得る。
（１）半導体ナノリボンの特性
半導体ナノリボンは、フォトリソグラフィーパターリング等の微細加工技術により、または電子ビームおよび／もしくは干渉リソグラフィーナノパターニングにより、いくつかの層状結晶質から製造され得る。好適な材料は、グラファイト（Ｃ）、窒化ホウ素（ＢＮ）、二硫化モリブデン（ＭｏＳ２）、二硫化タングステン（ＷＳ２）、酸化亜鉛（ＺｎＯ）、および二酸化チタン（ＴｉＯ２）を含む。これらの材料は、同様の層状構造を有する。各層内において、原子は強力な共有結合により結合し、一方で層は弱いファンデルワールス力により互いに結び付いている。
ナノリボンの１つの好適な形態は、グラファイト型（グラフェンまたはグラファイト）ナノリボンである。グラフェンナノリボンは、１層の炭素ストリップである。グラファイトナノリボンは、スタックしたグラフェン層で形成される。グラフェンおよびグラファイトナノリボンに対する検討は、参照によりその全体が本明細書に組み込まれる、Ｎａｎｏ Ｔｏｄａｙ ５，３５１に見出される。グラフェンおよびグラファイトナノリボンの追加的説明は、参照によりその全体が本明細書に組み込まれる、Ｌａｇａｌｌｙらに対する米国特許第７，８５８，８７６号に開示されている。例示として、グラファイト型ナノリボンは、本明細書において、半導体ナノリボンの特性、ならびに、複数バンドギャップデバイスを開発するために本開示がどのようにこれらの特性を利用しているかを示すために説明されている。
ナノ構造として、グラファイト型ナノリボンは、バルクにおいて観察されるものとは異なる有用な物理化学的および電気的特性を示す（Ｎａｎｏ Ｔｏｄａｙ ５，３５１およびＰｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ ７６，１２１４０５（Ｒ）（２００７）を参照されたい）。本複数バンドギャップデバイスの開発のための有用な特性の１つは、半導体グラファイト型ナノリボンのバンドギャップが、ナノリボンの幅、厚さ、エッジ状態、ドーピングおよび他の因子を変更することにより調整および制御され得ることである。そのような特性は、バンドギャップを調整するための方法と併せて調節可能なバンドギャップを有する材料を提供する。ナノリボンの幅、厚さ、エッジ状態、ドーピングおよび／または他の因子の最適化により、特定のバンドギャップを有するナノリボンを製造し、低減されたコストで改善された効率を達成する複数バンドギャップデバイスを生成することが可能である。
本複数バンドギャップデバイスのいくつかのための別の有用な特性は、ほとんどの他の材料より弱い散乱を有する２次元材料であるという性質に起因して高いキャリア移動度を有するナノリボン内の、電荷キャリア（電子または正孔）の性質から生じる。本明細書において開示される複数バンドギャップデバイスは、ナノリボンの長さに沿った、すなわちナノリボンの一方の端部から他方の端部への電流を有するように構成される。その結果、電流平衡化は必要でなく、デバイスの効率は、最低電流により制限されない。さらに、ナノリボン層の間の界面が低い抵抗を有する必要はない。これにより、トンネル接合または他の構造のいかなる必要性も排除されるため、製造が単純化される。
本明細書において開示されるグラファイト型ナノリボンのさらに別の有用な特性は、それらの仕事関数がそれらの幅に大きく依存しないことである。
（２）半導体ナノホール超格子の特性
本明細書において使用される場合、「半導体ナノホール超格子」という用語は、本明細書において定義されるナノホールのアレイを有する層状結晶質を指す。ナノホール超格子は、層状結晶質の１つのシート、または層状結晶質の複数の垂直に積み重なったシートを含んでもよい。
図１８（ａ）および（ｂ）は、それぞれ三角形ナノホール１３２および矩形ナノホール１３４を有する半導体ナノホール超格子１３０を示す。半導体ナノホール超格子を作製するために、他の形状のナノホールまたは異なる形状のナノホールの組み合わせが、層状結晶質内にパターニングされてもよい。層状結晶質は、グラファイト（Ｃ）、窒化ホウ素（ＢＮ）、二硫化モリブデン（ＭｏＳ２）、二硫化タングステン（ＷＳ２）、酸化亜鉛（ＺｎＯ）、および二酸化チタン（ＴｉＯ２）を含むが、これらに限定されない。ナノホールのアレイは、当該技術分野において知られている任意の好適な製造を使用して生成されてもよい。例えば、ナノホール超格子構造は、従来のフォトリソグラフィー技術を使用して、１つ以上のナノホールアレイでパターニングされてもよい。
事実上、ナノホール超格子は、交差するナノリボンの２次元ネットワークと考えられ、ナノホールのサイズ、形状、密度がナノリボンの形状および寸法を画定する。したがって、ナノホール超格子は、ナノリボンと同様の特性を有する。例えば、いかなる具体的理論にも束縛されることを望まないが、強結合モデルは、グラフェンナノホール超格子のバンドギャップが、ナノホールのサイズおよび密度の積と共に直線的に増加することを示す。これは、交差するナノリボンの２次元ネットワークにおけるナノリボンの幅が、ナノホールのサイズを増加させる、または一定の１単位中のナノホールの数を増加させることにより減少され得るためである。他の同様の特性は、ナノホール超格子内の電荷キャリアのより大きな平均自由行程、およびナノホールのサイズ、形状、密度に対するナノホール超格子の仕事関数の依存性または弱い依存性を含む。これらの特性により、ナノリボンと同様の様式でナノホール超格子を有するデバイスを設計することができる。
同様の特性を有することに加え、ナノホール超格子は、一般に、個々のナノリボンと比較していくつかの利点を有する。例えば、信号ナノリボンは、典型的に脆く、１つの基板から別の基板に転写することが困難である。しかしながら、ナノホール超格子は、交差ネットワーク構造に起因して機械的により強固でより安定であり、したがって、必要に応じて別の基板に転写することがより容易である。さらに、ナノホール超格子は、通常、光を吸収または除外するためのより多くの表面を提供し、したがって、そのようなナノホール超格子を備えるデバイスに、潜在的により高い効率を提供する。さらに、ナノホール超格子は、個々のナノリボンより良好に欠陥を許容する。
（３）基本構造
半導体ナノリボンまたはナノホール超格子を光子吸収または発光材料として使用して、本開示は、広い波長スペクトルの全てまたは一部にわたり、光子エネルギーを電気に、または電気を光子エネルギーに効率的に変換し得る複数バンドギャップデバイスを提供する。半導体ナノリボンの場合、本開示による複数バンドギャップデバイスの基本アーキテクチャは、複数のバンドギャップを有する複数の半導体ナノリボンを含む。複数の半導体ナノリボンは、第１のバンドギャップを有するナノリボンが第１のスペクトル領域内の光子を吸収または光を放出し、第２のバンドギャップを有するナノリボンが第２のスペクトル領域内の光子を吸収または光を放出するように構成される。例えば、複数の半導体ナノリボンは、一方を他方の上に積み重ねることにより垂直に配設されてもよく、または、一方を他方の隣に並べて配置することにより横方向に配設されてもよい。
半導体ナノホール超格子の場合、本開示による複数バンドギャップデバイスの基本アーキテクチャは、１つ以上の半導体ナノホール超格子を含む。各半導体ナノホール超格子は、ナノホールパターンを制御することにより数ｍｅＶまたは数ｅＶに及び得るバンドギャップ範囲を特徴とする。例えば、ナノホール超格子のバンドギャップ範囲は、太陽放射線の吸収のために、０．１ｅＶから２ｅＶの間の範囲内に制御されてもよく、または、特定波長の光信号の検出のために、所望の単一のバンドギャップ値もしくはその近辺に制限されてもよい。１つ以上のナノホール超格子内において、ナノホール超格子は、他のナノホール超格子と異なるバンドギャップ範囲または値を有してもよい。ナノリボンと同様に、１つ以上のナノホール超格子は、一方を他方の上に積み重ねることにより垂直に配設されてもよく、または、一方を他方の隣に並べて配置することにより横方向に配設されてもよい。
複数の半導体ナノリボンまたは１つ以上のナノホール超格子に加えて、本開示による複数バンドギャップデバイスの基本アーキテクチャは、典型的には金属等の電気伝導性材料で作製される第１のリード線および第２のリード線を含む。ナノリボンの場合、第１のリード線は、複数のナノリボンにおける各ナノリボンの一方の端部に電気的に接触し、第２のリード線は、複数のナノリボンにおける各ナノリボンの他方の端部に電気的に接触する。ナノホール超格子の場合、第１のリード線は、１つ以上のナノホール超格子における各ナノホール超格子の一方のエッジに電気的に接触し、第２のリード線は、１つ以上のナノホール超格子における各ナノホール超格子の反対のエッジに電気的に接触する。用途に依存して、第１のリード線または第２のリード線は、ショットキー障壁を形成し得るか、または、リード線とナノリボンの一方の端部との間、もしくはリード線とナノホール超格子の一方のエッジとの間の界面においてオーミック接触を形成し得る。
（３−１）基本要素
図２（ａ）には、各端部において電気伝導性リード線１０６および１０８と接触したナノリボンまたはナノホール超格子１１０が示されている。各材料のエネルギーバンド図が図２（ｂ）および図２（ｃ）に示されており、図２（ｂ）は、材料が互いに接続される前のエネルギーバンド図を示し、図２（ｃ）は、接触し平衡に達した後のエネルギー図を示す。実証のために、第１のリード線１０６は、ナノリボンまたはナノホール超格子１１０の仕事関数ΦＲより小さい仕事関数Φ１を有し、第２のリード線１０８は、ナノリボンまたはナノホール超格子１１０の仕事関数より大きい仕事関数Φ２を有する。図２（ａ）に示されるように、材料のフェルミ準位は、密接な接触がなされる前はそれらの仕事関数の差だけ整合していない。しかしながら、３つの材料が図２（ｂ）に示されるように接触されると、それらのフェルミ準位は整列して、接触部においてショットキー障壁を形成するはずである。その結果、ナノリボンまたはナノホール超格子１１０内に、２つのリード線の間の仕事関数の差に等しい内蔵電位Ｖｂｉと共に電場が生成される。
短い内部ナノリボンまたはナノホール超格子の理想的な場合において、Ｖｂｉは、図２（ｃ）に概略的に示される真空準位のように、第２のリード線１０８と形成された第２の接触部から、第１のリード線１０６と形成された第１の接触部まで、ナノリボンまたはナノホール超格子全体にわたり直線的に減少し得る。非常に長いドープされたナノリボンまたはナノホール超格子においては、ドーピングレベルが固定され得るか、またはナノリボンもしくはナノホール超格子のフェルミエネルギーがナノリボンもしくはナノホール超格子の中間部分において一定に維持されるであろう。したがって、この場合、図２（ｃ）に示されるように、伝導バンドおよび荷電子バンドは、ナノリボンまたはナノホール超格子の中間部分において平坦となるが、それぞれ、リード線１０６と形成される接触部の近くで下方に、およびリード線１０８と形成される接触部の近くで上方に湾曲するであろう。内蔵電場は、入射光子により生成された電子−正孔対を分離し、光起電デバイスまたは光検出器のために、ナノリボンまたはナノホール超格子内に電流を形成し得る。内蔵電場はまた、光の放出のために、ナノリボンまたはナノホール超格子にキャリア（一方の端部から電子、および他方の端部から正孔）を注入することができる。
一方のリード線がナノリボンまたはナノホール超格子の仕事関数より小さい仕事関数を有し、他方のリード線がナノリボンまたはナノホール超格子の仕事関数より大きい仕事関数を有するようにする必要はない。いくつかの実施形態において、第１のリード線は、（ｉ）ナノリボンまたはナノホール超格子の仕事関数と異なる仕事関数を有し、また（ｉｉ）ナノリボンとの接触部において電子に対するショットキー障壁を形成する一方で、第２のリード線が電子に対するより小さいショットキー障壁を形成する、または電子に対するショットキー障壁を全く形成しなくてもよい。代替として、いくつかの実施形態において、第１のリード線は、ナノリボンまたはナノホール超格子の仕事関数と異なる仕事関数を有し、またナノリボンまたはナノホール超格子との接触部において正孔に対するショットキー障壁を形成する一方で、第２のリード線が正孔に対するより小さいショットキー障壁を形成する、または正孔に対するショットキー障壁を全く形成しないように選択されてもよい。ショットキー障壁に関するより詳細な情報は、参照により本明細書に組み込まれる、Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｊｕｎｃｔｉｏｎｓ ａｎｄ Ｔｈｅｉｒ Ａｐｐｌｉｃａｔｉｏｎｓ，Ｂ．Ｌ．Ｓｈａｒｍａ編，１９８４ Ｐｌｅｎｕｍ Ｐｒｅｓｓ，Ｎｅｗ Ｙｏｒｋに見出すことができる。
いくつかの実施形態において、本開示のナノリボンまたはナノホール超格子は、純粋またはドープされたグラファイトフィルムで作製される。いくつかの実施形態において、それらは他の材料、例えば、ＢＮ、ＭｏＳ２、ＷＳ２、ＺｎＯ、ＴｉＯ２、またはそれらのいくつかの組み合わせで作製される。電気伝導性リード線を作製するための好適な材料は、Ｔｉ、Ｎｂ、Ｚｎ、Ｃｒ、Ａｇ、Ａｌ、Ｃｏ、Ｐｄ、Ｃｕ、Ｐｔ、およびＡｕもしくはそれらのいくつかの組み合わせ、または、いくつかの実施形態において、グラファイト型ナノリボンもしくはナノホール超格子に好ましい、それらとＴｉおよびＰｄとのいくつかの合金を含むがこれらに限定されない。
ナノリボンまたはナノホール超格子の２つの端部の間に内蔵電位Ｖｂｉを有することが有利である。入射光の励起後、自由電子がナノリボンまたはナノホール超格子内に生成され、ナノリボンまたはナノホール超格子の一方の端部から他方の端部に流れるであろう。本開示による複数バンドギャップデバイスを作製するために、複数のナノリボンまたはナノホール超格子を互いに重ねた場合、生成された自由電子は、依然として一方の端部から他方の端部に流れるであろう。
（３−２）複数のバンドギャップの形成
有利には、本開示の複数バンドギャップデバイスは、同じまたは同様の半導体材料を使用して、複数のバンドギャップを有する複数のナノリボンまたは１つ以上のナノホール超格子を構築する。本質的に同じ材料を使用する利点は、格子定数を一致させることが回避され、これにより製造プロセスが単純化され、したがって製造コストが削減されることである。複数のナノリボンの複数のバンドギャップは、いくつかの実施形態において、ナノリボンの幅、厚さ、エッジ状態、ドーピングまたは他のパラメータを制御または変更することにより達成される。いくつかの実施形態において、ナノリボンのバンドギャップを調整するために好適なナノホールが実装される。同様に、１つ以上のナノホール超格子の複数のバンドギャップは、それにパターニングされたナノホール、厚さ、エッジ状態、ドーピングまたは他のパラメータを制御または変更することにより達成され得る。最適化を通して、複数のナノリボンまたは１つ以上のナノホール超格子は、予測される理想的な複数のバンドギャップまで調整され、改善された効率を有する複数バンドギャップデバイスがもたらされる。
［ナノリボンの幅の効果］
半導体グラファイト型ナノリボンのバンドギャップは、ナノリボンの幅と共に変化する。いかなる具体的理論にも限定されることを意図しないが、具体的理論において、半導体グラフェンナノリボンのバンドギャップは、ナノリボンの幅に反比例すると考えられる。したがって、単層のエッジが露出したグラフェンナノリボンの場合、計算される幅は、１．１〜１．４ｅＶのバンドギャップに対して１〜２ｎｍ、および０．７ｅＶに対して２〜３ｎｍの範囲内であると報告されている（Ｎａｎｏ Ｌｅｔｔｅｒｓ ６（１２），２７４８−２７５４（２００６）を参照されたい）。しかしながら、純粋なエッジが露出したグラフェンナノリボンは、実現されることがほとんどない。より典型的には、ナノリボンの構造および特性を変化させる自然または誘発された「欠陥」が存在する。半導体グラフェンナノリボンのバンドギャップに関して、これらの「欠陥」は、結晶方位、エッジ終端、およびドーピングを含む。例えば、ドーピングは、グラフェンのバンドギャップを顕著に増加させることが観察されている（Ｉｎｓｃｉｅｎｃｅ Ｊｏｕｒｎａｌ １（２），８０−８９（２０１１）を参照されたい）。
ドーピングおよび／または他の因子の変動により、１ｎｍから６０ｎｍの間のナノリボンの幅で０．１ｅＶから２．２ｅＶの間のバンドギャップを有するナノリボンを生成することが可能である。本複数バンドギャップデバイスのためのナノリボンは、バンドギャップ範囲およびナノリボンの幅の範囲を包含する。
［ナノリボンの厚さの効果］
ナノリボンの厚さは、半導体ナノリボンの電子構造に影響する（Ｎａｎｏ Ｔｏｄａｙ ５，３５１−３７２（２０１０）およびＮａｔｕｒｅ Ｍａｔｅｒｉａｌｓ ６（３）：１８３−１９１，（２００７）を参照されたい）。一般に、バンドギャップは、層の数の増加と共に減少する。
ドーピングまたはナノリボンの幅の変動等の他の因子と併せて、本複数バンドギャップデバイスは、単層ナノパターングラフェン、多層グラフェンシート、または数百のグラフェンシートを有するグラファイトを含有するナノリボンを備える。対応するナノリボンの厚さは、典型的は、ナノメートルから数マイクロメートルの間である。
［エッジ状態の効果］
エッジ状態もまた、ナノリボンの特性に影響し得る。ジグザグエッジを有するグラフェンナノリボンは、アームチェアエッジを有するグラフェンナノリボンと異なる電子特性を有する。ジグザグエッジは、フェルミエネルギー近傍の非結合分子軌道を有するエッジ局所状態を提供する。強結合に基づく計算では、ジグザググラフェンナノリボンは常に金属的であり、一方アームチェアグラフェンナノリボンは、その幅に依存して金属的にも半導体的にもなり得ることが予測される。計算および実験により、半導体アームチェアナノリボンのエネルギーバンドギャップは、ナノリボンの幅の減少と共に増加することが示されている。いくつかの最近の報告は、ジグザグナノリボンもまた、反対のエッジにおける磁気モーメント間の異常な反強磁性結合に起因して半導体的であることを示している。この挙動は、エッジ状態波動関数の空間分布特性、およびスピン偏極を生じる交換相互作用のほとんど局所的な特徴に由来し得る。さらに、エッジ上の異なる原子または分子によるエッジ終端および／または固定もまた、ナノリボンの特性を変化させる（Ｎａｎｏ Ｔｏｄａｙ ５，３５１−３７２（２０１０）を参照されたい）。例えば、グラフェンナノリボンのエッジは、カルボキシル（ＣＯＯＨ）、カルボニル（ＣＯＨ）、水素化（ＣＨ）およびアミン（ＮＨ２）により終端または固定され得る。外来原子または分子の付着によるそのようなエッジ終端は、効果的ドーピングとみなしてもよい。
用途および所望のバンドギャップに依存して、本複数バンドギャップデバイスは、アームチェアナノリボン、ジグザグナノリボン、またはその両方の組み合わせを含み得る。また、ナノリボンのエッジは、異なる濃度または異なる浸透度で、異なる原子または分子で終端してもよい。エッジ終端はまた、バンドギャップを最適化するために他の因子の変動と併せられてもよい。
［ドーピングの効果］
ドーピングは、バンド構造の変更、およびグラフェンまたはグラファイトが適応し得る可能なバンドギャップの拡張を可能にする（Ｉｎｓｃｉｅｎｃｅ Ｊｏｕｒｎａｌ １（２），８０−８９（２０１１）およびＮａｎｏ Ｔｏｄａｙ ５，３５１−３７２（２０１０）を参照されたい）。グラフェンドーピングは、（ｉ）ヘテロ原子ドーピング、（ｉｉ）化学修飾、および（ｉｉｉ）静電場調整の３つのカテゴリーに大きく分類され得る。ヘテロ原子ドーピングにおいては、ホウ素（Ｂ）、窒素（Ｎ）およびビスマス（Ｂｉ）ドーピングが報告されている。例えば、グラフェンナノリボンにおけるＮドーピングは、ＮＨ３との電熱反応を介して、またはＮ＋イオン照射後のＮＨ３アニーリングを介して、化学気相成長により達成されている（Ｓｃｉｅｎｃｅ ３２４（５９２８），７６８−７７１（２００９）およびＪｏｕｒｎａｌ ｏｆ ｔｈｅ Ａｍｅｒｉｃａｎ Ｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ １３１（４３），１５９３９−１５９４（２００９）を参照されたい）。さらに、フッ素（Ｆ）ドーピングが報告されている（Ｎａｎｏ Ｌｅｔｔｅｒｓ １０（８），３００１，（２０１０）を参照されたい）。化学修飾においては、二酸化窒素（ＮＯ２）およびアンモニア（ＮＨ３）が使用されており、反対電荷キャリアの生成が確認されている。静電場調整においては、グラフェン内の無秩序および欠陥のレベルを増加させることなく、キャリア濃度の可逆電荷およびフェルミ準位を制御することにより、グラフェンの特性の変更が達成される。さらに、ドーピング濃度および勾配は、ドーピングプロセスの特定の条件を調整することにより制御され得る。
様々なドーパントが存在し、またドーピングは異なる濃度または異なる勾配で達成され得るため、０．１ｅＶから２．２ｅＶの間のバンドギャップが、半導体グラフェンナノリボンに対して実現され得ると考えられる。本複数バンドギャップデバイスは、典型的には、この範囲内のバンドギャップを有するナノリボンを含む。
［ナノホールの効果］
ナノホールは、ナノホール超格子の電子特性の決定において重要な役割を果たす。そのような超格子のバンドギャップは、ナノホールのサイズ、ナノホールの形状、およびナノホールの密度を含むナノホール超格子の構造的特徴に依存する。ナノホール密度は、層状結晶質の単位表面積上にパターン化されるナノホールの数と定義される。いかなる具体的理論にも束縛されることを意図しないが、強結合モデルにより、グラフェンナノホール超格子のバンドギャップが、ナノホールのサイズおよび密度の積と共に直線的に増加することが明らかである（Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ ８０，２３３４０５（２００９）を参照されたい）。フェルミ準位において約０．４３５ｅＶの実質的なバンドギャップが開くことが報告されている。ナノホール超格子に関する情報はまた、Ｎａｎｏ Ｌｅｔｔｅｒｓ １０，１１２５−１１３１（２０１０）およびＮａｎｏ Ｒｅｓｅａｒｃｈ １，５６−６２（２００８）に見出すことができる。
上述のように、ナノホール超格子は、交差したナノリボンの２次元ネットワークとみなしてもよい。したがって、一般に、ナノホール超格子のバンドギャップは、より強い量子閉じ込めにより、ナノリボンの幅の減少と共に増加すると予測される。ナノホール超格子内で、特徴的なナノリボンの幅は、ナノホールのサイズ、または超格子の固定サイズにおけるナノホールの数を増加させることにより減少させ得る。特徴的なナノリボンの幅はまた、ナノホールのサイズおよびナノホールの数を保持しながら、超格子のサイズを減少させることにより減少させ得る。ここでも、いかなる具体的理論にも束縛されることを意図しないが、強結合モデルにより、グラフェンナノホール超格子のバンドギャップが、ナノリボン交差ネットワークの有限サイズ効果により増加すること（Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ ８０，２３３４０５（２００９）を参照されたい）、およびグラフェンナノホール超格子のバンドギャップが、０ｅＶから約２．５ｅＶまで広範囲に及び得ること（Ｎａｎｏ Ｒｅｓｅａｒｃｈ １，５６−６２（２００８）を参照されたい）が確認される。
ナノリボンと同様に、ナノホール超格子のバンドギャップは、その厚さの変動により、ドーピングにより、または他のパラメータの変更によりさらに調整され得る。したがって、ナノホール超格子を異なるサイズ、形状、密度、または他のパラメータの変動と組み合わせることにより、所望の波長スペクトルにわたり効率的に光を吸収または放出し得るデバイスを開発することができる。
［他の因子］
バンド構造を変更し、グラフェンのバンドギャップを変化させるための他の手法が存在する（Ｉｎｓｃｉｅｎｃｅ Ｊｏｕｒｎａｌ １（２），８０−８９（２０１１）を参照されたい）。これらの方法は、グラフェンと金属との間の接触部を使用すること、グラフェンに歪みを加えること、および二層グラフェンにバイアスをかけることを含む。
（３−３）半導体ナノリボンを使用した垂直スタックアーキテクチャ
ここで、図３〜７を参照し、半導体ナノリボンを使用した本開示による複数バンドギャップデバイス１００の例示的実施形態を開示する。まず図３および６を参照すると、図３は、例示的実施形態の上面図を示し、図６は、図３の線６−６’で切り出した図３の断面図を示す。実施形態において、複数バンドギャップデバイスは、第１のリード線１０６および第２のリード線１０８と電気的に連通した複数のスタック（１０４−１、１０４−２、…１０４−Ｎ）を含む。
複数のスタックは、基板１０２上、より具体的には基板１０２の表面１１４上に縦方向に配設され、複数のスタックにおける各スタックは、基板の異なる部分を占有する。基板は、複数バンドギャップデバイスの支持体として機能する。基板は、典型的には平面であり、剛性または可撓性であってもよい。いくつかの実施形態において、基板１０２は、アルミノケイ酸塩ガラス、ホウケイ酸ガラス、二色性ガラス、ゲルマニウム／半導体ガラス、ガラスセラミック、シリケート／溶融石英ガラス、ソーダ石灰ガラス、石英ガラス、カルコゲニド／硫化物ガラス、フッ化物ガラス、ガラス系フェノール、フリントガラス、またはセリーテッドガラス（ｃｅｒｅａｔｅｄ ｇｌａｓｓ）で作製される。いくつかの実施形態において、基板１０２は、ウレタンポリマー、アクリルポリマー、フッ素ポリマー、ポリベンズアミダゾール、ポリイミド、ポリテトラフルオロエチレン、ポリエーテルエーテルケトン、ポリアミド−イミド、ガラス系フェノール、ポリスチレン、架橋ポリスチレン、ポリエステル、ポリカーボネート、ポリエチレン、ポリエチレン、アクリロニトリル−ブタジエン−スチレン、ポリテトラフルオロ−エチレン、ポリメタクリレート、ナイロン６，６、酢酸酪酸セルロース、酢酸セルロース、硬質ビニル、可塑化ビニル、またはポリプロピレンで作製される。
複数のスタックにおける各スタックは、複数の半導体ナノリボン、および２つの隣接するナノリボン層の間の光学的に透明なインシュレータを含む。いくつかの実施形態において、複数のスタックにおける各スタックは、２つのナノリボンを含み、一方他の実施形態において、複数のスタックにおける各スタックは、３つのナノリボンを含む。さらに他の実施形態において、複数のスタックにおける各スタックは、４つ以上のナノリボンを含む。さらに他の実施形態において、複数のスタックにおけるいくつかのスタックが含むナノリボンの数は、複数のスタックにおける他のスタックが含むナノリボンの数と異なってもよい。例えば、複数のスタックにおけるいくつかのスタックは、２つのナノリボンを含んでもよく、一方複数のスタックにおける他のスタックは、３つ以上のナノリボンを含んでもよい。
例として、図６は、第１のナノリボン１１０−１、第２のナノリボン１１０−２、および第３のナノリボン１１０−３を含む３つのナノリボンを有するスタックを示している。これらの３つのナノリボンのそれぞれは、１１６−１、１１６−２、および１１６−３により示されるように、一方の端部で第１のリード線１０６と密接に接触しており、また、１１８−１、１１８−２、および１１８−３により示されるように、第２のリード線１０８と密接に接触している。集合的に、要素１１６−１、１１６−２および１１６−３は、スタックの第１の端部を画定し、一方要素１１８−１、１１８−２および１１８−３は、スタックの第２の端部を画定する。ナノリボンの端部のリード線との密接な接触はまた、線５−５’で切り出された図３の断面図を示す図５にも示されている。第１のリード線と第２のリード線との間の距離Ｌは、図６に示されるように、スタックの長さを画定する。
第１のリード線１０６および第２のリード線１０８は、電気伝導性材料、典型的には金属で作製される。電気伝導性リード線を作製するために好適な材料は、チタン（Ｔｉ）、ニオブ（Ｎｂ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、銀（Ａｇ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、白金（Ｐｔ）、および金（Ａｕ）を含む。ＴｉおよびＰｄは、グラファイト型ナノリボンに好ましい。いくつかの実施形態において、第１のリード線１０６は、複数のスタックにおける各スタックの第１の端部と密接に接触し、１つの共通のリード線として機能する。同様に、第２のリード線は、複数のスタックにおける各スタックの第２の端部と密接に接触し、別の共通のリード線として機能する。
各スタックが２つのナノリボンを有する実施形態の場合、第１のナノリボン１１０−１が基板表面１１４を覆い、次いで第１の光学的に透明なインシュレータ１１２−１が第１のナノリボンを覆い、続いて第２のナノリボン１１０−２が第１のインシュレータ１１２−１を覆う。第１のナノリボンは、第１のバンドギャップを特徴とし、第２のナノリボンは、第２のバンドギャップを特徴とし、第１のバンドギャップは第２のバンドギャップより小さい。第１のバンドギャップは、第１のナノリボンの幅、厚さもしくはエッジ状態を変動させることにより、第１のナノリボンにドープすることにより、またはこれらのパラメータの組み合わせを変更することにより、所望の値に調整され得る。同様に、第２のバンドギャップは、別の所望の値に調整され得る。
各スタックが３つ以上のナノリボンを有する実施形態において、ナノリボンの層および光学的に透明なインシュレータの層を互いに交互に重ね合わせることにより、同様の構造を使用してもよい。例えば、３つのナノリボンを有するスタックを作製するために、図６に示されるように、第２の光学的に透明なインシュレータ１１２−２が第２のナノリボン１１０−２を覆い、第３のナノリボン１１０−３が第２のインシュレータを覆ってもよい。第３のナノリボンは、第２のナノリボンの第２のバンドギャップより大きい第３のバンドギャップを特徴とする。
２つの隣接するナノリボン層の間の光学的に透明なインシュレータ（例えば、１１２−１、１１２−２）は、一方のナノリボン層を他方から電気的に分離する。インシュレータは、インシュレータが下のナノリボンにより吸収または放出され得る光子に対し光学的に透明であるように、その下のナノリボンのバンドギャップより大きいバンドギャップを有するように構成される。いくつかの実施形態において、光学的に透明なインシュレータは、アルミノケイ酸塩ガラス、ホウケイ酸ガラス、二色性ガラス、ゲルマニウム／半導体ガラス、ガラスセラミック、シリケート／溶融石英ガラス、ソーダ石灰ガラス、石英ガラス、カルコゲニド／硫化物ガラス、フッ化物ガラス、フリントガラス、またはセリーテッドガラス（ｃｅｒｅａｔｅｄ ｇｌａｓｓ）等のガラスで作製される。いくつかの実施形態において、光学的に透明なインシュレータは、ウレタンポリマー、アクリルポリマー、フッ素ポリマー、シリコーン、シリコーンゲル、エポキシ、ポリアミド、またはポリオレフィンで作製される。
光に暴露されると、複数のナノリボン（例えば、１１０−１、１１０−２、１１０−３）は、光子を吸収し、複数のナノリボンに隣接する電極の性質に依存して、電流、電圧またはその両方を生成する。このプロセスは以下の通りである。第３のバンドギャップを超えるエネルギーを有する光子は、第３のナノリボン１１０−３により吸収され、一方第３のナノリボンの第３のバンドギャップ未満のエネルギーを有する光子は、第２のナノリボン１１０−２に透過する。第２のナノリボンに達すると、第２のバンドギャップを超えるエネルギーを有する光子は、第２のナノリボンにより吸収され、第２のバンドギャップ未満のエネルギーを有する光子は、第１のナノリボン１１０−１に透過する。吸収および透過プロセスは、第１のバンドギャップ未満のエネルギーを有する光子が基板１０２に透過するまで継続する。そのような構成により、複数バンドギャップ光起電デバイスまたは複数バンドギャップ光検出器が達成される。
本開示による複数バンドギャップデバイスが外部電流に接続されると、逆のプロセスが生じる。複数のナノリボン内の電子は、正孔と再結合して、光を放出する。第１のナノリボン１１０−１は、第２のバンドギャップより低いエネルギーを有する光を放出する。その結果、第２のナノリボン−２は、第１のナノリボンにより放出された光に対し光学的に透明であるように見える。第３のバンドギャップは第２のバンドギャップより大きいため、第３のナノリボン１１０−３も同様に、第１のナノリボンにより放出された光に対し光学的に透明であるように見える。結果的に、第１のナノリボンにより放出された光は、複数バンドギャップデバイスの表面まで全てを透過する。同様に、第２および第３のナノリボンにより放出された光は、外部に透過する。複数のナノリボンにより放出された光は、次いで互いに干渉し合い、ハイブリッド光を生成する。そのような構成により、複数バンドギャップＬＥＤが生成される。
前項で述べたように、半導体ナノリボンのバンドギャップは、その幅、厚さ、エッジ状態、ドーピングまたはこれらの組み合わせおよび他の因子を変動させることにより調整または制御され得る。例示のために、図４は、各スタックが３つのナノリボンを有する複数バンドギャップデバイスを示し、各ナノリボンの所望のバンドギャップは、ナノリボンの幅Ｗおよび／または厚さＤの制御により達成される。この構成において、第１のナノリボン１１０−１は底部に配置され、第２のナノリボン１１０−２および第３のナノリボン１１０−３の幅より大きい幅を特徴とする。第２のナノリボンは、第３のナノリボンの幅より大きい幅を特徴とする。その結果、一番上の第３のナノリボンは、３つのナノリボンの中で最も大きいバンドギャップを有する。
しかしながら、一番上の第３のナノリボン１１０−３は、必ずしも最小である必要はない。例えば、いくつかの実施形態において、第３のナノリボンが、第２のナノリボンより大きいバンドギャップを有するが、第２のナノリボンと同じ幅または第１のナノリボンと同じ幅を有するように、第３のナノリボンは、Ｂ、Ｎ、Ｂｉ、またはＦ原子または分子でドープされてもよい。他の実施形態において、第２のナノリボンもまた、３つのナノリボン全てが同じ幅を有するように、異なるドーパントで、または同じドーパントであるが異なる濃度でドープされてもよい。
一般に、複数のナノリボンのバンドギャップは、０．１ｅＶから２．２ｅＶの間で調整される。複数のスタックにおける各スタックが２つのナノリボンを含むいくつかの実施形態において、第１のバンドギャップは、０．１ｅＶから１．２ｅＶの間、０．５ｅＶから１．５ｅＶの間、または０．８ｅＶから１．８ｅＶの間で調整および制御され、第２のバンドギャップは、０．８ｅＶから１．９ｅＶの間、または１．２ｅＶから２．２ｅＶの間、または１．５ｅＶから２．２ｅＶの間で調整および制御される。複数のスタックにおける各スタックが３つのナノリボンを含むいくつかの実施形態において、それぞれの第１のバンドギャップは、０．１ｅＶから１．１ｅＶの間、０．４ｅＶから１．３ｅＶの間、または０．６ｅＶから１．５ｅＶの間で調整および制御され、第２のバンドギャップは、０．７ｅＶから１．５ｅＶの間、１ｅＶから１．７ｅＶの間、および１．２から２．１ｅＶの間で調整および制御され、第３のバンドギャップは、１．４ｅＶから２ｅＶの間、１．５ｅＶから２．１ｅＶの間、または１．６ｅＶから２．２ｅＶの間で調整および制御される。
本開示による複数バンドギャップデバイスのナノリボンの典型的な幅は、１ｎｍから６０ｎｍの間である。複数のスタックにおける各スタックが２つのナノリボンを含むいくつかの実施形態において、第１のナノリボンは、２０ｎｍから５０ｎｍの間の幅を有してもよく、第２のナノリボンは、１ｎｍから３０ｎｍｎ間の幅を有してもよい。各スタックが２つのナノリボンを含む他の実施形態において、第１のナノリボンは、３０ｎｍから４０ｎｍの間の幅を有し、一方第２のナノリボンは、１０ｎｍから２０ｎｍの間の幅を有する。複数のスタックにおける各スタックが３つのナノリボンを含むいくつかの実施形態において、第１のナノリボンは、２５ｎｍから５０ｎｍの間の幅を有し、第２のナノリボンは、１５ｎｍから４０ｎｍの間の幅を有し、第３のナノリボンは、１ｎｍから２０ｎｍの間の幅を有する。いくつかの実施形態において、第１のナノリボンは、３０ｎｍから４５ｎｍの間の幅を有し、第２のナノリボンは、２０ｎｍから３０ｎｍの間の幅を有し、第３のナノリボンは、５ｎｍから１５ｎｍの間の幅を有する。さらにいくつかの実施形態において、第１および第２のナノリボン、ならびに／または第３のナノリボンは、同じ幅、例えば３０ｎｍまたは５０ｎｍの幅を有するが異なるエッジ状態を有する、または異なるドーパントでドープされている、または同じドーパントであるが異なる濃度でドープされている。
いくつかの実施形態において、第１のナノリボンは、０．１ｅＶから１．０ｅＶの間、０．４ｅＶから１．４ｅＶの間、０．６ｅＶから１．８ｅＶの間、または０．８ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、第１のナノリボンは、０．１ｅＶから０．４ｅＶの間、０．４ｅＶから０．８ｅＶの間、０．８ｅＶから１．２ｅＶの間、１．２ｅＶから１．６ｅＶの間、１．６ｅＶから２．０ｅＶの間、または２．０ｅＶから２．２ｅＶの間のバンドギャップを有する。
いくつかの実施形態において、第１のナノリボンは、１ｎｍから１０ｎｍの間、１０ｎｍから２０ｎｍの間、２０ｎｍから３０ｎｍの間、３０ｎｍから４０ｎｍの間、または４０ｎｍから５０ｎｍの間の幅を有する。
いくつかの実施形態において、第１のナノリボンは、０．１ｅＶから１．０ｅＶの間、０．４ｅＶから１．４ｅＶの間、０．６ｅＶから１．８ｅＶの間、または０．８ｅＶから２．２ｅＶの間のバンドギャップを有し、第２のナノリボンは、第１のナノリボンのバンドギャップと異なる、０．１ｅＶから１．０ｅＶの間、０．４ｅＶから１．４ｅＶの間、０．６ｅＶから１．８ｅＶの間、または０．８ｅＶから２．２ｅＶの間の範囲内のバンドギャップを有する。いくつかの実施形態において、第１のナノリボンは、０．１ｅＶから０．４ｅＶの間、０．４ｅＶから０．８ｅＶの間、０．８ｅＶから１．２ｅＶの間、１．２ｅＶから１．６ｅＶの間、１．６ｅＶから２．０ｅＶの間、または２．０ｅＶから２．２ｅＶの間のバンドギャップを有し、第２のナノリボンは、第１のナノリボンのバンドギャップと異なる、１ｎｍから１０ｎｍの間、１０ｎｍから２０ｎｍの間、２０ｎｍから３０ｎｍの間、３０ｎｍから４０ｎｍの間、または４０ｎｍから５０ｎｍの間の範囲内のバンドギャップを有する。
本開示による複数バンドギャップ光検出器のバンドギャップは、測定する必要のある入射光のスペクトルに依存する。入射光のスペクトルが赤外領域内である場合、ナノリボンのバンドギャップは、より低い値、例えば１．０ｅＶ未満に設定され得る。したがって、いくつかの実施形態において、ナノリボンは、３０ｎｍより大きい幅を有する。一方、入射光のスペクトルが紫外線領域内である場合、ナノリボンは、より大きなバンドギャップ、例えば１．５ｅＶ超のバンドギャップを有さなければならない。したがって、いくつかの実施形態において、ナノリボンは、２０ｎｍ未満の幅を有する。可視光内のスペクトル領域を測定するためには、いくつかの実施形態において、バンドギャップは、複数バンドギャップ光起電デバイスと同じ値を有する。入射光のスペクトルがより広い範囲、例えば、波長範囲が１０ｎｍから１００μｍの間の範囲である赤外から紫外に及ぶ用途において、複数のスタックにおける各スタックは、４層以上のナノリボンを含み、各ナノリボンは、具体的な標的スペクトル領域内の光子を選択的に吸収するように調整されてもよい。
同様に、本開示による複数バンドギャップＬＥＤの場合、スタックにおけるナノリボンの数および各ナノリボンのバンドギャップは、用途に依存する。例えば、白色光が望ましい場合、いくつかの実施形態において、複数バンドギャップＬＥＤは複数のスタックを含み、各スタックは、３つのナノリボンを有する。各ナノリボンのバンドギャップは、底部における第１のナノリボンが最小のバンドギャップを有し、一番上の第３のナノリボンが最大のバンドギャップを有し、中間の第２のナノリボンが最大のバンドギャップと最小のバンドギャップとの間のバンドギャップを有するように調整および制御される。電源の投入後、第１、第２、および第３のナノリボンは、それぞれ赤色光、緑色光、および青色光を放出する。適正な割合である場合、赤、緑および青色光は、集合的に白色光を放出し、したがって白色光ＬＥＤを形成する。
図４および図５に示される複数のスタック１０４−１、１０４−２、…１０４−Ｎは、同一であるように見えるが、同一である必要はない。いくつかの実施形態において、複数のスタックにおける各スタックは、同一である。他の実施形態において、複数のスタックにおける１つのスタックは、複数のスタックにおける別のスタックと異なる。例えば、複数のスタックにおけるスタック１０４−１の第１のナノリボン１１０−１の第１のバンドギャップは、スタック１０４−３の第１のナノリボン１１０−１の第１のバンドギャップと異なるバンドギャップを有する。複数のスタックにおけるスタック１０４−１の第２のナノリボン１１０−２の第２のバンドギャップは、スタック１０４−３の第２のナノリボン１１０−２の第２のバンドギャップと異なるバンドギャップを有する。他の実施形態において、ナノリボンの幅、厚さ、エッジ状態、ドーパント、ドーピング濃度、またはドーピング勾配等の他の特性に関して、複数のスタック内で差が生じる。さらに他の実施形態において、各スタックが有し得るナノリボンの長さまたは数に関して、複数のスタック内で差が生じる。さらに他の実施形態において、１つのスタックに使用される半導体材料が別のスタックに使用される半導体材料と異なるため、複数のスタック内で差が生じる。いくつかの実施形態において、スタック、例えばスタック１０４−１は、スタック１０４−２と異なり、一方スタック１０４−２は１０４−３と異なる。他の実施形態において、いくつかのスタックは、異なるスペクトル領域を標的として、他のスタックと異なる最適バンドギャップを有する。そのような構成において、各スタック内のナノリボンが、バンドギャップに基づく順番で積み重ねられ、一番上のナノリボンが最大のバンドギャップを有し、底部のナノリボンが最小のバンドギャップを有するように配慮される。
図４および５に示されるようなナノリボンの厚さＤは、単層ナノパターングラフェンシートから数百のグラフェンシートを含有するナノリボンに対応して、ナノメートルからマイクロメートルに及ぶ広い範囲を有し得る。いくつかの実施形態において、ナノリボンは、１から３００の間のグラフェンナノリボンシートを含む。いくつかの実施形態において、ナノリボンは、１００から３００の間のグラフェンナノリボンシートを含む。
図６においてＬにより示されるように、ナノリボンの長さは、第１のリード線と第２のリード線との間の距離により画定される。ナノリボンの大きな平均自由行程を利用して、本開示による複数のスタックにおけるナノリボンの長さは、典型的には、数マイクロメートルから数百マイクロメートルの範囲内である。いくつかの実施形態において、長さＬは、１μｍから１００μｍの間である。
本開示による典型的な複数バンドギャップデバイスは、複数のスタックの密度および寸法に依存して、数十億（またはさらに数兆）ものナノリボンを含む。１０６から１０１２スタック／ｃｍ２の間のスタック密度を有し、各スタックが２つ以上のナノリボンを有し得る複数バンドギャップデバイスを設計することが可能である。
随意に、各スタックまたはいくつかのスタックにおける一番上のナノリボンまたは一番上のナノリボンの一部は、図７に示されるように、反射防止層１２０でコーティングされる。反射防止層は、典型的には、ＳｉＯ２およびＴｉＯ２等の誘電材料で作製される。他の実施形態において、反射防止層は、ＩｎＧａＡｓ等の半導体材料で作製される。しかしながら、コーティングに使用される半導体材料は、標的波長範囲内の光子に対して光学的に透明であるように、一番上のナノリボンのバンドギャップより大きいバンドギャップを有するべきである。代替として、ドーピングを使用して、反射防止コーティングとしての使用のための半導体材料のバンドギャップを開く。
典型的には、反射防止層は、数十から数千ナノメートルの範囲内の厚さを有する。本開示による光起電デバイスまたは光検出器の場合、反射防止層の厚さは、入射波の波長の４分の１となるように選択および制御され得る。したがって、反射防止層の上面から反射された波は、ナノリボン表面から反射された波と相殺的に干渉し、ゼロの正味反射エネルギーをもたらし、したがって全ての光がナノリボンに透過する。同様に、本開示による発光デバイスのための反射防止層の厚さは、ナノリボンから放出された全ての光がナノリボンおよび反射防止層を透過するように選択および制御され得る。波の相殺的および建設的干渉を利用するために、２層以上の反射防止コーティングを使用して、デバイスの効率をさらに増加させてもよい。
（３−４）半導体ナノリボンを使用した、横方向離間アーキテクチャ
ここで、図８〜１１を参照すると、図８〜１１は、半導体ナノリボンを使用した本開示による複数バンドギャップデバイスの、横方向のアーキテクチャにおける例示的実施形態３００を示している。図８は、例示的実施形態の上面図を示し、図６、７および８は、それぞれ線６−６’、７−７’および８−８’で切り出した図８の断面図を示す。いくつかの実施形態において、複数バンドギャップデバイス３００は、複数の半導体ナノリボン（３０４−１、３０４−２、…３０４−Ｎ）を備え、各ナノリボンは、第１のリード線１０６および第２のリード線１０８と電気的に連通している。複数バンドギャップデバイスが光起電デバイスまたは光検出器である場合、複数バンドギャップデバイスは、複数のナノリボンと光学的に連通した光学スプリッタ３１０をさらに備える。しかしながら、本開示による複数バンドギャップＬＥＤは、光学スプリッタを必要としない。
複数の半導体ナノリボン（３０４−１、３０４−２、…３０４−Ｎ）は、基板１０２上、より具体的には基板１０２の表面１１４上に縦方向に配設され、複数のナノリボンにおける各ナノリボンは、互いに空間的に分離される。垂直スタックアーキテクチャの場合のように、基板は、典型的には、剛性または可撓性のいずれかの平面であり、前項において説明されたのと同じ材料で作製され得る。
複数バンドギャップデバイスを作製するために、複数の半導体ナノリボンにおけるいくつかのナノリボンは、複数の半導体ナノリボンにおける他のナノリボンと異なるバンドギャップを有する。異なるバンドギャップは、異なる材料を使用することにより、または、ナノリボンの幅、厚さ、エッジ状態、ドーピングまたは他の因子を調整することにより達成され得る。例として、図８〜１１は、ナノリボンの幅を変動させることにより、または他の因子と共にナノリボンの幅を変動させることにより異なるバンドギャップが達成される実施形態を示している。例えば、ナノリボン３０４−１の幅および厚さの両方が、ナノリボン３０４−３のものと異なる。しかしながら、幅および／または厚さを変動させることは、バンドギャップの調整のための典型例と考えられ得る。ナノリボンの幅および／または厚さを変えることなく、他の因子を使用してバンドギャップを変更してもよい。
図８〜１０に示されるように、ナノリボン３０４−３は、ナノリボン３０４−２より広い幅を有し、一方ナノリボン３０４−２は、ナノリボン３０４−１より広い幅を有する。これは、ナノリボン３０４−３がナノリボン３０４−２より小さいバンドギャップを有し、ナノリボン３０４−２がナノリボン３０４−１より小さいバンドギャップを有する実施形態を表す。したがって、ナノリボン３０４−３は、ナノリボン３０４−２より長い波長を有する光子を吸収または放出し、ナノリボン３０４−２は、ナノリボン３０４−１より長い波長を有する光子を吸収または放出する。
前項において説明した垂直スタックアーキテクチャと同様に、複数のナノリボンにおける各ナノリボンは、図１１に示されるように、第１の端部３１６、第２の端部３１８および長さＬにより画定される。いくつかの実施形態において、複数のナノリボンにおける各ナノリボンの第１の端部３１６は、第１のリード線１０６と密接に接触し、したがって共通のリード線を形成する。複数のナノリボンにおける各ナノリボンの第２の端部３１８は、第２のリード線１０８と密接に接触し、したがって別の共通のリード線を形成する。
図９を参照すると、本開示による複数バンドギャップデバイス３００は、複数バンドギャップ光起電デバイスまたは複数バンドギャップ光検出器として使用される場合、光学スプリッタ３１０をさらに備える。光学スプリッタ３１０は、入射光を異なる波長域に分離し、異なる波長域を対応するナノリボンに誘導する。用途に基づいて、光学スプリッタは、プリズム等の単純な光学系、または入射光を具体的な標的波長範囲に分離するスペクトル的に選択的な系である。いくつかの実施形態において、光学スプリッタは、複数のナノリボンのすぐ上に設置される。他の実施形態において、光学スプリッタは、複数のナノリボンからある距離だけ離して配置される。さらに他の実施形態において、光学スプリッタは傾斜され、複数のナノリボンの垂直表面に対して角度を形成する。
２つの波長範囲を標的とするいくつかの実施形態において、複数のナノリボンは、２つの群に分けられる。各群は、少なくとも１つのナノリボンを含み、１つの群内のナノリボンは、他の群と異なるバンドギャップを有する。例えば、第１の群は、第２の群より小さいバンドギャップを有する。そのような構成において、光学スプリッタ３１０は、入射光を２つの異なる波長域に分離し、第１の波長域は、第２の波長域内の波長より大きい少なくとも１つの波長を特徴とする。次いで、光学スプリッタは、第１の光の波長域を第１の群に誘導し、第２の波長域を第２の群に誘導する。
３つの波長範囲を標的とするいくつかの実施形態において、複数のナノリボンは、３つの群に分けられ、各群内のナノリボンは、他の２つの群とは異なるバンドギャップを有する。例えば、第１の群は、第２の群より小さいバンドギャップを有し、一方第２の群は、第３の群より小さいバンドギャップを有する。したがって、光学スプリッタは、入射光を３つの波長域に分離する。３つの波長域における第１の波長域は、３つの波長域における第２の波長域内の波長より大きい少なくとも１つの波長を特徴とし、第２の波長域は、３つの波長域における第３の波長域内の波長より大きい少なくとも１つの波長を特徴とする。そのような実施形態において、光学スプリッタは、３つの波長域を対応するナノリボン群に誘導する。
いくつかの実施形態において、本開示による複数バンドギャップ発光ダイオードは、複数のナノリボンから放出された異なる波長域からの光を結合するために光学スプリッタが必要とされないように構成される。そのような構成において、異なるバンドギャップを有するナノリボンは、互いに近くに設置される。ナノリボンまたはナノリボンの群の寸法は、マイクロメートル範囲であるため、これらのナノリボンからの発光は、人間の目には区別できない。集合的に、本開示による複数バンドギャップＬＥＤは、複数の波長域を含む光を放出する。例えば、いくつかの実施形態において、いくつかのナノリボンは赤色光を放出し、いくつかは緑色光を放出し、またいくつかは青色光を放出する。それらを組み合わせて、複数バンドギャップＬＥＤは、人間の目には白色光を放出するように見える。他の実施形態において、本開示による複数バンドギャップＬＥＤは、所望の用途において異なる波長域からの光を結合するために光学スプリッタ３１０を備えてもよい。
横方向離間ナノリボンは、互いに隣接して並べて配置されることを除いて、前項において説明した垂直スタックナノリボンと実質的に同じである。例えば、ナノリボンは、同じナノパターニングプロセスを使用して同じ材料で作製されてもよく、また、幅、長さ、および厚さを含む実質的に同じ寸法を有してもよい。すなわち、横方向離間ナノリボンは、一般に、１ｎｍから６０ｎｍの間の幅を有し、複数の横方向離間ナノリボンを備える複数バンドギャップデバイスは、典型的には、１０６から１０１２ナノリボン／ｃｍ２の間のナノリボン密度を有する。さらに、バンドギャップの範囲を含む前項において説明したパラメータは、横方向離間ナノリボン、および複数の横方向離間ナノリボンを備える複数バンドギャップデバイスに対して適用することができる。
垂直スタックアーキテクチャと同様に、横方向離間複数バンドギャップデバイスは、随意に、図１１に示されるように、反射防止層３２０を含んでもよい。反射防止層３２０は、複数のナノリボンにおける各ナノリボンの全てまたは一部を覆い、前項において説明した反射防止層１２０と本質的に同じ寸法を有する。さらに、反射防止層３２０は、反射防止層１２０と同じ材料で作製されてもよい。
（３−５）半導体ナノホール超格子を使用したアーキテクチャ
ナノリボンと同様に、１つ以上のナノホール超格子は、一方を他方の上に積み重ねることにより垂直に配設されてもよく、または、一方を他方の隣に並べて配置することにより横方向に配設されてもよい。いくつかの実施形態において、半導体ナノホール超格子を有するデバイスのアーキテクチャは、ナノリボンを使用した場合、垂直に積み重ねられているか横方向に離間しているかに関わらず、上述のものと本質的に同じである。実際に、ナノリボンに関して上述した構造、パラメータ、数字、材料等は全て、単純にナノリボンをナノホール超格子で置き換えることにより、ナノホール超格子に対するアーキテクチャ、パラメータ、数字、材料等を説明するように容易に変更され得る。反射防止層および光学スプリッタ等の他の随意の特徴は、本質的に同じ様式で、半導体ナノホール超格子を使用したアーキテクチャに組み込んでもよい。
類似性を例示するための例として、半導体ナノホール超格子を使用した垂直スタック構造は、基板、ならびに第１のエッジおよび第２のエッジにより画定されるナノホール超格子スタックを含む。ナノホール超格子スタックは、（１）第１のバンドギャップ範囲を特徴とし、ナノホールの第１のアレイでパターン化された、複数のナノホール超格子における第１のナノホール超格子であって、基板を覆う第１のナノホール超格子と、（２）第１のナノホール超格子を覆う第１の光学的に透明なインシュレータと、（３）第２のバンドギャップ範囲を特徴とし、ナノホールの第２のアレイでパターン化された、複数のナノホール超格子における第２のナノホール超格子であって、第１のインシュレータを覆う第２のナノホール超格子とを含む、複数のナノホール超格子を含む。第１のバンドギャップ範囲は、第２のバンドギャップ範囲内のバンドギャップより小さい第１のバンドギャップ範囲内の少なくとも１つのバンドギャップを特徴とする。さらに、半導体ナノホール超格子を使用した垂直スタック構造は、ナノホール超格子スタックの第１のエッジに電気的に接触する第１のリード線と、ナノホール超格子スタックの第２のエッジに電気的に接触する第２のリードとを含む。
いくつかの実施形態において、複数のナノホール超格子におけるナノホール超格子は、１μｍから１０ｍｍの間の特徴的寸法を有する。いくつかの実施形態において、ナノホール超格子の特徴的寸法は、５０μｍから５００μｍの間、または１００μｍから３００μｍの間である。いくつかの実施形態において、複数のナノホール超格子におけるナノホール超格子内にパターン化されたナノホールのアレイにおけるナノホールは、５０００ｎｍ未満の特徴的寸法を有する。いくつかの実施形態において、ナノホールのアレイにおけるナノホールは、１０００ｎｍ未満、５００ｎｍ未満、１００ｎｍ未満、または５０ｎｍ未満の特徴的寸法を有する。いくつかの実施形態において、複数のナノホール超格子におけるナノホール超格子は、１ナノホール／μｍ２から１０６ナノホール／μｍ２の間のナノホール密度を有し、一方他の実施形態において、複数のナノホール超格子におけるナノホール超格子は、１０ナノホール／μｍ２から１０５ナノホール／μｍ２、または１００ナノホール／μｍ２から１０４ナノホール／μｍ２の間のナノホール密度を有する。
いくつかの実施形態において、第１のリード線とナノホール超格子スタックの第１のエッジとの間の第１の接合部は、キャリアに対するショットキー障壁を形成してもよく、一方第２のリード線とナノホール超格子スタックの第２のエッジとの間の第２の接合部は、キャリアに対してショットキー障壁を全く形成しないか、またはキャリアに対するより小さいショットキー障壁を形成し、キャリアは電子または全体である。第１のリード線および第２のリード線を選択的回路に電気的に接続することにより、複数バンドギャップ光起電デバイス、複数バンドギャップ光検出器、または複数バンドギャップ発光ダイオードが生成される。
本開示によるいくつかのデバイスは、互いに重なり合った複数のナノホール超格子を有するナノホール超格子デバイスを含み、デバイスは、第１のエッジおよび第２のエッジを有する。第１のエッジは、第１のリード線と電気的に連通し、第２のエッジは、第２のリード線と電気的に連通している。デバイスは、基板上に、より具体的には基板の表面上に配設される。基板は、デバイスの支持体として機能する。基板は、典型的には平面であり、剛性または可撓性であってもよい。いくつかの実施形態において、基板は、アルミノケイ酸塩ガラス、ホウケイ酸ガラス、二色性ガラス、ゲルマニウム／半導体ガラス、ガラスセラミック、シリケート／溶融石英ガラス、ソーダ石灰ガラス、石英ガラス、カルコゲニド／硫化物ガラス、フッ化物ガラス、ガラス系フェノール、フリントガラス、またはセリーテッドガラス（ｃｅｒｅａｔｅｄ ｇｌａｓｓ）で作製される。いくつかの実施形態において、基板は、ウレタンポリマー、アクリルポリマー、フッ素ポリマー、ポリベンズアミダゾール、ポリイミド、ポリテトラフルオロエチレン、ポリエーテルエーテルケトン、ポリアミド−イミド、ガラス系フェノール、ポリスチレン、架橋ポリスチレン、ポリエステル、ポリカーボネート、ポリエチレン、ポリエチレン、アクリロニトリル−ブタジエン−スチレン、ポリテトラフルオロ−エチレン、ポリメタクリレート、ナイロン６，６、酢酸酪酸セルロース、酢酸セルロース、硬質ビニル、可塑化ビニル、またはポリプロピレンで作製される。
デバイスは、複数のナノホール超格子、および隣接するナノホール超格子の間の光学的に透明なインシュレータを備える。いくつかの実施形態において、ナノホール超格子デバイスは、２つのナノホール超格子を備え、一方他の実施形態において、ナノホール超格子デバイスは、３つのナノホール超格子を備える。さらに他の実施形態において、ナノホール超格子デバイスは、４つ以上のナノホール超格子を備える。
例として、図２０は、第１のナノホール超格子１１０−１、第２のナノホール超格子１１０−２、および第３のナノホール超格子１１０−３を含む３つのナノホール超格子を有するナノホール超格子デバイスを示す。これらの３つのナノホール超格子のそれぞれは、図２０において、要素１１６−１、１１６−２、１１６−３により示されるように、一方の端部で第１のリード線１０６と電気的に接触しており、また、要素１１８−１、１１８−２、１１８−２により示されるように、第２のリード線１０８と電気的に接触している。集合的に、要素１１６−１、１１６−２および１１６−３は、ナノホール超格子スタックの第１の端部を画定し、一方要素１１８−１、１１８−２および１１８−３は、ナノホール超格子スタックの第２の端部を画定する。
第１のリード線１０６および第２のリード線１０８は、電気伝導性材料、典型的には金属で作製される。電気伝導性リード線を作製するために好適な材料は、チタン（Ｔｉ）、ニオブ（Ｎｂ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、銀（Ａｇ）、アルミニウム（Ａｌ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、白金（Ｐｔ）、および金（Ａｕ）を含む。ＴｉおよびＰｄは、グラファイト型ナノホール超格子に好ましい。いくつかの実施形態において、第１のリード線１０６は、デバイスの第１の端部と密接に接触し、１つの共通のリード線として機能する。同様に、第２のリード線は、デバイスの第２の端部と密接に接触し、別の共通のリード線として機能する。
スタックが２つのナノホール超格子を有する実施形態の場合、第１のナノホール超格子１１０−１が基板表面上を覆い、次いで第１の光学的に透明なインシュレータ１１２−１が第１のナノホール超格子１１０−１を覆い、続いて第２のナノホール超格子１１０−２が第１のインシュレータ２０１２−１を覆う。第１のナノホール超格子は、第１のバンドギャップを特徴とし、第２のナノホール超格子は、第２のバンドギャップを特徴とし、第１のバンドギャップは第２のバンドギャップより小さい。第１のバンドギャップは、所望の値に調整され得る。同様に、第２のバンドギャップは、別の所望の値に調整され得る。
スタックが３つ以上のナノホール超格子を有する実施形態の場合、ナノホール超格子および光学的に透明なインシュレータの層を互いに交互に重ね合わせることにより、同様の構造を使用してもよい。例えば、３つのナノホール超格子を有するスタックを作製するために、図２０に示されるように、第２の光学的に透明なインシュレータ１１２−２が第２のナノホール超格子１１０−２を覆い、第３のナノホール超格子２０００−３が第２のインシュレータを覆ってもよい。第３のナノホール超格子は、第２のナノホール超格子の第２のバンドギャップより大きい第３のバンドギャップを特徴とする。
２つの隣接するナノホール超格子の間の光学的に透明なインシュレータ（例えば、１１２−１、１１２−２）は、一方のナノホール超格子を他方から電気的に分離する。インシュレータは、インシュレータが下のナノホール超格子により吸収または放出され得る光子に対し光学的に透明であるように、その下のナノホール超格子のバンドギャップより大きいバンドギャップを有するように構成される。いくつかの実施形態において、光学的に透明なインシュレータは、アルミノケイ酸塩ガラス、ホウケイ酸ガラス、二色性ガラス、ゲルマニウム／半導体ガラス、ガラスセラミック、シリケート／溶融石英ガラス、ソーダ石灰ガラス、石英ガラス、カルコゲニド／硫化物ガラス、フッ化物ガラス、フリントガラス、またはセリーテッドガラス（ｃｅｒｅａｔｅｄ ｇｌａｓｓ）等のガラスで作製される。いくつかの実施形態において、光学的に透明なインシュレータは、ウレタンポリマー、アクリルポリマー、フッ素ポリマー、シリコーン、シリコーンゲル、エポキシ、ポリアミド、またはポリオレフィンで作製される。
光に暴露されると、複数のナノホール超格子（例えば、１１００−１、１１０−２、１１０−３）は、光子を吸収し、複数のナノホール超格子に隣接する電極の性質に依存して、電流、電圧またはその両方を生成する。このプロセスは以下の通りである。第３のバンドギャップを超えるエネルギーを有する光子は、第３のナノホール超格子２０００−３により吸収され、一方第３のナノホール超格子の第３のバンドギャップ未満のエネルギーを有する光子は、第２のナノホール超格子１１０−２に透過する。第２のナノホール超格子に達すると、第２のバンドギャップを超えるエネルギーを有する光子は、第２のナノホール超格子により吸収され、第２のバンドギャップ未満のエネルギーを有する光子は、第１のナノホール超格子１１０−１に透過する。吸収および透過プロセスは、第１のバンドギャップ未満のエネルギーを有する光子が基板１０２に透過するまで継続する。そのような構成により、複数バンドギャップ光起電デバイスまたは複数バンドギャップ光検出器が達成される。
本開示による複数バンドギャップデバイスが外部電流に接続されると、逆のプロセスが生じる。複数のナノホール超格子内の電子は、正孔と再結合して、光を放出する。第１のナノホール超格子１１０−１は、第２のバンドギャップより低いエネルギーを有する光を放出する。その結果、第２のナノホール超格子２０００−２は、第１のナノホール超格子により放出された光に対し光学的に透明であるように見える。第３のバンドギャップは第２のバンドギャップより大きいため、第３のナノホール超格子１１０−３も同様に、第１のナノホール超格子により放出された光に対し光学的に透明であるように見える。結果的に、第１のナノホール超格子により放出された光は、複数バンドギャップデバイスの表面まで全てを透過する。同様に、第２および第３のナノホール超格子により放出された光は、外部に透過する。複数のナノホール超格子により放出された光は、次いで互いに干渉し合い、ハイブリッド光を生成する。そのような構成により、複数バンドギャップＬＥＤが生成される。
一般に、ナノホール超格子のバンドギャップは、０．１ｅＶから２．２ｅＶの間で調整される。ナノホール超格子スタックが２つのナノホール超格子を含むいくつかの実施形態において、第１のバンドギャップは、０．１ｅＶから１．２ｅＶの間、０．５ｅＶから１．５ｅＶの間、または０．８ｅＶから１．８ｅＶの間となるように調整および制御され、第２のバンドギャップは、０．８ｅＶから１．９ｅＶの間、または１．２ｅＶから２．２ｅＶの間、または１．５ｅＶから２．２ｅＶの間となるように構成される。ナノホール超格子スタックが３つのナノホール超格子を含むいくつかの実施形態において、第１のバンドギャップは、０．１ｅＶから１．１ｅＶの間、０．４ｅＶから１．３ｅＶの間、または０．６ｅＶから１．５ｅＶの間となるように調整および制御され、第２のバンドギャップは、０．７ｅＶから１．５ｅＶの間、１ｅＶから１．７ｅＶの間、および１．２から２．１ｅＶの間となるように構成され、第３のバンドギャップは、１．４ｅＶから２ｅＶの間、１．５ｅＶから２．１ｅＶの間、または１．６ｅＶから２．２ｅＶの間となるように構成される。
いくつかの実施形態において、第１のナノホール超格子は、０．１ｅＶから１．０ｅＶの間、０．４ｅＶから１．４ｅＶの間、０．６ｅＶから１．８ｅＶの間、または０．８ｅＶから２．２ｅＶの間のバンドギャップを有する。いくつかの実施形態において、第１のナノホール超格子は、０．１ｅＶから０．４ｅＶの間、０．４ｅＶから０．８ｅＶの間、０．８ｅＶから１．２ｅＶの間、１．２ｅＶから１．６ｅＶの間、１．６ｅＶから２．０ｅＶの間、または２．０ｅＶから２．２ｅＶの間のバンドギャップを有する。
いくつかの実施形態において、第１のナノホール超格子は、０．１ｅＶから１．０ｅＶの間、０．４ｅＶから１．４ｅＶの間、０．６ｅＶから１．８ｅＶの間、または０．８ｅＶから２．２ｅＶの間のバンドギャップを有し、第２のナノホール超格子は、第１のナノホール超格子のバンドギャップと異なる、０．１ｅＶから１．０ｅＶの間、０．４ｅＶから１．４ｅＶの間、０．６ｅＶから１．８ｅＶの間、または０．８ｅＶから２．２ｅＶの間の範囲内のバンドギャップを有する。いくつかの実施形態において、第１のナノホール超格子は、０．１ｅＶから０．４ｅＶの間、０．４ｅＶから０．８ｅＶの間、０．８ｅＶから１．２ｅＶの間、１．２ｅＶから１．６ｅＶの間、１．６ｅＶから２．０ｅＶの間、または２．０ｅＶから２．２ｅＶの間のバンドギャップを有し、第２のナノホール超格子は、第１のナノホール超格子のバンドギャップと異なる、１ｎｍから１０ｎｍの間、１０ｎｍから２０ｎｍの間、２０ｎｍから３０ｎｍの間、３０ｎｍから４０ｎｍの間、または４０ｎｍから５０ｎｍの間の範囲内のバンドギャップを有する。
本開示による複数バンドギャップ光検出器のバンドギャップは、測定する必要のある入射光のスペクトルに依存する。入射光のスペクトルが赤外領域内である場合、ナノホール超格子スタックのバンドギャップは、より低い値、例えば１．０ｅＶ未満に設定され得る。一方、入射光のスペクトルが紫外線領域内である場合、ナノホール超格子は、より大きなバンドギャップ、例えば１．５ｅＶ超のバンドギャップを有さなければならない。可視光内のスペクトル領域を測定するためには、バンドギャップは、複数バンドギャップ光起電デバイスと同じ値を有してもよい。入射光のスペクトルがより広い範囲、例えば、波長範囲が１０ｎｍから１００μｍの間の範囲である赤外から紫外に及ぶ用途において、ナノホール超格子スタックは、４層以上のナノホール超格子を含み、各ナノホール超格子は、具体的な標的スペクトル領域内の光子を選択的に吸収するように調整されてもよい。
同様に、本開示による複数バンドギャップＬＥＤの場合、スタックにおけるナノホール超格子の数および各ナノホール超格子のバンドギャップは、用途に依存する。例えば、白色光が望ましい場合、複数バンドギャップＬＥＤは、複数のナノホール超格子スタックを備え、各ナノホール超格子スタックは、３つのナノホール超格子を有してもよい。各ナノホール超格子のバンドギャップは、底部における第１のナノホール超格子が最小のバンドギャップを有し、一番上の第３のナノホール超格子が最大のバンドギャップを有し、中間の第２のナノホール超格子が最大のバンドギャップと最小のバンドギャップとの間のバンドギャップを有するように調整および制御される。電源の投入後、第１、第２、および第３のナノホール超格子は、それぞれ赤色光、緑色光、および青色光を放出する。適正な割合である場合、赤、緑および青色光は、集合的に白色光を放出し、したがって白色光ＬＥＤを形成する。
複数のナノホール超格子スタックは、基板上に配設され得る。いくつかの実施形態において、複数のナノホール超格子スタックにおける各ナノホール超格子スタックは、同一である。他の実施形態において、複数のナノホール超格子スタックにおける第１のスタックは、複数のナノホール超格子スタックにおける第２のナノホール超格子スタックと異なる。例えば、第１のナノホール超格子スタックの第１のナノホール超格子１１０−１の第１のバンドギャップは、第２のナノホール超格子スタックの第１のナノホール超格子１１０−１の第１のバンドギャップと異なるバンドギャップを有してもよい。第１のナノホール超格子スタックの第２のナノホール超格子２０００−２の第２のバンドギャップは、第２のナノホール超格子スタックの第２のナノホール超格子２０００−２の第２のバンドギャップと異なるバンドギャップを有してもよい。他の実施形態において、ナノホール超格子の厚さ、エッジ状態、ドーパント、ドーピング濃度、またはドーピング勾配等の他の特性に関して、複数のスタック内で差が生じ得る。さらに他の実施形態において、１つのナノホール超格子スタックに使用される半導体材料が別のナノホール超格子スタックに使用される半導体材料と異なるため、複数のナノホール超格子スタック内で差が生じ得る。いくつかの実施形態において、いくつかのナノホール超格子スタックは、異なるスペクトル領域を標的として、他のスタックと異なる最適バンドギャップを有し得る。そのような構成において、各スタック内のナノホール超格子が、バンドギャップに基づく順番でスタックされ、一番上のナノホール超格子が最大のバンドギャップを有し、底部のナノホール超格子が最小のバンドギャップを有するように配慮される。
ナノホール超格子の厚さは、単層グラフェンナノホール超格子シートから数百のグラフェンナノホール超格子シートを含有するナノホール超格子に対応して、ナノメートルからマイクロメートルに及ぶ広い範囲を有し得る。いくつかの実施形態において、ナノホール超格子は、１から３００の間のグラフェンナノホール超格子シートを含む。いくつかの実施形態において、ナノホール超格子は、１００から３００の間のグラフェンナノホール超格子シートを含む。
随意に、各スタックまたはいくつかのスタックにおける一番上のナノホール超格子または一番上のナノホール超格子の一部は、反射防止層でコーティングされてもよい。反射防止層は、典型的には、ＳｉＯ２およびＴｉＯ２等の誘電材料で作製されるが、ＩｎＧａＡｓ等の半導体材料で作製されてもよい。しかしながら、コーティングに使用される半導体材料は、標的波長範囲内の光子に対して光学的に透明であるように、一番上のナノホール超格子のバンドギャップより大きいバンドギャップを有するべきである。代替として、ドーピングを使用して、反射防止コーティングとしての使用のための半導体材料のバンドギャップを開いてもよい。
典型的には、反射防止層は、数十から数千ナノメートルの範囲内の厚さを有する。本開示による光起電デバイスまたは光検出器の場合、反射防止層の厚さは、入射波の波長の４分の１となるように選択および制御され得る。したがって、反射防止層の上面から反射された波は、ナノホール超格子表面から反射された波と相殺的に干渉し、ゼロの正味反射エネルギーをもたらし、したがって全ての光がナノホール超格子に透過する。同様に、本開示による発光デバイスのための反射防止層の厚さは、ナノホール超格子から放出された全ての光がナノホール超格子および反射防止層を透過するように選択および制御され得る。波の相殺的および建設的干渉を利用するために、２層以上の反射防止コーティングを使用して、デバイスの効率をさらに増加させてもよい。
しかしながら、いくつかの実施形態において、半導体ナノホール超格子を使用したアーキテクチャは、１つのみの単一ナノホール超格子を含んでもよい。これは、複数のナノリボンが複数バンドギャップを提供することを必要とする、ナノリボンを使用したアーキテクチャと異なる。あるバンドギャップ値またはその近辺の制限されたバンドギャップを有する個々のナノホール超格子とは異なり、単一ナノホール超格子は、複数のナノリボンの交差ネットワークと等価であるため、複数のバンドギャップまたはバンドギャップ範囲を有し得る。ナノホールのサイズ、形状、密度、および／または他のパラメータを制御することにより、１つの単一ナノホール超格子は、広範囲、例えば０．１ｅＶから２．２ｅＶに及ぶ複数のバンドギャップを有し得る。同様に、ナノホールのサイズ、形状、および／または密度を制御することにより、ナノホール超格子は、特定のバンドギャップ値に調整され得る。バンドギャップを制御するために、単一ナノホール超格子は、三角形、矩形、六角形、菱形等、またはそれらの任意の組み合わせで選択的にパターン化され得る。ナノホール超格子のバンドギャップは、その厚さまたはドーピングの変動によりさらに調整され得る。
例として、図１９は、本開示の一態様によるナノホール超格子１３０を備える複数バンドギャップデバイスの概略的上面図を示す。ナノリボンを備える実施形態と同様に、ナノホール超格子は、基板１０２上に配置される。また、ナノホール超格子の２つの反対側のエッジに電気的に接触する２つのリード線である、第１のリード線１０６および第２のリード線１０８が存在する。ナノホール超格子内には、矩形ナノホール１３４のアレイがパターン化されている。例として、図１９に示される矩形ナノホール１３４は、異なるサイズおよび間隔を有し、異なる幅を有するナノホール超格子１３０内の類似したナノリボンを表している。したがって、ナノホール超格子１３０は、複数のバンドギャップを有すると予測される。
用途および所望のバンドギャップ範囲に依存して、異なる形状、サイズ、密度、またはそれらの任意の組み合わせを有するナノホールのアレイが使用され得るか、または、ナノホール超格子内に異なるように分布され得る。さらに、ナノホール超格子は、バンドギャップ範囲をさらに調整するために、バルクで、またはエッジにおいて、異なるドーパントまたは濃度でドープされてもよい。ナノホール超格子の厚さ等の他のパラメータも同様に、バンドギャップを変更するために変動され得る。
上に示された、開示されたナノリボンベースの実施形態の場合のように、第１のリード線または第２のリード線は、用途に応じて、リード線とナノホール超格子のエッジとの間の界面において、ショットキー障壁またオーミック接触を形成し得る。また、上に示された、開示されたナノリボンベースの実施形態の場合のように、ナノホール超格子を使用した実施形態は、用途に応じて、光学スプリッタを備えてもよい、または備えなくてもよい。入射光が電気または検出可能な信号に変換される用途の場合、本開示による複数バンドギャップデバイスは、ナノホール超格子と光学的に連通した光学スプリッタをさらに備える。しかしながら、発光用途の場合、本開示による複数バンドギャップデバイスは、光学スプリッタを必要としない。
（４）例示的実施形態
基本構造に加え、本開示による複数バンドギャップデバイスは、様々な構成、例えば、垂直および横方向アーキテクチャの両方を備えるハイブリッド構成、またはナノリボンおよびナノホール超格子の両方を備えるハイブリッドを有し得る。
基本構造を説明するにあたり、垂直アーキテクチャにおける複数のスタック１０４および横方向アーキテクチャにおける複数のナノリボン３０４は、基板１０２の表面１１４上に縦方向に配置されるように示される。本開示における縦方向の配設は、複数のスタック１０４または複数のナノリボン３０４が、ナノリボンの長さの方向に沿って互いに対し長手方向に配設されることを意味する。しかしながら、縦方向の配設は、複数のスタック１０４または複数のナノリボン３０４が平行であることを必ずしも必要としない。いくつかの実施形態において、複数のスタック１０４または複数のナノリボン３０４は、図３および図８に示されるように平行であってもよい。しかしながら、他の実施形態において、複数のスタック１０４におけるいくつかのスタック、または複数のナノリボン３０４におけるいくつかのナノリボンは、図１２に示されるように傾斜されてもよく、４０４−１、４０４−２、．．．、４０４−Ｎは、それぞれナノリボンまたはスタックを表す。そのような構成において、スタックまたはナノリボンの間で重複が存在しないように配慮される。図１２に示されるように、４０４−３は他より大きい幅を有し、複数バンドギャップを有する実施形態を表す。いくつかの実施形態において、４０４−１、４０４−２、．．．、４０４−Ｎは、同じ幅を有するがドーピングまたは他のパラメータの変動により異なるバンドギャップを有してもよい。
図１３は、本開示による複数バンドギャップデバイスの別の例示的実施形態５００を示す。ナノリボンまたはスタックを１行に配設する代わりに、例示的実施形態５００は、複数の行を備え、各行は第１の共通のリード線１０６および第２の共通のリード線１０８を有する。図１２における例示的実施形態４００と同様に、４０４−ｉおよび４０４−ｊは、ナノリボン３０４またはスタック１０４を表す。４０４−ｉおよび４０４−ｊは、同一であってもよく、または異なる特性を有してもよい。各行は、所望の出力のために、直列または並列で電気的に接続されてもよい。
図１４には、本開示による複数バンドギャップデバイスの別の例示的実施形態６００が示されており、４０４は、ナノリボン３０４またはスタック１０４を表し、１３０は、ナノホール超格子または複数ナノホール超格子の垂直スタックを表す。例示的実施形態６００におけるナノリボン、ナノホール超格子またはスタック（ナノリボンもしくはナノホール超格子で形成されている）は、ナノパターン化され、基板１０２上で複数のクラスタ（０００−１、０００−２、．．．、０００−Ｎ）に配設されている。各クラスタは、互いに空間的に分離され、固有の第１のリード線１０６および第２のリード線１０８を有する。構造および機能に関して、０００−１、０００−２、．．．、０００−Ｎは、ナノリボンまたはナノホール超格子のいずれかに関して図３、８、１２、１３および１９に示される実施形態１００、１６０、３００、４００および５００のどれをも表し得る。例示的実施形態６００は、複数の複数バンドギャップデバイスを備える集合体である。複数の複数バンドギャップデバイスにおける各デバイスは、例示的実施形態１００、１６０、３００、４００、５００、または本開示の範囲内の均等物において説明されるようなデバイスである。
いくつかの実施形態において、クラスタ０００−ｉは、クラスタ０００−ｊと同じ構造を有してもよく、例えば、両方のクラスタは、垂直スタックアーキテクチャ１００に類似しているか、または横方向離間アーキテクチャ３００に類似している。他の実施形態において、クラスタ０００−ｉは、クラスタ０００−ｊと同じ構造を有してもよいが、それらは両方ともクラスタ０００−ｋと異なる。さらに他の実施形態において、クラスタ０００−ｉは、クラスタ０００−ｊと同じ構造を有し得るが、クラスタ０００−ｉのナノリボンまたはスタックは、クラスタ０００−ｊのナノリボンまたはスタックと異なる特性を有してもよい。いくつかの実施形態において、クラスタ０００−ｉは、複数の横方向離間ナノリボンを備えるデバイスであってもよく、一方他の実施形態において、クラスタ０００−ｉは、複数の垂直スタックナノリボンを備えるデバイスであってもよい。いくつかの実施形態において、クラスタ０００−ｉは、複数の横方向離間ナノホール超格子を備えるデバイスであってもよく、一方他の実施形態において、クラスタ０００−ｉは、複数の垂直スタックナノホール超格子を備えるデバイスであってもよい。いくつかの実施形態において、クラスタ０００−ｉは、１つの単一ナノホール超格子を備えるデバイスであってもよく、一方他の実施形態において、クラスタ０００−ｉは、複数の垂直スタックナノホール超格子により形成された１つの単一スタックを備えるデバイスであってもよい。
複数の複数バンドギャップデバイス、またはクラスタ０００−１、０００−２、…、０００−Ｎは、幾何学的に平面アレイに配設されてもよく、好ましくは、各クラスタは、隣接するクラスタと平行または略平行である。しかしながら、いくつかの実施形態において、いくつかのクラスタは、図１４に示されるようにずれている、または傾斜していてもよい。他の実施形態において、１つのクラスタは、複数のクラスタ内の別のクラスタの上に設置されてもよい。所望の用途に応じて、複数の複数バンドギャップデバイス、またはクラスタ０００−１、０００−２、．．．、０００−Ｎは、並列、直列、または並列および直列の組み合わせで電気的に接続されてもよい。
一般に、複数の複数バンドギャップデバイスにおける各デバイス、または複数のクラスタにおける各クラスタは、１μｍから１０ｍｍの間の幅、および１μｍから１０ｍｍの間の長さを有する。いくつかの実施形態において、複数のクラスタにおける各クラスタは、１０μｍから１ｍｍの間の幅、および１０μｍから１ｍｍの間の長さを有する。いくつかの実施形態において、複数のクラスタにおける各クラスタは、５０μｍから５００μｍの間の幅、および５０μｍから５００μｍの間の長さを有する。
図１２〜１４に示される例示的実施形態４００、５００、および６００は、これらの実施形態またはこれらの実施形態の一部が、横方向離間アーキテクチャ３００またはナノホール超格子アーキテクチャ１６０に類似する場合、およびそれらが光起電デバイスまたは光検出器としての使用のためのものである場合、光学スプリッタ３１０を備えてもよい。
ここで、図２１を参照すると、第１のリード線１０６または第２のリード線１０８上にコーティングされた保護層が示されている。図２１に示されるように、いくつかの実施形態において、第１のリード線を保護するために、例えば、第１のリード線の酸化、腐食を防止する、または他の望ましくない効果を低減するために、コーティング２１０２が第１のリード線１０６上に施されてもよい。コーティングは、電気伝導性材料、例えば金または他の好適な材料を含む。保護層が施される場合、第１のリード線の少なくとも一部が保護層で被覆される。図２２を参照すると、第１のリード線１０６上のコーティング２１０２に加え、いくつかの実施形態において、図２２に示されるようにコーティング２２０４が第２１０８上に施されてもよい。コーティング２１０２と同様に、コーティング２２０４は、電気伝導性材料を含む。コーティング２１０２および２２０４は、同じ材料または異なる材料で作製されてもよく、同じ厚さまたは異なる厚さで施されてもよい。図２１を参照すると、いくつかの実施形態において、第１の電極１０６は、チタンから作製され、保護層２１０２は、金から作製される。図２１を参照すると、いくつかの実施形態において、第１の電極１０６は、チタンから作製され、保護層２１０２は、金から作製され、第２の電極は、パラジウムから作製される。
図２１および２２に示される構造は、例示である。図２１における要素２１００−ｉ（ｉは１、…、ｎを示す）および図２２における２２００は、ナノリボンまたはナノホール超格子を表す。すなわち、本出願によるデバイスがナノリボンまたはナノホール超格子を備えるか否かに関わらず、第１のリード線１０６および／または第２のリード線１０８は、コーティングを有してもよい。さらに、本出願によるデバイスが、図２１に示されるような垂直スタックアーキテクチャを有するか、または図２２に示されるような横方向離間アーキテクチャを有するかに関わらず、第１のリード線１０６および／または第２のリード線１０８は、コーティングを有してもよい。しかしながら、いくつかの実施形態において、コーティングは必要ではない。いくつかの実施形態において、第１のリード線１０６も第２のリード線１０８も、コーティングを有さない。
（５）例示的電気回路図
図１５〜１７は、本開示による複数バンドギャップデバイスの例示的な概略的電気回路図を示す。図１５〜１７において、要素７０２は、前述した全ての実施形態、例えば実施形態１００、１６０、３００、４００、５００、および６００、ならびに本開示の範囲内の均等物を表す。第１のリード線１０６および第２のリード線１０８を通して、実施形態７０２は、選択的な外部回路に電気的に接続され、複数バンドギャップ光起電デバイス７００、複数バンドギャップ光検出器８００、または複数バンドギャップＬＥＤ９００を形成してもよい。
複数バンドギャップ光起電デバイス７００は、図１５に示されるように、実施形態７０２を外部負荷に接続することにより形成される。抵抗により表される負荷は、発電機、温水器、電池、または他の電気器具である。負荷はまた、実施形態７０２が主配電網に接続される場合、配電網であってもよい。いくつかの実施形態において、日光に暴露されると、複数バンドギャップ光起電デバイス７００は、太陽集光器なしで５０Ｗ／ｍ２以上の電力を生成する。太陽集光器がある場合、電力出力はより高くなり得る。例えば、１００×太陽集光器を使用して、５０００Ｗ／ｍ２の電力を達成し得る。
実施形態７０２を電位計に接続することにより、複数バンドギャップ光検出器８００が生成されるが、その概略的電気回路図を図１６に示す。電位計は、振動容量型電位計、真空管電位計、およびソリッドステート電位計を含む任意の種類の電位計を含み、電荷または電位差を測定し得る。バンドギャップを調整および制御することにより、本複数バンドギャップ光検出器は、波長が１０ｎｍから１００μｍの範囲である赤外線、可視光、および紫外線を測定するように設計される。
実施形態７０２が電池等の外部電流に接続される場合、複数バンドギャップＬＥＤ９００が生成される。図１７は、本開示による複数バンドＬＥＤ９００の概略的電気回路図を示す。バンドギャップを調整および制御することにより、本複数バンドギャップＬＥＤは、１０ｎｍから１００μｍの間の広いスペクトル内の光を放出し得る。複数バンドギャップＬＥＤは、白色光等のハイブリッド光を放出し得る。
いくつかの実施形態において、本光起電デバイス、光検出器、および／またはＬＥＤは、所望の用途のために統合される。例えば、いくつかの実施形態において、光起電デバイスは、様々な自立型太陽光照明用途のために＝ＬＥＤと組み合わされる。その例は、夜間の屋外照明を含む。日中、光起電デバイスは太陽エネルギーを吸収し、太陽エネルギーを電気に変換し、例えば電池に電気を貯蔵する。夜間、貯蔵された電気が、光を放出する本ＬＥＤに電力供給する。
［例示的実施形態］
本開示の一態様は、基板上に縦方向に配設された複数のスタックを備え、複数のスタックにおける各スタックは、基板の異なる部分を占有する、複数バンドギャップデバイスを提供する。複数のスタックにおける各スタックは、第１の端部、第２の端部、および長さにより画定され、（ｉ）１つのナノリボンが複数の半導体ナノリボンにおける別のナノリボンの上にある、複数の半導体ナノリボンと、（ｉｉ）２つの隣接するナノリボンの間に配置される光学的に透明なインシュレータとを備える。複数のナノリボンにおける各ナノリボンは、バンドギャップを特徴とする。各スタック内において、複数のナノリボンにおけるナノリボンのバンドギャップは、その下のナノリボンのバンドギャップより大きいが、その上のナノリボンのバンドギャップより小さい。複数のスタックにおける各スタックの第１の端部は、第１のリード線に電気的に接触し、一方複数のスタックにおける各スタックの第２の端部は、第２のリード線に電気的に接触する。
本複数バンドギャップデバイスは、第１のリード線および第２のリード線の電気的制御により操作され得る。第１のリード線および第２のリード線を外部負荷、外部電位計、または外部電流に電気的に接続することにより、それぞれ複数バンドギャップ光起電デバイス、複数バンドギャップ光検出器、または複数バンドギャップ発光ダイオード（ＬＥＤ）が形成される。
いくつかの実施形態において、複数のスタックにおける各スタックは、２つのナノリボン、およびその間の光学的に透明なインシュレータを含む。第１のバンドギャップを特徴とする第１のナノリボンは、基板を覆い、光学的に透明なインシュレータにより覆われる。次いで、第２のバンドギャップを有する第２のナノリボンが、インシュレータを覆う。本開示によれば、第２のバンドギャップは、第１のバンドギャップより大きい。いくつかの実施形態において、複数のスタックにおける各スタックは、３つのナノリボンおよび２つの光学的に透明なインシュレータを含み、１つのインシュレータが２つの隣接するナノリボンを分離する。そのような構成において、第２のインシュレータは、第２のナノリボンを覆い、第３のナノリボンは、第２のインシュレータを覆う。第３のナノリボンは、第２のバンドギャップより大きい第３のバンドギャップを特徴とし、一方第２のバンドギャップは第１のバンドギャップより大きい。いくつかの実施形態において、複数のスタックにおける各スタックは、４つ以上のナノリボンを含む。
いくつかの実施形態において、複数のスタックにおける各スタックは同一であり、一方他の実施形態において、複数のスタックにおける１つのスタックは、複数のスタックにおける別のスタックと異なる。複数のスタック内の差は、各スタックが有するナノリボンの数、各スタックにおけるナノリボンを作製するために使用される材料、ナノリボンの寸法、ナノリボンのエッジ状態、ナノリボンに適用されるドーピング、ナノリボン内にパターン化されるナノホール、または他の因子に関する差であってもよい。また、差は、複数のスタックにおけるいくつかのスタックが、異なるスペクトル領域を標的として、他のスタックと異なる最適バンドギャップを有する場合に生じ得る。例えば、複数のスタックにおける１つのスタックの第１のナノリボンは、複数のスタックにおける別のスタックの第１のナノリボンと異なるバンドギャップを有してもよく、複数のスタックにおける１つのスタックの第２のナノリボンは、複数のスタックにおける別のスタックの第２のナノリボンと異なるバンドギャップを有してもよい。そのような構成において、ナノリボンが、バンドギャップに基づく降順で配設され、各スタック内で一番上のナノリボンが最大のバンドギャップを有し、底部のナノリボンが最小のバンドギャップを有するように配慮される。
いくつかの実施形態において、複数のスタックにおける複数のナノリボンは、高配向熱分解グラファイト（ＨＯＰＧ）、もしくはより低いグレードのグラファイトフィルム、または、窒化ホウ素（ＢＮ）、二硫化モリブデン（ＭｏＳ２）、二硫化タングステン（ＷＳ２）、酸化亜鉛（ＺｎＯ）、および二酸化チタン（ＴｉＯ２）を含む他の層状材料で作製される。いくつかの実施形態において、複数のスタックにおける複数のナノリボンは、フォトリソグラフィーパターニングにより、または電子ビームおよび／もしくは干渉リソグラフィーナノパターニングにより作製される。いくつかの実施形態において、複数のナノリボンのバンドギャップは、ナノリボンの幅、厚さ、またはエッジ状態を変動させることにより調整または制御される。さらに、バンドギャップの調整は、異なる濃度の、または異なる勾配を有する異なるドーパントでナノリボンをドーピングすることにより達成され得る。好適なドーパントは、窒素、フッ素、リン、またはビスマスの原子または分子を含む。いくつかの実施形態において、所望のバンドギャップを達成するために、ナノリボンの幅、厚さ、エッジ状態、ドーピングおよび／または他のパラメータが同時に最適化される。さらに、バンドギャップの調整はまた、ナノリボン内に好適なナノホールをパターニングすることにより達成され得る。
いくつかの実施形態において、本複数バンドギャップデバイスは、複数のスタックにおける各スタックの全てまたは一部を覆う反射防止層をさらに備えてもよい。反射防止層は、ＳｉＯ２およびＴｉＯ２等の誘電材料、またはＩｎＧａＡｓ等の半導体材料で作製されてもよい。半導体材料がコーティングに使用される場合、標的波長範囲内の光子に対して光学的に透明であるように、ドーピングを使用して半導体材料のバンドギャップを開いてもよい。
いくつかの実施形態において、第１および第２のリード線は、チタン、ニオブ、亜鉛、クロム、銀、アルミニウム、コバルト、パラジウム、銅、白金、金、またはそれらの合金等の電気伝導性材料で作製される。いくつかの実施形態において、第１のリード線がナノリボンと異なる仕事関数を有し、リード線とナノリボンとの間の界面においてキャリアに対するショットキー障壁を形成するが、第２のリード線はショットキー障壁を全く形成しないか、またはキャリアに対するより小さいショットキー障壁を形成するように、材料が選択され得る。
本開示の別の態様は、基板上に配設された複数のクラスタを備え、複数のクラスタにおける各クラスタは、基板の異なる部分を占有する、複数バンドギャップデバイスを提供する。複数のクラスタにおける各クラスタは、複数のスタックを含み、複数のスタックにおけるそれぞれの各スタックは、第１の端部、第２の端部、および長さにより画定される。複数のスタックにおけるそれぞれの各スタックは、（ｉ）１つのナノリボンが複数の半導体ナノリボンにおける別のナノリボンの上にある、複数の半導体ナノリボンと、（ｉｉ）２つの隣接するナノリボンの間の光学的に透明なインシュレータとを備える。複数のナノリボンにおける各ナノリボンは、バンドギャップを特徴とする。複数のナノリボンにおけるナノリボンのバンドギャップは、その下のナノリボンのバンドギャップより大きいが、その上のナノリボンのバンドギャップより小さい。各クラスタ内において、複数のスタックにおける各スタックの第１の端部は、第１のリード線に電気的に接触し、一方複数のスタックにおける各スタックの第２の端部は、第２のリード線に電気的に接触する。したがって、各クラスタは、固有の第１のリード線および第２のリード線を有する。いくつかの実施形態において、各クラスタの第１のリード線および第２のリード線を通して、複数のクラスタは、複数バンドギャップ光起電デバイス、複数バンドギャップ光検出器、または複数バンドギャップＬＥＤを形成するために、直列、並列、または直列および並列のいくつかの組み合わせで電気的に接続されてもよい。
いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、第１の複数のスタックを含み、複数のクラスタにおける第２のクラスタは、第２の複数のスタックを含み、第１の複数のスタックの数は、第２の複数のスタックの数と同じである。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、複数のクラスタにおける第２のクラスタと異なる数のスタックを含む。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、第１の複数のスタックを含み、各スタックは、第１の複数のナノリボンを有し、複数のクラスタにおける第２のクラスタは、第２の複数のスタックを含み、各スタックは、第２の複数のナノリボンを有する。いくつかの実施形態において、第１の複数のナノリボンは、第２の複数のナノリボンと同じである。いくつかの実施形態において、第１のクラスタにおける第１の複数のナノリボンは、第２のクラスタにおける第２の複数のナノリボンと異なる。差は、バンドギャップ、幅、厚さ、スタックにおけるナノリボンの数、使用される材料、ドーピング、ナノホールパターニング、またはそれらの組み合わせに関して生じ得る。いくつかの実施形態において、複数のクラスタにおける第１のクラスタは、複数のクラスタにおける第２のクラスタと同じ寸法を有してもよく、または有さなくてもよい。
本開示のさらに別の態様は、基板上に縦方向に配設された複数のナノリボンを備え、複数のナノリボンにおける各ナノリボンは、基板の異なる部分を占有する、複数バンドギャップデバイスを提供する。複数のナノリボンにおける各ナノリボンは、第１の端部、第２の端部、および長さにより画定され、バンドギャップを特徴とする。いくつかの実施形態において、複数のナノリボンにおけるナノリボンは、複数のナノリボンにおける他のナノリボンと異なるバンドギャップを有する。いくつかの実施形態において、複数のナノリボンにおける各ナノリボンは、複数のナノリボンにおける他のナノリボンと異なるバンドギャップを有する。複数のナノリボンにおける各ナノリボンの第１の端部は、第１のリード線に電気的に接触し、一方複数のナノリボンにおける各ナノリボンの第２の端部は、第２のリード線に電気的に接触する。入射光が電気または電気信号に変換される用途の場合、本開示による複数バンドギャップデバイスは、複数のナノリボンと光学的に連通した光学スプリッタをさらに備える。しかしながら、発光用途の場合、本開示による複数バンドギャップデバイスは、光学スプリッタを必要としない。
光学スプリッタは、入射光を異なる波長域に分離し、異なる波長域を対応するナノリボンに誘導する。用途に応じて、光学スプリッタは、単純なプリズムまたは多レンズもしくは多成分光学系であってもよい。いくつかの実施形態において、光学スプリッタは、複数のナノリボンのすぐ上に設置される。他の実施形態において、光学スプリッタは、複数のナノリボンからある程度の距離だけ離して配置される。さらに他の実施形態において、光学スプリッタは傾斜され、複数のナノリボンの垂直表面に対して角度を形成する。
いくつかの実施形態において、複数のナノリボンは、第１のバンドギャップを有する第１のナノリボン、および第２のバンドギャップを有する第２のナノリボンを含む。そのような実施形態において、第２のバンドギャップは、第２のバンドギャップより大きい。光学スプリッタは、入射光を第１および第２の波長域に分離し、第１の波長域は、第２の波長域における波長より大きい少なくとも１つの波長を有する。したがって、光学スプリッタは、第１の波長域を複数のナノリボンにおける第１のナノリボンに誘導し、第２の波長域を複数のナノリボンにおける第２のナノリボンに誘導する。いくつかの実施形態において、複数のナノリボンは、第２のバンドギャップより大きい第３のバンドギャップを特徴とする第３のナノリボンを含む。そのような構成において、光学スプリッタは、入射光を３つの波長域に分離し、第２の波長域は、第３の波長域における波長より大きい少なくとも１つの波長を有する。次いで、光学スプリッタは、第３の波長域を第３のナノリボンに誘導する。
いくつかの実施形態において、本複数バンドギャップデバイスは、複数のナノリボンにおける各ナノリボンの全てまたは一部を覆う反射防止層をさらに備える。いくつかの実施形態において、本複数バンドギャップデバイスは、入射光を集束して、集束光を光学スプリッタに誘導する集光器をさらに備えてもよい。
本開示のさらに別の態様は、基板上に配設された複数のクラスタを備え、複数のクラスタにおける各クラスタは、基板の異なる部分を占有する、複数バンドギャップデバイスを提供する。複数のクラスタにおける各クラスタは、複数のナノリボンを含む。複数のナノリボンにおける各ナノリボンは、第１の端部、第２の端部、および長さにより画定され、バンドギャップを特徴とする。各クラスタ内において、複数のナノリボンにおける各ナノリボンの第１の端部は、第１のリード線に電気的に接触し、一方複数のナノリボンにおける各ナノリボンの第２の端部は、第２のリード線に電気的に接触する。したがって、複数のクラスタにおける各クラスタは、固有の第１のリード線および第２のリード線を有する。各クラスタの第１のリード線および第２のリード線を通して、複数のクラスタは、複数バンドギャップ光起電デバイス、複数バンドギャップ光検出器、または複数バンドギャップＬＥＤを形成するために、直列、並列、または直列および並列の組み合わせで電気的に接続されてもよい。
入射光が電気または電気信号に変換される用途の場合、本開示による複数バンドギャップデバイスは、複数のクラスタと光学的に連通した光学スプリッタをさらに備える。しかしながら、発光用途の場合、典型的には、開示される複数バンドギャップデバイス内の光学スプリッタの必要性はない。
いくつかの実施形態において、第１のクラスタの複数のナノリボンにおける各ナノリボンは、第１のバンドギャップ値を有し、複数のクラスタにおける第２のクラスタの複数のナノリボンにおける各ナノリボンは、第２のバンドギャップ値を有する。そのような実施形態において、第１のバンドギャップ値は、第２のバンドギャップ値より小さい。いくつかの実施形態において、第１のクラスタの複数のナノリボンにおける各ナノリボンのバンドギャップは、第１のバンドギャップ範囲内であり、第２のクラスタの複数のナノリボンにおける各ナノリボンのバンドギャップは、第２のバンドギャップ範囲内である。第１のバンドギャップ範囲は、第２のバンドギャップ範囲内のバンドギャップより小さい少なくとも１つのバンドギャップを特徴とする。入射光が電気または電気信号に変換される用途において、光学スプリッタは、入射光を第１および第２の波長域に分離する。第１の波長域は、第２の波長域内の波長より大きい少なくとも１つの波長を特徴とする。次いで、光学スプリッタは、第１の光の波長域を複数のクラスタにおける第１のクラスタに誘導し、第２の波長域を複数のクラスタにおける第２のクラスタに誘導する。
本開示のさらに別の態様は、基板上に配設された１つ以上のナノホール超格子１つ以上のナノホール超格子クラスタを備え、各ナノホール超格子クラスタは、基板の異なる部分を占有する、複数バンドギャップデバイスを提供する。各ナノホール超格子クラスタは、（ｉ）バンドギャップ範囲を特徴とするナノホール超格子であって、ナノホールのアレイでパターン化され、第１のエッジおよび第２のエッジにより画定されるナノホール超格子と、（ｉｉ）ナノホール超格子の第１のエッジに電気的に接触する第１のリード線と、（ｉｉｉ）ナノホール超格子の第２のエッジに電気的に接触する第２のリード線とを含む。
いくつかの実施形態において、１つのナノホール超格子クラスタが存在し、一方他の実施形態において、複数のナノホール超格子クラスタが存在する。いくつかの実施形態において、１０を超えるナノホール超格子クラスタが存在し、一方他の実施形態において、１００を超えるナノホール超格子クラスタが存在する。いくつかの実施形態において、１０３、１０４、または１０５を超えるナノホール超格子クラスタが存在する。いくつかの実施形態において、１つ以上のナノホール超格子におけるナノホール超格子は、１つ以上のナノホール超格子における別のナノホール超格子と異なり、ナノホールのサイズ、形状、および／または密度を含むナノホールパターンを有する。いくつかの実施形態において、１つ以上のナノホール超格子におけるナノホール超格子は、１つ以上のナノホール超格子における別のナノホール超格子と同じであって、ナノホールのサイズ、形状、および／または密度を含むナノホールパターンを有する。
いくつかの実施形態において、１つ以上のナノホール超格子におけるナノホール超格子は、１つ以上のナノホール超格子における別のナノホール超格子と異なるバンドギャップ範囲を有する。いくつかの実施形態において、１つ以上のナノホール超格子におけるナノホール超格子は、１つ以上のナノホール超格子における別のナノホール超格子と同じバンドギャップ範囲を有し、バンドギャップ範囲は、少なくとも２つの控えめなバンドギャップを含む。いくつかの実施形態において、１つ以上のナノホール超格子におけるナノホール超格子は、１つ以上のナノホール超格子における別のナノホール超格子と異なり、ドーパント、濃度、および／または勾配を含むドーピングを有する。いくつかの実施形態において、１つ以上のナノホール超格子におけるナノホール超格子は、１つ以上のナノホール超格子における別のナノホール超格子と同じであって、ドーパント、濃度、および／または勾配を含むドーピングを有する。
いくつかの実施形態において、１つ以上のナノホール超格子におけるナノホール超格子またはナノホール超格子の一部は、反射防止層により覆われる。いくつかの実施形態において、入射光を異なる波長範囲を有する複数の光に分離し、複数の光を異なるナノホール超格子または１つのナノホール超格子の異なる部分に誘導するために、光学スプリッタが組み込まれる。
いくつかの実施形態において、第１のリード線およびナノホール超格子スタックの第１のエッジは、ショットキー障壁を形成し、第２のリード線およびナノホール超格子スタックの第２のエッジは、ショットキー障壁を全く形成しない。いくつかの実施形態において、第１のリード線およびナノホール超格子スタックの第１のエッジは、ショットキー障壁を形成し、第２のリード線およびナノホール超格子スタックの第２のエッジは、同じ電荷キャリアに対するより小さいショットキー障壁を形成する。
いくつかの実施形態において、１つ以上のナノホール超格子クラスタは、直列で互いに電気的に接続され、一方他の実施形態において、１つ以上のナノホール超格子クラスタは、並列で互いに電気的に接続される。いくつかの実施形態において、１つ以上のナノホール超格子クラスタは、直列または並列接続の組み合わせで互いに電気的に接続される。選択的な外部回路に接続することにより、１つ以上のナノホール超格子クラスタは、複数バンドギャップ光起電デバイス、複数バンドギャップ光検出器、または複数バンドギャップ発光ダイオードを生成する。
本開示のさらに別の態様は、基板上に配設された１つ以上のナノホール超格子クラスタを備え、各ナノホール超格子クラスタが基板の異なる部分を占有する、複数バンドギャップデバイスを提供する。１つ以上のナノホール超格子クラスタにおける各ナノホール超格子クラスタは、（ｉ）第１の端部および第２の端部により画定されたナノホール超格子スタックと、（ｉｉ）第１のリード線と、（ｉｉｉ）第２のリード線とを含む。ナノホール超格子スタックは、複数のナノホール超格子と、光学的に透明なインシュレータとを含み、（１）複数のナノホール超格子における第１のナノホール超格子は、第１のバンドギャップ範囲を特徴とし、ナノホールの第１のアレイでパターン化され、第１のナノホール超格子は、基板を覆い、（２）第１の光学的に透明なインシュレータは、第１のナノホール超格子を覆い、（３）複数のナノホール超格子における第２のナノホール超格子は、第２のバンドギャップ範囲を特徴とし、ナノホールの第２のアレイでパターン化され、第２のナノホール超格子は、第１のインシュレータを覆う。ナノホール超格子スタック内において、第１のバンドギャップ範囲は、第２のバンドギャップ範囲内のバンドギャップより小さい第１のバンドギャップ範囲内の少なくとも１つのバンドギャップを特徴とする。第１のリード線は、ナノホール超格子スタックの第１のエッジに電気的に接触し、第２のリード線は、ナノホール超格子スタックの第２のエッジに電気的に接触する。第１のリード線または第２のリード線のいずれかは、ナノホール超格子スタックとの接触部でショットキー障壁を形成する。第１のリード線および第２のリード線を選択的な外部回路に電気的に接続することにより、複数バンドギャップ光起電デバイス、複数バンドギャップ光検出器、または複数バンドギャップ発光ダイオードが生成される。
いくつかの実施形態において、ナノホール超格子クラスタにおけるナノホール超格子スタックの第１のナノホール超格子は、ナノホール超格子クラスタにおけるナノホール超格子スタックの第２のナノホール超格子と異なる、ナノホールのサイズ、形状、および／または密度を含むナノホールパターンを有する。いくつかの実施形態において、ナノホール超格子クラスタにおけるナノホール超格子スタックの第１のナノホール超格子は、ナノホール超格子クラスタにおけるナノホール超格子スタックの第２のナノホール超格子と同じ、ナノホールのサイズ、形状、および／または密度を含むナノホールパターンを有する。いくつかの実施形態において、ナノホール超格子クラスタにおけるナノホール超格子スタックの第１のナノホール超格子は、ナノホール超格子クラスタにおけるナノホール超格子スタックの第２のナノホール超格子における第２のドーピングと異なる第１のドーピングを有する。いくつかの実施形態において、ナノホール超格子クラスタにおけるナノホール超格子スタックの第１のナノホール超格子は、ナノホール超格子クラスタにおけるナノホール超格子スタックの第２のナノホール超格子における第２のドーピングと同じ第１のドーピングを有する。
いくつかの実施形態において、１つ以上のナノホール超格子クラスタにおける第１のナノホール超格子クラスタの第１のナノホール超格子は、１つ以上のナノホール超格子クラスタにおける第２のナノホール超格子クラスタの第１のナノホール超格子と異なるバンドギャップ範囲を有する。いくつかの実施形態において、１つ以上のナノホール超格子クラスタにおける第１のナノホール超格子クラスタの第１のナノホール超格子は、１つ以上のナノホール超格子クラスタにおける第２のナノホール超格子クラスタの第１のナノホール超格子と同じバンドギャップ範囲を有する。いくつかの実施形態において、１つ以上のナノホール超格子クラスタにおける第１のナノホール超格子クラスタの第２のナノホール超格子は、１つ以上のナノホール超格子クラスタにおける第２のナノホール超格子クラスタの第２のナノホール超格子と異なるバンドギャップ範囲を有する。いくつかの実施形態において、１つ以上のナノホール超格子クラスタにおける第１のナノホール超格子クラスタの第２のナノホール超格子は、１つ以上のナノホール超格子クラスタにおける第２のナノホール超格子クラスタの第２のナノホール超格子と同じバンドギャップ範囲を有する。
いくつかの実施形態において、１つ以上のナノホール超格子クラスタにおけるナノホール超格子クラスタのナノホール超格子スタックは、（４）第２のナノホール超格子を覆う第２の光学的に透明なインシュレータと、（５）第３のバンドギャップ範囲を特徴とし、ナノホールの第３のアレイでパターン化された、複数のナノホール超格子における第３のナノホール超格子であって、第２のインシュレータを覆う第３のナノホール超格子とをさらに備える。第３のバンドギャップ範囲は、第２のバンドギャップ範囲内のバンドギャップより大きい第３のバンドギャップ範囲内の少なくとも１つのバンドギャップを特徴とする。
本開示のさらに別の態様は、所望の出力を生成するために、直列、並列、または直列および並列の組み合わせで互いに電気的に接続された複数の複数バンドギャップデバイスを提供する。いくつかの実施形態において、複数の複数バンドギャップデバイスにおけるデバイスは、幾何学的に平面アレイに配設され、各デバイスは隣接するデバイスと平行または略平行である。いくつかの実施形態において、いくつかのデバイスは、ずれている、または傾斜している。他の実施形態において、１つのデバイスは、別のデバイスの上に設置されている。
いくつかの実施形態において、複数の複数バンドギャップデバイスにおける第１の複数バンドギャップデバイスは、第２の複数バンドギャップデバイスと同じである。いくつかの実施形態において、複数の複数バンドギャップデバイスにおける第１の複数バンドギャップデバイスは、第２の複数バンドギャップデバイスと異なる。いくつかの実施形態において、第１および第２の複数バンドギャップデバイスは、種類、機能、または構造が異なる。一例において、第１の複数バンドギャップデバイスは、光起電デバイスであり、第２の複数バンドギャップデバイスは、ＬＥＤである。いくつかの実施形態において、光学スプリッタは存在せず、一方他の実施形態において、１つ以上の光学スプリッタが存在する。
いくつかの実施形態において、複数の複数バンドギャップデバイスにおける複数バンドギャップデバイスは、複数の横方向離間ナノリボンを備えるデバイスであり、一方他の実施形態において、複数の複数バンドギャップデバイスにおける複数バンドギャップデバイスは、複数の垂直スタックナノリボンを備えるデバイスである。いくつかの実施形態において、複数の複数バンドギャップデバイスにおける複数バンドギャップデバイスは、複数の横方向離間ナノホール超格子を備えるデバイスであり、一方他の実施形態において、複数の複数バンドギャップデバイスにおける複数バンドギャップデバイスは、複数の垂直スタックナノホール超格子を備えるデバイスである。いくつかの実施形態において、複数の複数バンドギャップデバイスにおける複数バンドギャップデバイスは、１つの単一ナノホール超格子を備えるデバイスであり、一方他の実施形態において、複数の複数バンドギャップデバイスにおける複数バンドギャップデバイスは、複数の垂直スタックナノホール超格子により形成された１つの単一スタックを備えるデバイスである。
［引用文献］
本明細書において引用される全ての参考文献は、それぞれの個々の出版物または特許もしくは特許出願が、参照によりその全体が全ての目的において組み込まれることが具体的および個々に示されたのと同等に、参照によりその全体が全ての目的において本明細書に組み込まれる。
当業者に明らかなように、本開示の精神および範囲から逸脱せずに、本開示の多くの変更および変形がなされてもよい。本明細書に記載の特定の実施形態は、例示のみを目的として提供され、本開示は、添付の特許請求の範囲の対象となる均等物の全範囲と共に、そのような特許請求の範囲の用語によってのみ限定されるべきである。

Claims (228)

  1. 電気デバイスであって、
    表面を有する基板と、
    前記表面の第１の部分に重ね合わされた第１のナノホール超格子であって、そこに画定されたホールの第１のアレイを有する第１の複数のシートを備え、前記第１の複数のシートにおけるホールの前記第１のアレイは、第１のバンドギャップまたは第１のバンドギャップ範囲を特徴とし、前記第１の複数のシートは、第１のエッジおよび第２のエッジを形成する、第１のナノホール超格子と、
    第１の電気伝導性材料を含む第１のリード線であって、前記第１のエッジとの第１の接合部を形成し、前記第１の接合部は、キャリアに対する第１のショットキー障壁である、第１のリード線と、
    第２の電気伝導性材料を含む第２のリード線であって、前記第２のエッジとの第２の接合部を形成する、第２のリード線と、
    随意に、前記第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングと
    を備える、電気デバイス。
  2. 前記表面の第２の部分に重ね合わされた第２のナノホール超格子であって、そこに画定されたホールの第２のアレイを有する第２の複数のシートを備え、ホールの前記第２のアレイは、前記第２の複数のシートにおける第２のバンドギャップまたは第２のバンドギャップ範囲を特徴とし、前記第２の複数のシートは、第３のエッジおよび第４のエッジを形成する、第２のナノホール超格子と、
    第３の電気伝導性材料を含む第３のリード線であって、前記第３のエッジとの第３の接合部を形成する、第３のリード線と、
    第４の電気伝導性材料を含む第４のリード線であって、前記第４のエッジとの第４の接合部を形成する、第４のリード線と
    をさらに備え、
    前記第３の接合部は、前記キャリアに対する第２のショットキー障壁である、請求項１に記載の電気デバイス。
  3. 前記表面の第３の部分に重ね合わされた第３のナノホール超格子であって、そこに画定されたホールの第３のアレイを有する第３の複数のシートを備え、ホールの前記第３のアレイは、前記第３の複数のシートにおける第３のバンドギャップまたは第３のバンドギャップ範囲を生成し、前記第３の複数のシートは、第５のエッジおよび第６のエッジを形成する、第３のナノホール超格子と、
    第５の電気伝導性材料を含む第５のリード線であって、前記第３のエッジとの第５の接合部を形成する、第５のリード線と、
    第６の電気伝導性材料を含む第６のリード線であって、前記第６のエッジとの第６の接合部を形成する、第６のリード線と
    をさらに備え、
    前記第５の接合部は、前記キャリアに対する第３のショットキー障壁である、請求項２に記載の電気デバイス。
  4. 前記第１のナノホール超格子を覆う第１の光学的に透明なインシュレータと、
    前記第１の光学的に透明なインシュレータに重ね合わされた第２のナノホール超格子であって、そこに画定されたホールの第２のアレイを有する第２の複数のシートを備え、前記第２の複数のシートにおけるホールの前記第２のアレイは、第２のバンドギャップまたは第２のバンドギャップ範囲を特徴とし、前記第２の複数のシートは、第３のエッジおよび第４のエッジを形成する、第２のナノホール超格子と
    をさらに備え、
    前記第１のリード線は、前記第３のエッジとの第３の接合部を形成し、
    前記第２のリード線は、前記第４のエッジとの第４の接合部を形成し、
    前記第３の接合部は、前記キャリアに対する第２のショットキー障壁である、請求項１に記載の電気デバイス。
  5. 前記第２のナノホール超格子を覆う第２の光学的に透明なインシュレータと、
    前記第２の光学的に透明なインシュレータに重ね合わされた第３のナノホール超格子であって、そこに画定されたホールの第３のアレイを有する第３の複数のシートを備え、前記第３の複数のシートにおけるホールの前記第３のアレイは、第３のバンドギャップまたは第３のバンドギャップ範囲を特徴とし、前記第３の複数のシートは、第５のエッジおよび第６のエッジを形成する、第３のナノホール超格子と
    をさらに備え、
    前記第１のリード線は、前記第３のエッジとの第５の接合部を形成し、
    前記第２のリード線は、前記第４のエッジとの第６の接合部を形成し、
    前記第３の接合部は、前記キャリアに対する第３のショットキー障壁である、請求項４に記載の電気デバイス。
  6. 前記第１の複数のシートにおけるホールの前記第１のアレイは、第１のバンドギャップ範囲を特徴とし、
    前記第２の複数のシートにおけるホールの前記第２のアレイは、第２のバンドギャップ範囲を特徴とし、
    前記第１のバンドギャップ範囲は、前記第１のバンドギャップ範囲内であるが前記第２のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とする、請求項２から５のいずれか一項に記載の電気デバイス。
  7. 前記第１の複数のシートにおけるホールの前記第１のアレイは、第１のバンドギャップ範囲を特徴とし、
    前記第２の複数のシートにおけるホールの前記第２のアレイは、第２のバンドギャップ範囲を特徴とし、
    前記第３の複数のシートにおけるホールの前記第３のアレイは、第３のバンドギャップ範囲を特徴とし、
    前記第１のバンドギャップ範囲は、前記第１のバンドギャップ範囲内であるが前記第２のバンドギャップ範囲または前記第３のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とし、
    前記第２のバンドギャップ範囲は、前記第２のバンドギャップ範囲内であるが前記第１のバンドギャップ範囲内または前記第３のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とし、
    前記第３のバンドギャップ範囲は、前記第３のバンドギャップ範囲内であるが前記第１のバンドギャップ範囲内または前記第２のバンドギャップ範囲内ではない、少なくとも１つのバンドギャップ部分範囲を特徴とする、請求項２から５のいずれか一項に記載の電気デバイス。
  8. 前記第１のナノホール超格子および前記第２のナノホール超格子と光学的に連通した光学スプリッタをさらに備え、
    前記光学スプリッタは、入射光を第１の波長域および第２の波長域に分離し、
    前記第１の波長域は、前記第１の波長域内であるが前記第２の波長域内ではない少なくとも１つの波長を特徴とし、
    前記光学スプリッタは、前記第１の光の波長域を前記第１のナノホール超格子に誘導し、前記第２の波長域を前記第２のナノホール超格子に誘導する、請求項２または３に記載の電気デバイス。
  9. 前記第１のナノホール超格子および前記第２のナノホール超格子と光学的に連通した光学スプリッタをさらに備え、
    前記光学スプリッタは、入射光を第１の波長域、第２の波長域、および第３の波長域に分離し、
    前記第１の波長域は、前記第１の波長域内であるが前記第２の波長域または前記第３の波長域内ではない少なくとも１つの波長を特徴とし、
    前記第２の波長域は、前記第２の波長域内であるが前記第１の波長域または前記第３の波長域内ではない少なくとも１つの波長を特徴とし、
    前記第３の波長域は、前記第３の波長域内であるが前記第１の波長域または前記第２の波長域内ではない少なくとも１つの波長を特徴とし、
    前記光学スプリッタは、前記第１の光の波長域を前記第１のナノホール超格子に誘導し、前記第２の波長域を前記第２のナノホール超格子に誘導し、前記第３の波長域を前記第３のナノホール超格子に誘導する、請求項３に記載の電気デバイス。
  10. ホールの前記第１のアレイにおける前記ホールの平均幅は、ホールの前記第２のアレイにおける前記ホールの平均幅と異なる、請求項２から９のいずれか一項に記載の電気デバイス。
  11. ホールの前記第１のアレイにおける前記ホールの平均幅は、ホールの前記第２のアレイにおける前記ホールの平均幅と同じである、請求項２から９のいずれか一項に記載の電気デバイス。
  12. 前記第１の複数のシートにおけるホールの前記第１のアレイは、第１のバンドギャップ範囲を特徴とし、
    前記第２の複数のシートにおけるホールの前記第２のアレイは、第２のバンドギャップ範囲を特徴とし、
    前記第１のバンドギャップ範囲は、前記第２のバンドギャップ範囲と同じである、請求項２から５のいずれか一項に記載の電気デバイス。
  13. 前記第１の複数のシートにおけるホールの前記第１のアレイは、第１のバンドギャップ範囲を特徴とし、
    前記第２の複数のシートにおけるホールの前記第２のアレイは、第２のバンドギャップ範囲を特徴とし、
    前記第３の複数のシートにおけるホールの前記第３のアレイは、第３のバンドギャップ範囲を特徴とし、
    前記第１のバンドギャップ範囲は、前記第２のバンドギャップ範囲および前記第３のバンドギャップ範囲と同じである、請求項３または５に記載の電気デバイス。
  14. 前記第１の複数のシートにおける第１のシートは、第１のドーパントを特徴とし、
    前記第２の複数のシートにおける第２のシートは、第２のドーパントを特徴とする、請求項２から５のいずれか一項に記載の電気デバイス。
  15. 前記第１の複数のシートにおける第１のシートは、第１のドーパントを特徴とし、
    前記第２の複数のシートにおける第２のシートは、第２のドーパントを特徴とし、
    前記第３の複数のシートにおける第３のシートは、第３のドーパントを特徴とする、請求項３または５に記載の電気デバイス。
  16. 前記第１のドーパントおよび前記第２のドーパントは同じである、請求項１４または１５に記載の電気デバイス。
  17. 前記第１のドーパントおよび前記第２のドーパントは異なる、請求項１４または１５に記載の電気デバイス。
  18. 前記第１のドーパント、前記第２のドーパント、および前記第３のドーパントはそれぞれ同じである、請求項１５に記載の電気デバイス。
  19. 前記第１のドーパント、前記第２のドーパント、および前記第３のドーパントはそれぞれ異なる、請求項１５に記載の電気デバイス。
  20. 前記第２の接合部は、前記キャリアに対する第３のショットキー障壁であり、前記第３のショットキー障壁は、前記第１のショットキー障壁よりも小さい、請求項２から１９のいずれか一項に記載の電気デバイス。
  21. 前記第２の接合部は、前記キャリアに対してオーミックである、請求項２から１９のいずれか一項に記載の電気デバイス。
  22. 前記第２のナノホール超格子の全てまたは一部を覆う反射防止層をさらに備える、請求項２から４または８から１１のいずれか一項に記載の電気デバイス。
  23. 前記第１の複数のシートにおけるホールの前記第１のアレイは、前記第１のバンドギャップ範囲を特徴とし、前記第１のバンドギャップ範囲は、０．１ｅＶから２．２ｅＶの間である、請求項１から２２のいずれか一項に記載の電気デバイス。
  24. 前記第１の複数のシートにおけるホールの前記第１のアレイは、前記第１のバンドギャップ範囲を特徴とし、前記第１のバンドギャップ範囲は、０．１ｅＶから０．８ｅＶの間である、請求項１から２２のいずれか一項に記載の電気デバイス。
  25. 前記第１の複数のシートにおけるホールの前記第１のアレイは、前記第１のバンドギャップ範囲を特徴とし、前記第１のバンドギャップ範囲は、０．５ｅＶから２．２ｅＶの間である、請求項１から２２のいずれか一項に記載の電気デバイス。
  26. 前記第１の複数のシートにおけるホールの前記第１のアレイは、前記第１のバンドギャップ範囲を特徴とし、前記第１のバンドギャップ範囲は、０．６ｅＶから１．１ｅＶの間である、請求項１から２２のいずれか一項に記載の電気デバイス。
  27. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、１μｍから１０ｍｍの間である、請求項１から２６のいずれか一項に記載の電気デバイス。
  28. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、５０μｍから５００μｍの間である、請求項１から２６のいずれか一項に記載の電気デバイス。
  29. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、１００μｍから３００μｍの間である、請求項１から２６のいずれか一項に記載の電気デバイス。
  30. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、５０００ｎｍ未満である、請求項１から２６のいずれか一項に記載の電気デバイス。
  31. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、１０００ｎｍ未満である、請求項１から２６のいずれか一項に記載の電気デバイス。
  32. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、５００ｎｍ未満である、請求項１から２６のいずれか一項に記載の電気デバイス。
  33. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、１００ｎｍ未満である、請求項１から２６のいずれか一項に記載の電気デバイス。
  34. ホールの前記第１のアレイにおける前記ホールの平均幅、半径または直径は、５０ｎｍ未満である、請求項１から２６のいずれか一項に記載の電気デバイス。
  35. 前記第１のアレイにおける前記ホールは、円形、卵形、三角形、矩形、五角形、または六角形である、請求項１から２６のいずれか一項に記載の電気デバイス。
  36. 前記第１のアレイにおける前記ホールは、円形、卵形、三角形、矩形、五角形、または六角形である断面を特徴とする、請求項１から２６のいずれか一項に記載の電気デバイス。
  37. 前記第１のアレイにおける前記ホールは、直線部分、弓形部分、または湾曲部分の任意の組み合わせを含む断面を特徴とする、請求項１から２６のいずれか一項に記載の電気デバイス。
  38. 前記第１の複数のシートにおけるホールの前記第１のアレイは、１ナノホール／μｍ２から１０６ナノホール／μｍ２の間であるナノホール密度を有する、請求項１から２６のいずれか一項に記載の電気デバイス。
  39. 前記第１の複数のシートにおけるホールの前記第１のアレイは、１００ナノホール／μｍ２から１０５ナノホール／μｍ２の間であるナノホール密度を有する、請求項１から２６のいずれか一項に記載の電気デバイス。
  40. 前記第１の複数のシートにおけるホールの前記第１のアレイは、５００ナノホール／μｍ２から１０５ナノホール／μｍ２の間であるナノホール密度を有する、請求項１から２６のいずれか一項に記載の電気デバイス。
  41. 前記第１の複数のシートにおけるホールの前記第１のアレイは、１０ナノホール／μｍ２から１０５ナノホール／μｍ２の間であるナノホール密度を有する、請求項１から２６のいずれか一項に記載の電気デバイス。
  42. 前記第１の複数のシートにおけるホールの前記第１のアレイは、１００ナノホール／μｍ２から１０４ナノホール／μｍ２の間であるナノホール密度を有する、請求項１から２６のいずれか一項に記載の電気デバイス。
  43. 前記第１の接合部と前記第２の接合部との間の距離は、１μｍから１００μｍの間である、請求項１から４２のいずれか一項に記載の電気デバイス。
  44. 前記第１のナノホール超格子は、前記第２のナノホール超格子の均一な厚さと異なる均一な厚さを特徴とする、請求項１から４３のいずれか一項に記載の電気デバイス。
  45. 前記第１のナノホール超格子は、前記第２のナノホール超格子の均一な厚さおよび前記第３のナノホール超格子の均一な厚さと異なる均一な厚さを特徴とし、
    前記第２のナノホール超格子は、前記第１のナノホール超格子の厚さおよび前記第３のナノホール超格子の厚さと異なる均一な厚さを特徴とし、
    前記第３のナノホール超格子は、前記第１のナノホール超格子の厚さおよび前記第２のナノホール超格子の厚さと異なる均一な厚さを特徴とする、請求項３または５に記載の電気デバイス。
  46. 前記第１のナノホール超格子は、前記第１のナノホール超格子の均一な厚さの１０パーセント超だけ前記第２のナノホール超格子の均一な厚さを超える前記均一な厚さを特徴とする、請求項２から４３のいずれか一項に記載の電気デバイス。
  47. 前記第１のナノホール超格子は、前記第１のナノホール超格子の均一な厚さの２０パーセント超だけ前記第２のナノホール超格子の均一な厚さを超える前記均一な厚さを特徴とする、請求項２から４３のいずれか一項に記載の電気デバイス。
  48. 前記第１のナノホール超格子は、前記第１のナノホール超格子の均一な厚さの４０パーセント超だけ前記第２のナノホール超格子の均一な厚さを超える前記均一な厚さを特徴とする、請求項２から４３のいずれか一項に記載の電気デバイス。
  49. 前記第１のナノホール超格子は、第１の均一な厚さを特徴とし、
    前記第２のナノホール超格子は、第２の均一な厚さを特徴とし、
    前記第１の均一な厚さは、前記第２の均一な厚さと同じである、請求項２から４３のいずれか一項に記載の電気デバイス。
  50. 前記第１のナノホール超格子の厚さは、前記第２のナノホール超格子の厚さおよび前記第３のナノホール超格子の厚さと異なり、
    前記第２のナノホール超格子の厚さは、前記第１のナノホール超格子の厚さおよび前記第３のナノホール超格子の厚さと異なり、
    前記第３のナノホール超格子の厚さは、前記第１のナノホール超格子の厚さおよび前記第２のナノホール超格子の厚さと異なる、請求項３または５のいずれか一項に記載の電気デバイス。
  51. 前記第１のナノホール超格子における第１のシートは、第１の半導体材料を含み、
    前記第２のナノホール超格子における第２のシートは、第２の半導体材料を含み、
    前記第１の半導体材料は、前記第２の半導体材料と同じである、請求項２から５０のいずれか一項に記載の電気デバイス。
  52. 前記第１のナノホール超格子における第１のシートは、第１の半導体材料を含み、
    前記第２のナノホール超格子における第２のシートは、第２の半導体材料を含み、
    前記第１の半導体材料は、前記第２の半導体材料と異なる、請求項１から５０のいずれか一項に記載の電気デバイス。
  53. 前記第１のナノホール超格子における第１のシートは、ｐドープされている、請求項１から５２のいずれか一項に記載の電気デバイス。
  54. 前記第１のナノホール超格子における第１のシートは、ｎドープされている、請求項１から５２のいずれか一項に記載の電気デバイス。
  55. 前記第１の複数のシートにおける第１のシートは、グラフェンナノホール超格子シートである、請求項１から５４のいずれか一項に記載の電気デバイス。
  56. 前記第１の複数のシートにおける各シートは、グラフェンナノホール超格子シートである、請求項１から５４のいずれか一項に記載の電気デバイス。
  57. 前記第１の複数のシートにおける各シートおよび前記第２の複数のシートにおける各シートは、グラフェンナノホール超格子シートである、請求項２から５６のいずれか一項に記載の電気デバイス。
  58. 前記第１の複数のシートにおける各シート、前記第２の複数のシートにおける各シート、および前記第３の複数のシートにおける各シートは、グラフェンナノホール超格子シートである、請求項３または５のいずれか一項に記載の電気デバイス。
  59. 前記第１の複数のシートは、１から３００の間のグラフェンナノホール超格子シートからなる、請求項１から５８のいずれか一項に記載の電気デバイス。
  60. 前記第１の複数のシートは、１００から３００の間のグラフェンナノホール超格子シートからなる、請求項１から５８のいずれか一項に記載の電気デバイス。
  61. 前記第１の複数のシートおよび前記第２の複数のシートは、同じ数のシートを有する、請求項２から６０のいずれか一項に記載の電気デバイス。
  62. 前記第１の複数のシートおよび前記第２の複数のシートは、異なる数のシートを有する、請求項２から６０のいずれか一項に記載の電気デバイス。
  63. 前記第１の光学的に透明なインシュレータは、ガラスで作製され、１０１０Ωｍから１０１４Ωｍの間の電気抵抗を有する、請求項４または５に記載の電気デバイス。
  64. 前記基板は、Ｓｉ、ＳｉＣ、ＳｉＯ２またはＳｉＣ／Ｓｉを含む、請求項１から６３のいずれか一項に記載の電気デバイス。
  65. 前記第１のリード線は、チタン、ニオブ、亜鉛、クロム、銀またはアルミニウムを含み、
    前記第２のリード線は、金、コバルト、パラジウム、銅または白金を含む、請求項１から６４のいずれか一項に記載の電気デバイス。
  66. 前記第１のリード線および前記第２のリード線は、外部負荷と電気的に連通しており、
    前記電気デバイスは、入射光に応答して電気を生成する光起電デバイスである、請求項１から６５のいずれか一項に記載の電気デバイス。
  67. 前記入射光は、太陽放射線である、請求項６６に記載の電気デバイス。
  68. 前記光起電デバイスは、前記入射光に応答して少なくとも５０Ｗ／ｍ２の電力密度を生成する、請求項６６または６７に記載の電気デバイス。
  69. 前記第１のリード線および前記第２のリード線は、外部回路と電気的に連通しており、
    前記電気デバイスは、入射光に応答して電流または電圧を生成する光検出器である、請求項１から６５のいずれか一項に記載の電気デバイス。
  70. 前記入射光は、太陽放射線である、請求項６９に記載の電気デバイス。
  71. 前記入射光は、１０ｎｍから１００μｍの間の波長を含む、請求項６９に記載の電気デバイス。
  72. 前記第１のリード線および前記第２のリード線は、外部電流と電気的に連通しており、
    前記電気デバイスは、前記外部電流に応答して光を放出する発光ダイオードである、請求項１から６５のいずれか一項に記載の電気デバイス。
  73. 前記光は、白色光である、請求項７２に記載の電気デバイス。
  74. 前記キャリアは、電子である、請求項１から７３のいずれか一項に記載の電気デバイス。
  75. 前記キャリアは、正孔である、請求項１から７３のいずれか一項に記載の電気デバイス。
  76. 前記第１の金属保護コーティングは、前記第１のリード線の表面の全てまたは一部を被覆し、
    前記第１のリード線は、チタンを含み、
    前記第２のリード線は、パラジウムを含み、
    前記第１の金属保護コーティングは、金を含む、請求項１から７５のいずれか一項に記載の電気デバイス。
  77. 前記第２のリード線の露出表面の全てまたは一部を被覆する第２の金属保護コーティングをさらに備える、請求項１から７６のいずれか一項に記載の電気デバイス。
  78. 複数バンドギャップデバイスであって、
    表面を有する基板と、
    複数のスタックであって、前記複数のスタックにおけるそれぞれの各スタックは、第１の端部、第２の端部、および長さにより画定され、前記複数のスタックは、前記基板上に縦方向に配設され、前記複数のスタックにおける各スタックは、前記基板の異なる部分を占有し、前記複数のスタックにおけるそれぞれの各スタックは、対応する複数のナノリボンを含み、
    前記対応する複数のナノリボンにおける第１のナノリボンは、第１のバンドギャップまたは第１のバンドギャップ範囲を特徴とし、前記第１のナノリボンは、前記基板を覆い、
    第１の光学的に透明なインシュレータは、前記第１のナノリボンを覆い、
    それぞれの複数のナノリボンにおける第２のナノリボンは、第２のバンドギャップを特徴とし、前記第２のナノリボンは、第１のインシュレータを覆い、前記第１のバンドギャップは、前記第２のバンドギャップより小さい、複数のスタックと、
    前記複数のスタックにおける各スタックの前記第１の端部に電気的に接触する、第１のリード線と、
    前記複数のスタックにおける各スタックの前記第２の端部に電気的に接触する、第２のリード線と、
    前記第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングであって、前記複数バンドギャップデバイスは、前記第１のリード線および前記第２のリード線の電気的制御により操作される、第１の金属保護コーティングと
    を備える、複数バンドギャップデバイス。
  79. 前記複数のスタックにおける第１のスタックの第１のナノリボンの前記第１のバンドギャップは、前記複数のスタックにおける第２のスタックの第１のナノリボンと異なるバンドギャップを有する、請求項７８に記載の複数バンドギャップデバイス。
  80. 前記複数のスタックにおける第１のスタックの第１のナノリボンの前記第１のバンドギャップは、前記複数のスタックにおける第２のスタックの第１のナノリボンと同じバンドギャップを有する、請求項７８に記載の複数バンドギャップデバイス。
  81. 前記複数のスタックにおける前記第１のナノリボンの前記第１のバンドギャップは、第１の幅、第１の厚さ、第１のエッジ状態、第１のドーピングまたはそれらの組み合わせにより定義され、
    前記複数のスタックにおける前記複数のナノリボン内の前記第２のナノリボンの前記第２のバンドギャップは、第２の幅、第２の厚さ、第２のエッジ状態、第２のドーピングまたはそれらの組み合わせにより定義される、請求項７８から８０のいずれか一項に記載の複数バンドギャップデバイス。
  82. 前記複数のスタックにおけるスタックの前記第１のナノリボンの前記第１の幅は、前記複数のスタックにおける前記スタックの前記第２のナノリボンの前記第２の幅より大きい、請求項８１に記載の複数バンドギャップデバイス。
  83. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１の幅は、前記複数のスタックにおける第２のスタックの第１のナノリボンと異なる幅を有する、請求項８１に記載の複数バンドギャップデバイス。
  84. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１の幅は、前記複数のスタックにおける第２のスタックの第１のナノリボンと同じ幅を有する、請求項８１に記載の複数バンドギャップデバイス。
  85. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１の厚さは、前記複数のスタックにおける第２のスタックの前記第１のナノリボンと異なる厚さを有する、請求項８１に記載の複数バンドギャップデバイス。
  86. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１の厚さは、前記複数のスタックにおける第２のスタックの前記第１のナノリボンと同じ厚さを有する、請求項８１に記載の複数バンドギャップデバイス。
  87. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１のエッジ状態は、前記複数のスタックにおける第２のスタックの前記第１のナノリボンと異なるエッジ状態を有する、請求項８１に記載の複数バンドギャップデバイス。
  88. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１のエッジ状態は、前記複数のスタックにおける第２のスタックの前記第１のナノリボンと同じエッジ状態を有する、請求項８１に記載の複数バンドギャップデバイス。
  89. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１のドーピングは、前記複数のスタックにおける第２のスタックの第１のナノリボンと異なるドーパント、異なるドーパント濃度または異なるドーパント分布を有する、請求項８１に記載の複数バンドギャップデバイス。
  90. 前記複数のスタックにおける第１のスタックの前記第１のナノリボンの前記第１のドーピングは、前記複数のスタックにおける第２のスタックの前記第１のナノリボンと同じドーパント、同じドーパント濃度または同じドーパント分布を有する、請求項８１に記載の複数バンドギャップデバイス。
  91. 前記複数のスタックにおける第１のスタック内の前記複数のナノリボンにおけるナノリボンの数は、前記複数のスタックにおける第２のスタック内の前記複数のナノリボンにおけるナノリボンの数と異なる、請求項７８から９０のいずれか一項に記載の複数バンドギャップデバイス。
  92. 前記複数のスタックにおける第１のスタック内の前記複数のナノリボンにおけるナノリボンの数は、前記複数のスタックにおける第２のスタック内の前記複数のナノリボンにおけるナノリボンの数と同じである、請求項７８から９０のいずれか一項に記載の複数バンドギャップデバイス。
  93. 前記複数のスタックにおける第１のスタックの長さは、前記複数のスタックにおける第２のスタックの長さと異なる、請求項７８から９２のいずれか一項に記載の複数バンドギャップデバイス。
  94. 前記複数のスタックにおける第１のスタックの長さは、前記複数のスタックにおける第２のスタックの長さと同じである、請求項７８から９２のいずれか一項に記載の複数バンドギャップデバイス。
  95. 前記複数のスタックにおけるスタックの長さは、１μｍから１００μｍの間である、請求項７８から９４のいずれか一項に記載の複数バンドギャップデバイス。
  96. 前記複数のスタックにおけるスタックのナノリボンは、０．１ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項７８から９５のいずれか一項に記載の複数バンドギャップデバイス。
  97. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、０．１ｅＶから１．２ｅＶの間のバンドギャップを有し、前記スタックの前記第２のナノリボンは、０．８ｅＶから１．９ｅＶの間のバンドギャップを有する、請求項７８から９６のいずれか一項に記載の複数バンドギャップデバイス。
  98. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、０．５ｅＶから１．５ｅＶの間のバンドギャップを有し、前記スタックの前記第２のナノリボンは、１．２ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項７８から９６のいずれか一項に記載の複数バンドギャップデバイス。
  99. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、０．８ｅＶから１．８ｅＶの間のバンドギャップを有し、前記スタックの前記第２のナノリボンは、１．５ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項７８から９６のいずれか一項に記載の複数バンドギャップデバイス。
  100. 前記複数のスタックにおけるスタックのナノリボンは、１ｎｍから６０ｎｍの間の幅を有する、請求項７８から９９のいずれか一項に記載の複数バンドギャップデバイス。
  101. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、２０ｎｍから５０ｎｍの間の幅を有し、前記スタックの前記第２のナノリボンは、１ｎｍから３０ｎｍの間の幅を有する、請求項７８から９９のいずれか一項に記載の複数バンドギャップデバイス。
  102. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、３０ｎｍから４０ｎｍの間の幅を有し、前記スタックの前記第２のナノリボンは、１０ｎｍから２０ｎｍの間の幅を有する、請求項７８から９９のいずれか一項に記載の複数バンドギャップデバイス。
  103. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、５ｎｍから２０ｎｍの間の幅を有し、前記スタックの前記第２のナノリボンは、１ｎｍから１０ｎｍの間の幅を有する、請求項７８から９９のいずれか一項に記載の複数バンドギャップデバイス。
  104. 前記複数のスタックは、縦方向に平行に配設される、請求項７８から１０３のいずれか一項に記載の複数バンドギャップデバイス。
  105. 前記複数のスタックにおける第１のスタックは、前記複数のスタックにおける第２のスタックと平行ではない、請求項７８から１０３のいずれか一項に記載の複数バンドギャップデバイス。
  106. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、前記複数のスタックにおける前記スタックの前記第２のナノリボンと異なる厚さを有する、請求項７８から１０５のいずれか一項に記載の複数バンドギャップデバイス。
  107. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、前記複数のスタックにおける前記スタックの前記第２のナノリボンと同じ厚さを有する、請求項７８から１０５のいずれか一項に記載の複数バンドギャップデバイス。
  108. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、第１の半導体材料で作製され、前記複数のスタックにおける前記スタックの前記第２のナノリボンは、第２の半導体材料で作製され、前記第１の半導体材料は、前記第２の半導体材料と異なる、請求項７８から１０７のいずれか一項に記載の複数バンドギャップデバイス。
  109. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、第１の半導体材料で作製され、前記複数のスタックにおける前記スタックの前記第２のナノリボンは、第２の半導体材料で作製され、前記第１の半導体材料は、前記第２の半導体材料と同じである、請求項７８から１０７のいずれか一項に記載の複数バンドギャップデバイス。
  110. 前記複数のスタックのそれぞれにおける前記複数のナノリボンは、Ｎ、Ｐ、ＦまたはＢｉ原子または分子でドープされる、請求項７８から１０９のいずれか一項に記載の複数バンドギャップデバイス。
  111. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、第１のドーパントでドープされ、前記複数のスタックにおける前記スタックの前記第２のナノリボンは、第２のドーパントでドープされ、前記第１のドーパントは、前記第２のドーパントと異なる、請求項７８から１０９のいずれか一項に記載の複数バンドギャップデバイス。
  112. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、第１のドーパントでドープされ、前記複数のスタックにおける前記スタックの前記第２のナノリボンは、第２のドーパントでドープされ、前記第１のドーパントは、前記第２のドーパントと同じである、請求項７８から１０９のいずれか一項に記載の複数バンドギャップデバイス。
  113. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、前記複数のスタックにおける前記スタックの前記第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、前記第１のドーパント濃度は、前記第２のドーパント濃度と異なる、または、前記第１のドーパント勾配は、前記第２のドーパント勾配と異なる、請求項７８から１０９のいずれか一項に記載の複数バンドギャップデバイス。
  114. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、前記複数のスタックにおける前記スタックの前記第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、前記第１のドーパント濃度は、前記第２のドーパント濃度と同じである、または、前記第１のドーパント勾配は、前記第２のドーパント勾配と同じである、請求項７８から１０９のいずれか一項に記載の複数バンドギャップデバイス。
  115. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、第１の複数のグラフェンナノリボンシートを含む、請求項７８から１１４のいずれか一項に記載の複数バンドギャップデバイス。
  116. 前記第１の複数のグラフェンナノリボンシートは、１から３００の間のグラフェンナノリボンシートからなる、請求項１１５に記載の複数バンドギャップデバイス。
  117. 前記第１の複数のグラフェンナノリボンシートは、１００から３００の間のグラフェンナノリボンシートからなる、請求項１１５に記載の複数バンドギャップデバイス。
  118. 前記複数のスタックにおけるスタックの前記第１のナノリボンおよび前記第２のナノリボンは、それぞれ同じ数のグラフェンナノリボンシートからなる、請求項７８から１１４のいずれか一項に記載の複数バンドギャップデバイス。
  119. 前記複数のスタックにおけるスタックの前記第１のナノリボンは、前記スタックの前記第２のナノリボンと異なる数のグラフェンナノリボンシートを有する、請求項７８から１１４のいずれか一項に記載の複数バンドギャップデバイス。
  120. 前記複数のスタックにおけるスタックは、
    前記第２のナノリボンを覆う第２の光学的に透明なインシュレータと、
    第３のバンドギャップを特徴とする第３のナノリボンであって、前記第２のインシュレータを覆い、前記第３のバンドギャップは、前記第２のバンドギャップより大きい、第３のナノリボンと
    をさらに備える、請求項７８から１１９のいずれか一項に記載の複数バンドギャップデバイス。
  121. 前記スタックのナノリボンは、０．１ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項１２０に記載の複数バンドギャップデバイス。
  122. 前記スタックの前記第１のナノリボンは、０．１ｅＶから１．１ｅＶの間のバンドギャップを有し、
    前記スタックの前記第２のナノリボンは、０．７ｅＶから１．５ｅＶの間のバンドギャップを有し、
    前記スタックの前記第３のナノリボンは、１．５ｅＶから２．１ｅＶの間のバンドギャップを有する、請求項１２０に記載の複数バンドギャップデバイス。
  123. 前記スタックの前記第１のナノリボンは、０．４ｅＶから１．３ｅＶの間のバンドギャップを有し、
    前記スタックの前記第２のナノリボンは、０．９ｅＶから１．７ｅＶの間のバンドギャップを有し、
    前記スタックの前記第３のナノリボンは、１．５ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項１２０に記載の複数バンドギャップデバイス。
  124. 前記スタックの前記第１のナノリボンは、０．６ｅＶから１．５ｅＶの間のバンドギャップを有し、
    前記スタックの前記第２のナノリボンは、１．２ｅＶから２．１ｅＶの間のバンドギャップを有し、
    前記スタックの前記第３のナノリボンは、１．６ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項１２０に記載の複数バンドギャップデバイス。
  125. 前記スタックのナノリボンは、１ｎｍから６０ｎｍの間の幅を有する、請求項１２０に記載の複数バンドギャップデバイス。
  126. 前記スタックの前記第１のナノリボンは、２５ｎｍから５０ｎｍの間の幅を有し、
    前記スタックの前記第２のナノリボンは、１５ｎｍから４０ｎｍの間の幅を有し、前記スタックの前記第３のナノリボンは、１ｎｍから２０ｎｍの間の幅を有する、請求項１２０に記載の複数バンドギャップデバイス。
  127. 前記スタックの前記第１のナノリボンは、３５ｎｍから４５ｎｍの間の幅を有し、
    前記スタックの前記第２のナノリボンは、２０ｎｍから３０ｎｍの間の幅を有し、
    前記スタックの前記第３のナノリボンは、５ｎｍから１５ｎｍの間の幅を有する、請求項１２０に記載の複数バンドギャップデバイス。
  128. 前記複数のスタックにおける各スタックの全てまたは一部を覆う反射防止層をさらに備える、請求項１２０に記載の複数バンドギャップデバイス。
  129. 前記反射防止層は、ＳｉＯ２およびＴｉＯ２を含む、請求項１２８に記載の複数バンドギャップデバイス。
  130. 前記第１の光学的に透明なインシュレータは、前記複数のスタックにおけるスタックの前記複数のナノリボンにおける前記第２のナノリボンの前記第２のバンドギャップより大きいバンドギャップを有する、請求項７８から１２９のいずれか一項に記載の複数バンドギャップデバイス。
  131. 前記第１の光学的に透明なインシュレータは、ガラスで作製され、１０１０Ωｍから１０１４Ωｍの間の電気抵抗を有する、請求項７８から１３０のいずれか一項に記載の複数バンドギャップデバイス。
  132. 前記基板は、Ｓｉ、ＳｉＣ、ＳｉＯ２またはＳｉＣ／Ｓｉを含む、請求項７８から１３１のいずれか一項に記載の複数バンドギャップデバイス。
  133. 前記第１のリード線と、前記複数のスタックにおける第１のスタックの前記第１の端部との間の第１の接合部、または、前記第２のリード線と、前記複数のスタックにおける前記第１のスタックの第２の端部との間の第２の接合部は、ショットキー障壁である、請求項７８から１３２のいずれか一項に記載の複数バンドギャップデバイス。
  134. 前記第１の接合部は、
    前記第１のリード線と、前記第１のスタックの前記第１のナノリボンの第１の端部との間の第１の部分接合部と、
    前記第１のリード線と、前記第１のスタックの前記第２のナノリボンの第１の端部との間の第２の部分接合部とを備え、
    前記第２の接合部は、
    前記第２のリード線と、前記第１のナノリボンの第２の端部との間の第３の部分接合部と、
    前記第２のリード線と、前記第２のナノリボンの第２の端部との間の第４の部分接合部とを備える、請求項１３３に記載の複数バンドギャップデバイス。
  135. 前記第１のリード線と、前記複数のスタックにおける第１のスタックの前記第１の端部との間の第１の接合部は、ショットキー障壁であり、前記第２のリード線と、前記複数のスタックにおける前記第１のスタックの前記第２の端部との間の第２の接合部は、ショットキー障壁を形成しない、請求項１３３に記載の複数バンドギャップデバイス。
  136. 前記複数のスタックにおけるスタックの前記複数のナノリボンにおける各ナノリボンは、複数のグラフェンナノリボンシートを含み、
    前記第１のリード線は、チタン、ニオブ、亜鉛、クロム、銀、またはアルミニウムを含み、前記第２のリード線は、金、コバルト、パラジウム、銅、および白金を含む、請求項１３３に記載の複数バンドギャップデバイス。
  137. 前記第１のリード線および前記第２のリード線は、外部負荷と電気的に連通しており、
    前記複数バンドギャップデバイスは、入射光に応答して電気を生成する光起電デバイスである、請求項１３３に記載の複数バンドギャップデバイス。
  138. 前記第１のリード線および前記第２のリード線は、外部回路と電気的に連通しており、
    前記複数バンドギャップデバイスは、入射光に応答して電流または電圧を生成する光検出器である、請求項１３３に記載の複数バンドギャップデバイス。
  139. 前記第１のリード線および前記第２のリード線は、前記外部電流と電気的に連通しており、前記複数バンドギャップデバイスは、前記外部電流に応答して光を放出する複数バンドギャップ発光ダイオードである、請求項１３３に記載の複数バンドギャップデバイス。
  140. 前記複数のスタックにおける第１のスタックの前記複数のナノリボンは、集合的に視覚的白色光を放出するように構成される、請求項１３９に記載の複数バンドギャップデバイス。
  141. 前記キャリアは、正孔である、請求項７８から１４０のいずれか一項に記載の電気デバイス。
  142. 前記第１のリード線は、チタンを含み、
    前記第２のリード線は、パラジウムを含み、
    前記第１の金属保護コーティングは、金を含む、請求項７８から１４０のいずれか一項に記載の電気デバイス。
  143. 前記第２のリード線の表面の全てまたは一部を被覆する第２の金属コーティングをさらに備える、請求項７８から１４２のいずれか一項に記載の電気デバイス。
  144. 複数バンドギャップデバイスであって、
    表面を有する基板と、
    複数のクラスタと、を備え、
    前記複数のクラスタにおけるそれぞれの各クラスタは、前記基板の異なる部分を占有し、
    前記複数のクラスタにおけるクラスタは、複数のスタックであって、前記複数のスタックにおけるそれぞれの各スタックは、第１の端部、第２の端部、および長さにより画定され、前記複数のスタックは、前記基板上に縦方向に配設され、前記複数のスタックにおける各スタックは、前記基板の異なる部分を占有し、
    前記複数のスタックにおけるそれぞれの各スタックは、
    前記基板上を覆い、第１のバンドギャップを特徴とする第１のナノリボンと、
    前記第１のナノリボンを覆う第１の光学的に透明なインシュレータと、
    第２のバンドギャップを特徴とする第２のナノリボンであって、第１のインシュレータを覆い、前記第１のバンドギャップは、前記第２のバンドギャップより小さい、第２のナノリボンとを備える、複数のスタックと、
    前記複数のスタックにおける各スタックの各第１の端部に電気的に接触する第１のリード線と、
    前記複数のスタックにおける各スタックの各第２の端部に電気的に接触する第２のリード線であって、前記複数バンドギャップデバイスは、前記第１および前記第２のリード線の電気的制御により操作される、第２のリード線と、
    前記第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングと、
    を備える、複数バンドギャップデバイス。
  145. 前記複数のクラスタにおける各クラスタは、１μｍから１０ｍｍの間の幅、および１μｍから１０ｍｍの間の長さを有する、請求項１４４に記載の複数バンドギャップデバイス。
  146. 前記複数のクラスタにおける各クラスタは、１０μｍから１ｍｍの間の幅、および１０μｍから１ｍｍの間の長さを有する、請求項１４４に記載の複数バンドギャップデバイス。
  147. 前記複数のクラスタにおける各クラスタは、５０μｍから５００μｍの間の幅、および５０μｍから５００μｍの間の長さを有する、請求項１４４に記載の複数バンドギャップデバイス。
  148. 前記複数のクラスタにおける第１のクラスタは、前記複数のクラスタにおける第２のクラスタと異なる幅または異なる長さを有する、請求項１４４に記載の複数バンドギャップデバイス。
  149. 前記複数のクラスタにおける第１のクラスタは、前記複数のクラスタにおける第２のクラスタと同じ幅または同じ長さを有する、請求項１４４に記載の複数バンドギャップデバイス。
  150. １０６スタック／ｃｍ２から１０１２スタック／ｃｍ２の間のスタック密度を特徴とする、請求項１４４に記載の複数バンドギャップデバイス。
  151. 前記複数のクラスタにおける第１のクラスタは、前記複数のクラスタにおける第２のクラスタと直列で電気的に連通している、請求項１４４に記載の複数バンドギャップデバイス。
  152. 前記複数のクラスタにおける第１のクラスタは、前記複数のクラスタにおける第２のクラスタと並列で電気的に連通している、請求項１４４に記載の複数バンドギャップデバイス。
  153. 前記複数のクラスタにおける第１のクラスタは、前記複数のクラスタにおける第２のクラスタと直列で電気的に連通し、前記複数のクラスタにおける第３のクラスタと並列で電気的に連通している、請求項１４４に記載の複数バンドギャップデバイス。
  154. 入射光に応答して電気を生成する光起電デバイスである、請求項１４４に記載の複数バンドギャップデバイス。
  155. 入射光に応答して電流または電圧を生成する光検出器である、請求項１４４に記載の複数バンドギャップデバイス。
  156. 外部電流に応答して光を放出する発光ダイオードである、請求項１４４に記載の複数バンドギャップデバイス。
  157. 前記光起電デバイスは、少なくとも５０Ｗ／ｍ２の電力密度を生成する、請求項１５４に記載の複数バンドギャップデバイス。
  158. 前記光検出器は、１０ｎｍから１００μｍの間の波長域を有する入射光に応答する、請求項１５５に記載の複数バンドギャップデバイス。
  159. 前記発光ダイオードは、白色光を放出する、請求項１５６に記載の複数バンドギャップデバイス。
  160. 前記第１のリード線は、チタンを含み、
    前記第２のリード線は、パラジウムを含み、
    前記第１の金属保護コーティングは、金を含む、請求項１４４から１５９のいずれか一項に記載の複数バンドギャップデバイス。
  161. 前記第２のリード線の表面の全てまたは一部を被覆する第２の金属保護コーティングをさらに備える、請求項１４４から１６０のいずれか一項に記載の複数バンドギャップデバイス。
  162. 複数バンドギャップデバイスであって、
    表面を有する基板と、
    複数のナノリボンであって、各ナノリボンは、第１の端部、第２の端部および長さにより画定され、前記複数のナノリボンは、前記基板上に縦方向に配設され、各ナノリボンは、前記基板の異なる部分を占有し、前記複数のナノリボンは、
    第１のバンドギャップを特徴とする第１のナノリボンと、
    第２のバンドギャップを特徴とする第２のナノリボンであって、前記第１のバンドギャップは、前記第２のバンドギャップより小さい第２のナノリボンとを備える、複数のナノリボンと、
    前記複数のナノリボンと光学的に連通した光学スプリッタであって、
    前記光学スプリッタは、入射光を第１の波長域および第２の波長域に分離し、
    前記第１の波長域は、前記第２の波長域内の波長より大きい少なくとも１つの波長を特徴とし、
    前記光学スプリッタは、前記第１の光の波長域を前記第１のナノリボンに誘導し、前記第２の波長域を前記第２のナノリボンに誘導する、光学スプリッタと、
    前記複数のナノリボンにおける各ナノリボンの前記第１の端部に電気的に接触する、第１のリード線と、
    前記複数のナノリボンにおける各ナノリボンの前記第２の端部に電気的に接触する、第２のリード線と、
    前記第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングであって、前記複数バンドギャップデバイスは、前記第１のリード線および前記第２のリード線の電気的制御により操作される、第１の金属保護コーティングと
    を備える、複数バンドギャップデバイス。
  163. 前記光学スプリッタは、前記複数のナノリボンの上に構成される、請求項１６２に記載の複数バンドギャップデバイス。
  164. 前記光学スプリッタは、前記複数のナノリボンから離して設置される、請求項１６２に記載の複数バンドギャップデバイス。
  165. 前記光学スプリッタは、プリズムである、請求項１６２に記載の複数バンドギャップデバイス。
  166. 前記複数のナノリボンにおけるナノリボンは、０．１ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項１６２に記載の複数バンドギャップデバイス。
  167. 前記第１のバンドギャップは、０．１ｅＶから１．２ｅＶの間であり、前記第２のバンドギャップは、０．８ｅＶから１．９ｅＶの間である、請求項１６２に記載の複数バンドギャップデバイス。
  168. 前記第１のバンドギャップは、０．５ｅＶから１．５ｅＶの間であり、前記第２のバンドギャップは、１．２ｅＶから２．２ｅＶの間である、請求項１６２に記載の複数バンドギャップデバイス。
  169. 前記第１のバンドギャップは、０．８ｅＶから１．８ｅＶの間であり、前記第２のバンドギャップは、１．５ｅＶから２．２ｅＶの間である、請求項１６２に記載の複数バンドギャップデバイス。
  170. 前記第１のナノリボンは、１ｎｍから６０ｎｍの間の幅を有する、請求項１６２に記載の複数バンドギャップデバイス。
  171. 前記第１のナノリボンは、１μｍから１００μｍの間の長さを有する、請求項１６２に記載の複数バンドギャップデバイス。
  172. 前記第１のナノリボンは、第１の幅、第１の厚さ、第１のエッジ状態、第１のドーピングまたはそれらの任意の組み合わせを特徴とし、
    前記第２のバンドギャップは、第２の幅、第２の厚さ、第２のエッジ状態、第２のドーピングまたはそれらの任意の組み合わせを特徴とする、請求項１６２に記載の複数バンドギャップデバイス。
  173. 前記第１の幅は、２０ｎｍから５０ｎｍの間であり、前記第２の幅は、１ｎｍから３０ｎｍの間である、請求項１７２に記載の複数バンドギャップデバイス。
  174. 前記第１の幅は、３０ｎｍから４０ｎｍの間であり、前記第２の幅は、１０ｎｍから２０ｎｍの間である、請求項１７２に記載の複数バンドギャップデバイス。
  175. 前記第１の長さは、前記第２の長さと異なる、請求項１７２に記載の複数バンドギャップデバイス。
  176. 前記第１の長さは、前記第２の長さと同じである、請求項１７２に記載の複数バンドギャップデバイス。
  177. 前記複数のナノリボンにおけるナノリボンは、１から３００の間のグラフェンナノリボンシートを含む、請求項１６２に記載の複数バンドギャップデバイス。
  178. 前記複数のナノリボンにおけるナノリボンは、１００から３００の間のグラフェンナノリボンシートを含む、請求項１６２に記載の複数バンドギャップデバイス。
  179. 前記第１のナノリボンは、前記第２のナノリボンと同じ数のグラフェンナノリボンシートを含む、請求項１６２に記載の複数バンドギャップデバイス。
  180. 前記第１のナノリボンは、前記第２のナノリボンと異なる数のグラフェンナノリボンシートを含む、請求項１６２に記載の複数バンドギャップデバイス。
  181. 前記第１のナノリボンの厚さは、前記第２のナノリボンの厚さと異なる、請求項１６２に記載の複数バンドギャップデバイス。
  182. 前記第１のナノリボンの厚さは、前記第２のナノリボンの厚さと同じである、請求項１６２に記載の複数バンドギャップデバイス。
  183. 前記複数のナノリボンは、縦方向に平行に配設される、請求項１６２に記載の複数バンドギャップデバイス。
  184. 前記第１のナノリボンは、前記第２のナノリボンと平行ではない、請求項１６２に記載の複数バンドギャップデバイス。
  185. 前記第１のナノリボンは、第１の半導体材料で作製され、前記第２のナノリボンは、第２の半導体材料で作製され、前記第１の半導体材料は、前記第２の半導体材料と異なる、請求項１６２に記載の複数バンドギャップデバイス。
  186. 前記第１のナノリボンは、第１の半導体材料で作製され、前記第２のナノリボンは、第２の半導体材料で作製され、前記第１の半導体材料は、前記第２の半導体材料と同じである、請求項１６２に記載の複数バンドギャップデバイス。
  187. 前記第１のナノリボンは、第１のドーパントでドープされ、前記第２のナノリボンは、第２のドーパントでドープされ、前記第１のドーパントは、前記第２のドーパントと異なる、請求項１６２に記載の複数バンドギャップデバイス。
  188. 前記第１のナノリボンは、第１のドーパントでドープされ、前記第２のナノリボンは、第２のドーパントでドープされ、前記第１のドーパントは、前記第２のドーパントと同じである、請求項１６２に記載の複数バンドギャップデバイス。
  189. 前記第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、
    前記第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、
    前記第１のドーパント濃度は、前記第２のドーパント濃度と異なるか、または前記第１のドーパント勾配は、前記第２のドーパント勾配と異なる、請求項１６２に記載の複数バンドギャップデバイス。
  190. 前記第１のナノリボンは、第１のドーパント濃度または第１のドーパント勾配を特徴とし、
    前記第２のナノリボンは、第２のドーパント濃度または第２のドーパント勾配を特徴とし、
    前記第１のドーパント濃度は、前記第２のドーパント濃度と同じであるか、または前記第１のドーパント勾配は、前記第２のドーパント勾配と同じである、請求項１６２に記載の複数バンドギャップデバイス。
  191. 前記複数のナノリボンは、第３のバンドギャップを特徴とする第３のナノリボンをさらに含み、前記第３のバンドギャップは、前記第２のギャップより大きく、前記光学スプリッタは、前記入射光を前記第１の波長域、前記第２の波長域および前記第３の波長域に分離し、前記第３の波長域は、前記第２の波長域における波長よりも小さい少なくとも１つの波長を特徴とし、前記光学スプリッタは、前記第３の波長域を前記第３のナノリボンに誘導する、請求項１６２に記載の複数バンドギャップデバイス。
  192. 前記第１のナノリボンは、０．１ｅＶから１．１ｅＶの間のバンドギャップを有し、
    前記第２のナノリボンは、０．７ｅＶから１．５ｅＶの間のバンドギャップを有し、
    前記第３のナノリボンは、１．５ｅＶから２．１ｅＶの間のバンドギャップを有する、請求項１９１に記載の複数バンドギャップデバイス。
  193. 前記第１のナノリボンは、０．４ｅＶから１．３ｅＶの間のバンドギャップを有し、
    前記第２のナノリボンは、０．９ｅＶから１．７ｅＶの間のバンドギャップを有し、
    前記第３のナノリボンは、１．５ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項１９１に記載の複数バンドギャップデバイス。
  194. 前記第１のナノリボンは、０．６ｅＶから１．５ｅＶの間のバンドギャップを有し、
    前記第２のナノリボンは、１．２ｅＶから２．１ｅＶの間のバンドギャップを有し、
    前記第３のナノリボンは、１．６ｅＶから２．２ｅＶの間のバンドギャップを有する、請求項１９１に記載の複数バンドギャップデバイス。
  195. 前記第１のナノリボンは、２５ｎｍから５０ｎｍの間の幅を有し、
    前記第２のナノリボンは、１５ｎｍから４０ｎｍの間の幅を有し、
    前記第３のナノリボンは、１ｎｍから２０ｎｍの間の幅を有する、請求項１９１に記載の複数バンドギャップデバイス。
  196. 前記第１のナノリボンは、３０ｎｍから４５ｎｍの間の幅を有し、
    前記第２のナノリボンは、２０ｎｍから３０ｎｍの間の幅を有し、
    前記第３のナノリボンは、５ｎｍから１５ｎｍの間の幅を有する、請求項１９１に記載の複数バンドギャップデバイス。
  197. 前記複数のナノリボンにおける各ナノリボンの全てまたは一部を覆う反射防止層をさらに備える、請求項１６２に記載の複数バンドギャップデバイス。
  198. 前記基板は、Ｓｉ、ＳｉＣ、ＳｉＯ２またはＳｉＣ／Ｓｉを含む、請求項１６２に記載の複数バンドギャップデバイス。
  199. 前記第１のリード線と、前記複数のナノリボンにおける各ナノリボンの前記第１の端部との間の接合部、または、前記第２のリード線と、前記複数のナノリボンにおける各ナノリボンの前記第２の端部との間の接合部は、ショットキー障壁である、請求項１６２に記載の複数バンドギャップデバイス。
  200. 前記第１のリード線と、前記複数のナノリボンにおける各ナノリボンの前記第１の端部との間の接合部は、キャリアに対するショットキー障壁であり、
    前記第２のリード線と、前記複数のナノリボンにおける各ナノリボンの前記第２の端部との間の接合部は、キャリアに対するショットキー障壁を形成しない、請求項１６２に記載の複数バンドギャップデバイス。
  201. 前記複数のナノリボンにおける各ナノリボンは、複数のグラフェンナノリボンシートを含み、
    前記第１のリード線は、チタン、ニオブ、亜鉛、クロム、銀、またはアルミニウムを含み、前記第２のリード線は、金、コバルト、パラジウム、銅、および白金を含む、請求項１６２に記載の複数バンドギャップデバイス。
  202. 前記第１のリード線および前記第２のリード線は、外部負荷と電気的に連通しており、
    前記複数バンドギャップデバイスは、入射光に応答して電気を生成する光起電デバイスである、請求項１６２に記載の複数バンドギャップデバイス。
  203. 前記第１のリード線および前記第２のリード線は、外部回路と電気的に連通しており、
    前記複数バンドギャップデバイスは、入射光に応答して電流または電圧を生成する光検出器である、請求項１６２に記載の複数バンドギャップデバイス。
  204. 前記第１のリード線は、チタンを含み、
    前記第２のリード線は、パラジウムを含み、
    前記第１の金属保護コーティングは、金を含む、請求項１６２から２０３のいずれか一項に記載の複数バンドギャップデバイス。
  205. 前記第２のリード線の表面の全てまたは一部を被覆する第２の金属保護コーティングをさらに備える、請求項１６２から２０３のいずれか一項に記載の複数バンドギャップデバイス。
  206. 複数バンドギャップデバイスであって、
    表面を有する基板と、
    複数のナノリボンであって、各ナノリボンは、第１の端部、第２の端部および長さにより画定され、前記複数のナノリボンは、前記基板上に縦方向に配設され、前記複数のナノリボンにおける各ナノリボンは、前記基板の異なる部分を占有し、前記複数のナノリボンは、
    第１のバンドギャップを特徴とする第１のナノリボンと、
    第２のバンドギャップを特徴とする第２のナノリボンであって、前記第１のバンドギャップは、前記第２のバンドギャップより小さい第２のナノリボンとを備える、複数のナノリボンと、
    前記複数のナノリボンにおける各ナノリボンの前記第１の端部に電気的に接触する、第１のリード線と、
    前記複数のナノリボンにおける各ナノリボンの前記第２の端部に電気的に接触する第２のリード線であって、前記複数バンドギャップデバイスは、前記第１のリード線および前記第２のリード線の電気的制御により操作される、第２のリード線と、
    前記第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングとを備える、複数バンドギャップデバイス。
  207. 前記第１のリード線および前記第２のリード線は、外部電流と電気的に連通しており、前記複数バンドギャップデバイスは、前記外部電流に応答して光を放出する複数バンドギャップ発光ダイオードである、請求項２０６に記載の複数バンドギャップデバイス。
  208. 前記複数のナノリボンは、集合的に視覚的白色光を放出するように構成される、請求項２０６に記載の複数バンドギャップデバイス。
  209. 前記第１のリード線は、チタンを含み、
    前記第２のリード線は、パラジウムを含み、
    前記第１の金属保護コーティングは、金を含む、請求項２０６から２０８のいずれか一項に記載の複数バンドギャップデバイス。
  210. 前記第２のリード線の表面の全てまたは一部を被覆する第２の金属保護コーティングをさらに備える、請求項２０６から２０８のいずれか一項に記載の複数バンドギャップデバイス。
  211. 複数バンドギャップデバイスであって、
    表面を有する基板と、
    複数のクラスタであって、前記複数のクラスタは、各クラスタが前記基板の異なる部分を占有するよう配設され、前記複数のクラスタにおけるそれぞれの各クラスタは、
    複数のナノリボンであって、前記複数のナノリボンにおける各ナノリボンは、バンドギャップを特徴とし、前記複数のナノリボンにおける前記ナノリボンは、互いに対して縦方向に配設され、前記複数のナノリボンにおける各ナノリボンは、第１の端部、第２の端部および長さにより画定される、複数のナノリボンと、
    前記複数のナノリボンにおける各ナノリボンの前記第１の端部に電気的に接触する、第１のリード線と、
    前記複数のナノリボンにおける各ナノリボンの前記第２の端部に電気的に接触する、第２のリード線と、
    前記第１のリード線の表面の全てまたは一部を被覆する、第１の金属保護コーティングとを備える、複数のクラスタと、
    前記複数のクラスタと光学的に連通した光学スプリッタであって、前記光学スプリッタは、入射光を第１の波長域および第２の波長域に分離し、前記第１の波長域は、前記第２の波長域における波長より大きい少なくとも１つの波長を特徴とし、前記第１の光の波長域を、前記複数のクラスタにおける第１のクラスタに誘導し、前記第２の波長域を、前記複数のクラスタにおける第２のクラスタに誘導する、光学スプリッタと
    を備え、
    前記複数バンドギャップデバイスは、前記第１のクラスタの前記第１および第２のリード線ならびに前記第２のクラスタの前記第１および第２のリード線の電気的制御により操作される、複数バンドギャップデバイス。
  212. 前記第１のクラスタ内の前記複数のナノリボンにおける各ナノリボンは、第１のバンドギャップ値を有し、前記第２のクラスタ内の前記複数のナノリボンにおける各ナノリボンは、第２のバンドギャップ値を有し、前記第１のバンドギャップ値は、前記第２のバンドギャップ値より大きい、請求項２１１に記載の複数バンドギャップデバイス。
  213. 前記第１のクラスタ内の前記複数のナノリボンにおける各ナノリボンの前記バンドギャップは、同じであり、前記第１のクラスタ内の前記複数のナノリボンにおける各ナノリボンの幅は、同じである、請求項２１１に記載の複数バンドギャップデバイス。
  214. 前記第１のクラスタ内の前記複数のナノリボンにおける各ナノリボンの前記バンドギャップは、第１のバンドギャップ範囲内であり、前記第２のクラスタ内の前記複数のナノリボンにおける各ナノリボンの前記バンドギャップは、第２のバンドギャップ範囲内であり、前記第１のバンドギャップ範囲内の第１のバンドギャップ値は、前記第２のバンドギャップ範囲内の第２のバンドギャップ値より大きい、請求項２１１に記載の複数バンドギャップデバイス。
  215. 前記複数のクラスタにおける各クラスタは、１μｍから１０ｍｍの間の幅、および１μｍから１０ｍｍの間の長さを有する、請求項２１１に記載の複数バンドギャップデバイス。
  216. 前記複数のクラスタにおける各クラスタは、１０μｍから１ｍｍの間の幅、および１０μｍから１ｍｍの間の長さを有する、請求項２１１に記載の複数バンドギャップデバイス。
  217. 前記複数のクラスタにおける各クラスタは、５０μｍから５００μｍの間の幅、および５０μｍから５００μｍの間の長さを有する、請求項２１１に記載の複数バンドギャップデバイス。
  218. 前記第１のクラスタは、前記第２のクラスタと異なる幅または異なる長さを有する、請求項２１１に記載の複数バンドギャップデバイス。
  219. 前記第１のクラスタは、前記第２のクラスタと同じ幅または同じ長さを有する、請求項２１１に記載の複数バンドギャップデバイス。
  220. 前記複数のクラスタにおける各クラスタは、１０６から１０１２ナノリボン／ｃｍ２を含む、請求項２１１に記載の複数バンドギャップデバイス。
  221. 前記第１のクラスタは、前記第２のクラスタと直列で電気的に連通している、請求項２１１に記載の複数バンドギャップデバイス。
  222. 前記第１のクラスタは、前記第２のクラスタと並列で電気的に連通している、請求項２１１に記載の複数バンドギャップデバイス。
  223. 前記第１のクラスタは、前記第２のクラスタと直列で電気的に連通し、前記複数のクラスタにおける第３のクラスタと並列で電気的に連通している、請求項２１１に記載の複数バンドギャップデバイス。
  224. 入射光に応答して電気を生成する光起電デバイスである、請求項２１１に記載の複数バンドギャップデバイス。
  225. 入射光に応答して電流または電圧を生成する光検出器である、請求項２１１に記載の複数バンドギャップデバイス。
  226. 前記光起電デバイスは、少なくとも５０Ｗ／ｍ２の電力密度を生成する、請求項２２４に記載の複数バンドギャップデバイス。
  227. 前記第１のリード線は、チタンを含み、
    前記第２のリード線は、パラジウムを含み、
    前記第１の金属保護コーティングは、金を含む、請求項２１１から２２６のいずれか一項に記載の複数バンドギャップデバイス。
  228. 前記第２のリード線の表面の全てまたは一部を被覆する第２の金属保護コーティングをさらに備える、請求項２１１から２２７のいずれか一項に記載の複数バンドギャップデバイス。
JP2014537328A 2011-10-21 2012-10-19 均一複数バンドギャップデバイス Pending JP2014532982A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161549814P 2011-10-21 2011-10-21
US61/549,814 2011-10-21
US201261615130P 2012-03-23 2012-03-23
US201261615137P 2012-03-23 2012-03-23
US61/615,137 2012-03-23
US61/615,130 2012-03-23
PCT/US2012/061175 WO2013059708A2 (en) 2011-10-21 2012-10-19 Homogeneous multiple band gap devices

Publications (1)

Publication Number Publication Date
JP2014532982A true JP2014532982A (ja) 2014-12-08

Family

ID=47178314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014537328A Pending JP2014532982A (ja) 2011-10-21 2012-10-19 均一複数バンドギャップデバイス

Country Status (6)

Country Link
US (1) US8624222B2 (ja)
EP (1) EP2768768A2 (ja)
JP (1) JP2014532982A (ja)
KR (1) KR20140095062A (ja)
CN (1) CN104303320A (ja)
WO (1) WO2013059708A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149376A (ja) * 2014-02-06 2015-08-20 国立研究開発法人物質・材料研究機構 半導体光検出器
JP2017173331A (ja) * 2016-03-25 2017-09-28 本田技研工業株式会社 層状ナノリボンに基づいた化学センサー
US10283649B2 (en) 2016-05-31 2019-05-07 Fujitsu Limited Schottky barrier diode and electronic apparatus
JP2021190203A (ja) * 2020-05-26 2021-12-13 学校法人慶應義塾 グラフェン発光素子、及びグラフェン発光素子の作製方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014988B1 (ko) * 2013-04-05 2019-10-21 삼성전자주식회사 위치 특이적으로 저항이 조절된 그래핀, 카본나노튜브, 풀러렌, 그래파이트, 또는 그 조합물을 제조하는 방법
WO2015001579A1 (en) * 2013-07-04 2015-01-08 IPEB Srl Photovoltaic module using light emitting diodes
CN103762248B (zh) * 2014-01-23 2015-12-09 中国科学院半导体研究所 具有减反射膜的太阳能电池元件及其制备方法
US9337275B2 (en) * 2014-01-28 2016-05-10 Infineon Technologies Ag Electrical contact for graphene part
KR101893843B1 (ko) * 2014-05-22 2018-09-04 솔라 큐브드 디벨롭먼트, 엘엘씨 전체 스펙트럼 전자기 에너지 시스템
US9423345B2 (en) * 2014-06-24 2016-08-23 International Business Machines Corporation Chemical sensors based on plasmon resonance in graphene
US20150380590A1 (en) * 2014-06-26 2015-12-31 Nxp B.V. Energy harvester
US9287359B1 (en) * 2014-09-15 2016-03-15 Wisconsin Alumni Research Foundation Oriented bottom-up growth of armchair graphene nanoribbons on germanium
DE102015006379B4 (de) * 2015-05-18 2022-03-17 Azur Space Solar Power Gmbh Skalierbare Spannungsquelle
JP6542072B2 (ja) * 2015-08-26 2019-07-10 株式会社東芝 半導体装置およびその製造方法
US10157338B2 (en) 2016-05-04 2018-12-18 International Business Machines Corporation Graphene-based micro-scale identification system
KR101792953B1 (ko) 2016-07-01 2017-11-20 건국대학교 산학협력단 2차원 반도체, 이의 제조 방법, 및 이를 포함하는 반도체 소자
US9761669B1 (en) 2016-07-18 2017-09-12 Wisconsin Alumni Research Foundation Seed-mediated growth of patterned graphene nanoribbon arrays
CN107017556B (zh) * 2017-04-10 2019-12-13 北京工业大学 基于多层二维材料异质结的量子级联激光器
US11555799B2 (en) 2018-01-04 2023-01-17 Lyten, Inc. Multi-part nontoxic printed batteries
CN108400179B (zh) * 2018-04-27 2023-08-25 安阳师范学院 一种层间组分递变的水平排布层堆叠纳米线薄膜柔性太阳能电池
EP3788666A4 (en) 2018-04-30 2022-01-19 Lyten, Inc. LITHIUM ION BATTERY AND BATTERY MATERIALS
CN110046447B (zh) * 2019-04-23 2022-05-17 电子科技大学 一种形成石墨烯纳米带异质结的方法
CN110233182B (zh) * 2019-06-28 2020-11-10 西安交通大学 一种复合结构双吸收层石墨烯探测器及其制备工艺
US11299397B2 (en) 2019-07-30 2022-04-12 Lyten, Inc. 3D self-assembled multi-modal carbon-based particles integrated into a continuous electrode film layer
US11650438B2 (en) * 2019-08-02 2023-05-16 Raytheon Company Superlattice electro-optic device including reconfigurable optical elements
US11335911B2 (en) 2019-08-23 2022-05-17 Lyten, Inc. Expansion-tolerant three-dimensional (3D) carbon-based structures incorporated into lithium sulfur (Li S) battery electrodes
US11631893B2 (en) 2019-10-25 2023-04-18 Lyten, Inc. Artificial solid electrolyte interface cap layer for an anode in a Li S battery system
US11133495B2 (en) 2019-10-25 2021-09-28 Lyten, Inc. Advanced lithium (LI) ion and lithium sulfur (LI S) batteries
US11539074B2 (en) 2019-10-25 2022-12-27 Lyten, Inc. Artificial solid electrolyte interface (A-SEI) cap layer including graphene layers with flexible wrinkle areas
US11127941B2 (en) 2019-10-25 2021-09-21 Lyten, Inc. Carbon-based structures for incorporation into lithium (Li) ion battery electrodes
US11508966B2 (en) 2019-10-25 2022-11-22 Lyten, Inc. Protective carbon layer for lithium (Li) metal anodes
US11127942B2 (en) 2019-10-25 2021-09-21 Lyten, Inc. Systems and methods of manufacture of carbon based structures incorporated into lithium ion and lithium sulfur (li s) battery electrodes
CN111477644B (zh) * 2020-03-31 2023-04-18 东南大学 一种近红外/可见光/紫外集成光谱成像器件及成像方法
US11618681B2 (en) 2021-06-28 2023-04-04 Wisconsin Alumni Research Foundation Graphene nanoribbons grown from aromatic molecular seeds
US11870063B1 (en) 2022-10-24 2024-01-09 Lyten, Inc. Dual layer gradient cathode electrode structure for reducing sulfide transfer
CN116454180B (zh) * 2023-06-16 2023-08-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340788B1 (en) 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
US6316715B1 (en) 2000-03-15 2001-11-13 The Boeing Company Multijunction photovoltaic cell with thin 1st (top) subcell and thick 2nd subcell of same or similar semiconductor material
US6346431B1 (en) * 2000-07-10 2002-02-12 Lg Electronics Inc. Quantum dot infrared detection device and method for fabricating the same
JP4883852B2 (ja) 2001-07-30 2012-02-22 日東電工株式会社 加熱剥離型粘着シートからのチップ切断片の加熱剥離方法
US6660928B1 (en) 2002-04-02 2003-12-09 Essential Research, Inc. Multi-junction photovoltaic cell
US7015142B2 (en) * 2003-06-12 2006-03-21 Georgia Tech Research Corporation Patterned thin film graphite devices and method for making same
KR100580623B1 (ko) * 2003-08-04 2006-05-16 삼성전자주식회사 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법
CN101009335A (zh) * 2006-07-19 2007-08-01 李歌儿 一种新型太阳能发电结构系统
US7858876B2 (en) 2007-03-13 2010-12-28 Wisconsin Alumni Research Foundation Graphite-based photovoltaic cells
US8440331B2 (en) 2008-03-13 2013-05-14 University Of Utah Magnetic nanohole superlattices
US20100132771A1 (en) * 2008-10-06 2010-06-03 The Regents Of The University Of California 3D Carbon Nanotubes Membrane as a Solar Energy Absorbing Layer
KR101681950B1 (ko) * 2009-01-15 2016-12-05 삼성전자주식회사 그라펜 에지의 화학적 변형 방법 및 이에 의하여 얻어진 그라펜
WO2010096646A2 (en) 2009-02-20 2010-08-26 University Of Florida Research Foundation, Inc. Graphene processing for device and sensor applications
MX2011013545A (es) 2009-06-15 2012-05-08 Univ Rice William M Nanolistones de grafeno preparados a partir de nanotubos de carbono vía exposición a metal alcalin0.
US8426309B2 (en) * 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
CA2780269A1 (en) 2009-11-11 2011-05-19 Nanoselect, Inc. Protection and surface modification of carbon nanostructures
US8268180B2 (en) 2010-01-26 2012-09-18 Wisconsin Alumni Research Foundation Methods of fabricating large-area, semiconducting nanoperforated graphene materials
US8834701B2 (en) 2010-09-14 2014-09-16 Council Of Scientific & Industrial Research Electrochemical process for synthesis of graphene
JP5904734B2 (ja) 2010-09-16 2016-04-20 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン発光素子及びその製造方法
US8361853B2 (en) 2010-10-12 2013-01-29 International Business Machines Corporation Graphene nanoribbons, method of fabrication and their use in electronic devices
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US8354296B2 (en) 2011-01-19 2013-01-15 International Business Machines Corporation Semiconductor structure and circuit including ordered arrangement of graphene nanoribbons, and methods of forming same
US8969779B2 (en) 2011-02-11 2015-03-03 Nokia Corporation Photodetecting structure with photon sensing graphene layer(s) and vertically integrated graphene field effect transistor
GB201104096D0 (en) 2011-03-10 2011-04-27 Univ Manchester Production of graphene
US9018101B2 (en) 2011-03-17 2015-04-28 Georgia Tech Research Corporation Patterned graphene structures on silicon carbide

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015149376A (ja) * 2014-02-06 2015-08-20 国立研究開発法人物質・材料研究機構 半導体光検出器
JP2017173331A (ja) * 2016-03-25 2017-09-28 本田技研工業株式会社 層状ナノリボンに基づいた化学センサー
US10283649B2 (en) 2016-05-31 2019-05-07 Fujitsu Limited Schottky barrier diode and electronic apparatus
JP2021190203A (ja) * 2020-05-26 2021-12-13 学校法人慶應義塾 グラフェン発光素子、及びグラフェン発光素子の作製方法
JP7450924B2 (ja) 2020-05-26 2024-03-18 慶應義塾 グラフェン発光素子、及びグラフェン発光素子の作製方法

Also Published As

Publication number Publication date
US20130099205A1 (en) 2013-04-25
EP2768768A2 (en) 2014-08-27
WO2013059708A3 (en) 2014-03-13
WO2013059708A2 (en) 2013-04-25
KR20140095062A (ko) 2014-07-31
US8624222B2 (en) 2014-01-07
CN104303320A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
JP2014532982A (ja) 均一複数バンドギャップデバイス
US11495704B2 (en) Multijunction photovoltaic device
US8242353B2 (en) Nanowire multijunction solar cell
KR101547711B1 (ko) 나노와이어-기반 태양 전지 구조
US9559230B2 (en) Solar cell and method for manufacturing same
TW200810136A (en) Photovoltaic device with nanostructured layers
KR20090116724A (ko) 에너지 우물들을 가진 나노구조체들을 구비한 활성 영역을 가진 태양전지
US11955576B1 (en) Perpetual energy harvester and method of fabrication thereof
TW201001726A (en) Techniques for enhancing efficiency of photovoltaic devices using high-aspect-ratio nanostructures
JP5379811B2 (ja) 高アスペクト比ナノ構造体を用いた光起電デバイス及びその作成方法
CN107112376A (zh) 双层光伏设备
CN106575681A (zh) 基于锑化物材料的多结光伏电池
KR20210058043A (ko) 태양전지 및 이를 포함하는 태양전지 모듈
JP2010524216A (ja) 能動的太陽電池および製造方法
US9947824B1 (en) Solar cell employing nanocrystalline superlattice material and amorphous structure and method of constructing the same
US20170200751A1 (en) Energy Harvesting Devices and Method of Fabrication Thereof
Tzeng et al. Broadband InGaAs quantum dot-in-a-well solar cells of p-type wells
Oishi et al. Loss Analysis of Market Available Solar Cells and Possible Solutions
KR20100109660A (ko) 태양전지 구조
Zhang ZnO and GaN Nanowire‐Based Type II Heterostructures
KR20140098275A (ko) 광대역 파장 흡수 및 에너지변환을 이용한 고효율 태양전지
WO2014075060A1 (en) Nanostructured window layer in solar cells
Gorji et al. Electron Filling Factor and Sunlight Concentration Effects on the Efficiency of Intermediate Band Solar Cell
Kremling et al. Towards intermediate-band formation in solar cells with AlGaInAs quantum dots
Wilson Nanowire solar cells made efficient