KR20140086629A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20140086629A
KR20140086629A KR1020120157339A KR20120157339A KR20140086629A KR 20140086629 A KR20140086629 A KR 20140086629A KR 1020120157339 A KR1020120157339 A KR 1020120157339A KR 20120157339 A KR20120157339 A KR 20120157339A KR 20140086629 A KR20140086629 A KR 20140086629A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
line
gate
power supply
Prior art date
Application number
KR1020120157339A
Other languages
English (en)
Other versions
KR102028326B1 (ko
Inventor
김근영
강지현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120157339A priority Critical patent/KR102028326B1/ko
Publication of KR20140086629A publication Critical patent/KR20140086629A/ko
Application granted granted Critical
Publication of KR102028326B1 publication Critical patent/KR102028326B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치에 관한 것으로서, 특히, 데이터라인으로 정전기가 유도되는 경우에는, 상기 정전기를 전원배선으로 유도하여 제거할 수 있으며, 상기 데이터라인에 정전기가 발생되지 않는 정상상태에서는, 트랜지스터에 인가되는 전압변화를 최소화하여, 상기 트랜지스터의 열화에 의해 누설전류가 발생되는 것을 방지할 수 있는, 표시장치를 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 표시장치는, 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 및 상기 데이터라인 또는 상기 게이트라인으로 형성되는 입력라인을 통해 입력되는 정전기를 방출하기 위해, 일측 끝단은 상기 입력라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있으며, 상기 입력라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않도록 형성되어 있는 정전기 방지회로를 포함한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 특히, 정전기 발생에 대응할 수 있는 표시장치에 관한 것이다.
이동통신 단말기, 스마트폰, 태블릿 컴퓨터, 노트북 컴퓨터 등과 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 액정표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 활발히 연구되고 있다.
평판표시장치 중, 액정표시장치(Liquid Crystal DISPLAY DEVICE)는 양산 기술, 구동수단의 용이성, 고화질 및 대화면 구현의 장점으로 인해 적용 분야가 확대되고 있다.
또한, 평판표시장치 중, 유기발광표시장치(Organic Light Emitting Display Device)는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
도 1은 종래의 표시장치에 형성되어 있는 정전기 방지회로의 일실시예 구성도이며, 도 2는 종래의 표시장치에 형성되어 있는 정전기 방지회로를 구성하는 박막트랜지스터의 전기적 특성을 나타낸 그래프이다.
상기한 바와 같은 평판표시장치(이하, 간단히 '표시장치'라 함)들은, 영상이 출력되는 표시영역과 상기 표시영역 외곽의 비표시영역을 포함하는 패널, 상기 표시영역에 형성되어 있는 데이터라인으로 데이터전압을 공급하기 위한 소스 드라이브 IC 및 상기 표시영역에 형성되어 있는 게이트라인으로 스캔신호를 공급하기 위한 게이트 드라이브 IC 등을 포함하여 구성된다.
전자제품에서는, 일반적으로 정전기(Electro Static Discharge :ESD)가 발생되고 있다.
따라서, 표시장치에도 정전기를 방지하거나, 또는, 정전기에 의해 훼손을 방지하기 위해, 도 1에 도시된 바와 같은 정전기 방지회로가 형성되어 있다.
상기한 바와 같은 정전기 방지회로는, 상기 소스 드라이브 IC로부터 연장되어 제1비표시영역을 거쳐 상기 표시영역에 형성되어 있는 데이터라인들 각각에 연결되어 있으며, 특히, 상기 제1비표시영역에 형성되어 있다.
상기 정전기 방지회로의 일측끝단은, 상기 소스 드라이브 IC와 상기 패널이 연결되어 있는 제1비표시영역에서, 상기 데이터라인에 연결되어 있으며, 타측끝단은, 도 1에 도시된 바와 같이, 고전위 구동전압(VDD) 단자 또는 저전위 구동전압(VSS) 단자에 연결되거나, 또는 게이트하이전압(VGH)을 공급하는 게이트하이전압 단자 또는 게이트로우전압(VGL)을 공급하는 게이트로우전압 단자 등에 연결될 수 있다.
즉, 상기 정전기 방지회로(60)는 액정표시장치 또는 유기발광표시장치 등과 같은 표시장치에 형성되어 있는 고전압 단자(VDD, VGH) 또는 저전압 단자(VSS, VGL)와, 데이터라인 사이에 연결되어 있다.
따라서, 상기 표시장치 내에서 정전기가 발생되어, 상기 데이터라인으로 정상 동작 범위보다 큰 전압(정전기)이 유도되면, 상기 정전기에 의해, 도 1에 도시된 바와 같은 정전기 방지회로(60)들 중 고전위 구동전압(VDD) 단자에 연결되어 있는 정전기방지회가 턴온된다. 이에 따라, 상기 데이터라인으로 유도된 고전압의 정전기가 상기 고전위 구동전압(VDD) 단자 방향으로 흐르기 때문에, 상기 데이터라인에 인가된 데이터전압(Vdata)이 정상적인 상태로 낮춰질 수 있다.
반대로, 상기 표시장치 내에서 정전기가 발생되어, 상기 데이터라인으로 정상 동작 범위보다 작은 전압(정전기)이 유도되면, 상기 정전기에 의해, 도 1에 도시된 바와 같은 상기 정전기 방지회로(60)들 중 저전위 구동전압(VSS) 단자에 연결되어 있는 정전기 방지회로가 턴온된다. 이에 따라, 상기 저전위 구동전압(VSS) 단자 방향에서 상기 데이터라인 방향으로 전류가 인입되기 때문에, 상기 데이터라인에 인가된 데이터전압(Vdata)이 정상적인 상태로 높여질 수 있다.
상기한 바와 같은 정전기 방지회로(60)는 상기 패널의 상단, 즉, 제1비표시영역뿐만 아니라, 상기 제1비표시영역과 마주보고 있는 제2비표시영역에도 형성될 수 있다. 즉, 상기 정전기 방지회로(60)는 상기 패널의 상단부와 하단부 각각에 형성되어, 정전기에 의한 고전압 및 저전압이 상기 데이터라인으로 유입되는 현상을 방지하고 있다.
한편, 상기한 바와 같은 정전기 방지회로(60)는, 도 1에 도시된 바와 같이, 일반적으로 박막트랜지스터(TFT)로 구성되어 있으며, 이러한 박막트랜지스터는 장시간 사용되면 열화에 의해 문턱전압(Vth)이 쉬프트(Shift)된다.
즉, 상기 정전기방지회로(60)가 장시간 사용되면, 상기 박막트랜지스터의 문턱전압(Vth)이, 도 2에 도시된 바와 같이, (-)극성 방향으로 쉬프트되며, 이로 인해, 상기 박막트랜지스터에서 누설전류가 발생된다.
예를 들어, 상기 박막트랜지스터가 상기 표시장치에 장착되어 그 구동을 시작할 때의 문턱전압(Vth)이 3.9V라고 할 때(도 2의 (e)그래프 참고), 상기 데이터전압(Vdata)이 -10V인 경우에도, 상기 박막트랜지스터에는 누설전류가 거의 흐르지 않는다.
그러나, 상기 표시장치 및 상기 박막트랜지스터가 장시간 사용됨에 따라, 상기 박막트랜지스터의 열화에 의해 상기 박막트랜지스터의 문턱전압(Vth)은 -4.1V로 변화될 수 있다(도 2의 (a)그래프 참고). 이 경우, 상기 데이터전압(Vdata)이 -10V인 경우, 상기 박막트랜지스터에는 약 0.05E-05의 누설전류가 흐름을 알 수 있다.
즉, 종래의 표시장치에서는, 상기 표시장치가 장시간 사용됨에 따라, 상기 정전기 방지회로를 형성하는 박막트랜지스터가 열화되어, 상기 박막트랜지스터의 문턱전압(Vth)이 (-) 방향으로 쉬프트된다. 이로 인해, 상기 데이터라인으로, 정전기가 아닌 정상적인 데이터전압이 흐르더라도, 상기 정전기 방지회로(60)를 통해 누설전류가 흐를 수 있다.
따라서, 정전기가 발생되지 않은 정상상태에서도, 상기 데이터라인으로 인가되는 전류의 양이 줄어들기 때문에, 상기 패널에서 정상적인 휘도를 갖는 영상이 출력되지 못하게 되며, 이로 인해 화질저하가 발생된다.
또한, 상기한 바와 같이, 정상상태에서 상기 정전기 방지회로(60)로 누설전류가 발생되면, 상기 표시영역에 형성되어 있는 데이터라인으로 흐르는 정상전류가 적게 되어, 상기 데이터라인으로 더 높은 데이터전압(Vdata)이 인가되어야 하므로, 상기 소스 드라이브 IC에서의 전력소비가 증가 된다.
한편, 상기한 바와 같은 박막트랜지스터의 문턱전압(Vth)의 쉬프트 현상을 발생시키는 원인 중의 하나는, 상기 박막트랜지스터에 반복적으로 전압이 인가된다는 것이다. 즉, 상기 데이터전압의 극성이 바뀜에 따라, 상기 박막트랜지스터에 지속적으로 가변된 전압이 인가되며, 이로 인해, 상기 박막트랜지스터에 스트레스가 가해져, 상기 박막트랜지스터의 열화에 의한 문턱전압의 쉬프트 현상이 가속화되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트라인 또는 데이터라인으로 형성되는 입력라인에 정전기가 유도되는 경우에는, 상기 정전기를 전원배선으로 유도하여 제거할 수 있으며, 상기 입력라인에 정전기가 발생되지 않는 정상상태에서는, 트랜지스터에 인가되는 전압변화를 최소화하여, 상기 트랜지스터의 열화에 의해 누설전류가 발생되는 것을 방지할 수 있는, 표시장치를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 및 상기 데이터라인 또는 상기 게이트라인으로 형성되는 입력라인을 통해 입력되는 정전기를 방출하기 위해, 일측 끝단은 상기 입력라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있으며, 상기 입력라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않도록 형성되어 있는 정전기 방지회로를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 및 일측 끝단은 상기 데이터라인 또는 상기 게이트라인으로 형성되는 입력라인에 연결되어 있고, 타측 끝단은 제1전원배선과 연결되어 있으며, 상기 입력라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않는 제1트랜지스터와, 일측 끝단은 상기 입력라인에 연결되어 있고, 타측 끝단은 상기 제2전원배선과 연결되어 있으며, 상기 입력라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않는 제2트랜지스터로 구성되어, 상기 입력라인으로 유입되는 정전기를 방출하기 위한 정전기 방지회로를 포함한다.
본 발명에 의하면, 게이트라인 또는 데이터라인으로 형성되는 입력라인으로 정전기가 유도되는 경우에는, 상기 정전기를 전원배선으로 유도하여 제거할 수 있으며, 상기 입력라인에 정전기가 발생되지 않는 정상상태에서는, 박막트랜지스터에 인가되는 전압변화를 최소화하여, 상기 박막트랜지스터의 열화를 방지할 수 있다.
즉, 본 발명에 의하면, 정전기가 패널의 표시영역 내부로 유입되는 현상이 방지될 수 있으며, 정전기 방지회로 자체의 열화현상이 방지될 수 있다.
도 1은 종래의 표시장치에 형성되어 있는 정전기 방지회로의 일실시예 구성도.
도 2는 종래의 표시장치에 형성되어 있는 정전기 방지회로를 구성하는 박막트랜지스터의 전기적 특성을 나타낸 일실시예 그래프.
도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면.
도 4는 도 3에 도시된 유기발광표시장치에 적용되는 픽셀 회로를 개략적으로 나타낸 예시도.
도 5는 본 발명의 제1실시예에 따른 표시장치에 적용되는 정전기 방지회로의 일예시도.
도 6은 본 발명의 제1실시예에 따른 표시장치에 적용되는 정전기 방지회로의 등가회로도.
도 7은 도 6에 도시된 등가회로에서 정상적인 데이터전압이 데이터라인으로 인가되는 경우의 신호흐름을 나타낸 예시도.
도 8은 도 6에 도시된 등가회로에서 정상적인 데이터전압 이하의 저전압이 데이터라인으로 인가된 경우의 신호흐름을 나타낸 예시도.
도 9는 도 6에 도시된 등가회로에서 정상적인 데이터전압 이상의 고전압이 데이터라인으로 인가된 경우의 신호흐름을 나타낸 예시도.
도 10은 본 발명의 제2실시예에 따른 표시장치에 적용되는 정전기 방지회로의 일예시도.
도 11은 본 발명의 제2실시예에 따른 표시장치에 적용되는 정전기 방지회로의 등가회로도.
도 12는 도 6에 도시된 본 발명의 제1실시예에 대한 시뮬레이션 결과를 나타낸 그래프.
도 13은 도 11에 도시된 본 발명의 제2실시예에 대한 시뮬레이션 결과를 나타낸 그래프.
이하, 도면을 참조로 본 발명에 따른 바람직한 실시 예에 대해서 상세히 설명하기로 한다.
본 발명은 유기발광표시장치뿐만 아니라, 액정표시장치에도 적용될 수 있다. 즉, 본 발명은 정전기 방지회로가 필요한 모든 표시장치에 적용될 수 있다. 그러나, 이하에서는, 설명의 편의상 유기발광표시장치가 본 발명의 일예로서 설명된다.
도 3은 본 발명에 따른 표시장치를 개략적으로 나타내는 도면이고, 도 4는 도 3에 도시된 유기발광표시장치에 적용되는 픽셀 회로를 개략적으로 나타낸 예시도이다.
정전기 방지회로는, 데이터라인으로 공급되는 정상적인 데이터전압 또는 게이트라인으로 공급되는 정상적인 전압의 감쇠 없이, 정전기를 외부로 방출하거나 또는 정전기의 우회경로(Path)를 제공하는데 그 목적이 있다.
본 발명은 상기한 바와 같은 정전기 방지회로에 관한 것으로서, 특히, 2개의 박막트랜지스터와 2개의 캐패시터(Capacitor)를 사용하여, 정전기 전압의 증가에 따라 우회 경로를 통해 흐르는 전류의 수준을 늘려줌으로써, 상기 데이터라인 또는 게이트라인과 연결되어 있는 표시영역 내부의 픽셀회로에 인가되는 데미지(Damage)를 최소화시키기 위한 것이다.
즉, 본 발명에 적용되는 정전기 방지회로는 데이터라인 또는 게이트라인으로 형성되는 입력라인에 연결되어, 상기 입력라인을 통해 정전기가 표시영역으로 유입되는 것을 방지하는 기능을 수행한다. 이하에서는, 설명의 편의상, 상기 정전기 방지회로가 데이터라인에 연결되어 있는 것으로 하여 본 발명이 설명된다. 즉, 상기 정전기 방지회로는 상기 게이트라인 또는 상기 데이터라인으로 형성되는 입력라인에 연결되는 것이나, 이하에서는, 상기 입력라인이 특히, 상기 데이터라인인 경우를 일예로 하여 본 발명이 설명된다. 따라서, 이하에서 설명되는 내용은 상기 입력라인이 게이트라인인 경우에도 동일하게 적용될 수 있다.
상기한 바와 같은 목적을 달성하기 위해 본 발명에 따른, 표시 장치는, 도 3에 도시된 바와 같이, 게이트라인들(GL1 내지 GLn)과, 데이터라인들(DL1 내지 DLm)의 교차영역마다 형성되어 있는 픽셀과, 상기 픽셀에 형성되어 있는 유기발광소자에 필요한 전원공급을 위해 형성되어 있는 전원배선들(510, 520)을 포함하는 패널(100), 상기 게이트라인들에 스캔신호를 공급하기 위한 게이트 드라이브 IC(200), 상기 패널의 제1비표시영역에서 상기 데이터라인들과 연결되어 있으며, 상기 데이터라인들로 데이터전압을 공급하기 위한 소스 드라이브 IC(300), 상기 데이터라인으로 유입되는 정전기를 방출하기 위해, 상기 제1비표시영역에서, 일측 끝단은 상기 데이터라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있는 정전기 방지회로(600), 상기 전원배선들에 전원을 공급하기 위한 전원공급부(500) 및 상기 게이트 드라이브 IC와 상기 소스 드라이브 IC의 기능을 제어하기 위한 타이밍 컨트롤러(400)를 포함한다.
우선, 상기 패널(100)에는 상기 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)이 교차하는 영역마다 픽셀이 형성되어 있으며, 상기 픽셀들 각각에는 픽셀 회로가 형성되어 있다.
상기 픽셀 회로는, 도 4에 도시된 바와 같이, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터(C) 및 발광소자(OLED)를 구비한다.
상기 스위칭 트랜지스터(ST)는 상기 게이트라인(GL)에 공급되는 스캔신호에 따라 스위칭되어 상기 데이터라인(DL)에 공급되는 데이터전압을 상기 구동트랜지스터(DT)에 공급한다.
상기 구동트랜지스터(DT)는, 상기 스위칭 트랜지스터(ST)로부터 공급되는 데이터전압(Vdata)에 따라 스위칭되어, 고전위 구동전압(VDD)으로부터 상기 발광소자로 흐르는 전류를 제어한다.
상기 커패시터(C)는 상기 구동트랜지스터(DT)의 게이트 단자와 소스 단자 사이에 접속되어, 상기 구동트랜지스터의 게이트 단자에 공급되는 데이터전압에 대응되는 전압을 저장하고, 저장된 전압으로 상기 구동트랜지스터(DT)를 턴온시킨다.
상기 발광소자(OLED)는 상기 구동트랜지스터(DT)의 드레인 단자와 저전위 구동전압 사이에 전기적으로 접속되어, 상기 구동트랜지스터(DT)로부터 공급되는 전류에 의해 발광한다. 이때, 상기 발광소자에 흐르는 전류는 상기 구동트랜지스터의 게이트-소스 사이의 전압, 상기 구동트랜지스터의 문턱전압 및 상기 데이터전압에 따라 결정된다.
상기한 바와 같은 픽셀 회로는, 상기 데이터전압(Vdata)에 따른 상기 구동트랜지스터의 스위칭을 이용하여, 상기 고전위 구동전압(VDD)으로부터 상기 발광소자(OLED)로 흐르는 전류(Ioled)의 크기를 제어하여, 상기 발광소자(OLED)를 발광시킴으로써 소정의 영상을 표시한다.
상기 패널(100) 중, 영상이 출력되는 표시영역(130) 및 상기 표시영역 외곽의 비표시영역(110, 120)에는, 상기 유기발광소자(OLED)에 상기 고전위 전압(VDD)을 공급하기 위한 고전위 전압 라인, 상기 유기발광소자(OLED)에 저전위 전압(VSS)을 공급하기 위한 저전위 전압 라인, 상기 유기발광소자의 구동에 필요한 기준전압(Vref)을 상기 픽셀에 공급하기 위한 기준전압 라인(미도시), 게이트하이전압(VGH) 라인, 게이트로우전압(VGL) 라인 또는 접지(Ground) 전압 라인 등과 같은 전원배선(510, 520)들이 형성되어 있다. 도 3에서는 상기 표시영역(130)에 형성되어 있는 전원배선들은 생략되어 있다.
즉, 상기 전압들(VDD, VSS, VGH, VGL, Vref, Gound)은 상기 표시영역(130)에 형성되어 있는 픽셀 및 상기 게이트 드라이브 IC(200)로 공급되는 것으로서, 상기한 바와 같은 전원배선(510, 520)을 통해 상기 전원공급부(500)와 연결되어 있다.
부연하여 설명하면, 상기 전원배선(510, 520)들 각각은, 상기 고전위 구동전압(VDD), 저전위 구동전압(VSS), 기준전압(Vref), 게이트하이전압(VGH), 게이트로우전압(VGL) 및 접지(Ground) 전압 중 어느 하나를 상기 패널 등에 공급하기 위한 것으로서, 상기 전원공급부(500)에 연결되어 있다. 상기 전원공급부(500)는 접지단자를 포함한다.
다음, 상기 게이트 드라이브 IC(200)는, 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호(GCS)들을 이용하여, 상기 게이트라인들 각각에 순차적으로 게이트온신호를 공급한다.
여기서, 상기 게이트온신호는 상기 게이트라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 전압을 말한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 게이트온신호와 상기 게이트오프신호를 총칭하여 스캔신호라 한다.
상기 박막트랜지스터가 N타입인 경우, 상기 게이트온신호는 하이레벨의 전압이며, 상기 게이트오프신호는 로우레벨의 전압이다. 상기 박막트랜지스터가 P타입인 경우, 상기 게이트온신호는 로우레벨의 전압이며, 상기 게이트오프신호는 하이레벨의 전압이다.
상기 게이트 드라이브 IC(200)는, 상기 패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 패널(100)에 연결될 수 있으나, 도 3에 도시된 바와 같이, 상기 패널(100) 내에 실장되는 게이트 인 패널(Gate In Panel : GIP)방식으로 구성될 수도 있다.
다음, 상기 소스 드라이브 IC(300)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 디지털 영상데이터를 데이터전압으로 변환하여 상기 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 상기 데이터전압을 상기 데이터라인들에 공급한다. 즉, 상기 소스 드라이브 IC(300)는, 상기 패널(100)의 제1비표시영역(110)에서 상기 데이터라인(DL)들과 연결되어 있으며, 상기 데이터라인들로 데이터전압을 공급하는 기능을 수행한다.
상기 소스 드라이브 IC(300)는, 도 3에 도시된 바와 같이, 칩온필름(COF) 형태로 상기 패널(100)에 연결될 수 있으며, 상기 패널 상에 직접 장착되거나 형성될 수도 있다. 상기 소스 드라이브 IC(300)의 갯수는 상기 패널의 크기, 상기 패널의 해상도 등에 따라 다양하게 설정될 수 있다.
상기 소스 드라이브 IC(300)는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터전압으로 변환시킨 후 상기 데이터라인으로 출력시킨다. 이를 위해, 상기 소스 드라이브 IC(300)는, 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함하고 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러(400)로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)(330)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 정극성 또는 부극성의 데이터전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 영상데이터들을 정극성 또는 부극성의 데이터전압으로 변환하여 상기 데이터라인들로 출력한다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 정극성 또는 부극성의 데이터전압을, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스 출력 인에이블 신호(SOE)에 따라, 상기 패널의 데이터라인(DL)들로 출력한다.
다음, 상기 전원공급부(500)는 상기 전원배선들(510, 520)에 전원을 공급하는 기능을 수행한다.
상기한 바와 같이, 상기 고전위 전압(VDD) 및 상기 저전위 전압(VSS)은, 상기 유기발광소자(OLED)의 에노드 및 캐소드에 연결되어 있는 상기 고전위 전압 라인(510) 및 저전위 전압 라인(520)을 통해 상기 유기발광소자로 공급되며, 상기 기준전압은 기준전압라인을 통해 상기 픽셀에 형성되어 있는 픽셀회로로 공급된다. 또한, 상기 기준전압(Vref)은 상기 픽셀 회로에서 요구하는 기준전압을 상기 픽셀로 전송하며, 상기 게이트하이전압(VGH) 및 상기 게이트로우전압(VGL)은 상기 게이트 드라이브 IC(200)로 공급되어 상기 스캔신호의 생성에 이용될 수 있다.
상기 전원공급부(500)는 상기한 바와 같은 전압을 생성하여 상기 각각의 전원배선(510, 520)으로 공급한다.
다음, 상기 타이밍 컨트롤러(400)는, 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 구동부(200)들의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 소스 드라이브 IC(300)들의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 소스 드라이브 IC(300)로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부를 포함한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 소스 드라이브 IC(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 소스 드라이브 IC를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 구동부를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 소스 드라이브 IC와 상기 게이트 구동부로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부에서 실행될 수 있다.
상기 제어신호 생성부에서 생성되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
상기 제어신호 생성부(420)에서 생성되는 게이트 제어신호(GCS)들로는 게이트 스타트 펄스(GSP), 게이트 스타트 신호(VST), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 게이트 스타트신호(VST), 게이트 클럭(GCLK) 등이 있다.
마지막으로, 상기 정전기 방지회로(600)는, 상기 데이터라인으로 유입되는 정전기를 외부로 방출하기 위해, 상기 제1비표시영역(110)에서, 일측 끝단은 상기 데이터라인(DL)에 연결되어 있고, 타측 끝단은 상기 전원배선들(510, 520) 중 어느 하나와 연결되어 있다.
상기 정전기 방지회로(600)는, 도 3에 도시된 바와 같이, 상기 데이터라인(DL)들마다 형성되어, 상기 데이터라인으로 유입되는 정전기를 차단하는 한편, 상기 정전기를 상기 전원배선을 통해 외부로 방출하는 기능을 수행한다.
또한, 상기 정전기 방지회로(600)는, 도 3에 도시된 바와 같이, 상기 제1비표시영역(110) 뿐만 아니라, 상기 제1비표시영역(110)과 마주보고 있는 제2비표시영역(120)에도 형성될 수 있다. 즉, 상기 정전기 방지회로(600)는, 상기 제1비표시영역(110) 및 상기 제2비표시영역(120)에 형성되어 있는 상기 데이터라인에 연결될 수 있다.
상기 정전기 방지회로(600)의 구성 방법 및 동작 방법에 대하여는 이하에서 도 5 내지 도 13을 참조하여 상세히 설명된다.
도 5는 본 발명의 제1실시예에 따른 표시장치에 적용되는 정전기 방지회로의 일예시도로서, (a)는 평면도이고, (b)는 (a)에 도시된 A-A'방향으로 절단된 단면도이며, (c)는 (a)에 도시된 B-B'방향으로 절단된 단면도이다. 도 6은 본 발명의 제1실시예에 따른 표시장치에 적용되는 정전기 방지회로의 등가회로도이고, 도 7은 도 6에 도시된 등가회로에서 정상적인 데이터전압이 데이터라인으로 인가되는 경우의 신호흐름을 나타낸 예시도이고, 도 8은 도 6에 도시된 등가회로에서 정상적인 데이터전압 이하의 저전압이 데이터라인으로 인가된 경우의 신호흐름을 나타낸 예시도이며, 도 9는 도 6에 도시된 등가회로에서 정상적인 데이터전압 이상의 고전압이 데이터라인으로 인가된 경우의 신호흐름을 나타낸 예시도이다.
본 발명의 제1실시예에 따른 표시장치에 적용되는 상기 정전기 방지회로(600)는, 도 5 및 도 6에 도시된 바와 같이, 상기 데이터라인(DL)으로 유입되는 정전기를 방출하기 위해, 상기 제1비표시영역에서, 일측 끝단은 상기 데이터라인(DL)에 연결되어 있고, 타측 끝단은 전원배선(510, 520)과 연결되어 있으며, 상기 데이터라인(DL) 또는 상기 전원배선(510, 520)으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않도록 형성되어 있다.
특히, 본 발명의 제1실시예에 따른 표시장치에 적용되는 상기 정전기 방지회로는, 도 9에 도시된 바와 같이, 상기 데이터라인(DL)에 상기 데이터전압 이상의 고전압이 인가된 경우 턴온되어, 상기 데이터라인으로부터 상기 전원배선으로 전류가 흐르도록 하기 위한 제1트랜지스터(TFT1) 및 도 8에 도시된 바와 같이, 상기 데이터라인(DL)에 상기 데이터전압 이하의 저전압이 인가된 경우 턴온되어, 상기 전원배선으로부터 상기 데이터라인으로 전류가 흐르도록 하기 위한 제2트랜지스터(TFT2)를 포함한다.
상기 제1트랜지스터(TFT1)의 게이트와 상기 데이터라인(DL) 사이에는 제1캐패시터(Cap1)가 형성되며, 상기 제2트랜지스터(TFT2)의 게이트와 상기 전원배선(510, 520) 사이에는 제2캐패시터(Cap2)가 형성되어 있다.
상기 제1트랜지스터와 상기 제2트랜지스터 모두는, P타입 이거나, 또는 N타입이 될 수 있다.
상기 전원배선(510, 520)은, 고전위 구동전압(VDD), 저전위 구동전압(VSS), 기준전압(Vref), 게이트하이전압(VGH), 게이트로우전압(VGL), 그라운드(Ground) 중 어느 하나의 전압에 연결될 수 있다.
한편, 도 5에서, 도면부호 630은 액티브 레이어로서, 상기 액티브 레이어(630)를 통해 전류가 흐른다. 또한, 도면부호 620은 데이터라인(DL)과 연결되는 소스/드레인 메탈을 나타내고, 도면부호 610은 게이트 메탈을 나타낸다.
상기 정전기 방지회로(600)의 동작방법을 간단히 설명하면 다음과 같다.
첫째, 도 7에 도시된 바와 같이, 상기 정전기 방지회로(600)와 연결되어 있는 데이터라인(DL)으로 정상적인 데이터전압(Vdata)이 인가될 때, 정상전류는 화살표 X와 같이, 표시영역(Array)(130) 방향으로 흐른다.
즉, 정상적인 데이터전압(Vdata)은 직류성분이기 때문에, 상기 제1캐패시터(Cap1) 및 제2캐패시터(Cap2)에 의해 직류가 차단되어, 상기 정전기 방지회로(600)의 트랜지스터는 턴오프상태가 된다. 부연하여 설명하면, 정상적인 데이터전압 인가시, 상기 제1캐패시터(Cap1)에 의하여 상기 데이터전압(Vdata)과 상기 제1트랜지스터(TFT1)가 절연되어있기 때문에, 상기 정전기 방지회로(600)로는 전류가 흐르지 않는다.
또한, 상기 제1트랜지스터(TFT1)에는 전압 및 전류가 인가되지 않기 때문에, 상기 제1트랜지스터(TFT1)는 전압 및 전류에 의한 스트레스를 덜 받게 된다. 따라서, 상기 제1트랜지스터(TFT1)의 열화속도는 늦어지게 된다. 이로 인해, 상기 제1트랜지스터의 열화에 의한 문턱전압(Vth)의 쉬프트 현상 역시 천천히 발생되어, 상기 제1트랜지스터를 통한 누설전류의 양이 줄어들게 된다.
상기 제2트랜지스터(TFT2)의 경우에도 직류성분만이 인가되기 때문에, 상기 제1트랜지스터(TFT1)에서와 동일한 현상이 발생된다.
둘째, 도 8에 도시된 바와 같이, 상기 데이터라인(DL)에 상기 데이터전압 이하의 저전압이 인가되면, 상기 제2트랜지스터와 상기 전원배선(510, 520) 사이의 노드가 상대적으로 고전압이 되어, 상기 제2트랜지스터(TFT2)가 턴온된다. 이에 따라, 화살표 Y와 같이, 상기 전원배선(510, 520)으로부터 상기 제2트랜지스터(TFT2)를 통해 상기 데이터라인(DL)으로 전류가 흐르게 되어 상기 데이터라인을 통해 유입되는 정전기를 제거할 수 있다.
셋째, 도 9에 도시된 바와 같이, 상기 데이터라인(DL)에 상기 데이터전압 이상의 고전압이 인가되면, 상기 제1트랜지스터와 상기 데이터라인(DL) 사이의 노드가 상대적으로 고전압이 되어 상기 제1트랜지스터(TFT1)가 턴온된다. 이에 따라, 화살표 Z와 같이, 상기 데이터라인(DL)으로부터 상기 제1트랜지스터(TFT1)를 통해 상기 전원배선(510, 520)으로 전류가 흐르게 되어 상기 데이터라인을 통해 유입되는 정전기를 제거할 수 있다.
도 10은 본 발명의 제2실시예에 따른 표시장치에 적용되는 정전기 방지회로의 일예시도이며, 도 11은 본 발명의 제2실시예에 따른 표시장치에 적용되는 정전기 방지회로의 등가회로도이다.
본 발명의 제2실시예에 따른 표시장치에 적용되는 상기 정전기 방지회로(600)는, 도 10 및 도 11에 도시된 바와 같이, 상기 제1비표시영역에서, 일측 끝단은 상기 데이터라인(DL)에 연결되어 있고, 타측 끝단은 제1전원배선(510)과 연결되어 있으며, 상기 데이터라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않는 제1트랜지스터(TFT1)와, 일측 끝단은 상기 데이터라인에 연결되어 있고, 타측 끝단은 상기 제2전원배선과 연결되어 있으며, 상기 데이터라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않는 제2트랜지스터(TFT2)로 구성되어, 상기 데이터라인으로 유입되는 정전기를 방출하는 기능을 수행한다.
특히, 본 발명의 제2실시예에 따른 표시장치에 적용되는 상기 정전기 방지회로의 제1트랜지스터(TFT1)는, 도 11에 도시된 바와 같이, 상기 데이터라인에 상기 데이터전압 이상의 고전압이 인가된 경우 턴온되어, 상기 데이터라인으로부터 상기 전원배선으로 전류가 흐르도록 하고(Z'), 상기 제2트랜지스터(TFT2)는, 상기 데이터라인에 상기 데이터전압 이하의 저전압이 인가된 경우 턴온되어, 상기 전원배선으로부터 상기 데이터라인으로 전류가 흐르도록 하며(Y'), 정상적인 데이터전압이 데이터라인에 인가되는 경우에는, 화살표 X'와 같이, 표시영역(Array)(130) 방향으로 신호가 흐른다.
한편, 상기 제1트랜지스터(TFT1)의 게이트와 상기 데이터라인 사이에는 제1캐패시터(Cap1)가 형성되며, 상기 제2트랜지스터(TFT2)의 게이트와 상기 전원배선 사이에는 제2캐패시터(Cap2)가 형성되어 있다.
상기 제1캐패시터(Cap1)에 의해, 상기 데이터라인으로부터 상기 제1트랜지스터의 게이트로 인가되는 직류전압이 차단되며, 상기 제2캐패시터(Cap2)에 의해, 상기 전원배선으로부터 상기 제2트랜지스터의 게이트로 인가되는 직류전압이 차단된다.
상기 제1캐패시터와 상기 제2캐패시터의 기능은, 상기 제1실시예에서 설명된 제1캐패시터와 제2캐패시터의 기능과 동일하다.
상기 제1트랜지스터와 상기 제2트랜지스터 모두는, P타입 이거나, 또는 N타입일 수 있다.
본 발명의 제2실시예가 본 발명의 제1실시예와 다른 점은, 상기 제1트랜지스터와 제2트랜지스터가 서로 다른 전원배선에 연결되어 있다는 점이다. 즉, 본 발명의 제1실시예에서는, 상기 두 개의 트랜지스터들이 하나의 전원배선을 통해 하나의 전원과 연결되어 있으나, 본 발명의 제2실시예에서는 상기 두 개의 트랜지스터들이 서로 다른 전원배선을 통해 서로 다른 전원과 연결되어 있다.
예를 들어, 도 11에서, 상기 데이터라인에 고전압이 인가될 때 턴온되는 상기 제1캐패시터(TFT1)는 고전위 전압(VDD, VGH)과 연결될 수 있으며, 상기 데이터라인에 저전압이 인가될 때 턴온되는 상기 제2캐패시터(TFT2)는 저전위 전압(VSS, VGL)과 연결될 수 있다.
상기한 바와 같은 본 발명을 정리하면 다음과 같다.
우선, 상기한 바와 같은 본 발명은, 데이터라인에 비정상적으로 높은 전압이 인가(impulse 신호)되면, 입력 신호단과 제1트랜지스터(TFT1)의 게이트 노드의 캐패시터(Cap1)의 커플링 현상으로, 제1트랜지스터(TFT1)의 게이트 노드(Gate node) 전압이 상승하게 되고, 공통전극(전원)과의 전압차가 발생하여 제1트랜지스터(TFT1)가 턴온되어, surge 전류의 우회 경로(path)를 제공한다.
다음, 상기한 바와 같은 본 발명은, 데이터라인에 비정상적으로 낮은 전압이 인가(impulse 신호)되면, 제2트랜지스터(TFT2)의 게이트 노드(Gate node) 전압을 제2캐패시터(Cap2)가 일정하게 유지시켜 주므로, 입력 신호단과 게이트 노드의 전압차가 발생하고, 제2트랜지스터(TFT2)가 턴온 상태가 되어 surge 전류의 공급 경로(path)를 제공한다.
다음, 상기한 바와 같은 본 발명은, 데이터라인에 정상 신호가 인가되면, 제1캐패시터(Cap1)가 하이 패스 필터(High pass filter) 역할을 하여, 정상 범위 주파수의 경우 제1트랜지스터의 게이트 노드 전압 변화가 적어 제1트랜지스터가 오프상태를 유지한다.
즉, 직류전압(DC) 상태에서, 제1 및 제2트랜지스터의 게이트 노드에 직접적인 바이어스가 걸리지 않아, 제1 및 제2트랜지스터의 스트레스를 줄여, 문턱전압의 변화를 최소화할 수 있으며, 이로 인해, 상기 제1 및 제2트랜지스터를 통해 누설전류가 발생되는 현상이 방지될 수 있다.
또한, 본 발명의 제2실시예에서와 같이, 서로 다른 두 개의 전극배선(이종 공통전극)을 사용할 경우, 정상 구동 전압 범위의 조절이 가능하다.
도 12는 도 6에 도시된 본 발명의 제1실시예에 대한 시뮬레이션 결과를 나타낸 그래프이며, 도 13은 도 11에 도시된 본 발명의 제2실시예에 대한 시뮬레이션 결과를 나타낸 그래프이다.
우선, 도 12는 본 발명의 제1실시예에 적용되는 정전기 방지회로의 데이터라인에 임펄스(Impulse) 전압을 인가한 후, 제1트랜지스터 및 제2트랜지스터로 흐르는 전류 수준을 확인한 것이다. 즉, 도 12에 도시된 그래프를 통해, 임펄스(Impulse) 전압 가변 시 전압 수준에 따라 정전기 방지회로에 흐르는 전류량이 변하는 것을 볼 수 알 수 있다. 또한, 비정상 전압 레벨에서 트랜지스터가 on 되고 정상 레벨에서 off 되므로 정전기 방지회로가 정상 구동됨을 확인할 수 있다.
다음, 도 13은 본 발명의 제2실시예에 적용되는 정전기 방지회로의 데이터라인에 임펄스(Impulse) 전압을 인가한 후, 제1트랜지스터 및 제2트랜지스터로 흐르는 전류 수준을 확인한 것이다. 즉, 도 13에 도시된 그래프는 도 12에서의 구동조건과 동일한 구동조건하에서 시뮬레이션된 그래프로서, 서로 다른 두 개의 전원(전압)을 사용하여 정상 신호 범위가 조절될 수 있음을 알 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이브 IC
300 : 소스 드라이브 IC 400 : 타이밍 컨트롤러
600 : 정전기 방지회로

Claims (10)

  1. 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 및
    상기 데이터라인 또는 상기 게이트라인으로 형성되는 입력라인을 통해 입력되는 정전기를 방출하기 위해, 일측 끝단은 상기 입력라인에 연결되어 있고, 타측 끝단은 전원배선과 연결되어 있으며, 상기 입력라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않도록 형성되어 있는 정전기 방지회로를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 정전기 방지회로는,
    상기 입력라인에 상기 입력라인으로 입력될 정상적인 전압 이상의 고전압이 인가된 경우 턴온되어, 상기 입력라인으로부터 상기 전원배선으로 전류가 흐르도록 하기 위한 제1트랜지스터; 및
    상기 입력라인에 상기 입력라인으로 입력될 정상적인 전압 이하의 저전압이 인가된 경우 턴온되어, 상기 전원배선으로부터 상기 입력라인으로 전류가 흐르도록 하기 위한 제2트랜지스터를 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 제1트랜지스터와 상기 제2트랜지스터 모두는, P타입 이거나, 또는 N타입인 것을 특징으로 하는 표시장치.
  4. 제 2 항에 있어서,
    상기 제1트랜지스터의 게이트와 상기 입력라인 사이에는 제1캐패시터가 형성되며,
    상기 제2트랜지스터의 게이트와 상기 전원배선 사이에는 제2캐패시터가 형성되는 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 제1캐패시터에 의해, 상기 입력라인으로부터 상기 제1트랜지스터의 게이트로 인가되는 직류전압이 차단되며,
    상기 제2캐패시터에 의해, 상기 전원배선으로부터 상기 제2트랜지스터의 게이트로 인가되는 직류전압이 차단되는 것을 특징으로 하는 표시장치.
  6. 게이트라인들과 데이터라인들의 교차에 의해 정의되는 영역마다 픽셀들이 형성되어 있는 패널; 및
    일측 끝단은 상기 데이터라인 또는 상기 게이트라인으로 형성되는 입력라인에 연결되어 있고, 타측 끝단은 제1전원배선과 연결되어 있으며, 상기 입력라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않는 제1트랜지스터와, 일측 끝단은 상기 입력라인에 연결되어 있고, 타측 끝단은 상기 제2전원배선과 연결되어 있으며, 상기 입력라인 또는 상기 전원배선으로 공급되는 직류전압에 의해서는 턴온 또는 턴오프되지 않는 제2트랜지스터로 구성되어, 상기 입력라인으로 유입되는 정전기를 방출하기 위한 정전기 방지회로를 포함하는 표시장치.
  7. 제 6 항에 있어서,
    상기 제1트랜지스터는, 상기 입력라인으로 입력될 정상적인 전압 이상의 고전압이 상기 입력라인에 인가된 경우 턴온되어, 상기 입력라인으로부터 상기 전원배선으로 전류가 흐르도록 하며,
    상기 제2트랜지스터는, 상기 입력라인으로 입력될 정상적인 전압 이하의 저전압이 상기 입력라인에 인가된 경우 턴온되어, 상기 전원배선으로부터 상기 입력라인으로 전류가 흐르도록 하는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 제1트랜지스터와 상기 제2트랜지스터 모두는, P타입 이거나, 또는 N타입인 것을 특징으로 하는 표시장치.
  9. 제 7 항에 있어서,
    상기 제1트랜지스터의 게이트와 상기 입력라인 사이에는 제1캐패시터가 형성되며,
    상기 제2트랜지스터의 게이트와 상기 전원배선 사이에는 제2캐패시터가 형성되는 것을 특징으로 하는 표시장치.
  10. 제 9 항에 있어서,
    상기 제1캐패시터에 의해, 상기 입력라인으로부터 상기 제1트랜지스터의 게이트로 인가되는 직류전압이 차단되며,
    상기 제2캐패시터에 의해, 상기 전원배선으로부터 상기 제2트랜지스터의 게이트로 인가되는 직류전압이 차단되는 것을 특징으로 하는 표시장치.
KR1020120157339A 2012-12-28 2012-12-28 표시장치 KR102028326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120157339A KR102028326B1 (ko) 2012-12-28 2012-12-28 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157339A KR102028326B1 (ko) 2012-12-28 2012-12-28 표시장치

Publications (2)

Publication Number Publication Date
KR20140086629A true KR20140086629A (ko) 2014-07-08
KR102028326B1 KR102028326B1 (ko) 2019-11-14

Family

ID=51735860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157339A KR102028326B1 (ko) 2012-12-28 2012-12-28 표시장치

Country Status (1)

Country Link
KR (1) KR102028326B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080800A (ko) * 2015-12-30 2017-07-11 엘지디스플레이 주식회사 유기발광표시패널 및 그를 포함하는 유기발광표시장치
CN112331152A (zh) * 2020-11-16 2021-02-05 京东方科技集团股份有限公司 防静电单元及其工作方法、像素驱动电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023176A (ko) * 1997-08-07 1999-03-25 구자홍 정전기 방지용 액정표시패널
KR20040015584A (ko) * 2002-08-13 2004-02-19 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
KR20080060528A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 정전기 방지 기능을 가지는 평판 패널
KR20080062668A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치
KR20080062688A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 메모리 소자의 워드라인 테스트 모드 회로
KR20110106492A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 표시 기판 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023176A (ko) * 1997-08-07 1999-03-25 구자홍 정전기 방지용 액정표시패널
KR20040015584A (ko) * 2002-08-13 2004-02-19 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 액정패널
KR20080060528A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 정전기 방지 기능을 가지는 평판 패널
KR20080062668A (ko) * 2006-12-29 2008-07-03 엘지디스플레이 주식회사 액정표시장치
KR20080062688A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 반도체 메모리 소자의 워드라인 테스트 모드 회로
KR20110106492A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 표시 기판 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170080800A (ko) * 2015-12-30 2017-07-11 엘지디스플레이 주식회사 유기발광표시패널 및 그를 포함하는 유기발광표시장치
CN112331152A (zh) * 2020-11-16 2021-02-05 京东方科技集团股份有限公司 防静电单元及其工作方法、像素驱动电路
CN112331152B (zh) * 2020-11-16 2022-05-13 京东方科技集团股份有限公司 防静电单元及其工作方法、像素驱动电路

Also Published As

Publication number Publication date
KR102028326B1 (ko) 2019-11-14

Similar Documents

Publication Publication Date Title
KR101995714B1 (ko) 표시장치
US11398179B2 (en) Shift register unit, gate drive circuit and driving method thereof, and display device
EP3151233B1 (en) Organic light emitting diode display
KR101966381B1 (ko) 쉬프트 레지스터 및 이를 포함하는 평판표시장치
US9997112B2 (en) Display device
EP2854124B1 (en) Organic light emitting display device
US10332467B2 (en) Display device and a method for driving same
US20180374417A1 (en) Pixel driving circuit and driving method thereof, display panel and display device
US10347351B2 (en) Display device and method of driving the same
KR102607402B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
US9613566B2 (en) Driving device and driving method of AMOLED
US20150145849A1 (en) Display With Threshold Voltage Compensation Circuitry
KR20160057596A (ko) 유기발광다이오드 표시장치
WO2019053769A1 (ja) 表示装置およびその駆動方法
KR20150002323A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
US20190333446A1 (en) Pixel driving circuit and driving method thereof display panel and display apparatus
KR102028326B1 (ko) 표시장치
KR20150086771A (ko) 게이트 드라이버 및 그것을 포함하는 표시 장치
KR101977607B1 (ko) 게이트 드라이브 집적회로 및 이를 이용한 유기발광표시장치
KR20200089328A (ko) 액정 표시 패널 및 그 eoa 모듈
KR20210080960A (ko) 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR20150002250A (ko) 게이트 구동부 및 이를 포함하는 평판표시장치
KR102658432B1 (ko) 발광 제어 신호 발생부 및 이를 포함하는 발광 표시 장치
KR20190012448A (ko) 시프트레지스터 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right