KR20140085583A - 인쇄 회로용 동박 - Google Patents

인쇄 회로용 동박 Download PDF

Info

Publication number
KR20140085583A
KR20140085583A KR1020147014501A KR20147014501A KR20140085583A KR 20140085583 A KR20140085583 A KR 20140085583A KR 1020147014501 A KR1020147014501 A KR 1020147014501A KR 20147014501 A KR20147014501 A KR 20147014501A KR 20140085583 A KR20140085583 A KR 20140085583A
Authority
KR
South Korea
Prior art keywords
copper
copper foil
layer
cobalt
surface area
Prior art date
Application number
KR1020147014501A
Other languages
English (en)
Other versions
KR101623713B1 (ko
Inventor
히데타 아라이
아츠시 미키
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20140085583A publication Critical patent/KR20140085583A/ko
Application granted granted Critical
Publication of KR101623713B1 publication Critical patent/KR101623713B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38Chromatising
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/58Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

동박 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 위에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금의 2 차 입자층을 형성한 인쇄 회로용 동박으로서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 2 차원 표면적에 대한 3 차원 표면적의 비가 2.0 이상 2.2 미만인 것을 특징으로 하는 인쇄 회로용 동박. 상기 구리의 1 차 입자층의 평균 입자 직경이 0.25-0.45 ㎛ 이며, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자 직경이 0.35 ㎛ 이하인 것을 특징으로 하는 청구항 1 에 기재된 인쇄 회로용 동박.

Description

인쇄 회로용 동박{COPPER FOIL FOR PRINTING CIRCUIT}
본 발명은 인쇄 회로용 동박에 관한 것으로, 특히 동박 표면에 구리의 1 차 입자층을 형성한 후, 그 위에 구리-코발트-니켈 합금 도금에 의한 2 차 입자층을 형성한, 동박으로부터의 분체탈락의 발생을 감소시켜, 필 강도를 높이고 또한 내열성을 향상시킬 수 있는 인쇄 회로용 동박에 관한 것이다.
본 발명의 인쇄 회로용 동박은 예를 들어 파인 패턴 인쇄 회로 및 플렉시블 프린트 배선판 (Flexible Printed Circuit) 에 특히 적합하다.
구리 및 구리 합금박 (이하 동박으로 칭한다) 은 전기·전자 관련 산업의 발전에 크게 기여하고 있으며, 특히 인쇄 회로재로서 불가결한 존재로 되어 있다. 인쇄 회로용 동박은 일반적으로, 합성 수지 보드, 필름 등의 기재에 접착제를 개재하거나 또는 접착제를 사용하지 않고 고온 고압하에서 적층 접착하여 구리 피복 적층판을 제조하고, 그 후 목적으로 하는 회로를 형성하기 위해서, 레지스트 도포 및 노광 공정을 거쳐 필요한 회로를 인쇄한 후, 불필요한 부분을 제거하는 에칭 처리가 실시된다.
최종적으로, 필요한 소자가 납땜되어 엘렉트로닉스 디바이스용 각종 인쇄 회로판을 형성한다. 인쇄 회로판용 동박은 수지 기재와 접착되는 면 (조화면) 과 비접착면 (광택면) 에서 달라지는데 각각 많은 방법이 제창되어 있다.
예를 들어, 동박에 형성되는 조화면에 대한 요구로는 주로, 1) 보존시에 있어서의 산화 변색이 없을 것, 2) 기재와의 박리강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등을 한 후에도 충분할 것, 3) 기재와의 적층, 에칭 후에 생기는 이른바 적층 오점이 없을 것 등을 들 수 있다.
동박의 조화 처리는 동박과 기재의 접착성을 결정하는 데에 큰 역할을 담당하고 있다. 이 조화 처리로서는 당초 구리를 전착하는 구리 조화 처리가 채용되고 있었지만, 그 후, 여러 기술이 제창되어 내열 박리 강도, 내염산성 및 내산화성의 개선을 목적으로 하여 구리-니켈 조화 처리가 하나의 대표적 처리 방법으로서 정착되게 되었다.
본건 출원인은 구리-니켈 조화 처리를 제창하여 (특허문헌 1 참조) 성과를 올렸다. 구리-니켈 처리 표면은 흑색을 띠고, 특히 플렉시블 기판용 압연 처리박에서는 이 구리-니켈 처리의 흑색이 상품으로서의 심볼로 인정받기에 이르렀다.
그러나, 구리-니켈 조화 처리는 내열 박리 강도 및 내산화성 그리고 내염산성이 우수한 반면에, 최근 파인 패턴용 처리로서 중요해진 알칼리 에칭액에 의한 에칭이 곤란하여 150 ㎛ 피치 회로폭 이하의 파인 패턴 형성시에 처리층이 에칭 잔류로 되어 버린다.
그래서, 파인 패턴용 처리로서 본건 출원인은 우선 Cu-Co 처리 (특허문헌 2 및 특허문헌 3 참조) 및 Cu-Co-Ni 처리 (특허문헌 4 참조) 를 개발했다.
이들 조화 처리는 에칭성, 알칼리 에칭성 및 내염산성에 대해서는 양호했지만, 아크릴계 접착제를 사용했을 때의 내열 박리 강도가 저하되는 것이 새삼 판명되었고, 또 내산화성도 기대했던 것만큼 충분하지 않았으며 그리고 색조도 흑색까지는 도달하지 못하고 갈색 내지 진한 갈색이었다.
최근의 인쇄 회로의 추세인 파인 패턴화 및 다양화에 수반하여, 1) Cu-Ni 처리의 경우에 필적하는 내열 박리 강도 (특히 아크릴계 접착제를 사용했을 때) 및 내염산성을 가질 것, 2) 알칼리 에칭액으로 150 ㎛ 피치 회로폭 이하의 인쇄 회로를 에칭할 수 있을 것, 3) Cu-Ni 처리의 경우와 마찬가지로, 내산화성 (180 ℃ × 30 분의 오븐중에서의 내산화성) 을 향상시킬 것, 4) Cu-Ni 처리의 경우와 동일한 흑화 처리일 것이 추가로 요구되게 되었다.
즉, 회로가 미세해지면, 염산 에칭액에 의해 회로가 박리되기 쉬워지는 경향이 강해져 그 방지가 필요하다. 회로가 미세해지면, 납땜 등의 처리시의 고온으로 인해 회로가 역시 박리되기 쉬워져, 그 방지도 또한 필요하다. 파인 패턴화가 진행되는 현재, 예를 들어 CuCl2 에칭액으로 150 ㎛ 피치 회로폭 이하의 인쇄 회로를 에칭할 수 있어야 하는 것은 이제 필수 요건이며, 레지스트 등의 다양화에 수반하여 알칼리 에칭도 필요 요건으로 되고 있다. 흑색 표면도, 위치 맞춤 정밀도 및 열흡수를 향상시킨다는 점에서 동박의 제작 및 칩 마운트 관점에서 중요해지고 있다.
이러한 요망에 부응하여, 본 출원인은 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성함으로써, 인쇄 회로 동박으로서 상기 서술한 많은 일반적 특성을 구비하는 것은 물론, 특히 Cu-Ni 처리와 필적하는 상기 서술한 제반 특성을 구비하고, 게다가 아크릴계 접착제를 사용했을 때의 내열 박리 강도를 저하시키지 않고, 내산화성이 우수하고 그리고 표면 색조도 흑색인 동박 처리 방법을 개발하는 데에 성공했다 (특허문헌 5 참조).
바람직하게는 상기 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성한 후에, 크롬 산화물의 단독 피막 처리 혹은 크롬 산화물과 아연 및 (또는) 아연 산화물과의 혼합 피막 처리를 대표로 하는 방청 처리가 실시된다. 그 후, 전자기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되고, 이들의 인쇄 회로의 제조 공정에서 행해지는 처리가 더욱더 고온이 되고 또 제품으로 된 후의 기기 사용중의 열 발생으로 인해, 동박과 수지 기재 사이의 접합력 저하가 새삼 문제가 되게 되었다.
이러한 문제를 해결하기 위해, 특허문헌 5 에 있어서 확립된 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트 도금층 혹은 코발트-니켈 합금 도금층을 형성하는 인쇄 회로용 동박의 처리 방법에 있어서, 내열 박리성을 개선하는 발명을 실시했다.
이는 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 나아가 아연-니켈 합금 도금층을 형성하는 인쇄 회로용 동박의 처리 방법이다. 매우 유효한 발명으로, 오늘날의 동박 회로 재료의 주요 제품의 하나로 되어 있다.
동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 나아가 아연-니켈 합금 도금층을 형성하는 인쇄 회로용 동박의 처리에 대해, 본 발명자는 여러 제안을 하였으며, 인쇄 회로용 동박의 특성에 몇몇 큰 진전이 있었다. 구리-코발트-니켈 합금 도금에 의한 조화 처리의 초기 기술은 특허문헌 6, 특허문헌 7, 특허문헌 8 에 개시되어 있다.
그러나, 이러한 가장 기본적인, 동박의 표면에 형성된 구리-코발트-니켈 합금 도금으로 이루어지는 조화 입자의 형상이 나뭇가지 형상이기 때문에, 이 나뭇가지의 상부 또는 밑동으로부터 벗겨져 떨어지고 일반적으로 분체탈락 현상이라고 일컬어지는 문제가 발생했다.
이 분체탈락 현상은 성가신 문제이며, 구리-코발트-니켈 합금 도금의 조화 처리층은 수지층과의 밀착성이 우수하고 내열성도 우수하다는 특징을 가지고 있음에도 불구하고, 상기한 바와 같이, 외력에 의해 입자가 탈락하기 쉽고, 처리중의 「스침」에 의한 박리, 박리가루에 의한 롤의 오염, 박리가루에 의한 에칭 잔류물이 발생한다는 문제를 일으켰다.
특허문헌 1 : 일본 공개특허공보 소52-145769호 특허문헌 2 : 일본 특허공고공보 소63-2158호 특허문헌 3 : 일본 특허출원공보 평1-112227호 특허문헌 4 : 일본 특허출원공보 평1-112226호 특허문헌 5 : 일본 특허공고공보 평6-54831호 특허문헌 6 : 일본 특허공보 제 2849059호 특허문헌 7 : 일본 공개특허공보 평4-96395호 특허문헌 8 : 일본 공개특허공보 평10-18075호
본 발명의 과제는 가장 기본적인, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리에 있어서, 나뭇가지 형상으로 형성되는 조화 입자가 동박의 표면으로부터 벗겨져 떨어져, 일반적으로 분체탈락이라고 일컬어지는 현상, 처리 불균일을 억제하고, 필 강도를 높이고 또한 내열성을 향상시킬 수 있는 인쇄 회로용 동박을 제공하는 것이다. 전자기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되어, 이들 인쇄 회로의 제조 공정에서 행해지는 처리에 더욱더 엄격한 요구가 부여되고 있다. 본원 발명의 과제는 이들 요구에 부응하는 기술을 제공하는 것이다.
본원 발명은 이하의 발명을 제공한다.
1) 동박의 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 위에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금의 2 차 입자층을 형성한 인쇄 회로용 동박으로서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 2 차원 표면적에 대한 3 차원 표면적의 비가 2.0 이상 2.2 미만인 것을 특징으로 하는 인쇄 회로용 동박.
2) 상기 구리의 1 차 입자층의 평균 입자 직경이 0.25-0.45 ㎛ 이며, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자 직경이 0.35 ㎛ 이하인 것을 특징으로 하는 상기 1) 에 기재된 인쇄 회로용 동박.
3) 상기 1 차 입자층 및 2 차 입자층이 전기 도금층인 것을 특징으로 하는 상기 1) 또는 2) 에 기재된 인쇄 회로용 동박.
4) 2 차 입자가 상기 1 차 입자 위에 성장한 1 또는 복수개의 나뭇가지 형상의 입자 또는 상기 1 차 입자 위에 성장한 정상 도금층인 것을 특징으로 하는 상기 1) ~ 3) 의 어느 한 항에 기재된 인쇄 회로용 동박.
5) 1 차 입자층 및 2 차 입자층의 접착 강도가 0.80 ㎏/㎝ 이상인 것을 특징으로 하는 상기 1) ~ 4) 의 어느 한 항에 기재된 인쇄 회로용 동박.
6) 1 차 입자층 및 2 차 입자층의 접착 강도가 0.90 ㎏/㎝ 이상인 것을 특징으로 하는 상기 1) ~ 4) 의 어느 한 항에 기재된 인쇄 회로용 동박.
또, 상기 구리-코발트-니켈 합금 도금에 의한 2 차 입자층 위에, 코발트-니켈 합금 도금층을, 또 그 코발트-니켈 합금 도금층 위에, 추가로 아연-니켈 합금 도금층을 형성한 인쇄 회로용 동박을 제공할 수 있다.
상기 코발트-니켈 합금 도금층은 코발트의 부착량을 200 ~ 3000 ㎍/d㎡ 로 하고, 또한 코발트의 비율을 60 ~ 66 질량% 로 할 수 있다.
상기 아연-니켈 합금 도금층에 있어서는 그 총량을 150 ~ 500 ㎍/d㎡ 의 범위로 하고, 니켈량이 50 ㎍/d㎡ 이상의 범위, 또한 니켈 비율이 0.16 ~ 0.40 의 범위에 있는 아연-니켈 합금 도금층을 형성할 수 있다.
또, 상기 아연-니켈 합금 도금층 위에, 방청 처리층을 형성할 수 있다.
이 방청 처리에 대해서는 예를 들어 크롬 산화물의 단독 피막 처리층 혹은 크롬 산화물과 아연 및 (또는) 아연 산화물과의 혼합 피막 처리층을 형성할 수 있다. 또한, 상기 혼합 피막 처리층 상에는 실란 커플링층을 형성할 수 있다.
상기의 인쇄 회로 동박은 접착제를 개재하지 않고 열압착에 의해, 수지 기판과 접착시킨 구리 피복 적층판을 제조할 수 있다.
본 발명은 가장 기본적인, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리에 있어서, 나뭇가지 형상으로 형성되는 조화 입자가 동박의 표면으로부터 벗겨져 떨어져, 일반적으로 분체탈락이라고 일컬어지는 현상을 억제하고, 필 강도를 높이고 또한 내열성을 향상시킬 수 있는 인쇄 회로용 동박을 제공하는 것이다.
또, 이상 성장한 나뭇가지 형상이나 쐐기형의 입자가 적어져, 입자 직경이 일정해지므로, 에칭성이 양호해져, 동박에칭 후의 수지 기판 계면으로의 조화 입자 잔류물을 없앨 수 있게 된다.
전자기기의 발전이 진행되는 가운데, 반도체 디바이스의 소형화, 고집적화가 더욱 진행되어, 이들 인쇄 회로의 제조 공정에서 행해지는 처리에 더욱더 엄격한 요구가 부여되고 있는데, 본원 발명은 이들 요구에 부응하는 기술적 효과를 갖는다.
도 1 은 종래의 동박 위에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시했을 경우의 분체탈락의 모습을 나타내는 개념 설명도이다.
도 2 는 본 발명의, 동박 위에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 위에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 분체탈락이 없는 동박 처리층의 개념 설명도이다.
도 3 은 종래의 동박 위에, 구리-코발트-니켈 합금 도금으로 이루어지는 조화 처리를 실시했을 경우의 표면의 현미경 사진이다.
도 4 는 본 발명의, 동박 위에 미리 1 차 입자층을 형성하고, 이 1 차 입자층 위에 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층을 형성한 분체탈락이 없는 동박 처리면 층의 현미경 사진이다.
본 발명에 있어서 사용하는 동박은 전해 동박이나 압연 동박 중 어느 것이나 된다. 통상, 동박의, 수지 기재와 접착하는 면 즉 조화면에는 적층 후의 동박의 박리강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에,「매듭돌기」형상의 전착을 행하는 조화 처리가 실시된다. 전해 동박은 제조 시점에 요철을 가지고 있는데, 조화 처리에 의해 전해 동박의 볼록부를 증강시켜 요철을 더욱 크게 한다.
압연 동박과 전해 동박에서는 처리 내용을 약간 다르게 하는 경우도 있다. 본 발명에 있어서는 이러한 전처리 및 마무리 처리도 포함하고 동박 조화와 관련된 공지된 처리를 필요에 따라 포함하여「조화 처리」라고 한다.
이 조화 처리를, 구리-코발트-니켈 합금 도금에 의해 행하고자 하는 것인데 (이하의 설명에 있어서는 구리-코발트-니켈 합금 도금의 조화 처리를, 전공정과의 차이를 명확하게 하기 위해서,「2 차 입자층」이라고 호칭한다.), 상기한 바와 같이, 단순하게 동박 위에 구리-코발트-니켈 합금 도금층을 형성하는 것만으로는 상기한 바와 같이 분체탈락 등의 문제가 발생한다.
동박 위에 구리-코발트-니켈 합금 도금층을 형성한 동박의 표면의 현미경 사진을 도 3 에 나타낸다. 이 도 3 에 나타내는 바와 같이, 나뭇가지 형상으로 발달한 미세한 입자를 볼 수 있다. 일반적으로, 이 도 3 에 나타내는 나뭇가지 형상으로 발달한 미세한 입자는 고전류 밀도로 제작된다.
이와 같은 고전류 밀도로 처리된 경우에는 초기 전착에 있어서의 입자의 핵 생성이 억제되기 때문에, 입자 선단에 새로운 입자의 핵이 형성되기 때문에, 차츰 나뭇가지 형상으로 가늘고 길게 입자가 성장하게 된다.
따라서, 이를 방지하기 위해서, 전류 밀도를 낮춰 전기 도금하면, 날카로운 상승이 없어져 입자가 증가하고, 둥그스름한 형상의 입자가 성장한다. 이러한 상황하에서도 분체탈락은 약간 개선되지만 충분한 필 강도를 얻을 수 없어, 본원 발명의 목적을 달성하기 위해서는 충분하지 않다.
도 3 에 나타내는 바와 같은 구리-코발트-니켈 합금 도금층이 형성된 경우의 분체탈락의 모습을 도 1 의 개념 설명도에 나타낸다. 이 분체탈락의 원인은 상기한 바와 같이 동박 위에 나뭇가지 형상으로 미세한 입자가 발생하기 때문인데, 이 나뭇가지 형상의 입자는 외력에 의해 나뭇가지의 일부가 부러지기 쉽고, 또 밑동으로부터 탈락한다. 이 미세한 나뭇가지 형상의 입자는 처리중의 「스침」에 의한 박리, 박리가루에 의한 롤의 오염, 박리가루에 의한 에칭 잔류물이 발생하는 원인이 된다.
본원 발명에 있어서는 동박의 표면에, 사전에 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 위에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성하는 것이다. 동박 위에, 이 1 차 입자 및 2 차 입자를 형성한 표면의 현미경 사진을 도 4 에 나타낸다 (자세한 것은 후술한다).
그럼으로써, 처리중의 「스침」에 의한 박리, 박리가루에 의한 롤의 오염, 박리가루에 의한 에칭 잔류물이 없어지고, 즉 분체탈락이라고 일컬어는 현상과 처리 불균일을 억제할 수 있어, 필 강도를 높이고 또한 내열성을 향상시킬 수 있는 인쇄 회로용 동박을 얻을 수 있다.
상기 1 차 입자층의 평균 입자 직경을 0.25-0.45 ㎛, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자 직경을 0.35 ㎛ 이하로 하는 것이, 하기에 나타내는 실시예로부터 알 수 있는 바와 같이, 분체탈락을 방지하는 최적의 조건이다.
상기 1 차 입자층의 평균 입자 직경의 하한은 바람직하게는 0.27 ㎛, 나아가 0.29 ㎛, 0.30 ㎛, 0.33 ㎛ 인 것이 바람직하다.
상기 1 차 입자층의 평균 입자 직경의 상한은 바람직하게는 0.44 ㎛, 나아가 0.43 ㎛, 0.40 ㎛, 0.39 ㎛ 이하인 것이 바람직하다.
또, 상기 2 차 입자층의 평균 입자 직경의 상한은 바람직하게는 0.34 ㎛, 나아가 0.33 ㎛, 0.32 ㎛, 0.31 ㎛, 0.30 ㎛, 0.28 ㎛, 0.27 ㎛ 이하인 것이 바람직하다.
또, 2 차 입자층의 평균 입자 직경의 하한은 특별히 한정할 필요는 없지만, 예를 들어 0.001 ㎛ 이상, 혹은 0.01 ㎛ 이상, 혹은 0.05 ㎛ 이상, 혹은 0.09 ㎛ 이상, 혹은 0.10 ㎛ 이상, 혹은 0.12 ㎛ 이상, 혹은 0.15 ㎛ 이상이다.
상기 1 차 입자층 및 2 차 입자층은 전기 도금층에 의해 형성한다. 이 2 차 입자의 특징은 상기 1 차 입자 위에 성장한 1 또는 복수개의 나뭇가지 형상의 입자이다. 또는 상기 1 차 입자 위에 성장한 정상 도금이다. 즉, 본 명세서의 용어「2 차 입자층」을 사용한 경우에는 피복 도금 등의 정상 도금층도 포함되는 것으로 한다. 또, 2 차 입자층은 조화 입자에 의해 형성되는 층을 1 층 이상 갖는 층이어도 되고, 정상 도금층을 1 층 이상 갖는 층이어도 되고, 조화 입자에 의해 형성되는 층과 정상 도금층을 각각 1 층 이상 갖는 층이어도 된다.
이와 같이 하여 형성된 1 차 입자층 및 2 차 입자층의 접착 강도 0.80 ㎏/㎝ 이상, 나아가서는 접착 강도 0.90 ㎏/㎝ 이상을 달성할 수 있다.
1 차 입자층 및 2 차 입자층을 형성한 동박에 있어서, 더욱 중요한 것은 조화 처리면의 일정 영역의 레이저 현미경에 의한 2 차원 표면적에 대한 3 차원 표면적의 비를 2.0 이상 2.2 미만으로 하는 것이다.
이러한 표면적비의 제한과 조정에 대해서는 동박의 조화 처리면이 개개의 조화 입자의 집합체인 입자층으로 형성되어 있어, 입자층을 입자의 성장 제어보다 매크로한 범위에서 제어함으로써, 흔들림이 없는 즉 안정된 필 강도의 향상과 안정된 분체탈락 현상을 방지할 수 있는 효과를 갖는다. 또, 개개의 조화 입자 사이즈를 제어해도, 미세한 조화 입자가 높이 방향으로 겹쳐 쌓인 경우에는 분체탈락이 발생된다. 따라서 3 차원적인 조화 입자 구성이 되는 표면적비의 제한과 조정이 중요해진다.
상기 표면적비가 2.0 미만에서는 필 강도가 불충분해진다. 레이저 현미경을 이용하여 표준 압연 동박의 조화 처리전의 무조화 상태에서의 3 차원 표면 조도를 측정한 결과 20043 ㎛2 이며, 2 차원 표면적에 대한 3 차원 표면적비가 2.02 가 되었기 때문에, 필 강도 확보를 위해서 적어도 2.0 이상이 바람직하다고 할 수 있다. 또 2.20 을 초과하면 분체탈락 현상이 발생하기 쉬워지므로, 상기 범위로 하는 것이 바람직하다고 할 수 있다. 또한, 상기 표면적비 (2 차원 표면적에 대한 3 차원 표면적비) 의 상한은 바람직하게는 2.19, 보다 바람직하게는 2.17, 더욱 바람직하게는 2.15 이다. 또, 상기 표면적비 (2 차원 표면적에 대한 3 차원 표면적비) 의 하한은 바람직하게는 2.02, 나아가 2.04, 2.05, 2.06 인 것이 바람직하다.
레이저 현미경에 의한 측정법은 주식회사 키엔스 제조 레이저 현미경 VK8500 을 이용하여 조화 처리면의 100 × 100 ㎛ 상당 면적, 실 데이터에서는 9924.4 ㎛2 에 있어서의 범위의 3 차원 표면적을 측정하여, 3 차원 표면적 ÷ 2 차원 표면적 = 표면적비로 하는 수법에 의해 설정한다.
(구리의 1 차 입자의 도금 조건)
구리의 1 차 입자의 도금 조건의 일례를 들자면 하기하는 바와 같다.
또한, 이 도금 조건은 어디까지나 바람직한 예를 나타내는 것이며, 구리의 1 차 입자는 동박 위에 형성되는 평균 입자 직경이 분체탈락 방지 역할을 담당하는 것이다. 따라서, 평균 입자 직경이 본원 발명의 범위에 들어가는 것이면, 하기에 표시하는 이외의 도금 조건이 아무런 지장을 주지 않는다. 본원 발명은 이들을 포함하는 것이다.
액 조성 : 구리 10 ~ 20 g/L, 황산 50 ~ 100 g/L
액온 : 25 ~ 50 ℃
전류 밀도 : 1 ~ 58 A/d㎡
쿨롬량 : 4 ~ 81 As/d㎡
(2 차 입자의 도금 조건)
또한, 상기한 바와 마찬가지로, 이 도금 조건은 어디까지나 바람직한 예를 나타내는 것이며, 2 차 입자는 1 차 입자 위에 형성되는 것으로, 평균 입자 직경이 분체탈락 방지 역할을 담당하는 것이다. 따라서, 평균 입자 직경이 본원 발명의 범위에 들어가는 것이면, 하기에 표시하는 이외의 도금 조건이 아무런 지장을 주지 않는다. 본원 발명은 이들을 포함하는 것이다.
액 조성 : 구리 10 ~ 20 g/L, 니켈 5 ~ 15 g/L, 코발트 5 ~ 15 g/L
pH : 2 ~ 3
액온 : 30 ~ 50 ℃
전류 밀도 : 24 ~ 50 A/d㎡
쿨롬량 : 34 ~ 48 As/d㎡
(내열층 1 을 형성하는 도금 조건)
본원 발명은 상기 2 차 입자층 위에 추가로 내열층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다.
액 조성 : 니켈 5 ~ 20 g/L, 코발트 1 ~ 8 g/L
pH : 2 ~ 3
액온 : 40 ~ 60 ℃
전류 밀도 : 5 ~ 20 A/d㎡
쿨롬량 : 10 ~ 20 As/d㎡
(내열층 2 를 형성하는 도금 조건)
본원 발명은 상기 2 차 입자층 위에 추가로 다음과 같은 내열층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다.
액 조성 : 니켈 2 ~ 30 g/L, 아연 2 ~ 30 g/L
pH : 3 ~ 4
액온 : 30 ~ 50 ℃
전류 밀도 : 1 ~ 2 A/d㎡
쿨롬량 : 1 ~ 2 As/d㎡
(방청층을 형성하는 도금 조건)
본원 발명은 추가로 다음과 같은 방청층을 형성할 수 있다. 이 도금 조건을 하기에 나타낸다. 하기에 있어서는 침지 크로메이트 처리의 조건을 나타냈지만, 전해 크로메이트 처리이어도 된다.
액 조성 : 중크롬산칼륨 1 ~ 10 g/L, 아연 0 ~ 5 g/L
pH : 3 ~ 4
액온 : 50 ~ 60 ℃
전류 밀도 : 0 ~ 2 A/d㎡ (침지 크로메이트 처리를 위해)
쿨롬량 : 0 ~ 2 As/d㎡ (침지 크로메이트 처리를 위해)
(내후성 층의 종류)
일례로서 디아미노실란 수용액의 도포를 들 수 있다.
상기 2 차 입자로서의 구리-코발트-니켈 합금 도금은 전해 도금에 의해, 부착량이 10 ~ 30 mg/d㎡ 구리 - 100 ~ 3000 ㎍/d㎡ 코발트 - 50 ~ 500 ㎍/d㎡ 니켈의 3 원계 합금층을 형성할 수 있다.
Co 부착량이 100 ㎍/d㎡ 미만에서는 내열성이 나빠지고 또 에칭성도 나빠진다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또 내산성 및 내약품성의 악화가 고려될 수 있다.
Ni 부착량이 50 ㎍/d㎡ 미만이면 내열성이 나빠진다. 한편, Ni 부착량이 500 ㎍/d㎡ 를 초과하면 에칭성이 저하된다. 즉, 에칭 잔류물이 생기고 또 에칭할 수 없다는 레벨은 아니지만 파인 패턴화가 어려워진다. 바람직한 Co 부착량은 500 ~ 2000 ㎍/d㎡ 이며, 그리고 바람직한 니켈 부착량은 50 ~ 300 ㎍/d㎡ 이다.
이상으로부터, 구리-코발트-니켈 합금 도금의 부착량은 10 ~ 30 mg/d㎡ 구리 - 100 ~ 3000 ㎍/d㎡ 코발트 - 50 ~ 500 ㎍/d㎡ 니켈인 것이 바람직하다고 할 수 있다. 이 3 원계 합금층의 각 부착량은 어디까지나 바람직한 조건이며, 이 양을 초과하는 범위를 부정하는 것은 아니다.
여기서, 에칭 얼룩이란, 염화 구리로 에칭했을 경우, Co 가 용해되지 않고 남아 버리는 것을 의미하고, 그리고 에칭 잔류물이란, 염화 암모늄으로 알칼리 에칭했을 경우, Ni 가 용해되지 않고 남아 버리는 것을 의미하는 것이다.
일반적으로, 회로를 형성하는 경우에는 하기 실시예 중에서 설명하는 바와 같은 알칼리성 에칭액 및 염화구리계 에칭액을 이용하여 행해진다. 이 에칭액 및 에칭 조건은 범용성이 있는 것이지만, 이 조건에 한정되는 것은 아니고, 임의로 선택할 수 있음은 이해되어야 할 것이다.
본 발명은 상기한 바와 같이, 2 차 입자를 형성한 후 (조화 처리 후), 조화면 상에 코발트-니켈 합금 도금층을 형성할 수 있다.
이 코발트-니켈 합금 도금층은 코발트의 부착량이 200 ~ 3000 ㎍/d㎡ 이며, 또한 코발트의 비율을 60 ~ 66 질량% 로 하는 것이 바람직하다. 이 처리는 넓은 의미에서 일종의 방청 처리라고 볼 수 있다.
이 코발트-니켈 합금 도금층은 동박과 기판의 접착 강도를 실질적으로 저하시키지 않는 정도로 행할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 나빠지고, 또 처리 표면이 붉게 되어버리므로 바람직하지 않다.
또, 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하고 않고, 에칭 얼룩이 생기고, 또 내산성 및 내약품성의 악화가 고려된다. 바람직한 코발트 부착량은 400 ~ 2500 ㎍/d㎡ 이다.
또, 코발트 부착량이 많으면 소프트 에칭의 스며듬 발생 원인이 되는 경우가 있다. 이러한 점에서 코발트의 비율을 60 ~ 66 질량% 로 하는 것이 바람직하다고 할 수 있다.
후술하는 바와 같이, 소프트 에칭의 스며듬 발생의 직접적인 큰 원인은 아연-니켈 합금 도금층으로 이루어지는 내열 방청층이지만, 코발트도 소프트 에칭 시의 스며듬 발생의 원인이 될 수도 있으므로, 상기한 바와 같이 조정하는 것이 보다 바람직한 조건이다.
한편, 니켈 부착량이 적은 경우에는 내열 박리 강도가 저하되어 내산화성 및 내약품성이 저하된다. 또, 니켈 부착량이 너무 많은 경우에는 알칼리 에칭성이 나빠지므로, 상기 코발트 함유량과의 밸런스를 고려하여 결정하는 것이 바람직하다.
본 발명은 코발트-니켈 합금 도금 위에 추가로, 아연-니켈 합금 도금층을 형성할 수 있다. 아연-니켈 합금 도금층의 총량을 150 ~ 500 ㎍/d㎡ 로 하고, 또한 니켈의 비율을 16 ~ 40 질량% 로 한다. 이는 내열 방청층이라는 역할을 갖는 것이다. 이 조건도, 어디까지나 바람직한 조건이며, 다른 공지된 아연-니켈 합금 도금을 사용할 수 있다. 이 아연-니켈 합금 도금은 본원 발명에 있어서는 바람직한 부가적 조건인 것으로 이해하면 될 것이다.
인쇄 회로의 제조 공정에서 행해지는 처리가 더욱더 고온이 되고, 또 제품으로 된 후의 기기 사용중의 열 발생이 있다. 예를 들어, 수지에 동박을 열 압착으로 접합하는 이른바 2 층재에서는 접합 시에 300 ℃ 이상의 열을 받는다. 이러한 상황속에서도, 동박과 수지 기재 사이의 접합력 저하를 방지하는 것이 필요하고, 이 아연-니켈 합금 도금은 유효하다.
또, 종래 기술에서는 수지에 동박을 열압착으로 접합한 2 층재에 있어서의 아연-니켈 합금 도금층을 구비한 미소한 회로에서는 소프트 에칭 시에, 회로의 에지부에 스며듬으로 인한 변색이 발생한다. 니켈은 소프트 에칭 시에 사용하는 에칭제 (H2SO4 : 10 wt%, H2O2 : 2 wt% 의 에칭 수용액) 가 스며듬을 억제하는 효과가 있다.
상기한 바와 같이, 상기 아연-니켈 합금 도금층의 총량을 150 ~ 500 ㎍/d㎡ 로 함과 함께, 당해 합금층중의 니켈 비율의 하한치를 16 질량% 로, 상한치를 40 질량% 로 하고, 또한 니켈의 함유량을 50 ㎍/d㎡ 이상으로 하는 것이 내열 방청층이라는 역할을 구비함과 함께, 소프트 에칭 시에 사용하는 에칭제의 스며듬을 억제하여 부식에 의한 회로의 접합 강도의 약체화를 방지할 수 있다는 효과를 갖는다.
또한, 아연-니켈 합금 도금층의 총량이 150 ㎍/d㎡ 미만에서는 내열 방청력이 저하되어 내열 방청층으로서의 역할을 담당하기가 어려워지고, 그 총량이 500 ㎍/d㎡ 를 초과하면 내염산성이 나빠지는 경향이 있다. 또, 합금층중의 니켈 비율의 하한치가 16 질량% 미만에서는 소프트 에칭 시의 스며듬량이 9 ㎛ 를 초과하므로 바람직하지 않다. 니켈 비율의 상한치 40 질량% 에 대해서는 아연-니켈 합금 도금층을 형성할 수 있는 기술상의 한계치이다.
상기한 바와 같이, 본 발명은 2 차 입자층으로서의 구리-코발트-니켈 합금 도금층 상에, 필요에 따라 코발트-니켈 합금 도금층, 나아가서는 아연-니켈 합금 도금층을 차례로 형성할 수 있다. 이들 층에 있어서의 합계량의 코발트 부착량 및 니켈 부착량을 조절할 수도 있다. 코발트의 합계 부착량을 300 ~ 4000 ㎍/d㎡, 니켈의 합계 부착량을 150 ~ 1500 ㎍/d㎡ 로 하는 것이 바람직하다.
코발트의 합계 부착량이 300 ㎍/d㎡ 미만에서는 내열성 및 내약품성이 저하되고, 코발트의 합계 부착량이 4000 ㎍/d㎡ 를 초과하면 에칭 얼룩이 생기는 경우가 있다. 또, 니켈의 합계 부착량이 150 ㎍/d㎡ 미만에서는 내열성 및 내약품성이 저하된다. 니켈의 합계 부착량이 1500 ㎍/d㎡ 를 초과하면 에칭 잔류물이 생긴다.
바람직하게는 코발트의 합계 부착량은 1500 ~ 3500 ㎍/d㎡ 이며, 그리고 니켈의 합계 부착량은 500 ~ 1000 ㎍/d㎡ 이다. 상기 조건을 충족시키면 특별히 이 단락에 기재하는 조건에 제한될 필요는 없다.
그 후, 필요에 따라 방청 처리가 실시된다. 본 발명에서 바람직한 방청 처리는 크롬 산화물 단독의 피막 처리 혹은 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리이다. 크롬 산화물과 아연/아연 산화물의 혼합물 피막 처리란, 아연염 또는 산화아연과 크롬산염을 함유하는 도금욕을 이용하여 전기 도금에 의해 아연 또는 산화 아연과 크롬 산화물로 이루어지는 아연-크롬기 혼합물의 방청층을 피복하는 처리이다.
도금욕으로서는 대표적으로는 K2Cr2O7, Na2Cr2O7 등의 중크롬산염이나 CrO3 등의 적어도 1 종과 수용성 아연염, 예를 들어 ZnO, ZnSO4·7H2O 등 적어도 1 종과 수산화 알칼리와의 혼합 수용액이 사용된다. 대표적인 도금욕 조성과 전해 조건의 예는 다음과 같다.
이렇게 하여 얻어진 동박은 우수한 내열성 박리 강도, 내산화성 및 내염산성을 갖는다. 또, CuCl2 에칭액으로 150 ㎛ 피치 회로폭 이하의 인쇄 회로를 에칭할 수 있고, 또한 알칼리 에칭도 가능해진다. 또, 소프트 에칭 시의, 회로 에지부에 대한 스며듬을 억제할 수 있다.
소프트 에칭액에는 H2SO4 : 10 wt%, H2O2 : 2 wt% 의 수용액을 사용할 수 있다. 처리 시간과 온도는 임의로 조절할 수 있다.
알칼리 에칭액으로서는 예를 들어, NH4OH : 6 몰/리터, NH4Cl : 5 몰/리터, CuCl2 : 2 몰/리터 (온도 50 ℃) 등의 액이 알려져 있다.
상기 전 공정에서 얻어진 동박은 흑색 ~ 회색을 가지고 있다. 흑색 ~ 회색은 위치 맞춤 정밀도 및 열흡수율이 높다는 점에서 의미가 있다. 예를 들어, 리지드 기판 및 플렉시블 기판을 포함하여 인쇄 회로 기판은 IC 나 저항, 콘덴서 등의 부품을 자동 공정으로 탑재해 나가는데, 그때 센서에 의해 회로를 판독하면서 칩 마운트를 행하고 있다. 이때, 카프톤 등의 필름을 통해 동박 처리면에서의 위치 맞춤을 행하는 경우가 있다. 또, 스루홀 형성시의 위치 결정도 동일하다.
처리면이 흑에 가까울수록 광의 흡수가 좋기 때문에 위치 결정의 정밀도가 높아진다. 나아가서는 기판을 제작할 때, 동박과 필름을 열을 가하면서 큐어링하여 접착시키는 경우가 많다. 이때, 원적외선, 적외선 등의 장파를 사용함으로써 가열하는 경우, 처리면의 색조가 검은 편이 가열 효율이 좋아진다.
마지막으로, 필요에 따라, 동박과 수지 기판의 접착력 개선을 주목적으로 하여 방청층 상의 적어도 조화면에 실란 커플링제를 도포하는 실란 처리가 실시된다.
이 실란 처리에 사용하는 실란 커플링제로서는 올레핀계 실란, 에폭시계 실란, 아크릴계 실란, 아미노계 실란, 메르캅토계 실란을 들 수 있는데, 이들을 적절하게 선택하여 사용할 수 있다.
도포 방법은 실란 커플링제 용액의 스프레이에 의한 분사, 코터를 이용한 도포, 침지, 플로우 코팅 등 어느 것이나 된다. 예를 들어, 일본 특허공고공보 소60-15654호는 동박의 조면측에 크로메이트 처리를 실시한 후 실란 커플링제 처리를 행함으로써 동박과 수지 기판의 접착력을 개선하는 것을 기재하고 있다. 자세한 것은 이것을 참조하기 바란다. 그 후, 필요하다면, 동박의 연성을 개선시킬 목적으로 어닐링 처리를 실시하는 경우도 있다.
실시예
이하, 실시예 및 비교예에 기초하여 설명한다. 또한, 본 실시예는 어디까지나 일례이며, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 양태 또는 변형을 포함하는 것이다. 또한, 이하의 실시예 및 비교예의 원박에는 표준 압연 동박 TPC (JIS H3100 C1100 에 규격되어 있는 터프 피치동) 18 ㎛ 를 사용했다.
(실시예 1-실시예 8)
압연 동박에, 하기에 나타내는 조건 범위에서, 1 차 입자층 (Cu), 2 차 입자층 (구리-코발트-니켈 합금 도금) 을 형성했다.
사용한 욕 조성 및 도금 조건은 다음과 같다.
[욕 조성 및 도금 조건]
(A) 1 차 입자층의 형성 (Cu 도금)
액 조성 : 구리 15 g/L, 황산 75 g/L
액온 : 25 ~ 30 ℃
전류 밀도 : 1 ~ 70 A/d㎡
쿨롬량 : 2 ~ 90 As/d㎡
(B) 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금)
액 조성 : 구리 15 g/L, 니켈 8 g/L, 코발트 8 g/L
pH : 2
액온 : 40 ℃
전류 밀도 : 10 ~ 50 A/d㎡
쿨롬량 : 10 ~ 80 As/d㎡
상기 1 차 입자층의 형성 (Cu 도금) 및 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금) 의 조건을 조정하여 조화 처리면의 일정 영역의 레이저 현미경에 의한 2 차원 표면적에 대한 3 차원 표면적의 비가 2.0 이상 2.2 미만이 되도록 했다. 표면적의 측정은 상기 레이저 현미경에 의한 측정법을 사용했다.
(비교예 1 - 비교예 5)
비교예에 있어서, 사용한 욕 조성 및 도금 조건은 다음과 같다.
[욕 조성 및 도금 조건]
(A) 1 차 입자층의 형성 (구리 도금)
액 조성 : 구리 15 g/L, 황산 75 g/L
액온 : 25 ~ 35 ℃
전류 밀도 : 1 ~ 70 A/d㎡
쿨롬량 : 2 ~ 90 As/d㎡
(B) 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금 조건)
액 조성 : 구리 15 g/L, 니켈 8 g/L, 코발트 8 g/L
pH : 2
액온 : 40 ℃
전류 밀도 : 20 ~ 50 A/d㎡
쿨롬량 : 30 ~ 80 As/d㎡
상기 실시예에 의해 형성한 동박 위의 1 차 입자층 (Cu 도금) 및 2 차 입자층 (Cu-Co-Ni 합금 도금) 을 형성했을 경우의, 1 차 입자의 평균 입경, 2 차 입자의 평균 입경, 분체탈락, 필 강도, 내열성, 조화 처리면의 일정 영역의 레이저 현미경에 의한 2 차원 표면적에 대한 3 차원 표면적의 비를 측정한 결과를 표 1 에 나타낸다. 조화 처리면의 1 차 입자 및 2 차 입자의 평균 입경은 주식회사 히타치 하이테크놀로지즈 제조 S4700 을 이용하여 30000 배의 배율로 입자를 관찰하고, 입자 직경을 측정했다. 분체탈락 특성은 동박의 조화 처리면 상에 투명한 멘딩 테이프를 첩부하고, 이 테이프를 떼었을 때에 테이프 점착면에 부착되는 탈락 조화 입자에 의해, 테이프가 변색되는 모습으로부터 분체탈락 특성을 평가했다. 즉 테이프의 변색이 없거나 또는 미미한 경우에는 분체탈락 OK 로 하고, 테이프가 회색으로 변색되는 경우에는 분체탈락 NG 로 했다. 상태 필 강도는 동박 조화 처리면과 FR4 수지 기판을 열 프레스로 맞붙여 구리 피복 적층판을 제작하고, 일반적인 염화 구리 회로 에칭액을 사용하여 10 mm 회로를 제작하고, 10 mm 회로 동박을 기판으로부터 벗겨, 90°방향으로 잡아당기면서 상태 필 강도를 측정했다.
또, 비교예로서 동일한 결과를 표 1 에 나타낸다.
또한, 표 1 의 1 차 입자 전류 조건란에 전류 조건, 쿨롬량이 둘 기재되어 있는 예는 왼쪽에 기재되어 있는 조건으로 도금을 실시한 후에, 오른쪽에 기재되어 있는 조건으로 추가로 도금을 실시한 것을 의미한다. 예를 들어, 실시예 1 의 1 차 입자 전류 조건란에는 「(65 A/d㎡, 80 As/d㎡) + (20 A/d㎡, 30 As/d㎡)」 라고 기재되어 있는데, 이는 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡, 쿨롬량을 80 As/d㎡ 로 도금한 후에, 나아가 1 차 입자를 형성하는 전류 밀도를 20 A/d㎡, 쿨롬량을 30 As/d㎡ 로 하여 도금한 것을 나타낸다.
Figure pct00001
표 1 로부터 알 수 있는 바와 같이, 본원 발명의 실시예의 결과는 다음과 같다.
실시예 1 은 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡ 와 20 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 30 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 로 하고, 쿨롬량을 20 As/d㎡ 로 했을 경우이다.
또한, 1 차 입자를 형성하는 전류 밀도와 쿨롬량이 2 단계로 되어 있는데, 통상 1 차 입자를 형성하는 경우에는 2 단계의 전기 도금이 필요해진다. 즉, 제 1 단계의 핵입자 형성의 도금 조건과 제 2 단계의 핵입자의 성장의 전기 도금이다.
최초의 도금 조건은 제 1 단계의 핵형성 입자 형성을 위한 전기 도금 조건이며, 다음의 도금 조건은 제 2 단계의 핵입자의 성장을 위한 전기 도금 조건이다. 이하의 실시예 및 비교예에 대해서도 동일하므로 설명은 생략한다.
이 결과, 1 차 입자의 평균 입자 직경이 0.45 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.30 ㎛ 이며, 입자 형성 후의 레이저 현미경에 의한 3 차원 표면적은 21589 ㎛2 가 되었다. 한편, 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.18 이 되어, 본원 발명의 조건을 만족시키고 있었다.
이 결과, 분체탈락이 적고, 상태 필 강도가 0.95 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작다는 특징을 구비하고 있었다.
실시예 2 는 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡ 와 2 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 4 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 15 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.40 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.15 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20978 ㎛2 가 되었다. 한편, 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.11 이 되어, 본원 발명의 조건을 만족시키고 있었다.
이 결과, 분체탈락이 없고, 상태 필 강도가 0.89 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작다는 특징을 구비하고 있었다.
실시예 3 은 1 차 입자를 형성하는 전류 밀도를 60 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 20 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 3 차원 표면적은 21010 ㎛2 가 되었다. 한편, 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.12 가 되어, 본원 발명의 조건을 만족시키고 있었다.
분체탈락은 없었다. 상태 필 강도가 0.92 ㎏/㎝ 로 높고, 또 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작다는 특징을 구비하고 있었다.
실시예 4 는 1 차 입자를 형성하는 전류 밀도를 55 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 75 As/d㎡ 와 5 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20847 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.10 이 되어, 본원 발명의 조건을 만족시키고 있었다.
분체탈락이 없고, 상태 필 강도가 0.94 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작다는 특징을 구비하고 있었다.
실시예 5 는 1 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 와 5 A/d㎡ 로 하고, 쿨롬량을 70 As/d㎡ 와 10 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 25 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.30 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.25 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20738 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.09 가 되어, 본원 발명의 조건을 만족시키고 있었다.
분체탈락이 없고, 상태 필 강도가 0.91 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작다는 특징을 구비하고 있었다.
실시예 6 은 1 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 와 2 A/d㎡ 로 하고, 쿨롬량을 70 As/d㎡ 와 3 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 15 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.25 ㎛ 이고, 2 차 입자는 거의 피복 도금 상태 (입경은 0.1 ㎛미만) 가 되며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20112 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.03 이 되어, 본원 발명의 조건을 만족시키고 있었다.
분체탈락이 없고, 상태 필 강도가 0.90 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작다는 특징을 구비하고 있었다.
실시예 7 은 1 차 입자를 형성하는 전류 밀도를 60 A/d㎡ 와 15 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 20 As/d㎡ 로 했을 경우이며, 2 차 입자 (2 차 입자층) 를 형성하는 전류 밀도를 20 A/d㎡ 로 하고, 쿨롬량을 60 As/d㎡ 로 하여 피복 도금 (정상 도금) 을 한 후에, 추가로 전류 밀도를 20 A/d㎡ 로 하고, 쿨롬량 20 As/d㎡ 로 하여 입자를 형성했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.35 ㎛ 이고, 2 차 입자는 피복 (정상) 도금 상태 (입경은 0.1 ㎛미만) 및 평균 입자 직경 0.15 ㎛ 의 2 단계 구성이 되며, 레이저 현미경에 의한 입자 형성 후의 표면적은 20975 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.11 이 되어, 본원 발명의 조건을 만족시키고 있었다.
분체탈락이 없고, 상태 필 강도가 0.90 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작다는 특징을 구비하고 있었다.
실시예 8 은 1 차 입자를 형성하는 전류 밀도를 40 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 40 As/d㎡ 와 2 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 20 A/d㎡ 로 하고, 쿨롬량을 20 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.15 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.15 ㎛ 이며, 입자 형성 후의 표면적 20345 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.05 가 되어, 본원 발명의 조건을 만족시키고 있었다.
분체탈락은 발생하지 않았다. 또, 상태 필 강도는 0.75 ㎏/㎝ 이며, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 은 35% 였다.
이에 비하여, 비교예의 결과는 다음과 같다.
비교예 1 은 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 30 As/d㎡ 로 했을 경우이며, 2 차 입자는 형성하지 않았던 경우이다. 이 결과, 1 차 입자의 평균 입자 직경이 0.50 ㎛ 가 되고, 레이저 현미경에 의한 입자 형성 후의 표면적은 20804 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.10 이 되어, 본원 발명의 조건을 만족시키고 있었다.
분체탈락은 없고 상태 필 강도가 0.94 ㎏/㎝ 로 높아 실시예 레벨이었다. 그러나 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 60 % 로 현저히 나빴다. 전체적인 인쇄 회로용 동박으로서의 평가는 불량이었다.
비교예 2 는 1 차 입자 직경이 존재하지 않고, 2 차 입자층만의 종래예를 나타내는 것이다. 즉, 2 차 입자를 형성하는 전류 밀도를 50 A/d㎡ 로 하고, 쿨롬량을 30 As/d㎡ 로 했을 경우이다.
이 결과, 2 차 입자의 평균 입자 직경이 0.30 ㎛ 가 되고, 레이저 현미경에 의한 입자 형성 후의 3 차원 표면적은 21834 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.20 이 되어, 본 발명의 조건을 만족시키지 못했다.
조화 입자의 분체탈락이 다량으로 발생했다. 상태 필 강도가 0.90 ㎏/㎝ 로 실시예 레벨이며, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작으면 실시예 레벨이었다. 상기한 바와 같이, 분체탈락이 다량으로 발생된다는 문제가 있기 때문에, 전체적인 인쇄 회로용 동박으로서의 종합 평가는 불량이었다.
비교예 3 은 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 2 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 28 A/d㎡ 로 하고, 쿨롬량을 73 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.60 ㎛ 이며, 레이저 현미경에 의한 입자 형성 후의 3 차원 표면적은 21797 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.20 이 되어, 본 발명의 조건을 만족시키지 못했다. 분체탈락이 다량으로 발생했다. 상태 필 강도가 0.93 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작으면 실시예 레벨이었지만, 분체탈락이 다량으로 발생했다. 전체적인 인쇄 회로용 동박으로서의 평가는 불량이었다.
비교예 4 는 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 1 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 2 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 로 하고, 쿨롬량을 40 As/d㎡ 로 했을 경우이다.
이 결과, 1 차 입자의 평균 입자 직경이 0.35 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.40 ㎛ 이며, 입자 형성 후의 표면적 22448 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.26 이 되어, 본 발명의 조건을 만족시키지 못했다.
상태 필 강도가 0.91 ㎏/㎝ 로 높고, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작으면 실시예 레벨이었지만, 분체탈락이 다량으로 발생했다. 전체적인 인쇄 회로용 동박으로서의 평가는 불량이었다.
비교예 5 는 1 차 입자를 형성하는 전류 밀도를 63 A/d㎡ 와 10 A/d㎡ 로 하고, 쿨롬량을 80 As/d㎡ 와 30 As/d㎡ 로 했을 경우이며, 2 차 입자를 형성하는 전류 밀도를 31 A/d㎡ 로 하고, 쿨롬량을 40 As/d㎡ 로 했을 경우이다. 이 결과, 1 차 입자의 평균 입자 직경이 0.50 ㎛ 이고, 2 차 입자의 평균 입자 직경이 0.40 ㎛ 이며, 입자 형성 후의 표면적 22086 ㎛2 가 되었다. 같은 영역의 2 차원 표면적은 9924.4 ㎛2 (이는 100 × 100 ㎛ 면적 상당) 이므로, 2 차원 표면적에 대한 3 차원 표면적의 비는 2.23 이 되어, 본 발명의 조건을 만족시키지 못했다.
상태 필 강도가 0.91 ㎏/㎝ 이며, 내열성 열화율 (상태 필 측정 후에 180 ℃ 48 시간 가열 후의 필 강도를 측정하고 그 차이를 열화율로 했다) 이 30 % 이하로 작으면 실시예 레벨이었지만, 분체탈락이 발생했다. 전체적인 인쇄 회로용 동박으로서의 평가는 불량이었다.
상기 실시예 및 비교예의 대비를 통해 알 수 있는 바와 같이, 동박 (원박) 의 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 위에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층을 형성했을 경우 에 있어서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 2 차원 표면적에 대한 3 차원 표면적의 비를 2.0 이상 2.2 미만으로 함으로써, 분체탈락이라고 일컬어지는 현상 및 처리 불균일을 안정적으로 억제할 수 있다는 우수한 효과를 가지며, 나아가 필 강도를 높이고 또한 내열성을 향상시킬 수 있다.
또, 1 차 입자층의 평균 입경을 0.25-0.45 ㎛, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자 직경을 0.35 ㎛ 이하로 하는 것이 상기 효과를 달성하는 데에 있어서 더욱 유효하다.
산업상의 이용 가능성
상기한 바와 같이, 구리-코발트-니켈 합금 도금으로 이루어지는 2 차 입자층 (조화 처리) 을 형성할 때에, 나뭇가지 형상으로 형성되는 조화 입자가 동박의 표면으로부터 벗겨져 떨어져, 일반적으로 분체탈락이라고 하는 현상 및 처리 불균일을 억제할 수 있다는 우수한 효과를 가지며, 나아가 필 강도를 높이고 또한 내열성을 향상시킬 수 있는 인쇄 회로용 동박을 제공하는 것이다. 또, 이상 성장한 입자가 적어져, 입자 직경이 일정해지고, 또한 전면을 덮게 되므로, 에칭성이 양호해져, 고정밀도의 회로 형성이 가능해지므로 반도체 디바이스의 소형화, 고집적화가 진행되는 전자기기용 인쇄 회로 재료로서 유용하다.

Claims (6)

  1. 동박의 표면에, 구리의 1 차 입자층을 형성한 후, 그 1 차 입자층 위에, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금의 2 차 입자층을 형성한 인쇄 회로용 동박으로서, 조화 처리면의 일정 영역의 레이저 현미경에 의한 2 차원 표면적에 대한 3 차원 표면적의 비가 2.0 이상 2.2 미만인 것을 특징으로 하는 인쇄 회로용 동박.
  2. 제 1 항에 있어서,
    상기 구리의 1 차 입자층의 평균 입자 직경이 0.25-0.45 ㎛ 이며, 구리, 코발트 및 니켈로 이루어지는 3 원계 합금으로 이루어지는 2 차 입자층의 평균 입자 직경이 0.35 ㎛ 이하인 것을 특징으로 하는 인쇄 회로용 동박.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 1 차 입자층 및 2 차 입자층이 전기 도금층인 것을 특징으로 하는 인쇄 회로용 동박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    2 차 입자가 상기 1 차 입자 위에 성장한 1 또는 복수개의 나뭇가지 형상의 입자 또는 상기 1 차 입자 위에 성장한 정상 도금층인 것을 특징으로 하는 인쇄 회로용 동박.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    1 차 입자층 및 2 차 입자층의 접착 강도가 0.80 ㎏/㎝ 이상인 것을 특징으로 하는 인쇄 회로용 동박.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    1 차 입자층 및 2 차 입자층의 접착 강도가 0.90 ㎏/㎝ 이상인 것을 특징으로 하는 인쇄 회로용 동박.
KR1020147014501A 2011-11-02 2012-10-31 인쇄 회로용 동박 KR101623713B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011240974 2011-11-02
JPJP-P-2011-240974 2011-11-02
PCT/JP2012/078115 WO2013065713A1 (ja) 2011-11-02 2012-10-31 印刷回路用銅箔

Publications (2)

Publication Number Publication Date
KR20140085583A true KR20140085583A (ko) 2014-07-07
KR101623713B1 KR101623713B1 (ko) 2016-05-25

Family

ID=48192058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147014501A KR101623713B1 (ko) 2011-11-02 2012-10-31 인쇄 회로용 동박

Country Status (5)

Country Link
JP (1) JP5913355B2 (ko)
KR (1) KR101623713B1 (ko)
CN (1) CN104024488B (ko)
TW (1) TWI520662B (ko)
WO (1) WO2013065713A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664937B2 (en) 2013-01-16 2017-05-30 Samsung Display Co., Ltd. Nano crystal display device having patterned microcavity structure
US11936968B2 (en) 2021-04-21 2024-03-19 Lg Innotek Co., Ltd. Circuit board, an image sensor module, a lens driving device, and a camera module including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6335449B2 (ja) * 2013-07-24 2018-05-30 Jx金属株式会社 キャリア付銅箔、銅張積層板の製造方法及びプリント配線板の製造方法
JP6867102B2 (ja) * 2014-10-22 2021-04-28 Jx金属株式会社 銅放熱材、キャリア付銅箔、コネクタ、端子、積層体、シールド材、プリント配線板、金属加工部材、電子機器、及び、プリント配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3295308B2 (ja) * 1996-06-28 2002-06-24 株式会社日鉱マテリアルズ 電解銅箔
JPH11135952A (ja) * 1997-10-27 1999-05-21 Furukawa Electric Co Ltd:The 印刷回路基板用樹脂付き銅箔、およびそれを用いた印刷回路基板
JP4087369B2 (ja) 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
JP5129642B2 (ja) 2007-04-19 2013-01-30 三井金属鉱業株式会社 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
WO2011138876A1 (ja) * 2010-05-07 2011-11-10 Jx日鉱日石金属株式会社 印刷回路用銅箔

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664937B2 (en) 2013-01-16 2017-05-30 Samsung Display Co., Ltd. Nano crystal display device having patterned microcavity structure
US10514567B2 (en) 2013-01-16 2019-12-24 Samsung Display Co., Ltd. Nano crystal display device having patterned microcavity structure
US11936968B2 (en) 2021-04-21 2024-03-19 Lg Innotek Co., Ltd. Circuit board, an image sensor module, a lens driving device, and a camera module including the same

Also Published As

Publication number Publication date
JP5913355B2 (ja) 2016-04-27
TWI520662B (zh) 2016-02-01
CN104024488A (zh) 2014-09-03
CN104024488B (zh) 2016-12-14
WO2013065713A1 (ja) 2013-05-10
KR101623713B1 (ko) 2016-05-25
JPWO2013065713A1 (ja) 2015-04-02
TW201325337A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
US8524378B2 (en) Copper foil for printed circuit
US10472728B2 (en) Copper foil for printed circuit
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
KR101607381B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
KR101623667B1 (ko) 인쇄 회로용 동박
JP5913356B2 (ja) 印刷回路用銅箔
KR101736537B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
KR101623713B1 (ko) 인쇄 회로용 동박
TWI590719B (zh) Printed circuit copper foil
JP6273317B2 (ja) 印刷回路用銅箔

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4