KR20140083902A - 봉지 시트 - Google Patents

봉지 시트 Download PDF

Info

Publication number
KR20140083902A
KR20140083902A KR1020130162488A KR20130162488A KR20140083902A KR 20140083902 A KR20140083902 A KR 20140083902A KR 1020130162488 A KR1020130162488 A KR 1020130162488A KR 20130162488 A KR20130162488 A KR 20130162488A KR 20140083902 A KR20140083902 A KR 20140083902A
Authority
KR
South Korea
Prior art keywords
layer
group
optical semiconductor
less
resin composition
Prior art date
Application number
KR1020130162488A
Other languages
English (en)
Inventor
히로카즈 마츠다
하루카 오나
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20140083902A publication Critical patent/KR20140083902A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

봉지 시트는, 광 반도체 소자를 봉지하기 위한 봉지 시트로서, 광 반도체 소자를 매설하기 위한 매설층과, 매설층에 대하여 두께 방향 한쪽 측에 배치되는 피복층과, 매설층 및 피복층 사이에 개재되고, 두께가 50㎛ 이상 1,000㎛ 이하이며, 피복층에 포함되는 성분이 매설층으로 이행하는 것을 억제하기 위한 배리어층을 구비한다.

Description

봉지 시트{ENCAPSULATING SHEET}
본 발명은, 봉지 시트, 상세하게는, 광학 용도에 이용되는 봉지 시트에 관한 것이다.
종래, 고에너지의 광을 발광할 수 있는 발광 장치로서, 백색 발광 장치(광 반도체 장치)가 알려져 있다.
예컨대, 오목형 금형의 바닥부에, 실리콘 엘라스토머로 성형된 파장 변환층과, 두께 35㎛의 유리로 이루어지는 무기 고열전도층을 순차로 재치하고, 그 후, 다른 실리콘 엘라스토머를 충전하여, 봉지 수지층을 형성하고, 그들 위에, 봉지 수지층과 청색 LED 칩이 대향하도록 청색 LED 칩이 실장된 기판을 재치하고, 가열에 의해 그들을 봉지 가공하고, 그 후, 탈형함으로써 수득되는 광 반도체 장치가 제안되어 있다(예컨대, 일본 특허공개 제2012-129361호 공보 참조).
일본 특허공개 제2012-129361호 공보
그러나, 일본 특허공개 제2012-129361호 공보의 파장 변환층과 무기 고열전도층과 봉지 수지층으로 이루어지는 적층체에서는, 실리콘 엘라스토머를 오목형 금형에 충전함으로써 봉지 수지층을 형성한 후, 그 봉지 수지층에 청색 LED 칩을 개별로 매설하기 때문에, 광 반도체 장치의 제조 효율의 향상을 충분히 도모할 수 없다는 문제가 있다.
또한, 상기한 적층체에서는, 이미 성형된 파장 변환층에 포함되는 촉매 성분이, 아직 성형(즉, 가열)되어 있지 않은 봉지 수지층으로 이행하면, 봉지 수지층은 청색 LED 칩과 접촉하기 전에, 경화되기 쉽고, 그 때문에, 그와 같은 봉지 수지층에 청색 LED 칩을 확실히 매설하기 어려워진다. 따라서, 적층체에 있어서는, 상기한 이행을 억제하는 것이 요구된다.
또한, 적층체에는, 우수한 강도도 요구된다.
그러나, 일본 특허공개 제2012-129361호 공보의 적층체에서는, 무기 고열전도층이 상기한 이행을 억제하기 위해서는 충분하지 않고, 또한 적층체의 강도도 충분하지 않기 때문에, 신뢰성이 우수한 광 반도체 장치를 수득할 수 없는 문제가 있다.
본 발명의 목적은, 피복층에 포함되는 성분이 매설층으로 이행하는 것을 억제하면서, 강도가 우수하고, 또한 광 반도체 장치를 효율좋게 제조할 수 있는 봉지 시트를 제공하는 것에 있다.
본 발명의 봉지 시트는, 광 반도체 소자를 봉지하기 위한 봉지 시트로서, 상기 광 반도체 소자를 매설하기 위한 매설층과, 상기 매설층에 대하여 두께 방향 한쪽 측에 배치되는 피복층과, 상기 매설층 및 상기 피복층 사이에 개재되고, 두께가 50㎛ 이상 1,000㎛ 이하이며, 상기 피복층에 포함되는 성분이 상기 매설층으로 이행하는 것을 억제하기 위한 배리어층을 구비하는 것을 특징으로 하고 있다.
이 봉지 시트에 의해서 광 반도체 소자를 봉지하면, 광 반도체 소자를 통합하여 봉지할 수 있기 때문에, 광 반도체 장치를 제조 효율좋게 수득할 수 있다.
또한, 이 봉지 시트는, 피복층에 포함되는 성분이 매설층으로 이행하는 것을 억제하기 위한, 두께가 50㎛ 이상 1,000㎛ 이하인 배리어층을 구비하기 때문에, 피복층에 포함되는 성분이 매설층으로 이행하는 것을 억제하여, 광 반도체 소자를 매설하기 전의 매설층의 경화를 억제할 수 있다. 그 때문에, 이러한 경화 전의 매설층에 의해서, 광 반도체 소자를 확실히 매설할 수 있고, 그 후, 매설층을 경화하면, 광 반도체 소자를 확실히 봉지할 수 있다. 그 때문에, 치수 안정성이 우수한 광 반도체 장치를 수득할 수 있다.
더불어, 이 봉지 시트에서는, 배리어층의 두께가 50㎛ 이상 1,000㎛ 이하이기 때문에, 우수한 강도를 확보하여, 박형화를 도모할 수 있다. 그 때문에, 이 봉지 시트에 의해서 광 반도체 소자를 봉지하면, 박형이면서, 광 반도체 장치의 강도 및 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 봉지 시트에서는, 상기 매설층이 B 스테이지의 열경화성 수지로 형성되고, 상기 피복층이 C 스테이지의 열경화성 수지로 형성되어 있는 것이 적합하다.
이 봉지 시트에서는, 매설층은 B 스테이지의 열경화성 수지로 형성되어 있기 때문에, 유연한 매설층에 의해서, 광 반도체 소자를 확실히 매설할 수 있다. 또한, 피복층은 C 스테이지의 열경화성 수지로 형성되어 있기 때문에, 봉지 시트의 강도를 더한층 향상시킬 수 있다.
또한, 본 발명의 봉지 시트에서는, 상기 배리어층 두께의 상기 매설층 두께에 대한 비가 0.10 이상 1.00 이하인 것이 적합하다.
이 봉지 시트에서는, 배리어층 두께의 매설층 두께에 대한 비가 0.10 이상 1.00 이하이기 때문에, 배리어성을 향상시킴과 함께, 봉지 시트의 강도를 향상시키면서, 봉지 시트의 박형화를 도모하면서, 광 반도체 소자를 확실히 매설할 수 있다.
도 1은 본 발명의 봉지 시트의 일 실시형태의 단면도를 나타낸다.
도 2는 도 1의 봉지 시트에 의해서 광 반도체 소자를 봉지하여 광 반도체 장치를 제조하는 방법의 공정도이며,
도 2a는 봉지 시트와 기판을 준비하는 공정,
도 2b는 봉지 시트에 의해서 광 반도체 소자를 봉지하는 공정을 나타낸다.
도 1에서, 지면 상하 방향을 상하 방향(두께 방향, 제 1 방향), 지면 좌우 방향을 좌우 방향(제 2 방향), 종이 두께 방향을 깊이 방향(제 3 방향)으로 하고, 도 2는 상기한 방향 및 도 1의 방향 화살표에 준거한다.
도 1에서, 이 봉지 시트(1)는, 후술하는 광 반도체 소자(5)(도 2 참조)를 봉지하기 위한 봉지 시트로서, 면 방향(두께 방향에 직교하는 방향, 즉 좌우 방향 및 전후 방향)으로 연장되는 대략 직사각형 평판 형상으로 형성되어 있다. 봉지 시트(1)은 매설층(2)과, 매설층(2)의 위(두께 방향 한쪽 측)에 간격을 두고 설치되는 피복층(3)과, 매설층(2) 및 피복층(3)의 사이에 개재되는 배리어층(4)을 구비하고 있다. 즉, 봉지 시트(1)에서는, 배리어층(4)의 밑에 매설층(2)이 설치되고, 배리어층(4)의 위에 피복층(3)이 설치되어 있다.
매설층(2)은 광 반도체 소자(5)(도 2 참조)를 매설하기 위한 층으로서, 수지로 대략 시트 형상으로 형성되어 있다. 또한, 매설층(2)은, 봉지 시트(1)에서, 최하측에 설치되어 있다.
수지는, 예컨대 봉지 수지 조성물 등으로 형성되어 있고, 그와 같은 봉지 수지 조성물은 광 반도체 소자(5)(후술, 도 2b 참조)의 매설 및 봉지에 이용되는 공지된 투명성 수지를 포함하고, 투명성 수지로서는, 예컨대 실리콘 수지, 에폭시 수지, 우레탄 수지 등의 열경화성 수지, 예컨대 아크릴 수지, 스타이렌 수지, 폴리카보네이트 수지, 폴리올레핀 수지 등의 열가소성 수지 등을 들 수 있다.
이러한 투명성 수지는 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
또한, 이러한 투명성 수지 중에서는, 바람직하게는 열경화성 수지를 들 수 있고, 내구성, 내열성 및 내광성의 관점에서, 더욱 바람직하게는 실리콘 수지를 들 수 있다.
이러한 봉지 수지 조성물 중에서는, 바람직하게는 실리콘 수지를 함유하는 수지 조성물(이하, 실리콘 수지 조성물로 한다.)을 들 수 있다.
실리콘 수지 조성물로서는, 예컨대 축합·부가 반응 경화형 실리콘 수지 조성물, 헤테로원자 함유 변성 실리콘 수지 조성물, 부가 반응 경화형 실리콘 수지 조성물, 무기 산화물 함유 실리콘 수지 조성물 등을 들 수 있다.
이러한 실리콘 수지 조성물 중에서는, 매설층(2)의 경화 전의 유연성, 및 경화 후의 강도의 관점에서, 바람직하게는 축합·부가 반응 경화형 실리콘 수지 조성물을 들 수 있다.
축합·부가 반응 경화형 실리콘 수지 조성물은, 축합 반응(구체적으로는, 실란올 축합 반응) 및 부가 반응(구체적으로는, 하이드로실릴화 반응)을 할 수 있는 실리콘 수지 조성물이고, 보다 구체적으로는, 가열에 의해서, 축합 반응하여, 반(半)경화 상태(B 스테이지 상태)가 될 수 있고, 이어서, 추가적인 가열에 의해서, 부가 반응하여, 경화 상태(완전 경화 상태, C 스테이지 상태)가 될 수 있는 실리콘 수지 조성물이다.
축합 반응으로서는, 예컨대 실란올 축합 반응을 들 수 있고, 부가 반응으로서는, 예컨대 에폭시 개환 반응 및 하이드로실릴화 반응을 들 수 있다.
한편, B 스테이지는, 실리콘 수지 조성물이 액상인 A 스테이지와, 완전 경화된 C 스테이지 사이의 상태로서, 경화 및 겔화가 약간 진행되고, 탄성률이 C 스테이지의 탄성률보다도 작은 상태이다.
축합·부가 반응 경화형 실리콘 수지 조성물은, 예컨대 실란올기 양 말단 폴리실록세인, 에틸렌계 불포화 탄화수소기 함유 규소 화합물(이하, 에틸렌계 규소 화합물로 한다.), 에폭시기 함유 규소 화합물 및 오가노 하이드로젠실록세인을 함유하고 있다.
한편, 실란올기 양 말단 폴리실록세인, 에틸렌계 규소 화합물 및 에폭시기 함유 규소 화합물은 축합 원료(축합 반응에 제공되는 원료)이며, 에틸렌계 규소 화합물 및 오가노 하이드로젠실록세인은 부가 원료(부가 반응에 제공되는 원료)이다.
실란올기 양 말단 폴리실록세인은, 분자의 양 말단에 실란올기(SiOH기)를 함유하는 오가노 실록세인이고, 구체적으로는, 하기 화학식 1로 표시된다.
[화학식 1]
Figure pat00001
(화학식 1 중 R1은 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 1가의 탄화수소기를 나타낸다. 또한, n은 1 이상의 정수를 나타낸다.)
상기 화학식 1 중 R1로 표시되는 1가의 탄화수소기에서, 포화 탄화수소기로서는, 예컨대 탄소수 1 내지 6의 직쇄상 또는 분기상의 알킬기(메틸기, 에틸기, 프로필기, 아이소프로필기, 뷰틸기, 아이소뷰틸기, 펜틸기, 헥실기 등), 예컨대 탄소수 3 내지 6의 사이클로알킬기(사이클로펜틸기, 사이클로헥실기 등) 등을 들 수 있다.
또한, 상기 화학식 1 중 R1로 표시되는 1가의 탄화수소기에서, 방향족 탄화수소기로서는, 예컨대 탄소수 6 내지 10의 아릴기(페닐기, 나프틸기) 등을 들 수 있다.
상기 화학식 1에서, R1은 동일 또는 서로 상이하여도 좋고, 바람직하게는 동일하다.
1가의 탄화수소기로서는, 바람직하게는 탄소수 1 내지 6의 알킬기 및 탄소수 6 내지 10의 아릴기를 들 수 있고, 투명성, 열 안정성 및 내광성의 관점에서, 보다 바람직하게는 메틸기, 페닐기를 들 수 있고, 더욱 바람직하게는 메틸기를 들 수 있다.
상기 화학식 1에서, n은 바람직하게는 안정성 및/또는 취급성의 관점에서, 1 내지 10,000의 정수, 더욱 바람직하게는 1 내지 1,000의 정수이다.
한편, 상기 화학식 1에서의 n은 평균치로서 산출된다.
실란올기 양 말단 폴리실록세인으로서는, 구체적으로는, 실란올기 양 말단 폴리다이메틸실록세인, 실란올기 양 말단 폴리메틸페닐실록세인, 실란올기 양 말단 폴리다이페닐실록세인 등을 들 수 있다.
이러한 실란올기 양 말단 폴리실록세인은 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
또한, 이러한 실란올기 양 말단 폴리실록세인 중에서는, 바람직하게는 실란올기 양 말단 폴리다이메틸실록세인을 들 수 있다.
실란올기 양 말단 폴리실록세인은 시판품을 이용할 수 있고, 또한 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
실란올기 양 말단 폴리실록세인의 수 평균 분자량은, 안정성 및/또는 취급성의 관점에서, 예컨대 100 이상, 바람직하게는 200 이상이며, 또한, 예컨대 1,000,000 이하, 바람직하게는 100,000 이하이다. 수 평균 분자량은, 겔 투과 크로마토그래피에 의해, 표준 폴리스타이렌으로 환산되어 산출된다. 후술하는 실란올기 양 말단 폴리실록세인 이외의 원료의 수 평균 분자량에 대해서도, 상기와 마찬가지로 하여 산출된다.
이러한 실란올기 양 말단 폴리실록세인에서 실란올기 당량은, 예컨대 0.002mmol/g 이상, 바람직하게는 0.02mmol/g 이상이며, 또한, 예컨대 25mmol/g 이하이다.
실란올기 양 말단 폴리실록세인의 배합 비율은, 축합 원료 100질량부에 대하여, 예컨대 1질량부 이상, 바람직하게는 50질량부 이상, 더욱 바람직하게는 80질량부 이상이며, 또한, 예컨대 99.99질량부 이하, 바람직하게는 99.9질량부 이하, 더욱 바람직하게는 99.5질량부 이하이다.
에틸렌계 규소 화합물은, 에틸렌계 불포화 탄화수소기 및 실란올 축합 반응에서의 탈리기를 병유하는 실레인 화합물로서, 구체적으로는, 하기 화학식 2로 표시된다.
[화학식 2]
Figure pat00002
(화학식 2 중 R2는 1가의 에틸렌계 불포화 탄화수소기를 나타내고, X1은 할로젠 원자, 알콕시기, 페녹시기, 또는 아세톡시기를 나타낸다. 단, X1은 동일 또는 서로 상이하여도 좋다.)
상기 화학식 2에서, R2로 표시되는 에틸렌계 불포화 탄화수소기로서는, 치환 또는 비치환된 에틸렌계 불포화 탄화수소기를 들 수 있고, 예컨대 알켄일기, 사이클로알켄일기 등을 들 수 있다.
알켄일기로서는, 예컨대 바이닐기, 알릴기, 프로펜일기, 뷰텐일기, 펜텐일기, 헥센일기, 헵텐일기, 옥텐일기 등의 탄소수 2 내지 10의 알켄일기를 들 수 있다.
사이클로알켄일기로서는, 예컨대 사이클로헥센일기, 노보넨일기 등의 탄소수 3 내지 10의 사이클로알켄일기를 들 수 있다.
에틸렌계 불포화 탄화수소기로서는, 하이드로실릴기와의 반응성의 관점에서, 바람직하게는 알켄일기, 더욱 바람직하게는 탄소수 2 내지 5의 알켄일기, 특히 바람직하게는 바이닐기를 들 수 있다.
상기 화학식 2에서, X1은 실란올 축합 반응에서의 탈리기이며, 상기 화학식 2에서, SiX1기는 실란올 축합 반응에서의 반응성 작용기이다.
상기 화학식 2에서, X1로 표시되는 할로젠 원자로서는, 예컨대 브롬 원자, 염소 원자, 불소 원자, 요오드 원자 등을 들 수 있다.
상기 화학식 2에서, X1로 표시되는 알콕시기로서는, 예컨대 탄소수 1 내지 6의 직쇄상 또는 분기상의 알킬기를 갖는 알콕시기(메톡시기, 에톡시기, 프로폭시기, 아이소프로폭시기, 뷰톡시기, 아이소뷰톡시기, 펜틸옥시기, 헥실옥시기 등), 예컨대 탄소수 3 내지 6의 사이클로알킬기를 갖는 알콕시기(사이클로펜틸옥시기, 사이클로헥실옥시기 등) 등을 들 수 있다.
상기 화학식 2에서, X1은 동일 또는 서로 상이하여도 좋고, 바람직하게는 동일하다.
이러한 상기 화학식 2의 X1 중에서는, 바람직하게는 알콕시기를 들 수 있고, 더욱 바람직하게는 메톡시기를 들 수 있다.
이러한 에틸렌계 규소 화합물로서는, 예컨대 에틸렌계 불포화 탄화수소기 함유 트라이알콕시실레인, 에틸렌계 불포화 탄화수소기 함유 트라이할로젠화실레인, 에틸렌계 불포화 탄화수소기 함유 트라이페녹시실레인, 에틸렌계 불포화 탄화수소기 함유 트라이아세톡시실레인 등을 들 수 있다.
이러한 에틸렌계 규소 화합물은 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
이러한 에틸렌계 규소 화합물 중에서는, 바람직하게는 에틸렌계 불포화 탄화수소기 함유 트라이알콕시실레인을 들 수 있다.
에틸렌계 불포화 탄화수소기 함유 트라이알콕시실레인으로서는, 구체적으로는, 바이닐트라이메톡시실레인, 바이닐트라이에톡시실레인, 바이닐트라이프로폭시실레인 등의 바이닐트라이알콕시실레인, 예컨대 알릴트라이메톡시실레인, 프로펜일트라이메톡시실레인, 뷰텐일트라이메톡시실레인, 사이클로헥센일트라이메톡시실레인 등을 들 수 있다.
또한, 이러한 에틸렌계 불포화 탄화수소기 함유 트라이알콕시실레인 중에서는, 바람직하게는 바이닐트라이알콕시실레인, 더욱 바람직하게는 바이닐트라이메톡시실레인을 들 수 있다.
에틸렌계 규소 화합물의 배합 비율은, 축합 원료 100질량부에 대하여, 예컨대 0.01 내지 90질량부, 바람직하게는 0.01 내지 50질량부, 더욱 바람직하게는 0.01 내지 10질량부이다.
에틸렌계 규소 화합물은 시판품을 이용할 수 있고, 또한 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
에폭시기 함유 규소 화합물은, 에폭시기 및 실란올 축합 반응에서의 탈리기를 병유하는 실레인 화합물로서, 구체적으로는, 하기 화학식 3으로 표시된다.
[화학식 3]
Figure pat00003
(화학식 3 중 R3은 에폭시 구조 함유기를 나타내고, X2는 할로젠 원자, 알콕시기, 페녹시기 또는 아세톡시기를 나타낸다. 단, X2는 동일 또는 서로 상이하여도 좋다.)
화학식 3에서, R3으로 표시되는 에폭시 구조 함유기로서는, 예컨대 에폭시기, 예컨대 글리시딜에터기, 예컨대 에폭시사이클로헥실기 등의 에폭시사이클로알킬기 등을 들 수 있다.
이러한 에폭시 구조 함유기 중에서는, 바람직하게는 글리시딜에터기를 들 수 있다. 글리시딜에터기는, 구체적으로는, 하기 화학식 4로 표시되는 글리시독시알킬기이다.
[화학식 4]
Figure pat00004
(화학식 4 중 R4는 포화 탄화수소기 및 방향족 탄화수소기로부터 선택되는 2가의 탄화수소기를 나타낸다.)
상기 화학식 4 중 R4로 표시되는 2가의 탄화수소기에서, 포화 탄화수소기로서는, 예컨대 탄소수 1 내지 6의 알킬렌기(메틸렌기, 에틸렌기, 프로필렌기, 뷰틸렌기 등), 예컨대, 탄소수 3 내지 8의 사이클로알킬렌기(사이클로펜틸렌기, 사이클로헥실렌기 등) 등을 들 수 있다.
또한, 상기 화학식 4 중 R4로 표시되는 2가의 탄화수소기에서, 방향족 탄화수소기로서는, 예컨대 탄소수 6 내지 10의 아릴렌기(페닐렌기, 나프틸렌기 등) 등을 들 수 있다.
이러한 2가의 탄화수소기로서는, 바람직하게는 탄소수 1 내지 6의 알킬렌기, 더욱 바람직하게는 프로필렌기를 들 수 있다.
글리시딜에터기로서는, 구체적으로는, 글리시독시메틸기, 글리시독시에틸기, 글리시독시프로필기, 글리시독시사이클로헥실기, 글리시독시페닐기 등을 들 수 있다.
이러한 글리시딜에터기 중에서는, 바람직하게는 글리시독시프로필기를 들 수 있다.
상기 화학식 3에서, X2는 실란올 축합 반응에서의 탈리기이며, 상기 화학식 3에서, SiX2기는 실란올 축합 반응에서의 반응성 작용기이다.
상기 화학식 3에서, X2로 표시되는 할로젠 원자로서는, 상기 화학식 2의 X1로 표시되는 할로젠 원자와 마찬가지의 것을 들 수 있다.
상기 화학식 3에서, X2로 표시되는 알콕시기로서는, 상기 화학식 2의 X1로 표시되는 알콕시기와 마찬가지의 것을 들 수 있다.
상기 화학식 3에서, X2는 동일 또는 서로 상이하여도 좋고, 바람직하게는 동일하다.
이러한 상기 화학식 3의 X2로서는, 바람직하게는 알콕시기를 들 수 있고, 더욱 바람직하게는 메톡시기를 들 수 있다.
이러한 에폭시기 함유 규소 화합물로서는, 예컨대 에폭시기 함유 트라이알콕시실레인, 에폭시기 함유 트라이할로젠화실레인, 에폭시기 함유 트라이페녹시실레인, 에폭시기 함유 트라이아세톡시실레인 등을 들 수 있다.
이러한 에폭시기 함유 규소 화합물은 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
또한, 이러한 에폭시기 함유 규소 화합물 중에서는, 바람직하게는 에폭시기 함유 트라이알콕시실레인을 들 수 있다.
에폭시기 함유 트라이알콕시실레인으로서는, 구체적으로는, 글리시독시메틸트라이메톡시실레인, (2-글리시독시에틸)트라이메톡시실레인, (3-글리시독시프로필)트라이메톡시실레인 등의 글리시독시알킬트라이메톡시실레인, 예컨대 (3-글리시독시프로필)트라이에톡시실레인, (3-글리시독시프로필)트라이프로폭시실레인, (3-글리시독시프로필)트라이아이소프로폭시실레인 등을 들 수 있다.
또한, 이러한 에폭시기 함유 트라이알콕시실레인 중에서는, 바람직하게는 글리시독시알킬트라이메톡시실레인, 더욱 바람직하게는 (3-글리시독시프로필)트라이메톡시실레인을 들 수 있다.
에폭시기 함유 규소 화합물의 배합 비율은, 축합 원료 100질량부에 대하여, 예컨대 0.01 내지 90질량부, 바람직하게는 0.01 내지 50질량부, 더욱 바람직하게는 0.01 내지 1질량부이다.
에폭시기 함유 규소 화합물은 시판품을 이용할 수 있고, 또한 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
에틸렌계 규소 화합물 및 에폭시기 함유 규소 화합물의 반응성 작용기(SiX1기 및 SiX2기)에 대한 실란올기 양 말단 폴리실록세인의 실란올기(SiOH기)의 몰비(SiOH/(SiX1+SiX2))는, 예컨대 20/1 이하, 바람직하게는 10/1 이하이며, 또한, 예컨대 0.2/1 이상, 바람직하게는 0.5/1 이상이며, 특히 바람직하게는 실질적으로 1/1이다.
몰비가 상기 범위를 초과하는 경우에는, 축합·부가 반응 경화형 실리콘 수지 조성물을 반경화 상태로 할 때에, 적절한 인성을 갖는 반경화상물(반경화물)을 수득할 수 없는 경우가 있는 한편, 몰비가 상기 범위 미만인 경우에는, 에틸렌계 규소 화합물 및 에폭시기 함유 규소 화합물의 배합 비율이 과도하게 많고, 그 때문에, 수득되는 매설층(2)의 내열성이 저하되는 경우가 있다.
또한, 몰비가 상기 범위 내(바람직하게는, 실질적으로 1/1)이면, 실란올기 양 말단 폴리실록세인의 실란올기(SiOH기)와, 에틸렌계 규소 화합물의 반응성 작용기(SiX1기) 및 에폭시기 함유 규소 화합물의 반응성 작용기(SiX2기)를 과부족없이 축합 반응시킬 수 있다.
에폭시기 함유 규소 화합물에 대한 에틸렌계 규소 화합물의 몰비는, 예컨대 10/90 이상, 바람직하게는 50/50 이상, 더욱 바람직하게는 80/20 이상이며, 또한, 예컨대 99/1 이하, 바람직하게는 97/3 이하, 더욱 바람직하게는 95/5 이하이다.
몰비가 상기한 범위 내이면, 경화물의 강도를 확보하면서, 접착성을 향상시킬 수 있는 이점이 있다.
오가노 하이드로젠실록세인은, 에틸렌계 불포화 탄화수소기를 포함하지 않고, 적어도 2개의 하이드로실릴기를 1분자 중에 갖는 오가노 폴리실록세인이다.
오가노 하이드로젠실록세인은, 구체적으로는, 수소 측쇄 함유 오가노 폴리실록세인, 수소 양 말단 오가노 폴리실록세인 등을 들 수 있다.
수소 측쇄 함유 오가노 폴리실록세인은 주쇄로부터 분기하는 측쇄로서 수소 원자를 갖는 오가노 하이드로젠실록세인으로서, 예컨대 메틸하이드로젠 폴리실록세인, 다이메틸 폴리실록세인-co-메틸하이드로젠 폴리실록세인, 에틸하이드로젠 폴리실록세인, 메틸하이드로젠 폴리실록세인-co-메틸페닐 폴리실록세인 등을 들 수 있다.
수소 측쇄 함유 오가노 폴리실록세인의 수 평균 분자량은, 예컨대 100 내지 1,000,000, 더욱 바람직하게는 100 내지 100,000이다.
또한, 수소 양 말단 오가노 폴리실록세인은, 주쇄의 양 말단에 수소 원자를 갖는 오가노 하이드로젠실록세인으로서, 예컨대 하이드로실릴기 양 말단 폴리다이메틸실록세인, 하이드로실릴기 양 말단 폴리메틸페닐실록세인, 하이드로실릴기 양 말단 폴리다이페닐실록세인 등을 들 수 있다.
수소 양 말단 오가노 폴리실록세인의 수 평균 분자량은, 안정성 및/또는 취급성의 관점에서, 예컨대 100 내지 1,000,000, 더욱 바람직하게는 100 내지 100,000이다.
이러한 오가노 하이드로젠실록세인은 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
또한, 이러한 오가노 하이드로젠실록세인 중에서는, 바람직하게는 수소 측쇄 함유 오가노 폴리실록세인을 들 수 있고, 더욱 바람직하게는 다이메틸 폴리실록세인-co-메틸하이드로젠 폴리실록세인을 들 수 있다.
오가노 하이드로젠실록세인에서, 하이드로실릴기 당량은, 예컨대 0.1mmol/g 이상, 바람직하게는 1mmol/g 이상이며, 또한, 예컨대 30mmol/g이하, 바람직하게는 20mmol/g 이하이다.
오가노 하이드로젠실록세인은 시판품을 이용할 수 있고, 또한 공지된 방법에 따라서 합성한 것을 이용할 수도 있다.
오가노 하이드로젠실록세인의 배합 비율은, 에틸렌계 규소 화합물의 에틸렌계 불포화 탄화수소기(상기 화학식 2의 R2)와 오가노 하이드로젠실록세인의 하이드로실릴기(SiH기)의 몰비에도 의존하지만, 예컨대 에틸렌계 규소 화합물 100질량부에 대하여, 예컨대 10질량부 이상, 바람직하게는 100질량부 이상이며, 또한, 예컨대 10,000질량부 이하, 바람직하게는 1,000질량부 이하이다.
또한, 오가노 하이드로젠실록세인의 하이드로실릴기(SiH기)에 대한 에틸렌계 규소 화합물의 에틸렌계 불포화 탄화수소기(상기 화학식 2의 R2)의 몰비(R2/SiH)는, 예컨대 20/1 이하, 바람직하게는 10/1 이하, 더욱 바람직하게는 5/1 이하이며, 또한, 예컨대 0.05/1 이상, 바람직하게는 0.1/1 이상, 더욱 바람직하게는 0.2/1 이상이다. 또한, 상기한 몰비를, 예컨대 1/1 미만, 0.05/1 이상으로 설정할 수도 있다.
몰비가 20/1을 초과하는 경우에는, 축합·부가 반응 경화형 실리콘 수지 조성물을 반경화 상태로 할 때에, 적절한 인성을 갖는 반경화물을 수득할 수 없는 경우가 있고, 몰비가 0.05/1 미만인 경우에는, 오가노 하이드로젠실록세인의 배합 비율이 과도하게 많고, 그 때문에, 수득되는 매설층(2)의 내열성 및 인성이 불충분해지는 경우가 있다.
또한, 몰비가 1/1 미만, 0.05/1 이상이면, 축합·부가 반응 경화형 실리콘 수지 조성물을 반경화 상태로 할 때에, 몰비가 20/1 내지 1/1인 축합·부가 반응 경화형 실리콘 수지 조성물에 비하여, 반경화 상태로 신속히 이행시킬 수 있다.
축합·부가 반응 경화형 실리콘 수지 조성물은, 상기한 실란올기 양 말단 폴리실록세인, 에틸렌계 규소 화합물, 에폭시기 함유 규소 화합물 및 오가노 하이드로젠실록세인을 촉매와 함께 배합하여, 교반 혼합함으로써 조제된다.
촉매로서는, 예컨대 축합 촉매 및 부가 촉매(하이드로실릴화 촉매) 등을 들 수 있다.
축합 촉매는, 실란올기와 반응성 작용기(상기 화학식 2의 SiX1기 및 상기 화학식 3의 SiX2기)의 축합 반응의 반응 속도를 향상시키는 물질이면 특별히 한정되지 않고, 예컨대 염산, 아세트산, 포름산, 황산 등의 산, 예컨대 수산화칼륨, 수산화나트륨, 탄산칼륨, 수산화테트라메틸암모늄 등의 염기, 예컨대 알루미늄, 타이타늄, 아연, 주석 등의 금속 등을 들 수 있다.
이러한 축합 촉매는 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
또한, 이러한 축합 촉매 중에서는, 상용성 및 열 분해성의 관점에서, 바람직하게는 염기, 더욱 바람직하게는 수산화테트라메틸암모늄을 들 수 있다.
이러한 축합 촉매의 배합 비율은, 실란올기 양 말단 폴리실록세인 100몰에 대하여, 예컨대 0.1몰 이상, 바람직하게는 0.5몰 이상이며, 또한, 예컨대 50몰 이하, 바람직하게는 5몰 이하이다.
부가 촉매는, 부가 반응, 즉, 에틸렌계 불포화 탄화수소기와 SiH의 하이드로실릴화 반응의 반응 속도를 향상시키는 물질이면, 특별히 한정되지 않고, 예컨대 전이 금속을 함유한다. 전이 금속으로서는, 예컨대 백금, 팔라듐, 로듐 등의 백금속 원소, 바람직하게는 백금을 들 수 있다.
구체적으로는, 부가 촉매로서는, 부가 촉매가 백금을 함유하는 경우에는, 예컨대 백금흑, 염화백금, 염화백금산 등의 무기 백금, 예컨대 백금-올레핀 착체, 백금-카보닐 착체, 백금-아세틸아세테이트 등의 백금 착체 등을 들 수 있고, 바람직하게는 백금 착체를 들 수 있다. 보다 구체적으로는, 백금 착체로서는, 예컨대 백금-바이닐실록세인 착체, 백금-테트라메틸다이바이닐다이실록세인 착체, 백금-카보닐사이클로바이닐메틸실록세인 착체, 백금-다이바이닐테트라메틸다이실록세인 착체, 백금-사이클로바이닐메틸실록세인 착체, 백금-옥탄알/옥탄올 착체 등을 들 수 있다.
한편, 촉매는, 다음에 설명하는 실리콘 수지와 구별하여 배합되는 태양이나, 실리콘 수지를 구성하는 성분으로서 실리콘 수지에 함유되는 태양이 있다.
이러한 부가 촉매는 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
또한, 이러한 부가 촉매 중에서는, 상용성, 투명성 및 촉매 활성의 관점에서, 바람직하게는 백금 촉매, 더욱 바람직하게는 백금-카보닐 착체를 들 수 있다.
부가 촉매의 배합 비율은, 부가 촉매의 금속량의 질량부 수로서, 오가노 하이드로젠실록세인 100질량부에 대하여, 예컨대 1.0×10- 4질량부 이상이며, 또한, 예컨대 1.0질량부 이하, 바람직하게는 0.5질량부 이하, 더욱 바람직하게는 0.05질량부 이하이다.
한편, 상기한 촉매는, 고체 상태의 것을 그대로 이용하여도 좋고, 또는 취급성의 관점에서, 용매에 용해 또는 분산시킨 용액 또는 분산액으로 하여 이용할 수도 있다.
용매로서는, 예컨대 메탄올, 에탄올 등의 알코올, 예컨대 실록세인(오가노 폴리실록세인 등) 등의 규소 화합물, 예컨대 헥세인 등의 지방족 탄화수소, 예컨대 톨루엔 등의 방향족 탄화수소, 예컨대 테트라하이드로퓨란(THF) 등의 에터 등의 유기 용매를 들 수 있다. 또한, 용매로서, 예컨대 물 등의 수계 용매도 들 수 있다.
용매로서, 촉매가 축합 촉매인 경우는, 바람직하게는 알코올을 들 수 있고, 촉매가 부가 촉매인 경우는, 바람직하게는 규소 화합물을 들 수 있다.
축합·부가 반응 경화형 실리콘 수지 조성물을 조제하기 위해서는, 예컨대 상기한 원료(축합 원료 및 부가 원료)와, 촉매를 한번에 가하여도 좋고, 또는 각 원료 및 각 촉매를 다른 타이밍에서 각각 가할 수도 있다. 또한, 일부의 성분을 한번에 가하고, 잔부의 각 성분을 다른 타이밍에서 각각 가할 수도 있다.
이러한 축합·부가 반응 경화형 실리콘 수지 조성물의 조제 방법 중에서는, 바람직하게는 우선, 축합 원료 및 축합 촉매를 한번에 가하고, 이어서, 부가 원료를 가하고, 그 후, 부가 촉매를 가하는 방법을 들 수 있다.
구체적으로는, 실란올기 양 말단 폴리실록세인, 에틸렌계 규소 화합물 및 에폭시기 함유 규소 화합물(즉, 축합 원료)과, 축합 촉매를 상기한 비율로 한번에 배합하여, 그들을, 예컨대 5분간 내지 24시간 교반한다.
또한, 배합 및 교반 시에는, 축합 원료의 상용성 및 취급성을 향상시키기 위해서, 예컨대 0 내지 60℃로 온도 조정할 수도 있다.
그 후, 계(혼합물)를, 필요에 따라 감압함으로써 휘발 성분(유기 용매)을 제거한다.
이어서, 수득되는 축합 원료 및 축합 촉매의 혼합물에, 오가노 하이드로젠실록세인을 배합하여, 예컨대 1 내지 120분간 교반한다.
배합 및 교반 시에는, 혼합물 및 오가노 하이드로젠실록세인의 상용성 및 취급성을 향상시키기 위해서, 예컨대 0 내지 60℃로 온도 조정할 수도 있다.
그 후, 계(혼합물)에 부가 촉매를 배합하여, 예컨대 1 내지 60분간 교반한다.
이에 의해, 축합·부가 반응 경화형 실리콘 수지 조성물을 조제할 수 있다.
조제된 축합·부가 반응 경화형 실리콘 수지 조성물은, 예컨대 액상(오일상)으로서, 후술한 것과 같이 배리어층(4)의 위에 도포한 후, 가열함으로써 축합 원료가 축합 반응하여, B 스테이지로 된다(반경화 상태가 된다). 그 후, 후술(도 2b 참조)한 것과 같이, 매설층(2)에 의해서 광 반도체 소자(5)를 매설한 후, 가열함으로써 부가 원료가 부가 반응하여, 축합·부가 반응 경화형 실리콘 수지를 형성하여, C 스테이지가 되어(완전 경화 상태가 되어), 광 반도체 소자(5)를 봉지한다.
봉지 수지 조성물에서의 실리콘 수지의 배합 비율은, 예컨대 70질량% 이상, 바람직하게는 80질량% 이상이다.
또한, 봉지 수지 조성물에는, 필요에 따라, 충전제 및/또는 형광체(후술)를 첨가할 수도 있다.
충전제로서는, 예컨대 실리카(이산화규소), 황산바륨, 탄산바륨, 타이타늄산바륨, 산화타이타늄, 산화지르코늄, 산화마그네슘, 산화아연, 산화철, 수산화알루미늄, 탄산칼슘, 층상 마이카, 카본 블랙, 규조토, 유리 섬유, 실리콘 수지 미립자 등을 들 수 있다.
충전제의 평균 입자 직경(최대 길이의 평균)은, 예컨대 0.2㎛ 이상, 바람직하게는 0.5㎛ 이상이며, 또한, 예컨대 40㎛ 이하, 바람직하게는 10㎛ 이하이다. 평균 입자 직경은 입도 분포 측정 장치에 의해 측정된다.
이러한 충전제는 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
형광체는, 파장 변환 기능을 갖는 입자로서, 광 반도체 장치(6)(도 2b 참조)에 이용되는 공지된 형광체이면, 특별히 제한되지 않고, 예컨대 청색광을 황색광으로 변환할 수 있는 황색 형광체, 청색광을 적색광으로 변환할 수 있는 적색 형광체 등의 공지된 형광체를 들 수 있다.
황색 형광체로서는, 예컨대 Y3Al5O12:Ce(YAG(이트륨·알루미늄·가넷):Ce), Tb3Al3O12:Ce(TAG(테르븀·알루미늄·가넷):Ce) 등의 가넷형 결정 구조를 갖는 가넷형 형광체, 예컨대 Ca-α-SiAlON 등의 산 질화물 형광체 등을 들 수 있다.
적색 형광체로서는, 예컨대 CaAlSiN3:Eu, CaSiN2:Eu 등의 질화물 형광체 등을 들 수 있다.
이러한 형광체 중에서는, 바람직하게는 황색 형광체를 들 수 있고, 더욱 바람직하게는 Ca-α-SiAlON 및 YAG:Ce를 들 수 있고, 특히 바람직하게는 YAG:Ce를 들 수 있다.
이러한 형광체는 단독으로 사용하여도 좋고, 또는 병용하여도 좋다.
또한, 형광체는 입자상이며, 그 형상은, 특별히 한정되지 않고, 예컨대 대략 구 형상, 대략 평판 형상, 대략 바늘 형상 등을 들 수 있다.
또한, 형광체의 평균 입자 직경(최대 길이의 평균)은, 예컨대 0.1㎛ 이상, 바람직하게는 0.2㎛ 이상이며, 또한, 예컨대 500㎛ 이하, 바람직하게는 200㎛ 이하이다. 형광체 입자의 평균 입자 직경은, 입도 분포 측정 장치에 의해 측정된다.
형광체의 배합 비율은, 형광체의 종류, 매설층(2)의 두께(L1) 및 봉지 시트(1)의 형상 등에 의해서 백색화의 정도가 다르기 때문에, 특별히 제한되지 않고, 예컨대 봉지 수지 조성물에 대하여, 1질량% 이상, 바람직하게는 10질량% 이상이며, 또한, 예컨대 50질량% 이하, 바람직하게는 40질량% 이하이다.
한편, 상기한 봉지 수지 조성물에는, 추가로 필요에 따라, 노화 방지제, 변성제, 계면 활성제, 염료, 안료, 변색 방지제, 자외선 흡수제 등의 공지된 첨가물을 적절한 비율로 첨가할 수 있다.
또한, 봉지 수지 조성물은, 필요에 따라, 그 조제 후에 탈포된다.
탈포 방법으로서는, 예컨대 감압 탈포(진공 탈포), 원심 탈포, 초음파 탈포 등의 공지된 탈포 방법을 들 수 있고, 바람직하게는 감압 탈포(진공 탈포)를 들 수 있다.
탈포 방법이 감압 탈포(진공 탈포)인 경우, 탈포 조건으로서는, 온도가, 예컨대 10℃ 이상, 바람직하게는 15℃ 이상이며, 또한, 예컨대 40℃ 이하, 바람직하게는 35℃ 이하이며, 시간이, 예컨대 10분간 이상, 바람직하게는 30분간 이상이다.
매설층(2)은, 열경화성 수지(바람직하게는, 실리콘 수지)를 함유하는 봉지 수지 조성물로 형성되어 있는 경우, 바람직하게는 반경화(B 스테이지) 상태로서 형성된다.
매설층(2)의 두께(L1)는, 특별히 제한되지 않고, 후술하는 광 반도체 소자(5)의 봉지 시(도 2b 참조)에, 광 반도체 소자(5)를 매설할 수 있도록 적절히 조정된다. 구체적으로는, 매설층(2)의 두께(L1)는, 예컨대 300㎛ 이상, 바람직하게는 500㎛ 이상이며, 또한, 예컨대 3,000㎛ 이하, 바람직하게는 2,000㎛ 이하이다.
이러한 매설층(2)은 1층으로 형성되어 있어도 좋고, 또는 복수층으로 형성되어 있어도 좋다.
피복층(3)은, 다음에 설명하는 배리어층(4)의 상면을 피복하는 커버층이다. 피복층(3)은, 봉지 시트(1)에서, 상측으로 노출되도록 설치되어 있다.
피복층(3)은, 투명 수지 조성물로부터 대략 시트 형상으로 형성되어 있다. 투명 수지 조성물은, 매설층(2)에서 든 투명성 수지를 주성분으로서 함유하고, 필요에 따라, 충전제 및/또는 형광체를 부성분으로서 함유한다. 바람직하게는, 피복층(3)을 형성하는 투명 수지 조성물은, 부가 촉매를 함유하는 부가 반응 경화형 실리콘 수지 조성물과, 형광체를 함유하는 형광체 함유 수지 조성물로 형성되어 있다. 부가 반응 경화형 실리콘 수지 조성물로서는, 시판품(예컨대, 아사히화성왓카사제의 LR-7665: 백금계 촉매 함유)을 이용할 수 있고, 또한 공지된 방법에 따라서 합성한 것을 이용할 수도 있다. 형광체 함유 수지 조성물에서 투명성 수지(부가 반응 경화형 실리콘 수지 조성물)의 배합 비율은, 매설층(2)에서 예시한 봉지 수지 조성물에서의 실리콘 수지의 배합 비율과 마찬가지이다. 또한, 충전제 및 형광체의 함유 비율은, 매설층(2)에서 예시한 봉지 수지 조성물에서의 그들의 배합 비율과 마찬가지이다.
피복층(3)의 두께는, 예컨대 10㎛ 이상, 바람직하게는 50㎛ 이상이며, 또한, 예컨대 1000㎛ 이하, 바람직하게는 500㎛ 이하이다.
배리어층(4)은, 두께 방향에서, 매설층(2) 및 피복층(3) 사이에 개재되도록 설치되어 있다. 배리어층(4)은, 면 방향으로 연장되는 대략 직사각형 평판 형상으로 형성되어 있다. 또한, 배리어층(4)의 하면 전체에는 매설층(2)이 설치되고, 배리어층(4)의 상면 전체에는 피복층(3)이 설치되어 있다.
배리어층(4)은, 예컨대 피복층(3)에 포함되는 성분이 매설층(2)로 이행하는 것(마이그레이션)을 억제하기 위한 배리어 필름이다.
배리어층(4)이, 매설층(2)으로 이행하는 것을 억제하는 대상이 되는 성분으로서는, 구체적으로는, 피복층(3)에 포함되는 촉매이며, 보다 구체적으로는, 부가 촉매, 상세하게는, 하이드로실릴화 촉매이다.
또한, 배리어층(4)은 우수한 기계 강도를 갖는 층이다.
배리어층(4)은, 예컨대 유리 등으로 형성된다.
유리로서, 특별히 한정되지 않고, 예컨대 무알칼리 유리, 소다 유리, 석영 유리, 보로실리케이트 유리, 납 유리, 불화물 유리 등을 들 수 있다. 또한, 유리로서, 내열 유리, 구체적으로는, 상품명으로서, 템팍스(Tempax) 유리, 바이커(Vycor) 유리, 파이렉스(Pyrex) 유리 등으로서 시판되고 있는 것도 들 수 있다. 유리로서, 바람직하게는 무알칼리 유리, 소다 유리를 들 수 있다.
배리어층(4)은, 두께가 50㎛ 이상 1,000㎛ 이하이다. 또한, 배리어층(4)의 두께는, 바람직하게는 75㎛ 이상, 보다 바람직하게는 100㎛ 이상, 더욱 바람직하게는 150㎛ 이상이며, 또한, 바람직하게는 750㎛ 이하, 보다 바람직하게는 500㎛ 이하이다.
배리어층(4)의 두께가 상기 하한 미만이면, 봉지 시트(1)의 이행에 대한 배리어성을 향상시킬 수 없고, 또한, 봉지 시트(1)에 우수한 기계 강도를 부여할 수 없다. 그 때문에, 광 반도체 장치(6)(도 2b 참조)의 강도 및 배리어성을 충분히 향상시킬 수 없다.
한편, 배리어층(4)의 두께가 상기 상한을 초과하면, 봉지 시트(1)의 박형화를 도모할 수 없다. 그렇다면, 광 반도체 장치(6)(도 2b 참조)의 박형화도 도모할 수 없다.
또한, 배리어층(4) 두께(L2)의 매설층(2) 두께(L1)에 대한 비([배리어층(4) 두께(L2)]/[매설층(2) 두께(L1)])는, 예컨대 0.10 이상, 바람직하게는 0.15 이상, 보다 바람직하게는 0.20 이상, 더욱 바람직하게는 0.30 이상, 특히 바람직하게는 0.50 이상이며, 또한, 예컨대 2.00 이하, 바람직하게는 1.00 이하, 보다 바람직하게는 0.90 이하이다.
상기한 비(L2/L1)가 상기 하한 미만이면, 배리어층(4)이 매설층(2)에 대하여 과도하게 얇기 때문에, 봉지 시트(1)의 가스 배리어성이 불충분해지고, 또한 봉지 시트(1)의 강도가 불충분해지고, 그 때문에, 광 반도체 장치(6)에 우수한 기계 강도 및 가스 배리어성을 부여할 수 없는 경우가 있고, 또는 매설층(2)이 배리어층(4)에 대하여 과도하게 두껍기 때문에, 봉지 시트(1)의 두께가 과도하게 두꺼워지고, 그 때문에, 광 반도체 장치(6)의 박형화를 도모할 수 없는 경우가 있다.
한편, 상기한 비(L2/L1)가 상기 상한을 초과하면, 배리어층(4)이 매설층(2)에 대하여 과도하게 두껍기 때문에, 봉지 시트(1)의 박형화를 도모할 수 없는 경우가 있다. 또는, 매설층(2)이 배리어층(4)에 대하여 과도하게 얇기 때문에, 광 반도체 소자(5)를 확실히 매설할 수 없고, 그 때문에, 광 반도체 소자(5)를 봉지할 수 없고, 그 결과, 광 반도체 장치(6)의 신뢰성이 저하되는 경우가 있다.
배리어층(4)은, 굽힘 시험에 의해서 측정되는 곡률 반경이, 예컨대 1000mm 이하, 바람직하게는 500mm 이하이며, 또한, 예컨대 10mm 이상, 바람직하게는 50mm 이상이다. 배리어층(4)의 곡률 반경이 상기 상한을 초과하면, 배리어층(4)의 유연성이 낮고, 그 때문에, 광 반도체 장치(6)에 우수한 기계 강도를 부여할 수 없는 경우가 있다. 또한, 배리어층(4)의 곡률 반경이 상기 하한 미만인 경우에는, 과도하게 유연하기 때문에, 광 반도체 장치(6)에 우수한 기계 강도를 부여할 수 없는 경우가 있다.
봉지 시트(1)의 두께는, 예컨대 100㎛ 이상, 바람직하게는 150㎛ 이상, 보다 바람직하게는 200㎛ 이상이며, 또한, 예컨대 5,000㎛ 이하, 바람직하게는 2,500㎛ 이하, 보다 바람직하게는 2,000㎛ 이하, 더욱 바람직하게는 1,500㎛ 이하이다.
봉지 시트(1)의 두께가 상기 상한 이하이면, 광 반도체 장치(6)의 박형화를 도모할 수 있다.
다음으로, 도 1에 나타내는 봉지 시트(1)를 제조하는 방법에 대하여 설명한다.
이 방법에서는, 우선, 배리어층(4)을 준비한다. 배리어층(4)은, 예컨대 미리 적절한 치수의 대략 직사각형 평판상으로 외형 가공하여 준비한다.
이어서, 피복층(3)을 배리어층(4)의 위에 형성한다.
피복층(3)을 배리어층(4)의 위에 형성하는 방법으로서, 예컨대 피복층(3)을 배리어층(4)의 위에 직접 형성하는 방법, 피복층(3)을 별도의 이형 필름의 위 등에 형성한 후, 그 피복층(3)을 라미네이터, 열 압착 등에 의해서, 이형 필름으로부터 배리어층(4)으로 전사하는 방법 등을 들 수 있다.
바람직하게는, 피복층(3)을 배리어층(4)의 위에 직접 형성한다.
구체적으로는, 봉지 수지 조성물, 바람직하게는 형광체 함유 수지 조성물을, 배리어층(4)의 상면 전체에, 예컨대 캐스팅, 스핀, 롤 등의 공지된 도포 방법에 의해서 도포한다.
한편, 형광체 함유 수지 조성물이 열경화성 수지를 함유하고 있는 경우에, 형광체 함유 수지 조성물을 가열 건조함으로써 피복층(3)을 B 스테이지 상태로 하거나(반경화시키거나), 또는 B 스테이지 상태를 경유하여, 피복층(3)을 C 스테이지 상태로 한다(완전 경화시킨다). 바람직하게는, 피복층(3)을 C 스테이지 상태로 한다. 이것에 의해서, 피복층(3)은, C 스테이지의 열경화성 수지로 형성된다.
피복층(3)을 C 스테이지로 하기 위해서는, 그 후, 도포된 봉지 수지 조성물(바람직하게는, 형광체 함유 수지 조성물)을 가열한다.
가열 조건으로서는, 온도가, 예컨대 50℃ 이상, 바람직하게는 80℃ 이상이며, 또한, 예컨대 150℃ 이하, 바람직하게는 140℃ 이하이며, 가열 시간이, 예컨대 1분간 이상, 바람직하게는 5분간 이상이며, 또한, 예컨대 100분간 이하, 바람직하게는 15분간 이하이다. 한편, 배리어층(4)이 C 스테이지 상태인지 여부는, 열경화성 수지의 종류에 따라 적절히 설정할 수 있다.
제조 직후의 피복층(3)의 25℃에서의 압축 탄성률은, 예컨대 0.001MPa 이상, 바람직하게는 0.01MPa 이상이며, 또한, 예컨대 10MPa 이하, 바람직하게는 5MPa 이하이다.
이어서, 피복층(3)이 적층된 배리어층(4)을 상하 반전하여, 이러한 배리어층(4)의 위(도 1에서는, 편의상 「밑」에 도시하고 있다)에 매설층(2)을 형성한다.
매설층(2)을 배리어층(4)의 위에 형성하는 방법으로서, 예컨대 매설층(2)을 배리어층(4)의 위에 직접 형성하는 방법, 매설층(2)을 별도의 이형 필름의 위 등에 형성한 후, 그 매설층(2)을 라미네이터, 열 압착 등에 의해서, 이형 필름으로부터 배리어층(4)으로 전사하는 방법 등을 들 수 있다.
바람직하게는, 매설층(2)을 배리어층(4)의 위에 직접 형성한다.
매설층(2)을 배리어층(4)의 위에 직접 형성하기 위해서는, 예컨대 봉지 수지 조성물을, 배리어층(4)의 상면 전체에, 예컨대 캐스팅, 스핀, 롤 등의 공지된 도포 방법에 의해서 도포한다.
이에 의해, 매설층(2)을 배리어층(4)의 위에 형성한다.
한편, 봉지 수지 조성물이 열경화성 수지를 함유하는 경우, 매설층(2)을 가열하여, 봉지 수지 조성물로 이루어지는 매설층(2)을 B 스테이지 상태로 한다(반경화시킨다).
가열 조건으로서는, 온도가, 예컨대 50℃ 이상, 바람직하게는 80℃ 이상이며, 또한, 예컨대 150℃ 이하, 바람직하게는 140℃ 이하이며, 가열 시간이, 예컨대 1분간 이상, 바람직하게는 5분간 이상이며, 또한, 예컨대 100분간 이하, 바람직하게는 15분간 이하이다. 한편, 매설층(2)이 B 스테이지 상태인지 여부는, 열경화성 수지의 종류에 따라 적절히 설정할 수 있다.
이에 의해서, 배리어층(4), 그 밑에 적층되는 피복층(3), 및 배리어층(4)의 위에 적층되는 매설층(2)을 구비하는 봉지 시트(1)를 수득한다.
한편, 제작 직후의 봉지 시트(1)에서의 매설층(2)의 25℃에서의 탄성률은, 예컨대 40kPa 이상, 바람직하게는 60kPa 이상이며, 또한, 예컨대 500kPa 이하, 바람직하게는 300kPa 이하이다. 탄성률은 나노인덴터를 이용하여 측정된다. 한편, 탄성률의 측정 조건에 대하여 후의 실시예에서 설명한다.
다음으로, 상기한 봉지 시트(1)를 이용하여, 광 반도체 소자(5)를 봉지하여, 광 반도체 장치(6)를 제조하는 방법에 대하여, 도 2를 참조하여 설명한다.
이 방법에서는, 우선, 도 2a에 나타낸 것과 같이, 광 반도체 소자(5)가 실장된 기판(8)을 준비한다.
기판(8)은 대략 평판상을 하고, 구체적으로는, 절연 기판의 위에, 전극 패드(도시하지 않음) 및 배선(도시하지 않음)을 포함하는 도체층(도시하지 않음)이 회로 패턴으로서 적층된 적층판으로 형성되어 있다. 절연 기판은, 예컨대 실리콘기판, 세라믹 기판, 폴리이미드 수지 기판 등으로 이루어지고, 바람직하게는 세라믹 기판, 구체적으로는, 사파이어 기판으로 이루어진다.
도체층은, 예컨대 금, 구리, 은, 니켈 등의 도체로 형성되어 있다. 기판(8)의 두께는, 예컨대 30㎛ 이상, 바람직하게는 50㎛ 이상이며, 또한, 예컨대 1,500㎛ 이하, 바람직하게는 1,000㎛ 이하이다.
광 반도체 소자(5)는, 기판(8)의 상면에 설치되어 있다. 광 반도체 소자(5)는, 기판(8)의 전극 패드에 대하여, 와이어(7)를 통해서, 와이어 본딩 접속되고, 이에 의해서, 도체층과 전기적으로 접속되어 있다. 광 반도체 소자(5)는, 예컨대 청색광을 발광하는 소자(구체적으로는, 청색 LED)이다. 또한, 광 반도체 소자(5)의 상면에는, 도시하지 않은 전극이 형성되어 있다. 광 반도체 소자(5)의 상하 방향 길이(두께)(L3)는, 예컨대 10 내지 1000㎛이다.
와이어(7)는 선형상으로 형성되고, 그의 일단이 광 반도체 소자(5)의 단자에 전기적으로 접속되고, 타단이 기판(8)의 전극 패드(도시하지 않음)에 전기적으로 접속되어 있다.
와이어(7)의 재료로서는, 예컨대 금, 은, 구리 등, 광 반도체 소자(5)의 와이어 본딩재로서 이용되는 금속 재료를 들 수 있고, 내부식성의 관점에서, 바람직하게는 금을 들 수 있다.
와이어(7)의 선 직경(굵기)은, 예컨대 10㎛ 이상, 바람직하게는 20㎛ 이상 이며, 또한, 예컨대 100㎛ 이하, 바람직하게는 50㎛ 이하이다.
또한, 와이어(7)는 광 반도체 소자(5)와 기판(8)을 접속하고 있는 상태에서, 만곡 또는 굴곡되고, 대략 호(弧) 형상(예컨대, 삼각호 형상, 사각호 형상, 원호 형상 등)으로 형성되어 있다.
와이어(7)에서, 그의 일단(광 반도체 소자(5)의 단자의 상면)으로부터, 가장 상측에 위치하는 부분(즉, 최상단부)까지의 길이(L4)는, 예컨대 100㎛ 이상, 바람직하게는 150㎛ 이상이며, 또한, 예컨대 2000㎛ 이하, 바람직하게는 1000㎛ 이하이다.
와이어(7)에서, 그의 타단(기판(8)의 전극 패드의 상면)으로부터 최상단부까지의 길이(즉, 와이어(7)의 높이)(L5)는, 예컨대 100㎛ 이상, 바람직하게는 300㎛ 이상이며, 또한, 예컨대 1000㎛ 이하, 바람직하게는 500㎛ 이하이다. 또한, 와이어(7)의 높이(L5)는, 광 반도체 소자(5)의 두께(L3)에 대하여, 예컨대 1.5배 이상, 바람직하게는 2배 이상이며, 또한, 예컨대 10배 이하, 바람직하게는 5배 이하이다.
와이어(7)의 양단 사이의 좌우 방향 길이(D)는, 예컨대 0.1mm 이상, 바람직하게는 0.3mm 이상이며, 또한, 예컨대 3mm 이하, 바람직하게는 2mm 이하이다. 와이어(7)의 양단 사이의 좌우 방향 길이(D)가 상기 하한 이상이면, 와이어 본딩의 정밀도의 저하를 유효하게 방지할 수 있다. 와이어(7)의 양단 사이의 좌우 방향 길이(D)가 상기 상한 이하이면, 와이어(7)의 변형을 유효하게 억제할 수 있다.
이어서, 도 2a에 나타낸 것과 같이, 봉지 시트(1)를 기판(8)의 위에 대향 배치한다. 구체적으로는, 봉지 시트(1)의 매설층(2)을 광 반도체 소자(5)와 대향하도록 기판(8)의 위에 배치한다.
이어서, 도 2b에 나타낸 것과 같이, 봉지 시트(1)의 매설층(2)에 의해서, 광 반도체 소자(5)를 매설한다.
구체적으로는, 봉지 시트(1)를 기판(8)에 대하여 열 압착시킨다.
바람직하게는, 봉지 시트(1) 및 기판(8)을 평판 프레스한다.
프레스 조건으로서는, 온도가, 예컨대 80℃ 이상, 바람직하게는 100℃ 이상이며, 또한, 예컨대 220℃ 이하, 바람직하게는 200℃ 이하이며, 압력이, 예컨대 0.01MPa 이상이며, 또한, 예컨대 1MPa 이하, 바람직하게는 0.5MPa 이하이다. 프레스 시간은, 예컨대 1 내지 10분간이다.
이 열 압착에 의해, 광 반도체 소자(5)의 상면 및 측면은, 매설층(2)에 의해서 피복된다. 즉, 광 반도체 소자(5)가 매설층(2)에 매설된다.
또한, 광 반도체 소자(5)로부터 노출하는 기판(8)의 상면은, 매설층(2)에 의해서 피복된다.
이에 의해서, 봉지 시트(1)가 광 반도체 소자(5) 및 기판(8)에 접착된다.
그리고, 이 열 압착에 의해서, 매설층(2) 및/또는 피복층(3)의 봉지 수지 조성물이 열경화성 수지를 함유하는 경우에는, 피복층(3) 및/또는 매설층(2)이 C 스테이지 상태가 된다(완전 경화된다). 한편, 피복층(3)이 봉지 수지 조성물로부터 C 스테이지 상태가 이미 형성되어 있는 경우에서, 매설층(2)의 봉지 수지 조성물이 B 스테이지의 열경화성 수지를 함유하는 경우에는, 열 압착에 의해서, 매설층(2)이 C 스테이지 상태가 된다(완전 경화된다).
이에 의해서, 매설층(2)에 의해서 광 반도체 소자(5)가 봉지되고, 또한, 배리어층(4)이 피복층(3)에 의해서 보호된 광 반도체 장치(6)를 수득한다.
또한, 피복층(3) 및/또는 매설층(2)이 형광체를 함유하고, 광 반도체 소자(5)가 청색 LED인 경우에는, 광 반도체 장치(6)를 백색 발광 장치로서 수득한다.
즉, 광 반도체 장치(6)는 기판(8)과, 기판(8)에 실장되는 광 반도체 소자(5)와, 기판(8)의 위에 형성되고 광 반도체 소자(5)를 봉지하는 봉지 시트(1)를 구비한다. 또한, 매설층(2)이 광 반도체 소자(5)를 매설하고, 또한 피복층(3)이 광 반도체 장치(6)에서 상측으로 노출되고, 또한, 매설층(2) 및 피복층(3) 사이에 배리어층(4)이 개재되도록 배치되어 있다.
그리고, 봉지 시트(1)에 의해서 광 반도체 소자(5)를 봉지하면, 광 반도체 소자(5)를 통합하여 봉지할 수 있기 때문에, 광 반도체 장치(6)를 제조 효율좋게 수득할 수 있다.
이 봉지 시트(1)는 피복층(3)에 포함되는 성분이 매설층(2)으로 이행하는 것을 억제하기 위한, 두께가 50㎛ 이상 1,000㎛ 이하인 배리어층(4)을 구비하기 때문에, 피복층(3)에 포함되는 성분이 매설층(2)으로 이행하는 것을 억제하여, 광 반도체 소자(5)를 매설하기 전의 매설층(2)의 경화를 억제할 수 있다.
즉, 이 봉지 시트(1)는, 상기한 압축 탄성률을 갖고, 즉, 고경도의 피복층(3)과, 광 반도체 소자(5)를 봉지하기 위해서 겔 상태인 매설층(2)을 구비하고 있기 때문에, 피복층(3)에 포함되는 성분이 봉지 시트(1) 중을 이동, 보다 구체적으로는, 매설층(2)으로 이행하는 것이, 상기 특정 두께의 배리어층(4)에 의해 억제되기 때문에, 피복층(3)에 의해서 양호한 인성(靭性)을 확보하면서, 배리어층(4)에 의해 상기 성분의 마이그레이션이 방지되고, 광 반도체 소자(5)를 확실히 매설할 수 있다.
그 때문에, 피복층(3)의 겔 상태(B 스테이지 상태)를 장기간 유지할 수 있기 때문에, 봉지 시트(1)의 보존성이 우수하다.
상세하게는, 피복층(3)이 촉매(구체적으로는, 부가 촉매)를 갖는 부가 반응 경화형 실리콘 수지 조성물로 형성되고, 또한 매설층(2)이 B 스테이지의 축합·부가 반응 경화형 실리콘 수지 조성물로 형성되는 경우에, 배리어층(4)이 없으면, 피복층(3)의 촉매가 B 스테이지의 매설층(2)으로 이행해 버리고, 매설층(2)이 광 반도체 소자(5)를 매설하기 전에 C 스테이지화(완전 경화)되는 경우가 있다. 그렇다면, 그 후, 매설층(2)에 광 반도체 소자(5)를 매설하고자 하면, 광 반도체 소자(5)의 손상, 추가로는, 와이어(7)의 변형 및 손상을 억제할 수 없는 경우가 있다.
한편, 이 실시형태에서는, 배리어층(4)에 의해 피복층(3)의 성분이 매설층(2)으로 이행하는 것이 억제된 경화 전의 매설층(2)에 의해서, 광 반도체 소자(5) 및 와이어(7)의 손상을 억제하면서 확실히 매설할 수 있고, 그 후, 매설층(2)을 경화하면, 광 반도체 소자(5) 및 와이어(7)를 확실히 봉지할 수 있다. 그 때문에, 치수 안정성이 우수한 광 반도체 장치(6)를 수득할 수 있다.
더불어, 이 봉지 시트(1)에서는, 배리어층(4)의 두께가 50㎛ 이상 1,000㎛ 이하이기 때문에, 우수한 강도를 확보하여, 피복층(3)에 포함되는 성분이 매설층(2)으로 이행하는 것을 억제하는 배리어성이 우수하면서, 박형화를 도모할 수 있다. 그 때문에, 이 봉지 시트에 의해서 광 반도체 소자(5)를 봉지하면, 박형이면서, 광 반도체 장치(6)의 강도 및 신뢰성을 향상시킬 수 있다.
또한, 이 봉지 시트(1)에서는, 매설층(2)은 B 스테이지의 열경화성 수지로 형성되어 있으면, 유연한 매설층(2)에 의해서, 광 반도체 소자(5)를 확실히 매설할 수 있다. 또한, 피복층(3)이 C 스테이지의 열경화성 수지로 형성되어 있으면, 봉지 시트(1)의 강도를 더한층 향상시킬 수 있다.
또한, 이 봉지 시트(1)에서는, 배리어층(4) 두께(L2)의 매설층(2) 두께(L1)에 대한 비(L2/L1)가 0.10 이상 1.00 이하이기 때문에, 우수한 강도를 확보하여, 피복층(3)에 포함되는 성분이 매설층(2)으로 이행하는 것에 대한 배리어성이 우수하면서, 박형화를 도모할 수 있다. 그 때문에, 이 봉지 시트(1)에 의해서 광 반도체 소자(5)를 봉지하면, 박형이면서, 광 반도체 장치(6)의 강도 및 신뢰성을 향상시킬 수 있다.
<변형예>
도 2의 실시형태에서는, 광 반도체 소자(5)를 와이어(7)를 통해서 기판(8)에 대하여 와이어 본딩 접속하고 있지만, 예컨대 도시하지 않지만, 와이어(7)를 사용하지 않고, 플립칩 실장할 수도 있다.
상기의 실시형태에서는, 봉지 시트(1)의 제조 방법에서, 우선, 피복층(3)을 배리어층(4)의 위에 적층하고, 그 후, 그들을 상하 반전시켜, 매설층(2)을 배리어층(4)의 위에 형성하고 있지만, 예컨대 그들의 역, 구체적으로는, 우선, 매설층(2)을 배리어층(4)의 위에 적층하고, 그 후, 그들을 상하 반전시켜, 피복층(3)을 배리어층(4)의 위에 형성할 수도 있다.
또한, 평판상의 배리어층(4)을, 외형 가공에 의해 미리 준비하지 않고, 예컨대 배리어층(4)을 형성하는 재료를 함유하는 유리 조성물을 매설층(2) 또는 피복층(3)의 위에 도포하고, 그 후, 가열하여 그들을 소결함으로써 배리어층(4)을 매설층(2) 또는 피복층(3)의 위에 형성할 수도 있다. 유리 조성물로서는, 예컨대 일본 특허공개 제2012-129361호 공보 등에 기재되는 슬러리 용액 등을 들 수 있다.
한편, 상기의 설명에서는, 봉지 시트(1)를, 평면도상 대략 직사각형상으로 형성하고 있지만, 봉지 시트(1)의 평면도상 형상은 이것에 한정되지 않고, 필요에 따라 적절히 변경할 수 있다. 구체적으로는, 봉지 시트(1)를, 예컨대 평면도상 대략 원형상 등으로 형성할 수 있다.
실시예
이하에 나타내는 실시예 등의 기재는, 실시 양태에서 기재되는 수치, 즉, 상한값 또는 하한값으로 대체할 수 있다.
<실리콘 수지 조성물 A의 조제>
조제예 1
40℃로 가온한 실란올기 양 말단 폴리다이메틸실록세인[하기 화학식 1 중의 R1이 모두 메틸기, n=155로 표시되는 화합물, 평균 분자량 11,500] 2,031g(0.177몰)에 대하여, 에틸렌계 불포화 탄화수소기 함유 규소 화합물로서 바이닐트라이메톡시실레인 15.76g(0.106몰), 및 에틸렌계 불포화 탄화수소기 함유 규소 화합물로서 (3-글리시독시프로필)트라이메톡시실레인 2.80g(0.0118몰)[실란올기 양 말단 폴리다이메틸실록세인의 SiOH기의 몰수와, 에틸렌계 불포화 탄화수소기 함유 규소 화합물의 SiX1기 및 에틸렌계 불포화 탄화수소기 함유 규소 화합물의 SiX2기의 총 몰수의 비[SiOH/(SiX1+SiX2)=1/1]를 교반하여 혼합한 후, 축합 촉매로서 수산화테트라메틸암모늄메탄올 용액(농도 10질량%) 0.97mL(촉매량: 0.88몰, 실란올기 양 말단 폴리다이메틸실록세인 100몰에 대하여 0.50몰)를 가하여, 40℃에서 1시간 교반했다. 수득된 오일을 40℃에서 1시간 교반하면서 감압(10mmHg)하여, 휘발분을 제거했다. 다음으로, 반응액(오일)을 상압으로 되돌린 후, 오가노 하이드로젠 폴리실록세인(다이메틸 폴리실록세인-co-메틸하이드로젠 폴리실록세인)을 바이닐기의 하이드로실릴기에 대한 몰비가 SiR2/SiH=1/3.0이 되도록 가하여, 40℃에서 1시간 교반했다. 그 후, 하이드로실릴화 촉매로서 백금-카보닐 착체(백금 농도 2.0질량%) 0.038mL(백금 함유량은 오가노 폴리실록세인에 대하여 0.375ppm)를 가하고, 40℃에서 10분간 교반하여, 혼합물(오일)을 수득했다.
[화학식 1]
Figure pat00005
이 혼합물을 실리콘 수지 조성물 A(형광체 비함유 수지 조성물)로 했다.
<실리콘 수지 조성물 B의 조제>
조제예 2
조제예 1에서 수득된 혼합물(오일, 실리콘 수지 조성물 A) 80g에 대하여, 형광체로서 YAG:Ce(평균 입자 직경 8.9㎛) 20g을 첨가하고, 실온(20℃)에서 10분간 교반했다. 교반 후, 진공 건조기에 의한 감압 하에, 실온에서, 30분간 이상 탈포했다.
이에 의해, 실리콘 수지 조성물 B(형광체 함유 수지 조성물)을 조제했다(YAG:Ce 함유량 20질량%).
<실리콘 수지 조성물 C의 조제>
조제예 3
부가 반응 경화형 실리콘 수지 조성물(LR7665, 아사히화성왓카실리콘사제)의 A액과 B액을 혼합한 혼합액(혼합 비율(A/B)=1/1) 80g에, YAG:Ce(평균 입자 직경 8.9㎛) 20g을 혼합하여, 1시간 교반했다. 교반 후, 진공 건조기에 의한 감압 하에, 실온에서, 30분간 이상 탈포했다.
이에 의해, 실리콘 수지 조성물 C(형광체 함유 수지 조성물)를 조제했다(형광체 농도 20질량%).
<실리콘 수지 조성물 D의 조제>
조제예 4
부가 반응 경화형 실리콘 수지 조성물(LR7665, 아사히화성왓카실리콘사제)의 A액과 B액을 혼합한 혼합액(혼합 비율(A/B)=1/1)을 그대로 실리콘 수지 조성물 D(형광체 비함유 수지 조성물)로 했다.
(봉지 시트의 제작 및 광 반도체 장치의 제작)
실시예 1
우선, 배리어층으로서의 무알칼리 유리를 준비했다. 한편, 배리어층의 두께는 200㎛이며, 크기는 10mm×10mm였다.
이어서, 무알칼리 유리의 위에, 조제예 3의 실리콘 수지 조성물 C(형광체 함유 수지 조성물)를 C 스테이지 상태에서의 두께(L2)가 400㎛가 되도록 코팅하고, 100℃에서 10분 건조함으로써 C 스테이지 상태의 매설층을 형성했다.
그 후, 매설층 및 배리어층을 상하 반전하여, 배리어층의 위에, 조제예 3의 실리콘 수지 조성물 C(형광체 함유 수지 조성물)를 C 스테이지 상태에서의 두께(L1)가 600㎛가 되도록 코팅하고, 135℃에서 10분 건조함으로써 B 스테이지 상태의 매설층을 형성했다.
이에 의해서, 피복층, 매설층 및 그들의 사이에 개재되는 배리어층을 갖추는 봉지 시트를 수득했다.
실시예 2
배리어층의 두께(L2)를 200㎛로부터 500㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
실시예 3
배리어층으로서, 두께(L2)가 200㎛인 무알칼리 유리 대신에, 두께(L2)가 500㎛인 소다 유리(크기 10mm×10mm)를 이용한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
실시예 4
피복층의 형성에서, 조제예 3의 실리콘 수지 조성물 C(형광체 함유 수지 조성물) 대신에, 조제예 4의 실리콘 수지 조성물 D(형광체 비함유 수지 조성물)를 이용하고, 또한, 매설층의 형성에서, 조제예 1의 실리콘 수지 조성물 A(형광체 비함유 수지 조성물) 대신에, 조제예 2의 실리콘 수지 조성물 B(형광체 함유 수지 조성물)를 이용한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
실시예 5
배리어층의 두께(L2)를 200㎛로부터 50㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
실시예 6
배리어층의 두께(L2)를 500㎛로부터 50㎛로 변경한 것 이외는, 실시예 3과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
실시예 7
배리어층의 두께(L2)를 200㎛로부터 1,000㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
실시예 8
배리어층의 두께(L2)를 500㎛로부터 1,000㎛로 변경한 것 이외는, 실시예 3과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
비교예 1
배리어층을 설치하지 않고서, 매설층 및 피복층으로부터 봉지 시트를 형성한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
즉, 봉지 시트는, 박리 시트의 위에, 조제예 1의 실리콘 수지 조성물 A를 C 스테이지 상태에서의 두께(L1)가 600㎛가 되도록 코팅하고, 135℃에서 10분 건조함으로써 B 스테이지 상태의 매설층을 형성했다.
별도로, 박리 시트의 위에, 조제예 3의 실리콘 수지 조성물 C(형광체 함유 수지 조성물)를 C 스테이지 상태에서의 두께가 400㎛가 되도록 코팅하고, 100℃에서 10분 건조함으로써 C 스테이지 상태의 피복층을 형성했다.
그 후, 매설층과 피복층을 접합했다.
이에 의해서, 매설층과 피복층을 구비하는 봉지 시트를 수득했다.
이어서, 광 반도체 소자를 실장하는 기판을 준비했다. 한편, 기판에는 은으로 이루어지는 전극 패드가 형성되어 있고, 이 전극 패드에 의해서, 광 반도체 소자와 기판이 전기적으로 접속되어 있다.
그 후, 봉지 시트를, 기판에 대하여, 매설층이 광 반도체 소자에 대향하도록 배치했다.
계속해서, 평판 프레스에 의해서, 봉지 시트를, 160℃, 5분간, 0.1MPa의 프레스 조건에서, 열 압착함으로써, 광 반도체 소자를 봉지했다. 열 압착에 의해서, 매설층을 C 스테이지 상태로 했다. 그 후, 이형 시트를 매설층으로부터 박리했다.
이에 의해서, 광 반도체 소자가 봉지 시트에 의해서 봉지된 광 반도체 장치를 제작했다.
비교예 2
배리어층의 두께(L2)를 200㎛로부터 35㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
비교예 3
배리어층의 두께(L2)를 500㎛로부터 35㎛로 변경한 것 이외는, 실시예 3과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
비교예 4
배리어층의 두께(L2)을 200㎛로부터 2,000㎛로 변경한 것 이외는, 실시예 1과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
비교예 5
배리어층의 두께(L2)를 500㎛로부터 2,000㎛로 변경한 것 이외는, 실시예 3과 마찬가지로 처리하여, 봉지 시트를 수득하고, 계속해서, 광 반도체 장치를 제작했다.
(평가)
1. 배리어층의 곡률 반경의 측정
각 실시예 및 각 비교예에서 이용한 배리어층에 대하여, 곡률 반경을 측정했다.
곡률 반경은 굽힘 시험에 의해서 측정했다.
그 결과를 표 1 및 표 2에 나타낸다.
2. 매설층의 탄성률
각 실시예 및 각 비교예의 제작 직후 및 5℃에서 1월간 보존한 후의 각각의 매설층의 탄성률을 측정했다.
구체적으로는, B 스테이지 상태의 매설층의 25℃에서의 나노인덴터를 이용하여, 탄성률을 측정했다.
그 결과, 표 1 및 표 2에 나타낸다.
3. 봉지 시트의 기계 강도
각 실시예 및 각 비교예에서의 봉지 시트의 기계 강도를 낙하 시험에 의해 평가했다.
구체적으로는, 봉지 시트를 1000mm의 높이로부터 낙하시키고, 배리어층의 파괴(손상되어 있는 것)의 유무를 관찰함으로써 봉지 시트의 기계 강도를 평가했다.
그 결과를 표 1 및 표 2에 나타낸다.
4. 광 반도체 소자 및 와이어의 봉지성
기판에 와이어에 의해 와이어 본딩 접속에 의해 실장된 평면도상 직사각형상의 광 반도체 소자를 준비했다(도 2a 참조). 광 반도체 소자 및 와이어의 치수는, 이하와 같았다.
광 반도체 소자의 두께(L3): 150㎛
와이어의 선직경: 30㎛
와이어의 높이(L4): 450㎛
와이어의 양단 사이의 좌우 방향 길이(D): 2000㎛
계속해서, 제작하고 나서, 5℃에서 1월간 보존한 후의 각 실시예 및 각 비교예의 봉지 시트에 의해서, 광 반도체 소자 및 와이어를 봉지했다.
구체적으로는, 봉지 시트를 매설층이 광 반도체 소자에 대향하도록 기판의 상방에 배치하고, 계속해서, 봉지 시트를 눌러내려, 매설층에 의해서 광 반도체 소자 및 와이어를 매설했다. 이에 의해서, 광 반도체 장치를 수득했다.
수득된 광 반도체 장치의 와이어를 관찰하여, 와이어에 대한 봉지성을 평가했다.
그 결과, 표 1 및 표 2에 나타낸다.
Figure pat00006
Figure pat00007
한편, 상기 설명은 본 발명의 예시된 실시형태로서 제공했지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석되어서는 안된다. 당해 기술분야의 당업자에 의해서 명백한 본 발명의 변형예는 후기하는 특허청구의 범위에 포함되는 것이다.

Claims (3)

  1. 광 반도체 소자를 봉지하기 위한 봉지 시트로서,
    상기 광 반도체 소자를 매설하기 위한 매설층과,
    상기 매설층에 대하여 두께 방향 한쪽 측에 배치되는 피복층과,
    상기 매설층 및 상기 피복층 사이에 개재되고, 두께가 50㎛ 이상 1,000㎛ 이하이며, 상기 피복층에 포함되는 성분이 상기 매설층으로 이행하는 것을 억제하기 위한 배리어층을 구비하는 것을 특징으로 하는 봉지 시트.
  2. 제 1 항에 있어서,
    상기 매설층이 B 스테이지의 열경화성 수지로 형성되고,
    상기 피복층이 C 스테이지의 열경화성 수지로 형성되어 있는 것을 특징으로 하는 봉지 시트.
  3. 제 1 항에 있어서,
    상기 배리어층 두께의 상기 매설층 두께에 대한 비가 0.10 이상 1.00 이하인 것을 특징으로 하는 봉지 시트.
KR1020130162488A 2012-12-26 2013-12-24 봉지 시트 KR20140083902A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012282902A JP2014127574A (ja) 2012-12-26 2012-12-26 封止シート
JPJP-P-2012-282902 2012-12-26

Publications (1)

Publication Number Publication Date
KR20140083902A true KR20140083902A (ko) 2014-07-04

Family

ID=49816813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130162488A KR20140083902A (ko) 2012-12-26 2013-12-24 봉지 시트

Country Status (6)

Country Link
US (1) US20140178677A1 (ko)
EP (1) EP2750210A3 (ko)
JP (1) JP2014127574A (ko)
KR (1) KR20140083902A (ko)
CN (1) CN103904200A (ko)
TW (1) TW201427109A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6356581B2 (ja) * 2014-11-19 2018-07-11 信越化学工業株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598618B2 (en) * 2008-04-17 2013-12-03 Kabushiki Kaisha Toshiba White light emitting device, backlight, liquid crystal display device, and illuminating device
JP2011042732A (ja) * 2009-08-20 2011-03-03 Kaneka Corp Led封止剤
WO2011048956A1 (ja) * 2009-10-22 2011-04-28 コニカミノルタホールディングス株式会社 装飾発光体およびその製造方法
JP5827864B2 (ja) * 2011-06-14 2015-12-02 日東電工株式会社 封止用シートおよび光半導体素子装置

Also Published As

Publication number Publication date
EP2750210A2 (en) 2014-07-02
CN103904200A (zh) 2014-07-02
JP2014127574A (ja) 2014-07-07
TW201427109A (zh) 2014-07-01
US20140178677A1 (en) 2014-06-26
EP2750210A3 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
JP6033557B2 (ja) 封止シート、および、それを用いた発光ダイオード装置の製造方法
KR101578261B1 (ko) 봉지용 시트 및 광반도체 소자 장치
US8723167B2 (en) Reflecting material and light emitting diode device
US9246063B2 (en) Phosphor encapsulating sheet, light emitting diode device, and producing method thereof
US8956007B2 (en) Encapsulating sheet, producing method thereof, light emitting diode device, and producing method thereof
JP5775375B2 (ja) 発光ダイオード装置の製造方法
KR20130138685A (ko) 봉지 시트, 발광 다이오드 장치 및 그의 제조 방법
JP2013135084A (ja) 発光ダイオード装置の製造方法
US20130193477A1 (en) Light emitting diode device and method of producing the same
KR20120113671A (ko) 봉지 시트, 발광 다이오드 장치 및 그 제조 방법
US9153755B2 (en) Silicone resin sheet, cured sheet, and light emitting diode device and producing method thereof
KR20140083903A (ko) 봉지 시트
JP2014107447A (ja) 封止シート、光半導体装置およびその製造方法
US8883950B2 (en) Silicone resin composition, encapsulating material, and light emitting diode device
KR20140083902A (ko) 봉지 시트

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid