KR20140081652A - Organic light emitting display - Google Patents

Organic light emitting display Download PDF

Info

Publication number
KR20140081652A
KR20140081652A KR1020130060547A KR20130060547A KR20140081652A KR 20140081652 A KR20140081652 A KR 20140081652A KR 1020130060547 A KR1020130060547 A KR 1020130060547A KR 20130060547 A KR20130060547 A KR 20130060547A KR 20140081652 A KR20140081652 A KR 20140081652A
Authority
KR
South Korea
Prior art keywords
power
voltage
data
period
during
Prior art date
Application number
KR1020130060547A
Other languages
Korean (ko)
Other versions
KR101635252B1 (en
Inventor
김승태
안병철
김준영
윤중선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US13/939,956 priority Critical patent/US9183780B2/en
Priority to CN201310336862.7A priority patent/CN103871359B/en
Priority to EP13180252.2A priority patent/EP2743907A1/en
Publication of KR20140081652A publication Critical patent/KR20140081652A/en
Application granted granted Critical
Publication of KR101635252B1 publication Critical patent/KR101635252B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

The present invention relates to an organic light emitting display device, which comprises: a display panel on which gate lines and data lines which are orthogonal to each other forms pixels; and a panel driving circuit driven additionally during a predetermined power-on delay time from an off-start time of a power input signal after supplying data voltage to the pixels of the display panel during the power-one time. The panel driving circuit supplies reverse polarity restoring the voltage having a counter polarity opposite to the polarity of the data voltage during the power-on delay time, and supplies the restoring voltage different from a driving element to a source terminal of the driving element of the pixels.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 픽셀들이 발광되지 않는 전원 오프 이후에 픽셀들의 구동 특성 변화를 보상하도록 한 유기발광 표시장치에 관한 것이다.
The present invention relates to an organic light emitting display in which pixels are compensated for a change in driving characteristics of pixels after power-off without light emission.

유기발광 표시장치의 픽셀들은 자발광 소자인 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함한다. OLED는 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL) 등의 유기 화합물층이 적층된다. OLED는 형광 또는 인광 유기물 박막에 전류를 흐르게 하여 전자와 정공이 유기물층에서 결합할 때 발광한다. The pixels of the organic light emitting display include organic light emitting diodes (OLEDs). The OLED includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer ) Are stacked. The OLED emits light when electrons and holes are combined in the organic layer by causing current to flow through the fluorescent or phosphorescent organic thin film.

액티브 매트릭스(Active matrix) 타입의 유기발광 다이오드 표시장치의 픽셀 들에는 구동 소자와 스위치 소자가 형성되어 있다. 구동 소자와 스위치 소자는 MOSFET(metal oxide semiconductor Field Effect Transistor) 구조의 TFT(Thin Film Transistor)로 표시패널의 기판 상에 형성된다. OLED는 극성을 갖기 때문에 OLED에 역바이어스가 인가되면 OLED는 발광되지 않는다. 구동 소자는 OLED에 흐르는 전류를 입력 영상의 데이터에 따라 제어한다. 구동 소자의 게이트에는 정상 구동시에 같은 극성의 데이터 전압이 반복적으로 공급된다. 그런데, MOSFET 특성상 게이트에 같은 극성이 반복 인가되면 게이트 바이어스 스트레스(gate bias stress)로 인하여 구동 소자의 문턱 전압(Vth)이 시프트(shift)되고 구동 소자가 열화하여 픽셀들의 신뢰성이 떨어진다. 이러한 게이트 바이어스 스트레스는 구동 소자를 열화시켜 유기발광 표시장치의 수명을 낮춘다.
Driving elements and switch elements are formed in the pixels of the organic light emitting diode display of the active matrix type. The driving element and the switching element are formed on a substrate of a display panel by a TFT (Thin Film Transistor) of a metal oxide semiconductor field effect transistor (MOSFET) structure. Since the OLED has polarity, the OLED does not emit light when a reverse bias is applied to the OLED. The driving element controls the current flowing in the OLED according to the data of the input image. A data voltage of the same polarity is repeatedly supplied to the gate of the driving element at the time of normal driving. However, if the same polarity is repeatedly applied to the gate due to the nature of the MOSFET, the gate bias stress shifts the threshold voltage Vth of the driving device, and the driving device deteriorates, thereby reducing the reliability of the pixels. Such gate bias stress deteriorates the driving elements to lower the lifetime of the OLED display.

본 발명은 구동 소자의 특성을 복원시킬 수 있는 유기발광 표시장치를 제공한다.
The present invention provides an organic light emitting display device capable of restoring the characteristics of a driving element.

본 발명의 유기발광 표시장치는 서로 직교하는 데이터 라인들과 게이트 라인들, 및 픽셀들이 형성된 표시패널; 및 파워 온 기간 동안 상기 표시패널의 픽셀들에 데이터 전압을 공급한 후에 전원 입력 신호의 오프 스타트 타임으로부터 소정의 파워 온 지연 시간 동안 추가로 구동되는 패널 구동회로를 포함한다. 상기 패널 구동회로는 상기 파워 온 지연 시간 동안 상기 데이터 전압의 극성과 상반된 극성의 역극성 복원 전압을 공급하거나 상기 픽셀들의 구동 소자의 소스 단자에 상기 구동 소자의 게이트 전압과 다른 복원 전압을 공급한다.
The organic light emitting diode display of the present invention includes: a display panel on which data lines and gate lines and pixels orthogonal to each other are formed; And a panel driving circuit which is further driven for a predetermined power on delay time from an off start time of the power input signal after supplying a data voltage to pixels of the display panel during a power on period. The panel driving circuit supplies a reverse polarity restored voltage having a polarity opposite to the polarity of the data voltage during the power-on delay time, or supplies a restored voltage different from the gate voltage of the driving element to the source terminal of the driving element of the pixels.

본 발명은 파워 오프 시퀀스 과정에서 구동 소자의 게이트에 역극성 복원 전압을 공급하거나 구동 소자의 소스 단자에 게이트 전압 보다 높은 복원 전압을 공급하여 구동 소자의 특성을 복원시킨다. In the power off sequence process, the reverse polarity restoration voltage is supplied to the gate of the driving device, or the restoring voltage higher than the gate voltage is supplied to the source terminal of the driving device to restore the characteristics of the driving device.

그 결과, 본 발명은 입력 영상의 표시품질과 무관한 파워 오프 시퀀스 과정에서 구동 소자의 특성을 복원시키므로 파워 온 기간의 정상 구동 방법을 변경하지 않고 구동 소자의 특성을 낮은 전압으로 복원시킬 수 있다.
As a result, since the characteristics of the driving device are restored in the power-off sequence process independent of the display quality of the input image, the characteristics of the driving device can be restored to a low voltage without changing the normal driving method during the power-on period.

도 1은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 블록도이다.
도 2는 사용 시간이 증가함에 따라 구동 소자의 특성이 변화되는 예를 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 유기발광 표시장치의 구동 방법을 보여주는 흐름도이다.
도 4는 파워 오프 시퀀스 과정에서 로직 전원 지연시간을 보여 주는 파형도이다.
도 5 및 도 6은 파워 온 지연 시간 동안 발생되는 역극성 복원 전압을 보여 주는 파형도들이다.
도 7은 픽셀들의 구동 소자 특성 센싱 방법을 보여 주는 도면이다.
도 8 및 도 9는 본 발명의 실시예에 따른 유기발광 표시장치의 파워 온 기간과 파워 오프 기간에서 구동 소자의 특성 변화를 보여 주는 도면들이다.
도 10은 데이터 전압이 클수록 또는 구동 소자의 문턱 전압 변화량이 클수록 복원 전압을 크게 설정한 예를 보여 주는 도면이다.
도 11은 파워 온 기간이 클수록 복원 전압을 크게 설정한 예를 보여 주는 도면이다.
도 12 및 도 13은 복원 시간을 제어하는 방법을 보여 주는 도면들이다.
도 14는 데이터 전압에 대한 구동 소자의 문턱 전압 변화량을 보여 주는 그래프이다.
도 15는 파워 온 기간에 대한 구동 소자의 문턱 전압 변화량을 보여 주는 그래프이다.
도 16은 데이터 전압에 대한 비례상수를 보여 주는 그래프이다.
도 17은 파워 온 기간에 대한 비례상수를 보여 주는 그래프이다.
도 18은 구동 소자의 문턱 전압 변화량에 대한 복원 전압을 보여 주는 그래프이다.
도 19는 파워 오프 기간에 대한 비례상수를 보여 주는 그래프이다. 1 is a block diagram illustrating an organic light emitting display according to an embodiment of the present invention.
2 is a view showing an example in which the characteristics of the driving device are changed as the use time increases.
3 is a flowchart illustrating a method of driving an OLED display according to an exemplary embodiment of the present invention.
4 is a waveform diagram showing a logic power delay time in a power off sequence process.
FIGS. 5 and 6 are waveform diagrams showing the reverse polarity restored voltage generated during the power-on delay time.
7 is a diagram illustrating a method of sensing a driving element characteristic of pixels.
FIGS. 8 and 9 are graphs showing characteristics of a driving device in a power-on period and a power-off period of an organic light emitting diode display according to an exemplary embodiment of the present invention.
10 is a diagram showing an example in which the restored voltage is set to be larger as the data voltage becomes larger or the threshold voltage variation of the driving device becomes larger.
FIG. 11 is a diagram showing an example in which the restoration voltage is set to be larger as the power-on period becomes longer.
12 and 13 are views showing a method of controlling the restoration time.
14 is a graph showing the amount of change in threshold voltage of the driving element with respect to the data voltage.
15 is a graph showing the amount of change in threshold voltage of the driving element with respect to the power-on period.
16 is a graph showing a proportional constant for the data voltage.
17 is a graph showing a proportional constant for the power-on period.
18 is a graph showing the restored voltage with respect to the amount of change in threshold voltage of the driving device.
19 is a graph showing a proportional constant for the power-off period.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

본 발명의 유기발광 표시장치는 전원이 오프된 이후에 패널 구동회로의 구동이 정지되기 전까지의 파워 온 지연 시간 동안 픽셀들에 역극성 복원 전압을 공급하거나 구동 소자의 소스(source) 단자에 높은 전압을 인가하여 픽셀들의 신뢰성을 향상시킨다. 여기서, 역극성 복원 전압은 입력 영상의 데이터 전압 극성과는 반대 극성의 전압이다. The organic light emitting display according to the present invention may supply a reverse polarity restored voltage to the pixels during a power-on delay time until the driving of the panel driving circuit is stopped after the power is turned off, To improve the reliability of the pixels. Here, the reverse polarity restored voltage is a voltage having a polarity opposite to that of the data voltage of the input image.

도 1를 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 표시패널(10), 표시패널(10)에 데이터를 기입하기 위한 패널 구동회로, 및 패널 구동회로의 구동에 필요한 전원을 발생하는 전원부(20)를 포함한다. Referring to FIG. 1, an OLED display according to an exemplary embodiment of the present invention includes a display panel 10, a panel driver circuit for writing data to the display panel 10, and a power source for driving the panel driver circuit And a power supply unit 20 for supplying power.

패널 구동회로는 센싱부(30), 데이터 구동회로(12), 게이트 구동회로(13), 타이밍 콘트롤러(11) 등을 포함한다. 또한, 패널 구동회로는 도 7에 도시된 기준 전압 발생부(22)를 더 포함한다. 패널 구동회로는 전원 입력 신호(EL_ON)의 변화를 감지하여 파워 오프 스타트 시점을 판단한다. The panel driving circuit includes a sensing unit 30, a data driving circuit 12, a gate driving circuit 13, a timing controller 11, and the like. Further, the panel driving circuit further includes the reference voltage generating portion 22 shown in Fig. The panel drive circuit senses the change of the power supply input signal EL_ON and determines the power off start timing.

전원 입력 신호(EL_ON)는 유기발광 표시장치의 전원이 턴-온(turn-on)되어 파워 온 상태로 될 때 하이 로직 레벨 3.3V로 상승하고, 유기발광 표시장치가 파워 오프 상태로 전환되기 전까지 하이 로직 레벨 3.3V을 유지된다. 유기발광 표시장치의 전원이 사용자나 다른 원인에 의해 턴-오프(turn-off)될 때 유기발광 장치는 파워 오프 기간으로 전환된다. 파워 오프 기간에서, 미리 설정된 파워 오프 시퀀스(Power off sequence)에 따라 유기발광 표시장치의 구동 전압들이 순차적으로 오프된다. 전원 입력 신호(EL_ON)는 파워 오프 기간으로 전환되면 로우 로직(Low logic) 레벨 0V로 낮아진다. 따라서, 전원 입력 신호(EL_ON)는 유기발광 표시장치의 전원 유무를 나타낸다. The power supply input signal EL_ON rises to a high logic level 3.3V when the power supply of the organic light emitting display device is turned on and is turned on and before the organic light emitting display device is turned off The high logic level is maintained at 3.3V. When the power of the organic light emitting display device is turned off by the user or another cause, the organic light emitting device is switched to the power off period. During the power-off period, the driving voltages of the organic light emitting display device are sequentially turned off according to a preset power off sequence (Power off sequence). The power supply input signal EL_ON is lowered to a low logic level 0V when the power-off period is switched to. Therefore, the power supply input signal EL_ON indicates the power of the OLED display.

패널 구동회로는 파워 온 지연 시간 동안 로직 전원(Power)을 공급 받아 추가로 구동되어 입력 영상과 무관하게 픽셀들 각각에 형성된 구동 소자의 게이트에 역극성 복원 전압을 공급하거나 구동 소자의 소스 단자에 복원 전압을 인가하여 픽셀들의 신뢰성을 향상시킨다. 역극성 복원 전압은 파워 온 기간이 유지되는 정상 구동 모드에서 데이터 전압의 극성과 상반된 극성의 복원 전압이다. 예를 들어, 구동 소자(도 7, DT)가 n 타입 MOSFET로 구현되면, 정상 구동시에 입력 영상의 데이터 전압은 정극성 전압(또는 제1 극성 전압)인데 비하여, 역극성 복원 전압은 부극성 전압(또는 제2 극성 전압)이다.The panel driving circuit is further driven by receiving a logic power during a power-on delay time to supply the reverse polarity restored voltage to the gate of the driving element formed in each pixel regardless of the input image or to restore the source terminal of the driving element A voltage is applied to improve the reliability of the pixels. The reverse polarity restored voltage is the restored voltage of the polarity opposite to the polarity of the data voltage in the normal driving mode in which the power-on period is maintained. For example, if the driving device (FIG. 7, DT) is implemented as an n-type MOSFET, the data voltage of the input image during normal driving is a positive polarity voltage (or first polarity voltage) (Or the second polarity voltage).

구동 소자의 소스 단자에 인가되는 복원 전압은 파워 온 기간에 인가되는 구동 소자의 게이트 전압 보다 높은 전압으로 설정된다. 역극성 복원 전압과, 구동 소자의 소스 단자에 인가되는 복원 전압은 파워 온 지연 시간(Toff) 동안 발생된다.The restored voltage applied to the source terminal of the driving element is set to a voltage higher than the gate voltage of the driving element applied in the power-on period. The reverse polarity restored voltage and the restored voltage applied to the source terminal of the driving element are generated during the power-on delay time Toff.

본 발명에서 추가로 설정된 파워 온 지연 시간(Toff)은 유기발광 표시장치의 전원이 턴-오프된 이후에 패널 구동회로의 전원이 실제로 턴-오프될 때까지 로직 전원(Power)을 더 유지하는 시간이다. 파워 온 지연 시간(Toff)은 전원 입력 신호(EL_ON)가 로우 로직 레벨로 떨어질 때부터 로직 전원(Power)이 그라운드 레벨로 떨어지는 파워 오프 스타트 타임까지의 시간으로 미리 설정된다. The power-on delay time Toff further set in the present invention is a time period for further maintaining the logic power until the power of the panel driving circuit is actually turned off after the power of the organic light emitting display is turned off to be. The power-on delay time Toff is preset to the time from when the power supply input signal EL_ON falls to the low logic level to the power-off start time when the logic power falls to the ground level.

로직 전원(Power)은 패널 구동회로의 구동 전원으로서 도 4와 같이 파워 오프 스타트 이후 파워 온 지연 시간(Toff) 동안 12V를 유지한 후에 그라운드 레벨 OV로 낮아진다. 패널 구동회로는 로직 전원(Power)이 인가되면 정상 구동하므로 파워 온 기간과 파워 온 지연 시간(Toff) 동안 정상 동작하여 출력을 발생하는 반면, 그 이후에 로직 전원(Power)이 인가되지 않으므로 구동되지 않는다. 따라서, 패널 구동회로는 파워 온 지연 시간(Toff) 이후의 파워 오프 기간 동안 출력을 발생하지 않는다. 한편, 패널 구동회로는 파워 오프 기간 내에서 미리 설정된 방전 시간에 도달할 때 입력되는 로직 전원(Power)에 의해 일시적으로 구동되어 픽셀들을 방전시킬 수도 있다.The logic power is lowered to the ground level OV after maintaining 12V during the power-on delay time (Toff) after the power-off start as the driving power source of the panel driving circuit as shown in Fig. Since the panel driving circuit is normally driven when a logic power is applied, the panel driving circuit normally operates during a power-on period and a power-on delay time Toff to generate an output, but since the logic power is not applied, Do not. Therefore, the panel driving circuit does not generate an output during the power-off period after the power-on delay time Toff. On the other hand, the panel drive circuit may be temporarily driven by a logic power input when the discharge time reaches a predetermined discharge time within the power-off period to discharge the pixels.

표시패널(10)에는 다수의 데이터 라인들(14)과 다수의 게이트 라인들(15)이 교차된다. 픽셀들(P)은 데이터 라인들(14)과 게이트 라인들(15)의 교차에 의해 정의된 매트릭스 형태로 배치된다. 게이트 라인들(15)은 스캔라인들(15a), 에미션라인들(15b), 초기화라인들(15c) 등을 포함할 수 있다. 픽셀들(P) 각각은 도 7과 같이 OLED, 구동 소자(DT), 스위치 소자들(S1, S2, S3), 커패시터(Cst) 등을 포함할 수 있다. 픽셀들(P) 각각은 내부 보상 회로를 포함할 수 있다. 내부 보상 회로는 구동 소자(DT)의 문턱 전압(Vth)을 센싱(sensing)하여 그 문턱 전압(Vth)를 입력 영상의 데이터 전압(Vdata)에 더하여 문턱 전압(Vth)을 보상하는 회로이다. 이러한 내부 보상 회로는 공지된 어떤 것도 가능하다. 예를 들어, 내부 보상 회로는 본원 출원인에 의해 기출원된 대한민국 특허 출원 10-2008-0015064(2008. 02. 19.), 미국 특허 출원 12/292,849(2008. 11. 26.), 대한민국 특허 출원 10-2008-0016503(2008. 02. 22.), 미국 특허 출원 12/289,190(2008. 10. 22.), 대한민국 특허 출원 10-2009-0113979(2009. 11. 24.), 미국 특허 출원 12/953,028(2010. 11. 23.), 대한민국 특허 출원 10-2010-0082938(2010. 08. 26.), 미국 특허 출원 13/213,794(2011, 08. 19.) 등에 개시된 내부 보상 회로가 픽셀들 각각에 내장될 수 있다.In the display panel 10, a plurality of data lines 14 and a plurality of gate lines 15 are intersected. The pixels P are arranged in a matrix form defined by the intersection of the data lines 14 and the gate lines 15. [ The gate lines 15 may include scan lines 15a, emission lines 15b, initialization lines 15c, and the like. Each of the pixels P may include an OLED, a driving device DT, switch elements S1, S2, S3, a capacitor Cst, and the like as shown in FIG. Each of the pixels P may include an internal compensation circuit. The internal compensation circuit is a circuit that senses a threshold voltage Vth of the driving element DT and adds the threshold voltage Vth to the data voltage Vdata of the input image to compensate the threshold voltage Vth. Such an internal compensation circuit can be any known one. For example, an internal compensation circuit is disclosed in Korean patent application No. 10-2008-0015064 (2008.02.19.), United States patent application 12 / 292,849 (November 26, 2008), Korean patent application filed by the present applicant 10-2008-0016503 (Feb. 22, 2008), United States Patent Application 12 / 289,190 (October 22, 2008), Korean Patent Application 10-2009-0113979 (November 24, 2009) An internal compensation circuit disclosed in Korean Patent Application No. 10-2010-0082938 (Aug. 26, 2010), U.S. Patent Application No. 13 / 213,794 (Aug. 19, 2011) Respectively.

센싱부(30)는 픽셀들 각각에서 구동 소자의 특성 변화를 센싱하여 타이밍 콘트롤러(11)에 공급한다. 구동 소자(DT)의 특성은 구동 소자(DT)의 문턱 전압(Vth), 이동도(mobility), 기생용량(Cox) 등을 포함한다. 구동 소자(DT)의 특성 변화를 센싱하는 방법은 공지된 어떠한 방법도 가능하다. 예를 들어, 구동 소자(DT)의 특성 변화 센싱 방법은 본원 출원인에 의해 기출원된 대한민국 특허 출원 10-2012-0078520(2012. 07. 19.)에 개시된 방법으로 구현될 수 있다. 센싱부(30)는 픽셀들 각각에서 구동 소자의 특성 차이를 아날로그 디지털 변환기(Analog-to-digital converter, 이하 "ADC"라 함)를 통해 디지털 데이터로 변환하여 타이밍 콘트롤러(11)로 전송한다. 타이밍 콘트롤러(11)는 후술하는 외부 보상 방법에서 센싱부(30)로부터 수신된 픽셀들 각각의 구동 소자의 특성 차이 변화에 비례하는 역극성 복원 전압을 제어한다. The sensing unit 30 senses a change in the characteristics of the driving elements in each of the pixels and supplies the sensed changes to the timing controller 11. [ The characteristics of the driving element DT include the threshold voltage Vth, mobility, parasitic capacitance Cox, and the like of the driving element DT. Any known method for sensing a change in the characteristic of the driving element DT is possible. For example, a method for sensing the characteristic change of the driving element DT can be implemented by a method disclosed in Korean Patent Application No. 10-2012-0078520 (Jul. 19, 2012), which is filed by the present applicant. The sensing unit 30 converts the characteristic difference of the driving elements in each of the pixels into digital data through an analog-to-digital converter (ADC), and transmits the digital data to the timing controller 11. [ The timing controller 11 controls the reverse polarity restoration voltage proportional to the change in the characteristic difference of the driving elements of the pixels received from the sensing unit 30 in the external compensation method described later.

타이밍 콘트롤러(11)는 파워 온 기간이 유지되는 정상 구동 모드에서 외부의 호스트 시스템(host system)으로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 픽셀 배치에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다. 호스트 시스템은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템은 입력 영상의 디지털 비디오 데이터와 함께 그 데이터와 동기되는 타이밍 신호들(Vsync, Hsync, CLK, DE)을 타이밍 콘트롤러(11)로 전송한다. The timing controller 11 rearranges the digital video data RGB input from an external host system in accordance with the pixel arrangement of the display panel 10 in a normal driving mode in which the power-on period is maintained, 12. The host system may be implemented by any one of a TV system, a set-top box, a navigation system, a DVD player, a Blu-ray player, a personal computer (PC), a home theater system, and a phone system. The host system transmits timing signals (Vsync, Hsync, CLK, DE) synchronized with the digital video data of the input video to the timing controller 11. [

타이밍 콘트롤러(11)는 파워 온 기간이 유지되는 정상 구동 모드에서 수직 동기신호(Vsync), 수평 동기신호(Hsync), 메인 클럭신호(CLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들을 이용하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)를 발생한다. 소스 타이밍 제어신호는 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE), 극성제어신호(POL) 등을 포함한다. 스타트 펄스(SSP)는 데이터 구동회로(12)의 샘플링 스타트 타이밍을 제어하고, 소스 샘플링 클럭(SSC)은 데이터 구동회로(12)에 내장된 시프트 레지스터의 시프트 타이밍을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(12)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 데이터 전압과 역극성 복원 전압의 극성을 제어한다. 극성제어신호(POL)는 정상 구동 모드에서 데이터 전압의 극성이 제1 극성으로 유지되도록 정상 구동 모드에서 제1 로직 레벨(예를 들어, 하이 로직 레벨(high logic level))로 유지되고, 파워 온 지연 시간(Toff) 동안 역극성 복원 전압이 제2 극성으로 발생되도록 제2 로직 레벨(예를 들어, 로우 로직 레벨(low logic level))로 유지된다. 극성제어신호(POL)는 정상 구동 모드에서 제2 로직 레벨로 발생되지 않는다. The timing controller 11 uses timing signals such as the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the main clock signal CLK and the data enable signal DE in a normal drive mode in which the power-on period is maintained A source timing control signal DDC for controlling the operation timing of the data driving circuit 12 and a gate timing control signal GDC for controlling the operation timing of the gate driving circuit 13. [ The source timing control signal includes a start pulse (SSP), a source sampling clock (SSC), a source output enable (SOE) signal, a polarity control signal (POL) The start pulse SSP controls the sampling start timing of the data driving circuit 12 and the source sampling clock SSC controls the shift timing of the shift register built in the data driving circuit 12. [ The source output enable signal SOE controls the output timing of the data driving circuit 12. The polarity control signal POL controls the polarity of the data voltage and the reverse polarity restored voltage. The polarity control signal POL is maintained at a first logic level (e.g., a high logic level) in the normal drive mode so that the polarity of the data voltage in the normal drive mode is maintained at the first polarity, (E.g., a low logic level) so that the reverse polarity restored voltage is generated at the second polarity during the delay time Toff. The polarity control signal POL is not generated in the normal drive mode to the second logic level.

게이트 타이밍 제어신호는 게이트 신호들의 스타트 타이밍을 정의하는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 신호의 시프트 타이밍을 정의하는 시프트 클럭(shift clock, GSC), 게이트 신호의 출력 타이밍을 정의하는 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함한다. The gate timing control signal includes a gate start pulse (GSP) defining a start timing of the gate signals, a shift clock (GSC) defining a shift timing of the gate signal, a gate An output enable signal (GOE), and the like.

데이터 구동회로(12)는 파워 온 기간이 유지되는 정상 구동 모드에서 타이밍 콘트롤러(11)로부터 입력되는 입력 영상의 디지털 비디오 데이터(RGB)를 정극성(또는 제1 극성)의 감마보상전압으로 변환하여 아날로그 데이터 전압(도 2, Vdata)을 발생하고, 그 데이터 전압(Vdata)을 데이터 라인들(14)에 공급한다. 게이트 구동회로(13)는 정상 구동 모드에서 타이밍 콘트롤러(11)의 제어 하에 게이트 신호들을 발생하여 데이터 전압(Vdata)이 충전될 픽셀들(P)을 선택하고 그 게이트 신호들을 픽셀 어레이의 로우 라인 단위로 순차적으로 시프트(shift)한다. 게이트 신호들은 도 5와 같이 스캔신호(SCAN), 센스 신호(SENSE) 등을 포함함 수 있으나 이에 한정되지 않는다. 스캔신호(SCAN)와 센스 신호(SENSE)는 정상 구동 모드에서 입력 영상의 데이터 전압(Vdata)과 동기되고, 파워 온 지연 시간 동안 역극성 복원 전압과 동기된다. 스캔신호(SCAN), 센스 신호(SENSE) 각각은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙(swing)한다. 게이트 하이 전압(VGH)은 픽셀들(P)에 형성된 스위치 TFT들의 문턱 전압 이상의 높은 전압으로 설정되는 반면, 게이트 로우 전압(VGL)은 픽셀들(P)에 형성된 스위치 TFT들의 문턱 전압 보다 낮은 전압으로 설정된다.The data driving circuit 12 converts the digital video data RGB of the input image inputted from the timing controller 11 into the gamma compensation voltage of the positive polarity (or the first polarity) in the normal driving mode in which the power-on period is maintained Generates an analog data voltage (Fig. 2, Vdata), and supplies the data voltage Vdata to the data lines 14. [ The gate driving circuit 13 generates gate signals under the control of the timing controller 11 in the normal driving mode to select the pixels P to which the data voltage Vdata is to be charged and supplies the gate signals to the row line unit As shown in FIG. The gate signals may include, but are not limited to, a scan signal SCAN, a sense signal SENSE, and the like, as shown in FIG. The scan signal SCAN and the sense signal SENSE are synchronized with the data voltage Vdata of the input image in the normal drive mode and synchronized with the reverse polarity restoration voltage during the power on delay time. Each of the scan signal SCAN and the sense signal SENSE swings between the gate high voltage VGH and the gate low voltage VGL. The gate high voltage VGH is set to a voltage higher than the threshold voltage of the switch TFTs formed in the pixels P while the gate low voltage VGL is set to a voltage lower than the threshold voltage of the switch TFTs formed in the pixels P. [ Respectively.

전원부(20)는 전원 입력 신호(EL_ON)가 하이 로직 레벨(high logic level)의 전압으로 입력되면 패널 구동회로를 구동시키는 로직 전원(Power)을 12V로 발생한다. 전원부(20)는 파워 온 기간이 유지되는 정상 구동 모드에서 로직 전원을 12V로 유지한다. 전원부(20)는 파워 온 기간에서 픽셀들의 구동에 필요한 전원 예를 들어, 고전위 전원 전압(EVDD), 저전위 전원 전압(EVSS), 기준전압(Vref) 등을 생성한다. 전원부(20)는 전원 입력 신호(EL_ON)가 로우 로직 레벨로 낮아질 때 고전위 전원 전압(EVDD)을 그라운드 전위 혹은 0V로 낮추다. 그리고 전원부(20)는 파워 온 지연 시간(Toff) 동안 패널 구동회로가 정상적으로 동작할 수 있도록 로직 전원(Power)의 출력을 12V로 유지한 다음에, 그 로직 전원(Power)을 출력하지 않는다. 고전위 전원 전압(EVDD)이 그라운드 전위로 낮아지면 픽셀들(P)의 OLED에 전류가 흐르지 않으므로 픽셀들(P)은 발광될 수 없다. The power supply unit 20 generates a logic power for driving the panel driving circuit at 12V when the power supply input signal EL_ON is input at a high logic level voltage. The power supply unit 20 maintains the logic power at 12 V in the normal driving mode in which the power-on period is maintained. The power supply section 20 generates a power supply necessary for driving the pixels in the power-on period, for example, a high potential power supply voltage EVDD, a low potential power supply voltage EVSS, a reference voltage Vref and the like. The power supply unit 20 lowers the high potential power supply voltage EVDD to the ground potential or 0 V when the power supply input signal EL_ON is lowered to the low logic level. The power supply unit 20 does not output the logic power after keeping the output of the logic power power at 12V so that the panel driving circuit can operate normally during the power-on delay time Toff. When the high-potential power supply voltage EVDD is lowered to the ground potential, the pixels P can not emit light because no current flows through the OLED of the pixels P. [

전원부(20)는 전원 입력 신호(EL_ON)가 로우 로직 레벨로 떨어진 이후에 파워 온 지연 시간(Toff) 동안 로직 전원(Power)을 그대로 유지한 다음, 그 로직 전원(Power)의 출력을 차단한다. 따라서, 패널 구동 회로는 파워 오프 시퀀스 과정에서 파워 온 지연 시간(Toff) 동안 정상적으로 동작하고 그 이후에 출력을 발생하지 않는다. 파워 온 지연 시간(Toff)은 1 프레임 기간 이상이고 대략 50 msec 이상의 시간으로 설정될 수 있으나 이에 한정되지 않는다.The power supply unit 20 maintains the logic power Power during the power-on delay time Toff after the power-on input signal EL_ON falls to the low logic level, and then blocks the output of the logic power Power. Accordingly, the panel drive circuit normally operates during the power-on delay time Toff in the power-off sequence process, and does not generate an output thereafter. The power-on delay time Toff may be set to be not less than one frame period and not less than about 50 msec, but is not limited thereto.

타이밍 콘트롤러(11)는 파워 온 지연 시간(Toff) 동안 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하여 구동 소자(DT)의 특성을 복원(recovery)시켜 픽셀들의 신뢰도를 향상시킨다. 사용자는 파워 오프 스타트 타이밍 이후에 픽셀들이 발광되지 않으므로 파워 온 지연 시간(Toff) 동안 행해지는 구동 소자(DT)의 특성 복원 동작을 인지하지 못한다. The timing controller 11 controls the data driving circuit 12 and the gate driving circuit 13 during the power on delay time Toff to recover the characteristics of the driving element DT to improve the reliability of the pixels. The user does not recognize the characteristic restoring operation of the driving element DT that is performed during the power-on delay time Toff since the pixels do not emit light after the power-off start timing.

파워 온 지연 시간(Toff) 동안, 구동 소자의 특성을 복원시키는 방법은 전술한 바와 같이, 데이터라인들(14)을 통해 픽셀들(P)에 역극성 복원 전압을 공급하는 방법과, 픽셀들(P)의 구동 소자의 소스(source) 단자에 높은 전압을 인가하는 방법 중 어느 하나를 이용할 수 있다. The method of restoring the characteristics of the driving element during the power-on delay time Toff includes a method of supplying the reverse polarity restored voltage to the pixels P through the data lines 14, A method of applying a high voltage to the source terminal of the driving element of the pixel P may be used.

데이터라인들(14)을 통해 픽셀들(P)에 역극성 복원 전압을 공급하는 방법은 파워 온 지연 시간(Toff) 동안 데이터 구동회로(12)를 이용하여 역극성 복원 전압을 발생시키는 방법이다. 이 방법에서, 데이터 구동회로(12)는 파워 온 지연 시간(Toff) 동안 추가 구동되어 타이밍 콘트롤러(11)로부터 입력되는 디지털 신호 형태의 복원값을 부극성(또는 제2 극성)의 감마보상전압으로 변환하여 역극성 복원 전압(도 5 및 도 6, Vcomp)을 발생하고, 그 역극성 복원 전압(Vcomp)을 데이터 라인들(14)에 공급한다. 게이트 구동회로(13)는 파워 온 지연 시간(Toff) 동안 타이밍 콘트롤러(11)의 제어 하에 게이트 신호들을 발생하여 역극성 복원 전압(Vcom)이 공급될 픽셀들(P)을 선택하고, 그 게이트 신호들을 픽셀 어레이의 로우 라인 단위로 순차적으로 시프트한다. The method of supplying the reverse polarity restored voltage to the pixels P through the data lines 14 is a method of generating the reverse polarity restored voltage using the data driving circuit 12 during the power-on delay time Toff. In this method, the data driving circuit 12 is further driven during the power-on delay time Toff so that the restored value of the digital signal form input from the timing controller 11 is set to the negative (or second) (FIG. 5 and FIG. 6, Vcomp), and supplies the reverse polarity restored voltage Vcomp to the data lines 14. The reverse polarity restoration voltage The gate driving circuit 13 generates gate signals under the control of the timing controller 11 during the power on delay time Toff to select the pixels P to which the reverse polarity restoration voltage Vcom will be supplied, Are sequentially shifted in a row line unit of the pixel array.

구동 소자(DT)의 소스 단자에 높은 전압을 인가하는 방법은 파워 온 지연 시간 동안 픽셀들(P)의 구동 소자(DT)의 소스 단자에 공급되는 전압을 게이트 전압 보다 높이는 방법이다. 이 방법에서, 구동 소자(DT)의 게이트 전압이 소스 전압 보다 낮아져 구동 소자(DT)의 특성이 복원된다. 이 방법은 기준 전압 발생부(22)를 제어하여 파워 온 지연 시간(Toff) 동안 구동 소자(DT)의 소스 단자에 공급되는 기준 전압(Vref)을 높이는 방법으로 구현될 수 있다. 이 방법은 데이터 구동회로(12)로부터 역극성 복원 전압이 출력될 필요가 없다. The method of applying a high voltage to the source terminal of the driving element DT is a method of raising the voltage supplied to the source terminal of the driving element DT of the pixels P to be higher than the gate voltage during the power-on delay time. In this method, the gate voltage of the driving element DT becomes lower than the source voltage, and the characteristic of the driving element DT is restored. This method can be implemented by a method of controlling the reference voltage generator 22 to raise the reference voltage Vref supplied to the source terminal of the driving element DT during the power-on delay time Toff. This method does not need to output the reverse polarity restored voltage from the data driving circuit 12.

파워 온 기간이 유지되는 정상 구동 모드에서 구동 소자의 특성을 복원하는 방법이 고려될 수 있다. 이러한 정상 구동 모드에서의 보상 방법은 복원 전압을 픽셀들에 인가하기 위한 복원 시간을 확보하기 위하여 정상 구동 모드에서 프레임 레이트를 체배하거나 프레임 기간을 분할하여 복원 시간을 확보하여야 한다. 따라서, 정상 구동 모드에서의 보상 방법은 복원 시간만큼 픽셀들의 데이터 표시기간이 상대적으로 짧아지므로 표시 품질이 떨어질 수 있다. 복원 시간을 줄이기 위해서는 충분히 큰 복원 전압을 픽셀들에 인가하여야 하는데 이 경우에 소비 전력이 증가된다. 이에 비하여, 본 발명은 유기발광 표시장치의 전원이 오프된 이후에 픽셀들에 복원 전압을 공급하므로 정상 구동 방법을 변경하지 않고 입력 영상의 화질에 영향을 주지 않는 시간에 구동 소자의 특성을 복원시킬 수 있다. 그리고 본 발명은 충분히 긴 파워 온 지연 시간 동안 픽셀들에 복원 전압을 공급할 수 있으므로 복원 전압을 저전압으로 발생할 수 있다. A method of restoring the characteristics of the driving element in the normal driving mode in which the power-on period is maintained can be considered. The compensation method in the normal driving mode must secure the recovery time by multiplying the frame rate or dividing the frame period in the normal driving mode in order to secure the recovery time for applying the restoration voltage to the pixels. Therefore, in the compensation method in the normal driving mode, the display quality of the pixels may be degraded because the data display period of the pixels is relatively shortened by the restoration time. In order to reduce the restoration time, a sufficiently large restoration voltage should be applied to the pixels, in which case the power consumption is increased. In contrast, according to the present invention, since the restoration voltage is supplied to the pixels after the power of the organic light emitting display device is turned off, the characteristic of the driving device is restored at a time that does not affect the image quality of the input image without changing the normal driving method . The present invention can supply a restored voltage to the pixels for a sufficiently long power-on delay time, so that the restored voltage can be generated at a low voltage.

도 2는 사용 시간이 증가함에 따라 구동 소자의 특성이 변화되는 예를 보여 주는 도면이다.2 is a view showing an example in which the characteristics of the driving device are changed as the use time increases.

도 2를 참조하면, 파워 온 기간에서 전원 입력 신호(EL_ON)는 하이 로직 레벨 신호이고, 파워 오프 기간에서 전원 입력 신호(EL_ON)는 로우 로직 레벨 신호로 낮아진다. 파워 온 기간을 유지하는 정상 구동 모드에서, 픽셀들(P)의 구동 소자에는 입력 영상의 데이터 전압(Vdata)이 공급된다. 데이터 전압(Vdata)은 어느 한 극성을 갖는 데이터 전압이다. 예를 들어, 구동 소자(DT)가 n 타입 MOSFET로 구현되면, 데이터 전압(Vdata)은 정극성 전압이다. 만약, 구동 소자(DT)가 n 타입 MOSFET일 때 데이터 전압(Vdata)이 부극성 전압이면 게이트 전압이 소스 전압 보다 낮아져 구동 소자(DT)는 오프 상태를 유지하여 OLED에 전류가 흐를 수 없다. 따라서, 정상 구동 모드에서 구동 소자(DT)의 게이트에는 같은 극성의 데이터 전압(Vdata)이 반복적으로 인가된다. 이 때문에 구동 소자(DT)의 문턱전압(Vth)은 파워 온 기간에서 포지티브 게이트 바이어스 스트레스(Positive gate bias stress)로 인하여 시간이 갈수록 상승하고 그 결과, 구동 소자(DT)의 게이트-소스 간 전압(VGS)이 상승한다. Referring to FIG. 2, in the power-on period, the power input signal EL_ON is a high logic level signal, and in the power-off period, the power input signal EL_ON is lowered to a low logic level signal. In the normal driving mode in which the power-on period is maintained, the data voltage (Vdata) of the input image is supplied to the driving elements of the pixels (P). The data voltage Vdata is a data voltage having a certain polarity. For example, when the driving element DT is implemented as an n-type MOSFET, the data voltage Vdata is a positive voltage. If the data voltage (Vdata) is a negative voltage when the driving element DT is an n-type MOSFET, the gate voltage is lower than the source voltage, and the driving element DT is maintained in the off state so that no current can flow in the OLED. Therefore, in the normal driving mode, the data voltage Vdata of the same polarity is repeatedly applied to the gate of the driving element DT. Therefore, the threshold voltage Vth of the driving element DT rises with time due to the positive gate bias stress in the power-on period, and as a result, the gate-source voltage ( V GS ) increases.

파워 오프 기간에서 전원 입력 신호(EL_ON)는 로우 로직 레벨 신호로 낮아진다. 일반적으로, 파워 오프 기간에서 구동 소자(DT)의 특성은 이전 상태를 유지한다. 유기발광 표시장치의 전원이 켜져, 유기발광 표시장치가 다시 파워 온 기간으로 정상 구동되면 같은 구동 소자(DT)의 게이트 바이어스 스트레스가 가중되어 구동 소자의 문턱전압(Vth)과 게이트-소스 간 전압(VGS)이 다시 상승한다. 이렇게 구동 소자(DT)의 문턱전압(Vth)과 게이트-소스 간 전압(VGS)이 상승하면, 같은 데이터 전압(Vdata)에서 OLED에 흐르는 전류가 달라져 같은 계조에서 픽셀들(P)의 휘도가 변동되어 픽셀들(P)의 신뢰성이 떨어지고 구동 소자(DT)의 열화로 인하여 유기발광 표시장치의 수명이 낮아진다. 본 발명의 유기발광 표시장치는 도 3 및 도 4와 같이 파워 온 지연 시간(Toff) 마다 복원 전압을 픽셀들에 인가하여 파워 오프 기간 마다 구동 소자(DT)의 특성을 복원시킨다.In the power-off period, the power supply input signal EL_ON is lowered to the low logic level signal. In general, in the power-off period, the characteristics of the driving element DT maintain the previous state. When the OLED display device is turned on and the organic light emitting display device is normally driven again during the power-on period, the gate bias stress of the same driving device DT is increased and the threshold voltage Vth of the driving device and the gate- V GS ) increases again. When the threshold voltage Vth of the driving element DT and the gate-source voltage V GS rise in this way, the current flowing from the same data voltage Vdata to the OLED is changed, and the luminance of the pixels P The reliability of the pixels P is degraded and the lifetime of the organic light emitting diode display is lowered due to deterioration of the driving element DT. As shown in FIGS. 3 and 4, the organic light emitting display of the present invention applies a restored voltage to the pixels for each power-on delay time Toff to restore the characteristics of the driving device DT for each power-off period.

도 3은 본 발명의 실시예에 따른 유기발광 표시장치의 구동 방법을 보여주는 흐름도이다. 도 4는 파워 오프 시퀀스 과정에서 파워 온 지연 시간(Toff)을 보여 주는 파형도이다. 3 is a flowchart illustrating a method of driving an OLED display according to an exemplary embodiment of the present invention. 4 is a waveform diagram showing a power-on delay time Toff in the power-off sequence process.

도 3 및 도 4를 참조하면, 타이밍 콘트롤러(11)는 전원 입력 신호(EL_ON)의 변화를 감지하여 전원 입력 신호가 소정의 기준값 이하로 낮아질 때 파워 오프 스타트 타이밍으로 판단한다.(S1 및 S2) 타이밍 콘트롤러(11)는 파워 오프 스타트 타이밍으로부터 파워 온 지연 시간(Toff) 동안 데이터 구동회로(12)와 게이트 구동회로(13)를 제어하여 데이터라인들(14)을 통해 픽셀들(P)에 역극성 복원 전압(도 5 및 도 6, Vcomp)을 공급하거나 구동 소자(DT)의 소스에 복원 전압을 공급하여 구동 소자(DT)의 특성을 복원시킨다.(S3) 따라서, 본 발명의 유기발광 표시장치는 파워 오프 기간 마다 픽셀들(P)의 구동 소자 특성을 복원시킨다. 사용자는 파워 오프 기간에서 픽셀들이 발광하지 않고 화면이 검게 보이므로 구동 소자(DT)의 특성 복원을 인지하지 못한다. 3 and 4, the timing controller 11 detects a change in the power supply input signal EL_ON and determines that the power supply start timing is reached when the power supply input signal falls below a predetermined reference value (S1 and S2) The timing controller 11 controls the data driving circuit 12 and the gate driving circuit 13 during the power-on delay time Toff from the power-off start timing to turn on the pixels P through the data lines 14 The characteristics of the driving element DT are restored by supplying a polarity restoration voltage (Vcomp in FIG. 5 and FIG. 6, Vcomp) or a restoring voltage to the source of the driving element DT. (S3) The device restores the driving element characteristics of the pixels P every power-off period. The user does not notice the characteristic restoration of the driving element DT because the pixels do not emit light in the power-off period and the screen looks black.

타이밍 콘트롤러(11)는 파워 온 기간이 유지되는 정상 구동 모드에서 입력 영상의 디지털 비디오 데이터를 데이터 구동회로(12)에 전송하고 데이터 구동회로(12)와 게이트 구동회로(13)를 정상적인 방법으로 제어하여 입력 영상의 데이터를 픽셀들(P)에 기입한다. 픽셀들(P)에는 데이터가 매 프레임 기간마다 업데이트된다. 도 4에서 "정상 프레임"은 파워 온 기간에서 입력 영상의 데이터가 픽셀들(P)에 기입되는 1 프레임기간을 나타낸다. 도 4에서 파워 온 기간과 파워 오프 기간 사이에서 교차되는 정상 프레임은 파워 온 기간에서 픽셀들에 데이터를 기입하는 과정에서 파워 오프 기간으로 전환될 때 나머지 데이터들이 픽셀들에 기입되는 프레임 기간이다. The timing controller 11 transmits the digital video data of the input image to the data driving circuit 12 in the normal driving mode in which the power on period is maintained and controls the data driving circuit 12 and the gate driving circuit 13 in a normal manner And writes the data of the input image into the pixels P. In the pixels P, data is updated every frame period. In Fig. 4, "normal frame" represents one frame period in which data of the input image is written to the pixels P in the power-on period. In FIG. 4, the normal frame intersecting between the power-on period and the power-off period is a frame period in which the remaining data are written to the pixels when the data is written into the pixels in the power-on period,

타이밍 콘트롤러(11)는 전원 입력 신호(EL_ON)가 로우 로직 레벨로 낮아질 때 파워 오프 스타트 타이밍으로 판단하여 로직 전원(Power)이 유지되는 파워 온 지연 시간(Toff) 동안 픽셀들에 나머지 데이터를 정상적으로 기입한 후에 구동 소자의 특성 복원을 제어한다. 도 4에서 "Off 프레임"은 파워 온 지연 시간(Toff) 내에서 구동 소자의 특성이 복원되는 1 프레임 기간을 나타낸다. 파워 온 지연 시간(Toff) 내에는 하나 이상의 Off 프레임 기간이 할당될 수 있다. The timing controller 11 determines the power-off start timing when the power-on input signal EL_ON is lowered to the low logic level and normally writes the remaining data to the pixels during the power-on delay time Toff during which the logic power Power is maintained And controls the restoration of the characteristics of the driving element. In Fig. 4, "Off frame" represents one frame period in which the characteristics of the driving element are restored within the power-on delay time Toff. One or more Off frame periods may be allocated within the power-on delay time Toff.

도 5 및 도 6은 파워 온 지연 시간(Toff) 동안 발생되는 역극성 복원 전압을 보여 주는 파형도들이다. 도 7은 픽셀들(P)의 구동 소자 특성 센싱 방법을 보여 주는 도면이다. FIGS. 5 and 6 are waveform diagrams showing the reverse polarity restored voltage generated during the power-on delay time Toff. 7 is a diagram showing a method of sensing the driving element characteristics of the pixels P. FIG.

도 5 내지 도 7을 참조하면, 픽셀들(P)은 스위치 소자들(S1, S2, S3), 구동 소자(DT), 스토리지 커패시터(Cst), OLED 등을 포함한다. 픽셀들(P)은 도시하지 않은 내부 보상 회로를 포함할 수 있다. 스위치 소자(S1, S2, S3)과 구동 소자(DT)는 n 타입 MOSFET로 구현될 수 있으나 이에 한정되지 않는다. 5 to 7, the pixels P include switch elements S1, S2, and S3, a driving element DT, a storage capacitor Cst, an OLED, and the like. The pixels P may include an internal compensation circuit not shown. The switching elements S1, S2, S3 and the driving element DT may be implemented by an n-type MOSFET, but are not limited thereto.

제1 스위치 소자(S1)는 스캔신호(SCAN)에 응답하여 데이터라인(14)으로부터의 데이터 전압(Vdata) 또는 역극성 복원 전압(Vcomp)을 구동 소자(DT)의 게이트에 공급한다. 제1 스위치 소자(S1)의 게이트 단자는 스캔라인(15a)에 연결되고, 그 드레인 단자는 데이터라인(14)에 연결된다. 제1 스위치 소자(S1)의 소스 단자는 구동 소자(DT)의 게이트 단자에 연결된다. The first switch element S1 supplies the data voltage Vdata or the reverse polarity restored voltage Vcomp from the data line 14 to the gate of the driving element DT in response to the scan signal SCAN. The gate terminal of the first switch element S1 is connected to the scan line 15a and the drain terminal thereof is connected to the data line 14. [ The source terminal of the first switch element S1 is connected to the gate terminal of the driving element DT.

제2 스위치 소자(S2)는 정상 구동 모드에서 센스신호(SENSE)에 응답하여 파워 온 기간에서 저전위의 기준전압(Vref)을 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드에 공급하여 OLED의 애노드를 초기화할 수 있다. 또한, 제2 스위치 소자(S2)는 센싱 모드에서 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드를 센싱부(30)를 연결한다. 제2 스위치 소자(S2)의 게이트 단자는 초기화라인(15c)에 연결되고, 그 드레인 단자는 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드에 연결된다. 제2 스위치 소자(S2)의 소스 단자는 제3 스위치 소자(S3)에 연결된다. The second switch element S2 supplies the reference voltage Vref of low potential in the power on period to the node between the source terminal of the driving element DT and the anode of the OLED in response to the sense signal SENSE in the normal driving mode So that the anode of the OLED can be initialized. Further, the second switch element S2 connects the sensing unit 30 to the node between the source terminal of the driving element DT and the anode of the OLED in the sensing mode. The gate terminal of the second switch element S2 is connected to the initialization line 15c and its drain terminal is connected to the node between the source terminal of the driving element DT and the anode of the OLED. And the source terminal of the second switch element S2 is connected to the third switch element S3.

센싱 모드는 파워 온 기간과 파워 온 지연 시간(Toff) 내에서 픽셀들(P)의 구동 특성이 센싱될 필요가 있을 때마다 활성화된다. 제3 스위치(S3)는 파워 온 기간의 정상 구동 모드에서 제2 스위치 소자(S2)를 기준 전압 발생부(22)에 연결한다. 반면에, 제3 스위치(S3)는 센싱 모드에서 제2 스위치 소자(S2)를 센싱부(30)에 연결한다. The sensing mode is activated whenever the driving characteristics of the pixels P need to be sensed within the power-on period and the power-on delay time Toff. The third switch S3 connects the second switch element S2 to the reference voltage generator 22 in the normal drive mode of the power-on period. On the other hand, the third switch S3 connects the second switch element S2 to the sensing portion 30 in the sensing mode.

기준전압 발생부(22)는 정상 구동 모드에서 픽셀들의 OLED 애노드를 초기화하기 위한 저전위의 기준전압(Vref)을 발생한다. 파워 온 지연 시간(Toff) 동안 구동 소자(DT)의 소스 단자에 복원 전압을 인가하는 방법에서, 기준전압 발생부(22)는 파워 온 지연 시간(Toff) 동안 기준 전압(Vref)을 높여 구동 소자(DT)의 소스 전압을 게이트 전압 보다 높일 수 있다. The reference voltage generating section 22 generates a low-potential reference voltage Vref for initializing the OLED anode of the pixels in the normal driving mode. In the method of applying the restored voltage to the source terminal of the driving element DT during the power-on delay time Toff, the reference voltage generator 22 raises the reference voltage Vref during the power-on delay time Toff, The source voltage of the data signal DT can be higher than the gate voltage.

센싱부(30)는 제1 및 제2 스위치 소자들(S1, S2)이 턴-온되어 제3 스위치(S3)를 통해 제2 스위치(S2)와 연결될 때 구동 소자(DT)의 특성 변화를 센싱한다. 센싱부(30)는 구동 소자(DT)의 소스 단자와 OLED의 애노드 사이의 노드를 통해 흐르는 전압 또는 전류의 변화를 센싱하여 구동 소자(DT)의 특성 예컨대, 구동 소자(DT)의 문턱 전압(Vth), 이동도(mobility) 등의 변화를 센싱하고, 수신 신호를 ADC를 통해 디지털 데이터로 변환하여 타이밍 콘트롤러(11)로 전송한다. The sensing unit 30 senses the characteristic change of the driving element DT when the first and second switching elements S1 and S2 are turned on and connected to the second switch S2 through the third switch S3 Sensing. The sensing unit 30 senses a change in voltage or current flowing through a node between the source terminal of the driving device DT and the anode of the OLED and detects a characteristic of the driving device DT such as a threshold voltage Vth), mobility, and the like, converts the received signal into digital data through the ADC, and transmits the digital data to the timing controller 11. [

타이밍 콘트롤러(11)는 센싱부(30)로부터 데이터(이하, "센싱 데이터"라 함)를 도시하지 않은 메모리에 저장한다. 타이밍 콘트롤러(11)는 메모리에 저장된 센싱 데이터를 분석하여 구동 소자(DT)의 특성 변화량에 비례하여 복원값을 계산한다. 타이밍 콘트롤러(11)는 복원값을 이용하여 구동 소자(DT)의 특성 변화량에 비례하여 역극성 복원 전압의 전압 레벨을 제어한다. 또한, 타이밍 콘트롤러(11)는 메모리에 저장된 센싱 데이터를 분석하여 파워 온 기간 동안 픽셀들(P)에 기입된 데이터 전압의 평균에 비례하여 복원값을 계산하여 데이터 전압의 평균에 비례하여 역극성 복원 전압의 전압 레벨을 제어할 수 있다. 또한, 타이밍 콘트롤러(11)는 기준 전압 발생부(22)를 제어하여 파워 온 지연 시간(Toff) 동안 구동 소자(DT)의 소스 단자에 인가되는 전압을 파워 온 기간 동안 픽셀들(P)에 기입된 데이터 전압의 평균 또는 구동 소자(DT)의 특성 변화량에 비례하여 조절할 수 있다. The timing controller 11 stores data (hereinafter referred to as "sensing data") from a sensing unit 30 in a memory (not shown). The timing controller 11 analyzes the sensing data stored in the memory and calculates a restoration value in proportion to the characteristic change amount of the driving element DT. The timing controller 11 controls the voltage level of the reverse polarity restored voltage in proportion to the characteristic change amount of the driving element DT by using the restored value. The timing controller 11 analyzes the sensing data stored in the memory and calculates a restoration value proportional to the average of the data voltages written in the pixels P during the power-on period, and restores the inverse polarity in proportion to the average of the data voltages. The voltage level of the voltage can be controlled. The timing controller 11 also controls the reference voltage generator 22 to write the voltage applied to the source terminal of the driving element DT to the pixels P during the power-on period during the power-on delay time Toff Can be adjusted in proportion to the average of the data voltage or the characteristic variation amount of the driving element DT.

본 발명의 실시예에 따른 유기발광 표시장치에서, 파워 온 지연 시간(Toff) 동안 행해지는 구동 소자(DT)의 특성을 복원시키는 방법은 내부 보상 방법과 외부 보상 방법으로 나뉘어질 수 있다. In the organic light emitting diode display according to the exemplary embodiment of the present invention, the method of restoring the characteristics of the driving element DT during the power on delay time Toff can be divided into an internal compensation method and an external compensation method.

내부 보상 방법은 픽셀들 각각에 내부 보상 회로가 내장된다. The internal compensation method incorporates an internal compensation circuit in each of the pixels.

내부 보상 회로는 픽셀들 각각에서 구동 소자(DT)의 문턱 전압(Vth)을 센싱할 수 있으나 구동 소자(DT)의 특성 복원을 위한 복원 전압을 생성하기가 어렵다. 따라서, 타이밍 콘트롤러(11)는 내부 보상 방법에서 복원값을 생성하고 그 복원값을 데이터 구동회로(12) 또는 기준전압 발생부(22)에 공급한다. 데이터 구동회로(12)는 파워 온 지연 시간(Toff) 동안, 복원값을 역극성 복원 전압으로 변환하여 데이터라인들(14)을 통해 픽셀들(P)에 공급한다. 기준전압 발생부(22)는 파워 온 지연 시간(Toff) 동안 복원값에 응답하여 구동 소자(DT)의 소스 단자에 인가되는 기준 전압(Vref)을 구동 소자(DT)의 게이트 전압 보다 높인다. The internal compensation circuit can sense the threshold voltage Vth of the driving element DT in each of the pixels but it is difficult to generate the restored voltage for restoring the characteristic of the driving element DT. Therefore, the timing controller 11 generates a restored value in the internal compensation method and supplies the restored value to the data driving circuit 12 or the reference voltage generating unit 22. [ The data driving circuit 12 converts the restored value to the reverse polarity restored voltage and supplies the restored value to the pixels P via the data lines 14 during the power-on delay time Toff. The reference voltage generating section 22 increases the reference voltage Vref applied to the source terminal of the driving element DT in response to the restored value during the power on delay time Toff to be higher than the gate voltage of the driving element DT.

타이밍 콘트롤러(11)는 내부 보상 방법에서 픽셀들(P) 각각에 인가되는 데이터 전압(Vdata)의 평균에 비례하는 값으로 복원값을 선택할 수 있다. 타이밍 콘트롤러(11)는 데이터 전압을 추정하는 방법의 하나로, 파워 온 기간 동안 입력 영상의 디지털 비디오 데이터를 픽셀 별로 메모리에 저장하여 합산하고 데이터 전압(Vdata)의 평균을 추정할 수 있다. 또한, 타이밍 콘트롤러(11)는 데이터 전압을 추정하는 방법의 다른 하나로, 파워 온 기간 동안 일정 주기 단위로 입력 영상의 디지털 비디오 데이터를 샘플링하여 픽셀 별로 메모리에 저장하여 합산하고 데이터 전압(Vdata)의 평균을 추정할 수 있다. The timing controller 11 can select the restored value to a value proportional to the average of the data voltage Vdata applied to each of the pixels P in the internal compensation method. The timing controller 11 is a method of estimating a data voltage. The timing controller 11 may store the digital video data of the input image on a pixel-by-pixel basis during a power-on period, and may calculate an average of the data voltage Vdata. The timing controller 11 is another method of estimating a data voltage. The timing controller 11 samples digital video data of an input video in a predetermined period during a power-on period, stores the sampled digital video data in a memory for each pixel, Can be estimated.

타이밍 콘트롤러(11)는 내부 보상 방법에서 메모리 용량을 줄이기 위하여 표시패널(10)의 모든 픽셀들(P)에 기입될 디지털 비디오 데이터들의 평균을 계산하여 그 평균에 비례하는 보상값을 선택할 수 있다. 복원값은 데이터 라인들(14)을 통해 픽셀들(P)에 공급되는 역극성 복원 전압이나, 구동 소자(DT)의 소스 단자에 공급되는 복원 전압을 제어한다. 또한, 타이밍 콘트롤러(11)는 내부 보상 방법에서 메모리 용량을 줄이기 위하여 컬러별 평균을 계산하여 그 평균에 비례하는 보상값을 선택할 수 있다. 픽셀들(P)이 적색(Red, R), 녹색(Green, G), 청색(Blue, B) 및 백색(White, W)의 4 색 서브픽셀들을 포함할 수 있다. 이 예에서, 타이밍 콘트롤러(11)는 적색 데이터의 평균, 녹색 데이터의 평균, 청색 데이터의 평균, 백색 데이터의 평균 각각을 계산하여 적색 데이터의 평균에 비례하는 적색 서브 데이터의 보상값, 녹색 데이터의 평균에 비례하는 녹색 서브 데이터의 보상값, 청색 데이터의 평균에 비례하는 청색 서브 데이터의 보상값, 백색 데이터의 평균에 비례하는 백색 서브 데이터의 보상값을 선택할 수 있다. 컬러별 평균은 파워 온 기간 동안 계산된 컬러별 평균 또는 파워 온 기간 내에서 일정 주기 별로 샘플링된 컬러별 평균으로 계산될 수 있다. The timing controller 11 can calculate an average of digital video data to be written to all the pixels P of the display panel 10 in order to reduce the memory capacity in the internal compensation method and select a compensation value proportional to the average. The restored value controls the reverse polarity restored voltage supplied to the pixels P through the data lines 14 or the restored voltage supplied to the source terminal of the driving element DT. In addition, the timing controller 11 may calculate an average for each color in order to reduce the memory capacity in the internal compensation method and select a compensation value proportional to the average. The pixels P may include four color subpixels of red (R), green (G), blue (B), and white (W) In this example, the timing controller 11 calculates the average of the red data, the average of the green data, the average of the blue data, and the average of the white data to calculate the compensation value of the red sub data proportional to the average of the red data, The compensation value of the green sub data proportional to the average, the compensation value of the blue sub data proportional to the average of the blue data, and the compensation value of the white sub data proportional to the average of the white data. The average for each color may be calculated as an average for each color calculated during the power-on period or an average for each color sampled for a predetermined period within the power-on period.

외부 보상 방법은 내부 보상 방법에서 적용되는 보상값 선택 방법을 모두 사용할 수 있다. 외부 보상 방법은 센싱부(30)를 통해 픽셀들(P) 각각에서 구동 소자(DT)의 특성 변화를 정확하게 센싱할 수 있으므로 픽셀들 각각의 특성 변화량에 비례하는 보상값을 선택할 수 있다. 여기서, 구동 소자(DT)의 특성 변화는 문턱 전압(Vth)의 변화와 이동도(mobility)의 변화를 포함할 수 있다. The external compensation method can use all the compensation value selection methods applied in the internal compensation method. The external compensation method can accurately sense the characteristic change of the driving element DT in each of the pixels P through the sensing unit 30 and thus can select the compensation value proportional to the characteristic variation amount of each of the pixels. Here, the characteristic change of the driving element DT may include a change in the threshold voltage Vth and a change in the mobility.

도 8은 본 발명의 실시예에 따른 유기발광 표시장치의 파워 온 기간과 파워 오프 기간에서 구동 소자의 특성 변화를 보여 주는 도면이다. 본 발명의 유기발광 표시장치는 도 8과 같이 파워 오프 기간마다 구동 소자(DT)의 특성을 복원시킨다. 따라서, 본 발명의 유기발광 표시장치는 구동 소자의 문턱 전압(Vth)이나 게이트-소스간 전압(VGS)의 시프트를 주기적으로 복원시킨다. 타이밍 콘트롤러(11)는 데이터 전압(Vdata)의 평균 또는 구동 소자(DT)의 특성 변화량에 비례상수 -A를 곱한 값으로 보상값을 선택하여 데이터 전압(Vdata)의 평균 또는 구동 소자의 특성 변화량에 비례하는 역극성 복원 전압을 제어할 수 있다. 8 is a graph showing a change in characteristics of a driving device in a power-on period and a power-off period of the organic light emitting diode display according to the embodiment of the present invention. The organic light emitting display of the present invention restores the characteristics of the driving element DT every power-off period as shown in FIG. Therefore, the organic light emitting display of the present invention periodically restores the shift of the threshold voltage (Vth) and the gate-source voltage (V GS ) of the driving device. The timing controller 11 selects the compensation value by multiplying the average of the data voltage Vdata or the characteristic variation amount of the driving element DT by a proportional constant -A and outputs the compensation value to the average of the data voltage Vdata or the characteristic variation amount of the driving element DT It is possible to control the proportional reverse polarity restoration voltage.

구동 소자(DT)가 p 타입 MOSFET로 구현되면, 정상 구동시에 입력 영상의 데이터 전압은 부극성 전압(또는 제2 극성 전압)인데 비하여, 역극성 복원 전압은 정극성 전압(또는 제1 극성 전압)이다. 이 경우에, 구동 소자(DT)는 도 9와 같이 지속적으로 부극성 데이터 전압(-Vdata)가 인가되므로 네가티브 게이트 바이어스 스트레스(Negative gate bias stress)를 받아 그 문턱 전압(Vth)이 시간이 갈수록 낮아진다. 이러한 네가티브 게이트 바이어스 스트레스를 보상하여 구동 소자(DT)의 특성을 복원시키기 위하여, 패널 구동회로는 도 9와 같이 파워 온 지연 시간(Toff) 동안 정극성 복원 전압을 공급하거나 구동 소자(DT)의 소스 단자에 게이트 전압 보다 낮은 전압을 공급한다.If the driving device DT is implemented as a p-type MOSFET, the data voltage of the input image is a negative voltage (or a second polarity voltage) during normal driving, whereas the reverse polarity restoration voltage is a positive voltage (or first polarity voltage) to be. In this case, since the negative data voltage (-Vdata) is continuously applied to the driving element DT as shown in FIG. 9, the negative gate bias stress is applied and the threshold voltage Vth becomes lower with time . In order to compensate for the negative gate bias stress and to restore the characteristics of the driving device DT, the panel driving circuit supplies the positive restoration voltage during the power-on delay time Toff or the source of the driving device DT And supplies a voltage lower than the gate voltage to the terminal.

일반적으로, 표시패널에서 누설 전류(leakage current)가 크지 않기 때문에 전체 파워 오프 기간 동안 복원 전압을 픽셀에 계속 인가할 필요가 없다. 본 발명의 유기발광 표시장치는 도 8 내지 도 13과 같이 로직 전원(Power)이 턴-오프되기 직전에 설정된 파워 온 지연 시간(Toff) 동안에 픽셀들에 복원 전압을 인가한다. 이렇게 픽셀들에 복원 전압이 인가된 후에 로직 전원(Power)이 턴-오프되면 픽셀들은 다음 파워 온 기간이 시작되기 전까지 복원 전압을 유지한다.In general, since the leakage current in the display panel is not large, it is not necessary to continuously apply the restored voltage to the pixel during the entire power-off period. The organic light emitting display of the present invention applies a restored voltage to the pixels during the power on delay time Toff just before the logic power is turned off as shown in FIGS. 8 to 13. When the logic power (Power) is turned off after the restoration voltage is applied to the pixels, the pixels maintain the restored voltage until the next power-on period starts.

픽셀들의 구동 특성 복원은 복원 전압과 복원 시간에 영향을 받는다. 복원 시간은 픽셀에 복원 전압이 충전된 이후 파워 오프 기간 내에서 픽셀에 복원 전압이 유지되는 시간이다. 복원 전압과 복원 시간은 데이터 전압, 파워 온 기간 동안의 구동 소자(DT)의 문턱 전압 변화량(ΔVth) 등을 고려하여 적절히 정해져야 한다. 이를 도 10 내지 도 19를 결부하여 상세히 설명하기로 한다. The restoration of driving characteristics of the pixels is affected by the restoration voltage and the restoration time. The restoration time is the time at which the restored voltage is retained in the pixel within the power-off period after the restoration voltage is charged to the pixel. The recovery voltage and the recovery time should be appropriately determined in consideration of the data voltage, the threshold voltage change amount (DELTA Vth) of the driving device DT during the power ON period, and the like. This will be described in detail with reference to FIGS. 10 to 19. FIG.

도 10을 참조하면, 파워 온 기간 동안 픽셀에 인가된 데이터 전압(Vdata)이 클수록 또는 구동 소자(DT)의 문턱 전압 변화량(ΔVth)이 클수록 파워 온 지연 시간(Toff) 동안 픽셀에 인가되는 복원 전압도 크게 설정된다. 여기서, 데이터 전압(Vdata)은 1 파워 온 기간 동안의 평균 데이터 전압일 수 있다. 도 10의 예에서, 제1 파워 온 기간(ON1) 동안 픽셀에 인가된 제1 데이터 전압(Vdata1=Va1) 보다 제2 파워 온 기간(ON2) 동안 픽셀에 인가된 제2 데이터 전압(Vdata2=Va2)이 더 크면, 제2 복원 전압 -Vcomp2 = -B(Vdata2 or ΔVth)은 제1 복원 전압 -Vcomp1 = -A(Vdata1 or ΔVth) 보다 크다. 제1 복원 전압은 제1 파워 온 기간(ON1)이 끝난 직후 제1 파워 오프 기간(OFF1)의 초기에 설정된 파워 온 지연 시간(Toff) 동안 픽셀에 인가되는 복원 전압이다. 제2 복원 전압은 제2 파워 온 기간(ON2)이 끝난 직후 제2 파워 오프 기간(OFF2)의 초기에 설정된 파워 온 지연 시간(Toff) 동안 픽셀에 인가되는 복원 전압이다. 따라서, 본 발명은 도 10과 같은 경우에 제1 비례상수(A) 보다 제2 비례상수(B)를 더 크게 하여 제2 복원 전압을 더 크게 제어한다. 10, as the data voltage Vdata applied to the pixel increases or the threshold voltage change amount? Vth of the driving device DT increases during the power-on period, the restored voltage applied to the pixel during the power- . Here, the data voltage Vdata may be an average data voltage during one power-on period. 10, the second data voltage (Vdata2 = Va2) applied to the pixel during the second power-on period (ON2) is greater than the first data voltage (Vdata1 = Va1) applied to the pixel during the first power- The second restored voltage -Vcomp2 = -B (Vdata2 or? Vth) is larger than the first restored voltage -Vcomp1 = -A (Vdata1 or? Vth). The first restored voltage is a restored voltage applied to the pixel during the power-on delay time Toff set at the beginning of the first power-off period (OFF1) immediately after the first power-on period ON1. The second restored voltage is a restored voltage applied to the pixel during the power-on delay time Toff set at the beginning of the second power-off period (OFF2) immediately after the second power-on period ON2. Accordingly, in the case of FIG. 10, the present invention increases the second proportional constant B more than the first proportional constant A to further control the second restored voltage.

도 11을 참조하면, 구동 소자의 구동 특성 변화로 인한 픽셀의 열화는 동작 시간 즉, 데이터 전압(Vdata) 뿐만 아니라 파워 온 기간에 영향을 받는다. 파워 온 기간(ON1, ON2)이 증가하면, 구동 소자(DT)의 게이트 바이어스 스트레스 지속 시간이 증가하기 때문에 그에 비례하여 구동 소자(DT)의 문턱 전압 변화량(ΔVth)도 커진다. 이러한 동작 시간을 고려하여 복원 전압은 파워 온 기간에 비례하여 증가되도록 설정된다. 도 11의 예에서, 제1 파워 온 기간(ON1=T1) 보다 제2 파워 온 기간(ON2=T2)이 더 길면, 제2 복원 전압 -Vcomp2 = -B(Vdata or ΔVth)은 제1 복원 전압 -Vcomp1 = -A(Vdata or ΔVth) 보다 크다. 따라서, 본 발명은 도 11과 같은 경우에 제1 비례상수(A) 보다 제2 비례상수(B)를 더 크게 하여 제2 복원 전압을 더 크게 제어한다.Referring to FIG. 11, deterioration of a pixel due to a change in driving characteristics of a driving device is influenced not only by an operation time, that is, a data voltage Vdata, but also a power-on period. When the power-on periods ON1 and ON2 increase, the gate bias stress duration of the driving element DT increases, and accordingly the threshold voltage variation DELTA Vth of the driving element DT also increases in proportion thereto. In consideration of this operation time, the restored voltage is set to increase in proportion to the power-on period. 11, when the second power-on period (ON2 = T2) is longer than the first power-on period (ON1 = T1), the second restored voltage -Vcomp2 = -B (Vdata or? Vth) -Vcomp1 = -A (Vdata or? Vth). Accordingly, in the case of FIG. 11, the second proportional constant (B) is made larger than the first proportional constant (A) to control the second restored voltage to be larger.

과거 복원 시간이 많을수록 픽셀들의 열화가 작아진다. 이 때문에 복원 전압은 과거의 파워 오프 기간을 고려하여 적절히 계산될 필요가 있다. 예를 들어, 복원 전압은 과거의 평균 파워 오프 기간이 길수록 작아질 수 있다. 따라서, 비례상수(A, B)는 파워 온 기간(ON1, ON2) 뿐만 아니라 픽셀의 복원 시간인 파워 오프 기간(OFF1, OFF2)도 고려하여 적절히 결정될 수 있다. 파워 온 기간(ON1, ON2)과 파워 오프 기간(OFF1, OFF2)은 호스트 시스템의 타이머(timer)로 측정될 수 있다. 호스트 시스템은 타이머로 측정된 과거 파워 온 기간(ON1, ON2)의 평균을 계산하고 그 결과를 바탕으로 앞으로의 복원 시간을 추정하여 비례상수를 결정할 수 있다. 비례상수는 과거의 평균 파워 오프 기간이 길수록 작은 값으로 계산된다. As the past reconstruction time increases, the deterioration of the pixels becomes smaller. Therefore, the restored voltage needs to be calculated appropriately in consideration of the past power-off period. For example, the restored voltage may be smaller the longer the average average power-off period in the past. Accordingly, the proportional constants A and B can be appropriately determined in consideration of the power-on periods ON1 and ON2 as well as the power-off periods OFF1 and OFF2, which are the restoration times of the pixels. The power-on periods ON1 and ON2 and the power-off periods OFF1 and OFF2 can be measured by a timer of the host system. The host system can determine the proportional constant by calculating the average of the past power-on periods (ON1, ON2) measured by the timer and estimating the future restoration time based on the average. The proportional constant is calculated to be a smaller value as the past average power-off period is longer.

픽셀의 열화는 복원 시간에 영향을 많이 받는다. 복원 시간은 전술한 비례상수와 마찬가지로, 데이터 전압(Vdata), 파워 온 기간, 파워 오프 기간 등을 고려하여 적절히 계산될 수 있다. 예를 들어, 1 파워 오프 기간 내에서의 복원 시간은 데이터 전압(Vdata)과 구동 소자(DT)의 문턱 전압 변화량(△Vth)이 클수록 길게, 파워 온 기간이 길수록 길게 계산된다. 또한, 복원 시간은 과거의 평균 파워 오프 기간이 길수록 짧게 계산될 수 있다. 복원 시간(Tr)은 도 12 및 도 13과 같은 방법으로 제어될 수 있다.The deterioration of the pixels is heavily influenced by the restoration time. The restoration time can be appropriately calculated in consideration of the data voltage (Vdata), the power-on period, the power-off period, and the like, like the above-mentioned proportional constant. For example, the recovery time within one power-off period is longer as the data voltage Vdata and the threshold voltage variation amount DELTA Vth of the driving device DT are larger, and longer as the power-on period is longer. Also, the restoration time can be shortened as the past average power-off period is longer. The restoration time Tr can be controlled in the same manner as in Figs. 12 and 13. Fig.

호스트 시스템은 타이머를 통해 복원 시간을 측정하고 미리 설정된 복원 시간(Tr)에 도달하면 전원부(20)에 입력 전압을 공급하여 패널 구동회로를 일시적으로 구동한다. 패널 구동회로는 방전 시간(Tr)에 도달할 때 도 13과 같이 스캔 라인들에 스캔신호를 인가하여 구동 소자(DT)의 게이트 전압 즉, 복원 전압을 방전시킨다. 구동 소자(DT)의 게이트 전압은 스위치 소자(S1)와 데이터라인(14)을 통해 방전된다. The host system measures the restoration time through the timer and supplies the input voltage to the power supply unit 20 to temporarily drive the panel driving circuit when the restoration time Tr is reached. When the panel driving circuit reaches the discharge time Tr, a scan signal is applied to the scan lines as shown in FIG. 13 to discharge the gate voltage of the driving device DT, that is, the restored voltage. The gate voltage of the driving element DT is discharged through the switching element S1 and the data line 14. [

도 14는 데이터 전압에 대한 구동 소자의 문턱 전압 변화량(△Vth)을 보여 주는 그래프이다. 구동 소자(DT)의 문턱 전압 변화량(△Vth)은 도 14와 같이 파워 온 기간 동안 구동 소자(DT)의 게이트에 인가된 데이터 전압(Vdataβ)에 비례한다. β는 1보다 적은 값이다.14 is a graph showing a threshold voltage change amount (DELTA Vth) of a driving element with respect to a data voltage. The threshold voltage variation amount? Vth of the driving element DT is proportional to the data voltage Vdata ? Applied to the gate of the driving element DT during the power-on period as shown in Fig. beta is less than one.

도 15는 파워 온 기간(ON1, ON2)에 대한 구동 소자(DT)의 문턱 전압 변화량(△Vth)을 보여 주는 그래프이다. 구동 소자(DT)의 문턱 전압 변화량(△Vth)은 도 15와 같이 게이트 바이어스 스트레스가 증가하는 파워 온 기간(ON1, ON2)의 시간 timeΘ에 비례한다. Θ는 1보다 적은 값이다. FIG. 15 is a graph showing the threshold voltage variation amount? Vth of the driving element DT with respect to the power-on periods ON1 and ON2. The threshold voltage variation of the driving device (DT) (△ Vth) is proportional to the time Θ time of power-on period (ON1, ON2) to increase the gate bias stress, as shown in Fig. Θ is less than 1.

도 16은 데이터 전압에 대한 비례상수(A, B)를 보여 주는 그래프이다. 비례상수(A, B)는 도 16과 같이 데이터 전압(Vdata)에 비례하는 값으로 계산된다. 16 is a graph showing proportional constants (A, B) for the data voltage. The proportional constants A and B are calculated to be proportional to the data voltage Vdata as shown in FIG.

도 17은 파워 온 기간(On time)에 대한 비례상수(A, B)를 보여 주는 그래프이다. 비례상수(A, B)는 도 17과 같이 파워 온 기간(On time)에 비례하는 값으로 계산된다. 17 is a graph showing proportional constants (A, B) for a power-on period (On time). The proportional constants A and B are calculated to be proportional to the power-on period (On time) as shown in FIG.

도 18은 구동 소자(DT)의 문턱 전압 변화량(△Vth)에 대한 복원 전압(Vcomp)을 보여 주는 그래프이다. 복원 전압(Vcomp)은 구동 소자(DT)의 문턱 전압 변화량(△Vth)에 비례하는 값으로 계산다. 이 그래프는 도 14에서 x축과 y축을 바꾼 그래프와 유사하다. 18 is a graph showing the restored voltage Vcomp with respect to the threshold voltage change amount? Vth of the driving element DT. The restored voltage Vcomp is calculated as a value proportional to the threshold voltage change amount? Vth of the driving element DT. This graph is similar to the graph in which the x-axis and the y-axis are changed in Fig.

도 19는 파워 오프 기간(Off time)에 대한 비례상수(A, B)를 보여 주는 그래프이다. 비례상수(A, B)는 도 17과 같이 파워 오프 기간(On time)에 반비례하는 값으로 계산된다. 예를 들어, 비례상수(A, B)는 복원 기간인 파워 오프 기간(Off time)이 짧을수록 큰 값으로 계산된다.19 is a graph showing proportional constants (A, B) with respect to a power-off period (Off time). The proportional constants A and B are calculated to be inversely proportional to the power-off period (On time) as shown in Fig. For example, the proportional constants A and B are calculated to be larger as the power off period (Off time), which is the restoration period, is shorter.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터 라인 15 : 게이트 라인
20 : 전원부 22 : 기준전압 발생부
30 : 센싱부10: Display panel 11: Timing controller
12: data driving circuit 13: gate driving circuit
14: Data line 15: Gate line
20: power supply unit 22: reference voltage generating unit
30: sensing unit

Claims (23)

서로 직교하는 데이터 라인들과 게이트 라인들, 및 픽셀들이 형성된 표시패널; 및
파워 온 기간 동안 상기 표시패널의 픽셀들에 데이터 전압을 공급한 후에 전원 입력 신호의 오프 스타트 타임으로부터 소정의 파워 온 지연 시간 동안 추가로 구동되는 패널 구동회로를 포함하고,
상기 패널 구동회로는 상기 파워 온 지연 시간 동안 상기 데이터 전압의 극성과 상반된 극성의 역극성 복원 전압을 공급하거나 상기 픽셀들의 구동 소자의 소스 단자에 상기 구동 소자의 게이트 전압과 다른 복원 전압을 공급하는 것을 특징으로 하는 유기발광 표시장치.A display panel on which data lines and gate lines, and pixels that are orthogonal to each other are formed; And
And a panel driving circuit which is further driven for a predetermined power-on delay time from an off-start time of a power-supply input signal after supplying a data voltage to pixels of the display panel during a power-on period,
The panel driving circuit supplies a reverse polarity restored voltage having a polarity opposite to the polarity of the data voltage during the power on delay time or supplies a restored voltage different from the gate voltage of the driving element to the source terminal of the driving element of the pixels Wherein the organic light emitting display device comprises: 제 1 항에 있어서,
상기 패널 구동회로는 상기 구동 소자가 상기 파워 온 기간 동안 포지티브 게이트 바이어스 스트레스를 받으면, 상기 구동 소자의 소스 단자에 공급되는 복원 전압을 상기 구동 소자의 게이트 전압 보다 높은 전압으로 발생하는 것을 특징으로 하는 유기발광 표시장치.The method according to claim 1,
Wherein the panel driving circuit generates a restored voltage supplied to a source terminal of the driving device at a voltage higher than a gate voltage of the driving device when the driving device receives a positive gate bias stress during the power on period. Emitting display device. 제 1 항에 있어서,
상기 패널 구동회로는 상기 구동 소자가 상기 파워 온 기간 동안 네가티브 게이트 바이어스 스트레스를 받으면, 상기 구동 소자의 소스 단자에 공급되는 복원 전압을 상기 구동 소자의 게이트 전압 보다 낮은 전압으로 발생하는 것을 특징으로 하는 유기발광 표시장치.The method according to claim 1,
Wherein the panel driving circuit generates a restored voltage supplied to a source terminal of the driving device at a voltage lower than a gate voltage of the driving device when the driving device receives a negative gate bias stress during the power on period. Emitting display device. 제 1 항에 있어서,
전원 입력 신호가 하이 로직 레벨일 때 상기 패널 구동회로의 구동에 필요한 로직 전원을 발생하고, 상기 전원 입력 신호가 로우 로직 레벨로 낮아진 후 상기 파워 온 지연 시간 동안 상기 로직 전원의 출력을 유지하여 상기 패널 구동회로를 상기 파워 온 지연 시간에 추가 구동시키는 전원부를 더 포함하는 것을 특징으로 하는 유기발광 표시장치.The method according to claim 1,
Generating a logic power required to drive the panel drive circuit when the power input signal is at a high logic level and maintaining the output of the logic power supply during the power on delay time after the power input signal is reduced to a low logic level, Further comprising a power supply unit for driving the driving circuit further to the power-on delay time. 제 1 항에 있어서,
상기 패널 구동회로는,
상기 파워 온 기간 동안 입력 영상의 디지털 비디오 데이터를 상기 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하고, 상기 파워 온 지연 시간 동안 복원값을 상기 역극성 복원 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동회로;
상기 파워 온 기간과 상기 파워 온 지연 시간 동안, 상기 게이트 라인들에 상기 게이트 신호들을 순차적으로 공급하는 게이트 구동회로; 및
상기 파워 온 기간 동안 상기 입력 영상의 디지털 비디오 데이터를 상기 데이터 구동회로로 전송하고, 상기 파워 온 지연 시간 동안 상기 복원값을 상기 데이터 구동회로로 전송하며, 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 유기발광 표시장치.The method according to claim 1,
In the panel driving circuit,
The digital video data of the input image is converted into the data voltage and supplied to the data lines during the power on period, and the restored value is converted into the reverse polarity restored voltage during the power on delay time and supplied to the data lines A data driving circuit;
A gate driving circuit for sequentially supplying the gate signals to the gate lines during the power-on period and the power-on delay time; And
The data driving circuit may transmit the digital video data of the input image to the data driving circuit during the power on period and transmit the restored value to the data driving circuit during the power on delay time, And a timing controller for controlling timing of the organic light emitting display device. 제 5 항에 있어서,
상기 타이밍 콘트롤러는,
상기 파워 온 기간 동안 상기 디지털 비디오 데이터의 평균에 비례하는 보상값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.6. The method of claim 5,
The timing controller includes:
And generates the restored value with a compensation value proportional to an average of the digital video data during the power-on period. 제 5 항에 있어서,
상기 타이밍 콘트롤러는,
상기 파워 온 기간 동안 상기 디지털 비디오 데이터를 일정 주기 단위로 데이터 전압을 샘플링하고 그 샘플링한 데이터들의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.6. The method of claim 5,
The timing controller includes:
Sampling the data voltage of the digital video data during the power-on period, and generating the restored value to a value proportional to an average of the sampled data. 제 5 항에 있어서,
상기 타이밍 콘트롤러는,
상기 표시패널 내의 모든 픽셀들에 기입될 상기 디지털 비디오 데이터를 일정 주기 단위로 데이터 전압을 샘플링하고 그 샘플링한 데이터들의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.6. The method of claim 5,
The timing controller includes:
Sampling the data voltage of the digital video data to be written in all pixels in the display panel in a predetermined period and generating the restored value to a value proportional to an average of the sampled data. 제 5 항에 있어서,
상기 타이밍 콘트롤러는,
파워 온 기간 동안, 컬러 별로 계산된 상기 디지털 비디오 데이터의 평균에 비례하는 값으로 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.6. The method of claim 5,
The timing controller includes:
And generates a restored value at a value proportional to an average of the digital video data calculated for each color during a power-on period. 제 5 항에 있어서,
상기 타이밍 콘트롤러는,
파워 온 기간 동안, 일정 주기 단위로 샘플링된 컬러 별 상기 디지털 비디오 데이터의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.6. The method of claim 5,
The timing controller includes:
And generates the restored value at a value proportional to an average of the digital video data for each color sampled in a constant period unit during a power-on period. 제 5 항에 있어서,
상기 타이밍 콘트롤러는,
상기 데이터전압 또는 상기 구동 소자의 특성 변화량에 소정의 비례상수를 곱한 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.6. The method of claim 5,
The timing controller includes:
And generates the restored value by multiplying the data voltage or the characteristic change amount of the driving element by a predetermined proportional constant. 제 11 항에 있어서,
상기 비례상수는 상기 데이터 전압에 비례하는 것을 특징으로 하는 유기발광 표시장치.12. The method of claim 11,
Wherein the proportional constant is proportional to the data voltage. 제 11 항에 있어서,
상기 비례상수는 상기 파워 온 기간에 비례하는 것을 특징으로 하는 유기발광 표시장치.12. The method of claim 11,
And the proportional constant is proportional to the power-on period. 제 11 항에 있어서,
상기 복원 전압은 상기 구동 소자의 문턱 전압 변화량에 비례하는 것을 특징으로 하는 유기발광 표시장치.12. The method of claim 11,
Wherein the restored voltage is proportional to a threshold voltage change amount of the driving device. 제 11 항에 있어서,
상기 픽셀들에 인가된 상기 복원 전압은 파워 오프 기간 동안 유지되고,
상기 비례상수는 상기 파워 오프 기간에 반비례하는 것을 특징으로 하는 유기발광 표시장치.12. The method of claim 11,
The restored voltage applied to the pixels is maintained during a power-off period,
And the proportional constant is inversely proportional to the power-off period. 제 1 항에 있어서,
상기 패널 구동회로는,
상기 파워 온 기간 동안 입력 영상의 디지털 비디오 데이터를 상기 데이터 전압으로 변환하여 상기 데이터 라인들에 공급하는 데이터 구동회로;
상기 파워 온 기간과 상기 파워 온 지연 시간 동안, 상기 게이트 라인들에 상기 게이트 신호들을 순차적으로 공급하는 게이트 구동회로;
상기 파워 온 기간 동안 상기 구동 소자의 소스 단자에 소정의 기준 전압을 공급하고, 상기 파워 온 지연 시간 동안 상기 구동 소자의 소스 단자에 공급되는 기준 전압을 상기 구동 소자의 게이트 전압 보다 높이는 기준전압 발생부; 및
상기 파워 온 기간 동안 상기 입력 영상의 디지털 비디오 데이터를 상기 데이터 구동회로로 전송하고, 상기 파워 온 지연 시간 동안 상기 복원값로 상기 기준전압 발생부의 출력 전압을 제어하며, 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하는 것을 특징으로 하는 유기발광 표시장치.The method according to claim 1,
In the panel driving circuit,
A data driving circuit for converting the digital video data of the input image into the data voltage during the power on period and supplying the data voltage to the data lines;
A gate driving circuit for sequentially supplying the gate signals to the gate lines during the power-on period and the power-on delay time;
A reference voltage generating unit for supplying a predetermined reference voltage to the source terminal of the driving element during the power on period and for increasing a reference voltage supplied to the source terminal of the driving element during the power on delay time, ; And
The data driver circuit controls the output voltage of the reference voltage generator to be the restored value during the power-on delay time, and controls the data driving circuit and the gate driving circuit to output the digital video data of the input image to the data driving circuit during the power- And a timing controller for controlling the operation timing of the organic light emitting diode. 제 16 항에 있어서,
상기 타이밍 콘트롤러는,
상기 파워 온 기간 동안 상기 디지털 비디오 데이터의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.17. The method of claim 16,
The timing controller includes:
And generates the restored value at a value proportional to an average of the digital video data during the power-on period. 제 16 항에 있어서,
상기 타이밍 콘트롤러는,
상기 파워 온 기간 동안 상기 디지털 비디오 데이터를 일정 주기 단위로 데이터 전압을 샘플링하고 그 샘플링한 데이터들의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.17. The method of claim 16,
The timing controller includes:
Sampling the data voltage of the digital video data during the power-on period, and generating the restored value to a value proportional to an average of the sampled data. 제 16 항에 있어서,
상기 타이밍 콘트롤러는,
상기 표시패널 내의 모든 픽셀들에 기입될 상기 디지털 비디오 데이터를 일정 주기 단위로 데이터 전압을 샘플링하고 그 샘플링한 데이터들의 평균에 비례하는 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.17. The method of claim 16,
The timing controller includes:
Sampling the data voltage of the digital video data to be written in all pixels in the display panel in a predetermined period and generating the restored value to a value proportional to an average of the sampled data. 제 16 항에 있어서,
상기 타이밍 콘트롤러는,
파워 온 기간 동안, 컬러 별로 계산된 상기 디지털 비디오 데이터의 평균에 비례하는 보상값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.17. The method of claim 16,
The timing controller includes:
And generates the restored value with a compensation value proportional to an average of the digital video data calculated for each color during a power-on period. 제 16 항에 있어서,
상기 타이밍 콘트롤러는,
파워 온 기간 동안, 일정 주기 단위로 샘플링된 컬러 별 상기 디지털 비디오 데이터의 평균에 비례하는 보상값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.17. The method of claim 16,
The timing controller includes:
And generates the restored value with a compensation value proportional to an average of the digital video data for each color sampled in a predetermined period unit during a power-on period. 제 16 항에 있어서,
상기 타이밍 콘트롤러는,
상기 파워 온 기간 동안 상기 픽셀들에 공급된 상기 데이터전압의 평균에 소정의 비례상수를 곱한 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.17. The method of claim 16,
The timing controller includes:
And the restored value is generated by multiplying an average of the data voltages supplied to the pixels during the power-on period by a predetermined proportional constant. 제 16 항에 있어서,
상기 타이밍 콘트롤러는,
상기 파워 온 기간 동안 상기 구동 소자의 특성 변화량에 소정의 비례상수를 곱한 값으로 상기 복원값을 발생하는 것을 특징으로 하는 유기발광 표시장치.17. The method of claim 16,
The timing controller includes:
And the restored value is generated by multiplying a characteristic change amount of the driving element by a predetermined proportional constant during the power on period.
KR1020130060547A 2012-12-13 2013-05-28 Organic light emitting display KR101635252B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/939,956 US9183780B2 (en) 2012-12-13 2013-07-11 Organic light emitting display
CN201310336862.7A CN103871359B (en) 2012-12-13 2013-08-05 Organic light emitting display
EP13180252.2A EP2743907A1 (en) 2012-12-13 2013-08-13 Organic Light Emitting Display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120145352 2012-12-13
KR1020120145352 2012-12-13

Publications (2)

Publication Number Publication Date
KR20140081652A true KR20140081652A (en) 2014-07-01
KR101635252B1 KR101635252B1 (en) 2016-07-01

Family

ID=51732903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130060547A KR101635252B1 (en) 2012-12-13 2013-05-28 Organic light emitting display

Country Status (1)

Country Link
KR (1) KR101635252B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170130350A (en) * 2016-04-15 2017-11-28 보에 테크놀로지 그룹 컴퍼니 리미티드 Driving method for preventing image sticking of display panel upon shutdown, and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066252A1 (en) * 2004-09-30 2006-03-30 Lg Philips Lcd Co., Ltd. Organic electro-luminescent display device and method for driving the same
US20060187154A1 (en) * 2005-01-31 2006-08-24 Pioneer Corporation Display apparatus and method of driving same
US20090167644A1 (en) * 2007-12-28 2009-07-02 White Christopher J Resetting drive transistors in electronic displays
US20090262101A1 (en) * 2008-04-16 2009-10-22 Ignis Innovation Inc. Pixel circuit, display system and driving method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066252A1 (en) * 2004-09-30 2006-03-30 Lg Philips Lcd Co., Ltd. Organic electro-luminescent display device and method for driving the same
US20060187154A1 (en) * 2005-01-31 2006-08-24 Pioneer Corporation Display apparatus and method of driving same
US20090167644A1 (en) * 2007-12-28 2009-07-02 White Christopher J Resetting drive transistors in electronic displays
US20090262101A1 (en) * 2008-04-16 2009-10-22 Ignis Innovation Inc. Pixel circuit, display system and driving method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170130350A (en) * 2016-04-15 2017-11-28 보에 테크놀로지 그룹 컴퍼니 리미티드 Driving method for preventing image sticking of display panel upon shutdown, and display device
US10446077B2 (en) 2016-04-15 2019-10-15 Boe Technology Group Co., Ltd. Driving method for preventing image sticking of display panel upon shutdown, and display device
US10643535B2 (en) 2016-04-15 2020-05-05 Boe Technology Group Co., Ltd. Driving method for preventing image sticking of display panel upon shutdown, and display device

Also Published As

Publication number Publication date
KR101635252B1 (en) 2016-07-01

Similar Documents

Publication Publication Date Title
US9183780B2 (en) Organic light emitting display
US10475386B2 (en) Display panel and electroluminescence display using the same
JP6606580B2 (en) Organic light emitting display and its degradation sensing method
US11348520B2 (en) Organic light emitting display device and driving method thereof
CN110520922B (en) Display driving circuit, method and display device
KR102290613B1 (en) Organic Light Emitting Display And Driving Method Thereof
KR102633409B1 (en) Electro Luminance Display Device And Sensing Method For Electrical Characteristic Of The Same
JP5933672B2 (en) Organic light emitting display device and image quality compensation method thereof
KR101983764B1 (en) Organic light emitting display and method for driving the same
US10504429B2 (en) Electroluminescent display and method of driving the same
US9047823B2 (en) Organic light emitting display and method of erasing afterimage thereof
KR102573916B1 (en) Organic Light Emitting Display and Driving Method thereof
US20190012948A1 (en) Pixel circuit, and display device and driving method therefor
KR101572302B1 (en) Organic Light Emitting Display
JP2008203478A (en) Display device and driving method thereof
KR101578761B1 (en) Display Device with Compensation for Variations in Pixel Transistors Mobility
JP2014109703A (en) Display device, and drive method
US11322060B2 (en) Display device
KR101947810B1 (en) Organic light emitting display device
KR101907959B1 (en) Organic light emitting diode display device
KR101635252B1 (en) Organic light emitting display
KR101572271B1 (en) Organic Light Emitting Diode Display And Driving Method Thereof
KR102369366B1 (en) Organic Light Emitting Display And Driving Method Thereof
KR20140041046A (en) Organic light emitting display and method of modulating gate signal voltage thereof
JP2018097236A (en) Display device, and driving method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4