JP2018097236A - Display device, and driving method - Google Patents
Display device, and driving method Download PDFInfo
- Publication number
- JP2018097236A JP2018097236A JP2016242974A JP2016242974A JP2018097236A JP 2018097236 A JP2018097236 A JP 2018097236A JP 2016242974 A JP2016242974 A JP 2016242974A JP 2016242974 A JP2016242974 A JP 2016242974A JP 2018097236 A JP2018097236 A JP 2018097236A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- light emitting
- emitting element
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012937 correction Methods 0.000 claims abstract description 58
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000013459 approach Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Abstract
Description
本技術は、表示装置および駆動方法に関する。 The present technology relates to a display device and a driving method.
近年、映像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて、軽量化、薄型化、高輝度化することができる。さらに、有機EL素子の応答速度は、数μs程度と非常に高速であるので、動画表示時の残像が発生しない。そのため、有機EL表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。 2. Description of the Related Art In recent years, in the field of display devices that perform video display, display devices using current-driven optical elements, such as organic EL (electroluminescence) elements, whose light emission luminance changes according to the value of a flowing current are used as light emitting elements of pixels. Developed and commercialized. Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, since a display device (organic EL display device) using an organic EL element does not require a light source (backlight), it is lighter, thinner, and brighter than a liquid crystal display device that requires a light source. be able to. Furthermore, since the response speed of the organic EL element is very high, about several μs, no afterimage occurs when displaying a moving image. Therefore, organic EL display devices are expected to become the mainstream of next-generation flat panel displays.
アクティブマトリックス型の有機EL表示装置においては、1水平期間(1H)ごとに各走査線が順次走査されると共に、映像信号に対応する信号電圧がサンプリングされ、保持容量に書き込まれる。即ち、1H周期の線順次走査によって、信号電圧の書込動作が行われる。また、有機EL表示装置では、駆動トランジスタの閾値電圧や移動度が画素ごとに異なる場合には、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれてしまう。そこで、アクティブマトリックス型の有機EL表示装置では、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が、1H周期の線順次走査に併せて行われる(特許文献1参照)。 In an active matrix organic EL display device, each scanning line is sequentially scanned every horizontal period (1H), and a signal voltage corresponding to a video signal is sampled and written in a storage capacitor. That is, the signal voltage writing operation is performed by line sequential scanning of 1H cycle. Further, in the organic EL display device, when the threshold voltage and mobility of the driving transistor are different for each pixel, the light emission luminance of the organic EL element varies, and the uniformity of the screen is impaired. Therefore, in an active matrix organic EL display device, a correction operation for reducing variation in light emission luminance caused by variation in threshold voltage and mobility of a driving transistor is performed together with line sequential scanning of 1H cycle (Patent Document). 1).
ところで、有機EL表示装置では、上述の補正動作に起因して、消費電力が増加してしまうという問題があった。 Incidentally, the organic EL display device has a problem that power consumption increases due to the above-described correction operation.
本技術はかかる問題点に鑑みてなされたものであり、その目的は、上述の補正動作に起因する消費電力の増加を抑制することの可能な表示装置および駆動方法を提供することにある。 The present technology has been made in view of such a problem, and an object of the present technology is to provide a display device and a driving method capable of suppressing an increase in power consumption due to the above-described correction operation.
本技術の一実施の形態に係る表示装置は、各々が発光素子と画素回路とを含む複数の画素と、複数の画素を駆動する駆動回路とを備えている。この表示装置において、画素回路は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、駆動トランジスタのゲートと、発光素子のアノードとの間に設けられた保持容量とを有している。この表示装置において、画素回路は、さらに、発光素子のアノードと、制御線との間に設けられたダイオード素子とを有している。駆動回路は、3種類の電圧値を含む制御信号を制御線に出力することにより、複数の画素を駆動することにより、複数の画素を駆動する。 A display device according to an embodiment of the present technology includes a plurality of pixels each including a light emitting element and a pixel circuit, and a drive circuit that drives the plurality of pixels. In this display device, the pixel circuit includes a driving transistor that controls a current flowing through the light emitting element, a writing transistor that controls application of a signal voltage corresponding to a video signal to the gate of the driving transistor, a gate of the driving transistor, and light emission. And a storage capacitor provided between the anode of the element. In this display device, the pixel circuit further includes a diode element provided between the anode of the light emitting element and the control line. The driving circuit drives a plurality of pixels by driving a plurality of pixels by outputting a control signal including three kinds of voltage values to the control line.
本技術の一実施の形態に係る駆動方法は、各々が発光素子と画素回路とを含む複数の画素を駆動する方法である。この駆動方法によって駆動される各画素の画素回路は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、駆動トランジスタのゲートと、発光素子のアノードとの間に設けられた保持容量とを有している。上記の画素回路は、さらに、発光素子のアノードと、制御線との間に設けられたダイオード素子とを有している。この駆動方法は、3種類の電圧値を含む制御信号を制御線に出力することにより、複数の画素を駆動するステップを含んでいる。 A driving method according to an embodiment of the present technology is a method of driving a plurality of pixels each including a light emitting element and a pixel circuit. The pixel circuit of each pixel driven by this driving method includes a driving transistor that controls a current flowing through the light emitting element, a writing transistor that controls application of a signal voltage corresponding to a video signal to the gate of the driving transistor, and a driving transistor. And a storage capacitor provided between the gate of the light emitting element and the anode of the light emitting element. The above pixel circuit further includes a diode element provided between the anode of the light emitting element and the control line. This driving method includes a step of driving a plurality of pixels by outputting a control signal including three kinds of voltage values to a control line.
本技術の一実施の形態に係る表示装置および駆動方法では、3種類の電圧値を含む制御信号を、画素回路内の発光素子に並列接続されたダイオード素子に印加することにより、複数の画素が駆動される。これにより、例えば、駆動トランジスタのゲートに信号電圧を書き込む際に、3種類の電圧値のうち中間の電圧値を制御線に出力することが可能となる。その結果、例えば、低階調時の信号電圧の書き込み時にダイオード素子をオンさせない一方で、高階調時の信号電圧の書き込み時にダイオード素子をオンさせることができるので、信号電圧の低電圧化が可能となる。 In the display device and the driving method according to the embodiment of the present technology, a plurality of pixels are formed by applying a control signal including three kinds of voltage values to the diode elements connected in parallel to the light emitting elements in the pixel circuit. Driven. Thereby, for example, when a signal voltage is written to the gate of the driving transistor, an intermediate voltage value among the three voltage values can be output to the control line. As a result, for example, the diode element can be turned on at the time of writing the signal voltage at the high gradation while the diode element can be turned on at the time of writing the signal voltage at the high gradation, while the signal voltage can be lowered. It becomes.
本技術の一実施の形態に係る表示装置および駆動方法によれば、3種類の電圧値を含む制御信号を、画素回路内の発光素子に並列接続されたダイオード素子に印加することにより、複数の画素を駆動するようにしたので、信号電圧を低電圧化することができる。その結果、補正動作に起因する消費電力の増加を抑制することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。 According to the display device and the driving method according to the embodiment of the present technology, a control signal including three kinds of voltage values is applied to the diode elements connected in parallel to the light emitting elements in the pixel circuit, so that a plurality of Since the pixels are driven, the signal voltage can be lowered. As a result, an increase in power consumption due to the correction operation can be suppressed. In addition, the effect of this technique is not necessarily limited to the effect described here, Any effect described in this specification may be sufficient.
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(表示装置)
2.変形例(表示装置)
3.適用例(電子機器)
Hereinafter, modes for carrying out the present technology will be described in detail with reference to the drawings. The description will be given in the following order.
1. Embodiment (display device)
2. Modified example (display device)
3. Application example (electronic equipment)
<1.実施の形態>
[構成]
図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。表示装置1は、例えば、画素アレイ部10、コントローラ20およびドライバ30を備えている。コントローラ20およびドライバ30が、本技術の「駆動回路」の一具体例に対応する。画素アレイ部10は、複数の画素11が行列状に配置されてなる。コントローラ20およびドライバ30は、外部から入力された映像信号Dinおよび同期信号Tinに基づいて、複数の画素11を駆動する。
<1. Embodiment>
[Constitution]
FIG. 1 illustrates a schematic configuration of a
(画素アレイ部10)
図2は、画素アレイ部10に含まれる各画素11の回路構成の一例を表したものである。画素アレイ部10は、コントローラ20およびドライバ30によって各画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号Dinおよび同期信号Tinに基づく画像を表示する。画素アレイ部10は、行方向に延在する複数の走査線WSLおよび複数の制御線CTLと、列方向に延在する複数の信号線DTLとを有している。画素アレイ部10は、さらに、走査線WSLと信号線DTLとが互いに交差する箇所ごとに1つずつ設けられた複数の画素11を有している。
(Pixel array unit 10)
FIG. 2 illustrates an example of a circuit configuration of each
走査線WSLは、各画素11の選択に用いられるものであり、各画素11を所定の単位(例えば画素行)ごとに選択する選択パルスを各画素11に供給するものである。信号線DTLは、映像信号Dinに応じた信号電圧Vsigの、各画素11への供給に用いられるものであり、信号電圧Vsigを含むデータパルスを各画素11に供給するものである。制御線CTLは、後述のダイオード素子Tr3のオンオフを制御する制御パルスを各画素11に供給するものである。
The scanning line WSL is used for selecting each
各画素11は、例えば、画素回路12と、有機EL素子13とを有している。有機EL素子13が、本技術の「発光素子」の一具体例に対応する。有機EL素子13は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機EL素子13は、素子容量(後述の素子容量Cel)を有している。画素回路12は、有機EL素子13の発光・消光を制御する。画素回路12は、後述の書き込み走査によって各画素11に書き込んだ電圧を保持する機能を有している。画素回路12は、例えば、駆動トランジスタTr1、書き込みトランジスタTr2、ダイオード素子Tr3および保持容量Csを含んで構成されている。
Each
書き込みトランジスタTr2は、駆動トランジスタTr1のゲートに対する、映像信号Dinに対応した信号電圧Vsigの印加を制御する。具体的には、書き込みトランジスタTr2は、信号線DTLの電圧をサンプリングするとともに、サンプリングにより得られた電圧を駆動トランジスタTr1のゲートに書き込む。駆動トランジスタTr1は、有機EL素子13に直列に接続されている。駆動トランジスタTr1は、有機EL素子13を駆動する。駆動トランジスタTr1は、書き込みトランジスタTr2によってサンプリングされた電圧の大きさに応じて有機EL素子13に流れる電流を制御する。
The write transistor Tr2 controls application of the signal voltage Vsig corresponding to the video signal Din to the gate of the drive transistor Tr1. Specifically, the write transistor Tr2 samples the voltage of the signal line DTL and writes the voltage obtained by the sampling to the gate of the drive transistor Tr1. The drive transistor Tr1 is connected to the
保持容量Csは、駆動トランジスタTr1のゲート−ソース間に所定の電圧を保持するものである。保持容量Csは、駆動トランジスタTr1のゲートと、有機EL素子13のアノードとの間に設けられている。ダイオード素子Tr3は、有機EL素子13のアノード電圧(または駆動トランジスタTr1のソース電圧Vs)を制御する。ダイオード素子Tr3は、有機EL素子13のアノード(または駆動トランジスタTr1のソース)と、制御線CTLとの間に設けられている。従って、ダイオード素子Tr3は、ダイオード素子Tr3がオンすることにより、駆動トランジスタTr1およびダイオード素子Tr3を貫通する電流(貫通電流)を流させ、ダイオード素子Tr3がオフすることにより、貫通電流を停止させる。なお、画素回路12は、上述の3Tr1Cの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の3Tr1Cの回路構成とは異なる回路構成となっていてもよい。
The holding capacitor Cs holds a predetermined voltage between the gate and source of the driving transistor Tr1. The storage capacitor Cs is provided between the gate of the drive transistor Tr1 and the anode of the
駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。ダイオード素子Tr3は、例えば、nチャネルMOS型の薄膜トランジスタにおいて、ゲートとソースまたはドレインとが互いに短絡された素子により形成されている。なお、これらのトランジスタは、pチャネルMOS型のTFTにより形成されていてもよい。これらのトランジスタがエンハンスメント型であるものとして、以下の説明がなされているが、これらのトランジスタが、デプレッション型であってもよい。 The drive transistor Tr1 and the write transistor Tr2 are formed of, for example, an n-channel MOS thin film transistor (TFT (Thin Film Transistor)). The diode element Tr3 is formed, for example, of an n-channel MOS thin film transistor in which the gate and the source or drain are short-circuited. Note that these transistors may be formed of p-channel MOS TFTs. Although the following description is given on the assumption that these transistors are enhancement type, these transistors may be depletion type.
各信号線DTLは、後述の水平セレクタ31の出力端と、書き込みトランジスタTr2のソースまたはドレインとに接続されている。各走査線WSLは、後述のライトスキャナ32の出力端と、書き込みトランジスタTr2のゲートとに接続されている。各制御線CTLは、後述の制御スキャナ33の出力端と、ダイオード素子Tr3に接続されている。
Each signal line DTL is connected to an output terminal of a horizontal selector 31 (to be described later) and a source or drain of the write transistor Tr2. Each scanning line WSL is connected to an output terminal of a later-described
書き込みトランジスタTr2のゲートは、走査線WSLに接続されている。書き込みトランジスタTr2のソースまたはドレインが信号線DTLに接続されている。書き込みトランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電圧Vccの電源線に接続されている。駆動トランジスタTr1のソースおよびドレインのうち電圧Vccの電源線に未接続の端子が有機EL素子13のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続されている。保持容量Csの他端が有機EL素子13のアノードに接続されている。保持容量Csの他端は、さらに、ダイオード素子Tr3のソースおよびドレインのうちダイオード素子Tr3のゲートと短絡している方の端子に接続されている。ダイオード素子Tr3のソースおよびドレインのうちダイオード素子Tr3のゲートと短絡している方の端子が保持容量Csおよび有機EL素子13のアノードに接続されている。ダイオード素子Tr3のソースおよびドレインのうち保持容量Csに未接続の端子は、制御線CTLに接続されている。
The gate of the writing transistor Tr2 is connected to the scanning line WSL. The source or drain of the write transistor Tr2 is connected to the signal line DTL. Of the source and drain of the write transistor Tr2, a terminal not connected to the signal line DTL is connected to the gate of the drive transistor Tr1. The source or drain of the drive transistor Tr1 is connected to the power supply line of the voltage Vcc. Of the source and drain of the drive transistor Tr1, a terminal not connected to the power supply line of the voltage Vcc is connected to the anode of the
ドライバ30は、例えば、水平セレクタ31、ライトスキャナ32および制御スキャナ33を有している。
The
水平セレクタ31は、制御信号の入力に応じて(同期して)、映像信号処理回路21から入力されたアナログの信号電圧Vsigを、各信号線DTLに印加する。水平セレクタ31は、例えば、2種類の電圧(Vofs、Vsig)を出力可能となっている。水平セレクタ31は、例えば、ライトスキャナ32により選択された画素11へ、信号線DTLを介して2種類の電圧(Vofs、Vsig)を供給する。
The
信号電圧Vsigは、映像信号Dinに対応する電圧値となっている。信号電圧Vsigの最小電圧は固定電圧Vofsよりも低い電圧値となっており、信号電圧Vsigの最大電圧は固定電圧Vofsよりも高い電圧値となっている。固定電圧Vofsは、映像信号Dinとは無関係の一定電圧である。固定電圧Vofsは、有機EL素子13のカソード電圧Vcat、有機EL素子13の閾値電圧Vthelおよび駆動トランジスタTr1の閾値電圧Vthの和(Vcat+Vthel+Vth)よりも小さな値となっている。水平セレクタ31は、1水平期間ごとに、信号電圧Vsigを含むデータパルスを各信号線DTLに出力する。水平セレクタ31は、データパルスとして、信号電圧Vsigおよび固定電圧Vofsの2値からなるパルスを各信号線DTLに出力する。
The signal voltage Vsig has a voltage value corresponding to the video signal Din. The minimum voltage of the signal voltage Vsig is a voltage value lower than the fixed voltage Vofs, and the maximum voltage of the signal voltage Vsig is a voltage value higher than the fixed voltage Vofs. The fixed voltage Vofs is a constant voltage unrelated to the video signal Din. The fixed voltage Vofs has a value smaller than the sum (Vcat + Vthel + Vth) of the cathode voltage Vcat of the
ライトスキャナ32は、複数の画素11を所定の単位ごとに走査する。ライトスキャナ32は、例えば、1フレーム期間において、各走査線WSLに選択パルスを順次、出力する。ライトスキャナ32は、例えば、制御信号の入力に応じて(同期して)、複数の走査線WSLを所定のシーケンスで選択することにより、閾値補正準備や、閾値補正、信号電圧Vsigの書き込み、移動度補正および発光を所望の順番で実行させる。
The
閾値補正準備とは、駆動トランジスタTr1のゲート電圧を初期化する(具体的にはVofsにする)とともに、駆動トランジスタTr1のソース電圧を初期化することを指している。閾値補正とは、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧に近づける補正動作を指している。信号電圧Vsigの書き込み(信号書き込み)とは、駆動トランジスタTr1のゲートに対して、信号電圧Vsigを、書き込みトランジスタTr2を介して書き込む動作を指している。移動度補正とは、駆動トランジスタTr1のゲート−ソース間に保持される電圧(ゲート−ソース間電圧Vgs)を、駆動トランジスタTr1の移動度の大きさに応じて補正する動作を指している。信号書き込みと、移動度補正とは、互いに別個のタイミングで行われることもある。本実施の形態では、ライトスキャナ32が、1つの選択パルスを、走査線WSLへ出力することによって、信号書き込みと、移動度補正とを同時に(もしくは間髪空けずに連続して)行うようになっている。
The threshold correction preparation refers to initializing the gate voltage of the drive transistor Tr1 (specifically, Vofs) and initializing the source voltage of the drive transistor Tr1. The threshold correction refers to a correction operation for bringing the gate-source voltage Vgs of the driving transistor Tr1 closer to the threshold voltage of the driving transistor Tr1. The writing of the signal voltage Vsig (signal writing) refers to an operation of writing the signal voltage Vsig to the gate of the driving transistor Tr1 via the writing transistor Tr2. Mobility correction refers to an operation of correcting the voltage (gate-source voltage Vgs) held between the gate and source of the drive transistor Tr1 in accordance with the mobility of the drive transistor Tr1. The signal writing and the mobility correction may be performed at separate timings. In the present embodiment, the
ライトスキャナ32は、例えば、2種類の電圧(Von、Voff)を出力可能となっている。ライトスキャナ32は、例えば、駆動対象の画素11へ、走査線WSLを介して2種類の電圧(Von、Voff)を供給し、書き込みトランジスタTr2のオンオフ制御を行う。オン電圧Vonは、書き込みトランジスタTr2のオン電圧以上の値となっている。オン電圧Vonは、後述の「閾値補正準備期間」や、「閾値補正期間」、「信号書込・移動度補正期間」などにライトスキャナ32から出力される選択パルスの波高値である。オフ電圧Voffは、書き込みトランジスタTr2のオン電圧よりも低い値となっており、かつ、オン電圧Vonよりも低い値となっている。
For example, the
制御スキャナ33は、制御信号の入力に応じて(同期して)、複数の制御線CTLに対して、所定の単位ごとに順次、制御パルスを出力する。制御スキャナ33は、例えば、1フレーム期間において、各制御線CTLに制御パルスを順次、出力する。制御スキャナ33は、例えば、複数の制御線CTLに対して、所定のシーケンスで制御パルスを出力することにより、ライトスキャナ32と協働して、閾値補正準備や、閾値補正、信号電圧Vsigの書き込み、移動度補正および発光を所望の順番で実行させる。
The control scanner 33 sequentially outputs control pulses to the plurality of control lines CTL for each predetermined unit in response to (in synchronization with) the input of the control signal. For example, the control scanner 33 sequentially outputs control pulses to the control lines CTL in one frame period. The control scanner 33 outputs control pulses in a predetermined sequence to a plurality of control lines CTL, for example, and cooperates with the
制御スキャナ33は、3種類の電圧値(Vdd、Vmid、Vss)を含む制御パルスを出力可能となっている。制御スキャナ33は、例えば、3種類の電圧(Vdd、Vmid、Vss)からなる制御パルスを出力可能となっている。制御スキャナ33は、例えば、制御線CTLを介して、各画素11へ3種類の電圧(Vdd、Vmid、Vss)を供給する。制御スキャナ33は、駆動トランジスタTr1のゲートに信号電圧Vsigを書き込む際に、3種類の電圧値(Vdd、Vmid、Vss)のうち中間の電圧値(Vmid)を制御線CTLに出力する。制御スキャナ33は、有機EL素子13を発光させる時に、3種類の電圧値(Vdd、Vmid、Vss)のうち最も高い電圧値(Vdd)を制御線CTLに出力する。制御スキャナ33は、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧Vthに近づける補正動作を行う直前に、3種類の電圧値(Vdd、Vmid、Vss)のうち最も低い電圧値(Vss)を制御線CTLに出力する。
The control scanner 33 can output control pulses including three kinds of voltage values (Vdd, Vmid, Vss). For example, the control scanner 33 can output control pulses composed of three types of voltages (Vdd, Vmid, Vss). For example, the control scanner 33 supplies three types of voltages (Vdd, Vmid, Vss) to each
固定電圧Vddは、有機EL素子13のアノード電圧Velとダイオード素子Tr3の閾値電圧VthDの差(Vel−VthD)よりも大きな値となっている。固定電圧Vssは、有機EL素子13のアノード電圧Velとダイオード素子Tr3の閾値電圧VthDの差(Vel−VthD)よりも小さな値となっている。固定電圧Vmidは、固定電圧Vssよりも大きな値であって、かつ、固定電圧Vddよりも小さな値となっている。固定電圧Vmidは、固定電圧Vofsと、閾値電圧Vth+VthDとの差(Vofs−Vth−VthD)よりも大きな値となっている。さらに、固定電圧Vmidは、映像信号Dinが低階調である場合の信号電圧Vsigの書き込み時にダイオード素子Tr3がオフする値となっており、かつ、映像信号Dinが高階調である場合の信号電圧Vsigの書き込み時にダイオード素子Tr3がオンする値となっている。具体的には、固定電圧Vmidは、以下の式(1)を満たす値となっている。
Vmid+VthD<Vcat+Vel…(1)
The fixed voltage Vdd is larger than the difference (Vel−VthD) between the anode voltage Vel of the
Vmid + VthD <Vcat + Vel (1)
(コントローラ20)
次に、コントローラ20について説明する。コントローラ20は、例えば、映像信号処理回路21、タイミング生成回路22および電源回路23を有している。映像信号処理回路21は、例えば、外部から入力されたデジタルの映像信号Dinに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Vsigを生成する。映像信号処理回路21は、例えば、生成した信号電圧Vsigを水平セレクタ31に出力する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路22は、ドライバ30内の各回路が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号Tinに応じて(同期して)、ドライバ30内の各回路に対して制御信号を出力する。電源回路23は、水平セレクタ31、ライトスキャナ32、制御スキャナ33、映像信号処理回路21およびタイミング生成回路22等の種々の回路で必要となる種々の固定電圧を生成し、供給する。
(Controller 20)
Next, the
[動作]
次に、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、有機EL素子13のI−V特性が経時変化しても、その影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、有機EL素子13のI−V特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタTr1の閾値電圧や移動度が経時変化しても、それらの影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、上記閾値電圧や上記移動度の変動に対する補正動作を組み込んでいる。
[Operation]
Next, the operation (operation from quenching to light emission) of the
図3は、1つの画素11に着目したときの走査線WSL、信号線DTLおよび制御線CTLに印加される電圧ならびに駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsの経時変化の一例を表したものである。図4〜図8、図9〜図13は、画素11の動作の一例を表したものである。図9は、駆動トランジスタTr1のソース電圧Vsの経時変化の一例を表したものである。
FIG. 3 shows an example of changes over time in the voltage applied to the scanning line WSL, the signal line DTL, and the control line CTL, and the gate voltage Vg and the source voltage Vs of the driving transistor Tr1 when focusing on one
まず、コントローラ20およびドライバ30は、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧Vthに近づける閾値補正の準備を行う。閾値補正の準備前、有機EL素子13は発光している。このとき、走査線WSLの電圧がVoffとなっており、制御線CTLの電圧がVddとなっている(図4)。Vddは、Vel−VthDよりも大きな値となっているので、ダイオード素子Tr3はオフしている。駆動トランジスタTr1は飽和領域で動作するので、有機EL素子13に流れる電流Idsは、駆動トランジスタTr1のゲート−ソース間電圧Vgsの大きさに応じた値となっている。
First, the
コントローラ20およびドライバ30は、閾値補正の準備を開始するにあたって、有機EL素子13を消光する。具体的には、ライトスキャナ32が、制御信号に応じて走査線WSLの電圧をVoffからVonに上げる(T1、図5)。すると、ゲート電圧VgがVofsまで下がる。Vofsは、Vcat+Vthel+Vthよりも小さな値となっているので、駆動トランジスタTr1がオフする。さらに、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)が自己放電により徐々に低下し、最終的にVcat+Vthelとなる。
The
一定時間経過後、制御線CTLの電圧をVddからVssに下げる(T2、図6)。Vssは、Vel−VthDよりも小さな値となっているので、ダイオード素子Tr3がオンする。これにより、ダイオード素子Tr3に電流が流れ、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)が、Vss+VthDとなる。 After a certain period of time, the voltage of the control line CTL is lowered from Vdd to Vss (T2, FIG. 6). Since Vss is smaller than Vel-VthD, the diode element Tr3 is turned on. As a result, a current flows through the diode element Tr3, and the anode voltage Vel (or the source voltage Vs of the drive transistor Tr1) becomes Vss + VthD.
(閾値補正準備期間)
次に、信号線DTLの電圧がVofsとなっており、かつ制御線CTLの電圧がVssとなっている時に、ライトスキャナ32は、制御信号に応じて走査線WSLの電圧をVoffからVonに上げる(T3、図7)。すると、ゲート電圧VgがVofsまで変化する。このとき、駆動トランジスタTr1のゲート−ソース間電圧Vgsが駆動トランジスタTr1のVthよりも大きくなるように、VofsおよびVssの値が設定されている。そのため、駆動トランジスタTr1がオンし、駆動トランジスタTr1およびダイオード素子Tr3を貫通する電流(貫通電流)が流れ、アノード電圧Velが、Vss+VthD+ΔVとなる。ここで、ΔVは、ダイオード素子Tr3における電圧降下量に相当する。
(Threshold correction preparation period)
Next, when the voltage of the signal line DTL is Vofs and the voltage of the control line CTL is Vss, the
(閾値補正期間)
続いて、コントローラ20およびドライバ30は、駆動トランジスタTr1の閾値補正の動作を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ走査線WSLの電圧がVonとなっている時に、制御スキャナ33は、制御信号に応じて制御線CTLの電圧をVssからVmidに上げる(T4、図8)。Vmidは、Vofs−Vth−VthDよりも大きな値となっており、さらに、上述の式(1)を満たす値となっている。すると、ダイオード素子Tr3がオフして、図8に示したような電流が流れる。このとき、Vel≦Vcat+Vthelとなっているので、駆動トランジスタTr1を流れる電流は、保持容量Csと、素子容量Celを充電するために使われる。このとき、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)は、時間の経過とともに、例えば、図9に示したように上昇していく。その結果、ゲート電圧VgがVofsとなり、保持容量Csと、素子容量Celが充電され、ゲート−ソース間電圧VgsがVthに近づいていく。その一方で、有機EL素子13には逆バイアスがかかっているので、有機EL素子13が発光することはない。
(Threshold correction period)
Subsequently, the
その後、ライトスキャナ32が制御信号に応じて走査線WSLの電圧をVonからVoffに下げる(T5、図10)。すると、駆動トランジスタTr1のゲートがフローティングとなる。このとき、ゲート−ソース間電圧Vgsは、まだ、駆動トランジスタTr1の閾値電圧Vthよりも大きいので、駆動トランジスタTr1のドレイン−ソース間に電流が流れ続け、保持容量Csの充電が継続する。そのため、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが上昇し続ける。その一方で、有機EL素子13には逆バイアスがかかっているので、有機EL素子13が発光することはない。
Thereafter, the
その後、信号線DTLの電圧が再びVofsとなった時に、ライトスキャナ32が制御信号に応じて走査線WSLの電圧をVoffからVonに上げて、駆動トランジスタTr1の閾値補正を行う。コントローラ20およびドライバ30は、このようにして閾値補正を繰り返し行う。その結果、ゲート電圧VgがVofsとなり、保持容量CsがVthに充電され、ゲート−ソース間電圧VgsがVthとなる。なお、このとき、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)は、Vofs−Vthとなり、Vthel+Vcat以下の値となっている。そのため、この時も、有機EL素子13が発光することはない。
Thereafter, when the voltage of the signal line DTL becomes Vofs again, the
その後、水平セレクタ31が制御信号に応じて信号線DTLの電圧をVofsからVsigに切り替える前に、ライトスキャナ32が制御信号に応じて走査線WSLの電圧をVonからVoffに下げる(T6)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、ゲート−ソース間電圧Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、ゲート−ソース間電圧VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路12ごとにばらついた場合であっても、有機EL素子13の発光輝度がばらつくのをなくすることができる。
Thereafter, before the
(待機期間)
その後、待機期間中に、水平セレクタ31は、信号線DTLの電圧をVofsからVsigに切り替える。
(Waiting period)
Thereafter, during the standby period, the
(信号書込・移動度補正期間)
待機期間が終了した後(つまり閾値補正が完了した後)、コントローラ20およびドライバ30は、映像信号Dinに応じた信号電圧Vsigの書き込みと、移動度補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、ライトスキャナ32は、制御信号に応じて走査線WSLの電圧をVoffからVonに上げ(T7)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。
(Signal writing / mobility correction period)
After the standby period ends (that is, after the threshold correction is completed), the
このとき、信号電圧Vsigが大きい場合、つまり、映像信号Dinが高階調である場合、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)の増加量が大きくなる。このとき、Vmidが、信号電圧Vsigの書き込み時にダイオード素子Tr3がオンする値となっている。つまり、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)が、Vmid+VthDを超えるように、Vmidが設定されている。そのため、ダイオード素子Tr3がオンする。なお、Vmidは、上記の式(1)を満たしているので、有機EL素子13がオンすることはない。
At this time, when the signal voltage Vsig is large, that is, when the video signal Din has a high gradation, the increase amount of the anode voltage Vel (or the source voltage Vs of the drive transistor Tr1) increases. At this time, Vmid is a value that turns on the diode element Tr3 when the signal voltage Vsig is written. That is, Vmid is set so that the anode voltage Vel (or the source voltage Vs of the drive transistor Tr1) exceeds Vmid + VthD. Therefore, the diode element Tr3 is turned on. Since Vmid satisfies the above formula (1), the
このように、移動度補正中にダイオード素子Tr3がオンすることにより、図11に示したような貫通電流が流れ、ノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)が緩やかに増加する。その結果、移動度補正中に駆動トランジスタTr1のゲート−ソース間電圧Vgsが小さくなることがない。 Thus, when the diode element Tr3 is turned on during the mobility correction, a through current as shown in FIG. 11 flows, and the node voltage Vel (or the source voltage Vs of the drive transistor Tr1) gradually increases. As a result, the gate-source voltage Vgs of the drive transistor Tr1 does not decrease during mobility correction.
一方、信号電圧Vsigが小さい場合、つまり、映像信号Dinが低階調である場合、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)の増加量が小さくなる。このとき、アノード電圧Vel(または駆動トランジスタTr1のソース電圧Vs)が、Vmid+VthDを超えない階調となっている場合には、ダイオード素子Tr3がオフしたままである。そのため、図11に示したような貫通電流が流れず、図12に示したような電流が流れる。その結果、ドレイン−ソース間の電流は保持容量Csと有機EL素子13の素子容量Celに流れ、保持容量Csおよび素子容量Celが充電されるので、ソース電圧Vsが上昇する。従って、映像信号Dinが低階調である場合、通常の移動度補正がなされる。
On the other hand, when the signal voltage Vsig is small, that is, when the video signal Din has a low gradation, the increase amount of the anode voltage Vel (or the source voltage Vs of the drive transistor Tr1) is small. At this time, when the anode voltage Vel (or the source voltage Vs of the driving transistor Tr1) has a gradation that does not exceed Vmid + VthD, the diode element Tr3 remains off. Therefore, the through current as shown in FIG. 11 does not flow, and the current as shown in FIG. 12 flows. As a result, the drain-source current flows through the storage capacitor Cs and the element capacitor Cel of the
このように、本実施の形態では、低階調時に通常の移動度補正がなされ、高階調時に通常とは異なる移動度補正がなされる。なお、一般には、画面表示におけるスジやムラは低階調時に視認されやすく、高階調時には視認され難い。そのため、高階調時に通常とは異なる移動度補正がなされた場合であっても、大きな画質劣化は発生しない。 Thus, in the present embodiment, normal mobility correction is performed at the time of low gradation, and mobility correction different from the normal is performed at the time of high gradation. In general, streaks and unevenness in the screen display are easily visible when the gradation is low, and are hardly visible when the gradation is high. Therefore, even when mobility correction different from normal is performed at the time of high gradation, there is no significant deterioration in image quality.
(発光)
次に、ライトスキャナ32は、制御信号に応じて走査線WSLの電圧をVonからVoffに下げる(T8)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、それにともなってゲート電圧Vgも上昇する。その直後、制御スキャナ33は、制御信号に応じて制御線CTLの電圧をVmidからVddに上げる(T9、図13)。すると、駆動トランジスタTr1が、一定の電流Ids'を有機EL素子13に流し、ソース電圧Vsは、有機EL素子13に電流Ids'が流れる電圧Vxまで上昇し、有機EL素子13が所望の輝度で発光する。
(Light emission)
Next, the
[効果]
次に、本実施の形態の表示装置1における効果について説明する。
[effect]
Next, the effect in the
有機EL表示装置では、通常、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が行われる。この補正動作の1つである移動度補正は、駆動トランジスタのソース電圧を自らの電流で変化させて行われる。そのため、与えられる信号電圧Vsigに対して移動度補正量(ソースの上昇量)だけロスが生じる。移動度補正は信号書き込み動作と同時に行われ、信号書き込み動作と移動度補正動作を別々に行うことができない。そのため、有機EL素子を高輝度で発光させるためには、信号電圧をより大きな値とする必要があり、その分、消費電力が増加してしまうという問題があった。 In an organic EL display device, a correction operation for reducing variation in light emission luminance caused by variation in threshold voltage or mobility of a drive transistor is usually performed. Mobility correction, which is one of the correction operations, is performed by changing the source voltage of the driving transistor with its own current. For this reason, a loss is caused by the mobility correction amount (source increase amount) with respect to the applied signal voltage Vsig. The mobility correction is performed simultaneously with the signal writing operation, and the signal writing operation and the mobility correction operation cannot be performed separately. Therefore, in order to cause the organic EL element to emit light with high luminance, it is necessary to set the signal voltage to a larger value, and there is a problem that the power consumption increases accordingly.
一方、本実施の形態では、3種類の電圧値(Vdd、Vmid、Vss)を含む制御信号を、画素回路12内の有機EL素子13に並列接続されたダイオード素子Tr3に印加することにより、複数の画素12が駆動される。これにより、例えば、駆動トランジスタTr1のゲートに信号電圧Vsigを書き込む際に、3種類の電圧値(Vdd、Vmid、Vss)のうち中間の電圧値(Vmid)を制御線CTLに出力することが可能となる。その結果、例えば、低階調時の信号電圧Vsigの書き込み時にダイオード素子Tr3をオンさせない一方で、高階調時の信号電圧Vsigの書き込み時にダイオード素子Tr3をオンさせることができる。従って、信号電圧Vsigの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。
On the other hand, in the present embodiment, a plurality of control signals including three kinds of voltage values (Vdd, Vmid, Vss) are applied to the diode element Tr3 connected in parallel to the
また、本実施の形態では、中間の電圧値(Vmid)は、映像信号Dinが低階調である場合の信号電圧Vsigの書き込み時にダイオード素子Tr3がオフする値となっている。さらに、中間の電圧値(Vmid)は、映像信号Dinが高階調である場合の信号電圧Vsigの書き込み時にダイオード素子Tr3がオンする値となっている。これにより、信号電圧Vsigの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。 In the present embodiment, the intermediate voltage value (Vmid) is a value at which the diode element Tr3 is turned off when the signal voltage Vsig is written when the video signal Din has a low gradation. Further, the intermediate voltage value (Vmid) is a value that turns on the diode element Tr3 when the signal voltage Vsig is written when the video signal Din has a high gradation. As a result, the signal voltage Vsig can be lowered, and an increase in power consumption caused by the correction operation can be suppressed.
また、本実施の形態では、中間の電圧値(Vmid)は、上記の式(1)を満たす値となっている。これにより、信号電圧Vsigの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。 Further, in the present embodiment, the intermediate voltage value (Vmid) is a value that satisfies the above equation (1). As a result, the signal voltage Vsig can be lowered, and an increase in power consumption caused by the correction operation can be suppressed.
また、本実施の形態では、有機EL素子13を発光させる時に、3種類の電圧値(Vdd、Vmid、Vss)のうち最も高い電圧値(Vdd)が制御線CTLに出力される。さらに、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧Vthに近づける補正動作を行う直前に、3種類の電圧値(Vdd、Vmid、Vss)のうち最も低い電圧値(Vss)が制御線CTLに出力される。これにより、画素回路12を従来の回路構成としつつ、ダイオード素子Tr3に対して3種類の電圧値(Vdd、Vmid、Vss)を含む制御パルスを印加するだけで、信号電圧Vsigの低電圧化が可能となる。その結果、補正動作に起因する消費電力の増加を抑制することができる。
In the present embodiment, when the
<2.変形例>
以下に、上記実施の形態の表示装置1の種々の変形例について説明する。なお、以下では、上記実施の形態の表示装置1と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の表示装置1と共通する構成要素についての説明は、適宜、省略されるものとする。
<2. Modification>
Below, the various modifications of the
上記実施の形態において、制御スキャナ33は、閾値補正期間に、3種類の電圧値(Vdd、Vmid、Vss)のうち、最も高い電圧値(Vdd)を制御線CTLに出力してもよい。このとき、制御スキャナ33は、例えば、図14に示したように、書き込み期間(T7〜T8)のうち、少なくとも書き込み修了時(T8)を含む期間、固定電圧Vmidを制御線CTLに出力してもよい。このようにした場合であっても、例えば、低階調時の信号電圧Vsigの書き込み時にダイオード素子Tr3をオフさせる一方で、高階調時の信号電圧Vsigの書き込み時にダイオード素子Tr3をオンさせることができる。従って、信号電圧Vsigの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。 In the above embodiment, the control scanner 33 may output the highest voltage value (Vdd) among the three types of voltage values (Vdd, Vmid, Vss) to the control line CTL during the threshold correction period. At this time, for example, as shown in FIG. 14, the control scanner 33 outputs the fixed voltage Vmid to the control line CTL during a period including at least the completion of writing (T8) in the writing period (T7 to T8). Also good. Even in this case, for example, the diode element Tr3 is turned off when the signal voltage Vsig at the time of low gradation is written, while the diode element Tr3 is turned on when the signal voltage Vsig at the time of high gradation is written. it can. Therefore, since the signal voltage Vsig can be lowered, an increase in power consumption due to the correction operation can be suppressed.
<3.適用例>
以下、上記実施の形態およびその変形例(以下、「上記実施の形態等」と称する。)で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<3. Application example>
Hereinafter, application examples of the
図15は、本適用例に係る電子機器2の概略構成例を表したものである。電子機器2は、例えば、折りたたみ可能な2枚の板状の筐体のうちの一方の筐体の主面に表示面2Aを備えたノート型のパーソナルコンピュータである。電子機器2は、上記実施の形態等の表示装置1を備えており、例えば、表示面2Aの位置に画素アレイ部10を備えている。本適用例では、表示装置1が設けられているので、発光輝度のばらつきを低減することができる。また、表示装置1において、画素アレイ部10が高精細化されている場合であっても、発光輝度のばらつきを低減することができる。
FIG. 15 illustrates a schematic configuration example of the
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。 While the present technology has been described with the embodiment, the modification, and the application example, the present technology is not limited to the embodiment and the like, and various modifications can be made. In addition, the effect described in this specification is an illustration to the last. The effect of this technique is not limited to the effect described in this specification. The present technology may have effects other than those described in the present specification.
また、例えば、本技術は以下のような構成を取ることができる。
(1)
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
前記駆動回路は、3種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動する
表示装置。
(2)
前記駆動回路は、前記駆動トランジスタのゲートに前記信号電圧を書き込む際に、前記3種類の電圧値のうち中間の電圧値を前記制御線に出力する
(1)に記載の表示装置。
(3)
前記中間の電圧値は、前記映像信号が低階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオフする値となっており、かつ、前記映像信号が高階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオンする値となっている
(2)に記載の表示装置。
(4)
前記中間の電圧値は、以下の式を満たす値となっている
(3)に記載の表示装置。
Vmid+VthD<Vcat+Vel
Vmid:前記中間の電圧値
VthD:前記ダイオード素子の閾値電圧
Vcat:前記発光素子のカソード電圧
Vel:前記発光素子のアノード電圧
(5)
前記駆動回路は、前記発光素子を発光させる時に、前記3種類の電圧値のうち最も高い電圧値を前記制御線に出力し、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う直前に、前記3種類の電圧値のうち最も低い電圧値を前記制御線に出力する
(2)ないし(4)のいずれか1つに記載の表示装置。
(6)
各々が発光素子と画素回路とを含む複数の画素を駆動する駆動方法であって、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
3種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動するステップを含んでいる
駆動方法。
(7)
前記ステップにおいて、前記駆動トランジスタのゲートに前記信号電圧を書き込む際に、前記3種類の電圧値のうち中間の電圧値を前記制御線に出力する
(6)に記載の駆動方法。
(8)
前記中間の電圧値は、前記映像信号が低階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオフする値となっており、かつ、前記映像信号が高階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオンする値となっている
(7)に記載の駆動方法。
(9)
前記中間の電圧値は、以下の式を満たす値となっている
(8)に記載の駆動方法。
Vmid+VthD<Vcat+Vel
Vmid:前記中間の電圧値
VthD:前記ダイオード素子の閾値電圧
Vcat:前記発光素子のカソード電圧
Vel:前記発光素子のアノード電圧
(10)
前記発光素子を発光させる時に、前記3種類の電圧値のうち最も高い電圧値を前記制御線に出力し、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う直前に、前記3種類の電圧値のうち最も低い電圧値を前記制御線に出力する
(7)ないし(9)のいずれか1つに記載の駆動方法。
For example, this technique can take the following composition.
(1)
A plurality of pixels each including a light emitting element and a pixel circuit;
A drive circuit for driving a plurality of the pixels,
The pixel circuit includes:
A driving transistor for controlling a current flowing in the light emitting element;
A writing transistor for controlling application of a signal voltage corresponding to a video signal to the gate of the driving transistor;
A storage capacitor provided between the gate of the driving transistor and the anode of the light emitting element;
A diode element provided between an anode of the light emitting element and a control line;
The driving circuit drives a plurality of the pixels by outputting a control signal including three kinds of voltage values to the control line.
(2)
The display device according to (1), wherein the drive circuit outputs an intermediate voltage value of the three types of voltage values to the control line when writing the signal voltage to the gate of the drive transistor.
(3)
The intermediate voltage value is a value that turns off the diode element when the signal voltage is written when the video signal has a low gradation, and the signal when the video signal has a high gradation. The display device according to (2), wherein the diode element is turned on when voltage is written.
(4)
The display device according to (3), wherein the intermediate voltage value satisfies the following expression.
Vmid + VthD <Vcat + Vel
Vmid: intermediate voltage value VthD: threshold voltage Vcat of the diode element: cathode voltage Vel of the light emitting element: anode voltage of the light emitting element (5)
When the light emitting element emits light, the driving circuit outputs the highest voltage value among the three kinds of voltage values to the control line, and sets the gate-source voltage of the driving transistor as a threshold voltage of the driving transistor. The display device according to any one of (2) to (4), wherein the lowest voltage value among the three types of voltage values is output to the control line immediately before performing the correction operation to approach.
(6)
A driving method for driving a plurality of pixels each including a light emitting element and a pixel circuit,
The pixel circuit includes:
A driving transistor for controlling a current flowing in the light emitting element;
A writing transistor for controlling application of a signal voltage corresponding to a video signal to the gate of the driving transistor;
A storage capacitor provided between the gate of the driving transistor and the anode of the light emitting element;
A diode element provided between an anode of the light emitting element and a control line;
A driving method including a step of driving a plurality of the pixels by outputting a control signal including three kinds of voltage values to the control line.
(7)
In the step, when writing the signal voltage to the gate of the driving transistor, an intermediate voltage value among the three types of voltage values is output to the control line.
(8)
The intermediate voltage value is a value that turns off the diode element when the signal voltage is written when the video signal has a low gradation, and the signal when the video signal has a high gradation. The driving method according to (7), wherein the diode element is turned on when a voltage is written.
(9)
The intermediate voltage value is a value satisfying the following expression (8).
Vmid + VthD <Vcat + Vel
Vmid: intermediate voltage value VthD: threshold voltage Vcat of the diode element: cathode voltage Vel of the light emitting element: anode voltage of the light emitting element (10)
When the light emitting element emits light, the highest voltage value among the three kinds of voltage values is output to the control line, and a correction operation is performed to bring the gate-source voltage of the driving transistor closer to the threshold voltage of the driving transistor. The drive method according to any one of (7) to (9), wherein the lowest voltage value of the three types of voltage values is output to the control line immediately before.
1…表示装置、2…電子機器、2A…表示面、10…画素アレイ部、11…画素、12…画素回路、13…有機EL素子、20…コントローラ、21…映像信号処理回路、22…タイミング生成回路、23…電源回路、30…ドライバ、31…水平セレクタ、32…ライトスキャナ、33…制御スキャナ、Cel…素子容量、Cs…保持容量、Cgs…ゲート−ソース間容量、CTL…制御線、Din…映像信号、DTL…信号線、Ids,Ids’…電流、T1,T2,T3,T4,T5,T6,T7,T8,T9…時刻、Tin…同期信号、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Tr3…制御トランジスタ、Vcat…カソード電圧、Vcc,Vdd,Vofs,Vmid,Vss…固定電圧、Vel…アノード電圧、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Von…オン電圧、Voff…オフ電圧、Vs…ソース電圧、Vsig…信号電圧、Vth,VthD,Vthel…閾値電圧、WSL…走査線、ΔV…電圧降下量。
DESCRIPTION OF
Claims (10)
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
前記駆動回路は、3種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動する
表示装置。 A plurality of pixels each including a light emitting element and a pixel circuit;
A drive circuit for driving a plurality of the pixels,
The pixel circuit includes:
A driving transistor for controlling a current flowing in the light emitting element;
A writing transistor for controlling application of a signal voltage corresponding to a video signal to the gate of the driving transistor;
A storage capacitor provided between the gate of the driving transistor and the anode of the light emitting element;
A diode element provided between an anode of the light emitting element and a control line;
The driving circuit drives a plurality of the pixels by outputting a control signal including three kinds of voltage values to the control line.
請求項1に記載の表示装置。 The display device according to claim 1, wherein the drive circuit outputs an intermediate voltage value of the three types of voltage values to the control line when writing the signal voltage to the gate of the drive transistor.
請求項2に記載の表示装置。 The intermediate voltage value is a value that turns off the diode element when the signal voltage is written when the video signal has a low gradation, and the signal when the video signal has a high gradation. The display device according to claim 2, wherein the diode element has a value that turns on when a voltage is written.
請求項3に記載の表示装置。
Vmid+VthD<Vcat+Vel
Vmid:前記中間の電圧値
VthD:前記ダイオード素子の閾値電圧
Vcat:前記発光素子のカソード電圧
Vel:前記発光素子のアノード電圧 The display device according to claim 3, wherein the intermediate voltage value is a value satisfying the following expression.
Vmid + VthD <Vcat + Vel
Vmid: intermediate voltage value VthD: threshold voltage Vcat of the diode element: cathode voltage Vel of the light emitting element Vel: anode voltage of the light emitting element
請求項2に記載の表示装置。 When the light emitting element emits light, the driving circuit outputs the highest voltage value among the three kinds of voltage values to the control line, and sets the gate-source voltage of the driving transistor as a threshold voltage of the driving transistor. The display device according to claim 2, wherein the lowest voltage value of the three types of voltage values is output to the control line immediately before performing the correction operation to approach the display device.
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
3種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動する
駆動方法。 A driving method for driving a plurality of pixels each including a light emitting element and a pixel circuit,
The pixel circuit includes:
A driving transistor for controlling a current flowing in the light emitting element;
A writing transistor for controlling application of a signal voltage corresponding to a video signal to the gate of the driving transistor;
A storage capacitor provided between the gate of the driving transistor and the anode of the light emitting element;
A diode element provided between an anode of the light emitting element and a control line;
A driving method for driving a plurality of the pixels by outputting a control signal including three kinds of voltage values to the control line.
請求項6に記載の駆動方法。 The driving method according to claim 6, wherein in the step, when writing the signal voltage to the gate of the driving transistor, an intermediate voltage value among the three kinds of voltage values is output to the control line.
請求項7に記載の駆動方法。 The intermediate voltage value is a value that turns off the diode element when the signal voltage is written when the video signal has a low gradation, and the signal when the video signal has a high gradation. The driving method according to claim 7, wherein the diode element is turned on when a voltage is written.
請求項8に記載の駆動方法。
Vmid+VthD<Vcat+Vel
Vmid:前記中間の電圧値
VthD:前記ダイオード素子の閾値電圧
Vcat:前記発光素子のカソード電圧
Vel:前記発光素子のアノード電圧 The driving method according to claim 8, wherein the intermediate voltage value is a value satisfying the following expression.
Vmid + VthD <Vcat + Vel
Vmid: intermediate voltage value VthD: threshold voltage Vcat of the diode element: cathode voltage Vel of the light emitting element Vel: anode voltage of the light emitting element
請求項7に記載の駆動方法。 When the light emitting element emits light, the highest voltage value among the three kinds of voltage values is output to the control line, and a correction operation is performed to bring the gate-source voltage of the driving transistor closer to the threshold voltage of the driving transistor. The driving method according to claim 7, wherein the lowest voltage value among the three types of voltage values is output to the control line immediately before.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016242974A JP6789796B2 (en) | 2016-12-15 | 2016-12-15 | Display device and drive method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016242974A JP6789796B2 (en) | 2016-12-15 | 2016-12-15 | Display device and drive method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018097236A true JP2018097236A (en) | 2018-06-21 |
JP6789796B2 JP6789796B2 (en) | 2020-11-25 |
Family
ID=62632838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016242974A Active JP6789796B2 (en) | 2016-12-15 | 2016-12-15 | Display device and drive method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6789796B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114677927A (en) * | 2022-03-16 | 2022-06-28 | Tcl华星光电技术有限公司 | Display panel |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108381A (en) * | 2005-10-13 | 2007-04-26 | Sony Corp | Display device and driving method of same |
JP2007179021A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Display device and electronic apparatus |
JP2009300753A (en) * | 2008-06-13 | 2009-12-24 | Fujifilm Corp | Display device and driving method |
US20100013806A1 (en) * | 2008-07-21 | 2010-01-21 | Samsung Mobile Display Co.Ltd. | Pixel and organic light emitting display device using the same |
US20160171930A1 (en) * | 2014-12-10 | 2016-06-16 | Lg Display Co., Ltd. | Organic light emitting diode display device |
JP2016109772A (en) * | 2014-12-03 | 2016-06-20 | ソニー株式会社 | Display device and electronic equipment |
-
2016
- 2016-12-15 JP JP2016242974A patent/JP6789796B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108381A (en) * | 2005-10-13 | 2007-04-26 | Sony Corp | Display device and driving method of same |
JP2007179021A (en) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | Display device and electronic apparatus |
JP2009300753A (en) * | 2008-06-13 | 2009-12-24 | Fujifilm Corp | Display device and driving method |
US20100013806A1 (en) * | 2008-07-21 | 2010-01-21 | Samsung Mobile Display Co.Ltd. | Pixel and organic light emitting display device using the same |
JP2016109772A (en) * | 2014-12-03 | 2016-06-20 | ソニー株式会社 | Display device and electronic equipment |
US20160171930A1 (en) * | 2014-12-10 | 2016-06-16 | Lg Display Co., Ltd. | Organic light emitting diode display device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114677927A (en) * | 2022-03-16 | 2022-06-28 | Tcl华星光电技术有限公司 | Display panel |
CN114677927B (en) * | 2022-03-16 | 2023-08-22 | Tcl华星光电技术有限公司 | display panel |
Also Published As
Publication number | Publication date |
---|---|
JP6789796B2 (en) | 2020-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020112795A (en) | Electronic display provided with intra-pixel and external hybrid compensation | |
KR100592646B1 (en) | Light Emitting Display and Driving Method Thereof | |
US9105213B2 (en) | Organic light emitting diode display and method of driving the same | |
US11380246B2 (en) | Electroluminescent display device having pixel driving | |
CN113053281B (en) | Pixel driving circuit and electroluminescent display device including the same | |
JP6853662B2 (en) | Display panel and display device | |
KR20150044660A (en) | Organic light emitting diode display device and method for driving the same | |
JP5284492B2 (en) | Display device and control method thereof | |
US10818223B2 (en) | Organic light emitting display device and method of driving same | |
JP2011175103A (en) | Pixel circuit, display device and method for driving the same, and electronic equipment | |
KR20140079685A (en) | Organic light emitting diode display device and method for driving the same | |
KR100707624B1 (en) | Pixel and Driving Method of Light Emitting Display Using the Same | |
KR20170122432A (en) | Organic light emitting diode display device and driving method the same | |
JP2015094773A (en) | Display device and electronic apparatus | |
KR102076845B1 (en) | The Method for Driving of Organic Light Emitting diode Display | |
JP6789796B2 (en) | Display device and drive method | |
KR101699045B1 (en) | Organic Light Emitting Display and Driving Method Thereof | |
US10818242B2 (en) | Pixel circuit including plurality of switching transistors and capacitors, and display unit | |
JP6781176B2 (en) | Pixel circuit and display device | |
JP6774325B2 (en) | Pixel circuit and display device | |
KR100592645B1 (en) | Pixel and Driving Method of Light Emitting Display Using the Same | |
JP2015090439A (en) | Drive circuit, display device, and electronic apparatus | |
JP2020012934A (en) | Method for driving display panel, driving circuit, and display device | |
JP5531821B2 (en) | Display device and display driving method | |
JP6811085B2 (en) | Drive circuit and display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201104 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6789796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |