KR100592645B1 - Pixel and Driving Method of Light Emitting Display Using the Same - Google Patents
Pixel and Driving Method of Light Emitting Display Using the Same Download PDFInfo
- Publication number
- KR100592645B1 KR100592645B1 KR1020040090399A KR20040090399A KR100592645B1 KR 100592645 B1 KR100592645 B1 KR 100592645B1 KR 1020040090399 A KR1020040090399 A KR 1020040090399A KR 20040090399 A KR20040090399 A KR 20040090399A KR 100592645 B1 KR100592645 B1 KR 100592645B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- scan
- emission control
- period
- signal
- Prior art date
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
본 발명은 균일한 휘도의 영상을 표시할 수 있도록 한 발광 표시장치에 관한 것이다.The present invention relates to a light emitting display device capable of displaying an image of uniform brightness.
본 발명의 실시예에 의한 발광 표시장치는 한 프레임의 제 1기간 동안 모든 주사선들로 제 1주사신호를 공급하고, 상기 제 1기간을 제외한 제 2기간 동안 상기 주사선들로 순차적으로 제 2주사신호를 공급하기 위한 주사 구동부와; 상기 제 1기간 동안 소정의 전압을 데이터선들로 공급하고, 상기 제 2기간 동안 데이터신호를 상기 데이터선들로 공급하기 위한 데이터 구동부와; 상기 주사선들 및 데이터선들과 접속되도록 설치되는 화소들을 포함하는 화상 표시부를 구비한다. According to an exemplary embodiment of the present invention, a light emitting display device supplies a first scan signal to all scan lines during a first period of one frame, and sequentially scans the second scan signal to the scan lines for a second period except the first period. A scan driver for supplying a; A data driver for supplying a predetermined voltage to the data lines during the first period, and supplying a data signal to the data lines during the second period; And an image display unit including pixels arranged to be connected to the scan lines and the data lines.
Description
도 1은 종래의 화소를 나타내는 회로도.1 is a circuit diagram showing a conventional pixel.
도 2는 도 1에 도시된 화소로 공급되는 구동파형을 나타내는 파형도.FIG. 2 is a waveform diagram illustrating a driving waveform supplied to the pixel illustrated in FIG. 1.
도 3은 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면.3 is a view showing a light emitting display device according to an embodiment of the present invention;
도 4는 도 3에 도시된 화소의 구조를 상세히 나타내는 회로도.FIG. 4 is a circuit diagram showing the structure of a pixel shown in FIG. 3 in detail. FIG.
도 5는 도 4에 도시된 화소로 공급되는 구동파형의 제 1실시예를 나타내는 파형도. FIG. 5 is a waveform diagram showing a first embodiment of a driving waveform supplied to the pixel shown in FIG. 4; FIG.
도 6은 도 4에 도시된 화소로 공급되는 구동파형의 제 2실시예를 나타내는 파형도. FIG. 6 is a waveform diagram showing a second embodiment of a drive waveform supplied to the pixel shown in FIG. 4; FIG.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10,140 : 화소 12,142 : 화소회로10,140 pixel 12,142 pixel circuit
110 : 주사 구동부 120 : 데이터 구동부110: scan driver 120: data driver
130 : 화상 표시부 150 : 타이밍 제어부130: image display unit 150: timing control unit
본 발명은 화소 및 이를 이용한 발광 표시장치와 그의 구동방법에 관한 것으로, 특히 균일한 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치와 그의 구동방법에 관한 것이다.The present invention relates to a pixel, a light emitting display device using the same, and a driving method thereof. More particularly, the present invention relates to a pixel and a light emitting display device using the same, and a method of driving the same.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. The flat panel display includes a liquid crystal display, a field emission display, a plasma display panel, a light emitting display, and the like.
평판표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.Among the flat panel display devices, the light emitting display device is a self-light emitting device that generates light by recombination of electrons and holes. Such a light emitting display device has an advantage in that it has a fast response speed and is driven with low power consumption.
도 1은 종래의 발광 표시장치의 화소를 나타내는 회로도이다.1 is a circuit diagram illustrating a pixel of a conventional light emitting display device.
도 1을 참조하면, 종래의 발광 표시장치의 화소(10)는 주사선(Sn)에 주사신호가 인가될 때 데이터선(Dm)으로 공급되는 데이터신호에 대응되는 빛을 발생한다.Referring to FIG. 1, when the scan signal is applied to the scan line Sn, the
주사선(Sn)으로는 도 2와 같이 제 1주사선(S1)으로부터 제 n주사선(Sn)으로 순차적으로 주사신호가 공급된다. 데이터선들(Dm)로는 주사신호에 동기되도록 데이터신호가 공급된다.As the scan line Sn, a scan signal is sequentially supplied from the first scan line S1 to the nth scan line Sn as shown in FIG. The data signal is supplied to the data lines Dm in synchronization with the scan signal.
각각의 화소(10)는 발광소자(OLED)와, 데이터선(Dm) 및 주사선(Sn)에 접속되어 발광소자(OLED)를 발광시키기 위한 화소회로(12)를 구비한다. 발광소자(OLED)의 애노드전극은 화소회로(12)에 접속되고, 캐소드전극은 제 2전원(VSS)에 접속된다. 이와 같은, 발광소자(OLED)는 화소회로(12)로부터 자신에게 공급되는 전류에 대응되는 빛을 발생한다.Each
화소회로(12)는 제 1전원(VDD)과 발광소자(OLED) 사이에 접속된 제 2트랜지스터(M2)와, 데이터선(Dm) 및 주사선(Sn)에 접속된 제 1트랜지스터(M1)와, 제 2트랜지스터(M2)의 게이트전극과 제 1전극 사이에 접속된 스토리지 커패시터(C)를 구비한다. 여기서, 제 1전극은 소오스전극 및 드레인전극 중 어느 하나로 선택된다. 예를 들어, 제 1전극이 소오스전극으로 선택되면 제 2전극은 드레인전극으로 설정되고, 제 1전극이 드레인전극으로 선택되면 제 2전극은 소오스전극으로 설정된다. The
제 1트랜지스터(M1)의 게이트전극은 주사선(Sn)에 접속되고, 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(M1)의 제 2전극은 스토리지 커패시터(C)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 주사선(S)으로부터 주사신호가 공급될 때 턴-온되어 데이터선(D)으로부터 공급되는 데이터신호를 스토리지 커패시터(C)로 공급한다. 이때, 스토리지 커패시터(C)에는 데이터신호에 대응되는 전압이 충전된다. The gate electrode of the first transistor M1 is connected to the scan line Sn, and the first electrode is connected to the data line Dm. The second electrode of the first transistor M1 is connected to the storage capacitor C. The first transistor M1 is turned on when the scan signal is supplied from the scan line S to supply the data signal supplied from the data line D to the storage capacitor C. At this time, the storage capacitor C is charged with a voltage corresponding to the data signal.
제 2트랜지스터(M2)의 게이트전극은 스토리지 커패시터(C)에 접속되고, 제 1전극은 제 1전원(VDD)에 접속된다. 그리고, 제 2트랜지스터(M2)의 제 2전극은 발광소자(OLED)의 애노드전극에 접속된다. 이와 같은 제 2트랜지스터(M2)는 스토리 지 커패시터(C)에 저장된 전압값에 대응하여 제 2전원(VDD)으로부터 발광소자(OLED)로 흐르는 전류량을 제어한다. 이때, 발광소자(OLED)는 제 2트랜지스터(M2)로부터 공급되는 전류량에 대응되는 휘도의 빛을 생성한다. The gate electrode of the second transistor M2 is connected to the storage capacitor C, and the first electrode is connected to the first power source VDD. The second electrode of the second transistor M2 is connected to the anode electrode of the light emitting element OLED. The second transistor M2 controls the amount of current flowing from the second power supply VDD to the light emitting device OLED in response to the voltage value stored in the storage capacitor C. In this case, the light emitting device OLED generates light having luminance corresponding to the amount of current supplied from the second transistor M2.
여기서, 발광소자(OLED)로 흐르는 전류는 수학식 1과 같이 결정된다.Here, the current flowing to the light emitting device OLED is determined as in
수학식 1에서 IOLED는 발광소자(OLED)로 흐르는 전류, Vgs는 제 2트랜지스터(M2)의 게이트전극과 제 1전극 사이의 전압, Vth는 제 2트랜지스터(M2)의 문턱전압, Vdata는 데이터신호의 전압, β는 상수값을 나타낸다. In
수학식 1에 기재된 바와 같이 발광소자(OLED)로 흐르는 전류는 제 2트랜지스터(M2)의 문턱전압에 영향을 받는다. 따라서, 제 2트랜지스터(M2)의 문턱전압이 화소(10)의 위치와 무관하게 동일하게 설정되어야 발광 표시장치에서 균일한 휘도의 영상을 표시할 수 있다. 하지만, 제 2트랜지스터(M2)의 문턱전압은 공정과정의 오차 등에 의하여 화소(10)의 위치에 따라서 약간씩 상이하게 설정되고, 이에 따라 발광 표시장치에서 균일한 휘도를 표시할 수 없는 문제점이 발생된다. As described in
따라서, 본 발명의 목적은 균일한 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치와 그의 구동방법을 제공하는 것이다.
Accordingly, an object of the present invention is to provide a pixel, a light emitting display device using the same, and a driving method thereof capable of displaying an image of uniform luminance.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 한 프레임의 제 1기간 동안 모든 주사선들로 제 1주사신호를 공급하고, 상기 제 1기간을 제외한 제 2기간 동안 상기 주사선들로 순차적으로 제 2주사신호를 공급하기 위한 주사 구동부와, 상기 제 1기간 동안 소정의 전압을 데이터선들로 공급하고, 상기 제 2기간 동안 데이터신호를 상기 데이터선들로 공급하기 위한 데이터 구동부와, 상기 주사선들 및 데이터선들과 접속되도록 설치되는 화소들을 포함하는 화상 표시부를 구비하는 발광 표시장치를 제공한다. In order to achieve the above object, the first aspect of the present invention supplies a first scan signal to all scan lines during a first period of one frame, and sequentially supplies the scan lines to the scan lines for a second period except the first period. A scan driver for supplying two scan signals, a data driver for supplying a predetermined voltage to the data lines during the first period, and a data driver for supplying a data signal to the data lines during the second period, the scan lines and the data A light emitting display device including an image display unit including pixels provided to be connected to lines is provided.
바람직하게, 상기 제 1주사신호의 폭은 상기 제 2주사신호의 폭보다 넓게 설정된다. 상기 주사 구동부는 상기 제 1기간 동안 상기 주사선들과 나란하게 형성된 발광 제어선들로 제 1발광 제어신호를 공급하고, 상기 제 2기간 동안 순차적으로 상기 발광 제어선들로 제 2발광 제어신호를 공급한다. 상기 제 1발광 제어신호의 폭은 상기 제 2발광 제어신호의 폭보다 넓게 설정된다. 상기 소정의 전압은 상기 제 1전원과 동일한 전압값으로 설정된다. Preferably, the width of the first scan signal is set wider than the width of the second scan signal. The scan driver supplies a first emission control signal to emission control lines formed parallel to the scan lines during the first period, and sequentially supplies a second emission control signal to the emission control lines during the second period. The width of the first emission control signal is set wider than the width of the second emission control signal. The predetermined voltage is set to the same voltage value as the first power supply.
본 발명의 제 2측면은 발광소자와, 데이터선과 제 n(n은 자연수)주사선에 접속되는 제 2트랜지스터와, 제 1전원과 상기 제 2트랜지스터 사이에 접속되는 제 1커패시터 및 제 2커패시터와, 상기 제 1커패시터와 제 2커패시터 사이의 제 1노드와 상기 제 1전원 사이에 접속되는 제 1트랜지스터와, 상기 제 1트랜지스터의 게이트전극 및 제 2전극 사이에 설치되며, 제 n-1주사선에 의해 제어되는 제 3트랜지스 터와, 상기 제 3트랜지스터와 상기 제 1트랜지스터의 제 2전극 사이에 설치되며, 제 n주사선에 의해 제어되는 제 4트랜지스터를 구비하는 화소를 제공한다. According to a second aspect of the present invention, there is provided a light emitting device, a second transistor connected to a data line and an n (n is a natural number) scan line, a first capacitor and a second capacitor connected between a first power source and the second transistor; A first transistor connected between the first node and the first power supply between the first capacitor and the second capacitor, and between the gate electrode and the second electrode of the first transistor, the n-1 scan line A pixel having a third transistor to be controlled and a fourth transistor provided between the third transistor and the second electrode of the first transistor and controlled by an nth scan line is provided.
바람직하게, 상기 제 1트랜지스터와 상기 발광소자 사이에 접속되며, 제 n발광 제어선과 접속되는 제 5트랜지스터를 더 구비한다.Preferably, the semiconductor device further includes a fifth transistor connected between the first transistor and the light emitting device and connected to the nth emission control line.
본 발명의 제 3측면은 한 프레임의 제 1기간 동안 모든 주사선들로 제 1주사신호를 인가하는 단계와, 상기 제 1기간 동안 모든 데이터선들로 소정의 전압을 인가하는 단계를 포함하며, 상기 제 1기간 동안 화소들 각각에 포함되어 발광소자로 공급되는 전류를 제어하는 트랜지스터의 문턱전압에 대응되는 전압이 상기 화소들 각각에 포함된 적어도 하나의 커패시터에 충전되는 발광 표시장치의 구동방법을 제공한다. A third aspect of the present invention includes applying a first scan signal to all scan lines during a first period of a frame, and applying a predetermined voltage to all data lines during the first period. Provided is a method of driving a light emitting display device in which a voltage corresponding to a threshold voltage of a transistor included in each of the pixels to control a current supplied to the light emitting device is charged in at least one capacitor included in each of the pixels. .
바람직하게, 상기 제 1기간을 제외한 상기 한 프레임의 제 2기간 동안 상기 주사선들로 제 2주사신호를 순차적으로 공급하는 단계와, 상기 제 2기간 동안 상기 주사신호에 동기되는 데이터신호를 상기 데이터선들로 공급하는 단계를 포함한다. 상기 제 1주사신호의 폭은 상기 제 2주사신호의 폭보다 넓게 설정된다. 상기 소정의 전압은 제 1전원과 동일한 전압값으로 설정된다. Preferably, sequentially supplying a second scan signal to the scan lines during a second period of the frame except for the first period, and transmitting a data signal synchronized with the scan signal during the second period. Supplying the same. The width of the first scan signal is set wider than the width of the second scan signal. The predetermined voltage is set to the same voltage value as the first power supply.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 3 내지 도 6을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 6 that can be easily implemented by those skilled in the art.
도 3은 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.3 illustrates a light emitting display device according to an embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)의 교차영역에 형성된 화소들(140)을 포함하는 화상 표시부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.Referring to FIG. 3, a light emitting display device according to an exemplary embodiment of the present invention includes an
주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 제 1주사신호 및 제 2주사신호를 생성한다. 여기서, 제 1주사신호는 모든 주사선들(S1 내지 Sn)로 동시에 공급되고, 제 2주사신호는 제 1주사선(S1) 내지 제 n주사선(Sn)으로 순차적으로 공급된다. 또한, 주사 구동제어신호(SCS)를 공급받은 주사 구동부(1100는 제 1발광제어신호 및 제 2발광 제어신호를 생성한다. 여기서, 제 1발광제어신호는 모든 발광제어선(E1 내지 En)으로 동시에 공급되고, 제 2발광 제어신호는 제 1발광 제어선(E1) 내지 제 n발광 제어선(En)으로 순차적으로 공급된다. 주사 구동부(110)의 상세한 동작과정은 후술하기로 한다. The
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이터신호를 생성하고, 생성된 데이터신호를 제 2주사신호가 공급될 때 마다 데이터선들(D1 내지 Dm)로 공급한다. 그리고, 데이터 구동부(120)는 주사선들(S1 내지 Sn) 로 제 1주사신호가 공급될 때 소정의 전압을 데이터선들(D1 내지 Dm)로 공급한다. 데이터 구동부(120)의 상세한 동작과정은 후술하기로 한다. The
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다. The
화상 표시부(130)는 다수의 화소들(140)을 구비한다. 화소들(140) 각각은 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는 화소들(140)은 데이터신호에 대응되는 빛을 생성한다. 여기서, 화소들(140)의 발광 시간은 제 2발광 제어신호에 의하여 제어된다. The
도 4는 본 발명의 실시예에 의한 화소의 구조를 나타내는 도면이다. 도 4에서는 제 m데이터선(Dm), 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)과 접속된 화소(140)를 도시하기로 한다.4 is a diagram illustrating a structure of a pixel according to an exemplary embodiment of the present invention. In FIG. 4, the
도 4를 참조하면, 본 발명의 실시예에 의한 화소(140)는 발광소자(OLED)와, 제 m데이터선(Dm), 제 n-1주사선(Sn-1), 제 n주사선(Sn) 및 제 n발광 제어선(En)에 접속되어 발광소자(OLED)를 제어하기 위한 화소회로(142)를 구비한다. Referring to FIG. 4, a
발광소자(OLED)의 애노드전극은 화소회로(142)에 접속되고, 캐소드전극은 제 2전원(VSS)에 접속된다. 여기서, 제 2전원(VSS)은 제 1전원(VDD)보다 낮은 전압, 예를 들면, 그라운드 전압 등이 될 수 있다. 발광소자(OLED)는 화소회로(142)로부터 공급되는 전류에 대응되는 빛을 생성한다.The anode electrode of the light emitting element OLED is connected to the
화소회로(142)는 제 1전원(VDD)과 발광소자(OLED) 사이에 접속되는 제 1트랜지스터(M1) 및 제 5트랜지스터(M5)와, 제 1트랜지스터(M1)와 제 m데이터선(Dm) 사이에 접속되는 제 2트랜지스터(M2) 및 제 1커패시터(C1)와, 제 1노드(N1)와 제 5트랜지스터(M5) 사이에 접속되는 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)와, 제 1트랜지스터(M1)의 제 1전극과 게이트전극 사이에 접속되는 제 2커패시터(C2)를 구비한다. The
제 2트랜지스터(M2)의 제 1전극은 제 m데이터선(Dm)에 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 2트랜지스터(M2)의 제 2전극은 제 1커패시터(C1)의 일측에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 n주사선(Sn)으로 제 2주사신호가 공급될 때 턴-온되어 제 m데이터선(Dm)으로 공급되는 데이터신호를 제 1커패시터(C1)의 일측으로 공급한다.The first electrode of the second transistor M2 is connected to the mth data line Dm, and the gate electrode is connected to the nth scan line Sn. The second electrode of the second transistor M2 is connected to one side of the first capacitor C1. The second transistor M2 is turned on when the second scan signal is supplied to the nth scan line Sn to supply the data signal supplied to the mth data line Dm to one side of the first capacitor C1. Supply.
제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속되고, 제 1전극은 제 1전원(VDD)에 접속된다. 그리고, 제 1트랜지스터(M1)의 제 2전극은 제 5트랜지스터(M5)의 제 1전극에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 1커패시터(C1) 및 제 2커패시터(C2)에 저장된 전압에 대응되는 전류를 제 5트랜지스터(M5)로 공급한다. The gate electrode of the first transistor M1 is connected to the first node N1, and the first electrode is connected to the first power source VDD. The second electrode of the first transistor M1 is connected to the first electrode of the fifth transistor M5. The first transistor M1 supplies a current corresponding to the voltage stored in the first capacitor C1 and the second capacitor C2 to the fifth transistor M5.
제 3트랜지스터(M3)의 게이트전극은 제 n-1주사선(Sn-1)에 접속되고, 제 1전극은 제 1노드(N1)에 접속된다. 그리고, 제 3트랜지스터(M3)의 제 2전극은 제 4트 랜지스터(M4)의 제 1전극에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 n-1주사선(Sn-1)으로 제 1주사신호 또는 제 2주사신호가 공급될 때 턴-온된다.The gate electrode of the third transistor M3 is connected to the n-1 th scan line Sn-1, and the first electrode is connected to the first node N1. The second electrode of the third transistor M3 is connected to the first electrode of the fourth transistor M4. The third transistor M3 is turned on when the first scan signal or the second scan signal is supplied to the n-1 scan line Sn-1.
제 4트랜지스터(M4)의 게이트전극은 제 n주사선(Sn)에 접속되고, 제 1전극은 제 3트랜지스터(M3)의 제 2전극에 접속된다. 그리고, 제 4트랜지스터(M4)의 제 2전극은 제 5트랜지스터(M4)의 제 1전극에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 n주사선(Sn)으로 제 1주사신호 또는 제 2주사신호가 공급될 때 턴-온된다. 여기서, 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)는 제 1트랜지스터(M1)의 게이트전극과 제 2전극 사이에 접속된다. 따라서, 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)가 동시에 턴-온되면 제 1트랜지스터(M1)는 다이오드 형태로 접속된다. 그리고, 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)는 서로 다른 주사선(Sn-1, Sn)에 의해 제어되기 때문에 제 1노드(N1)로부터 제 5트랜지스터(M5)의 제 1전극을 누설전류가 흐르는 것을 방지한다. 이에 대한 상세한 설명은 후술하기로 한다. The gate electrode of the fourth transistor M4 is connected to the nth scan line Sn, and the first electrode is connected to the second electrode of the third transistor M3. The second electrode of the fourth transistor M4 is connected to the first electrode of the fifth transistor M4. The fourth transistor M4 is turned on when the first scan signal or the second scan signal is supplied to the nth scan line Sn. Here, the third transistor M3 and the fourth transistor M4 are connected between the gate electrode and the second electrode of the first transistor M1. Therefore, when the third transistor M3 and the fourth transistor M4 are turned on at the same time, the first transistor M1 is connected in the form of a diode. In addition, since the third transistor M3 and the fourth transistor M4 are controlled by different scan lines Sn-1 and Sn, the first and second transistors M5 leak the first electrode of the fifth transistor M5. Prevents current from flowing Detailed description thereof will be described later.
제 5트랜지스터(M5)의 게이트전극은 제 n발광 제어선(En)에 접속되고, 제 1전극은 제 1트랜지스터(M1)의 제 2전극 및 제 4트랜지스터(M4)의 제 2전극과 접속된다. 그리고, 제 5트랜지스터(M5)의 제 2전극은 발광소자(OLED)의 애노드전극과 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 n발광 제어선(En)으로 제 1발광 제어신호 또는 제 2발광 제어신호가 공급될 때 턴-오프되고, 그 외에는 턴-온상태를 유지한다. The gate electrode of the fifth transistor M5 is connected to the nth emission control line En, and the first electrode is connected to the second electrode of the first transistor M1 and the second electrode of the fourth transistor M4. . The second electrode of the fifth transistor M5 is connected to the anode electrode of the light emitting device OLED. The fifth transistor M5 is turned off when the first emission control signal or the second emission control signal is supplied to the nth emission control line En, and remains otherwise turned on.
제 1커패시터(C1) 및 제 2커패시터(C2)는 제 1트랜지스터(M1)의 문턱전압과 비디오신호에 대응되는 전압을 충전하고, 충전된 전압을 제 1트랜지스터(M1)의 게이트전극으로 공급한다. The first capacitor C1 and the second capacitor C2 charge the voltage corresponding to the threshold voltage and the video signal of the first transistor M1 and supply the charged voltage to the gate electrode of the first transistor M1. .
도 5는 주사 구동부 및 데이터 구동부에서 공급되는 구동파형을 나타내는 파형도이다.5 is a waveform diagram illustrating driving waveforms supplied from a scan driver and a data driver.
도 5를 참조하면, 한 프레임(1F)은 제 1기간 및 제 2기간으로 나뉘어 구동된다. 여기서, 제 1기간은 화소들(140) 각각에 포함되는 제 1트랜지스터(M1)의 문턱전압을 보상하기 위한 기간이고, 제 2기간은 화소들(140) 각각으로 데이터신호를 공급하여 원하는 휘도의 영상을 표시하기 위한 기간이다. Referring to FIG. 5, one
제 1기간 동안 주사 구동부(110)는 모든 주사선들(S1 내지 Sn)로 제 1주사신호(SP1)를 공급한다. 그리고, 주사 구동부(110)는 제 2기간 동안 제 1주사선(S1) 내지 제 n주사선(Sn)으로 순차적으로 제 2주사신호(SP2)를 공급한다. 여기서, 주사 구동부(110)는 제 1트랜지스터(M1)의 문턱전압이 충분히 보상될 수 있도록 제 1주사신호(SP1)의 폭(T1)을 제 2주사신호(SP2)의 폭(T2)보다 넓게 설정한다. The
그리고, 주사 구동부(110)는 제 1기간 동안 발광 제어선들(E1 내지 En)로 제 1발광 제어신호(EMI1)를 공급한다. 여기서, 제 1발광 제어신호(EMI1)가 공급되면 화소들(140) 각각에 포함되는 제 5트랜지스터(M5)가 턴-오프된다. 그리고, 주사 구동부(110)는 제 2기간 동안 제 1발광 제어선(E1) 내지 제 n발광 제어선(En)으로 순차적으로 제 2발광 제어신호(EMI2)를 공급한다. 여기서, 제 1발광 제어신호(EMI1)의 폭은 제 2발광 제어신호(EMI2)의 폭보다 넓게 설정된다.(즉, 제 1발광 제 어신호(EMI1)의 인가시간이 제 2발광 제어신호(EMI2)의 인가시간 보다 길게 설정된다.)The
제 1기간 동안 데이터 구동부(120)는 제 1트랜지스터(M1)의 문턱전압이 안정적으로 보상될 수 있도록 소정의 전압(V1)을 모든 데이터선들(D1 내지 Dm)로 공급한다. 여기서, 소정의 전압(V1)은 데이터 구동부(120)에서 공급될 수 있는 가장 높은 데이터신호의 전압보다 높게 설정된다. 예를 들어, 데이터 구동부(120)에서 공급되는 데이터신호의 전압범위가 2V 내지 4V라면 소정의 전압(V1)은 4V의 전압보다 높게 설정된다. 일례로, 소정의 전압(V1)은 제 1전원(VDD)과 동일전압으로 설정될 수 있다. 제 2기간 동안 데이터 구동부(120)는 제 2주사신호(SP2)와 동기되도록 데이터선들(D1 내지 Dm)로 데이터신호(DS)를 공급한다. During the first period, the
도 4 및 도 5를 결부하여 화소(140)의 동작과정을 상세히 설명하면, 먼저 제 1기간 동안 모든 주사선(S1 내지 Sn)으로 제 1주사신호(SP1)가 공급됨과 동시에 모든 발광 제어선(En)으로 제 1발광 제어신호(EMI1)가 공급된다. 그리고, 제 1기간 동안 모든 데이터선들(D1 내지 Dm)로 소정의 전압(V1)이 공급된다. 여기서, 설명의 편의성을 위하여 소정의 전압(V1)은 제 1전원(VDD)과 같은 전압이라고 가정한다.4 and 5, the operation of the
모든 주사선(S1 내지 Sn)으로 제 1주사신호(SP1)가 공급되면 제 2트랜지스터(M2), 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)가 턴-온된다. 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)가 턴-온되면 제 1트랜지스터(M1)가 다이오드 형태로 접속된다. 따라서, 제 1노드(N1)에는 제 1전원(VDD) 및 제 1트랜지스터(M1)의 문 턱전압이 합해진 전압값이 인가된다. 여기서, 제 2트랜지스터(M2)가 턴-온되기 때문에 제 1커패시터(C1)의 일측으로는 소정의 전압(V1, 여기서는 제 1전원(VDD)과 동일전압)이 인가된다. 그러면, 제 1커패시터(C1)에는 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 충전된다. 마찬가지로, 제 2커패시터(C2)에도 제 1노드(N1)에 인가된 전압과 제 1전원(VDD)의 차전압에 해당하는 전압, 즉 제 1트랜지스터(M1)의 문턱전압에 대응되는 전압이 충전된다.When the first scan signal SP1 is supplied to all the scan lines S1 to Sn, the second transistor M2, the third transistor M3, and the fourth transistor M4 are turned on. When the third transistor M3 and the fourth transistor M4 are turned on, the first transistor M1 is connected in the form of a diode. Therefore, a voltage value obtained by adding the threshold voltages of the first power source VDD and the first transistor M1 is applied to the first node N1. Here, since the second transistor M2 is turned on, a predetermined voltage V1, in this case, the same voltage as the first power source VDD, is applied to one side of the first capacitor C1. Then, the first capacitor C1 is charged with a voltage corresponding to the threshold voltage of the first transistor M1. Similarly, the second capacitor C2 is charged with a voltage corresponding to the voltage applied to the first node N1 and the difference voltage between the first power supply VDD, that is, the voltage corresponding to the threshold voltage of the first transistor M1. do.
한편, 제 1주사신호(SP1)의 인가시간(T1)은 제 1커패시터(C1) 및 제 2커패시터(C2)에 안정적으로 충분한 전압이 충전될 수 있도록 설정된다. 따라서, 본 발명에서는 제 1기간 동안 안정적으로 제 1트랜지스터(M1)의 문턱전압을 보상할 수 있다. 다시 말하여, 본 발명에서는 주사선들(S1 내지 Sn)로 순차적으로 주사신호가 공급될 때 문턱전압을 보상하지 않고 별도의 제 1기간 동안 문턱전압을 보상하기 때문에 제 1기간을 충분히 넓게 설정할 수 있고, 이에 따라 안정적으로 충분한 시간동안 제 1트랜지스터(M1)의 문턱전압을 보상할 수 있다.On the other hand, the application time T1 of the first scan signal SP1 is set so that a sufficient enough voltage can be charged in the first capacitor C1 and the second capacitor C2. Therefore, in the present invention, the threshold voltage of the first transistor M1 can be compensated for stably during the first period. In other words, in the present invention, when the scan signals are sequentially supplied to the scan lines S1 to Sn, the first period can be sufficiently wide because the threshold voltage is compensated for the first first period without compensating the threshold voltage. Therefore, the threshold voltage of the first transistor M1 can be compensated for in a stable and sufficient time.
제 2기간 동안 주사선들(S1 내지 Sn) 및 발광 제어선들(E1 내지 En)로 제 2주사신호(SP2) 및 제 2발광 제어신호(EMI2)가 순차적으로 공급된다. 그리고, 제 2기간 동안 데이터선들(D1 내지 Dm)로 제 2주사신호(SP2)와 동기되는 데이터신호들(DS)이 공급된다. The second scan signal SP2 and the second emission control signal EMI2 are sequentially supplied to the scan lines S1 to Sn and the emission control lines E1 to En during the second period. The data signals DS are synchronized with the second scan signal SP2 to the data lines D1 through Dm during the second period.
제 n-1주사선(Sn-1)으로 제 2주사신호(SP2)가 공급될 때 제 3트랜지스터(M3)가 턴-온된다. 이때, 제 2트랜지스터(M2) 및 제 4트랜지스터(M4)는 턴-오프 상태를 유지한다. 따라서, 제 3트랜지스터(M3)가 턴-온되더라도 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된 전압에 의한 누설전류가 제 5트랜지스터(M4)로 공급되지 못한다. 즉, 제 2기간 동안 제 3트랜지스터(M3) 및 제 4트랜지스터(M4)는 서로 다른 시간에 턴-온되기 때문에 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된 전압에 의한 누설전류를 방지할 수 있다. The third transistor M3 is turned on when the second scan signal SP2 is supplied to the n-1 th scan line Sn-1. At this time, the second transistor M2 and the fourth transistor M4 maintain the turn-off state. Therefore, even when the third transistor M3 is turned on, the leakage current due to the voltage charged in the first capacitor C1 and the second capacitor C2 is not supplied to the fifth transistor M4. That is, since the third transistor M3 and the fourth transistor M4 are turned on at different times during the second period, the leakage current due to the voltage charged in the first capacitor C1 and the second capacitor C2. Can be prevented.
제 n주사선(Sn)으로 제 2주사신호(SP2)가 공급될 때 제 2트랜지스터(M2) 및 제 4트랜지스터(M4)가 턴-온된다. 제 2트랜지스터(M2)가 턴-온되면 데이터신호(DS)에 대응되는 전압이 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된다. 여기서, 제 1커패시터(C1) 및 제 2커패시터(C2)에 미리 충전된 전압을 고려하여 제 1트랜지스터(M1)의 Vgs는 수학식 2에 의하여 결정된다. When the second scan signal SP2 is supplied to the nth scan line Sn, the second transistor M2 and the fourth transistor M4 are turned on. When the second transistor M2 is turned on, a voltage corresponding to the data signal DS is charged in the first capacitor C1 and the second capacitor C2. Here, the Vgs of the first transistor M1 is determined by
수학식 2에서 Vgs는 제 1트랜지스터(M1)의 게이트전극과 제 1전극 사이의 전압, Vth는 제 1트랜지스터(M1)의 문턱전압, Vdata는 데이터신호의 전압을 나타낸다. 수학식 2에서 구해진 Vgs를 수학식 1에 대입하게 되면 문턱전압(Vth)이 제거된다. 따라서, 본 발명에서는 제 1트랜지스터(M1)의 문턱전압과 무관하게 균일한 화질의 영상을 표시할 수 있다. In
제 1트랜지스터(M1)는 제 1커패시터(C1) 및 제 2커패시터(C2)에 대응되는 전류를 제 5트랜지스터(M5)의 제 1전극으로 공급한다. 한편, 제 n주사선(Sn)으로 제 2주사신호(SP2)가 공급될 때 제 n발광 제어선(En)으로는 제 2발광 제어신호(EMI2) 가 공급된다. 제 2발광 제어신호(EMI2)가 공급될 때 제 5트랜지스터(M5)는 턴-오프되고, 이에 따라 제 n주사선(Sn)으로 제 2주사신호(SP2)가 공급될 때 발광소자(OLED)로는 전류가 공급되지 않는다. 이후, 제 n발광 제어선(En)의 제 2발광 제어신호(EMI2)의 공급이 중단되고, 이때 제 5트랜지스터(M5)가 턴-오프된다. 그러면, 제 1트랜지스터(M1)로부터 공급된 전류가 발광소자(OLED)로 공급되어 소정의 휘도의 빛이 발광소자(OLED)에서 생성된다. The first transistor M1 supplies currents corresponding to the first capacitor C1 and the second capacitor C2 to the first electrode of the fifth transistor M5. On the other hand, when the second scan signal SP2 is supplied to the nth scan line Sn, the second emission control signal EMI2 is supplied to the nth emission control line En. When the second emission control signal EMI2 is supplied, the fifth transistor M5 is turned off. Accordingly, when the second scan signal SP2 is supplied to the nth scan line Sn, the fifth transistor M5 is turned off. No current is supplied. Thereafter, the supply of the second emission control signal EMI2 of the nth emission control line En is stopped, and at this time, the fifth transistor M5 is turned off. Then, the current supplied from the first transistor M1 is supplied to the light emitting device OLED so that light having a predetermined brightness is generated in the light emitting device OLED.
한편, 본 발명에서는 도 6과 같이 제 1기간 동안 발광 제어선들(E1 내지 En)로 제 1발광 제어신호(EMI1)를 공급하고, 제 2기간 동안에는 발광 제어선들(E1 내지 En)로 제 2발광 제어신호(EMI2)를 공급하지 않을 수 있다. 다시 말하여, 본 발명에서는 별도로 마련된 제 1기간 동안 제 1트랜지스터(M1)의 문턱전압이 보상되기 때문에 제 2기간 동안 제 2발광 제어신호(EMI2)가 공급되지 않아도 안정적으로 화상을 표시할 수 있다. 이 경우, 제 1 내지 제 n발광 제어선들(E1 내지 En)은 동일한 구동파형을 공급받기 때문에 공통적으로 접속될 수 있다. Meanwhile, in the present invention, as shown in FIG. 6, the first emission control signal EMI1 is supplied to the emission control lines E1 to En during the first period, and the second emission is emitted to the emission control lines E1 to En during the second period. The control signal EMI2 may not be supplied. In other words, in the present invention, since the threshold voltage of the first transistor M1 is compensated for the first period separately provided, the image can be stably displayed even when the second emission control signal EMI2 is not supplied for the second period. . In this case, since the first to nth emission control lines E1 to En are supplied with the same driving waveform, they may be commonly connected.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, which are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Accordingly, those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
상술한 바와 같이, 본 발명의 실시 예에 따른 화소 및 이를 이용한 발광 표시장치와 그의 구동방법에 의하면 한 프레임의 제 1기간 동안 화소들에 포함된 제 1커패시터 및 제 2커패시터에 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전함으로써 문턱전압을 보상할 수 있다. 이와 같이 화소들 각각에 포함된 제 1트랜지스터의 문턱전압이 보상되면 발광 표시장치에서 균일한 휘도의 영상을 표시할 수 있다. 그리고, 본 발명에서는 제 1트랜지스터의 문턱전압이 충분히 보상될 수 있도록 제 1기간을 설정함으로써 안정적으로 제 1트랜지스터의 문턱전압을 보상할 수 있다. 또한, 본 발명에서는 제 1트랜지스터의 게이트단자와 제 2단자 사이에 서로 다른 주사선에 접속된 2개의 트랜지스터를 설치함으로써 누설전류가 흐르는 것을 방지할 수 있다. As described above, according to the pixel, the light emitting display device using the same, and a driving method thereof, the threshold of the first transistor on the first capacitor and the second capacitor included in the pixels during the first period of one frame. The threshold voltage can be compensated by charging a voltage corresponding to the voltage. As such, when the threshold voltage of the first transistor included in each of the pixels is compensated, the light emitting display may display an image of uniform luminance. In the present invention, the threshold voltage of the first transistor can be stably compensated by setting the first period so that the threshold voltage of the first transistor can be sufficiently compensated. In the present invention, the leakage current can be prevented from flowing by providing two transistors connected to different scanning lines between the gate terminal and the second terminal of the first transistor.
Claims (22)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040090399A KR100592645B1 (en) | 2004-11-08 | 2004-11-08 | Pixel and Driving Method of Light Emitting Display Using the Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040090399A KR100592645B1 (en) | 2004-11-08 | 2004-11-08 | Pixel and Driving Method of Light Emitting Display Using the Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060041045A KR20060041045A (en) | 2006-05-11 |
KR100592645B1 true KR100592645B1 (en) | 2006-06-26 |
Family
ID=37147791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040090399A KR100592645B1 (en) | 2004-11-08 | 2004-11-08 | Pixel and Driving Method of Light Emitting Display Using the Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100592645B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104282269B (en) | 2014-10-17 | 2016-11-09 | 京东方科技集团股份有限公司 | A kind of display circuit and driving method thereof and display device |
CN104282270B (en) | 2014-10-17 | 2017-01-18 | 京东方科技集团股份有限公司 | Gate drive circuit, displaying circuit, drive method and displaying device |
CN107316610B (en) | 2017-08-25 | 2019-09-06 | 京东方科技集团股份有限公司 | A kind of luminance compensation method and display device of display device |
CN111724745B (en) | 2020-07-15 | 2023-11-28 | 武汉华星光电半导体显示技术有限公司 | Pixel circuit, driving method thereof and display device |
-
2004
- 2004-11-08 KR KR1020040090399A patent/KR100592645B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20060041045A (en) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100592646B1 (en) | Light Emitting Display and Driving Method Thereof | |
KR100739334B1 (en) | Pixel, organic light emitting display device and driving method thereof | |
KR100732828B1 (en) | Pixel and Organic Light Emitting Display Using the same | |
KR100873078B1 (en) | Pixel, Organic Light Emitting Display Device and Driving Method Thereof | |
KR101135534B1 (en) | Pixel, display device and driving method thereof | |
KR101056302B1 (en) | Organic light emitting display | |
KR101760090B1 (en) | Pixel and Organic Light Emitting Display Device Using the same | |
KR101008482B1 (en) | Pixel and Organic Light Emitting Display Using The Pixel | |
KR101008438B1 (en) | Pixel and Organic Light Emitting Display Device | |
KR100936882B1 (en) | Organic Light Emitting Display Device | |
KR101765778B1 (en) | Organic Light Emitting Display Device | |
CN112992049B (en) | Electroluminescent display device with pixel driving circuit | |
KR100873075B1 (en) | Organic Light Emitting Display Device | |
KR100805596B1 (en) | Organic light emitting display device | |
CN113053281A (en) | Pixel driving circuit and electroluminescent display device including the same | |
KR101142660B1 (en) | Pixel and Organic Light Emitting Display Device Using the same | |
KR20080084017A (en) | Pixel, organic light emitting display device and driving method thereof | |
KR100707624B1 (en) | Pixel and Driving Method of Light Emitting Display Using the Same | |
KR100646989B1 (en) | Organic light emitting display and driving method thereof | |
KR100604057B1 (en) | Pixel and Light Emitting Display Using the Same | |
KR101928018B1 (en) | Pixel and Organic Light Emitting Display Device Using the same | |
KR20120044508A (en) | Organic light emitting display device | |
KR102519364B1 (en) | Gate driver, display apparatus including the same, method of driving display panel using the same | |
KR100858613B1 (en) | Organic Light Emitting Display Device | |
CN114694577A (en) | Gate driving circuit and electroluminescent display device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 14 |