KR20140081348A - 반도체 메모리 장치의 드라이버 - Google Patents

Abstract

본 발명은 반도체 메모리 장치의 드라이버에 관한 것으로, 반도체 메모리 장치의 드라이버 회로에서 불필요한 누설 전류의 소모를 줄일 수 있도록 하는 기술이다. 이러한 본 발명은 파워다운 신호에 대응하여 서로 다른 레벨을 갖는 제 1전압과 제 2전압을 제 1노드에 선택적으로 공급하는 구동 제어부, 디코딩 신호에 대응하여 제 1노드로부터 인가되는 전압을 선택적으로 출력하는 입력 구동부, 및 입력 구동부의 출력 전압에 따라 구동되는 출력 구동부를 포함한다.

Description

반도체 메모리 장치의 드라이버{Driver of semiconductor memory device}

본 발명은 반도체 메모리 장치의 드라이버에 관한 것으로, 반도체 메모리 장치의 드라이버 회로에서 불필요한 누설 전류의 소모를 줄일 수 있도록 하는 기술이다.

일반적으로, 디램의 기억 단위는 한 개의 트랜지스터와 한 개의 정전용량체로 구성된 단위 셀들이 매트릭스 구조를 갖추어 이들은 복수의 로오와 복수의 컬럼으로 배열된다.

또한, 반도체 메모리 장치는 메모리 어레이, 로오 디코더, 컬럼 디코더, 감지 증폭기 및 다수개의 입출력선 쌍들을 구비한다. 그리고, 메모리 어레이는 다수의 메모리 셀 들을 구비하고, 메모리 셀 들에 다수의 워드라인들과 다수의 비트라인 쌍들이 연결된다. 그리고, 다수의 비트라인 쌍들과 입출력선 쌍들은 감지 증폭기에 연결된다. 또한, 다수의 입출력선 쌍들은 다수의 컬럼 선택 선들에 의해 제어되어 감지 증폭기와 전기적으로 연결된다.

로오 디코더는 외부로부터 입력되는 로오 어드레스를 디코딩하여 다수의 워드라인들 중 일부를 선택하고, 컬럼 디코더는 외부로부터 입력되는 컬럼 어드레스를 디코딩하여 다수의 컬럼 선택 선들 중 일부를 선택한다. 또한, 로오 디코더는 다수의 워드라인들을 구동하기 위한 드라이버들을 출력단에 구비하고, 컬럼 디코더는 다수개의 컬럼 선택 선들을 구동하기 위한 드라이버들을 출력단에 구비한다.

특히, 저 전원 전압을 이용하는 반도체 메모리 장치의 로오 디코더와 컬럼 디코더에 구비되는 모스 트랜지스터들의 게이트 폭은 매우 작다. 이 때문에, 로오 디코더와 컬럼 디코더의 대기 상태에서 모스 트랜지스터의 소스와 드레인 간에 약간의 전압 차만 발생해도 누설 전류가 발생하게 된다.

여기서, 모스 트랜지스터에서 발생하는 누설 전류는 그 양이 매우 적기 때문에 로오 디코더와 컬럼 디코더의 수가 적을 때는 반도체 메모리 장치의 전력 소모에 큰 영향을 미치지 않는다. 그러나, 반도체 메모리 장치의 메모리 집적도가 점차 증가함에 따라 로오 디코더와 컬럼 디코더의 수도 비례하여 증가하고 있다. 특히, 로오 디코더와 컬럼 디코더의 수가 증가하게 되면 누설 전류의 양도 증가하게 되므로 반도체 메모리 장치의 전체적인 전력 소모가 증가하게 된다.

이러한 디코더의 누설 전류를 줄이기 위해 종래에는 트랜지스터의 소스 전원을 차단하는 방식을 사용하였다. 하지만, 트랜지스터의 소스 전원의 공급을 원활이 하기 위해 더욱더 큰 드라이버가 필요하다. 또한, 고주파수로 갈수록 구동해야 하는 트랜지스터가 증가하게 되므로 원활한 전원 공급이 어려워질 수 있다. 또한, 드라이버의 누설 전류가 증가하게 되는 경우 DC 패일이 발생하여 수율이 감소 된다.

최근에는 반도체 메모리 장치를 이용하는 시스템들이 점차 소형화 및 저전력화되고 있는 추세이다. 따라서, 전력 소모가 많은 반도체 메모리 장치는 소형 시스템이나 휴대용 시스템에는 사용할 수가 없으므로 그 상업성은 매우 저하된다. 특히, 휴대 단말기 등과 같이 소비전력이 제품 경쟁력의 중요한 요소로 작용하는 제품에 있어서는 누설전류는 제품의 경쟁력과 직결된다.

본 발명은 최종단의 드라이버 전단에서 파워다운신호의 상태에 따라 이종 전원 공급을 제어하여 드라이버의 최종단에서 발생할 수 있는 트랜지스터의 채널 오프 누설 전류를 줄일 수 있도록 하는 특징을 갖는다.

본 발명의 실시예에 따른 반도체 메모리 장치의 드라이버는, 파워다운 신호에 대응하여 서로 다른 레벨을 갖는 제 1전압과 제 2전압을 제 1노드에 선택적으로 공급하는 구동 제어부; 디코딩 신호에 대응하여 제 1노드로부터 인가되는 전압을 선택적으로 출력하는 입력 구동부; 및 입력 구동부의 출력 전압에 따라 구동되는 출력 구동부를 포함하는 것을 특징으로 한다.

본 발명은 최종단의 드라이버 전단에서 파워다운신호의 상태에 따라 이종 전원 공급을 제어하여 최종단의 트랜지스터 채널에서 오프 누설 전류를 줄일 수 있도록 한다.

이러한 본 발명은 디램의 어레이 디코더 또는 큰 드라이버에 적용되어 채널의 오프 누설 전류를 개선할 수 있도록 한다.

또한, 본 발명은 전원전압이 낮아지는 경우 최종단의 전원을 높게 조절할 수 있도록 하여 DC 패일을 방지하고 수율을 향상시킬 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 드라이버의 구성도.
도 2는 본 발명의 실시예에서 대기 모드시 트랜지스터의 채널 오프 누설 전류 감소율을 나타낸 그래프.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 드라이버의 구성도이다.

본 발명의 실시예는 입력 구동부(100), 구동 제어부(200), 출력 구동부(300), 지연부(400) 및 비트라인 구동부(500)를 포함한다.

입력 구동부(100)는 노드 A와 접지전압단 사이에 직렬 연결된 풀업 구동소자와 풀다운 구동소자를 포함한다. 여기서, 풀업 구동소자는 PMOS 트랜지스터 P3를 포함하고, 풀다운 구동소자는 NMOS 트랜지스터 N1를 포함한다.

PMOS 트랜지스터 P3와, NMOS 트랜지스터 N1는 공통 게이트 단자를 통해 디코딩 신호 LAY가 인가된다. 디코딩 신호 LAY는 프리 디코더로부터 인가되는 신호이다. 디코딩 신호 LAY는 대기 모드시 접지전압 VSS 레벨이 되고, 액티브 모드시 페리전압 VPERI 레벨부터 접지전압 VSS 레벨까지 변화된다. PMOS 트랜지스터 P3는 벌크단자를 통해 전원전압 VDD1A이 인가된다.

그리고, 구동 제어부(200)는 파워다운 신호 PWDDB, PWDD에 따라 서로 다른 전압 레벨을 갖는 제 1전압과 제 2전압을 노드 A에 출력한다. 여기서, 제 1전압은 전원전압 VDD1A 레벨을 갖고, 제 2전압은 페리전압 VPERI 레벨을 갖는다. 전원전압 VDD1A은 페리전압 VPERI 보다 높은 레벨을 갖는다. 그리고, 파워다운 신호 PWDDB는 파워다운 신호 PWDD의 반전 신호이다.

이러한 구동 제어부(200)는 제 1전압을 공급하기 위한 구동소자와 제 2전압을 공급하기 위한 구동소자를 포함한다. 여기서, 제 1전압을 공급하기 위한 구동소자는 제 1전압 인가단과 노드 A 사이에 연결되어 게이트 단자를 통해 파워다운 신호 PWDDB가 인가되는 PMOS 트랜지스터 P1를 포함한다. PMOS 트랜지스터 P1는 벌크 단자를 통해 전원전압 VDD1A이 인가된다. PMOS 트랜지스터 P1는 소스 단자와 벌크 단자에 동일한 전원전압 VDD1A이 인가되도록 하여 정상적인 트랜지스터의 동작이 가능하도록 한다.

그리고, 제 2전압을 공급하기 위한 구동소자는 제 2전압 인가단과 노드 A 사이에 연결되어 게이트 단자를 통해 파워다운 신호 PWDD가 인가되는 PMOS 트랜지스터 P2를 포함한다. PMOS 트랜지스터 P2는 벌크 단자를 통해 전원전압 VDD1A이 인가된다.

출력 구동부(300)는 제 2전압 인가단과 접지전압단 사이에 직렬 연결된 풀업 구동소자와 풀다운 구동소자를 포함한다. 풀업 구동소자는 PMOS 트랜지스터 P4를 포함하고, 풀다운 구동소자는 NMOS 트랜지스터 N2를 포함한다. 여기서, PMOS 트랜지스터 P4와, NMOS 트랜지스터 N2는 공통 게이트 단자가 노드 B와 연결된다. PMOS 트랜지스터 P4의 소스 단자에 인가되는 제 2전압은 전원전압 VDD1A이다.

지연부(400)는 저항 R과 커패시터 C를 포함하여 노드 D의 출력을 일정시간 지연한다. 여기서, 저항 R은 노드 D와 커패시터 C의 일단에 연결된다. 그리고, 커패시터 C는 저항 R의 일단과 접지전압단 사이에 연결된다.

또한, 비트라인 구동부(500)는 지연부(400)의 출력에 따라 연결노드 SIO와 비트라인 BL의 연결을 선택적으로 제어한다. 여기서, 연결노드 SIO는 센스앰프와 연결되는 노드를 의미한다.

이러한 구성을 갖는 본 발명의 실시예에 따른 반도체 메모리 장치의 드라이버의 동작 과정을 도 2를 참조하여 설명하면 다음과 같다.

본 발명의 실시예에 따른 반도체 메모리 장치의 드라이버는 입력 구동부(100)와 출력 구동부(300)를 포함한다. 그런데, 최종 출력단인 출력 구동부(300)에 구비되는 PMOS 트랜지스터 P4가 채널 폭이 큰 트랜지스터인 경우 대기 모드시 오프 누설 전류가 발생할 수 있다.

일반적인 반도체 메모리 장치의 드라이버에서는 이러한 PMOS 트랜지스터 P4의 누설 전류를 줄이기 위해 출력 구동부(300)의 페리전압 VPERI 인가단에 별도의 트랜지스터를 구비하였다. 별도의 트랜지스터는 파워다운 신호 PWDDB에 의해 PMOS 트랜지스터 P4의 소스 단자에 페리전압 VPERI을 선택적으로 공급한다. 이에 따라, PMOS 트랜지스터 P4에 발생하는 오프 누설 전류를 차단하도록 하였다.

하지만, PMOS 트랜지스터 P4의 채널 오프 누설 전류를 차단하기 위해 PMOS 트랜지스터 P4 보다 큰 문턱전압을 갖는 별도의 트랜지스터를 사용해야만 했다. 이러한 경우 PMOS 트랜지스터 P4 보다 큰 트랜지스터를 사용해야만 하므로 드라이버의 면적이 증가하게 된다. 마찬가지로, PMOS 트랜지스터 P4의 채널 길이를 증가시켜 오프 누설 전류를 줄이고자 하는 경우 드라이버의 면적이 증가하게 된다.

또한, PMOS 트랜지스터 P4와 NMOS 트랜지스터 N2는 직렬 연결되어 있고, 공통 게이트 단자가 노드 B와 연결된다. 그러므로, PMOS 트랜지스터 P4가 구동해야 하는 노드 B의 RC 부하(Loading)가 커지게 되는 경우 고 주파수에 대응하여 동작하는 것이 어려워 지게 된다.

그리고, 향후 저 전력 사양을 만족하기 위해서는 PMOS 트랜지스터 P4를 원활하게 동작시켜야 한다. 이를 위해, PMOS 트랜지스터 P4의 문턱전압을 낮게 제어해야만 한다. 그런데, PMOS 트랜지스터 P4에서 발생하는 오프 누설 전류를 차단하기 위해 채널 길이를 증가시키는 경우 채널 길이로 오프 누설 전류를 개선하는데 한계가 발생하게 된다. 결국, 문턱전압이 높은 별도의 트랜지스터를 사용해야만 하는데, 이러한 경우 공정을 단순화시킬 수 없고 비용이 증가하게 되는 어려움이 있다.

본 발명의 실시예는 출력 구동부(300)에 발생하는 오프 누설전류를 차단하기 위해 별도의 구동 트랜지스터를 구비하지 않는다. 또한, 이종 전원을 갖는 구동 제어부(200)를 통해 입력 구동부(100)의 소스 전원을 제어하여 대기 모드와 액티브 모드를 상이하게 제어하도록 한다.

즉, 본 발명의 실시예에서 대기 모드시 채널 오프 누설 전류는 PMOS 트랜지스터 P4에서 발생할 수 있다. PMOS 트랜지스터 P4의 채널 오프 누설전류를 차단시키기 위해서 PMOS 트랜지스터 P4의 전단인 입력 구동부(100)에서 레벨이 서로 다른 전압을 공급받는다.

입력 구동부(100)에서 출력되는 전압 레벨은 구동 제어부(200)에 의해 제어된다. 구동 제어부(200)는 전원전압 VDD1A을 선택적으로 공급하는 PMOS 트랜지스터 P1와 페리전압 VPERI을 선택적으로 공급하는 PMOS 트랜지스터 P2를 포함한다.

예를 들어, PMOS 트랜지스터 P1는 대기 모드시 파워다운 신호 PWDDB가 로우 레벨인 경우 턴 온 되어 노드 A에 전원전압 VDD1A을 공급한다. 반면에, PMOS 트랜지스터 P2는 액티브 모드시 파워다운 신호 PWDD가 로우 레벨인 경우 턴 온 되어 노드 A에 전원전압 VDD1A 보다 낮은 페리전압 VPERI을 공급한다.

대기 모드시 파워다운 신호 PWDDB가 로우 레벨이 되고 파워다운 신호 PWDD가 하이 레벨이 된다. 그러면, PMOS 트랜지스터 P1가 턴 온 되고 PMOS 트랜지스터 P2가 턴 오프 되어 노드 A에 전원전압 VDD1A이 공급된다.

이때, PMOS 트랜지스터 P2의 소스 단자에는 페리전압 VPERI이 인가되고, 드레인 단자에는 페리전압 VPERI 보다 높은 전원전압 VDD1A이 인가된다. 따라서, PMOS 트랜지스터 P2의 벌크 단자에 벌크 바이어스 전압으로 전원전압 VDD1A을 인가하여 대기 모드시 PMOS 트랜지스터 P2가 불필요하게 턴 온 되지 않도록 한다.

또한, 대기 모드시에는 디코딩 신호 LAY가 로우 레벨이 된다. 그러면, 입력 구동부(100)의 PMOS 트랜지스터 P3가 턴 온 되고 PMOS 트랜지스터 P4가 턴 오프 되어 노드 A의 전원전압 VDD1A이 노드 B에 공급된다. 이때, 노드 B에 전원전압 VDD1A이 공급되면, PMOS 트랜지스터 P4의 소스 단자에는 페리전압 VPERI이 인가되고 게이트 단자에는 페리전압 VPERI 보다 높은 전원전압 VDD1A이 인가된다.

도 2는 PMOS 트랜지스터 P4의 게이트 소스 전압(Vgs) 바이어스에 따른 채널의 오프 누설 전류를 측정한 그래프이다. PMOS 트랜지스터 P4의 소스전압보다 게이트 단자에 높은 전압을 인가하면 네가티브 바이어스가 인가되어 PMOS 트랜지스터 P4의 채널 영역을 통해 흐르는 오프 누설 전류가 현저하게 감소하는 현상을 볼 수 있다. PMOS 트랜지스터 P4의 게이트 단자에 소스 전압과 동일한 페리전압 VPERI이 인가되는 경우보다 전원전압 VDD1A이 인가되는 경우 오프 누설 전류가 감소하는 것을 알 수 있다.

반면에, 액티브 모드시 파워다운 신호 PWDD가 로우 레벨이 되고 파워다운 신호 PWDDB가 하이 레벨이 된다. 그러면, PMOS 트랜지스터 P1가 턴 오프 되고 PMOS 트랜지스터 P2가 턴 온 되어 노드 A에 페리전압 VPERI이 공급된다. 또한, 액티브모드시에는 디코딩 신호 LAY가 하이 레벨이 된다.

그러면, 입력 구동부(100)의 PMOS 트랜지스터 P3가 턴 오프 되고 PMOS 트랜지스터 P4가 턴 온 되어 접지전압이 노드 B에 공급된다. 이때, PMOS 트랜지스터 P3에의 벌크단자에는 전원전압 VDD1A이 인가된다. 이에 따라, PMOS 트랜지스터 P3는 게이트 단자로 인가되는 페리전압 VPERI 보다 벌크전압(전원전압 VDD1A)의 전압 레벨이 더 높아지게 되므로 PMOS 트랜지스터 P3를 통해서 오프 누설 전류는 흐르지 않는다.

노드 B에 접지전압이 공급되면, PMOS 트랜지스터 P4가 턴 온 되고 NMOS 트랜지스터 N2가 턴 오프 된다. 그러면, PMOS 트랜지스터 P4는 노드 D를 통해 페리전압 VPERI을 공급한다.

본 발명의 실시예는 디코딩 신호 LAY에 의해 제어되는 컬럼 디코더에 적용되는 것을 그 일예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니라, 로오 디코더 및 다른 드라이버에 적용될 수도 있다.

Claims (16)

1. 파워다운 신호에 대응하여 서로 다른 레벨을 갖는 제 1전압과 제 2전압을 제 1노드에 선택적으로 공급하는 구동 제어부;
   디코딩 신호에 대응하여 상기 제 1노드로부터 인가되는 전압을 선택적으로 출력하는 입력 구동부; 및
   상기 입력 구동부의 출력 전압에 따라 구동되는 출력 구동부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
2. 제 1항에 있어서, 상기 입력 구동부는
   상기 제 1노드와 접지전압단 사이에 직렬 연결되어 공통 게이트 단자를 통해 상기 디코딩 신호가 인가되는 풀업 구동소자와 풀다운 구동소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
3. 제 2항에 있어서, 상기 풀업 구동소자는 벌크단자를 통해 전원전압이 인가되는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
4. 제 1항에 있어서, 상기 입력 구동부는 대기 모드시 상기 디코딩 신호가 로우 레벨이 되어 상기 제 1노드의 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
5. 제 1항에 있어서, 상기 제 1전압은 상기 제 2전압보다 높은 레벨을 갖는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
6. 제 1항 또는 제 5항에 있어서, 상기 제 1전압은 전원전압 레벨인 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
7. 제 1항 또는 제 5항에 있어서, 상기 제 2전압은 페리전압 레벨인 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
8. 제 1항에 있어서, 상기 구동 제어부는
   상기 파워다운 신호에 따라 상기 제 1노드에 상기 제 1전압을 선택적으로 공급하는 제 1구동소자; 및
   상기 파워다운 신호의 반전 신호에 따라 상기 제 1노드에 상기 제 1전압보다 낮은 제 2전압을 선택적으로 공급하는 제 2구동소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
9. 제 8항에 있어서, 상기 제 1구동소자는 상기 제 1전압의 인가단과 상기 제 1노드 사이에 연결되어 게이트 단자를 통해 상기 파워다운 신호가 인가되는 제 1PMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
10. 제 9항에 있어서, 상기 제 1PMOS 트랜지스터는 벌크단자를 통해 상기 제 1전압이 인가되는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
11. 제 8항에 있어서, 상기 제 2구동소자는 상기 제 2전압의 인가단과 상기 제 1노드 사이에 연결되어 게이트 단자를 통해 상기 반전 신호가 인가되고 벌크단자에 상기 제 1전압이 인가되는 제 2PMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
12. 제 11항에 있어서, 상기 제 2PMOS 트랜지스터는 벌크단자를 통해 상기 제 1전압이 인가되는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
13. 제 8항에 있어서, 상기 구동 제어부는 액티브 모드시 상기 제 2구동소자가 턴 온 되어 상기 제 2전압을 제 1노드에 공급하고, 대기 모드시 상기 제 1구동소자가 턴 온 되어 상기 제 1전압을 제 1노드에 공급하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
14. 제 1항에 있어서, 상기 출력 구동부는
    상기 제 2전압의 인가단과 접지전압단 사이에 직렬 연결되어 공통 게이트 단자를 통해 상기 입력 구동부의 출력전압이 인가되는 풀업 구동소자와 풀다운 구동소자를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
15. 제 1항에 있어서, 상기 출력 구동부는
    액티브 모드시 상기 제 2전압과 동일한 전압이 상기 게이트 단자로 인가되고 대기 모드시 상기 제 2전압보다 높은 상기 제 1전압이 상기 게이트 단자로 인가되는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.
16. 제 1항에 있어서,
    상기 출력 구동부의 출력을 일정시간 지연하는 지연부; 및
    상기 지연부의 출력에 따라 센스앰프의 연결노드와 비트라인을 선택적으로 연결하는 비트라인 구동부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 드라이버.

Images