KR20140079808A - 단면 팽창 모드 공진기들 및 공진기-기반 래더 필터들 - Google Patents

단면 팽창 모드 공진기들 및 공진기-기반 래더 필터들 Download PDF

Info

Publication number
KR20140079808A
KR20140079808A KR1020147011869A KR20147011869A KR20140079808A KR 20140079808 A KR20140079808 A KR 20140079808A KR 1020147011869 A KR1020147011869 A KR 1020147011869A KR 20147011869 A KR20147011869 A KR 20147011869A KR 20140079808 A KR20140079808 A KR 20140079808A
Authority
KR
South Korea
Prior art keywords
resonator
conductive layer
axis
resonators
shunt
Prior art date
Application number
KR1020147011869A
Other languages
English (en)
Other versions
KR101707098B1 (ko
Inventor
쳉지 주오
창한 윤
치 ? 로
웨슬리 나타니엘 알렌
마리오 프란시스코 벨레즈
종해 김
상훈 주
Original Assignee
퀄컴 엠이엠에스 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 엠이엠에스 테크놀로지스, 인크. filed Critical 퀄컴 엠이엠에스 테크놀로지스, 인크.
Publication of KR20140079808A publication Critical patent/KR20140079808A/ko
Application granted granted Critical
Publication of KR101707098B1 publication Critical patent/KR101707098B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02228Guided bulk acoustic wave devices or Lamb wave devices having interdigital transducers situated in parallel planes on either side of a piezoelectric layer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/462Microelectro-mechanical filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02244Details of microelectro-mechanical resonators
    • H03H2009/02488Vibration modes
    • H03H2009/02496Horizontal, i.e. parallel to the substrate plane
    • H03H2009/02503Breath-like, e.g. Lam? mode, wine-glass mode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H03H2009/241Bulk-mode MEMS resonators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/24Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive
    • H03H9/2405Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators
    • H03H9/2426Constructional features of resonators of material which is not piezoelectric, electrostrictive, or magnetostrictive of microelectro-mechanical resonators in combination with other electronic elements

Abstract

전기기계적 시스템들의 팽창 모드 공진기(DMR) 구조들이 개시된다. DMR은 제 1 전극층, 제 2 전극층 및 압전 재료로 형성되는 압전층을 포함한다. 압전층은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수들을 갖는다. 두께와 측면 거리의 수치 비율 T/D는, 전극들 중 하나 또는 그 초과에 제공된 신호에 응답하는, Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는, 압전층의 진동 모드를 제공하도록 구성된다. 래더 필터 회로들은 직렬 및/또는 션트 엘리먼트들로서의 DMR들로 구성될 수 있고, 공진기들은 나선 구성들을 가질 수 있다.

Description

단면 팽창 모드 공진기들 및 공진기-기반 래더 필터들{CROSS-SECTIONAL DILATION MODE RESONATORS AND RESONATOR-BASED LADDER FILTERS}
본 개시는, 2011년 9월 30일에 출원되고 발명의 명칭이 "CROSS-SECTIONAL DILATION MODE RESONATORS" (대리인 열람 번호 QUALP096P/112736P1)인 공동-계류중인 미국 가특허출원 제 61/541,546호, 및 2011년 11월 14일에 출원되고 발명의 명칭이 "CROSS-SECTIONAL DILATION MODE RESONATORS AND RESONATOR-BASED LADDER FILTERS" (대리인 열람 번호 QUALP096B/112736U2)인 미국 특허출원 제 13/295,978호에 대해 우선권을 주장한다. 이 이전의 출원들의 개시들은 본 개시의 일부인 것으로 고려되고, 이로써, 모든 목적들을 위해 그 전체가 인용에 의해 본 개시에 통합된다.
본 개시는 일반적으로 공진기들에 관한 것이고, 더 구체적으로는, 전기기계적 시스템들의 압전 공진기들 및 회로 토폴로지들에 관한 것이다.
전기기계적 시스템들(EMS)은 전기 및 기계적 엘리먼트들, 작동기들, 트랜스듀서들, 센서들, 광학 컴포넌트들(미러들(mirrors)을 포함함) 및 일렉트로닉스를 갖는 디바이스들을 포함한다. 전기기계적 시스템들은, 마이크로스케일들 및 나노스케일들을 포함하는 (그러나, 이에 한정되는 것은 아님) 다양한 스케일들로 제조될 수 있다. 예를 들어, 마이크로전기기계적 시스템들(MEMS) 디바이스들은, 약 일 미크론 내지 수백 미크론 또는 그 초과의 범위의 사이즈들을 갖는 구조들을 포함할 수 있다. 나노전기기계적 시스템들(NEMS) 디바이스들은, 예를 들어, 수백 나노미터보다 작은 사이즈들을 포함하는, 일 미크론보다 작은 사이즈들을 갖는 구조들을 포함할 수 있다. 전기기계적 엘리먼트들은, 증착, 에칭, 리소그래피, 및/또는 기판들 및/또는 증착된 재료층들의 부분들을 에칭하거나 전기 및 전기기계적 디바이스들을 형성하기 위해 층들을 추가하는 다른 마이크로머시닝 프로세스들을 이용하여 생성될 수 있다.
EMS 디바이스의 일 타입은 간섭계 변조기(IMOD; interferometric modulator)로 지칭된다. 본 명세서에서 사용되는 바와 같이, 간섭계 변조기 또는 간섭계 광 변조기라는 용어는, 광학 간섭의 원리들을 이용하여 광을 선택적으로 흡수 및/또는 반사하는 디바이스를 지칭한다. 몇몇 구현들에서, 간섭계 변조기는, 한 쌍의 도전성 플레이트들을 포함할 수 있고, 이들 중 하나 또는 둘 모두는 전체적으로 또는 부분적으로 투명 및/또는 반사적일 수 있고, 적절한 전기 신호의 인가시에 상대적으로 움직일 수 있다. 일 구현에서, 하나의 플레이트는 기판 상에 증착된 정지 층을 포함할 수 있고, 다른 플레이트는 에어 갭(air gap)에 의해 상기 정지 층으로부터 분리된 반사적 멤브레인을 포함할 수 있다. 하나의 플레이트의 다른 플레이트에 대한 위치는 IMOD 상에 입사하는 광의 광학 간섭을 변경할 수 있다. IMOD 디바이스들은 광범위한 애플리케이션들을 갖고, 기존의 제품들을 개선하고 새로운 제품들, 특히 디스플레이 능력들을 갖는 제품들을 생산하는데 이용될 것으로 예상된다.
다양한 전자 회로 컴포넌트들은, 공진기들과 같이 EMS 레벨에서 구현될 수 있다. 몇몇 종래의 EMS 공진기 구조들은, 일반적으로 이 분야에서 "전기기계적 커플링"으로 종종 지칭되는 바람직한 전기 및 기계적 에너지 변환보다 더 적은 변환을 제공한다. 몇몇 압전 공진기 구조들에서, 이러한 전기기계적 커플링의 효율은, 입력 단자에 전달되는 입력 전기 신호로부터, 입력 단자 또는 출력 단자에서 전기 에너지로 다시 전환되는 압전막의 기계적 모션으로의, 전기 에너지의 전환의 효율성에 기초한다. 공진기에서 열악한 전기기계적 커플링은 차선의(sub-optimal) 동작 효율 및 신호 스루풋을 초래할 수 있다.
몇몇 종래의 공진기 구성들은 원하는 전기기계적 커플링 계수(kt 2)보다 작은 계수를 갖는데, 전기기계적 커플링 계수는 때때로, 이 분야에서 전기기계적 커플링의 수치적 표현으로서 이용된다. 예를 들어, 몇몇 종래의 압전 공진기들에서, 압전막의 측면 치수, 이를테면, 폭 또는 길이가 공진 주파수를 주로 결정한다. 이러한 종래의 측면 진동 공진기들 중 일부는, 종종 3% 미만의 작은 kt 2 값을 가질 수 있다. 얇은 FBAR(Film Bulk Acoustic Resonators)과 같은 몇몇 다른 종래의 압전 공진기들에서, 공진 주파수는 압전막의 두께에 의해 주로 결정된다. 이러한 종래의 두께-모드 공진기들에 있어서, kt 2는 더 클 수 있어서, 예를 들어, 약 7%일 수 있다. 그러나, 종래의 FBAR들은 일반적으로, 예를 들어, 웨이퍼 또는 다이(die)당, 필터의 중심 주파수로서 기능하는 오직 하나의 공진 주파수를 제공할 수 있다. 이러한 다양한 팩터들은, 멀티-대역/멀티-모드 무선 통신 회로들과 같은 멀티-주파수 광대역 필터 애플리케이션들에서 종래의 공진기들의 성능을 제한할 수 있다.
본 개시의 구조들, 디바이스들, 장치, 시스템들 및 프로세스들 각각은 몇몇 혁신적인 양상들을 갖고, 이들 중 어떠한 단일한 것도, 본 명세서에서 개시되는 바람직한 속성들을 단독으로 담당하지는 않는다.
개시되는 것은 팽창 모드 공진기들(DMR)과 같은 전기기계적 시스템들의 공진기 구조들, 디바이스들, 장치, 시스템들 및 관련 제조 프로세스들의 구현들이다.
본 개시에서 설명되는 요지의 하나의 혁신적인 양상에 따르면, 압전 공진기 구조는, 하나 또는 그 초과의 전극들의 제 1 도전층, 하나 또는 그 초과의 전극들의 제 2 도전층 및 압전 재료로 형성된 압전층을 포함한다. 압전층은 제 1 도전층과 제 2 도전층 사이에 배치된다. 압전층은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수를 갖는다. 두께와 측면 거리의 수치 비율 T/D는, 전극들 중 하나 또는 그 초과에 제공된 신호에 응답하는, Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는, 압전층의 진동 모드를 제공하도록 구성된다.
몇몇 구현들에서, 압전층의 측면 거리는 X축을 따른 폭이고, 압전층의 변위는 Z축을 따라 그리고 X축을 따라 발생한다. 몇몇 구현들에서, 압전층의 측면 거리는 Y축을 따른 길이이고, 압전층의 변위는 Z축을 따라 그리고 Y축을 따라 발생한다. 몇몇 다른 구현들에서, 측면 거리는 X-Y 평면에 위치되지만, X 및/또는 Y축들로부터 각도 오프셋을 갖는다. 몇몇 구현들에서, 진동 모드는 2D 진동 모드이다. 몇몇 다른 구현들에서, 진동 모드는 3D 진동 모드이다.
몇몇 구현들에서, 수치 비율 T/D는, 전기기계적 커플링과 연관된 지정된 범위 내에 있다. 지정된 범위는, 제 1 전기기계적 커플링과 연관된 제 1 범위, 및 제 1 전기기계적 커플링과는 상이한 제 2 전기기계적 커플링과 연관된 제 2 범위를 포함할 수 있다. 제 1 전기기계적 커플링은 제 1 범위에서 수치 비율 T/D와 관련하여 가변적일 수 있다. 몇몇 예들에서, 제 2 전기기계적 커플링은 제 1 전기기계적 커플링보다 크다.
몇몇 구현들에서, Z축은 압전층을 이등분(bisect)하고, 진동 모드는 Z축에 대해 대칭적 형상을 갖는다. 진동 모드는 압전 재료의 계수들, 이를테면, d31 계수, d32 계수, d33 계수, d24 계수 및 d15 계수의 조합과 연관될 수 있다.
몇몇 구현들에서, 하나 또는 그 초과의 전극들의 제 1 도전층은 압전층의 제 1 표면의 상당 부분을 커버한다. 하나 또는 그 초과의 전극들의 제 2 도전층은 또한 압전층의 제 2 표면의 상당 부분을 커버할 수 있다.
본 개시에서 설명되는 요지의 다른 혁신적인 양상에 따르면, 장치는, 앞서 설명된 것과 같은 압전 공진기 구조, 디스플레이, 디스플레이와 통신하도록 구성되고 이미지 데이터를 프로세싱하도록 구성되는 프로세서, 및 프로세서와 통신하도록 구성되는 메모리 디바이스를 포함한다. 압전 공진기 구조의 전극들 중 하나 또는 그 초과는 이미지 데이터를 프로세서에 전송하도록 커플링될 수 있다.
본 개시에서 설명되는 요지의 다른 혁신적인 양상들에 따르면, 압전 공진기 구조는, 입력 신호를 수신하기 위한 제 1 도전 수단, 출력 신호를 제공하기 위한 제 2 도전 수단, 및 압전 재료로 형성되고 제 1 도전 수단 및 제 2 도전 수단에 근접하게 배치되는 압전 수단을 포함한다. 압전 수단은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수를 갖는다. 압전 수단은, 전극들 중 하나 또는 그 초과에 제공된 신호에 응답하는, Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는 진동 모드를 제공하기 위한, 두께와 측면 거리의 수치 비율 T/D를 갖는다.
본 개시에서 설명되는 요지의 다른 혁신적인 양상들에 따르면, 복수의 공진기들 각각은: 전극을 포함하는 제 1 도전층, 전극을 포함하는 제 2 도전층, 및 압전 재료로 형성되고 제 1 도전층과 제 2 도전층 사이에 배치되는 압전층을 포함한다. 압전층은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수를 갖는다. 두께와 측면 거리의 수치 비율 T/D는, 전극들 중 하나 또는 그 초과에 제공된 신호에 응답하는, Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는, 압전층의 진동 모드를 제공하도록 구성된다. 공진기들 중 하나는 직렬 공진기이고, 직렬 공진기의 제 1 도전층 전극은 입력 단자에 커플링되고 직렬 공진기의 제 2 도전층 전극은 출력 단자에 커플링된다. 공진기들 중 다른 하나는 제 1 션트(shunt) 공진기이고, 제 1 션트 공진기의 제 1 도전층 전극은 입력 단자 또는 출력 단자에 커플링되고 제 1 션트 공진기의 제 2 도전층 전극은 접지된다.
몇몇 구현들에서, 제 2 션트 공진기는, 입력 단자 또는 출력 단자에 커플링되는 제 1 도전층 전극, 및 접지되는 제 2 도전층 전극을 갖는다. 몇몇 구현들에서, 직렬 공진기는 직렬 공진 주파수와 연관되고, 제 1 션트 공진기는, 직렬 공진 주파수와는 상이한 병렬 공진 주파수와 연관된다. 예를 들어, 병렬 공진 주파수와 직렬 공진 주파수 사이의 차는 통과대역을 정의할 수 있다. 몇몇 구현들에서, 션트 인덕터가 제 1 션트 공진기의 제 2 도전층 전극과 접지 사이에 커플링된다.
몇몇 구현들에서, 공진기들 중 하나 또는 그 초과는 일 평면에서 나선형 형상을 갖는다. 나선형 형상은, 예를 들어, 직사각형, 원형, 타원형 또는 팔각형 윤곽을 가질 수 있다.
본 개시에서 설명되는 요지의 다른 혁신적인 양상에 따르면, 래더(ladder) 필터 시스템은 앞서 설명된 것과 같은 복수의 공진기들을 포함한다. 제 1 래더 필터 디바이스는 직렬 공진기를 포함하고, 직렬 공진기의 제 1 도전층 전극은 제 1 래더 필터 입력 단자에 커플링되고, 직렬 공진기의 제 2 도전층 전극은 제 1 래더 필터 출력 단자에 커플링된다. 제 1 래더 필터 디바이스는 또한, 제 1 래더 필터 입력 단자 또는 제 1 래더 필터 출력 단자에 커플링되는 제 1 도전층 전극들, 및 접지되는 제 2 도전층 전극들을 갖는 하나 또는 그 초과의 션트 공진기들을 포함한다. 제 2 래더 필터 디바이스는 직렬 공진기를 포함하고, 직렬 공진기의 제 1 도전층 전극은 제 1 래더 필터 출력 단자에 커플링되고, 직렬 공진기의 제 2 도전층 전극은 제 2 래더 필터 출력 단자에 커플링된다. 제 2 래더 필터 디바이스는, 제 1 래더 필터 출력 단자 또는 제 2 래더 필터 출력 단자에 커플링되는 제 1 도전층 전극들, 및 접지되는 제 2 도전층 전극들을 갖는 하나 또는 그 초과의 션트 공진기들을 포함한다.
몇몇 구현들에서, 제 1 션트 인덕터는, 제 1 래더 필터 디바이스의 션트 공진기들의 제 2 도전층 전극들과 접지 사이에 커플링된다. 또한, 제 2 션트 인덕터는, 제 2 래더 필터 디바이스의 션트 공진기들의 제 2 도전층 전극들과 접지 사이에 커플링될 수 있다.
본 개시에서 설명되는 요지의 다른 혁신적인 양상에 따르면, 공진기 디바이스는, 하나 또는 그 초과의 전극들을 포함하는 제 1 도전층, 하나 또는 그 초과의 전극들을 포함하는 제 2 도전층, 및 압전층으로 형성되고 제 1 도전층과 제 2 도전층 사이에 배치되는 압전층을 포함한다. 압전층은, 도전층들 중 하나 또는 그 초과에 제공되는 신호에 응답하는 진동 모드를 제공하도록 구성되고, 압전층은 일 평면에서 나선형 구성을 갖는다. 몇몇 구현들에서, 압전층은, 저항 파라미터, 임피던스 파라미터 또는 커패시턴스 파라미터와 연관될 수 있는, 평면 내의 총 길이를 갖는다.
몇몇 구현들에서, 래더 필터 디바이스의 직렬 공진기는 직렬 공진 주파수와 연관된 제 1 파라미터를 갖고, 션트 공진기는 직렬 공진기의 직렬 공진 주파수와는 상이한 병렬 공진 주파수와 연관된 제 2 파라미터를 갖는다. 예를 들어, 제 1 파라미터는, 직렬 공진기 압전층의 폭, 길이 및/또는 두께와 같은 거리, 또는 거리들의 조합일 수 있다. 제 2 파라미터는, 션트 공진기 압전층의 폭, 길이 및/또는 두께와 같은 거리, 또는 거리들의 조합일 수 있다.
본 개시에서 설명되는 요지의 다른 혁신적인 양상에 따르면, 래더 필터 디바이스는 복수의 공진기들을 포함하고, 각각의 공진기는: 입력 신호를 수신하기 위한 제 1 도전 수단, 입력 신호에 대한 응답으로 출력 신호를 제공하기 위한 제 2 도전 수단, 및 입력 신호에 응답하는 진동 모드를 제공하기 위한 압전 수단을 포함한다. 압전 수단은 제 1 도전 수단과 제 2 도전 수단 사이에 배치된다. 압전 수단은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수를 갖는다. 두께와 측면 거리의 수치 비율 T/D는, 입력 신호에 응답하는, Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는 진동 모드를 제공하도록 구성된다. 공진기들 중 하나는 직렬 공진기이다. 직렬 공진기의 제 1 도전 수단은 입력 단자에 커플링되고 직렬 공진기의 제 2 도전 수단은 출력 단자에 커플링된다. 공진기들 중 다른 하나는 제 1 션트 공진기이다. 제 1 션트 공진기의 제 1 도전 수단은 입력 단자 또는 출력 단자에 커플링되고 제 1 션트 공진기의 제 2 도전 수단은 접지된다.
본 명세서에서 설명되는 요지의 하나 또는 그 초과의 구현들의 세부사항들은 하기 첨부된 도면들 및 설명에서 기술된다. 본 개시에서 제공되는 예들은 주로 전기기계적 시스템들(EMS) 및 마이크로전기기계적 시스템들(MEMS)-기반 디스플레이들의 관점에서 설명되지만, 본 명세서에서 제공되는 개념들은 다른 타입들의 디스플레이들, 이를테면, 액정 디스플레이들, 유기 발광 다이오드("OLED") 디스플레이들 및 전계 방출 디스플레이들에 적용될 수 있다. 다른 특징들, 양상들 및 이점들은 설명, 도면들 및 청구항들로부터 명백해질 것이다. 하기 도면들의 상대적인 치수들은 축척대로 도시되지는 않을 수 있음을 주목한다.
도 1은 팽창 모드 공진기(DMR) 구조의 사시도의 일례를 도시한다.
도 2는 DMR 구조의 압전층의 사시도의 일례를 도시한다.
도 3은 도 2의 압전층의 단면도에서 기하학적 진동 모드 형상의 일례를 도시한다.
도 4a는, DMR 구조의 일례에 제공되는 입력 AC 신호의 주파수와 관련된 어드미턴스의 그래프를 도시한다.
도 4b는, 도 4a의 DMR 구조의 예에 제공되는 입력 AC 신호의 주파수와 관련된 위상의 그래프를 도시한다.
도 5는, DMR 구조의 일례의 두께/폭 비율과 관련된 전기기계적 커플링 계수(kt 2)의 그래프를 도시한다.
도 6a는, DMR 구조의 일례에 제공되는 입력 AC 신호의 주파수와 관련된 어드미턴스의 그래프를 도시한다.
도 6b는, 도 6a의 DMR 구조의 예에 제공되는 입력 AC 신호의 주파수와 관련된 위상의 그래프를 도시한다.
도 7은, DMR 구조의 일례의 두께/폭 비율과 관련된 전기기계적 커플링 계수(kt 2)의 다른 그래프를 도시한다.
도 8은 DMR 구조의 사시도의 일례를 도시한다.
도 9a는 2-포트 DMR 구조의 단면도의 일례를 도시한다.
도 9b는 3-포트 DMR 구조의 단면도의 일례를 도시한다.
도 9c는 4-포트 DMR 구조의 단면도의 일례를 도시한다.
도 10a 및 도 10b는 4-포트 DMR 구조들의 사시도들의 예들을 도시한다.
도 11a 및 도 11b는 3-포트 DMR 구조들의 사시도들의 예들을 도시한다.
도 12a 내지 도 12c는 DMR 구조들의 측면도들의 예들을 도시한다.
도 13은 DMR 디바이스의 단면 사시도의 일례를 도시한다.
도 14는 DMR 디바이스의 평면도의 일례를 도시한다.
도 15는 DMR 구조의 단면 사시도의 일례를 도시한다.
도 16은 공진기 구조를 형성하기 위한 프로세스를 도시하는 흐름도의 일례를 도시한다.
도 17은 스태거링된(staggered) 공진기 구조를 형성하기 위한 프로세스를 도시하는 흐름도의 일례를 도시한다.
도 18a 내지 도 18g는, 예를 들어, 도 16 또는 도 17에 표현되는 바와 같은 프로세스에 따른 스태거링된 공진기 제조의 스테이지들의 단면 개략도들의 예들을 도시한다.
도 19a 내지 도 19g는, 예를 들어, 도 16 또는 도 17에 표현되는 바와 같은 프로세스에 따른 스태거링된 공진기 제조의 스테이지들의 사시도들의 예들을 도시한다.
도 20은 온도-보상된 공진기 구조의 단면 개략도의 일례를 도시한다.
도 21은 에어갭(airgap) 공진기 구조의 단면 개략도의 일례를 도시한다.
도 22는 DMR들과 같은 공진기들을 통합하는 래더 필터의 회로도의 일례를 도시한다.
도 23a는 DMR들과 같은 공진기들을 통합하는 단일 스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다.
도 23b는, 도 23a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다.
도 24a는 DMR들과 같은 병렬 션트 공진기들을 통합하는 단일 스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다.
도 24b는 도 24a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다.
도 25a는 DMR들과 같은 병렬 션트 공진기들을 통합하는 2-스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다.
도 25b는 도 25a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다.
도 26a는, 션트 인덕터를 통합하는 2-스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다.
도 26b는, 도 26a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다.
도 27a는, 각각의 스테이지에서 션트 인덕터를 통합하는 2-스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다.
도 27b는, 도 27a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다.
도 28은, 측면 평면에서 나선형 형상을 갖는 공진기 구조의 평면도의 일례를 도시한다.
도 29는, 나선-형상 공진기 구조들을 통합하는 래더 필터 회로의 일례를 도시한다.
도 30a는, 간섭계 변조기(IMOD) 디스플레이 디바이스의 일련의 픽셀들에서 2개의 인접한 픽셀들을 도시하는 등각도의 일례를 도시한다.
도 30b는, 간섭계 변조기 디스플레이를 통합하는 전자 디바이스를 도시하는 시스템 블록도의 일례를 도시한다.
도 31a 및 도 31b는, 복수의 간섭계 변조기들을 포함하는 디스플레이 디바이스를 도시하는 시스템 블록도들의 예들을 도시한다.
다양한 도면들에서 유사한 참조 부호들 및 지정들은 유사한 엘리먼트들을 나타낸다.
하기 상세한 설명은, 혁신적인 양상들을 설명하기 위한 목적으로 특정한 구현들에 주안점을 둔다. 그러나, 본 명세서의 교시들은 다수의 상이한 방법들로 적용될 수 있다.
개시된 구현들은, 팽창 모드 공진기들(DMR)을 포함하는 전기기계적 시스템들의 공진기 디바이스들의 구조들 및 구성들의 예들을 포함한다. 관련 장치, 시스템들 및 제조 프로세스들 및 기술들이 또한 개시된다. 개시된 DMR들의 몇몇 예들은, 아래에서 더 상세히 설명되는 바와 같이, 공진기의 두께를 따르고 공진기의 폭 또는 길이를 따른 변위 및 변형을 갖는, 공진기 구조의 단면에서의 2-차원(2D) 진동 모드를 갖는다. 개시된 DMR들의 다른 예들은, 공진기 구조의 두께-폭 단면 및 두께-길이 단면 모두를 따른 변위 및 변형을 갖는 3-차원(3D) 진동 모드를 갖는다. 몇몇 구성들에서, 개시된 DMR들은, 몇몇 종래의 공진기들로 가능한 것보다 더 높은 전기기계적 커플링을 제공한다.
압전 DMR들의 경우, 전극들은 일반적으로 압전 재료와 접촉하여 또는 그에 근접하게 배치된다. 예를 들어, 전극들은, 압전 재료의 층과 동일한 표면 상에 또는 반대 표면들 상에 위치될 수 있다. 전극들 사이에 인가되는 전계는 압전 재료에서 기계적 스트레인(strain)으로 변환된다. 예를 들어, 시변 전기 신호가 DMR의 입력 전극에 제공될 수 있고, 대응하는 시변 기계적 모션으로 변환될 수 있다. 이 기계적 에너지의 일부는 입력 전극에서 또는 별개의 출력 전극에서 기계적 에너지로 다시 전환될 수 있다. 압전 재료에서 기계적 변위의 가장 큰 상당한 증폭을 생성하는 입력 전기 신호의 주파수는 일반적으로 DMR의 공진 주파수로 지칭된다.
개시된 DMR들의 몇몇 구현들에서, 압전 재료는, 2D 진동 모드, 즉, 공진기의 단면에서 2차원인 기하학적 진동 형상을 갖는다. 이 단면은 수직 치수, 즉, 공진기의 두께와 결합된 측면 치수, 즉, 공진기 구조의 폭 또는 길이를 포함한다. 따라서, 2D 진동 모드는, 원하는 구현에 따라, 공진기 구조의 폭-두께 단면 또는 길이-두께 단면을 따를 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 단면에서 2D 진동 모드의 기하학적 형상은 공진기의 측면 치수 중 하나 및 두께 모두로부터의 영향들을 받는다. 압전층의 둘 또는 그 초과의 압전 계수들, 이를테면, d31 계수, d32 계수, d33 계수, d24 계수 및 d15 계수는 결합 및 하니스(harness)되어, 단면 2D 진동 모드를 변환할 수 있고, 바람직하게 높은 전기기계적 커플링을 달성할 수 있다.
개시된 DMR들의 몇몇 구현들에서, 압전 재료는, 3-차원(3D) 진동 모드, 즉, 3차원의 기하학적 진동 형상을 갖는다. 이러한 구현들에서, 압전 재료는, 아래에서 더 상세히 설명되는 바와 같이, 두께, 폭 및 길이 파라미터들에 따라, 공진기 구조의 폭-두께 단면 및 길이-두께 단면 모두를 따라 진동할 수 있다. 따라서, 몇몇 예들에서, 3D 진동 모드는 2개 단면의 2D 진동 모드들, 즉, 폭-두께 단면(제 1 2D 진동 모드) 및 길이-두께 단면(제 2 2D 진동 모드) 모두를 따르는 변위 및 변형을 포함한다. 이러한 예들에서, 3D 진동 모드의 기하학적 형상은, 공진기의 측면 치수 모두(폭 및 길이) 및 두께로부터의 영향들을 받는다.
몇몇 구현들에서, 래더 타입 필터 회로들은, 개시된 DMR들을, 예를 들어, 직렬 및 션트 회로 엘리먼트들로서 포함하도록 구성될 수 있다. 다양한 래더 필터 토폴로지들은, 아래의 예들에서 더 설명되는 바와 같이, 개시된 공진기 구조들로 구현될 수 있다. 예를 들어, 션트 공진기의 병렬 공진 주파수 및 직렬 공진기의 직렬 공진 주파수가 대역폭을 정의할 수 있다. 몇몇 예들에서, 둘 또는 그 초과의 션트 공진기들은 병렬로 커플링되어 증가된 대역외 감쇠를 제공할 수 있다. 몇몇 예들에서, 둘 또는 그 초과의 래더 필터들은 스테이지들에서 캐스케이드되어, 추가적인 대역외 감쇠를 제공할 수 있다. 몇몇 예들에서, 하나 또는 그 초과의 션트 인덕터들이 션트 공진기들과 접속되어, 개시된 래더 필터들에서 더 양호한 대역외 거부, 널(null) 주파수 제어, 및 통과대역 롤-오프 기울기 조정을 달성할 수 있다. 본 명세서에서 개시되는 바와 같은 공진기 구조들은 또한, 예를 들어, 더 긴 길이들 및 작은 폼 팩터들을 갖는 나선-형상일 수 있다. 개시된 나선-형상 공진기들은, 직사각형 형상들, 원형 형상들, 타원형 형상들 및 팔각형 형상들을 포함하는 다양한 구부러진 구성들, 동심원의 다수의 턴(turn)들 및 윤곽들을 가질 수 있다.
본 개시에서 설명되는 요지의 특정한 구현들은, 다음의 잠재적인 이점들 중 하나 또는 그 초과를 실현하도록 구현될 수 있다. 본 명세서에서 개시되는 공진기 구조들의 예들은 단일 칩 상에서 다수의 주파수 동작들의 이점들을 제공할 수 있고, 여기서 공진 주파수는 적어도 부분적으로, 더 높은 전기기계적 커플링과 함께 공진기 구조의 측면 치수, 즉, 폭 및/또는 길이에 의해 결정된다. 예를 들어, 압전 재료로서 알루미늄 나이트라이드(AlN)를 갖는 공진기들에 대해 10%보다 큰 kt2 값들이 달성될 수 있고, 압전 재료로서 아연 산화물(ZnO)을 갖는 공진기들에 대해 18%보다 큰 kt2가 달성될 수 있다. 이러한 높은 값들은, 예를 들어, 동일한 칩 상에서 다수의 주파수 동작들을 갖는 광대역 필터 애플리케이션들에 대해 바람직할 수 있다.
몇몇 구현들에서, 향상된 전기기계적 커플링을 갖는 단면의 2D 진동 모드는, 아래에서 더 상세히 설명되는 바와 같이, 공진기 구조의 두께와 폭 또는 길이의 수치 비율에 기초한다. 따라서, 두께가 하나의 파라미터이고, 폭 또는 길이가 다른 파라미터이며, 이 파라미터들 모두는, 공진기의 단면에서 원하는 기하학적 모드 형상을 달성하기 위해 수치 비율을 엔지니어링하도록 실질적으로 제어될 수 있다. 원하는 구현에 따라 하나 또는 그 초과의 DMR들을 각각 포함하는, 멀티-주파수 RF 필터들, 클럭 오실레이터들, 트랜스듀서들 및 다른 디바이스들이 동일한 기판 상에서 제조될 수 있다. 예를 들어, 이것은, 단일 칩 상에서 RF 프론트-엔드 애플리케이션들에 대한 조밀한 멀티-대역 필터 솔루션들을 가능하게 함으로써 비용 및 사이즈의 관점에서 유리할 수 있다. 몇몇 예들에서, 동일한 다이 상에서 다수의 DMR들을 함께 제조함으로써, 다수의 주파수들이 어드레스될 수 있다. 몇몇 예들에서, MHz 내지 GHz의 범위에 걸쳐있는 상이한 주파수들을 갖는 DMR들의 어레이들이 동일한 기판 상에서 제조될 수 있다. 이러한 DMR들은, 특정한 구현에 대해 원해지는대로 케스케이드된 스테이지들로 또는 래더, 격자 또는 다른 하이브리드 필터 토폴로지들로 구성될 수 있다.
개시된 DMR들에 있어서, 확산 스펙트럼 통신 시스템들에 대한 다이렉트 주파수 합성은, 위상 고정 루프들에 대한 필요없이, 멀티-주파수 고품질 팩터(Q) DMR 공진기 뱅크들에 의해 가능해질 수 있다. 높은 kt2 및 높은 Q의 DMR은 또한, 예를 들어, 5% 초과의 매우 큰 튜닝 범위 및 낮은 위상 잡음을 갖는 전압-제어 오실레이터들(VCO들)을 가능하게 할 수 있다. 개시된 DMR 구현들은, 높은 Q 팩터들 및 적절한 리액턴스 값들을 유지하면서 낮은 모션 저항을 갖는 압전 트랜스덕션(transduction)을 제공할 수 있어서, 현대의 회로와 자신들의 인터페이스를 용이하게 한다. 개시된 공진기 구조들의 몇몇 예들은, 예를 들어, 폭 및/또는 두께에서 대략 수 마이크로미터의 조밀한 사이즈, 낮은 전력 소모, 및 고수율 대량생산가능한 컴포넌트들(예를 들어, CMOS 회로들)과의 호환가능성의 이점들을 제공한다.
개시된 요지의 몇몇 구현들의 추가적인 잠재적 이점들이 실현될 수 있다. 예를 들어, 개시된 래더 필터 회로들의 통과대역들의 대역폭들은, 래더 필터 회로에 통합되는 직렬 및/또는 션트 공진기들의 공진 주파수들에 따라 설정될 수 있다. 임의의 대역외 주파수들의 감쇠는 또한, 션트 공진기들 및 인덕터들을 통합하는 캐스케이드된 래더 필터 블록들을 이용하여 향상될 수 있다. 또한, 개시된 공진기 구조들이 나선-형상이고 적절히 설계되는 경우, 공진기의 스퓨리어스(spurious) 주파수들이 감쇠될 수 있고, 공진 주파수들은 나선-형상 구조의 하나 또는 그 초과의 치수에 따라 제어될 수 있다.
개시된 DMR들의 하나 또는 그 초과의 구현들에서, 공진기 구조는 지지 구조의 캐비티(cavity)에 현수(suspend)되고, 일반적으로 2개의 도전 전극층들을 포함하며, 2개의 전극층들 사이에 압전 재료의 층이 개재된다. 공진기 구조는, 아래에서 추가로 설명되는 바와 같이, 공진기 구조를 지지 구조에 커플링하는 특수하게 설계된 테더들(tethers)에 의해 캐비티에 현수될 수 있다. 이러한 테더들은 종종, 공진기 구조 자체의 층 스택에서 제조된다. 공진기 구조는, 캐비티 때문에 배경의 구조적 지지부 및 다른 장치로부터 음향적으로 분리될 수 있다.
개시된 공진기 구조들은, 저비용 고성능의 대형 절연 기판 상에서 제조될 수 있고, 몇몇 구현들에서, 이러한 기판은 본 명세서에서 설명되는 지지 구조의 적어도 일부를 형성한다. 몇몇 구현들에서, 개시된 공진기 구조들이 형성되는 절연 기판은 디스플레이 등급 글래스(알칼리토 알루미노실리케이트) 또는 소다 석회 글래스(soda lime glass)로 형성될 수 있다. 절연 기판을 형성할 수 있는 다른 적절한 절연 재료들은 실리케이트 글래스들, 이를테면, 알칼리토 알루미노실리케이트(alkaline earth aluminosilicate), 보로실리케이트, 모디파이드 보로실리케이트 등을 포함한다. 또한, 알루미늄 산화물(AlOx), 산화이트륨(Y2O3), 질화붕소(BN), 탄화실리콘(SiC), 질화알루미늄(AlNx) 및 질화갈륨(GaNx)과 같은 세라믹 재료들이 절연 기판 재료로서 이용될 수 있다. 몇몇 다른 구현들에서, 절연 기판은 고저항성 실리콘으로 형성된다. 몇몇 구현들에서, SOI(silicon On Insulator) 기판들, 갈륨비소(GaAs) 기판들, 인화 인듐(InP) 기판들, 및 플라스틱(폴리에틸렌 나프탈레이트 또는 폴리에틸렌 테레프탈레이트) 기판들(예를 들어, 플렉서블 일렉트로닉스와 연관됨)이 또한 이용될 수 있다. 기판은 종래의 집적 회로(IC) 웨이퍼 형태, 이를테면, 4-인치, 6-인치, 8-인치, 12-인치, 또는 대형 패널 형태일 수 있다. 예를 들어, 370 mm x 470 mm, 920 mm x 730 mm 및 2850 mm x 3050 mm와 같은 치수를 갖는 평판 디스플레이 기판들이 이용될 수 있다.
몇몇 구현들에서, 개시된 공진기 구조들은, 기판 상에 희생(SAC) 층을 증착하고; SAC 층 상에 하부 전극층을 형성하고; 하부 전극층 상에 압전층을 증착하고; 압전층 상에 상부 전극 층을 형성하고; 캐비티를 정의하기 위해 SAC 층의 적어도 일부를 제거함으로써 제조된다. 결과적 공진기 캐비티는, 첨부된 도면들에 도시된 바와 같이, 하부 전극층의 적어도 일부를 기판으로부터 분리시키고 공진기 구조의 측면들을 따라 개구부들을 제공하여, 공진기가 나머지 기판으로부터 상당한 탄력적 분리도로 하나 또는 그 초과의 방향들에서 진동 및 이동하도록 허용한다. 몇몇 구현들에서, 기판 자체의 일부가 SAC 재료로서 기능한다. 이 구현들에서, 공진기 구조 아래에서 절연 기판의 지정된 영역들은, 예를 들어, 캐비티를 정의하기 위해 에칭함으로써 제거될 수 있다.
도 1은 DMR 구조의 사시도의 일례를 도시한다. 도 1에서, 구조(100)는 하나 또는 그 초과의 전극들의 상부 도전층(104)을 포함한다. 구조(100)는 또한, Z축을 따라 상부 도전층(104)으로부터 오프셋된, 하나 또는 그 초과의 전극들의 하부 도전층(108)을 포함한다. 압전층(112)이 상부 도전층(104)과 하부 도전층(108) 사이에 배치된다. 이 예에서, 압전층(112)은 상부 표면(116), 및 상부 표면(116) 반대쪽의 하부 표면(120)을 갖는다. 이 예에서, 상부 표면(116)은 상부 도전층(104)과 접촉하고, 하부 표면(120)은 하부 도전층(108)과 접촉한다.
도 1에서, 압전층(112)은, X축을 따라 배향되는 폭 W, X축에 수직인 Y축을 따라 배향되는 길이 L, 및 X축 및 Y축에 수직인 Z축을 따른 두께 T를 포함하는 치수를 갖는다. 앞서 언급된 바와 같이, W 및 T는 측면 거리들 D의 예들이고, 측면 거리들은 일반적으로 X축 및 Y축을 따른 평면에 놓인다. 본 명세서에서 더 상세히 설명되는 바와 같이, 두께 및 측면 거리의 수치 비율 T/D는, 도전층들(104 및 108)의 전극들 중 하나 또는 그 초과에 제공되는 신호에 응답하여, Z축을 따르고 측면 거리 D를 따르는 변위를 갖는, 압전층(112)의 2D 진동 모드를 제공하도록 구성될 수 있고, 아래에서 더 설명되는 바와 같이, 측면 거리 D는, Z축에 수직인 측면 평면에 있고, 몇몇 예들에서는 X축, 몇몇 다른 예들에서는 Y축을 따를 수 있거나, X 및/또는 Y축들로부터 오프셋될 수 있다. 예를 들어, 구조(100)가 공진 주파수에서 진동하게 하는 주파수를 갖는 입력 AC 신호(124)가 상부 도전층(104)의 하나 또는 그 초과의 전극들에 제공될 수 있고, 공진 주파수를 갖는 결과적 출력 신호(128)는 상부 도전층(104) 또는 하부 도전층(108)의 하나 또는 그 초과의 전극들에서 감지될 수 있다.
도 1의 압전층(112)은 앞서 설명된 바와 같이 각각 X, Y 및 Z축들을 따라 배향되는 치수를 갖는 직사각형 프리즘 또는 규브로서 표현되지만, 이러한 표현은 오직 예시적인 목적들을 위한 것임을 이해해야 한다. 몇몇 구현들에서, 압전층(112)은 비정형 3D 형상을 갖는다. 이러한 구현들 뿐만 아니라, 본 명세서에서 설명되고 다양한 도면들에서 도시되는 다른 직사각형 구현들에서, 측면 거리 D는, Z축에 수직인 측면 X-Y 평면에서 다양한 상이한 배향들을 가질 수 있고, D가 정의된 X축으로부터 제 1 각도만큼 오프셋되고 그리고/또는 Y축으로부터 제 2 각도만큼 오프셋되는 상황들을 포함한다. 따라서, 본 명세서의 많은 구현들은 X 또는 Y축을 따른 측면 거리를 갖는 것으로 설명되지만, 압전층(112)의 2D 또는 3D 진동 모드를 제공하기 위해 두께 및 측면 거리의 수치 비율 T/D을 구성하는 개시된 원리들은, 측면 거리 D가 일반적으로 X-Y 평면에 있지만 반드시 X축 또는 Y축을 따를 필요는 없는 구현들에 동등하게 적용가능함을 이해해야 한다. 마찬가지로, 많은 개시된 구현들의 X, Y 및 Z축들은, 오직 참조 목적들을 위해, 일반적으로 압전층의 각각의 치수를 따르는 배향들로 도시된다. 압전층(112)이 비정형 형상을 갖는 구현들을 포함하는 몇몇 구현들에서, 두께는 상부 및 하부 도전층들과 교차하는 Z축을 따르는 일반적 배향을 갖는 것으로 정의될 수 있고, Z축에 일반적으로 수직인 측면 평면은 측면 평면에 위치된 측면 거리 D를 갖는 것으로 정의될 수 있다. 몇몇 예들에서, 측면 평면은 X 및 Y축들을 포함하고, 이 축들은 평면에서 다양한 배향들을 가질 수 있고, 측면 거리 D는 원하는 기준 프레임에 따라 X 및 Y축들과 정렬되거나 그로부터 오프셋될 수 있다. 예를 들어, 몇몇 예들에서, 압전층의 폭은 일반적으로 Y축을 따라 배향될 수 있는 한편, 압전층의 길이는 일반적으로 X축을 따라 배향된다.
도 1에서, 몇몇 구현들에서, 하나 또는 그 초과의 전극들의 하부 도전층(108)은 압전층(112)의 하부 표면(120)의 상당 부분을 커버하고, 하나 또는 그 초과의 전극들의 상부 도전층(104)은 압전층(112)의 상부 표면(116)의 상당 부분을 커버한다. 도 1에 도시된 바와 같이, 각각의 표면(116 또는 120)의 표면적의 약 50% 초과가 도전층에 의해 커버되어, 표면적의 약 50% 미만이 노출되게 한다. 몇몇 다른 예들에서, 각각의 표면(116 또는 120)의 표면적의 약 100%가, 예를 들어, 단일 전극을 갖는 도전층에 의해 커버되어, kt2를 최대화한다.
도 1의 DMR 구조(100)는 2-포트 공진기인 것으로, 즉, 상부 도전층(104)에 의해 표현되는 입력 단자에 전달되는 입력 신호, 및 하부 도전층(108)에 의해 표현되는 출력 단자에 제공되는 출력 신호를 갖는 것으로 도시되지만, 본 명세서에서 설명되는 것과 동일한 2D 및 3D 진동 모드들은 1-포트 공진기들로 달성될 수 있다. 예를 들어, 도 1에 도시된 것에 대한 대안적인 예에서, 하부 도전층은 접지되고, 상부 도전층이, 입력 신호가 전달되고 출력 신호가 감지되는 것 모두가 실행되는 신호 단자로서 기능한다.
도 2는, DMR 구조의 압전층의 사시도의 일례를 도시한다. 도 2에서, 압전층(112)은, Z축을 따라 배향되는 두께 T, X축을 따라 배향되는 폭 W, 및 Y축을 따라 배향되는 길이 L을 포함하는 치수를 갖는다. T/D의 특정한 수치 비율들로 달성될 수 있는 2D 또는 3D 진동 모드들은, 압전 재료의 계수들의 조합에 기초할 수 있다. 이러한 계수들은, 압전층(112)의 폭 및/또는 길이를 따라 일반적으로 압전층(112)의 측면 모션과 연관되는 d31 계수, 압전층(112)의 두께를 따라 일반적으로 압전층(112)의 수직 모션과 연관되는 d33 계수, d32 계수(또한, 측면 모션과 연관되지만, d31 모션에 대해 수직인 방향에서 d31 모션과 동일한 X-Y 평면 내에 있음), d24 계수(Y 방향에서 인가되는 전계에 대한 응답으로 전단(shear) 변위와 연관됨), d15 계수(X 방향에서 인가되는 전계에 대한 응답으로 전단(shear) 변위와 연관됨)를 포함할 수 있다.
도 3은, 도 2의 압전층의 단면에서의 기하학적 진동 모드 형상의 일례를 도시한다. 상세하게는, 도 3은 도 2의 라인들 3-3을 따라 얻어진 압전층(112)의 전면 단면도를 도시한다. 2D 팽창 모드 형상(300)을 예시하는 목적들로, 도 3에서, 직사각형 형상(302)은 여기(excitation) 및 변형 이전의 압전층(112)의 단면 형상을 나타낸다. 도 3에서, Z축은 압전층(112)의 폭을 따라 압전층(112)을 이등분하고, X축은 압전층(112)의 두께를 따라 압전층(112)을 이등분한다. 이 예에서, 도시된 2D 팽창 모드 형상(300)은, Z축을 따르고 X축을 따르는 변위를 갖는, 두께 및 폭의 수치 비율 T/W의 범위에 의해 달성될 수 있다. 다른 예들에서, 도 2의 Z축을 따르고 Y축을 따르는 압전층(112)의 단면에서 유사한 2D 팽창 모드 형상은, 압전층(112)의 두께 및 길이의 수치 비율 T/L의 범위에 의해 달성될 수 있다. 변형 이전의 압전층(112)의 단면 형상은 이 예에서는 직사각형이지만, 단면 형상은 또한 정사각형, 원형 및 다른 다각형 형상들일 수 있다.
도 3에서, 압전층(112)의 압전 재료의 변위는, 도시된 단면 내의 위치에 따라 다르다. 예를 들어, 도시된 X 및 Z축들의 교차부를 포함하는 압전층(112)의 단면의 제 1 영역(304)에는, 변위가 거의 또는 전혀 존재하지 않는다. 압전층(112)의 제 2 영역(308)에는, 거의 없는 변위 내지 중간 변위, 즉, 일반적으로 영역(304)에서보다 더 큰 변위가 존재한다. 변위의 양은, X 및 Z 축들의 교차부로부터 더 먼 영역들(312, 316 및 320)로 이동함에 따라 계속 증가하고, 최대 변위는 영역들(324)에서 발생한다. 압전층(112)의 변위는, 도시된 2D 모드가 Z축에 대해 대칭적 형상을 갖게 한다. 이 예에서, 변위는 또한 X축에 대해 대칭적이다. 그러나, 두께 방향(즉, 이 예에서는 Z 방향)에서의 변위는 일반적으로 균일하지 않은데, 이는, Z 방향에서의 변위의 양은 X축에 따라 변하기 때문이다. 마찬가지로, 폭 방향(즉, 이 예에서는 X 방향)에서의 변위는 일반적으로 균일하지 않은데, 이는, X 방향에서의 변위의 양은 Z축을 따라 변하기 때문이다. 이 예에서, 2D 단면에서의 변위는 X 및 Z 방향들에서 강한 성분들을 가져서, Z 및 X축들을 따른 비균일 형상에 기여하고, 바람직하게는 높은 전기기계적 커플링을 제공한다.
도 4a는 DMR 구조의 일례에 제공되는 입력 AC 신호의 주파수와 관련된 어드미턴스의 그래프를 도시한다. 도 4a에서, 이 구조의 공진 주파수는 이 예에서는 1737 MHz인 fs 주파수와 이 예에서는 1812 MHz인 fp 주파수 사이에서 발생한다. 도 4a에 도시된 바와 같이, fs는 직렬 공진 주파수이고, fp는 병렬 공진 주파수이다. kt2 값은 일반적으로 수식 kt2 = π2/4*(fp-fs)/fp에 의해 근사화될 것이고, 이는 약 10.2%이다. 이 분야의 당업자는 몇몇 다른 구현들에서, kt2 값이 다른 공지된 수식들에 의해 근사화될 수 있음을 쉽게 인식할 것이다.
도 4b는 도 4a의 DMR 구조의 예에 제공되는 입력 AC 신호의 주파수와 관련된 위상의 그래프를 도시한다. fs와 fp 사이에서, 위상은 약 90도로부터 약 -90도로 감소되고, 이는 공진기가 인덕티브 특성을 나타내게 할 수 있다. fs 내지 fp 영역 외부에서, 공진기는 자신의 전기적 응답에서 커패시티브 특성을 나타낼 수 있다. 도 4b에 도시된 예시적 그래프(즉, 크기 및 위상 모두를 나타내는 어드미턴스 플롯)는 T/W = 1.5인 DMR의 경우에 대한 시뮬레이션에 의해 획득될 수 있다.
도 5는, DMR 구조의 일례의 두께/폭 비율과 관련된 전기기계적 커플링 계수(kt 2 값)의 그래프를 도시한다. 도 5의 예에서, 압전층은 AlN으로 형성된다. 이 예에서, 수치 비율 T/W는 도시된 바와 같이, 약 1보다 큰 지정된 범위에 있어서 5%보다 큰 kt 2 값을 생성한다. 이 예에서, T/W 값들의 범위는 제 1 전기기계적 커플링과 연관된 약 1 내지 약 1.3의 제 1 범위, 제 1 전기기계적 커플링과는 상이한 제 2 전기기계적 커플링과 연관된 약 1.3보다 큰 제 2 범위를 포함한다. 제 1 전기기계적 커플링은, 제 1 범위에서, 수치 비율 T/W와 관련하여 가변적인 약 5.4% 내지 약 10%의 kt 2 값들의 범위를 포함한다. 이 예에서, kt 2은, T/W가 약 1로부터 약 1.2로 증가함에 따라 약 5.4% 내지 약 9.5% 사이에서 실질적으로 선형 방식으로 증가한다. kt 2 값은 약 1.2와 약 1.3의 T/W 값들 사이에서 기울어진 형상을 갖는다. 제 2 전기기계적 커플링은 약 1.3보다 큰 T/W 비율들에 대해 약 10.2%의 일반적으로 일정한 kt 2 값을 갖는다. 따라서, 약 1.3보다 큰 T/W 값들에서, 대응하는 kt 2 값은 약 1 내지 약 1.3 사이의 T/W 값들에 대응하는 kt 2 값보다 일반적으로 더 크다. 도 5에 도시된 다양한 T/W 범위들의 kt 2 값들은 오직 예시들로서 제공됨을 이 분야의 당업자들은 인식해야 한다. 도 5에 도시된 것들과는 상이한 수치 T/W 범위들에서 다른 kt 2 값들이 획득될 수 있다.
도 5의 예에서, T/W가 약 1 내지 약 1.3 사이인 경우, 공진기 구조의 공진 주파수는 압전층의 측면 치수, 즉 폭 또는 길이에 의해 부분적으로 결정된다. 전기기계적 커플링은, 앞서 설명된 바와 같이, 수치 비율 T/W와 관련하여 가변적이다. 따라서, 전기기계적 커플링은 이 범위의 T/W 비율에 기초할 수 있고 그에 의해 제어될 수 있다. 도 5에서, T/W가 약 1.3보다 크고 kt 2이 10%를 넘어 포화되는 경우, DMR의 공진 주파수는 그의 두께 치수 T에 의해 주로 결정된다. T/W가 약 1.0보다 작은 경우, 공진 주파수는 그의 폭 치수 W에 의해 주로 결정된다. T/W가 약 1.0보다 작은 구현들에서, DMR은 윤곽 모드 공진기와 유사한 동작을 나타낼 수 있다. 도 5에서, 바람직하게 높은 kt 2 값은 두 T/W 영역들 모두, 즉, 약 1보다 높은 영역 및 약 1.3보다 높은 영역에서 달성되는데, 이는, 예를 들어, 도 3을 참조하여 앞서 설명된 바와 같이, 2D 단면 모드 형상이 d33 및 d31 압전 계수들 모두를 결합하기 때문이다.
도 6a는, DMR 구조의 일례에 제공되는 입력 AC 신호의 주파수와 관련된 어드미턴스의 그래프를 도시한다. 이 예에서, 압전층의 치수의 T/W 비율은 대략 1.6이다. 압전층은 이 예에서 ZnO로 형성된다. 도 6a에서, 이 구조의 공진 주파수는, 이 예에서는 633 MHz인 fs 주파수와 이 예에서는 685 MHz인 fp 주파수 사이에서 발생한다. 결과적 kt 2 값은 전술된 수식에 기초하여 대략 18.7%이다.
도 6b는 도 6a의 DMR 구조의 예에 제공되는 입력 AC 신호의 주파수와 관련된 위상의 그래프를 도시한다. fs와 fp 사이에서, 위상은 약 90도로부터 약 -90도로 감소되고, 이는, 공진기가 인덕티브 특성을 나타내게 할 수 있다. fs 내지 fp 영역 외부에서, 공진기는 자신의 전기적 응답에서 커패시티브 특성을 나타낼 수 있다. 도 6b에 도시된 예시적 그래프(즉, 크기 및 위상 모두를 나타내는 어드미턴스 플롯)는, 이 예에서는 T/W = 1.6인 DMR의 경우에 대한 시뮬레이션에 의해 획득될 수 있다.
도 7은, DMR 구조의 일례의 두께/폭 비율과 관련된 전기기계적 커플링 계수(kt 2) 의 그래프를 도시한다. 도 7의 예에서, 압전층은 또한 ZnO로 형성된다. 이 예에서, 수치 비율 T/W는, 도시된 바와 같이 약 0.4보다 큰 지정된 범위 내에 있다. 이 예에서, T/W 값들의 범위는, 제 1 전기기계적 커플링과 연관된 약 0.4 내지 약 1.0의 제 1 범위, 제 2 전기기계적 커플링과 연관된 약 1.0 내지 1.6의 제 2 범위, 및 제 3 전기기계적 커플링과 연관된 약 1.6보다 큰 제 3 범위를 포함한다. 제 1, 제 2 및 제 3 전기기계적 커플링들은 서로 상이하다. 제 1 전기기계적 커플링은, 제 1 범위에서 수치 비율 T/W와 관련하여 가변적인 약 4.1% 내지 약 9.9%의 kt 2 값들의 범위를 포함한다. 이 예에서, kt 2은, T/W가 약 0.4로부터 약 1.0으로 증가함에 따라 증가한다. 제 2 전기기계적 커플링은, 제 2 범위에서 수치 비율 T/W와 관련하여 가변적인 약 9.9% 내지 약 18%의 kt 2 값들의 범위를 포함한다. 이 예에서, kt 2은, T/W가 약 1.0으로부터 약 1.6으로 증가함에 따라 증가한다. 제 3 전기기계적 커플링은, 약 1.6보다 큰 T/W 비율들에 대해 약 18.7%의 일반적으로 일정한 kt 2 값을 갖는다. 따라서, 약 1.6보다 큰 T/W 값들에서, 대응하는 kt 2 값은 일반적으로 T/W의 제 1 및 제 2 범위들에서보다 크다.
따라서, 압전 재료로서의 ZnO를 사용하면, 몇몇 예들에서, AlN을 이용하는 것보다 훨씬 더 큰 전기기계적 커플링이 달성될 수 있다. 개시된 단면 팽창 모드 공진기 구성들은, 전기기계적 커플링을 향상시키기 위해 다른 다양한 종류들의 압전 재료들에 적용된다. 이러한 재료들은, PZT(lead zirconate titanate), LiNb03(lithium niobate) 및 본 명세서에서 설명되는 다른 압전 재료들을 포함할 수 있다.
도 8은, DMR 구조의 사시도의 일례를 도시한다. 도 8에서, 구조(800)는 전극들(104a 및 104b)의 상부 도전층을 포함한다. 이 예에는 오직 2개의 전극들이 도시되어 있지만, 상부 도전층(104)은 원하는 구현에 따라 추가적인 전극들을 포함할 수 있다. 도 8의 예에서, 전극들(104a 및 104b)은 서로로부터 이격되어 있고, 일반적으로 이 구조의 길이를 따라, 즉, Y축을 따라 배치된다. 구조(800)는 또한, 앞서 설명된 바와 같이, Z축을 따라 상부 전극들(104a 및 104b)로부터 오프셋된 하부 도전층(108) 및 개재된 압전층(112)을 포함한다. 도 8에서, 압전층(112)은 앞서 설명된 바와 같이 각각의 X, Y 및 Z축들을 따라 배향되는 치수 W, L 및 T를 갖는다. 이 예에서, 압전층(112)의 폭의 실질적으로 전부는, 이 구조의 길이를 따른 전극들 사이의 임의의 갭들을 제외하고는, 상부 및 하부 도전층들의 도전 재료에 의해 커버된다.
도 9a는, 2-포트 DMR 구조의 단면도의 일례를 도시한다. 상세하게는, DMR 구조(900A)는, 도 8의 라인들 9-9를 따라 얻어지는, 도 8에 도시된 구조의 일 구현의 단면도로서 도시된다. 도 9a의 예에서, 상부 도전층의 전극들(104a 및 104b)은 일반적으로, 앞서 설명된 바와 같이, 이 구조의 길이를 따라, 즉, Y축을 따라 배치된다. 이 예에서, 전극(104a)은 입력 포트에 커플링되는 한편, 전극(104b)은 출력 포트에 커플링된다. 이 예에서, 도 8의 하부 도전층(108)은 접지된 하나 또는 그 초과의 전극들(908)로서 구현된다. 두께와 측면 거리의 수치 비율 T/D는, 입력 전극(104a)에 제공되는 신호에 응답하여, Z축을 따르고 X축을 따르거나, Z축을 따르고 Y축을 따르는 변위를 갖는, 압전층(112)의 2D 진동 모드를 제공하도록 구성될 수 있다. 몇몇 다른 구현들에서, 3D 진동 모드는, 두께 대 폭의 수치 비율 및 두께 대 길이의 수치 비율로 달성되고, X축과 함께 Z축을 따르고, Y축과 함께 Z축을 따르는 변위를 포함한다. 예를 들어, 구조(900A)가 공진 주파수에서 진동하게 하는 주파수를 갖는 입력 AC 신호가 입력 전극(104a)에 제공될 수 있고, 공진 주파수를 갖는 결과적 출력 신호는 출력 전극(104b)에서 감지될 수 있다.
도 9b는 3-포트 DMR 구조의 단면도의 일례를 도시한다. DMR 구조(900B)는, 도 8의 라인들 9-9를 따라 얻어지는, 도 8에 도시된 구조의 일 구현의 단면도로서 도시된다. 이 예에서, 전극(104a)은 입력 포트에 커플링되는 한편, 전극(104b)은 제 1 출력 포트(Output+)에 커플링된다. 이 예에서, 하부 도전층(108)은 2개의 전극들로서 구현되고, 제 1 전극(912a)은 접지되고, 제 2 전극(912b)은 제 2 출력 포트(Output-)에 커플링된다. 앞서 설명된 바와 같이, 입력 전극(104a)에 제공되는 신호에 응답하여, 2D 또는 3D 진동 모드들이 달성될 수 있다. 구조(900B)가 공진 주파수에서 진동하게 하는 주파수를 갖는 입력 AC 신호가 입력 전극(104a)에 제공될 수 있고, 공진 주파수를 갖는 결과적 출력 신호는 출력 전극들(104b 및 912b)에서 감지될 수 있다. 몇몇 경우들에서, 입력 AC 신호에 응답하여 공진기 구조(900B)에 의해, 전극(104b)에서의 제 1 차동 출력 및 전극(912b)에서의 제 2 차동 출력을 갖는 차동 출력 신호가 생성될 수 있다.
도 9c는 4-포트 DMR 구조의 단면도의 일례를 도시한다. DMR 구조(900C)는, 도 8의 라인들 9-9를 따라 얻어지는, 도 8에 도시된 구조의 일 구현의 단면도로서 도시된다. 이 예에서, 전극(104a)은 제 1 입력 포트(Input+)에 커플링되는 한편, 전극(104b)은 제 1 출력 포트(Output+)에 커플링된다. 이 예에서, 하부 도전층(108)은 2개의 전극들로서 구현되고, 제 1 전극(916a)은 제 2 입력 포트(Input-)에 커플링되고, 제 2 전극(916b)은 제 2 출력 포트(Output-)에 커플링된다. 앞서 설명된 바와 같이, 입력 신호에 응답하여, 2D 또는 3D 진동 모드들이 달성될 수 있다. 예를 들어, 구조(900C)가 공진 주파수에서 진동하게 하는 주파수를 갖는 차동 AC 신호가 입력 전극들(104a 및 916a)에 제공될 수 있고, 공진 주파수를 갖는 결과적 차동 출력 신호가 출력 전극들(104b 및 916b)에서 감지될 수 있다.
도 10a 및 도 10b는, 4-포트 DMR 구조들의 사시도들의 예들을 도시한다. 도 10a 및 도 10b에서, DMR들(1000A 및 1000B)은 일반적으로, 앞서 설명된 바와 같이, 상부 도전층 및 하부 도전층을 포함하고, 2개의 도전층들 사이에 압전층(112)이 배치된다. 도 10a 및 도 10b에서, 하부 도전층은, 제 1 입력 신호 in-이 제공되는 하나 또는 그 초과의 입력 전극들(204a), 및 제 1 출력 신호 out-가 제공되는 하나 또는 그 초과의 출력 전극들(204b)을 포함한다. 상부 도전층은, 제 2 입력 신호 in+이 제공되는 하나 또는 그 초과의 입력 전극들(104a)을 포함한다. 여기서, 도 8 및 도 9a 내지 도 9c의 기하구조들에 대한 대안으로서, 주어진 도전층의 전극들은 일반적으로, 이 구조의 폭을 따라, 즉, X축을 따라 배치된다.
본 명세서에 개시된 다양한 공진기 구조들 및 디바이스들의 입력 포트들/전극들은, 증폭기 또는 안테나 출력과 같이 공진기 구조에 신호들을 전달하는 컴포넌트들의 출력들에 접속될 수 있다. 이 방식으로, 이러한 입력 신호들이, 도 10a 및 도 10b의 전극들(104a 및 204a)과 같은 DMR의 입력 전극들에 제공되는 경우, 도 10a 및 도 10b에 도시된 바와 같이, 압전층(112)의 두께에 걸쳐 교류 전계가 인가될 수 있다.
도 10a 및 도 10b에서, 평탄한 세장된(elongated) 전극들의 쌍들이 압전층의 대향 측면들 상에 위치되고, 여기서, 전극들은 서로 실질적으로 평행하게, 디바이스의 길이를 따라 배향되는 종축들을 갖는다. 차동 입력 전극들은 in+ 및 in-로 마킹되고, 차동 출력 전극들은 out+ 및 out-로 마킹된다. 차동 입력 신호가 전극들 in+ 및 in-에 인가되는 경우, 압전층(112) 두께에 걸쳐 수직 전계가 유도되어, 앞서 설명된 바와 같이, 압전층에 2D 또는 3D 진동 모드를 초래한다. 이 기계적 에너지는 출력 전극들 out+ 및 out-에서 차동 전기 신호로 다시 변환된다.
앞서 설명된 것과 동일한 DMR 구조들은 단일 입력 차동 출력 필터(single-ended to differential filter)로서 구현될 수 있다. 예를 들어, 도 11a는, 3-포트 DMR 구조의 사시도의 일례를 도시한다. 도 11a에서, DMR(1100A)은, X, Y 및 Z축들에 대해, 도 10a 및 도 10b의 DMR들(1000)과 유사한 기하구조 및 배향을 갖는다. 그러나, 이 구조들 사이의 하나의 차이점은, DMR의 in- 전극(들)(204a)이 접지되었다는 점이다. 따라서, 적절한 주파수에서 나머지 입력 전극(들)(104a)에 전달되는 단일 입력(single-ended input) 신호는 출력 전극(들)((104b)(out+) 및 204b(out-))에서 차동 신호로 변환될 수 있다. 이 단일 입력 차동 출력 구성에서, 입력 전극들(204a 또는 104a)은 앞서 설명된 바와 같이 테더들을 통해 접지될 수 있다. 입력 전기 신호 및 차동 출력 전기 신호들을 라우팅하기 위해, 테더들의 별개의 세트들이 이용될 수 있다.
출력 포트들 중 하나를 접지시키는 한편 입력 포트들을 차동 입력들로 남겨둠으로써, 본 명세서에 개시된 것과 동일한 DMR 구조들을 또한 이용하여 차동 입력 단일 출력 시스템이 구성될 수 있다. 도 11b는, 3-포트 DMR 구조의 사시도의 일례를 도시한다. 도 11b에서, 차동 입력 전극들(104a 및 204a)에 전달되는 차동 신호는 전극(들)(104b)에서 단일 출력(single-ended output) 신호로 변환된다. 여기서, 전극(들)(204b)은 접지되었다.
본 명세서의 구현들 중 일부에 따라 구성되는 DMR들은 다수의 공진 주파수들을 제공하도록 구성될 수 있다. 임의의 수의 DMR 구조들이, 예를 들어, 아래에서 설명되는 구현들에서, 병렬로 접속될 수 있다. 이러한 DMR들은 동일한 글래스 기판 상에서 제조될 수 있다. DMR들의 현재의 구현들은, 주파수 기준 엘리먼트들로서 RF 무선 통신들에 이용될 수 있거나, 멀티-주파수 필터들의 뱅크들을 형성하기 위해 어레이들로 배열될 수 있다.
개시된 구현들은 또한, 어떠한 접지 접속들도 존재하지 않는 DMR 구조들 및 구성들을 포함한다. 이러한 예들은 종종, 압전층의 일 측면, 상세하게는, 하나 또는 그 초과의 전극들을 갖는 도전층의 반대쪽 측면 상에 어드레스된다. 이러한 예들은, 입력 및 출력 전극(들)의 도전층의 반대쪽 압전층의 표면 상에 어떠한 접지 접속들도 존재하지 않는 구성들을 포함한다. 하나의 플로우팅 구성에서, 도 12a에 도시된 바와 같이, 압전층의 상부 측면 상의 상부 도전층은 입력 전극 및 출력 전극을 포함하는 반면, 압전층의 하부 측면 상의 하부 도전층(상부 도전층의 반대쪽)은 플로우팅된다. 다른 구성에서는, 도 12b에 도시된 바와 같이, 어떠한 하부 도전층도 존재하지 않아서, 압전층의 하부 측면을 노출시킨다. 노출된 하부 측면은 어떠한 전기적 접속들도 갖지 않는다. 또 다른 예에서는, 도 12c의 구성에서 도시된 바와 같이, 하부 도전층이 추가적인 입력 전극 및 출력 전극을 포함하고, 도 12a 및 도 12b의 예들에서와 같이 어떠한 접지 접속들도 갖지 않는다.
도 12a는 공진기 구조의 측면도의 일례를 도시한다. 공진기 구조(1200A)는, 예를 들어, 입력 신호가 전달될 수 있는 포트 1에 접속된 제 1 전극(104a), 및 출력 신호가 제공될 수 있는 포트 2에 접속된 제 2 전극(104b)을 포함하는 상부 도전층(104)을 갖는다. 포트들 1 및 2는, 원하는 구현에 따라, 입력 신호가 제 2 전극(104b)에 전달되고, 결과적 출력 신호가 제 1 전극(104a)에서 감지되도록 반전될 수 있다. 이 예에서, 압전층(112)은 상부 도전층(104)에 인접한다. 앞서 설명된 바와 같이, 포트 1에서의 입력 전기 신호는 압전층(112)이 공진 주파수에서 기계적으로 진동하게 할 수 있고, 이것은 포트 2에서 출력 전기 신호로 전환된다.
도 12a의 "플로우팅" 구현에서, 하나 또는 그 초과의 전극들을 포함하는 하부 도전층(204)은 플로우팅 및 언바이어스(unbias)되는데, 즉, 하부 도전층(204)은, 어떠한 접지 접속들도 갖지 않고, 그렇지 않으면, 공진기 구조(1200A) 외부의 컴포넌트들 및 전기적 접속들로부터 전기적으로 분리된다. 예를 들어, 도 12a의 구현에서, 플로우팅 하부 도전층(204)은, 접지 뿐만 아니라 임의의 전자 전력원들 및 회로들로부터 전기적으로 접속해제될 것이다.
도 12b는 공진기 구조의 측면도의 일례를 도시한다. 공진기 구조(1200B)는, 도 12a와 유사한 층들의 어레인지먼트를 갖고, 유사한 참조 부호들은 유사한 부분들을 나타낸다. 그러나, 도 12b의 구현에서는, 어떠한 하부 도전층도 존재하지 않아서, 압전층(112)의 하부 표면(1220)을 노출시킨다. 이 예에서, 하부 표면(1220)은, 도 12a의 하부 도전층에 대해 앞서 설명된 바와 같이, 플로우팅 및 언바이어스된다.
도 12c는 공진기 구조의 측면도의 일례를 도시한다. 공진기 구조(1200c)는, 도 12a와 유사한 층들의 어레인지먼트를 갖고, 유사한 참조 부호들은 유사한 부분들을 나타낸다. 이 구현에서, 하부 도전층(204)은 제 1 전극(204a) 및 제 2 전극(204b)을 포함한다. 또한, 하부 도전층(204)은 어떠한 접지 접속들도 갖지 않는다.
도 12c에서, 공진기 구조(1200C)는 추가적인 시그널링을 위해 구성되고, 여기서, 하부 도전층(204)의 별개의 전극들(204a 및 204b)은 상부 도전층(104)의 전극들(104a 및 104b)과 협력할 수 있다. 전극들의 쌍들은, 예를 들어, 포트 1A 및 포트 2A가 증폭기 또는 안테나와 같은 전기 컴포넌트의 출력에 커플링되어 동일한 입력 신호를 수신하고, 결과적 출력 전기 신호가 포트 1B 및/또는 포트 2B에서 감지될 수 있도록 접속될 수 있다. 다른 예에서, 포트 1A 및 포트 2B는 동일한 입력 신호를 수신하도록 커플링되고, 결과적 출력 신호는 포트 1B 및/또는 포트 2A에서 감지될 수 있다.
다른 구성들은 본 개시의 범위 내에 있는 것으로 고려된다. 도 12c의 일 구성에서, 하나의 전극(104a 또는 104b)은 입력 신호를 수신하도록 접속될 수 있고, 다른 전극(204a 또는 204b)은 출력 신호를 제공할 수 있는 한편, 다른 전극들은 플로우팅된다. 도 12c의 다른 구성에서, 하나의 전극(104a 또는 204a)은 전기 입력 신호를 수신하도록 접속될 수 있고, 다른 전극(104b 또는 204b)은 출력 신호를 제공할 수 있는 한편, 다른 전극들은 플로우팅된다. 이 다양한 구성들에서, 포트들 1A, 1B, 2A 및 2B 중 어떠한 포트도 접지되지 않는다.
도 13은 DMR 디바이스의 단면 사시도의 일례를 도시한다. 도 13에서, DMR 구조(1300)는, 입력 포트(106)에 접속된 상부 도전층(104)을 포함한다. 본 명세서에서 설명되는 바와 같이, 하부 도전층(108)은, 개재된 압전층(112)의 반대쪽 측면 상의 상부 도전층(104) 아래에 위치된다. 하부 도전층(108)은 출력 포트(미도시)에 커플링될 수 있다. 상부 및 하부 도전층들 각각은, 본 명세서의 다양한 구현들에서 설명되는 바와 같이, 하나 또는 그 초과의 전극들의 어레인지먼트들을 가질 수 있다.
도 13에서, 출력 포트는 접지 단자(140) 및/또는 접지 단자(144)에 커플링될 수 있어서, 입력 전기 신호가 입력 포트(106)에 제공될 수 있으면서 하부 도전층(108)을 접지시킨다. 출력 전기 신호는 또한 입력 포트(106)에서 감지될 수 있다.
도 13에서, DMR 구조(1300)는, 테더(152) 뿐만 아니라, 테더(152)로부터 DMR 구조(1300)의 반대쪽 말단에 접속된 매칭 테더(미도시) 때문에, 지지 구조(150)에 형성된 캐비티(148)에 현수된다. 도 13에서, 테더들은, DMR 구조(1300)를 지지 구조(150)에 물리적으로 접속시키고 구조(1300)를 캐비티(148)에서 홀딩하기 위한 물리적 앵커들로서 기능한다. DMR 구조(1300)는 압전 재료의 진동 때문에, 즉, 본 명세서에서 더 상세히 설명되는 바와 같이, Z축 및 X축 및/또는 Y축 모두를 따른 변위에 의해 3D 또는 2D 진동 모드가 가능하다. 이 예에서, 테더(152)는, 지지 구조(150) 상에 탑재된 상부 도전층(104)과 포트(106) 사이에 전기적 및 기계적으로 커플링될 수 있다. 이 예에서, DMR 구조(1300)의 반대쪽 말단 상의 매칭 테더는, 유사하게 지지 구조(150) 상에 탑재된 다른 포트에 하부 도전층(108)을 유사하게 전기적 및 기계적으로 커플링시킬 수 있다. 테더들은 그들 각각의 도전층들의 확장들로서 제조될 수 있고, 예를 들어, X축을 따라 대략 수 미크론의 폭일 수 있다. 몇몇 구현들에서, 테더들은, 예를 들어, 도 13의 Y축을 따른 테더들의 길이가 1/4 공진 파장들의 정수배가 되도록 설계된다. 다른 예들에서, 테더들은 압전층(112)의 확장들로서 형성되어, 압전층(112)을 지지 구조(150)에 앵커할 수 있다.
본 명세서의 DMR 구조들은, 하나 또는 그 초과의 전기 입력 신호들이 제공되는 경우, 압전층이 모션 응답을 갖게 하는 상부 및 하부 도전층들 내의 금속 전극들의 패턴을 포함할 수 있다. 모션 응답은, X, Y 및 Z축들 중 하나 또는 그 초과를 따라 진동 오실레이션을 포함할 수 있다. DMR 구조의 공진 주파수는, 측면 치수 ―폭(W) 및/또는 길이(L)― 및 두께 치수(T)에 의해 부분적으로 결정될 수 있다. 몇몇 구현들에서, T/W 또는 T/L 비율에 따라 하나의 치수가 지배적일 수 있다. 공진 주파수가 측면 치수에 의해 지배되는 구현들에서, DMR 구조의 공진 주파수 응답은 도전 층들의 전극들의 주기적인 어레인지먼트에 따라, 이를테면, 본 명세서에서 추가로 설명되는 바와 같이, 예를 들어, 도 1의 X축을 따라 도전층에서 전극들의 폭(들) 뿐만 아니라 간격(들)을 서로로부터 조정함으로써 제어될 수 있다.
도 14는 DMR 디바이스의 평면도의 일례를 도시한다. 도 14의 구현에서, 공진기 구조(1400)는, 도시된 바와 같이, 각각의 도전층들의 전극들이, 서로에 대해 실질적으로 평행한 종축을 갖고 Y축을 따라 연장되는 DMR로서 구성된다. 공진기 구조는 일반적으로, 서브-공진기의 폭을 표현하는 핑거(finger) 폭 Wfin을 갖고, 서브-공진기는, 예를 들어, 도 14에 도시된 바와 같이, X축을 따라 하나의 전극의 어느 한 측면에 노출된 압전 재료의 폭의 1/2 및 그 하나의 전극을 주로 포함한다. 전극 폭, 즉, 개별적인 전극의 폭 Wmet는 일반적으로 핑거 폭보다 작아서, 전극들 사이의 피드-쓰루 커패시턴스를 제한한다. 공진기 구조의 피치(pitch)는 일반적으로, 도 14에 도시된 바와 같이, X축을 따른 전극들의 중간점들 사이의 거리를 지칭한다. 전극들의 간격은, 도 14에 도시된 바와 같이, X축을 따른 인접한 전극들의 엣지들 사이의 갭을 지칭한다. 본 명세서에 개시된 공진기 구조들의 공진 주파수는, T/W 비율에 따라 또는 대안적으로 T/L 비율에 따라 적절히 설계되는 경우, 핑거 폭 또는 피치에 의해 주로 결정될 수 있다. 더 일반적으로, 공진 주파수는 공진기의 핑거 폭 또는 피치 및 두께에 의해 부분적으로 결정될 수 있다. 전극 폭 및 간격은 주파수에 대한 2차(second-order) 효과들을 갖는다. 핑거 폭 및 피치는 정의에 의해, 전극 폭 및 간격 파라미터들과 상관된다. 피치는 종종, 도 14의 예에 도시된 바와 같이, 핑거 폭과 동일하다.
도 14에서, 일례에서는, 상부 전극들(104a 및 104b)이 X축을 따라 4.8 um의 전극 폭 Wmet를 갖는다. 몇몇 예들에서는 테더들을 포함할 수 있는 접속 부재들(408a 및 408b)이 각각의 전극들(104a 및 104b)에 커플링된다. 접속 부재들(408a 및 408b)은, 이 예에서는 Wmet보다 작을 수 있는 접속 부재 폭 Wp를 갖는다. 다른 예들에서, Wp는, 원하는 구성에 따라, Wmet와 동일하거나 그보다 큰 사이즈이다. 이 예에서는 압전층(112)의 1/2 폭에 대응하는 전극들의 핑거 폭 Wfin은 6.4 um이다. X축을 따른 캐비티(416)의 캐비티 폭 Wcav는 2*Wfin(예를 들어, 12.8 um)과 같이 Wfin의 정수배 또는 다른 측정치일 수 있다. 따라서, 이 예에서, Wcav는 전체 압전층 폭과 대략 동일하다. 이 예에서, 상부 전극들(104a 및 104b)이 서로 인접한 경우의 거리 D는, 예를 들어, 대략 128 um 또는 256 um일 수 있다.
도 15는 DMR 구조의 단면 사시도의 일례를 도시한다. 도 15에서, 공진기 구조(1500)는 전극들(104a 및 104b)의 상부 도전층, 압전층(112), 단일 전극(204)의 형태인 하부 도전층을 포함하고, 이 층들은 앞서 설명된 바와 같이 적층된다. 도 15에서, 상부 도전층의 제 1 전극(104a)에 입력 전기 신호가 전달될 수 있는 위치에 입력 포트 "포트 1"이 존재한다. 포트 1은 증폭기 또는 안테나와 같이 다양한 컴포넌트들로부터의 입력 전기 신호를 수신하도록 커플링될 수 있다. 도 15의 도면에서, 교류(AC) 전압원(504)은 이러한 컴포넌트에 의해 전달되는 전기 신호를 시뮬레이트한다. AC 전압원(504)은, 포트 1에 커플링되는 제 1 단자(506a), 및 이 예에서는 접지되는 하부 전극(204)에 커플링되는 제 2 단자(506b)를 갖는다. 이 방식으로, 입력 AC 신호는 전압원(504)으로부터 포트 1에 제공될 수 있고, 따라서, 공진기의 제 1 전극(104a)에 제공될 수 있다. AC 신호의 교류 전압에 의해 야기되는 전계는, 도 15의 화살표들(508)에 의해 도시되는, 압전층(112)의 두께에 걸쳐 인가된다.
두께는 구조(1500)의 하나의 치수이고, 일반적으로 Z축을 따라 측정되는 반면, 길이는 적어도 도 15의 예에서는 Y축을 따라 측정된다. 압전층(112)은, 본 명세서의 구현들에서 설명되는 바와 같이, 두께 대 폭 또는 길이의 원하는 비율에 따라, 도 13 뿐만 아니라 도 15에 도시된 것보다 더 두껍거나 더 얇을 수 있다. 전체 구조(1500)의 폭으로 지칭되는 총 폭 뿐만 아니라 핑거 폭, 간격 및 전극 폭은, 도 15의 예에서는 X축을 따라 측정된다. 구조(1500)의 길이 및 구조(1500)의 폭은, 공진기 구조 치수들의 측면 거리들의 예들이다. 전계(508)는, 압전층(112)이 X, Y 및 Z축들 중 하나 또는 그 초과를 따라 앞뒤로 변위를 경험하도록 기계적 공진을 변환하는 방식으로 인가될 수 있다. 이것은, 도 15의 (폭에 대응하는) X축 및/또는 (길이에 대응하는) Y축, 및 구조의 두께에 대응하는 Z축을 따른 변위를 갖는, 구조(1500)의 단면에서의 2-차원 진동 모드를 포함한다. 원하는 구성에 따라, 길이 및/또는 폭을 따르는 변위가 가능하기 때문에, 2D 진동 모드 또는 3D 진동 모드는, Z축을 따르는 변위와 함께, X축 및 Y축의 평면을 따르는 압전층(112)의 변위를 포함하는 것으로 일반적으로 지칭될 수 있다.
도 15는, 이 구성에서는 출력 포트를 표현하는 포트 2에 커플링되는 제 2 전극(104b)을 갖는 2-포트 구조를 도시한다. 개시된 공진기들의 압전층(112)은, 예를 들어, X 및 Y축들, X 및 Z축들, 및 Y 및 Z축들을 따라 배향되는 평면들에서, 공진 주파수들에서 모든 차원들에서 진동 및 이동하도록 구성될 수 있다. DMR의 일례에서, 전계(508)는 Z축을 따라 압전층(112)에 걸쳐 유도되어, 압전 기계적 커플링을 통해 구조의 두께 및 폭을 따라 공진기 구조(1500)의 단면에서 압전층에서의 신장성(extensional) 기계적 응력을 초래한다. 이 기계적 에너지는, 전기적 전위(516)가 제 2 전극(104b) 및 하부 전극(204)에 걸쳐 생성되게 한다. 이러한 변환된 전위는 포트 2에서 출력 전기 신호로서 감지될 수 있고, 포트 2와 접지된 하부 전극(204) 사이에 커플링된 하나 또는 그 초과의 센서들(520)에 의해 측정될 수 있다.
압전층의 변위에 대한 기본 주파수는 상부 전극들, 하부 전극(들) 및/또는 압전층의 평탄한 치수들에 의해 부분적으로 리소그래피적으로(lithographically) 설정될 수 있다. 예를 들어, 앞서 설명된 공진기 구조들은 각각의 도전층의 입력 전극들 및 출력 전극들을 대칭적으로 패터닝함으로써 구현될 수 있다. 몇몇 예들에서, 상부 및 하부 전극들에 걸쳐 인가된 AC 전계는, AlN과 같은 압전 재료의 d31 계수, d32 계수, d33 계수, d24 계수 및/또는 d15 계수를 통해 압전층의 하나 또는 그 초과의 평면들에서 기계적 변형들을 유도한다. 디바이스 공진 주파수에서, 디바이스에 걸친 전기 신호는 강화되고, 디바이스는 전기적 공진 회로로서 동작한다.
몇몇 구현들에서, DMR의 공진 주파수는 도 15에 도시된 바와 같이, 핑거 폭을 설정함으로써 부분적으로 제어될 수 있다. 이러한 제어 파라미터의 하나의 이점은, 멀티-주파수 필터들이 동일한 칩 상에서 제조될 수 있다는 점이다. 공진 주파수는 핑거 폭과 연관될 수 있고, 핑거 폭은, 전극들(104a 및 104b)의 전극 폭과 함께, 즉, X축을 따른 간격에 기초한다. 구조(1500)의 핑거 폭은 공진 주파수를 조정하도록 변경될 수 있다. 예를 들어, 핑거 폭이 증가함에 따라 공진 주파수는 일반적으로 감소되고, 그 역 또한 마찬가지이다.
공진기 구조의 총 폭, 길이 및 두께는, 또한 성능을 최적화하도록 지정될 수 있는 파라미터들이다. 몇몇 DMR 구현들에서, 공진기의 핑거 폭은, 구조의 공진 주파수를 조정하도록 제어되는 주요 파라미터인 한편, 공진기의 총 길이가 곱해진 총 폭(총 면적)은 공진기 구조의 임피던스를 제어하도록 설정될 수 있다. 일례에서, 도 15에서는, 공진기 구조(1500)의 폭은 대략 수 마이크로미터일 수 있고, 디바이스에 대한 약 1-100 마이크로미터의 범위의 길이가 약 1 GHz에서 동작하도록 설계된다. 테스팅 및 실험을 통해, 공진기의 원하는 2D 또는 3D 진동 모드를 생성하기 위한 수치 비율의 파라미터들이 두께 및 폭인 경우, 길이는, 다른 주파수들에서 가능한 스퓨리어스 모드들을 최소화하도록 설정될 수 있다. 압전층의 적절한 두께는 약 수 마이크로미터일 수 있고, 아래의 예들에서 설명되는 바와 같이, 원하는 두께-폭 비율을 생성하도록 폭에 대해 제어될 수 있다.
이러한 DMR들을 이용하는 필터 애플리케이션의 관점에서 종단 임피던스일 수 있는 바와 같이, 통과대역 주파수는 공진기 구조의 레이아웃에 의해 결정될 수 있다. 예를 들어, 전극들의 형상, 사이즈 및 수를 변경함으로써, 종단 임피던스는 조정될 수 있다. 몇몇 예들에서, Y축을 따른 더 긴 핑거들은 더 작은 임피던스를 도출한다. 차례로, 이것은 DMR의 커패시턴스에 반비례한다. 임피던스 및 주파수는 독립적으로 제어될 수 있는데, 이는, 전극들의 길이 및 폭/간격이 수직 방향들이기 때문이다.
도 16은, 공진기 구조를 형성하기 위한 프로세스를 도시하는 흐름도의 일례를 도시한다. 도 16에서, 프로세스(1600)는, 희생(SAC) 층이 기판 상에 증착되는 블록(604)에서 시작한다. SAC 층은 다양한 형상들 및 사이즈들을 가질 수 있고, 원하는 구현에 따라, 기판의 전체 또는 일부 부분을 커버하도록 형상화될 수 있다. 블록(608)에서, 하부 전극층이 SAC 층 상에 형성된다. 하부 전극층은 금속과 같은 도전 재료로 형성되고, 원하는 구성에 따라, 하나 또는 그 초과의 전극들을 정의하도록 패터닝될 수 있다. 하나보다 많은 전극이 정의되는 경우, 전극들은 공진기 디바이스의 별개의 포트들에 접속될 수 있다. 블록(612)에서, 압전층이 하부 전극층 상에 증착된다. 그 다음, 블록(616)에서, 상부 전극층이 압전층 상에 형성된다. 상부 전극층은 또한 하나보다 많은 전극을 정의하도록 패터닝될 수 있다. 몇몇 구현들에서, 전극들의 오버레이 그룹들이, 압전층의 대향 표면들 상에 상부 및 하부 전극층들에서 정의될 수 있다. 블록(620)에서, SAC 층의 일부 또는 전부는, 공진기 구조 아래에 캐비티를 정의하기 위해 제거된다.
도 17은, 스태거링된 공진기 구조를 형성하기 위한 프로세스를 도시하는 흐름도의 일례를 도시한다. 도 18a 내지 도 18g는, 예를 들어, 도 16 또는 도 17에 표현된 바와 같은 프로세스에 따라 스태거링된 공진기 제조의 스테이지들의 단면 개략도들의 예들을 도시한다. 도 19a 내지 도 19g는, 예를 들어, 도 16 또는 도 17에 표현된 바와 같은 프로세스에 따라 스태거링된 공진기 제조의 스테이지들의 사시도들의 예들을 도시한다.
도 17에서, 프로세스(1700)는, 도 18a 및 도 19a에 도시된 바와 같이, 글래스 기판(804) 상에 SAC 층(808)이 증착되는 블록(704)에서 시작한다. 도 18 및 도 19의 스태거링된 구조를 형성하기 위해, 블록(708)에서, 적절히 형상화되고 정렬된 마스크를 이용하여 SAC 층(808)이 패터닝되어, SAC 층(808)은 기판(804)의 일부를 오버레이하고, SAC 층(808)의 각각의 말단들 상의 기판(804) 표면의 말단 부분들(810)을 노출시킨다. SAC 층(808)은, 아래에서 추가로 설명되는 바와 같이, 기판(804)으로부터 공진기 구조를 실질적으로 분리시키기 위해 캐비티가 형성될 영역을 정의한다. SAC 층(808)은, 예를 들어, 실리콘 옥시나이트라이드(SiON), 실리콘 옥사이드(SiOx), 몰리브덴(Mo), 게르마늄(Ge), 비정질 실리콘(a-Si), 다결정 실리콘 및/또는 다양한 폴리머들로 형성될 수 있다. 프로세스(700)의 몇몇 구현들에서, SAC 층(808)의 적절한 두께는 약 0.5 마이크로미터(um) 내지 3 um의 범위이다. 일례에서, SAC 층(808)은 Mo로 형성되고, 약 0.5 um의 두께를 갖는다.
블록(712)에서, 사후 산화물층(812)이 SAC 층(808) 및 글래스 기판(804)의 노출된 표면 부분들(810) 위에 증착된다. 블록(716)에서, 도 18 및 도 19의 스태거링된 구조를 형성하기 위해, 사후 산화물층(812)은 도 18b 및 도 19b에 도시된 바와 같이, 희생층(808)의 최상부를 노출시키도록 적절한 마스크를 이용하여 패터닝된다. 사후 산화물층의 나머지 부분들(812a 및 812b)은, 도 18b 및 도 19b에 도시된 바와 같이, 구조의 측면들 상에 앵커 구조들을 정의하여, 기판(804)의 표면 부분들(810)을 커버한다. 사후 산화물층(812)은 SiOx 및 SiON과 같은 재료들로 형성될 수 있고, 예를 들어, 약 1 um 내지 3 um 정도의 두께를 가질 수 있다. 몇몇 다른 구현들에서, 사후 산화물층(812)은 니켈 실리사이드(NiSi) 또는 몰리브덴 실리사이드(MoSi2)로 형성될 수 있다. 몇몇 예들에서, 사후 산화물층(812)은 약 0.5 um이거나, 약 3 um 내지 5 um의 범위로 더 두꺼울 수 있다.
블록(720)에서, 제 1 금속층(816)이, SAC 층(808)의 노출된 영역 뿐만 아니라 사후 산화물 앵커들(812a 및 812b)을 오버레이하도록 증착된다. 금속층(816)은, 알루미늄(Al), Al/티타늄 나이트라이드(TiN)/Al, 알루미늄 구리(AlCu), Mo 또는 다른 적절한 재료들로 형성될 수 있고, 원하는 구현에 따라 750 내지 3000 옹스트롬의 두께를 가질 수 있다. 몇몇 경우들에서, 금속층(816)은, AlN과 같은 시드층의 최상부 상에 증착되는 Mo와 같은 금속에 의해 이중층으로 증착된다. 시드층에 대한 적절한 두께는, 예를 들어, 100 내지 1000 옹스트롬일 수 있다. Mo가 이용되는 경우, 금속층(816)의 총 두께는 약 3000 옹스트롬일 수 있다. 금속층(816)에 대한 다른 적절한 재료들은 알루미늄 실리콘(AlSi), AlCu, Ti, TiN, Al, 백금(Pt), 니켈(Ni), 텅스텐(W), 루테늄(Ru) 및 이들의 조합들을 포함한다. 두께들은, 원하는 구현에 따라 약 0.1 um 내지 0.3 um의 범위일 수 있다. 도 18c 및 도 19c에 도시된 바와 같이, 제 1 금속층(816)은, 예를 들어, 하나 또는 그 초과의 하부 전극들(818)을 정의하기 위한 적절한 마스크를 이용하여 패터닝된다. 몇몇 구현들에서, 하나 또는 그 초과의 하부 전극들은 오버레이하는 상부 전극들에 매칭하도록 형상화될 수 있다. 도 18c 및 도 19c의 예에서, 금속층(816)은 스트립(strip) 형상의 단일 전극(818)을 갖도록 형성되고, 이 단일 전극은, 도 19c에 도시된 바와 같이, SAC 층(808)에 걸쳐 측면으로 연장하고, 스트립의 측면들(819) 상의 SAC 층(808)을 노출시킨다. 도 19c의 SAC 층(808)의 노출된 영역들(819)은, 예시의 목적들로, 도 18c 내지 도 18g에 의해 도시되는 단면에서 비아(via)들로서 도시된다.
블록(728)에서, 예를 들어, 막(820)과 같은 압전층이 구조 상에 증착된다. 블록(732)에서, 압전막(820)은 적절한 마스크를 이용하여 패터닝되어, 압전막(820)의 스트립(822)은 도 18d 및 도 19d에 도시된 하부 전극 부분(818)에 바로 오버레이한다. 또한, 하부 전극층(818)의 증착 및 형성에서와 같이, SAC 층(808)의 측면 영역들(819)은 위로부터 노출되어 남는다. 압전층은 AlN으로 형성될 수 있고, 예를 들어, 약 1 um 내지 2 um의 두께를 가질 수 있다. 일례에서, AlN 압전막은 약 1.2 um의 두께를 갖는다. 압전막(820)은 하나 또는 그 초과의 비아들(823)을 갖도록 구조의 일 말단에서 패터닝되어, 도 18d에 도시된 바와 같이, 제 1 금속층(816)의 일부를 도전 접촉을 위해 노출시켜 제 1 금속층(816)이 되게 한다.
도 17에서, 블록들(736 및 740)에서 제 2 금속층(824)이 증착 및 패터닝되어, 도 18e 및 도 19e에 도시된 바와 같이, 상부 전극들(826)을 정의한다. 제 2 금속층(824)은, 예를 들어, AlCu 뿐만 아니라, 제 1 금속층(816)을 형성하기 위해 앞서 설명된 바와 같은 다른 재료들로 형성될 수 있다. 일례에서, 제 2 금속층(824)은 AlCu로 형성되고, 약 2000 옹스트롬의 두께를 갖는다. 다른 적절한 두께는 약 0.1 um 내지 0.3 um의 범위이다. 도 19e에 도시된 바와 같이, 제 2 금속층(824)이 패터닝되는 경우, 몇몇 구현들에서, 인접한 전극들(826a 및 826b)의 쌍이 형성된다. 몇몇 구현들에서, 전극들(826a 및 826b)은, 도 19e에 도시된 바와 같이, 반대쪽 말단들로부터 구조를 따라 연장되는 종축들을 갖는다. 따라서, 공진기 구조를 이용한 입력 및 출력 신호들의 원하는 구성에 따라, 각각의 전극들(826a 및 826b)은 상이한 포트들에 접속될 수 있다. 몇몇 구현들에서, 제 2 금속층(824)의 접촉 영역(828)은, 제 1 및 제 2 금속층들이 서로 도전 접촉하도록 비아(823)에 증착될 수 있다.
제 2 금속층(824)의 형성에 후속하여, AlOx와 같은 릴리스 보호층(828)이 원자층 증착(ALD), 물리 기상 증착(PVD) 또는 다른 적절한 기술들을 이용하여 블록(744)에서 증착될 수 있고, 도 18f에 도시된 바와 같이, 제 1 및 제 2 금속층들(816 및 824)의 전극들 및 개재된 압전층(820)의 측벽들(829)을 보호하기 위해 블록(748)에서 패터닝된다. 도 17의 블록들(744 및 748)은 몇몇 구현들에서 생략될 수 있다. 몇몇 구현들에서, 릴리스 보호층(828)은, 도 18f에 도시된 바와 같이 제 2 금속층(824)을 오버레이하도록 블록(748)에서 패터닝된다. 측면 영역들(819)은 노출되어 유지된다. 릴리스 보호층(828)은 SiON으로 형성될 수 있고, 약 5000 옹스트롬의 두께를 가질 수 있다. 그 다음, 릴리스 보호층(828)은 SAC 층(808)의 릴리스 이후 제거될 수 있다.
그 다음, 블록(752)에서, SAC 층(808)이 제거되어, 도 18g 도 19f에 도시된 바와 같이 에어 캐비티(832)를 정의한다. 몇몇 구현들에서, SAC 층(808)은, 예를 들어, SAC 층(808)이 Mo 또는 a-Si로 형성되는 경우, 구조를 XeF2 가스 또는 SF6 플라즈마에 노출시킴으로써 릴리스된다. SAC 층(808)이 SiON 또는 SiOx로 형성되는 경우 HF가 이용될 수 있다. 도 19g는, 결과적 공진기 구조의 후면 사시도를 도시하고, 캐비티(832)를 더 양호하게 도시하기 위해 기판(804)은 도시되지 않는다. 캐비티(832) 영역은 본질적으로 SAC 층(808)의 부존재에 의해 정의되고; 따라서, 캐비티(832)는 측면 영역들(819), 및 공진기의 제 1 금속 스트립(818) 아래의 부분을 포함한다.
블록(752)에 후속하여, 금속 상호접속층이 증착될 수 있고, 제 1 및 제 2 금속층들(816 및 824)에 대한 송신 라인들을 정의하도록 공진기 구조의 외부에 패터닝된다. 금속 상호접속층을 형성하기 위해, AlSi, AlCu, 도금된 Cu 또는 다른 적절한 재료가 이용될 수 있다.
도 20은, 온도-보상된 공진기 구조의 단면 개략도의 일례를 도시한다. 도 20의 온도 보상 구조(2000)는, 약간의 변경으로, 도 17 내지 도 19에 대해 앞서 설명된 것과 동일한 프로세스들을 이용하여 제조될 수 있다. 여기서, 사후 산화물층(812)은, 사후 산화물층(812c)의 스트립이 남아서 하부 전극(들)(818) 아래에 있도록 블록(716)에서 패터닝된다. 몇몇 구현들에서, 사후 산화물 스트립(812c)은, 공진기 구조의 오버레잉 하부 전극(818), 압전층(822) 및 상부 전극들(826)과 정렬된다. 이 스트립(812c)은 공진기 구조에 대한 온도 보상층을 정의한다. 온도 보상층으로서의 사후 산화물층(812)의 두께는 종종 압전 및 전극층들에 대한 재료들의 선택에 의존한다. 압전 재료가 AlN이고, 전극들이 AlCu, Mo 또는 이 둘의 조합이고, 사후 산화물층이 SiO2인 일 경우에서, SiO2 층에 대한 두께는 AlN 층의 두께에 대해 필적할만한 크기이다.
도 20에서, 온도 보상층(812c)은 더 낮은 크기의 주파수 온도 계수(TCF)를 갖는 공진기들을 제공한다. 이것은, 앞서 설명된 바와 같이, 박막 보상층으로 기능하는 사후 산화물층(812)에 대한 적절한 재료 및 층 두께들의 선택에 의해 달성될 수 있다.
도 21은, 에어갭 공진기 구조의 단면 개략도의 일례를 도시한다. 도 21의 에어갭 구조(2100)는 또한, 도 17 내지 도 19에 대해 앞서 설명된 바와 본질적으로 동일한 프로세스들을 이용하여 제조될 수 있다. 여기서, 블록들(712 및 716)은 생략되어서, 어떠한 사후 산화물층도 형성되지 않는다. 따라서, 하부 전극층은 블록들(720 및 724)에서 증착 및 패터닝되어, 기판(804)의 SAC 층(808) 및 노출된 영역들(810)에 바로 오버레이한다. 나머지 제조 블록들은 도 17 내지 도 19에 대해 앞서 설명된 바와 같이 수행될 수 있다.
도 22는, DMR들과 같은 공진기들을 통합하는 래더 필터의 회로도의 일례를 도시한다. 도 22에서, 회로(2200)는 직렬 공진기(2220) 및 션트 공진기(2224)를 포함하고, 이들 모두는 앞서 설명된 바와 같이, DMR들로서 구현될 수 있다. 직렬 공진기(2220)는 직렬로 커플링되고, 상부 도전층과 같은 하나의 도전층의 전극은 입력 단자(2208)에 커플링되고, 동일하거나 상이한 도전층의 전극은 출력 단자(2216)에 커플링된다. 입력 단자(2208) 및 출력 단자(2216)에 커플링될 공진기(2220)의 전극들의 선택은, 앞서 설명된 DMR 구조들 중 어느 구조가 회로(2200)에 구현되는지에 의존할 것이다. 앞서 설명된 임의의 DMR 구조들이 이용될 수 있다. 몇몇 구현들에서, 도 1의 예가 상부 도전층(104)에 단일 전극 및 하부 도전층(108)에 단일 전극을 갖는 경우, 상부 도전층(104) 또는 하부 도전층(108) 중 어느 하나는 입력 단자(2208)에 커플링될 수 있고, 다른 하나의 도전층은 출력 단자(2216)에 커플링될 수 있다.
도 22에서, 회로(2200)는 션트 공진기(2224)를 더 포함한다. 설명된 직렬 공진기(2220)의 가능한 구현들은 일반적으로 션트 공진기(2224)에 적용가능하다. 예를 들어, 션트 공진기(2224)의 상부 도전층은 출력 단자(2216)(또는 몇몇 구현들에서는, 입력 단자(2208))에 커플링될 수 있고, 션트 공진기(2224)의 하부 도전층은 접지될 수 있거나, 또는 그 반대일 수 있다. 도 22에서, 도시된 바와 같이 접속된 직렬 공진기(2220) 및 션트 공진기(2224)는 몇몇 구현들에서 직렬 및 션트 공진기들의 가능한 추가적인 스테이지들 중 하나의 스테이지를 표현한다.
도 22에서, 직렬 공진기(2220)는, 상기 예들에서 일반적으로 설명되는 바와 같이, 입력 포트(2204)에 전달되는 입력 AC 신호에 대한 고유 공진 주파수 응답을 갖는다. 몇몇 구현들에서, 직렬 공진기(2220)는 직렬 공진 주파수 "fs2" 및 병렬 공진 주파수 "fp2"를 갖는다. 이 예에서 상이한 공진 주파수 응답을 갖도록 튜닝되는(또는 설계되는) 션트 공진기(2224)는 직렬 공진 주파수 "fs1" 및 병렬 공진 주파수 "fp1"을 포함한다. 공진기(2224)가 션트 컴포넌트로서, 즉, 이 예에서는 출력 단자(2216)에 커플링된 입력 전극 및 접지된 출력 전극을 갖도록 커플링되기 때문에, 션트 공진기(2224)의 영향에 기인한, 입력 단자(2208)와 출력 단자(2216) 사이의 실제 송신 응답은 도시된 바와 같이 공진기 자신의 송신 응답의 반전된 버전이어서, 회로(2200)의 주파수 응답은 fp1 및 fs2의 도시된 인접한 주파수 피크들을 포함하게 되고, 이것은, 다양한 애플리케이션들에서 래더 필터 회로(2200)의 대역폭을 정의할 수 있다. 즉, 별개의 컴포넌트로서의 션트 공진기(2224)의 고유 송신 응답은 통상적으로 널 주파수로서 fp1 및 피크 주파수로서 fs1을 가질 것이다. 회로(2200)의 원하는 주파수 응답을 실현하기 위해, 직렬 공진기(2220)는, 션트 공진기(2224)보다 더 높은 주파수로 튜닝된다. 따라서, 래더 필터의 대역폭은 이 예에서 fs2-fp1에 의해 결정된다. 이 대역폭은, fs2 또는 fp1을 조정함으로써, 즉, 개별적인 공진기들(2220 및 2224)의 공진 주파수 응답들을 엔지니어링함으로써 제어될 수 있다. 예를 들어, DMR의 경우, 압전층의 상대적인 측면 거리(폭 또는 길이) 및 두께는 두께 및 측면 거리의 수치 비율을 달성하도록 설정되어 원하는 직렬 및 병렬 공진 주파수들을 생성할 수 있다.
도 23a는, DMR들과 같은 공진기들을 통합하는 단일 스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다. 도 23a에서, 회로(2300)는, 입력 단자(2304)와 접지 사이에 커플링된 션트 공진기(2224) 및 입력 단자(2304)와 출력 단자(2308) 사이에 커플링된 직렬 공진기(2220)를 포함한다. 공진기들은 앞서 설명된 바와 같은 DMR들일 수 있고, 도 22에 대해 앞서 설명된 것과 상이한 도전층 및 전극 구성들을 가질 수 있다.
도 23b는, 도 23a의 래더 필터 회로(2300)의 전기적 송신 응답의 일례를 도시한다. 이 예에서, 통과대역(2312)은, 앞서 설명된 바와 같은 직렬 공진기(2220)와 연관된 fs2 피크와, 앞서 설명된 바와 같은 션트 공진기(2224)와 연관된 fp1 피크 사이에서 정의된다. 이 예에서, 도 22의 fs1에 대응하는 좌측 널(2316) 및 fp2에 대응하는 우측 널(2320)은, 널을 초래하는 상이한 메커니즘들에 기인하여 상이한 진폭들을 갖는다. 널(2316)은 션트 공진기(2224)의 직렬 공진에 의해 초래될 수 있는 한편, 널(2320)은 직렬 공진기(2220)의 병렬 공진에 의해 초래될 수 있다. 2개의 상이한 공진기들은 상이한 사이즈들에 부가하여 상이한 Q 값들 및 상이한 임피던스들을 가질 수 있다. 상세하게는, 좌측 널(2316)은 약 -32 dB의 진폭을 갖고, 우측 널(2320)은 약 -38 dB의 진폭을 갖는다.
도 24a는, DMR들과 같은 병렬 션트 공진기들을 통합하는 단일 스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다. 래더 필터 회로(2400)는 회로(2300)의 동일한 컴포넌트들 및 상호접속들을 포함하는 한편, 션트 공진기(2224)와 병렬로 커플링되는 추가적인 션트 공진기(2404)를 또한 포함한다. 도 24b는, 도 24a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다. 도 24b에서, 좌측 널(2408) 및 우측 널(2412)은, 더 작은 모션 저항으로 션트 공진기를 효과적으로 더 크게 하기 위해 제 2 션트 공진기(2404)를 포함시킨 것(2개의 공진기들은 전기적으로 병렬임)에 기인하여 유사한 진폭들을 갖는다. 상세하게는, 좌측 널(2408)은 약 -36 dB의 더 낮은 진폭을 갖는 한편, 우측 널(2412)은 여전히 약 -38 dB의 진폭을 갖는다. 또한, 병렬 션트 공진기(2404)의 포함은, 거부 영역들(2416 및 2420)에서 어느 정도 증가된 대역외 감쇠를 제공하고, 이것은, 도 23b의 대응하는 영역들에서 약 -4 dB의 진폭들에 반해 약 -6 dB의 진폭을 갖는다.
도 25a는, DMR들과 같은 병렬 션트 공진기들을 통합하는 2-스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다. 래더 필터 회로(2400)는 회로(2400)의 동일한 컴포넌트들 및 상호접속들의 2개의 스테이지들을 포함하고, 제 1 스테이지는, 앞서 설명된 바와 같이 접속된 병렬 션트 공진기들(2224a 및 2404a) 및 직렬 공진기(2220a)를 포함하고, 제 2 스테이지는, 앞서 설명된 바와 같이 접속된 병렬 션트 공진기들(2224b 및 2404b) 및 직렬 공진기(2220b)를 포함한다. 여기서, 직렬 공진기(2220b)는 직렬 공진기(2220a)와 출력 단자(2308) 사이에 커플링되고, 병렬 션트 공진기들(2224b 및 2404b)은 2개의 직렬 공진기들(2220a 및 2220b) 사이의 노드에 커플링된다. 도 25b는, 도 25a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다. 도 25b에서, 추가적인 스테이지의 포함은, 대역외 거부 영역들(2516 및 2520)에서 어느 정도 증가된 감쇠를 제공하고, 이것은, 도 24b의 대응하는 영역들에서 약 -6 dB의 진폭들에 반해 약 -18 dB의 진폭을 갖는다. 널(2508 및 2512) 진폭들은 또한 약 -80 dB로 감소된다.
래더 필터 회로는 도 25a에 도시된 2개의 스테이지들로 구현될 수 있는 한편, 다른 구현들은 임의의 수의 추가적인 스테이지들을 포함하고, 이것은 거부 영역들(2516 및 2520)에서 추가적인 감쇠를 제공할 수 있다.
도 26a는, 션트 인덕터를 통합하는 2-스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다. 래더 필터 회로(2600)는, 스테이지들 중 하나에서 병렬 션트 공진기들(2224a 및 2404a)과 접지 사이에 커플링된 인덕터(2604)의 추가로, 회로(2500)의 컴포넌트들 및 상호접속들의 2개의 스테이지들을 갖는다. 인덕터(2604)와 같은 이러한 션트 인덕터들은, 일반적으로 nH 범위의 인덕턴스 값들을 가질 수 있지만, 원하는 구현에 따라 더 큰 값들이 이용될 수 있다. 이러한 인덕터(2604)는, 회로(2600)의 공진기들과는 상이한 기판 상에 또는 그와 동일한 기판 상에 제조될 수 있다. 션트 인덕터는 또한 기생적(parasitic)일 수 있거나, 또는 와이어본딩(wirebonding), 패키징 및/또는 다른 상호접속들로부터 의도적으로 제조된 인덕턴스일 수 있다. 따라서, 도시된 회로도는 1-칩, 2-칩 및 다중-칩 구현들 모두에 적용가능하다. 도 26b는, 도 26a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다. 도 26b에서, 인덕터(2604)의 포함은, 좌측 널 주파수(2608)를 제어하고, 이에 따라, 통과대역 영역(2616)의 롤-오프(roll-off) 기울기를 조정하기 위한 파라미터를 제공한다. 예를 들어, 좌측 널 주파수(2608)는 도 25b의 주파수 값(약 1.86 GHz)으로부터 약 1.80 GHz로 감소될 수 있다. 더 높은 주파수 거부 영역(2622)의 더 높은 주파수 성분들은 또한 도 26a의 회로(2600)에 의해 감쇠될 수 있다.
도 27a는, 각각의 스테이지에서 션트 인덕터를 통합하는 2-스테이지 래더 필터의 단순화된 회로도의 일례를 도시한다. 래더 필터 회로(2700)는, 다른 스테이지에서 병렬 션트 공진기들(2224b 및 2404b)과 접지 사이에 커플링되는 인덕터(2704)(일반적으로 nH 범위)의 추가로, 회로(2600)의 컴포넌트들 및 상호접속들의 2개의 스테이지들을 갖는다. 도 27b는, 도 27a의 래더 필터 회로의 전기적 송신 응답의 일례를 도시한다. 도 27b에서, 인덕터(2704)의 포함은, 거부 영역들(2716 및 2720)에서 더 높은 주파수 성분들 및 더 낮은 주파수 성분들의 감쇠를 향상시키기 위한 추가적인 파라미터를 제공한다. 이 예에서, 제 2 인덕터(2704)는 추가적인 널 주파수들(2708 및 2712)을 제공하고, 이들은 도 26b의 널 주파수들(2608 및 2612)보다 각각 더 높고 더 낮다. 따라서, 션트 인덕터들(2604 및 2704)의 통합은 회로(2700)의 전기적 송신 응답의 더 높은 주파수 성분들 및 더 낮은 주파수 성분들 모두에 대해 추가적인 대역외 감쇠들을 제공할 수 있다.
상기 예들에서 나타난 바와 같이, 개시된 래더 필터 회로들의 통과대역들의 대역폭들은, 직렬 공진기의 직렬 공진 주파수가 션트 공진기의 병렬 공진 주파수와 동일한(또는 매우 근접한) 종래의 래더 필터 설계들과는 상이한 직렬 및/또는 션트 공진기들의 공진 주파수들을 조정함으로써 제어될 수 있다. 동일한 개념은 또한, 래더 토폴로지와 유사한 격자 또는 하이브리드 필터 토폴로지들에 적용될 수 있다. 또한, 래더 필터 스테이지들의 수가 증가함에 따라, 통과대역 영역을 정의하는 널 주파수들로부터 피크들(fp1 및 fs2)까지의 전이율(rate of transition)이 증가하는 것처럼 대역외 감쇠의 양이 증가한다. 예를 들어, 도 26a 및 도 27a에서 션트 인덕터들의 수가 증가함에 따라, 대역외 감쇠가 향상되고, 통과대역의 대역폭은 추가로 미세-튜닝될 수 있어서, 예를 들어, 상기 예에서는 증가될 수 있다. 대역외 감쇠는 일반적으로, 더 많은 스테이지들을 추가하고 그리고/또는 더 많은 션트 인덕터들을 포함함으로써 제어될 수 있다.
도 28은, 상기 DMR 예들에서 X-Y 평면과 평행한 평면과 같은 측면 평면에서 나선 형상을 갖는 공진기 구조의 평면도의 일례를 도시한다. 도 28에서, 공진기 구조(2800)는 몇몇 구현들에서 DMR일 수 있다. 몇몇 다른 구현들에서, 공진기 구조(2800)는, 측방향으로 진동하는 압전 공진기 또는 FBAR과 같은 상이한 압전 공진기일 수 있다. 도 28의 예에서, 구조(2800)는 앞서 설명된 바와 같이 하나 또는 그 초과의 도전층들 및 압전층을 갖도록 제조된다. 입력 전극(2804)은, 예를 들어, 구조의 하부 도전층에서 하나의 측면 평면에 위치된다. 입력 전극은, 나선-형상 압전 재료(2812)의 내측 종점(2808)에서 공진기 구조(2800)의 도전층들 중 하나에 접속된다. 입력 전극(2804)의 부분들은 압전 재료(2812)에서 아래에 위치된(underlying) 나선 세그먼트들(2814)이고, 이들의 부분들은, 상기 제조 기술들에서 설명된 바와 같이 하부 도전층 위에 배치될 수 있다. 압전 재료(2812)의 위 및/또는 아래의 하나 또는 그 초과의 도전층들의 부분들과 함께 압전 재료(2812)는, 출력 전극(2820)에 커플링된 외측 종점(2816)에서 종료되는 동심원의 턴들(turns)로, 도시된 바와 같이 나선 구성인 그의 길이를 갖도록 패터닝된다. 이 예에서, 출력 전극(2820)은, 예를 들어, 구조의 상부 도전층에서 입력 전극(2804)으로부터 수직으로 오프셋된(예를 들어, Z축을 따르는) 상이한 측면 평면에 위치된다.
몇몇 다른 구현들에서, 전극 접속들은 스위칭될 수 있어서, 입력 전극(2804)은 출력으로서 기능하고, 출력 전극(2820)은 입력으로서 기능한다. 또한, 도 28에 도시된 바와 같이, 나선 공진기 구조(2800)의 몇몇 구현들은 직사각형 형상을 갖는 한편, 나선 구조의 일부 또는 전부는, 원하는 애플리케이션에 따라, 일반적으로 원형 형상, 타원형 형상 또는 팔각형 형상의 윤곽을 가질 수 있다. 압전 재료의 총 길이, 즉, 내측 종점(2808)과 외측 종점(2816) 사이에서 구조(2800)의 턴들 주위의 권선(winding)은, 나선 공진기 구조(2800)가 통합될 회로의 저항 및 커패시턴스 사양들에 따라 설정될 수 있다. 예를 들어, 증폭기 또는 다른 전기 컴포넌트가 입력 전극(2804)에 커플링될 수 있고, 이러한 컴포넌트는, 바람직하게는 공진기 구조(2800)에 의해 매칭되는 임피던스를 가질 수 있다. 총 길이(2824)는 적절한 매칭 임피던스를 결정하도록 설정될 수 있다.
도 29는, 나선-형상 공진기 구조들을 통합하는 래더 필터 회로의 일례를 도시한다. 래더 필터 회로(2900)에서, 도 28에 대해 앞서 설명된 바와 같은 제 1 구조(2800a)는, 도 22의 입력 단자(2208)에 접속된 입력 전극(2804a) 및 출력 전극(2820a)을 갖는다. 제 2 구조(2800b)는 접지된 제 1 전극(2804b) 및 제 2 전극(2820b)을 갖는다. 각각의 공진기들의 전극들(2820a 및 2820b)은 도 22의 동일한 출력 단자(2216)에 접속되어, 도 22의 각각의 공진기들(2220 및 2224) 대신에 나선-형상 공진기 구조들(2800a 및 2800b)을 대용(substitute)한다. 공진기 구조들(2800a 및 2800b)의 각각의 공진 주파수들은, 예를 들어, DMR, 측방향으로 진동하는 공진기, FBAR 등과 같은 공진기의 타입에 따라, 하나 또는 그 초과의 파라미터들에 의해 설정될 수 있다. 예를 들어, 공진기 구조들이 측방향으로 진동하고 있는 경우, 공진기의 폭이 공진기의 공진 주파수를 지배할 수 있다. 이 예에서, 공진기 구조(2800a)는 폭 "w1"을 가져서, 앞서 설명된 바와 같이, 구조(2800a)가 공진 주파수들 fp2 및 fs2로 공진하게 하고, 공진기 구조(2800b)는 폭 "w2"를 가져서, 앞서 설명된 바와 같이, 구조(2800b)가 공진 주파수들 fp1 및 fs1로 공진하게 한다. 몇몇 예들에서, 공진기 구조들(2800a 및 2800b)이 DMR들로서 구현되는 경우, 각각의 공진기 구조는, 원하는 직렬 및 병렬 공진 주파수들을 생성하기 위해 두께 및 측면 거리의 수치 비율을 달성하도록 설정되는, 압전층에 대한 자기 자신의 측면 거리(폭 또는 길이) 및 두께를 가질 수 있다.
도 28 및 도 29에서, 턴들의 수, 즉, 각각의 나선의 권선들은, 임피던스 및/또는 커패시턴스 파라미터들과 같은 회로 사양들에 따라 설정될 수 있다. 일반적으로, 턴들의 수는 공진기의 고유 커패시턴스를 결정한다. 더 넓은 전극들을 갖는 더 큰 표면적 구조는 모션 저항을 감소시킬 수 있다. 또한, 예를 들어, 도 26a 및 도 27a에서와 같이 션트 인덕터들이 통합된 몇몇 래더 필터 구현들에서, 션트 인덕터는 나선-형상 공진기의 도전층으로서 구현될 수 있다. 즉, 공진기의 상부 또는 하부 도전층은 또한 션트 인덕터로서 기능할 수 있다.
본 명세서에 개시된 전기기계적 시스템들의 공진기들의 압전층들 및 패시브 컴포넌트들의 유전체 층들의 제조에서 이용될 수 있는 압전 재료들은, 예를 들어, 알루미늄 나이트라이드(AlN), 아연 산화물(ZnO), 갈륨 비소(GaAs), 알루미늄 갈륨 비소(AlGaAs), 갈륨 나이트라이드(GaN), 석영 및 다른 압전 재료들, 이를테면, 아연-설파이드(ZnS), 카드뮴-설파이드(CdS), 리튬 탄탈라이트(LiTaO3), 리튬 니오베이트(LiNbO3), PZT(lead zirconate titanate), PLZT(lead lanthanum zirconate titanate) 군의 부재들, 도핑된 알루미늄 나이트라이드(AlN:Sc) 및 이들의 조합들을 포함한다. 앞서 설명된 도전층들은, 백금(Pt), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 니오븀(Nb), 루테늄(Ru), 크롬(Cr), 도핑된 다결정 실리콘, 도핑된 알루미늄 갈륨 비소(AlGaAs) 화합물들, 금(Au), 구리(Cu), 은(Ag), 탄탈륨(Ta), 코발트(Co), 니켈(Ni), 팔라듐(Pd), 실리콘 게르마늄(SiGe), 도핑된 도전 아연 산화물(ZnO) 및 이들의 조합들을 포함하는 다양한 도전 재료들로 형성될 수 있다. 다양한 구현들에서, 상부 금속 전극들 및/또는 하부 금속 전극들은 동일한 도전 재료(들) 또는 상이한 도전 재료들을 포함할 수 있다.
다음의 설명은, 본 개시의 혁신적인 양상들을 설명하기 위한 목적들로 특정한 구현들에 대해 의도된다. 그러나, 본 명세서의 교시들은 다수의 상이한 방식들로 적용될 수 있음을 이 분야의 당업자는 쉽게 인식할 것이다. 설명된 구현들은, 움직이든(예를 들어, 비디오) 또는 정지되든(예를 들어, 스틸 이미지), 그리고 텍스트, 그래픽 또는 사진이든, 이미지를 디스플레이하도록 구성될 수 있는 임의의 디바이스 또는 시스템에서 구현될 수 있다. 더 구체적으로, 설명된 구현들은, 모바일 전화들, 멀티미디어 인터넷 가능 셀룰러 전화들, 모바일 텔레비젼 수신기들, 무선 디바이스들, 스마트폰들, Bluetooth® 디바이스들, 개인 휴대 정보 단말들(PDA들), 무선 전자 메일 수신기들, 핸드헬드 또는 휴대용 컴퓨터들, 넷북들, 노트북들, 스마트북들, 태블릿들, 프린터들, 복사기들, 스캐너들, 팩시밀리 디바이스들, GPS 수신기들/내비게이션들, 카메라들, MP3 플레이어들, 캠코더들, 게임 콘솔들, 손목 시계들, 시계들, 계산기들, 텔레비젼 모니터들, 평판 디스플레이들, 전자 판독 디바이스들(즉, e-리더들), 컴퓨터 모니터들, 자동 디스플레이들(오도미터(odometer) 및 속도계 디스플레이들 등), 조종실 제어부들 및/또는 디스플레이들, 카메라 뷰 디스플레이들(예를 들어, 차량의 후면 뷰 카메라의 디스플레이), 전자 사진들, 전자 게시판들 또는 사인(sign)들, 프로젝터들, 아키텍쳐 구조들, 마이크로파들, 냉장고들, 스테레오 시스템들, 카세트 레코더들 또는 플레이어들, DVD 플레이어들, CD 플레이어들, VCR들, 라디오들, 휴대용 메모리 칩들, 세탁기들, 건조기들, 세탁기/건조기들, 주차요금 징수기들, (전기기계적 시스템들(EMS), MEMS(microelectromechanical systems) 및 넌-MEMS 애플리케이션들에서와 같은) 패키징, 미적 구조물들(aesthetic structures)(예를 들어, 보석 조각 상의 이미지들의 디스플레이) 및 다양한 EMS 디바이스들과 같은(그러나, 이에 한정되는 것은 아님) 다양한 전자 디바이스들에 포함될 수 있거나 그와 연관될 수 있음이 고려된다. 본 명세서의 교시들은 또한, 전자 스위칭 디바이스들, 라디오 주파수 필터들, 센서들, 가속도계들, 자이로스코프들, 모션-감지 디바이스들, 자력계들, 고객 일렉트로닉스에 대한 관성 컴포넌트들, 고객 일렉트로닉스 제품들의 부품들, 버랙터들(varactors), 액정 디바이스들, 전기영동(electrophoretic) 디바이스들, 구동 방식들, 제조 프로세스들, 및 전자 테스트 장비와 같은(그러나, 이에 한정되는 것은 아님) 비-디스플레이 애플리케이션들에서 이용될 수 있다. 따라서, 교시들은, 오직 도면들에 도시된 구현들로 제한되도록 의도되는 것이 아니라, 그 대신, 당업자에게 쉽게 명백할 넓은 적용가능성을 가질 수 있다.
설명된 구현들이 적용될 수 있는 적절한 EMS 또는 MEMS 디바이스의 일례는 반사 디스플레이 디바이스이다. 반사 디스플레이 디바이스들은, 광학 간섭의 원리들을 이용하여, 그 디바이스 상에 입사하는 광을 선택적으로 흡수 및/또는 반사하기 하기 위해 간섭계 변조기들(IMOS들)을 포함할 수 있다. IMOD들은, 흡수체, 흡수체에 대해 이동가능한 반사체, 및 흡수체와 반사체 사이에서 규정되는 광학 공진 캐비티를 포함할 수 있다. 반사체는 둘 또는 그 초과의 상이한 위치들로 이동될 수 있고, 이것은, 광학 공진 캐비티의 크기를 변경하여 간섭계 변조기의 반사도에 영향을 미칠 수 있다. IMOD들의 반사도 스펙트럼들은, 상이한 색들을 생성하는 가시 파장들에 걸쳐 시프트될 수 있는 상당히 넓은 스펙트럼 대역들을 생성할 수 있다. 스펙트럼 대역의 위치는, 광학 공진 캐비티의 두께를 변경함으로써, 즉, 반사체의 위치를 변경함으로써 조정될 수 있다.
도 30a는, 간섭계 변조기(IMOD) 디스플레이 디바이스의 일련의 픽셀들에서 2개의 인접한 픽셀들을 도시하는 등각도의 일례를 도시한다. IMOD 디스플레이 디바이스는 하나 또는 그 초과의 간섭계 MEMS 디스플레이 엘리먼트들을 포함한다. 이 디바이스들에서, MEMS 디스플레이 엘리먼트들의 픽셀들은 밝은 상태 또는 어두운 상태일 수 있다. 밝은("완화된", "개방된" 또는 "온") 상태에서, 디스플레이 엘리먼트는 입사 가시 광의 대부분을, 예를 들어, 사용자에게 반사한다. 반대로, 어두운("작동된", "폐쇄된" 또는 "오프") 상태에서, 디스플레이 엘리먼트는 입사 가시 광을 거의 반사하지 않는다. 몇몇 구현들에서, 온 및 오프 상태들의 광 반사 특성들은 반전될 수 있다. MEMS 픽셀들은, 흑색 및 백색에 부가하여 색 디스플레이를 허용하는 특정한 파장들에서 대부분 반사하도록 구성될 수 있다.
IMOD 디스플레이 디바이스는 IMOD들의 행/열 어레이를 포함할 수 있다. 각각의 IMOD는 한 쌍의 반사 층들, 즉, 이동가능한 반사 층 및 고정된 부분 반사 층을 포함할 수 있고, 이들은 서로 가변적이고 제어가능한 거리에 위치되어 에어 갭(또한 광학 갭 또는 캐비티로 지칭됨)을 형성한다. 이동가능한 반사 층은 적어도 2개의 위치들 사이에서 이동될 수 있다. 제 1 위치, 즉, 완화된 위치에서, 이동가능한 반사 층은 고정된 부분 반사 층으로부터 비교적 먼 거리에 위치될 수 있다. 제 2 위치, 즉, 작동된 위치에서, 이동가능한 반사 층은 부분 반사 층에 더 근접하게 위치될 수 있다. 2개의 층들로부터 반사되는 입사 광은 이동가능한 반사 층의 위치에 따라 보강(constructively) 간섭 또는 상쇄(destructively) 간섭할 수 있어서, 각각의 셀에 대한 전반사 또는 비반사 상태를 생성한다. 몇몇 구현들에서, IMOD는, 미작동시에 반사 상태가 되어 가시 스펙트럼 내의 광을 반사할 수 있고, 작동시에 어두운 상태가 되어 가시 범위 밖의 광(예를 들어, 적외선 광)을 반사할 수 있다. 그러나, 몇몇 다른 구현들에서, IMOD는 미작동시에 어두운 상태일 수 있고, 작동시에 반사 상태일 수 있다. 몇몇 구현들에서, 인가된 전압의 도입은, 상태들을 변경하도록 픽셀들을 구동시킬 수 있다. 몇몇 다른 구현들에서, 인가된 전하는 상태들을 변경하도록 픽셀들을 구동시킬 수 있다.
도 30a의 픽셀 어레이의 도시된 부분은 2개의 인접한 간섭계 변조기들(12)을 포함한다. (도시된 바와 같이) 좌측의 IMOD(12)에서, 이동가능한 반사 층(14)은, 부분 반사 층을 포함하는 광학 스택(16)으로부터 미리 결정된 거리에서 완화된 위치로 도시된다. 좌측의 IMOD(12)에 걸쳐 인가된 전압 V0는 이동가능한 반사 층(14)의 작동을 초래하기에는 불충분하다. 우측의 IMOD(12)에서, 이동가능한 반사 층(14)은 광학 스택(16) 근처에서 또는 그에 인접하여 작동된 위치로 도시된다. 우측의 IMOD(12)에 걸쳐 인가된 전압 Vbias는 이동가능한 반사 층(14)을 작동된 위치로 유지하기에 충분하다.
도 30a에서, 픽셀들(12)의 반사 특성들은 일반적으로, 픽셀들(12) 상에 입사하는 광을 나타내는 화살표들(13) 및 좌측에서 IMOD(12)로부터 반사하는 광(15)으로 예시된다. 상세히 도시되지 않지만, 픽셀들(12) 상에 입사하는 광(13)의 대부분은 투명 기판(20)을 통해 투과되어 광학 스택(16)을 향할 것임을 당업자는 이해할 것이다. 광학 스택(16) 상에 입사하는 광의 일부는 광학 스택(16)의 부분 반사 층을 통해 투과될 것이고, 일부는 투명 기판(20)을 통해 다시(back) 반사될 것이다. 광학 스택(16)을 통해 투과되는 광(13)의 일부는 이동가능한 반사 층(14)에서 반사되어, 다시 투명 기판(20)을 향할(그리고 그를 통과할) 것이다. 광학 스택(16)의 부분 반사 층으로부터 반사되는 광과 이동가능한 반사 층(14)으로부터 반사되는 광 사이의 (보강 또는 상쇄) 간섭은 IMOD(12)로부터 반사되는 광(15)의 파장(들)을 결정할 것이다.
광학 스택(16)은 단일 층 또는 몇몇 층들을 포함할 수 있다. 층(들)은 전극 층, 부분 반사 및 부분 투과 층, 및 투명 유전체 층 중 하나 또는 그 초과를 포함할 수 있다. 몇몇 구현들에서, 광학 스택(16)은 도전성이고 부분 투명 및 부분 반사이고, 예를 들어, 투명 기판(20) 상에 상기 층들 중 하나 또는 그 초과를 증착함으로써 제작될 수 있다. 전극 층은, 다양한 금속들, 예를 들어, 인듐 주석 산화물(ITO)과 같은 다양한 재료들로부터 형성될 수 있다. 부분 반사 층은, 다양한 금속들, 예를 들어, 크롬(Cr), 반도체들 및 유전체들과 같은 부분 반사인 다양한 재료들로부터 형성될 수 있다. 부분 반사 층은 재료들의 하나 또는 그 초과의 층들로 형성될 수 있고, 층들 각각은 단일 재료 또는 재료들의 조합으로 형성될 수 있다. 몇몇 구현들에서, 광학 스택(16)은 광 흡수체 및 도체 모두로서 기능하는 금속 또는 반도체의 단일 반투명 두께를 포함할 수 있는 한편, (예를 들어, 광학 스택(16)의, 또는 IMOD의 다른 구조들의) 상이한 더 도전성인 층들 또는 일부들은 IMOD 픽셀들 사이에서 신호들을 버싱(bus)하도록 기능할 수 있다. 광학 스택(16)은 또한 하나 또는 그 초과의 도전성 층들 또는 도전성/흡수성 층을 커버하는 하나 또는 그 초과의 절연 또는 유전체 층들을 포함할 수 있다.
몇몇 구현들에서, 광학 스택(16)의 층(들)은 병렬 스트립들로 패터닝될 수 있고, 아래에서 추가로 설명되는 바와 같이 디스플레이 디바이스에서 행 전극들을 형성할 수 있다. 당업자에 의해 이해될 바와 같이, "패터닝된"이란 용어는 본 명세서에서 에칭 프로세스들 뿐만 아니라 마스킹을 지칭하도록 사용된다. 몇몇 구현들에서, 알루미늄(Al)과 같이 매우 도전성이고 반사적인 재료가 이동가능한 반사 층(14)에 이용될 수 있고, 이 스트립들은 디스플레이 디바이스에서 열 전극들을 형성할 수 있다. 이동가능한 반사 층(14)은 증착된 금속 층 또는 층들의 일련의 병렬 스트립들(광학 스택(16)의 행 전극들에 직교함)로서 형성되어, 포스트들(18)의 최상부 상에 증착된 열들 및 포스트들(18) 사이에 증착된 매개(intervening) 희생 재료를 형성할 수 있다. 희생 재료가 에칭되는 경우, 규정된 갭(19) 또는 광학 캐비티는 이동가능한 반사 층(14)과 광학 스택(16) 사이에 형성될 수 있다. 몇몇 구현들에서, 포스트들(18) 사이의 분리도는 약 1-1000 um일 수 있는 한편, 갭(19)은 10,000 옹스트롬(Å) 미만일 수 있다.
몇몇 구현들에서, IMOD의 각각의 픽셀은, 작동된 상태이든 완화된 상태이든, 본질적으로, 고정된 반사 층과 이동하는 반사 층에 의해 형성되는 커패시터이다. 어떠한 전압도 인가되지 않은 경우, 이동가능한 반사 층(14)은 도 30a의 좌측에서 IMOD(12)에 의해 예시된 바와 같이, 이동가능한 반사 층(14)과 광학 스택(16) 사이의 갭(19)을 갖는 기계적으로 완화된 상태로 유지된다. 그러나, 선택된 행 및 열 중 적어도 하나에 전위차, 예를 들어, 전압이 인가되는 경우, 대응하는 픽셀에서 행 및 열 전극들의 교차점에 형성되는 커패시터는 충전(charge)되고, 정전기력들이 전극들을 서로 당긴다. 인가된 전압이 임계치를 초과하면, 이동가능한 반사 층(14)은 변형되고, 광학 스택(16) 근처로 또는 광학 스택(16)에 대항하여 이동할 수 있다. 광학 스택(16) 내의 유전체 층(미도시)은 도 30a의 우측에 작동된 IMOD(12)로 예시된 바와 같이, 단락(shorting)을 방지하고 층들(14 및 16) 사이의 분리 거리를 제어할 수 있다. 이 동작은, 인가된 전위차의 극성과 무관하게 동일하다. 어레이의 일련의 픽셀들은 몇몇 예들에서 "행들" 또는 "열들"로서 지칭될지라도, "행"으로서의 일 방향 및 "열"로서의 다른 방향에 대한 지칭은 임의적임을 당업자는 쉽게 이해할 것이다. 다시 말해서, 몇몇 배향들에서, 행들은 열들로 간주될 수 있고, 열들은 행들로 간주될 수 있다. 게다가, 디스플레이 엘리먼트들은 수직하는 행들 및 열들("어레이")로 균등하게 배열될 수 있거나, 예를 들어, 서로에 대해 특정한 위치 오프셋들("모자이크")을 갖는 비선형 구성들로 배열될 수 있다. "어레이" 및 "모자이크"라는 용어들은 어느 하나의 구성을 지칭할 수 있다. 따라서, 디스플레이가 "어레이" 또는 "모자이크"를 포함하는 것으로 지칭될지라도, 어느 예에서든, 엘리먼트들 스스로는 서로 수직하게 배열되거나 균등한 분포로 배치될 필요가 없지만, 비대칭적 형상들 및 균등하지 않게 분포된 엘리먼트들을 갖는 배열들을 포함할 수 있다.
도 30b는, 3x3 간섭계 변조기(IMOD) 디스플레이를 통합하는 전자 디바이스를 도시하는 시스템 블록도의 일례를 도시한다. 도 30b의 전자 디바이스는, 공진기 구조들 및/또는 래더 필터들과 같은 회로들을 포함하는, 도 1 내지 도 29에 대해 앞서 설명된 구현들 중 임의의 구현에 따라 구성된 디바이스(11)가 통합될 수 있는 일 구현을 표현한다. 디바이스(11)가 통합된 전자 디바이스는, 디스플레이 및 넌-디스플레이 애플리케이션들을 포함하는, 예를 들어, 앞서 기술된 다양한 전기 디바이스들 및 전기기계적 시스템들의 디바이스들 중 임의의 디바이스의 일부 또는 전부를 형성할 수 있다.
여기서, 전자 디바이스는, 하나 또는 그 초과의 범용 단일- 또는 멀티-칩 마이크로프로세서들, 이를테면, ARM®, Pentium®, 8051, MIPS®, Power PC® 또는 ALPHA® 또는 특수 목적 마이크로프로세서들, 이를테면, 디지털 신호 프로세서, 마이크로제어기 또는 프로그래머블 게이트 어레이를 포함할 수 있는 제어기(21)를 포함한다. 제어기(21)는 하나 또는 그 초과의 소프트웨어 모듈들을 실행하도록 구성될 수 있다. 운영 시스템을 실행하는 것에 부가하여, 제어기(21)는, 웹 프라우저, 전화 애플리케이션, 이메일 프로그램 또는 임의의 다른 소프트웨어 애플리케이션을 포함하는 하나 또는 그 초과의 소프트웨어 애플리케이션들을 실행하도록 구성될 수 있다.
제어기(21)는 디바이스(11)와 통신하도록 구성된다. 제어기(21)는 또한 어레이 드라이버(22)와 통신하도록 구성될 수 있다. 어레이 드라이버(22)는, 예를 들어, 디스플레이 어레이 또는 패널(30)에 신호들을 제공하는 행(row) 드라이버 회로(24) 및 열(column) 드라이버 회로(26)를 포함할 수 있다. 도 30b는 명확화를 위해 IMOD들의 3x3 어레이를 도시하지만, 디스플레이 어레이(30)는 매우 많은 수의 IMOD들을 포함할 수 있고, 열들에서와는 상이한 수의 IMOD들을 행들에 가질 수 있고, 그 반대도 마찬가지이다. 제어기(21) 및 어레이 드라이버(22)는 때때로 "로직 디바이스들" 및/또는 "로직 시스템"의 일부인 것으로 본 명세서에서 지칭될 수 있다.
도 31a 및 도 31b는, 복수의 간섭계 변조기들을 포함하는 디스플레이 디바이스(40)를 예시하는 시스템 블록도들의 예들을 도시한다. 디스플레이 디바이스(40)는, 예를 들어, 스마트폰, 셀룰러 또는 모바일 전화일 수 있다. 그러나, 디스플레이 디바이스(40)의 동일한 컴포넌트들 또는 이들의 약간의 변화들은 또한, 텔레비젼들, 태블릿들, e-리더들, 핸드헬드 디바이스들 및 휴대용 미디어 플레이어들과 같은 다양한 타입들의 디스플레이 디바이스들의 예이다.
디스플레이 디바이스(40)는 하우징(41), 디스플레이(30), 안테나(43), 스피커(45), 입력 디바이스(48) 및 마이크로폰(46)을 포함한다. 하우징(41)은, 주입 몰딩 및 진공 형성을 포함하는 다양한 제조 프로세스들 중 임의의 프로세스로부터 형성될 수 있다. 또한, 하우징(41)은, 플라스틱, 금속, 유리, 고무 및 세라믹 또는 이들의 조합을 포함하는(그러나 이에 한정되는 것은 아님) 다양한 재료들 중 임의의 재료로부터 형성될 수 있다. 하우징(41)은, 상이한 색의 다른 제거가능한 부분들과 상호교환될 수 있는 또는 상이한 로고들, 사진들 또는 심볼들을 포함하는 제거가능한 부분들(미도시)을 포함할 수 있다.
디스플레이(30)는, 본 명세서에서 설명되는 바와 같이, 쌍안정 또는 아날로그 디스플레이를 포함하는 다양한 디스플레이들 중 임의의 디스플레이일 수 있다. 디스플레이(30)는 또한, 플라즈마, EL, OLED, STN LCD 또는 TFT LCD와 같은 평판 디스플레이, 또는 CRT 또는 다른 튜브 디바이스와 같은 비-평판 디스플레이를 포함하도록 구성될 수 있다. 또한, 디스플레이(30)는 본 명세서에서 설명되는 바와 같이 간섭계 변조기 디스플레이를 포함할 수 있다.
디스플레이 디바이스(40)의 컴포넌트들은 도 31b에 개략적으로 예시된다. 디스플레이 디바이스(40)는 하우징(41)을 포함하고, 본 명세서에서 적어도 부분적으로 포함된 추가적인 컴포넌트들을 포함할 수 있다. 예를 들어, 디스플레이 디바이스(40)는, 트랜시버(47)에 커플링된 안테나(43)를 포함하는 네트워크 인터페이스(27)를 포함한다. 트랜시버(47)는, 컨디셔닝 하드웨어(52)에 접속되는 프로세서(21)에 접속된다. 컨디셔닝 하드웨어(52)는 신호를 컨디셔닝(예를 들어, 신호를 필터링)하도록 구성될 수 있다. 컨디셔닝 하드웨어(52)는 스피커(45) 및 마이크로폰(46)에 접속된다. 프로세서(21)는 또한 입력 디바이스(48) 및 드라이버 제어기(29)에 접속된다. 드라이버 제어기(29)는 프레임 버퍼(28) 및 어레이 드라이버(22)에 커플링되고, 어레이 드라이버(22)는 차례로 디스플레이 어레이(30)에 커플링된다. 몇몇 구현들에서, 전력 시스템(50)이, 특정한 디스플레이 디바이스(40) 설계에서 실질적으로 모든 컴포넌트들에 전력을 제공할 수 있다.
네트워크 인터페이스(27)는, 디스플레이 디바이스(40)가 네트워크를 통해 하나 또는 그 초과의 디바이스들과 통신할 수 있도록 안테나(43) 및 트랜시버(47)를 포함한다. 네트워크 인터페이스(27)는 또한, 예를 들어, 프로세서(21)의 데이터 프로세싱 요건들을 경감시키기 위해 몇몇 프로세싱 능력들을 가질 수 있다. 안테나(43)는 신호들을 송신 및 수신할 수 있다. 몇몇 구현들에서, 안테나(43)는, IEEE 16.11(a), (b) 또는 (g)를 포함하는 IEEE 16.11 표준, 또는 IEEE 802.11a, b, g 또는 n, 및 이들의 추가적 구현들을 포함하는 IEEE 802.11 표준에 따라 RF 신호들을 송신 및 수신한다. 몇몇 다른 구현들에서, 안테나(43)는 블루투스 표준에 따라 RF 신호들을 송신 및 수신한다. 셀룰러 전화의 경우, 안테나(43)는, 코드 분할 다중 액세스(CDMA), 주파수 분할 다중 액세스(FDMA), 시분할 다중 액세스(TDMA), 모바일 통신용 범용 시스템(GSM), GSM/범용 패킷 라디오 서비스(GPRS), 향상된 데이터 GSM 환경(EDGE), 지상 트렁키드 라디오(TETRA), 광대역-CDMA(W-CDMA), 에볼루션 데이터 최적화(EV-DO), 1xEV-DO, EV-DO Rev A, EV-DO Rev B, 고속 패킷 액세스(HSPA), 고속 다운링크 패킷 액세스(HSDPA), 고속 업링크 패킷 액세스(HSUPA), 이볼브드 고속 패킷 액세스(HSPA+), 롱 텀 에볼루션(LTE), AMPS, 또는 3G 또는 4G 기술을 활용하는 시스템과 같은 무선 네트워크 내에서 통신하는데 이용되는 다른 공지된 신호들을 수신하도록 설계된다. 트랜시버(47)는, 안테나(43)로부터 수신된 신호들이 프로세서(21)에 의해 수신되고 프로세서(21)에 의해 추가로 조작될 수 있도록 그 신호들을 프리프로세싱할 수 있다. 트랜시버(47)는 또한, 프로세서(21)로부터 수신된 신호들이 안테나(43)를 통해 디스플레이 디바이스(40)로부터 송신될 수 있도록 그 신호들을 프로세싱할 수 있다.
몇몇 구현들에서, 트랜시버(47)는 수신기로 대체될 수 있다. 또한, 몇몇 구현들에서, 네트워크 인터페이스(27)는, 프로세서(21)로 전송될 이미지 데이터를 저장 또는 생성할 수 있는 이미지 소스로 대체될 수 있다. 프로세서(21)는 디스플레이 디바이스(40)의 전반적 동작을 제어할 수 있다. 프로세서(21)는, 네트워크 인터페이스(27) 또는 이미지 소스로부터의 압축된 이미지 데이터와 같은 데이터를 수신하고, 이 데이터를 미처리 이미지 데이터, 또는 미처리 이미지 데이터로 쉽게 프로세싱되는 포맷으로 프로세싱한다. 프로세서(21)는 프로세싱된 데이터를 드라이버 제어기(29)에 또는 저장을 위해 프레임 버퍼(28)에 전송할 수 있다. 미처리 데이터는 통상적으로, 이미지 내의 각각의 위치에서 이미지 특성들을 식별하는 정보를 지칭한다. 예를 들어, 이러한 이미지 특성들은 색, 포화도 및 그레이-스케일 레벨을 포함할 수 있다. 제어기(21)는 또한 원하는 동작들을 수행하기 위해 디바이스(11)와 상호작용하도록 구성된다.
프로세서(21)는 디스플레이 디바이스(40)의 동작을 제어하기 위해, 마이크로제어기, CPU 또는 로직 유닛을 포함할 수 있다. 컨디셔닝 하드웨어(52)는, 스피커(45)에 신호들을 송신하기 위한 그리고 마이크로폰(46)으로부터 신호들을 수신하기 위한 증폭기들 및 필터들을 포함할 수 있다. 컨디셔닝 하드웨어(52)는 디스플레이 디바이스(40) 내의 이산 컴포넌트들일 수 있거나 또는 프로세서(21) 또는 다른 컴포넌트들 내에서 통합될 수 있다. 몇몇 구현들에서, 디바이스(11)는 컨디셔닝 하드웨어(52)의 컴포넌트로서 통합된다.
드라이버 제어기(29)는 프로세서(21)에 의해 생성되는 미처리 이미지 데이터를 프로세서(21)로부터 직접 또는 프레임 버퍼(28)로부터 얻을 수 있고, 그 미처리 이미지 데이터를 어레이 드라이버(22)로의 고속 송신을 위해 적절히 리포맷할 수 있다. 몇몇 구현들에서, 드라이버 제어기(29)는, 미처리 이미지 데이터가 디스플레이 어레이(30)에 걸친 스캐닝에 적절한 시간 순서를 갖도록, 미처리 이미지 데이터를 래스터(raster)형 포맷을 갖는 데이터 플로우로 리포맷할 수 있다. 그 다음, 드라이버 제어기(29)는 포맷된 정보를 어레이 드라이버(22)에 전송한다. LCD 제어기와 같은 드라이버 제어기(29)가 독립형 집적 회로(IC)로서 시스템 프로세서(21)와 종종 연관될지라도, 이러한 제어기들은 많은 방법들로 구현될 수 있다. 예를 들어, 제어기들은 하드웨어로서 프로세서(21)에 구현될 수 있거나, 소프트웨어로서 프로세서(21)에 구현될 수 있거나, 또는 어레이 드라이버(22)를 갖는 하드웨어에 완전히 통합될 수 있다.
어레이 드라이버(22)는 드라이버 제어기(29)로부터 포맷된 정보를 수신할 수 있고, 비디오 데이터를, 디스플레이의 픽셀들의 x-y 행렬로부터 입력되는 수백, 및 때때로 수천개의(또는 그 초과의) 리드들(leads)에 초당 여러번 인가되는 파형들의 병렬적 세트로 리포맷할 수 있다.
몇몇 구현들에서, 드라이버 제어기(29), 어레이 드라이버(22) 및 디스플레이 어레이(30)는 본 명세서에서 설명되는 임의의 타입의 디스플레이들에 대해 적합하다. 예를 들어, 드라이버 제어기(29)는 종래의 디스플레이 제어기 또는 쌍안정 디스플레이 제어기(예를 들어, IMOD 제어기)일 수 있다. 추가적으로, 어레이 드라이버(22)는 종래의 드라이버 또는 쌍안정 디스플레이 드라이버(예를 들어, IMOD 디스플레이 드라이버)일 수 있다. 아울러, 디스플레이 어레이(30)는 종래의 디스플레이 어레이 또는 쌍안정 디스플레이 어레이(예를 들어, IMOD들의 어레이를 포함하는 디스플레이)일 수 있다. 몇몇 구현들에서, 드라이버 제어기(29)는 어레이 드라이버(22)와 통합될 수 있다. 이러한 구현은, 매우 집적된 시스템들, 이를테면, 모바일 폰들, 휴대용 전자 디바이스들, 시계들 또는 다른 소형 디스플레이들에서 유용할 수 있다.
몇몇 구현들에서, 입력 디바이스(48)는, 예를 들어, 사용자가 디스플레이 디바이스(40)의 동작을 제어하는 것을 허용하도록 구성될 수 있다. 입력 디바이스(48)는, QWERTY 키보드 또는 전화기 키패드와 같은 키패드, 버튼, 스위치, 로커, 터치-감응 스크린, 디스플레이 어레이(30)와 통합된 터치-감응 스크린 또는 압력- 또는 열-감응 멤브레인을 포함할 수 있다. 마이크로폰(46)은 디스플레이 디바이스(40)에 대한 입력 디바이스로서 구성될 수 있다. 몇몇 구현들에서, 마이크로폰(46)을 통한 음성 커맨드들은 디스플레이 디바이스(40)의 동작들을 제어하기 위해 이용될 수 있다.
전력 시스템(50)은 다양한 에너지 저장 디바이스들을 포함할 수 있다. 예를 들어, 전력 시스템(50)은, 니켈-카드뮴 배터리 또는 리튬-이온 배터리와 같은 재충전가능한 배터리를 포함할 수 있다. 재충전가능한 배터리를 이용하는 구현들에서, 재충전가능한 배터리는, 예를 들어, 광전지 디바이스 또는 어레이의 벽 소켓(wall socket)으로부터의 전력을 이용하여 충전가능할 수 있다. 대안적으로, 재충전가능한 배터리는 무선으로 충전가능할 수 있다. 전력 시스템(50)은 또한, 재생가능한 에너지원, 커패시터, 또는 플라스틱 태양 전지 또는 태양 전지 페인트를 포함하는 태양 전지를 포함할 수 있다. 전력 시스템(50)은 또한 벽 아울렛(wall outlet)으로부터 전력을 수신하도록 구성될 수 있다.
몇몇 구현들에서, 제어 프로그래밍가능성은, 전자 디스플레이 시스템에서 여러 장소들에 위치될 수 있는 드라이버 제어기(29)에 상주한다. 몇몇 다른 구현들에서, 제어 프로그래밍가능성은 어레이 드라이버(22)에 상주한다. 앞서 설명된 최적화는 임의의 수의 하드웨어 및/또는 소프트웨어 컴포넌트들로 그리고 다양한 구성들로 구현될 수 있다. 본 명세서에서 개시되는 구현들과 관련하여 설명되는 다양한 예시적인 로직들, 로직 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어 또는 둘 모두의 조합들로서 구현될 수 있다. 하드웨어와 소프트웨어의 상호교환가능성은 일반적으로 기능의 관점에서 설명되었고, 앞서 설명된 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들에서 예시되었다. 이러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지 여부는, 전체 시스템에 부과되는 설계 제약들 및 특정한 애플리케이션에 의존한다.
본 명세서에 개시된 구현들과 관련하여 설명된 다양한 예시적인 로직들, 로직 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어 또는 이 둘의 조합들로 구현될 수 있다. 하드웨어 및 소프트웨어의 상호 호환성은 일반적으로 기능의 관점에서 설명되었고, 앞서 설명된 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들에서 설명되었다. 이러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지 여부는 특정 애플리케이션, 및 전체 시스템에 대해 부과된 설계 제약들에 의존한다.
본 명세서에서 개시되는 양상들과 관련하여 설명되는 다양한 예시적인 로직들, 로직 블록들, 모듈들 및 회로들을 구현하는데 이용되는 하드웨어 및 데이터 프로세싱 장치는, 범용 단일- 또는 다중-칩 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계되는 이들의 임의의 조합에 의해 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서 또는 임의의 종래의 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합, 예를 들어 DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다. 몇몇 구현들에서, 특정한 단계들 및 방법들은, 주어진 기능에 특정된 회로에 의해 수행될 수 있다.
하나 또는 그 초과의 양상들에서, 설명된 기능들은, 본 명세서에서 개시된 구조들 및 이들의 구조적 등가물들 또는 이들의 임의의 조합을 포함하는, 하드웨어, 디지털 전자 회로, 컴퓨터 소프트웨어, 펌웨어로 구현될 수 있다. 본 명세서에서 설명되는 요지의 구현들은 또한 하나 또는 그 초과의 컴퓨터 프로그램들, 즉, 데이터 프로세싱 장치에 의한 실행을 위해 또는 데이터 프로세싱 장치의 동작을 제어하기 위해 컴퓨터 저장 매체 상에 인코딩되는 컴퓨터 프로그램 명령들의 하나 또는 그 초과의 모듈들로서 구현될 수 있다.
본 개시에서 설명되는 구현들에 대한 다양한 변형들은 당업자들에게 쉽게 명백할 수 있고, 본 명세서에서 정의되는 일반적 원리들은 본 개시의 사상 또는 범위를 벗어남이 없이 다른 구현들에 적용될 수 있다. 따라서, 청구항들은 본 명세서에서 도시된 구현들로 제한되도록 의도되는 것이 아니라, 본 개시와 일치하는 최광의 범위, 본 명세서에서 개시된 원리들 및 신규한 특징들에 부합하도록 의도된다. 용어 "예시적인"은 "예, 예증 또는 예시로서 기능하는"을 의미하는 것으로 본 명세서에서 포괄적으로 이용된다. 본 명세서에서 "예시적인" 것으로 설명된 임의의 구현은 반드시 다른 구현들에 비해 선호되거나 유리한 것으로 해석될 필요는 없다. 추가적으로, 용어들 "상부" 및 "하부"는 때때로 도면들의 설명의 용이함을 위해 사용되고, 적절히 배향된 페이지 상에서 도면의 배향에 대응하는 상대적인 위치들을 나타내며, 구현되는 IMOD의 적절한 배향을 반영하지 않을 수 있음을 당업자는 쉽게 인식할 것이다.
개별적인 구현들의 상황에서 본 명세서에서 설명되는 특정한 특징들은 또한 결합되어 단일 구현으로 구현될 수 있다. 반대로, 단일 구현의 상황에서 설명되는 다양한 특징들은 또한 개별적으로 다수의 구현으로 또는 임의의 적절한 서브-조합으로 구현될 수 있다. 아울러, 특징들이 특정한 조합들로 동작하는 것으로 앞서 설명되거나 심지어 초기에 이와 같이 청구될지라도, 몇몇 경우들에서, 청구된 조합으로부터의 하나 또는 그 초과의 특징들은 그 조합으로부터 분리될 수 있고, 청구된 조합은 서브-조합 또는 서브-조합의 변화로 의도될 수 있다.
유사하게, 동작들은 도면들에서 특정한 순서로 도시되지만, 이것은, 바람직한 결과들을 달성하기 위해, 이러한 동작들이 도시된 특정한 순서 또는 순차적 순서로 수행되어야 하거나 모든 예시된 동작들이 수행되어야 하는 것을 요구하는 것으로 이해되어서는 안된다. 추가로, 도면들은 하나 또는 그 초과의 예시적인 프로세스들을 흐름도의 형태로 개략적으로 도시할 수 있다. 그러나, 도시되지 않은 다른 동작들이, 개략적으로 예시된 예시적인 프로세스들에 통합될 수 있다. 예를 들어, 하나 또는 그 초과의 추가적인 동작들이, 예시된 동작들 중 임의의 동작 이전에, 이후에, 동시에, 또는 그들 사이에서 수행될 수 있다. 특정한 환경들에서, 멀티태스킹 및 병렬적 프로세싱이 유리할 수 있다. 아울러, 앞서 설명된 구현들에서 다양한 시스템 컴포넌트들의 분리는 모든 구현들에서 이러한 분리를 요구하는 것으로 이해되어서는 안되며, 설명된 프로그램 컴포넌트들 및 시스템들이 일반적으로 단일 소프트웨어 물건에서 함께 통합되거나 다수의 소프트웨어 물건들로 패키지될 수 있음이 이해되어야 한다. 추가적으로, 다른 구현들은 하기 청구항들의 범위 내에 있다. 몇몇 경우들에서, 청구항들에서 나열되는 동작들은 상이한 순서로 수행될 수 있고, 바람직한 결과들을 여전히 달성할 수 있다.

Claims (24)

  1. 래더 필터 디바이스로서,
    복수의 공진기들;
    상기 공진기들 중 직렬 공진기인 제 1 공진기; 및
    상기 공진기들 중 제 1 션트 공진기인 제 2 공진기를 포함하고,
    상기 복수의 공진기들의 각각의 공진기는,
    전극을 포함하는 제 1 도전층;
    전극을 포함하는 제 2 도전층; 및
    압전 재료로 형성되고, 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치되는 압전층을 포함하고,
    상기 압전층은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수들을 갖고, 상기 두께와 상기 측면 거리의 수치 비율 T/D는, 전극들 중 하나 또는 그 초과에 제공된 신호에 응답하는, Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는, 상기 압전층의 진동 모드를 제공하도록 구성되고;
    상기 직렬 공진기의 제 1 도전층 전극은 입력 단자에 커플링되고, 상기 직렬 공진기의 제 2 도전층 전극은 출력 단자에 커플링되고; 그리고
    상기 제 1 션트 공진기의 제 1 도전층 전극은 상기 입력 단자 또는 상기 출력 단자에 커플링되고, 상기 제 1 션트 공진기의 제 2 도전층 전극은 접지되는,
    래더 필터 디바이스.
  2. 제 1 항에 있어서,
    제 2 션트 공진기를 더 포함하고, 상기 제 2 션트 공진기의 제 1 도전층 전극은 상기 입력 단자 또는 상기 출력 단자에 커플링되고, 상기 제 2 션트 공진기의 제 2 도전층 전극은 접지되는, 래더 필터 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 직렬 공진기는 직렬 공진 주파수와 연관되고, 상기 제 1 션트 공진기는 상기 직렬 공진 주파수와는 상이한 병렬 공진 주파수와 연관되는, 래더 필터 디바이스.
  4. 제 3 항에 있어서,
    상기 병렬 공진 주파수와 상기 직렬 공진 주파수 사이의 차는 통과대역을 정의하는, 래더 필터 디바이스.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 션트 공진기의 상기 제 2 도전층 전극과 접지 사이에 커플링되는 션트 인덕터를 더 포함하는, 래더 필터 디바이스.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 공진기들 중 하나 또는 그 초과는 일 평면에서 나선 형상을 갖는, 래더 필터 디바이스.
  7. 제 6 항에 있어서,
    상기 나선 형상은, 직사각형 형상, 원형 형상, 타원형 형상 및 팔각형 형상으로 이루어진 그룹으로부터 선택되는 윤곽을 갖는, 래더 필터 디바이스.
  8. 장치로서,
    제 1 항의 압전 공진기 구조;
    디스플레이;
    상기 디스플레이와 통신하도록 구성되는 프로세서 ―상기 프로세서는 이미지 데이터를 프로세싱하도록 구성됨―; 및
    상기 프로세서와 통신하도록 구성되는 메모리 디바이스를 포함하는,
    장치.
  9. 제 8 항에 있어서,
    상기 디스플레이에 적어도 하나의 신호를 전송하도록 구성되는 드라이버 회로; 및
    상기 드라이버 회로에 상기 이미지 데이터의 적어도 일부를 전송하도록 구성되는 제어기를 더 포함하는, 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 압전 공진기 구조의 전극들 중 하나 또는 그 초과는, 상기 프로세서에 상기 이미지 데이터를 전송하도록 커플링되는, 장치.
  11. 래더 필터 시스템으로서,
    복수의 공진기들;
    제 1 래더 필터 디바이스; 및
    제 2 래더 필터 디바이스를 포함하고,
    상기 복수의 공진기들의 각각의 공진기는,
    전극을 포함하는 제 1 도전층;
    전극을 포함하는 제 2 도전층; 및
    압전 재료로 형성되고, 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치되는 압전층을 포함하고,
    상기 압전층은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수들을 갖고, 상기 두께와 상기 측면 거리의 수치 비율 T/D는, 전극들 중 하나 또는 그 초과에 제공된 신호에 응답하는, Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는, 상기 압전층의 진동 모드를 제공하도록 구성되고;
    상기 제 1 래더 필터 디바이스는,
    상기 공진기들 중 직렬 공진기인 제 1 공진기 ―상기 직렬 공진기의 제 1 도전층 전극은 제 1 래더 필터 입력 단자에 커플링되고, 상기 직렬 공진기의 제 2 도전층 전극은 제 1 래더 필터 출력 단자에 커플링됨―; 및
    상기 공진기들 중 션트 공진기들인 하나 또는 그 초과의 제 2 공진기 ―상기 션트 공진기들의 제 1 도전층 전극들은 상기 제 1 래더 필터 입력 단자 또는 상기 제 1 래더 필터 출력 단자에 커플링되고, 상기 션트 공진기들의 제 2 도전층 전극들은 접지됨―
    를 포함하고; 그리고
    상기 제 2 래더 필터 디바이스는,
    상기 공진기들 중 직렬 공진기의 제 3 공진기 ―상기 제 2 래더 필터 디바이스의 직렬 공진기의 제 1 도전층 전극은 상기 제 1 래더 필터 출력 단자에 커플링되고, 상기 제 2 래더 필터 디바이스의 직렬 공진기의 제 2 도전층 전극은 제 2 래더 필터 출력 단자에 커플링됨―; 및
    상기 공진기들 중 션트 공진기들인 하나 또는 그 초과의 제 4 공진기 ―상기 제 2 래더 필터 디바이스의 션트 공진기들의 제 1 도전층 전극들은 상기 제 1 래더 필터 출력 단자 또는 상기 제 2 래더 필터 출력 단자에 커플링되고, 상기 제 2 래더 필터 디바이스의 션트 공진기들의 제 2 도전층 전극들은 접지됨―
    를 포함하는,
    래더 필터 시스템.
  12. 제 11 항에 있어서,
    상기 제 1 래더 필터 디바이스의 션트 공진기들의 제 2 도전층 전극들과 접지 사이에 커플링되는 제 1 션트 인덕터를 더 포함하는, 래더 필터 시스템.
  13. 제 12 항에 있어서,
    상기 제 2 래더 필터 디바이스의 션트 공진기들의 제 2 도전층 전극들과 접지 사이에 커플링되는 제 2 션트 인덕터를 더 포함하는, 래더 필터 시스템.
  14. 공진기 디바이스로서,
    하나 또는 그 초과의 전극들을 포함하는 제 1 도전층;
    하나 또는 그 초과의 전극들을 포함하는 제 2 도전층; 및
    압전 재료로 형성되고, 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치되는 압전층을 포함하고,
    상기 압전층은, 상기 도전층들 중 하나 또는 그 초과에 제공되는 신호에 응답하는 진동 모드를 제공하도록 구성되고, 상기 압전층은 일 평면에서 나선 구성을 갖는,
    공진기 디바이스.
  15. 제 14 항에 있어서,
    상기 나선 구성은, 직사각형 형상, 원형 형상, 타원형 형상 및 팔각형 형상으로 이루어진 그룹으로부터 선택되는 윤곽을 갖는, 공진기 디바이스.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 압전층은 상기 평면 내에서 총 길이를 갖고, 상기 총 길이는, 저항 파라미터, 임피던스 파라미터 또는 커패시턴스 파라미터와 연관되는, 공진기 디바이스.
  17. 래더 필터 디바이스로서,
    복수의 공진기들;
    상기 공진기들 중 직렬 공진기인 제 1 공진기; 및
    상기 공진기들 중 제 1 션트 공진기인 제 2 공진기를 포함하고,
    상기 복수의 공진기들의 각각의 공진기는,
    전극을 포함하는 제 1 도전층;
    전극을 포함하는 제 2 도전층; 및
    압전 재료로 형성되고, 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치되는 압전층을 포함하고,
    상기 압전층은, 상기 도전층들 중 하나 또는 그 초과에 제공되는 신호에 응답하는 진동 모드를 제공하도록 구성되고, 상기 압전층은 일 평면에서 나선 구성을 갖고;
    상기 직렬 공진기의 제 1 도전층 전극은 입력 단자에 커플링되고, 상기 직렬 공진기의 제 2 도전층 전극은 출력 단자에 커플링되고; 그리고
    상기 션트 공진기의 제 1 도전층 전극은 상기 입력 단자 또는 상기 출력 단자에 커플링되고, 상기 션트 공진기의 제 2 도전층 전극은 접지되는,
    래더 필터 디바이스.
  18. 제 17 항에 있어서,
    상기 직렬 공진기는 직렬 공진 주파수와 연관된 제 1 파라미터를 갖고, 상기 션트 공진기는 상기 직렬 공진 주파수와는 상이한 병렬 공진 주파수와 연관된 제 2 파라미터를 갖는, 래더 필터 디바이스.
  19. 제 18 항에 있어서,
    상기 제 1 파라미터는, 상기 직렬 공진기 압전층의 폭, 길이 및 두께로 이루어진 그룹으로부터 선택되는 거리 또는 거리들의 조합인, 래더 필터 디바이스.
  20. 제 19 항에 있어서,
    상기 제 2 파라미터는, 상기 션트 공진기 압전층의 폭, 길이 및 두께로 이루어진 그룹으로부터 선택되는 거리 또는 거리들의 조합인, 래더 필터 디바이스.
  21. 제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 직렬 공진 주파수와 상기 병렬 공진 주파수 사이의 차는 통과대역을 정의하는, 래더 필터 디바이스.
  22. 래더 필터 디바이스로서,
    복수의 공진기들;
    상기 공진기들 중 직렬 공진기인 제 1 공진기; 및
    상기 공진기들 중 제 1 션트 공진기인 제 2 공진기를 포함하고,
    상기 복수의 공진기들의 각각의 공진기는,
    입력 신호를 수신하기 위한 제 1 도전 수단;
    상기 입력 신호에 대한 응답으로 출력 신호를 제공하기 위한 제 2 도전 수단; 및
    상기 입력 신호에 응답하여 진동 모드를 제공하기 위한 압전 수단을 포함하고,
    상기 압전 수단은, 상기 제 1 도전 수단과 상기 제 2 도전 수단 사이에 배치되고, 상기 압전 수단은, X축 및 X축에 수직인 Y축의 평면에서 측면 거리(D), 및 X축 및 Y축에 수직인 Z축을 따른 두께(T)를 포함하는 치수들을 갖고, 상기 두께와 상기 측면 거리의 수치 비율 T/D는, 상기 입력 신호에 응답하여 Z축을 따르고 X축 및 Y축의 평면을 따르는 변위를 갖는 진동 모드를 제공하도록 구성되고;
    상기 직렬 공진기의 제 1 도전 수단은 입력 단자에 커플링되고, 상기 직렬 공진기의 제 2 도전 수단은 출력 단자에 커플링되고; 그리고
    상기 제 1 션트 공진기의 제 1 도전 수단은 상기 입력 단자 또는 상기 출력 단자에 커플링되고, 상기 제 1 션트 공진기의 제 2 도전 수단은 접지되는,
    래더 필터 디바이스.
  23. 제 22 항에 있어서,
    제 2 션트 공진기를 더 포함하고, 상기 제 2 션트 공진기의 제 1 도전 수단은 상기 입력 단자 또는 상기 출력 단자에 커플링되고, 상기 제 2 션트 공진기의 제 2 도전 수단은 접지되는, 래더 필터 디바이스.
  24. 제 23 항에 있어서,
    상기 직렬 공진기는 직렬 공진 주파수와 연관되고, 상기 션트 공진기들은 상기 직렬 공진 주파수와는 상이한 병렬 공진 주파수와 연관되는, 래더 필터 디바이스.
KR1020147011869A 2011-09-30 2012-09-20 단면 팽창 모드 공진기들 및 공진기-기반 래더 필터들 KR101707098B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161541546P 2011-09-30 2011-09-30
US61/541,546 2011-09-30
US13/295,978 US9270254B2 (en) 2011-09-30 2011-11-14 Cross-sectional dilation mode resonators and resonator-based ladder filters
US13/295,978 2011-11-14
PCT/US2012/056204 WO2013048845A1 (en) 2011-09-30 2012-09-20 Cross-sectional dilation mode resonators and resonator-based ladder filters

Publications (2)

Publication Number Publication Date
KR20140079808A true KR20140079808A (ko) 2014-06-27
KR101707098B1 KR101707098B1 (ko) 2017-02-15

Family

ID=47992016

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147011860A KR101642102B1 (ko) 2011-09-30 2012-09-20 단면 팽창 모드 공진기들
KR1020147011869A KR101707098B1 (ko) 2011-09-30 2012-09-20 단면 팽창 모드 공진기들 및 공진기-기반 래더 필터들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020147011860A KR101642102B1 (ko) 2011-09-30 2012-09-20 단면 팽창 모드 공진기들

Country Status (7)

Country Link
US (2) US9270254B2 (ko)
EP (2) EP2761747A1 (ko)
JP (2) JP5937218B2 (ko)
KR (2) KR101642102B1 (ko)
CN (3) CN103858343B (ko)
TW (2) TW201320593A (ko)
WO (2) WO2013048845A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306120A (zh) * 2016-04-25 2017-10-31 英飞凌科技股份有限公司 可调谐振器元件、滤波器电路和方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US9490418B2 (en) 2011-03-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer
US9590165B2 (en) 2011-03-29 2017-03-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising aluminum scandium nitride and temperature compensation feature
US9490771B2 (en) 2012-10-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising collar and frame
US9490770B2 (en) 2011-03-29 2016-11-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator comprising temperature compensating layer and perimeter distributed bragg reflector
US9401692B2 (en) 2012-10-29 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator having collar structure
EP2742545A1 (en) * 2011-08-09 2014-06-18 Noliac A/S Piezoelectric transformer with high effective electromechanical coupling factors
US9270254B2 (en) 2011-09-30 2016-02-23 Qualcomm Mems Technologies, Inc. Cross-sectional dilation mode resonators and resonator-based ladder filters
US9419583B2 (en) 2013-04-22 2016-08-16 Northeastern University Nano- and micro-electromechanical resonators
WO2015012914A2 (en) 2013-04-22 2015-01-29 Northeastern University Nano- and micro-electromechanical resonators
US9979377B1 (en) * 2013-05-28 2018-05-22 Qorvo Us, Inc. Frequency filter
TWI572007B (zh) * 2014-10-06 2017-02-21 瑞昱半導體股份有限公司 積體電感結構
WO2017043154A1 (ja) * 2015-09-09 2017-03-16 株式会社村田製作所 周波数可変フィルタ、高周波フロントエンド回路
US20170085246A1 (en) * 2015-09-17 2017-03-23 Ishiang Shih Tunable surface acoustic wave resonators and filters
TWI635650B (zh) * 2016-10-13 2018-09-11 太盟光電科技股份有限公司 濾波器結構改良
US10742191B2 (en) * 2017-02-02 2020-08-11 Mems Vision International Inc. Bulk mode microelectromechanical resonator devices and methods
US10511286B2 (en) * 2017-02-03 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Variable frequency filter
TWI632544B (zh) * 2017-08-28 2018-08-11 崑山科技大學 四維度聲波傳播分析系統
CN109297091B (zh) * 2018-08-27 2020-07-28 珠海格力电器股份有限公司 扫风挡板及其控制方法和空调器
KR102656395B1 (ko) 2018-09-04 2024-04-09 삼성전기주식회사 고주파 필터 장치 및 고주파 모듈
CN109889182B (zh) * 2018-12-26 2023-10-20 天津大学 一种柔性体声波滤波器
WO2021098321A1 (zh) * 2019-11-18 2021-05-27 武汉大学 一种二维高性能谐振器
CN110880922B (zh) * 2019-11-18 2020-10-13 武汉大学 一种二维超高频谐振器
RU195271U1 (ru) * 2019-11-25 2020-01-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Новгородский государственный университет имени Ярослава Мудрого" Арсенид-галлиевый магнитоэлектрический диод
JP2022038679A (ja) * 2020-08-27 2022-03-10 セイコーエプソン株式会社 レーザー干渉計およびレーザー干渉計の制御方法
CN113191437A (zh) * 2021-05-07 2021-07-30 国网山西省电力公司电力科学研究院 一种基于振动信号复合特征向量的变压器机械故障检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093375A (ja) * 1991-10-28 1998-04-10 Fujitsu Ltd 弾性表面波フィルタ
JP2006270770A (ja) * 2005-03-25 2006-10-05 Sanyo Electric Co Ltd 薄膜バルク波素子および高周波デバイス
JP2007181087A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 薄膜圧電共振器およびフィルタ回路

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL261168A (ko) 1960-03-07
US3781955A (en) * 1970-12-21 1974-01-01 V Lavrinenko Method of making a piezoelectric element
US4076987A (en) 1976-12-10 1978-02-28 Societe Suisse Pour L'industrie Horlogere Management Services S.A. Multiple resonator or filter vibrating in a coupled mode
NL7810583A (nl) 1978-10-24 1980-04-28 Philips Nv Piezoelektrische triller.
EP0043032B1 (en) 1980-06-27 1984-11-28 Hitachi, Ltd. Piezoelectric resonator
FR2565033B1 (fr) 1984-05-22 1987-06-05 Labo Electronique Physique Dispositif de transduction ultrasonore a reseau d'elements transducteurs piezoelectriques
JPH0213755U (ko) * 1988-07-11 1990-01-29
JP2800905B2 (ja) 1991-10-28 1998-09-21 富士通株式会社 弾性表面波フィルタ
JPH08242026A (ja) 1995-03-03 1996-09-17 Fujitsu Ltd 圧電振動子及びこれを具備する圧電振動子デバイス並びに該デバイスを具備する回路装置
JPH08330895A (ja) * 1995-05-30 1996-12-13 Murata Mfg Co Ltd 弾性波素子
US6281619B1 (en) 1997-05-09 2001-08-28 Citizen Watch Co., Ltd. Vibration gyro
JP2000124764A (ja) 1998-10-20 2000-04-28 Ngk Spark Plug Co Ltd 周波数濾波器に用いられる短冊状圧電共振子
JP2001024475A (ja) 1999-07-09 2001-01-26 Oki Electric Ind Co Ltd 弾性表面波フィルタ
US6928301B2 (en) 2000-08-11 2005-08-09 Novatel Wireless, Inc. Distributed architecture wireless RF modem
DE10296803B4 (de) * 2001-05-11 2008-04-10 Ube Industries, Ltd., Ube Duplexer mit FBAR-Abgleichresonator
GB0115064D0 (en) * 2001-06-20 2001-08-15 1 Ltd Electro-active elements and devices
CN1237713C (zh) 2001-12-04 2006-01-18 株式会社村田制作所 压电滑动共振子、复合压电滑动共振子以及压电共振零件
TW573375B (en) * 2001-12-17 2004-01-21 Intel Corp Film bulk acoustic resonator structure and method of making
JP2003218417A (ja) * 2002-01-25 2003-07-31 Nippon Hoso Kyokai <Nhk> 圧電・電歪素子及びそれを用いた装置
US6924715B2 (en) 2002-02-12 2005-08-02 Nortel Networks Limited Band reject filters
US7038358B2 (en) * 2002-03-15 2006-05-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Electro-active transducer using radial electric field to produce/sense out-of-plane transducer motion
JP2003298392A (ja) 2002-03-29 2003-10-17 Fujitsu Media Device Kk フィルタチップ及びフィルタ装置
JP3889351B2 (ja) 2002-12-11 2007-03-07 Tdk株式会社 デュプレクサ
JP4328853B2 (ja) * 2003-01-22 2009-09-09 独立行政法人産業技術総合研究所 圧電素子およびその製造方法
CN100511994C (zh) * 2003-03-25 2009-07-08 松下电器产业株式会社 机械共振器及使用了该机械共振器的滤波器、开关和电路
US8358053B2 (en) 2003-06-30 2013-01-22 Piedek Technical Laboratory Unit, oscillator having unit and electronic apparatus having oscillator
JP2005260915A (ja) 2004-02-09 2005-09-22 Murata Mfg Co Ltd 分波器、通信機
DE102004009140B4 (de) 2004-02-25 2006-10-05 Siemens Ag Verfahren und Vorrichtung zur Polarisierung eines piezoelektrischen Aktors
US20060077273A1 (en) * 2004-10-12 2006-04-13 Hae-Seung Lee Low noise active pixel image sensor
DE112005002645T5 (de) 2004-10-26 2009-03-05 Koichi Hirama Komplexer Resonanzkreis und Schwingkreis, der denselben Verwendet
DE102004062312B3 (de) * 2004-12-23 2006-06-01 Infineon Technologies Ag Piezoelektrischer Resonator mit verbesserter Temperaturkompensation und Verfahren zum Herstellen desselben
US7492241B2 (en) 2005-06-02 2009-02-17 The Regents Of The University Of California Contour-mode piezoelectric micromechanical resonators
US7847656B2 (en) 2006-07-27 2010-12-07 Georgia Tech Research Corporation Monolithic thin-film piezoelectric filters
JP2008079294A (ja) * 2006-08-25 2008-04-03 Matsushita Electric Ind Co Ltd 薄膜弾性波共振器およびその製造方法
JP2008172711A (ja) 2007-01-15 2008-07-24 Hitachi Media Electoronics Co Ltd 薄膜バルク弾性波共振器およびフィルタおよびそれを用いた高周波モジュール
US7750759B1 (en) * 2007-04-30 2010-07-06 Rf Micro Devices, Inc. Multi-mode MEMS resonator array
JP4539708B2 (ja) * 2007-11-02 2010-09-08 エプソントヨコム株式会社 圧電振動片、圧電振動子および加速度センサ
CN101739795B (zh) * 2008-11-21 2012-09-26 财团法人工业技术研究院 气体感测模块及应用其的无线发射装置与无线感测系统
US20110304243A1 (en) 2009-03-06 2011-12-15 Hitachi, Ltd. Thin-Film Piezoelectric Acoustic Wave Resonator and High-Frequency Filter
US8659611B2 (en) 2010-03-17 2014-02-25 Qualcomm Mems Technologies, Inc. System and method for frame buffer storage and retrieval in alternating orientations
US8496842B2 (en) * 2011-09-12 2013-07-30 Texas Instruments Incorporated MEMS device fabricated with integrated circuit
US9270254B2 (en) 2011-09-30 2016-02-23 Qualcomm Mems Technologies, Inc. Cross-sectional dilation mode resonators and resonator-based ladder filters

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093375A (ja) * 1991-10-28 1998-04-10 Fujitsu Ltd 弾性表面波フィルタ
JP2006270770A (ja) * 2005-03-25 2006-10-05 Sanyo Electric Co Ltd 薄膜バルク波素子および高周波デバイス
JP2007181087A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 薄膜圧電共振器およびフィルタ回路
US20070252485A1 (en) * 2005-12-28 2007-11-01 Takashi Kawakubo Thin-film piezoelectric resonator and filter circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107306120A (zh) * 2016-04-25 2017-10-31 英飞凌科技股份有限公司 可调谐振器元件、滤波器电路和方法
KR20170121712A (ko) * 2016-04-25 2017-11-02 인피니언 테크놀로지스 아게 튜닝 가능 공진기 소자, 필터 회로 및 방법
US10404233B2 (en) 2016-04-25 2019-09-03 Infineon Technologies Ag Tunable resonator element, filter circuit and method
CN107306120B (zh) * 2016-04-25 2020-10-16 英飞凌科技股份有限公司 可调谐振器元件、滤波器电路和方法

Also Published As

Publication number Publication date
CN103975525A (zh) 2014-08-06
TW201330495A (zh) 2013-07-16
CN103858343B (zh) 2017-03-15
EP2761747A1 (en) 2014-08-06
US20130082799A1 (en) 2013-04-04
US9270254B2 (en) 2016-02-23
CN107093998A (zh) 2017-08-25
CN103975525B (zh) 2017-02-15
US20130083044A1 (en) 2013-04-04
KR101707098B1 (ko) 2017-02-15
TW201320593A (zh) 2013-05-16
JP5960271B2 (ja) 2016-08-02
JP2015501562A (ja) 2015-01-15
US9099986B2 (en) 2015-08-04
KR101642102B1 (ko) 2016-07-25
WO2013048842A1 (en) 2013-04-04
JP2014529274A (ja) 2014-10-30
EP2761748A1 (en) 2014-08-06
WO2013048845A1 (en) 2013-04-04
JP5937218B2 (ja) 2016-06-22
KR20140079807A (ko) 2014-06-27
CN103858343A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
KR101707098B1 (ko) 단면 팽창 모드 공진기들 및 공진기-기반 래더 필터들
US9083300B2 (en) Electromechanical systems piezoelectric contour mode differential resonators and filters
US8816567B2 (en) Piezoelectric laterally vibrating resonator structure geometries for spurious frequency suppression
US20130120081A1 (en) Combined resonators and passive circuit components for filter passband flattening
US20130021304A1 (en) Piezoelectric laterally vibrating resonator structures with acoustically coupled sub-resonators
US20130134838A1 (en) Piezoelectric mems transformer
KR101701330B1 (ko) 복합 확장 모드 공진기들
US20130235001A1 (en) Piezoelectric resonator with airgap
US20120274647A1 (en) Piezoelectric resonators and fabrication processes
US8471643B2 (en) Electromechanical systems oscillator with piezoelectric contour mode resonator for multiple frequency generation
US20130120415A1 (en) Combined resonators and passive circuit components on a shared substrate
US20120293520A1 (en) Piezoelectric resonators with configurations having no ground connections to enhance electromechanical coupling
US20130135264A1 (en) Multilayer piezoelectric thin film resonator structure

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant