KR20140078270A

KR20140078270A - liquid crystal display device

Info

Publication number: KR20140078270A
Application number: KR1020120147454A
Authority: KR
Inventors: 송아정; 박종현; 장주영; 김덕원
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-17
Filing date: 2012-12-17
Publication date: 2014-06-25
Also published as: KR102046764B1

Abstract

A gate-in-panel (GIP) type liquid crystal display device of the present invention includes first and second substrates facing each other to be spaced apart from each other and defined by a display region and a non-display region surrounding the display region; a gate wire and a data wire formed on the display region of the first substrate and crossing each other to define a pixel region; a thin film transistor connected to the gate wire and the data wire; a pixel electrode connected to the thin film transistor; a switch element formed on the non-display region of the first substrate and connected to the gate wire; a signal wire formed on the non-display region of the first substrate and connected to the switch element; a first dummy column spacer formed on the non-display region of the second substrate and corresponding to the signal wire; and a second dummy column spacer formed on the non-display region of the second substrate close to the display region, and having an area greater than an area of the first dummy column spacer.

Description

[0001] The present invention relates to a liquid crystal display device,

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 게이트 구동부를 어레이기판에 형성한 게이트-인-패널(gate in panel: GIP) 타입 액정표시장치에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD), and more particularly, to a gate-in-panel (GIP) type liquid crystal display in which gate drivers are formed on an array substrate.

액정표시장치는 콘트라스트 비(contrast ratio)가 크고 동화상 표시에 적합하며 소비전력이 적다는 특징을 보여 노트북, 모니터, TV 등의 다양한 분야에서 활용되고 있다. 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과, 전기장 내에 놓일 경우 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띠며, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 구현한다.The liquid crystal display device is characterized in that it has a large contrast ratio, is suitable for moving picture display, and has low power consumption, and is used in various fields such as a notebook computer, a monitor, and a TV. Liquid crystals are thin and long in molecular structure, have optical anisotropy, which has directionality in arrangement, and polarizing properties, in which the direction of molecular arrangement is changed according to their size when placed in an electric field. Liquid crystal displays use optical anisotropy and polarizability of liquid crystal, Lt; / RTI >

일반적으로 액정표시장치는 각각 전극이 형성되어 있는 두 기판을 두 전극이 서로 마주보도록 배치하고, 상기 두 전극 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.2. Description of the Related Art In general, a liquid crystal display device is a liquid crystal display device in which two substrates, each having electrodes formed thereon, are arranged so that two electrodes face each other, liquid crystal is injected between the two electrodes, And is a device for displaying an image by the transmittance of light which changes according to the movement.

이러한 액정표시장치는 합착된 두 기판과 그 사이의 액정층으로 이루어지는 액정패널과, 액정패널 하부에 배치되어 빛을 공급하는 백라이트 유니트와, 액정패널 외곽에 배치되어 액정패널을 구동하기 위한 다수의 신호 및 전원을 공급하는 구동부로 이루어진다.Such a liquid crystal display device includes a liquid crystal panel including two bonded substrates and a liquid crystal layer therebetween, a backlight unit disposed under the liquid crystal panel to supply light, and a plurality of signals And a driving unit for supplying power.

통상적으로 구동부는 인쇄회로기판(printed circuit board: PCB)에 구현되는데, 액정패널의 게이트 배선과 연결되는 게이트 구동부와 데이터 배선과 연결되는 데이터 구동부로 나뉘어 게이트용 인쇄회로기판(gate PCB) 및 데이터용 인쇄회로기판(data PCB)으로 구현될 수 있으며, 이들 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판은, 액정패널의 일 측에 형성되며 게이트 배선과 연결되는 게이트 패드와, 상기 게이트 패드가 형성된 일 측과 직교하는 타 측에 형성되며 데이터 배선과 연결된 데이터 패드 각각에 테이프 캐리어 패키지(tape carrier package: TCP)와 같은 형태로 실장될 수 있다. Generally, the driving unit is implemented in a printed circuit board (PCB). The driving unit is divided into a gate driving unit connected to the gate wiring of the liquid crystal panel, and a data driving unit connected to the data wiring. The printed circuit board for data and the printed circuit board for data may be implemented as a printed circuit board (data PCB). The printed circuit board and the data printed circuit board for data use include a gate pad formed on one side of the liquid crystal panel and connected to the gate wiring, And may be mounted on the data pads connected to the data lines in the form of a tape carrier package (TCP).

그러나, 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판을 각각 게이트 패드 및 데이터 패드에 실장하는 경우, 부피 및 무게가 증가하는 단점이 있다. However, when a printed circuit board for a gate and a printed circuit board for a data are mounted on a gate pad and a data pad, respectively, the volume and weight increase.

이에 따라, 게이트구동용 인쇄회로기판에 형성되는 일부 게이트 구동부 중 쉬프트 레지스터(shift register)와 같은 일부 회로를 액정패널의 어레이기판에 직접 형성하고, 게이트 구동부의 나머지 회로와 데이터 구동부의 회로를 하나의 인쇄회로기판으로 구현하여 액정패널의 일 측에만 연결하는 게이트-인-패널(gate in panel: GIP) 타입의 액정표시장치가 제안되었다.Accordingly, some of the gate drivers, such as a shift register, formed on the gate driver printed circuit board are directly formed on the array substrate of the liquid crystal panel, and the remaining circuits of the gate driver and the data driver are connected to one A gate-in-panel (GIP) type liquid crystal display device which is implemented as a printed circuit board and connected to only one side of the liquid crystal panel has been proposed.

도 1은 종래의 GIP 타입 액정표시장치의 평면도이며, 도 2는 종래의 GIP 타입 액정표시장치의 단면도이다.FIG. 1 is a plan view of a conventional GIP type liquid crystal display device, and FIG. 2 is a sectional view of a conventional GIP type liquid crystal display device.

도 1 및 도 2에 도시한 바와 같이, GIP 타입 액정표시장치(10)는 하부의 제1기판(20)과, 상부의 제2기판(50), 그리고 두 기판(20, 50) 사이에 위치하는 액정층(70)을 포함한다.1 and 2, the GIP type liquid crystal display device 10 includes a first substrate 20 on the lower side, a second substrate 50 on the upper side, and a second substrate 50 positioned between the two substrates 20 and 50 And a liquid crystal layer (70).

이때, GIP 타입 액정표시장치(10)는 영상이 표시되는 표시영역(DA)과, 표시영역(DA)을 둘러싸는 비표시영역(NDA)으로 이루어진다. At this time, the GIP type liquid crystal display device 10 comprises a display area DA for displaying an image and a non-display area NDA surrounding the display area DA.

제1기판(20) 상부의 표시영역(DA)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(13) 및 데이터 배선(28)과, 게이트 배선 및 데이터 배선(13, 28)에 연결되는 박막트랜지스터(Tr)와, 박막트랜지스터(Tr)에 연결되는 화소전극(43)이 형성된다. A gate line 13 and a data line 28 which intersect each other and define a pixel region P and a gate line and data lines 13 and 28 are formed in the display region DA above the first substrate 20 A thin film transistor Tr to be connected and a pixel electrode 43 to be connected to the thin film transistor Tr are formed.

즉, 제1기판(20) 상부에 게이트 전극(15)이 형성되고, 게이트 전극(15) 상부에 게이트절연층(21)이 형성되고, 게이트 전극(15)에 대응되는 게이트절연층(21) 상부에 액티브층(23)과 오믹콘택층(24)이 차례로 형성되고, 오믹콘택층(24) 상부에 서로 이격되는 소스 및 드레인 전극(30, 32)이 형성되어 박막트랜지스터(Tr)를 구성한다. 박막트랜지스터(Tr) 상부에 드레인 전극(32)을 노출하는 드레인 콘택홀(41)을 갖는 보호층(38)이 형성되고, 보호층(38) 상부에 드레인 콘택홀(41)을 통하여 드레인 전극(32)과 접촉하는 화소전극(43)이 형성된다. That is, a gate electrode 15 is formed on the first substrate 20, a gate insulating layer 21 is formed on the gate electrode 15, a gate insulating layer 21 corresponding to the gate electrode 15, An active layer 23 and an ohmic contact layer 24 are sequentially formed on the upper portion of the ohmic contact layer 24 and source and drain electrodes 30 and 32 are formed on the ohmic contact layer 24 to form a thin film transistor Tr . A protective layer 38 having a drain contact hole 41 exposing the drain electrode 32 is formed on the upper portion of the thin film transistor Tr and the drain electrode 32 is formed on the protective layer 38 through the drain contact hole 41 The pixel electrode 43 is formed.

도 2에서, 하나의 화소영역(P)에만 박막트랜지스터(Tr)가 형성된 것으로 도시되어 있으나, 이는 편의를 위한 것으로, 실제로는 모든 화소영역(P)에 박막트랜지스터(Tr)가 각각 형성된다. In FIG. 2, a thin film transistor Tr is formed only in one pixel region P, but this is for the sake of convenience. Actually, thin film transistors Tr are formed in all the pixel regions P.

그리고, 제1기판(20)과 마주보는 제2기판(50)의 표시영역(DA)에는, 게이트 배선(13)과 데이터 배선(28) 및 박막트랜지스터(Tr)에 대응되는 제1블랙매트릭스(53a)가 형성되고, 제1블랙매트릭스(53a) 하부와 제1블랙매트릭스(53a)를 통하여 노출된 제2기판(50) 하부에는 컬러필터층(58)이 형성되고, 컬러필터층(58) 하부 전면에는 오버코트층(59)이 형성되며, 오버코트층(59) 하부 전면에는 투명도전성 물질의 공통전극(60)이 형성된다. A first black matrix (corresponding to the gate line 13, the data line 28, and the thin film transistor Tr) is formed in the display area DA of the second substrate 50 facing the first substrate 20 A color filter layer 58 is formed under the second substrate 50 exposed through the first black matrix 53a and the first black matrix 53a and the color filter layer 58 is formed on the lower front surface of the color filter layer 58. [ An overcoat layer 59 is formed on the overcoat layer 59 and a common electrode 60 of a transparent conductive material is formed on the entire lower surface of the overcoat layer 59.

컬러필터층(58)은, 각 화소영역(P)마다 순차 반복하여 형성되는 적, 녹, 청색 컬러필터 패턴(58a, 58b, 58c)을 포함한다.The color filter layer 58 includes red, green, and blue color filter patterns 58a, 58b, and 58c that are sequentially and repeatedly formed for each pixel region P. [

제1블랙매트릭스(53a)와 대응하는 공통전극(60) 하부에는 셀 갭 유지를 위한 갭 컬럼 스페이서(62)가 형성되며, 갭 컬럼 스페이서(62)는 박막트랜지스터(Tr) 상부의 보호층(38)과 접촉한다. A gap column spacer 62 for holding a cell gap is formed under the common electrode 60 corresponding to the first black matrix 53a and the gap column spacer 62 is formed on the protective layer 38 ).

한편, 제1기판(20) 상부의 비표시영역(NDA)에는, 다수의 회로블럭(48)과, 다수의 제1배선(18)과, 다수의 제2배선(35), 다수의 데이터패드(46), 그리고 다수의 게이트패드(47)가 형성된다. On the other hand, a plurality of circuit blocks 48, a plurality of first wirings 18, a plurality of second wirings 35, and a plurality of data pads 48 are formed in the non-display area NDA on the first substrate 20, A plurality of gate pads 46, and a plurality of gate pads 47 are formed.

다수의 회로블럭(48) 각각은 쉬프트 레지스터(shift register)의 하나의 단(stage)을 구성하고 신호배선(19)을 통해 연결되는 다수의 스위칭 소자(SW) 및 커패시터(도시하지 않음) 등의 조합일 수 있으며, 각각 다수의 제2배선(35) 및 표시영역(DA)의 게이트 배선(13)에 연결된다. Each of the plurality of circuit blocks 48 includes a plurality of switching elements SW and capacitors (not shown) that constitute one stage of a shift register and are connected through a signal line 19 And are connected to the plurality of second wirings 35 and the gate wirings 13 of the display area DA, respectively.

신호배선(19) 상부 전면에는 게이트절연층(21)이 형성되고, 게이트절연층(21) 상부 전면에는 보호층(38)이 형성되며, 스위칭 소자(SW)는 표시영역(DA)의 박막트랜지스터(Tr)와 동일한 단면 구조를 가질 수 있다.A gate insulating layer 21 is formed on the upper surface of the signal wiring 19 and a protective layer 38 is formed on the entire upper surface of the gate insulating layer 21. The switching element SW is connected to the thin film transistor (Tr).

다수의 데이터패드(46) 및 다수의 게이트패드(47)는 비표시영역(NDA)의 일 가장자리에 형성되는데, 다수의 데이터패드(46)는 각각 표시영역(DA)의 데이터 배선(28)에 연결되어 외부의 인쇄회로기판(미도시)으로부터 입력 받은 데이터신호 등을 전달하고, 다수의 게이트패드(47)는 비표시영역(NDA)의 다수의 제1배선(18)에 각각 연결되어 외부로부터 입력 받은 스타트신호, 클럭신호 등을 전달한다.A plurality of data pads 46 and a plurality of gate pads 47 are formed on one edge of the non-display area NDA. The plurality of data pads 46 are connected to the data lines 28 of the display area DA And a plurality of gate pads 47 are connected to a plurality of first wirings 18 of the non-display area NDA and connected to the plurality of first wirings 18 of the non-display area NDA, And receives the input start signal and clock signal.

다수의 제1배선(18)과 다수의 제2배선(35)은 중첩하며, 연결패턴(44)을 통하여 연결된다. A plurality of first wirings (18) and a plurality of second wirings (35) overlap and are connected via a connection pattern (44).

그리고, 제2기판(50)의 비표시영역(NDA)에는 빛샘을 방지하는 제2블랙매트릭스(53b)와 오버코트층(59)이 차례로 형성된다. 여기서, 오버코트층(59) 하부에 투명도전성 물질로 이루어지는 공통전극이 더 형성될 수도 있다. In the non-display area NDA of the second substrate 50, a second black matrix 53b for preventing light leakage and an overcoat layer 59 are formed in order. Here, a common electrode made of a transparent conductive material may be further formed under the overcoat layer 59.

또한, 비표시영역(NDA)의 오버코트층(59) 하부에는 눌림 방지를 위한 더미 컬럼 스페이서(64)가 형성되며, 더미 컬럼 스페이서(64)는 스위칭 소자(SW)에 대응하여 위치한다. 제2기판(50)의 비표시영역(NDA)에는 컬러필터층이 형성되지 않으며, 더미 컬럼 스페이서(64)는 갭 컬럼 스페이서(62) 보다 낮은 높이를 가지므로, 더미 컬럼 스페이서(64)는 스위칭 소자(SW) 상부의 보호층(38)과 접촉되지 않고 이격되어 위치한다. A dummy column spacer 64 is formed under the overcoat layer 59 of the non-display area NDA to prevent the dummy column spacer 64 from being pressed against the dummy column spacer 64. The dummy column spacer 64 is positioned corresponding to the switching element SW. The color filter layer is not formed in the non-display area NDA of the second substrate 50 and the dummy column spacer 64 has a lower height than the gap column spacer 62, And is not in contact with the protective layer 38 on the upper portion of the switch SW.

이러한 제1기판(20)과 제2기판(50)에 각 구성요소를 형성하여 어레이 기판과 컬러필터 기판이 완성된 후, 두 기판을 가압, 가열에 의하여 합착하고 두 기판 사이에 액정층(70)을 형성함으로써 GIP 타입 액정표시장치(10)가 완성되는데, 이를 위하여 제1기판(20)과 제2기판(50) 사이의 비표시영역(NDA)에는 씰패턴(80)이 형성된다. After the array substrate and the color filter substrate are completed by forming respective components on the first substrate 20 and the second substrate 50, the two substrates are bonded together by pressurization and heating, and a liquid crystal layer 70 The seal pattern 80 is formed in the non-display area NDA between the first substrate 20 and the second substrate 50. The seal pattern 80 is formed on the non-display area NDA between the first substrate 20 and the second substrate 50. [

한편, 도시하지 않았지만, 제1기판(20)과 액정층(70) 사이 및 제2기판(50)과 액정층(70) 사이에는 각각 배향막이 형성된다. Although not shown, orientation films are formed between the first substrate 20 and the liquid crystal layer 70 and between the second substrate 50 and the liquid crystal layer 70, respectively.

그런데, 이러한 종래의 GIP 타입 액정표시장치에서는, 블랙 화면 구현시 게이트 구동부가 형성된 비표시영역(NDA)과 인접하여 다수의 휘점 무리가 발생하며, 시간이 지남에 따라 표시영역 내에서도 휘점이 발생한다. 이에 대하여 도 3과 도 4a 및 도 4b를 참조하여 설명한다. However, in such a conventional GIP type liquid crystal display device, a large number of luminescent spots are generated adjacent to the non-display area NDA where the gate driver is formed in the black screen implementation, and bright spots are generated in the display area over time. This will be described with reference to FIG. 3 and FIGS. 4A and 4B.

도 3은 비표시영역에 외력이 가해질 경우의 종래의 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다. 3 is a cross-sectional view schematically showing a conventional GIP type liquid crystal display device when an external force is applied to a non-display area.

도 3에 도시한 바와 같이, 종래의 GIP 타입 액정표시장치에 외력이 가해질 경우, 상부의 제2기판(50)은 하부의 제1기판(10) 쪽으로 이동하여 휘게 된다. 이때 제2기판(50) 상의 더미 컬럼 스페이서(64)도 함께 이동하며, 더미 컬럼 스페이서(64)는 스위칭 소자(SW) 상의 보호층(38)과 접촉하여 지지됨으로써 제2기판(50)이 외력에 의해 눌려 손상되는 것을 방지한다. As shown in FIG. 3, when an external force is applied to the conventional GIP type liquid crystal display device, the upper second substrate 50 moves toward the lower first substrate 10 and bends. At this time, the dummy column spacer 64 on the second substrate 50 moves together, and the dummy column spacer 64 is held in contact with the protective layer 38 on the switching element SW, Thereby preventing damage.

그러나, 더미 컬럼 스페이서(64)가 스위칭 소자(SW) 상의 보호층(38)과 접촉하는 과정에서 이물이 발생하게 된다. However, foreign matter is generated in the process of contacting the dummy column spacer 64 with the protective layer 38 on the switching element SW.

이러한 이물의 성분을 적외선 분광법(Fourier transform infrared spectroscopy: FT-IR)을 이용하여 분석한 결과를 도 4a에 도시하며, 폴리이미드(polyimide)의 FT-IR 스펙트럼을 도 4b에 도시한다. 도 4a와 도 4b로부터, 이물은 폴리이미드인 것을 확인할 수 있다. FIG. 4A shows the result of analyzing the foreign matter component by using Fourier transform infrared spectroscopy (FT-IR), and FIG. 4B shows the FT-IR spectrum of the polyimide. 4A and 4B, it can be confirmed that the foreign object is polyimide.

폴리이미드는 배향막의 재료로 사용되는데, 실제로 보호층(38) 상에는 배향막이 형성되며, 외력이 가해졌을 때, 더미 컬럼 스페이서(64)는 제1기판(20)의 스위칭 소자(SW) 상에 형성된 배향막과 접촉하게 된다. 그런데, 더미 컬럼 스페이서(64)의 면적이 작아 스위칭 소자(SW) 상부의 배향막과 접촉하는 과정에서, 더미 컬럼 스페이서(64)에 의해 배향막 표면이 갈리게 되어 이물이 발생하게 된다. The dummy column spacers 64 are formed on the switching elements SW of the first substrate 20 when the external force is applied to the protective layer 38. The dummy column spacers 64 are formed on the switching elements SW of the first substrate 20, And comes into contact with the alignment film. However, since the area of the dummy column spacer 64 is small and the dummy column spacer 64 contacts the alignment film on the upper side of the switching device SW, the surface of the alignment film is separated and foreign matter is generated.

이러한 이물은 액정층(도 2의 70)의 액정분자 배열을 달라지게 하여, 블랙 화면 구현시 게이트 구동부가 형성된 비표시영역(NDA)과 인접하여 다수의 휘점 무리가 발생하며, 시간이 지남에 따라 이물이 표시영역 내로 이동하게 되어 표시영역 내에서도 휘점이 발생한다.
This foreign matter changes the arrangement of the liquid crystal molecules of the liquid crystal layer (70 in FIG. 2), and when a black screen is implemented, a large number of spots are generated adjacent to the non-display area NDA where the gate driver is formed, The foreign object moves into the display area, so that a bright spot also occurs in the display area.

상기한 문제점을 해결하기 위해, 본 발명은 컬럼 스페이서에 의한 휘점 불량을 방지할 수 있는 GIP 타입 액정표시장치를 제공하는데 그 목적이 있다.
In order to solve the above-described problems, it is an object of the present invention to provide a GIP type liquid crystal display device capable of preventing a defective spot by a column spacer.

상기의 목적을 달성하기 위하여, 본 발명은 서로 마주보며 이격되고, 각각 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 정의되는 제1 및 제2기판과; 상기 제1기판의 표시영역에 형성되고, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화소전극과; 상기 제1기판의 비표시영역에 형성되고 상기 게이트 배선에 연결되는 스위칭 소자와; 상기 제1기판의 비표시영역에 형성되고 상기 스위칭 소자에 연결되는 신호배선과; 상기 제2기판의 비표시영역에 형성되고, 상기 신호배선에 대응하는 제1 더미 컬럼 스페이서와; 상기 표시영역에 인접한 상기 제2기판의 비표시영역에 형성되고, 상기 제1 더미 컬럼 스페이서보다 넓은 면적을 가지는 제2 더미 컬럼 스페이서를 포함하는 GIP 타입 액정표시장치를 제공한다. According to an aspect of the present invention, there is provided a display device comprising: first and second substrates spaced apart from each other and defining a display area and a non-display area surrounding the display area; A gate wiring and a data wiring formed in a display region of the first substrate and defining a pixel region crossing each other; A thin film transistor connected to the gate wiring and the data wiring; A pixel electrode connected to the thin film transistor; A switching element formed in a non-display region of the first substrate and connected to the gate wiring; A signal wiring formed in a non-display region of the first substrate and connected to the switching element; A first dummy column spacer formed in a non-display region of the second substrate and corresponding to the signal line; And a second dummy column spacer formed in a non-display region of the second substrate adjacent to the display region, the second dummy column spacer having a larger area than the first dummy column spacer.

상기 신호배선은 상기 게이트 배선과 동일 물질로 동일 층에 형성된다.The signal wiring is formed on the same layer with the same material as the gate wiring.

상기 제2 더미 컬럼 스페이서에 대응하는 상기 제1기판의 비표시영역에는 절연막 만이 위치한다.Only the insulating film is located in the non-display region of the first substrate corresponding to the second dummy column spacer.

상기 제1 더미 컬럼 스페이서는 원모양의 평면 구조를 가지며, 상기 제2 더미 컬럼 스페이서는 사각모양의 평면 구조를 가진다.The first dummy column spacer has a circular planar structure, and the second dummy column spacer has a square planar structure.

본 발명의 GIP 타입 액정표시장치는 상기 제2기판의 표시영역에 형성되고 서로 다른 박막트랜지스터에 각각 대응하는 제1 및 제2 컬럼 스페이서를 더 포함하고, 상기 제1 컬럼 스페이서의 높이는 상기 제2 컬럼 스페이서의 높이보다 높다. The GIP type liquid crystal display of the present invention further includes first and second column spacers formed in a display region of the second substrate and corresponding to different thin film transistors, Is higher than the height of the spacer.

상기 제1 및 제 2 더미 컬럼 스페이서의 높이는 상기 제2 컬럼 스페이서의 높이와 동일하다.The height of the first and second dummy column spacers is equal to the height of the second column spacer.

본 발명의 GIP 타입 액정표시장치는, 상기 화소전극 상부 전면에 형성되는 보호층과; 상기 보호층 상부 전면에 형성되고, 상기 화소전극에 대응하여 개구부를 가지는 공통전극을 더 포함한다.The GIP type liquid crystal display of the present invention comprises: a protective layer formed on the entire upper surface of the pixel electrode; And a common electrode formed on the entire upper surface of the protective layer and having an opening corresponding to the pixel electrode.

또한, 본 발명의 GIP 타입 액정표시장치는, 상기 제2기판의 표시영역에 형성되고, 상기 게이트배선과 데이터배선 및 박막트랜지스터에 대응하는 블랙매트릭스와; 상기 블랙매트릭스 하부에 형성되고, 적, 녹, 청의 컬러필터 패턴을 포함하는 컬러필터층을 더 포함한다.
The GIP type liquid crystal display device of the present invention further includes: a black matrix formed in the display region of the second substrate and corresponding to the gate wirings, the data wirings, and the thin film transistors; And a color filter layer formed under the black matrix and including red, green and blue color filter patterns.

본 발명에 따른 GIP 타입 액정표시장치에서는, 비교적 낮은 단차를 갖는 비표시영역의 신호배선과 대응하여 제1 더미 컬럼 스페이서를 형성하고, 표시영역과 인접하여 상대적으로 큰 면적을 갖는 제2 더미 컬럼 스페이서를 형성하여, 배향막 갈림에 의한 이물 발생을 막을 수 있으며, 이에 따라 휘점 불량을 방지할 수 있다.
In the GIP type liquid crystal display device according to the present invention, the first dummy column spacers are formed in correspondence with the signal lines of the non-display area having the relatively low step, and the second dummy column spacers So that the foreign matter can be prevented from being generated due to the misalignment of the alignment film.

도 1은 종래의 GIP 타입 액정표시장치의 평면도이다.
도 2는 종래의 GIP 타입 액정표시장치의 단면도이다.
도 3은 비표시영역에 외력이 가해질 경우의 종래의 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다.
도 4a는 종래의 GIP 타입 액정표시장치에서 발생한 이물의 FT-IR 스펙트럼을 도시한 도면이고, 도 4b는 폴리이미드의 FT-IR 스펙트럼을 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 평면도이다.
도 6은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 표시영역을 도시한 단면도이다.
도 7은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 비표시영역을 도시한 단면도이다.
도 8은 비표시영역에 외력이 가해질 경우의 본 발명의 실시예에 따른 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다. 1 is a plan view of a conventional GIP type liquid crystal display device.
2 is a cross-sectional view of a conventional GIP type liquid crystal display device.
3 is a cross-sectional view schematically showing a conventional GIP type liquid crystal display device when an external force is applied to a non-display area.
4A is a view showing an FT-IR spectrum of a foreign object generated in a conventional GIP type liquid crystal display, and FIG. 4B is a view showing an FT-IR spectrum of a polyimide.
5 is a plan view of a GIP type liquid crystal display device according to an embodiment of the present invention.
6 is a cross-sectional view illustrating a display region of a GIP type liquid crystal display device according to an embodiment of the present invention.
7 is a cross-sectional view illustrating a non-display region of a GIP type liquid crystal display device according to an embodiment of the present invention.
8 is a cross-sectional view schematically showing a GIP type liquid crystal display device according to an embodiment of the present invention when an external force is applied to a non-display area.

이하, 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 5는 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 평면도이고, 도 6은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 표시영역을 도시한 단면도이며, 도 7은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 비표시영역을 도시한 단면도이다.FIG. 5 is a plan view of a GIP type liquid crystal display device according to an embodiment of the present invention, FIG. 6 is a cross-sectional view illustrating a display area of a GIP type liquid crystal display device according to an embodiment of the present invention, and FIG. Sectional view showing a non-display region of the GIP type liquid crystal display device according to the example.

도 5와 도 6 및 도 7에 도시한 바와 같이, 본 발명에 따른 GIP 타입 액정표시장치는 하부의 제1기판(120)과, 상부의 제2기판(150), 그리고 제1 및 제2기판(120, 150) 사이에 형성된 액정층(170)을 포함한다.5, 6 and 7, the GIP type liquid crystal display according to the present invention includes a lower first substrate 120, an upper second substrate 150, and first and second substrates 150, And a liquid crystal layer 170 formed between the first and second substrates 120 and 150.

이때, GIP 타입 액정표시장치는 영상이 표시되는 표시영역(DA)과, 표시영역(DA)을 둘러싸는 비표시영역(NDA)으로 이루어진다. At this time, the GIP type liquid crystal display device comprises a display area DA for displaying an image and a non-display area NDA surrounding the display area DA.

제1기판(120) 상부의 표시영역(DA)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(113) 및 데이터 배선(128)과, 게이트 배선 및 데이터 배선(113, 128)에 연결되는 스위칭 소자인 박막트랜지스터(Tr), 박막트랜지스터(Tr)에 연결되는 화소전극(143), 그리고 화소전극(143) 상부의 공통전극(146)이 형성된다. A gate wiring 113 and a data wiring 128 which define the pixel region P and gate wirings and data wirings 113 and 128 which intersect each other and which define the pixel region P are formed in the display region DA above the first substrate 120 A thin film transistor Tr as a switching element to be connected, a pixel electrode 143 connected to the thin film transistor Tr and a common electrode 146 on the pixel electrode 143 are formed.

즉, 제1기판(120) 상부에 게이트 전극(115)이 형성되고, 게이트 전극(115) 상부에 게이트절연층(121)이 형성되고, 게이트 전극(115)에 대응되는 게이트절연층(121) 상부에 액티브층(123)과 오믹콘택층(124)이 차례로 형성되고, 오믹콘택층(124) 상부에 서로 이격되는 소스 및 드레인 전극(130, 132)이 형성되어 박막트랜지스터(Tr)를 구성한다. 박막트랜지스터(Tr) 상부에 드레인 전극(132)을 노출하는 드레인 콘택홀(141)을 갖는 제1보호층(138)이 형성되고, 제1보호층(138) 상부에 드레인 콘택홀(141)을 통하여 드레인 전극(132)과 접촉하는 화소전극(143)이 형성된다. 화소전극(143) 상부의 전면에 제2보호층(144)이 형성되고, 제2보호층(144) 상부에 공통전극(146)이 형성된다. 공통전극(146)은 실질적으로 제1기판(120) 전면에 형성되며, 화소전극(143) 상부에 개구부(146a)를 가진다. That is, a gate electrode 115 is formed on the first substrate 120, a gate insulating layer 121 is formed on the gate electrode 115, a gate insulating layer 121 is formed on the gate electrode 115, An active layer 123 and an ohmic contact layer 124 are sequentially formed on the substrate 120 and source and drain electrodes 130 and 132 are formed on the ohmic contact layer 124 to form a thin film transistor Tr . A first protective layer 138 having a drain contact hole 141 exposing the drain electrode 132 is formed on the top of the thin film transistor Tr and a drain contact hole 141 is formed on the first protective layer 138 A pixel electrode 143 is formed which is in contact with the drain electrode 132. [ A second protective layer 144 is formed on the entire upper surface of the pixel electrode 143 and a common electrode 146 is formed on the second protective layer 144. The common electrode 146 is formed substantially on the entire surface of the first substrate 120 and has an opening 146a above the pixel electrode 143. [

제1기판(120)과 마주보는 제2기판(150)의 표시영역(DA)에는, 제1기판(120)의 게이트 배선(113), 데이터 배선(128) 및 박막트랜지스터(Tr)에 대응되는 제1블랙매트릭스(153a)가 형성되고, 제1블랙매트릭스(153a) 하부와 제1블랙매트릭스(153a)를 통하여 노출된 제2기판(150) 하부에는 컬러필터층(158)이 형성되고, 컬러필터층(158) 하부 전면에는 오버코트층(159)이 형성된다. The display region DA of the second substrate 150 facing the first substrate 120 is provided with a plurality of pixel electrodes corresponding to the gate wiring 113, the data wiring 128 and the thin film transistor Tr of the first substrate 120 A first black matrix 153a is formed and a color filter layer 158 is formed under the second substrate 150 exposed through the first black matrix 153a and the first black matrix 153a, An overcoat layer 159 is formed on the lower front surface of the lower layer 158.

컬러필터층(158)은, 각 화소영역(P)마다 순차 반복하여 형성되는 적, 녹, 청색 컬러필터 패턴(158a, 158b, 158c)을 포함한다.The color filter layer 158 includes red, green, and blue color filter patterns 158a, 158b, and 158c that are sequentially and repeatedly formed for each pixel region P.

제1블랙매트릭스(153a)와 대응하는 오버코트층(159) 하부에는 셀 갭 유지를 위한 제1 컬럼 스페이서(162)와 눌림 방지를 위한 제2 컬럼 스페이서(163)가 형성된다. 제1 컬럼 스페이서(162)와 제2 컬럼 스페이서(163)는 각각 서로 다른 박막트랜지스터(Tr)에 대응하여 위치한다. 제1 컬럼 스페이서(162)의 높이는 제2 컬럼 스페이서(163)의 높이보다 높아, 제1 컬럼 스페이서(162)는 박막트랜지스터(Tr) 상부의 제2보호층(144)과 접촉하고, 제2 컬럼 스페이서(163)는 박막트랜지스터(Tr) 상부의 제2보호층(144)과 이격된다. A first column spacer 162 for holding the cell gap and a second column spacer 163 for preventing the pressure are formed in the lower portion of the overcoat layer 159 corresponding to the first black matrix 153a. The first column spacer 162 and the second column spacer 163 are located corresponding to different thin film transistors Tr, respectively. The height of the first column spacer 162 is higher than the height of the second column spacer 163 so that the first column spacer 162 contacts the second passivation layer 144 on the top of the thin film transistor Tr, The spacer 163 is spaced apart from the second protective layer 144 on the upper portion of the thin film transistor Tr.

실제로 제2보호층(144) 상에는 배향막(도시하지 않음)이 형성되며, 제1 컬럼 스페이서(162)는 제2보호층(144) 상부의 배향막과 접촉한다. An alignment layer (not shown) is formed on the second passivation layer 144, and the first column spacer 162 contacts the alignment layer on the second passivation layer 144.

한편, 제1기판(120) 상부의 비표시영역(NDA)에는, 다수의 회로블럭(도시하지 않음)과, 다수의 제1배선(도시하지 않음)과, 다수의 제2배선(도시하지 않음)과, 다수의 데이터패드(도시하지 않음)와, 다수의 게이트패드(도시하지 않음)가 형성된다. On the other hand, in the non-display area NDA above the first substrate 120, a plurality of circuit blocks (not shown), a plurality of first wirings (not shown), and a plurality of second wirings A plurality of data pads (not shown), and a plurality of gate pads (not shown).

다수의 회로블럭 각각은 쉬프트 레지스터(shift register)의 하나의 단(stage)을 구성하고 신호배선(119)를 통해 연결되는 다수의 스위칭 소자(SW) 및 커패시터(도시하지 않음) 등의 조합일 수 있으며, 각각 다수의 제2배선 및 표시영역(DA)의 게이트 배선(113)에 연결되어 게이트 신호를 공급한다. Each of the plurality of circuit blocks may be a combination of a plurality of switching elements SW and capacitors (not shown) constituting one stage of a shift register and connected through a signal line 119 And are connected to a plurality of second wirings and the gate wirings 113 of the display area DA to supply gate signals.

이러한 다수의 회로블럭은 제1기판(120)의 좌우측에 각각 형성되어, 홀수 번째 게이트배선(113)은 좌측의 회로블럭과 연결되고, 짝수 번째 게이트배선(113)은 우측의 회로블럭과 연결될 수 있다. 반대로, 짝수 번째 게이트배선(113)이 좌측의 회로블럭과 연결되고, 홀수 번째 게이트배선(113)이 우측의 회로블럭과 연결될 수도 있다. The plurality of circuit blocks may be formed on the left and right sides of the first substrate 120 so that the odd gate lines 113 are connected to the circuit blocks on the left side and the even gate lines 113 are connected to the circuit blocks on the right side. have. On the contrary, the even-numbered gate wiring 113 may be connected to the left circuit block, and the odd-numbered gate wiring 113 may be connected to the right circuit block.

신호배선(119)은 표시영역(DA)의 게이트 배선(113)과 동일 물질로 동일 층에 형성되어, 신호배선(119) 상부 전면에는 게이트절연층(121)이 형성되고, 게이트절연층(121) 상부 전면에는 제1보호층(138)과 제2보호층(144)이 형성된다.The signal wiring 119 is formed on the same layer as the gate wiring 113 of the display area DA and the gate insulating layer 121 is formed on the entire upper surface of the signal wiring 119. The gate insulating layer 121 A first protective layer 138 and a second protective layer 144 are formed on the upper surface.

스위칭 소자(SW)는 표시영역(DA)의 박막트랜지스터(Tr)와 동일한 단면 구조를 가질 수 있으며, 스위칭 소자(SW)는 제1보호층(138)과 제2보호층(144)으로 덮여 있다. The switching element SW may have the same sectional structure as the thin film transistor Tr of the display area DA and the switching element SW is covered with the first protective layer 138 and the second protective layer 144 .

다수의 데이터패드 및 다수의 게이트패드는 비표시영역(NDA)의 일 가장자리에 형성되며, 다수의 데이터패드는 각각 표시영역(DA)의 데이터 배선(128)에 연결되어 외부의 인쇄회로기판(도시하지 않음)으로부터 입력 받은 데이터신호 등을 전달하고, 다수의 게이트패드는 비표시영역(NDA)의 다수의 제1배선에 각각 연결되어 외부의 인쇄회로기판과 같은 구동회로로부터 입력 받은 스타트(start)신호, 클럭(clock)신호와 같은 다수의 구동신호를 전달한다.A plurality of data pads and a plurality of gate pads are formed on one edge of the non-display area NDA, and a plurality of data pads are connected to the data lines 128 of the display area DA, The plurality of gate pads are connected to a plurality of first wirings of the non-display area NDA and are connected to a start signal inputted from a driving circuit such as an external printed circuit board, Signals, clock signals, and the like.

다수의 제2배선과 교차하는 다수의 제1배선은 다수의 게이트패드 및 다수의 제2배선에 연결되어 다수의 구동신호를 다수의 회로블럭에 전달한다. The plurality of first wirings intersecting the plurality of second wirings are connected to the plurality of gate pads and the plurality of second wirings to transfer a plurality of driving signals to the plurality of circuit blocks.

그리고, 제2기판(150)의 비표시영역(NDA)에는 빛샘을 방지하는 제2블랙매트릭스(153b)와 오버코트층(159)이 차례로 형성된다. In the non-display area NDA of the second substrate 150, a second black matrix 153b for preventing light leakage and an overcoat layer 159 are formed in order.

또한, 비표시영역(NDA)의 오버코트층(159) 하부에는 제1 더미 컬럼 스페이서(164)와 제2 더미 컬럼 스페이서(165)가 형성된다. A first dummy column spacer 164 and a second dummy column spacer 165 are formed under the overcoat layer 159 of the non-display area NDA.

여기서, 제1 더미 컬럼 스페이서(164)는 제1기판(120)의 신호배선(119) 상부에 위치하여, 제1 더미 컬럼 스페이서(164)와 대응하는 제1기판(120)의 과비표시영역(NDA) 상에는 신호배선(119)과, 게이트절연층(121), 제1보호층(138), 그리고 제2보호층(144)이 위치한다. 한편, 제2 더미 컬럼 스페이서(165)는 댐 형태로 표시영역(DA)과 인접하여 위치하며, 제2 더미 컬럼 스페이서(165)와 대응하는 제1기판(120)의 비표시영역(NDA) 상에는 게이트절연층(121)과 제1보호층(138) 및 제2보호층(144)의 절연막 만이 위치한다. The first dummy column spacer 164 is located above the signal line 119 of the first substrate 120 and overlaps the first dummy column spacer 164 with the first dummy column spacer 164, The signal wiring 119, the gate insulating layer 121, the first protective layer 138, and the second protective layer 144 are located on the NDA. On the other hand, the second dummy column spacer 165 is located adjacent to the display area DA in a dam shape, and on the non-display area NDA of the first substrate 120 corresponding to the second dummy column spacer 165 Only the insulating layer between the gate insulating layer 121 and the first passivation layer 138 and the second passivation layer 144 is located.

제1 및 제2 더미 컬럼 스페이서(164, 165)는 표시영역(DA)의 제2 컬럼 스페이서(163)와 동일한 높이를 가져, 제1 및 제2 더미 컬럼 스페이서(164, 165)는 제1기판(120) 상의 제2보호층(144)과 이격되어 있다.The first and second dummy column spacers 164 and 165 have the same height as the second column spacer 163 of the display area DA and the first and second dummy column spacers 164 and 165 are spaced apart from each other, Is spaced apart from the second passivation layer (144) on the substrate (120).

제1 더미 컬럼 스페이서(164)는 원모양의 평면 구조를 가지며, 제2 더미 컬럼 스페이서(165)는 사각모양의 평면 구조를 가진다. 제2 더미 컬럼 스페이서(165)의 면적은 제1 더미 컬럼 스페이서(164)의 면적보다 크다. The first dummy column spacer 164 has a circular planar structure and the second dummy column spacer 165 has a rectangular planar structure. The area of the second dummy column spacer 165 is larger than the area of the first dummy column spacer 164.

제1기판(120)과 제2기판(150)이 완성된 후, 제1 및 제2기판(120, 150)을 가압, 가열에 의하여 합착하고 제1 및 제2기판(120, 150) 사이에 액정층(170)을 형성함으로써 GIP타입 액정표시장치가 완성되는데, 이를 위하여 제1 및 제2기판(120, 150) 사이의 비표시영역(NDA)에는 다수의 제1배선 및 다수의 제2배선과 중첩하는 씰패턴(도시하지 않음)이 형성된다.
After the first substrate 120 and the second substrate 150 are completed, the first and second substrates 120 and 150 are bonded together by pressing and heating, and the first and second substrates 120 and 150 are bonded Type liquid crystal display device is completed by forming the liquid crystal layer 170. To this end, in the non-display area NDA between the first and second substrates 120 and 150, a plurality of first wirings and a plurality of second wirings A seal pattern (not shown) is formed.

도 8은 비표시영역에 외력이 가해질 경우의 본 발명의 실시예에 따른 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다. 8 is a cross-sectional view schematically showing a GIP type liquid crystal display device according to an embodiment of the present invention when an external force is applied to a non-display area.

도 8에 도시한 바와 같이, 본 발명의 실시예에 따른 GIP 타입 액정표시장치에 외력이 가해질 경우, 상부의 제2기판(150)은 하부의 제1기판(110) 쪽으로 이동하여 휘게 되고, 제2기판(150) 하부의 제1 및 제2 더미 컬럼 스페이서(164, 165)도 함께 이동하게 되는데, 제2 더미 컬럼 스페이서(165)가 제2보호층(144)과 접촉하여 지지됨으로써 제2기판(150)이 외력에 의해 눌려 손상되는 것을 방지한다. 실제로, 제2보호층(144) 상부에는 배향막(도시하지 않음)이 형성되어, 외력이 가해질 경우 제2 컬럼 스페이서(165)는 배향막과 접촉하게 되는데, 제2 컬럼 스페이서(165)는 보다 넓은 면적을 가지고 있어 배향막과 접촉하더라도 배향막 갈림 현상이 나타나지 않는다. 8, when an external force is applied to the GIP type liquid crystal display device according to the embodiment of the present invention, the upper second substrate 150 moves toward the lower first substrate 110 and bends, The first and second dummy column spacers 164 and 165 under the second substrate 150 move together and the second dummy column spacer 165 is held in contact with the second passivation layer 144, (150) is prevented from being pushed and damaged by an external force. An alignment film (not shown) is formed on the second protective layer 144. When an external force is applied, the second column spacer 165 comes into contact with the alignment film, and the second column spacer 165 has a larger area So that the alignment film does not appear even when it is brought into contact with the alignment film.

이때, 제1 더미 컬럼 스페이서(164)는 스위칭 소자(SW)보다 상대적으로 낮은 단차를 가지는 신호배선(119)과 대응하여 위치하므로, 외력이 가해지더라도 제1기판(120)의 제2보호층(144), 보다 상세하게는, 배향막과 접촉하지 않아 배향막의 갈림을 방지할 수 있다. Since the first dummy column spacer 164 is located corresponding to the signal line 119 having a relatively lower step than the switching element SW, the first dummy column spacer 164 may be formed in the second protective layer 144), and more particularly, it does not come into contact with the alignment film, so that the alignment film can be prevented from being shattered.

한편, 제1 더미 컬럼 스페이서(164)가 제1기판(120)의 배향막과 접촉하게 되더라도, 상대적으로 넓은 면적을 가지고 배향막과 접촉하는 제2 더미 컬럼 스페이서(165)에 의해 제1 더미 컬럼 스페이서(164)의 수평방향으로의 움직임이 차단되므로, 배향막의 갈림을 방지할 수 있다. On the other hand, even if the first dummy column spacer 164 is brought into contact with the alignment film of the first substrate 120, the first dummy column spacer 164 is formed by the second dummy column spacer 165 having a relatively large area and in contact with the alignment film 164 are prevented from moving in the horizontal direction, it is possible to prevent the chipping of the alignment film.

따라서, 이물의 발생을 방지할 수 있으며, 이에 따라 블랙 화면 구현시 휘점 발생을 방지할 수 있다.
Therefore, it is possible to prevent the generation of foreign matter, thereby preventing the occurrence of spots when implementing a black screen.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above-described embodiments, and various changes and modifications may be made without departing from the spirit of the present invention.

113: 게이트배선 128: 데이터배선
119: 신호배선 143: 화소전극
146: 공통전극 146a: 개구부
162: 제1 컬럼 스페이서 163: 제2 컬럼 스페이서
164: 제1 더미 컬럼 스페이서 165: 제2 더미 컬럼 스페이서
Tr: 박막트랜지스터 SW: 스위칭 소자
DA: 표시영역 NDA: 비표시영역113: gate wiring 128: data wiring
119: signal wiring 143: pixel electrode
146: common electrode 146a:
162: first column spacer 163: second column spacer
164: first dummy column spacer 165: second dummy column spacer
Tr: thin film transistor SW: switching element
DA: display area NDA: non-display area

Claims

A first substrate and a second substrate spaced apart from each other and defining a display area and a non-display area surrounding the display area, respectively;
A gate wiring and a data wiring formed in a display region of the first substrate and defining a pixel region crossing each other;
A thin film transistor connected to the gate wiring and the data wiring;
A pixel electrode connected to the thin film transistor;
A switching element formed in a non-display region of the first substrate and connected to the gate wiring;
A signal wiring formed in a non-display region of the first substrate and connected to the switching element;
A first dummy column spacer formed in a non-display region of the second substrate and corresponding to the signal line;
A second dummy column spacer formed in a non-display region of the second substrate adjacent to the display region, the second dummy column spacer having a larger area than the first dummy column spacer;
(GIP) type liquid crystal display device.

The method according to claim 1,
Wherein the signal wiring is formed on the same layer with the same material as the gate wiring.

The method according to claim 1,
Wherein only the insulating film is located in the non-display region of the first substrate corresponding to the second dummy column spacer.

The method according to claim 1,
Wherein the first dummy column spacer has a circular planar structure and the second dummy column spacer has a square planar structure.

The method according to claim 1,
Further comprising first and second column spacers formed in a display region of the second substrate and corresponding to different thin film transistors, respectively, wherein a height of the first column spacer is higher than a height of the second column spacer GIP type liquid crystal display device.

6. The method of claim 5,
Wherein a height of the first and second dummy column spacers is equal to a height of the second column spacer.

7. The method according to any one of claims 1 to 6,
A protective layer formed on the entire upper surface of the pixel electrode;
A common electrode formed on the entire upper surface of the protective layer and having an opening corresponding to the pixel electrode,
The liquid crystal display of claim 1,

8. The method of claim 7,
A black matrix formed in the display region of the second substrate and corresponding to the gate wirings, the data wirings, and the thin film transistors;
A color filter layer formed below the black matrix and including color filter patterns of red, green,
The liquid crystal display of claim 1,