KR100998100B1 - array board for liquid crystal display - Google Patents

array board for liquid crystal display Download PDF

Info

Publication number
KR100998100B1
KR100998100B1 KR1020030073333A KR20030073333A KR100998100B1 KR 100998100 B1 KR100998100 B1 KR 100998100B1 KR 1020030073333 A KR1020030073333 A KR 1020030073333A KR 20030073333 A KR20030073333 A KR 20030073333A KR 100998100 B1 KR100998100 B1 KR 100998100B1
Authority
KR
South Korea
Prior art keywords
gate
data
driving circuit
liquid crystal
lines
Prior art date
Application number
KR1020030073333A
Other languages
Korean (ko)
Other versions
KR20050038119A (en
Inventor
이승엽
한길준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030073333A priority Critical patent/KR100998100B1/en
Publication of KR20050038119A publication Critical patent/KR20050038119A/en
Application granted granted Critical
Publication of KR100998100B1 publication Critical patent/KR100998100B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명에 의한 액정표시장치용 어레이 기판은, 기판 상에 배열된 다수의 게이트 라인과, 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 스위칭 소자로서의 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소 전극으로 이루어진 액정표시장치용 어레이 기판에 있어서,An array substrate for a liquid crystal display device according to the present invention includes a plurality of gate lines arranged on the substrate, a plurality of data lines crossing the gate lines to define a plurality of pixel regions, and an intersection of the gate lines and the data lines. An array substrate for a liquid crystal display device comprising a thin film transistor as a switching element located in a portion, and a pixel electrode disposed in the pixel region, respectively.

상기 각각의 데이터 라인과 연결되어 각 데이터 라인의 끝단부에 형성되는 다수의 데이터 패드와; 상기 각각의 게이트 라인에서 그와 대응하는 데이터 라인 방향으로 각각의 더미 게이트 라인이 인출되며, 상기 각 더미 게이트 라인과 연결되어 상기 더미 게이트 라인의 끝단부에 형성되는 다수의 게이트 패드가 포함되는 것을 특징으로 한다. A plurality of data pads connected to the data lines and formed at ends of the data lines; Each dummy gate line may be drawn out from the gate line toward a corresponding data line, and a plurality of gate pads connected to the dummy gate lines may be formed at an end portion of the dummy gate line. It is done.

이와 같은 본 발명에 의하면, 게이트 구동회로 및 데이터 구동회로를 하나의 일체형 구동회로 내에 포함하여 형성함으로써, 게이트 구동회로 및 데이터 구동회로를 각각 제한된 영역 내에 형성하는 LOG 구조에서 발생되는 품질 저하 문제를 극복할 수 있고, 또한 구동회로 칩 구현 시 공정 단순화 및 비용 절감의 효과를 얻을 수 있으며, 패널의 크기를 줄일 수 있다는 장점이 있다.According to the present invention, the gate driving circuit and the data driving circuit are formed in one integrated driving circuit, thereby overcoming the problem of deterioration caused by the LOG structure in which the gate driving circuit and the data driving circuit are formed in the limited area. In addition, it is possible to obtain a process simplification and cost reduction when implementing the driving circuit chip, and to reduce the size of the panel.

Description

액정표시장치용 어레이 기판{array board for liquid crystal display}Array board for liquid crystal display

도 1은 일반적인 액정패널의 일부를 도시한 단면도.1 is a cross-sectional view showing a part of a general liquid crystal panel.

도 2는 종래의 액정패널을 구성하는 어레이 기판의 일부를 개략적으로 도시한 평면도.2 is a plan view schematically showing a part of an array substrate constituting a conventional liquid crystal panel;

도 3은 본 발명에 의한 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도.3 is a plan view schematically showing a part of an array substrate for a liquid crystal display device according to the present invention;

도 4는 본 발명에 의한 액정표시장치용 어레이 기판의 일부를 도시한 회로도.4 is a circuit diagram showing a part of an array substrate for a liquid crystal display device according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

30 : 게이트 라인 34' : 게이트 패드30: gate line 34 ': gate pad

40 : 데이터 라인 44' : 데이터 패드40: data line 44 ': data pad

50 : 더미 게이트 라인50: dummy gate line

본 발명은 액정표시장치에 관한 것으로, 특히 패널의 좌 또는 우측면에 구비되는 게이트 패드부가 데이터 패드부가 형성되는 패널의 상 또는 하측면에 구비되 도록 하는 구조로 이루어진 액정표시장치용 어레이 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a liquid crystal display device having a structure in which a gate pad portion provided on a left or right side of a panel is provided on an upper side or a lower side of a panel on which a data pad portion is formed. .

최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display) 분야가 발전하고 있다.Recently, as the information society has progressed rapidly, a display field for processing and displaying a large amount of information has been developed.

최근 들어 박형화, 경량화, 저 소비전력화 등의 시대상에 부응하기 위해 평판표시장치(plate panel display)의 필요성이 대두되었으며, 이에 따라 색 재현성이 우수하고 박형인 박막트랜지스터(이하 TFT)-액정표시장치(이하 LCD)가 개발되었다.Recently, the necessity of a flat panel display has emerged in order to meet the times of thinning, light weight, and low power consumption, and accordingly, a thin film transistor (hereinafter referred to as TFT) -liquid crystal display device having excellent color reproducibility LCD) has been developed.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, the active matrix liquid crystal display (AM-LCD) in which the above-described thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has attracted the most attention due to its excellent resolution and video performance.

일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.In general, the structure of a liquid crystal panel, which is a basic component of a liquid crystal display, will be described.

도 1은 일반적인 액정패널의 일부를 도시한 단면도이다.1 is a cross-sectional view showing a part of a general liquid crystal panel.

액정패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대 응되게 배열되어 있고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 끼워진 형태로 위치하고 있다.In the liquid crystal panel 20, two substrates 2 and 4 having various kinds of elements are arranged to correspond to each other, and the liquid crystal layer 10 is sandwiched between the two substrates 2 and 4. have.

상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부기판(2)으로 구성된다. 이 때 상기 하부기판(2)은 어레이 기판이라고도 한다. The liquid crystal panel 20 includes an upper substrate 4 having a color filter representing a color and a lower substrate 2 having a switching circuit capable of changing the molecular arrangement direction of the liquid crystal layer 10. In this case, the lower substrate 2 is also called an array substrate.

상기 상부기판(4)에는 색을 구현하는 컬러필터층(8)이 형성되어 있으며, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정층(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 또한, 상기 상부기판(4)에는 하부기판(2)의 TFT(S)와 대응되는 위치 및 상기 컬러필터(8)의 사이 영역 등에 블랙 매트릭스(7)가 형성되어 있다. A color filter layer 8 for implementing color is formed on the upper substrate 4, and a common electrode 12 covering the color filter layer 8 is formed. The common electrode 12 serves as one electrode for applying a voltage to the liquid crystal layer 10. In addition, a black matrix 7 is formed on the upper substrate 4 at a position corresponding to the TFT (S) of the lower substrate 2 and a region between the color filters 8.

상기 하부기판(2)은 스위칭 역할을 하는 박막트랜지스터(S)와, 상기 박막트랜지스터(S)로부터 신호를 인가 받고 상기 액정층(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다. The lower substrate 2 has a thin film transistor S serving as a switching role and a pixel electrode serving as an electrode that receives a signal from the thin film transistor S and applies a voltage to the liquid crystal layer 10. 14).

상기 화소전극(14)이 형성된 부분을 화소영역(P)라고 한다. The portion where the pixel electrode 14 is formed is called a pixel region P. FIG.

그리고, 상기 상부기판(4)과 하부기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부기판(4)과 하부기판(2)은 가장자리에 코팅된 실런트(Sealant : 6)로 봉인되어 있다.In addition, in order to prevent leakage of the liquid crystal 10 injected between the upper substrate 4 and the lower substrate 2, the upper substrate 4 and the lower substrate 2 are sealants coated at edges thereof. It is sealed with 6).

상기 하부기판(2)에는 박막트랜지스터(S)가 다수 개 위치하며, 상기 박막트랜지스터와 각각 연결된 다수개의 화소전극(14)이 배열된다.A plurality of thin film transistors S is positioned on the lower substrate 2, and a plurality of pixel electrodes 14 connected to the thin film transistors are arranged.

상술한 액정 표시장치는 가장 일반적인 방식으로, 상부기판과 하부기판을 서 로 다른 공정을 통해 제작하고, 이들을 합착하는 방식을 채택하였다.The above-described liquid crystal display device adopts a method of manufacturing the upper substrate and the lower substrate through different processes and bonding them in the most common manner.

상기 하부기판(2)을 도면을 참조하여 보다 상세히 설명한다.The lower substrate 2 will be described in more detail with reference to the drawings.

도 2는 종래의 액정패널을 구성하는 하부기판의 일부를 개략적으로 도시한 평면도이다. 2 is a plan view schematically illustrating a part of a lower substrate constituting a conventional liquid crystal panel.

도 2를 참조하면, 일반적으로 액정표시장치의 하부기판(2)은 투명기판(1)의 좌우의 가장자리 부분에 게이트패드(gate pad)(34)가 복수개 형성되고, 상기 게이트패드(34)에서 분기하는 게이트 라인(30)이 형성된다. Referring to FIG. 2, a plurality of gate pads 34 are formed on the left and right edges of the transparent substrate 1 in the lower substrate 2 of the liquid crystal display device. A branching gate line 30 is formed.

또한, 상기 투명기판(1)의 상하의 가장자리 부분에는 데이터패드(44)가 복수개 형성되고, 상기 데이터패드(44)에서 분기하는 데이터 라인(40)이 상기 게이트 라인(30)과 교차하여 매트릭스 상으로 형성된다.In addition, a plurality of data pads 44 are formed at upper and lower edge portions of the transparent substrate 1, and data lines 40 branching from the data pads 44 cross the gate lines 30 to form a matrix. Is formed.

상기 게이트 라인(30) 및 데이터 라인(40)의 교차부에는 박막트랜지스터(S)가 형성되고, 상기 박막트랜지스터(S)는 드레인전극 콘택홀(95)에 통해서 화소전극(14)과 전기적으로 연결된다.A thin film transistor S is formed at an intersection of the gate line 30 and the data line 40, and the thin film transistor S is electrically connected to the pixel electrode 14 through the drain electrode contact hole 95. do.

또한 상기 하부기판(2)은 게이트패드(34) 상에 위치한 게이트패드 콘택홀(35)과, 데이터패드(44) 상에 위치한 데이터패드 콘택홀(45)을 통해서 각각 상부 전극(36, 46) 및 도면에 도시되지는 않았지만 구동회로(drive circuit)와 전기적으로 연결된다. In addition, the lower substrate 2 may have an upper electrode 36 and 46 through a gate pad contact hole 35 on the gate pad 34 and a data pad contact hole 45 on the data pad 44. And although not shown in the drawings, are electrically connected to a drive circuit.

이와 같은 구성의 경우 상기 구동회로는 게이트 구동회로와, 데이터 구동회로가 각각 필요하며, 상기 구동회로들에 비디오 신호, 타이밍 신호 및 전원전압 등을 제공하기 위한 전기신호 변환회로도 구비되어야 한다. In such a configuration, the driving circuit requires a gate driving circuit and a data driving circuit, respectively, and an electrical signal conversion circuit for providing a video signal, a timing signal, a power supply voltage, and the like to the driving circuits.                         

일반적으로 상기 구동 회로들은 칩(Chip) 형태로, 전기신호 변환회로는 인쇄회로기판(이하 PCB)의 형태로 각각 제작되고 있다.In general, the driving circuits are manufactured in the form of chips, and the electrical signal conversion circuits are manufactured in the form of printed circuit boards (hereinafter, referred to as PCBs).

여기서, 상기 구동 회로 칩들은 도전성 필름 탭 상에 실장 되거나 또는 액정 패널의 표면에 실장 되고 있으며, 이들 구동회로 칩들이 설치된 위치에 따라 탭 방식과 COG(Chips On Glass)라는 표면실장 방식으로 구분된다. 한편, PCB는 가요성 인쇄회로필름(이하 FPC)에 의해 구동 회로 칩들과 전기적으로 접속된다.Here, the driving circuit chips are mounted on the conductive film tabs or mounted on the surface of the liquid crystal panel, and are classified into a tab type and a surface mounting method called COG (Chips On Glass) according to the positions where the driving circuit chips are installed. On the other hand, the PCB is electrically connected to the driving circuit chips by a flexible printed circuit film (hereinafter FPC).

최근 FPC상의 배선을 액정패널 상에 형성함으로써 FPC의 구조와 제조공정을 간소화한 LOG(Line On Glass) 방식의 액정표시장치가 출시되고 있다. Recently, a liquid crystal display (LOG) of a line on glass (LOG) method, which simplifies the structure and manufacturing process of the FPC by forming the wiring on the FPC on the liquid crystal panel, has been released.

상기와 같은 구성의 종래의 액정표시장치에 있어서는, 상기 게이트 패드부에 접속되어 게이트 라인에 소정의 신호를 인가하는 게이트 구동회로가 패널의 좌 또는 우측에 구비되어야 하고, 이와는 별도로 상기 데이터 패드부에 접속되어 데이터 라인에 소정의 신호를 인가하는 데이터 구동회로가 패널의 상 또는 하측에 각각 구비되어야 한다. In the conventional liquid crystal display device having the above-described configuration, a gate driving circuit connected to the gate pad part and applying a predetermined signal to the gate line should be provided on the left or right side of the panel, and separately from the data pad part. Data driving circuits connected to apply a predetermined signal to the data lines should be provided above or below the panel, respectively.

즉, 종래의 경우 상기 구동회로 칩들(게이트 구동회로 및 데이터 구동회로)이 패널의 상 또는 하측 및 좌 또는 우측에 각각 별도로 형성되어야 하기 때문에, 구동회로 칩 구현 시 공정이 복잡해 지고, COG 구조의 경우 패널의 크기가 커지게 된다는 단점이 있다.That is, in the conventional case, since the driving circuit chips (gate driving circuit and data driving circuit) must be formed separately on the upper side, the lower side, and the left side or the right side of the panel, the process becomes complicated when implementing the driving circuit chip, and in the case of the COG structure The disadvantage is that the size of the panel increases.

본 발명은 패널의 좌 또는 우측면에 구비되는 게이트 패드부를 데이터 패드부가 형성되는 패널의 상 또는 하측면에 구비되도록 게이트 라인 및 게이트 패드부 가 형성되는 위치를 변경하고 게이트 구동회로 및 데이터 구동회로를 일체형 구동회로에 포함시킴으로써, 구동회로 칩 구현 시 공정을 단순화하며, 패널의 크기를 줄이도록 하는 액정표시장치용 어레이 기판를 제공함에 그 목적이 있다.The present invention changes the position where the gate line and the gate pad portion are formed so that the gate pad portion provided on the left or right side of the panel is provided on the upper or lower side of the panel on which the data pad portion is formed, and the gate driving circuit and the data driving circuit are integrated. It is an object of the present invention to provide an array substrate for a liquid crystal display device which simplifies the process when implementing the driving circuit chip and reduces the size of the panel by including the same in the driving circuit.

상기 목적을 달성하기 위하여 본 발명에 의한 액정표시장치용 어레이 기판은, 기판 상에 배열된 다수의 게이트 라인과, 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 스위칭 소자로서의 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소 전극으로 이루어진 액정표시장치용 어레이 기판에 있어서,In order to achieve the above object, an array substrate for a liquid crystal display device according to the present invention includes a plurality of gate lines arranged on the substrate, a plurality of data lines defining a plurality of pixel regions intersecting the gate lines, and the gate. A thin film transistor as a switching element located at an intersection of a line and a data line, and a pixel electrode arranged in the pixel region, respectively,

상기 각각의 데이터 라인과 연결되어 각 데이터 라인의 끝단부에 형성되는 다수의 데이터 패드와; 상기 각각의 게이트 라인에서 그와 대응하는 데이터 라인 방향으로 각각의 더미 게이트 라인이 인출되며, 상기 각 더미 게이트 라인과 연결되어 상기 더미 게이트 라인의 끝단부에 형성되는 다수의 게이트 패드가 포함되는 것을 특징으로 한다. A plurality of data pads connected to the data lines and formed at ends of the data lines; Each dummy gate line may be drawn out from the gate line toward a corresponding data line, and a plurality of gate pads connected to the dummy gate lines may be formed at an end portion of the dummy gate line. It is done.

또한, 상기 데이터 패드와 게이트 패드는 상기 어레이 기판의 상 또는 하측에 형성되며, 상기 데이터 패드와 게이트 패드는 일체형 구동회로로부터 각각의 신호를 제공받음을 특징으로 한다. 여기서, 상기 일체형 구동회로에는 게이트 구동회로 및 데이터 구동회로가 포함되어 있다. In addition, the data pad and the gate pad are formed above or below the array substrate, and the data pad and the gate pad are provided with respective signals from an integrated driving circuit. Here, the integrated driving circuit includes a gate driving circuit and a data driving circuit.

또한, 상기 다수의 게이트 라인은 수평 방향으로 형성되고, 상기 다수의 데이터 라인 및 다수의 더미 게이트 라인은 상기 게이트 라인과 수직되는 방향으로 형성됨을 특징으로 한다.In addition, the plurality of gate lines may be formed in a horizontal direction, and the plurality of data lines and the plurality of dummy gate lines may be formed in a direction perpendicular to the gate line.

이와 같은 본 발명에 의하면, 게이트 구동회로 및 데이터 구동회로를 하나의 일체형 구동회로 내에 포함하여 형성함으로써, 게이트 구동회로 및 데이터 구동회로를 각각 제한된 영역 내에 형성하는 LOG 구조에서 발생되는 품질 저하 문제를 극복할 수 있고, 또한 구동회로 칩 구현 시 공정 단순화 및 비용 절감의 효과를 얻을 수 있으며, 패널의 크기를 줄일 수 있다는 장점이 있다.According to the present invention, the gate driving circuit and the data driving circuit are formed in one integrated driving circuit, thereby overcoming the problem of deterioration caused by the LOG structure in which the gate driving circuit and the data driving circuit are formed in the limited area. In addition, it is possible to obtain a process simplification and cost reduction when implementing the driving circuit chip, and to reduce the size of the panel.

이하 첨부된 도면을 참조하여 본 발명에 의한 실시예를 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다. 3 is a plan view schematically illustrating a part of an array substrate for a liquid crystal display according to the present invention.

도 3을 설명함에 있어 도 2와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하도록 한다. In the description of FIG. 3, the same reference numerals are used for the same components as those of FIG. 2.

본 발명에 의한 액정표시장치용 어레이 기판은, 다수의 게이트 라인에 대해 각각의 게이트 라인에서 그와 대응되는 데이터 라인(즉, 상기 게이트 라인과 교차되어 화소영역을 이루는 각 데이터 라인)과 평행한 방향으로 각각의 더미 게이트 라인이 인출되고, 상기 게이트 라인에 소정의 신호를 인가하는 게이트 패드가 상기 더미 게이트 라인에 연결되어 있음을 그 특징으로 한다.An array substrate for a liquid crystal display device according to the present invention has a direction parallel to a plurality of gate lines in each gate line and a corresponding data line (that is, each data line crossing the gate line to form a pixel region). Each dummy gate line is drawn out, and a gate pad for applying a predetermined signal to the gate line is connected to the dummy gate line.

즉, 기존의 경우 액정 패널의 좌 또는 우측 가장자리에 형성되던 게이트 패드부가 액정 패널의 상 또는 하측 가장자리에 형성되어 데이터 패드와 같은 위치에 형성되는 것이다. That is, in the conventional case, the gate pad part formed at the left or right edge of the liquid crystal panel is formed at the upper or lower edge of the liquid crystal panel to be formed at the same position as the data pad.                     

도 3을 참조하면, 본 발명에 의한 액정표시장치의 어레이 기판(2)은, 종래의 어레이 기판의 구성과는 달리 게이트 패드(gate pad)(34')가 투명기판(1)의 좌우의 가장자리 부분이 아닌 상하의 가장자리 부분에 복수개 형성되어 있음에 그 특징이 있다.Referring to FIG. 3, in the array substrate 2 of the liquid crystal display according to the present invention, the gate pad 34 ′ has left and right edges of the transparent substrate 1 unlike a conventional array substrate. The feature is that a plurality of upper and lower edge portions are formed instead of the portions.

또한, 상기 게이트 패드(34')에서 분기하는 더미 게이트 라인(50)이 형성되어 있고, 상기 더미 게이트 라인(50)은 표시영역 상에 구비된 다수의 게이트 라인(30)에서 각각 인출된 것이다.In addition, a dummy gate line 50 branching from the gate pad 34 ′ is formed, and the dummy gate line 50 is drawn out from the plurality of gate lines 30 provided on the display area.

또한, 상기 투명기판(1)의 상하의 가장자리 부분 즉, 상기 게이트 패드(34')가 형성된 영역에는 데이터 패드(44')가 복수개 형성되고, 상기 데이터 패드(44')에서 분기하는 데이터 라인(40)은 상기 더미 게이트 라인(50)과 평행하게 형성되며, 이는 상기 표시영역 상에서 게이트 라인(30)과 교차하여 매트릭스 상으로 형성된다. In addition, a plurality of data pads 44 'are formed at upper and lower edge portions of the transparent substrate 1, that is, in the region where the gate pad 34' is formed, and the data lines 40 branching from the data pad 44 '. ) Is formed parallel to the dummy gate line 50, which is formed in a matrix on the display area by crossing the gate line 30.

상기 표시영역 상에 매트릭스 형태로 형성된 다수의 게이트 라인(30) 및 데이터 라인(40)은 서로 교차하여 다수의 화소영역을 정의하며, 또한, 상기 게이트 라인(30)과 데이터 라인(40)의 교차부에는 스위칭 소자로서의 박막트랜지스터(S)가 구비되어 있고, 상기 각각의 화소영역에는 각각 화소 전극(14)이 배치되어 있다. A plurality of gate lines 30 and data lines 40 formed in a matrix form on the display area cross each other to define a plurality of pixel areas, and the gate line 30 and the data line 40 cross each other. The portion is provided with a thin film transistor S as a switching element, and pixel electrodes 14 are disposed in the respective pixel regions.

이 때, 상기 다수의 게이트 라인(30)은 수평 방향으로 형성되고, 상기 다수의 데이터 라인(40) 및 다수의 더미 게이트 라인(50)은 상기 게이트 라인(30)과 수직되는 방향으로 형성되어 있다.In this case, the plurality of gate lines 30 is formed in a horizontal direction, and the plurality of data lines 40 and the plurality of dummy gate lines 50 are formed in a direction perpendicular to the gate line 30. .

또한, 상기 게이트 라인(30) 및 데이터 라인(40)의 교차부에 형성된 박막트 랜지스터(S)는 드레인전극 콘택홀(95)에 통해서 화소전극(14)과 전기적으로 연결된다.In addition, the thin film transistor S formed at the intersection of the gate line 30 and the data line 40 is electrically connected to the pixel electrode 14 through the drain electrode contact hole 95.

또한 상기 하부기판(2)은 게이트 패드(34') 상에 위치한 게이트 패드 콘택홀(35')과, 데이터 패드(44') 상에 위치한 데이터 패드 콘택홀(45')을 통해서 각각 상부 전극(36', 46') 및 도면에 도시되지는 않았지만 구동회로(drive circuit)와 전기적으로 연결된다. In addition, the lower substrate 2 may have an upper electrode (not shown) through a gate pad contact hole 35 'positioned on the gate pad 34' and a data pad contact hole 45 'positioned on the data pad 44'. 36 ', 46' and not shown in the figure, but electrically connected to a drive circuit.

종래의 경우 상기 게이트 패드가 액정패널의 좌우 가장자리 영역에 형성되고, 데이터 패드가 액정패널의 상하 가장자리에 형성되어 있기 때문에, 게이트 라인에 소정의 신호를 제공하는 게이트 구동회로 및 데이터 라인에 소정의 신호를 제공하는 데이터 구동회로가 각각 분리되어 있으며, 이는 각각 게이트 패드 및 데이터 패드와 전기적으로 연결되어 있었다.In the related art, since the gate pads are formed in the left and right edge regions of the liquid crystal panel, and the data pads are formed in the upper and lower edges of the liquid crystal panel, the predetermined signal is applied to the gate driving circuit and the data line which provide a predetermined signal to the gate line. Each of the data driving circuits is provided separately, and is electrically connected to the gate pad and the data pad, respectively.

이에 반해, 본 발명의 경우에는 상게 게이트 패드(34') 및 데이터 패드(44')가 액정패널의 상하 가장자리의 동일한 영역에 형성되어 있기 때문에, 게이트 구동회로와 데이터 구동회로가 분리되어 형성되지 않아도 되며, 이에 따라 본 발명의 경우에는 게이트 구동회로 및 데이터 구동회로가 포함되어 있는 일체형 구동회로가 구비될 수 있으며, 상기 데이터 패드(44')와 게이트 패드(44')는 일체형 구동회로로부터 각각의 신호를 제공받을 수 있는 것이다. In contrast, in the present invention, since the gate pad 34 'and the data pad 44' are formed in the same region of the upper and lower edges of the liquid crystal panel, the gate driving circuit and the data driving circuit do not need to be formed separately. Accordingly, in the case of the present invention, an integrated driving circuit including a gate driving circuit and a data driving circuit may be provided, and the data pad 44 'and the gate pad 44' may be formed from the integrated driving circuit. You can get a signal.

또한, 상기 구동회로에 비디오 신호, 타이밍 신호 및 전원전압 등을 제공하기 위한 전기신호 변환회로도 구비되어야 하며, 일반적으로 상기 구동 회로들은 칩(Chip) 형태로, 전기신호 변환회로는 인쇄회로기판(이하 PCB)의 형태로 각각 제 작된다.In addition, an electrical signal conversion circuit for providing a video signal, a timing signal, and a power supply voltage to the driving circuit should also be provided. Generally, the driving circuits are in the form of a chip, and the electrical signal conversion circuit is a printed circuit board (hereinafter, referred to as a "chip"). It is manufactured in the form of PCB).

여기서, 상기 구동 회로 칩은 도전성 필름 탭 상에 실장 되거나 또는 액정 패널의 표면에 실장 되고 있으며, 이들 구동회로 칩이 설치된 위치에 따라 탭 방식과 COG(Chips On Glass)라는 표면실장 방식으로 구분된다. 한편, PCB는 가요성 인쇄회로필름(이하 FPC)에 의해 구동 회로 칩과 전기적으로 접속되고, 상기 FPC상의 배선을 액정패널 상에 형성함으로써 FPC의 구조와 제조공정을 간소화한 LOG(Line On Glass) 방식의 액정표시장치도 출시되고 있다. Here, the driving circuit chip is mounted on the conductive film tab or mounted on the surface of the liquid crystal panel, and is divided into a tab type and a surface mounting method called COG (Chips On Glass) according to the position where the driving circuit chip is installed. On the other hand, the PCB is electrically connected to the driving circuit chip by a flexible printed circuit film (hereinafter referred to as FPC), and by forming wiring on the FPC on the liquid crystal panel, LOG (Line On Glass) which simplifies the structure and manufacturing process of the FPC. Liquid crystal display devices are also being released.

도 4는 본 발명에 의한 액정표시장치용 어레이 기판의 일부를 도시한 회로도로, 즉, 도 3에 도시된 일부 영역에 대한 회로도이다.FIG. 4 is a circuit diagram showing a part of an array substrate for a liquid crystal display according to the present invention, that is, a circuit diagram of a part of the area shown in FIG.

도 4를 참조하면, 어레이 기판 상에 매트릭스 형태로 형성된 다수의 게이트 라인(30) 및 데이터 라인(40)은 서로 교차하여 다수의 화소영역(P)을 정의하며, 상기 화소영역 내의 게이트 라인(30)과 데이터 라인(40)의 교차부에 형성된 박막트랜지스터(S)는 드레인 전극을 통해 화소전극과 연결되어 있고, 상기 화소전극은 어레이 기판 상에 형성된 공통전극(Vcom)과 대응되며, 그 사이의 전압 인가에 의해 액정을 구동시키게 된다.Referring to FIG. 4, a plurality of gate lines 30 and data lines 40 formed in a matrix form on an array substrate cross each other to define a plurality of pixel regions P, and gate lines 30 in the pixel region. ) And the thin film transistor S formed at the intersection of the data line 40 and the pixel electrode are connected to the pixel electrode through the drain electrode, and the pixel electrode corresponds to the common electrode Vcom formed on the array substrate. The liquid crystal is driven by applying a voltage.

또한, 각각의 화소전극은 그 전단의 게이트 라인(30)과 스토리지 캐패시터(Cst)를 형성하여 상기 액정 전압을 소정 시간 유지시켜 준다.In addition, each pixel electrode maintains the liquid crystal voltage for a predetermined time by forming a gate line 30 and a storage capacitor Cst.

본 발명의 경우 각각의 게이트 라인(30)에서 그와 대응하는 데이터 라인(40) 방향(상기 게이트 라인과 교차되어 화소영역을 이루는 각 데이터 라인과 평행한 방향)으로 각각의 더미 게이트 라인(50)이 인출되어 있으며, 상기 더미 게이트 라인(50)에 게이트 패드가 연결됨으로써 종래의 경우 액정패널 좌우 가장자리에 형성되던 게이트 패드를 데이터 패드가 형성되는 영역에 같이 형성할 수 있는 것이다. In the present invention, each dummy gate line 50 in each gate line 30 in a corresponding data line 40 direction (a direction parallel to each data line crossing the gate line to form a pixel region). Since the gate pad is connected to the dummy gate line 50, the gate pad formed at the left and right edges of the liquid crystal panel in the related art can be formed in the region where the data pad is formed.

이와 같이 게이트 신호가 제공되는 라인 및 데이터 신호가 제공되는 라인이 단일방향으로 배선됨으로써, 액정패널 좌우 측면에 형성되던 게이트 구동회로를 제거할 수 있으며, 이에 따라 측면부분에서 필요했던 영역이 제거됨에 따라 품질문제 및 비용 부분을 절감할 수 있을 뿐 아니라, 액정패널의 사이즈를 줄일 수 있는 것이다. As such, the line for providing the gate signal and the line for providing the data signal are wired in a single direction, so that the gate driving circuit formed on the left and right sides of the liquid crystal panel can be removed. In addition to reducing quality problems and cost, the size of the liquid crystal panel can be reduced.

이상의 설명에서와 같이 본 발명에 따른 액정표시장치용 어레이 기판에 의하면, 게이트 구동회로 및 데이터 구동회로를 하나의 일체형 구동회로 내에 포함하여 형성함으로써, 게이트 구동회로 및 데이터 구동회로를 각각 제한된 영역 내에 형성하는 LOG 구조에서 발생되는 품질 저하 문제를 극복할 수 있고, 또한 구동회로 칩 구현 시 공정 단순화 및 비용 절감의 효과를 얻을 수 있으며, 패널의 크기를 줄일 수 있다는 장점이 있다.

As described above, according to the array substrate for a liquid crystal display device according to the present invention, the gate driving circuit and the data driving circuit are formed in one integrated driving circuit, so that the gate driving circuit and the data driving circuit are formed in the limited area, respectively. It can overcome the quality deterioration problem caused by the LOG structure, and also can simplify the process and reduce the cost when implementing the driving circuit chip, and can reduce the size of the panel.

Claims (6)

기판 상에 배열된 다수의 게이트 라인과, 상기 게이트 라인과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 위치한 스위칭 소자로서의 박막트랜지스터와, 상기 화소영역에 각각 배치된 화소 전극으로 이루어진 액정표시장치용 어레이 기판에 있어서,A plurality of gate lines arranged on a substrate, a plurality of data lines crossing the gate lines to define a plurality of pixel regions, a thin film transistor as a switching element positioned at an intersection of the gate lines and the data lines, and the pixels An array substrate for a liquid crystal display device comprising pixel electrodes disposed in regions, respectively, 상기 각각의 데이터 라인과 연결되어 각 데이터 라인의 끝단부에 형성되는 다수의 데이터 패드와,A plurality of data pads connected to each data line and formed at an end of each data line; 상기 각각의 게이트 라인에서 그와 대응하는 데이터 라인 방향으로 각각의 더미 게이트 라인이 인출되며, 상기 각 더미 게이트 라인과 연결되어 상기 더미 게이트 라인의 끝단부에 형성되는 다수의 게이트 패드가 포함되고,Each of the dummy gate lines may be drawn out from the respective gate lines in a corresponding data line direction, and a plurality of gate pads connected to the dummy gate lines may be formed at an end of the dummy gate line, 상기 게이트 패드는 상기 각각의 데이터 패드 사이에 배치되고,The gate pad is disposed between the respective data pads, 상기 더미 게이트 라인은 상기 각각의 데이터 라인 사이에 배치되는 것을 특징으로 하는 액정표시장치용 어레이 기판.And the dummy gate line is disposed between the respective data lines. 제 1항에 있어서,The method of claim 1, 상기 데이터 패드와 게이트 패드는 상기 어레이 기판의 상 또는 하측에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.And the data pad and the gate pad are formed above or below the array substrate. 제 1항에 있어서,The method of claim 1, 상기 데이터 패드와 게이트 패드는 일체형 구동회로로부터 각각의 신호를 제공받음을 특징으로 하는 액정표시장치용 어레이 기판.And the data pad and the gate pad receive respective signals from an integrated driving circuit. 제 3항에 있어서,The method of claim 3, wherein 상기 일체형 구동회로에는 게이트 구동회로 및 데이터 구동회로가 포함되어 있음을 특징으로 하는 액정표시장치용 어레이 기판.And the integrated driving circuit includes a gate driving circuit and a data driving circuit. 제 1항에 있어서,The method of claim 1, 상기 다수의 게이트 라인은 수평 방향으로 형성됨을 특징으로 하는 액정표시장치용 어레이 기판.And the plurality of gate lines are formed in a horizontal direction. 제 1항에 있어서,The method of claim 1, 상기 다수의 데이터 라인 및 다수의 더미 게이트 라인은 상기 게이트 라인과 수직되는 방향으로 형성됨을 특징으로 하는 액정표시장치용 어레이 기판.And the plurality of data lines and the plurality of dummy gate lines are formed in a direction perpendicular to the gate lines.
KR1020030073333A 2003-10-21 2003-10-21 array board for liquid crystal display KR100998100B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030073333A KR100998100B1 (en) 2003-10-21 2003-10-21 array board for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030073333A KR100998100B1 (en) 2003-10-21 2003-10-21 array board for liquid crystal display

Publications (2)

Publication Number Publication Date
KR20050038119A KR20050038119A (en) 2005-04-27
KR100998100B1 true KR100998100B1 (en) 2010-12-02

Family

ID=37240605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030073333A KR100998100B1 (en) 2003-10-21 2003-10-21 array board for liquid crystal display

Country Status (1)

Country Link
KR (1) KR100998100B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101150199B1 (en) * 2005-06-29 2012-06-12 엘지디스플레이 주식회사 Lcd and gate driving circuit thereof
KR101100888B1 (en) 2005-08-04 2012-01-02 삼성전자주식회사 Drive film, drive package for organic light emitting diode display and organic light emitting diode display including the same
KR102244693B1 (en) 2014-11-10 2021-04-27 삼성디스플레이 주식회사 Display apparatus

Also Published As

Publication number Publication date
KR20050038119A (en) 2005-04-27

Similar Documents

Publication Publication Date Title
KR101717076B1 (en) Narrow bezel type array substrate and liquid crystal display device using the same
US8704991B2 (en) Liquid crystal display device capable of compensatng for a resistance variation in a link unit
KR101256669B1 (en) Liquid crystal display device
JP2001305995A (en) Substrate for display device and method for manufacturing the same, as well as liquid crystal device and electronic apparatus
US20070164948A1 (en) Liquid crystal display
KR100961268B1 (en) array substrate for liquid crystal display device
KR20110024603A (en) Liquid crystal display device and method of fabricating the same
US20190025629A1 (en) Display device and smart mobile device
US7006178B2 (en) One drop fill LCD panel having light-shielding pattern with first and second metal patterns
KR20080002336A (en) A liquid crystal display device
KR100998100B1 (en) array board for liquid crystal display
KR101106557B1 (en) IPS mode LCD apparatus
KR100963032B1 (en) A lcd using of heating common electrode and the fabrication method
KR101394920B1 (en) Chip on glass type liquid crystal display device
KR100495855B1 (en) LCD Display
CN212341651U (en) Narrow-frame liquid crystal display screen
KR20130026072A (en) Liquid crystal display device and method of fabricating the same
KR101213096B1 (en) In-plane switching mode thin film transistor array panel and liquid crystal display comprising the same
KR100551439B1 (en) LCD Module
KR100796153B1 (en) Liquid Crystal Display
KR101048703B1 (en) LCD Display
JP3142622B2 (en) Display device
KR20030057147A (en) In-Plane switching mode LCD
KR20140078270A (en) liquid crystal display device
KR20060004255A (en) Flexible film and display device having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 9