KR20140078105A - Printed circuit board and manufacturing method therefor - Google Patents

Printed circuit board and manufacturing method therefor Download PDF

Info

Publication number
KR20140078105A
KR20140078105A KR1020120147071A KR20120147071A KR20140078105A KR 20140078105 A KR20140078105 A KR 20140078105A KR 1020120147071 A KR1020120147071 A KR 1020120147071A KR 20120147071 A KR20120147071 A KR 20120147071A KR 20140078105 A KR20140078105 A KR 20140078105A
Authority
KR
South Korea
Prior art keywords
layer
prepreg
resin
circuit board
printed circuit
Prior art date
Application number
KR1020120147071A
Other languages
Korean (ko)
Other versions
KR102119760B1 (en
Inventor
김홍일
오창진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120147071A priority Critical patent/KR102119760B1/en
Publication of KR20140078105A publication Critical patent/KR20140078105A/en
Application granted granted Critical
Publication of KR102119760B1 publication Critical patent/KR102119760B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

The present invention forms an insulating layer by using a prepreg of roughness performed by two hardening processes when a PCB is manufactured. Therefore, when the thermal bonding tape is firmly attached to the insulating layer, a thermal bonding tape is attached onto the prepreg due to the roughness of the prepreg. Therefore, the adhesion to the insulating layer of the PCB of the thermal boding tape is improved.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREFOR}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board (PCB)

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a manufacturing method thereof.

반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.Semiconductor or optical device package technology has been steadily developed in accordance with demands for high density, miniaturization, and high performance. However, since it is relatively inferior to semiconductor manufacturing technology, development of package technology is required to solve the demand for high performance, miniaturization and high density Have recently emerged.

반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다. LED 칩이나 스마트 IC 칩이 본딩되는 기판의 구성은 도 1에 도시된 바와 같다. Related to the semiconductor / optical device package, a silicon chip, an LED (Light Emitting Diode) chip, a smart IC chip and the like are bonded on a substrate through wire bonding or LOC (Lead On Chip) bonding. The structure of the substrate on which the LED chip or the Smart IC chip is bonded is as shown in FIG.

도 1은 종래 스마트 IC 칩이 장착된 IC 모듈의 단면을 나타낸 도면이다. 도 1을 참조하면, IC 모듈(110)은 IC 칩(112)과 인쇄회로기판(115) 및 몰딩부(160)를 포함한다. IC 칩(112)은 메모리 반도체 소자이거나 마이크로프로세서 칩이다. 인쇄회로기판(115)은 금속 패턴층(120)과 절연층(130)를 포함한다. 절연층(130)은 인쇄회로기판(115)의 몸체를 형성한다. 금속 패턴층(120)은 예컨대, 구리 금속을 절연층(130)에 패터닝함으로써 형성된다. 1 is a cross-sectional view of an IC module equipped with a conventional smart IC chip. Referring to FIG. 1, the IC module 110 includes an IC chip 112, a printed circuit board 115, and a molding unit 160. The IC chip 112 is a memory semiconductor element or a microprocessor chip. The printed circuit board 115 includes a metal pattern layer 120 and an insulating layer 130. The insulating layer 130 forms the body of the printed circuit board 115. The metal pattern layer 120 is formed, for example, by patterning copper metal on the insulating layer 130.

IC 칩(112)은 예컨대, 금속 와이어(116, 118)를 통해 금속 패턴층(120)과 전기적으로 연결된다. 즉, IC 칩(112)은 와이어 본딩 공정을 통해 금속 패턴층(120)과 전기적으로 접속된다. 와이어 본딩 공정은 전도도가 높은 금(Au) 이나 알루미늄(Al)으로 된 와이어를 IC 칩(112)의 외부 단자에 붙이는 공정이다. 이러한 금 와이어 또는 알루미늄 와이어는 작은 충격에도 파손가능성이 높기 때문에 와이어 본딩 후 와이어 본딩된 영역을 몰딩하는 과정을 거친다. 그에 따라, 몰딩부(160)가 형성되며 예컨대, 에폭시 수지로 이루어진다. The IC chip 112 is electrically connected to the metal pattern layer 120 through metal wires 116 and 118, for example. That is, the IC chip 112 is electrically connected to the metal pattern layer 120 through a wire bonding process. The wire bonding step is a step of attaching a wire made of gold (Au) or aluminum (Al) having high conductivity to an external terminal of the IC chip 112. Since such gold wire or aluminum wire is likely to break even in a small impact, it is subjected to a process of molding a wire-bonded region after wire bonding. Accordingly, a molding part 160 is formed, and is made of, for example, an epoxy resin.

전술한 바와 같이 구성된 IC 모듈은 IC 모듈이 장착되는 카드 본체(170)에 도 2에 도시된 바와 같이 접착된다. The IC module configured as described above is bonded to the card body 170 on which the IC module is mounted as shown in FIG.

도 2는 도 1의 IC 모듈이 실장된 카드의 단면을 나타낸 도면이다.2 is a cross-sectional view of a card on which the IC module of FIG. 1 is mounted.

도 2에 도시된 바와 같이, 카드 본체(170)에 형성된 오목부에 IC 모듈이 실장되는데, IC 모듈의 접촉면은 카드 외부로 노출되도록 실장된다. 이 경우, IC 모듈이 카드 본체(170)에 접착될 수 있도록 IC 모듈의 인쇄회로기판(110)이 접합되는 카드 본체(170)의 부분에 열 융착 테이프(hot melt tape)(180)를 제공한다. 그에 따라, IC 모듈의 인쇄회로기판(110)이 열 융착 테이프에 부착되어 카드 본체(170)에 실장된다. As shown in FIG. 2, the IC module is mounted on the concave portion formed in the card body 170, and the contact surface of the IC module is mounted so as to be exposed to the outside of the card. In this case, a hot melt tape 180 is provided on a portion of the card main body 170 to which the printed circuit board 110 of the IC module is bonded so that the IC module can be adhered to the card main body 170 . Accordingly, the printed circuit board 110 of the IC module is attached to the heat-sealing tape and mounted on the card body 170.

그러데, IC 모듈의 인쇄회로기판(110)이 카드 본체(170)에 부착하는 공정에서 열 융착 테이프(180)와 인쇄회로기판(110)의 계면에서 밀착 불량이 발생할 수 있다. However, in the process of attaching the printed circuit board 110 of the IC module to the card body 170, adhesion failure may occur at the interface between the heat-sealing tape 180 and the printed circuit board 110.

특허공개번호 특2002-0011361Patent Publication No. 2002-0011361

본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 열 융착 테이프와 IC 모듈의 인쇄회로기판 사이의 접착력이 향상된, 인쇄회로기판 및 이를 포함하는 IC 모듈을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a printed circuit board and an IC module including the same, wherein the adhesive force between the heat-seal tape and the printed circuit board of the IC module is improved.

전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 인쇄회로기판은, 표면에 미리 결정된 값 이상의 거칠기를 갖는 프리프레그로 형성된 절연층; 및 상기 절연층의 일 측면 상에 형성된 금속 패턴층을 포함한다. According to an aspect of the present invention, there is provided a printed circuit board comprising: an insulating layer formed on a surface of a prepreg having a roughness greater than a predetermined value; And a metal pattern layer formed on one side of the insulating layer.

상기 인쇄회로기판은 상기 절연층과 상기 금속 패턴층 사이에 개재하는 접착층을 더 포함할 수 있다.The printed circuit board may further include an adhesive layer interposed between the insulating layer and the metal pattern layer.

상기 인쇄회로기판은 상기 금속 패턴층 상에 형성된 도금층을 더 포함할 수 있다.The printed circuit board may further include a plating layer formed on the metal pattern layer.

상기 도금층은 상기 금속 패턴층 상에 형성된 니켈층 및 상기 니켈층 상에 형성된 금층을 포함할 수 있다. The plating layer may include a nickel layer formed on the metal pattern layer and a gold layer formed on the nickel layer.

상기 금속 패턴층은 구리, 알루미늄 또는 황동으로 형성될 수 있다.The metal pattern layer may be formed of copper, aluminum or brass.

상기 프리프레그는 코어층 및 코어층의 양 면에 각각 형성된 수지층들을 포함할 수 있다.The prepreg may include resin layers formed on both sides of the core layer and the core layer, respectively.

상기 코어층은 시트 형상 유리 섬유 기재로 형성될 수 있다.The core layer may be formed of a sheet-shaped glass fiber substrate.

본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법은 하나의 프리프레그에 대해 1차 경화 공정 및 2차 경화 공정을 수행하여 절연층을 형성하고; 상기 절연층의 일 면 상에 접착층을 형성하며; 상기 접착층 상에 금속 패턴층을 형성하는 것을 포함한다. According to another embodiment of the present invention, there is provided a method of manufacturing a printed circuit board, comprising: performing a first curing process and a second curing process on one prepreg to form an insulating layer; Forming an adhesive layer on one side of the insulating layer; And forming a metal pattern layer on the adhesive layer.

상기 1차 경화 공정은 200℃에서 5시간 동안 수행될 수 있다.The primary curing process may be performed at 200 < 0 > C for 5 hours.

상기 2차 경화 공정은 180℃에서 2시간 동안 수행될 수 있다.The secondary curing process may be performed at 180 < 0 > C for 2 hours.

상기 2차 경화 공정은 200℃에서 2시간 동안 수행될 수 있다.The secondary curing process may be performed at 200 < 0 > C for 2 hours.

상기 인쇄회로기판 제조방법은 상기 1차 경화 공정과 상기 2차 경화 공정 사이에 상기 프리프레그에 대해 디스미어 공정을 수행하는 것을 더 포함할 수 있다.The printed circuit board manufacturing method may further include performing a desmear process on the prepreg between the primary curing process and the secondary curing process.

본 발명에 따르면 인쇄회로기판을 제조할 때 2번의 경화 공정을 거쳐 거칠기를 갖는 프리프레그를 이용하여 절연층을 형성한다. 그에 따라, 절연층에 열 융착 테이프가 부착될 때 열 융착 테이프가 프리프레그의 거칠기로 인해 프리프레그 상에 부착되어 잘 벗겨지지 않게 된다. 그에 따라, 열 융착 테이프의 인쇄회로기판의 절연층에 대한 접착력이 향상된다.According to the present invention, when a printed circuit board is manufactured, an insulating layer is formed using a prepreg having roughness through two curing processes. Accordingly, when the thermally fusible tape is attached to the insulating layer, the thermally fusible tape adheres to the prepreg due to the roughness of the prepreg, so that the thermally fusible tape is not easily peeled off. As a result, the adhesive force of the heat seal tape to the insulating layer of the printed circuit board is improved.

도 1은 종래의 스마트 IC용 인쇄회로기판의 단면도를 나타낸 도면이다.
도 2는 도 1의 IC 모듈이 실장된 카드의 단면을 나타낸 도면이다.
도 3는 본 발명의 바람직한 실시예에 따른 프리프레그의 단면도를 나타낸 도면이다.
도 4는 본 발명의 일 실싱예에 따라 프리프레그를 처리하는 공정을 나타낸 도면이다.
도 5 및 도 6은 도 4의 공정들에 따른 프리프레그의 표면을 확대한 사진을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면이다.
도 8은 종래 기술 및 본 발명에 따른 인쇄회로기판의 열 융합 테이프에 대한 밀착력을 나타낸 사진이다. 1 is a sectional view of a conventional smart IC printed circuit board.
2 is a cross-sectional view of a card on which the IC module of FIG. 1 is mounted.
3 is a cross-sectional view of a prepreg according to a preferred embodiment of the present invention.
4 is a view showing a process of processing a prepreg in accordance with one embodiment of the present invention.
5 and 6 are enlarged photographs of the surface of the prepreg according to the processes of FIG.
7 is a view illustrating a manufacturing process of a printed circuit board according to an embodiment of the present invention.
8 is a photograph showing the adhesion of a printed circuit board to a thermally fused tape according to the prior art and the present invention.

이하에서는 첨부한 도면을 참조하여 바람직한 실시형태에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention. In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.

도 3는 본 발명의 바람직한 실시예에 따른 프리프레그의 단면도를 나타낸 도면이다. 3 is a cross-sectional view of a prepreg according to a preferred embodiment of the present invention.

도 3을 참조하면, 프리프레그(200)는 시트 형상 기재(섬유 기재)로 형성된 코어층(211)과, 코어층(211)의 한쪽면 측에 형성되는 제1 수지층(212) 및 다른쪽 면 측에 형성되는 제2 수지층(213)을 포함한다. 이러한 프리프레그는 반경화된 상태의 원자재이다.3, the prepreg 200 includes a core layer 211 formed of a sheet-like base material (fiber base material), a first resin layer 212 formed on one side of the core layer 211, And a second resin layer 213 formed on the surface side. These prepregs are semi-cured raw materials.

코어층(211)가 형성되어진 시트 형상 기재로는 유리 직포, 유리 부직포 등의 유리섬유 기재, 폴리아미드 수지 섬유, 방향족 폴리아미드 수지 섬유, 전(全)방향족 폴리아미드 수지 섬유 등의 폴리아미드계 수지 섬유, 폴리에스테르 수지 섬유, 방향족 폴리에스테르 수지 섬유, 전방향족 폴리에스테르 수지 섬유 등의 폴리에스테르계 수지 섬유, 폴리이미드 수지 섬유, 불화 탄소수지 섬유 등을 주성분으로 하는 직포 또는 부직포로 구성되는 합성섬유 기재, 크래프트(graft)지, 코튼 린터(cotton linter)지, 린터와 크래프트 펄프의 혼초지(混抄紙) 등을 주성분으로 하는 종이 기재 등의 유기 섬유 기재 등의 섬유 기재, 폴리에스테르, 폴리이미드 등의 수지 필름 등을 들 수 있다. 이들 중에서도 유리섬유 기재가 바람직하다. 이것에 의해, 프리프레그의 강도를 향상할 수 있다. 또, 프리프레그의 열팽창 계수를 작게 할 수 있다.As the sheet-like base material on which the core layer 211 is formed, a glass fiber base such as a glass woven fabric or a glass nonwoven fabric, a polyamide base resin such as a polyamide resin fiber, an aromatic polyamide resin fiber or a wholly aromatic polyamide resin fiber A synthetic fiber substrate composed of a woven or nonwoven fabric composed mainly of polyester resin fibers such as polyester fibers, polyester resin fibers, aromatic polyester resin fibers and wholly aromatic polyester resin fibers, polyimide resin fibers, and fluorocarbon resin fibers A fibrous substrate such as an organic fiber substrate such as a paper substrate mainly composed of a linter and a kraft pulp, etc., a polyester substrate, a polyimide substrate, Resin films and the like. Of these, glass fiber substrates are preferred. Thus, the strength of the prepreg can be improved. In addition, the thermal expansion coefficient of the prepreg can be reduced.

시트 형상 기재(섬유 기재)의 두께는 특별히 제한되지 않지만, 얇은 프리프레그를 얻는 경우에는 30 ㎛ 이하가 바람직하고, 25 ㎛ 이하가 특히 바람직하고, 10∼20 ㎛가 가장 바람직하다. 시트 형상 기재의 두께가 상기 범위 내이면, 후술하는 기판의 강도를 유지하면서 그 박막화를 도모할 수 있다.The thickness of the sheet-like base material (fiber substrate) is not particularly limited, but in the case of obtaining a thin prepreg, it is preferably 30 占 퐉 or less, particularly preferably 25 占 퐉 or less, and most preferably 10 to 20 占 퐉. When the thickness of the sheet-like substrate is within the above range, the thickness of the sheet-like substrate can be maintained while maintaining the strength of the substrate to be described later.

제1 수지층(212)는 도 3에 도시된 바와 같이, 코어층(211)의 한쪽 면 상에 형성되어 있고, 제2 수지층(213)는 코어층(211)의 다른 쪽 면 상에 형성되어 있다. The first resin layer 212 is formed on one side of the core layer 211 and the second resin layer 213 is formed on the other side of the core layer 211 .

제1 및 제2 수지층(212, 213)은 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리페닐렌 옥사이드 수지, 폴리에테르술폰 수지 등의 열가소성 수지로 이루어질 수 있다. The first and second resin layers 212 and 213 may be made of a thermoplastic resin such as a phenoxy resin, a polyimide resin, a polyamideimide resin, a polyphenylene oxide resin, or a polyether sulfone resin.

이러한 프리프레그(200)는 본 발명에 따라, 반경화 상태로부터 적어도 2번의 경화 공정을 거쳐 스마트 IC용 인쇄회로기판에 사용된다. This prepreg 200 is used in a printed circuit board for a smart IC through at least two curing processes from a semi-cured state according to the present invention.

도 4는 본 발명의 일 실싱예에 따라 프리프레그를 처리하는 공정을 나타낸 도면이다.4 is a view showing a process of processing a prepreg in accordance with one embodiment of the present invention.

도 4를 참조하면, 먼저, 반경화 상태의 프리프레그(200)를 준비한다(단계 410). 반경화 상태의 프리프레그는 당업계 시장에서 구입가능하다. 반경화 상태의 프리프레그를 준비한 후 제1 조건에서 1차 경화시킨다(단계 420). 예컨대, 반경화 프리프레그는 200℃에서 5시간 동안 경화될 수 있다. 1차 경화 공정은 B 스테이지의 상태에서 C 스테이지 상태로 경화시키기 위한 것이다. 이에 대해 구체적으로 설명하면, 열경화성 수지는 완전히 용해된 상태인 A 스테이지(A-stage) 상태, 수지가 탄성과 열가소성을 가지고 부분적으로 용해되는 상태 즉, 반경화 상태인 B 스테이지(B-stage) 상태 및 수지가 완전히 가교가 이루어져 경화 완료된 상태인 C 스테이지(C-stage) 상태를 가질 수 있다. 따라서, 프리프레그(200)의 수지층(212,213)는 반경화 상태인 B 스테이지에서 완전 경화 상태인 C 스테이지 상태로 경화시키기 위한 것이다. 1차 경화된 프리프레그에 대해 디스미어 공정을 수행한다(단계 430). 디스미어(Desmear) 공정은 경화 공정시 고온에 의해 발생하는 스미어를 제거하는 공정이다. 스미어는 경화 공정시 경화 온도에 따른 수지의 변화에 의해 발행한다. 구체적으로, 경화 공정시 고열에 의해 프리프레그의 제1 및 제2 수지층(222, 224)은 부풀어 오른다. 즉, 디스미어(Desmear) 공정은 프리프레그의 표면 상의 부풀어 오른 부분을 매끄럽게 하는 공정이다.Referring to FIG. 4, prepreg 200 in semi-cured state is prepared (step 410). Semi-cured prepregs are available on the market. A semi-cured prepreg is first prepared and cured in the first condition (step 420). For example, a semi-cured prepreg can be cured at 200 DEG C for 5 hours. The primary curing process is for curing from the B-stage to the C-stage. To be more specific, the thermosetting resin may be in the A-stage state in a completely dissolved state, the B-stage state in which the resin is partially melted with elasticity and thermoplastic, that is, And a C-stage state in which the resin is completely crosslinked and cured. Therefore, the resin layers 212 and 213 of the prepreg 200 are for curing the B stage, which is a semi-cured state, to the C stage state, which is a fully cured state. A desmear process is performed on the primary cured prepreg (step 430). The desmear process is a process for removing the smear caused by the high temperature during the curing process. Smear is caused by a change in resin depending on the curing temperature during the curing process. Specifically, the first and second resin layers 222 and 224 of the prepreg swell due to the high temperature during the curing process. That is, the desmear process is a process of smoothing the swollen portion on the surface of the prepreg.

1차 경화된 프리프레그에 대해 디스미어 공정을 수행한 후 프리프레그를 2차 경화시킨다(단계 440). 예컨대, 프리프레그는 180 ℃에서 2시간 동안 경화될 수 있다. 다른 실시예에 따라 프리프레그는 200 ℃에서 2시간 동안 경화될 수 있다. 2차 경화는 디스미어 공정 후 불안정해진(brittle) 프리프레그를 안정화시키기 위함이다. After the first hardened prepreg is subjected to a desmear process, the prepreg is secondarily cured (step 440). For example, the prepreg can be cured at 180 DEG C for 2 hours. According to another embodiment, the prepreg can be cured at < RTI ID = 0.0 > 200 C < / RTI > for 2 hours. Secondary curing is to stabilize the brittle prepreg after the desmear process.

도 5 및 도 6은 도 4의 공정들에 따른 프리프레그의 표면을 확대한 사진을 나타낸다. 도 5 및 도 6은 서로 다른 제조사에 의해 제조된 프리프레그를 도시한다. 도 5 및 도 6에서 상부의 사진은 프리프레그의 표면을 만배(x10000) 확대한 사진이며, 중간의 사진은 프리프레그의 표면을 오천배(x5000) 확대한 사진이며, 하부의 사진은 프리프레그의 표면을 이천배(x2000) 확대한 사진을 나타낸다. 5 and 6 are enlarged photographs of the surface of the prepreg according to the processes of FIG. Figures 5 and 6 illustrate prepregs made by different manufacturers. In FIGS. 5 and 6, the top photograph is a magnified view (x10000) enlarged the surface of the prepreg, the middle photograph is a photograph of the surface of the prepreg enlarged 5,000 times (x5000) It shows the photograph enlarged the surface by 2,000 times (x2000).

도 5 및 도 6을 참조하면, 단계 420을 거친 프리프레그의 수지층의 표면은 도 5 및 도 6의 (a)에 도시되어 있다. 단계 430를 거친 프리프레그의 수지층 표면은 도 5 및 도 6의 (b)에 도시되어 있다. 그리고, 단계 440을 거친 프리프레그의 수지층 표면은 도 5 및 도 6의 (c) 및 (d)에 도시되어 있다. 도 5 및 도 6의 (c)는 디스미어 공정을 거친 프리프레그를 180℃에서 2시간동안 경화시킨 프리프레그의 표면을 나타낸다. 도 5 및 도 6의 (d)는 디스미어 공정을 거친 프리프레그를 200℃에서 2시간동안 경화시킨 프리프레그의 표면을 나타낸다. Referring to Figs. 5 and 6, the surface of the resin layer of the prepreg after step 420 is shown in Figs. 5 and 6 (a). The surface of the resin layer of the prepreg after the step 430 is shown in Figs. 5 and 6 (b). The surface of the resin layer of the prepreg after the step 440 is shown in Figs. 5 and 6 (c) and 6 (d). 5 and 6 (c) show the surface of the prepreg obtained by curing the prepreg after desmearing process at 180 ° C for 2 hours. 5 and 6 (d) show the surface of the prepreg obtained by curing the prepreg after desmearing process at 200 캜 for 2 hours.

이러한 경화 공정을 통해 프리프레그(200)의 표면은 미리 결정된 값 이상의 거칠기를 갖는다. 전술한 바와 같이, 프리프레그(200)는 반경화 상태에서 적어도 1번 이상의 경화 공정을 거쳐 그 표면에 거칠기가 생성된다. 즉, 제1 수지층(212) 및 제2 수지층(213)의 표면에 거칠기가 생성된다. Through this curing process, the surface of the prepreg 200 has a roughness of a predetermined value or more. As described above, the prepreg 200 undergoes at least one curing process in the semi-cured state to produce roughness on the surface thereof. That is, roughness is generated on the surfaces of the first resin layer 212 and the second resin layer 213.

이하 상기 프리프레그를 이용하여 인쇄회로기판을 제조하는 공정을 설명한다.Hereinafter, a process of manufacturing a printed circuit board using the prepreg will be described.

도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 공정을 나타낸 도면이다. 7 is a view illustrating a manufacturing process of a printed circuit board according to an embodiment of the present invention.

도 7을 참조하면, 단계 S10에서 프리프레그(200)를 준비하고 프리프레그(200)의 일 면 상에 접착층(320)을 형성한다. 프리프레그(200)는 시트 형상 기재(섬유 기재)로 형성된 코어층(211)과, 코어층(211)의 한쪽면 측에 형성되는 제1 수지층(212) 및 다른쪽 면 측에 형성되는 제2 수지층(213)을 포함한다. Referring to FIG. 7, in step S10, a prepreg 200 is prepared, and an adhesive layer 320 is formed on one side of the prepreg 200. The prepreg 200 includes a core layer 211 formed of a sheet-like base material (fiber substrate), a first resin layer 212 formed on one side of the core layer 211, 2 resin layer 213 as shown in FIG.

코어층(211)이 형성되어진 시트 형상 기재로는 유리 직포, 유리 부직포 등의 유리섬유 기재, 폴리아미드 수지 섬유, 방향족 폴리아미드 수지 섬유, 전(全)방향족 폴리아미드 수지 섬유 등의 폴리아미드계 수지 섬유, 폴리에스테르 수지 섬유, 방향족 폴리에스테르 수지 섬유, 전방향족 폴리에스테르 수지 섬유 등의 폴리에스테르계 수지 섬유, 폴리이미드 수지 섬유, 불화 탄소수지 섬유 등을 주성분으로 하는 직포 또는 부직포로 구성되는 합성섬유 기재, 크래프트(graft)지, 코튼 린터(cotton linter)지, 린터와 크래프트 펄프의 혼초지(混抄紙) 등을 주성분으로 하는 종이 기재 등의 유기 섬유 기재 등의 섬유 기재, 폴리에스테르, 폴리이미드 등의 수지 필름 등을 들 수 있다. 이들 중에서도 유리섬유 기재가 바람직하다. 이것에 의해, 프리프레그의 강도를 향상할 수 있다. 또, 프리프레그의 열팽창 계수를 작게 할 수 있다.As the sheet-like base material on which the core layer 211 is formed, a glass fiber base such as a glass woven fabric or a glass nonwoven fabric, a polyamide base resin such as a polyamide resin fiber, an aromatic polyamide resin fiber or a wholly aromatic polyamide resin fiber A synthetic fiber substrate composed of a woven or nonwoven fabric composed mainly of polyester resin fibers such as polyester fibers, polyester resin fibers, aromatic polyester resin fibers and wholly aromatic polyester resin fibers, polyimide resin fibers, and fluorocarbon resin fibers A fibrous substrate such as an organic fiber substrate such as a paper substrate mainly composed of a linter and a kraft pulp, etc., a polyester substrate, a polyimide substrate, Resin films and the like. Of these, glass fiber substrates are preferred. Thus, the strength of the prepreg can be improved. In addition, the thermal expansion coefficient of the prepreg can be reduced.

시트 형상 기재(섬유 기재)의 두께는 특별히 제한되지 않지만, 얇은 프리프레그를 얻는 경우에는 30 ㎛ 이하가 바람직하고, 25 ㎛ 이하가 특히 바람직하고, 10∼20 ㎛가 가장 바람직하다. 시트 형상 기재의 두께가 상기 범위 내이면, 후술하는 기판의 강도를 유지하면서 그 박막화를 도모할 수 있다.The thickness of the sheet-like base material (fiber substrate) is not particularly limited, but in the case of obtaining a thin prepreg, it is preferably 30 占 퐉 or less, particularly preferably 25 占 퐉 or less, and most preferably 10 to 20 占 퐉. When the thickness of the sheet-like substrate is within the above range, the thickness of the sheet-like substrate can be maintained while maintaining the strength of the substrate to be described later.

제1 수지층(212)는 코어층(211)의 한쪽 면 상에 형성되어 있고, 제2 수지층(213)는 코어층(211)의 다른 쪽 면 상에 형성되어 있다. 제1 및 제2 수지층(212, 213)은 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리페닐렌 옥사이드 수지, 폴리에테르술폰 수지 등의 열가소성 수지로 이루어질 수 있다. 상기와 같은 구성의 프리프레그(200)는 본 발명에 따라 도 4에 도시된 공정을 거침으로써 표면 상에 거칠기를 갖는다. 이 프리프레그(200)는 본 발명에 따라 스마트 IC용 인쇄회로기판에서 절연층(310)으로 사용된다. 전술한 바와 같이, 이 프리프레그(200)의 표면은 미리 결정된 값 이상의 거칠기를 갖는다. 즉, 프리프레그(200)의 제1 수지층(212) 및 제2 수지층(213)의 표면에 미리 결정된 값 이상의 거칠기를 갖는다. The first resin layer 212 is formed on one side of the core layer 211 and the second resin layer 213 is formed on the other side of the core layer 211. The first and second resin layers 212 and 213 may be made of a thermoplastic resin such as a phenoxy resin, a polyimide resin, a polyamideimide resin, a polyphenylene oxide resin, or a polyether sulfone resin. The prepreg 200 having the above-described structure has roughness on the surface by going through the process shown in FIG. 4 according to the present invention. The prepreg 200 is used as an insulating layer 310 in a printed circuit board for a smart IC according to the present invention. As described above, the surface of the prepreg 200 has a roughness of a predetermined value or more. That is, the surface of the first resin layer 212 and the second resin layer 213 of the prepreg 200 has a roughness of a predetermined value or more.

프리프레그(200)의 일 면 상에 형성된 접착층(320)은 본딩 시트(bonding sheet)로 구현될 수 있다. The adhesive layer 320 formed on one side of the prepreg 200 may be implemented as a bonding sheet.

이어서, 단계 S20에서 절연층(310)에 관통홀을 형성한다. 이러한 관통홀은 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 비아홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. 이때 관통홀을 형성하는 방법으로는 펀칭(punching) 가공하는 방법, 레이저를 이용한 드릴(drill) 공정을 수행하는 방법 등이 이용될 수 있으며, 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 관통홀 형성방법이 이용될 수 있다고 할 것이다.Then, a through hole is formed in the insulating layer 310 in step S20. These through holes may include via holes for mounting the chips, via holes for electrical connection between the respective layers, thermal via holes for facilitating thermal diffusion, and via holes for aligning the respective layers. The through hole may be formed by a method of punching, a method of performing a drilling process using a laser, or the like. In addition, A method of forming a through hole may be used.

이어서, 단계 S30에서 접착층(320)의 상에 금속층(330)을 형성한다. 여기에서, 금속층(330)은 구리(Cu) 예컨대, 구리 포일로 이루어짐이 바람직하나, 이에 한정되는 것은 아니다. 예컨대, 금속층(330)은 구리와 아연의 합금인 황동이나 알루미늄으로 이루어질 수 있다. Then, a metal layer 330 is formed on the adhesive layer 320 in step S30. Here, the metal layer 330 is preferably made of copper (Cu), for example, copper foil, but is not limited thereto. For example, the metal layer 330 may be made of brass or aluminum, which is an alloy of copper and zinc.

이후 단계 S40에서 금속층(330)을 에칭하여 금속 패턴층(332)을 형성한다. 보다 자세하게는 여러 약품 처리를 통해 금속층 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 금속패턴층(332)을 형성하게 된다. Then, in step S40, the metal layer 330 is etched to form the metal pattern layer 332. [ More specifically, after the surface of the metal layer is activated by various chemical treatments, a photoresist is applied, and exposure and development processes are performed. After the development process is completed, a necessary circuit is formed through the etching process, and the photoresist is peeled off to form the metal pattern layer 332. [

마지막으로 단계 S50에서 금속패턴층(332)의 양 면에 도금층을 형성한다. 도금층(340)은 금속 패턴층(332) 상에 니켈로 도금하여 니켈층을 형성하고 니켈층 상에 금(Au)을 도금함으로써 형성될 수 있다. Finally, a plating layer is formed on both surfaces of the metal pattern layer 332 in step S50. The plating layer 340 may be formed by plating nickel on the metal pattern layer 332 to form a nickel layer and plating the nickel layer with gold (Au).

이렇게 하여 본 발명에 따른 인쇄회로기판이 제조된다. 본 발명에 따른 인쇄회로기판에서는 2번 경화 공정을 거침에 따라 표면에 거칠기를 갖는 프리프레그를 절연층(310)으로서 사용한다. Thus, a printed circuit board according to the present invention is manufactured. In the printed circuit board according to the present invention, a prepreg having surface roughness is used as the insulating layer 310 by performing the second curing process.

이에 따라, 상기 인쇄회로기판(300)을 포함하는 IC 모듈이 카드 본체에 부착될 때, 카드 본체에 접촉하는 절연층(310) 즉, 프리프레그(200)의 표면의 거칠기에 의해 프리프레그(200) 상에 부착되는 열 융착 테이프가 잘 밀착되는 효과가 있다. When the IC module including the printed circuit board 300 is attached to the card body, the insulating layer 310 contacting the card body, that is, the roughness of the surface of the prepreg 200, The heat-sealable tape adhering to the surface of the heat-sealable adhesive tape can be closely adhered.

또한, 절연층(310) 프리프레그(200) 상에 수지 등으로 몰딩부가 형성될 때 몰딩부의 프리프레그에 대한 접착력이 양호하다. Also, when the molding part is formed of resin or the like on the insulating layer 310 prepreg 200, adhesion of the molding part to the prepreg is good.

몰딩 방식은 크게 EMC 몰드(Mold) 방식 및 댐앤필(Dam and Fill) 방식으로 나눌 수 있다. 댐앤필 방식은 에폭시 수지의 일종으로 테두리에 댐(Dam) 수지를 도포한 후 먼저 경화를 시키고 내부를 유체로 채우는 방식이다. The moldings can be roughly classified into the EMC mold and the dam and fill method. The dam-and-fill method is a type of epoxy resin in which a dam resin is applied to the rim and then hardened and filled with a fluid.

도 8은 종래 기술 및 본 발명에 따른 인쇄회로기판의 열 융합 테이프에 대한 밀착력을 나타낸 사진이다. 8 is a photograph showing the adhesion of a printed circuit board to a thermally fused tape according to the prior art and the present invention.

도 8에서, 종래 기술에 따른 인쇄회로기판을 카드 본체로부터 분리한 상태는 좌측에 도시되어 있고, 본 발명에 따른 인쇄회로기판을 카드 본체로부터 분리한 상태는 우측에 도시되어 있다. 8, a state in which the printed circuit board according to the prior art is separated from the card body is shown on the left side, and a state in which the printed circuit board according to the present invention is separated from the card body is shown on the right side.

도 8에 도시된 바와 같이, 종래 기술에 따른 인쇄회로기판은 절연층의 표면이 매끄럽기 때문에, 열 융합 테이프에 대한 밀착력이 약하다. 그에 따라, 인쇄회로기판을 카드 본체로부터 분리하면 열 융합 테이프는 카드 본체측에 거의 잔존한다. As shown in FIG. 8, the printed circuit board according to the prior art has a weak adhesive force to the thermally fused tape because the surface of the insulating layer is smooth. Accordingly, when the printed circuit board is separated from the card body, the heat-fusible tape almost remains on the card body side.

반면, 본 발명에 따른 인쇄회로기판은 절연층의 표면이 거칠기를 가진다. 그에 따라, 인쇄회로기판을 카드 본체로부터 분리하면 열 융합 테이프는 카드 본체 및 인쇄회로기판에 동일하게 잔존한다. 즉, 본 발명에 따른 인쇄회로기판은 열 융착 테이프에 대한 밀착력이 우수하다. On the other hand, the surface of the insulating layer of the printed circuit board according to the present invention has roughness. Accordingly, when the printed circuit board is separated from the card body, the heat-fused tape remains on the card body and the printed circuit board. That is, the printed circuit board according to the present invention has excellent adhesion to the thermally fused tape.

전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.

210: 코어층 212: 제1 수지층
214: 제2 수지층 320: 접착층
330: 금속 패턴층 340: 도금층210: core layer 212: first resin layer
214: second resin layer 320: adhesive layer
330: metal pattern layer 340: plating layer

Claims (12)

표면에 미리 결정된 값 이상의 거칠기를 갖는 프리프레그로 형성된 절연층; 및
상기 절연층의 일 측면 상에 형성된 금속 패턴층을 포함하는 인쇄회로기판.An insulating layer formed of a prepreg having a surface having a roughness of a predetermined value or more; And
And a metal pattern layer formed on one side of the insulating layer. 청구항 1에 있어서,
상기 절연층과 상기 금속 패턴층 사이에 개재하는 접착층을 더 포함하는 인쇄회로기판.The method according to claim 1,
And an adhesive layer interposed between the insulating layer and the metal pattern layer. 청구항 1에 있어서,
상기 금속 패턴층 상에 형성된 도금층을 더 포함하는 인쇄회로기판.The method according to claim 1,
And a plating layer formed on the metal pattern layer. 청구항 3에 있어서,
상기 도금층은 상기 금속 패턴층 상에 형성된 니켈층 및 상기 니켈층 상에 형성된 금층을 포함하는 인쇄회로기판.The method of claim 3,
Wherein the plating layer comprises a nickel layer formed on the metal pattern layer and a gold layer formed on the nickel layer. 청구항 1에 있어서,
상기 금속 패턴층은 구리, 알루미늄 또는 황동으로 형성되는 인쇄회로기판.The method according to claim 1,
Wherein the metal pattern layer is formed of copper, aluminum or brass. 청구항 1에 있어서,
상기 프리프레그는 코어층 및 코어층의 양 면에 각각 형성된 수지층들을 포함하는 인쇄회로기판.The method according to claim 1,
Wherein the prepreg includes resin layers formed on both sides of the core layer and the core layer, respectively. 청구항 6에 있어서,
상기 코어층은 시트 형상 유리 섬유 기재로 형성되는 인쇄회로기판.The method of claim 6,
Wherein the core layer is formed from a sheet-like glass fiber substrate. 하나의 프리프레그에 대해 1차 경화 공정 및 2차 경화 공정을 수행하여 절연층을 형성하고;
상기 절연층의 일 면 상에 접착층을 형성하며;
상기 접착층 상에 금속 패턴층을 형성하는 것을 포함하는 인쇄회로기판 제조방법.Performing a primary curing process and a secondary curing process on one prepreg to form an insulating layer;
Forming an adhesive layer on one side of the insulating layer;
And forming a metal pattern layer on the adhesive layer. 청구항 8에 있어서,
상기 1차 경화 공정은 200℃에서 5시간 동안 수행된 인쇄회로기판 제조방법.The method of claim 8,
Wherein the primary curing step is performed at 200 < 0 > C for 5 hours. 청구항 8에 있어서,
상기 2차 경화 공정은 180℃에서 2시간 동안 수행된 인쇄회로기판 제조방법.The method of claim 8,
Wherein the secondary curing process is performed at 180 < 0 > C for 2 hours. 청구항 8에 있어서,
상기 2차 경화 공정은 200℃에서 2시간 동안 수행된 인쇄회로기판 제조방법.The method of claim 8,
Wherein the secondary curing process is performed at 200 < 0 > C for 2 hours. 청구항 8에 있어서,
상기 1차 경화 공정과 상기 2차 경화 공정 사이에 상기 프리프레그에 대해 디스미어 공정을 수행하는 것을 더 포함하는 인쇄회로기판 제조방법.The method of claim 8,
Further comprising performing a desmear process for the prepreg between the primary curing process and the secondary curing process.
KR1020120147071A 2012-12-17 2012-12-17 Printed circuit board for ic module and manufacturing method therefor KR102119760B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120147071A KR102119760B1 (en) 2012-12-17 2012-12-17 Printed circuit board for ic module and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147071A KR102119760B1 (en) 2012-12-17 2012-12-17 Printed circuit board for ic module and manufacturing method therefor

Publications (2)

Publication Number Publication Date
KR20140078105A true KR20140078105A (en) 2014-06-25
KR102119760B1 KR102119760B1 (en) 2020-06-08

Family

ID=51129782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147071A KR102119760B1 (en) 2012-12-17 2012-12-17 Printed circuit board for ic module and manufacturing method therefor

Country Status (1)

Country Link
KR (1) KR102119760B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043848A1 (en) * 2015-09-09 2017-03-16 한국생산기술연구원 Method for treating inner layer of printed circuit board
WO2024085511A1 (en) * 2022-10-21 2024-04-25 엘지이노텍 주식회사 Smart ic substrate, smart ic module, and ic card comprising same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102237610B1 (en) 2020-12-22 2021-04-06 오정기 Pcb circuit board manufacturing method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05222539A (en) * 1992-02-13 1993-08-31 Ibiden Co Ltd Prepreg for circuit board, production of printed circuit board using the same and printed circuit board
JPH0955444A (en) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd Semiconductor package
KR20020011361A (en) 2001-12-27 2002-02-08 최완균 Integrated Circuit Card and Circuit Board Suitable For Use in the IC Card
KR20090053725A (en) * 2007-11-22 2009-05-27 아지노모토 가부시키가이샤 Production method of multilayer printed wiring board and multilayer printed wiring board
KR20090066681A (en) * 2007-12-20 2009-06-24 삼성전기주식회사 Method for manufacturing printed circuit board
US20100288541A1 (en) * 2009-05-13 2010-11-18 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
KR20110043727A (en) * 2008-07-31 2011-04-27 세키스이가가쿠 고교가부시키가이샤 Epoxy resin composition, prepreg, cured body, sheet-like molded body, laminate and multilayer laminate
KR20110070526A (en) * 2009-12-18 2011-06-24 삼성전기주식회사 Package substrate, electronic component package having the same and method of manufacturing package substrate
KR20120079260A (en) * 2011-01-04 2012-07-12 삼성전기주식회사 Printed circuit board and a method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05222539A (en) * 1992-02-13 1993-08-31 Ibiden Co Ltd Prepreg for circuit board, production of printed circuit board using the same and printed circuit board
JPH0955444A (en) * 1995-08-11 1997-02-25 Hitachi Chem Co Ltd Semiconductor package
KR20020011361A (en) 2001-12-27 2002-02-08 최완균 Integrated Circuit Card and Circuit Board Suitable For Use in the IC Card
KR20090053725A (en) * 2007-11-22 2009-05-27 아지노모토 가부시키가이샤 Production method of multilayer printed wiring board and multilayer printed wiring board
KR20090066681A (en) * 2007-12-20 2009-06-24 삼성전기주식회사 Method for manufacturing printed circuit board
KR20110043727A (en) * 2008-07-31 2011-04-27 세키스이가가쿠 고교가부시키가이샤 Epoxy resin composition, prepreg, cured body, sheet-like molded body, laminate and multilayer laminate
US20100288541A1 (en) * 2009-05-13 2010-11-18 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer, and package applied with the substrate , and methods of manufacturing of the substrate and package
KR20110070526A (en) * 2009-12-18 2011-06-24 삼성전기주식회사 Package substrate, electronic component package having the same and method of manufacturing package substrate
KR20120079260A (en) * 2011-01-04 2012-07-12 삼성전기주식회사 Printed circuit board and a method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043848A1 (en) * 2015-09-09 2017-03-16 한국생산기술연구원 Method for treating inner layer of printed circuit board
WO2024085511A1 (en) * 2022-10-21 2024-04-25 엘지이노텍 주식회사 Smart ic substrate, smart ic module, and ic card comprising same

Also Published As

Publication number Publication date
KR102119760B1 (en) 2020-06-08

Similar Documents

Publication Publication Date Title
US8110754B2 (en) Multi-layer wiring board and method of manufacturing the same
JP5306789B2 (en) Multilayer wiring board and manufacturing method thereof
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US8233289B2 (en) Multilayer wiring substrate and method for manufacturing the same
CN103650650B (en) Printed circuit board and manufacturing methods
JP5093353B2 (en) Manufacturing method of component built-in module and component built-in module
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2010157709A (en) Printed wiring board and method for manufacturing the same
KR102119760B1 (en) Printed circuit board for ic module and manufacturing method therefor
KR101897069B1 (en) Manufacturing method of chip package member and manufacturing method of chip package
KR101886340B1 (en) Smart ic module and method of producing the same
JP2004179647A (en) Wiring board, semiconductor package, and method for producing base insulating film and wiring board
JP4192772B2 (en) Semiconductor chip mounting substrate, manufacturing method thereof, and manufacturing method of semiconductor package
KR101956103B1 (en) Printed circuit board and for smart ic module having this board
KR20130134973A (en) Printed circuit board for smart ic and manufacturing method therefor
KR20080082365A (en) Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core
JP2008263234A (en) Semiconductor chip mounting substrate, semiconductor package, and their manufacturing method
US8590144B2 (en) Method of manufacturing printed circuit board
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package
KR20140001550A (en) Printed circuit board and for smart ic module having this board
US11445601B2 (en) Component carrier and method of manufacturing a component carrier
CN112492777B (en) Circuit board and manufacturing method thereof
KR102007375B1 (en) Printed circuit board and for ic chip package having this board
JP4103482B2 (en) Semiconductor mounting substrate, semiconductor package using the same, and manufacturing method thereof
JP4605177B2 (en) Semiconductor mounting substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant