KR20080082365A - Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core - Google Patents

Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core Download PDF

Info

Publication number
KR20080082365A
KR20080082365A KR1020070023145A KR20070023145A KR20080082365A KR 20080082365 A KR20080082365 A KR 20080082365A KR 1020070023145 A KR1020070023145 A KR 1020070023145A KR 20070023145 A KR20070023145 A KR 20070023145A KR 20080082365 A KR20080082365 A KR 20080082365A
Authority
KR
South Korea
Prior art keywords
metal core
pcb
copper foil
pattern
circuit pattern
Prior art date
Application number
KR1020070023145A
Other languages
Korean (ko)
Inventor
고준영
전종근
신화수
천대상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070023145A priority Critical patent/KR20080082365A/en
Publication of KR20080082365A publication Critical patent/KR20080082365A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

A PCB(Printed Circuit Board) with a metal core, a method for fabricating the same, and a method for fabricating a semiconductor package using the PCB with the metal core are provided to reduce a cost by not performing a prepreg forming process. A method for fabricating a PCB includes the steps of: supplying a metal core(10); bonding a copper foil to the metal core; and patterning a PCB circuit by etching the copper foil bonded to the metal core. The method further includes the steps of coating the copper foil with an adhesive(20) to bond the copper foil to the metal core and processing a slot passing through the metal core and the copper foil after patterning the PCB circuit.

Description

금속 코어를 사용한 ＰＣＢ, 그 제조방법 및 반도체 패키지 제조방법{PCB with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using PCB with metal core}PCB with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using PCB with metal core}

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 PCB 제조 방법 및 반도체 패키지의 제조 방법을 공정 순서대로 도시한 공정 단면도들이다. 1A to 1F are cross-sectional views illustrating a method of manufacturing a PCB and a method of manufacturing a semiconductor package according to one embodiment of the present invention, in order of process.

도 2a 내지 도 2e는 본 발명의 다른 일 실시예에 따른 양면 PCB 제조 방법을 공정 순서대로 도시한 단면도들이다. 2A to 2E are cross-sectional views illustrating a double-sided PCB manufacturing method according to another embodiment of the present invention in the order of processing.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10: 금속 코어 20, 54: 접착제10: metal core 20, 54: adhesive

32: PCB 회로 패턴 34: 접속 전극32: PCB circuit pattern 34: connection electrode

36: 본딩 와이어 40: 폴리머 감광 패턴36: bonding wire 40: polymer photosensitive pattern

42: 봉지제 50: 반도체 칩 42: encapsulant 50: semiconductor chip

52: 접속 패드 60: 몰딩ＰＣＢ52: connection pad 60: molding PC

본 발명은 반도체 패키지에 사용되는 인쇄회로기판(PCB: printed circuit board)의 제조방법 및 인쇄회로기판을 이용한 패키지의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a printed circuit board (PCB) used in a semiconductor package and a method of manufacturing a package using a printed circuit board.

인쇄회로기판은 반도체 칩을 전기적인 연결하고, 각종 반도체 칩을 기판 위에 설치 가능할 수 있도록 하는 역할을 한다. 인쇄회로기판은 일반적으로 코어와 코어 표면의 도전성 회로로 구성된다. 인쇄회로기판의 원판은 절연 물질로써 부품을 설치하고, 인쇄회로기판의 도전성 회로, 대부분 동박(copper) 회로는 전기 전류가 흐를 수 있도록 해준다. 인쇄회로기판은 양/단면 기판, 다층 기판의 형태 및 단단한 형태 또는 유연한 형태로 구성된다. The printed circuit board electrically connects the semiconductor chips and serves to install various semiconductor chips on the substrate. Printed circuit boards generally consist of a core and a conductive circuit on the surface of the core. The original board of the printed circuit board installs components with an insulating material, and the conductive circuit of the printed circuit board, and most copper circuits, allow electric current to flow. The printed circuit board is composed of a double-sided board, a multilayer board, and a rigid or flexible form.

인쇄회로기판의 원판의 절연 물질은 일반적으로 수지에 유리 섬유(glass fiber)를 함침한 프리프레그를 사용한다. 그런데 이렇게 형성되는 프리프레그 코어는 가격이 고가이고, 기계적인 성질이 취약하며, 얇은 PCB 구현에 한계가 있으며, 흡습이 잘 되는 문제가 있다. The insulating material of the disc of a printed circuit board generally uses a prepreg impregnated with glass fiber in resin. By the way, the prepreg core formed in this way is expensive, weak mechanical properties, there is a limit to the thin PCB implementation, there is a problem that the moisture absorption is good.

본 발명의 목적은 기계적인 성질이 뛰어나고 흡습성에 강한 PCB 및 그 제조방법을 제공하는 데 있다. An object of the present invention is to provide a PCB having excellent mechanical properties and strong hygroscopicity and a method of manufacturing the same.

본 발명의 다른 목적은 기계적인 성질이 뛰어나고 흡습성에 강한 반도체 칩의 패키지 형성 방법을 제공하는 데 있다. Another object of the present invention is to provide a method for forming a package of a semiconductor chip having excellent mechanical properties and strong hygroscopicity.

본 발명의 일 목적을 달성하기 위한 PCB는 금속 코어; 상기 금속 코어의 일면 또는 양면에 형성된 절연물질층; 상기 절연물질층 위에 형성된 회로 패턴을 포함한다. 여기서 상기 금속 코어는 동판일 수 있고, 상기 회로 패턴은 동박 패턴일 수 있다. PCB for achieving the object of the present invention is a metal core; An insulating material layer formed on one or both surfaces of the metal core; It includes a circuit pattern formed on the insulating material layer. The metal core may be a copper plate, and the circuit pattern may be a copper foil pattern.

본 발명의 다른 일 목적을 달성하기 위한 PCB의 제조방법은 금속 코어를 제공하는 단계; 상기 금속 코어에 동박을 접착하는 단계; 및 상기 금속 코어에 접착된 상기 동박을 식각하여 PCB 회로를 패터닝하는 단계;를 포함한다. Another aspect of the present invention provides a method for manufacturing a PCB, comprising: providing a metal core; Bonding copper foil to the metal core; And patterning a PCB circuit by etching the copper foil adhered to the metal core.

이때 상기 동박을 상기 금속 코어에 접착하기 위하여 상기 동박 위에 접착제를 도포하는 단계를 더 포함할 수 있다. In this case, the method may further include applying an adhesive on the copper foil to adhere the copper foil to the metal core.

상기 동박을 식각하여 회로를 패터닝한 후에 상기 금속 코어 및 상기 동박을 관통하는 슬롯을 가공하는 단계를 더 포함할 수 있다. After etching the copper foil to pattern the circuit, the method may further include processing a slot penetrating the metal core and the copper foil.

본 발명의 다른 일 목적을 달성하기 위한 반도체 칩 패키지의 제조방법은 금속 코어에 동박 회로 패턴이 형성된 PCB에 슬롯을 가공하는 단계; 상기 슬롯이 가공된 PCB에 감광폴리머 패턴을 형성하는 단계; 및 상기 감광폴리머 패턴이 형성된 PCB에 반도체 칩을 접착하는 단계;를 포함한다. According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor chip package, the method including: processing a slot on a PCB on which a copper foil circuit pattern is formed on a metal core; Forming a photosensitive polymer pattern on the slot-processed PCB; And bonding a semiconductor chip to the PCB on which the photosensitive polymer pattern is formed.

이때, 상기 반도체 칩의 접속 패드와 상기 PCB의 접속 패드를 와이어 본딩에 의하여 연결하는 단계를 더 포함한다. 이때, 상기 반도체 칩의 접속 패드가 상기 슬롯에 의하여 노출된다. In this case, the method may further include connecting the connection pad of the semiconductor chip and the connection pad of the PCB by wire bonding. In this case, the connection pad of the semiconductor chip is exposed by the slot.

상기 감광폴리머 패턴에 의해 노출되는 상기 동박 회로 패턴 위에 접속 전극을 형성하는 단계를 더 포함할 수 있다. The method may further include forming a connection electrode on the copper foil circuit pattern exposed by the photosensitive polymer pattern.

본 발명의 다른 일 목적을 달성하기 위한 양면 PCB를 제조하는 방법은 금속 코어를 제공하는 단계; 상기 금속 코어에 쓰루홀을 형성하는 단계; 상기 금속 코어 위와 상기 쓰루홀의 측벽에 보호피막을 형성하는 단계; 상기 보호피막이 형성된 상 기 금속 코어 위에 금속막을 형성하는 단계; 상기 금속막을 패터닝하여 회로 패턴을 형성하는 단계; 및 상기 회로 패턴 위로 광감성 폴리머 패턴을 형성하는 단계;를 포함한다. 이때, 상기 금속막은 상기 쓰루홀의 보호피막의 측벽에도 형성된다. Another aspect of the present invention provides a method of manufacturing a double-sided PCB to provide a metal core; Forming a through hole in the metal core; Forming a protective film on the metal core and on sidewalls of the through hole; Forming a metal film on the metal core on which the protective film is formed; Patterning the metal film to form a circuit pattern; And forming a photosensitive polymer pattern over the circuit pattern. In this case, the metal film is also formed on the sidewall of the protective film of the through hole.

상기 금속 코어는 구리판을 사용할 수 있다. 상기 보호피막은 절연성 막이다. 상기 금속막은 구리 도금막을 사용할 수 있다. The metal core may be a copper plate. The protective film is an insulating film. The metal film may be a copper plating film.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 PCB 제조 방법 및 반도체 패키지의 제조 방법을 공정 순서대로 도시한 공정 단면도들이다. 1A to 1F are cross-sectional views illustrating a method of manufacturing a PCB and a method of manufacturing a semiconductor package according to one embodiment of the present invention, in order of process.

도 1a를 참조하면, 금속 코어(10)에 접착제(20)를 도포한다. 금속 코어(10)는 구리판을 사용할 수 있다. 접착제(20)는 예를 들면 에폭시 수지를 사용할 수 있다. Referring to FIG. 1A, an adhesive 20 is applied to the metal core 10. The metal core 10 may use a copper plate. The adhesive 20 can use an epoxy resin, for example.

도 1b를 참조하면, 접착제(20)가 도포된 금속 코어(10)에 동박(30)을 접착한다. 금속 코어(10)는 PCB의 원판을 형성하며, 동박(30)은 PCB의 회로를 형성하게 된다. 금속 코어(10)와 동박(30)은 접착제(20)에 의하여 절연된다. Referring to FIG. 1B, the copper foil 30 is adhered to the metal core 10 to which the adhesive 20 is applied. The metal core 10 forms a disc of the PCB, and the copper foil 30 forms a circuit of the PCB. The metal core 10 and the copper foil 30 are insulated by the adhesive 20.

도 1c를 참조하면, 동박(30)을 사진 식각 공정을 통하여 패터닝하여 PCB 회로 패턴(32)을 형성한다. 이와 같이 하여 반도체 칩이 설치될 수 있는 PCB 기판(100)이 형성된다. PCB 기판의 코어에 금속 물질을 사용함으로써 PCB 기판의 강도를 더욱 강하게 할 수 있고, 습기에 강하다. 또한, 프리프레그 형성 공정을 거치지 않으므로 코어의 단가를 낮출 수 있다. Referring to FIG. 1C, the copper foil 30 is patterned through a photolithography process to form a PCB circuit pattern 32. In this way, the PCB substrate 100 on which the semiconductor chip is installed is formed. By using a metal material in the core of the PCB substrate, the strength of the PCB substrate can be made stronger, and it is resistant to moisture. In addition, since the prepreg forming process is not performed, the unit cost of the core can be lowered.

이어서 도 1d를 참조하면, PCB 기판(100)에 반도체 칩을 본딩시키는데 필요한 슬롯(5)을 형성한다. 슬롯(5)은 PCB 기판(100)과 반도체 칩을 와이어 본딩할 수 있도록 반도체 칩의 본딩 패드가 노출되는 부분이다. Referring next to FIG. 1D, slots 5 necessary for bonding the semiconductor chips to the PCB substrate 100 are formed. The slot 5 is a portion where the bonding pad of the semiconductor chip is exposed to wire bond the PCB substrate 100 and the semiconductor chip.

도 1e를 참조하면, PCB 기판(100) 위에 PCB 회로 패턴(32)을 보호하는 감광폴리머 패턴(40)을 형성한다. 감광폴리머 패턴(40)은 접속전극을 형성하기 위하여 PCB 회로 패턴(32)의 일부를 노출시키는 영역을 포함한다. Referring to FIG. 1E, a photosensitive polymer pattern 40 is formed on the PCB substrate 100 to protect the PCB circuit pattern 32. The photosensitive polymer pattern 40 includes a region exposing a part of the PCB circuit pattern 32 to form a connection electrode.

도 1f를 참조하면, PCB 기판(100)을 반도체 칩(50)에 접착하고 반도체 칩(50)의 접속패드(52)를 PCB 회로 패턴(32)의 접속패드에 본딩 와이어(36)로 본딩한다. 본딩 와이어(36)는 봉지제(42)로 감싸서 보호한다. 솔더볼과 같은 접속전극(34)을 감광폴리머 패턴(40)에 의해 노출된 회로 패턴(32) 위에 형성한다. 도 1f에서 참조번호 54는 접착제이고 참조번호 60은 반도체 칩(10)을 보호하기 위한 몰딩이다. Referring to FIG. 1F, the PCB substrate 100 is adhered to the semiconductor chip 50, and the connection pads 52 of the semiconductor chip 50 are bonded to the connection pads of the PCB circuit pattern 32 with bonding wires 36. . The bonding wire 36 is wrapped and protected by the encapsulant 42. A connection electrode 34 such as solder balls is formed on the circuit pattern 32 exposed by the photosensitive polymer pattern 40. In FIG. 1F, reference numeral 54 is an adhesive and reference numeral 60 is a molding for protecting the semiconductor chip 10.

본 실시예에서 금속 코어를 갖는 PCB 기판이 반도체 칩의 전면에 부착되어 칩 스케일 패키지로서 재배선 역할을 포함하고 있다. 본 실시예 이외에도 다양한 형태의 패키지에 본 발명에 따른 금속 코어를 갖는 PCB 기판이 사용될 수 있다. In this embodiment, a PCB substrate having a metal core is attached to the front surface of the semiconductor chip to include a rewiring role as a chip scale package. In addition to this embodiment, a PCB substrate having a metal core according to the present invention may be used in various types of packages.

도 2a 내지 도 2e는 본 발명의 다른 일 실시예에 따른 양면 PCB 제조 방법을 공정 순서대로 도시한 단면도들이다. 도 2a를 참조하면, 금속 코어(10)를 제공한다. 금속 코어(10)는 구리판과 같은 물질을 사용할 수 있다. 2A to 2E are cross-sectional views illustrating a double-sided PCB manufacturing method according to another embodiment of the present invention in the order of processing. Referring to FIG. 2A, a metal core 10 is provided. The metal core 10 may use a material such as a copper plate.

도 2b를 참조하면, 금속 코어(10)을 관통하는 쓰루홀(5)을 형성한다. 쓰루홀(5)은 PCB 기판의 앞면과 뒷면의 회로를 연결하는 역할을 한다. Referring to FIG. 2B, a through hole 5 penetrating the metal core 10 is formed. The through hole 5 serves to connect the circuits of the front and back of the PCB board.

도 2c를 참조하면, 금속 코어(10)에 절연 피막(22)을 형성한다. 쓰루홀(5)을 채운 절연 피막은 쓰루홀(5)의 측벽에만 남기고 제거한다. Referring to FIG. 2C, an insulating coating 22 is formed on the metal core 10. The insulating film filling the through hole 5 is removed leaving only the side wall of the through hole 5.

도 2d를 참조하면, 절연피막(22)이 형성되어 있는 금속 코어(10)에 금속도금막을 형성하고 패터닝하여 PCB 회로 패턴(32)을 형성한다. 이어서 PCB 회로 패턴(32)을 보호하기 위한 감광성 폴리머 패턴을 형성한다. Referring to FIG. 2D, a metal plating film is formed and patterned on the metal core 10 having the insulating film 22 formed thereon to form a PCB circuit pattern 32. A photosensitive polymer pattern is then formed to protect the PCB circuit pattern 32.

본 실시예에서는 금속 코어를 사용하여 양면 PCB를 제조하는 방법을 설명하였다. 금속 코어를 사용하여 PCB를 제작하는 경우는 절연 코어를 사용하는 경우와 마찬가지로 동박을 이용하여 회로 패턴을 형성할 수 있다. 이때 금속 코어와 동박 회로 패턴은 그 사이의 절연 물질에 의하여 절연될 수 있다. 앞에서 설명한 바와 같이 PCB의 코어로 금속물질을 사용함으로써 기계적 강도가 높고 흡습성이 낮은 PCB를 낮은 단가로 제조할 수 있다. In this embodiment, a method of manufacturing a double-sided PCB using a metal core has been described. When manufacturing a PCB using a metal core, a circuit pattern can be formed using copper foil similarly to the case of using an insulation core. In this case, the metal core and the copper foil circuit pattern may be insulated by an insulating material therebetween. As described above, by using a metal material as the core of the PCB, a PCB having high mechanical strength and low hygroscopicity can be manufactured at low cost.

이상에서 본 발명의 실시예에 대하여 상세히 설명하였지만, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이 다. Although the embodiments of the present invention have been described in detail above, the present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes without departing from the technical spirit of the present invention are made. It will be apparent to one of ordinary skill in the art that this is possible.

본 발명에 의하면, PCB의 코어로 금속물질을 사용함으로써 기계적 강도가 높고 흡습성이 낮은 PCB를 낮은 단가로 제조할 수 있다. 또한, 금속 코어를 사용한 PCB를 이용하여 기계적 강도가 높고 흡습성이 낮은 반도체 칩의 패키지를 제조할 수 있다. According to the present invention, by using a metal material as the core of the PCB it is possible to manufacture a PCB with high mechanical strength and low hygroscopicity at a low cost. In addition, a package of a semiconductor chip having high mechanical strength and low hygroscopicity can be manufactured using a PCB using a metal core.

Claims (13)

금속 코어;Metal core; 상기 금속 코어의 일면 또는 양면에 형성된 절연물질층;An insulating material layer formed on one or both surfaces of the metal core; 상기 절연물질층 위에 형성된 회로 패턴을 포함하는 PCB 기판. The PCB substrate comprising a circuit pattern formed on the insulating material layer. 금속 코어를 제공하는 단계;Providing a metal core; 상기 금속 코어에 동박을 접착하는 단계; 및Bonding copper foil to the metal core; And 상기 금속 코어에 접착된 상기 동박을 식각하여 PCB 회로를 패터닝하는 단계;를 포함하는 PCB 제조 방법. And patterning a PCB circuit by etching the copper foil adhered to the metal core. 제2 항에 있어서, 상기 동박을 상기 금속 코어에 접착하기 위하여 상기 동 박 위에 접착제를 도포하는 단계를 더 포함하는 PCB 제조 방법. The method of claim 2, further comprising applying an adhesive over the copper foil to adhere the copper foil to the metal core. 제2 항에 있어서, 상기 동박을 식각하여 회로를 패터닝한 후에 상기 금속 코어 및 상기 동박을 통하는 슬롯을 가공하는 단계를 더 포함하는 PCB 제조 방법. 3. The method of claim 2, further comprising processing the metal core and the slot through the copper foil after etching the copper foil to pattern a circuit. 금속 코어를 제공하는 단계;Providing a metal core; 상기 금속 코어에 쓰루홀을 형성하는 단계;Forming a through hole in the metal core; 상기 금속 코어 위와 상기 쓰루홀의 측벽에 보호피막을 형성하는 단계;Forming a protective film on the metal core and on sidewalls of the through hole; 상기 보호피막이 형성된 상기 금속 코어 위와 상기 쓰루홀의 측벽 위에 금속막을 형성하는 단계;Forming a metal film on the metal core on which the protective film is formed and on sidewalls of the through hole; 상기 금속막을 패터닝하여 회로 패턴을 형성하는 단계; 및Patterning the metal film to form a circuit pattern; And 상기 회로 패턴 위로 광감성 폴리머 패턴을 형성하는 단계;를 포함하는 양면PCB를 제조하는 방법. Forming a photosensitive polymer pattern over the circuit pattern. 제5 항에 있어서, 상기 금속 코어는 구리판인 양면 PCB를 제조하는 방법. The method of claim 5, wherein the metal core is a copper plate. 제5 항에 있어서, 상기 보호피막은 절연막인 양면 PCB를 제조하는 방법. The method of claim 5, wherein the protective film is an insulating film. 제5 항에 있어서, 상기 회로 패턴이 형성되는 금속막은 구리 도금막인 양면 PCB를 제조하는 방법.The method of claim 5, wherein the metal film on which the circuit pattern is formed is a copper plating film. 금속 코어에 동박 회로 패턴이 형성된 PCB에 슬롯을 가공하는 단계;Machining a slot on a PCB on which a copper foil circuit pattern is formed on the metal core; 상기 슬롯이 가공된 PCB에 감광폴리머 패턴을 형성하는 단계; 및Forming a photosensitive polymer pattern on the slot-processed PCB; And 상기 감광폴리머 패턴이 형성된 PCB에 반도체 칩을 접착하는 단계;를 포함하는 반도체 패키지의 제조 방법. Bonding a semiconductor chip to a PCB on which the photosensitive polymer pattern is formed. 제5 항에 있어서, 상기 금속 코어와 상기 동박 회로 패턴 사이에 절연물질층이 형성되어 있는 반도체 패키지의 제조 방법. The method of claim 5, wherein an insulating material layer is formed between the metal core and the copper foil circuit pattern. 제5 항에 있어서, 상기 반도체 칩의 접속 패드와 상기 PCB의 접속 패드를 와이어 본딩에 의하여 연결하는 단계를 더 포함하는 반도체 패키지의 제조 방법. The method of claim 5, further comprising connecting the connection pads of the semiconductor chip and the connection pads of the PCB by wire bonding. 제7 항에 있어서, 상기 반도체 칩의 접속 패드는 상기 슬롯에 의하여 노출되는 반도체 패키지의 제조 방법. The method of claim 7, wherein the connection pad of the semiconductor chip is exposed by the slot. 제5 항에 있어서, 상기 감광폴리머 패턴에 의해 노출되는 상기 동박 회로 패턴 위에 접속 전극을 형성하는 단계를 더 포함하는 반도체 패키지의 제조 방법. The method of claim 5, further comprising forming a connection electrode on the copper foil circuit pattern exposed by the photosensitive polymer pattern.
KR1020070023145A 2007-03-08 2007-03-08 Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core KR20080082365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070023145A KR20080082365A (en) 2007-03-08 2007-03-08 Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070023145A KR20080082365A (en) 2007-03-08 2007-03-08 Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core

Publications (1)

Publication Number Publication Date
KR20080082365A true KR20080082365A (en) 2008-09-11

Family

ID=40021749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070023145A KR20080082365A (en) 2007-03-08 2007-03-08 Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core

Country Status (1)

Country Link
KR (1) KR20080082365A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983219B1 (en) * 2008-12-05 2010-09-20 조근호 A preparing method for printed circuit boards by directing printing and printed circuit boards prepared by the method
KR101350490B1 (en) * 2010-07-05 2014-01-15 조근호 A printed circuit boards for forming circuits by direct printing
WO2015012796A1 (en) * 2013-07-22 2015-01-29 Hewlett-Packard Development Company, L.P. Motherboard with a hole

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983219B1 (en) * 2008-12-05 2010-09-20 조근호 A preparing method for printed circuit boards by directing printing and printed circuit boards prepared by the method
KR101350490B1 (en) * 2010-07-05 2014-01-15 조근호 A printed circuit boards for forming circuits by direct printing
WO2015012796A1 (en) * 2013-07-22 2015-01-29 Hewlett-Packard Development Company, L.P. Motherboard with a hole
US9927833B2 (en) 2013-07-22 2018-03-27 Hewlett Packard Enterprise Developement Lp Motherboard with a hole

Similar Documents

Publication Publication Date Title
KR101058621B1 (en) Semiconductor package and manufacturing method thereof
US7849591B2 (en) Method of manufacturing a printed wiring board
KR101077410B1 (en) Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same
JP4651597B2 (en) Semiconductor package substrate
KR20150104033A (en) Ultra-thin embedded semiconductor device package and method of manufacturing therof
JPWO2010007704A1 (en) Flex-rigid wiring board and electronic device
KR102194721B1 (en) Printed circuit board and manufacturing method thereof
TW434664B (en) Lead-bond type chip package and method for making the same
KR20150035251A (en) External connection terminal and Semi-conductor package having external connection terminal and Methods thereof
JP2016100599A (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20160059125A (en) Element embedded printed circuit board and method of manufacturing the same
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same
WO2019007082A1 (en) Chip encapsulation method
US10211119B2 (en) Electronic component built-in substrate and electronic device
KR20080082365A (en) Pcb with metal core and method for fabricaiton of the same and method for fabrication of semiconductor package using pcb with metal core
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
JP2013058775A (en) Semiconductor package substrate and method of manufacturing the same
JP2013089943A (en) Printed circuit board
KR101886340B1 (en) Smart ic module and method of producing the same
KR100547349B1 (en) Semiconductor packaging substrate and manufacturing method thereof
KR20150059086A (en) Chip Embedded Board And Method Of Manufacturing The Same
KR101956103B1 (en) Printed circuit board and for smart ic module having this board
TW201446086A (en) Package structure and method for manufacturing same
KR20070079656A (en) Printed circuit board having ultraviolet-curable coating layer and manufacturing method thereof
KR101130608B1 (en) Printed circuit board assembly

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid