KR20140073924A - 다중 접합 박막 전지 및 그 제조 방법 - Google Patents

다중 접합 박막 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR20140073924A
KR20140073924A KR1020120141958A KR20120141958A KR20140073924A KR 20140073924 A KR20140073924 A KR 20140073924A KR 1020120141958 A KR1020120141958 A KR 1020120141958A KR 20120141958 A KR20120141958 A KR 20120141958A KR 20140073924 A KR20140073924 A KR 20140073924A
Authority
KR
South Korea
Prior art keywords
protrusions
current collector
stacks
anode
cathode
Prior art date
Application number
KR1020120141958A
Other languages
English (en)
Other versions
KR102050439B1 (ko
Inventor
김재현
박성기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120141958A priority Critical patent/KR102050439B1/ko
Publication of KR20140073924A publication Critical patent/KR20140073924A/ko
Application granted granted Critical
Publication of KR102050439B1 publication Critical patent/KR102050439B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/058—Construction or manufacture
    • H01M10/0585—Construction or manufacture of accumulators having only flat construction elements, i.e. flat positive electrodes, flat negative electrodes and flat separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0436—Small-sized flat cells or batteries for portable equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/531—Electrode connections inside a battery casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Connection Of Batteries Or Terminals (AREA)
  • Secondary Cells (AREA)
  • Cell Electrode Carriers And Collectors (AREA)

Abstract

본 발명은 고용량이 가능한 다중 접합 박막 전지 및 그의 제조 방법에 관한 것으로, 본 발명에 따른 다중 접합 박막 전지는 다수의 돌출부가 형성된 기판과, 상기 다수의 돌출부를 따라 순차적으로 적층된 양극 전류 집전체, 양극, 전해질, 음극, 음극 전류 집전체를 포함하는 다수의 스택과, 상기 다수의 스택들 사이에 인접한 스택들을 서로 절연시키기 위해 절연 물질로 형성된 다수의 절연막을 포함하며, 상기 다수의 스택들 각각으로부터 연장된 양극 전류 집전체들이 서로 터미널부에서 접합하고, 다수의 스택들 각각으로부터 연장된 음극 전류 집전체들이 서로 터미널부에서 접합하여 병렬접합으로 형성되는 것을 특징으로 한다.

Description

다중 접합 박막 전지 및 그 제조 방법{MULTI-JUNCTION THIN FILM BATTERY AND METHOD OF FABRICATING THE SAME}
본 발명은 다중 접합 박막 전지 및 그의 제조 방법에 관한 것으로, 특히 고용량이 가능한 박막 전지 및 그의 제조 방법에 관한 것이다.
최근 반도체 산업의 고도화 및 미세화에 따라 이를 기본으로 한 초소형 정밀기계 부품 소자와 같은 미세 소자의 제작을 위한 마이크로 공정 기술 개발이 급격하게 진행되어지고 있다. 마이크로 공정을 이용한 초소형 정밀 기계 소자는 공정 기술과 재료 기술의 발전에 의하여 더욱 소형화 및 경량화되어 가고 있으며, 이와 같은 추세에 따라 소자의 크기가 소형화 되어가는 것에 부합하는 초소형의 전지가 필요하게 된 것이다.
따라서, 초소형 정밀 기계 및 마이크로 소자의 구현을 위하여 마이크로 소자와 혼성되어 이용될 수 있는 고성능, 초소형 및 초경량 전지의 개별이 필수적이며, 이러한 조건을 만족하는 전지가 박막 전지이다.
박막 전지란, 기존의 전지 제조 공정으로는 제작이 어려운 박막 형태의 전지로서 초저전력 전자기기의 작동전원으로서 기존의 전원과 전혀 다른 새로운 개념으로 전지의 구성 요소인 양극, 음극, 전해질 등을 박막화하여 그 크기를 초소형으로 만든 고밀도 에너지원으로서의 전지를 의미하며, 최근 전자산업, 이동통신 등 커뮤니케이션 산업의 급속한 발전과 함께 전자 기기의 경박 단소화 경향에 부응한 고 에너지 밀도와 마이크로 스케일의 on-chip화가 가능한 새로운 형태의 에너지원이다. 이러한, 박막 전지는 상술한 바와 같이 경박 단소화에 부응하는 반면에 고용량이
이러한, 박막 전지는 고용량, 고속 충방전이 가능하도록 연구가 활발히 이루어지고 있으며, 상기 두 조건을 맞추는 박막 전지는 어려운 실정이다.
본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 고용량이 가능한 다중 접합 박막 전지 및 그의 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명에 따른 다중 접합 박막 전지는 다수의 돌출부가 형성된 기판과, 상기 다수의 돌출부를 따라 순차적으로 적층된 양극 전류 집전체, 양극, 전해질, 음극, 음극 전류 집전체를 포함하는 다수의 스택과, 상기 다수의 스택들 사이에 인접한 스택들을 서로 절연시키기 위해 절연 물질로 형성된 다수의 절연막을 포함하며, 상기 다수의 스택들 각각으로부터 연장된 양극 전류 집전체들이 서로 터미널부에서 접합하고, 다수의 스택들 각각으로부터 연장된 음극 전류 집전체들이 서로 터미널부에서 접합하여 병렬접합으로 형성되는 것을 특징으로 한다.
여기서, 상기 돌출부는 1~20의 종횡비로 형성되는 것을 한다.
그리고, 상기 돌출부는 상부면의 지름과 하부면의 지름이 동일한 다각 기둥으로 형성된 것을 특징으로 한다.
또한, 상기 돌출부는 상부면의 지름보다 하부면의 지름이 넓은 다각 기둥으로 형성된 것을 특징으로 한다.
그리고, 상기 돌출부는 상부면에서 하부면으로 갈수록 폭이 넓어지는 다각 기둥으로 형성된 것을 특징으로 한다.
또한, 상기 다수의 돌출부는 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 사각형 형태로 이루지도록 연속적으로 배열되는 것을 특징으로 한다.
그리고, 상기 다수의 돌출부는 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 마름모 형태로 이루어지도록 연속적으로 배열되는 것을 특징으로 한다.
또한, 상기 다수의 돌출부는 서로 인접한 여섯 개의 돌출부 각각의 중심을 이었을 때 육각형 형태를 이루어지도록 연속적으로 배열되며, 상기 육각형 형태의 배열의 중심부 각각에 하나의 돌출부가 배열되는 것을 특징으로 한다.
그리고, 상기 서로 인접한 돌출부의 최외곽층 간의 거리는 10㎛~30㎛인 것을 특징으로 한다.
또한, 상기 서로 인접한 돌출부의 최외곽층 간의 거리는 30㎛~50㎛인 것을 특징으로 한다.
본 발명에 따른 다중 접합 박막 전지의 제조 방법은 기판 상에 다수의 돌출부를 형성하는 단계와, 상기 다수의 돌출부를 따라 양극 전류 집전체, 양극, 전해질, 음극, 음극 전류 집전체를 순차적으로 적층하여 요철 형태로 다수의 스택을 형성하는 단계와, 상기 다수의 스택들 사이에 절연 물질로 다수의 절연막을 형성하는 단계를 포함하며, 상기 다수의 스택들의 양극 전류 집전체들은 일부가 터미널부까지 연장하여 상기 양극 전류 집전체들이 서로 터미널부에서 접합하도록 형성하고, 상기 다수의 스택들의 음극 전류 집전체들은 일부가 터미널부까지 연장하여 상기 음극 전류 집전체들이 서로 터미널부에서 접합하도록 형성하는 것을 특징으로 한다.
여기서, 상기 다수의 돌출부를 따라 양극 전류 집전체, 양극, 전해질, 음극, 음극 전류 집전체를 순차적으로 적층하여 요철 형태로 다수의 스택을 형성하는 단계는 상기 다수의 돌출부가 형성된 기판 상에 양극 전류 집전체를 제1 섀도우 마스크를 이용하여 적층하며, 상기 양극 전류 집전체를 상기 다수의 돌출부를 따라 요철 형태로 형성하는 단계와, 상기 양극 전류 집전체가 형성된 기판 상에 양극을 제2 섀도우 마스크를 이용하여 적층하며, 상기 양극을 상기 양극 전류 집전체의 적층면을 따라 요철 형태로 형성하는 단계와, 상기 양극이 형성된 기판 상에 전해질을 제3 섀도우 마스크를 이용하여 적층하며, 상기 전해질을 상기 양극의 적층면을 따라 요철 형태로 형성하는 단계와, 상기 전해질이 형성된 기판 상에 음극을 제4 섀도우 마스크를 이용하여 적층하며, 상기 음극을 상기 전해질의 적층면을 따라 요철 형태로 형성하는 단계와, 상기 음극이 형성된 기판 상에 음극 전류 집전체를 제5 섀도우 마스크를 이용하여 적층하며, 상기 음극 전류 집전체를 상기 음극의 적층면을 따라 요철 형태로 형성하는 단계를 포함하며, 상기 각 스택의 동일층은 동일 섀도우 마스크를 이용하여 요철 형태로 순차적으로 적층하여 다수의 스택으로 형성하는 것을 특징으로 한다.
본 발명에 따른 다중 접합 박막 전지는 다수의 스택의 구조를 가지며, 다수의 돌출부에 따라 요철 형태로 다수의 스택을 적층함으로써, 양극의 유효 표면적을 증가시킴으로써 그에 따른 박막 전지의 용량을 기하급수적으로 증가시킬 수 있다.
또한, 본 발명에 따른 다중 접합 박막 전지는 다수의 돌출부의 배열을 도 4a 내지 도 4c와 같이 배열하며, 인접한 돌출부들 간의 간격을 조절하여 밀도를 높임으로써 그에 따른 박막 전지의 용량을 증가시킬 수 있다.
그리고, 본 발명에 따른 다중 접합 박막 전지는 돌출부의 종횡비의 값을 크게 함으로써 그에 따른 박막 전지의 용량을 증가시킬 수 있다.
또한, 본 발명에 따른 다중 접합 박막 전지는 다수의 스택으로부터 연장된 양극 전류 집전체들이 서로 터미널부에서 접합하고, 다수의 스택으로부터 연장된 음극 전류 집전체들이 서로 터미널부에서 접합하여 병렬 접합으로 형성됨으로써 박막 전지의 용량을 증가시킬 수 있다.
그리고, 본 발명에 따른 다중 접합 박막 전지는 각 스택의 양극의 두께를 두껍게 하여 박막 전지의 용량을 증가시킬 수 있다.
이와 같이, 본 발명에 따른 다중 접합 박막 전지는 다수의 돌출부에 따른 요철 형태로 적층되는 다수의 스택과, 돌출부의 배열 및 간격, 돌출부의 종횡비, 전극의 병렬 접합, 양극의 두께 조절에 의해 고용량의 박막 전지를 달성할 수 있다.
본 발명에 따른 다중 접합 박막 전지의 제조 방법은 각 스택의 동일층은 동일 섀도우 마스크를 이용하여 적층할 수 있다.
도 1은 본 발명의 실시 예에 따른 다중 접합 박막 전지를 도시한 사시도이다.
도 2는 도 1에 도시된 다중 접합 박막 전지를 Ⅰ-Ⅰ'의 절단선을 따라 자른 단면도와, 도 1에 도시된 다중 접합 박막 전지를 Ⅱ-Ⅱ'의 절단선을 따라 자른 단면도이다.
도 3a 및 도 3b는 돌출부의 단면도를 나타내고, 돌출부의 종횡비를 설명하기 위한 단면도들이다.
도 4a 내지 도 4c는 본 발명의 실시 예에 따른 돌출부들의 배열을 나타낸 평면도이다.
도 5a 내지 도 5m은 도 1에 도시된 본 발명의 실시 예에 따른 다중 접합 박막 전지의 제조 방법을 설명하기 위한 사시도들이다.
도 6은 다중 접합 박막 전지의 스택수에 따른 양극의 유효 표면적 증가를 나타낸 그래프이다.
도 7은 다수의 돌출부의 종횡비에 따른 양극의 유효 표면적 증가를 나타낸 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 다중 접합 박막 전지를 도시한 사시도이고, 도 2는 도 1에 도시된 다중 접합 박막 전지를 Ⅰ-Ⅰ'의 절단선을 따라 자른 단면도와, 도 1에 도시된 다중 접합 박막 전지를 Ⅱ-Ⅱ'의 절단선을 따라 자른 단면도이다. 그리고, 도 3a 및 도 3b는 돌출부의 단면도를 나타내고, 돌출부의 종횡비를 설명하기 위한 단면도들이다. 도 4a 내지 도 4c는 본 발명의 실시 예에 따른 돌출부들의 배열을 나타낸 평면도이다.
본 발명의 실시 예에 따른 다중 접합 박막 전지는 다수의 돌출부가 형성된 기판(substrate), 다수의 돌출부를 따라 순차적으로 적층된 양극 전류 집전체(cathode current collector), 양극(cathode), 전해질(solid-sate electroylte), 음극(anode), 음극 전류 집전체(anode current collector)을 포함하는 다수의 스택들과, 다수의 스택들 사이에 인접한 스택들을 서로 절연시키기 위해 절연 물질로 형성된 다수의 절연막과, 다수의 스택들 각각으로부터 연장된 양극 전류 집전체들이 서로 터미널부에서 접합하고, 다수의 스택들 각각으로부터 연장된 음극 전류 집전체들이 서로 터미널부에서 접합하여 병렬접합으로 형성된다.
이와 같이, 본 발명은 다수의 박막 전지가 수직형으로 적층된 다중 접합 박막 전지이다. 이때, 본 발명은 제1 및 제2 스택이 적층된 다중 접합 박막 전지를 예를 들어 설명하기로 한다.
도 1 및 도 2에 도시된 바와 같이 본 발명의 실시 예에 따른 다중 접합 박막 전지는 다수의 돌출부(102)가 형성된 기판(100)과, 다수의 돌출부(102)를 따라 형성된 제1 스택(110)과, 제1 스택(110) 상에 다수의 돌출부(102)를 따라 형성된 제2 스택(130)과, 제1 및 제2 스택(110,130)의 사이를 서로 절연시키는 제1 절연막(122)과, 제2 스택(130) 상에 형성된 제2 절연막(124)과, 제1 및 제2 스택(110,130) 각각으로부터 연장된 양극 전류 집전체들(110a,130a)이 서로 터미널부에서 접합하고, 제1 및 제2 스택(110,130) 각각으로부터 연장된 음극 전류 집전체들(110e,130e)이 서로 터미널부에서 접합하여 병렬접합으로 형성된다.
기판(100)은 일정한 배열로 다수의 돌출부(102)가 형성되어 양극의 유효면적을 증가시켜 박막 전지의 용량을 상승시킨다. 다수의 돌출부(102)는 기판(100) 상에 전구체 물질을 코팅 또는 증착한 뒤, 포토리소그래피 공정 또는 임프린트 공정으로 다각 기둥 형태로 형성할 수 있다. 이때, 돌출부(102)는 원기둥, 사각 기둥, 육각 기둥 등으로 다양한 형태로 형성될 수 있으며, 다각 기둥의 돌출부의 종횡비(aspect ratio)를 1~20 값을 가지도록 형성할 수 있다. 이러한, 돌출부(102)의 종횡비(aspect ratio)에 따라 양극의 유효 면적을 증가시킬 수 있다. 돌출부(102)의 종횡비는 도 3a에 도시된 바와 같이 돌출부의 가로(돌출부의 하부면 또는 상부면의 지름(2r))의 길이(x)와 세로의 길이(y)의 비(x/y)의 값으로, 종횡비 값이 클수록 양극의 유효 면적을 증가시킬 수 있다.
그리고, 돌출부(102)는 도 3a에 도시된 바와 같이 하부면의 지름과 상부면의 지름이 동일하게 형성되거나, 도 3b에 도시된 바와 같이 상부면의 지름이 하부면의 지름보다 좁게 형성할 수 있다. 도 3b와 같이 돌출부(102)가 형성되면, 돌출부(102)의 폭이 상부면에서 하부면으로 갈수록 넓어지게 형성된다. 이와 같이, 돌출부(102)의 폭이 상부면에서 하부면으로 갈수록 넓어지게 형성함으로써 돌출부(102)의 측면에 기울기가 형성되어 다수의 스택들이 적층될 때 스텝 커버리지가 향상된다.
또한, 다수의 돌출부(102)의 배열은 도 4a에 도시된 바와 같이 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 사각형 형태로 이루지도록 연속적으로 배열될 수 있다. 또는, 다수의 돌출부(102)의 배열은 도 4b에 도시된 바와 같이 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 마름모 형태를 이루도록 연속적으로 배열될 수 있다. 또는, 다수의 돌출부(102)의 배열은 도 4c에 도시된 바와 같이 여섯 개의 돌출부 각각의 중심을 이었을 때 육각형 형태를 이루도록 배열되며, 육각형 형태의 배열의 중심부에 하나의 돌출부가 형성된다.
한편, 설명의 편의를 위해 도 2의 단면도에는 돌출부가 4개만 형성된 것이지, 기판(100) 상에는 다수의 돌출부(102)가 형성되며, 다수의 돌출부(102)는 도 4a 내지 도 4c와 같이 배열된다.
제1 스택(110)은 기판(100)에 형성된 다수의 돌출부(102)를 따라 제1 양극 전류 집전체(cathode current collector;110a), 제1 양극(cathode;110b), 제1 전해질(solid-sate electroylte;110c), 제1 음극(anode;110d), 제1 음극 전류 집전체(anode current collector;110e)가 순차적으로 요철 형태로 적층된다.
제1 양극 전류 집전체(110a)는 다수의 돌출부(102)를 따라 적층되며, 제1 양극(110b)을 외부 회로와 연결해주기 위해 높은 전기 전도성을 가지는 금속 전도체로 형성되며, Au, Pt, Cu, Ni 등으로 형성될 수 있다. 제1 양극 전류 집전체(110a)는 제2 스택(130)의 제2 양극 전류 집전체(130a)와 터미널부에서 접속하기 위해 터미널부까지 일부가 연장되어 형성된다.
제1 양극(110b)은 다수의 돌출부(102)를 따라 적층된 제1 양극 전류 집전체(110a) 상에 적층되어 요철 형태로 적층된다. 이러한, 제1 양극(110b)은 리튬(Li) 이온이 흡장(intercalation) 및 탈장(de-intercalation)되면서 전지를 충방전시키는 역할을 한다. 이와 같이, 제1 양극(110b)은 다수의 돌출부(102)에 의해 요철 형태로 적층됨으로써 제1 양극(110b)의 유효 면적이 증가하게 되어 박막 전지의 용량을 증가시킬 수 있다. 뿐만 아니라, 도 4a 내지 도 4c에 도시된 돌출부의 배열에 따라 박막 전지의 용량을 증가시킬 수 있다. 이에 따른 설명은 후술하기로 한다.
제1 전해질(110c)은 제1 양극(110b)의 적층면을 따라 제1 양극(110b) 상에 적층되어 요철 형태로 형성된다. 제1 전해질(110c)은 전자에 대해서는 부도체 역할을 하며, 이온에 대해서는 전도체 역할을 한다. 이에 따라, 제1 전해질(110c)은 내부 저항이 작으면서 높은 이온 전도도를 가지며, 전자가 이동되지 않는 재질로 형성될 수 있다. 또한, 제1 전해질(110c)은 제1 양극(110b)과 제1 음극(118) 사이에 위치하여 계면 저항을 낮아야 하며, 예를 들어 LiPON 등으로 형성될 수 있다.
제1 음극(110d)은 제1 전해질(110c)의 적층면을 따라 제1 전해질(110c) 상에 적층되어 요철 형태로 형성된다. 제1 음극(110d)은 Li, LiTiO, SnO, Si로 형성될 수 있다. 제1 음극(110d)은 제2 스택(130)의 제2 음극(130d)과 터미널부에서 접속하기 위해 터미널부까지 일부 연장되어 형성된다.
제1 음극 전류 집전체(110e)는 제1 음극(110d)의 적층면을 따라 제1 음극(110d) 상에 적층되어 요철 형태로 형성된다. 제1 음극 전류 집전체(110e)는 높은 외부 회로와 연결하기 위해 전도성을 가지는 금속 재질로 형성되며, Ni, Al, Cu 등으로 형성될 수 있다. 제1 음극 전류 집전체(110e)는 제1 음극(110d)과 터미널부까지 일부가 연장되어 형성된다.
제1 절연막(122)은 제1 스택(110)과 제2 스택(130) 사이에 형성되어 제1 및 제2 스택(110,130)을 절연시킨다. 이때, 절연막(122)은 요철 형태로 형성된 제1 스택을 따라 무기 절연막으로 형성된다. 무기 절연막으로는 SiO2 등의 SiNx으로 형성될 수 있다.
제2 스택(130)은 다수의 돌출부(102)를 따라 적층된 제1 스택(110) 상에 제2 양극 전류 집전체(130a), 제2 양극(130b), 제2 전해질(130c), 제2 음극(130d), 제2 음극 전류 집전체(130e)가 순차적으로 요철 형태로 적층된다.
제2 양극 전류 집전체(130a)는 제1 스택(110)의 적층면 및 절연막(122)을 따라 요철 형태로 적층되며, 제2 양극(130b)을 외부 회로와 연결해주기 위해 높은 전기 전도성을 가지는 금속 전도체로 형성되며, Au, Pt, Cu, Ni 등으로 형성될 수 있다. 제2 양극 전류 집전체(130a)는 터미널부까지 일부 연장되어 제1 스택(110)의 제1 양극 전류 집전체(110a)와 터미널부에서 접속된다.
제2 양극(130b)은 제2 양극 전류 집전체(130a)의 적층면을 따라 제2 양극 전류 집전체(130a) 상에 요철 형태로 적층된다. 이러한, 제2 양극(130b)은 리튬(Li) 이온이 흡장(intercalation) 및 탈장(de-intercalation)되면서 전지를 충방전시키는 역할을 한다. 이와 같이, 제2 양극(130b)은 요철 형태로 적층됨으로써 제2 양극(130b)의 유효 면적이 증가시킴으로써 박막 전지의 용량을 증가시킬 수 있다. 또한, 제1 스택(110)의 제1 양극(110b)과, 제2 스택(130)의 제2 양극(130b)의 두께를 두껍게 조절하여 각 스택의 양극의 유효 표면적을 증가시킬 수 있다.
제2 전해질(130c)은 제2 양극(130b)의 적층면을 따라 제2 양극(130b) 상에 적층되어 요철 형태로 형성된다. 제2 전해질(130c)은 전자에 대해서는 부도체 역할을 하며, 이온에 대해서는 전도체 역할을 한다. 이에 따라, 제2 전해질(130c)은 내부 저항이 작으면서 높은 이온 전도도를 가지며, 전자가 이동되지 않는 재질로 형성될 수 있다. 또한, 제2 전해질(130c)은 제2 양극(130b)과 제2 음극(130d) 사이에 위치하여 계면 저항을 낮아야 하며, 예를 들어 LiPON 등으로 형성될 수 있다.
제2 음극(130d)은 제2 전해질(130c)의 적층면을 따라 제2 전해질(130c) 상에 적층되어 요철 형태로 형성된다. 제2 음극(130d)은 Li, LiTiO, SnO, Si로 형성될 수 있다. 제2 음극(130d)은 터미널부까지 일부 연장되어 제1 스택(110)의 제1 음극(110ㅇ)과 터미널부에서 접속된다.
제2 음극 전류 집전체(130e)는 제2 음극(130d)의 적층면을 따라 제2 음극(130d) 상에 적층되어 요철 형태로 형성된다. 제2 음극 전류 집전체(130e)는 제2 음극(130d)을 외부 회로와 연결해주기 위해 높은 전기 전도성을 가지는 금속 재질로 형성되며, Ni, Al, Cu 등으로 형성될 수 있다. 제2 음극 전류 집전체(130e)는 일부가 터미널부까지 연장되어 제2 음극(130d)과 접속된다.
한편, 본 발명의 실시 예에 따른 다중 접합 박막 전지는 도 4a 내지 도 4c에 도시된 바와 같이 각 돌출부 상에 적층된 최외곽층 간의 거리를 제1 거리(d1)로 형성되거나, 각 돌출부 상에 적층된 최외곽층 간의 거리를 제2 거리(d2)로 형성될 수 있다. 이때, 제1 거리(d1)는 10㎛~30㎛의 범위로 형성될 수 있으며, 제2 거리(d2)는 30㎛~50㎛의 범위로 형성될 수 있다. 이때, 각 돌출부들(102) 간의 거리는 좁을수록 밀도가 높아짐으로써 제1 및 제2 양극(110b,130b)의 유효 표면적도 증가하게 된다.
도 4a를 결부하여 설명하자면, 도 4a에 도시된 다중 접합 박막 전지는 다수의 돌출부(102)가 형성된 기판(100) 상에 제1 양극 전류 집전체(110a), 제1 양극(110b), 제1 전해질(110c), 제1 음극(110d), 제1 음극 전류 집전체(110e)를 포함하는 제1 스택(110)과, 제1 절연막(122)과, 제2 양극 전류 집전체(130a), 제2 양극(130b), 제2 전해질(130c), 제2 음극(130d), 제2 음극 전류 집전체(130e)를 포함하는 제2 스택(130)과, 제2 절연막(124)을 포함하고 있다. 이와 같이, 각 돌출부(102)의 최외곽층은 제2 절연막(124)으로써, 다수의 돌출부 각각의 최외곽층인 제2 절연막(124) 간의 거리를 제1 거리(d1)로 형성될 수 있으며, 제2 거리(d2)로 형성될 수 있다.
이와 마찬가지로, 도 4b의 배열을 가지는 다중 접합 박막 전지도 다수의 돌출부 각각의 최외곽층인 제2 절연막(124) 간의 거리를 제1 거리(d1)로 형성되거나, 제2 거리(d2)로 형성될 수 있다.
도 4c의 배열을 가지는 다중 접합 박막 전지도 다수의 돌출부 각각의 최외곽층인 제2 절연막(124) 간의 거리를 제1 거리(d1)로 형성되거나, 제2 거리(d2)로 형성될 수 있다.
도 5a 내지 도 5m은 도 1에 도시된 본 발명의 실시 예에 따른 다중 접합 박막 전지의 제조 방법을 설명하기 위한 사시도들이다.
도 5a를 참조하면, 기판(100) 상에 다수의 돌출부(102)가 형성된다.
구체적으로, 기판(100) 상에 다수의 돌출부(102)를 포함한 몰드 구조물을 이용한 임프린트 공정을 통해 형성할 수 있으며, 기판(100) 상에 절연체 또는 금속 산화 물질의 전구체물질을 코팅 또는 증착 후, 포토리소그래피 공정 및 식각 공정을 통해 형성할 수 있다. 이러한, 다수의 돌출부(102)는 도 4a 내지 도 4c와 같은 배열로 형성할 수 있다.
도 5b를 참조하면, 다수의 돌출부(102)가 형성된 기판(100) 상에 제1 양극 전류 집전체(110a)가 요철 형태로 적층된다.
구체적으로, 다수의 돌출부(102)가 형성된 기판(100) 상에 제1 양극 전류 집전체(110a)가 제1 섀도우 마스크를 통해 적층되며, 제1 양극 전류 집전체(110a)는 다수의 돌출부(102)를 따라 적층되어 요철 형태로 형성된다. 또한, 제1 양극 전류 집전체(110a)는 제1 섀도우 마스크를 통해 터미널부까지 일부 연장되어 형성된다. 제1 양극 전류 집전체(110a)는 높은 전기 전도성을 가지는 금속 전도체로 형성되며, 예를 들어 Au, Pt, Cu, Ni 등으로 형성될 수 있다.
도 5c를 참조하면, 제1 양극 전류 집전체(110a)가 형성된 기판(100) 상에 제1 양극(110b)이 요철 형태로 적층된다.
구체적으로, 제1 양극 전류 집전체(110a)가 형성된 기판(100) 상에 제1 양극(110b)이 제2 섀도우 마스크를 통해 적층되며, 제1 양극(110b)은 제1 양극 전류 집전체(110a)의 적층면을 따라 적층되어 요철 형태로 형성된다. 또한, 제2 섀도우 마스크를 통해 제1 양극(110b)은 터미널부를 제외하고 제1 양극 전류 집전체(110a) 상에 형성되도록 한다. 제1 양극(110b)은 LiCoO(Liw-Cox-Mny-Niz-O)으로 형성될 수 있다.
도 5d를 참조하면, 제1 양극(110b)이 형성된 기판(100) 상에 제1 전해질(110c)이 요철 형태로 적층된다.
구체적으로, 제1 양극(110b)이 형성된 기판(100) 상에 제1 전해질(110c)을 제3 섀도우 마스크를 통해 적층되며, 제1 전해질(110c)은 제1 양극(110b)의 적층면을 따라 적층되어 요철 형태로 형성된다. 또한, 제3 섀도우 마스크를 통해 제1 전해질(110c)은 터미널부를 제외하고 제1 양극(110b)을 덮도록 형성된다. 제1 전해질(110c)은 LiPON 등으로 형성될 수 있다.
도 5e를 참조하면, 제1 전해질(110c)이 형성된 기판(100) 상에 제1 음극(110d)이 요철 형태로 적층된다.
구체적으로, 제1 전해질(110c)이 형성된 기판(100) 상에 제1 음극(110d)이 제4 섀도우 마스크를 통해 적층되며, 제1 음극(110d)은 제1 전해질(110c)의 적층면을 따라 적층되어 요철 형태로 형성된다. 또한, 제4 섀도우 마스크를 통해 제1 음극(110d)은 일부가 터미널부까지 연장되어 형성된다. 제1 음극(110d)은 Li, LiTiO, SnO, Si로 형성될 수 있다.
도 5f를 참조하면, 제1 음극(110d)이 형성된 기판(100) 상에 제1 음극 전류 집전체(110e)가 요철 형태로 적층된다.
구체적으로, 제1 음극(110d)이 형성된 기판(100) 상에 제1 음극 전류 집전체(110e)가 제5 섀도우 마스크를 통해 적층되며, 제1 음극 전류 집전체(110e)는 제1 음극(110d)의 적층면을 따라 적층되어 요철 형태로 형성된다. 또한, 제5 섀도우 마스크를 통해 제1 음극 전류 집전체(110e)는 일부가 터미널부까지 연장되어 형성됨으로써 제1 음극(110d)과 터미널부에서 접속된다. 제1 음극 전류 집전체(110e)는 높은 전기 전도성을 가지는 금속 재질로 형성되며, Ni, Al, Cu 등으로 형성될 수 있다.
도 5g를 참조하면, 제1 음극 전류 집전체(110e)가 형성된 기판(100) 상에 제1 절연막(122)이 요철 형태로 적층된다.
구체적으로, 제1 음극 전류 집전체(110e)가 형성된 기판(100) 상에 제1 절연막(122)이 제6 섀도우 마스크를 통해 적층되며, 제1 절연막(122)은 제1 스택(110)의 적층면을 따라 적층되어 요철 형태로 형성된다. 또한, 제6 섀도우 마스크를 통해 제1 절연막(122)은 터미널부를 제외하고 제1 스택(110)을 덮도록 형성된다. 제1 절연막(122)은 SiO2 등의 SiNx으로 형성될 수 있다.
도 5h를 참조하면, 제1 절연막(122)이 형성된 기판(100) 상에 제2 양극 전류 집전체(130a)가 요철 형태로 적층된다.
구체적으로, 제1 절연막(122)이 형성된 기판(100) 상에 제2 양극 전류 집전체(130a)가 제1 섀도우 마스크를 통해 적층되며, 제2 양극 전류 집전체(130a)는 제1 절연막(122)의 적층면을 따라 적층되어 요철 형태로 형성된다. 이와 같이, 제2 양극 전류 집전체(130a)는 제1 스택(110)의 제1 양극 전류 집전체(110a)와 동일 섀도우 마스크 및 동일 재질로 형성된다. 제2 양극 전류 집전체(130a)는 제1 섀도우 마스크를 이용하여 증착함으로써 제1 양극 전류 집전체(110a)와 마찬가지로 터미널부까지 연장하여 형성되고, 제1 스택(110)의 제1 양극 전류 집전체(110a)와 접속된다.
도 5i를 참조하면, 제2 양극 전류 집전체(130a)가 형성된 기판(100) 상에 제2 양극(130b)이 요철 형태로 적층된다.
구체적으로, 제2 양극 전류 집전체(130a)가 형성된 기판(100) 상에 제2 양극(130b)이 제2 섀도우 마스크를 통해 적층되며, 제2 양극(130b)은 제2 양극 전류 집전체(130a)의 적층면을 따라 적층되어 요철 형태로 형성된다. 이와 같이, 제2 양극(130b)은 제1 스택(110)의 제1 양극(110b)과 동일 섀도우 마스크 및 동일 재질로 형성된다. 제2 양극(130b)은 제2 섀도우 마스크를 이용하여 증착함으로써 제1 양극(110b)과 마찬가지로 터미널부를 제외하고 제2 양극 전류 집전체(130a) 상에 형성되도록 한다.
도 5j를 참조하면, 제2 양극(130b)이 형성된 기판(100) 상에 제2 전해질(130c)이 요철 형태로 적층된다.
구체적으로, 제2 양극(130b)이 형성된 기판(100) 상에 제2 전해질(130c)이 제3 섀도우 마스크를 통해 적층되며, 제2 전해질(130c)은 제2 양극(130b)의 적층면을 따라 적층되어 요철 형태로 형성된다. 이와 같이, 제2 전해질(130c)은 제1 스택(110)의 제1 전해질(110c)과 동일 섀도우 마스크 및 동일 재질로 형성된다. 제2 전해질(130c)은 제3 섀도우 마스크를 이용하여 증착함으로써 제1 전해질(110c)과 마찬가지로 제2 전해질(130c)은 터미널부를 제외하고 제2 양극(130b)을 덮도록 형성된다.
도 5k를 참조하면, 제2 전해질(130c)이 형성된 기판(100) 상에 제2 음극(130d)이 요철 형태로 적층된다.
구체적으로, 제2 전해질(130c)이 형성된 기판(100) 상에 제2 음극(130d)이 제4 섀도우 마스크를 통해 적층되며, 제2 음극(130d)은 제2 전해질(130c)의 적층면을 따라 적층되어 요철 형태로 형성된다. 이와 같이, 제2 음극(130d)은 제1 스택(110)의 제1 음극(110d)과 동일 섀도우 마스크 및 동일 재질로 형성된다. 제2 음극(130d)은 제4 섀도우 마스크를 이용하여 증착함으로써 제1 음극(130d)과 마찬가지로 제2 음극(130d)은 터미널부까지 연장하여 형성되고, 제1 스택(110)의 제1 음극 전류 집전체(110d)와 터미널부에서 접속된다.
도 5l을 참조하면, 제2 음극(130d)이 형성된 기판(100) 상에 제2 음극 전류 집전체(130e)가 요철 형태로 적층된다.
구체적으로, 제2 음극(130d)이 형성된 기판(100) 상에 제2 음극 전류 집전체(130e)가 제5 섀도우 마스크를 통해 적층되며, 제2 음극 전류 집전체(130e)는 제2 음극(130d)의 적층면을 따라 적층되어 요철 형태로 형성된다. 이와 같이, 제2 음극 전류 집전체(130e)는 제1 스택(110)의 제1 음극 전류 집전체(110e)와 동일 섀도우 마스크 및 동일 재질로 형성된다. 제2 음극 전류 집전체(130e)는 제5 섀도우 마스크를 이용하여 증착함으로써 제1 음극 전류 집전체(110e)와 마찬가지로 제2 음극 전류 집전체(130e)는 터미널부까지 연장되어 형성되고, 제2 음극(130d)과 터미널부에서 접속된다.
도 5m을 참조하면, 제2 음극 전류 집전체(130e)가 형성된 기판(100) 상에 제2 절연막(124)이 요철 형태로 적층된다.
구체적으로, 제2 음극 전류 집전체(130e)가 형성된 기판(100) 상에 제2 절연막(124)이 제6 섀도우 마스크를 적층되며, 제2 절연막(124)은 제2 음극 전류 집전체(130e)의 적층면을 따라 적층되어 요철 형태로 형성된다. 이와 같이, 제1 절연막(122)과 동일 섀도우 마스크와 동일 재질로 형성된다. 제2 절연막(124)은 터미널부를 제외하고 제2 스택(130)을 덮도록 형성된다.
이와 같이, 본 발명의 실시 예에 따른 다중 접합 박막 전지는 2 스택으로 적층된 다중 박막 접합 전지에 대해 기재하고 있으나, 본 발명의 실시 예에 따른 다중 접합 박막 전지를 다수의 스택으로 적층하더라도 동일층이면, 동일 섀도우 마스크 및 동일 재질로 형성되면 되므로, 제1 내지 제6 섀도우 마스크로 적어도 2 스택이상의 다중 접합 박막 전지를 형성할 수 있다.
본 발명의 다중 접합 박막 전지는 다수의 돌출부의 종횡비 및 스택들의 접합 수에 따라 양극의 유효 표면적이 달라질 수 있다. 이는, 도 6 및 도 7을 결부하여 설명하기로 한다.
도 6은 다중 접합 박막 전지의 스택수에 따른 양극의 유효 표면적 증가를 나타낸 그래프이다.
도 6에 도시된 그래프의 X축은 다중 접합 박막 전지의 스택 수를 나타내고 있으며, Y축은 음극의 유효 표면적을 나타내고 있다.
도 6의 제1 곡선(10)은 본 발명의 제1 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제1 케이스에 따른 다중 접합 박막 전지는 도 4a에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제1 거리로 형성하며, 돌출부의 종횡비는 2인 경우이다.
도 6의 제2 곡선(12)은 본 발명의 제2 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제2 케이스에 따른 다중 접합 박막 전지는 도 4b에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제2 거리로 형성하며, 돌출부의 종횡비는 2인 경우이다.
도 6의 제3 곡선(14)은 본 발명의 제3 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제3 케이스에 따른 다중 접합 박막 전지는 도 4b에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제1 거리로 형성하며, 돌출부의 종횡비는 2인 경우이다.
도 6의 제4 곡선(16)은 본 발명의 제4 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제4 케이스에 따른 다중 접합 박막 전지는 도 4c에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제2 거리로 형성하며, 돌출부의 종횡비는 2인 경우이다.
도 6의 제5 곡선(18)은 본 발명의 제5 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제5 케이스에 따른 다중 접합 박막 전지는 도 4c에 도시된 바와 같이 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제1 거리로 형성하며, 돌출부의 종횡비는 2인 경우이다.
도 6에 도시된 바와 같이 본 발명의 제1 내지 제5 케이스에 따른 다중 접합 박막 전지는 스택의 수를 증가시키면, 양극의 유효 표면적이 지수 함수적으로 증가한다. 특히, 제5 케이스에 따른 다중 접합 박막 전지는 스택 수 증가에 따라 양극의 표면적이 기하 급수적으로 증가하고 있다.
도 7은 다수의 돌출부의 종횡비에 따른 양극의 유효 표면적 증가를 나타낸 그래프이다.
도 7에 도시된 그래프의 X축은 다중 접합 박막 전지의 돌출부들의 종횡비를 나타내고 있으며, Y축은 음극의 유효 표면적을 나타내고 있다.
도 7의 제1 곡선(30)은 본 발명의 제1 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제1 케이스에 따른 다중 접합 박막 전지는 도 4a에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제1 거리(d1)로 형성되며, 제1 내지 제5 스택을 포함한다.
도 7의 제2 곡선(32)은 본 발명의 제2 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제2 케이스에 따른 다중 접합 박막 전지는 도 4b에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제2 거리(d2)로 형성되며, 제1 내지 제5 스택을 포함한다.
도 7의 제3 곡선(34)은 본 발명의 제3 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제3 케이스에 따른 다중 접합 박막 전지는 도 4b에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제1 거리(d1)로 형성되며, 제1 내지 제5 스택을 포함한다.
도 7의 제4 곡선(36)은 본 발명의 제4 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제4 케이스에 따른 다중 접합 박막 전지는 도 4c에 도시된 바와 같이 다수의 돌출부가 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제2 거리(d2)로 형성되며, 제1 내지 제5 스택을 포함한다.
도 7의 제5 곡선(38)은 본 발명의 제5 케이스에 따른 다중 접합 박막 전지에 관한 곡선이며, 본 발명의 제5 케이스에 따른 다중 접합 박막 전지는 도 4c에 도시된 바와 같이 배열되고, 서로 인접한 돌출부의 최상위층 간의 거리를 제1 거리(d1)로 형성되며, 제1 내지 제5 스택을 포함한다.
도 7에 도시된 바와 같이, 스택 수의 조건을 제1 내지 제5 스택으로 동일하게 하고, 돌출부의 종횡비를 다르게 했을 경우에 본 발명의 제1 내지 제5 케이스에 따른 다중 접합 박막 전지는 양극의 유효 표면적이 증가하고 있다.
한편, 도 4c에 도시된 본 발명의 제5 케이스에 따른 다중 접합 박막 전지를 종횡비, 접합수 및 돌출부들의 최외곽층 간의 거리에 대한 조건을 변경했을 경우에 용량의 값을 설명하기로 한다.
본 발명의 제5 케이스에 따른 다중 접합 박막 전지가 제1 내지 제10 스택으로 적층된 구조로 형성되며, 돌출부의 종횡비가 2를 가지며, 서로 인접한 돌출부들의 최외곽층 간의 거리가 20㎛이면, 기존 평평한 기판 상에 적층된 다중 접합 박막 전지의 용량에 비해 용량이 1.4배가 상승된다.
또한, 본 발명의 제5 케이스에 따른 다중 접합 박막 전지가 제1 내지 제5 스택으로 적층된 구조로 형성되며, 돌출부의 종횡비가 10을 가지며, 서로 인접한 돌출부들의 최외곽층 간의 거리가 43㎛이면, 기존 평평한 기판 상에 적층된 다중 접합 박막 전지의 용량에 비해 1.6배가 상승된다.
그리고, 본 발명의 제5 케이스에 따른 다중 접합 박막 전지가 제1 내지 제5 스택으로 적층된 구조로 형성되며, 돌출부의 종횡비가 2를 가지며, 서로 인접한 돌출부들의 최외곽층 간의 거리가 20㎛이면, 기존 평평한 기판 상에 적층된 다중 접합 박막 전지의 용량에 비해 2.1배 상승된다.
본 발명의 제5 케이스에 따른 다중 접합 박막 전지가 제1 내지 제10 스택으로 적층된 구조로 형성되며, 돌출부의 종횡비가 10을 가지며, 서로 인접한 돌출부들의 최외곽층 간의 거리가 20㎛이면, 기존 평평한 기판 상에 적층된 다중 접합 박막 전지의 용량에 비해 4.6배 상승된다.
이와 같이, 기판 상에 다수의 돌출부에 의해 박막 전지의 양극의 유효 면적을 증가시킴으로써 박막 전지의 용량을 향상시킬 수 있지만, 그에 따른 다수의 돌출부 간의 거리가 좁을수록, 돌출부의 종횡비가 클수록, 스택의 수가 증가될수록 박막 전지의 용량이 4배 이상 증가될 수 있음 알 수 있다.
이와 같이, 본 발명은 돌출부의 종횡비와 스택 수를 증가시킴으로써 양극의 표면적을 기하 급수적으로 증가시킬 수 있다.
한편, 본 발명의 실시 예에 따른 다중 박막 전지 및 그의 제조 방법은 기판 상에 다수의 돌출부를 형성하여 요철 형태로 다수의 스택을 적층할수도 있고, 기판에 다수의 홈부를 형성하여 요철 형태로 다수의 스택을 적층할 수 있다. 다수의 홈부는 기판을 식각하여 형성하며, 다수의 홈부 내에 다수의 스택들을 적층하여 다중 접합 박막 전지를 형성할 수 있다. 다수의 홈부 내에 다수의 스택들을 적층하여 양극의 유효 표면적을 증가시킬 수 있다. 각 스택의 양극 전류 집전체들이 터미널부에서 서로 접합하고, 각 스택의 음극 전류 집전체들이 터미널부에서 서로 접합하여 병렬 접합하도록 형성한다. 또한, 다수의 홈부는 도 4a 내지 도 4c에 도시된 바와 같이 배열될 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 다중 박막 전지 및 그의 제조 방법은 기판 상에 다수의 돌출부가 형성된 것을 예를 들어 설명했지만, 기판에 다수의 홈부를 형성하여 요철 형태로 다수의 스택을 적층할 수 있다.
이러한, 본 발명의 실시 예에 따른 다중 접합 박막 전지는 고용량이 필요한 mobile의 주전력원으로 적용가능하며, 디스플레이 소자와 면대 면 접합이 가능하다. 예를 들어, 터치 패널 일체형의 표시장치일 경우에, 유기 발광 표시 패널과, 터치 패널 사이에 본 발명에 따른 박막 전지를 삽입하여 이용할 수 있다. 이에 따라, mobile과 같은 표시장치는 별도의 밧데리를 사용하지 않아되므로 그에 따른 표시 장치의 박형화가 가능하다. 이 밖에도 박막 전지는 표시 장치 외에도 전력원이 필요한 장치면 어디든 가능하다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
100 : 기판 102 : 돌출부
110 : 제1 스택 110a : 제1 양극 전류 집전체
110b : 제1 양극 110c : 제1 전해질
110d : 제1 음극 110e : 제1 음극 전류 집전체
122 : 제1 절연막 124 : 제2 절연막
130 : 제2 스택 130a : 제2 양극 전류 집전체
130b : 제2 양극 130c : 제2 전해질
130d : 제2 음극 130e : 제2 음극 전류 집전체

Claims (21)

  1. 다수의 돌출부가 형성된 기판과;
    상기 다수의 돌출부를 따라 순차적으로 적층된 양극 전류 집전체, 양극, 전해질, 음극, 음극 전류 집전체를 포함하는 다수의 스택과;
    상기 다수의 스택들 사이에 인접한 스택들을 서로 절연시키기 위해 절연 물질로 형성된 다수의 절연막을 포함하며,
    상기 다수의 스택들 각각으로부터 연장된 양극 전류 집전체들이 서로 터미널부에서 접합하고, 다수의 스택들 각각으로부터 연장된 음극 전류 집전체들이 서로 터미널부에서 접합하여 병렬접합으로 형성되는 것을 특징으로 하는 다중 접합 박막 전지.
  2. 제1항에 있어서,
    상기 돌출부는 1~20의 종횡비로 형성되는 것을 하는 다중 접합 박막 전지.
  3. 제1항에 있어서,
    상기 돌출부는 상부면의 지름과 하부면의 지름이 동일한 다각 기둥으로 형성된 것을 특징으로 하는 다중 접합 박막 전지.
  4. 제1항에 있어서,
    상기 돌출부는 상부면의 지름보다 하부면의 지름이 넓은 다각 기둥으로 형성된 것을 특징으로 하는 다중 접합 박막 전지.
  5. 제4항에 있어서,
    상기 돌출부는 상부면에서 하부면으로 갈수록 폭이 넓어지는 다각 기둥으로 형성된 것을 특징으로 하는 다중 접합 박막 전지.
  6. 제1항에 있어서,
    상기 다수의 돌출부는 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 사각형 형태로 이루지도록 연속적으로 배열되는 것을 특징으로 하는 다중 접합 박막 전지.
  7. 제1항에 있어서,
    상기 다수의 돌출부는 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 마름모 형태로 이루어지도록 연속적으로 배열되는 것을 특징으로 하는 다중 접합 박막 전지.
  8. 제1항에 있어서,
    상기 다수의 돌출부는 서로 인접한 여섯 개의 돌출부 각각의 중심을 이었을 때 육각형 형태를 이루어지도록 연속적으로 배열되며, 상기 육각형 형태의 배열의 중심부 각각에 하나의 돌출부가 배열되는 것을 특징으로 하는 다중 접합 박막 전지.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 서로 인접한 돌출부의 최외곽층 간의 거리는 10㎛~30㎛인 것을 특징으로 하는 다중 접합 박막 전지.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 서로 인접한 돌출부의 최외곽층 간의 거리는 30㎛~50㎛인 것을 특징으로 하는 다중 접합 박막 전지.
  11. 기판 상에 다수의 돌출부를 형성하는 단계와;
    상기 다수의 돌출부를 따라 양극 전류 집전체, 양극, 전해질, 음극, 음극 전류 집전체를 순차적으로 적층하여 요철 형태로 다수의 스택을 형성하는 단계와;
    상기 다수의 스택들 사이에 절연 물질로 다수의 절연막을 형성하는 단계를 포함하며,
    상기 다수의 스택들의 양극 전류 집전체들은 일부가 터미널부까지 연장하여 상기 양극 전류 집전체들이 서로 터미널부에서 접합하도록 형성하고,
    상기 다수의 스택들의 음극 전류 집전체들은 일부가 터미널부까지 연장하여 상기 음극 전류 집전체들이 서로 터미널부에서 접합하도록 형성하는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  12. 제11항에 있어서,
    상기 다수의 돌출부를 따라 양극 전류 집전체, 양극, 전해질, 음극, 음극 전류 집전체를 순차적으로 적층하여 요철 형태로 다수의 스택을 형성하는 단계는
    상기 다수의 돌출부가 형성된 기판 상에 양극 전류 집전체를 제1 섀도우 마스크를 이용하여 적층하며, 상기 양극 전류 집전체를 상기 다수의 돌출부를 따라 요철 형태로 형성하는 단계와;
    상기 양극 전류 집전체가 형성된 기판 상에 양극을 제2 섀도우 마스크를 이용하여 적층하며, 상기 양극을 상기 양극 전류 집전체의 적층면을 따라 요철 형태로 형성하는 단계와;
    상기 양극이 형성된 기판 상에 전해질을 제3 섀도우 마스크를 이용하여 적층하며, 상기 전해질을 상기 양극의 적층면을 따라 요철 형태로 형성하는 단계와;
    상기 전해질이 형성된 기판 상에 음극을 제4 섀도우 마스크를 이용하여 적층하며, 상기 음극을 상기 전해질의 적층면을 따라 요철 형태로 형성하는 단계와;
    상기 음극이 형성된 기판 상에 음극 전류 집전체를 제5 섀도우 마스크를 이용하여 적층하며, 상기 음극 전류 집전체를 상기 음극의 적층면을 따라 요철 형태로 형성하는 단계를 포함하며,
    상기 각 스택의 동일층은 동일 섀도우 마스크를 이용하여 요철 형태로 순차적으로 적층하여 다수의 스택으로 형성하는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  13. 제11항에 있어서,
    상기 돌출부는 1~20의 종횡비로 형성하는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  14. 제11항에 있어서,
    상기 돌출부는 상부면의 지름과 하부면의 지름이 동일한 다각 기둥으로 형성하는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  15. 제11항에 있어서,
    상기 돌출부는 상부면의 지름보다 하부면의 지름이 넓은 다각 기둥으로 형성하는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  16. 제15항에 있어서,
    상기 돌출부는 상부면에서 하부면으로 갈수록 폭이 넓어지는 다각 기둥으로 형성하는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  17. 제11항에 있어서,
    상기 다수의 돌출부는 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 사각형 형태로 이루지도록 연속적으로 배열되는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  18. 제11항에 있어서,
    상기 다수의 돌출부는 서로 인접한 네 개의 돌출부들의 중심을 이었을 때 마름모 형태로 이루어지도록 연속적으로 배열되는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  19. 제11항에 있어서,
    상기 다수의 돌출부는 서로 인접한 여섯 개의 돌출부 각각의 중심을 이었을 때 육각형 형태를 이루어지도록 연속적으로 배열되며, 상기 육각형 형태의 배열의 중심부 각각에 하나의 돌출부가 배열되는 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 서로 인접한 돌출부의 최외곽층 간의 거리는 10㎛~30㎛인 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
  21. 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 서로 인접한 돌출부의 최외곽층 간의 거리는 30㎛~50㎛인 것을 특징으로 하는 다중 접합 박막 전지의 제조 방법.
KR1020120141958A 2012-12-07 2012-12-07 다중 접합 박막 전지 및 그 제조 방법 KR102050439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120141958A KR102050439B1 (ko) 2012-12-07 2012-12-07 다중 접합 박막 전지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120141958A KR102050439B1 (ko) 2012-12-07 2012-12-07 다중 접합 박막 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140073924A true KR20140073924A (ko) 2014-06-17
KR102050439B1 KR102050439B1 (ko) 2019-11-29

Family

ID=51127259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120141958A KR102050439B1 (ko) 2012-12-07 2012-12-07 다중 접합 박막 전지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102050439B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2975671A1 (en) * 2014-07-18 2016-01-20 Institute of Nuclear Energy Research, Atomic Energy Council, Executive Yuan Thin film battery structure and manufacturing method thereof
US11843104B2 (en) 2017-05-18 2023-12-12 Lg Energy Solution, Ltd. Method for manufacturing anode for lithium secondary battery

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130925A (ko) * 2005-06-09 2006-12-20 강원대학교산학협력단 박막 전지 및 그 제조 방법
KR20110001447A (ko) * 2009-06-30 2011-01-06 지에스나노텍 주식회사 박막 전지 및 박막 전지의 전극 단자를 접합하는 방법
KR20120088727A (ko) * 2009-09-22 2012-08-08 어플라이드 머티어리얼스, 인코포레이티드 박막 배터리를 제조하기 위한 방법들 및 팩토리들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130925A (ko) * 2005-06-09 2006-12-20 강원대학교산학협력단 박막 전지 및 그 제조 방법
KR20110001447A (ko) * 2009-06-30 2011-01-06 지에스나노텍 주식회사 박막 전지 및 박막 전지의 전극 단자를 접합하는 방법
KR20120088727A (ko) * 2009-09-22 2012-08-08 어플라이드 머티어리얼스, 인코포레이티드 박막 배터리를 제조하기 위한 방법들 및 팩토리들

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2975671A1 (en) * 2014-07-18 2016-01-20 Institute of Nuclear Energy Research, Atomic Energy Council, Executive Yuan Thin film battery structure and manufacturing method thereof
US11843104B2 (en) 2017-05-18 2023-12-12 Lg Energy Solution, Ltd. Method for manufacturing anode for lithium secondary battery

Also Published As

Publication number Publication date
KR102050439B1 (ko) 2019-11-29

Similar Documents

Publication Publication Date Title
KR102072534B1 (ko) 배터리 장치용 비정질 캐소드 재료
TWI603524B (zh) 堆疊式二次電池
KR102227230B1 (ko) 절첩된 전극을 포함하는 전기화학 전지, 그의 구성요소, 전기화학 전지를 포함하는 배터리, 및 이들의 제조 방법
KR102372990B1 (ko) 고-종횡비 구조체의 제조 방법 및 장치
US9123954B2 (en) Three-dimensional microbattery having a porous silicon anode
JP2008159589A (ja) 膨張キャビティを有する電流電極コレクタ組立体を備えるリチウム蓄電池及びその製造方法
CN106104902B (zh) 形成用于固态电池的互连
KR20180082491A (ko) 나노다공성 세퍼레이터층을 이용한 리튬 배터리
WO2017195645A1 (ja) リチウムイオン二次電池
JP2004158222A (ja) 多層積層電池
EP2975671B1 (en) Thin film battery structure and manufacturing method thereof
JP7484999B2 (ja) 固体電池
CN113614947A (zh) 固体电池
US10381627B2 (en) Battery structure and method of manufacturing the same
WO2020110666A1 (ja) 固体電池
KR102050439B1 (ko) 다중 접합 박막 전지 및 그 제조 방법
WO2020070990A1 (ja) 固体電池
US20210265667A1 (en) Solid state battery
JP2008140705A (ja) 全固体型リチウム二次電池製造方法および全固体型リチウム二次電池
JP2013127861A (ja) 二次電池
US10109887B1 (en) 3D-structured solid state battery
KR101941452B1 (ko) 박막 전지 및 그 제조 방법
KR102081102B1 (ko) 박막 전지를 구비한 터치 패널 일체형 표시장치 및 그 박막 전지의 제조 방법
CN219979623U (zh) 具有高分子基材的电池结构
JP7472980B2 (ja) 固体電池

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant