KR20140036405A - Light emitting diode and manufacturing method thereof - Google Patents

Light emitting diode and manufacturing method thereof Download PDF

Info

Publication number
KR20140036405A
KR20140036405A KR1020120101704A KR20120101704A KR20140036405A KR 20140036405 A KR20140036405 A KR 20140036405A KR 1020120101704 A KR1020120101704 A KR 1020120101704A KR 20120101704 A KR20120101704 A KR 20120101704A KR 20140036405 A KR20140036405 A KR 20140036405A
Authority
KR
South Korea
Prior art keywords
layer
refractive index
light emitting
emitting diode
substrate
Prior art date
Application number
KR1020120101704A
Other languages
Korean (ko)
Inventor
이종람
송양희
김기수
고경민
Original Assignee
포항공과대학교 산학협력단
서울바이오시스 주식회사
주식회사 포스코엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 서울바이오시스 주식회사, 주식회사 포스코엘이디 filed Critical 포항공과대학교 산학협력단
Priority to KR1020120101704A priority Critical patent/KR20140036405A/en
Publication of KR20140036405A publication Critical patent/KR20140036405A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

A light emitting diode is disclosed. The light emitting diode comprises: a transparent substrate having a first surface and a second surface; a semiconductor laminated structure comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer and disposed on the first surface of the transparent substrate; and a refractive index adjusting layer formed to have a pattern of a nanostructure on the second surface of the transparent substrate.

Description

발광다이오드 및 그 제조방법{LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF}LIGHT EMITTING DIODE AND MANUFACTURING METHOD THEREOF

본 발명은 발광다이오드 및 그 제조방법에 관한 것으로서, 더 상세하게는 기판의 하부면에 굴절율 조절층을 갖는 발광다이오드 및 그 제조방법에 관한 것이다. The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having a refractive index control layer on the lower surface of the substrate and a method of manufacturing the same.

질화갈륨계 발광다이오드는 에너지 변환 효율이 높고, 수명이 길며, 빛의 지향성이 높고, 저전압 구동이 가능하며, 예열 시간과 복잡한 구동회로가 필요하지 않고, 충격 및 진동에 강하기 때문에 다양한 형태의 고품격 조명 시스템의 구현이 가능해, 가까운 미래에 백열등, 형광등, 수은등과 같은 기존의 광원을 대체할 고체 조명(solid-state lighting) 광원으로 기대되고 있다.Gallium nitride-based light emitting diodes have high energy conversion efficiency, long life, high light directivity, low voltage driving, no preheating time, no complicated driving circuit, and strong shock and vibration. The system can be implemented and is expected to be a solid-state lighting source that will replace conventional light sources such as incandescent, fluorescent and mercury lamps in the near future.

질화갈륨계 발광다이오드가 기존의 수은등이나 형광등을 대체하여 백색광원으로서 쓰이기 위해서는 열적 안정성이 뛰어나야 할 뿐만 아니라 낮은 소비 전력에서도 고출력 빛을 발할 수 있어야 한다. 현재 백색광원으로 널리 이용되고 있는 수평구조의 질화갈륨계 발광다이오드는 상대적으로 제조단가가 작고 제작 공정이 간단하다는 장점이 있으나, 인가전류가 높고 면적이 큰 고출력의 광원으로 쓰이기에는 부적절하다는 단점이 있다.In order to use a gallium nitride-based light emitting diode as a white light source to replace a mercury lamp or a fluorescent lamp, it must not only have excellent thermal stability but also be able to emit high power at low power consumption. Horizontal gallium nitride-based light emitting diodes, which are widely used as white light sources, have the advantages of relatively low manufacturing cost and simple manufacturing process. However, they have disadvantages of being inadequate to be used as high power sources with high applied current and large area. .

수평구조의 질화갈륨계 발광다이오드는 투명 사파이어 기판과, 사파이어 기판 상에 형성된 반도체 적층 구조체를 포함한다. 반도체 적층 구조체는 사파이어 기판에 대해 멀어지는 방향으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 차례로 포함한다. A gallium nitride-based light emitting diode having a horizontal structure includes a transparent sapphire substrate and a semiconductor stacked structure formed on the sapphire substrate. The semiconductor laminated structure includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in a direction away from the sapphire substrate.

위와 같은 수평구조의 질화갈륨계 발광다이오드의 제조에 있어서, 발광다이오드 소자의 광 출력을 크게 향상시킬 수 있는 부분 중의 하나가 기판이다. 기판, 특히, 사파이어 기판은, 매끄러운 평면 구조로만 이루어진 경우, 광이 기판에 흡수되어 빛의 경로가 길어짐에 따라, 발광다이오드 내부에 광이 갇히게 된다. 이에 대하여, 기판의 상부면, 즉 제1 도전형 반도체층과 기판 사이의 계면에 요철 패턴을 형성하여 그 계면에서 광을 산란시켜 광 추출 효율을 향상시키는 발광다이오드가 제안되고 있다.In the manufacture of the gallium nitride-based light emitting diode of the above-described horizontal structure, one of the parts that can greatly improve the light output of the light emitting diode device is a substrate. When the substrate, particularly the sapphire substrate, has only a smooth planar structure, the light is absorbed by the substrate and the light is long, so that the light is trapped inside the light emitting diode. On the other hand, a light emitting diode has been proposed to form an uneven pattern on the upper surface of the substrate, that is, the interface between the first conductive semiconductor layer and the substrate, to scatter light at the interface, thereby improving light extraction efficiency.

나아가, 기판 하부면에도 표면을 인위적으로 변형하여 광 추출 효율을 개선하려는 노력이 시도되고 있다. 이를 위하여, 종래에는 기판의 하부면을 에칭 방식으로 패터닝하여 광 추출 효율을 높이려는 시도가 있었다. 하지만 기판의 에칭 작업이 어렵고 그 에칭 작업을 수행하는데 있어서 많은 시간이 소요되는 단점이 있다.Furthermore, efforts have been made to improve the light extraction efficiency by artificially modifying the surface of the lower surface of the substrate. To this end, conventionally, there has been an attempt to increase light extraction efficiency by patterning the lower surface of the substrate by an etching method. However, there is a disadvantage that the etching of the substrate is difficult and takes a long time to perform the etching.

본 발명이 해결하고자 하는 과제는 기판 하부면에서의 표면 텍스처링을 통해 광 추출 효율을 향상시킬 수 있는 발광다이오드 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode and a method for manufacturing the same, which can improve light extraction efficiency through surface texturing on a lower surface of a substrate.

본 발명의 실시예들에 따른 발광다이오드는, 제1면과 제2면을 포함하는 투광성 기판과; 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 기판의 제1면에 형성된 반도체 적층 구조체와; 상기 기판의 제2면에 패턴을 갖도록 형성된 굴절율 조절층을 포함한다.A light emitting diode according to embodiments of the present invention comprises: a translucent substrate comprising a first surface and a second surface; A semiconductor stacked structure comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, the semiconductor stacked structure formed on a first surface of the substrate; It includes a refractive index control layer formed to have a pattern on the second surface of the substrate.

일 실시예에 있어서, 상기 굴절율 조절층은, 상기 패턴이 다수의 나노 구조물을 갖도록, 나노 임프린트에 의해 형성될 수 있다.In one embodiment, the refractive index control layer may be formed by nano imprint, so that the pattern has a plurality of nanostructures.

일 실시예에 있어서, 상기 굴절율 조절층은, 암염(rock salt) 구조를 갖는 금속 산화물의 증착에 의해 형성되어, 상기 패턴이 다수의 피라미드 구조들을 포함할 수 있다.In one embodiment, the refractive index control layer is formed by the deposition of a metal oxide having a rock salt (rock salt) structure, the pattern may include a plurality of pyramid structures.

일 실시예에 있어서, 상기 굴절율 조절층은 MxM'1 -xO(x≤1, M= Mg, Ca, Zn, Ni 중 하나, M'=Be, Ca, Sr, Ba 중 하나 이상)로 표시되는 금속 산화물을 증착하여 형성된 1종 이상의 금속 산화물층을 포함할 수 있다.In one embodiment, the refractive index control layer is M x M ' 1 -x O (x≤1, M = Mg, Ca, Zn, Ni, at least one of M' = Be, Ca, Sr, Ba) It may include one or more metal oxide layers formed by depositing a metal oxide represented by.

일 실시예에 있어서, 상기 금속 산화물은 표면에 도핑된 불순물을 포함하며, 상기 불순물은 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 및 이들 중 하나 이상을 포함하는 화합물로 구성된 그룹으로부터 선택된 것일 수 있다.In one embodiment, the metal oxide includes an impurity doped to the surface, the impurity is B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, It may be selected from the group consisting of Sb, Bi, S, Se, Br, I, Ti and a compound comprising one or more thereof.

일 실시예에 있어서, 상기 기판의 제1면에 패턴이 다수의 볼록부를 포함하는 패턴이 형성되고, 상기 패턴 상으로 반도체 적층 구조체가 형성될 수 있다.In example embodiments, a pattern including a plurality of convex portions of a pattern may be formed on a first surface of the substrate, and a semiconductor laminate structure may be formed on the pattern.

일 실시예에 있어서, 상기 기판은 사파이어 기판을 포함하고 상기 반도체 적층 구조는 질화갈륨계 반도체를 포함할 수 있다.In example embodiments, the substrate may include a sapphire substrate and the semiconductor stack structure may include a gallium nitride based semiconductor.

일 실시예에 있어서, 상기 반도체 적층 구조체는 상기 제2 도전형 반도체층 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층의 일부 영역이 노출되며, 상기 제2 도전형 반도체층 상에는 투명전극층이 형성되고, 상기 제1 도전형 반도체층의 노출 영역과 상기 투명전극층에는 제1 전극패드와 제2 전극패드가 각각 형성될 수 있다.In example embodiments, the semiconductor stacked structure may include a portion of the second conductive semiconductor layer and the active layer to expose a portion of the first conductive semiconductor layer, and a transparent electrode layer on the second conductive semiconductor layer. The first electrode pad and the second electrode pad may be formed in the exposed region and the transparent electrode layer of the first conductive semiconductor layer.

본 발명의 다른 측면에 따라, 발광다이오드 제조방법이 제공되며, 상기 발광다이오드 제조방법은, 제1면과 제2면을 갖는 투광성의 기판을 준비하는 단계와; 상기 기판의 제1면에 반도체 적층 구조체를 형성하는 단계와; 상기 기판의 제2면에 굴절율 조절층을 형성하는 단계를 포함하며, 이때, 상기 굴절율 조절층은 상기 반도체 적층 구조체의 굴절율와 공기 굴절율 사이 중간값의 굴절율을 가지며 패턴이 형성된다.According to another aspect of the present invention, there is provided a light emitting diode manufacturing method, comprising: preparing a light-transmissive substrate having a first surface and a second surface; Forming a semiconductor laminate structure on the first surface of the substrate; And forming a refractive index control layer on the second surface of the substrate, wherein the refractive index control layer has a refractive index of a middle value between the refractive index of the semiconductor laminate structure and the air refractive index, and a pattern is formed.

일 실시예에 있어서, 상기 굴절율 조절층을 형성하는 단계는 나노 임프린트 몰드의 가압에 의해 상기 굴절율 조절층에 상기 패턴을 형성하며, 상기 패턴은 다수의 나노 구조물들을 포함한다.In one embodiment, the step of forming the refractive index control layer to form the pattern on the refractive index control layer by pressing the nano imprint mold, the pattern includes a plurality of nanostructures.

일 실시예에 있어서, 상기 굴절율 조절층은 나노 임프린트 레진, 포토-레지스트, 폴리-이미드, 졸-겔, 스핀-온-그래스 물질 또는 이들의 혼합 물질을 포함할 수 있다. In one embodiment, the refractive index control layer may include a nano imprint resin, photo-resist, poly-imide, sol-gel, spin-on-grass material or a mixture thereof.

일 실시예에 있어서, 상기 굴절율 조절층을 형성하는 단계는 암염(rock salt) 구조를 갖는 금속 산화물을 상기 기판의 제2면에 증착하여 상기 굴절율 조절층을 형성하되, 상기 패턴은 상기 금속 산화물의 증착 과정에서 자발적으로 생긴 다수의 피라미드 구조들을 포함할 수 있다. The forming of the refractive index adjusting layer may include depositing a metal oxide having a rock salt structure on the second surface of the substrate to form the refractive index adjusting layer, wherein the pattern is formed of the metal oxide. It may include a number of pyramid structures spontaneously generated during the deposition process.

나아가, 상기 굴절율 조절층을 형성하는 것은 전자빔 증착, 스퍼터링 또는 열 증착 방법으로 상기 금속 산화물을 증착하는 것을 포함할 수 있다.Further, forming the refractive index control layer may include depositing the metal oxide by electron beam deposition, sputtering, or thermal deposition.

또한, 본 발명의 일 실시예에 있어서, 상기 굴절률 조절층에 대하여 전자선(e-beam), 간섭 패터닝(interference) 또는 이온 빔 리소그래피(ion beam lithography) 방법을 이용하여 상기 굴절률 조절층 표면에 패턴을 형성하는 단계를 더 포함할 수 있다.Further, in an embodiment of the present invention, a pattern is formed on the surface of the refractive index control layer by using an electron beam, an interference patterning, or an ion beam lithography method. It may further comprise the step of forming.

이때, 상기 굴절율 조절층은 MxM'1-xO(x≤1, M= Mg, Ca, Zn, Ni 중 하나, M'=Be, Ca, Sr, Ba 중 하나 이상)로 표시되는 금속 산화물을 증착하여 형성된 1종 이상의 금속 산화물층을 포함할 수 있다. 이에 더하여, 상기 금속 산화물은 표면에 도핑된 불순물을 포함하며, 상기 불순물은 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 및 이들 중 하나 이상을 포함하는 화합물로 구성된 그룹으로부터 선택될 수 있다.In this case, the refractive index control layer is a metal represented by M x M ' 1-x O (x≤1, M = Mg, one of Ca, Zn, Ni, M' = Be, Ca, Sr, Ba) It may include one or more metal oxide layers formed by depositing an oxide. In addition, the metal oxide includes impurities doped on the surface, and the impurities include B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi , S, Se, Br, I, Ti and compounds comprising one or more thereof.

상기 굴절율 조절층을 형성하는 단계 전에 상기 기판의 제2면을 산소 플라즈마, 질소 플라즈마 또는 UVO를 이용하여 표면처리 한다.Before forming the refractive index control layer, the second surface of the substrate is surface treated using oxygen plasma, nitrogen plasma, or UVO.

상기 반도체 적층 구조체를 형성하는 단계는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 차례로 형성하고, 상기 제2 도전형 반도체층 및 상기 활성의 일부를 식각에 의해 제거하여 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 것을 포함하며, 상기 제2 도전형 반도체층에는 투명전극층이 형성되고, 상기 제1 도전형 반도체층의 노출 영역과 상기 투명전극층에는 제1 전극패드와 제2 전극패드가 각각 형성된다.The forming of the semiconductor laminate structure may include forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in sequence, and removing the second conductive semiconductor layer and a part of the active by etching to form the first conductive semiconductor layer. And exposing a portion of the conductive semiconductor layer, wherein a transparent electrode layer is formed in the second conductive semiconductor layer, and a first electrode pad and a second electrode are exposed in the exposed region and the transparent electrode layer of the first conductive semiconductor layer. Electrode pads are formed respectively.

일 실시예에 있어서, 상기 기판을 준비하는 단계에서 상기 제1면에 다수의 볼록부들이 형성된 패턴을 포함하는 사파이어 기판이 준비되고, 상기 반도체 적층 구조체를 형성하는 단계에서 형성되는 상기 반도체 적층 구조는 상기 패턴 상에 형성된 질화갈륨계 반도체층을 포함한다.In example embodiments, a sapphire substrate including a pattern having a plurality of convex portions formed on the first surface may be prepared in the preparing of the substrate, and the semiconductor laminate structure formed in the forming of the semiconductor laminate structure may include And a gallium nitride based semiconductor layer formed on the pattern.

본 발명에 따르면, 광추출 효율을 향상시킬 수 있는 패턴을 포함하는 굴절율 조절층을 발광다이오드의 기판 하부면에 간단하고 쉽게 형성하여, 고효율의 발광다이오드를 손쉽게 그리고 적은 비용으로 제작할 수 있다. 본 발명의 다른 이점이나 효과는 이하 실시예들의 설명으로부터 더 자세히 이해될 수 있을 것이다.According to the present invention, a refractive index control layer including a pattern capable of improving light extraction efficiency is simply and easily formed on the lower surface of the substrate of the light emitting diode, so that a high efficiency light emitting diode can be manufactured easily and at low cost. Other advantages or effects of the present invention will be understood from the description of the following embodiments in more detail.

도 1은 본 발명의 일 실시예에 따른 발광다이오드를 도시한 단면도이고,
도 2는 도 1에 도시된 발광다이오드 구조에서 기판 하부층의 굴절율 변화에 따른 광추출 효율의 변화 추이를 보여주는 그래프이이며,
도 3 내지 도 7은 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 설명하기 위한 단면도들이고,
도 8은 본 발명의 일 실시예에 있어서 나노 임프린트 몰드에 의해 형성된 굴절율 조절층의 패턴을 보인 주사현미경 사진들이고,
도 9은 본 발명의 다른 실시예에 따른 발광다이오드를 도시한 단면도이고,
도 10은 도 9에 도시된 발광다이오드의 기판 하부에 굴절율 조절층으로 적용되는 금속 산화물들의 패턴을 보여주는 주사현미경 사진들이고,
도 11은 MgO 증착에 형성된 굴절율 조절층의 두께에 따른 피라미드 패턴 구조들을 보여주는 주사전자현미경(SEM) 사진들이며,
도 12는 MgO를 증착하여 굴절율 조절층을 포함하는 수평형 발광다이오드와 통상적인 사파이어 기판을 갖는 발광다이오드의 정규화된 광출력이 비교적으로 나타낸 도면이다.
1 is a cross-sectional view showing a light emitting diode according to an embodiment of the present invention;
FIG. 2 is a graph showing a change in light extraction efficiency according to a change in refractive index of a substrate underlayer in the light emitting diode structure shown in FIG.
3 to 7 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
8 is a scanning microscope photograph showing the pattern of the refractive index control layer formed by the nano-imprint mold in an embodiment of the present invention,
9 is a cross-sectional view showing a light emitting diode according to another embodiment of the present invention;
FIG. 10 is a scanning microscope photograph showing a pattern of metal oxides applied as a refractive index adjusting layer under a substrate of the light emitting diode of FIG. 9.
FIG. 11 is a scanning electron microscope (SEM) photograph showing pyramidal pattern structures according to a thickness of a refractive index control layer formed in MgO deposition.
FIG. 12 is a view showing the normalized light output of a horizontal light emitting diode including a refractive index controlling layer by depositing MgO and a light emitting diode having a conventional sapphire substrate.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위해 과장되어 표현될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples for allowing a person skilled in the art to sufficiently convey the idea of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience.

도 1은 본 발명의 일 실시예에 따른 발광다이오드를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 발광다이오드는 투광성을 갖는 사파이어 기판(1)과, 반도체 적층 구조체(2)와, 굴절율 조절층(3)을 포함한다. 또한 상기 발광다이오드는 투명전극층(4)과 제1 전극패드(5)와 제2 전극패드(6)를 포함한다.Referring to FIG. 1, a light emitting diode according to an embodiment of the present invention includes a sapphire substrate 1 having a light transmissive property, a semiconductor laminate structure 2, and a refractive index control layer 3. In addition, the light emitting diode includes a transparent electrode layer 4, a first electrode pad 5, and a second electrode pad 6.

상기 기판(1)은 상부면(또는, 제1면) 및 그와 대향하는 하부면(즉, 제2면)을 포함한다. 상기 기판(1)의 상부면에는 광 출출 효율을 향상시키도록 볼록부들 또는 오목들로 이루어진 패턴(11)이 형성되어 있으며, 위와 같은 패턴이 형성된 사파이어 기판을 PSS(Patterned Sapphire Substrate)라 부른다.The substrate 1 comprises an upper surface (or a first surface) and a lower surface (ie a second surface) opposite thereto. The upper surface of the substrate 1 is formed with a pattern 11 made of convex portions or concave to improve the light extraction efficiency, the sapphire substrate with the above pattern is called a patterned sapphire substrate (PSS).

전술한 패턴(11)을 갖는 기판(1)의 상부면에 반도체 적층 구조체(2)가 형성되고, 상기 사파이어 기판(1)의 하부면에는 이하에서 자세히 설명되는 굴절율 조절층(3)이 형성된다. 도시하지는 않았지만, 상기 사파이어 기판(1)은 상부면, 즉, 상기 반도체 적층 구조체(2)와의 계면에 소정의 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)일 수 있다. The semiconductor laminate structure 2 is formed on the upper surface of the substrate 1 having the above-described pattern 11, and the refractive index adjusting layer 3 described in detail below is formed on the lower surface of the sapphire substrate 1. . Although not shown, the sapphire substrate 1 may be a PSS (Patterned Sapphire Substrate) having a predetermined concave-convex pattern formed on an upper surface thereof, that is, an interface with the semiconductor laminate structure 2.

상기 반도체 적층 구조체(2)는 상기 기판(1)을 성장 기판으로 하여 성장되는 질화갈륨 계열의 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 포함할 수 있다. 상기 기판(1)과 상기 제1 도전형 반도체층(22) 사이에는 격자 부정합의 완화를 위해 버퍼층(21)이 형성될 수 있다. 상기 활성층(24)은 상기 제1 도전형 반도체층(22)과 상기 제1 도전형 반도체층(26) 사이에 개재된다. The semiconductor laminate 2 includes a gallium nitride-based first conductive semiconductor layer 22, an active layer 24, and a second conductive semiconductor layer 26 grown using the substrate 1 as a growth substrate. can do. A buffer layer 21 may be formed between the substrate 1 and the first conductive semiconductor layer 22 to mitigate lattice mismatch. The active layer 24 is interposed between the first conductive semiconductor layer 22 and the first conductive semiconductor layer 26.

상기 제1 도전형 반도체층(22)은, 상기 기판(1)과 인접해 형성되는 층으로, n형 반도체층일 수 있다. 또한 상기 제2 도전형 반도체층(26)은 상대적으로 상기 사파이어 기판(1)과 멀리 떨어져 위치한 층으로, p형 반도체층일 수 있다. 역으로, 상기 제1 도전형 반도체층(22)이 p형 반도체층이 되고 상기 제2 도전형 반도체층(26)이 n형 반도체층이 될 수 있다.The first conductivity-type semiconductor layer 22 is a layer formed adjacent to the substrate 1 and may be an n-type semiconductor layer. In addition, the second conductivity-type semiconductor layer 26 is a layer relatively far from the sapphire substrate 1 and may be a p-type semiconductor layer. Conversely, the first conductive semiconductor layer 22 may be a p-type semiconductor layer and the second conductive semiconductor layer 26 may be an n-type semiconductor layer.

상기 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)은 질화갈륨 계열의 화합물 반도체물질, 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(24)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다. 상기 제1 도전형 반도체층(22) 및/또는 제2 도전형 반도체층(26)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(24)은 단일 양자웰 또는 다중 양자웰 구조로 형성될 수 있다. 상기 사파이어 기판(1)과 제1 도전형 반도체층(22) 사이에 격자 부정합 완화를 위한 버퍼층(21)이 개재될 수 있다.The first conductive semiconductor layer 22, the active layer 24, and the second conductive semiconductor layer 26 may be formed of a gallium nitride-based compound semiconductor material, that is, (Al, In, Ga) N. The active layer 24 has a composition element and composition ratio determined so as to emit light of a required wavelength such as ultraviolet light or blue light. The first conductive semiconductor layer 22 and / or the second conductive semiconductor layer 26 may be formed as a single layer, as shown, but may be formed in a multilayer structure. In addition, the active layer 24 may be formed of a single quantum well or multiple quantum well structures. A buffer layer 21 may be interposed between the sapphire substrate 1 and the first conductivity type semiconductor layer 22 to mitigate lattice mismatch.

본 실시예에 따른 발광다이오드는 제1 전극패드(5)와 제2 전극패드(6)를 모두 상부에 갖는 수평형 발광다이오드로서, 제1 도전형 반도체층(22)의 상부를 노출시켜 그 노출된 영역에 제1 전극패드(5)를 형성시키도록, 반도체 적층 구조체(2)에서 제2 도전형 반도체층(26) 및 활성층(24)의 일부 영역이 제거된 구조를 갖는다. 제1 도전형 반도체층(22)의 상부 노출 영역에 제1 전극패드(5)가 형성되고, 제2 도전형 반도체층(26)의 상부에 제2 전극패드(6)가 형성된다. The light emitting diode according to the present exemplary embodiment is a horizontal light emitting diode having both the first electrode pad 5 and the second electrode pad 6 thereon, and exposes the upper portion of the first conductive semiconductor layer 22 to expose it. In order to form the first electrode pad 5 in the formed region, the semiconductor laminate structure 2 has a structure in which some regions of the second conductive semiconductor layer 26 and the active layer 24 are removed. The first electrode pad 5 is formed in the upper exposed region of the first conductive semiconductor layer 22, and the second electrode pad 6 is formed on the second conductive semiconductor layer 26.

도시된 것과 같이, 투명전극층(4)이 제2 도전형 반도체층(26) 상에 형성되고 상기 투명전극층(4) 상에 상기 제2 전극패드(6)가 형성될 수 있다. 상기 투명전극층(4)은 예컨대, ITO 또는 Ni/Au로 형성되는 것으로서, 제2 도전형 반도체층(26)에 비해 비저항이 낮아 전류를 분산시키는 역할을 한다.As illustrated, the transparent electrode layer 4 may be formed on the second conductive semiconductor layer 26, and the second electrode pad 6 may be formed on the transparent electrode layer 4. The transparent electrode layer 4 is formed of, for example, ITO or Ni / Au, and has a specific resistance lower than that of the second conductive semiconductor layer 26 to distribute current.

상기 굴절율 조절층(3)은, 상기 기판(1)의 하부면에 형성되는 것으로, 기판(1)의 굴절율인 1.775와 실질적으로 같은 굴절율을 가질 수 있다. 또한, 상기 굴절율 조절층(3)은 나노 구조물(32)들로 이루어진 패턴을 포함하며, 이러한 패턴은 나노 임프린트에 의해 형성된다. 도 1에 도시된 발광다이오드 구조에서 상기 기판(1)과 같은 굴절율로 상기 기판(1)하부에 굴절율 조절층(3)을 형성하면, 도 2의 그래프에서 알 수 있는 바와 같이, 광 추출 효율은 64%가 되어, 상기 기판(1)의 하부면이 굴절율 1인 공기와 직접 접해 있는 경우와 비교할 때, 약 20% 효율이 향상된다. 상기 굴절율 조절층(3)은 자신의 굴절율이 공기의 굴절율보다 커질수록 거의 선형적으로 광 추출 효율을 증가시키며, 사파이어 기판과 일치하는 굴절율을 가질 때, 최대의 광추출 효율을 나타낸다.The refractive index control layer 3 is formed on the lower surface of the substrate 1 and may have a refractive index substantially equal to 1.775, which is the refractive index of the substrate 1. In addition, the refractive index control layer 3 includes a pattern made of nanostructures 32, which is formed by nanoimprint. When the refractive index adjusting layer 3 is formed under the substrate 1 at the same refractive index as the substrate 1 in the light emitting diode structure shown in FIG. 1, as shown in the graph of FIG. It becomes 64%, and compared with the case where the lower surface of the said board | substrate 1 is in direct contact with the air of refractive index 1, about 20% efficiency improves. The refractive index adjusting layer 3 increases light extraction efficiency almost linearly as its refractive index is larger than the refractive index of air, and exhibits the maximum light extraction efficiency when the refractive index matches the sapphire substrate.

또한, 상기 굴절율 조절층(3)은 공기와 접하고 광이 방출되는 기판(1)의 하부 측에 나노 임프린트에 의해 형성된 나노 구조물(32)들을 포함하며, 상기 나노 구조물(32)들은 입사된 광을 더욱 산란시켜 더 많은 광이 외부로 방출될 수 있도록 해준다.In addition, the refractive index control layer 3 includes nanostructures 32 formed by nanoimprint on the lower side of the substrate 1 in contact with air and the light is emitted, the nanostructures 32 are incident light Scattering more allows more light to be emitted to the outside.

도 3 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 설명하면 다음과 같다.Referring to FIGS. 3 to 5, a light emitting diode manufacturing method according to an exemplary embodiment of the present invention will be described.

먼저 도 3을 참조하면, 패턴이 형성된 사파어이 기판(1)의 상부면에, 예컨대, MOCVD 또는 MBE 기술을 이용하여, 질화갈륨 계열의 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 차례로 형성한다. 사파이어 기판(1)의 두께는 100㎛ ~ 400㎛이 바람직하며, 150㎛이하가 가장 선호된다. 래핑(lapping) 공정을 통해 사파이어 기판(1)의 두께를 150㎛ 이하로 줄이는 공정이 이용될 수 있다. 래핑 공정은 반도체 적층 구조체의 형성 후, 특히, 아래에 설명될 굴절율 조절층(3)을 형성하는 공정 직전에 이루어질 수 있다. 앞에서 언급한 바와 같이, 상기 사파이어 기판(1)과 상기 제1 도전형 반도체층(22) 사이에는 단층 또는 다층 구조의 버퍼층(21)을 형성할 수 있다.First, referring to FIG. 3, a patterned sapphire is formed on the upper surface of the substrate 1, for example, by using a gallium nitride-based first conductive semiconductor layer 22, an active layer 24, and a MOCVD or MBE technique. The second conductive semiconductor layer 26 is formed in sequence. The thickness of the sapphire substrate 1 is preferably 100 µm to 400 µm, most preferably 150 µm or less. A process of reducing the thickness of the sapphire substrate 1 to 150 μm or less through a lapping process may be used. The lapping process may be performed after the formation of the semiconductor laminate structure, in particular immediately before the process of forming the refractive index adjusting layer 3 to be described below. As mentioned above, a buffer layer 21 having a single layer or a multilayer structure may be formed between the sapphire substrate 1 and the first conductive semiconductor layer 22.

다음 도 4를 참조하면, 사진 및 식각 기술을 이용하여 제2 도전형 반도체층(26) 및 활성층(24)의 일부 영역을 식각 제거하여, 상기 1 도전형 반도체층(22)의 일부 영역(222)을 상부로 노출시킨다. Next, referring to FIG. 4, some regions of the second conductivity-type semiconductor layer 22 and the active layer 24 are etched away using a photo and an etching technique, so that some regions 222 of the first conductivity-type semiconductor layer 22 are etched away. ) To the top.

다음 도 5를 참조하면, 제2 도전형 반도체층(26)의 상부면에 예컨대, ITO 또는 Ni/Au를 증착하여 투명전극층(4)을 형성하고, 투명전극층(4)의 상면과 제1 도전형 반도체층(22)의 노출 영역(222) 각각에 제2 전극패드(6)와 제1 전극패드(5)를 형성한다. Next, referring to FIG. 5, for example, ITO or Ni / Au is deposited on the upper surface of the second conductive semiconductor layer 26 to form the transparent electrode layer 4, and the upper surface of the transparent electrode layer 4 and the first conductive layer. The second electrode pad 6 and the first electrode pad 5 are formed in each of the exposed regions 222 of the type semiconductor layer 22.

이때, 상기 투명전극층(4)은, 도 1에서 설명된 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)의 형성 공정 직후에 형성되어, 제1 도전형 반도체층(22)의 상부를 노출키는 메사 식각 및 사진 공정에 의해, 상기 제2 도전형 반도체층(26)과 상기 활성층(24)과 함께 일부 영역이 제거되어 형성될 수도 있음에 유의한다. In this case, the transparent electrode layer 4 is formed immediately after the formation process of the first conductive semiconductor layer 22, the active layer 24 and the second conductive semiconductor layer 26 described in FIG. Note that some regions may be formed together with the second conductivity-type semiconductor layer 26 and the active layer 24 by mesa etching and photolithography to expose the upper portion of the semiconductor layer 22. .

다음, 도 6 및 도 7에 도시된 것과 같은 나노 임프린트 방식에 의해 상기 사파이어 기판(1)의 하부면에는 굴절율 조절층(3)이 형성된다. 도 6과 도 7에서 사파이어 기판(1)의 하부면이 다른 도면들과 달리 위로 향해 있다는 것에 유의하다 Next, the refractive index adjusting layer 3 is formed on the lower surface of the sapphire substrate 1 by the nano imprint method as shown in FIGS. 6 and 7. Note that in FIG. 6 and FIG. 7, the lower surface of the sapphire substrate 1 faces upward unlike the other figures.

먼저 도 6 및 도 7을 참조하면, 상기 사파이어 기판(1)의 하부면에는 예컨대 스핀 코팅 방식에 의해 나노 임프린트 레지스트층(3')이 형성되며, 나노 패턴을 갖도록 미리 제작된 나노 임프린트 몰드(M)를 상기 나노 임프린트 레지스트층(3')에 가압하여 상기 나노 패턴을 나노 임프린트 레지스트층(3')에 전사한다. 다음 UV 또는 열을 가하여, 나노 임프린트 레지스트층(3')을 경화시키고, 나노 임프린트 몰드(M)를 분리하여, 나노 구조물들을 갖는 나노 패턴을 포함하는 굴절율 조절층(3)을 상기 사파이어 기판(1)의 하부면에 형성한다. First, referring to FIGS. 6 and 7, a nano imprint resist layer 3 ′ is formed on a lower surface of the sapphire substrate 1 by, for example, spin coating, and is manufactured in advance to have a nano pattern. ) Is pressed onto the nanoimprint resist layer 3 'to transfer the nanopattern to the nanoimprint resist layer 3'. Next, UV or heat is applied to cure the nanoimprint resist layer 3 ′, and the nanoimprint mold M is separated to form a refractive index control layer 3 including a nanopattern having nanostructures on the sapphire substrate 1. On the lower surface of the

나노 임프린트에 의한 굴절율 조절층(3) 형성에는 임프린트 레진, 포토-레지스트, 폴리-이미드 졸-겔, 스핀-온-글래스 등의 물질 또는 이러한 물질을 포함하는 혼합물을 이용함으로써, 스핀코팅 및 닥터 블레이드, 바코팅 방법 등을 통하여 손쉽게 나노 패턴을 효율적이고 정교하게 형성할 수 있다.Formation of the refractive index control layer 3 by nanoimprinting is performed by spin coating and doctor by using a material such as imprint resin, photo-resist, poly-imide sol-gel, spin-on-glass, or a mixture containing such materials. Through the blade, bar coating method, etc., the nano-pattern can be easily and efficiently formed.

도 8은 나노 임프린트 후 굴절율 조절층(3)의 패턴을 보여주는 주사전자현미경 사진이며, 도 8로부터 나노 임프린트를 이용한 패턴 형성 기술을 이용하여, 별도의 습식 에칭, 건식 에칭을 사용하지 않고도, 광추출 효율 향상을 위한 나노 패턴을 포함하는 굴절율 조절층을 용이하게 형성할 수 있음을 알 수 있다.FIG. 8 is a scanning electron micrograph showing a pattern of the refractive index adjusting layer 3 after nanoimprinting, and using light patterning technique using nanoimprint from FIG. 8, without using separate wet etching and dry etching, It can be seen that the refractive index control layer including the nanopattern for efficiency improvement can be easily formed.

위와 같이, 나노 임프린트 방식을 이용하여, 기판을 에칭하지 않고도 적은 시간과 적은 비용으로, 나고 구조물을 갖는 굴절율 조절층을 발광다이오드의 기판 하부면에 형성할 수 있으며, 이에 의해, 높은 광추출 효율을 갖는 발광다이오드를 구현할 수 있다. 나노 임프린트 방법은 대면적 발광 다이오드 제작에 적합한 것으로서 대면적 발광다이오드의 제조 공정에 즉시 적용 가능하다.As described above, by using the nanoimprint method, a refractive index control layer having a thin structure can be formed on the lower surface of the substrate of the light emitting diode with little time and cost without etching the substrate, thereby providing high light extraction efficiency. It is possible to implement a light emitting diode having. The nanoimprint method is suitable for manufacturing large area light emitting diodes and can be immediately applied to the manufacturing process of large area light emitting diodes.

도 9는 본 발명의 다른 실시예에 따른 발광다이오드를 설명하기 위한 단면도이다.9 is a cross-sectional view for describing a light emitting diode according to another embodiment of the present invention.

도 9를 참조하면, 본 실시예에 따른 발광다이오드는 앞선 실시예와 마찬가지로 사파이어 기판(1)의 상부면, 즉, 제1면에는 반도체 적층 구조체(2)가 형성되고 상기 사파이어 기판(1)의 하부면, 즉, 제2면에는 굴절율 조절층(3a)이 형성된다. 사파이어 기판(1) 및 반도체 적층 구조체(2)의 앞선 실시예의 구성을 그대로 따를 수 있으며, 따라서, 중복을 피하기 위해 설명이 생략된다. Referring to FIG. 9, the light emitting diode according to the present embodiment has a semiconductor stacked structure 2 formed on an upper surface of the sapphire substrate 1, that is, a first surface, similarly to the previous embodiment. The refractive index adjusting layer 3a is formed on the lower surface, that is, the second surface. The configuration of the foregoing embodiment of the sapphire substrate 1 and the semiconductor laminated structure 2 can be followed as it is, and therefore description is omitted to avoid duplication.

상기 굴절율 조절층(3a)은 앞선 실시예에서 설명된 굴절율 조절층과 달리, 암염(rock salt) 구조를 갖는 금속 산화물로 이루어지며, 이러한 금속 산화물로는 MgO계, CaO계, NiO계, ZnO계 등이 있을 수 있다. 이러한 금속 산화물은 예컨대, 전자빔 증착, 스퍼터링 또는 열 증착에 사파이어 기판(1)의 하부면에 증착되며, 그 과정에서, 다수의 피라미드형 돌출부(32a; 이하 "피라미드 구조")들이 자발적으로 형성된다. 도 10을 참조하면, 사파이어 기판 하부에 굴절율 조절층으로 적용되는 금속 산화물들, 즉, MgO, CaO, NiO 의 패턴들의 주사현미경 사진들이 보여진다.The refractive index adjusting layer 3a is made of a metal oxide having a rock salt structure, unlike the refractive index adjusting layer described in the above embodiments. Such metal oxides include MgO based, CaO based, NiO based, and ZnO based. And the like. Such metal oxides are deposited on the lower surface of the sapphire substrate 1, for example, in electron beam deposition, sputtering or thermal deposition, in the course of which a number of pyramidal protrusions 32a (hereinafter " pyramid structures ") are spontaneously formed. Referring to FIG. 10, scanning micrographs of patterns of metal oxides, ie, MgO, CaO, and NiO, which are applied as a refractive index adjusting layer under the sapphire substrate are shown.

일예로, 상기 굴절율 조절층(3a)으로 적용된 MgO층은 굴절율이 n=1.77인 사파이어 기판과 거의 같은 굴절율(n=1.74)을 갖는다. 또한 위와 같은 MgO층의 굴절율은 질화갈륨계 반도체의 굴절율(n=2.5)과 공기 굴절율(n=1)의 중간값에 해당하며, 상기 MgO 굴절율 조절층(3a)은 사파이어 기판(1)과 협력하여 굴절율 조절층으로서의 역할을 한다. 앞에서 열거한 금속 산화물층도 MgO층과 유사한 굴절율을 갖는다. For example, the MgO layer applied as the refractive index control layer 3a has a refractive index (n = 1.74) that is almost the same as that of a sapphire substrate having a refractive index of n = 1.77. In addition, the refractive index of the MgO layer as described above corresponds to the median between the refractive index (n = 2.5) and the air refractive index (n = 1) of the gallium nitride-based semiconductor, the MgO refractive index control layer (3a) cooperates with the sapphire substrate (1) To act as a refractive index adjusting layer. The metal oxide layers listed above also have a refractive index similar to that of the MgO layer.

상기 굴절율 조절층(3a)은 또한 금속 산화물의 증착 과정에서 별도의 추가 공정 없이 증착 과정에서 형성된 피라미드 구조물(32a)에 의해 광을 산란시켜 산란 더 많은 광을 외부로 방출시킬 수 있다. 상기 굴절율 조절층(3a)의 두께와 피라미드 구조물(32a)의 패턴 두께는 실질적으로 같거나 유사할 수 있으며, 대략 5000Å~4㎛ 내에서 정해지는 것이 좋다.The refractive index control layer 3a may also scatter light by the pyramid structure 32a formed in the deposition process without any additional process in the deposition process of the metal oxide to emit more light scattered to the outside. The thickness of the refractive index control layer (3a) and the pattern thickness of the pyramid structure (32a) may be substantially the same or similar, it is preferably set within about 5000 ~ 4㎛.

다만, 이에 한정되는 것은 아니고, 상기 굴절률 조절층(3a)을 증착한 후, 굴절률 조절층(3a)에 대하여 전자선(e-beam), 간섭 패터닝(interference) 또는 이온 빔 리소그래피(ion beam lithography) 방법을 이용하여 표면에 패턴을 형성할 수도 있다.However, the present invention is not limited thereto, and after depositing the refractive index control layer 3a, an electron beam, interference patterning, or ion beam lithography method is applied to the refractive index control layer 3a. It is also possible to form a pattern on the surface using.

전술한 굴절율 조절층을 금속 산화물을 이용하여 형성하는 방법에 대해 설명하면 다음과 같다.Referring to the method of forming the above-described refractive index control layer using a metal oxide as follows.

반도체 적층 구조체(2)의 형성 전 또는 형성 후의 사파이어 기판(1) 하부면에 금속 산화물을 일정 두께로 증착한다. 이때, 사파이어 기판(1)의 증착 대상 표면에 대하여 금속 산화물의 증착 친화력을 높이도록 표면처리를 하는 것이 좋으며, 이러한 표면처리로는 산소 플라즈마 처리, 질소 플라즈마 처리, 또는 UVO(Ultra Violet Ozone) 처리 등이 이용될 수 있다.A metal oxide is deposited to a predetermined thickness on the lower surface of the sapphire substrate 1 before or after formation of the semiconductor laminate structure 2. At this time, it is preferable to perform a surface treatment to increase the deposition affinity of the metal oxide with respect to the surface to be deposited of the sapphire substrate 1, such surface treatment is oxygen plasma treatment, nitrogen plasma treatment, UVO (Ultra Violet Ozone) treatment, etc. This can be used.

도 11은 MgO를 증착하여 굴절율 조절층을 형성할 때 굴절율 조절층의 두께에 따른 피라미드 구조들의 형상을 보여준다. 이를 참조하면, 피라미드 패턴의 구조 및 형상은 MgO 증착 두께에 따라 변화하며, 따라서, 증착 두께의 조절에 의해, 의도한 구조의 피라미드 패턴을 얻는 것이 가능하다. MgO계 산화물뿐 아니라 앞에서 열거한 암염 구조의 다른 산화물들도 같은 양상을 갖는다.Figure 11 shows the shape of the pyramid structures according to the thickness of the refractive index control layer when depositing MgO to form a refractive index control layer. Referring to this, the structure and shape of the pyramid pattern changes depending on the MgO deposition thickness, and thus, by controlling the deposition thickness, it is possible to obtain a pyramid pattern of the intended structure. In addition to the MgO-based oxides, other oxides of the rock salt structures listed above have the same aspect.

굴절율 조절층의 형성에 이용되는 MgO계 산화물로는 MgO에 하나 이상의 원소를 첨가하여 얻은 3원계 또는 그 이상의 다원계 산화물일 수 있다.The MgO-based oxide used to form the refractive index control layer may be a ternary or more poly-based oxide obtained by adding one or more elements to MgO.

MgO계 3원 화합물로는 예컨대, MgxBe1-xO(x≤1), MgxCa1-xO(x≤1), MgxSr1-xO(x≤1), MgxBa1-xO(x≤1)이 있을 수 있다. As the MgO-based ternary compound, for example, Mg x Be 1-x O (x ≦ 1 ), Mg x Ca 1-x O (x ≦ 1 ), Mg x Sr 1-x O (x ≦ 1 ), Mg x There may be Ba 1-x O (x ≦ 1 ).

또한, MgO계 다원 화합물로는 Be, Ca, Sr, Ba 원소중 2종 이상의 원소가 Mg와 화합물 형태를 이루는 것일 수 있다.In addition, as the MgO-based multicomponent compound, two or more elements among Be, Ca, Sr, and Ba elements may form a compound with Mg.

또한, MgO계 산화물은 도핑된 불순물을 표면에 포함할 수 있으며, 이때, 이용되는 불순물로는 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 또는 이들의 금속의 산화물이 있을 수 있다.In addition, the MgO-based oxide may include doped impurities on the surface, and the impurities used may include B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, There may be oxides of As, Sb, Bi, S, Se, Br, I, Ti or their metals.

MgO계 산화물 뿐 아니라 다른 산화물도 전술한 것과 같이 3원계 또는 그 이상의 다원계 산화물로 형성될 수 있다.In addition to the MgO-based oxide, other oxides may be formed of ternary or higher poly-based oxides as described above.

따라서, MxM'1-xO(x≤1, M= Mg, Ca, Zn, Ni 중 하나, M'=Be, Ca, Sr, Ba 중 하나 이상)으로 표시되는 암염 구조의 금속 산화물이 사파이어 기판의 하부면에 증착(특히, 전자-빔 증착)되어 전술한 것과 같은 다수의 피라미드 구조들을 갖는 패턴을 포함하는 굴절율 조절층을 형성할 수 있다. 위와 같은 금속 산화물을 증착하여 형성된 하나의 금속 산화물층이 굴절율 조절층을 구성할 수 있지만, 2종 이상의 금속 산화물층이 상기 굴절율 조절층을 구성할 수도 있다.Thus, the metal oxide of the rock salt structure represented by M x M ' 1-x O (x≤1, M = Mg, Ca, Zn, Ni, at least one of M' = Be, Ca, Sr, Ba) is The bottom surface of the sapphire substrate may be deposited (especially electron-beam deposition) to form a refractive index adjusting layer comprising a pattern having a plurality of pyramid structures as described above. One metal oxide layer formed by depositing the above metal oxide may constitute a refractive index adjusting layer, but two or more kinds of metal oxide layers may constitute the refractive index adjusting layer.

도 12에는 MgO를 증착하여 굴절율 조절층을 포함하는 수평형 발광다이오드와 통상적인 사파이어 기판을 갖는 발광다이오드의 정규화된 광출력이 비교적으로 나타나 있다. MgO 굴절율 조절층이 적용된 발광다이오드의 경우, 사파이어 기판의 하부면에 MgO층의 두께를 0, 0.2, 0.7, 2, 4 ㎛를 각각 다르게 증착한 후 광출력을 측정하였다. MgO층이 없는 경우를 두께 0을 보고 이를 기준으로 할 때, 0.2㎛ 두께에서는 12.9%, 0.7㎛ 두께에서는 10.1%로 광출력이 증가하였다.FIG. 12 shows the normalized light output of a horizontal light emitting diode including a refractive index controlling layer by depositing MgO and a light emitting diode having a conventional sapphire substrate. In the case of the light emitting diode to which the MgO refractive index control layer was applied, the light output was measured after different thicknesses of 0, 0.2, 0.7, 2, and 4 μm of the MgO layer were deposited on the lower surface of the sapphire substrate. In the absence of the MgO layer, when the thickness 0 was used as a reference, the light output increased to 12.9% at 0.2 μm and 10.1% at 0.7 μm.

전술한 금속 산화물 증착에 의해 형성되는 피라미드 패턴은 비용이 많이 들고 대면적 웨이퍼 공정에 적용이 어려운 전자선 리소그래피 패터닝을 사용하지 않고도, 일반적인 광 리소그래피 패터닝을 사용하여 제작하는 것이 가능하고, 피라미드 구조의 형성을 위해, 증착 공정 이외의 별도의 추가적인 공정이 필요없는 것을 특징으로 하기 때문에, 대면적 적용과 제작 단가 측면에서 매우 효과적이다.The pyramid pattern formed by the above-described metal oxide deposition can be fabricated using general optical lithography patterning without using electron beam lithography patterning, which is expensive and difficult to apply to large-area wafer processes. For this reason, it is very effective in terms of large-area application and manufacturing cost since it is characterized in that no additional process other than the deposition process is required.

1: 사파이어 기판 2: 반도체 적층 구조체
3, 3a: 굴절율 조절층 22: 제1 도전형 반도체층
24: 활성층 26: 제2 도전형 반도체
32: 나노 구조물 32a: 피라미드 구조
1: Sapphire Substrate 2: Semiconductor Laminated Structure
3, 3a: refractive index adjusting layer 22: first conductive semiconductor layer
24: active layer 26: second conductive semiconductor
32: nanostructure 32a: pyramid structure

Claims (19)

발광다이오드에 있어서,
제1면과 제2면을 포함하는 투광성 기판;
제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 기판의 제1면에 형성된 반도체 적층 구조체; 및
상기 기판의 제2면에 패턴을 갖도록 형성된 굴절율 조절층을 포함하는 것을 특징으로 하는 발광다이오드.
In the light emitting diode,
A translucent substrate comprising a first side and a second side;
A semiconductor stacked structure comprising a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, the semiconductor stacked structure formed on a first surface of the substrate; And
And a refractive index control layer formed to have a pattern on the second surface of the substrate.
청구항 1에 있어서, 상기 굴절율 조절층은, 상기 패턴이 다수의 나노 구조물을 갖도록, 나노 임프린트에 의해 형성된 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 1, wherein the refractive index control layer is formed by nanoimprinting so that the pattern has a plurality of nanostructures. 청구항 1에 있어서, 상기 굴절율 조절층은, 암염(rock salt) 구조를 갖는 금속 산화물의 증착에 의해 형성되어, 상기 패턴이 다수의 피라미드 구조들을 포함하는 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 1, wherein the refractive index control layer is formed by deposition of a metal oxide having a rock salt structure, and the pattern includes a plurality of pyramid structures. 청구항 3에 있어서, 상기 굴절율 조절층은 MxM'1-xO(x≤1, M= Mg, Ca, Zn, Ni 중 하나, M'=Be, Ca, Sr, Ba 중 하나 이상)로 표시되는 금속 산화물을 증착하여 형성된 1종 이상의 금속 산화물층을 포함하는 것을 특징으로 하는 발광다이오드.The method of claim 3, wherein the refractive index adjusting layer is M × M ′ 1-x O (x ≦ 1 , M = Mg, Ca, Zn, Ni, at least one of M ′ = Be, Ca, Sr, Ba). A light emitting diode comprising at least one metal oxide layer formed by depositing a metal oxide to be displayed. 청구항 4에 있어서, 상기 금속 산화물은 표면에 도핑된 불순물을 포함하며, 상기 불순물은 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 및 이들 중 하나 이상을 포함하는 화합물로 구성된 그룹으로부터 선택된 것을 특징으로 하는 발광다이오드.The method of claim 4, wherein the metal oxide includes impurities doped on a surface, and the impurities include B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb. , Bi, S, Se, Br, I, Ti and a light emitting diode, characterized in that selected from the group consisting of one or more thereof. 청구항 1에 있어서, 상기 기판의 제1면에 다수의 볼록부를 포함하는 패턴이 형성되고, 상기 패턴 상으로 반도체 적층 구조체가 형성된 것을 특징으로 하는 발광다이오드.The light emitting diode of claim 1, wherein a pattern including a plurality of convex portions is formed on a first surface of the substrate, and a semiconductor laminate structure is formed on the pattern. 청구항 1 내지 청구항 6의 어느 한 항에 있어서, 상기 기판은 사파이어 기판을 포함하고 상기 반도체 적층 구조는 질화갈륨계 반도체를 포함하는 것을 특징으로 하는 발광다이오드.The light emitting diode according to any one of claims 1 to 6, wherein the substrate comprises a sapphire substrate and the semiconductor stack structure comprises a gallium nitride based semiconductor. 청구항 1 내지 청구항 6의 어느 한 항에 있어서,
투명전극층;
제1 전극패드; 및
제2 전극패드를 더 포함하되,
상기 제1 도전형 반도체층은 상기 제2 도전형 반도체층 및 상기 활성층의 일부가 제거되어 노출된 영역을 갖고,
상기 투명전극층은 상기 제2 도전형 반도체층 상에형성되고,
상기 제1 전극패드는 상기 제1 도전형 반도체층의 노출 영역에 형성되고,
상기 제2 전극패드는 상기 투명전극층 상에 형성된 것을 특징으로 하는 발광다이오드.
The method according to any one of claims 1 to 6,
A transparent electrode layer;
A first electrode pad; And
Further comprising a second electrode pad,
The first conductivity type semiconductor layer has a region exposed by removing a portion of the second conductivity type semiconductor layer and the active layer,
The transparent electrode layer is formed on the second conductive semiconductor layer,
The first electrode pad is formed in the exposed area of the first conductive semiconductor layer,
The second electrode pad is a light emitting diode, characterized in that formed on the transparent electrode layer.
발광다이오드의 제조방법에 있어서,
제1면과 제2면을 갖는 투광성 기판을 준비하는 단계;
상기 기판의 제1면에 반도체 적층 구조체를 형성하는 단계; 및
상기 기판의 제2면에 굴절율 조절층을 형성하는 단계를 포함하며,
상기 굴절율 조절층은 상기 반도체 적층 구조체의 굴절율과 공기 굴절율 사이의 굴절율을 가지며 패턴이 형성된 것을 특징으로 하는 발광다이오드 제조방법.
In the manufacturing method of the light emitting diode,
Preparing a light transmissive substrate having a first side and a second side;
Forming a semiconductor laminate structure on the first surface of the substrate; And
Forming a refractive index control layer on a second surface of the substrate,
The refractive index control layer has a refractive index between the refractive index and the air refractive index of the semiconductor laminate structure, characterized in that the pattern is formed.
청구항 9에 있어서, 상기 굴절율 조절층을 형성하는 단계는 나노 임프린트 몰드의 가압에 의해 상기 굴절율 조절층에 상기 패턴을 형성하며, 상기 패턴은 다수의 나노 구조물들을 포함하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 9, wherein the forming of the refractive index control layer comprises forming the pattern on the refractive index control layer by pressing the nanoimprint mold, wherein the pattern includes a plurality of nanostructures. . 청구항 10에 있어서, 상기 굴절율 조절층은 나노 임프린트 레진, 포토-레지스트, 폴리-이미드, 졸-겔, 스핀-온-그래스 물질 또는 이들의 혼합 물질을 포함하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 10, wherein the refractive index control layer comprises nanoimprint resin, photo-resist, poly-imide, sol-gel, spin-on-grass material, or a mixture thereof. 청구항 9에 있어서, 상기 굴절율 조절층을 형성하는 단계는 암염(rock salt) 구조를 갖는 금속 산화물을 상기 기판의 제2면에 증착하여 상기 굴절율 조절층을 형성하되, 상기 패턴은 상기 금속 산화물의 증착 과정에서 자발적으로 생긴 다수의 피라미드 구조들을 포함하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 9, wherein the forming of the refractive index adjusting layer comprises depositing a metal oxide having a rock salt structure on the second surface of the substrate to form the refractive index adjusting layer, wherein the pattern is a deposition of the metal oxide. Light emitting diode manufacturing method comprising a plurality of pyramid structures spontaneously generated in the process. 청구항 12에 있어서, 상기 굴절율 조절층을 형성하는 것은 전자빔 증착, 스퍼터링 또는 열 증착 방법으로 상기 금속 산화물을 증착하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 12, wherein the forming of the refractive index control layer comprises depositing the metal oxide by electron beam deposition, sputtering, or thermal deposition. 청구항 12에 있어서, 상기 굴절률 조절층에 대하여 전자선(e-beam), 간섭 패터닝(interference) 또는 이온 빔 리소그래피(ion beam lithography) 방법을 이용하여 상기 굴절률 조절층 표면에 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 12, further comprising forming a pattern on the surface of the refractive index control layer using an e-beam, an interference patterning method, or an ion beam lithography method. Light emitting diode manufacturing method characterized in that. 청구항 12에 있어서, 상기 굴절율 조절층은 MxM'1-xO(x≤1, M= Mg, Ca, Zn, Ni 중 하나, M'=Be, Ca, Sr, Ba 중 하나 이상)로 표시되는 금속 산화물을 증착하여 형성된 1종 이상의 금속 산화물층을 포함하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 12, wherein the refractive index adjusting layer is M x M ' 1-x O (x≤1, M = Mg, Ca, Zn, Ni, at least one of M' = Be, Ca, Sr, Ba) A light emitting diode manufacturing method comprising at least one metal oxide layer formed by depositing a metal oxide to be displayed. 청구항 15에 있어서, 상기 금속 산화물은 표면에 도핑된 불순물을 포함하며, 상기 불순물은 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 및 이들 중 하나 이상을 포함하는 화합물로 구성된 그룹으로부터 선택된 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 15, wherein the metal oxide includes impurities doped on a surface, and the impurities include B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb. , Bi, S, Se, Br, I, Ti and a method for manufacturing a light emitting diode, characterized in that selected from the group consisting of one or more of these. 청구항 9에 있어서, 상기 굴절율 조절층을 형성하는 단계 전에 상기 기판의 제2면을 산소 플라즈마, 질소 플라즈마 또는 UVO를 이용하여 표면처리 하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 9, wherein before the forming of the refractive index control layer, the second surface of the substrate is surface treated using oxygen plasma, nitrogen plasma, or UVO. 청구항 9에 있어서, 상기 반도체 적층 구조체를 형성하는 단계는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 차례로 형성하고, 상기 제2 도전형 반도체층 및 상기 활성의 일부를 식각에 의해 제거하여 상기 제1 도전형 반도체층의 일부 영역을 노출시키는 것을 포함하며, 상기 제2 도전형 반도체층에는 투명전극층이 형성되고, 상기 제1 도전형 반도체층의 노출 영역과 상기 투명전극층에는 제1 전극패드와 제2 전극패드가 각각 형성된 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 9, wherein the forming of the semiconductor stacked structure comprises sequentially forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and etching the second conductive semiconductor layer and a part of the active layer by etching. Removing a portion of the first conductive semiconductor layer to expose a portion of the first conductive semiconductor layer, wherein a transparent electrode layer is formed on the second conductive semiconductor layer, and a first region is exposed on the exposed region and the transparent electrode layer of the first conductive semiconductor layer. A light emitting diode manufacturing method, characterized in that the electrode pad and the second electrode pad is formed respectively. 청구항 9 내지 청구항 18의 어느 한 항에 있어서, 상기 기판을 준비하는 단계에서 상기 제1면에 다수의 볼록부들이 형성된 패턴을 포함하는 사파이어 기판이 준비되고, 상기 반도체 적층 구조체를 형성하는 단계에서 형성된 상기 반도체 적층 구조는 상기 패턴 상에 형성된 질화갈륨계 반도체층을 포함하는 것을 특징으로 하는 발광다이오드 제조방법.The method of claim 9, wherein in the preparing of the substrate, a sapphire substrate including a pattern having a plurality of convex portions formed on the first surface is prepared, and the semiconductor laminate structure is formed. The semiconductor stack structure comprises a gallium nitride based semiconductor layer formed on the pattern.
KR1020120101704A 2012-09-13 2012-09-13 Light emitting diode and manufacturing method thereof KR20140036405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120101704A KR20140036405A (en) 2012-09-13 2012-09-13 Light emitting diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120101704A KR20140036405A (en) 2012-09-13 2012-09-13 Light emitting diode and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20140036405A true KR20140036405A (en) 2014-03-26

Family

ID=50645653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120101704A KR20140036405A (en) 2012-09-13 2012-09-13 Light emitting diode and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20140036405A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097075A (en) * 2004-03-30 2005-10-07 삼성전기주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR20110090371A (en) * 2010-02-03 2011-08-10 (주)디나옵틱스 Light emitting diode chip and method for manufacturing the same
KR20110093006A (en) * 2010-02-11 2011-08-18 삼성엘이디 주식회사 Nitride light emitting device
KR20120077188A (en) * 2010-12-30 2012-07-10 포항공과대학교 산학협력단 Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
KR20120082715A (en) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 Semiconductor light emitting device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097075A (en) * 2004-03-30 2005-10-07 삼성전기주식회사 Nitride semiconductor light emitting device and manufacturing method thereof
KR20110090371A (en) * 2010-02-03 2011-08-10 (주)디나옵틱스 Light emitting diode chip and method for manufacturing the same
KR20110093006A (en) * 2010-02-11 2011-08-18 삼성엘이디 주식회사 Nitride light emitting device
KR20120077188A (en) * 2010-12-30 2012-07-10 포항공과대학교 산학협력단 Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
KR20120082715A (en) * 2011-01-14 2012-07-24 삼성엘이디 주식회사 Semiconductor light emitting device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP5054366B2 (en) MANUFACTURING METHOD FOR SUBSTRATE WITH NANOSTRUCTURE, LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD
US8314439B2 (en) Light emitting diode with nanostructures and method of making the same
TW201023407A (en) Light emitting device
JP2003347586A (en) Semiconductor light-emitting device
TW201407817A (en) Semiconductor light-emitting device and manufacturing method thereof
US20120146044A1 (en) Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip
JP5632081B2 (en) Light emitting diode manufacturing method using nanoimprint mold, and light emitting diode manufactured by this method
Kasugai et al. High-efficiency nitride-based light-emitting diodes with moth-eye structure
KR101233768B1 (en) Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
CN103811614B (en) Light emitting element with hetero-material structure and manufacturing method thereof
KR101097878B1 (en) Method for manufacturing gan-based semiconductor light emitting diode
KR20160092635A (en) Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
JP2009059851A (en) Semiconductor light emitting diode
CN113488569B (en) Light-emitting diode chip with flip-chip structure and preparation method thereof
KR20140036405A (en) Light emitting diode and manufacturing method thereof
KR101221075B1 (en) Method of manufacturing gallium nitride based light emitting diodes using nano imprinting and light emitting diode element using the same
KR20130000262A (en) Light emitting diodes of enhanced light efficiency and manufacturing method of the same
KR101062282B1 (en) Nitride-based light emitting device and its manufacturing method
KR20140036404A (en) Light emitting diode and its manufacturing method
KR20130046402A (en) Semiconductor light emitting diode and method for manufacturing the same
KR101653530B1 (en) manufacturing method of white LED using nano-structure and white LED thereby
KR101325641B1 (en) Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
TWI495155B (en) Optoelectronic device and method for manufacturing the same
TW201340391A (en) Light-emitting diode comprising stacked-type scattering layer and manufacturing method thereof
KR20090076327A (en) Stamp for nano-imprint and method for manufacturing light emitting device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application