KR20140036404A - Light emitting diode and its manufacturing method - Google Patents
Light emitting diode and its manufacturing method Download PDFInfo
- Publication number
- KR20140036404A KR20140036404A KR1020120101703A KR20120101703A KR20140036404A KR 20140036404 A KR20140036404 A KR 20140036404A KR 1020120101703 A KR1020120101703 A KR 1020120101703A KR 20120101703 A KR20120101703 A KR 20120101703A KR 20140036404 A KR20140036404 A KR 20140036404A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- layer
- refractive index
- metal oxide
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
Abstract
Description
본 발명은 발광다이오드 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same.
일반적으로, 발광다이오드는 반도체의 p-n 접합에 전압을 인가하면 n영역에 있는 전자가 p영역의 정공과 만나서 재결합할 때에 빛을 방출하는 원리를 이용하여 전류를 직접 빛으로 변환시키는 반도체 발광소자로서, 에너지 변환 효율이 좋고, 수명이 길며, 빛의 지향성이 좋고, 저전압 구동이 가능할 뿐만 아니라, 예열 시간이나 복잡한 구동회로가 필요하지 않고, 충격 및 진동에도 강하기 때문에, 백열등, 형광등, 수은등과 같은 기존의 광원을 대체할 차세대 광원으로 주목받고 있다.In general, a light emitting diode is a semiconductor light emitting device that converts current directly into light by using a principle of emitting light when electrons in the n region meet and recombine with holes in the p region when a voltage is applied to the pn junction of the semiconductor. It has high energy conversion efficiency, long life, good light directivity, low voltage driving, no preheating time, no complicated driving circuit, and strong resistance to shock and vibration. It is attracting attention as the next generation light source to replace the light source.
이러한 발광다이오드의 효율의 개선은 크게 두 가지 방향으로 이루어지는데, 그 첫째는 결정질 및 에피층 구조에 의해 결정되는 내부 양자 효율을 증가시키는 것이고, 둘째는 발생한 빛이 최대한 발광다이오드의 외부로 방출될 수 있도록 광 추출효율을 향상시키는 것이다. 이 중 광 추출효율은 용이한 열 방출 구조를 개발하거나, 층간 계면에서의 전반사 등으로 인한 내부 광 손실을 최소화하는 형태로 이루어지는데, 이처럼 층간 계면에서의 전반사로 인한 내부 광 손실을 최소화하기 위해서는 층간 계면을 패터닝 처리함으로써 층간 계면의 전반사 특성을 감소시키는 방식이 알려져 있다.The improvement of the efficiency of the light emitting diode is made in two directions. The first is to increase the internal quantum efficiency determined by the crystalline and epilayer structure, and the second is to generate the emitted light to the outside of the light emitting diode as much as possible. So as to improve the light extraction efficiency. Among these, light extraction efficiency is easy to heat In order to minimize the internal light loss due to the development of emission structure or total reflection at the interface between layers, in order to minimize the internal light loss due to the total reflection at the interface between layers, total reflection of the interface between layers by patterning Methods of reducing the properties are known.
통상, 발광다이오드는 사파이어 기판 상에 형성된 반도체 적층 구조체를 포함하며, 반도체 적층 구조체는 사파이어 기판에 대해 멀어지는 방향으로 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 차례로 포함한다. 이러한 발광다이오드에 있어서, 활성층에서 생성된 광이 제1 도전형 반도체층과 사파이어 기판을 통과하여 발광 다이오드의 전방측으로 방출될 때, 투명기판과 제1 도전형 반도체층 사이의 계면에서 광 일부가 전반사되어 발광다이오드 외부로 나가지 못하고 발광다이오드 내부에서 소실된다. In general, the light emitting diode includes a semiconductor stacked structure formed on a sapphire substrate, and the semiconductor stacked structure includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer in a direction away from the sapphire substrate. In such a light emitting diode, when light generated in the active layer passes through the first conductive semiconductor layer and the sapphire substrate and is emitted to the front side of the light emitting diode, a part of the light is totally reflected at the interface between the transparent substrate and the first conductive semiconductor layer. As a result, the light emitting diodes cannot be discharged to the outside of the light emitting diodes.
이에 대하여, 종래에는 투명기판의 상부면, 즉 제1 도전형 반도체층과 투명기판 사이의 계면에 요철 패턴을 형성하여 그 계면에서의 전반사를 줄인 발광다이오드가 제안된 바 있다.On the other hand, in the related art, a light emitting diode has been proposed in which an uneven pattern is formed on an upper surface of a transparent substrate, that is, an interface between the first conductive semiconductor layer and the transparent substrate to reduce total reflection at the interface.
종래 발광다이오드는, 투명기판 상부에서의 전반사 특성을 감소시켜 광 손실을 방지하지만, 투명기판의 하부로 방출되는 광에 의해 광 추출 효율 향상이 제한적이다.Conventional light emitting diodes reduce the total reflection characteristics on the transparent substrate to prevent light loss, but the light extraction efficiency is limited by the light emitted to the lower portion of the transparent substrate.
본 발명이 해결하고자 하는 과제는 반도체 적층 구조가 형성된 투명 기판의 제1면 반대편의 제2면을 통해 광이 방출되어 손실되는 것을 방지할 수 있는 발광다이오드를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode which can prevent light from being emitted and lost through a second surface opposite to a first surface of a transparent substrate on which a semiconductor laminate structure is formed.
본 발명의 실시예들에 따른 발광다이오드는, 제1면과 제2면을 갖는 투명 기판과; 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 투명 기판의 제1면에 형성된 질화갈륨계 반도체 적층 구조체와; 상기 투명 기판의 제2면에 형성되고, 하부면에 패턴을 갖는 굴절률 조절층을 포함한다.A light emitting diode according to embodiments of the present invention comprises: a transparent substrate having a first surface and a second surface; A gallium nitride based semiconductor laminate comprising a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer, formed on the first surface of the transparent substrate; It is formed on the second surface of the transparent substrate, and includes a refractive index control layer having a pattern on the lower surface.
상기 굴절률 조절층을 채택하여 상기 투명 기판 하부에서 전반사를 감소시킴과 아울러 상기 패턴에 의해 광을 산란시켜 발광 다이오드의 광 추출 효율을 향상시킬 수 있다.By adopting the refractive index control layer to reduce the total reflection in the lower portion of the transparent substrate and to scatter the light by the pattern can improve the light extraction efficiency of the light emitting diode.
일 실시예에 있어서, 상기 패턴은 다수의 피라미드 구조들을 포함할 수 있다.In one embodiment, the pattern may include a plurality of pyramid structures.
일 실시예에 있어서, 상기 굴절률 조절층은 암염(rock salt) 구조의 금속 산화물층을 포함하되, 상기 금속 산화물층은 증착에 의해 상기 사파이어 기판의 제2면에 형성되어 상기 피라미드 구조들을 형성한다.In one embodiment, the refractive index control layer comprises a rock salt metal oxide layer, the metal oxide layer is formed on the second surface of the sapphire substrate by deposition to form the pyramid structures.
일 실시예에 있어서, 상기 금속 산화물층은 MgO계, NiO계, CaO계 또는 ZnO계 금속 산화물을 포함할 수 있다.In one embodiment, the metal oxide layer may include an MgO-based, NiO-based, CaO-based or ZnO-based metal oxide.
일 실시예에 있어서, 상기 금속 산화물층은 MgxM1-xO(x≤1, M은 금속)의 화학식으로 표시되는 MgO계 금속 산화물을 포함할 수 있다. 일 실시예에 있어서, 상기 M은 Be, Ca, Sr, Ba 중 적어도 하나를 포함할 수 있다.In one embodiment, the metal oxide layer may include a MgO-based metal oxide represented by the formula of Mg x M 1-x O (x≤1, M is a metal). In one embodiment, M may include at least one of Be, Ca, Sr, Ba.
일 실시예에 있어서, 상기 MgO계 금속 산화물은 표면에 도핑된 불순물을 포함하고, 상기 불순물은 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 및 이들의 산화물로 구성된 그룹으로부터 선택된다.In one embodiment, the MgO-based metal oxide includes impurities doped to the surface, the impurities are B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti and oxides thereof.
일 실시예에 있어서, 상기 금속 산화물층은 5000Å~ 4㎛두께를 가질 수 있다. 더 바람직하게는, 상기 금속 산화물층은 2㎛ 두께 미만을 갖는다. 이때, 상기 금속 산화물층의 두께와 상기 패턴의 두께가 거의 같을 수 있다.In one embodiment, the metal oxide layer may have a thickness of 5000 ~ 4㎛. More preferably, the metal oxide layer has a thickness of less than 2 μm. In this case, the thickness of the metal oxide layer and the thickness of the pattern may be substantially the same.
본 발명의 일 실시예에 있어서, 상기 발광 다이오드는 상기 패턴을 덮도록 상기 굴절률 조절층에 형성된 반사막을 더 포함하며, 상기 반사막은 420 ~ 450nm 파장에 대하여 90% 이상의 반사도를 갖는 반사 물질로 형성된다.In one embodiment of the present invention, the light emitting diode further comprises a reflective film formed on the refractive index control layer to cover the pattern, the reflective film is formed of a reflective material having a reflectivity of 90% or more for the wavelength of 420 ~ 450nm .
일 실시예에 있어서, 상기 굴절률 조절층은 질화갈륨계 반도체의 굴절율과 공기 굴절율 사이의 중간값 굴절율을 가질 수 있다. 상기 투명 기판은 사파이어 기판일 수 있이며, 상기 굴절률 조절층은 상기 사파이어 기판의 굴절율보다 작은 굴절율을 가질 수 있다.In one embodiment, the refractive index control layer may have a median refractive index between the refractive index and the air refractive index of the gallium nitride-based semiconductor. The transparent substrate may be a sapphire substrate, and the refractive index adjusting layer may have a refractive index smaller than that of the sapphire substrate.
본 발명의 실시예들에 따른 발광 다이오드 제조 방법은, 서로 대향하는 제1면과 제2면을 갖는 투명 기판을 준비하고, 상기 사파이어 기판의 제1면에 질화갈륨계 반도체 적층 구조체를 형성하고, 상기 사파이어 기판의 제2면에 굴절률 조절층을 형성하는 것을 포함하며, 상기 굴절률 조절층은 하부면에 패턴을 갖는 것을 특징으로 한다. In the method of manufacturing a light emitting diode according to embodiments of the present invention, a transparent substrate having a first surface and a second surface facing each other is prepared, and a gallium nitride based semiconductor laminate structure is formed on the first surface of the sapphire substrate, Forming a refractive index control layer on the second surface of the sapphire substrate, characterized in that the refractive index control layer has a pattern on the lower surface.
이때, 상기 투명 기판의 제2면에 암염 구조의 금속 산화물을 전자-빔이나 이온-빔 어시스트로 증착하여 상기 굴절률 조절층을 형성할 수 있으며, 증착 공정에 의해 상기 패턴이 형성된다. 상기 금속 산화물은 MgO계, NiO계, CaO계 또는 ZnO계 금속 산화물을 포함할 수 있다. 또한 상기 금속 산화물은 MgxM1 -xO(x≤1, M은 금속)의 화학식으로 표시되는 MgO계 금속 산화물이고, 상기 M은 Be, Ca, Sr, Ba 중 적어도 하나를 포함할 수 있다. 상기 금속 산화물에 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 및 이들의 산화물을 포함하는 그룹으로부터 선택된 불순물을 도핑할 수 있다. 상기 전자-빔이나 이온-빔 어시스트로 증착 전에 상기 사파이어 기판의 제2면을 산소 플라즈마, 질소 플라즈마 또는 UVO를 이용하여 표면 처리할 수 있다.In this case, the refractive index adjusting layer may be formed by depositing a metal oxide having a rock salt structure on the second surface of the transparent substrate with an electron beam or an ion beam assist, and the pattern is formed by a deposition process. The metal oxide may include an MgO-based, NiO-based, CaO-based, or ZnO-based metal oxide. In addition, the metal oxide is MgO-based metal oxide represented by the formula of Mg x M 1 -x O (x≤1, M is a metal), M may include at least one of Be, Ca, Sr, Ba. . B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti and oxides thereof Dopants selected from the containing group may be doped. The second surface of the sapphire substrate may be surface treated using oxygen plasma, nitrogen plasma, or UVO prior to deposition with the electron-beam or ion-beam assist.
일 실시예에 있어서, 상기 금속 산화물층을 증착하는 온도를 조절하여 피라미드 구조의 형상 및 크기를 조절할 수 있다.In one embodiment, the shape and size of the pyramid structure can be adjusted by controlling the temperature at which the metal oxide layer is deposited.
상기 투명 기판은 사파이어 기판일 수 있다.The transparent substrate may be a sapphire substrate.
본 발명의 실시예들에 따르면, 공기와 접하는 사파이어 기판의 하부 표면에서도 전반사를 저감할 수 있다. 사파이어 기판의 하부면 측에 평평한 면이 존재하지 않게 피라미드 구조를 형성하여, 전반사 특성 감소의 효과를 극대화시킬 수 있다. According to embodiments of the present invention, the total reflection may be reduced even on the lower surface of the sapphire substrate in contact with air. By forming a pyramid structure so that a flat surface does not exist on the lower surface side of the sapphire substrate, it is possible to maximize the effect of reducing the total reflection characteristics.
굴절률 조절층으로서 다수의 피라미드 구조들을 포함하는 MgO층이 적용된 본 발명의 일 실시예에 따른 수평형 발광다이오드는, 하부면이 평평한 사파이어 기판을 포함하는 종래 발광다이오드와 비교할 때, 실질적으로 동일한 두께에서, 광 출력이 대략 13% 증가하였다.A horizontal light emitting diode according to an embodiment of the present invention, to which an MgO layer including a plurality of pyramid structures is applied as a refractive index adjusting layer, has a substantially same thickness as compared to a conventional light emitting diode including a sapphire substrate having a flat bottom surface. , Light output increased by approximately 13%.
도 1은 본 발명의 일 실시예에 따른 발광다이오드를 도시한 단면도이고,
도 2 내지 도 6은 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 설명하기 위한 단면도들이고,
도 7은 본 발명의 일 실시예에 따른 발광다이오드에서 굴절률 조절층으로 형성된 MgO층의 두께에 따른 피라미드 패턴 구조들을 보여주는 주사 전자 현미경(SEM) 사진들이고,
도 8은 MgO층의 피라미드 패턴 구조를 보여주는 고해상도 투과전자현미경(TEM) 사진과 MgO의 피라미드 결정 구조의 모식도를 함께 나타낸 도면이고,
도 9는 본 발명의 일 실시예에 있어서 피라미드 패턴 구조를 갖는 MgO층이 적용된 질화갈륨계 수평형 발광다이오드의 정규화된 광 출력을 그래프로 나타낸 도면이다.1 is a cross-sectional view showing a light emitting diode according to an embodiment of the present invention;
2 to 6 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
FIG. 7 is a scanning electron microscope (SEM) photograph showing pyramidal pattern structures according to a thickness of an MgO layer formed as a refractive index adjusting layer in a light emitting diode according to an embodiment of the present invention.
8 is a diagram showing a high-resolution transmission electron microscope (TEM) photograph showing the pyramid pattern structure of the MgO layer and a schematic diagram of the pyramidal crystal structure of MgO,
9 is a graph illustrating normalized light output of a gallium nitride-based horizontal light emitting diode to which an MgO layer having a pyramid pattern structure is applied according to an embodiment of the present invention.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위한 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위해 과장되어 표현될 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples for allowing a person skilled in the art to sufficiently convey the idea of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience.
도 1은 본 발명의 일 실시예에 따른 발광다이오드를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광다이오드는 투명 기판(1)과, 반도체 적층 구조체(2)와, 굴절률 조절층(3)을 포함한다. 또한 상기 발광다이오드는 투명전극층(4)과 제1 전극패드(5)와 제2 전극패드(6)를 포함한다.Referring to FIG. 1, a light emitting diode according to an embodiment of the present invention includes a
상기 투명 기판(1)은 상부면(또는, 제1면) 및 그와 대향하는 하부면(즉, 제2면)을 포함한다. 상기 투명 기판(1)은 활성층(24)에서 생성된 광을 투과하는 기판이면, 특별히 한정되지 않으며, 예컨대 사파이어 기판일 수 있다. 이하에서는 상기 투명 기판(1)을 사파이어 기판으로 설명한다.The
상기 사파이어 기판(1)의 상부면에는 반도체 적층 구조체(2)가 형성되고, 상기 사파이어 기판(1)의 하부면에는 이하에서 자세히 설명되는 굴절률 조절층(3)이 형성된다. 도시하지는 않았지만, 상기 사파이어 기판(1)은 상부면, 즉, 상기 반도체 적층 구조체(2)와의 계면에 소정의 요철 패턴이 형성된 PSS(Patterned Sapphire Substrate)일 수 있다. A
상기 반도체 적층 구조체(2)는, 상기 사파이어 기판(1)을 성장기판으로 하여 형성되는 것일 수 있으며, 제1 도전형 반도체층(22)과, 활성층(24)과, 제2 도전형 반도체층(26)을 포함한다. 상기 활성층(24)은 상기 제1 도전형 반도체층(22)과 상기 제1 도전형 반도체층(26) 사이에 개재된다. 상기 제1 도전형 반도체층(22)은, 사파이어 기판(1)과 인접해 형성되는 층으로, n형 반도체층일 수 있다. 또한 상기 제2 도전형 반도체층(26)은 상대적으로 상기 사파이어 기판(1)과 멀리 떨어져 위치한 층으로, p형 반도체층일 수 있다. 역으로, 상기 제1 도전형 반도체층(22)이 p형 반도체층이 되고 상기 제2 도전형 반도체층(26)이 n형 반도체층이 될 수 있다.The
상기 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)은 질화갈륨 계열의 화합물 반도체물질, 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(24)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다. 상기 제1 도전형 반도체층(22) 및/또는 제2 도전형 반도체층(26)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(24)은 단일 양자웰 또는 다중 양자웰 구조로 형성될 수 있다. 도시하지 않았지만, 상기 사파이어 기판(1)과 제1 도전형 반도체층(22) 사이에 격자 부정합 완화를 위한 버퍼층이 개재될 수 있다.The first
본 실시예에 따른 발광다이오드는 제1 전극패드(5)와 제2 전극패드(6)를 모두 상부에 갖는 수평형 발광다이오드로서, 제1 도전형 반도체층(22)의 상부를 노출시켜 그 노출된 영역에 제1 전극패드(5)를 형성시키도록, 반도체 적층 구조체(2)에서 제2 도전형 반도체층(26) 및 활성층(24)의 일부 영역이 제거된 구조를 갖는다. 제1 도전형 반도체층(22)의 상부 노출 영역에 제1 전극패드(5)가 형성되고, 제2 도전형 반도체층(26)의 상부에 제2 전극패드(6)가 형성된다. The light emitting diode according to the present exemplary embodiment is a horizontal light emitting diode having both the
도시된 것과 같이, 투명전극층(4)이 제2 도전형 반도체층(26) 상에 형성되고 상기 투명전극층(4) 상에 상기 제2 전극패드(6)가 형성될 수 있다. 상기 투명전극층(4)은 예컨대, ITO 또는 Ni/Au로 형성되는 것으로서, 제2 도전형 반도체층(26)에 비해 비저항이 낮아 전류를 분산시키는 역할을 한다.As illustrated, the
본 실시예에서, 상기 굴절률 조절층(3)은, 사파이어 기판(1)의 하부면에 증착에 의해 형성된 MgO층으로서, 굴절율이 n=1.77인 사파이어 기판과 함께 질화갈륨계 반도체의 굴절율(n=2.5)과 공기의 굴절율(n=1)의 중간값(n=1.74)의 굴절율을 가져, 굴절율 조절에 의해 전반사를 줄일 수 있는 굴절율 조절층으로서의 역할을 한다. 이때, 상기 굴절률 조절층(3; 이하 "MgO 굴절률 조절층"이라 함)은, 사파이어 기판의 굴절율보다 작은 굴절율, 즉, 공기의 굴절율과 상대적으로 작은 차이를 갖는 굴절율을 가지므로, 전반사를 더욱 줄일 수 있다. 또한, 상기 MgO 굴절률 조절층(3)은 공기와 접하고 광이 방출되는 하부면 측에 전반사를 줄일 수 있는 패턴을 포함하며, 이 패턴은 다수의 피라미드 구조(32)들을 포함한다.In the present embodiment, the refractive
앞에서 설명한 바와 같이, MgO 굴절률 조절층(3)이 사파이어 기판(1)과 함께 굴절율 조절 기능을 하여, 활성층(24)에서 생성되어 제1 도전형 반도체층(22)을 통과한 광이 사파이어 기판(1)과 MgO 굴절률 조절층(3)을 지나 외부로 방출되는 임계각을 증가시킨다. 또한 MgO 굴절률 조절층(3)의 표면에는 MgO 증착 과정에서 별도의 추가적인 공정 없이 피라미드 패턴 구조가 형성되어, MgO 굴절률 조절층(3)으로 입사된 빛이 상기 피라미드 패턴 구조에 의해 더욱 산란되어 더 많은 광이 다시 소자 내부로 반사되어 외부로 방출될 수 있다.As described above, the MgO refractive
이때, 상기 MgO 굴절률 조절층(3) 및 이것의 피라미드 패턴 두께는 5000Å~4㎛ 내에서 정해지는 것이 좋다.At this time, the MgO refractive
도 2 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 설명하면 다음과 같다.Referring to Figures 2 to 6 will be described a light emitting diode manufacturing method according to an embodiment of the present invention.
먼저 도 2를 참조하면, 예컨대, MOCVD 또는 MBE 기술을 이용하여, 사파어이 기판(1)의 상부면에 질화갈륨 계열의 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)을 차례로 형성한다. 사파이어 기판(1)의 두께는 100㎛ ~ 400㎛이 바람직하며, 150㎛ 이하가 가장 선호된다. 래핑(lapping) 공정을 통해 사파이어 기판(1)의 두께를 150㎛ 이하로 줄이는 공정이 이용될 수 있다. 래핑 공정은 반도체 적층체의 형성 후, 특히, 아래에 설명될 MgO층의 증착 공정 직전에 이루어질 수 있다.First, referring to FIG. 2, for example, by using MOCVD or MBE technology, a sapphire first
다음 도 3을 참조하면, 사진 및 식각 기술을 이용하여 제2 도전형 반도체층(26) 및 활성층(24)의 일부 영역을 패터닝 제거하여, 상기 1 도전형 반도체층(22)의 일부 영역(222)을 노출시킨다. Next, referring to FIG. 3, a
다음 도 4를 참조하면, 제2 도전형 반도체층(26)의 상부면에 예컨대, ITO 또는 Ni/Au를 증착하여 투명전극층(4)을 형성하고, 투명전극층(4)의 상면과 제1 도전형 반도체층(22)의 노출 영역(222) 각각에 제2 전극패드(6)와 제1 전극패드(5)를 형성한다. Next, referring to FIG. 4, for example, ITO or Ni / Au is deposited on the upper surface of the second
이때, 상기 투명전극층(4)은, 도 2에서 설명된 제1 도전형 반도체층(22), 활성층(24) 및 제2 도전형 반도체층(26)의 형성 공정 직후에 형성되어, 제1 도전형 반도체층(22)의 상부를 노출키는 식각 및 사진 공정에 의해, 상기 제2 도전형 반도체층(26)과 상기 활성층(24)과 함께 일부 영역이 제거되어 형성될 수도 있다. In this case, the
다음, 도 5를 참조하면, 사파이어 기판(1)의 하부면에 MgO를 일정 두께로 증착하여, 사파이어 기판(1)과 함께 굴절율 조절 기능을 갖는 MgO 굴절률 조절층(3)을 형성한다. MgO 증착 전에, 사파이어 기판(1)의 대상 표면, 즉, 하부면에 대하여, MgO층과의 친화력을 높이는 표면처리를 먼저 하는 것이 좋으며, 이러한 표면처리로는 산소 플라즈마 처리, 질소 플라즈마 처리 또는 UVO(Ultra Violet Ozone) 처리 등이 이용될 수 있다.Next, referring to FIG. 5, MgO is deposited on the lower surface of the
또한 MgO 굴절률 조절층(3)은 별도의 다른 추가 공정 없이도, 증착 공정, 특히, 전자-빔(e-beam) 증착 공정만으로도, MgO 결정 구조에 의해, 다수의 피라미드 구조(32)들을 갖는 피라미드 패턴이 형성된다. 이때, 피라미드 패턴의 구조 및 형상은 MgO 증착 두께에 따라 변화하며, 따라서, 증착 두께의 조절에 의해, 의도한 구조의 피라미드 패턴을 얻는 것이 가능하다.In addition, the MgO refractive
상기 MgO 굴절률 조절층(3)은 MgO계 산화물로 형성될 수 있으며, 상기 MgO계 산화물로는 MgO에 하나 이상의 원소를 첨가하여 얻은 3원계 또는 그 이상의 다원계 산화물일 수 있다.The MgO refractive
MgO계 3원 화합물로는 예컨대, MgxBe1-xO(x≤1), MgxCa1-xO(x≤1), MgxSr1-xO(x≤1), MgxBa1-xO(x≤1)이 있을 수 있다. As the MgO-based ternary compound, for example, Mg x Be 1-x O (x ≦ 1 ), Mg x Ca 1-x O (x ≦ 1 ), Mg x Sr 1-x O (x ≦ 1 ), Mg x There may be Ba 1-x O (x ≦ 1 ).
또한, MgO계 다원 화합물로는 Be, Ca, Sr, Ba 원소중 2종 이상의 원소가 Mg와 화합물 형태를 이루는 것일 수 있다.In addition, as the MgO-based multicomponent compound, two or more elements among Be, Ca, Sr, and Ba elements may form a compound with Mg.
또한, MgO계 산화물은 도핑된 불순물을 표면에 포함할 수 있으며, 이때, 이용되는 불순물로는 B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, As, Sb, Bi, S, Se, Br, I, Ti 또는 이들의 금속의 산화물이 있을 수 있다.In addition, the MgO-based oxide may include doped impurities on the surface, and the impurities used may include B, In, Zn, Tl, Al, Sn, Ga, Te, Si, C, Ge, N, P, There may be oxides of As, Sb, Bi, S, Se, Br, I, Ti or their metals.
MgO계 금속 산화물은 전자-빔 증착에 의해 전술한 피라미드 구조(32)들의 패턴이 자발적으로 형성되는 암염 구조의 금속 산화물인데, MgO계 금속 산화물 외에도 전자-빔 증착에 의해 피라미드 구조들의 패턴을 형성할 수 있는 암염 구조의 산화물 물질로는 NiO, CaO, ZnO 또는 이를 포함하는 금속 산화물이 있을 수 있다. 위와 같은 금속 산화물들은 사파이어 기판 또는 다른 기판에 증착되어 다수의 피라미드 구조를 갖는 패턴을 형성할 수 있으며, 따라서, 본 발명에 따른 발광다이오드의 굴절률 조절층으로 이용될 수 있다.The MgO-based metal oxide is a rock salt metal oxide in which the above-described
굴절률 조절층(3)을 형성하는 공정이 도 3에 도시된 공정 후에 수행되는 것이 바람직하지만, 전술한 여러 공정들의 전후 어느 시점에도 수행되는 것도 가능하다. Although the process of forming the refractive
다음 도 6을 참조하면, 추가의 공정으로서, 발광다이오드(1)의 배면, 즉, MgO굴절률 조절층(3)의 하부면에 Ag를 증착하여 상기 굴절률 조절층(3)의 패턴을 덮는 Ag 반사막(7)을 형성한다. Ag 대신에 다른 반사 물질, 예컨대, Al을 MgO 굴절률 조절층(3)의 하부면에 형성할 수 있다. Ag, Al 또는 이를 포함하는 금속 물질 외에도 다른 반사물질이 반사막(7)으로 적용될 수 있는데, 상기 반사물질은 420 ~ 450nm 파장에 대하여 90% 이상의 반사도를 갖는 물질이 바람직하다.Next, referring to FIG. 6, as an additional process, Ag is deposited on the back surface of the
도 7은 본 발명의 일 실시예에 따른 발광다이오드에서 굴절률 조절층으로 형성된 MgO층의 두께에 따른 피라미드 패턴 구조들을 보여주는 주사 전자 현미경(SEM) 사진들이다. 도 7을 참조하면, 0.7㎛, 2㎛, 4㎛의 두께로 증착된 MgO층의 표면들을 볼 수 있는 바, 각 두께에 따라 MgO층 표면의 피라미드 구조가 다르게 그리고 성공적으로 형성됨을 알 수 있다. FIG. 7 is a scanning electron microscope (SEM) image showing pyramid pattern structures according to a thickness of an MgO layer formed as a refractive index adjusting layer in a light emitting diode according to an embodiment of the present invention. Referring to FIG. 7, it can be seen that the surfaces of the MgO layers deposited with thicknesses of 0.7 μm, 2 μm, and 4 μm have different and successfully formed pyramidal structures on the surface of the MgO layer according to the respective thicknesses.
도 8은 MgO층의 피라미드 패턴 구조를 보여주는 고해상도 투과전자현미경(TEM) 사진과 MgO의 피라미드 결정 구조의 모식도를 함께 나타낸 도면이고, 도 8을 참조하면, MgO 피라미드 구조는 (200)면으로 끝나있으며, (111) 성장 방향을 갖는다는 것을 알 수 있다. 이는 암염(Rock salt) 구조를 갖는 MgO층에서 (111)면에 비해 (200)면이 더욱 낮은 표면 에너지를 가지기 때문에, 증착 과정에서 박막의 에너지를 낮추기 위해, 피라미드 패턴이 자발적으로 형성되는 것으로 설명할 수 있다. FIG. 8 is a diagram showing a high-resolution transmission electron microscope (TEM) image showing the pyramid pattern structure of the MgO layer and a schematic diagram of the pyramidal crystal structure of MgO. Referring to FIG. 8, the MgO pyramid structure ends in the (200) plane. , (111) growth direction. This is because the (200) plane has lower surface energy than the (111) plane in the MgO layer having a rock salt structure, so that the pyramid pattern is spontaneously formed in order to lower the energy of the thin film during the deposition process. can do.
도 9는 본 발명의 일 실시예에 있어서 피라미드 패턴 구조를 갖는 MgO층이 적용된 질화갈륨계 수평형 발광다이오드의 정규화된 광출력(normalized light output)을 그래프로 나타낸 도면이다.FIG. 9 is a graph illustrating normalized light output of a gallium nitride-based horizontal light emitting diode to which an MgO layer having a pyramid pattern structure is applied according to an embodiment of the present invention.
도 9를 참조하면, 피라미드 패턴을 갖는 MgO층이 적용된 질화물갈륨계 수평형 발광다이오드와 통상적인 사파이어 기판을 갖는 발광다이오드의 정규화된 광출력이 비교되어 있다. MgO층이 적용되는 발광다이오드의 경우, 사파이어 기판의 하부면에 MgO층의 두께를 0, 0.2, 0.7, 2, 4 ㎛를 각각 다르게 증착한 후 광출력을 측정하였다. MgO층이 없는 경우를 두께 0으로 보고 이를 기준으로 할 때, 0.2㎛ 두께에서는 12.9%, 0.7㎛ 두께에서는 10.1%로 광출력이 증가하였고, 2㎛ 두께에서는 -1% 그리고 4㎛는 -0.2%로 오히려 광출력이 감소함을 확인할 수 있었다.Referring to FIG. 9, normalized light output of a gallium nitride-based horizontal light emitting diode to which an MgO layer having a pyramid pattern is applied and a light emitting diode having a conventional sapphire substrate are compared. In the case of the light emitting diode to which the MgO layer is applied, the light output was measured after different thicknesses of 0, 0.2, 0.7, 2, and 4 μm of MgO layers were deposited on the lower surface of the sapphire substrate. In the absence of the MgO layer as a thickness of 0, the light output increased to 12.9% at 0.2㎛ thickness and 10.1% at 0.7㎛ thickness, -1% at 2㎛ thickness, and -0.2% at 4㎛ thickness. Rather, the light output was found to decrease.
즉, MgO층의 두께에 따라 발광다이오드의 광 효율이 달라지며, MgO층이 일정한 두께 범위 안에서만 광 효율이 증가한다는 것이 확인되었다.That is, it was confirmed that the light efficiency of the light emitting diode changes depending on the thickness of the MgO layer, and the light efficiency increases only within a certain thickness range of the MgO layer.
도 10는 본 발명의 일 실시예에 있어서 MgO층 형성 온도에 따라 형성되는 피라미드 패턴의 모양과 크기가 달라질 수 있음을 보여주는 주사 전자 현미경(SEM) 사진들과 이때 발생되는 MgO 피라미드 구조체의 RMS 거칠기를 그래프로 보여주는 도면이다.10 is a scanning electron microscope (SEM) pictures showing that the shape and size of the pyramid pattern formed according to the temperature of the MgO layer formation in one embodiment of the present invention and the RMS roughness of the MgO pyramid structure generated at this time This is a graph showing.
도 10을 참조하면, 피라미드 패턴을 갖는 MgO 층을 전자-빔이나 이온-빔 어시스트를 이용하여 증착할 때, 증착 상태 온도를 다르게 하여 증착하였다. 이때 온도는 상온(RT), 200℃, 300℃에서 각각 증착을 하였고, 증착 온도에 따라 생성된 MgO 피라미드 패턴의 모양과 크기가 각기 다름을 확인할 수 있다. 300℃에서의 MgO 피라미드 구조는 거의 피라미드 모형을 형성하지 않고 있으며, 200℃에서의 피라미드 구조 또한 약간의 피라미드 형상이 무너진 것을 확인할 수 있었다. 또한 표면의 거칠기(RMD roughness)를 측정한 결과 9.7nm(상온)에서 6.2nm(300℃)로 줄어들었음을 확인할 수 있었다. 즉, MgO가 피라미드 구조를 형성할 때는 200℃ 이하의 온도에서 잘 형성되며 온도에 따라 표면의 거칠기 즉 구조의 사이즈를 조절할 수 있다는 것을 확인하였다.Referring to FIG. 10, when a MgO layer having a pyramid pattern is deposited using an electron-beam or ion-beam assist, the deposition state temperature is different. At this time, the temperature was deposited at room temperature (RT), 200 ° C. and 300 ° C., respectively, and the shape and size of the MgO pyramid pattern generated according to the deposition temperature may be different. The MgO pyramid structure at 300 ° C. hardly forms a pyramid model, and it was confirmed that the pyramid structure at 200 ° C. also slightly collapsed. In addition, as a result of measuring the surface roughness (RMD roughness) it was confirmed that the reduction from 9.7nm (room temperature) to 6.2nm (300 ℃). That is, when MgO forms a pyramid structure, it is well formed at a temperature of 200 ° C. or less, and it is confirmed that the surface roughness, that is, the size of the structure can be adjusted according to the temperature.
상기 MgO층에 형성되는 피라미드 구조는 비용이 많이 들고 대면적 웨이퍼 공정에 적용이 어려운 전자선 리소그래피 패터닝을 사용하지 않고도, 일반적인 광 리소그래피 패터닝를 사용하여 제작하는 것이 가능하고, 피라미드 구조의 형성을 위해, 증착 공정 이외에 별도의 추가적인 패터닝 공정이 필요없는 것을 특징으로 하기 때문에, 대면적 적용과 제작 단가 측면에서 매우 효과적이다.The pyramid structure formed on the MgO layer can be fabricated using general optical lithography patterning without using electron beam lithography patterning, which is expensive and difficult to apply to large area wafer processes. In addition, since it requires no additional patterning process, it is very effective in terms of large area application and manufacturing cost.
1: 사파이어 기판 2: 반도체 적층 구조체
3: 굴절률 조절층 22: 제1 도전형 반도체층
24: 활성층 26: 제2 도전형 반도체층
32: 피라미드 구조1: Sapphire Substrate 2: Semiconductor Laminated Structure
3: refractive index control layer 22: first conductive semiconductor layer
24: active layer 26: second conductive semiconductor layer
32: pyramid structure
Claims (20)
제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고, 상기 투명 기판의 제1면에 형성된 질화갈륨계 반도체 적층 구조체; 및
상기 투명 기판의 제2면에 형성되고, 하부면에 패턴을 갖는 굴절률 조절층을 포함하는 발광다이오드.A transparent substrate having a first side and a second side;
A gallium nitride based semiconductor laminate including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and formed on a first surface of the transparent substrate; And
A light emitting diode is formed on the second surface of the transparent substrate, the light emitting diode comprising a refractive index control layer having a pattern on the lower surface.
상기 투명 기판의 제1면에 질화갈륨계 반도체 적층 구조체를 형성하고,
상기 투명 기판의 제2면에 굴절률 조절층을 형성하는 것을 포함하되,
상기 굴절률 조절층은 하부면에 패턴을 갖는 것을 특징으로 하는 발광다이오드 제조방법.Preparing a transparent substrate having a first side and a second side,
Forming a gallium nitride based semiconductor laminate on the first surface of the transparent substrate,
Forming a refractive index control layer on the second surface of the transparent substrate,
The refractive index control layer is a light emitting diode manufacturing method characterized in that it has a pattern on the lower surface.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120101703A KR20140036404A (en) | 2012-09-13 | 2012-09-13 | Light emitting diode and its manufacturing method |
PCT/KR2013/007760 WO2014042371A1 (en) | 2012-09-13 | 2013-08-29 | Light emitting diode and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120101703A KR20140036404A (en) | 2012-09-13 | 2012-09-13 | Light emitting diode and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20140036404A true KR20140036404A (en) | 2014-03-26 |
Family
ID=50278434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120101703A KR20140036404A (en) | 2012-09-13 | 2012-09-13 | Light emitting diode and its manufacturing method |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20140036404A (en) |
WO (1) | WO2014042371A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160114244A (en) * | 2015-03-23 | 2016-10-05 | 한국산업기술대학교산학협력단 | A Solar Cell and Manufacture Method of GaN based with graded refractive index TCEs |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018010899A (en) * | 2016-07-11 | 2018-01-18 | 株式会社ディスコ | Light-emitting diode chip manufacturing method and light-emitting diode chip |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100638666B1 (en) * | 2005-01-03 | 2006-10-30 | 삼성전기주식회사 | Nitride based semiconductor light emitting device |
KR100638819B1 (en) * | 2005-05-19 | 2006-10-27 | 삼성전기주식회사 | Vertical nitride based semiconductor light emitting device having improved light extraction efficiency |
US7977702B2 (en) * | 2006-11-02 | 2011-07-12 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Surface textured LEDs and method for making the same |
JP2009289947A (en) * | 2008-05-29 | 2009-12-10 | Kyocera Corp | Light emitting element, and lighting apparatus |
KR101165259B1 (en) * | 2010-07-08 | 2012-08-10 | 포항공과대학교 산학협력단 | LIGHT-EMITTING DEVICE HAVING MgO PYRAMID STRUCTURE AND METHOD FOR MANUFACTURING THE SAME |
-
2012
- 2012-09-13 KR KR1020120101703A patent/KR20140036404A/en not_active Application Discontinuation
-
2013
- 2013-08-29 WO PCT/KR2013/007760 patent/WO2014042371A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160114244A (en) * | 2015-03-23 | 2016-10-05 | 한국산업기술대학교산학협력단 | A Solar Cell and Manufacture Method of GaN based with graded refractive index TCEs |
Also Published As
Publication number | Publication date |
---|---|
WO2014042371A1 (en) | 2014-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2566383C1 (en) | Nitride semiconductor element and method of making same | |
JP5391469B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP5195798B2 (en) | Manufacturing method of semiconductor light emitting device | |
US20090181484A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP2003347586A (en) | Semiconductor light-emitting device | |
WO2020008200A1 (en) | Monolithic led array and a precursor thereto | |
JP2010541216A (en) | Optoelectronic semiconductor body | |
JP5038382B2 (en) | Semiconductor light emitting device | |
JP2008294188A (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP5872154B2 (en) | Light emitting device and manufacturing method thereof | |
US7868348B2 (en) | Light emitting device having vertical structure and method for manufacturing the same | |
JP2010087057A (en) | Method of manufacturing semiconductor light emitting device | |
JP2005268601A (en) | Compound semiconductor light-emitting device | |
US20150200342A1 (en) | LIGHT EMITTING DEVICE HAVING MgO PYRAMID STRUCTURE AND METHOD FOR FABRICATING THE SAME | |
TW201110412A (en) | Epitaxial wafer, light-emitting element, method of fabricating epitaxial wafer and method of fabricating light-emitting element | |
KR20140036404A (en) | Light emitting diode and its manufacturing method | |
KR100650996B1 (en) | A nitride semiconductor light emitting diode comprising a surface portion having a fine protrusion formed thereon and a method of manufacturing the same | |
US20140367634A1 (en) | Nitride-based light emitting diode including nonorods and method of mmanufacturing the same | |
US20230420605A1 (en) | Substrate structure, manufacturing method therefor, light-emitting device and manufacturing method therefor | |
KR101138973B1 (en) | Luminescence device and method of manufacturing the same | |
KR20080081676A (en) | Light emitting diode having patterned substrate and the method of fabricating the same | |
KR101309258B1 (en) | Light emitting diode and method for manufacturing the same | |
KR20120005418A (en) | Light-emitting device having mgo pyramid structure and method for manufacturing the same | |
KR20120001992A (en) | Substrate for light emitting device and fabrication method thereof | |
KR20140036405A (en) | Light emitting diode and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |