JP2009059851A - Semiconductor light emitting diode - Google Patents

Semiconductor light emitting diode Download PDF

Info

Publication number
JP2009059851A
JP2009059851A JP2007225225A JP2007225225A JP2009059851A JP 2009059851 A JP2009059851 A JP 2009059851A JP 2007225225 A JP2007225225 A JP 2007225225A JP 2007225225 A JP2007225225 A JP 2007225225A JP 2009059851 A JP2009059851 A JP 2009059851A
Authority
JP
Japan
Prior art keywords
emitting diode
barrier layer
light emitting
substrate
flat surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007225225A
Other languages
Japanese (ja)
Inventor
Gakuron O
学論 王
Shigenori Furue
重紀 古江
Mutsuro Ogura
睦郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007225225A priority Critical patent/JP2009059851A/en
Publication of JP2009059851A publication Critical patent/JP2009059851A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-efficiency compound semiconductor light emitting diode which is improved in light extraction efficiency. <P>SOLUTION: Disclosed is the light emitting diode having a ridge structure wherein a quantum well active layer 4 and barrier layers 2, 3, 5 and 6 are configured with one flat surface and at least two inclined surfaces in an in-plane direction, the total film thickness of the flat surface portions of the three layers, i.e. the second barrier layer 3, quantum well active layer 4 and third barrier layer 5 and the lateral width of the flat surface of the quantum well active layer being both 0.1 to 1 μm. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、化合物半導体を材料とする高効率発光ダイオードに関し、より詳しくは二次元光閉じ込め構造を用いて形状基板上に成長させた量子微細構造の自然放出光を制御し、光の外部への取り出し効率を改善した化合物半導体発光ダイオードに関する。   The present invention relates to a high-efficiency light-emitting diode using a compound semiconductor as a material. More specifically, the present invention controls the spontaneous emission light of a quantum microstructure grown on a shape substrate using a two-dimensional optical confinement structure, and outputs the light to the outside. The present invention relates to a compound semiconductor light emitting diode with improved extraction efficiency.

化合物半導体(AlGaAs, AlGaInP, AlGaInNなど)を材料とする発光ダイオード(Light-Emitting Diode: LED)は、白熱電球や蛍光灯などの既存の照明デバイスに取って代わる省エネルギー・長寿命の照明・表示用光源として期待され、その大規模普及に向けた研究開発が世界各国で戦略的に進められている。
発光ダイオードのエネルギー変換効率は一般的に内部量子効率と光の外部への取り出し効率の積で決まる。内部量子効率に関しては、近年の結晶成長技術の進歩によって、飛躍的向上が見られた。例えば、AlGaInP系材料において、100％に近い内部量子効率を持つ赤色LEDがすでに実用化されている。 Light-Emitting Diodes (LEDs) made of compound semiconductors (AlGaAs, AlGaInP, AlGaInN, etc.) are used for energy-saving and long-life lighting and displays that replace existing lighting devices such as incandescent bulbs and fluorescent lamps. It is expected as a light source, and research and development for its widespread use is being promoted strategically around the world.
The energy conversion efficiency of a light emitting diode is generally determined by the product of the internal quantum efficiency and the light extraction efficiency. With regard to internal quantum efficiency, a dramatic improvement has been observed due to recent advances in crystal growth technology. For example, a red LED having an internal quantum efficiency close to 100% has already been put into practical use in an AlGaInP-based material.

また、InGaN系青色LEDに関しても、70%-80%の内部量子効率を持つデバイスが報告されている。これに対して、半導体内部で発生した光（自然放出光）を効率よく外部へ取り出すことは非常に困難であり、これはLEDの発光効率向上を妨げる最大要因になっていると言っても過言ではない。
これには、主に三つの原因、すなわち1) 半導体-空気界面での光の全反射、2) 電極による光の遮蔽、3) 基板による光の吸収、が存在する。例えば、界面での全反射によって、平坦基板デバイスの場合、活性層で発生した光の内の数パーセント(2〜4%)しか外部へ取り出すことができない。 Devices with internal quantum efficiency of 70% -80% have also been reported for InGaN blue LEDs. On the other hand, it is very difficult to efficiently extract the light (spontaneously emitted light) generated inside the semiconductor to the outside, and it is an exaggeration to say that this is the biggest factor that hinders the improvement of the luminous efficiency of LEDs. is not.
There are three main causes: 1) total reflection of light at the semiconductor-air interface, 2) light shielding by the electrode, and 3) light absorption by the substrate. For example, due to total reflection at the interface, in the case of a flat substrate device, only a few percent (2-4%) of the light generated in the active layer can be extracted outside.

光の取り出し効率を向上させるため、これまでに様々な技術が開発された。例えば、界面での全反射を抑える技術として、(1) 屈折率の高い樹脂でLEDのチップを封止する、(2) 機械的方法で結晶を逆の角錐などの特殊形状に加工する、(3) マイクロキャビティやフォトニック結晶構造を用いて光の放射モードを制御する、などの方法が上げられる。
また、金属電極による光の遮蔽を緩和するため、(1) 活性層と電極との間に厚い電流拡散層(10μm程度)を設ける、(2) 金属電極とITO透明電極との複合構造を用いる、(3) 電極直下に電流ブロック層を挿入する、などの従来技術が開発された。しかし、上記技術を用いても50%を超える光取り出し効率を得るのは容易ではない。
しかも、機械的方法による結晶の特殊形状加工、マイクロキャビティやフォトニック結晶構造の作製、厚い電流拡散層の導入は、いずれも作製工程が複雑で、生産コストが高くなる。LEDによる固体照明を大規模普及させるためには、LEDの生産コストを現状より二桁下げることが必須条件であると言われている。 Various techniques have been developed so far to improve the light extraction efficiency. For example, as a technology to suppress total reflection at the interface, (1) the LED chip is sealed with a resin with a high refractive index, (2) the crystal is processed into a special shape such as an inverted pyramid by a mechanical method, ( 3) The light emission mode can be controlled by using microcavity or photonic crystal structure.
In addition, in order to reduce the light shielding by the metal electrode, (1) a thick current diffusion layer (about 10 μm) is provided between the active layer and the electrode, and (2) a composite structure of the metal electrode and the ITO transparent electrode is used. (3) Conventional techniques such as inserting a current blocking layer directly under the electrode have been developed. However, it is not easy to obtain a light extraction efficiency exceeding 50% using the above technique.
In addition, the special shape processing of crystals by mechanical methods, the production of microcavities and photonic crystal structures, and the introduction of a thick current diffusion layer are all complicated in production process and increase the production cost. In order to disseminate LED solid-state lighting on a large scale, it is said that it is essential to reduce LED production costs by two orders of magnitude from the current level.

また、我々は、複数の結晶面を有する形状基板上に成長させた半導体エピタキシャル層のバンドギャップエネルギーが結晶面方位に依存する性質を利用し、電流注入のための金属電極をバンドギャップエネルギーの高い結晶面に選択的に形成し、電流注入領域と発光領域(バンドギャップエネルギーの低い結晶面)とを空間的に分離させた新しいタイプの発光ダイオードを開発した（特許文献１）。   In addition, we take advantage of the property that the band gap energy of a semiconductor epitaxial layer grown on a shape substrate having a plurality of crystal planes depends on the crystal plane orientation, so that a metal electrode for current injection has a high band gap energy. A new type of light-emitting diode was developed that was selectively formed on a crystal plane and spatially separated from a current injection region and a light-emitting region (crystal surface with low band gap energy) (Patent Document 1).

このデバイスにおいて、バンドギャップエネルギーの高い結晶面から注入されたキャリアがバンドギャップエネルギーの低い結晶面に移動してから発光するため、電極による光の遮蔽を大幅に押させることが可能になった。GaAs/AlGaAs系材料を用いた実証実験において、従来技術より簡単なプロセスを用いて15%程度(樹脂封止無し)の取り出し効率が得られた。しかしながら、この技術は、吸収性基板による光の吸収問題に対してほとんど効果がなく、界面での全反射に対する抑制効果も不十分であった。
特願２００７−３９３３ In this device, since carriers injected from a crystal plane with a high band gap energy move to a crystal plane with a low band gap energy and then emit light, it is possible to greatly suppress the shielding of light by an electrode. In a demonstration experiment using GaAs / AlGaAs-based materials, an extraction efficiency of about 15% (without resin sealing) was obtained using a simpler process than the prior art. However, this technique has little effect on the problem of light absorption by the absorbent substrate, and the effect of suppressing total reflection at the interface is insufficient.
Japanese Patent Application No. 2007-3933

複数の結晶面を有する形状基板上に成長させた量子微細構造からの自然放出光は簡単な二次元光閉じ込め構造によって、極めて高い効率でしかも強い空間異方性を持って外部に放射される現象を見出した。
そこで、本発明の目的は、上記現象を利用し、発光ダイオードの光取出し効率の向上を妨げる三つの要因、すなわち、界面での全反射、電極による光の遮蔽、基板による光の吸収、すべてを効果的に抑えることのできる化合物半導体を材料とする高効率発光ダイオードを提供することにある。 Spontaneously emitted light from a quantum microstructure grown on a shape substrate with multiple crystal planes is emitted to the outside with a very high efficiency and strong spatial anisotropy by a simple two-dimensional optical confinement structure I found.
Therefore, the object of the present invention is to utilize the above phenomenon and to reduce all three factors that hinder the improvement of the light extraction efficiency of the light emitting diode, namely, total reflection at the interface, light shielding by the electrode, light absorption by the substrate. An object of the present invention is to provide a high-efficiency light-emitting diode made of a compound semiconductor that can be effectively suppressed.

以上から、本願発明は、
１．複数の結晶面を有する基板と、該基板上に順次成長させた第1の障壁層と、前記第1の障壁層より屈折率の高い第2の障壁層と、単一または多重量子井戸活性層と、前記第1の障壁層より屈折率の高い第3の障壁層と、前記第2の障壁層および前記第3の障壁層より屈折率の低い第4の障壁層とを備える化合物半導体発光ダイオードにおいて、前記障壁層および前記量子井戸活性層は、面内方向において、一つの平坦面と少なくとも二つの傾斜面によって構成されるリッジ構造を備え、前記第2の障壁層と、前記量子井戸活性層と、前記第3の障壁層との三つの層の前記平坦面部における合計膜厚および前記量子井戸活性層の前記平坦面の横幅がいずれも0.1μm〜1μmであることを特徴とする発光ダイオード、を提供する。 From the above, the present invention is
1. A substrate having a plurality of crystal planes, a first barrier layer sequentially grown on the substrate, a second barrier layer having a higher refractive index than the first barrier layer, and a single or multiple quantum well active layer And a third barrier layer having a refractive index higher than that of the first barrier layer, and a fourth barrier layer having a refractive index lower than that of the second barrier layer and the third barrier layer. The barrier layer and the quantum well active layer have a ridge structure constituted by one flat surface and at least two inclined surfaces in an in-plane direction, the second barrier layer, and the quantum well active layer And a total film thickness in the flat surface portion of the three layers of the third barrier layer and a lateral width of the flat surface of the quantum well active layer are both 0.1 μm to 1 μm, I will provide a.

また、本願発明は、
２. 前記基板は、リソグラフィとエッチングプロセスを組み合わせて平坦基板上に複数の結晶面を形成させた加工形状基板であることを特徴とする前記1記載の発光ダイオード、を提供する。 In addition, the present invention
2. The light-emitting diode according to 1 above, wherein the substrate is a processed shape substrate in which a plurality of crystal planes are formed on a flat substrate by combining lithography and an etching process.

また、本願発明は、
３．前記基板は、平坦基板上に絶縁膜のパターンを配置し選択エピタキシャル成長法によって複数の異なる結晶面を形成させた選択成長形状基板であることを特徴とする前記１記載の発光ダイオード、を提供する。 In addition, the present invention
3. 2. The light-emitting diode according to 1 above, wherein the substrate is a selective growth shape substrate in which a pattern of an insulating film is disposed on a flat substrate and a plurality of different crystal planes are formed by a selective epitaxial growth method.

また、本願発明は、
４．0.1μm〜1μmの横幅をもつ平坦面が、（００１）面であることを特徴とする前記１〜３のいずれかに記載の発光ダイオード、を提供する。 In addition, the present invention
4. The light-emitting diode according to any one of 1 to 3, wherein the flat surface having a lateral width of 0.1 μm to 1 μm is a (001) surface.

また、本願発明は、
５．前記リッジ構造の平坦面に、リッジに沿ってストライプ状に形成されたオーミック電極を備えることを特徴とする前記１〜４のいずれかに記載の発光ダイオード、を提供する。 In addition, the present invention
5). The light-emitting diode according to any one of 1 to 4, further comprising an ohmic electrode formed in a stripe shape along the ridge on a flat surface of the ridge structure.

また、本願発明は、
６．前記リッジ構造が、(111)A面と(001)面によって構成されることを特徴とする前記１〜5のいずれかに記載の発光ダイオード、を提供する。 In addition, the present invention
6). 6. The light-emitting diode according to any one of 1 to 5, wherein the ridge structure is constituted by a (111) A plane and a (001) plane.

また、本願発明は、
７．(111)A面が傾斜面、(001)面が平坦面であり、この(111)A傾斜面と(001)平坦面との間に、(111)A面より指数の高い結晶面を備えていることを特徴とする前記１〜６のいずれかに記載の発光ダイオード、を提供する。 In addition, the present invention
7). The (111) A surface is an inclined surface and the (001) surface is a flat surface, and a crystal surface having a higher index than the (111) A surface is provided between the (111) A inclined surface and the (001) flat surface. The light-emitting diode according to any one of 1 to 6 is provided.

また、本願発明は、
８．(111)A面に[1-10]方向に沿って形成されたストライプ状の絶縁膜パターンと該絶縁膜パターン上に形成された該絶縁膜パターンより横幅の広いストライプ状のオーミック電極を備えることを特徴とする前記１〜４、６、７のいずれかに記載の発光ダイオード、を提供する。 In addition, the present invention
8). A striped insulating film pattern formed along the [1-10] direction on the (111) A surface and a striped ohmic electrode having a wider width than the insulating film pattern formed on the insulating film pattern The light-emitting diode according to any one of 1 to 4, 6, and 7 is provided.

本発明の発光ダイオードは、複数の結晶面を有する形状基板上に成長させた量子微細構造からの自然放出光が簡単な二次元光閉じ込め構造を形成することによって極めて高い効率でしかも強い空間異方性を持って外部に放射される現象を利用するものである。
本発明の発光ダイオードによれば、発光ダイオードの光取出し効率向上を妨げる三つの要因、すなわち、界面での全反射、電極による光の遮蔽、基板による吸収、すべてを効果的に抑えることができ、従来技術を超える80%以上の光取出し効率を実現することが可能である。
さらに、本発明の発光ダイオードの作製は、機械的方法による結晶の特殊形状加工や高度な結晶成長・プロセス技術を要するマイクロキャビティ、フォトニック結晶構造の形成などの複雑な作製工程を必要とせず、発光ダイオード作製の低コスト化に大きく貢献できる。 The light-emitting diode of the present invention has extremely high efficiency and strong spatial anisotropy by forming a two-dimensional optical confinement structure in which spontaneously emitted light from a quantum microstructure grown on a shape substrate having a plurality of crystal planes is simple. It uses a phenomenon that is radiated to the outside.
According to the light emitting diode of the present invention, it is possible to effectively suppress all three factors that hinder the light extraction efficiency improvement of the light emitting diode, that is, total reflection at the interface, light shielding by the electrode, absorption by the substrate, It is possible to achieve a light extraction efficiency of 80% or more over the prior art.
Furthermore, the production of the light-emitting diode of the present invention does not require complicated production processes such as the formation of a special shape of crystals by a mechanical method, microcavities that require advanced crystal growth / process technology, and formation of photonic crystal structures, This can greatly contribute to the cost reduction of light emitting diode fabrication.

本発明は、複数の結晶面を有する形状基板上にエピタキシャル成長させた量子微細構造の発光特性を研究する過程において、量子微細構造からの自然放出光は、量子微細構造の周辺を屈折率の低い半導体層で囲み光の二次元閉じ込め構造を形成することによって、極めて高い効率でしかも強い空間異方性を持って外部に放射される現象を見出した。   In the process of studying the light emission characteristics of a quantum microstructure epitaxially grown on a shape substrate having a plurality of crystal planes, the present invention relates to a semiconductor having a low refractive index around the quantum microstructure. By forming a two-dimensional confinement structure of light surrounded by layers, we have found a phenomenon in which radiation is radiated to the outside with extremely high efficiency and strong spatial anisotropy.

ここで、図1の模式図を用いてこの現象について詳しく説明する。
図１の試料は[1-10]方向の周期4μm のV溝形GaAs基板上に成長したGaAs/AlGaAs系の量子構造であり、Al0.65Ga0.35Asの第1障壁層2、Al0.3Ga0.7As(0.25μm )の第2障壁層3、GaAs(4nm)の単一量子井戸活性層4、Al0.3Ga0.7As(0.25μm)の第3障壁層5、およびAl0.65Ga0.35Asの第4障壁層6を有する。ここで、Al0.3Ga0.7As障壁層の屈折率はAl0.65Ga0.35As障壁層より高く、量子井戸活性層の発光波長(室温、〜0.8μm)における屈折率の値がそれぞれ約3.38と3.17である。ここで、膜厚およびAl組成はすべて(001)平坦面の値を用いているが、エピタキシャル成長の異方性により、(111)A面に成長した層のAl組成が(001)面より数パーセント高く、またその膜厚が(001)面より薄い（1/2〜1/3程度）。
また、図１に示すように、GaAs量子井戸層は面方位によって三つの主要構造、すなわち(001)平坦面量子井戸9、(111)A傾斜面量子井戸7、V溝底に形成された三日月状量子細線8、に分けられる。 Here, this phenomenon will be described in detail with reference to the schematic diagram of FIG.
The sample in FIG. 1 is a GaAs / AlGaAs quantum structure grown on a V-groove GaAs substrate with a period of 4 μm in the [1-10] direction. The first barrier layer 2 of Al 0.65 Ga 0.35 As, Al 0.3 Ga 0.7 Second barrier layer 3 of As (0.25 μm), single quantum well active layer 4 of GaAs (4 nm), third barrier layer 5 of Al 0.3 Ga 0.7 As (0.25 μm), and fourth of Al 0.65 Ga 0.35 As A barrier layer 6 is provided. Here, the refractive index of the Al 0.3 Ga 0.7 As barrier layer is higher than that of the Al 0.65 Ga 0.35 As barrier layer, and the refractive index values at the emission wavelength of the quantum well active layer (room temperature, ~ 0.8 μm) are about 3.38 and 3.17, respectively. is there. Here, the film thickness and Al composition all use values of the (001) flat surface, but due to the anisotropy of the epitaxial growth, the Al composition of the layer grown on the (111) A plane is several percent from the (001) plane. High and its film thickness is thinner than (001) surface (about 1/2 to 1/3).
In addition, as shown in FIG. 1, the GaAs quantum well layer has three main structures depending on the plane orientation: (001) flat surface quantum well 9, (111) A inclined surface quantum well 7, and crescent moon formed at the V-groove bottom. It is divided into the shape quantum wires 8.

このような試料の発光特性を低温(4.5K)および室温のホトルミネセンス測定で評価したところ、(001)平坦面量子井戸からの発光は(001)面の横幅に強く依存し、(001)面の横幅が1μm以下になるとその発光強度が横幅の減少とともに急激に強くなる。
例えば、横幅0.5μm 程度の試料の発光強度は、（室温において）積分球を用いたホトルミネセンス発光全強度の測定結果から、平坦基板上に成長した量子井戸参考試料より約45倍、また屈折率の低いAl0.65Ga0.35As障壁層のないV溝試料より100倍以上も強いことが判明した。 Emission characteristics of such samples were evaluated by low temperature (4.5K) and room temperature photoluminescence measurements, and the emission from the (001) flat-plane quantum well strongly depends on the lateral width of the (001) plane. When the lateral width of the surface is 1 μm or less, the emission intensity rapidly increases as the lateral width decreases.
For example, the light emission intensity of a sample with a width of about 0.5 μm is about 45 times that of a quantum well reference sample grown on a flat substrate, and the refractive power is determined from the measurement result of the total photoluminescence intensity using an integrating sphere (at room temperature). It was found that it is more than 100 times stronger than the low-rate Al 0.65 Ga 0.35 As barrier layer-free V-groove sample.

ホトルミネセンスの測定結果および平坦基板試料の光取出し効率（約2%、全反射によって決まる）から、横幅0.5μmの試料において、(001)面量子井戸の発光は80%を超える効率で上面の自由空間に放射されているが分かった。さらに、この試料の発光強度の空間分布をCCDカメラで観測したところ、強い空間異方性を持っていることも判明した。
すなわち、図１の矢印で示すように、発光は(001)平坦面からではなく、(111)A傾斜面の一部から左右対称の二つのローブに分けて放出されていることが分かった。 From the photoluminescence measurement results and the light extraction efficiency of the flat substrate sample (approximately 2%, determined by total reflection), the (001) plane quantum well emits light on the top surface with an efficiency exceeding 80% in a 0.5 μm wide sample. I was radiated to free space. Furthermore, when the spatial distribution of the emission intensity of this sample was observed with a CCD camera, it was found that it had strong spatial anisotropy.
In other words, as indicated by the arrows in FIG. 1, it was found that light was emitted not from the (001) flat surface but from two parts of the (111) A inclined surface in two symmetrical lobes.

上記の(001)量子井戸発光強度の増大現象は、光の二次元（成長方向および横方向）閉じ込め効果によるものと考えられ、前記(001)量子井戸の横幅が0.1μmまで顕著な横方向光閉じ込め効果が期待できる。
特に、0.4μm〜1μmの範囲で、発光強度の増大現象が観測された。また、横幅が1μmを超えると発光強度の増加は殆どないことが確認できた。したがって、量子井戸の平坦面の横幅は0.1μm〜1μmとすることが有効である。
さらに、成長方向においても同様な光閉じ込め構造が必要である。そして、このためには、前記第2の障壁層と、前記量子井戸活性層と、前記第3の障壁層との三つの層の前記平坦面部における合計膜厚を0.1μm〜1μmとすることが有効である。 The above (001) quantum well emission intensity increase phenomenon is thought to be due to the two-dimensional (growth and lateral) confinement effect of light. The lateral width of the (001) quantum well is noticeable up to 0.1μm. A confinement effect can be expected.
In particular, an increase in emission intensity was observed in the range of 0.4 μm to 1 μm. In addition, it was confirmed that there was almost no increase in emission intensity when the lateral width exceeded 1 μm. Therefore, it is effective that the width of the flat surface of the quantum well is 0.1 μm to 1 μm.
Furthermore, a similar optical confinement structure is required also in the growth direction. For this purpose, the total film thickness in the flat surface portion of the three layers of the second barrier layer, the quantum well active layer, and the third barrier layer may be 0.1 μm to 1 μm. It is valid.

（実施例１）
以下、本発明の実施形態を図２ないし図８を用いて説明する。
図２、図３、図４を用いて第1の実施例の発光ダイオードを説明する。
まず、図２において、n型の(001)GaAs基板19上に、フォトリソグラフィおよびウェットエッチング用いて[1-10]方向に周期4μmのV形の溝パターンを形成する。ここで、エッチング液としてNH4OH:H2O2:H2O=1:3:50を用い、室温で約3min間エッチングを行った。これによって、横幅約0.5μmの(001)平坦面を持つV溝パターンが得られた。
(001)平坦面の横幅はエピタキシャル成長の条件によってもある程度調整可能であるが、最初のV溝形成プロセスで最終寸法に近いV溝パターンを形成することが望ましい。 (Example 1)
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
The light-emitting diode of the first embodiment will be described with reference to FIGS.
First, in FIG. 2, a V-shaped groove pattern having a period of 4 μm is formed in the [1-10] direction on the n-type (001) GaAs substrate 19 using photolithography and wet etching. Here, NH 4 OH: H 2 O 2 : H 2 O = 1: 3: 50 was used as an etching solution, and etching was performed at room temperature for about 3 minutes. As a result, a V-groove pattern having a (001) flat surface with a width of about 0.5 μm was obtained.
Although the width of the (001) flat surface can be adjusted to some extent depending on the epitaxial growth conditions, it is desirable to form a V-groove pattern close to the final dimension in the first V-groove formation process.

次に、上記基板19上に、有機金属気相エピタキシー法を用いて、0.3μmのSiドープn型GaAsバッファー層11、0.74μmのSiドープAl0.65Ga0.35As第1障壁層12、0.25μmのSiドープAl0.3Ga0.7As第2障壁層13、4nmのノンドープGaAs単一量子井戸活性層14、0.25μmのZnドープAl0.3Ga0.7As第3障壁層15、0.75μm のZnドープAl0.65Ga0.35As第4障壁層16、および20nmのZnドープGaAsキャップ層17を順次成長させる。ここで、Alの組成および成長層の膜厚はいずれも(001)上部平坦面での値である。 Next, on the substrate 19, using a metal organic vapor phase epitaxy method, 0.3 μm Si-doped n-type GaAs buffer layer 11, 0.74 μm Si-doped Al 0.65 Ga 0.35 As first barrier layer 12, 0.25 μm Si-doped Al 0.3 Ga 0.7 As second barrier layer 13, 4 nm non-doped GaAs single quantum well active layer 14, 0.25 μm Zn-doped Al 0.3 Ga 0.7 As third barrier layer 15, 0.75 μm Zn-doped Al 0.65 Ga 0.35 An As fourth barrier layer 16 and a 20 nm Zn-doped GaAs cap layer 17 are grown sequentially. Here, both the composition of Al and the thickness of the growth layer are values on the (001) upper flat surface.

図１のところで説明したように、(111)A面に成長した層のAl組成は(001)面より若干高く、第1、第4障壁層12,16および第2、第3障壁層13,15の(111)A面におけるAl組成はそれぞれ約0.69および0.34である。
この成長において、Al、GaおよびAsの原料としてそれぞれトリメチルアルミニウム(TMAl)、トリエチルガリウム(TEGa)およびターシャリブチルアルシン(TBAs)を用いた。また、成長温度は約680℃とし、AlGaAs層成長時のV/III比は40 - 80とした。上記条件において、 (001)平坦面の横幅は成長中ほぼ維持され、最終的に(001)平坦面横幅約0.5μmの構造が得られる。 As described with reference to FIG. 1, the Al composition of the layer grown on the (111) A plane is slightly higher than the (001) plane, and the first and fourth barrier layers 12, 16 and the second and third barrier layers 13, The Al composition at 15 (111) A faces is about 0.69 and 0.34, respectively.
In this growth, trimethylaluminum (TMAl), triethylgallium (TEGa) and tertiarybutylarsine (TBAs) were used as raw materials for Al, Ga and As, respectively. The growth temperature was about 680 ° C., and the V / III ratio during the growth of the AlGaAs layer was 40-80. Under the above conditions, the lateral width of the (001) flat surface is substantially maintained during growth, and finally, a structure having a lateral width of (001) flat surface of about 0.5 μm is obtained.

次に、プラズマCVD法により、上記試料表面に厚さ100nmのSiO2膜を堆積する。その後、フォトリソグラフィおよびウェットエッチングを用いて、V溝の一部を覆う[1-10]方向のストライプおよびV溝の垂直方向に幅約200μmのストライプを有するSiO2のメッシュパターンを形成する。ここで、V溝の中に残るSiO2ストライプの横幅はウェットエッチング（バッファーフッ酸）時のサイドエッチング量で、例えば0.5μm〜1μm程度に調整することが望ましい。 Next, a 100 nm thick SiO 2 film is deposited on the sample surface by plasma CVD. Thereafter, by using photolithography and wet etching, an SiO 2 mesh pattern having a stripe in the [1-10] direction covering a part of the V groove and a stripe having a width of about 200 μm in the vertical direction of the V groove is formed. Here, the lateral width of the SiO 2 stripe remaining in the V-groove is preferably adjusted to about 0.5 μm to 1 μm, for example, by the side etching amount during wet etching (buffer hydrofluoric acid).

次に、図３において、p型オーミック電極形成用金属として、Ti(40nm)とAu(150nm)の多層膜またはAuZn(150nm)合金を真空蒸着法で表面全面に蒸着する。
次に、フォトレジストを塗布し、基板表面を平坦化させる。その後、O2プラズマアッシングを行い、V溝の中にのみレジストを残すように(001)平坦面および(111)A傾斜面の一部を露出させる。次に、V溝の中に残っているフォトレジストをマスクとして用い、Au（またはAuZn合金）とTiをそれぞれKI:I2系およびHF:H2O2:H2O系のエッチング液でエッチングし、V溝中のSiO2膜より横幅の広いp型オーミック電極をV溝の一部を覆うように(111)A傾斜面にストライプ状に形成する。
ここで、p型電極の横幅はO2プラズマアッシングの時間および金属電極エッチング時のサイドエッチング量で制御することが可能である。なお、p型オーミック電極は、フォトリソグラフィとリフトオフ法を用いても形成可能である。さらに、試料の裏面全面にn型電極形成用金属としてAuGe/Ni/Auを真空蒸着する。最後に、アロイ処理を行い、p型電極20およびn型電極21の形成が完成する。 Next, in FIG. 3, as a p-type ohmic electrode forming metal, a multilayer film of Ti (40 nm) and Au (150 nm) or an AuZn (150 nm) alloy is deposited on the entire surface by a vacuum deposition method.
Next, a photoresist is applied to flatten the substrate surface. Thereafter, O 2 plasma ashing is performed to expose a part of the (001) flat surface and the (111) A inclined surface so that the resist remains only in the V groove. Next, using the photoresist remaining in the V-groove as a mask, etch Au (or AuZn alloy) and Ti with KI: I 2 and HF: H 2 O 2 : H 2 O etchants, respectively. Then, a p-type ohmic electrode having a wider width than the SiO 2 film in the V groove is formed in stripes on the (111) A inclined surface so as to cover a part of the V groove.
Here, the lateral width of the p-type electrode can be controlled by the time of O 2 plasma ashing and the amount of side etching during metal electrode etching. The p-type ohmic electrode can also be formed by using photolithography and a lift-off method. Further, AuGe / Ni / Au is vacuum-deposited as an n-type electrode forming metal on the entire back surface of the sample. Finally, alloy processing is performed to complete the formation of the p-type electrode 20 and the n-type electrode 21.

次に、図４において、ボンディングパッドとして、V溝の垂直方向に形成されたSiO2ストライプ上に、幅の少し狭いCr/Auパターン22をフォトリソグラフィとリフトオフ法で形成し、デバイスの作製が完了する。 Next, as shown in FIG. 4, a slightly narrow Cr / Au pattern 22 is formed as a bonding pad on the SiO 2 stripe formed in the vertical direction of the V-groove by photolithography and the lift-off method, thereby completing the device fabrication. To do.

このデバイスにおいて、V溝の中に形成されたSiO2パターンはV溝中心部にある量子細線領域への直接電流注入を阻止し、注入されたキャリアが光取出し効率が高く、しかもバンドギャップエネルギーの低い(001)平坦面量子井戸に効率よく拡散していくことができる。また、p型電極の横幅が光の放射経路より十分狭ければ、電極による光の遮蔽のほとんどない発光ダイオードが得られる。 In this device, the SiO 2 pattern formed in the V-groove prevents direct current injection into the quantum wire region in the center of the V-groove, so that the injected carriers have high light extraction efficiency, and the band gap energy is high. It can diffuse efficiently into a low (001) flat surface quantum well. Further, if the lateral width of the p-type electrode is sufficiently narrower than the light emission path, a light-emitting diode with almost no light shielding by the electrode can be obtained.

（実施例２）
図５、図６、図７を用いて第２の実施例の発光ダイオードを説明する。
まず、実施例１と同様なプロセスで、同様な構造を持つ発光ダイオードのエピタキシャルウェファーを作製する。
次に、図５に示すように、実施例１と同様なプロセスを用いて、試料表面にV溝の垂直方向に幅約200μmのSiO2のストライプパターンを形成する。 (Example 2)
The light emitting diode of the second embodiment will be described with reference to FIGS.
First, an epitaxial wafer of a light-emitting diode having a similar structure is manufactured by the same process as in the first embodiment.
Next, as shown in FIG. 5, a SiO 2 stripe pattern having a width of about 200 μm is formed on the sample surface in the direction perpendicular to the V-groove using the same process as in the first embodiment.

次に、図６において、試料表面全面にp型オーミック電極形成用金属(Au/TiまたはAuZn)を真空蒸着する。その後、フォトリソグラフィを用いて横幅1-2μmのストライプ状のフォトレジストパターンをV溝方向に沿って(001)平坦面を中心に形成する。
次に、実施例１と同じエッチング液を用いてV溝の中の金属をウェットエッチングで除去する。このとき、サイドエッチングの量を制御し、(001)平坦面に(001)面の横幅より若干狭い金属ストライプ20を残す。
次に、実施例１と同じプロセスで、裏面電極の蒸着、アロイ処理を行い、オーミック電極の形成が完成する。 Next, in FIG. 6, a p-type ohmic electrode forming metal (Au / Ti or AuZn) is vacuum-deposited on the entire surface of the sample. Thereafter, a striped photoresist pattern having a width of 1-2 μm is formed along the V-groove direction by using photolithography, centering on the (001) flat surface.
Next, the metal in the V-groove is removed by wet etching using the same etching solution as in Example 1. At this time, the amount of side etching is controlled to leave a metal stripe 20 slightly narrower than the lateral width of the (001) plane on the (001) flat surface.
Next, in the same process as in Example 1, the back electrode is deposited and alloyed to complete the formation of the ohmic electrode.

最後に、図７に示すように、ボンディングパッドとしてV溝の垂直方向に形成されたSiO2ストライプ18上に、SiO2ストライプより幅の若干狭いCr/Auパターン22をフォトリソグラフィとリフトオフ法で形成し、デバイスの作製が完了する。 Finally, as shown in FIG. 7, a Cr / Au pattern 22 slightly narrower than the SiO 2 stripe is formed on the SiO 2 stripe 18 formed in the vertical direction of the V-groove as a bonding pad by photolithography and the lift-off method. Then, the device fabrication is completed.

このデバイスにおいて、電極は(001)平坦面に選択的に形成されているので、キャリアはほとんど (001)平坦面量子井戸に直接注入される。さらに、前述するようにこの構造において、光は(111)A傾斜面から放射されるため、電極による光の遮蔽がほとんどなく、ホトルミネセンス実験と同様な80%以上の光取り出し効率が期待できる。   In this device, since the electrodes are selectively formed on the (001) flat surface, most of the carriers are directly injected into the (001) flat surface quantum well. Further, as described above, in this structure, since light is emitted from the (111) A inclined surface, there is almost no light shielding by the electrode, and a light extraction efficiency of 80% or more similar to the photoluminescence experiment can be expected. .

（実施例３）
図８を用いて第３の実施例の発光ダイオードを説明する。
すなわち、まず、実施例１と同じように、フォトリソグラフィを用いてn型(001)平坦GaAs基板19上にフォトレジストのライン・スペースパターンを[1-10]方向に形成する。次に、NH4OH:H2O2:H2O = 1:3:50液を用いて上記基板をエッチングし、二つの(111)A傾斜面と１つの(001)上部平坦面を持つV溝形パターンを基板上に形成する。
その後、フォトレジストが(001)平坦面に残ったまま、エッチング液を、例えばNH4OH:H2O2:H2O = 4:0.5:40に変更し追加エッチングを行う。この追加エッチングによって、(111)A傾斜面と(001)平坦面との間に(111)A面より指数の高い結晶面23、例えば(113)A面を形成することができる。
ここで、追加エッチングに用いたNH4OH:H2O2:H2O液のH2O2の量を調整することによって、形成される高指数面の面方位、すなわち高指数面と(001)平坦面との交差角度をある程度制御することができる。 (Example 3)
The light emitting diode of the third embodiment will be described with reference to FIG.
That is, first, as in the first embodiment, a line / space pattern of photoresist is formed in the [1-10] direction on the n-type (001) flat GaAs substrate 19 using photolithography. Next, the substrate is etched using a solution of NH 4 OH: H 2 O 2 : H 2 O = 1: 3: 50 to have two (111) A inclined surfaces and one (001) upper flat surface. A V-groove pattern is formed on the substrate.
Thereafter, with the photoresist remaining on the (001) flat surface, the etching solution is changed to, for example, NH 4 OH: H 2 O 2 : H 2 O = 4: 0.5: 40, and additional etching is performed. By this additional etching, a crystal plane 23 having a higher index than the (111) A plane, for example, the (113) A plane, can be formed between the (111) A inclined plane and the (001) flat plane.
Here, by adjusting the amount of H 2 O 2 in the NH 4 OH: H 2 O 2 : H 2 O solution used for the additional etching, the plane orientation of the formed high index plane, that is, the high index plane and ( 001) The crossing angle with the flat surface can be controlled to some extent.

図８の基板は、高指数面のない基板に比べて、エピタキシャル成長において(001)平坦面の横幅は制御しやすい特徴がある。
なお、この場合、実施例1および実施例2と同じプロセスでデバイスを作製することができる。 The substrate of FIG. 8 has a feature that the lateral width of the (001) flat surface can be easily controlled in epitaxial growth as compared with a substrate without a high index surface.
In this case, a device can be manufactured by the same process as in the first and second embodiments.

本発明によれば、発光ダイオードの光取出し効率向上を妨げる三つの要因、すなわち、界面での全反射、電極による光の遮蔽、基板による吸収、すべてを効果的に抑えることができ、従来技術を超える80%以上の光取出し効率を実現することが可能である。さらに、発光ダイオードの作製に際しては、複雑な作製工程を必要としないので、低コスト化に大きく貢献できる。したがって、効率的な化合物半導体発光ダイオード及びその作製に極めて有用である。   According to the present invention, it is possible to effectively suppress all three factors that hinder the improvement of the light extraction efficiency of the light emitting diode, that is, total reflection at the interface, light shielding by the electrode, and absorption by the substrate. It is possible to achieve a light extraction efficiency of over 80%. Furthermore, since a complicated manufacturing process is not required when manufacturing a light emitting diode, it can greatly contribute to cost reduction. Therefore, it is extremely useful for an efficient compound semiconductor light emitting diode and its production.

本発明の化合物半導体発光ダイオードの動作原理を説明するための試料の立体模式図である。It is a three-dimensional schematic diagram of the sample for demonstrating the principle of operation of the compound semiconductor light-emitting diode of this invention. 本発明の第1の実施例に係わる化合物半導体発光ダイオードの作製工程を示す立体模式図である。FIG. 3 is a three-dimensional schematic diagram showing a manufacturing process of the compound semiconductor light emitting diode according to the first example of the present invention. 本発明の第1の実施例に係わる化合物半導体発光ダイオードの作製工程を示す立体模式図である。FIG. 3 is a three-dimensional schematic diagram showing a manufacturing process of the compound semiconductor light emitting diode according to the first example of the present invention. 本発明の第1の実施例に係わる化合物半導体発光ダイオードの作製工程を示す立体模式図である。FIG. 3 is a three-dimensional schematic diagram showing a manufacturing process of the compound semiconductor light emitting diode according to the first example of the present invention. 本発明の第2の実施例に係わる化合物半導体発光ダイオードの作製工程を示す立体模式図である。FIG. 4 is a three-dimensional schematic diagram showing a manufacturing process of a compound semiconductor light emitting diode according to a second embodiment of the present invention. 本発明の第2の実施例に係わる化合物半導体発光ダイオードの作製工程を示す立体模式図である。FIG. 4 is a three-dimensional schematic diagram showing a manufacturing process of a compound semiconductor light emitting diode according to a second embodiment of the present invention. 本発明の第2の実施例に係わる化合物半導体発光ダイオードの作製工程を示す立体模式図である。FIG. 4 is a three-dimensional schematic diagram showing a manufacturing process of a compound semiconductor light emitting diode according to a second embodiment of the present invention. 本発明の第3の実施例に係わる化合物半導体発光ダイオードの成長に用いた形状基板の立体模式図である。FIG. 6 is a three-dimensional schematic diagram of a shape substrate used for growth of a compound semiconductor light emitting diode according to a third embodiment of the present invention.

符号の説明Explanation of symbols

1 (001) GaAs基板
2 第1の障壁層Al0.65Ga0.35As
3 第2の障壁層Al0.3Ga0.7As
4 GaAs量子井戸層
5 第3の障壁層Al0.3Ga0.7As
6 第4の障壁層Al0.65Ga0.35As
7 (111)A傾斜面量子井戸
8 V溝底三日月状量子細線
9 （001）平坦面量子井戸
10 光の放射方向を示す矢印
11 Siドープn型GaAsバッファー層
12 Siドープn型Al0.65Ga0.35As第1障壁層
13 Siドープn型Al0.3Ga0.7As第2障壁層
14 ノンドープGaAs量子井戸活性層
15 Zn ドープp型Al0.3Ga0.7As第3障壁層
16 Znドープp型Al0.65Ga0.35As第4障壁層
17 Znドープp型GaAsキャップ層
18 SiO2膜
19 n型(001)GaAs基板
20 p型オーミック電極(Ti/Au, AuZn)
21 n型オーミック電極(AuGe/Ni/Au)
22 ボンディングパッド(Cr/Au)
23 (111)A面より指数の高い結晶面 1 (001) GaAs substrate
2 First barrier layer Al 0.65 Ga 0.35 As
3 Second barrier layer Al 0.3 Ga 0.7 As
4 GaAs quantum well layer
5 Third barrier layer Al 0.3 Ga 0.7 As
6 Fourth barrier layer Al 0.65 Ga 0.35 As
7 (111) A inclined plane quantum well
8 V groove bottom crescent-shaped quantum wire
9 (001) Flat quantum well
10 Arrow indicating the direction of light emission
11 Si-doped n-type GaAs buffer layer
12 Si-doped n-type Al 0.65 Ga 0.35 As first barrier layer
13 Si-doped n-type Al 0.3 Ga 0.7 As second barrier layer
14 Non-doped GaAs quantum well active layer
15 Zn-doped p-type Al 0.3 Ga 0.7 As third barrier layer
16 Zn-doped p-type Al 0.65 Ga 0.35 As fourth barrier layer
17 Zn-doped p-type GaAs cap layer
18 SiO 2 film
19 n-type (001) GaAs substrate
20 p-type ohmic electrode (Ti / Au, AuZn)
21 n-type ohmic electrode (AuGe / Ni / Au)
22 Bonding pads (Cr / Au)
23 Crystal face with higher index than (111) A face

Claims (8)

複数の結晶面を有する基板と、該基板上に順次成長させた第1の障壁層と、前記第1の障壁層より屈折率の高い第2の障壁層と、単一または多重量子井戸活性層と、前記第1の障壁層より屈折率の高い第3の障壁層と、前記第2の障壁層および前記第3の障壁層より屈折率の低い第4の障壁層とを備える化合物半導体発光ダイオードにおいて、
前記障壁層および前記量子井戸活性層は、面内方向において、一つの平坦面と少なくとも二つの傾斜面によって構成されるリッジ構造を備え、前記第2の障壁層と、前記量子井戸活性層と、前記第3の障壁層との三つの層の前記平坦面部における合計膜厚および前記量子井戸活性層の前記平坦面の横幅がいずれも0.1μm〜1μmであることを特徴とする発光ダイオード。 A substrate having a plurality of crystal planes, a first barrier layer sequentially grown on the substrate, a second barrier layer having a higher refractive index than the first barrier layer, and a single or multiple quantum well active layer And a third barrier layer having a refractive index higher than that of the first barrier layer, and a fourth barrier layer having a refractive index lower than that of the second barrier layer and the third barrier layer. In
The barrier layer and the quantum well active layer have a ridge structure composed of one flat surface and at least two inclined surfaces in an in-plane direction, the second barrier layer, the quantum well active layer, The total thickness of the three layers with the third barrier layer in the flat surface portion and the width of the flat surface of the quantum well active layer are both 0.1 μm to 1 μm. 前記基板は、リソグラフィとエッチングプロセスを組み合わせて平坦基板上に複数の結晶面を形成させた加工形状基板であることを特徴とする請求項１記載の発光ダイオード。   2. The light emitting diode according to claim 1, wherein the substrate is a processed shape substrate in which a plurality of crystal planes are formed on a flat substrate by combining lithography and an etching process. 前記基板は、平坦基板上に絶縁膜のパターンを配置し選択エピタキシャル成長法によって複数の異なる結晶面を形成させた選択成長形状基板であることを特徴とする請求項１記載の発光ダイオード。   2. The light emitting diode according to claim 1, wherein the substrate is a selective growth shape substrate in which a pattern of an insulating film is arranged on a flat substrate and a plurality of different crystal planes are formed by a selective epitaxial growth method. 0.1μm〜1μmの横幅をもつ平坦面が、（００１）面であることを特徴とする請求項１〜３のいずれかに記載の発光ダイオード。   The light emitting diode according to any one of claims 1 to 3, wherein the flat surface having a lateral width of 0.1 µm to 1 µm is a (001) plane. 前記リッジ構造の平坦面に、リッジに沿ってストライプ状に形成されたオーミック電極を備えることを特徴とする請求項１〜４のいずれかに記載の発光ダイオード。   The light emitting diode according to claim 1, further comprising an ohmic electrode formed in a stripe shape along the ridge on a flat surface of the ridge structure. 前記リッジ構造が、(111)A面と(001)面によって構成されることを特徴とする請求項１〜５のいずれかに記載の発光ダイオード。   6. The light emitting diode according to claim 1, wherein the ridge structure is constituted by a (111) A plane and a (001) plane. (111)A面が傾斜面、(001)面が平坦面であり、この(111)A傾斜面と(001)平坦面との間に、(111)A面より指数の高い結晶面を備えていることを特徴とする請求項１〜６のいずれかに記載の発光ダイオード。   The (111) A surface is an inclined surface and the (001) surface is a flat surface, and a crystal surface having a higher index than the (111) A surface is provided between the (111) A inclined surface and the (001) flat surface. The light emitting diode according to claim 1, wherein the light emitting diode is a light emitting diode. (111)A面に[1-10]方向に沿って形成されたストライプ状の絶縁膜パターンと該絶縁膜パターン上に形成された該絶縁膜パターンより横幅の広いストライプ状のオーミック電極を備えることを特徴とする請求項１〜４、６、７のいずれかに記載の発光ダイオード。   A striped insulating film pattern formed along the [1-10] direction on the (111) A surface and a striped ohmic electrode having a wider width than the insulating film pattern formed on the insulating film pattern The light emitting diode according to any one of claims 1 to 4, 6, and 7.
JP2007225225A 2007-08-31 2007-08-31 Semiconductor light emitting diode Pending JP2009059851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007225225A JP2009059851A (en) 2007-08-31 2007-08-31 Semiconductor light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225225A JP2009059851A (en) 2007-08-31 2007-08-31 Semiconductor light emitting diode

Publications (1)

Publication Number Publication Date
JP2009059851A true JP2009059851A (en) 2009-03-19

Family

ID=40555343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225225A Pending JP2009059851A (en) 2007-08-31 2007-08-31 Semiconductor light emitting diode

Country Status (1)

Country Link
JP (1) JP2009059851A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038977A (en) * 2010-08-09 2012-02-23 National Institute Of Advanced Industrial & Technology Semiconductor light emitting diode
JP2013219343A (en) * 2012-03-14 2013-10-24 National Institute Of Advanced Industrial & Technology Light emitting diode
US9196477B2 (en) 2011-04-05 2015-11-24 Imec Semiconductor device and method
KR101945808B1 (en) 2012-08-06 2019-02-08 엘지이노텍 주식회사 Light emitting device and light emitting device package
JPWO2018189998A1 (en) * 2017-04-14 2020-05-21 ソニーセミコンダクタソリューションズ株式会社 Fluorescent molded body, solid-state light source, and electronic device using the same
CN113228309A (en) * 2019-11-26 2021-08-06 重庆康佳光电技术研究院有限公司 Light emitting diode structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214558A (en) * 2006-01-12 2007-08-23 National Institute Of Advanced Industrial & Technology Group iii-v compound semiconductor light-emitting diode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214558A (en) * 2006-01-12 2007-08-23 National Institute Of Advanced Industrial & Technology Group iii-v compound semiconductor light-emitting diode

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038977A (en) * 2010-08-09 2012-02-23 National Institute Of Advanced Industrial & Technology Semiconductor light emitting diode
US9196477B2 (en) 2011-04-05 2015-11-24 Imec Semiconductor device and method
JP2013219343A (en) * 2012-03-14 2013-10-24 National Institute Of Advanced Industrial & Technology Light emitting diode
KR101945808B1 (en) 2012-08-06 2019-02-08 엘지이노텍 주식회사 Light emitting device and light emitting device package
JPWO2018189998A1 (en) * 2017-04-14 2020-05-21 ソニーセミコンダクタソリューションズ株式会社 Fluorescent molded body, solid-state light source, and electronic device using the same
US11193651B2 (en) 2017-04-14 2021-12-07 Sony Semiconductor Solutions Corporation Illumination device including laser light source, molded body with obtusely inclined side surfaces, and phosphor layer
JP7004699B2 (en) 2017-04-14 2022-02-04 ソニーセミコンダクタソリューションズ株式会社 Fluorescent molded article, solid light source and electronic equipment using it
CN113228309A (en) * 2019-11-26 2021-08-06 重庆康佳光电技术研究院有限公司 Light emitting diode structure
CN113228309B (en) * 2019-11-26 2022-04-29 重庆康佳光电技术研究院有限公司 Light emitting diode structure

Similar Documents

Publication Publication Date Title
US7982205B2 (en) III-V group compound semiconductor light-emitting diode
US8546819B2 (en) Light emitting device and fabrication method thereof
JP5354622B2 (en) Semiconductor light emitting diode
KR100969100B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR100921466B1 (en) Nitride light emitting device and method of making the same
KR20100095134A (en) Light emitting device and method for fabricating the same
KR101101858B1 (en) Light emitting diode and fabrication method thereof
TWI774759B (en) Light-emitting device and manufacturing method thereof
JP2009059851A (en) Semiconductor light emitting diode
KR101039880B1 (en) Light emitting device, method for fabricating the same and light emitting device package
TWI689109B (en) Vertical ultraviolet light emitting device and method for manufacturing the same
JP2004247635A (en) Semiconductor light emitting element
KR20080093558A (en) Nitride light emitting device
TWI593137B (en) Luminous element with heterogeneity material pattern and method for manufacturing the same
CN113871520B (en) Semiconductor light-emitting element and manufacturing method
KR101368687B1 (en) Manufacturing Method of nitride semiconductor light emitting device using superlattice structure
JP5495061B2 (en) Semiconductor light emitting diode
JP4998701B2 (en) III-V compound semiconductor light emitting diode
KR101288367B1 (en) White light emitting diode and manufacturing method thereof
US20130130417A1 (en) Manufacturing method of a light-emitting device
KR20120126496A (en) Light emitting diode and method for fabricating the same
CN110931609A (en) Inverted ultraviolet light-emitting diode and preparation method thereof
TW201415666A (en) Semiconductor element
KR102618972B1 (en) Semiconductor light-emitting diode and manufacturing method thereof
US20230016028A1 (en) Semiconductor light-emitting component and light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626