KR20140033749A

KR20140033749A - 칩 저항기 및 그 제조 방법

Info

Publication number: KR20140033749A
Application number: KR1020120099992A
Authority: KR
Inventors: 박아리운; 김영기; 서기원
Original assignee: 삼성전기주식회사
Priority date: 2012-09-10
Filing date: 2012-09-10
Publication date: 2014-03-19

Abstract

본 발명은 기판; 상기 기판의 상부에 형성된 제1 저항체층; 상기 제1 저항체층의 상부에 형성된 제2 저항체층; 및 상기 제2 저항체층 상부의 양 단에 이격되어 형성된 한 쌍의 외부전극;을 포함하며, 상기 외부전극의 두께는 25~44um인 칩 저항 부품에 관한 것으로, 본 발명에 의하면 낮은 TCR 성질을 가지면서 초저저항(10mΩ 이하의 저항) 값을 구현할 수 있다.

Description

칩 저항기 및 그 제조 방법{RESISTOR AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 초저저항(10mΩ 이하의 저항) 값을 구현할 수 있도록 구리 전극의 막후 두께를 특정할 수 있는 칩 저항기 및 그 제조 방법에 관련된 것이다.

일반적으로, 전자부품에 사용되는 칩 저항기는 크게 저항체의 두께에 따라 후막 칩 저항기와 박막 칩 저항기로 구분된다. 이 중 박막 칩 저항기는 후막 칩 저항기에 비해 저항으로서 요구되는 가장 중요한 특성인 저항온도계수(Temperature Coefficient of Resistance)가 뛰어나기 때문에, 정밀저항을 구현하는데 적합하여 엠피쓰리(MP3) 플레이어, 캠코더, 디지털 카메라 등의 소형 정밀 디지털 기기에서 점차 수요가 확대되고 있다.

최근 전자제품 시장은 전자제품의 휴대성이 강조되면서, 이들 시스템에 실장되는 회로 소자들의 소형화 및 경량화가 요구되고 있다.

이러한 박막 칩 저항기의 경우 니켈크롬(NiCr) 등의 재료를 스퍼터링(Sputtering)이나 증착 공정 등을 통해 절연 기판에 저항체를 형성하고, 상기 저항체에 연결되며 상기 절연 기판의 양측 단면에 형성되는 ㄷ자 형태의 측면 단자부를 구비할 수 있다.

종래 칩 저항기는 절연 기판과 상기 절연 기판 양단에 형성된 제1 전극 및 제2 전극을 포함하고, 상기 제1 전극 및 제2 전극에 연결된 저항체, 상기 저항체를 보호하는 내부 보호층과 외부 보호층과 절연기판의 외부를 둘러싸는 도금층으로 구성되었다.

초저저항 값을 구현하기 위해서는 구리 전극의 막후 두께를 특정하여야 하는데, 구리 전극의 막후 두께가 너무 작으면 초저저항 값을 구현할 수 없고 너무 크면 기판이 휘는 현상이 발생한다.

한국특허공개공보 제2005-085907호 한국특허공개공보 제2010-248616호

본 발명의 목적은 구리 전극의 막후 두께를 특정하여 초저저항 값을 구현할 수 있으며 공정시 기판이 휘는 현상을 방지할 수 있다.

본 발명의 일 실시 형태는 기판; 상기 기판의 상부에 형성된 제1 저항체층; 상기 제1 저항체층의 상부에 형성된 제2 저항체층; 및 상기 제2 저항체층 상부의 양 단에 이격되어 형성된 한 쌍의 외부전극;을 포함하며, 상기 외부전극의 두께는 25~44um인 칩 저항기일 수 있다.

상기 제1 저항체층은 구리-니켈 합금을 포함하는 글래스층을 포함할 수 있다.

상기 제2 저항체층은 구리-니켈 합금을 포함하는 금속층을 포함할 수 있다.

상기 외부전극은 구리를 포함할 수 있다.

상기 기판은 세라믹 기판을 포함할 수 있다.

상기 세라믹 기판은 알루미나 기판을 포함할 수 있다.

상기 칩 저항기는 3216 사이즈일 수 있다.

본 발명의 다른 실시 형태는 기판 상에, 제1 저항체층을 형성하는 단계; 상기 제1 저항체층 상에 제2 저항체층을 형성하는 단계; 및 상기 제2 저항체층 상부의 양 단에 이격되어 한 쌍의 외부전극을 형성하는 단계;를 포함하며, 상기 외부전극의 두께는 25~44um인 칩 저항기의 제조 방법일 수 있다.

상기 외부전극은 구리를 포함할 수 있다.

상기 기판은 세라믹 기판을 포함할 수 있다.

상기 세라믹 기판은 알루미나 기판을 포함할 수 있다.

상기 칩 저항기는 3216 사이즈일 수 있다.

본 발명에 따른 칩 저항기는 Cu 전극의 막후 두께를 특정하여 낮은 TCR 성질을 가지면서 초저저항 값을 구현할 수 있다. 또한, 공정시 기판이 휘는 현상을 방지할 수 있다.

도 1은 본 발명의 일 실시예에 따른 칩 저항기의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 칩 저항기의 저항 계산 모식도이다.
도 3은 본 발명의 일 실시예에 따른 구리 전극층의 단면도이다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

또한, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

도 1은 본 발명의 일 실시예에 따른 칩 저항기의 단면도이다.

도 1을 참조하면, 본 발명의 일 측면인 칩 저항기는 기판(10); 상기 기판의 상부에 형성된 제1 저항체층(20); 상기 제1 저항체층(20)의 상부에 형성된 제2 저항체층(30); 및 상기 제2 저항체층(30) 상부의 양 단에 이격되어 형성된 한 쌍의 외부전극(40);을 포함할 수 있다.

기판(10)은 세라믹 기판을 의미할 수 있으나, 이에 제한되는 것은 아니다.

세라믹 기판 또한, 세라믹 재료로 이루어진 전기 절연성 기판을 의미할 수 있는데, 세라믹 기판은 이에 제한되는 것은 아니나 알루미나 기판일 수 있다.

세라믹 기판은 절연성이 우수하고, 열전도성이 우수하고, 저항 소자와의 밀착성이 우수한 것이면 특별히 제한되지 않는다.

기판(10)의 상부에는 제1 저항체층(20)이 형성될 수 있고, 제1 저항체층(20)은 구리-니켈 합금을 포함하는 글래스층을 포함할 수 있다. 상기 제1 저항체층(20)의 상부에는 제2 저항체층(30)이 형성될 수 있고, 제2 저항체층(30)은 구리-니켈 합금을 포함하는 금속층을 포함할 수 있다. 또한, 상기 제2 저항체층(30) 상부에는 양 단에 이격되어 한 쌍의 외부전극(40)이 형성될 수 있는데, 외부전극(40)은 구리를 포함할 수 있다.

[실시예]

(1) 구리 전극의 막후 특정

본 발명에서는 3216 사이즈의 칩 저항기에 초저저항(10mΩ 이하의 저항) 값을 구현할 수 있도록 상기 구리로 이루어진 외부전극(40)을 인쇄하는데 있어서, 구리 전극의 막후를 높이면 TCR이 높아지고 휨이 커지는 특성이 나타난다. 또한 막후가 낮아지면 측정 시에 양 단 전극의 측정 위치에 따라 저항값의 변화가 커서 제품의 허용 오차가 커지게 된다.

따라서 구리 전극의 막후를 시뮬레이션(Simulation)으로 계산하여 적절한 구리 전극층의 두께를 정하여 반복 측정시에 오차를 최소화 하는 구리 전극의 막후를 지정하고자 한다.

참고로, 초저저항 값은 10mΩ 이하의 저항값을 의미한다.

실제 칩저항기에 전압을 걸었을 때 저항의 계산을 위한 개략도는 도 2와 같고, 구리가 도금이 되었을 때 전류가 흐르는 방향으로 직렬연결하고 각 저항층과 전극층을 병렬 연결하여 계산할 경우 식은 아래 하기 식 1과 같다.

또한, 각 재료(페이스트)의 비저항은 하기 표 1과 같고 저항 계산식을 사용하여 계산하였다.

다만, 실제 인쇄시 구리-니켈 합금 저항층과 구리 전극층에서 소성을 거치면서 서로 확산이 일어나 원래 페이스트의 비저항보다 높은 저항을 나타내는 약간의 오차가 발생할 수 있고, 인쇄 후에 페이스트의 점성 때문에 아래로 흘러내리거나 또는 스크린을 떼어 내면서 윗면의 면적이 아랫면의 면적보다 줄어들어 저항이 줄어드는 약간의 오차가 발생할 수도 있다.

페이스트	시트 저항ρ(mΩ,10um 두께)
구리-니켈 합금 글래스	88
구리-니켈 합금 금속	65
구리 전극	2.35
저항 계산식

상기 식에서, R=전기저항, ρ=비저항, L=길이, w=단위면적, t=시간을 나타내는 것이다.

(2) 구리 전극의 시뮬레이션 분석

하기 도 5와 같이 일정한 패턴으로 인쇄하고 전극층에서 저항값이 높을 것으로 예상되는 전극 제일 바깥쪽 ①번 측정 포인트와 낮을 것으로 예상되는 전극 제일 안쪽 ②번을 측정하여 저항값의 차이가 ±1%가 되는 구리 막후를 확인한다. 구리 전극 두께에 따른 측정위치별 편차를 하기 표 2에 나타내었다.

	측정위치 ①		측정위치 ②		측정위치 1과2의 저항차이
전극안쪽에서부터 　거리	0.94		0.1
구리전극막후(um)	구리전극 저항	전체 저항	구리전극 저항	전체 저항
0.010	0.196	8.595	0.021	8.232	0.3627
0.015	0.132	8.466	0.014	8.225	0.2411
0.020	0.099	8.401	0.011	8.221	0.1796
0.025	0.079	8.362	0.009	8.219	0.1425
0.030	0.066	8.335	0.007	8.218	0.1176
0.035	0.057	8.316	0.006	8.217	0.0998
0.040	0.049	8.305	0.005	8.209	0.0840

상기 표 2에서 보면 구리 전극 막후가 35um 이상일 경우 10mΩ의 오차 1%인 0.1mΩ 이하 편차를 갖게 되므로 구리 전극을 35um 이상 인쇄하여야 F특성의 3216R010F 칩저항을 만들 수 있다.

그러나 전극 인쇄만을 35um로 하게 되면 휨이 커져 양산에 차질이 있고 인쇄 후 소성을 하면서 두꺼운 인쇄면 때문에 기판과 분리가 일어날 수 있으므로, 35um의 구리 전극 층 중 10um 내지 20um 정도를 인쇄가 아닌 구리 도금을 통해 진행하게 되면 실제 인쇄를 통해 만드는 전극의 두께는 15um 내지 25um 이상으로 줄일 수 있다.

또한 레이저 트리밍(Laser Trimming)으로 정밀하게 저항을 맞출 때 안정적으로 트리밍 할 수 있는 저항의 범위는 총 저항의 80% 이상이므로 10mΩ의 경우 8mΩ이 되는 막후가 최대 막후가 된다. 그러나 8mΩ이 되는 막후는 시뮬레이션 상으로 계산이 가능한 범위가 아니므로, 시뮬레이션 상으로 계산 가능 범위 내에서 8.30mΩ이 되는 구리 전극 층은 0.054um가 된다.

따라서, 구리 도금을 할 수 있는 최소범위(10um)를 제외한 구리 전극 인쇄층의 두께는 15um 내지 44um가 된다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

10: 기판 20: 제1 저항체층
30: 제2 저항체층 40: 외부전극

Claims

기판;
상기 기판의 상부에 형성된 제1 저항체층;
상기 제1 저항체층의 상부에 형성된 제2 저항체층; 및
상기 제2 저항체층 상부의 양 단에 이격되어 형성된 한 쌍의 외부전극;을 포함하며,
상기 외부전극의 두께는 25~44um인 칩 저항기.
제1항에 있어서,
상기 제1 저항체층은 구리-니켈 합금을 포함하는 글래스층인 칩 저항기.
제1항에 있어서,
상기 제2 저항체층은 구리-니켈 합금을 포함하는 금속층인 칩 저항기.
제1항에 있어서,
상기 외부전극은 구리인 칩 저항기.
제1항에 있어서,
상기 기판은 세라믹 기판인 칩 저항기.
제1항에 있어서,
상기 세라믹 기판은 알루미나 기판인 칩 저항기.
제1항에 있어서,
상기 칩 저항기는 3216 사이즈인 칩 저항기.
기판 상에, 제1 저항체층을 형성하는 단계;
상기 제1 저항체층 상에 제2 저항체층을 형성하는 단계; 및
상기 제2 저항체층 상부의 양 단에 이격되어 한 쌍의 외부전극을 형성하는 단계;를 포함하며,
상기 외부전극의 두께는 25~44um인 칩 저항기의 제조 방법.
제8항에 있어서,
상기 제1 저항체층은 구리-니켈 합금을 포함하는 글래스층인 칩 저항기의 제조 방법.
제8항에 있어서,
상기 제2 저항체층은 구리-니켈 합금을 포함하는 금속층인칩 저항기의 제조 방법.
제8항에 있어서,
상기 외부전극은 구리인 칩 저항기의 제조 방법.
제8항에 있어서,
상기 기판은 세라믹 기판인 칩 저항기의 제조 방법.
제8항에 있어서,
상기 세라믹 기판은 알루미나 기판인 칩 저항기의 제조 방법.
제8항에 있어서,
상기 칩 저항기는 3216 사이즈인 칩 저항기의 제조 방법.