KR20140030051A - 반도체층의 처리 방법 - Google Patents

반도체층의 처리 방법 Download PDF

Info

Publication number
KR20140030051A
KR20140030051A KR1020130101534A KR20130101534A KR20140030051A KR 20140030051 A KR20140030051 A KR 20140030051A KR 1020130101534 A KR1020130101534 A KR 1020130101534A KR 20130101534 A KR20130101534 A KR 20130101534A KR 20140030051 A KR20140030051 A KR 20140030051A
Authority
KR
South Korea
Prior art keywords
region
semiconductor material
dopant
copper
layer
Prior art date
Application number
KR1020130101534A
Other languages
English (en)
Inventor
도날드 프랭클린 포우스트
로버트 앤드류 가버
와이어트 키스 메저
로만 슈바
홍보 카오
스캇 대니얼 펠드만-피바디
로라 앤 클락
잉휘 샨
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR20140030051A publication Critical patent/KR20140030051A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M14/00—Electrochemical current or voltage generators not provided for in groups H01M6/00 - H01M12/00; Manufacture thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03925—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIIBVI compound materials, e.g. CdTe, CdS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/073—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIBVI compound semiconductors, e.g. CdS/CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

반도체 물질을 포함하는 반도체층의 처리 방법을 제공한다. 방법은 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시킴을 포함한다. 상기 방법은 상기 반도체 물질 내로 도판트를 도입시킴으로써 상기 반도체층 중에 제 1 영역을 형성시키고; 칼코겐-풍부 영역을 형성시킴을 추가로 포함한다. 상기 방법은 상기 반도체층 중에 제 2 영역을 형성시킴을 또한 포함하며, 상기 제 2 영역은 도판트를 포함하고, 여기에서 상기 제 2 영역 중의 상기 도판트의 평균 원자 농도는 상기 제 1 영역 중의 상기 도판트의 평균 원자 농도보다 더 크다. 광전변환 소자를 또한 제공한다.

Description

반도체층의 처리 방법{METHODS OF TREATING A SEMICONDUCTOR LAYER}
본 발명은 일반적으로 반도체층의 처리 방법에 관한 것이다. 보다 특히, 본 발명은 박막 광전변환 소자에 사용되는 반도체층의 처리 방법에 관한 것이다.
박막 광전변환 소자는 전형적으로 투명 기판상에 배치된 다수의 반도체층들을 포함하며, 여기에서 제 1 반도체층은 윈도우층으로서 작용하고 제 2 반도체층은 광흡수층으로서 작용한다. 상기 윈도우층은 상기 광흡수층에 대한 태양 방사선의 침투를 허용하고, 상기 광흡수층에서 광학 에너지가 사용 가능한 전기 에너지로 전환된다. 몇몇 형태에서, 박막 광전변환 소자는 상기 윈도우층과, 진성층으로서 작용할 수도 있는 상기 광흡수층 사이에 삽입된 추가의 반도체층을 또한 포함할 수도 있다. 카드뮴 텔루라이드/카드뮴 설파이드(CdTe/CdS) 이종접합-기재 광전변환 소자가 상기와 같은 박막 태양 전지의 일례이며, 상기 전지에서 카드뮴 텔루라이드(CdTe)-기재 반도체층은 진성층으로서 또는 광흡수층으로서 작용할 수 있다.
그러나, CdTe-기재 광전변환 소자는 전형적으로는 비교적 낮은 전력 전환 효율을 나타내는데, 상기 낮은 효율은 상기 물질의 밴드갭에 비해 비교적 낮은 개방 회로 전압(Voc)에 기인할 수 있으며, 상기 낮은 전압은 부분적으로 CdTe에서의 낮은 유효 캐리어 농도 및 짧은 소수 캐리어 수명에 기인한다. CdTe의 유효 캐리어 농도를 p-형 도판트에 의한 도핑에 의해 개선시킬 수도 있다.
CdTe 태양 전지의 소자 효율의 개선과 관련된 추가의 문제는 CdTe의 높은 일함수 및 CdTe와 금속-기재 배면 전극층 간의 계면에서의 높은 배면-전극 저항을 포함한다. 상기 배면-전극 저항을 상기 배면 계면에서 상기 캐리어 농도를 증가시킴으로써 개선시킬 수 있다. 예를 들어 p-유형 CdTe 물질의 경우, 상기 캐리어 농도의 증가는 상기 CdTe 층(상기 배면 전극층과 접촉하고 있다)의 배면상에 "옴 접촉층"을 형성하도록 상기 CdTe 물질 중에 p-유형 캐리어를 증가시키는 양에 달한다.
상기 옴 층을 형성시키거나 상기 광흡수층의 도핑을 위해 사용되는 전형적인 방법은 상기 CdTe 층을 부식시키고 구리를 상기 광흡수층의 라인 처리의 후-공정에 혼입시킴을 포함한다. 그러나, 상기 벌크 및 배면 계면에 혼입되는 구리의 양을 전형적인 CdTe 처리 방법을 사용하여 조절하는 것은 어려울 수 있다. 더욱이, 상기 전형적인 방법을 사용하여 제조된 광전변환 소자는 상기 배면-계면에서 높은 구리 함량을 포함할 수도 있으며, 이는 장기간 안정성에 불리한 영향을 미칠 수 있다. 더욱 또한, 통상적인 부식제를 사용한 상기 CdTe 층의 부식은 상기 표면으로부터 CdTe 물질이 제거되게 하고, 그레인 경계를 선택적으로 부식되게 하여 결함을 증가시킬 수도 있다.
따라서, 반도체층의 개선된 처리 방법이 필요하다. 더욱이, 상기 반도체층을 포함하는 개선된 광전변환 소자 형태가 필요하다.
본 발명의 실시태양들은 상기 및 다른 필요성을 충족시키기 위해 제공된다. 하나의 실시태양은 반도체 물질을 포함하는 반도체층을 처리하는 방법이며, 여기에서 상기 반도체 물질은 칼코게나이드를 포함한다. 상기 방법은 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시킴을 포함한다. 상기 방법은 상기 반도체 물질 중에 도판트를 도입시킴으로써 상기 반도체층 중에 제 1 영역을 형성시키고; 칼코겐-풍부 영역을 형성시킴을 추가로 포함한다. 상기 방법은 상기 반도체층 중에 제 2 영역을 형성시킴을 또한 포함하며, 상기 제 2 영역은 도판트를 포함하고, 여기에서 상기 제 2 영역 중의 상기 도판트의 평균 원자 농도는 상기 제 1 영역 중의 상기 도판트의 평균 원자 농도보다 더 크다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이며, 여기에서 상기 반도체 물질은 칼코게나이드를 포함한다. 상기 방법은 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시킴을 포함한다. 상기 방법은 또한 상기 반도체 물질에 구리를 도입시킴으로써 상기 반도체층 중에 제 1 영역을 형성시키고; 칼코겐-풍부 영역을 형성시킴을 포함한다. 상기 방법은 또한 상기 반도체층 중에 제 2 영역을 형성시킴을 포함하며, 상기 제 2 영역은 구리를 포함하고, 여기에서 상기 제 2 영역 중 구리의 평균 원자 농도는 상기 제 1 영역 중 구리의 평균 원자 농도보다 더 크다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이며, 여기에서 상기 반도체 물질은 칼코게나이드를 포함한다. 상기 방법은 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시킴을 포함한다. 상기 방법은 또한 상기 반도체 물질에 도판트를 도입시킴으로써 상기 반도체층 중에 제 1 영역을 형성시킴을 포함한다. 상기 방법은 또한 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다. 상기 방법은 또한 상기 반도체층 중에 제 2 영역을 형성시킴을 포함하며, 상기 제 2 영역은 도판트를 포함하고, 여기에서 상기 제 2 영역 중 도판트의 평균 원자 농도는 상기 제 1 영역 중 도판트의 평균 원자 농도보다 더 크다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이며, 여기에서 상기 반도체 물질은 칼코게나이드를 포함한다. 상기 방법은 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시킴을 포함한다. 상기 방법은 또한 상기 반도체 물질에 구리를 도입시킴으로써 상기 반도체층 중에 제 1 영역을 형성시킴을 포함한다. 상기 방법은 또한 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다. 상기 방법은 또한 상기 반도체층 중에 제 2 영역을 형성시킴을 포함하며, 상기 제 2 영역은 구리를 포함하고, 여기에서 상기 제 2 영역 중 구리의 평균 원자 농도는 상기 제 1 영역 중 구리의 평균 원자 농도보다 더 크다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이며, 여기에서 상기 반도체 물질은 칼코게나이드를 포함한다. 상기 방법은 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시킴을 포함한다. 상기 방법은 또한 상기 반도체 물질에 도판트를 도입시킴을 포함한다. 상기 방법은 또한 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이며, 여기에서 상기 반도체 물질은 칼코게나이드를 포함한다. 상기 방법은 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다. 상기 방법은 또한 상기 칼코겐-풍부 영역에 도판트를 도입시킴을 포함한다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이다. 상기 방법은 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다. 상기 방법은 또한 상기 반도체 물질의 적어도 일부를 구리와 접촉시킴을 포함한다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이다. 상기 방법은 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴을 포함하며, 여기에서 상기 화학 작용제는 금속 할라이드를 포함한다. 상기 방법은 또한 상기 반도체 물질의 적어도 일부를 구리와 접촉시킴을 포함한다.
하나의 실시태양은 반도체 물질을 포함하는 반도체층의 처리 방법이다. 상기 방법은 상기 반도체 물질의 적어도 일부를 텔루륨-농축 화학 작용제와 접촉시켜 텔루륨-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 텔루륨-농축 화학 작용제는 요오드를 포함한다.
본 발명의 상기 및 다른 특징, 태양 및 이점은 하기 상세한 설명을 첨부되는 도면을 참조하여 판독할 때 더욱 잘 이해하게 될 것이며, 도면에서:
도 1은 본 발명의 일부 실시태양에 따른 반도체층의 측면 단면도이다.
도 2는 본 발명의 일부 실시태양에 따른 반도체층의 측면 단면도이다.
도 3은 본 발명의 일부 실시태양에 따른 반도체층의 처리 방법에 대한 흐름도이다.
도 4는 본 발명의 일부 실시태양에 따른 반도체층의 처리 방법에 대한 흐름도이다.
도 5는 본 발명의 일부 실시태양에 따른 반도체층의 처리 방법에 대한 흐름도이다.
도 6은 본 발명의 일부 실시태양에 따른 반도체층의 처리 방법에 대한 흐름도이다.
도 7은 본 발명의 일부 실시태양에 따른 반도체층의 처리 방법에 대한 흐름도이다.
도 8은 본 발명의 일부 실시태양에 따른 광전변환 소자의 측면 단면도이다.
도 9는 본 발명의 일부 실시태양에 따른 광전변환 소자의 측면 단면도이다.
도 10은 본 발명의 일부 실시태양에 따른 광전변환 소자의 전류 밀도 대 전압의 플롯이다.
도 11은 본 발명의 일부 실시태양에 따라 제조된 광전변환 소자 및 비교 샘플에 대한 효율 대 가속 수명 시험(ALT) 시간의 플롯이다.
도 12는 본 발명의 일부 실시태양에 따른, 효율에 대한 처리 조건의 영향을 도시한다.
도 13은 본 발명의 일부 실시태양에 따른, 효율에 대한 처리 조건의 영향을 도시한다.
도 14는 본 발명의 일부 실시태양에 따른, 효율에 대한 처리 조건의 영향을 도시한다.
도 15는 본 발명의 일부 실시태양에 따른, 효율에 대한 처리 조건의 영향을 도시한다.
도 16은 본 발명의 일부 실시태양에 따른, 효율에 대한 처리 조건의 영향을 도시한다.
도 17a는 처리되지 않은 CdTe 층의 주사 전자 현미경사진이다.
도 17b는 텔루륨-농축 화학 작용제로 처리된 CdTe 층의 주사 전사 현미경사진이다.
도 18a는 처리되지 않은 CdTe 층의 XPS 프로파일이다.
도 18b는 본 발명의 일부 실시태양에 따른 CdTe 층의 XPS 프로파일이다.
도 19는 텔루륨-풍부 영역 중 원소 텔루륨의 존재를 도시한다.
도 20은 텔루륨-풍부 영역의 형성을 나타내는 현미경사진이다.
도 21은 텔루륨-풍부 영역의 형성을 나타내는 현미경사진이다.
도 22는 본 발명의 일부 실시태양에 따라 제조된 CdTe 샘플 및 비교 샘플 중의 요오드 원자의 2차 이온 질량 분광분석(SIMS) 농도 프로파일을 도시한다.
도 23a는 본 발명의 일부 실시태양에 따라 처리된 CdTe 층에 대한 깊이의 함수로서 구리의 농도를 도시한다.
도 23b는 본 발명의 일부 실시태양에 따라 처리된 CdTe 층에 대한 깊이의 함수로서 구리의 농도를 도시한다.
도 23c는 본 발명의 일부 실시태양에 따라 처리된 CdTe 층에 대한 깊이의 함수로서 구리의 농도를 도시한다.
도 23d는 본 발명의 일부 실시태양에 따라 처리된 CdTe 층에 대한 깊이의 함수로서 구리의 농도를 도시한다.
도 23e는 본 발명의 일부 실시태양에 따라 처리된 CdTe 층에 대한 깊이의 함수로서 구리의 농도를 도시한다.
도 23f는 본 발명의 일부 실시태양에 따라 처리된 CdTe 층에 대한 깊이의 함수로서 구리의 농도를 도시한다.
도 24는 본 발명의 일부 실시태양에 따른, 효율에 대한 처리 조건의 영향을 도시한다.
본 발명의 실시태양들 중 일부는 반도체층의 처리 방법을 포함한다. 보다 특히, 본 발명은 박막 광전변환 소자에 사용되는 반도체층의 처리 방법에 관한 것이다.
앞서 나타낸 바와 같이, 광전변환 소자의 통상적인 제조 방법은 전형적으로 부식 및 후-공정 라인 처리에서 구리의 도입을 포함한다. 그러나, 상기 벌크 및 배면 계면에 혼입된 구리의 양을 전형적인 CdTe 처리 방법을 사용하여 조절하는 것은 어려울 수 있다. 더욱이, 상기 전형적인 방법을 사용하여 제조된 광전변환 소자는 상기 배면-계면에서 높은 구리 함량을 포함할 수도 있으며, 이는 장기간 안정성에 불리한 영향을 미칠 수 있다. 더욱 또한, 부식은 그레인 경계 변형 및 전기 분류를 도출 할 수 있다. 본 발명에 개시된 본 발명의 실시태양들은 상기 나타낸 기술적 수준의 단점들을 다룬다. 본 발명의 실시태양은 유리하게는 효율적이고 안정한 광전변환 소자, 및 그의 제조 방법을 제공한다.
하기의 명세서 및 청구의 범위에서, 단수 형태 "하나의" 및 "상기"는 문맥상 달리 명확히 지시되지 않는 한 복수의 지시대상을 포함한다. 본 발명에 사용된 바와 같이, "또는"이란 용어는 독점적인 것을 의미하지 않으며 언급한 성분들 중 하나 이상이 존재함을 지칭하고 문맥상 달리 명확히 지시되지 않는 한 상기 언급한 성분들의 조합이 존재할 수도 있는 경우들을 포함한다.
근사치 용어는, 명세서 및 청구의 범위 전체에 걸쳐 본 발명에서 사용되는 바와 같이, 상기 용어와 관련되는 기본적인 작용의 변화를 생성시키지 않으면서 허용 가능하게 변화할 수 있는 임의의 정량적인 표현을 수식하기 위해 적용될 수 있다. 따라서, "약" 및 "실질적으로"와 같은 용어 또는 용어들에 의해 수식된 값은 명시된 정확한 값으로 제한되지 않는다. 일부의 경우에, 상기 근사치 용어는 상기 값을 측정하기 위한 장비의 정밀도에 상응할 수도 있다. 여기에서 및 명세서 및 청구의 범위 전체를 통해, 범위 한계들을 합하고/하거나 교체할 수 있고, 상기와 같은 범위는 식별되며 문맥상 또는 용어가 달리 가리키지 않는 한 상기 범위 중에 포함된 모든 하위-범위들을 포함한다.
본 발명에 사용된 바와 같은 "투명 영역" 및 "투명층"이란 용어는 약 300 ㎚ 내지 약 850 ㎚ 범위의 파장을 갖는 입사하는 전자기 방사선 중 70% 이상의 평균 투과를 허용하는 영역 또는 층을 지칭한다. 본 발명에 사용된 바와 같이, "위에 배치된"이란 용어는 달리 구체적으로 지시되지 않는 한, 서로 접촉하여 직접적으로, 또는 사이에 삽입된 층을 가짐으로써 간접적으로 배치된 층을 지칭한다.
본 발명에 사용된 바와 같은 "접촉하는" 또는 "접촉된"이란 용어는 상기 반도체층의 적어도 일부가 예를 들어 적합한 접촉 물질, 예를 들어 패시베이션제, 화학 작용제, 도판트 소스, 접촉 조성물, 금속염, 또는 이들의 조합과의 직접적인 물리적 접촉에 노출됨을 의미한다. 일부 실시태양에서, 상기 반도체층의 표면을 예를 들어 표면 처리 기법을 사용하여 상기 적합한 접촉 물질과 접촉시킬 수도 있다. 일부 다른 실시태양에서, 상기 반도체층의 상당 부분을 예를 들어 침지 처리를 사용하여 적합한 접촉 물질과 접촉시킬 수도 있다.
명세서, 도면 및 청구의 범위에서, 상기 방법과 관련된 실시태양들은 문맥상 달리 명확히 가리키지 않는 한, 단계들의 특정한 순서에 의해 제한되지 않는다. 따라서, 일부 실시태양에서, 방법의 단계들 중 2 개 이상을 동시에 수행할 수 있다. 한편으로, 일부 다른 실시태양에서, 방법의 단계들 중 2 개 이상을 연속적으로 수행할 수도 있다. 더욱이, 하기의 명세서, 도면 및 청구의 범위에서, 상기 방법과 관련된 실시태양들은 상기 청구의 범위, 도면 또는 명세서에서의 단계들의 출현 순서로 제한되지 않는다. 따라서, 예로서, 단계 (a), (b) 및 (c)를 포함한 실시태양에서, 단계 (c)를 단계 (b)와 동시에, 상기 단계 전에 또는 상기 단계 후에 수행할 수도 있다. 더욱이, 일부 실시태양에서, 단계 (a)를 단계 (b) 후에 또는 단계 (c) 후에 수행할 수 있다. 일부 다른 실시태양에서, 상기 3 개의 단계 (a), (b) 및 (c)를 모두 동시에 수행할 수도 있다.
하기에 상세히 논의하는 바와 같이, 본 발명의 일부 실시태양은 칼코게나이드 반도체 물질을 포함한 반도체층의 처리 방법에 관한 것이다. 본 발명에 사용된 바와 같은 "반도체층"이란 용어는 하나 이상의 다른 층들 상에 추가로 배치될 수도 있는 반도체 물질의 층을 지칭한다. 일부 실시태양에서, 상기 반도체층은 광전변환 소자의 구성요소이다. 일부 실시태양에서, 상기 반도체층은 광흡수층을 포함한다. 본 발명에 사용된 바와 같은 "광흡수층"이란 용어는 태양 방사선이 흡수되는 반전도성 층을 지칭한다.
본 발명에 사용된 바와 같은 "칼코게나이드"란 용어는 하나 이상의 칼코겐 및 하나 이상의 전기적 양성 원소의 화합물을 지칭한다. "칼코겐"이란 용어는 텔루륨, 셀레늄 또는 황을 지칭한다. 적합한 칼코게나이드 물질은 카드뮴 텔루라이드, 마그네슘 텔루라이드, 수은 텔루라이드, 납 텔루라이드, 아연 텔루라이드, 카드뮴 셀레나이드, 수은 셀레나이드, 납 셀레나이드, 아연 셀레나이드, 카드뮴 설파이드, 수은 설파이드, 아연 설파이드, 납 설파이드, 카드뮴 아연 텔루라이드, 카드뮴 황 텔루라이드, 카드뮴 망간 텔루라이드, 카드뮴 마그네슘 텔루라이드, 또는 이들의 조합을 포함한다. 상기 언급한 반도체 물질들을 단독으로 또는 함께 사용할 수 있다. 더욱이, 이들 물질은 하나보다 많은 층 중에 존재할 수 있으며, 각각의 층은 상이한 유형의 반도체 물질을 갖거나 또는 별도의 층 중에 상기 물질들의 조합을 갖는다. 몇몇 실시태양에서, 상기 반도체층은 카드뮴 텔루라이드(CdTe)를 포함한다. 몇몇 실시태양에서, 상기 반도체층은 p-형 카드뮴 텔루라이드(CdTe)를 포함한다.
본 발명의 하나의 실시태양에 따라서, 상기 반도체층의 처리 방법을 제공한다. 상기 방법을 본 발명의 일부 실시태양들에 따라 도 1 내지 3을 참조하여 추가로 개시한다. 도 1은 본 발명에서 상기에 개시한 바와 같이, 반도체 물질을 포함하는 처리되지 않은 반도체층(110)의 측면 단면도를 예시한다. 도 2는 본 발명의 일부 실시태양에 따라 처리된 반도체층(110)의 측면 단면도를 예시한다. 도 3은 반도체층(110)의 처리 방법(10)에 대한 예시적인 실시태양의 흐름도를 예시한다. 일부 실시태양에서, 도 3의 단계들 중 2 개 이상을 동시에 수행할 수도 있다. 더욱이, 일부 실시태양에서, 도 3의 단계들 중 2 개 이상을 연속적으로 수행할 수도 있으며, 상기 방법은 단계들의 출현 순서에 의해 제한되지 않을 수도 있다.
일부 실시태양에서, 상기 방법은 단계(11)에서, 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시킴을 포함한다. 본 발명에 사용된 바와 같은 "패시베이션제"란 용어는 반도체층의 물리적 또는 조성적 특징을 변경시켜 개선된 소자 성능을 생성시킬 수 있는 작용제를 지칭한다. 일부 실시태양에서, 상기 패시베이션제는 그레인 경계를 따라 결함 상태를 제거할 수 있게 한다. 일부 실시태양에서, 예를 들어, 상기 패시베이션제는 CdS/CdTe-기재 광전변환 소자 중 상기 CdS와 CdTe 층 간의 확산을 허용하여 계면의 개선을 가능하게 할 수도 있다.
일부 실시태양에서, 상기 패시베이션제는 카드뮴 클로라이드(CdCl2)를 포함한다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 카드뮴 클로라이드 또는 카드뮴 클로라이드 소스와 접촉시킴을 포함할 수도 있다. 일부 실시태양에서, 상기 반도체 물질의 일부를 CdCl2의 용액으로 처리할 수도 있다. 일부 실시태양에서, 상기 반도체 물질의 일부를 CdCl2 증기로 처리할 수도 있다.
일부 실시태양에서, 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시키는 단계는 열 처리를 추가로 포함한다. 일부 실시태양에서, 상기 열 처리 단계를 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시키는 단계에 후속으로 수행할 수 있다. 일부 실시태양에서, 상기 열 처리 단계를 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시키는 단계와 동시에 수행할 수도 있다.
일부 실시태양에서, 상기 열 처리 단계를 약 300 ℃ 내지 약 500 ℃ 범위 내의 온도에서 수행한다. 일부 실시태양에서, 상기 열 처리 단계를 약 350 ℃ 내지 약 450 ℃ 범위 내의 온도에서 수행한다. 일부 실시태양에서, 상기 열 처리 단계를 약 1 분 내지 약 60 분 범위 내의 지속시간 동안 수행한다. 일부 실시태양에서, 상기 열 처리 단계를 약 10 분 내지 약 45 분 범위 내의 지속시간 동안 수행한다. 일부 실시태양에서, 상기 열 처리 단계를 불활성 환경에서 수행한다. 일부 다른 실시태양에서, 상기 열 처리 단계를 산화 환경을 포함한 환경에서 수행한다. 산화 환경의 비제한적인 예는 공기 또는 산소를 포함한다.
일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를, 표면으로부터 임의의 불순물, 예를 들어 카드뮴 옥사이드를 제거하기 위해서 상기 반도체 물질을 상기 패시베이션제로 처리하는 단계 후에 세척제와 접촉시킴을 추가로 포함할 수 있다. 세척제의 적합한 비제한적인 예는 에틸렌 다이아민(EDA), 암모늄 하이드록사이드(NH4OH), 또는 이들의 조합의 수용액을 포함한다.
계속해서 도 2 및 3을 참조하여, 일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질 내로 도판트를 도입시킴으로써 상기 반도체층(110) 중에 제 1 영역(112)을 형성시킴을 추가로 포함한다. 본 발명에 사용된 바와 같은 "도판트"란 용어는 하나 이상의 성질, 예를 들어 전기적 성질을 변경시키기 위해서 상기 반도체 물질에 첨가되는 종을 지칭한다. 일부 실시태양에서, 상기 제 1 영역(112) 중의 도판트는 p-유형 도판트를 포함한다. 일부 실시태양에서, 상기 제 1 영역(112) 중의 도판트는 구리, 은, 금 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 제 1 영역 중의 도판트는 구리를 포함한다. 본 발명에 사용된 바와 같은 "구리"란 용어는 원소 구리, 구리 이온, 또는 이들의 조합을 지칭한다. 따라서, 몇몇 실시태양에서, 상기 반도체층(110) 중의 제 1 영역(112)은 도판트로서 원소 구리, 구리 이온 또는 이들의 조합을 포함할 수도 있다.
일부 실시태양에서, 상기 제 1 영역(112) 중의 상기 도판트의 평균 원자 농도는 약 1 x 1015 원자/㎤ 내지 약 1 x 1018 원자/㎤의 범위이다. 일부 실시태양에서, 상기 제 1 영역(112) 중의 상기 도판트의 평균 원자 농도는 약 1 x 1016 원자/㎤ 내지 약 5 x 1017 원자/㎤의 범위이다. 본 발명에 사용된 바와 같은 "원자 농도"란 용어는 단위 부피당 원자의 수를 지칭한다.
일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 도판트를 적합한 침착 기법을 사용하여 상기 반도체 물질 내로 도입시킴을 포함한다. 적합한 침착 기법의 비제한적인 예는 물리적 증착, 화학적 증착, 전기화학적 침착, 화학 용액 침착, 원자층 침착, 폐쇄 공간 승화, 또는 이들의 조합을 포함할 수 있다.
일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 도판트 소스와 접촉시킴을 포함한다. 상기 도판트 소스와 접촉되는 상기 반도체 물질의 부분은 부분적으로, 상기 접촉 단계 중 상기 도판트 소스의 물리적 형태에 따라 변할 수 있다. 일부 실시태양에서, 상기 도판트 소스는 고체, 용액, 현탁액, 페이스트, 증기 또는 이들의 조합의 형태로 존재한다. 따라서, 예로서, 일부 실시태양에서, 상기 도판트 소스는 페이스트의 형태로 존재할 수 있고 상기 방법은 상기 도판트 소스의 페이스트를 상기 반도체층(110)의 표면 상에 침착시킴을 포함할 수도 있다. 일부 다른 실시태양에서, 예를 들어 상기 도판트 소스는 증기의 형태일 수 있고, 상기 방법은 상기 도판트 소스를 적합한 증착 기법을 사용하여 침착시킴을 포함할 수도 있다. 일부 다른 실시태양에서, 예를 들어 상기 도판트 소스는 용액의 형태로 존재할 수 있으며, 상기 방법은 상기 반도체층(110)의 적어도 일부를 상기 용액에 흠뻑 적심(soaking)을 포함할 수도 있다. 일부 상기와 같은 실시태양에서, 상기 방법은 상기 반도체층(110)에 열 처리 단계를 가하여 상기 도판트를 상기 반도체 물질 내로 도입시킴을 추가로 포함할 수도 있다.
일부 실시태양에서, 상기 도판트 소스는 금속염을 포함하고, 도판트를 반도체 물질 내로 도입시키는 단계는 상기 반도체 물질의 적어도 일부를 금속염과 접촉시킴을 포함한다. 본 발명에 사용된 바와 같은 "금속염"이란 용어는 하나 이상의 금속 양이온 및 하나 이상의 음이온을 포함하는 화합물을 지칭한다. 일부 실시태양에서, 상기 금속염은 구리, 금, 은, 또는 이들의 조합을 포함한다. 일부 실시태양에서, 상기 금속염은 음이온을 추가로 포함한다. 적합한 음이온의 비제한적인 예는 나이트레이트, 아세테이트, 클로라이드, 요오다이드 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 금속염은 클로라이드 음이온을 포함한다.
몇몇 실시태양에서, 예를 들어 상기 도판트 소스는 금속염 용액의 형태로 존재할 수 있으며 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액에 흠뻑 적심을 포함할 수도 있다. 일부 실시태양에서, 상기 반도체 물질을 상기 금속염 용액 중에 실질적으로 침지시킬 수도 있다. 일부 실시태양에서, 상기 금속염 용액은 하나 이상의 용매 및 하나 이상의 금속염을 포함한다. 일부 실시태양에서, 상기 하나 이상의 용매는 물을 포함한다. 일부 실시태양에서, 소량의 수용성 용매를 가하여 습기를 제공할 수도 있다. 상기와 같은 용매의 적합한 비제한적인 예는 메탄올, 에탄올, 아이소-프로판올, 아세톤, 테트라하이드로퓨란, 디글라임, 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 금속염 용액은 수성 금속염 용액일 수도 있다.
일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 금속염 용액과, 상기 금속 양이온과 상기 반도체 물질 간에 양이온 교환을 수행하기에 충분한 농도, 온도에서 상기 수행에 충분한 지속시간 동안 접촉시킴을 포함한다. 이와 관련하여 사용된 바와 같은 "양이온 교환"이란 용어는 상기 반도체 물질 중에 존재하는 양이온과 금속 양이온의 일부의 교환을 지칭한다.
일부 실시태양에서, 상기 도판트는 상기 금속염 용액 중에 약 10 ppb(10억당 부) 내지 약 10 ppm(백만당 부) 범위의 농도로 존재한다. 일부 실시태양에서, 상기 도판트는 상기 금속염 용액 중에 약 100 ppb 내지 약 1000 ppb 범위의 농도로 존재한다. 일부 실시태양에서, 상기 도판트는 상기 금속염 용액 중에 약 150 ppb 내지 약 500 ppb 범위의 농도로 존재한다.
일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액과 약 25 ℃ 내지 약 100 ℃ 범위의 온도에서 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액과 약 60 ℃ 내지 약 75 ℃ 범위의 온도에서 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액과 약 1 분 내지 약 30 분 범위의 지속시간 동안 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액과 약 2 분 내지 약 10 분 범위의 지속 시간 동안 접촉시킴을 포함한다.
다시 도 3에 관하여, 일부 실시태양에서, 상기 방법은 단계 (13)에서 칼코겐-풍부 영역을 형성시킴을 포함한다. 본 발명에 사용된 바와 같이 "칼코겐-풍부 영역"이란 용어는 상기 반도체층(110)의 벌크 영역(예를 들어 제 1 영역(112)) 중의 칼코겐 평균 원자 농도보다 더 큰 칼코겐 평균 원자 농도를 갖는 영역을 지칭한다. 일부 실시태양에서, 상기 반도체 물질은 텔루륨을 포함하고, 상기 방법은 단계 (13)에서 상기 반도체층(110) 중에 텔루륨-풍부 영역을 형성시킴을 포함한다. 본 발명에 사용된 바와 같은 "텔루륨-풍부 영역"이란 용어는 상기 반도체층(110)의 벌크 영역보다 더 큰 텔루륨 평균 원자 농도를 갖는 영역을 지칭한다. 일부 실시태양에서, 상기 반도체층(110) 중의 상기 텔루륨-풍부 영역 중의 텔루륨의 평균 원자 농도 대 상기 벌크 영역 중의 텔루륨의 평균 원자 농도의 비는 약 1.2 초과이다. 일부 실시태양에서, 상기 반도체층(110) 중의 상기 텔루륨-풍부 영역 중의 텔루륨의 평균 원자 농도 대 상기 벌크 영역 중의 텔루륨의 평균 원자 농도의 비는 약 2 초과이다.
일부 실시태양에서, 상기 텔루륨-풍부 영역은 텔루륨 대 카드뮴의 평균 원자비를 추가의 특징으로 할 수 있다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 2 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 10 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 40 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 본 발명에 사용된 바와 같은 "원자비"란 용어는 평균 원자 농도의 비를 지칭한다.
상기 텔루륨-풍부 영역 중의 텔루륨은 원소 텔루륨 Te(0), 텔루라이드(Te2-), 또는 이들의 조합의 형태로 존재할 수 있다. 일부 실시태양에서, 상기 텔루륨-풍부 영역 중의 텔루륨은 원소 텔루륨의 형태 및 또한 텔루라이드의 형태로 존재한다. 일부 실시태양에서, 상기 텔루륨-풍부 영역 중 약 50 원자% 이상의 텔루륨이 실질적으로 원소 텔루륨의 형태로 존재한다. 일부 실시태양에서, 상기 텔루륨-풍부 영역 중 약 90 원자 % 이상의 텔루륨이 실질적으로 원소 텔루륨의 형태로 존재한다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 1 초과 범위의 원소 텔루륨(Te(0)) 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 10 초과 범위의 원소 텔루륨(Te(0)) 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 20 초과 범위의 원소 텔루륨(Te(0)) 대 카드뮴의 평균 원자비를 갖는다. 상기 텔루륨의 원자 농도 및 상기 텔루륨 대 카드뮴의 원자비를 임의의 적합한 기법, 예를 들어 x-선 광전자 분광학(XPS)에 의해서 측정할 수 있다.
상기 칼코겐-풍부 영역은 두께를 추가의 특징으로 할 수 있다. 일부 실시태양에서, 상기 칼코겐-풍부 영역은 약 10 nm 초과 범위의 두께를 갖는다. 일부 실시태양에서, 상기 칼코겐-풍부 영역은 약 10 nm 내지 약 1000 nm 범위의 두께를 갖는다. 일부 실시태양에서, 상기 칼코겐-풍부 영역은 약 50 nm 내지 약 500 nm 범위의 두께를 갖는다. 일부 실시태양에서, 본 발명의 방법은 유리하게는, 통상적인 부식성 화학 작용제를 사용하여 형성된 칼코겐-풍부 영역에 비해 더 깊은 칼코겐-풍부 영역을 제공할 수 있다.
상기 칼코겐-풍부 영역을 적합한 첨가 또는 제거 기법을 사용하여 형성시킬 수 있다. 일부 실시태양에서, 상기 방법은 단계 (13)에서 상기 반도체층(110) 상에 상기 칼코겐을 포함하는 영역을 침착시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함한다. 첨가 침착 기법의 적합한 비제한적인 예는 물리적 증착, 화학적 증착, 전기화학적 침착, 화학 용액 침착, 원자층 침착, 폐쇄 공간 승화, 또는 이들의 조합을 포함할 수 있다. 몇몇 실시태양에서, 상기 방법은 단계 (13)에서 상기 언급한 기법들 중 하나 이상을 사용하여 상기 반도체층(110) 상에 텔루륨-풍부 영역을 침착시킴으로써 텔루륨-풍부 영역을 형성시킴을 포함한다.
일부 다른 실시태양에서, 상기 방법은 단계 (13)에서 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함한다. 화학 작용제의 적합한 비제한적인 예는 산화제, 산, 금속 할라이드 또는 이들의 조합을 포함한다. 일부 실시태양에서, 상기 화학 작용제는 황산, 염산, 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 화학 작용제는 1%(부피 기준)의 황산을 포함한다. 금속 할라이드의 적합한 비제한적인 예는 망간 클로라이드, 아연 클로라이드, 암모늄 클로라이드, 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 화학 작용제는 망간 클로라이드를 포함한다.
일부 실시태양에서, 상기 화학 작용제는 요오드를 포함한다. 나중에 상세히 개시하는 바와 같이, 일부 실시태양에서, 요오드를 화학 작용제로서, 고체로서 또는 용액의 형태로 사용할 수 있다. 일부 실시태양에서, 상기 요오드는 상기 화학 작용제 중에 원소 형태로 존재할 수 있다. 일부 다른 실시태양에서, 상기 요오드는 상기 화학 작용제 중에 요오다이드로서 존재할 수 있다. 상기와 같은 실시태양에서, 상기 화학 작용제는, 상기 화학 작용제를 반응 조건 하에서 산화시켜 요오드를 생성시킬 수 있는 적합한 산화제를 추가로 포함할 수도 있다. 일부 실시태양에서, 상기 화학 작용제는 용액 중의 요오드의 용해도를 증가시킬 수 있는 용해제를 추가로 포함할 수도 있다. 일부 실시태양에서, 상기 용해제는 할라이드를 포함할 수 있다. 몇몇 실시태양에서, 상기 용해제는 요오다이드를 포함할 수도 있다. 몇몇 실시태양에서, 상기 화학 작용제는 요오드 및 요오다이드의 조합을 포함한다. 적합한 요오다이드의 예는 나트륨 요오다이드, 칼륨 요오다이드, 리튬 요오다이드, 또는 이들의 조합을 포함한다.
상기 화학 작용제와 접촉된 상기 반도체 물질의 부분은 부분적으로, 상기 접촉 단계 중 상기 화학 작용제의 물리적 형태에 따라 변할 수 있다. 일부 실시태양에서, 상기 화학 작용제는 고체, 용액, 현탁액, 페이스트, 증기 또는 이들의 조합의 형태로 존재한다. 따라서, 예로서, 일부 실시태양에서, 상기 화학 작용제는 페이스트의 형태로 존재할 수 있고 상기 방법은 상기 화학 작용제의 페이스트를 상기 반도체층(110)의 표면 상에 침착시킴을 포함할 수도 있다. 일부 다른 실시태양에서, 예를 들어 상기 화학 작용제는 용액의 형태로 존재할 수 있으며, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 화학 작용제 용액에 흠뻑 적심을 포함할 수도 있다. 일부 상기와 같은 실시태양에서, 상기 화학 작용제 용액은 상기 화학 작용제 이외에 용매를 포함할 수 있다. 일부 실시태양에서, 상기 화학 작용제 용액은 수성일 수 있다.
일부 실시태양에서, 상기 방법은 단계 (13)에서 상기 반도체 물질의 적어도 일부를 텔루륨-농축 화학 작용제와 접촉시켜 상기 반도체층(110) 중에 텔루륨-풍부 영역을 형성시킴을 포함한다. 본 발명에 사용된 바와 같은 "텔루륨-농축 화학 작용제"란 용어는 적합한 접촉 조건 하에서 상기 반도체층(110)과 접촉 시, 그레인 경계 형태를 상기 반도체층의 그레인에 대해 실질적으로 완전하게 유지시키면서 텔루륨-풍부 영역을 형성시키는 화학 작용제를 지칭한다. 본 발명에 사용된 바와 같은 "그레인 경계 형태"란 용어는 그레인 경계 크기, 그레인 경계 모양, 및 그레인 경계 조성 중 하나 이상을 지칭한다.
일부 실시태양에서, 상기 텔루륨-농축제는 또한 상기 반도체층 표면의 실질적인 용해를 일으키지 않는다. 본 발명에 사용된 바와 같은 "실질적인 용해"란 용어는 상기 반도체 표면층의 약 10 nm 초과의 제거를 지칭한다. 대조적으로, "부식성 화학 작용제"는 상기 반도체층의 그레인 경계를 상기 그레인에 비해 우선적으로 부식시키며; 또한 상기 반도체층 표면의 실질적인 용해를 일으킨다.
이와 관련하여 사용된 바와 같은 "접촉 조건"이란 용어는 화학 작용제 농도, 반응 온도, 및 상기 화학 작용제와 상기 반도체층과의 접촉 지속 시간 중 하나 이상을 지칭한다. 일부 실시태양에서, 상기 화학 작용제는 상기 화학 작용제 용액 중에 약 0.01 g/ℓ 내지 약 1 g/ℓ 범위의 농도로 존재한다. 몇몇 실시태양에서, 상기 화학 작용제는 상기 화학 작용제 용액 중에 약 0.05 g/ℓ 내지 약 0.5 g/ℓ 범위의 농도로 존재한다.
일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 화학 작용제와 약 45 ℃ 내지 약 180 ℃ 범위의 온도에서 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 화학 작용제와 약 50 ℃ 내지 약 70 ℃ 범위의 온도에서 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 화학 작용제와 약 30 초 내지 약 10 분 범위의 지속 시간 동안 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 화학 작용제와 약 1 분 내지 약 5 분 범위의 지속 시간 동안 접촉시킴을 포함한다.
계속해서 도 2 및 3을 참조하여, 일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 반도체층(110) 중에 제 2 영역(114)을 형성시킴을 포함하며, 여기에서 상기 제 2 영역(114)은 도판트를 포함한다. 일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 반도체 물질 내에 도판트를 도입시켜 제 2 영역(114)을 형성시킴을 포함한다. 일부 실시태양에서, 상기 제 2 영역(114) 중의 도판트는 구리, 은, 금 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 제 2 영역(114) 중의 도판트는 구리를 포함한다. 몇몇 실시태양에서, 상기 반도체층(110) 중의 제 2 영역(114)은 도판트로서 원소 구리, 구리 이온, 또는 이들의 조합을 포함한다.
일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 제 2 영역(114)을 적합한 침착 기법을 사용하여 형성시킴을 포함한다. 적합한 침착 기법의 비제한적인 예는 물리적 증착, 화학적 증착, 전기화학적 침착, 화학 용액 침착, 원자층 침착, 폐쇄 공간 승화, 또는 이들의 조합을 포함할 수 있다.
일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 반도체 물질의 적어도 일부를 상기 도판트를 포함하는 접촉 조성물과 접촉시킴을 포함한다. 상기 접촉 조성물과 접촉되는 상기 반도체 물질의 부분은 부분적으로, 상기 접촉 단계 중 상기 접촉 조성물의 물리적 형태에 따라 변할 수 있다. 일부 실시태양에서, 상기 접촉 조성물은 고체, 용액, 현탁액, 페이스트, 증기 또는 이들의 조합의 형태로 존재한다. 따라서, 예로서, 일부 실시태양에서, 상기 접촉 조성물은 페이스트의 형태로 존재할 수 있고 상기 방법은 상기 접촉 조성물의 페이스트를 상기 반도체층(110)의 표면 상에 침착시킴을 포함할 수도 있다. 일부 실시태양에서, 상기 접촉 조성물은 증기의 형태일 수 있고, 상기 방법은 상기 접촉 조성물을 적합한 증착 기법을 사용하여 침착시킴을 포함할 수도 있다. 일부 다른 실시태양에서, 예를 들어 상기 접촉 조성물은 용액의 형태로 존재할 수 있으며, 상기 방법은 상기 반도체층(110)의 적어도 일부를 상기 용액에 흠뻑 적심을 포함할 수도 있다. 일부 상기와 같은 실시태양에서, 상기 방법은 상기 반도체층(110)에 열 처리 단계를 가하여 상기 도판트를 상기 반도체 물질 내로 도입시킴을 추가로 포함할 수도 있다.
일부 실시태양에서, 상기 접촉 조성물은 금속염을 포함하고, 제 2 영역(114)을 형성시키는 단계는 상기 반도체 물질의 적어도 일부를 금속염과 접촉시킴을 포함한다. 일부 실시태양에서, 상기 금속염은 구리, 금, 은, 또는 이들의 조합을 포함한다. 일부 실시태양에서, 상기 금속염은 음이온을 추가로 포함한다. 적합한 음이온의 비제한적인 예는 나이트레이트, 아세테이트, 요오다이드, 클로라이드 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 금속염은 클로라이드 음이온을 포함한다.
몇몇 실시태양에서, 예를 들어 상기 도판트는 금속염 용액의 형태로 존재할 수 있으며 상기 방법은 단계 (14)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액에 흠뻑 적심을 포함할 수도 있다. 일부 실시태양에서, 상기 반도체 물질을 상기 금속염 용액 중에 실질적으로 침지시킬 수도 있다. 일부 실시태양에서, 상기 금속염 용액은 하나 이상의 용매 및 하나 이상의 금속염을 포함한다. 일부 실시태양에서, 상기 하나 이상의 용매는 물을 포함한다. 일부 실시태양에서, 소량의 수용성 용매를 가하여 습기를 제공할 수도 있다. 상기와 같은 용매의 적합한 비제한적인 예는 메탄올, 에탄올, 아이소-프로판올, 아세톤, 테트라하이드로퓨란, 디글라임, 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 금속염 용액은 수성 금속염 용액일 수도 있다.
일부 실시태양에서, 상기 도판트는 상기 금속염 용액 중에 약 10 ppm 미만의 농도로 존재한다. 일부 실시태양에서, 상기 도판트는 상기 금속염 용액 중에 약 10 ppb 내지 약 1000 ppb 범위의 농도로 존재한다. 일부 실시태양에서, 상기 도판트는 상기 금속염 용액 중에 약 100 ppb 내지 약 500 ppb 범위의 농도로 존재한다.
일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액과 약 25 ℃ 내지 약 100 ℃ 범위의 온도에서 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 반도체 물질의 적어도 일부를 약 60 ℃ 내지 약 75 ℃ 범위의 온도에서 접촉시킴을 포함한다.
일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액과 약 1 분 내지 약 30 분 범위의 지속시간 동안 접촉시킴을 포함한다. 일부 실시태양에서, 상기 방법은 단계 (14)에서 상기 반도체 물질의 적어도 일부를 상기 금속염 용액과 약 2 분 내지 약 10 분 범위의 지속 시간 동안 접촉시킴을 포함한다.
몇몇 실시태양에서, 상기 방법은 단계 (14)에서 상기 칼코겐-풍부 영역을 상기 도판트로 도핑시켜 제 2 영역(114)을 형성시킴을 포함한다. 일부 실시태양에서, 제 2 영역(114)을 형성시키는 단계는 상기 도판트 종의 칼코게나이드를 형성시킴을 추가로 포함할 수 있다. 일부 실시태양에서, 제 2 영역(114)을 형성시키는 단계는 상기 도판트 종의 텔루라이드를 형성시킴을 추가로 포함할 수 있다. 몇몇 실시태양에서, 상기 제 2 영역(114)은 구리 텔루라이드를 포함할 수 있다. 일부 실시태양에서, 상기 칼코게나이드-풍부 영역은 제 2 영역(114)을 포함한다. 일부 다른 실시태양에서, 상기 제 2 영역(114)은 상기 칼코게나이드-풍부 영역을 포함한다. 일부 다른 실시태양에서, 상기 칼코겐-풍부 영역 및 제 2 영역(114)은 실질적으로 중복된다.
일부 실시태양에서, 상기 제 2 영역(114) 중의 상기 도판트의 평균 원자 농도는 약 5 x 1018 원자/㎤ 초과이다. 일부 실시태양에서, 상기 제 2 영역(114) 중의 상기 도판트의 평균 원자 농도는 약 1 x 1019 원자/㎤ 초과의 범위이다. 일부 실시태양에서, 상기 제 2 영역(114) 중의 상기 도판트의 평균 원자 농도는 약 5 x 1018 원자/㎤ 내지 약 1 x 1020 원자/㎤의 범위이다.
앞서 나타낸 바와 같이, 상기 방법은 반도체층(110)을 처리하여 제 1 영역(112) 및 제 2 영역(114)을 형성시킴을 포함하며, 여기에서 상기 제 2 영역(114) 중의 상기 도판트의 평균 원자 농도는 상기 제 1 영역(112) 중의 상기 도판트의 평균 원자 농도보다 크다. 일부 실시태양에서, 상기 제 2 영역(114) 중의 상기 도판트의 평균 원자 농도 대 상기 제 1 영역(112) 중의 상기 도판트의 평균 원자 농도의 비는 약 5 초과이다. 일부 실시태양에서, 상기 제 2 영역(114) 중의 상기 도판트의 평균 원자 농도 대 상기 제 1 영역(112) 중의 상기 도판트의 평균 원자 농도의 비는 약 10 초과이다. 일부 실시태양에서, 상기 제 2 영역(114) 중의 상기 도판트의 평균 원자 농도 대 상기 제 1 영역(112) 중의 상기 도판트의 평균 원자 농도의 비는 약 50 초과이다.
임의의 이론에 얽매이고자 하는 것은 아니지만, 상기 반도체층(110)을 도판트로 도핑하여 제 1 영역(112)을 형성시키는 것은 유리하게는 광-활성 물질의 증가된 캐리어 농도를 가능하게 할 수 있는 것으로 여겨진다. 증가된 캐리어 농도는 더욱 유리하게는 VOC의 증가를 생성시킬 수 있으며 이는 더욱 또한 증가된 광전변환 소자 효율을 생성시킬 수 있다. 더욱이, 임의의 이론에 얽매이고자 하는 것은 아니지만, 상기 칼코겐-풍부 영역을 도핑함으로써 제 2 영역(114)을 형성시키는 것은 유리하게는 상기 반도체층(110) 표면의 감소된 저항 및 보다 낮은 개방 회로 저항(ROC)을 생성시킬 수 있고, 이는 더욱 또한 증가된 광전변환 소자 효율을 생성시킬 수 있는 것으로 여겨진다. 더욱 또한, 본 발명의 실시태양은 유리하게는 상기 제 1 영역(112) 및 제 2 영역(114)에 상기 도판트의 상이한 농도 프로파일을 사용함으로써 안정한 광전변환 소자를 제공하며, 이는 더욱 안정한 광전변환 소자에 이르게 할 수 있다.
앞서 나타낸 바와 같이, 상기 방법은 단계들의 임의의 순서를 포함할 수 있다. 일부 실시태양에서, 단계 (11), (12), (13) 및 (14) 중 2 개 이상을 동시에 수행한다. 일부 실시태양에서, 단계 (11), (12), (13) 및 (14) 중 2 개 이상을 연속적으로 수행한다. 더욱이, 앞서 나타낸 바와 같이, 상기 방법은 단계들의 특정한 순서에 의해 제한되지 않는다. 따라서 일부 실시태양에서, 단계 (11) 및 (12)를 동시에 수행할 수 있다. 일부 또 다른 실시태양에서 단계 (11) 및 (12)를 연속적으로 수행할 수도 있다. 더욱이, 상기 방법은 단계들의 순서에 의해 제한되지 않을 수도 있다. 일부 실시태양에서, 단계 (11)을 단계 (12) 전에 수행하거나, 또는 한편으로 단계 (12)를 단계 (11) 전에 수행할 수도 있다.
일부 실시태양에서, 상기 반도체 물질의 적어도 일부를 패시베이션제 및 도판트 소스와 연속적으로 접촉시킨다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 패시베이션제와 접촉시키는 단계에 이어서 상기 반도체 물질의 적어도 일부를 상기 도판트 소스와 접촉시키는 단계를 포함할 수 있다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 도판트 소스와 접촉시키는 단계에 이어서 상기 반도체 물질의 적어도 일부를 상기 패시베이션제와 접촉시키는 단계를 포함할 수도 있다. 몇몇 실시태양에서, 상기 방법은 단계 (11)에서 상기 반도체 물질의 적어도 일부를 카드뮴 클로라이드 용액과 접촉시키고(예를 들어 흠뻑 적심 또는 분무에 의해서); 후속으로 단계 (12)에서 상기 반도체 물질의 적어도 일부를 구리염 용액과 접촉시킴(예를 들어 흠뻑 적심 또는 분무에 의해서)을 포함한다. 몇몇 실시태양에서, 상기 방법은 단계 (12)에서 상기 반도체 물질의 적어도 일부를 구리염 용액과 접촉시키고(예를 들어 흠뻑 적심 또는 분무에 의해서); 후속으로 단계 (11)에서 상기 반도체 물질의 적어도 일부를 카드뮴 클로라이드 용액과 접촉시킴(예를 들어 흠뻑 적심 또는 분무에 의해서)을 포함한다.
또 다른 실시태양에서, 상기 반도체 물질의 적어도 일부를 상기 패시베이션제 및 도판트 소스와 동시에 접촉시킨다. 일부 실시태양에서, 상기 패시베이션제와 도판트 소스는 예를 들어 동일한 용액 또는 페이스트 중에 존재할 수 있다. 몇몇 실시태양에서, 상기 방법은 단계 (11) 및 (12)에서 상기 반도체 물질의 적어도 일부를 카드뮴 클로라이드 및 구리염을 포함하는 용액과 접촉시킴을 포함한다. 몇몇 실시태양에서, 상기 반도체 물질의 적어도 일부를 카드뮴 클로라이드 및 구리염을 포함하는 용액에 흠뻑 적시거나, 또는 한편으로 상기 카드뮴 클로라이드 및 구리염을 상기 반도체층(110)의 표면상에 동시에 분무할 수도 있다.
일부 실시태양에서, 단계 (13) 및 (14)를 동시에 수행할 수 있다. 일부 또 다른 실시태양에서, 상기 단계 (13) 및 (14)를 연속적으로 수행할 수도 있다. 더욱이, 상기 방법은 단계들의 순서에 의해 제한되지 않을 수도 있다. 일부 실시태양에서, 상기 단계 (13)을 단계 (14) 전에 수행하거나, 또는 한편으로 상기 단계 (14)를 상기 단계 (13) 전에 수행할 수도 있다.
일부 실시태양에서, 상기 반도체 물질의 적어도 일부를 상기 화학 작용제 및 상기 접촉 조성물과 연속적으로 접촉시킨다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 화학 작용제와 접촉시키는 단계에 이어서 상기 반도체 물질의 적어도 일부를 상기 접촉 조성물과 접촉시키는 단계를 포함할 수 있다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 상기 접촉 조성물과 접촉시키는 단계에 이어서 상기 반도체 물질의 적어도 일부를 상기 화학 작용제와 접촉시키는 단계를 포함할 수 있다. 몇몇 실시태양에서, 상기 방법은 단계 (13)에서 상기 반도체 물질의 적어도 일부를 요오드 용액과 접촉시키고(예를 들어 흠뻑 적심 또는 분무에 의해서); 후속으로 단계 (14)에서 상기 반도체 물질의 적어도 일부를 구리염 용액과 접촉시킴(예를 들어 흠뻑 적심 또는 분무에 의해서)을 포함한다.
또 다른 실시태양에서, 상기 반도체 물질의 적어도 일부를 상기 화학 작용제 및 접촉 조성물과 동시에 접촉시킨다. 일부 실시태양에서, 상기 화학 작용제 및 상기 접촉 조성물은 예를 들어 동일한 용액 또는 페이스트 중에 존재할 수 있다. 몇몇 실시태양에서, 상기 방법은 동시에, 단계 (13) 및 (14)에서 상기 반도체 물질의 적어도 일부를 요오드 및 구리염을 포함하는 용액과 접촉시킴을 포함한다. 몇몇 실시태양에서, 상기 반도체층(110)의 적어도 일부를 요오드 및 구리염을 포함하는 용액에 흠뻑 적실 수도 있다.
더욱이, 일부 실시태양에서, 상기 방법은 단계 (12), (13) 및 (14)를 동시에 수행함을 포함할 수 있다. 일부 상기와 같은 실시태양에서, 상기 방법은 동시에, 단계 (12), (13) 및 (14)에서 상기 반도체 물질의 적어도 일부를 상기 화학 작용제 및 상기 도판트를 포함하는 조성물과 접촉시킴을 포함할 수 있다. 일부 상기와 같은 실시태양에서, 상기 방법은 상기 반도체 물질 내로 상기 도판트의 적어도 일부를 도입시켜 제 1 영역(112)을 형성시키기 위한 열 처리 단계를 추가로 포함할 수도 있다. 일부 상기와 같은 실시태양에서, 상기 방법은 또한 제 2 영역(114) 중의 도판트의 농도가 상기 제 1 영역(112) 중의 도판트의 농도보다 더 크도록, 상기 도판트를 포함하는 칼코겐 영역을 형성시킴으로써 상기 제 2 영역(114)을 형성시킴을 포함할 수 있다. 예시적인 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 요오드 및 구리염을 포함하는 용액과 접촉시킨 다음 열 처리 단계를 수행함을 포함할 수도 있다.
몇몇 실시태양에서, 단계 (12) 및 (14)를 동시에 수행한다. 일부 상기와 같은 실시태양에서, 단계 (11) 및 (12)를 동시에 수행하거나, 또는 한편으로, 일부 다른 실시태양에서 단계 (11) 및 (12)를 연속적으로 수행할 수 있다. 더욱이, 일부 실시태양에서, 단계 (13) 및 (14)를 동시에 수행하거나, 또는 한편으로, 일부 다른 실시태양에서 단계 (13) 및 (14)를 연속적으로 수행할 수 있다. 임의의 이론에 얽매이고자 하는 것은 아니지만, 단계 (12) 및 (14)를 별도로 수행함으로써, 상기 제 1 영역(112) 및 상기 제 2 영역(114) 중의, 상기 반도체층 내로 도입되는 도판트의 양을 보다 효율적으로 조절할 수 있으며, 이는 본 발명의 일부 실시태양들에 따른 보다 효율적이고 안정한 광전변환 소자를 생성시킬 수 있다.
본 발명의 하나의 실시태양에 따라, 상기 반도체층(110)의 처리 방법을 제공한다. 상기 방법은 본 발명의 일부 실시태양에 따라, 도 4를 참조하여 추가로 개시된다. 일부 실시태양에서, 상기 방법 (20)은 단계 (21)에서 상기 반도체 물질의 적어도 일부를 패시베이션제와와 접촉시킴을 포함한다. 상기 방법은 단계 (22)에서 도판트를 상기 반도체 물질 내에 도입시킴을 포함한다. 상기 방법은 단계 (23)에서 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다.
일부 실시태양에서, 도 4의 단계들 중 2 개 이상을 동시에 수행할 수도 있음을 알아야 한다. 더욱이, 몇몇 실시태양에서, 도 4의 단계들 중 2 개 이상을 연속적으로 수행할 수도 있으며, 상기 방법은 단계들의 출현 순서에 의해 제한되지 않을 수도 있다. 몇몇 실시태양에서, 단계 (22)를 단계 (23) 전에 수행한다. 몇몇 실시태양에서, 단계 (21) 및 (22)를 동시에 수행하거나, 또는 한편으로 일부 다른 실시태양에서 상기 단계 (21) 및 (22)를 연속적으로 수행한다.
방법 단계 (21), (22) 및 (23)의 세부사항들은 본 발명에서 앞서 도 3을 참조로 개시하고 있다. 일부 실시태양에서, 상기 도판트는 구리, 은, 금 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 도판트는 구리를 포함한다. 몇몇 실시태양에서, 상기 도판트는 원소 구리, 구리 이온 또는 이들의 조합을 포함한다.
일부 실시태양에서, 상기 반도체 물질 중 도판트의 평균 원자 농도는 약 1 x 1015 원자/㎤ 내지 약 1 x 1018 원자/㎤의 범위이다. 일부 실시태양에서, 상기 반도체 물질 중의 도판트의 평균 원자 농도는 약 1 x 1016 원자/㎤ 내지 약 5 x 1017 원자/㎤의 범위이다.
일부 실시태양에서, 상기 방법은 단계 (23)에서 텔루륨-풍부 영역을 형성함을 포함한다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 2 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 10 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 40 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다.
본 발명의 하나의 실시태양에 따라, 상기 반도체층의 처리 방법을 제공한다. 상기 방법 (30)은 본 발명의 일부 실시태양에 따라 도 5를 참조하여 추가로 개시된다. 일부 실시태양에서, 상기 방법 (30)은 단계 (31)에서 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다. 상기 방법은 단계 (32)에서 도판트를 상기 칼코겐-풍부 영역 내에 도입시킴을 포함한다.
일부 실시태양에서, 도 5의 단계 (31) 및 (32)를 동시에 수행할 수도 있음을 알아야 한다. 일부 또 다른 실시태양에서, 도 5의 단계 (31) 및 (32)를 연속적으로 수행할 수도 있으며, 상기 방법은 단계들의 출현 순서에 의해 제한되지 않을 수도 있다. 몇몇 실시태양에서, 단계 (31)을 단계 (32) 전에 수행한다.
상기 방법 단계 (31) 및 (32)의 세부사항들은 본 발명에서 앞서 도 3을 참조로 개시하고 있다. 일부 실시태양에서, 상기 방법은 단계 (31)에서 텔루륨-풍부 영역을 형성시킴을 포함한다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 2 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 10 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 40 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다.
일부 실시태양에서, 상기 도판트는 구리, 은, 금 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 도판트는 구리를 포함한다. 몇몇 실시태양에서, 상기 도판트는 원소 구리, 구리 이온 또는 이들의 조합을 포함한다. 일부 실시태양에서, 상기 칼코겐-풍부 영역 중 도판트의 평균 원자 농도는 약 5 x 1018 원자/㎤ 초과이다. 일부 실시태양에서, 상기 칼코겐-풍부 중의 상기 도판트의 평균 원자 농도는 약 1 x 1019 원자/㎤ 초과이다. 일부 실시태양에서, 상기 칼코겐-풍부 영역 중의 상기 도판트의 평균 원자 농도는 약 5 x 1018 원자/㎤ 내지 약 1 x 1020 원자/㎤의 범위이다.
본 발명의 하나의 실시태양에 따라, 상기 반도체층(110)의 처리 방법을 제공한다. 상기 방법 (40)은 본 발명의 일부 실시태양에 따라 도 6을 참조하여 추가로 개시된다. 일부 실시태양에서, 상기 방법은 단계 (41)에서 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴을 포함하며, 여기에서 상기 화학 작용제는 요오드를 포함한다. 상기 방법은 단계 (42)에서 상기 반도체 물질의 적어도 일부를 구리와 접촉시킴을 포함한다.
일부 실시태양에서, 도 6의 단계 (41) 및 (42)를 동시에 수행할 수도 있음을 알아야 한다. 추가로, 일부 실시태양에서, 도 6의 단계 (41) 및 (42)를 연속적으로 수행할 수도 있으며, 상기 방법은 단계들의 출현 순서에 의해 제한되지 않을 수도 있다. 몇몇 실시태양에서, 단계 (41)을 단계 (42) 전에 수행한다.
본 발명의 하나의 실시태양에 따라, 상기 반도체층의 처리 방법을 제공한다. 상기 방법 (50)은 본 발명의 일부 실시태양에 따라 도 7을 참조하여 추가로 개시된다. 일부 실시태양에서, 상기 방법(50)은 단계 (51)에서 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴을 포함하며, 여기에서 상기 화학 작용제는 금속 할라이드를 포함한다. 상기 방법은 단계 (52)에서 상기 반도체 물질의 적어도 일부를 구리와 접촉시킴을 포함한다.
일부 실시태양에서, 도 7의 단계 (51) 및 (52)를 동시에 수행할 수도 있음을 알아야 한다. 추가로, 일부 실시태양에서, 도 6의 단계 (51) 및 (52)를 연속적으로 수행할 수도 있으며, 상기 방법은 단계들의 출현 순서에 의해 제한되지 않을 수도 있다. 몇몇 실시태양에서, 단계 (51)을 단계 (52) 전에 수행한다.
본 발명의 하나의 실시태양에 따라 상기 반도체층의 처리 방법을 제공한다. 일부 실시태양에서, 상기 방법은 상기 반도체 물질의 적어도 일부를 텔루륨-농축 화학 작용제와 접촉시켜 텔루륨-풍부 영역을 형성시킴을 포함하며, 여기에서 상기 텔루륨-농축 화학 작용제는 요오드를 포함한다. 상기 텔루륨-농축 화학 작용제는 앞서 개시되었다.
상기를 염두에 두고, 본 발명의 일부 실시태양에 따른 광전변환 소자 및 광전변환 소자의 제조 방법을 본 발명에서 추가로 개시한다. 이제 도 8 및 9에 관하여, 광전변환 소자(100)/(200)는 윈도우층(120)/(220) 및 상기 윈도우층(120)/(220) 상에 배치된 반도체층(110)/(210)을 포함한다. 상기 반도체층(110)/(210)은 제 1 영역(112)/(212) 및 제 2 영역(114)/(214)을 포함하고, 상기 제 1 영역(112)/(212)은 상기 윈도우층(120)/(220)에 근접하여 배치된다. 상기 제 1 영역(112)/(212) 및 제 2 영역(114)/(214)은 도판트를 포함하고, 상기 제 2 영역(114)/(214) 중의 도판트의 평균 원자 농도는 상기 제 1 영역(112)/(212) 중의 도판트의 평균 원자 농도보다 크다. 본 발명에 사용된 바와 같은 "배치된"이란 용어는 상기 광전변환 소자의 형태에 따라, 상기 윈도우층(120)/(220) 또는 반도체층(110)/(210)이 다른 것의 상단 위에 배치될 수도 있음을 의미한다. 더욱이, 일부 실시태양에서, 하나 이상의 삽입층들이 상기 윈도우층(120)/(220)과 상기 반도체층(110)/(210) 사이에 배치될 수도 있다. 본 발명에 사용된 바와 같은 "근접하여"란 용어는 상기 제 1 영역(112)/(212)이 배면 전극층(150)/(250)에 비해 상기 윈도우층(120)/(220)에 더 가깝게 배치됨을 의미한다.
"반도체층"이란 용어는 앞서 상세히 개시되었다. 본 발명에 사용된 바와 같은 "윈도우층"이란 용어는, 실질적으로 투명하고 상기 반도체층(110)/(210)과 이종접합을 형성하는 반전도성층을 지칭한다. 일부 실시태양에서, 상기 윈도우층(120)/(220)은 n-유형 반도체 물질을 포함한다. 상기와 같은 실시태양에서, 상기 반도체층(110)/(210)은 p-유형으로 도핑될 수 있고 상기 윈도우층(120)/(220) 및 반도체층(110)/(210)은 "n-p" 이종접합을 형성할 수 있다. 상기 윈도우층(120)/(220)에 대한 비제한적인 예시적인 물질은 카드뮴 설파이드(CdS), 인듐(III) 설파이드(In2S3), 아연 설파이드(ZnS), 아연 텔루라이드(ZnTe), 아연 셀레나이드(ZnSe), 카드뮴 셀레나이드(CdSe), 산소화된 카드뮴 설파이드(CdS:O), 구리 옥사이드(Cu2O), 아연 옥사이드 하이드레이트(ZnO:H2O), 또는 이들의 조합을 포함한다. 특정한 실시태양에서, 상기 윈도우층(120)/(220)은 CdS, CdS:O 또는 이들의 조합을 포함한다.
일부 실시태양에서, 상기 제 1 영역(112)/(212) 중의 도판트는 p-유형 도판트를 포함한다. 일부 실시태양에서, 상기 제 1 영역(112)/(212) 중의 도판트는 구리, 은, 금 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 제 1 영역(112)/(212) 중의 도판트는 구리를 포함한다. 몇몇 실시태양에서, 상기 제 1 영역(112)/(212) 중의 도판트는 원소 구리, 구리 이온, 또는 이들의 조합을 포함한다.
일부 실시태양에서, 상기 제 1 영역(112)/(212) 중의 도판트의 농도는 상기 제 1 영역(112)/(212)의 두께를 가로질러 실질적으로 일정하다. 본 발명에 사용된 바와 같이 "실질적으로 일정한"이란 용어는 상기 도판트의 농도 변화가 상기 제 1 영역(112)/(212)의 두께를 가로질러 약 5% 미만임을 의미한다. 일부 다른 실시태양에서, 상기 반도체층(110)/(210)은 상기 제 1 영역(112)/(212)의 두께를 가로질러 상기 도판트의 가변적인 농도를 포함한다.
일부 실시태양에서, 상기 제 1 영역(112)/(212) 중 도판트의 평균 원자 농도는 약 1 x 1015 원자/㎤ 내지 약 1 x 1018 원자/㎤의 범위이다. 일부 실시태양에서, 상기 제 1 영역(112)/(212) 중 도판트의 평균 원자 농도는 약 1 x 1016 원자/㎤ 내지 약 5 x 1017 원자/㎤의 범위이다.
상기 제 2 영역(114)/(214)은 칼코겐-풍부 영역을 추가로 포함한다. 일부 실시태양에서, 상기 제 2 영역(114)/(214)은 텔루륨-풍부 영역을 추가로 포함한다. "칼코겐-풍부 영역" 및 "텔루륨-풍부 영역"이란 용어는 앞서 정의되었다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 텔루륨 대 카드뮴의 평균 원자비를 추가의 특징으로 할 수 있다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 2 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 10 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 일부 실시태양에서, 상기 텔루륨-풍부 영역은 약 40 초과 범위의 텔루륨 대 카드뮴의 평균 원자비를 갖는다. 상기 텔루륨-풍부 영역 중의 텔루륨은 원소 텔루륨 Te(0), 텔루라이드(Te2-), 또는 이들의 조합의 형태로 존재할 수 있다. 일부 실시태양에서, 상기 텔루륨-풍부 영역 중의 텔루륨은 원소 텔루륨의 형태 및 또한 텔루라이드의 형태로 존재한다.
상기 칼코겐-풍부 영역은 두께를 추가의 특징으로 할 수도 있다. 일부 실시태양에서, 상기 칼코겐-풍부 영역은 약 10 nm 초과 범위의 두께를 갖는다. 일부 실시태양에서, 상기 칼코겐-풍부 영역은 약 10 nm 내지 약 1000 nm 범위의 두께를 갖는다. 일부 실시태양에서, 상기 칼코겐-풍부 영역은 약 50 nm 내지 약 500 nm 범위의 두께를 갖는다.
일부 실시태양에서, 상기 제 2 영역(114)/(214) 중의 도판트는 구리, 은, 금 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 제 2 영역(114)/(214) 중의 도판트는 구리를 포함한다. 몇몇 실시태양에서, 상기 반도체층(110)/(210) 중의 제 2 영역(114)/(214)은 도판트로서 원소 구리, 구리 이온, 또는 이들의 조합을 포함한다. 몇몇 실시태양에서, 상기 제 2 영역(114)/(214)은 구리 텔루라이드를 포함할 수도 있다.
일부 실시태양에서, 상기 제 2 영역(114)/(214) 중의 상기 도판트의 평균 원자 농도는 약 5 x 1018 원자/㎤ 초과이다. 일부 실시태양에서, 상기 제 2 영역(114)/(214) 중의 상기 도판트의 평균 원자 농도는 약 1 x 1019 원자/㎤ 초과 범위이다. 일부 실시태양에서, 상기 제 2 영역(114)/(214) 중의 상기 도판트의 평균 원자 농도는 약 5 x 1018 원자/㎤ 내지 약 1 x 1020 원자/㎤의 범위이다.
앞서 나타낸 바와 같이, 상기 제 2 영역(114)/(214) 중의 상기 도판트의 평균 원자 농도는 상기 제 1 영역(112)/(212) 중의 상기 도판트의 평균 원자 농도보다 크다. 일부 실시태양에서, 상기 제 2 영역(114)/(214) 중의 상기 도판트의 평균 원자 농도 대 상기 제 1 영역(112)/(212) 중의 상기 도판트의 평균 원자 농도의 비는 약 5 초과이다. 일부 실시태양에서, 상기 제 2 영역(114)/(214) 중의 상기 도판트의 평균 원자 농도 대 상기 제 1 영역(112)/(212) 중의 상기 도판트의 평균 원자 농도의 비는 약 10 초과이다. 일부 실시태양에서, 상기 제 2 영역(114)/(214) 중의 상기 도판트의 평균 원자 농도 대 상기 제 1 영역(112)/(212) 중의 상기 도판트의 평균 원자 농도의 비는 약 50 초과이다.
일부 실시태양에서, 상기 반도체층(110)/(210)은 요오드를 추가로 포함하고, 상기 반도체층(110)/(210) 중의 요오드의 농도는 상기 반도체층(110)/(210)의 두께를 가로질러 변한다. 일부 실시태양에서, 나중에 상세히 개시하는 바와 같이, 상기 반도체층(110)/(210)이 배면 전극층과 윈도우층 사이에 삽입되어 있는 경우, 상기 반도체층(110)/(210) 중의 요오드의 농도는 상기 배면 전극층으로부터 멀어지고 상기 윈도우층을 향하는 방향으로 감소할 수도 있다. 일부 실시태양에서, 상기 반도체층(110)/(210) 중 요오드의 평균 농도는 약 1 x 1016 원자/㎤ 내지 약 1 x 1019 원자/㎤의 범위이다. 일부 실시태양에서, 상기 반도체층(110)/(210) 중 요오드의 평균 농도는 약 1 x 1015 원자/㎤ 내지 약 1 x 1019 원자/㎤의 범위이다. 일부 실시태양에서, 상기 반도체층(110)/(210) 중 요오드의 평균 농도는 약 1 x 1016 원자/㎤ 내지 약 1 x 1018 원자/㎤의 범위이다.
일부 실시태양에서, 상기 반도체층(110)/(210)은 다수의 그레인 경계를 포함하며 상기 다수의 그레인 경계의 형태는 상기 반도체층(110)/(210)의 두께를 가로질러 실질적으로 동일하다. 본 발명에 사용된 바와 같은 "그레인 경계 형태"란 용어는 그레인 경계 크기, 그레인 경계 모양, 및 그레인 경계 조성 중 하나 이상을 지칭한다. 일부 실시태양에서, 상기 텔루륨-풍부 영역(114)/(214) 및 벌크 영역(112)/(212) 중의 그레인 경계 형태는 실질적으로 동일할 수 있다. 대조적으로, 강한 부식성 화학 작용제를 사용하는 처리가 가해진 반도체층은 전형적으로 상기 반도체층의 표면 상의 그레인에 비해 우선적으로 부식된 그레인 경계를 포함하며, 상기 반도체층의 두께를 가로질러 가변적인 그레인 형태를 가질 수도 있다. 앞서 나타낸 바와 같이, 본 발명의 일부 실시태양에 따른 광전변환 소자는 유리하게는 반도체층의 그레인 경계를 완전하게 유지하면서 옴 배면 전극으로서 작용할 수도 있는 텔루륨-풍부 영역을 갖는 상기 반도체층을 제공한다.
이제 도 8 및 9에 관하여, 본 발명의 일부 실시태양에 따라, 광전변환 소자 형태 및 상기 광전변환 소자의 제조 방법을 본 발명에서 추가로 개시한다. 계속해서 도 8을 참조로, 일부 실시태양에서, 상기 광전변환 소자(100)는 층들의 "슈퍼스트레이트(superstrate)" 형태를 포함한다. 상기와 같은 실시태양에서, 도 8에 나타낸 바와 같이, 상기 광전변환 소자(100)는 지지체(140)를 추가로 포함하고 투명층(130)이 상기 지지체(140) 상에 배치된다. 도 8에 나타낸 바와 같이, 윈도우층(120)이 상기 투명층(130) 상에 배치되고, 상기 반도체층(110)이 상기 윈도우층(120) 상에 배치된다. 상기와 같은 실시태양에서, 태양 방사선(30)이 상기 지지체(140)로부터 들어오고, 상기 투명층(130) 및 상기 윈도우층(120)을 통과한 후에, 상기 반도체층(110)으로 들어오며, 여기에서 입사광(예를 들어 일광)의 전자기 에너지의 양공 쌍(즉 자유 전기 전하)으로의 전환이 발생한다.
일부 실시태양에서, 상기 지지체(140)는 상기 지지체(140)를 통한 투과가 목적인 파장 범위에 걸쳐 투명하다. 하나의 실시태양에서, 상기 지지체(140)는 약 400 ㎚ 내지 약 1000 ㎚ 범위의 파장을 갖는 가시광에 대해 투명할 수 있다. 일부 실시태양에서, 상기 지지체(140)는 약 600 ℃를 초과하는 열처리 온도를 견딜 수 있는 물질, 예를 들어 실리카 또는 보로실레케이트 유리를 포함한다. 일부 다른 실시태양에서, 상기 지지체(140)는 약 600 ℃ 미만인 연화 온도를 갖는 물질, 예를 들어 소다 석회 유리 또는 폴리이미드를 포함한다. 일부 실시태양에서 몇몇 다른 층들, 예를 들어 반사방지층 또는 차단층(도시 안 됨)이 상기 투명한 전도성층(130)과 상기 지지체(140) 사이에 배치될 수도 있다.
일부 실시태양에서, 상기 투명한 전도성층(130)은 도 8에 나타낸 바와 같이, 상기 지지체(140) 상에 배치된 전기 전도성층(때때로 전면 전극층으로서 당해 분야에서 지칭됨)을 포함한다. 일부 실시태양에서, 상기 윈도우층(120)은 상기 전기 전도성층(132) 상에 직접 배치된다(도시 안 됨). 또 다른 실시태양에서, 도 8에 나타낸 바와 같이, 상기 투명한 전도성층(130)은 상기 지지체(140) 상에 배치된 전기 전도성층(132)을 포함하고 추가의 완충층(134)(임의적임)이 상기 전기 전도성층(132)과 상기 윈도우층(120) 사이에 삽입된다. 하나의 실시태양에서, 상기 투명한 전도성층(130)은 약 100 nm 내지 약 600 nm 범위의 두께를 갖는다.
일부 실시태양에서, 상기 전기 전도성층(132)은 투명한 전도성 옥사이드(TCO)를 포함한다. 투명한 전도성 옥사이드의 비제한적인 예는 카드뮴 틴 옥사이드(CTO), 인듐 틴 옥사이드(ITO), 불소-도핑된 틴 옥사이드(SnO:F 또는 FTO), 인듐-도핑된 카드뮴-옥사이드, 카드뮴 스타네이트(Cd2SnO4 또는 CTO), 도핑된 아연 옥사이드(ZnO), 예를 들어 알루미늄-도핑된 아연-옥사이드(ZnO:Al 또는 AZO), 인듐-아연 옥사이드(IZO), 및 아연 틴 옥사이드(ZnSnOx), 또는 이들의 조합을 포함한다. 사용되는 특정한 TCO 및 그의 시트 저항에 따라, 상기 전기 전도성층(132)의 두께는, 하나의 실시태양에서, 약 50 ㎚ 내지 약 600 ㎚의 범위일 수 있다.
일부 실시태양에서, 상기 광전변환 소자(100)는 상기 윈도우층(120)과 상기 전기 전도성층(132) 사이에 삽입된 완충층(임의적임)(또한 보다 높은 저항의 투명성(HRT) 층(134)으로 지칭됨)을 추가로 포함한다. 하나의 실시태양에서, 상기 완충층(134)의 두께는 약 50 ㎚ 내지 약 200 ㎚의 범위이다. 상기 완충층(124)에 적합한 물질의 비제한적인 예는 주석 다이옥사이드(SnO2), 아연 틴 옥사이드(아연-스타네이트(ZTO)), 아연 도핑된 틴 옥사이드(SnO2:Zn), 아연 옥사이드(ZnO), 인듐 옥사이드(In2O3), 또는 이들의 조합을 포함한다.
앞서 개시한 바와 같이, 상기 반도체층(110)은 제 2 영역(114) 및 제 1 영역(112)을 포함한다. 상기 제 1 영역(112)은 도 8에 나타낸 바와 같이 상기 윈도우층(120)에 근접하여 배치된다. 하나의 실시태양에서, 상기 광전변환 소자(100)는 배면 전극층(150)을 추가로 포함한다. 일부 실시태양에서, 상기 배면 전극층(150)은 상기 반도체층(110)의 제 2 영역(114)에 근접하여 배치된다. 몇몇 실시태양에서, 또 다른 금속층(도시 안 됨), 예를 들어 알루미늄을 상기 배면 전극층(150) 상에 배치하여 외부 회로에 대한 측방향 전도를 제공할 수 있다.
나타낸 바와 같이, 본 발명의 실시태양은 효율적이고 안정한 광전변환 소자를 제공할 수 있다. 일부 실시태양에서, 광전변환 소자는 윈도우층; 및 윈도우층 상에 배치된 반도체층을 포함하며, 여기에서 개방 회로에서 약 65 ℃의 온도에서 56일간 1-태양 조명에 노출 시, 상기 광전변환 소자의 효율은 초기값에 비해 약 5 % 미만까지 감소하고, 표준화된 직렬 저항은 약 1.0 옴-㎠ 미만까지 증가한다.
일부 실시태양에서, 광전변환 소자의 제조 방법을 제공한다. 일부 실시태양에서, 광전변환 소자(100)의 제조 방법은 지지체(140) 상에 투명층(130)을 배치함을 포함한다. 일부 실시태양에서, 상기 방법은 지지체(140) 상에 전기 전도성층(132)을 포함하는 투명층(130)을, 임의의 적합한 기법, 예를 들어 스퍼터링, 화학 증착, 회전 코팅, 분무 코팅, 또는 침지 코팅에 의해 배치함을 포함한다. 도 8에 관하여, 일부 실시태양에서, 임의의 완충층(134)을 스퍼터링을 사용하여 상기 전기 전도성층(132) 상에 침착시켜 투명층(130)을 형성시킬 수 있다. 이어서 상기 윈도우층(120)을 상기 투명층(130) 상에 침착시킬 수 있다. 상기 윈도우층(120)에 대한 침착 방법의 비제한적인 예를 폐쇄 공간 승화(CSS), 증기 운반 방법(VTM), 스퍼터링, 및 전기화학욕 침착(CBD) 중 하나 이상을 포함한다.
상기 방법은 또한 폐쇄 공간 승화(CSS), 증기 운반 방법(VTM), 이온-지원된 물리적 증착(IAPVD), 무선 주파수 또는 펄스화된 마그네트론 스퍼터링(RFS 또는 PMS), 플라스마 촉진된 화학 증착(PECVD), 및 전기화학적 침착(ECD) 중에서 선택된 하나 이상의 방법을 사용함으로써 상기 윈도우층(120) 상에 반도체층(110)을 배치함을 포함한다.
일부 실시태양에서, 상기 광전변환 소자의 제조 방법은 상기 언급한 처리 기법들 중 하나 이상을 사용하여 상기 반도체층(110)을 처리함을 추가로 포함한다. 상기 방법은 일부 실시태양에서 상기 반도체층(110) 상에 배면 전극층(150)을 배치하여 상기 소자를 완성함을 또한 포함한다. 상기 윈도우층(120), 상기 반도체층(110), 상기 배면 전극층(150) 중 하나 이상을 상기 광전변환 소자(100)의 제조를 위한 침착 후에 추가로 가열하거나 또는 후속으로 처리할 수도 있다(예를 들어 어닐링할 수도 있다).
또 다른 실시태양에서, 도 9에 예시한 바와 같이, "기판" 형태를 포함하는 광전변환 소자(200)를 제공한다. 상기 광전변환 소자(200)는 지지체(240) 상에 배치된 배면 전극층(250)을 포함한다. 더욱이, 반도체층(210)을 상기 배면 전극층(250) 상에 배치하고, 윈도우층(220)을 상기 반도체층(210) 상에 배치한다. 앞서 개시한 바와 같이, 상기 반도체층(210)은 제 2 영역(214) 및 제 1 영역(212)을 포함한다. 상기 제 1 영역(212)은 상기 윈도우층(220)에 근접하여 배치한다. 투명층(230)을 상기 윈도우층(220) 상에 추가로 배치한다. 도 9에 예시되는 바와 같이, 상기와 같은 실시태양에서, 태양 방사선(30)이 상기 투명층(230)으로부터 들어오고 상기 윈도우층(220)을 통과한 후에 상기 반도체층(210)으로 들어가며, 여기에서 입사광(예를 들어 일광)의 전자기 에너지의 양공 쌍(즉, 자유 전기 전하)으로의 전환이 발생한다. 일부 실시태양에서, 도 9에 예시된 층들의 조성은 상기 슈퍼스트레이트 형태에 대해 도 8에 상술한 바와 동일한 조성을 가질 수도 있다.
일부 실시태양에서, 다른 구성요소들(도시 안 됨), 예를 들어 버스 바, 외부 배선, 레이저 식각 등이 상기 예시적인 광전변환 소자(100)/(200)에 포함될 수 있다. 예를 들어, 상기 장치(100)/(200)가 광전변환 모듈의 광전변환 전지를 형성하는 경우, 다수의 광전변환 전지를, 목적하는 전압을 성취하기 위해서, 예를 들어 전기 배선 접속을 통해 직렬로 연결할 수 있다. 상기 직렬 연결된 전지들의 각 단부를 적합한 전도체, 예를 들어 와이어 또는 버스 바에 부착시켜 상기 발생된 전류를 소자 또는 상기 발생된 전류를 사용하는 다른 시스템에의 연결에 편리한 위치로 향하게 할 수 있다. 일부 실시태양에서, 레이저를 사용하여 상기 광전변환 소자(100)/(200)의 침착된 층들에 금을 그어 상기 소자를 다수의 직렬 연결된 전지로 분할할 수 있다. 본 발명의 일부 실시태양은 앞서 개시한 바와 같은 하나 이상의 광전변환 소자(100)/(200)를 포함한 광전변환 모듈을 추가로 포함한다.
실시예
실시예 1: CdTe / CdS / ZnO / CTO /유리 샘플의 제조
CdTe를 포함하는 다층 샘플을, 유리 지지체 상에 카드뮴 틴 옥사이드(CTO)를 침착시킨 다음 상기 CTO 상에 아연 틴 옥사이드(ZTO) 층을 침착시킴으로써 제조하였다. 이어서 카드뮴 설파이드(CdS)를 상기 ZTO 층상에 침착시킨 다음 상기 CdS 층 상에 카드뮴 텔루라이드(CdTe)를 침착시켜 CdTe/CdS/ZnO/CTO/유리 샘플을 형성시켰다.
비교 실시예 1: 카드뮴 텔루라이드 광전변환 소자
콜로이드성 그라파이트 페이스트를 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플의 CdTe 층 상에 침착시킨 다음 상기 소자를 160 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다.
비교 실시예 2: 제 1 구리 처리에 이어서 CdCl 2 처리, 이어서 제 2 구리 처리를 가한 카드뮴 텔루라이드
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 65 ℃에서 2 분간 구리의 수용액(제 1 구리 처리; 100 ppb, pH 2.5)에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시켰다. 상기 생성 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 코팅하고 415 ℃에서 20 분간 열 처리하였다. 상기 CdCl2 처리된 샘플을 탈이온수로 2 분간 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 상기 CdCl2-처리된 샘플을 65 ℃에서 2 분간 구리의 수용액(제 2 구리 처리; 250 ppb, pH 4.5)에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 160 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다.
비교 실시예 3: 표준 구리 및 배면 전극 처리를 가한 카드뮴 텔루라이드 광전변환 소자
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플에 표준 CdCl2/Cu/전도성 접촉 처리를 가하여 배면 전극을 형성시켰다.
실시예 2: 연속적인 CdCl 2 및 제 1 구리 처리에 이어서 연속적인 요오드 및 제 2 구리 처리를 가한 카드뮴 텔루라이드
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 코팅하고 415 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 상기 CdCl2-처리된 샘플을 65 ℃에서 2 분간 구리 클로라이드의 수용액(제 1 구리 처리; 100 ppb, pH 2.5)에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시켰다. 상기 건조된 샘플을 240 ℃에서 4 분간 소성시켰다. 상기 생성 샘플을 65 ℃에서 2 분간 요오드(I2)의 수용액(0.1 g/ℓ, pH 2.5) 중에 침지시켰다. 이어서 상기 생성 샘플을 65 ℃에서 2 분간 구리 클로라이드의 수용액(제 2 구리 처리; 250 ppb, pH 4.5)에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 160 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다. 도 10은 초기의 광전변환 소자 및 상기 소자에 HALT(고도로 가속화된 수명 시험) 시험 조건(105 ℃에서 개방 회로에서 1-태양 조명에의 노출)을 가한 후의 상기 소자에 대한 전류 밀도(mA/㎠) 대 전압(V)의 그래프를 예시한다. 표 1 및 2는 실시예 2의 광전변환 소자 대 비교 실시예 1 및 2의 광전변환 소자에 대한 표준화된 효율 및 안정성 데이터를 나타낸다. 도 10 및 표 2에 예시한 바와 같이, 실시예 2의 광전변환 소자는 비교 실시예 1 및 2의 광전변환 소자에 비해 보다 높은 효율 값 및 보다 양호한 안정성 성능을 나타내었다.
광전변환 소자에 대한 초기 및 후-HALT 광전변환 소자 성능 특성(실시예 2)
표준화된 효율[%] 표준화된 VOC[V] 표준화된 JSC[mA/㎠] 표준화된 ROC[Ohms] 표준화된 FF
초기 1.00 1.00 1.00 1.00 1.00
24 시간 HALT 1.02 1.01 1.00 1.09 1.01
48 시간 HALT 1.00 1.01 1.00 1.09 1.00
광전변환 소자에 대한 초기 및 후-HALT 효율 데이터
실시예 표준화된 초기 효율[%] 표준화된 후 HALT 효율[%]
실시예 2 1.00 1.00
비교 실시예 1 0.34 0.27
비교 실시예 2 0.86 0.80
도 11은 실시예 2의 광전변환 소자 대 비교 실시예 3(표준 CdCl2/Cu 배면 전극)의 광전변환 소자에 대한 표준화된 효율 및 안정성 데이터를 추가로 예시한다. 도 11에서 예시한 바와 같이, 실시예 2의 광전변환 소자는 비교 실시예 3의 광전변환 소자에 비해 더 높은 효율 값 및 더 양호한 안정성 성능을 나타내었다.
실시예 3: 연속적인 CdCl 2 및 제 1 구리 처리에 이어서 동시적인 요오드 및 제 2 구리 처리를 가한 카드뮴 텔루라이드
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 코팅하고 415 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 상기 CdCl2-처리된 샘플을 65 ℃에서 2 분간 구리 클로라이드의 수용액(제 1 구리 처리; 95 ppb, pH 2.5)에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시켰다. 상기 건조된 샘플을 저온 및 고온 소성 온도에서 4 분간 소성시켰다. 상기 생성 샘플을 65 ℃에서 2 분간 요오드(I2)(0.1 g/ℓ, pH 2.5) 및 구리 클로라이드(제 2 구리 처리; 250 ppb, pH 4.5)의 수용액 중에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 160 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다. 도 12는 초기의 광전변환 소자 및 상기 소자에 HALT 시험 조건을 가한 후의 상기 광전 소자에 대한 표준화된 효율 값을 예시한다. 상기 성취된 효율 및 안정성 데이터는 실시예 2의 광전변환 소자의 효율 및 안정성 데이터에 필적할만하다.
실시예 4: CdCl 2 처리에 이어서 동시적인 요오드 및 제 2 구리 처리(제 1 구리 처리 없음)를 가한 카드뮴 텔루라이드
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 코팅하고 415 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 이어서 상기 CdCl2-처리된 샘플을 65 ℃에서 2 분간 요오드(I2)(0.1 g/ℓ, pH 2.5) 및 구리 클로라이드(제 2 구리 처리; 250 ppb, pH 4.5)의 수용액 중에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 160 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다. 도 12는 초기의 광전변환 소자뿐만 아니라 상기 소자에 HALT 시험 조건을 가한 후의 상기 소자에 대한 표준화된 효율 값을 예시한다.
도 12에 예시된 바와 같이, 제 1 구리 처리를 가하지 않은 샘플(실시예 4)은 상기 제 1 구리 처리 및 상기 제 2 구리 처리를 모두 가한 샘플(실시예 3)에 비해 더 낮은 효율 값을 가졌다. 그러나, 상기 제 1 구리 처리를 가하지 않은 샘플(실시예 4)은 표준 배면 전극 구리 처리를 가한 샘플(비교 실시예 3)에 비해 개선된 효율을 가졌다. 도 12는 상기 광전변환 소자의 효율 및 안정성 성능에 대한, 상기 제 1 구리 처리 중 사용된 어닐링 온도(200 ℃, 250 ℃)의 영향을 추가로 예시한다.
실시예 5: 효율 및 안정성 데이터에 대한 제 1 구리 처리 및 제 2 구리 처리 중 구리 농도의 영향
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 65 ℃에서 2 분간 2 개의 상이한 농도의 구리 클로라이드의 수용액(제 1 구리 처리; 100 ppb, 200 ppb) 중에 침지시켰다. 상기 생성 샘플을 카드뮴 클로라이드(CdCl2) 용액(100 g/ℓ)으로 분무하고 390 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 이어서 상기 CdCl2-처리된 샘플을 65 ℃에서 2 분간 요오드(I2)(0.1 g/ℓ) 및 2 개의 상이한 농도(100 ppb, 200 ppb)의 구리 클로라이드의 수용액에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 145 ℃에서 14 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다.
도 13은 초기의 광전변환 소자 및 상기 소자에 HALT 시험 조건을 가한 후의 상기 광전 소자에 대한 표준화된 효율 값을 예시한다. 도 13은 상기 광전변환 소자의 효율 및 안정성 성능에 대한 상기 제 1 구리 처리 및 상기 제 2 구리 처리 동안 사용된 구리 농도의 영향을 예시한다.
실시예 6: CdCl 2 처리에 이은 요오드 처리(제 1 구리 및 제 2 구리 처리 없음) 대 동시적인 요오드 및 구리 처리(제 1 구리 처리 없음)를 가한 카드뮴 텔루라이드
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 분무하고 390 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 이어서 상기 CdCl2-처리된 샘플을 65 ℃에서 2 분간 요오드(I2)(0.1 g/ℓ, pH 2.5)의 수용액 또는 I2 및 구리 클로라이드(50 ppb, 100 ppb, 200 ppb, 및 400 ppb)의 수용액 중에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 145 ℃에서 14 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다. 일부 샘플에 145 ℃에서 14 분 동안 적층 소성을 추가로 가하였다.
도 14는 초기의 광전변환 소자뿐만 아니라 상기 소자에 HALT 시험 조건을 가한 후의 상기 광전 소자에 대한 표준화된 효율 값을 예시한다. 도 14에 예시된 바와 같이, 단지 I2 처리만을 가한 샘플들은 I2 및 제 2 구리 처리를 모두 가한 샘플에 비해 더 낮은 효율 값을 가졌다. 더욱이, 상기 제 2 구리 처리는 개선된 HALT 성능을 생성시켰다.
실시예 7: 연속적인 요오드 및 제 2 구리 처리 대 동시적인 요오드 및 제 2 구리 처리를 가한 카드뮴 텔루라이드에 대한 구리 농도의 영향
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 코팅하고 415 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 이어서 상기 생성된 샘플에, 65 ℃에서 2 분간 I2(0.1 g/ℓ) 및 상이한 농도(190 ppb, 290 ppb, 380 ppb, 760 ppb, 1900 ppb)의 구리에 의한 동시 또는 연속 처리를 가하였다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 160 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다.
도 15는 초기의 광전변환 소자뿐만 아니라 상기 소자에 HALT 시험 조건을 가한 후의 상기 광전 소자에 대한 표준화된 효율 값을 예시한다. 도 15에 예시된 바와 같이, I2 및 Cu의 연속적인 처리는 I2 및 Cu의 동시 처리에 비해 개선된 효율을 생성시켰다. 더욱이, 보다 높은 농도(예를 들어 1900 ppb)의 구리는 불량한 HALT 성능을 갖는 소자를 생성시켰다.
실시예 8: 효율 및 안정성 데이터에 대한 요오드 농도의 영향
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 코팅하고 415 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 이어서 상기 생성된 샘플에, 65 ℃에서 2 분간 상이한 농도(0.036 g/ℓ, 0.203 g/ℓ, 0.514 g/ℓ 및 0.1 g/ℓ)의 I2 및 구리(350 ppb)로 연속 처리를 가하였다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 240 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다.
도 16은 초기의 광전변환 소자뿐만 아니라 상기 소자에 HALT 시험 조건을 가한 후의 상기 광전 소자에 대한 표준화된 효율 값을 예시한다. 도 16에 예시된 바와 같이, I2 농도는 광전변환 소자의 효율 및 안정성에 영향을 미쳤다. 더욱이, 더 높은 농도(예를 들어 0.5 g/ℓ)의 I2 는 더 낮은 효율 값 및 감소된 안정성을 갖는 소자를 생성시켰다.
실시예 9: I 2 처리를 가한 카드뮴 텔루라이드 중의 텔루륨-농축된 층
도 17a는 처리되지 않은 CdTe 필름의 표면의 주사 전자 현미경사진을 도시한다. 도 17b는 샘플 2(I2로 처리된)의 표면의 주사 전자 현미경사진을 도시한다. 도 17a 및 17B에 예시된 바와 같이, I2로 처리된 경우 CdTe 필름의 그레인 경계에 대해 상기 I2 처리의 실질적인 영향이 존재하지 않는 반면, 상기 그레인의 대부분은 I2 처리에 의해 실질적으로 부식된다.
X-선 광전자 분광학(XPS)을 사용하여, 처리되지 않은 CdTe 층에 비교된 실시예 2의 카드뮴 및 텔루륨의 농도 프로파일을 측정하였다. 도 18a에 예시된 바와 같이, 상기 처리되지 않은 CdTe 층은 화학량론적 농도의 카드뮴 및 텔루륨을 포함하고, 또한 카드뮴 대 텔루륨의 상대적인 농도는 두께를 가로질러 변하지 않는다. 도 18b에 예시된 바와 같이, 실시예 2의 경우 CdTe 층의 표면 부근에서 카드뮴이 고갈되고 텔루륨은 농축되었다. 따라서, 도 18b에 예시된 바와 같이, I2에 의한 처리는, 예를 들어 약 100 ㎚의 두께를 갖는 텔루륨-풍부 영역을 형성시킨다. 도 19는 상기 텔루륨-풍부 영역이 Te-O와 함께 원소 텔루륨(Te(0))을 포함함을 도시한다. 도 20 및 21은 또한 상기 CdTe와 배면 전극층 사이의 계면에 형성된 텔루륨-풍부층을 도시한다.
2차 이온 질량 분광분석법(SIMS)을 사용하여, 상기 카드뮴 텔루라이드층 중의 요오드의 농도 프로파일을 측정하였다. 도 22는 실시예 2 및 비교 실시예 1의 상기 SIMS 프로파일을 도시한다. 도 22에 예시된 바와 같이, I2 처리를 가한 샘플은 I2 함량을 갖는 CdTe 층을 생성시켰다. 더욱이, 도 22에 예시된 바와 같이, 실시예 2의 SIMS 프로파일은 상기 CdTe 층 중의 I2의 농도가 두께를 가로질러 변화함을 도시한다.
실시예 10: 상이한 구리 처리를 가한 카드뮴 텔루라이드 중의 구리 깊이 프로파일
2차 이온 질량 분광분석법(SIMS)을 사용하여, 실시예 2의 상이한 공정 단계 후의 CdTe 층 중의 구리(Cu)의 농도 프로파일을 측정하였다. 도 23a에 예시된 바와 같이, CdCl2 처리를 가한 CdCl2 층 및 처리되지 않은 CdTe 층은 상기 CdTe 층 중에 유사한 Cu 프로파일을 나타낸다. 더욱이, 상기 CdTe 층에 제 1 구리 처리(Cu-1)를 가하는 단계는 도 23b에 예시된 바와 같이, 상기 CdTe 층의 표면에 구리의 통합을 생성시켰다. 상기 제 1 구리 처리 단계에 이은 소성(Cu-1 소성)은 도 23c에 예시된 바와 같이, 상기 CdTe 층의 대부분에 Cu의 보다 큰 통합을 생성시켰다. 도 23d는 상기 I2 처리 단계 후의 구리 프로파일이 상기 I2 처리 단계 전의 구리 프로파일과 실질적으로 유사하였음을 예시한다. 표 3은 또한 상이한 처리 단계를 가한 CdTe 층의 원자 조성 백분율을 나타낸다.
CdTe 층의 원자 조성 백분율
C Cd Cl Cu I O Te Te/Cd
제 1 구리 처리 및 소성 후 25.1 23.4 1.5 0.7 ND 26.8 22.6 0.96
I2 처리 후 16.0 1.0 ND ND 0.2 6.6 76.1 100
ND - 검출 안 됨
제 2 구리 처리 단계(Cu-2)는 도 23e에 예시된 바와 같이, 상기 CdTe 층의 표면 내로 보다 큰 Cu의 통합을 생성시켰다. 더욱이, 도 23f는 실시예 2의 CdTe 층 대 처리되지 않은 CdTe 층 중의 구리 깊이 프로파일을 도시한다.
실시예 11: 제 1 구리 처리에 이어서 요오드 또는 망간 클로라이드 처리를 가한 카드뮴 텔루라이드
상기 실시예 1의 CdTe/CdS/ZTO/CTO/유리 샘플을 카드뮴 클로라이드(CdCl2)(100 g/ℓ)로 코팅하고 415 ℃에서 20 분간 열 처리하였다. 상기 CdCl2-처리된 샘플을 2 분간 탈이온수로 세정한 다음 실온에서 1 분간 에틸렌 다이아민(EDA) 중에 침지시켰다. 이어서 상기 생성 샘플을 탈이온수로 세정하고 건조시켰다. 이어서 상기 CdCl2-처리된 샘플을 22 ℃에서 2 분간 망간 클로라이드 테트라하이드레이트의 수용액(MnCl2·4H2O, 100 g/ℓ, 50 ppb 구리) 중에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시켰다. 상기 생성된 샘플을 65 ℃에서 2 분간 요오드(I2)(0.1 g/ℓ, pH 2.5) 또는 망간 클로라이드 테트라하이드레이트(MnCl2·4H2O, 600 g/ℓ)의 수용액 중에 침지시켰다. 이어서 상기 샘플을 탈이온수로 세정하고 건조시킨 다음 콜로이드성 그라파이트 페이스트를 침착시키고 상기 소자를 160 ℃에서 8 분간 어닐링시켰다. 상기 소자를 니켈층 및 알루미늄층을 침착시킴으로써 완성하였다. 도 24는 실시예 11(I2 또는 MnCl2-처리된) 및 비교 실시예 3의 광전변환 소자에 대한 표준화된 효율 값을 예시한다. 도 24에 예시된 바와 같이, 실시예 10의 소자에 대해 성취된 효율 값은 비교 실시예 3의 소자에 대한 효율 값에 필적할만 하고, 추가로 실시예 10의 소자에 대한 효율 값은 더 양호하다.
첨부된 청구의 범위는 상기 청구의 범위가 생각하는 만큼 광범위하게 본 발명을 청구하고자 하며 본 발명에 제공된 실시예들은 다양한 모든 가능한 실시태양들로부터 선택된 실시태양의 예시이다. 따라서, 출원인의 의도는 첨부된 청구의 범위를, 본 발명의 특징을 예시하기 위해 사용된 실시예의 선택에 의해 제한하고자 하는 것이 아니다. 청구의 범위에 사용된 바와 같이, "포함하다"란 단어 및 그의 문법적 변형은 다양하고 상이한 정도의 어구들, 예를 들어 비제한적으로 "로 필수적으로 이루어지는" 및 "로 이루어지는"을 또한 내포하고 포함한다. 필요한 경우, 범위가 보충되었으며; 이들 범위는 상기 범위 사이의 모든 하위 범위들을 포함한다. 이들 범위의 변화는 그 자체가 당해 분야의 통상적인 숙련가에게 생각날 것으로 예상되며 공중에게 아직 제공되지 않은 경우, 상기 변화는 가능하다면 첨부된 청구의 범위에 의해 포함되는 것으로 해석되어야 한다. 또한 과학기술의 진보는 언어의 불명확성을 이유로 현재 고려되지 않는 등가물 및 대용을 가능하게 할 것이며 이러한 변화는 또한 가능한 경우 첨부된 청구의 범위에 의해 포함되는 것으로 해석되어야 한다.
30 태양 방사선
100 광전변환 소자
110 반도체층
112 제 1 영역
114 제 2 영역
120 윈도우층
130 투명층
132 전기 전도성층
134 완충층
140 지지체
150 배면 전극층
200 광전변환 소자
210 반도체층
212 제 1 영역
214 제 2 영역
220 윈도우층
230 투명층
240 지지체
250 배면 전극층

Claims (21)

  1. 반도체 물질을 포함하는 반도체층의 처리 방법으로,
    (a) 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시키고, 여기에서 상기 반도체 물질이 칼코게나이드를 포함하며;
    (b) 상기 반도체 물질 중에 도판트를 도입시킴으로써 상기 반도체층 중에 제 1 영역을 형성시키고;
    (c) 칼코겐-풍부 영역을 형성시키고;
    (d) 상기 반도체층 중에 제 2 영역을 형성시키고, 상기 제 2 영역이 도판트를 포함함
    을 포함하고,
    상기 제 2 영역 중의 상기 도판트의 평균 원자 농도가 상기 제 1 영역 중의 상기 도판트의 평균 원자 농도보다 더 큰 방법.
  2. 제 1 항에 있어서,
    단계 (a), (b), (c) 및 (d) 중 2 개 이상을 동시에 수행하는 방법.
  3. 제 1 항에 있어서,
    단계 (a), (b), (c) 및 (d) 중 2 개 이상을 연속적으로 수행하는 방법.
  4. 제 1 항에 있어서,
    단계 (b)가 반도체 물질의 적어도 일부를 금속염 포함 도판트와 접촉시킴을 포함하는 방법.
  5. 제 1 항에 있어서,
    제 1 영역 중의 도판트가 구리, 은, 금 또는 이들의 조합을 포함하는 방법.
  6. 제 1 항에 있어서,
    단계 (c)가 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴을 포함하는 방법.
  7. 제 6 항에 있어서,
    화학 작용제가 산화제, 산, 금속 할라이드 또는 이들의 조합을 포함하는 방법.
  8. 제 6 항에 있어서,
    화학 작용제가 요오드, 황산, 염산, 망간 클로라이드, 아연 클로라이드, 암모늄 클로라이드 또는 이들의 조합을 포함하는 방법.
  9. 제 1 항에 있어서,
    단계 (c)가 텔루륨-풍부 영역을 형성시킴을 포함하는 방법.
  10. 제 1 항에 있어서,
    제 2 영역 중의 도판트가 구리, 은, 금, 또는 이들의 조합을 포함하는 방법.
  11. 제 1 항에 있어서,
    단계 (d)가 반도체 물질의 적어도 일부를, 약 10 ppm 미만의 농도로 도판트를 포함하는 접촉 조성물과 접촉시킴을 포함하는 방법.
  12. 반도체 물질을 포함하는 반도체층의 처리 방법으로,
    (a) 상기 반도체 물질의 적어도 일부를 카드뮴 클로라이드와 접촉시키고,
    (b) 상기 반도체 물질 내로 구리를 도입시킴으로써 상기 반도체층 중에 제 1 영역을 형성시키고;
    (c) 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 텔루륨-풍부 영역을 형성시키고, 여기에서 상기 화학 작용제가 요오드를 포함하며;
    (d) 상기 반도체층 중에 제 2 영역을 형성시키고, 상기 제 2 영역이 도판트를 포함함
    을 포함하고,
    상기 제 2 영역 중의 구리의 평균 원자 농도가 상기 제 1 영역 중의 구리의 평균 원자 농도보다 더 큰 방법.
  13. 반도체 물질을 포함하는 반도체층의 처리 방법으로,
    (a) 상기 반도체 물질의 적어도 일부를 패시베이션제와 접촉시키고, 여기에서 상기 반도체 물질이 칼코게나이드를 포함하며;
    (b) 상기 반도체 물질 내로 도판트를 도입시키고;
    (c) 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시키고, 여기에서 상기 화학 작용제가 요오드를 포함함
    을 포함하는 방법.
  14. 제 13 항에 있어서,
    도판트가 구리, 은, 금 또는 이들의 조합을 포함하는 방법.
  15. 제 13 항에 있어서,
    단계 (c)가 텔루륨-풍부 영역을 형성시킴을 포함하는 방법.
  16. 반도체 물질을 포함하는 반도체층의 처리 방법으로,
    (a) 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시킴으로써 칼코겐-풍부 영역을 형성시키고, 여기에서 상기 화학 작용제가 요오드를 포함하고;
    (b) 상기 칼코겐-풍부 영역 내로 도판트를 도입시킴
    을 포함하는 방법.
  17. 제 16 항에 있어서,
    단계 (b)가 반도체 물질의 적어도 일부를, 약 10 ppm 미만의 농도로 도판트를 포함하는 접촉 조성물과 접촉시킴을 포함하는 방법.
  18. 제 16 항에 있어서,
    도판트가 구리, 은, 금 또는 이들의 조합을 포함하는 방법.
  19. 반도체 물질을 포함하는 반도체층의 처리 방법으로,
    (a) 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시키고, 여기에서 상기 화학 작용제가 요오드를 포함하며;
    (b) 상기 반도체 물질의 적어도 일부를 구리와 접촉시킴
    을 포함하는 방법.
  20. 반도체 물질을 포함하는 반도체층의 처리 방법으로,
    (a) 상기 반도체 물질의 적어도 일부를 화학 작용제와 접촉시키고, 여기에서 상기 화학 작용제가 금속 할라이드를 포함하고;
    (b) 상기 반도체 물질의 적어도 일부를 구리와 접촉시킴
    을 포함하는 방법.
  21. 제 20 항에 있어서,
    금속 할라이드가 망간 클로라이드, 아연 클로라이드, 암모늄 클로라이드 또는 이들의 조합을 포함하는 방법.

KR1020130101534A 2012-08-31 2013-08-27 반도체층의 처리 방법 KR20140030051A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/601,110 US9276157B2 (en) 2012-08-31 2012-08-31 Methods of treating a semiconductor layer
US13/601,110 2012-08-31

Publications (1)

Publication Number Publication Date
KR20140030051A true KR20140030051A (ko) 2014-03-11

Family

ID=50098563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130101534A KR20140030051A (ko) 2012-08-31 2013-08-27 반도체층의 처리 방법

Country Status (8)

Country Link
US (2) US9276157B2 (ko)
KR (1) KR20140030051A (ko)
CN (1) CN103681956B (ko)
DE (1) DE102013109202A1 (ko)
MY (1) MY162202A (ko)
SG (1) SG2013062914A (ko)
TW (1) TW201413791A (ko)
WO (1) WO2014036494A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698285B2 (en) * 2013-02-01 2017-07-04 First Solar, Inc. Photovoltaic device including a P-N junction and method of manufacturing
US11876140B2 (en) 2013-05-02 2024-01-16 First Solar, Inc. Photovoltaic devices and method of making
US10062800B2 (en) 2013-06-07 2018-08-28 First Solar, Inc. Photovoltaic devices and method of making
CN104518044B (zh) * 2013-09-26 2019-07-23 中国建材国际工程集团有限公司 用来制造CdTe薄层太阳能电池的背接触层的方法
US10529883B2 (en) 2014-11-03 2020-01-07 First Solar, Inc. Photovoltaic devices and method of manufacturing
DE102014225862B4 (de) * 2014-12-15 2023-01-19 China Triumph International Engineering Co., Ltd. Verfahren zur Bildung einer Dünnschicht mit Gradient mittels Spraypyrolyse
DE102014119088A1 (de) * 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
EP3903352B1 (en) 2018-12-27 2022-03-30 First Solar, Inc. Photovoltaic devices and methods of forming the same
CN114126859B (zh) * 2019-07-25 2023-10-20 Ａｇｃ株式会社 层叠构件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE543308A (ko) 1954-12-04
US4319069A (en) 1980-07-25 1982-03-09 Eastman Kodak Company Semiconductor devices having improved low-resistance contacts to p-type CdTe, and method of preparation
US4456630A (en) 1983-08-18 1984-06-26 Monosolar, Inc. Method of forming ohmic contacts
US6129779A (en) 1997-05-13 2000-10-10 First Solar, Llc Reclaiming metallic material from an article comprising a non-metallic friable substrate
JP4627528B2 (ja) * 2004-03-29 2011-02-09 三井化学株式会社 新規化合物、および該化合物を用いた有機エレクトロニクス素子
US7731920B2 (en) 2005-06-03 2010-06-08 Brookhaven Science Associates System and method for separating tellurium from cadmium waste
US7521376B2 (en) 2005-10-26 2009-04-21 International Business Machines Corporation Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
US8524562B2 (en) 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
US20100243039A1 (en) * 2009-03-31 2010-09-30 General Electric Company Layer for thin film photovoltaics and a solar cell made therefrom
WO2010124026A1 (en) * 2009-04-23 2010-10-28 Reel Solar Incorporated Methods for integrating quantum window structures into solar cells
US20110117696A1 (en) 2009-11-19 2011-05-19 Air Liquide Electronics U.S. Lp CdTe SURFACE TREATMENT FOR STABLE BACK CONTACTS
US8039290B2 (en) 2009-12-16 2011-10-18 General Electric Company Method of making photovoltaic cell
WO2011133361A1 (en) * 2010-04-21 2011-10-27 EncoreSolar, Inc. Method of fabricating solar cells with electrodeposited compound interface layers
US8524524B2 (en) * 2010-04-22 2013-09-03 General Electric Company Methods for forming back contact electrodes for cadmium telluride photovoltaic cells
CN102234811B (zh) 2010-04-30 2014-04-23 通用电气公司 从含碲化镉组件中回收碲的方法
US20110284078A1 (en) 2010-05-21 2011-11-24 EncoreSolar, Inc. Method of forming cadmium telluride thin film
US8187963B2 (en) 2010-05-24 2012-05-29 EncoreSolar, Inc. Method of forming back contact to a cadmium telluride solar cell
WO2012111009A2 (en) * 2011-02-14 2012-08-23 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Heavily doped semiconductor nanoparticles

Also Published As

Publication number Publication date
SG2013062914A (en) 2014-03-28
US9276157B2 (en) 2016-03-01
TW201413791A (zh) 2014-04-01
WO2014036494A1 (en) 2014-03-06
CN103681956B (zh) 2017-06-09
US20140065763A1 (en) 2014-03-06
MY162202A (en) 2017-05-31
DE102013109202A1 (de) 2014-03-06
CN103681956A (zh) 2014-03-26
US20160181463A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
KR20140030051A (ko) 반도체층의 처리 방법
EP3011599B1 (en) Photovoltaic devices
KR100355822B1 (ko) 반도체 박막 및 그 제조 방법과 이를 사용한 태양 전지
WO2014197143A1 (en) Photovoltaic devices and method of making
Wijesinghe et al. Defect engineering in antimony selenide thin film solar cells
US20130074914A1 (en) Photovoltaic devices
JP2005228975A (ja) 太陽電池
US9105802B2 (en) Methods of making photovoltaic devices
US9231134B2 (en) Photovoltaic devices
US9117956B2 (en) Method of controlling the amount of Cu doping when forming a back contact of a photovoltaic cell
Pokhrel et al. Bifacial CdTe Solar Cells with Copper Chromium Oxide Back‐Buffer Layer
US9496446B2 (en) Photovoltaic devices and method of making
KR101484156B1 (ko) 틴이 도핑된 인듐 설파이드 박막의 제조방법 및 이를 버퍼층으로 이용한 ｃｉｇｓ 박막태양전지의 제조방법
US11121282B2 (en) Method for producing a CdTe thin-film solar cell
WO2012105229A1 (ja) 耐湿熱膜とその製造方法、デバイス、及び太陽電池
US8906732B2 (en) Method and device for cadmium-free solar cells
KR102021571B1 (ko) 산소 제거를 위한 전처리를 수행한 유연 기판을 포함하는 유연 박막 태양전지 및 이의 제조방법
WO2015081379A1 (en) A photovoltaic cell and a method of forming a photovoltaic cell
US20140261676A1 (en) Use of a buffer layer to form back contact to a group iib-via compound device
WO2014105711A1 (en) METHOD AND APPARATUS FOR FORMING COPPER(Cu) OR ANTIMONY(Sb) DOPED ZINC TELLURIDE AND CADMIUM ZINC TELLURIDE LAYERS IN A PHOTOVOLTAIC DEVICE

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid