TW201413791A - 處理半導體層之方法 - Google Patents

處理半導體層之方法 Download PDF

Info

Publication number
TW201413791A
TW201413791A TW102129358A TW102129358A TW201413791A TW 201413791 A TW201413791 A TW 201413791A TW 102129358 A TW102129358 A TW 102129358A TW 102129358 A TW102129358 A TW 102129358A TW 201413791 A TW201413791 A TW 201413791A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor material
dopant
layer
copper
Prior art date
Application number
TW102129358A
Other languages
English (en)
Inventor
Donald Franklin Foust
Robert Andrew Garber
Wyatt Keith Metzger
Roman Shuba
hong-bo Cao
Scott Daniel Feldman-Peabody
Laura Anne Clark
Ying-Hui Shan
Original Assignee
Gen Electric
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Electric filed Critical Gen Electric
Publication of TW201413791A publication Critical patent/TW201413791A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M14/00—Electrochemical current or voltage generators not provided for in groups H01M6/00 - H01M12/00; Manufacture thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03925—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIIBVI compound materials, e.g. CdTe, CdS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/073—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIBVI compound semiconductors, e.g. CdS/CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本發明提供處理包括半導體材料之半導體層的方法。方法包括使至少一部分該半導體材料與鈍化劑接觸。該方法進一步包括藉由將摻雜劑引入至該半導體材料中在該半導體層中形成第一區域；及形成富含氧族元素之區域。該方法進一步包括在該半導體層中形成第二區域，該第二區域包括摻雜劑，其中該第二區域中之該摻雜劑之平均原子濃度大於該第一區域中之該摻雜劑之平均原子濃度。本發明亦提供光伏打裝置。

Description

處理半導體層之方法
本發明概言之係關於處理半導體層之方法。更具體而言，本發明係關於處理薄膜光伏打裝置中所用之半導體層的方法。
薄膜光伏打裝置通常包括複數個佈置於透明基板上之半導體層，其中第一半導體層用作窗層且第二半導體層用作吸收器層。窗層容許太陽能輻射穿透至吸收器層，其中光能轉化為可用之電能。在某些組態中，薄膜光伏打裝置可進一步包括插入窗層與吸收器層之間且用作固有層之額外半導體層。基於碲化鎘/硫化鎘(CdTe/CdS)異質接面之光伏打裝置係薄膜太陽能電池之一個該實例，其中基於碲化鎘(CdTe)之半導體層可用作固有層或吸收器層。
然而，基於CdTe之光伏打裝置通常展現相對較低功率轉換效率，其可歸因於與材料之帶隙有關之相對較低開路電壓(V oc)，此部分係由於CdTe中之低有效載流子濃度及短的少數載流子壽命。CdTe之有效載流子濃度可藉由與p型摻雜劑摻雜得以改良。
改良CdTe太陽能電池之裝置效率的其他問題包括CdTe之高工作函數及CdTe與基於金屬之背接觸層之間之界面處的高背接觸電阻。背接觸電阻可藉由增加背界面處之載流子濃度得以改良。舉例而言，對於p型CdTe材料而言，增加載流子濃度等於增加CdTe材料中之p型載流子以在與背接觸層接觸之CdTe層之背側上形成「歐姆接觸層」。
用於形成歐姆層或摻雜吸收器層之典型方法包括蝕刻CdTe層及將銅納入吸收器層之線處理之後端中。然而，使用典型CdTe處理方法可能難以控制納入主體及背界面中之銅之量。此外，使用典型方法製造之光伏打裝置可包括背界面處之高銅含量，其可不利地影響長期穩定性。此外，使用習用蝕刻試劑蝕刻CdTe層可導致自表面移除CdTe材料，並選擇性蝕刻晶粒邊界，從而引起缺陷增加。
因此，需要改良之處理半導體層之方法。此外，需要改良之包括半導體層之光伏打裝置組態。
提供本發明之實施例以滿足該等及其他需要。一個實施例係處理包括半導體材料之半導體層的方法，其中半導體材料包括氧族化合物。該方法包括使至少一部分半導體材料與鈍化劑接觸。該方法進一步包括藉由將摻雜劑引入至半導體材料中在該半導體層中形成第一區域；及形成富含氧族元素之區域。該方法進一步包括在該半導體層中形成第二區域，該第二區域包括摻雜劑，其中該第二區域中之該摻雜劑之平均原子濃度大於該第一區域中之該摻雜劑之平均原子濃度。
一個實施例係處理包括半導體材料之半導體層的方法，其中半導體材料包括氧族化合物。該方法包括使至少一部分半導體材料與鈍化劑接觸。該方法進一步包括藉由將銅引入至半導體材料中在該半導體層中形成第一區域；及形成富含氧族元素之區域。該方法進一步包括在該半導體層中形成第二區域，該第二區域包括銅，其中第二區域中之銅之平均原子濃度大於第一區域中之銅之平均原子濃度。
一個實施例係處理包括半導體材料之半導體層的方法，其中半導體材料包括氧族化合物。該方法包括使至少一部分半導體材料與鈍化劑接觸。該方法進一步包括藉由將摻雜劑引入至半導體材料中在該半導體層中形成第一區域。該方法進一步包括藉由使至少一部分半導 體材料與化學試劑接觸形成富含氧族元素之區域，其中化學試劑包含碘。該方法進一步包括在該半導體層中形成第二區域，該第二區域包括摻雜劑，其中該第二區域中之該摻雜劑之平均原子濃度大於該第一區域中之該摻雜劑之平均原子濃度。
一個實施例係處理包括半導體材料之半導體層的方法，其中半導體材料包括氧族化合物。該方法包括使至少一部分半導體材料與鈍化劑接觸。該方法進一步包括藉由將銅引入至半導體材料中在該半導體層中形成第一區域。該方法進一步包括藉由使至少一部分半導體材料與化學試劑接觸形成富含氧族元素之區域，其中化學試劑包含碘。該方法進一步包括在該半導體層中形成第二區域，該第二區域包括銅，其中第二區域中之銅之平均原子濃度大於第一區域中之銅之平均原子濃度。
一個實施例係處理包括半導體材料之半導體層的方法，其中半導體材料包括氧族化合物。該方法包括使至少一部分半導體材料與鈍化劑接觸。該方法進一步包括將摻雜劑引入至半導體材料中。該方法進一步包括藉由使至少一部分半導體材料與化學試劑接觸形成富含氧族元素之區域，其中化學試劑包含碘。
一個實施例係處理包括半導體材料之半導體層的方法，其中半導體材料包括氧族化合物。該方法包括藉由使至少一部分半導體材料與化學試劑接觸形成富含氧族元素之區域，其中化學試劑包含碘。該方法進一步包括將摻雜劑引入至富含氧族元素之區域中。
一個實施例係處理包括半導體材料之半導體層的方法。該方法包括使至少一部分半導體材料與化學試劑接觸，其中化學試劑包含碘。該方法進一步包括使至少一部分半導體材料與銅接觸。
一個實施例係處理包括半導體材料之半導體層的方法。該方法包括使至少一部分半導體材料與化學試劑接觸，其中化學試劑包含金 屬鹵化物。該方法進一步包括使至少一部分半導體材料與銅接觸。
一個實施例係處理包括半導體材料之半導體層的方法。該方法包括使至少一部分半導體材料與富含碲之化學試劑接觸以形成富含碲之區域，其中富含碲之化學試劑包含碘。
30‧‧‧太陽能輻射
100‧‧‧光伏打裝置
110‧‧‧半導體層
112‧‧‧第一區域
114‧‧‧第二區域
120‧‧‧窗層
130‧‧‧透明層
132‧‧‧導電層
134‧‧‧緩衝層
140‧‧‧載體
150‧‧‧背接觸層
200‧‧‧光伏打裝置
210‧‧‧半導體層
212‧‧‧第一區域
214‧‧‧第二區域
220‧‧‧窗層
230‧‧‧透明層
240‧‧‧載體
250‧‧‧背接觸層
在參考附圖閱讀下文實施方式後，可更好地理解本發明之該等及其他特徵、態樣及優點，其中：圖1係本發明之一些實施例之半導體層的側面剖視圖。
圖2係本發明之一些實施例之半導體層的側面剖視圖。
圖3係本發明之一些實施例之處理半導體層之方法的流程圖。
圖4係本發明之一些實施例之處理半導體層之方法的流程圖。
圖5係本發明之一些實施例之處理半導體層之方法的流程圖。
圖6係本發明之一些實施例之處理半導體層之方法的流程圖。
圖7係本發明之一些實施例之處理半導體層之方法的流程圖。
圖8係本發明之一些實施例之光伏打裝置的側面剖視圖。
圖9係本發明之一些實施例之光伏打裝置的側面剖視圖。
圖10係本發明之一些實施例之光伏打裝置之電流密度對電壓的曲線。
圖11係根據本發明之一些實施例製備之光伏打裝置及比較試樣之效率對加速壽命測試(ALT)小時的曲線。
圖12顯示本發明之一些實施例之處理條件對效率的效應。
圖13顯示本發明之一些實施例之處理條件對效率的效應。
圖14顯示本發明之一些實施例之處理條件對效率的效應。
圖15顯示本發明之一些實施例之處理條件對效率的效應。
圖16顯示本發明之一些實施例之處理條件對效率的效應。
圖17A係未經處理之CdTe層之掃描電子顯微照片。
圖17B係經富含碲之化學試劑處理之CdTe層的掃描電子顯微照片。
圖18A係未經處理之CdTe層的XPS曲線。
圖18B係本發明之一些實施例之CdTe層的XPS曲線。
圖19顯示富含碲之區域中元素碲之存在。
圖20係顯示富含碲之區域之形成的顯微照片。
圖21係顯示富含碲之區域之形成的顯微照片。
圖22顯示根據本發明之一些實施例製備之CdTe試樣及比較試樣中之碘原子的二次離子質譜(SIMS)濃度曲線。
圖23A顯示本發明之一些實施例之銅濃度隨經處理CdTe層之深度的變化。
圖23B顯示本發明之一些實施例之銅濃度隨經處理CdTe層之深度的變化。
圖23C顯示本發明之一些實施例之銅濃度隨經處理CdTe層之深度的變化。
圖23D顯示本發明之一些實施例之銅濃度隨經處理CdTe層之深度的變化。
圖23E顯示本發明之一些實施例之銅濃度隨經處理CdTe層之深度的變化。
圖23F顯示本發明之一些實施例之銅濃度隨經處理CdTe層之深度的變化。
圖24顯示本發明之一些實施例之處理條件對效率的效應。
本發明之一些實施例包括處理半導體層之方法。更具體而言，本發明係關於處理薄膜光伏打裝置中所用之半導體層的方法。
如前文所述，製造光伏打裝置之習用方法通常包括蝕刻及在後 端線處理時引入銅。然而，使用典型CdTe處理方法可能難以控制納入主體及背界面中之銅之量。此外，使用典型方法製造之光伏打裝置可包括背界面處之高銅含量，其可不利地影響長期穩定性。此外，蝕刻可導致晶粒邊界改變及電分路。本文所述之本發明實施例解決先前技術之所述缺點。本發明之實施例有利地提供有效且穩定之光伏打裝置及其製造方法。
在以下說明書及申請專利範圍中，除非上下文另外明確指示，否則單數形式「一」(「a」、「an」)及「該」包括複數個指示物。除非上下文明確另外指明，否則本文所用術語「或」並不意指具有排他性且係指所存在之提及組份中之至少一者且包括可存在所提及組份之組合之情況。
可施用本文中貫穿本說明書及申請專利範圍使用之近似語言以修飾任一定量表示，其可獲准地變化而不導致與其相關之基本功能變化。因此，由一或多個術語(例如「約」及「實質上」)修飾之值並不限於精確指定值。在一些情況中，近似語言可對應於用於量測該值之儀器的精度。此處及貫穿說明書及申請專利範圍，可組合及/或互換範圍限制，鑑別該等範圍且除非上下文或語言另有說明，否則其包括本文中含有之所有子範圍。
本文所用術語「透明區域」及「透明層」係指容許波長在約300nm至約850nm範圍內之入射電磁輻射之至少70%的平均透射率的區域或層。除非另外明確指明，否則本文所用術語「佈置於......上」係指彼此接觸直接佈置或藉由在其之間插入層間接佈置的層。
本文所用術語「接觸」(「contacting」或「contacted」)意指至少一部分半導體層暴露於(例如直接實體接觸)適宜接觸材料(例如，鈍化劑、化學試劑、摻雜劑來源、接觸組合物、金屬鹽或其組合)。在一些實施例中，可(例如)使用表面處理技術使半導體層表面與適宜接觸 材料接觸。在一些其他實施例中，可使用(例如)浸沒處理使一大部分半導體層與適宜接觸材料接觸。
在說明書、圖示中及申請專利範圍中，除非上下文另外明確指明，否則與方法有關之實施例並不受特定步驟順序限制。因此，在一些實施例中，方法之兩個或更多個步驟可同時實施。或者，在一些其他實施例中，方法之兩個或更多個步驟可依序實施。此外，在以下說明書、圖示中及申請專利範圍中，與方法有關之實施例並不限於申請專利範圍、圖示或說明書中之步驟出現次序。因此，舉例而言，在包括步驟(a)、(b)及(c)之實施例中，步驟(c)可與步驟(b)同時實施、在其之前或之後實施。此外，在一些實施例中，步驟(a)可在步驟(b)之後或在步驟(c)之後實施。在一些其他實施例中，所有三個步驟(a)、(b)及(c)可同時實施。
如下文詳細論述，本發明之一些實施例係關於處理包括氧族化合物半導體材料之半導體層的方法。本文所用術語「半導體層」係指可進一步佈置於一或多個其他層上之半導體材料層。在一些實施例中，半導體層係光伏打裝置之組份。在一些實施例中，半導體層包括吸收器層。本文所用術語「吸收器層」係指吸收太陽能輻射之半導電層。
本文所用術語「氧族化合物」係指至少一種氧族元素及至少一種正電性元素之化合物。術語「氧族元素」係指碲、硒或硫。適宜氧族化合物材料包括碲化鎘、碲化鎂、碲化汞、碲化鉛、碲化鋅、硒化鎘、硒化汞、硒化鉛、硒化鋅、硫化鎘、硫化汞、硫化鋅、硫化鉛、碲化鎘、鎘硫碲化物、鎘錳碲化物、鎘鎂碲化物或其組合。上述半導體材料可單獨或組合使用。此外，該等材料可存於一個以上層中，每一層在單獨層中具有不同類型之半導體材料或具有材料之組合。在某些實施例中，半導體層包括碲化鎘(CdTe)。在某些實施例中，半導體 層包括p型碲化鎘(CdTe)。
根據本發明之一個實施例，提供處理半導體層之方法。參照圖1-3進一步描述本發明之一些實施例之方法。圖1圖解說明包括半導體材料之未經處理之半導體層110的側面剖視圖，如上文所述。圖2圖解說明本發明之一些實施例之經處理之半導體層110的側面剖視圖。圖3圖解說明處理半導體層110之方法10之例示性實施例的流程圖。應注意，在一些實施例中，圖3中之兩個或更多個步驟可同時實施。此外，在一些實施例中，圖3中之兩個或更多個步驟可依序實施，且方法可不受步驟出現次序限制。
在一些實施例中，方法包括於步驟11處使至少一部分半導體材料與鈍化劑接觸。本文所用術語「鈍化劑」係指能夠改變半導體層之物力或組成特性從而改良裝置性能的試劑。在一些實施例中，鈍化劑可容許沿晶粒邊界移除缺陷態。在一些實施例中，例如，鈍化劑可容許在基於CdS/CdTe之光伏打裝置中之CdS層與CdTe層之間擴散，由此使得能夠改良界面。
在一些實施例中，鈍化劑包括氯化鎘(CdCl2)。在一些實施例中，方法可包括使至少一部分半導體材料與氯化鎘或氯化鎘來源接觸。在一些實施例中，可用CdCl2溶液處理一部分半導體材料。在一些實施例中，可用CdCl2蒸氣處理一部分半導體材料。
在一些實施例中，至少一部分半導體材料與鈍化劑接觸之步驟進一步包括熱處理。在一些實施例中，熱處理步驟可在至少一部分半導體材料與鈍化劑接觸步驟之後實施。在一些實施例中，熱處理步驟可與至少一部分半導體材料與鈍化劑接觸步驟同時實施。
在一些實施例中，熱處理步驟係於約300℃至約500℃範圍內之溫度下實施。在一些實施例中，熱處理步驟係於約350℃至約450℃範圍內之溫度下實施。在一些實施例中，熱處理步驟實施約1分鐘至約 60分鐘範圍內之持續時間。在一些實施例中，熱處理步驟實施約10分鐘至約45分鐘範圍內之持續時間。在一些實施例中，熱處理步驟係於惰性環境中實施。在一些其他實施例中，熱處理步驟係於包括氧化環境之環境中實施。氧化環境之非限制性實例包括空氣或氧。
在一些實施例中，方法可進一步包括在用鈍化劑處理半導體材料以自表面移除任何雜質(例如氧化鎘)的步驟後使至少一部分半導體材料與清潔劑接觸。清潔劑之適宜非限制性實例包括乙二胺(EDA)、氫氧化銨(NH4OH)或其組合之水溶液。
繼續參照圖2及3，在一些實施例中，該方法進一步包括於步驟12處藉由將摻雜劑引入至半導體材料中在半導體層110中形成第一區域112。本文所用術語「摻雜劑」係指添加至半導體材料中以改變一或多種性質(例如電性質)的物質。在一些實施例中，第一區域112中之摻雜劑包括p型摻雜劑。在一些實施例中，第一區域112中之摻雜劑包括銅、銀、金或其組合。在某些實施例中，第一區域中之摻雜劑包括銅。本文所用術語「銅」係指元素銅、銅離子或其組合。因此，在某些實施例中，半導體層110中之第一區域112可包括元素銅、銅離子或其組合作為摻雜劑。
在一些實施例中，第一區域112中之摻雜劑之平均原子濃度在約1×1015個原子/cm3至約1×1018個原子/cm3範圍內。在一些實施例中，第一區域112中之摻雜劑之平均原子濃度在約1×1016個原子/cm3至約5×1017個原子/cm3範圍內。本文所用術語「原子濃度」係指每單位體積之原子數。
在一些實施例中，該方法包括於步驟12處使用適宜沈積技術將摻雜劑引入至半導體材料中。適宜沈積技術之非限制性實例可包括物理氣相沈積、化學氣相沈積、電化學沈積、化學浴沈積、原子層沈積、密封空間昇華或其組合。
在一些實施例中，該方法包括於步驟12處使至少一部分半導體材料與摻雜劑來源接觸。在接觸步驟期間，與摻雜劑來源接觸之半導體材料之部分可部分取決於摻雜劑來源之物理形式。在一些實施例中，摻雜劑來源呈固體、溶液、懸浮液、膏糊、蒸氣或其組合形式。因此，舉例而言，在一些實施例中，摻雜劑來源可呈膏糊形式，且該方法可包括將摻雜劑來源之膏糊沈積於半導體層110之表面上。在一些其他實施例中，例如，摻雜劑來源可呈蒸氣形式，且該方法可包括使用適宜氣相沈積技術沈積摻雜劑來源。在一些其他實施例中，例如，摻雜劑來源可呈溶液形式，且該方法可包括將至少一部分半導體層110浸泡於溶液中。在一些該等實施例中，該方法可進一步包括使半導體層110經受熱處理步驟以將摻雜劑引入至半導體材料中。
在一些實施例中，摻雜劑來源包括金屬鹽，且將摻雜劑引入至半導體材料中之步驟包括使至少一部分半導體材料與金屬鹽接觸。本文所用術語「金屬鹽」係指包括至少一種陽離子及至少一種陰離子之化合物。在一些實施例中，金屬鹽包括銅、金、銀或其組合。在一些實施例中，金屬鹽進一步包括陰離子。適宜陰離子之非限制性實例包括硝酸鹽、乙酸鹽、氯化物、碘化物或其組合。在某些實施例中，金屬鹽包括氯化物陰離子。
在某些實施例中，例如，摻雜劑來源可呈金屬鹽溶液形式，且該方法可包括於步驟12處將至少一部分半導體材料浸泡於金屬鹽溶液中。在一些實施例中，可將半導體材料實質上浸沒於金屬鹽溶液中。在一些實施例中，金屬鹽溶液包括至少一種溶劑及至少一種金屬鹽。在一些實施例中，至少一種溶劑包括水。在一些實施例中，可添加少量水溶性溶劑以提供潤濕。該等溶劑之適宜非限制性實例包括甲醇、乙醇、異丙醇、丙酮、四氫呋喃、二甘醇二甲醚或其組合。在某些實施例中，金屬鹽溶液可為水性基金屬鹽溶液。
在一些實施例中，該方法包括於步驟12處在足以在金屬陽離子與半導體材料之間實現陽離子交換的濃度、溫度及持續時間下使至少一部分半導體材料與金屬鹽溶液。上下文中所用術語「陽離子交換」係指一部分金屬陽離子與半導體材料中存在之陽離子交換。
在一些實施例中，摻雜劑係以約10十億份數至約10百萬份數範圍內之濃度存於金屬鹽溶液中。在一些實施例中，摻雜劑係以約100十億份數至約1000十億份數範圍內之濃度存於金屬鹽溶液中。在一些實施例中，摻雜劑係以約150十億份數至約500十億份數範圍內之濃度存於金屬鹽溶液中。
在一些實施例中，該方法包括於步驟12處在約25℃至約100℃範圍內之溫度下使至少一部分半導體材料與金屬鹽溶液接觸。在一些實施例中，該方法包括於步驟12處在約60℃至約75℃範圍內之溫度下使至少一部分半導體材料與金屬鹽溶液接觸。在一些實施例中，該方法包括於步驟12處使至少一部分半導體材料與金屬鹽溶液接觸約1分鐘至約30分鐘範圍內之持續時間。在一些實施例中，該方法包括於步驟12處使至少一部分半導體材料與金屬鹽溶液接觸約2分鐘至約10分鐘範圍內之持續時間。
再次參照圖3，在一些實施例中，該方法包括於步驟13處形成富含氧族元素之區域。本文所用術語「富含氧族元素之區域」係指氧族元素之平均原子濃度大於半導體層110之主體區域(例如，第一區域112)中之氧族元素之平均原子濃度的區域。在一些實施例中，半導體材料包括碲，且該方法包括於步驟13處在半導體層110中形成富含碲之區域。本文所用術語「富含碲之區域」係指碲之平均原子濃度大於半導體層110之主體區域的區域。在一些實施例中，富含碲之區域中之碲之平均原子濃度對半導體層110之主體區域中之碲之平均原子濃度的比率大於約1.2。在一些實施例中，富含碲之區域中之碲之平均 原子濃度對半導體層110之主體區域中之碲之平均原子濃度的比率大於約2。
在一些實施例中，富含碲之區域可進一步由碲對鎘之平均原子比表徵。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約2範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約10範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約40範圍內。本文所用術語「原子比」係指平均原子濃度比。
富含碲之區域中之碲可呈元素碲Te(0)、碲化物(Te2-)或其組合形式。在一些實施例中，富含碲之區域中之碲呈元素碲形式且亦呈碲化物形式。在一些實施例中，富含碲之區域中之至少約50原子百分比之碲實質上呈元素碲形式。在一些實施例中，富含碲之區域中之至少約90原子百分比之碲實質上呈元素碲形式。在一些實施例中，富含碲之區域之元素碲(Te(0))對鎘之平均原子比在大於約1範圍內。在一些實施例中，富含碲之區域之元素碲(Te(0))對鎘之平均原子比在大於約10範圍內。在一些實施例中，富含碲之區域之元素碲(Te(0))對鎘之平均原子比在大於約20範圍內。碲之原子濃度及碲對鎘之原子比可藉由任何適宜技術(例如，x射線光電子光譜(XPS))測定。
富含氧族元素之區域可進一步由厚度表徵。在一些實施例中，富含氧族元素之區域之厚度在大於約10奈米範圍內。在一些實施例中，富含氧族元素之區域之厚度在約10奈米至約1000奈米範圍內。在一些實施例中，富含氧族元素之區域之厚度在約50奈米至約500奈米範圍內。在一些實施例中，與使用習用蝕刻化學試劑形成之富含氧族元素之區域相比，本發明方法可有利地提供更深之富含氧族元素之區域。
富含氧族元素之區域可使用適宜添加或削減技術形成。在一些 實施例中，該方法包括於步驟13處藉由將包括氧族元素之區域沈積於半導體層110上形成富含氧族元素之區域。添加沈積技術之適宜非限制性實例可包括物理氣相沈積、化學氣相沈積、電化學沈積、化學浴沈積、原子層沈積、密封空間昇華或其組合。在某些實施例中，該方法包括於步驟13處藉由將使用上述技術中之一或多者富含碲之區域沈積於半導體層110上來形成富含碲之區域。
在一些其他實施例中，該方法包括於步驟13處藉由使至少一部分半導體材料與化學試劑接觸來形成富含氧族元素之區域。化學試劑之適宜非限制性實例包括氧化劑、酸、金屬鹵化物或其組合。在一些實施例中，化學試劑包括硫酸、氫氯酸或其組合。在某些實施例中，化學試劑包括1%(以體積計)硫酸。金屬鹵化物之適宜非限制性實例包括氯化錳、氯化鋅、氯化銨或其組合。在某些實施例中，化學試劑包括氯化錳。
在一些實施例中，化學試劑包括碘。如稍後詳細闡述，在一些實施例中，可以固體形式或以溶液形式使用碘作為化學試劑。在一些實施例中，碘可以元素形式存於化學試劑中。在一些其他實施例中，碘可以碘化物形式存於化學試劑中。在該等實施例中，化學試劑可進一步包括能夠在反應條件下氧化化學試劑以生成碘的適宜氧化劑。在一些實施例中，化學試劑可進一步包括能夠增加碘於溶液中之溶解性的增溶劑。在一些實施例中，增溶劑可包括鹵化物。在某些實施例中，增溶劑可包括碘化物。在某些實施例中，化學試劑包括碘與碘化物之組合。適宜碘化物之實例包括碘化鈉、碘化鉀、碘化鋰或其組合。
在接觸步驟期間，與化學試劑接觸之半導體材料之部分可部分取決於化學試劑之物理形式。在一些實施例中，化學試劑呈固體、溶液、懸浮液、膏糊、蒸氣或其組合形式。因此，舉例而言，在一些實 施例中，化學試劑可呈膏糊形式，且該方法可包括將化學試劑之膏糊沈積於半導體層110之表面上。在一些其他實施例中，例如，化學試劑可呈溶液形式，且該方法可包括將至少一部分半導體材料浸泡於化學試劑溶液中。在一些實施例中，化學試劑溶液除化學試劑外亦可包括溶劑。在一些實施例中，化學試劑溶液可為水基溶液。
在一些實施例中，該方法包括於步驟13處使至少一部分半導體材料與富含碲之化學試劑接觸以在半導體層110中形成富含碲之區域。本文所用術語「富含碲之化學試劑」係指在適宜接觸條件下與半導體層110接觸時可形成富含碲之區域、同時保持晶粒邊界形態相對於半導體層之晶粒實質上完整的化學試劑。本文所用術語「晶粒邊界形態」係指晶粒邊界大小、晶粒邊界形狀及晶粒邊界組成中之一或多者。
在一些實施例中，富含碲之試劑另外不會導致半導體層之表面實質上溶解。本文所用術語「實質上溶解」係指移除大於約10奈米之半導體表面層。相比之下，「蝕刻化學試劑」相對於晶粒優先蝕刻半導體層之晶粒邊界；且另外導致半導體層之表面實質上溶解。
此上下文中使用之術語「接觸條件」係指化學試劑濃度、反應溫度及化學試劑與半導體層接觸之持續時間中之一或多者。在一些實施例中，化學試劑係以約0.01克/升至約1克/升範圍內之濃度存於化學試劑溶液中。在某些實施例中，化學試劑係以約0.05克/升至約0.5克/升範圍內之濃度存於化學試劑溶液中。
在一些實施例中，該方法包括於約45℃至約180℃範圍內之溫度下使至少一部分半導體材料與化學試劑接觸。在某些實施例中，該方法包括於約50℃至約70℃範圍內之溫度下使至少一部分半導體材料與化學試劑接觸。在一些實施例中，該方法包括使至少一部分半導體材料與化學試劑接觸約30秒至約10分鐘範圍內之持續時間。在一些實施 例中，該方法包括使至少一部分半導體材料與化學試劑接觸約1分鐘至約5分鐘範圍內之持續時間。
繼續參照圖2及3，在一些實施例中，該方法包括於步驟14處在半導體層110中形成第二區域114，其中第二區域114包括摻雜劑。在一些實施例中，該方法包括於步驟14處將摻雜劑引入至半導體材料中以形成第二區域114。在一些實施例中，第二區域114中之摻雜劑包括銅、銀、金或其組合。在某些實施例中，第二區域114中之摻雜劑包括銅。在某些實施例中，半導體層110中之第二區域114包括元素銅、銅離子或其組合作為摻雜劑。
在一些實施例中，該方法包括於步驟14處使用適宜沈積技術形成第二區域114。適宜沈積技術之非限制性實例可包括物理氣相沈積、化學氣相沈積、電化學沈積、化學浴沈積、原子層沈積、密封空間昇華或其組合。
在一些實施例中，該方法包括於步驟14處使至少一部分半導體材料與包括摻雜劑之接觸組合物接觸。在接觸步驟期間，與接觸組合物接觸之半導體材料之部分可部分取決於接觸組合物之物理形式。在一些實施例中，接觸組合物呈固體、溶液、懸浮液、膏糊、蒸氣或其組合形式。因此，舉例而言，在一些實施例中，接觸組合物可呈膏糊形式，且該方法可包括將接觸組合物之膏糊沈積於半導體層110之表面上。在一些實施例中，接觸組合物可呈蒸氣形式，且該方法可包括使用適宜氣相沈積技術沈積接觸組合物。在一些其他實施例中，例如，接觸組合物可呈溶液形式，且該方法可包括將至少一部分半導體層110浸泡於溶液中。在一些該等實施例中，該方法可進一步包括使半導體層110經受熱處理步驟以將摻雜劑引入至半導體材料中。
在一些實施例中，接觸組合物包括金屬鹽，且形成第二區域114之步驟包括使至少一部分半導體材料與金屬鹽接觸。在一些實施例 中，金屬鹽包括銅、金、銀或其組合。在一些實施例中，金屬鹽進一步包括陰離子。陰離子之適宜非限制性實例包括硝酸鹽、乙酸鹽、碘化物、氯化物或其組合。在某些實施例中，金屬鹽包括氯化物陰離子。
在某些實施例中，例如，摻雜劑可呈金屬鹽溶液形式，且該方法可包括於步驟14處將至少一部分半導體材料浸泡於金屬鹽溶液中。在一些實施例中，可將半導體材料實質上浸沒於金屬鹽溶液中。在一些實施例中，金屬鹽溶液包括至少一種溶劑及至少一種金屬鹽。在一些實施例中，至少一種溶劑包括水。在一些實施例中，可添加少量水溶性溶劑以提供潤濕。該等溶劑之適宜實例包括甲醇、乙醇、異丙醇、丙酮、四氫呋喃、二甘醇二甲醚或其組合。在某些實施例中，金屬鹽溶液可為水性基金屬鹽溶液。
在一些實施例中，摻雜劑係以小於約10百萬份數之濃度存於金屬鹽溶液中。在一些實施例中，摻雜劑係以約10十億份數至約1000十億份數範圍內之濃度存於金屬鹽溶液中。在一些實施例中，摻雜劑係以約100十億份數至約500十億份數範圍內之濃度存於金屬鹽溶液中。
在一些實施例中，該方法包括於步驟14處在約25℃至約100℃範圍內之溫度下使至少一部分半導體材料與金屬鹽溶液接觸。在一些實施例中，該方法包括於步驟14處在約60℃至約75℃範圍內之溫度下使至少一部分半導體材料與金屬鹽溶液接觸。
在一些實施例中，該方法包括於步驟14處使至少一部分半導體材料與金屬鹽溶液接觸約1分鐘至約30分鐘範圍內之持續時間。在一些實施例中，該方法包括於步驟14處使至少一部分半導體材料與金屬鹽溶液接觸約2分鐘至約10分鐘範圍內之持續時間。
在某些實施例中，該方法包括於步驟14處摻雜富含氧族元素之區域與摻雜劑以形成第二區域114。在一些實施例中，形成第二區域 114之步驟可進一步包括形成摻雜劑物質之氧族化合物。在一些實施例中，形成第二區域114之步驟可進一步包括形成摻雜劑物質之碲化物。在某些實施例中，第二區域114可包括碲化銅。在一些實施例中，富含氧族元素之區域包括第二區域114。在一些其他實施例中，第二區域114包括富含氧族元素之區域。在一些其他實施例中，富含氧族元素之區域及第二區域114實質上重疊。
在一些實施例中，第二區域114中之摻雜劑之平均原子濃度大於約5×1018個原子/cm3。在一些實施例中，第二區域114中之摻雜劑之平均原子濃度在大於約1×1019個原子/cm3範圍內。在一些實施例中，第二區域114中之摻雜劑之平均原子濃度在約5×1018個原子/cm3至約1×1020個原子/cm3範圍內。
如前文所述，該方法包括處理半導體層110以形成第一區域112及第二區域114，其中第二區域114中之摻雜劑之平均原子濃度大於第一區域112中之摻雜劑之平均原子濃度。在一些實施例中，第二區域114中之摻雜劑之平均原子濃度對第一區域112中之摻雜劑之平均原子濃度的比率大於約5。在一些實施例中，第二區域114中之摻雜劑之平均原子濃度對第一區域112中之摻雜劑之平均原子濃度的比率大於約10。在一些實施例中，第二區域114中之摻雜劑之平均原子濃度對第一區域112中之摻雜劑之平均原子濃度的比率大於約50。
不受限於任何理論，據信半導體層110利用摻雜劑摻雜以形成第一區域112可有利地使得能夠增加光活性材料之載流子濃度。增加載流子濃度可進一步有利地引起VOC增加，此可另外引起光伏打裝置效率增加。此外，不受限於任何理論，據信藉由摻雜富含氧族元素之區域形成第二區域114可有利地引起半導體層110表面之電阻率減小並產生較低開路電阻(ROC)，此可此外引起光伏打裝置效率增加。此外，本發明之實施例藉由在第一區域112及第二區域114中使用摻雜劑之不 同濃度曲線有利地提供穩定光伏打裝置，此可產生更穩定光伏打裝置。
如前文所述，該方法可包括任何步驟順序。在一些實施例中，同時實施步驟11、12、13及14中之兩者或更多者。在一些實施例中，依序實施步驟11、12、13及14中之兩者或更多者。此外，如前文所述，該方法並不受特定步驟順序限制。因此，在一些實施例中，步驟11及12可同時實施。在一些替代實施例中，步驟11及12可依序實施。此外，該方法可不受步驟之次序限制。在一些實施例中，步驟11可在步驟12之前實施，或另一選擇為，步驟12可在步驟11之前實施。
在一些實施例中，使至少一部分半導體材料依序與鈍化劑及摻雜劑來源接觸。在一些實施例中，該方法可包括至少一部分半導體材料與鈍化劑接觸之步驟，之後至少一部分半導體材料與摻雜劑來源接觸之步驟。在一些實施例中，該方法可包括至少一部分半導體材料與摻雜劑來源接觸之步驟，之後至少一部分半導體材料與鈍化劑接觸之步驟。在某些實施例中，該方法包括於步驟11處使至少一部分半導體材料與氯化鎘溶液接觸(例如，藉由浸泡或噴霧)；及隨後於步驟12處，使至少一部分半導體材料與銅鹽溶液接觸(例如，藉由浸泡或噴霧)。在某些實施例中，該方法包括於步驟12處，使至少一部分半導體材料與銅鹽溶液接觸(例如，藉由浸泡或噴霧)；及隨後於步驟11處，使至少一部分半導體材料與氯化鎘溶液接觸(例如，藉由浸泡或噴霧)。
在替代實施例中，使至少一部分半導體材料與鈍化劑及摻雜劑來源同時接觸。在一些實施例中，鈍化劑及摻雜劑來源可存於(例如)相同溶液或膏糊中。在某些實施例中，該方法包括於步驟11及12處使至少一部分半導體材料與包括氯化鎘及銅鹽之溶液接觸。在某些實施例中，可將至少一部分半導體材料浸泡於包括氯化鎘及銅鹽之溶液 中，或另一選擇為，可將氯化鎘及銅鹽同時噴霧至半導體層110表面上。
在一些實施例中，步驟13及14可同時實施。在一些替代實施例中，步驟13及14可依序實施。此外，該方法可不受步驟之次序限制。在一些實施例中，步驟13可在步驟14之前實施，或另一選擇為，步驟14可在步驟13之前實施。
在一些實施例中，使至少一部分半導體材料依序與化學試劑及接觸組合物接觸。在一些實施例中，該方法可包括至少一部分半導體材料與化學試劑接觸之步驟，之後至少一部分半導體材料與接觸組合物接觸之步驟。在一些實施例中，該方法可包括至少一部分半導體材料與接觸組合物接觸之步驟，之後至少一部分半導體材料與化學試劑接觸之步驟。在某些實施例中，該方法包括於步驟13處使至少一部分半導體材料與碘溶液接觸(例如，藉由浸泡或噴霧)；及隨後於步驟14處，使至少一部分半導體材料與銅鹽溶液接觸(例如，藉由浸泡或噴霧)。
在替代實施例中，使至少一部分半導體材料同時與化學試劑及接觸組合物接觸。在一些實施例中，化學試劑及接觸組合物可存於(例如)相同溶液或膏糊中。在某些實施例中，該方法包括於步驟13及14處使至少一部分半導體材料與包括碘及銅鹽之溶液同時接觸。在某些實施例中，可將至少一部分半導體層110浸泡於包括碘及銅鹽之溶液中。
此外，在一些實施例中，該方法可包括同時實施步驟12、13及14。在一些該等實施例中，該方法可包括於步驟12、13及14處使至少一部分半導體材料與包括化學試劑及摻雜劑之組合物同時接觸。在一些該等實施例中，該方法可進一步包括熱處理步驟以將至少一部分摻雜劑引入至半導體材料中以形成第一區域112。在一些該實施例中， 該方法可進一步包括藉由形成包括摻雜劑之氧族元素區域來形成第二區域114，以使第二區域114中之摻雜劑之濃度大於第一區域112中之摻雜劑之濃度。在例示性實施例中，該方法可包括使至少一部分半導體材料與包括碘及銅鹽之溶液接觸，之後熱處理步驟。
在某些實施例中，步驟12及14依序實施。在一些該等實施例中，步驟11及12可同時實施，或另一選擇為，在一些其他實施例中，步驟11及12可依序實施。此外，在一些實施例中，步驟13及14可同時實施，或另一選擇為，在一些其他實施例中，步驟13及14可依序實施。不受限於任何理論，據信根據本發明之一些實施例，藉由分開實施步驟12及14，可更有效地控制第一區域112及第二區域114中引入至半導體層中之摻雜劑之量，此可產生更有效且穩定之光伏打裝置。
根據本發明之一個實施例，提供處理半導體層110之方法。根據本發明之一些實施例，參照圖4進一步闡述該方法。在一些實施例中，該方法20包括於步驟21處使至少一部分半導體材料與鈍化劑接觸。該方法包括於步驟22處將摻雜劑引入至半導體材料中。該方法包括於步驟23處藉由使至少一部分半導體材料與化學試劑接觸形成富含氧族元素之區域，其中化學試劑包括碘。
應注意，在一些實施例中，圖4中之兩個或更多個步驟可同時實施。此外，在一些實施例中，圖4中之兩個或更多個步驟可依序實施，且該方法可不受步驟出現次序限制。在某些實施例中，步驟22係在步驟23之前實施。在某些實施例中，步驟21及22同時實施，或另一選擇為，在一些其他實施例中，步驟21及22依序實施。
參照圖3在本文中如先前闡述方法步驟21、22及23之詳細內容。在一些實施例中，摻雜劑包括銅、銀、金或其組合。在某些實施例中，摻雜劑包括銅。在某些實施例中，摻雜劑包括元素銅、銅離子或其組合。
在一些實施例中，半導體材料中之摻雜劑之平均原子濃度在約1×1015個原子/cm3至約1×1018個原子/cm3範圍內。在一些實施例中，半導體材料中之摻雜劑之平均原子濃度在約1×1016個原子/cm3至約5×1017個原子/cm3範圍內。
在一些實施例中，該方法包括於步驟23處形成富含碲之區域。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約2範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約10範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約40範圍內。
根據本發明之一個實施例，提供處理半導體層之方法。根據本發明之一些實施例，參照圖5進一步闡述方法30。在一些實施例中，方法30包括於步驟31處藉由使至少一部分半導體材料與化學試劑接觸形成富含氧族元素之區域，其中化學試劑包括碘。該方法包括於步驟32處將摻雜劑引入至富含氧族元素之區域中。
應注意，在一些實施例中，圖5中之步驟31及32可同時實施。在一些替代實施例中，圖5中之步驟31及步驟32可依序實施，且該方法可不受步驟出現次序限制。在某些實施例中，步驟31在步驟32之前實施。
如本文中前文參照圖3闡述方法步驟31及32之詳細內容。在一些實施例中，該方法包括於步驟31處形成富含碲之區域。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約2範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約10範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約40範圍內。
在一些實施例中，摻雜劑包括銅、銀、金或其組合。在某些實施例中，摻雜劑包括銅。在某些實施例中，摻雜劑包括元素銅、銅離 子或其組合作為摻雜劑。在一些實施例中，富含氧族元素之區域中之摻雜劑之平均原子濃度大於約5×1018個原子/cm3。在一些實施例中，富含氧族元素之區域中之摻雜劑之平均原子濃度在大於約1×1019個原子/cm3範圍內。在一些實施例中，富含氧族元素之區域中之摻雜劑之平均原子濃度在約5×1018個原子/cm3至約1×1020個原子/cm3範圍內。
根據本發明之一個實施例，提供處理半導體層110之方法。根據本發明之一些實施例，參照圖6進一步闡述方法40。在一些實施例中，方法包括於步驟41處使至少一部分半導體材料與化學試劑接觸，其中化學試劑包括碘。該方法包括於步驟42處使至少一部分半導體材料與銅接觸。
應注意，在一些實施例中，圖6中之步驟41及42可同時實施。此外，在一些實施例中，圖6中之步驟41及42可依序實施，且該方法可不受步驟出現次序限制。在某些實施例中，步驟41在步驟42之前實施。
根據本發明之一個實施例，提供處理半導體層之方法。根據本發明之一些實施例，參照圖7進一步闡述方法50。在一些實施例中，方法50包括於步驟51處使至少一部分半導體材料與化學試劑接觸，其中化學試劑包含金屬鹵化物。該方法包括於步驟52處使至少一部分半導體材料與銅接觸。
應注意，在一些實施例中，圖7中之步驟51及52可同時實施。此外，在一些實施例中，圖6中之步驟51及52可依序實施，且該方法可不受步驟出現次序限制。在某些實施例中，步驟51在步驟52之前實施。
根據本發明之一個實施例，提供處理半導體層之方法。在一些實施例中，該方法包括使至少一部分半導體材料與富含碲之化學試劑 接觸以形成富含碲之區域，其中富含碲之化學試劑包括碘。先前已闡述富含碲之化學試劑。
考慮到前文，根據本發明之一些實施例，本文進一步闡述光伏打裝置及製造光伏打裝置之方法。現參照圖8及9，光伏打裝置100/200包括窗層120/220及佈置於窗層120/220上之半導體層110/210。半導體層110/210包括第一區域112/212及第二區域114/214，第一區域112/212佈置靠近窗層120/220。第一區域112/212及第二區域114/214包括摻雜劑，其中第二區域114/214中之摻雜劑之平均原子濃度大於第一區域112/212中之摻雜劑之平均原子濃度。本文所用術語「佈置於......上」意指端視光伏打裝置之組態而定，窗層120/220或半導體層110/210可佈置於另一者之頂部上。此外，在一些實施例中，可在窗層120/220與半導體層110/210之間佈置一或多個插入層。本文所用術語「靠近」意指與背接觸層150/250相比，第一區域112/212佈置更靠近窗層120/220。
前文已詳細闡述「半導體層」。本文所用術語「窗層」係指實質上透明且與半導體層110/210形成異質接面之半導電層。在一些實施例中，窗層120/220包括n型半導體材料。在該等實施例中，半導體層110/210可經摻雜為p型且窗層120/220及半導體層110/210可形成「n-p」異質接面。窗層120/220之非限制性例示性材料包括硫化鎘(CdS)、硫化銦(III)(In2S3)、硫化鋅(ZnS)、碲化鋅(ZnTe)、硒化鋅(ZnSe)、硒化鎘(CdSe)、氧化硫化鎘(CdS：O)、氧化銅(Cu2O)、氧化鋅水合物(ZnO.H2O)或其組合。在特定實施例中，窗層120/220包括CdS、CdS：O或其組合。
在一些實施例中，第一區域112/212中之摻雜劑包括p型摻雜劑。在一些實施例中，第一區域112/212中之摻雜劑包括銅、銀、金或其組合。在某些實施例中，第一區域112/212中之摻雜劑包括銅。在某 些實施例中，第一區域112/212中之摻雜劑包括元素銅、銅離子或其組合。
在一些實施例中，第一區域112/212中之摻雜劑之濃度橫跨第一區域112/212之厚度實質上恆定。本文所用術語「實質上恆定」意指橫跨第一區域112/212之厚度，摻雜劑之濃度之變化小於約5%。在一些其他實施例中，半導體層110/210包括橫跨第一區域112/212之厚度可變濃度之摻雜劑。
在一些實施例中，第一區域112/212中之摻雜劑之平均原子濃度在約1×1015個原子/cm3至約1×1018個原子/cm3範圍內。在一些實施例中，第一區域112/212中之摻雜劑之平均原子濃度在約1×1016個原子/cm3至約5×1017個原子/cm3範圍內。
第二區域114/214進一步包括富含氧族元素之區域。在一些實施例中，第二區域114/214進一步包括富含碲之區域。先前已定義術語「富含氧族元素之區域」及「富含碲之區域」。在一些實施例中，富含碲之區域可進一步由碲對鎘之平均原子比表徵。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約2範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約10範圍內。在一些實施例中，富含碲之區域之碲對鎘的平均原子比在大於約40範圍內。富含碲之區域中之碲可呈元素碲Te(0)、碲化物(Te2-)或其組合形式。在一些實施例中，富含碲之區域中之碲呈元素碲形式且亦呈碲化物形式。
富含氧族元素之區域可進一步由厚度表徵。在一些實施例中，富含氧族元素之區域之厚度在大於約10奈米範圍內。在一些實施例中，富含氧族元素之區域之厚度在約10奈米至約1000奈米範圍內。在一些實施例中，富含氧族元素之區域之厚度在約50奈米至約500奈米範圍內。
在一些實施例中，第二區域114/214中之摻雜劑包括銅、銀、金或其組合。在某些實施例中，第二區域114/214中之摻雜劑包括銅。在某些實施例中，半導體層110/210中之第二區域114/214包括元素銅、銅離子或其組合作為摻雜劑。在某些實施例中，第二區域114/214可包括碲化銅。
在一些實施例中，第二區域114/214中之摻雜劑之平均原子濃度大於約5×1018個原子/cm3。在一些實施例中，第二區域114/214中之摻雜劑之平均原子濃度在大於約1×1019個原子/cm3範圍內。在一些實施例中，第二區域114/214中之摻雜劑之平均原子濃度在約5×1018個原子/cm3至約1×1020個原子/cm3範圍內。
如前文所述，第二區域114/214中之摻雜劑之平均原子濃度大於第一區域112/212中之摻雜劑之平均原子濃度。在一些實施例中，第二區域114/214中之摻雜劑之平均原子濃度對第一區域112/212中之摻雜劑之平均原子濃度的比率大於約5。在一些實施例中，第二區域114/214中之摻雜劑之平均原子濃度對第一區域112/212中之摻雜劑之平均原子濃度的比率大於約10。在一些實施例中，第二區域114/214中之摻雜劑之平均原子濃度對第一區域112/212中之摻雜劑之平均原子濃度的比率大於約50。
在一些實施例中，半導體層110/210進一步包括碘，且半導體層110/210中之碘之濃度橫跨半導體層110/210之厚度變化。在一些實施例中，如稍後詳細闡述，其中半導體層110/210插入背接觸層與窗層之間，半導體層110/210中之碘之濃度可在遠離背接觸層並朝向窗層之方向上減小。在一些實施例中，半導體層110/210中之碘之平均濃度在約1×1016個原子/cm3至約1×1019個原子/cm3範圍內。在一些實施例中，半導體層110/210中之碘之平均濃度在約1×1015個原子/cm3至約1×1019個原子/cm3範圍內。在一些實施例中，半導體層110/210 中之碘之平均濃度在約1×1016個原子/cm3至約1×1018個原子/cm3範圍內。
在一些實施例中，半導體層110/210包括複數個晶粒邊界且複數個晶粒邊界之形態橫跨半導體層110/210之厚度實質上相同。本文所用術語「晶粒邊界形態」係指晶粒邊界大小、晶粒邊界形狀及晶粒邊界組成中之一或多者。在一些實施例中，富含碲之區域114/214及主體區域112/212中之晶粒邊界形態可實質上相同。相比之下，經受使用強蝕刻化學試劑處理之半導體層通常包括相對於半導體層表面上之晶粒優先經蝕刻之晶粒邊界且可橫跨半導體層之厚度具有可變晶粒形態。如前文所述，本發明之一些實施例之光伏打裝置提供具有富含碲之區域的半導體層，該富含碲之區域可起歐姆背接觸作用，同時保持半導體層之晶粒邊界完整。
現參照圖8及9，根據本發明之一些實施例，本文進一步闡述光伏打裝置組態及製造光伏打裝置之方法。繼續參照圖8，在一些實施例中，光伏打裝置100包括層之「上」組態。在該等實施例中，光伏打裝置100進一步包括載體140且透明層130佈置於載體140上，如圖8中所指示。窗層120佈置於透明層130上且半導體層110佈置於窗層120上，如圖8中所指示。在該等實施例中，太陽能輻射30自載體140進入，且在穿過透明層130及窗層120後進入半導體層110，其中發生入射光(例如，日光)之電磁能至電子-電洞對(亦即，無電荷)之轉化。
在一些實施例中，載體140在期望透射穿過載體140之波長範圍內係透明的。在一個實施例中，載體140對於波長在約400nm至約1000nm範圍內之可見光係透明的。在一些實施例中，載體140包括能夠耐受高於約600℃之熱處理溫度的材料，例如，二氧化矽或硼矽酸玻璃。在一些其他實施例中，載體140包括具有低於600℃之硬化溫度之材料，例如，鈉鈣玻璃或聚醯亞胺。在一些實施例中，可在透明導 電層130與載體140(例如，抗反射層或障壁層(未顯示))之間佈置某些其他層。
在一些實施例中，透明導電層130包括佈置於載體140上之導電層(在業內有時稱作前接觸層)132，如圖8中所指示。在一些實施例中，窗層120直接佈置於導電層132(未顯示)上。在替代實施例中，透明導電層130包括佈置於載體140上之導電層132且在導電層132與窗層120之間插入額外緩衝層134(可選)，如圖8中所指示。在一個實施例中，透明導電層130之厚度在約100奈米至約600奈米範圍內。
在一些實施例中，導電層132包括透明導電氧化物(TCO)。透明導電氧化物之非限制性實例包括氧化鎘錫(CTO)、銦錫氧化物(ITO)、氟摻雜之氧化錫(SnO：F或FTO)、銦摻雜之氧化鎘、錫酸鎘(Cd2SnO4或CTO)、摻雜之氧化鋅(ZnO)(例如鋁摻雜之氧化鋅(ZnO：Al或AZO)、氧化銦-鋅(IZO)及氧化鋅錫(ZnSnOx))或其組合。在一個實施例中，端視所用之具體TCO及其薄片電阻，導電層132之厚度可在約50nm至約600nm範圍內。
在一些實施例中，光伏打裝置100進一步包括插入窗層120與導電層132之間之緩衝層(可選)，亦稱作較高電阻之透明(HRT)層134。在一個實施例中，緩衝層134之厚度在約50nm至約200nm範圍內。適於緩衝層124之材料之非限制性實例包括二氧化錫(SnO2)、氧化鋅錫(錫酸鋅(ZTO))、鋅摻雜之氧化錫(SnO2：Zn)、氧化鋅(ZnO)、氧化銦(In2O3)或其組合。
如前文所述，半導體層110包括第二區域114及第一區域112。第一區域112佈置靠近窗層120，如圖8中所指示。在一個實施例中，光伏打裝置100進一步包括背接觸層150。在一些實施例中，背接觸層150佈置靠近半導體層110之第二區域114。在某些實施例中，另一金屬層(未顯示)(例如，鋁)可佈置於背接觸層150上以提供向外部電路 之橫向傳導。
如所述，本發明之實施例可提供有效且穩定之光伏打裝置。在一些實施例中，光伏打裝置包括窗層；及佈置於窗層上之半導體層，其中於開路處於約65℃下暴露於1太陽照明56天後，光伏打裝置之效率相對於初始值減小小於約5%，且正規化串聯電阻增加小於約1.0ohm-cm2。
在一些實施例中，提供製造光伏打裝置之方法。在一些實施例中，製造光伏打裝置100之方法包括將透明層130佈置於載體140上。在一些實施例中，該方法包括藉由任何適宜技術(例如濺鍍、化學氣相沈積、旋塗、噴塗或浸塗)將包括導電層132之透明層130佈置於載體140上。參照圖8，在一些實施例中，可使用濺鍍使可選緩衝層134沈積於導電層132上以形成透明層130。隨後可將窗層120沈積於透明層130上。窗層120之沈積方法之非限制性實例包括封閉空間昇華(CSS)、氣相輸送方法(VTM)、濺鍍及電化學浴沈積(CBD)中之一或多者。
該方法進一步包括藉由利用一或多種選自以下之方法將半導體層110佈置於窗層120上：封閉空間昇華(CSS)、氣相輸送方法(VTM)、離子輔助物理氣相沈積(IAPVD)、射頻或脈衝磁控管濺鍍(RFS或PMS)、電漿增強化學氣相沈積(PECVD)及電化學沈積(ECD)。
在一些實施例中，製造光伏打裝置之方法進一步包括使用一或多種上述處理技術處理半導體層110。在一些實施例中，該方法進一步包括將背接觸層150佈置於半導體層110上以完成裝置。在沈積後，窗層120、半導體層110、背接觸層150中之一或多者可進一步加熱或隨後經處理(例如，退火)以製造光伏打裝置100。
在替代實施例中，如圖9中所圖解說明，提供包括「基板」組態之光伏打裝置200。光伏打裝置200包括佈置於載體240上之背接觸層 250。此外，半導體層210佈置於背接觸層250上，且窗層220佈置於半導體層210上。如前文所述，半導體層210包括第二區域214及第一區域212。第一區域212佈置靠近窗層220。透明層230進一步佈置於窗層220上。如圖9中所圖解說明，在該等實施例中，太陽能輻射30自透明層230進入且在穿過窗層220後，進入半導體層210，其中發生入射光(例如，日光)之電磁能至電子-電洞對(亦即，無電荷)之轉化。在一些實施例中，圖9中圖解說明之層之組成可具有與如上文圖8中針對上組態所述相同之組成。
在一些實施例中，例示性光伏打裝置100/200中可包括其他組件(未顯示)，例如，匯流條、外部佈線、雷射蝕刻等。舉例而言，在裝置100/200形成光伏打模組之光伏打電池時，經由(例如)電佈線連接可串聯連接複數個光伏打電池以達成期望電壓。可將串聯連接之電池之每一末端附接至適宜導體(例如導線或匯流條)以將所生成電流引導至方便位置，用於連接至使用所生成電流之裝置或其他系統。在一些實施例中，可使用雷射對光伏打裝置100/200之沈積層劃線以將裝置分成複數個串聯連接之單元。本發明之一些實施例進一步包括光伏打模組，其包括一或多個如前文所述之光伏打裝置100/200。
實例 實例1 CdTe/CdS/ZnO/CTO/玻璃試樣之製備
藉由將氧化鎘錫(CTO)沈積於玻璃載體上、之後將氧化鋅錫(ZTO)層沈積於CTO上來製備包括CdTe之多層試樣。隨後將硫化鎘(CdS)沈積於ZTO層上，之後將碲化鎘(CdTe)沈積於CdS層上以形成CdTe/CdS/ZnO/CTO/玻璃試樣。
比較實例1：碲化鎘光伏打裝置
將膠狀石墨膏糊沈積於實例1之CdTe/CdS/ZTO/CTO/玻璃試樣之CdTe層上，之後於160℃下使裝置退火8min。藉由沈積鎳層及鋁層完 成裝置。
比較實例2：經受第一銅處理、之後CdCl2處理、之後第二銅處理之碲化鎘
於65℃下將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣於銅水溶液(第一銅處理，100ppb，pH 2.5)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥。將所得試樣用氯化鎘(CdCl2)(100g/L)塗佈並於415℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。於65℃下將CdCl2處理之試樣於銅水溶液(第二銅處理；250ppb，pH 4.5)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並於160℃下使裝置退火8min。藉由沈積鎳層及鋁層完成裝置。
比較實例3：經受標準銅及背接觸處理之碲化鎘光伏打裝置
使實例1之CdTe/CdS/ZTO/CTO/玻璃試樣經受標準CdCl2/Cu/導電接觸處理以形成背接觸。
實例2：經受依序CdCl2及第一銅處理、之後依序碘及第二銅處理之碲化鎘
將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣用氯化鎘(CdCl2)(100g/L)塗佈並於415℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於65℃下將CdCl2處理之試樣於氯化銅水溶液(第一銅處理；100ppb，pH 2.5)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥。將乾燥試樣於240℃下烘烤4分鐘。於65℃下將所得試樣於碘(I2)之水溶液(0.1g/L,pH 2.5)中浸沒2分鐘。隨後於65℃下將所得試樣於氯化銅水溶液(第二銅處理；250ppb，pH 4.5)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨 膏糊並使裝置於160℃下退火8min。藉由沈積鎳層及鋁層完成裝置。圖10圖解說明光伏打裝置初始及在使裝置經受HALT(高度加速壽命測試)測試條件(於開路下於105℃下暴露於1太陽照明)後的電流密度(mA/cm2)對電壓(V)之圖。表1及2顯示實例2之光伏打裝置對比較實例1及2之光伏打裝置的正規化效率及穩定性數據。如圖10及表2中闡釋，與比較實例1及2之光伏打裝置相比，實例2之光伏打裝置顯示更高效率值及更好穩定性性能。
圖11進一步圖解說明實例2之光伏打裝置對比較實例3(標準CdCl2/Cu背接觸)之光伏打裝置的正規化效率及穩定性數據。如圖11中所圖解說明，與比較實例3之光伏打裝置相比，實例2之光伏打裝置顯示更高效率值及更好穩定性性能。
實例3：經受依序CdCl2及第一銅處理、之後同時碘及第二銅處理之碲化鎘
將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣用氯化鎘(CdCl2)(100g/L)塗佈並於415℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水 沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於65℃下將CdCl2處理之試樣於氯化銅水溶液(第一銅處理；95ppb，pH 2.5)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥。於低及高烘烤溫度下將乾燥之試樣烘烤4分鐘。於65℃下將所得試樣於碘(I2)(0.1g/L,pH 2.5)及氯化銅之水溶液(第二銅處理；250ppb，pH 4.5)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並使裝置於160℃下退火8min。藉由沈積鎳層及鋁層完成裝置。圖12圖解說明光伏打裝置初始及使裝置經受HALT測試條件後的正規化效率值。所獲得之效率及穩定性數據與實例2之光伏打裝置之效率及穩定性數據相當。
實例4：經受CdCl2處理、之後同時碘及第二銅處理(無第一銅處理)之碲化鎘
將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣用氯化鎘(CdCl2)(100g/L)塗佈並於415℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於65℃下將CdCl2處理之試樣於碘(I2)(0.1g/L,pH 2.5)及氯化銅之水溶液(第二銅處理；250ppb，pH 4.5)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並使裝置於160℃下退火8min。藉由沈積鎳層及鋁層完成裝置。圖12圖解說明光伏打裝置初始以及使裝置經受HALT測試條件後的正規化效率值。
如圖12中所圖解說明，相對於經受第一銅處理及第二銅處理之試樣(實例3)，未經受第一銅處理之試樣(實例4)具有較低效率值。然而，在與經受標準背接觸銅處理之試樣(比較實例3)比較時，未經受第一銅處理之試樣(實例4)具有改良之效率。圖12進一步圖解說明第一銅處理期間所用退火溫度(200℃、250℃)對光伏打裝置之效率及穩 定性性能的效應。
實例5：第一銅處理及第二銅處理中之銅濃度對效率及穩定性數據之效應
於65℃下將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣在兩個不同濃度之氯化銅水溶液(第一銅處理；100ppb、200ppb)中浸沒2分鐘。將所得試樣用氯化鎘(CdCl2)溶液(100g/L)噴霧並於390℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於65℃下將CdCl2處理之試樣於兩個不同濃度(100ppb、200ppb)之碘(I2)(0.1g/L)及氯化銅之水溶液中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並使裝置於145℃下退火14分鐘。藉由沈積鎳層及鋁層完成裝置。
圖13圖解說明光伏打裝置初始以及在使裝置經受HALT測試條件後的正規化效率值。圖13圖解說明第一銅處理及第二銅處理期間所用銅濃度對光伏打裝置之效率及穩定性性能的效應。
實例6：經受CdCl2處理、之後碘處理(無第一銅及第二銅處理)對同時碘及銅處理(無第一銅處理)的碲化鎘
將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣用氯化鎘(CdCl2)(100g/L)噴霧並於390℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於65℃下將CdCl2處理之試樣於以下水溶液中浸沒2分鐘：碘(I2)(0.1g/L,pH 2.5)或I2及氯化銅之水溶液(50ppb、100ppb、200ppb及400ppb)。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並使裝置於145℃下退火14分鐘。藉由沈積鎳層及鋁層完成裝置。於145℃下使一些試樣進一步經受層壓烘烤14分鐘。
圖14圖解說明光伏打裝置初始以及在使裝置經受HALT測試條件後的正規化效率值。如圖14中所圖解說明，相對於經受I2及第二銅處理之試樣，僅經受I2處理之試樣具有較低效率值。此外，第二銅處理可改良HALT性能。
實例7：銅濃度對經受依序碘及第二銅處理對同時碘及第二銅處理之碲化鎘的效應
將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣用氯化鎘(CdCl2)(100g/L)塗佈並於415℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於65℃下使所得試樣經受不同濃度(190ppb、290ppb、380ppb、760ppb、1900ppb)之I2(0.1g/L)及銅之同時或依序處理達2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並於160℃下使裝置退火8min。藉由沈積鎳層及鋁層完成裝置。
圖15圖解說明光伏打裝置初始以及在使裝置經受HALT測試條件後的正規化效率值。如圖15中所圖解說明，與I2及Cu之同時處理相比，I2及Cu之依序處理可改良效率。此外，較高濃度(例如，1900ppb)之銅產生具有差HALT性能之裝置。
實例8：碘濃度對效率及穩定性數據之效應
將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣用氯化鎘(CdCl2)(100g/L)塗佈並於415℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於65℃下使所得試樣經受不同濃度(0.036g/L、0.203g/L、0.514g/L及0.1g/L)之I2及銅(350ppb)之依序處理2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並於240℃下使裝置退火8min。藉由沈積鎳層及鋁層完成裝置。
圖16圖解說明光伏打裝置初始以及在使裝置經受HALT測試條件後的正規化效率值。如圖16中所圖解說明，I2濃度影響光伏打裝置之效率及穩定性。此外，較高濃度(例如，0.5g/L)之I2產生具有較低效率值及降低穩定性之裝置。
實例9：經受I2處理之碲化鎘中之富含碲之層
圖17A顯示未經處理之CdTe膜表面之掃描電子顯微照片。圖17B顯示試樣2(經I2處理)之表面之掃描電子顯微照片。如圖17A及17B中所圖解說明，I2處理對經I2處理時之CdTe膜之晶粒邊界無實質效應，而晶粒之主體實質上經I2處理蝕刻。
使用X射線光電子光譜(XPS)測定與未經處理之CdTe層比較的實例2中之鎘及碲的濃度曲線。如圖18A中所圖解說明，未經處理之CdTe層包括化學計量濃度之鎘及碲，且另外，鎘對碲之相對濃度橫跨厚度不變。如圖18B中所圖解說明，在實例2之CdTe層表面附近耗盡鎘且富含碲。因此，如圖18B中所圖解說明，利用I2處理引起形成(例如)厚度為約100nm之富含碲之區域。圖19顯示富含碲之區域包括元素碲(Te(0))以及Te-O。圖20及21進一步顯示在CdTe與背接觸層之間之界面處形成富含碲之層。
使用二次離子質譜(SIMS)測定碲化鎘層中之碘之濃度曲線。圖22顯示實例2及比較實例1之SIMS曲線。如圖22中所圖解說明，經受I2處理之試樣產生具有I2含量之CdTe層。此外，如圖22中所圖解說明，實例2之SIMS曲線顯示，CdTe層中之I2濃度橫跨厚度變化。
實例10：經受不同銅處理之碲化鎘中之銅深度曲線
使用二次離子質譜(SIMS)測定在實例2之不同製程步驟後CdTe層中之銅(Cu)之濃度曲線。如圖23A中所圖解說明，經受CdCl2處理之CdCl2層及未經處理之CdTe層顯示CdTe層中之Cu之類似曲線。此外，使CdTe層經受第一銅處理(Cu-1)之步驟可在CdTe層表面處引入銅，如 圖23B中所圖解說明。第一銅處理步驟、之後烘烤(Cu-1烘烤)可將更多Cu引入至CdTe層之主體中，如圖23C中所圖解說明。圖23D圖解說明I2處理步驟後之銅曲線實質上類似於I2處理步驟之前之銅曲線。表3進一步說明經受不同處理步驟之CdTe層之原子組成百分比。
ND-未檢測
第二銅處理步驟(Cu-2)可將更多Cu引入至CdTe層之表面中，如圖23E中所圖解說明。此外，圖23F顯示實例2之CdTe層對未經處理CdTe層中之銅深度曲線。
實例11：經受第一銅處理、之後碘或氯化錳處理之碲化鎘
將實例1之CdTe/CdS/ZTO/CTO/玻璃試樣用氯化鎘(CdCl2)(100g/L)塗佈並於415℃下熱處理20分鐘。將CdCl2處理之試樣用去離子水沖洗2分鐘，之後於室溫下在乙二胺(EDA)中浸沒1分鐘。隨後將所得試樣用去離子水沖洗並乾燥。隨後於22℃下將CdCl2處理之試樣於氯化錳四水合物水溶液(MnCl2 .4H2O，100g/L，50ppb銅)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥。於65℃下將所得試樣於碘(I2)之水溶液(0.1g/L,pH 2.5)或氯化錳四水合物(MnCl2 .4H2O,600g/L)中浸沒2分鐘。隨後將試樣用去離子水沖洗並乾燥，之後沈積膠狀石墨膏糊並使裝置於160℃下退火8min。藉由沈積鎳層及鋁層完成裝置。圖24圖解說明實例11(I2或MnCl2處理)及比較實例3之光伏打裝置的正規化效率值。如圖24中所圖解說明，實例10之裝置達成之效率值與比較實例3之裝置之效率值相當，且進一步實例10之裝置之效率值更好。
隨附申請專利範圍意欲如同其經設想一樣廣泛地主張本發明且本文提供之實例闡釋多個所有可能實施例之所選實施例。因此，申請者旨在，隨附申請專利範圍並不受用於闡釋本發明之特徵之實例之選擇限制。申請專利範圍中所用詞語「包含「及其語法變型在邏輯上亦對應且包括變化及不同程度之片語，例如但不限於「基本上由......組成」及「由......組成」。若需要，供應範圍；彼等範圍包括其之間之所有子範圍。預計熟習此項技術者將設想到該等範圍之變化且若尚未奉獻給公眾，則(若可能)彼等變化應理解為由隨附申請專利範圍涵蓋。亦預計，科學及技術之發展將使得由於語言之不精確性現在未涵蓋之等效及取代形式成為可能，且若可能，該等變化形式亦應理解為由隨附申請專利範圍涵蓋。
110‧‧‧半導體層
112‧‧‧第一區域
114‧‧‧第二區域

Claims (21)

  1. 一種處理包含半導體材料之半導體層的方法，該方法包含：(a)使至少一部分該半導體材料與鈍化劑接觸，其中該半導體材料包含氧族化合物；(b)藉由將摻雜劑引入至該半導體材料中在該半導體層中形成第一區域；(c)形成富含氧族元素之區域；及(d)在該半導體層中形成第二區域，該第二區域包含摻雜劑；其中該第二區域中之該摻雜劑之平均原子濃度大於該第一區域中之該摻雜劑之平均原子濃度。
  2. 如請求項1之方法，其中該等步驟(a)、(b)、(c)及(d)中之兩者或更多者係同時實施。
  3. 如請求項1之方法，其中該等步驟(a)、(b)、(c)及(d)中之兩者或更多者係依序實施。
  4. 如請求項1之方法，其中該步驟(b)包含使至少一部分該半導體材料與包含該摻雜劑之金屬鹽接觸。
  5. 如請求項1之方法，其中該第一區域中之該摻雜劑包含銅、銀、金或其組合。
  6. 如請求項1之方法，其中該步驟(c)包含使至少一部分該半導體材料與化學試劑接觸。
  7. 如請求項6之方法，其中該化學試劑包含氧化劑、酸、金屬鹵化物或其組合。
  8. 如請求項6之方法，其中該化學試劑包含碘、硫酸、氫氯酸、氯化錳、氯化鋅、氯化銨或其組合。
  9. 如請求項1之方法，其中該步驟(c)包含形成富含碲之區域。
  10. 如請求項1之方法，其中該第二區域中之該摻雜劑包含銅、銀、金或其組合。
  11. 如請求項1之方法，其中該步驟(d)包含使至少一部分該半導體材料與包含濃度小於約10百萬份數之摻雜劑的接觸組合物接觸。
  12. 一種處理包含半導體材料之半導體層的方法，該方法包含：(a)使至少一部分該半導體材料與氯化鎘接觸；(b)藉由將銅引入至該半導體材料中在該半導體層中形成第一區域；(c)藉由使至少一部分該半導體材料與化學試劑接觸形成富含碲之區域，其中該化學試劑包含碘；及(d)在該半導體層中形成第二區域，該第二區域包含銅；其中該第二區域中之銅之平均原子濃度大於該第一區域中之銅之平均原子濃度。
  13. 一種處理包含半導體材料之半導體層的方法，該方法包含：(a)使至少一部分該半導體材料與鈍化劑接觸，該半導體材料包含氧族化合物；(b)將摻雜劑引入至該半導體材料中；及(c)藉由使至少一部分該半導體材料與化學試劑接觸形成富含氧族元素之區域，其中該化學試劑包含碘。
  14. 如請求項13之方法，其中該摻雜劑包含銅、銀、金或其組合。
  15. 如請求項13之方法，其中該步驟(c)包含形成富含碲之區域。
  16. 一種處理包含半導體材料之半導體層的方法，該方法包含：(c)藉由使至少一部分該半導體材料與化學試劑接觸形成富含氧族元素之區域，其中該化學試劑包含碘；及(b)將摻雜劑引入至該富含氧族元素之區域中。
  17. 如請求項16之方法，其中該步驟(b)包含使至少一部分該半導體 材料與包含濃度小於約10百萬份數之摻雜劑的接觸組合物接觸。
  18. 如請求項16之方法，其中該摻雜劑包含銅、銀、金或其組合。
  19. 一種處理包含半導體材料之半導體層的方法，該方法包含：(a)使至少一部分該半導體材料與化學試劑接觸，其中該化學試劑包含碘；及(b)使至少一部分該半導體材料與銅接觸。
  20. 一種處理包含半導體材料之半導體層的方法，該方法包含：(a)使至少一部分該半導體材料與化學試劑接觸，其中該化學試劑包含金屬鹵化物；及(b)使至少一部分該半導體材料與銅接觸。
  21. 如請求項20之方法，其中該金屬鹵化物包含氯化錳、氯化鋅、氯化銨或其組合。
TW102129358A 2012-08-31 2013-08-15 處理半導體層之方法 TW201413791A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/601,110 US9276157B2 (en) 2012-08-31 2012-08-31 Methods of treating a semiconductor layer

Publications (1)

Publication Number Publication Date
TW201413791A true TW201413791A (zh) 2014-04-01

Family

ID=50098563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102129358A TW201413791A (zh) 2012-08-31 2013-08-15 處理半導體層之方法

Country Status (8)

Country Link
US (2) US9276157B2 (zh)
KR (1) KR20140030051A (zh)
CN (1) CN103681956B (zh)
DE (1) DE102013109202A1 (zh)
MY (1) MY162202A (zh)
SG (1) SG2013062914A (zh)
TW (1) TW201413791A (zh)
WO (1) WO2014036494A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698285B2 (en) * 2013-02-01 2017-07-04 First Solar, Inc. Photovoltaic device including a P-N junction and method of manufacturing
US11876140B2 (en) 2013-05-02 2024-01-16 First Solar, Inc. Photovoltaic devices and method of making
US10062800B2 (en) 2013-06-07 2018-08-28 First Solar, Inc. Photovoltaic devices and method of making
CN104518044B (zh) * 2013-09-26 2019-07-23 中国建材国际工程集团有限公司 用来制造CdTe薄层太阳能电池的背接触层的方法
US10529883B2 (en) 2014-11-03 2020-01-07 First Solar, Inc. Photovoltaic devices and method of manufacturing
DE102014225862B4 (de) * 2014-12-15 2023-01-19 China Triumph International Engineering Co., Ltd. Verfahren zur Bildung einer Dünnschicht mit Gradient mittels Spraypyrolyse
DE102014119088A1 (de) * 2014-12-18 2016-06-23 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements und eines Halbleitersubstrats
EP3903352B1 (en) 2018-12-27 2022-03-30 First Solar, Inc. Photovoltaic devices and methods of forming the same
CN114126859B (zh) * 2019-07-25 2023-10-20 Ａｇｃ株式会社 层叠构件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE543308A (zh) 1954-12-04
US4319069A (en) 1980-07-25 1982-03-09 Eastman Kodak Company Semiconductor devices having improved low-resistance contacts to p-type CdTe, and method of preparation
US4456630A (en) 1983-08-18 1984-06-26 Monosolar, Inc. Method of forming ohmic contacts
US6129779A (en) 1997-05-13 2000-10-10 First Solar, Llc Reclaiming metallic material from an article comprising a non-metallic friable substrate
JP4627528B2 (ja) * 2004-03-29 2011-02-09 三井化学株式会社 新規化合物、および該化合物を用いた有機エレクトロニクス素子
US7731920B2 (en) 2005-06-03 2010-06-08 Brookhaven Science Associates System and method for separating tellurium from cadmium waste
US7521376B2 (en) 2005-10-26 2009-04-21 International Business Machines Corporation Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
US8524562B2 (en) 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
US20100243039A1 (en) * 2009-03-31 2010-09-30 General Electric Company Layer for thin film photovoltaics and a solar cell made therefrom
WO2010124026A1 (en) * 2009-04-23 2010-10-28 Reel Solar Incorporated Methods for integrating quantum window structures into solar cells
US20110117696A1 (en) 2009-11-19 2011-05-19 Air Liquide Electronics U.S. Lp CdTe SURFACE TREATMENT FOR STABLE BACK CONTACTS
US8039290B2 (en) 2009-12-16 2011-10-18 General Electric Company Method of making photovoltaic cell
WO2011133361A1 (en) * 2010-04-21 2011-10-27 EncoreSolar, Inc. Method of fabricating solar cells with electrodeposited compound interface layers
US8524524B2 (en) * 2010-04-22 2013-09-03 General Electric Company Methods for forming back contact electrodes for cadmium telluride photovoltaic cells
CN102234811B (zh) 2010-04-30 2014-04-23 通用电气公司 从含碲化镉组件中回收碲的方法
US20110284078A1 (en) 2010-05-21 2011-11-24 EncoreSolar, Inc. Method of forming cadmium telluride thin film
US8187963B2 (en) 2010-05-24 2012-05-29 EncoreSolar, Inc. Method of forming back contact to a cadmium telluride solar cell
WO2012111009A2 (en) * 2011-02-14 2012-08-23 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. Heavily doped semiconductor nanoparticles

Also Published As

Publication number Publication date
SG2013062914A (en) 2014-03-28
US9276157B2 (en) 2016-03-01
WO2014036494A1 (en) 2014-03-06
CN103681956B (zh) 2017-06-09
US20140065763A1 (en) 2014-03-06
KR20140030051A (ko) 2014-03-11
MY162202A (en) 2017-05-31
DE102013109202A1 (de) 2014-03-06
CN103681956A (zh) 2014-03-26
US20160181463A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
TW201413791A (zh) 處理半導體層之方法
US20160190368A1 (en) Photovoltaic Device and Method of Making
US20130074914A1 (en) Photovoltaic devices
US9105802B2 (en) Methods of making photovoltaic devices
US20160005885A1 (en) Method of Making Photovoltaic Devices
TWI578550B (zh) 光伏電池的形成方法及系統
US9117956B2 (en) Method of controlling the amount of Cu doping when forming a back contact of a photovoltaic cell
US9231134B2 (en) Photovoltaic devices
US9496446B2 (en) Photovoltaic devices and method of making
US20130019948A1 (en) Stabilized back contact for photovoltaic devices and methods of their manufacture
US9437760B2 (en) Method of reducing semiconductor window layer loss during thin film photovoltaic device fabrication, and resulting device structure
US8809105B2 (en) Method of processing a semiconductor assembly
US20160126378A1 (en) Photovoltaic Devices and Methods for Making the Same
US20140246083A1 (en) Photovoltaic devices and method of making
CN104167294A (zh) 一种In2S3/CuInS2薄层敏化的宽带半导体光阳极及其制备方法
TW201427054A (zh) 光電變換元件及其製造方法、光電變換元件的緩衝層的製造方法與太陽電池
CN104851938B (zh) 制造具有厚度降低的p-掺杂CdTe层的太阳能电池的方法
CN105576053A (zh) 铜锌锡硫薄膜太阳能电池及其制备方法
WO2015081379A1 (en) A photovoltaic cell and a method of forming a photovoltaic cell
US9269850B2 (en) Method and apparatus for forming copper(Cu) or antimony(Sb) doped zinc telluride and cadmium zinc telluride layers in a photovoltaic device
US20140261676A1 (en) Use of a buffer layer to form back contact to a group iib-via compound device