KR20140028394A

KR20140028394A - Substrate with built-in electronic component

Info

Publication number: KR20140028394A
Application number: KR1020120094542A
Authority: KR
Inventors: 윤민희; 최영식
Original assignee: 삼성전기주식회사
Priority date: 2012-08-28
Filing date: 2012-08-28
Publication date: 2014-03-10
Also published as: KR101388840B1

Abstract

According to the present invention, provided is a substrate with built-in electronic components, which comprises: a first insulating substrate which has one or more first conductive patterns; a core unit which is formed on one side of the first insulating substrate; one or more first electronic components which are placed in the core unit and have a ring-shaped coil electrically connected to the first conductive pattern; and a dummy pad which is formed inside the coil by being separated from the coil and includes copper (Cu).

Description

SUBSTRATE WITH BUILT-IN ELECTRONIC COMPONENT}

본 발명은 전자 부품이 내장된 기판에 관한 것이다.
The present invention relates to a substrate in which electronic components are embedded.

최근 전자 부품이 내장된 기판의 개발은 차세대 다 기능성 및 소형 패키지 기술의 일환으로 주목받고 있는데, 이는 다 기능성 및 소형화의 장점과 더불어, 고기능화의 측면도 일정 정도 포함하고 있으며, 100 MHz 이상의 고주파에서 배선 거리를 최소화하여 고주파에 대한 노이즈를 개선할 수 있을 뿐만 아니라 경우에 따라 FC나 BGA에서 사용되는 W/B 또는 솔더볼을 이용한 부품의 연결에서 오는 신뢰성의 문제를 개선할 수 있는 방안을 제공하기 때문이다.
Recently, development of boards with embedded electronic components has attracted attention as a part of next-generation multi-functional and compact package technology. This includes not only the advantages of multi-functionality and miniaturization, but also some aspects of high functionalization, and wiring distance at high frequency of 100 MHz or more. This is because it minimizes the noise at high frequencies, and in some cases, improves the reliability problem of connecting parts using W / B or solder balls used in FC or BGA.

상기 기판에 내장되는 전자 부품으로 임베디드 인덕터(embedded inductor)가 있다. 이러한 임베디드 인덕터를 FCB에 채용하면, 제품의 상면과 하면 간의 구리(Cu) 용적률의 불 균일을 가져와 휨(warpage)이 발생할 수 있으며, 특히 C4 영역에서의 휨은 다이(die)와 결합시 높이의 불 균일을 야기시켜 수율 저하에 큰 영향을 미치는 문제점이 있었다.
An electronic component embedded in the substrate includes an embedded inductor. Incorporating such embedded inductors into FCB can result in unevenness of the copper (Cu) volume ratio between the top and bottom surfaces of the product, resulting in warpage, especially in the C4 region. There was a problem that caused a non-uniformity and greatly affect the yield decrease.

하기 선행기술문헌 1은, 서로 마주보게 배치된 제1 및 제2 금속박과, 상기 제1 및 제2 금속박 사이에 실장된 전자 부품을 개시하지만, 본 발명의 전자 부품의 상면과 하면 특히 C4 영역에서의 휨 현상을 방지하는 수단은 개시하지 않는다.
The following prior art document 1 discloses first and second metal foils disposed to face each other and electronic components mounted between the first and second metal foils, but the upper and lower surfaces of the electronic component of the present invention, particularly in the C4 region. Means for preventing the warpage phenomenon of the do not disclose.

한국공개특허 10-2006-0116515Korea Patent Publication 10-2006-0116515

당 기술분야에서는, FCB의 C4 영역에서 Cu 용적률을 최적화하여 휨(warpage)을 감소시킴으로써, 다이와 기판의 조립 수율을 향상시킬 수 있는 전자 부품이 내장된 기판의 새로운 방안이 요구되어 왔다.
There is a need in the art for a new method of substrates with embedded electronic components that can improve assembly yield of dies and substrates by optimizing Cu volume fraction in the C4 region of the FCB to reduce warpage.

본 발명의 일 측면은, 적어도 하나의 제1 도체 패턴을 가지는 제1 절연기판; 상기 제1 절연기판의 일면에 형성되는 코어부; 상기 코어부의 내부에 수용되며, 상기 제1 도체패턴과 전기적으로 연결되는 고리형의 코일을 갖는 적어도 하나의 제1 전자 부품; 및 구리(Cu)를 포함하며, 상기 적어도 하나의 코일 내부의 공간부에 상기 코일로부터 이격되어 형성되는 더미 패드; 를 포함하는 전자 부품이 내장된 기판을 제공한다.One aspect of the invention, the first insulating substrate having at least one first conductor pattern; A core part formed on one surface of the first insulating substrate; At least one first electronic component accommodated in the core part and having an annular coil electrically connected to the first conductor pattern; And a dummy pad including copper (Cu), the dummy pad being spaced apart from the coil in a space inside the at least one coil; It provides a substrate with a built-in electronic component comprising a.

본 발명의 일 실시 예에서, 상기 제1 전자 부품은 인덕터로 이루어질 수 있다.In an embodiment of the present disclosure, the first electronic component may be an inductor.

본 발명의 일 실시 예에서, 상기 제1 전자 부품은 상기 제1 절연기판 상에 직접 실장될 수 있다.In an embodiment of the present disclosure, the first electronic component may be directly mounted on the first insulating substrate.

본 발명의 일 실시 예에서, 상기 제1 도체 패턴과 상기 코일을 전기적으로 연결하는 비아 도체를 더 포함할 수 있다.In an embodiment of the present disclosure, the via conductor may further include a via conductor electrically connecting the first conductor pattern and the coil.

본 발명의 일 실시 예에서, 적어도 하나의 제2 도체 패턴을 가지며, 상기 코어부의 타면에 형성되는 제2 절연기판을 더 포함할 수 있다.In an embodiment of the present disclosure, the semiconductor substrate may further include a second insulating substrate having at least one second conductor pattern and formed on the other surface of the core part.

본 발명의 일 실시 예에서, 상기 코어부의 내부에 수용되며, 상기 제2 도체패턴과 전기적으로 연결되는 고리형의 코일을 갖는 적어도 하나의 제2 전자 부품; 및 구리(Cu)를 포함하며, 상기 적어도 하나의 제2 전자 부품의 코일 내부의 공간부에 상기 코일로부터 이격되어 형성되는 더미 패드; 를 더 포함할 수 있다.In one embodiment of the present invention, at least one second electronic component accommodated in the core portion and having an annular coil electrically connected to the second conductor pattern; And a dummy pad including copper (Cu) and spaced apart from the coil in a space inside the coil of the at least one second electronic component. As shown in FIG.

본 발명의 일 실시 예에서, 상기 제2 전자 부품은 상기 제2 절연기판 상에 직접 실장될 수 있다.In an embodiment of the present disclosure, the second electronic component may be directly mounted on the second insulating substrate.

본 발명의 일 실시 예에서, 상기 제2 도체 패턴과 상기 제2 전자 부품의 코일을 전기적으로 연결하는 비아 도체를 더 포함할 수 있다.In an embodiment of the present disclosure, the via conductor may further include a via conductor electrically connecting the second conductor pattern to the coil of the second electronic component.

본 발명의 일 실시 예에서, 상기 코어부의 내부에 고리형의 코일이 다층 구조로 형성되고, 상기 고리형의 코일들의 내부의 공간부에는 상기 코일로부터 이격되어 구리 더미 패드가 선택적으로 형성될 수 있다.
In an embodiment of the present disclosure, an annular coil may be formed in a multi-layered structure in the core part, and a copper dummy pad may be selectively formed in a space part of the annular coils spaced apart from the coil. .

본 발명의 일 실시 형태에 따르면, 임베디드 인덕터의 코일 내부에 위치한 코어부에 구리(Cu) 더미 패드를 형성하여, FCB의 C4 영역에서의 구리(Cu)의 용적률을 최적화하여 휨(warpage)을 감소시킴으로써, 다이와 기판의 조립 수율을 향상시킬 수 있는 효과가 있다.
According to one embodiment of the present invention, a copper (Cu) dummy pad is formed in a core portion located inside a coil of an embedded inductor, thereby optimizing the volume ratio of copper (Cu) in the C4 region of the FCB to reduce warpage. Thereby, there exists an effect which can improve the assembly yield of a die and a board | substrate.

도 1은 본 발명의 일 실시 형태에 따른 임베디드 인덕터 및 기판을 개략적으로 나타낸 사시도이다.
도 2는 도 1의 임베디드 인덕터와 제1 절연기판을 분리한 상태를 나타낸 분해 사시도이다.
도 3은 도 1의 A-A선'단면도이다.
도 4는 도 1의 B-B선'단면도이다.
도 5는 본 발명의 다른 실시 형태에 따른 임베디드 인덕터 및 기판을 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 또 다른 실시 형태에 따른 임베디드 인덕터 및 기판을 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시 형태에 따른 임베디드 인덕터 및 기판을 개략적으로 나타낸 단면도이다.1 is a perspective view schematically illustrating an embedded inductor and a substrate according to an exemplary embodiment of the present disclosure.
FIG. 2 is an exploded perspective view illustrating a state in which the embedded inductor and the first insulating substrate of FIG. 1 are separated.
3 is a cross-sectional view taken along line AA of FIG. 1.
4 is a cross-sectional view taken along line BB 'of FIG. 1.
5 is a schematic cross-sectional view of an embedded inductor and a substrate according to another exemplary embodiment of the present disclosure.
6 is a schematic cross-sectional view of an embedded inductor and a substrate according to still another embodiment of the invention.
7 is a schematic cross-sectional view of an embedded inductor and a substrate according to still another embodiment of the present invention.

이하, 본 발명의 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.

그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below.

또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Moreover, embodiment of this invention is provided in order to demonstrate this invention more completely to the person with average knowledge in the technical field.

따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소를 나타낸다.Therefore, the shapes and sizes of the elements in the drawings and the like can be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings denote the same elements.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.In the drawings, like reference numerals are used throughout the drawings.

덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, "comprising" any component throughout the specification means that, unless specifically stated otherwise, it may further include other components without excluding other components.

또한, 본 실시 형태에 있어서, "제1" 및 "제2"라는 한정은 그 대상을 구분하기 위한 것에 지나지 않으며, 본 발명이 이러한 순서에 의해 제한되는 것은 아니다.
In addition, in this embodiment, the limitation of "first" and "second" is only for distinguishing the object, and this invention is not restrict | limited by this order.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시 형태에 따른 기판(1)은, 제1 도체 패턴(21)을 가지는 제1 절연기판(20)과, 제2 절연기판(20)의 일면에 형성되는 코어부(10)와, 코어부(10)의 내부에 수용되며 제1 도체 패턴(21)과 전기적으로 연결되는 고리형의 코일(31)을 갖는 제1 전자 부품(30)과, 적어도 하나의 코일(31) 내부의 공간부에 코일(31)로부터 이격되어 형성되는 구리 더미 패드(40)를 포함한다.1 to 4, a substrate 1 according to an embodiment of the present invention includes a first insulating substrate 20 having a first conductor pattern 21 and one surface of a second insulating substrate 20. A first electronic component 30 having a core portion 10 formed at the inner side, an annular coil 31 housed in the core portion 10 and electrically connected to the first conductor pattern 21, The copper dummy pad 40 is formed to be spaced apart from the coil 31 in the space inside the at least one coil 31.

이때, 제1 절연기판(20)의 상면에 절연층(미도시)를 더 형성하고, 이 절연층 상에 제1 전자 부품(20)과 전기적으로 연결되도록 도체 패턴을 더 형성할 수 있다.
In this case, an insulating layer (not shown) may be further formed on the upper surface of the first insulating substrate 20, and a conductive pattern may be further formed on the insulating layer to be electrically connected to the first electronic component 20.

또한, 도 7에 도시된 바와 같이,코일(31) 하측으로 코어부(10) 내부에 복수의 고리형의 코일(70, 80, 90)을 다층 구조로 형성하고, 복수의 고리형의 코일(70, 80, 90)의 내부의 공간부에 코일(70, 80, 90)로부터 이격되어 형성되는 추가의 구리 더미 패드(40)를 더 포함할 수 있다.In addition, as shown in FIG. 7, a plurality of annular coils 70, 80, and 90 are formed in a multi-layer structure inside the core part 10 under the coil 31, and a plurality of annular coils ( An additional copper dummy pad 40 may be further formed spaced apart from the coils 70, 80, and 90 in the space portion of the 70, 80, and 90.

이때, 본 실시 형태에서는 구리 더미 패드(40)가 모든 코일(70, 80, 90)의 내부의 공간부에 형성된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않으며, 필요시 코일(70, 80, 90) 중 일부에만 선택적으로 형성될 수 있다.
At this time, in the present embodiment, although the copper dummy pad 40 is formed as a space portion inside all the coils 70, 80, and 90, the present invention is not limited thereto, and the coils 70, 80, It may be selectively formed only in some of the 90).

코어부(10)는 예컨대 보강재(기재)에 수지를 함침시켜 이루어지는 기판으로, 상기 보강재는 유리 천, 유리 부직포, 아라미드 부직포 등을 채용할 수 있으나, 본 발명이 이에 한정되는 것은 아니며 이것들과 동등한 강도를 갖는 절연성 재료이면 채용이 가능하다.The core portion 10 is, for example, a substrate formed by impregnating a resin in a reinforcing material (substrate), and the reinforcing material may be a glass cloth, a glass nonwoven fabric, an aramid nonwoven fabric, or the like, but the present invention is not limited thereto. It can be employ | adopted if it is an insulating material which has a.

이때, 상기 보강재에 함침되는 수지로는, 에폭시 수지, BT(비스말레이미드 트리아진)수지, 폴리이미드 수지 등을 채용할 수 있다.
At this time, epoxy resin, BT (bismaleimide triazine) resin, a polyimide resin, etc. can be employ | adopted as resin impregnated with the said reinforcing material.

제1 전자 부품(30)은 예컨대 트랜지스터, 연산증폭기, 저항, 캐패시터 및 인덕터 중 적어도 하나로 구성될 수 있으며, 본 실시 형태에서는 임베디드 인덕터를 적용하나, 본 발명이 이에 한정되는 것은 아니다.
For example, the first electronic component 30 may include at least one of a transistor, an operational amplifier, a resistor, a capacitor, and an inductor. In the present embodiment, an embedded inductor is used, but the present invention is not limited thereto.

제1 전자 부품(30)은 제1 절연기판(20)에 비아 도체(32)를 통해 구리 등의 전도성 물질로 이루어진 제1 도체 패턴(21)과 전기적으로 연결될 수 있다. 이때, 제1 전자 부품(30)은 경우에 따라 비아 도체(32)를 생략하고 제1 절연기판(20) 상에 직접 실장될 수 있다.
The first electronic component 30 may be electrically connected to the first insulating pattern 20 made of a conductive material such as copper through the via conductor 32 on the first insulating substrate 20. In this case, the first electronic component 30 may be directly mounted on the first insulating substrate 20 by omitting the via conductor 32 in some cases.

비아 도체(32)는 코어부(30)에 두께 방향을 따라 관통되게 관통공(미도시)를 형성하고, 상기 관통공에 도전성 페이스트를 충전하는 등의 방법으로 형성할 수 있다.
The via conductor 32 may be formed by forming a through hole (not shown) through the core portion 30 in the thickness direction, and filling the through hole with a conductive paste.

한편, 도 5 및 도 6을 참조하면, 코어부(10)의 타면에는 제1 절연기판(20)과 마주보도록 제2 절연기판(60)을 더 형성할 수 있다.Meanwhile, referring to FIGS. 5 and 6, a second insulating substrate 60 may be further formed on the other surface of the core part 10 so as to face the first insulating substrate 20.

이러한 제2 절연기판(60)은 적어도 하나의 제2 도체 패턴(미도시)을 가지며, 제1 절연기판(20)과 유사하게 비아 도체를 이용하거나 그 위에 직접 실장되는 방식을 통해 제1 전자 부품(30)과 전기적으로 연결될 수 있다.The second insulating substrate 60 has at least one second conductor pattern (not shown), and similarly to the first insulating substrate 20, the first electronic component may be formed by using a via conductor or directly mounted thereon. And may be electrically connected to 30.

제2 전자부품(50)은 코어부(10)의 내부에 제1 전자 부품(30)과 두께 방향을 따라 서로 이격되게 수용되며, 제2 절연기판(60)의 제2 도체 패턴과 전기적으로 연결되는 고리형의 코일을 가질 수 있다.The second electronic component 50 is accommodated spaced apart from each other along the thickness direction of the first electronic component 30 in the core portion 10, and is electrically connected to the second conductor pattern of the second insulating substrate 60. It may have an annular coil.

이때, 제2 전자부품(50)은 비아 도체(52)를 이용하거나 그 위에 직접 실장되는 방식을 통해 상기 제2 절연기판(60)의 제2 도체 패턴과 전기적으로 연결될 수 있다.In this case, the second electronic component 50 may be electrically connected to the second conductor pattern of the second insulating substrate 60 by using the via conductor 52 or directly mounted thereon.

이때, 제2 전자부품(50)의 코일 내부의 공간부에는 코일로부터 이격되어 더미 패드(40)가 선택적으로 더 형성될 수 있다. 즉, 더미 패드(40)는 제1 전자부품(30)과 제2 전자부품(50) 중 원하는 곳에만 선택적으로 형성할 수 있다.
In this case, the dummy pad 40 may be further formed in the space part of the coil of the second electronic component 50 spaced apart from the coil. That is, the dummy pad 40 may be selectively formed only at a desired place among the first electronic component 30 and the second electronic component 50.

한편, 본 실시 형태에서는 2층의 기판 구조를 예로 들어 도시하여 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 필요시 3층 이상의 기판과 제3 및 제4 전자부품을 더 배치하는 등 그 구조를 적절하게 변경할 수 있다.
In the present embodiment, a two-layer substrate structure is illustrated and described as an example. However, the present invention is not limited thereto, and if necessary, the three-layer substrate and the third and fourth electronic components may be further disposed. Can be changed as appropriate.

더미 패드(40)는 구리(Cu)를 포함하는 재질로 이루어지며, FCB의 C4 영역, 즉 코일(31)의 내부 공간부에서의 코어부(10)의 상면과 하면 간의 구리(Cu)의 용적률을 최적화하여 휨(warpage) 현상을 감소시킴으로써, 기판(1)이 다이(미도시) 등에 결합될 때 그 결합 수율을 향상시킬 수 있다.
The dummy pad 40 is made of a material containing copper (Cu), and the volume ratio of copper (Cu) between the upper surface and the lower surface of the core portion 10 in the C4 region of the FCB, that is, the internal space of the coil 31. By optimizing this to reduce the warpage phenomenon, the bonding yield can be improved when the substrate 1 is bonded to a die (not shown) or the like.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구 범위에 의해 한정하고자 한다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto.

따라서, 청구 범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

1 ; 기판 10 ; 코어부
20 ; 제1 절연기판 21 ; 제1 도체 패턴
30 ; 전자 부품 31, 70, 80, 90 ; 코일
32, 52 ; 비아 도체 40 ; 더미 패드
50 ; 제2 전자부품 60 ; 제2 절연기판One ; Substrate 10; Core portion
20; First insulating substrate 21; First conductor pattern
30; Electronic components 31, 70, 80, 90; coil
32, 52; Via conductor 40; Pile pad
50; Second electronic component 60; Second Insulation Board

Claims

A first insulating substrate having at least one first conductor pattern;
A core part formed on one surface of the first insulating substrate;
At least one first electronic component accommodated in the core part and having an annular coil electrically connected to the first conductor pattern; And
A dummy pad including copper (Cu) and spaced apart from the coil in a space in the at least one coil; Board with an electronic component comprising a.

The method of claim 1,
And the first electronic component is an inductor.

The method of claim 1,
And the first electronic component is mounted directly on the first insulating substrate.

The method of claim 1,
And a via conductor configured to electrically connect the first conductor pattern and the coil to each other.

The method of claim 1,
And a second insulating substrate having at least one second conductor pattern and formed on the other surface of the core part.

6. The method of claim 5,
At least one second electronic component accommodated in the core part and having an annular coil electrically connected to the second conductor pattern; And
A dummy pad including copper (Cu) and spaced apart from the coil in a space portion of a coil of the at least one second electronic component; Substrate with a built-in electronic component, characterized in that it further comprises.

The method according to claim 6,
And the second electronic component is directly mounted on the second insulating substrate.

The method according to claim 6,
And a via conductor electrically connecting the second conductor pattern and the coil of the second electronic component.

The method of claim 1,
An annular coil is formed in a multi-layered structure in the core part, and a copper dummy pad is selectively formed in the space part inside the annular coils to be spaced apart from the coil.