KR20140024227A - 보호 멀티플렉서 - Google Patents

보호 멀티플렉서 Download PDF

Info

Publication number
KR20140024227A
KR20140024227A KR1020130097823A KR20130097823A KR20140024227A KR 20140024227 A KR20140024227 A KR 20140024227A KR 1020130097823 A KR1020130097823 A KR 1020130097823A KR 20130097823 A KR20130097823 A KR 20130097823A KR 20140024227 A KR20140024227 A KR 20140024227A
Authority
KR
South Korea
Prior art keywords
voltage
signal node
power supply
input
passgate
Prior art date
Application number
KR1020130097823A
Other languages
English (en)
Other versions
KR102063124B1 (ko
Inventor
니콜 가네
케네스 피. 스노우든
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20140024227A publication Critical patent/KR20140024227A/ko
Application granted granted Critical
Publication of KR102063124B1 publication Critical patent/KR102063124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

보호 멀티플렉서를 위한 장치 및 방법이 제공된다. 일 예에서, 보호 멀티플렉서 회로는 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 제1 상태에서, 전원 공급기의 입력을 패스게이트의 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나에 연결하도록 구성될 수 있는 제1 스위치를 포함할 수 있다.

Description

보호 멀티플렉서{PROTECTIVE MULTIPLEXER}
본 발명은 회로 보호에 관한 것으로서, 특히, 보호 멀티플렉서를 위한 장치 및 방법에 관한 것이다.
전자 장치가 하나 이상의 부속 장치(accessory device)와 상호 작용할 수 있는 전자 장치의 효용성이 향상될 수 있다. 다수의 부속 장치가 전자 장치의 공통 커넥터를 사용할 수 있는 경우, 작은 크기의 형태에 있어서 물리적인 효용성이 향상될 수 있다. 저전압 부품이 부속 인터페이스에 대해 사용될 수 있는 경우, 전자 장치의 비용이 최소화될 수 있다. 오늘날의 향상된 전자 장치는 효용성, 작은 물리적 크기, 저전압 인터페이스 부품을 확장시킬 수 있으나, 특정 환경에서는 이러한 인터페이스가 고전압 스트레스에 많은 영향을 받을 수 있다.
본 명세서는 무엇보다, 보호 멀티플렉서를 위한 장치 및 방법에 대해 논의한다. 예로서, 보호 멀티플렉서 회로는, 제1 상태에서, 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 전원 공급기의 입력을 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나에 연결하도록 구성될 수 있는 제1 스위치를 포함할 수 있다.
발명의 내용 부분은 본 특허 출원의 발명의 개요를 제공하기 위한 것이다. 이는 본 발명의 배타적이거나 완전한 설명을 제공하기 위한 것이 아니다. 본 특허 출원에 관한 더 많은 정보를 제공하기 위하여 상세한 설명이 포함된다.
도면은 반드시 축척대로 되어 있는 것은 아니며, 전체 도면을 통해 동일한 도면 부호는 유사한 요소를 나타낼 수 있다. 상이한 첨자를 가지는 동일한 도면 부호는 유사한 요소의 다른 예를 나타낼 수 있다. 도면은 일반적으로 본 명세서에서 논의되는 다양한 실시예를 한정하기 위한 것이 아니라, 예시적으로 설명하기 위한 것이다.
도 1은 예시적인 보호 멀티플렉서 회로를 포함하는 예시적인 패스게이트 회로를 개략적으로 나타낸다.
도 2는 예시적인 패스게이트 회로를 개략적으로 나타낸다.
도 3은 예시적인 패스게이트 회로의 저전압 부품에 대한 과전압 스트레스를 감소 또는 제거하는 예시적인 보호 멀티플렉서의 플롯을 개략적으로 나타낸다.
본 발명자는 무엇보다, 실질적으로 상이한 신호 기준 전압을 갖는 디지털 신호와 왜곡이 거의 없거나 전혀 없는 아날로그 신호를 통과시키는 데 사용될 수 있는 일정한 게이트-소스 전압(Vgs) 패스게이트 회로(passgate circuit)를 인지하였다. 몇 가지 예에서, 저전압 부품 및 저전압 부품을 과전압으로부터 보호하고 패스게이트 제어를 위해 입력 기준 전압을 멀티플렉싱(multiplex)하도록 구성된 보호 멀티플렉서 회로(protective multiplexer circuit)를 이용하여 비용 절감 및 전력 효율이 달성될 수 있다. 이러한 보호는 아날로그 신호 진폭이 과전압 상태를 야기할 수 있고 패스게이트에 연결된 커넥터가 잘못 연결되거나 예상치 않은 구성으로 연결되는 경우에 저전압 부품을 보호하는 데 사용될 수 있다.
도 1은 예시적인 보호 멀티플렉서 회로(111)를 포함하는 예시적인 패스게이트 회로(100)를 개략적으로 나타낸다. 특정 예에서, 패스게이트 회로(100)는, 패스게이트 트랜지스터(102)와 같은 패스게이트, 전원 공급기(power supply)(103), 그리고 보호 회로(101)를 포함할 수 있다. 몇 가지 예에서, 패스게이트 회로(100)는 특정 패스게이트 모드를 인에이블(enable) 및 선택하기 위하여 모드 선택 로직(mode selection logic)(104)을 포함할 수 있다. 예를 들어, 패스게이트 트랜지스터(102)는 예컨대, 아날로그 오디오 신호 또는 아날로그 비디오 신호와 같은, 그러나 이에 한정되지 않는, 아날로그 신호를 통과시키는 데 사용될 수 있다. 몇몇 예에서, 패스게이트 트랜지스터(102)는 예컨대, USB 신호, MHL(mobile high-definition link) 신호와 같은, 그러나 이에 한정되지 않는, 특정 프로토콜을 따르는 신호를 통과시킬 수 있다. 특정 예에서, 전원 공급기(103)는 패스게이트 트랜지스터(102)가 인에이블되는 경우 패스게이트 트랜지스터(102)의 게이트-소스 전압(Vgs)을 일정하게 유지시키는 데 사용될 수 있다. 일정한 Vgs는 패스게이트 트랜지스터(102)의 스위치 노드(A, B) 간의 일정한 저항(resistance)을 보장할 수 있다. 패스게이트 트랜지스터(102)의 스위치 노드(A, B) 간의 저항을 유지하는 것은 충실도(fidelity)의 유지와, 스위치 노드(A, B) 사이에 통과되는 신호의 왜곡을 감소 또는 제거를 가능하게 한다. 특정 적용예에서, 아날로그 신호나 디지털 신호의 신호 충실도가 사용자 경험 또는 패스게이트 회로(100)를 포함하는 장치의 신호 전달 강인성(robustness)을 증가시킬 수 있다.
패스게이트 회로(100)가 싱글 모드로 작동하도록 구성된 특정 예에서, 보호 회로(101)는 과전압 스트레스 보호를 제공할 뿐 아니라 패스게이트 트랜지스터(102)를 인에이블 또는 디스에이블(disable)하는 로직을 포함할 수 있다. 패스게이트 회로(100)가 둘 이상의 모드로 작동할 수 있는 특정 예에서, 패스게이트 회로(100)는 보호 멀티플렉서(111)를 형성하는 모드 선택 로직(104)을 포함할 수 있다. 몇몇 예에서, 모드 선택 로직(104) 및 보호 회로(101)는 개별적일 수 있다. 몇 가지 예에서, 보호 멀티플렉서(111)의 모드 선택 로직(104) 및 보호 회로(101)는 몇 가지 부품이 모드 선택, 패스게이트 인에이블/디스에이블, 과전압 스트레스 보호, 또는 이들의 조합에 대한 기능을 제공하도록 통합될 수 있다.
도 1을 다시 참조하면, 특정 예에서, 모드 선택 로직(104) 및 보호 회로(101)는 다수의 공급 전압 및 기준 전압(VHIGH, VLOW, VLIMIT, GND, VUSB _ REF)을 수신할 수 있다. 과전압 스트레스 보호에 대하여, 모드 선택 로직(104) 및 보호 회로(101)은 제한 전압(VLIMIT)을 수신할 수 있다. 특정 예에서, 제한 전압(VLIMIT)은 과전류 스트레스 상태의 검출을 도울 수 있고, 패스게이트 트랜지스터(102)가 아날로그 신호를 통과시키는 모드인 경우 과전압 스트레스 보호를 제공하기 위하여 전원 공급기(103)의 입력 기준 전압 레벨을 클램핑(clamp)하는 데 사용될 수 있다.
특정 예에서, 패스게이트 트랜지스터(102)가 인에이블 되는 경우 및 패스게이트 트랜지스터(102)가 디스에이블되는 경우, 패스게이트 회로(100)의 부품들은 여러 가지 작동 모드 동안 상이한 기준 전압에 접속될 수 있다. 특정 예에서, 낮은 레일(rail) 공급 전압(VLOW)이 패스게이트 회로(100)에 의해 수신될 수 있다. 몇 가지 예에서, 낮은 레일 공급 전압(VLOW)은 패스게이트 스위치 노드(A, B) 중 어느 하나에서의 전압일 수 있다. 몇몇 예에서, 낮은 레일 공급 전압(VLOW)은 접지(GND)일 수 있다. 몇 가지 예에서, 낮은 레일 공급 전압(VLOW)은 패스게이트 회로(100)에 대해 이용 가능한 가장 낮은 전압일 수 있다. 몇 가지 예에서, 낮은 레일 공급 전압(VLOW)은 패스게이트 스위치 노드(A, B) 중 하나에서의 전압 또는 접지(GND) 중에서 가장 낮은 전압일 수 있다. 특정 예에서, 패스게이트 회로(100)는 낮은 레일 공급 전압(VLOW)을 제공하기 위하여 저전압 판별기 회로(discriminator circuit)(도시하지 않음)를 포함할 수 있다.
특정 예에서, 높은 레일 공급 전압(VHIGH)이 패스게이트 회로(100)에 의해 수신될 수 있다. 몇 가지 예에서, 높은 레일 공급 전압(VHIGH)은 패스게이트 스위치 노드(A, B) 중 하나에서의 전압일 수 있다. 몇몇 예에서, 높은 레일 공급 전압(VHIGH)은 제한 전압(VLIMIT)일 수 있다. 몇 가지 예에서, 높은 레일 공급 전압(VHIGH)은 예컨대, 패스게이트 트랜지스터(102)의 USB 모드에 대한 기준 전압(VUSB_REF)과 같은, 다수의 기준 전압 중 하나일 수 있다. 몇 가지 예에서, 높은 레일 공급 전압(VHIGH)은 패스게이트 회로(100)에 대해 이용 가능한 가장 높은 전압일 수 있다. 몇몇 예에서, 높은 레일 공급 전압(VHIGH)은 패스게이트 스위치 노드(A, B) 중 하나에서의 전압, 제한 전압(VLIMIT), 예컨대, USB 모드 기준 전압(VUSB_REF)과 같은 기준 전압, 회로의 이용 가능한 공급 전압(VDD)(도시하지 않음), 또는 이들의 조합 중에서 가장 높은 전압일 수 있다. 특정 예에서, 패스게이트 회로는 높은 레일 공급 전압(VHIGH)을 제공하기 위하여 고전압 판별기 회로(discriminator circuit)(도시하지 않음)를 포함할 수 있다.
도 2는 예시적인 패스게이트 회로(200)를 개략적으로 나타낸다. 일 예에서, 패스게이트 회로(200)는 패스게이트(202), 하나 이상의 전원 공급기(203), 그리고 모드 선택 및 과전압 스트레스 보호를 위한 보호 멀티플렉서(211)를 포함할 수 있다. 특정 예에서, 전원 공급기(203)는 효과적인 전압 변환을 위하여 차지 펌프(charge pump)를 포함할 수 있다. 몇 가지 예에서, 전원 공급기는 제1 차지 펌프(203a) 및 제2 차지 펌프(203b)를 포함할 수 있다. 특정 예에서, 제1 차지 펌프(203a) 및 제2 차지 펌프(203b)는 특히, 패스게이트(202)가 인에이블되는 경우 패스게이트(202)의 게이트-소스 전압(Vgs)을 일정하게 유지하는 데 사용될 수 있다. 이러한 적용예는 2011년 12월 20일에 출원된, "일정한 Vgs 스위치"라는 명칭의 Snowdon의 미국 특허출원 제13/331,332호에서 논의되고, 그 내용 전체가 원용에 의해 본 명세서에 통합된다.
특정 예에서, 보호 멀티플렉서(211)는 적절한 모드 선택 신호를 제공하는 하나 이상의 게이트(212, 213), 그리고 전원 공급기(203)에 기준 전압(VIN)을 제공하는 하나 이상의 스위치 또는 트랜지스터(214, 215)를 포함할 수 있다. 특정 예에서, 전원 공급기(203)에 대한 기준 전압(VIN)은 패스게이트(202) 또는 패스게이트(202)에 연결된 다른 회로의 과전압 스트레스를 감소시키거나 회피하기 위하여 클램핑될 수 있다. 예를 들어, 패스게이트 회로(200)는 아날로그 선택 신호(ANALOG)를 이용하여 아날로그 모드에서 작동하도록 인에이블 및 선택될 수 있다. 이러한 예가 낮은(low) 로직 레벨 신호를 이용하여 인에이블 및 선택된 아날로그 모드를 나타내지만, 예컨대, 아날로그 모드와 같은 패스게이트 회로(200)의 작동 모드를 선택 및 인에이블시키는 데에 다른 로직 레벨 및 신호 유형이 사용될 수 있다는 것이 이해된다.
낮은, 아날로그 선택 신호(ANALOG)를 수신하면, 제1 인버터(212)는 제1 트랜지스터(214)가 낮은 임피던스 상태에 놓이도록 제1 트랜지스터(214)에 제어 신호를 제공할 수 있다. 높은 임피던스 상태에서, 제1 트랜지스터(214)는 패스게이트(202)의 하나 이상의 스위치 노드(A, B)를 전원 공급기(203)의 기준 입력으로부터 격리시킬 수 있다. 낮은 임피던스 상태에서, 제1 트랜지스터(214)는 전원 공급기(203)의 기준 입력을 패스게이트(202)의 스위치 노드(A, B)의 하나 이상에 연결할 수 있다. 아날로그 신호를 수신하면, 전원 공급기(203)에 대한 기준 전압(VIN)이 패스게이트(202)에서 신호 전압의 최고값에 이르기 때문에 패스게이트(202)의 Vgs는 약 VCP1 + VCP2로 일정하게 유지될 수 있다. 이러한 방식은 패스게이트(202)가 왜곡이 거의 없거나 전혀 없는 아날로그 신호를 통과시키도록 할 수 있다. 다만, 패스게이트의 게이트 및 전원 공급기(203)의 출력에 연결된 다른 부품뿐 아니라 패스게이트(202)의 게이트에서의 게이트 전압(Vg)은 접지(GND)를 기준으로 하면, 대략 Vg = VCP1 +VCP2 + VSW일 수 있는데, 여기서 VSW는 패스게이트(202)의 스위치 노드(A, B) 중 하나에서의 신호의 전압이다. 특정 예에서, 패스게이트(202)의 게이트 전압(Vg)은 상기 게이트에 연결된 저전압 부품에서의 전압 스트레스를 야기할 정도로 충분히 높을 수 있다. 임의의 전압이 전기 장치에서 전압 스트레스를 야기할 수 있지만, 이러한 상황에서 전압 스트레스는 상기 장치의 주어진 정격(rating)을 벗어나는 전압 스트레스이고, 주어진 정격 내에서 작동하거나 주어진 정격 내의 전압에 따르는 장치와 비교하여 장치의 유효 수명을 심각하게 감소시킬 수 있는 전압 스트레스이다. 특정 예에서, 제1 인버터(212) 및 제1 트랜지스터(214)를 포함하는 보호 멀티플렉서(211)는 전원 공급기(203)의 입력 기준 전압을 클램핑함으로써 과전압 스트레스의 가능성을 감소 또는 제거할 수 있다. 일 예에서, 제1 인버터(212)는 낮은 레일 공급 전압(VLOW)과 제한 전압(VLIMIT)에 걸친 전압으로 작동될 수 있다. 패스게이트(202)의 노드(A, B)에서의 신호 전압이 가변하기 때문에, 전원 공급기(203)의 입력 기준 전압(VIN)이 신호 전압에 따라 가변할 수 있다. 그러나, 신호 전압이 제한 전압(VLIMIT)보다 낮은, 트랜지스터 역치 또는 턴-온(turn-on) 전압(VT)에 접근하면, 제1 트랜지스터(214)는 소스 팔로워(source follower) 작동 모드로 전환될 수 있고, 전원 공급기(203)의 입력 기준 전압(VIN)은 제1 트랜지스터(214)의 턴-온 전압(VT)보다 작은 제한 전압(VLIMIT)에서 클램핑될 수 있다.
특정 예에서, 패스게이트 트랜지스터(102)가 인에이블되고, 패스게이트 트랜지스터(102)가 디스에이블되는 경우, 패스게이트 회로(200)의 부품들은 여러 가지 작동 모드 동안 상이한 기준 전압에 접속될 수 있다. 특정 예에서, 낮은 레일 공급 전압(VLOW)은 패스게이트 스위치 노드(A, B) 중 하나에서의 전압일 수 있다. 몇몇 예에서, 낮은 레일 공급 전압(VLOW)은 접지(GND)일 수 있다. 몇 가지 예에서, 낮은 레일 공급 전압(VLOW)은 패스게이트 회로(100)에 대해 이용 가능한 가장 낮은 전압일 수 있다. 몇 가지 예에서, 낮은 레일 공급 전압(VLOW)은 패스게이트 스위치 노드(A, B) 중 하나에서의 전압 또는 접지(GND) 중에서 가장 낮은 전압일 수 있다. 특정 예에서, 패스게이트 회로(200)는 낮은 레일 공급 전압(VLOW)을 제공하기 위하여 저전압 판별기 회로(discriminator circuit)(도시하지 않음)를 포함할 수 있다. 몇 가지 예에서, 패스게이트(202)와 제1 트랜지스터(214)가 명령에 따라 낮은 임피던스 상태에서 유지되는 것을 보장하거나 명령에 따라 높은 임피던스 상태에 머무르도록 하기 위하여 제1 트랜지스터(214)의 벌크(bulk)는 낮은 레일 공급 전압(VLOW)에 접속될 수 있다. 특정 예에서, 제1 트랜지스터(214)의 벌크가 낮은 레일 공급 전압(VLOW)에 접속되지 않은 상태에서 패스게이트(202)의 스위치 노드(A, B)에서의 전압 레벨을 변경하는 것은 제1 트랜지스터(214)에서의 의도하지 않은 누설(leakage)을 야기할 수 있다.
특정 예에서, 보호 멀티플렉서(211)는 예컨대, 제2 인버터(213)와 같은 제2 게이트, 그리고 제2 트랜지스터(215)를 포함할 수 있다. 특정 예에서, 패스게이트 회로(200)는 USB 선택 신호(USB)를 이용하여, 예컨대, USB 모드와 같은 디지털 모드에 대해 작동하도록 인에이블 및 선택될 수 있다. 이러한 예가 높은(high) 로직 레벨 신호를 이용하여 인에이블 및 선택된 USB 모드를 나타내지만, 예컨대, USB 모드와 같은, 패스게이트 회로(200)의 작동 모드를 선택 및 인에이블하는 데에 다른 로직 레벨 및 신호 유형이 사용될 수 있음이 이해된다. 높은, USB 선택 신호를 수신하면, 제2 트랜지스터(215)가 낮은 임피던스 상태에 놓이도록 제2 인버터(213)가 제2 트랜지스터(215)에 제어 신호를 제공할 수 있다. 낮은 임피던스 상태에서, 제2 트랜지스터(215)는 전원 공급기(203)의 기준 입력을, 선택된 디지털 모드에 대한 적절한 기준 전압, 예컨대, USB 모드에 대한 USB 모드 기준 전압(VUSB _ REF)에 접속할 수 있다. 높은 임피던스 상태에서, 제2 트랜지스터(215)는 디지털 패스게이트 모드에 대한 기준 전압을 전원 공급기(203)의 기준 입력으로부터 격리시킬 수 있다.
특정 예에서, 본 발명의 범위를 벗어남이 없이, USB 모드 대신 또는 USB 모드에 추가하여 다른 디지털 모드가 가능하다. 이러한 모드는 MHL 모드를 포함할 수 있으나, 이에 한정되지는 않으며, 이러한 모드의 활성화는 그 특정 모드에 대해 적절한 기준을 전원 공급기(203)에 연결하는 것을 포함할 수 있다. 예를 들어, USB는 0.2볼트(volt) 신호 공통 모드를 가질 수 있고 MHL은 2.3볼트 신호 공통 모드를 가질 수 있기 때문에, USB 기준 전압은 MHL 기준 전압과 상이할 수 있다. 특정 예에서, 제1 차지 펌프(203a) 및 제2 차지 펌프(203b)를 포함하여, 전원 공급기(203)는 상이한 전원 공급기 출력 전압만을 허용하거나 또는 제2 트랜지스터(215)에서 수신되는 예컨대, USB 모드 기준 전압(VUSB _ REF)과 같은 기준 전압과 함께 상이한 전원 공급기 출력 전압을 허용하도록 프로그래밍될 수 있다.
특정 예에서, 높은 레일 공급 전압(VHIGH)이 패스게이트 회로(200)에 의해 수신될 수 있다. 몇 가지 예에서, 높은 레일 공급 전압(VHIGH)은 패스게이트 스위치 노드(A, B) 중 하나에서의 전압일 수 있다. 몇몇 예에서, 높은 레일 공급 전압(VHIGH)은 제한 전압(VLIMIT)일 수 있다. 몇 가지 예에서, 높은 레일 공급 전압(VHIGH)은 예컨대, 패스게이트 트랜지스터(102)의 USB 모드에 대한 기준 전압(VUSB_REF)과 같은, 다수의 기준 전압 중 하나일 수 있다. 몇몇 예에서, 높은 레일 공급 전압(VHIGH)은 패스게이트 회로(200)에 대해 이용 가능한 가장 높은 전압일 수 있다. 몇 가지 예에서, 높은 레일 공급 전압(VHIGH)은 패스게이트 스위치 노드(A, B) 중 하나에서의 전압, 제한 전압(VLIMIT), 예컨대, USB 모드 기준 전압(VUSB _ REF)과 같은 기준 전압, 회로의 이용가능한 공급 전압(VDD)(도시하지 않음), 또는 이들의 조합 중 가장 높은 전압일 수 있다. 특정 예에서, 패스게이트 회로는 높은 레일 공급 전압(VHIGH)을 제공하기 위하여 고전압 판별기 회로(도시하지 않음)를 포함할 수 있다. 몇몇 예에서, 패스게이트(202)와 제2 트랜지스터(215)가 명령에 따라 낮은 임피던스 상태에서 유지되고 명령에 따라 높은 임피던스 상태에 머무르는 것을 보장하기 위하여, 제2 트랜지스터(215)의 벌크가 높은 레일 공급 전압(VHIGH)에 연결될 수 있다. 특정 예에서, 제2 트랜지스터(215)의 벌크가 높은 레일 공급 전압(VHIGH)에 접속되지 않은 상태에서 패스게이트(202)의 스위치 노드(A, B)에서의 전압 레벨을 변경하는 것은 제2 트랜지스터(215)의 의도하지 않은 누설을 야기할 수 있다.
도 3은 예시적인 패스게이트 회로에 과전압 스트레스를 야기할 수 있는 신호(301)의 제1 플롯(plot), 상기 신호가 패스게이트 회로에 인가되고 패스게이트가 신호(301)를 통과시키도록 인에이블되는 경우, 전원 공급기 출력(302) 또는 패스게이트 트랜지스터에서의 게이트 전압(Vg)의 제2 플롯, 예시적인 패스게이트 회로의 저전압 부품에 대해 과전압을 스트레스를 감소 또는 제거하는 예시적인 보호 멀티플렉서에 의해 수정된 수정 신호(303)의 제3 플롯을 개략적으로 나타낸다. 패스게이트의 게이트 전압(Vg)이 과-스트레스(over-stress) 전압(VSTRESS)을 넘어서지 않도록 게이트 전압(Vg)(302)이 보호 멀티플렉서에 의해 제한될 수 있음을 주의하여야 한다. 특정 예에서, 과-스트레스 전압(VSTRESS)은 전원 공급기(VPS)와 제한 전압(VLIMIT)을 합산한 전압일 수 있다.
추가 사항
예 1에서, 보호 멀티플렉서 회로는 제1 상태 및 제2 상태를 가지며, 제1 신호 노드, 제2 신호 노드, 그리고 전원 공급기의 입력을 기준으로 하는 제어 전압을 전원 공급기로부터 수신하도록 구성된 제어 노드를 갖는 패스게이트(passgate)의 전원 공급기의 입력에서의 입력 기준 전압을 제공하도록 구성된다. 이러한 보호 멀티플렉서 회로는, 제1 상태에서, 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 전원 공급기의 입력을 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나에 연결하도록 구성된 제1 스위치를 포함할 수 있다.
예 2에서, 예 1의 제1 스위치는 제1 상태에서, 제1 전압이 제1 제한 전압보다 큰 경우, 제2 제한 전압을 입력 기준 전압으로 제공하도록 선택적으로 구성되고, 제2 제한 전압은 제1 제한 전압에서 제1 스위치의 턴-온(turn-on) 전압을 감산한 전압이다.
예 3에서, 예 1-2의 임의의 하나 이상의 제1 스위치는 제1 트랜지스터를 선택적으로 포함한다.
예 4에서, 예 1-3의 임의의 하나 이상의 제1 트랜지스터의 벌크는 제한 전압 및 제1 전압 중 더 작은 전압을 수신하도록 선택적으로 구성된다.
예 5에서, 예 1-4의 임의의 하나 이상의 제1 트랜지스터는, 제1 상태에서, 제1 전압이 제1 제한 전압보다 크고 제1 트랜지스터의 소스 노드에서의 전압이 제1 제한 전압인 경우, 소스 팔로워로서 선택적으로 구성된다.
예 6에서, 예 1-5의 임의의 하나 이상의 제1 스위치는, 제2 상태에서, 제1 신호 노드 및 제2 신호 노드를 전원 공급기로부터 격리시키도록 선택적으로 구성된다.
예 7에서, 예 1-6의 임의의 하나 이상의 보호 멀티플렉서 회로는, 제2 상태에서, 전원 공급기의 입력을 제1 전압과 상이하고 제1 제한 전압과 상이한 제3 전압에 연결하도록 구성된 제2 스위치를 선택적으로 포함한다.
예 8에서, 예 1-7의 임의의 하나 이상의 제2 스위치는, 제1 상태에서, 전원 공급기의 입력을 제3 전압으로부터 격리시키도록 선택적으로 구성된다.
예 9에서, 예 1-8의 임의의 하나 이상의 제2 스위치는 제2 트랜지스터를 선택적으로 포함한다.
예 10에서, 예 1-9의 임의의 하나 이상의 제2 트랜지스터의 벌크는 제1 전압, 제1 제한 전압 및 제3 전압 중 더 높은 전압을 수신하도록 선택적으로 구성된다.
예 11에서, 아날로그 모드 및 USB 모드를 가지며, 제1 신호 노드, 제2 신호 노드, 그리고 전원 공급기의 입력을 기준으로 하는 제어 전압을 전원 공급기로부터 수신하도록 구성된 제어 노드를 갖는 패스게이트의 작동 방법은, 패스게이트가 아날로그 모드에 있는 경우에, 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 제1 스위치를 이용하여 전원 공급기의 입력을 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나에 연결하는 단계를 포함할 수 있다.
예 12에서, 예 1-11의 임의의 하나 이상의 방법은 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 큰 경우, 제2 제한 전압을 전원 공급기의 입력에 제공하는 단계를 선택적으로 포함하고, 제2 제한 전압은 제1 제한 전압에서 제1 스위치의 턴-온(turn-on) 전압을 감산한 전압이다.
예 13에서, 예 1-12의 임의의 하나 이상의 제1 스위치는 제1 트랜지스터를 선택적으로 포함하고, 예 1-12의 임의의 하나 이상의 방법은 제1 트랜지스터의 벌크에서 제1 제한 전압 및 제1 전압 중 더 작은 전압을 수신하는 단계를 선택적으로 포함한다.
예 14에서, 예 1-13의 임의의 하나 이상의 방법은 제1 전압이 제1 제한 전압보다 크고, 제1 트랜지스터의 소스 노드에서의 전압이 제1 제한 전압인 경우, 아날로그 모드 동안 소스 팔로워로서 제1 트랜지스터를 작동시키는 단계를 선택적으로 포함한다.
예 15에서, 예 1-14의 임의의 하나 이상의 방법은 USB 모드 동안 제1 스위치를 이용하여 제1 신호 노드 및 제2 신호 노드를 전원 공급기의 입력으로부터 격리시키는 단계를 선택적으로 포함한다.
예 16에서, 예 1-15의 임의의 하나 이상의 방법은 USB 모드에서, 제2 스위치를 이용하여 제1 전압과 상이하고 제1 제한 전압과 상이한 제3 전압에 전원 공급기의 입력을 연결하는 단계를 선택적으로 포함한다.
예 17에서, 예 1-16의 임의의 하나 이상의 방법은 아날로그 모드에서 제2 스위치를 이용하여 전원 공급기의 입력을 제3 전압으로부터 격리시키는 단계를 선택적으로 포함한다.
예 18에서, 예 1-17의 임의의 하나 이상의 제2 스위치는 제2 트랜지스터를 선택적으로 포함하고, 예 1-17의 임의의 하나 이상의 방법은 제2 트랜지스터의 벌크에서 제1 전압, 제1 제한 전압 및 제3 전압 중 더 높은 전압을 수신하는 단계를 선택적으로 포함한다.
예 19에서, 시스템은 제1 신호 노드, 제2 신호 노드 및 제어 노드를 가지며, 인에이블(enable)된 경우 제1 신호 노드 및 제2 신호 노드 사이에서 신호를 통과시키고, 디스에이블(disable)된 경우 제1 신호 노드 및 제2 신호 노드를 서로 격리시키도록 구성된 패스게이트, 제어 노드에 전원 공급기의 입력을 기준으로 하는 제어 전압을 제공하도록 구성된 전원 공급기 및 제1 상태 및 제2 상태를 가지며, 전원 공급기의 입력에 입력 기준 전압을 제공하도록 구성된 보호 멀티플렉서 회로를 포함할 수 있다. 이러한 보호 멀티플렉서 회로는, 제1 상태에서, 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나에 전원 공급기의 입력을 연결하도록 구성되고, 제1 신호 노드 또는 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 큰 경우, 제1 제한 전압에서 제1 트랜지스터의 턴-온 전압을 감산한 제2 제한 전압을 전원 공급기의 입력에 제공하도록 구성되고, 제2 상태에서, 제1 신호 노드 및 제2 신호 노드를 전원 공급기로부터 격리시키고 제1 제한 전압 및 제1 전압 중 더 작은 전압을 벌크 노드에서 수신하도록 구성된 제1 트랜지스터 및 제2 상태에서, 전원 공급기의 입력을 제1 전압과 상이하고 제1 제한 전압과 상이한 제3 전압에 연결시키도록 구성되고, 제1 상태에서, 전원 공급기의 입력을 제3 전압으로부터 격리시키고 제1 전압, 제1 제한 전압 및 제3 전압 중 더 높은 전압을 제2 트랜지스터의 벌크 노드에서 수신하도록 구성된 제2 트랜지스터를 포함한다.
예 20에서, 예 1-19의 임의의 하나 이상의 전원 공급기는 제1 차지 펌프 및 제2 차지 펌프를 선택적으로 포함한다.
본 명세서에서, "일" 또는 "하나의"라는 표현은, 특허 문헌에서 흔히 쓰이는 바와 같이, 다른 경우들이나 "적어도 하나" 또는 "하나 이상"이라는 표현의 용법과 관계없이 하나 또는 하나 이상을 포함하도록 사용된다. 본 명세서에서는, 특별한 지시가 없는 이상 "A 또는 B"가 "A이나 B가 아닌", "B이나 A가 아닌" 및 "A 및 B"를 포함하도록, "또는"이라는 표현은 독점적이지 않은 것을 언급하도록 사용된다. 첨부된 청구범위에서, "포함하다(including)" 및 "~인(in which)"이라는 표현은 "구비하다(comprising)" 및 "~인, ~이고(wherein)"의 공통 등가물로 사용된다. 또한, 이하의 청구범위에서, "포함하다" 및 "구비하다"라는 표현은 개방형(open-eneded)인데, 즉, 청구항에서 이 표현 앞에 열거된 것 이외의 요소들을 포함하는 시스템, 장치, 물품, 또는 프로세스 또한 여전히 그 청구항의 범위 내에 포함되는 것으로 간주된다. 더욱이, 이하의 청구범위에서, "제1", "제2" 및 "제3" 등의 표현은 단순히 표지로서 사용되며, 그러한 대상에 대한 수적 요건을 강제하려는 의도는 아니다.
상기 설명은 예시를 위한 것으로, 본 발명을 제한하려는 것은 아니다. 예컨대, 전술한 예가 PNP 장치와 같은, 특정 트랜지스터 유형과 관련하여 설명되었더라도, 하나 이상의 예가 NPN 장치에 적용될 수 있고, 본 발명의 범위를 벗어남이 없으면 그 반대도 같다. 다른 예에서, 전술한 예(또는 이러한 실시예의 하나 이상의 태양)는 서로 조합되어 이용될 수도 있다. 통상의 기술자가 상술한 설명을 검토함으로써 다른 실시예가 이용될 수 있다. 요약서는 독자가 기술적 개시의 본질을 빠르게 확인할 수 있도록 하기 위하여, 37 C.F.R. §1.72(b)에 따라 제공된다. 요약서는 그것이 청구항의 범위나 의미를 해석하거나 제한하기 위해 사용되는 것이 아님을 이해해야 한다. 또한, 본 발명의 상세한 설명 부분에서는, 여러 특징이 함께 그룹화되어 개시를 간략화할 수 있다. 이것은 청구되지 않은 개시된 특징이 임의의 청구항에서도 필수적이지 않음을 의도하는 것으로 해석되어야 한다. 오히려, 발명의 청구 대상은 특정한 공개 실시예의 모든 특징보다 작게 두어도 좋다. 따라서, 이하의 청구범위는 이에 의하여 상세한 설명에 포함되는 것이고, 각각의 청구항은 그 자체가 개별적인 실시예를 나타낸다. 본 발명의 범위는 첨부된 청구범위와 함께 청구항으로 나타낸 등가물의 전체 범위를 참조하여 결정되어야 한다.

Claims (15)

  1. 제1 신호 노드, 제2 신호 노드, 그리고 전원 공급기의 입력을 기준으로 하는 제어 전압을 상기 전원 공급기(power supply)로부터 수신하도록 구성된 제어 노드를 갖는 패스게이트(passgate)의 상기 전원 공급기의 입력에서의 입력 기준 전압을 제공하도록 구성된, 제1 상태 및 제2 상태를 갖는 보호 멀티플렉서 회로(protective multiplexer circuit)로서,
    상기 제1 상태에서, 상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 상기 전원 공급기의 입력을 상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나에 연결하도록 구성된 제1 스위치를 포함하는,
    보호 멀티플렉서 회로.
  2. 제1항에 있어서,
    상기 제1 스위치는,
    상기 제1 상태에서, 상기 제1 전압이 상기 제1 제한 전압보다 큰 경우, 제2 제한 전압을 상기 입력 기준 전압으로 제공하도록 구성되고,
    상기 제2 제한 전압은,
    상기 제1 제한 전압에서 상기 제1 스위치의 턴-온(turn-on) 전압을 감산한, 보호 멀티플렉서 회로.
  3. 제1항에 있어서,
    상기 제1 스위치는,
    제1 트랜지스터를 포함하는, 보호 멀티플렉서 회로.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 제1 스위치는,
    제2 상태에서, 상기 제1 신호 노드 및 상기 제2 신호 노드를 상기 전원 공급기로부터 격리시키도록 구성된, 보호 멀티플렉서 회로.
  5. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 제2 상태에서, 상기 제1 전압과 상이하고 상기 제1 제한 전압과 상이한 제3 전압에 상기 전원 공급기의 입력을 연결하도록 구성된 제2 스위치를 포함하는, 보호 멀티플렉서 회로.
  6. 제5항에 있어서,
    상기 제2 스위치는,
    상기 제1 상태에서, 상기 전원 공급기의 입력을 상기 제3 전압으로부터 격리시키도록 구성된, 보호 멀티플렉서 회로.
  7. 제5항에 있어서,
    상기 제2 트랜지스터의 벌크(bulk)가 상기 제1 전압, 상기 제1 제한 전압 및 상기 제3 전압 중 더 높은 전압을 수신하도록 구성된, 보호 멀티플렉서 회로.
  8. 아날로그 모드 및 USB 모드를 가지며, 제1 신호 노드, 제2 신호 노드, 그리고 전원 공급기의 입력을 기준으로 하는 제어 전압을 상기 전원 공급기로부터 수신하도록 구성된 제어 노드를 갖는 패스게이트의 작동 방법으로서,
    상기 패스게이트가 상기 아날로그 모드인 경우에, 상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 제1 스위치를 이용하여, 상기 전원 공급기의 입력을 상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나에 연결하는 단계를 포함하는,
    패스게이트의 작동 방법.
  9. 제8항에 있어서,
    상기 패스게이트의 작동 방법은,
    상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나의 상기 제1 전압이 상기 제1 제한 전압보다 큰 경우, 제2 제한 전압을 상기 전원 공급기의 입력에 제공하는 단계를 포함하고,
    상기 제2 제한 전압은,
    상기 제1 제한 전압에서 상기 제1 스위치의 턴-온(turn-on) 전압을 감산한, 패스게이트의 작동 방법.
  10. 제8항에 있어서,
    상기 제1 스위치는,
    제1 트랜지스터를 포함하고,
    상기 패스게이트의 작동 방법은,
    상기 제1 트랜지스터의 벌크에서 상기 제1 제한 전압 및 상기 제1 전압 중 더 작은 전압을 수신하는 단계를 포함하는, 패스게이트의 작동 방법.
  11. 제10항에 있어서,
    상기 제1 전압이 상기 제1 제한 전압보다 크고, 상기 제1 트랜지스터의 소스 노드에서의 전압이 상기 제한 전압인 경우, 아날로그 모드 동안 상기 제1 트랜지스터를 소스 팔로워(source follower)로서 작동시키는 단계를 포함하는, 패스게이트의 작동 방법.
  12. 제8항 내지 제11항 중 어느 하나의 항에 있어서,
    상기 USB 모드 동안 상기 제1 스위치를 이용하여, 상기 제1 신호 노드 및 상기 제2 신호 노드를 상기 전원 공급기의 입력으로부터 격리시키는 단계를 포함하는, 패스게이트의 작동 방법.
  13. 제8항 내지 제11항 중 어느 하나의 항에 있어서,
    상기 USB 모드에서, 제2 스위치를 이용하여, 상기 제1 전압과 상이하고 상기 제1 제한 전압과 상이한 제3 전압에 상기 전원 공급기의 입력을 연결하는 단계를 포함하는, 패스게이트의 작동 방법.
  14. 제1 신호 노드, 제2 신호 노드 및 제어 노드를 가지며, 인에이블(enable)되면 상기 제1 신호 노드 및 상기 제2 신호 노드 사이에 신호를 통과시키고, 디스에이블(disable)되면 상기 제1 신호 노드 및 상기 제2 신호 노드를 서로 격리시키도록 구성된 패스게이트;
    상기 제어 노드에 제어 전압을 제공하도록 구성된 전원 공급기로서, 상기 제어 전압은 상기 전원 공급기의 입력을 기준으로 하는, 상기 전원 공급기; 및
    제1 상태 및 제2 상태를 가지며, 상기 전원 공급기의 입력에 입력 기준 전압을 제공하도록 구성된 보호 멀티플렉서 회로를 포함하고,
    상기 보호 멀티플렉서 회로는,
    상기 제1 상태에서, 상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나의 제1 전압이 제1 제한 전압보다 작은 경우, 상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나에 상기 전원 공급기의 입력을 연결하도록 구성되고, 상기 제1 신호 노드 또는 상기 제2 신호 노드 중 적어도 하나의 상기 제1 전압이 상기 제1 제한 전압보다 큰 경우, 상기 제1 제한 전압에서 상기 제1 트랜지스터의 턴-온 전압을 감산한 제2 제한 전압을 상기 전원 공급기의 입력에 제공하도록 구성되며, 상기 제2 상태에서, 상기 제1 신호 노드 및 상기 제2 신호 노드를 상기 전원 공급기로부터 격리시키고 상기 제1 제한 전압 및 상기 제1 전압 중 더 작은 전압을 벌크 노드에서 수신하도록 구성된, 제1 트랜지스터; 및
    상기 제2 상태에서, 상기 전원 공급기의 입력을 상기 제1 전압과 상이하고 상기 제1 제한 전압과 상이한 제3 전압에 연결시키도록 구성되고, 상기 제1 상태에서, 상기 전원 공급기의 입력을 상기 제3 전압으로부터 격리시키고 상기 제1 전압, 상기 제1 제한 전압 및 상기 제3 전압 중 더 높은 전압을 제2 트랜지스터의 벌크 노드에서 수신하도록 구성된, 상기 제2 트랜지스터를 포함하는, 시스템.
  15. 제14항에 있어서,
    상기 전원 공급기는,
    제1 차지 펌프(charge pump) 및 제2 차지 펌프를 포함하는, 시스템.
KR1020130097823A 2012-08-20 2013-08-19 보호 멀티플렉서 KR102063124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/589,690 US8975923B2 (en) 2012-08-20 2012-08-20 Protective multiplexer
US13/589,690 2012-08-20

Publications (2)

Publication Number Publication Date
KR20140024227A true KR20140024227A (ko) 2014-02-28
KR102063124B1 KR102063124B1 (ko) 2020-01-07

Family

ID=50099875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130097823A KR102063124B1 (ko) 2012-08-20 2013-08-19 보호 멀티플렉서

Country Status (3)

Country Link
US (1) US8975923B2 (ko)
KR (1) KR102063124B1 (ko)
CN (2) CN103633988B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975923B2 (en) 2012-08-20 2015-03-10 Fairchild Semiconductor Corporation Protective multiplexer
US9838004B2 (en) 2015-03-24 2017-12-05 Fairchild Semiconductor Corporation Enhanced protective multiplexer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105680869A (zh) * 2016-01-29 2016-06-15 成都科创谷科技有限公司 一种基于瞬时电压抑制的缓冲串行电路
CN105743512A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种基于高速串行器的输入电路结构
CN105743514A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种带有反馈并行数据接口的高速串行器
CN105743513A (zh) * 2016-01-29 2016-07-06 成都科创谷科技有限公司 一种基于保护性多路复用器的串行电路
US10153768B1 (en) 2018-02-28 2018-12-11 Nxp Usa, Inc. Integrated circuitry and methods for reducing leakage current

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110199146A1 (en) * 2010-02-12 2011-08-18 Winfried Bakalski High-Frequency Switching Circuit
US20110293100A1 (en) * 2010-05-28 2011-12-01 Fairchild Semiconductor Corporation Audio amplifier performance while maintaining usb compliance and power down protection
US20120274362A1 (en) * 2011-04-27 2012-11-01 Nxp B.V. Tracking and hold operations for an analog-to-digital converter

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1045217A (en) 1976-02-10 1978-12-26 Glenn A. Pollitt Constant impedance mosfet switch
JP3102833B2 (ja) 1994-09-06 2000-10-23 株式会社 沖マイクロデザイン 昇圧回路
JP3330746B2 (ja) 1994-09-09 2002-09-30 新日本製鐵株式会社 ブートストラップ回路
FR2742942B1 (fr) 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
US5914589A (en) 1996-09-04 1999-06-22 Stmicroelectronics, S.R.L. Voltage boosting circuit for high-potential-side MOS switching transistor
FR2756984B1 (fr) 1996-12-05 1999-01-08 Gec Alsthom Syst Et Serv Alimentation de secours destinee a suppleer provisoirement a une carence d'une source d'alimentation principale
KR100278984B1 (ko) * 1998-01-08 2001-01-15 김영환 멀티레벨 출력신호를 갖는 멀티플렉서
US6163199A (en) * 1999-01-29 2000-12-19 Fairchild Semiconductor Corp. Overvoltage/undervoltage tolerant transfer gate
US20030016072A1 (en) * 2001-07-18 2003-01-23 Shankar Ramakrishnan Mosfet-based analog switches
US20040196089A1 (en) * 2003-04-02 2004-10-07 O'donnell John J. Switching device
US7253675B2 (en) 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage
US7427887B2 (en) * 2005-05-13 2008-09-23 Analog Devices, Inc. Open drain driver, and a switch comprising the open drain driver
CN101213461B (zh) * 2005-06-03 2013-01-02 辛纳普蒂克斯公司 使用sigma-delta测量技术检测电容的方法和系统
TWI315929B (en) 2006-10-31 2009-10-11 Au Optronics Corp Charge pump
US7782117B2 (en) 2008-12-18 2010-08-24 Fairchild Semiconductor Corporation Constant switch Vgs circuit for minimizing rflatness and improving audio performance
US8564918B2 (en) * 2011-02-16 2013-10-22 Fairchild Semiconductor Corporation Pass gate off isolation
US8674863B2 (en) 2011-06-07 2014-03-18 Microchip Technology Incorporated Distributed bootstrap switch
US20130049847A1 (en) 2011-08-31 2013-02-28 Analog Devices, Inc. Bootstrapping techniques for control of cmos transistor switches
US8779839B2 (en) 2011-12-20 2014-07-15 Fairchild Semiconductor Corporation Constant Vgs switch
CN102545883B (zh) * 2012-02-06 2014-03-19 烽火通信科技股份有限公司 基于cmos工艺实现的高速多选一复用器
US8710900B2 (en) * 2012-03-22 2014-04-29 Fairchild Semiconductor Corporation Methods and apparatus for voltage selection for a MOSFET switch device
US8610489B2 (en) * 2012-05-15 2013-12-17 Fairchild Semiconductor Corporation Depletion-mode circuit
US8536928B1 (en) 2012-05-25 2013-09-17 Fairchild Semiconductor Corporation Constant VGS charge pump for load switch applications
US8975923B2 (en) 2012-08-20 2015-03-10 Fairchild Semiconductor Corporation Protective multiplexer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110199146A1 (en) * 2010-02-12 2011-08-18 Winfried Bakalski High-Frequency Switching Circuit
US20110293100A1 (en) * 2010-05-28 2011-12-01 Fairchild Semiconductor Corporation Audio amplifier performance while maintaining usb compliance and power down protection
US20120274362A1 (en) * 2011-04-27 2012-11-01 Nxp B.V. Tracking and hold operations for an analog-to-digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975923B2 (en) 2012-08-20 2015-03-10 Fairchild Semiconductor Corporation Protective multiplexer
US9838004B2 (en) 2015-03-24 2017-12-05 Fairchild Semiconductor Corporation Enhanced protective multiplexer

Also Published As

Publication number Publication date
CN103633988B (zh) 2016-08-31
CN103633988A (zh) 2014-03-12
KR102063124B1 (ko) 2020-01-07
US8975923B2 (en) 2015-03-10
US20140049861A1 (en) 2014-02-20
CN203482179U (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
KR102063124B1 (ko) 보호 멀티플렉서
KR102379554B1 (ko) 보호 회로
US10826488B2 (en) Switch device with switch circuits that provide high voltage surge protection
US10396664B2 (en) Redundant power supply control circuit
US9253564B2 (en) Noise-canceling headphone depletion-mode switch
KR101519316B1 (ko) 오디오 인터페이스 자기 적응 장치
US8890599B1 (en) Intrinsic comparator delay for output clamping circuit
US8981843B2 (en) Translator including overstress protection
KR20140060243A (ko) 고전압 벌크 구동장치
KR101802832B1 (ko) 전력 저하시 가능한 스위치
KR20120080551A (ko) 개선된 에지 레이트 제어를 갖는 스위치
US10529702B2 (en) Method and circuitry for on-chip electro-static discharge protection scheme for low cost gate driver integrated circuit
US20190036444A1 (en) Load switch and method of switching same
US10411690B2 (en) Low side output driver reverse current protection circuit
US20190089248A1 (en) Voltage conversion apparatus and control method therefor
US20160149492A1 (en) Voltage adjusting apparatus
WO2018233268A1 (en) SYSTEM AND METHOD FOR MIXED TRANSMISSION OF SIGNALS AND POWER SUPPLY THROUGH A SINGLE CABLE
US11128126B2 (en) Internal voltage-canceling circuit and USB device using the same
US9264043B2 (en) Low power level shifter with output swing control
US20170346273A1 (en) Overvoltage protection device
US9846671B2 (en) Bidirectional data transmission system
EP1678828B1 (en) Switch
JP2010206974A (ja) 電源システム及びその動作方法
US20240162718A1 (en) Negative Transient Voltage Suppression in a Wireless Communication Device
US20240176574A1 (en) Audio switch with turn-off helper for digital interface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant