KR20140004423U - 디스플레이 패널 제어 회로 및 그 멀티 칩 모듈 - Google Patents

디스플레이 패널 제어 회로 및 그 멀티 칩 모듈 Download PDF

Info

Publication number
KR20140004423U
KR20140004423U KR2020130001754U KR20130001754U KR20140004423U KR 20140004423 U KR20140004423 U KR 20140004423U KR 2020130001754 U KR2020130001754 U KR 2020130001754U KR 20130001754 U KR20130001754 U KR 20130001754U KR 20140004423 U KR20140004423 U KR 20140004423U
Authority
KR
South Korea
Prior art keywords
voltage
coupled
display panel
output terminal
resistor
Prior art date
Application number
KR2020130001754U
Other languages
English (en)
Other versions
KR200475048Y1 (ko
Inventor
더-지운 왕
Original Assignee
리치테크 테크놀로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리치테크 테크놀로지 코포레이션 filed Critical 리치테크 테크놀로지 코포레이션
Publication of KR20140004423U publication Critical patent/KR20140004423U/ko
Application granted granted Critical
Publication of KR200475048Y1 publication Critical patent/KR200475048Y1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 고안은, 스플레이 패널 제어 회로로서, 출력 단자와 고전압 소스 사이에 결합된 고전압측 스위치와, 상기 출력 단자와 저전압 소스 사이에 결합된 저전압측 스위치와, 상기 출력 단자와 스위칭 노드 사이에 결합된 전압 조절 스위치를 구비하는 전압 조절 유닛; 상기 스위칭 노드에 결합된 캐소드와 전압 상승 노드에 결합된 애노드를 구비하는 제 1 다이오드, 및 상기 스위칭 노드에 결합된 애노드와 전압 하강 노드에 결합된 캐소드를 구비하는 제 2 다이오드를 구비하는 방향 제어 유닛; 상기 전압 상승 노드와 성형 전압 소스 사이에 결합된 전압 상승 저항기; 및 상기 전압 하강 노드와 상기 성형 전압 소스 사이에 결합된 전압 하강 저항기를 포함하는 디스플레이 패널 제어 회로를 제공한다.

Description

디스플레이 패널 제어 회로 및 그 멀티 칩 모듈{DISPLAY PANEL CONTROL CIRCUIT AND MULTI-CHIP MODULE THEREOF}
본 고안은 디스플레이 패널 제어 회로에 관한 것이고, 보다 상세하게는 전류 소스 경로와 전류 드레인 경로를 2개의 상이한 저항기 회로에 의해 분리하고 이 2개의 경로에 2개의 다이오드를 각각 제공하는 디스플레이 패널 제어 회로에 관한 것이다.
LCD 디스플레이에서 픽셀을 구동하기 위한 기본 구동 전압 파형은 도 1의 파형(1)으로 도시된 바와 같고, 여기서 구동 전압은 하이 레벨과 로우 레벨 사이를 스위칭한다. 픽셀 구동시 더 우수한 성능을 위해, "게이트 성형(gate shaping)" 기술이 제안된다. 구동 전압이 로우 레벨에서 하이 레벨로 스위칭할 때, 게이트 성형 기술은 구동 전압을 중간 레벨로 미리 상승하고(pre-raise), 그리고 구동 전압이 하이 레벨에서 로우 레벨로 스위칭할 때, 게이트 성형 기술은 구동 전압을 중간 레벨로 미리 하강하여(pre-drop), 레벨 스위칭 사이에 갭을 감소시킨다. 구동 전압이 너무 빨리 그 레벨을 스위칭하는 경우 (짧은 시간에 큰 갭으로 레벨들 사이를 스위칭하는 경우), 기생 커패시턴스에 의해 야기된 피드 스루 효과(feed through effect)가 픽셀 그레이스케일에 영향을 미치고 이 그레이스케일이 빗나가게 할 수 있다. 도 1에서, 수직 스케일은 전압을 나타내고 수평 스케일은 시간을 나타낸다. 파형(1)은 게이트 성형 없는 파형이고, 파형(2 내지 4)은 여러 실제 필요에 따라 설계된 여러 게이트 성형 유형{예를 들어 상승 게이트 성형(A)과 하강 게이트 성형(B)과 같은}을 가지는 파형이다.
도 2를 참조하면, 종래 기술의 디스플레이 패널 제어 회로(10)가 도시된다. 도 1에 도시된 파형은 출력 단자(VG)에서 생성되는 것이다. 전압(VGH 및 VGL)은 도 1에 도시된 하이 레벨과 로우 레벨에 대응하는 각각 고전압 소스와 저전압 레벨 소스이다. 회로(10)가 도 1의 파형(2)을 생성하는 것으로 가정하면, 이 회로는 다음과 같이 동작한다: 첫째, 스위치(ML)가 턴온되고 스위치(MH, MD1, 및 MD2)는 턴오프되어 로우 레벨의 파형(2)을 생성한다. 다음으로, 스위치(MH 및 ML)가 턴오프되고 스위치(MD1 및 MD2)가 턴온되면, 전압 단자(AVDD)가 출력 단자(VG)를 충전하여 파형(2)에 상승 게이트 성형을 생성하고, 여기서 상승 게이트 성형(A)의 기울기는 저항기(R)에 의해 결정되며: 저항기(R)가 더 작은 저항(resistance)을 구비할 때 출력 구동 전압은 더 빠르게 상승하고, 저항기(R)가 더 높은 저항을 구비할 때 전압 구동 출력은 더 느리게 상승한다. 다음으로, 스위치(MH)가 턴온되고 스위치(Ml, MD1 및 MD2)가 턴오프되면, 고전압 소스(VGH)는 출력 단자(VG)에 전력을 공급하여 하이 레벨의 파형(2)을 생성한다. 다음으로, 출력 단자(VG)에서의 전압을 로우 레벨로 스위칭하기 전에, 스위치(MH 및 ML)가 턴오프되고 스위치(MD1 및 MD2)가 턴온되면 출력 단자(VG)가 전압 단자(AVDD) 쪽으로 방전되어 파형(2)에 하강 게이트 성형(B)을 생성하고, 또한 하강 게이트 성형(B)의 기울기는 또한 저항기(R)에 의해 제어된다. 전술된 종래 기술은 상승 게이트 성형(A)과 하강 게이트 성형(B)이 동일한 저항기(R)에 의해 제어되어 상승 및 하강 기울기가 다르게 설정될 수 없는 단점을 가지고 있다.
도 3을 참조하면, 다른 종래 기술의 디스플레이 패널 제어 회로(20)가 도시된다. 디스플레이 패널 제어 회로(10)에 비해 디스플레이 패널 제어 회로(20)는, 저항기(R)가 전압 상승 다이오드(Dr)와 직렬로 연결된 전압 상승 저항기(Rr) 및 전압 하강 저항기(Rf)를 구비하는 병렬 회로로 대체된다는 것이 다르다. 상승 게이트 성형(A)의 상승 기울기는 병렬 회로의 저항에 의해 결정된다; 하강 게이트 성형(B)의 하강 기울기는 전압 하강 저항기(Rf)의 저항에 의해 결정된다. 이 회로에서 상승 및 하강 기울기는 다르게 설정될 수 있지만, 이것은 병렬 회로의 저항을 계산할 것을 요구하고 상승 기울기와 하강 기울기가 서로 영향을 미치기 때문에, 이 설정은 복잡하다.
도 4를 참조하면, 다른 종래 기술의 디스플레이 패널 제어 회로(30)가 도시된다. 디스플레이 패널 제어 회로(10)에 비해, 전압 하강 저항기(RF) 및 스위치(MD1 및 MD2)는 도 2에 도시된 저항기(R)와 스위치(MD1 및 MD2)에 대응하지만, 디스플레이 패널 제어 회로(30)는 다른 그룹의 전압 상승 저항기(Rr) 및 스위치(MR1 및 MR2)를 더 포함한다. 상승 게이트 성형은 전압 상승 저항기(Rr) 및 스위치(MR1 및 MR2)를 도통(conducting)시키는 것에 의해 생성되고, 하강 게이트 성형은 전압 하강 저항기(Rf) 및 스위치(MD1 및 MD2)를 도통시키는 것에 의해 생성된다. 즉, 전압 상승 저항기(Rr) 및 전압 하강 저항기(Rf)는 각각 상승 게이트 성형과 하강 게이트 성형의 기울기를 결정하여, 이들은 복잡한 계산 없이 다르게 설정될 수 있다. 이 종래 기술이 더 용이한 설정을 가능하게 할 수 있는 잇점을 가지고 있지만, 고전압 트랜지스터인 것을 요구하는 추가적인 스위치(MR1 및 MR2)는 비용을 상당히 증가시킨다.
그리하여, 상승 게이트 성형과 하강 게이트 성형의 기울기가 상이하고 용이하게 설정될 수 있는 간단하고 저비용의 디스플레이 패널 제어 회로를 제공하는 것이 요구된다.
일 실시예에서, 본 고안은, 디스플레이 패널의 픽셀을 제어하기 위해 출력 단자에서 제어 전압을 제어하는 디스플레이 패널 제어 회로로서, 출력 단자와 고전압 소스 사이에 결합된 고전압측 스위치와, 상기 출력 단자와 저전압 소스 사이에 결합된 저전압측 스위치와, 상기 출력 단자와 스위칭 노드 사이에 결합된 전압 조절 스위치를 구비하는 전압 조절 유닛; 상기 스위칭 노드에 결합된 캐소드와 전압 상승 노드에 결합된 애노드를 구비하는 제 1 다이오드와, 상기 스위칭 노드에 결합된 애노드와 전압 하강 노드에 결합된 캐소드를 구비하는 제 2 다이오드를 구비하는 방향 제어 유닛; 상기 전압 상승 노드와 성형 전압 소스 사이에 결합된 전압 상승 저항기; 및 상기 전압 하강 노드와 상기 성형 전압 소스 사이에 결합된 전압 하강 저항기를 포함하는, 디스플레이 패널 제어 회로를 개시한다.
다른 실시예에서, 본 고안은, 디스플레이 패널의 픽셀을 제어하기 위해 출력 단자에서 제어 전압을 제공하는 디스플레이 패널 제어 회로로서, 상기 출력 단자와 고전압 소스 사이에 결합된 고전압측 스위치와, 상기 출력 단자와 저전압 소스 사이에 결합된 저전압측 스위치와, 상기 출력 단자와 스위칭 노드 사이에 결합된 전압 조절 스위치를 구비하는 전압 조절 유닛; 상기 스위칭 노드에 결합된 전압 상승 저항기; 상기 스위칭 노드에 결합된 전압 하강 저항기; 및 전압 상승 저항기에 결합된 캐소드와 성형 전압 소스에 결합된 애노드를 구비하는 제 1 다이오드와, 상기 전압 하강 저항기에 결합된 애노드와 상기 성형 전압 소스에 결합된 캐소드를 구비하는 제 2 다이오드를 구비하는 방향 제어 유닛을 포함하는, 디스플레이 패널 제어 회로를 개시한다.
바람직하게는, 전압 조절 스위치는, 상이한 바이어스 방향으로 연결된 기생 다이오드를 구비하는 직렬 연결된 2개의 트랜지스터; 또는 바이어스 방향이 조절가능한 기생 다이오드를 구비하는 트랜지스터 스위치를 포함한다.
본 고안의 바람직한 실시예에서, 전압 조절 유닛과 방향 제어 유닛은 하나의 칩에 통합되거나, 또는 하나의 멀티 칩 모듈에 패키징된 별개의 칩에 각각 통합될 수 있다.
본 고안의 바람직한 실시예에서, 전압 상승 저항기와 전압 하강 저항기는 칩 또는 칩들에 대해 외부 디바이스이다.
또 다른 실시예에서, 본 고안은, 디스플레이 패널의 픽셀을 제어하기 위해 출력 단자에서 제어 전압을 제공하는, 디스플레이 패널 제어 회로의 멀티 칩 모듈로서, 상기 출력 단자와 고전압 소스 사이에 결합된 고전압측 스위치와, 상기 출력 단자와 저전압 소스 사이에 결합된 저전압측 스위치를 구비하는 제 1 칩; 및 상기 스위칭 노드에 결합된 캐소드와 전압 상승 저항기를 통해 성형 전압 소스에 결합하기 위한 애노드를 구비하는 제 1 다이오드와, 상기 스위칭 노드에 결합된 애노드와, 전압 하강 저항기를 통해 상기 성형 전압 소스에 결합하기 위한 캐소드를 구비하는 제 2 다이오드를 구비하는 제 2 칩을 포함하는, 디스플레이 패널 제어 회로의 멀티 칩 모듈을 개시한다.
본 고안의 목적, 기술적 상세, 특징, 및 효과는 도면을 참조하여 아래의 실시예들의 상세한 설명과 관련하여 더 잘 이해될 수 있을 것이다.
도 1은 종래 기술의 디스플레이 제어 전압 파형을 보여주는 도면;
도 2는 다른 종래 기술의 디스플레이 패널 제어 회로를 보여주는 도면;
도 3은 다른 종래 기술의 디스플레이 패널 제어 회로를 보여주는 도면;
도 4는 또 다른 종래 기술의 디스플레이 패널 제어 회로를 보여주는 도면;
도 5는 본 고안에 따른 디스플레이 패널 제어 회로의 바람직하게 실시예를 나타내는 도면;
도 6 및 도 7은 본 고안에 따른 전압 조절 스위치의 2개의 바람직한 실시예를 보여주는 도면;
도 8은 본 고안에 따른 디스플레이 패널 제어 회로의 다른 바람직하게 실시예를 나타내는 도면.
본 고안의 설명 전체에서 참조되는 도면은 예시를 위한 목적일 뿐, 실제 축척에 따라 그려진 것이 아니다. 상부, 하부, 좌측 또는 우측과 같은 상세한 설명에 있는 방향을 나타내는 단어는 도면에 대해 언급된 것일 뿐, 본 고안에 따라 제조된 실제 제품을 제한하기 위하여 언급된 것이 전혀 아니다.
도 5는 전압 조절 유닛(41), 방향 제어 유닛(42), 전압 상승 저항기(Rr) 및 전압 하강 저항기(Rf)를 구비하는, 본 고안에 따른 디스플레이 패널 제어 회로(40)의 일 실시예를 나타낸다. 전압 조절 유닛(41)은 출력 단자(VG)와 고전압 소스(VGH) 사이에 결합된 고전압측 스위치(MH)와, 출력 단자(VG)와 저전압 소스(VGL) 사이에 결합된 저전압측 스위치(ML), 및 출력 단자(VG)와 스위칭 노드(Ns) 사이에 결합된 전압 조절 스위치(MD)를 포함한다. 전압 조절 스위치(MD)는, 이 실시예에서, 상이한 바이어스 방향으로 연결된 기생 다이오드를 구비하는 직렬 연결된 2개의 트랜지스터 스위치(MD1 및 MD2)를 구비하거나; 다른 실시예에서, 도 6에 도시된 바와 같은 구조를 구비할 수 있다. 또는 전압 조절 스위치(MD)는 도 7에 도시된 구조와 같은 바이어스 방향이 조절가능한 기생 다이오드를 구비하는 트랜지스터 스위치일 수 있다. 방향 제어 유닛(42)은 제 1 다이오드(Dr)와 제 2 다이오드(Df)를 구비하고; 제 1 다이오드(Dr)는 스위칭 노드(Ns) 및 전압 상승 노드(Nr) 사이에 연결되고, 이것은 스위칭 노드(Ns)에 결합된 캐소드와 전압 상승 노드(Nr)에 결합된 애노드를 구비한다. 제 2 다이오드(Df)는 스위칭 노드(Ns) 및 전압 하강 노드(Df) 사이에 결합되고, 이것은 스위칭 노드(Ns)에 결합된 애노드 및 전압 하강 노드(Df)에 결합된 캐소드를 구비한다. 전압 단자(성형 전압 소스)(AVDD)는 각각 전압 상승 저항기(Rr) 및 전압 하강 저항기(Rf)를 통해 전압 상승 노드(Nr) 및 전압 하강 노드(Nf)에 결합되고, 여기서 전압 상승 저항기(Rf)와 전압 하강 저항기(Rf)는 상승 및 하강 게이트 성형 파형(상승 게이트 성형과 하강 게이트 성형의 기울기)을 각각 결정하기 위해 동일하거나 상이한 저항을 구비하도록 설정될 수 있다.
회로(40)가 도 1의 파형(2)을 생성하는 것으로 가정하면, 이것은 다음과 같이 동작한다:
(1) 스위치(ML)가 턴온되고, 스위치(MH) 및 전압 조절 스위치(MD)가 턴오프되면, 저전압 소스(VL)가 출력 단자(VG)에 전기적으로 연결되어 출력 단자(VG)에서 전압이 저 레벨이 된다.
(2) 출력 단자(VG)에서 전압이 하이 레벨로 스위칭되기 전에 스위치(ML 및 MH)가 턴오프되고 전압 조절 스위치(MD)가 턴온되면, 전압 단자(AVDD)가 출력 단자(VG)를 충전하고; 전류는 전압 단자(AVDD)로부터 전압 상승 저항기(Rr), 제 1 다이오드(Dr)(제 2 다이오드는 도통 상태가 아니다), 스위칭 노드(Ns) 및 전압 조절 스위치(MD)를 통해 출력 단자(VG)로 흐른다. 도 1에 도시된 게이트 성형(A)과 같은 게이트 성형 파형은 전압 상승 저항기(Rr)의 효과에 의하여 생성된다.
(3) 다음으로, 전압 조절 스위치(MD)와 스위치(ML)가 턴오프되고, 스위치(MH)가 턴온되면, 고전압 소스(VGH)는 전력을 출력 단자(VG)에 공급하여 하이 레벨을 출력하게 된다.
(4) 출력 단자(VG)에서 전압이 로우 레벨로 스위칭되기 전에, ML과 MH 스위치가 턴오프되고, 전압 조절 스위치(MD)가 턴온되면, 출력 단자(VG)는 전압 단자(AVDD)를 통해 방전한다. 전류는 출력 단자(VG)로부터 전압 조절 스위치(MD), 스위칭 노드(Ns), 제 2 다이오드(Df)(제 1 다이오드는 도통 상태에 있지 않다), 및 전압 하강 저항기(Rf)를 통해 전압 단자(AVDD)로 흐른다. 도 1에 도시된 게이트 성형(B)과 같은 게이트 형성 파형은 전압 하강 저항기(Rf)의 효과에 의해 생성된다.
(5) 다음으로, 전압 조절 스위치(MD) 및 스위치(MH)가 턴오프되고, 스위치(ML)가 턴온되면, 저전압 소스(VGL)는 출력 단자(VG)에 전기적으로 연결되어 로우 레벨을 출력한다.
전술된 설명은 도 1에 도시된 파형(2)을 생성하기 위한 것이고; 명백히, 본 고안의 디스플레이 패널 제어 회로(40)는 파형(1 내지 4) 중 어느 하나를 생성할 수 있다.
도 2 및 도 5를 참조하면, 출력 단자(VG)에서 전압이 로우 레벨로부터 상승할 때, 스위치(ML 및 MH)가 턴오프되고, 전압 조절 스위치(MD)가 턴온되면, 전류가 전압 단자(AVDD)로부터 전압 상승 저항기(Rr), 제 1 다이오드(Dr), 및 스위칭 노드(Ns)를 통해 전압 조절 스위치(MD)로 흘러 출력 단자(VG)를 충전한다. 전압 단자(AVDD) 및 출력 단자(VG) 사이에 기본 전압 강하는 제 1 다이오드(Dr)의 2개의 측면 사이에 전압 차이(VD)이며, 그래서 전압 단자(AVDD) 및 출력 단자(VG) 사이의 전압 강하는 AVDD-VGL-VD로 표현될 수 있고; 기본 저항은 전압 상승 저항기(Rr)로 초래되고, 이에 상승 게이트 성형의 기울기는 수식 (AVDD-VGL-VD)/Rr에 의해 결정될 수 있다. 그러나, 제 1 다이오드(Dr)의 내부 저항 또는 스위치(MD1 및 MD2)에 의해 야기된 전압 강하가 상당한 경우에는, 이들 파라미터들이 수식에 포함되어야 한다.
출력 단자(VG)에서 전압이 하이 레벨로부터 하강할 때, 스위치(ML 및 MH)가 턴오프되고, 전압 조절 스위치(MD)가 턴온되면; 전류는 출력 단자(VG)로부터 전압 조절 스위치(MD), 스위칭 노드(Ns), 제 2 다이오드(Df), 및 전압 하강 저항기(Rf)를 통해 전압 단자(AVDD)로 흐른다. 전압 단자(AVDD) 및 출력 단자(VG) 사이에, 기본 전압 강하는 제 2 다이오드(Df)의 2개의 측면 사이 전압 차이(VD)이며, 그래서 전압 단자(AVDD) 및 출력 단자(VG) 사이의 전압 강하는 VGH-AVDD-VD로 표현될 수 있다; 기본 저항은 전압 하강 저항기(Rf)로부터 초래되며, 이에 하강 게이트 성형의 기울기는 수식 (VGH-AVDD-VD)/Rf에 의해 결정될 수 있다. 그러나, 제 2 다이오드(Df)의 내부 저항 또는 스위치(MD1 및 MD2)에 의해 야기된 전압 강하가 상당한 경우에는, 이들 파라미터들은 수식에 포함되어야 한다.
예를 들어, 출력 단자(VG)에서 전압은 디스플레이 패널에서 트랜지스터의 게이트를 제어하는 제어 전압일 수 있고, 여기서 트랜지스터는 대응하는 그레이스케일 픽셀 이미지를 디스플레이하기 위해 픽셀에서 액정의 회전 각도를 제어하는 것에 의해 픽셀을 제어한다.
도 5에 도시된 회로에서, 전압 조절 유닛(41) 및 방향 제어 유닛(42)은 하나의 칩에 통합될 수 있거나, 또는 이들은 각각 별개의 칩에 통합되고 하나의 멀티 칩 모듈에 패키징될 수 있다. 전압 상승 저항기(Rr) 및 전압 하강 저항기(Rf)는 통합된 칩이나 칩들에 대해 외부 디바이스일 수 있으며, 이에 유저는 상이한 저항을 설정하는 것에 의해 게이트 성형 파형의 상이한 기울기를 설정할 수 있다.
본 고안의 다른 실시예에 따른 디스플레이 패널 제어 회로는 또한 본 고안의 범위 내에 있는 도 8에 도시된 것일 수 있다. 그러나, 이 전압 상승 저항기(Rr) 및 전압 하강 저항기(Rf)는 유저 설정을 위한 외부 디바이스인 것이 바람직하기 때문에, 도 8의 회로는 도 5의 회로의 핀일 것을 요구하지 않는 추가적인 핀(Ns 및 Na)을 요구하며, 이와 관련된 비용은 그리하여 더 높다. 전압 상승 저항기(Rr) 및 전압 하강 저항기(Rf)가 외부 디바이스가 아닌 경우에는, 도 8에 도시된 회로는 도 5와 동일한 효과를 구비한다.
종래 기술의 회로에 비해, 본 고안에 따른 디스플레이 패널 제어 회로 또는 디스플레이 패널 제어 회로의 멀티 칩 모듈은 종래 기술의 회로보다 더 저렴한 비용으로 종래 기술의 회로보다 더 우수한 용이한 게이트 성형 설정을 달성하는 잇점을 구비한다.
본 고안은 특정 바람직한 실시예를 참조하여 상세히 설명되었다. 이 설명은 본 고안을 예시하기 위한 것일 뿐 본 고안의 범위를 제한하려는 것이 아니라는 것이 이해되어야 한다. 이 기술 분야에 통상의 지식을 자라면 본 고안의 사상 내에서 변경과 변형을 용이하게 구상할 수 있을 것이다. 예를 들어, 기본 기능에 영향을 주지 않는 스위치와 같은 회로 또는 디바이스는 도면에서 직접 연결된 것으로 도시된 2개의 디바이스/회로 사이에 삽입될 수 있다. 본 고안의 실시예 또는 청구범위는 전술된 모든 목적, 장점 또는 특징을 달성하거나 포함할 필요가 없다. 본 고안의 요약 및 명칭은 검색을 지원하기 위해 제공된 것일 뿐 본 고안의 범위를 제한하는 것으로 판독해서는 아니된다.

Claims (10)

  1. 디스플레이 패널의 픽셀을 제어하기 위해 출력 단자에서 제어 전압을 제공하는 디스플레이 패널 제어 회로로서,
    상기 출력 단자와 고전압 소스 사이에 결합된 고전압측 스위치와, 상기 출력 단자와 저전압 소스 사이에 결합된 저전압측 스위치와, 상기 출력 단자와 스위칭 노드 사이에 결합된 전압 조절 스위치를 구비하는 전압 조절 유닛;
    상기 스위칭 노드에 결합된 캐소드와 전압 상승 노드에 결합된 애노드를 구비하는 제 1 다이오드, 및 상기 스위칭 노드에 결합된 애노드와 전압 하강 노드에 결합된 캐소드를 구비하는 제 2 다이오드를 구비하는 방향 제어 유닛;
    상기 전압 상승 노드와 성형 전압 소스 사이에 결합된 전압 상승 저항기; 및
    상기 전압 하강 노드와 상기 성형 전압 소스 사이에 결합된 전압 하강 저항기
    을 포함하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
  2. 제 1 항에 있어서, 상기 전압 조절 스위치는, 상이한 바이어스 방향으로 연결된 기생 다이오드를 구비하는 직렬 연결된 2개의 트랜지스터 스위치; 또는 바이어스 방향이 조절가능한 기생 다이오드를 구비하는 트랜지스터 스위치를 포함하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
  3. 제 1 항에 있어서, 상기 전압 조절 유닛과 상기 방향 제어 유닛은 하나의 칩 내에 통합되거나, 또는 멀티 칩 모듈에 패키징된 별개의 칩에 각각 통합된 것을 특징으로 하는 디스플레이 패널 제어 회로.
  4. 제 3 항에 있어서, 상기 전압 상승 저항기와 상기 전압 하강 저항기는 상기 칩이나 칩들에 대해 외부 디바이스인 것을 특징으로 하는 디스플레이 패널 제어 회로.
  5. 디스플레이 패널의 픽셀을 제어하기 위해 출력 단자에서 제어 전압을 제공하는 디스플레이 패널 제어 회로로서,
    상기 출력 단자와 고전압 소스 사이에 결합된 고전압측 스위치와, 상기 출력 단자와 저전압 소스 사이에 결합된 저전압측 스위치와, 상기 출력 단자와 스위칭 노드 사이에 결합된 전압 조절 스위치를 구비하는 전압 조절 유닛;
    상기 스위칭 노드에 결합된 전압 상승 저항기;
    상기 스위칭 노드에 결합된 전압 하강 저항기; 및
    상기 전압 상승 저항기에 결합된 캐소드와 성형 전압 소스에 결합된 애노드를 구비하는 제 1 다이오드와, 상기 전압 하강 저항기에 결합된 애노드와 상기 성형 전압 소스에 결합된 캐소드를 구비하는 제 2 다이오드를 구비하는 방향 제어 유닛
    을 포함하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
  6. 제 5 항에 있어서, 상기 전압 조절 스위치는 상이한 바이어스 방향으로 연결된 기생 다이오드를 구비하는 직렬 연결된 2개의 트랜지스터 스위치; 또는 바이어스 방향이 조절가능한 기생 다이오드를 구비하는 트랜지스터 스위치를 포함하는 것을 특징으로 하는 디스플레이 패널 제어 회로.
  7. 제 5 항에 있어서, 상기 전압 조절 유닛과 상기 방향 제어 유닛은 하나의 칩 내에 통합되거나, 또는 멀티 칩 모듈 내에 패키징된 별개의 칩 내에 각각 통합된 것을 특징으로 하는 디스플레이 패널 제어 회로.
  8. 제 7 항에 있어서, 상기 상승 전압 상승 저항기와 상기 전압 하강 저항기는 상기 칩이나 칩들에 대해 외부 디바이스인 것을 특징으로 하는 디스플레이 패널 제어 회로.
  9. 디스플레이 패널의 픽셀을 제어하기 위해 출력 단자에서 제어 전압을 제공하는, 디스플레이 패널 제어 회로의 멀티 칩 모듈로서,
    상기 출력 단자와 고전압 소스 사이에 결합된 고전압측 스위치와, 상기 출력 단자와 저전압 소스 사이에 결합된 저전압측 스위치와, 상기 출력 단자와 스위칭 노드 사이에 결합된 전압 조절 스위치를 구비하는 제 1 칩; 및
    상기 스위칭 노드에 결합된 캐소드와, 전압 상승 저항기를 통해 성형 전압 소스에 결합하기 위한 애노드를 구비하는 제 1 다이오드, 및 상기 스위칭 노드에 결합된 애노드와, 전압 하강 저항기를 통해 상기 성형 전압 소스에 결합하기 위한 캐소드를 구비하는 제 2 다이오드를 구비하는 제 2 칩
    을 포함하는 것을 특징으로 하는 멀티 칩 모듈.
  10. 제 9 항에 있어서, 상기 전압 조절 스위치는, 상이한 바이어스 방향으로 연결된 기생 다이오드를 구비하는 직렬 연결된 2개의 트랜지스터 스위치; 또는 바이어스 방향이 조절가능한 기생 다이오드를 구비하는 트랜지스터 스위치를 포함하는 것을 특징으로 하는 멀티 칩 모듈.
KR2020130001754U 2013-01-14 2013-03-08 디스플레이 패널 제어 회로 및 그 멀티 칩 모듈 KR200475048Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102200762 2013-01-14
TW102200762U TWM455957U (zh) 2013-01-14 2013-01-14 面板控制電路與多晶片模組

Publications (2)

Publication Number Publication Date
KR20140004423U true KR20140004423U (ko) 2014-07-23
KR200475048Y1 KR200475048Y1 (ko) 2014-10-31

Family

ID=49031923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020130001754U KR200475048Y1 (ko) 2013-01-14 2013-03-08 디스플레이 패널 제어 회로 및 그 멀티 칩 모듈

Country Status (2)

Country Link
KR (1) KR200475048Y1 (ko)
TW (1) TWM455957U (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4772181B2 (ja) * 1999-10-29 2011-09-14 東芝モバイルディスプレイ株式会社 負荷駆動回路
US7663615B2 (en) * 2004-12-13 2010-02-16 Casio Computer Co., Ltd. Light emission drive circuit and its drive control method and display unit and its display drive method
JP2006284916A (ja) * 2005-03-31 2006-10-19 Toshiba Matsushita Display Technology Co Ltd 表示装置、アレイ基板、及び表示装置の駆動方法
EP2109807A4 (en) * 2006-12-11 2011-03-16 Univ Lehigh ACTIVE MATRIX SCREEN AND METHOD

Also Published As

Publication number Publication date
KR200475048Y1 (ko) 2014-10-31
TWM455957U (zh) 2013-06-21

Similar Documents

Publication Publication Date Title
JP5261337B2 (ja) 液晶表示装置
US11482148B2 (en) Power supply time sequence control circuit and control method thereof, display driver circuit, and display device
US7586467B2 (en) Load drive circuit, integrated circuit, and plasma display
US20140085289A1 (en) Circuit For Eliminating Shutdown Afterimages of A Display Device
EP3220381A1 (en) Pixel circuit, display panel and driving method thereof
CN102124573A (zh) 面状照明装置和具备它的显示装置
JPWO2006090560A1 (ja) 画像表示装置
KR101151609B1 (ko) 프레임 버퍼 픽셀 회로, 그 구동 방법 및 이를 구비하는 표시 장치
US9524668B2 (en) AMOLED driving circuit and driving method thereof, and display device
US9800142B2 (en) Switching element driving circuit
KR20080102941A (ko) 다단계 전압 구동 장치
CN109509449B (zh) 电流调节电路、驱动电路及显示装置
US10128749B2 (en) Method and circuitry for sensing and controlling a current
KR200475048Y1 (ko) 디스플레이 패널 제어 회로 및 그 멀티 칩 모듈
TWI451394B (zh) 應用於顯示面板之控制裝置及其控制方法
TWI556217B (zh) 電源管理電路及其閘極脈衝調變電路
US8836614B1 (en) Display panel control circuit and multi-chip module thereof
US10650771B2 (en) Output amplifier and display driver
TWI552143B (zh) 共用電極電壓產生電路
US9268349B2 (en) Circuit and method for optimizing input voltage range of IC chip
KR101143608B1 (ko) 플라즈마 디스플레이 패널의 에너지회수 및 방전유지를위한 파워모듈
JP3182858U (ja) ディスプレイパネルの制御回路
US9869910B2 (en) Liquid crystal display device
JP6632865B2 (ja) 昇圧部を有する半導体装置及び昇圧回路
KR102270430B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment