KR20140003281A - 반도체칩 본딩 시스템 - Google Patents

반도체칩 본딩 시스템 Download PDF

Info

Publication number
KR20140003281A
KR20140003281A KR1020120071421A KR20120071421A KR20140003281A KR 20140003281 A KR20140003281 A KR 20140003281A KR 1020120071421 A KR1020120071421 A KR 1020120071421A KR 20120071421 A KR20120071421 A KR 20120071421A KR 20140003281 A KR20140003281 A KR 20140003281A
Authority
KR
South Korea
Prior art keywords
bonding
circuit board
transfer
transfer line
semiconductor chip
Prior art date
Application number
KR1020120071421A
Other languages
English (en)
Inventor
정현권
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020120071421A priority Critical patent/KR20140003281A/ko
Publication of KR20140003281A publication Critical patent/KR20140003281A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 회로기판에 본딩될 반도체칩의 종류가 동일한 경우 또는 다른 경우에도 반도체 본딩작업의 효율을 극대화할 수 있는 반도체칩 본딩 시스템에 관한 것이다.

Description

반도체칩 본딩 시스템{Semionductor Chip Bonding System}
본 발명은 반도체칩 본딩 시스템에 관한 것이다. 보다 상세하게, 본 발명은 회로기판에 본딩될 반도체칩의 종류가 동일한 경우 또는 다른 경우에도 반도체 본딩작업의 효율을 극대화할 수 있는 반도체칩 본딩 시스템에 관한 것이다.
본 발명은 반도체칩 본딩 시스템에 관한 것이다. PCB 등의 회로기판에는 각종 반도체칩이 실장되며, 실장되는 과정에서 반도체칩을 회로기판의 미리 결정된 실장영역에 본딩하는 본딩 공정이 수행된다.
이러한 반도체칩 본딩 공정은 자동화된 본딩장치 또는 본딩 시스템에 의하여 수행될 수 있다.
반도체칩 본딩 공정은 쏘잉머신(sawing machine)을 사용하여 복수 개의 단위유닛으로 절단된 웨이퍼에서 각각의 반도체칩을 분리하여 본딩대상 회로기판의 실장 영역에서 각각의 반도체칩을 본딩(실장)시키는 공정으로서, 이에 대해서는 미국공개특허 US 2005/0045914호에 자세히 기술되어 있다.
이러한 반도체칩 본딩 공정은 본딩대상 회로기판의 검사과정부터 선행될 수 있다. 회로기판 검사과정에서는 본딩 공정에 공급될 본딩대상 회로기판의 미세한 위치오차 또는 회로기판 상부에 구비되는 회로 패턴 불량의 존재유무가 검사될 수 있다.
한편, 최근에는 반도체칩의 크기가 미세화되며 하나의 회로기판에 실장되는 반도체칩의 개수와 종류도 다양하다.
즉, 필요에 따라 하나의 회로기판에 동종 반도체칩 또는 2종 이상의 반도체칩을 순차적으로 본딩하는 경우도 있다.
이에, 회로기판의 사전 검사 과정과 반도체칩 본딩 공정이 효율적으로 수행될 수 있으며, 본딩되는 반도체칩의 종류가 동종이거나 이종인 경우에도 모두 적용할 수 있는 반도체칩 본딩 시스템이 요구된다.
본 발명은 회로기판에 본딩될 반도체칩의 종류가 동일한 경우 또는 다른 경우에도 반도체 본딩작업의 효율을 극대화할 수 있는 반도체칩 본딩 시스템을 제공하는 것을 해결하고자 하는 과제로 한다.
상기 과제를 해결하기 위하여, 본 발명은 본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하기 위한 비전유닛을 구비하는 사전 검사장치, 상기 본딩대상 회로기판에 본딩될 반도체칩을 상기 본딩대상 회로기판에 본딩하기 위한 적어도 1개 이상의 본딩 헤드유닛을 구비하는 제1 본딩장치, 상기 사전 검사장치에서 공급된 본딩대상 회로기판 또는 상기 제1 본딩장치에서 본딩된 본딩대상 회로기판에 반도체칩을 본딩하기 위한 적어도 1개 이상의 본딩 헤드유닛을 구비하는 제2 본딩장치, 본딩대상 회로기판을 x축과 평행한 방향으로 이송하기 위하여 상기 제1 본딩장치 및 제2 본딩장치에 각각 구비되는 한 쌍의 제1 및 제2 이송라인 및, 상기 제1 본딩장치의 제1 또는 제2 이송라인을 통해 이송된 본딩대상 회로기판을 선택적으로 제2 본딩장치의 제2 또는 제1 이송라인으로 공급하기 위하여 본딩대상 회로기판을 y축과 평행한 방향으로 변위시키는 이송라인 변경장치를 포함하며, 상기 사전 검사장치, 상기 제1 및 제2 본딩장치는 x축과 평행한 방향으로 나란히 배치되고, 상기 제1 본딩장치의 제1 및 제2 이송라인과 상기 제2 본딩장치의 제1 및 제2 이송라인은 각각 x축 방향으로 동일 직선상에 배치되는 반도체칩 본딩 시스템을 제공한다.
또한, 상기 이송라인 변경장치는 상기 제1 본딩장치 및 제2 본딩장치 사이에 구비되고, 상기 제1 본딩장치의 제1 또는 제2 이송라인과 상기 제2 본딩장치의 제1 또는 제2 이송라인을 선택적으로 연결시키도록 y축과 평행한 방향으로 변위 가능할 수 있다.
이 경우, 상기 이송라인 변경장치는 상기 제1 본딩장치의 제1 또는 제2 이송라인에 의하여 이송된 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일을 y축 방향으로 변위시키기 위한 구동수단을 포함할 수 있다.
그리고, 상기 사전 검사장치는 상기 제1 본딩장치의 제1 또는 제2 이송라인으로 본딩대상 회로기판을 공급할 수 있다.
또한, 상기 사전 검사장치는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단을 포함할 수 있다.
여기서, 상기 사전 검사장치의 비전유닛은 x축 방향으로 변위될 수 있도록 x축 방향구동수단에 장착될 수 있다.
또한, 상기 제1 및 제2 본딩장치는 각각 웨이퍼로부터 반도체칩을 분리하여 공급하는 반도체칩 공급부를 대응되는 위치에 구비하며, 상기 제1 및 제2 본딩장치에서 반도체칩이 본딩되는 본딩부는 상기 제1 및 제2 본딩장치의 각각의 제1 이송라인 및 제2 이송라인 중 상기 본딩부와 근거리에 위치한 이송라인 상에 배치될 수 있다.
이 경우, 상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인 상에 배치되며, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩은 이종이고, 상기 제1 본딩장치의 제1 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치의 제1 이송라인 상의 본딩부에서 본딩 후 상기 이송라인 변경장치를 경유하여 상기 제2 본딩장치의 제1 이송라인으로 공급되고, 상기 제2 본딩장치의 제1 이송라인 상의 본딩부에서 본딩 후 반출될 수 있다.
여기서, 상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인 상에 배치되며, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩은 동종이고, 상기 제1 본딩장치의 제1 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치의 제1 이송라인 상에서 본딩 후 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제2 이송라인을 경유하여 반출될 수 있다.
그리고, 상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인 상에 배치되며, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩은 동종이고, 상기 제1 본딩장치의 제2 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제1 이송라인으로 공급되어 상기 제2 본딩장치의 제1 이송라인 상에서 본딩 작업 후 상기 제2 본딩장치의 제1 이송라인을 통해 반출될 수 있다.
또한, 상기 제1 또는 제2 본딩장치에서 본딩 작업 후 상기 제2 본딩장치의 제1 또는 제2 이송라인을 통해 반출되는 본딩된 회로기판의 촬상 검사를 위한 비전유닛을 구비하는 사후 검사장치를 더 포함할 수 있다.
여기서, 상기 제1 본딩장치 및 상기 제2 본딩장치에 구비된 각각의 제1 및 제2 이송라인은 미리 결정된 간격으로 이격되어 배치될 수 있다.
또한, 상기 사후 검사장치는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단을 포함하며, 상기 사후 검사장치의 비전유닛은 x축 방향으로 변위될 수 있도록 x축 방향 구동수단에 장착될 수 있다.
이 경우, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩이 동종인 경우, 사전 검사부 제1 본딩장치의 제1 제2 이송라인으로 번갈아 본딩대상 회로기판을 공급될 수 있다.
여기서, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩이 동종인 경우, 상기 제1 본딩장치의 제1 이송라인 또는 제2 이송라인으로 공급된 본딩대상 회로기판은 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제2 이송라인 또는 제1 이송라인로 변경될 수 있다.
또한, 상기 과제를 해결하기 위하여, 본 발명은 X축 방향으로 이송되는 본딩대상 회로기판에 본딩될 반도체칩을 본딩대상 회로기판에 본딩하기 위하여 y축 방향으로 이송 가능한 1개 이상의 본딩 헤드유닛을 구비하며, X축 방향으로 나란히 배치되는 제1 및 제2 본딩장치, 본딩대상 회로기판을 상기 제1 또는 제2 본딩장치로 이송하기 위하여 상기 제1 또는 제2 본딩장치에 각각 구비되는 한 쌍의 제1 및 제2 이송라인, 상기 제1 본딩장치의 제1 및 제2 이송라인으로 이송되는 본딩대상 회로기판을 제2 본딩장치의 제1 또는 제2 이송라인을 우회하여 반출 또는 본딩대상 회로기판을 상기 제1 본딩장치의 제1 및 제2 이송라인을 우회하여 제2 본딩장치의 제1 또는 제2 이송라인으로 공급하기 위하여 각각의 제1 또는 제2 본딩장치에 구비되는 우회라인, 상기 제1 본딩장치의 제1 또는 제2 이송라인을 통해 이송된 본딩대상 회로기판을 선택적으로 제2 본딩장치의 우회라인으로 공급 또는 상기 제1 본딩장치의 우회라인을 통해 이송되는 본딩대상 회로기판을 상기 제2 본딩장치의 제1 또는 제2 이송라인으로 공급하기 위하여 상기 본딩대상 회로기판을 y축 방향으로 변위시키는 이송라인 변경장치를 포함하며, 상기 제1 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인과 상기 제2 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인은 각각 x축 방향으로 동일 직선상에 배치되고, 제1 및 제2 본딩장치의 우회라인은 제1 및 제2 본딩장치의 제1 및 제2 이송라인 사이에 배치되는 반도체칩 본딩 시스템을 제공한다.
이 경우, 상기 이송라인 변경장치는 상기 제1 본딩장치 및 제2 본딩장치 사이에 구비되고, 상기 제1 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인과 상기 제2 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인을 선택적으로 연결시키도록 y축 방향으로 변위 가능할 수 있다.
여기서, 상기 제1 및 제2 본딩장치는 각각 본딩 헤드유닛이 장착되는 적어도 1개 이상의 이송부를 y축 방향으로 이송시키는 적어도 1개 이상의 이송수단을 구비할 수 있다.
그리고, 상기 제1 및 제2본딩장치의 이송수단은 본딩 헤드유닛을 X-Y 평면 상의 임의의 위치로 이송될 수 있도록 갠트리 구조를 갖을 수 있다.
또한, 상기 제1 및 제2 본딩장치의 이송수단은 한쌍이 평행하게 구비되며, 각각의 이송수단은 한 쌍의 이송부가 독립 구동이 가능하게 장착될 수 있다.
여기서, 본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하기 위한 비전유닛을 구비하는 사전 검사장치를 더 포함하고, 상기 사전 검사장치, 상기 제1 및 제2 본딩장치는 x축 방향으로 나란히 배치되며, 상기 사전 검사장치는 상기 제1 본딩장치의 제1 이송라인, 제2 이송라인 또는 우회라인으로 본딩대상 회로기판을 공급할 수 있다.
이 경우, 상기 사전 검사장치는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단을 포함하고, 상기 사전 검사장치의 비전유닛은 x축 방향으로 변위될 수 있도록 x축 방향구동수단에 장착될 수 있다.
여기서, 상기 본딩대상 회로기판의 촬상을 위한 비전유닛이 더 구비되며, 상기 비전유닛은 상기 본딩 헤드유닛이 장착되는 상기 제1 및 제2 본딩장치의 이송부와 독립 구동이 가능한 별도의 이송부에 구비될 수 있다.
그리고, 상기 본딩대상 회로기판의 촬상을 위하여 별도의 이송부에 구비되는 비전유닛은 상기 본딩 헤드유닛과 물리적 간섭이 발생되지 않는 동안 상기 본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하여 사전 검사를 수행할 수 있다.
또한, 상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 상에 배치되며, 상기 제1 본딩장치의 제1 또는 제2 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치의 제1 또는 제2 이송라인 상에서 본딩 후 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 우회라인을 경유하여 반출될 수 있다.
여기서, 상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 상에 배치되며, 상기 제1 본딩장치의 우회라인을 통해 공급되는 본딩대상 회로기판은 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제1 또는 제2 이송라인으로 공급되어 본딩 공정 후 반출될 수 있다.
본 발명에 따른 반도체칩 본딩 시스템에 의하면, 본딩대상 회로기판의 위치 또는 패턴 검사를 위한 사전 검사장치를 별도로 구비하여, 각각의 본딩장치의 본딩 헤드유닛에 구비되는 비전유닛에 의하여 수행되던 사전 검사로 인한 본딩 작업의 지연을 최소화할 수 있다.
즉, 본 발명에 따른 반도체칩 본딩 시스템에 의하면, 사전 검사장치없이 본딩장치에 구비된 비전유닛을 이용하여 본딩장치에서 회로기판의 각각의 실장 영역을 모두 검사하는 경우에는, 검사하는 동안에는 다른 작업(반도체칩 픽업, 플럭스 침지, 본딩 등)을 수행할 수 없다. 따라서, 본딩장치에서 본딩 작업을 수행하기 이전에 별도의 시간을 마련하여 따로 실장 영역의 검사를 수행하여야 했다. 이에, 실장 영역의 검사 시간 만큼 전체 공정의 소요시간이 지체될 수 밖에 없는 문제가 있지만 본 발명은 사전 검사장치에서 본딩대상 회로기판의 전수 검사가 이미 수행되었기 때문에 본딩장치에서는 본딩대상 회로기판의 전수 검사를 수행할 필요가 없고, 다른 작업의 영향을 받지않고 동시에 작업을 수행할 수 있으므로 본딩 작업의 지연을 최소화하는 효과가 있다.
또한, 본 발명에 따른 반도체칩 본딩 시스템에 의하면, 본딩대상 회로기판에 본딩될 반도체칩이 이종인 경우에도 이송라인의 이송방향으로 나란히 배치된 복수 개의 본딩장치를 통해 하나의 본딩 시스템 내에서 연속적으로 이종 반도체칩의 본딩 작업을 효과적으로 수행할 수 있다.
또한, 본 발명에 따른 반도체칩 본딩 시스템에 의하면, 본딩대상 회로기판에 본딩될 반도체칩이 동종인 경우에도, 하나의 사전 검사장치, 평행하게 배치된 복수 개의 이송라인, 이송라인의 이송방향으로 나란히 배치된 복수 개의 본딩장치 및 본딩대상 반도체칩을 이송라인을 변경하기 위한 이송라인 변경장치를 구비하여, 하나의 사전 검사장치에서 검사된 본딩대상 회로기판을 각각의 본딩장치로 공급하고, 각각의 본딩장치에서 반도체칩을 본딩할 수 있으므로, 본딩작업의 효율성을 극대화할 수 있다.
특히, 본 발명에 따른 반도체칩 본딩 시스템에 의하면, 사전 검사장치에서의 작업시간이 상대적으로 빠르기 때문에, 복수의 본딩장치에서 본딩될 본딩대상 회로기판을 1대의 사전검사장치로 검사 및 공유할 수 있으므로, 원가절감 및 본딩 공정의 수율(UPH)를 향상시키는데 기여할 수 있다.
또한, 본 발명의 반도체칩 본딩 시스템은 본딩대상 회로기판에 동종 반도체칩 또는 이종 반도체칩을 본딩하게 되는 경우 모두 사용 가능하고, 상대적으로 작업시간이 많이 소요되는 본딩장치가 2개 이상 존재하므로 본딩 공정의 수율이 증가될 수 있다.
또한, 본 발명에 따른 반도체칩 본딩 시스템에 의하면, 사후 검사장치를 구비하여, 복수 개의 본딩장치에서 본딩된 회로기판을 본딩 공정과 별도로 검사할 수 있으므로, 제품의 불량을 줄일 수 있다.
도 1은 본 발명에 따른 반도체칩 본딩 시스템을 도시한다.
도 2는 본 발명에 따른 반도체칩 본딩 시스템을 구성하는 2개의 본딩장치를 통해 이종 반도체칩을 순차적으로 본딩하는 과정을 도시한다.
도 3은 본 발명에 따른 반도체칩 본딩 시스템을 통해 동종 반도체칩을 각각의 본딩장치에서 각각의 본딩대상 회로기판에 본딩하기 위하여 제1 본딩장치의 본딩부에 본딩대상 회로기판이 이송되는 과정을 도시한다.
도 4는 본 발명에 따른 반도체칩 본딩 시스템을 통해 동종 반도체칩을 각각의 본딩장치에서 각각의 본딩대상 회로기판에 본딩하기 위하여 제2 본딩장치의 본딩부에 본딩대상 회로기판이 이송되는 과정을 도시한다.
도 5는 본 발명에 따른 반도체칩 본딩 시스템을 통해 동종 반도체칩을 각각의 본딩장치에서 각각의 본딩대상 회로기판에 본딩 후 제1 본딩장치에서 본딩 공정이 완료된 상태에서 상기 사후 검사부로 본딩된 회로기판을 이송하는 과정을 도시한다.
도 6은 본 발명에 따른 반도체칩 본딩 시스템의 다른 실시예를 도시한다.
도 7은 본 발명에 따른 반도체칩 본딩 시스템의 다른 실시예를 도시한다.
도 8은 본 발명에 따른 반도체칩 본딩 시스템의 다른 실시예를 도시한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 반도체칩 본딩 시스템을 도시한다.
본 발명은 반도체칩 본딩 시스템에 관한 것이다. 도 1은 본 발명에 따른 반도체칩 본딩 시스템(1)의 예로서 플립칩 본딩 시스템을 도시한다. 그러나, 본 발명에 따른 반도체칩 본딩 시스템은 플립칩 본딩을 위한 본딩 시스템에 국한되어 적용되지 않으며, 본 발명의 해석에 의하여 다양한 반도체칩의 본딩 시스템에 적용될 수 있다.
도 1에 도시된 반도체칩 본딩 시스템(1)는 반도체칩의 입출력 단자인 패드(Pad) 위에 별도의 솔더범프(Solder Bump)를 형성시킨 다음 이 반도체칩을 뒤집어서 캐리어 (Carrier) 회로기판이나 서킷 테이프(Circuit tape) 등의 회로패턴(Pattern)에 직접 본딩한다.
이하 기술되는 명세서 및 도면에서 x축 방향 또는 x축과 평행한 방향은 후술하는 이송라인에 의하여 본딩대상 회로기판(bs) 등이 이송되는 방향을 의미하며, y축 방향 또는 y축과 평행한 방향은 후술하는 이송라인에 의하여 본딩대상 회로기판(bs) 등이 이송되는 방향과 수직한 방향을 의미한다.
본 발명은 본딩대상 회로기판(bs)의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하기 위한 비전유닛을 구비하는 사전 검사장치(A), 상기 본딩대상 회로기판에 본딩될 반도체칩을 상기 본딩대상 회로기판에 본딩하기 위한 적어도 1개 이상의 본딩 헤드유닛을 구비하는 제1 본딩장치(B), 상기 사전 검사장치에서 공급된 본딩대상 회로기판 또는 상기 제1 본딩장치에서 본딩된 본딩대상 회로기판에 반도체칩을 본딩하기 위한 적어도 1개 이상의 본딩 헤드유닛을 구비하는 제2 본딩장치(D), 본딩대상 회로기판을 x축과 평행한 방향으로 이송하기 위하여 상기 제1 본딩장치 및 제2 본딩장치(D)에 각각 구비되는 한 쌍의 제1 및 제2 이송라인(1500) 및, 상기 제1 본딩장치(B)의 제1 또는 제2 이송라인(1500(1), 1500(2))을 통해 본딩대상 회로기판을 선택적으로 제2 본딩장치(D)의 제2 또는 제1 이송라인(1500(4), 1500(3))으로 공급하기 위하여 본딩대상 회로기판을 y축과 평행한 방향으로 변위시키는 이송라인 변경장치(C)를 포함하며, 상기 사전 검사장치(A), 상기 제1 및 제2 본딩장치(B,D)는 x축과 평행한 방향으로 나란히 배치되고, 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2))과 상기 제2 본딩장치(D)의 제1 및 제2 이송라인(1500(3), 1500(4))은 각각 x축 방향으로 동일 직선상에 배치되는 반도체칩 본딩 시스템(1)을 제공한다.
본 발명에 따른 반도체칩 본딩 시스템(1)은 본딩대상 회로기판(bs)에 본딩되는 반도체칩의 종류 또는 본딩의 수율 등을 고려하여 본딩장치의 개수를 결정할 수 있으며, 상기 본딩장치의 개수는 적어도 2개 이상일 수 있다.
그리고, 본 발명에 따른 반도체칩 본딩 시스템(1)은 각각의 본딩장치가 적어도 하나 이상의 이송라인을 구비할 수 있으나, 후술하는 바와 같이, 동종 반도체칩을 본딩하는 경우 본딩 수율 등을 고려하면, 적어도 2개 이상의 이송라인이 평행하게 배치되는 것이 바람직하다.
본 발명에 따른 반도체칩 본딩 시스템은 복수 개의 본딩장치를 포함할 수 있으며, 도 1에 도시된 반도체칩 본딩 시스템(1)은 2개의 본딩장치(B 및 D)를 포함하는 예를 도시한다.
상기 사전(事前) 검사장치(A)는 본딩장치(B or D)로 이송되는 본딩대상 회로기판(bs)을 검사하기 위한 제1 비전유닛(12)를 포함할 수 있다.
상기 제1 비전유닛(12)는 본딩대상 회로기판(bs)의 위치 정보 또는 패턴 정보를 파악하기 위한 검사용 이미지의 촬상을 위하여 구비될 수 있다.
각각의 상기 본딩대상 회로기판(bs)이 본딩장치의 본딩 영역에 각각 정확하게 안착되어야 하지만, 본딩대상 회로기판(bs)의 공급 과정에서 본딩대상 회로기판(bs)이 비틀림 여부 또는 본딩대상 회로기판(bs)에 구비된 패턴의 불량여부 등을 검사하기 위하여 상기 사전 검사장치(A)를 구비할 수 있다. 이송되는 본딩대상 회로기판(bs)의 위치 정보 또는 패턴 정보를 촬상 방법으로 미리 수집하여 상기 본딩장치에서의 본딩 공정의 참고 데이터로 사용할 수 있다.
상기 사전 검사장치(A)는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일(113) 및 상기 가이드 레일(113)이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단(11)을 포함할 수 있다.
상기 가이드 레일(113)은 y축 방향 구동수단(11)에 장착되어 변위될 수 있도록 구성될 수 있으며, 상기 제1 비전유닛(12)은 x축 방향 구동수단(13)에 장착되어 변위될 수 있으므로, 상기 제1 비전유닛(12)은 x-y 평면 상의 미리 결정된 위치로 변위되는 효과를 얻을 수 있으므로, 본딩대상 회로기판(bs)의 임의의 지점을 촬상하여 전술한 정보를 확보 또는 검사할 수 있다.
종래의 일반적인 반도체칩 본딩 시스템은 별도의 사전 검사장치를 구비하지 않고, 각각의 본딩장치에 구비된 비전유닛을 통해 본딩 공정 전에 미리 결정된 시간 동안 이러한 사전 전수검사를 수행하는 경우가 많다. 그러나, 본딩 공정에서 작업의 시간적 비중은 반도체칩을 본딩대상 회로기판에 본딩하는 과정이 가장 크다. 따라서, 사전 검사과정은 본딩 공정 전에 수행되는 사전 검사 과정에 의하여 주된 본딩 공정을 더욱 지연시키는 결과를 초래하여 반도체칩 본딩작업 전체의 효율을 향상시키는 것에 한계가 있었다.
따라서, 본 발명에 따른 반도체칩 본딩 시스템(1)은 반도체칩 본딩 시스템을 구성하는 각각의 장치들의 작업공백을 최소화하여 반도체칩 본딩 작업 효율을 극대화하기 위하여 사전 검사과정과 본딩 공정을 분리하기 위하여 사전 검사장치(A)를 별도로 구비한다.
상기 사전 검사장치(A)는 본딩과정과 분리되어 있기 때문에 본딩과정의 작업에 영향을 받지않고 본딩과정과 별도로 함께 수행할 수 있기 때문에 반도체칩 본딩 시스템의 본딩 공정의 수율(UPH)에 영향을 미치지 않는다.
또한, 사전 검사장치에서 본딩 회로기판의 전체 실장영역에 대한 전수검사가 이미 수행되었기 때문에, 본딩부에서는 본딩 회로기판의 일부 영역에 대한 검사를 선별적으로 수행하고, 이의 결과와 전수검사의 얼라인(매핑) 과정을 통해 전수검사시 얻은 실장영역의 위치 정보를 모두 반영하여 본딩 공정을 수행할 수 있다.
또한, 상기 사전 검사장치(A)에 구비된 제1 비전유닛(12)은 x축 방향 구동수단(13)에 장착되어 x축 방향으로 변위될 수 있고, 본딩대상 회로기판(bs)이 안착된 가이드 레일(113)이 y축 방향으로 이송될 수 있으므로, 상기 제1 비전유닛(12)에 의하여 본딩대상 회로기판(bs)의 x-y 평면 상의 미리 결정된 위치에서의 이미지를 촬상할 수 있다.
촬상 대상인 본딩대상 회로기판(bs)을 지지하는 가이드 레일(113)과 제1 비전유닛(12)을 각각 x축 방향 구동수단과 y축 방향 구동수단에 장착하여, 본딩대상 회로기판(bs)의 제1 비전유닛(12)에 대한 x-y 평면 상의 상대적인 좌표를 변경할 수 있다.
이러한 구동수단에 의하여 사전 검사장치(A)의 구성을 단순화함과 동시에 제1 비전유닛(12)의 위치 변경의 자유도를 증가시킬 수 있다.
상기 본딩대상 회로기판(bs)이 안착된 가이드 레일(113) y축 방향으로 이송되는 이유는 전술한 사전 검사장치(A)에 의한 촬상 영역의 변경 이외에도 후술하는 제1 본딩장치(B)의 이송라인 중 특정 이송라인에 선택적으로 본딩대상 회로기판(bs)을 공급하기 위함이다.
각각의 본딩장치(B,D)는 각각 평행한 한 쌍의 이송라인을 구비할 수 있다. 여기서 이송라인이란 이송되는 본딩대상 회로기판의 양측단을 지지하는 가이드 레일(도면부호 미도시) 및 상기 가이드 레일을 따라 본딩대상 회로기판을 추진 또는 견인하기 위한 구동수단 등을 포함하는 개념으로 해석될 수 있다.
상기 제1 및 제2 본딩장치(B,D)는 각각 웨이퍼로부터 반도체칩을 분리하여 공급하는 반도체칩 공급부(200)를 대응되는 위치에 구비하며, 상기 제1 및 제2 본딩장치에서 반도체칩이 본딩되는 본딩부(200)는 상기 제1 및 제2 본딩장치의 각각의 제1 이송라인 및 제2 이송라인(1500(1), 1500(2), 1500(3), 1500(4)) 중 상기 본딩부와 근거리에 위치한 이송라인(1500(1), 1500(3)) 상에 배치될 수 있다.
상기 제1 및 제2 본딩장치(B,D)에서 본딩되는 반도체칩 동종인 경우, 사전 검사부 제1 본딩장치의 제1 제2 이송라인(1500(1), 1500(2))으로 번갈아 본딩대상 회로기판(bs)을 공급할 수 있다.
도 1에 도시된 본 발명에 따른 반도체칩 본딩 시스템(1)을 구성하는 제1 본딩장치(B)와 제2 본딩장치(D)에 대하여 설명한다.
도 1의 제1 본딩장치(B)와 제2 본딩장치(D)는 각각 후술하는 플립핑 유닛(210), 플럭스 침지부(400) 및 제1 비전유닛(910)은 Y축을 중심으로 서로 대칭되는 위치에 한 쌍이 구비되고, 상기 제1 이송부(1110)가 구비된 제1 이송수단(1100)은 한 쌍이 독립적으로 구동되도록 상기 제2 이송수단(1300)에 장착되는 실시예를 예로 들어 설명한다.
여기서, 상기 제1 이송부(1110)가 구비된 제1 이송수단(1100)의 개수는 얼마든지 증감될 수 있는 것으로 해석되어야 한다. 도 1에 도시된 각각의 본딩장치는 각각 2개의 제1 이송수단이 구비된다. 그러나, 필요에 따라 본딩 헤드유닛을 구비하는 제1 이송수단의 개수는 증감될 수 있다.
그리고, 제1 본딩장치(B)와 제2 본딩장치(D)는 동일 구조를 갖으므로, 제1 본딩장치(B)에 관한 설명은 제2 본딩장치(D)에 대해서도 적용될 수 있다.
상기 제1 본딩장치(B)는 각각 본딩 헤드유닛(1130(1), 1130(2))이 장착되는 이송부(1110(1), 1110(2))를 y축 방향으로 이송시키는 적어도 1개 이상(도 1에 도시된 실시예는 2개)의 제1 이송수단(1100(1), 1100(2))과 상기 제1 이송수단의 양단부가 장착된 이송부(1310a(1), 1310a(2), 1310b(1), 1310b(2))를 x축 방향으로 이송시키는 한 쌍의 평행한 제2 이송수단(1300(1), 1300(2)을 구비할 수 있다.
따라서, 상기 제1 및 제2 이송수단에 의하여 상기 제1 본딩장치(B)는 각각의 제1 이송수단(1100(1), 1100(2))에 장착된 제1 이송부(1110(1), 1110(2))에 구비된 본딩 헤드유닛(1130(1), 1130(2))을 x-y 평면 상의 임의의 위치로 이송할 수 있다.
상기 본딩 헤드유닛(1130(1), 1130(2))은 본딩 공정 또는 흡착 과정에서 z축 방향으로 승강이 가능 또는 Z축을 중심으로 θ방향으로 회전 가능한 구조일 수 있으므로, 상기 제1 본딩장치(B)는 각각의 제1 이송부(1110(1), 1110(2))에 장착된 본딩 헤드유닛(1130(1), 1130(2))을 x-y-z 공간 상의 임의의 위치로 이송하도록 구성될 수 있다.
또한, 각각의 상기 제1 이송부(1110(1), 1110(2))는 후술하는 비전유닛(제3 비전유닛(1120(1), 1120(2))이 함께 장착될 수 있다.
상기 제1 본딩장치(B)는 웨이퍼 공급부(100(1))에서 공급된 각각의 웨이퍼(w)에서 개별 반도체칩을 분리 및 픽업하여 범프 전극(솔더 범프)이 형성된 본딩면이 하방을 향하도록 개별 반도체칩을 뒤집는 동작이 수행될 수 있다.
상기 웨이퍼 공급부(100(1))는 복수 개의 웨이퍼(w)가 적층된 상태로 작업을 대기할 수 있으며, 웨이퍼 공급부(100(1))의 웨이퍼는 순차적으로 반도체칩 공급부(200(1), 200(2))로 공급될 수 있다.
상기 웨이퍼 공급부(100(1))는 웨이퍼 온로더(101(1))에 의하여 웨이퍼의 표면이 노출된 상태로 각각의 웨이퍼를 지지하는 구조를 갖을 수 있다.
상기 웨이퍼 공급부(100(1))는 웨이퍼를 상기 반도체칩 공급부(200(1), 200(2))로 가이드하는 가이드 수단(미도시)을 구비할 수 있다. 상기 가이드 수단은 별도의 구동수단(미도시)에 의하여 이송되는 웨이퍼의 이송을 안내하는 역할을 수행할 수 있다.
상기 반도체칩 공급부(200(1), 200(2))는 상기 웨이퍼 공급부(100(1))에서 공급된 웨이퍼(w)를 구성하는 복수 개의 반도체칩으로부터 각각의 반도체칩을 분리및 플립핑(flipping) 하여, 반도체칩을 각각의 본딩 헤드유닛(1130(1), 1130(2))에 제공할 수 있다.
복수 개의 반도체칩(예를 들면, 플립칩)으로 구성된 웨이퍼(w)는 다이싱(싱귤레이션)된 상태로 하부에 점착성 테이프가 부착된 상태일 수 있다. 그리고, 각각의 반도체칩은 범프 전극(솔더 범프) 또는 접점이 구비된 반도체칩의 하면이 상방향을 향하도록 배치된 상태일 수 있다.
상기 반도체칩 공급부(200(1), 200(2))는 웨이퍼(w)로부터 각각의 반도체칩을 이젝팅하는 이젝터(미도시) 및 상기 이젝터에 의하여 가격되어 분리된 반도체칩을 상기 본딩 헤드유닛(1130(1), 1130(2))이 픽업하도록 플립핑시키는 플립핑 유닛(210(1), 210(2))을 포함할 수 있다.
상기 플립핑 유닛(210(1), 210(2))은 흡착에 의한 픽업 동작 및 반도체칩의 상면과 하면을 반전시키는 회전 동작이 가능한 픽커 구조를 갖을 수 있다. 상기 플립핑 유닛(210(1), 210(2)) 등의 회전 방향 등은 다양하게 변형될 수 있다.
정리하면, 상기 이젝터(미도시)는 웨이퍼 하부에 구비되며, 웨이퍼(w)를 구성하는 각각의 반도체칩은 상기 이젝터의 타격에 의하여 웨이퍼(w)로부터 분리될 수 있으며, 각각의 분리된 반도체칩은 웨이퍼 상부에 위치하는 플립핑 유닛(210(1), 210(2))에 의하여 범프 전극(솔더 범프) 또는 접점이 구비된 반도체칩의 하면이 하방을 향하도록 회전될 수 있다.
상기 플립핑 유닛(210(1), 210(2))에 의하여 회전된 반도체칩은 그 상부에 대기하는 작업유닛으로서의 본딩 헤드유닛(1130(1), 1130(2))에 의하여 픽업될 수 있다.
도 1에 도시된 제1 본딩장치(B)는 한 쌍의 본딩 헤드유닛(1130(1), 1130(2))이 각각의 제1 이송부(1110(1), 1110(2))에 구비된다.
또한, 각각의 제1 이송부(1110(1), 1110(2))에 한 쌍의 제3 비전유닛(1120(1), 1120(2))이 본딩 헤드유닛(1130(1), 1130(2))과 함께 구비될 수 있다.
상기 플립핑 유닛(210)은 반도체칩을 픽업하여 회전시키므로, 본딩면이 하방으로 향하고 반도체칩의 상면이 상방을 향하도록 회전시키므로, 상기 본딩 헤드유닛(1130(1), 1130(2))은 상방을 향하는 반도체칩의 상면을 흡착하여 범프 전극(솔더 범프) 등이 노출된 반도체칩의 하면이 하방을 향하도록 픽업 상태를 유지할 수 있다.
상기 본딩 헤드유닛(1130(1), 1130(2))은 각각 제1 이송부(1110(1), 1110(2))에 장착된 상태로 상기 반도체칩 공급부(200(1), 200(2))의 플립핑 유닛(210)으로부터 본딩 대상 플립칩을 공급받아 상기 플럭스 침지부(400) 및 상기 본딩부(500)로 이송될 수 있다.
상기 본딩 헤드유닛(1130(1), 1130(2))은 제1 및 제2 이송수단(1100, 1300)에 의한 이송경로를 따라 특정 플립칩의 픽업과정, 침지과정, 검사과정(촬상과정) 및 본딩 공정이 수행된 뒤 상기 제1 및 제2 이송수단(1100, 1300)에 의하여 상기 반도체칩 공급부(200(1), 200(2))로 복귀되도록 구동될 수 있다.
각각의 제1 이송부(1110(1), 1110(2))는 제1 이송부를 y축 방향으로 이송시킬 수 있는 한 쌍의 제1 이송수단(1100(1), 1100(2))에 각각 장착되며, 상기 제1 이송수단(1100(1), 1100(2))의 각각의 양단은 제2 이송부(1310a(1), 1310a(2), 1310b(1), 1310b(2))를 매개로 각각의 제1 이송수단(1100(1), 1100(2))을 x축 방향으로 이송시킬 수 있는 한 쌍의 제2 이송수단(1300(1), 1300(2))에 장착될 수 있음은 전술한 바와 같다.
구체적으로, 도 1에 도시된 상기 제1 이송수단(1100(1), 1100(2)) 중 좌측에 배치된 제1 이송수단(1100(1))는 그 양단이 각각 제2 이송부(1310a(1), 1310a(2))구속되고, 상기 제2 이송부(1310a(1), 1310a(2))는 제2 이송수단(1300(1), 1300(2))의 길이방향(x축 방향)을 따라 이송가능하게 장착될 수 있다.
각각의 제1 이송수단(1100(1), 1100(2)) 및 제2 이송수단(1300(1), 1300(2))은 중첩된 갠트리(gantry) 구조로 제1 이송부(1110(1), 1110(2))를 x-y 평면 상의 임의의 위치로 독립적으로 이송시키도록 구성될 수 있으며, 제1 이송수단(1100(1), 1100(2))의 개수는 증감(增減)될 수 있다.
상기 제1 및 제2 이송수단(1100, 1300)은 상기 반도체칩 공급부(200(1), 200(2))에서 플립칩을 픽업한 본딩 헤드유닛(1130(1), 1130(2))을 플럭스 침지부(400) 측으로 이송한다.
여기서, 상기 플럭스 침지부 역시 제1 이송부 또는 본딩 헤드유닛의 개수에 대응하여 구비될 수 있으며, 도 1에 도시된 플럭스 침지부(400(1), 400(2))는 제1 이송부(1110(1), 1110(2)) 또는 본딩 헤드유닛(1130(1), 1130(2))의 개수에 대응하여 한 쌍이 구비됨이 도시된다.
상기 플럭스 침지부(400(1), 400(2))는 플립칩의 하면이 침지되어 본딩을 위한 플럭스를 제공할 수 있다.
상기 플럭스 침지부(400(1), 400(2))는 플럭스가 수용된 플럭스 수용기(410(1), 410(2))와 플립칩의 플럭스 침지 전 또는 후 플럭스의 표면을 평탄화시키기 위한 플럭스 블레이드(420(1), 420(2)) 등을 구비할 수 있다.
상기 본딩 헤드유닛(1130(1), 1130(2))은 플립칩을 픽업한 상태로 이송수단(1100, 1300)에 의하여 플럭스 수용기(410)의 상부로 이송된 뒤 상기 본딩 헤드유닛(1130(1), 1130(2))이 하강하여 침지 과정을 수행할 수 있다.
상기 본딩 헤드유닛(1130(1), 1130(2))은 상기 반도체칩 공급부(200(1), 200(2)), 상기 플럭스 침지부(400), 후술하는 제2 비전유닛(910(1), 910(2)) 및 상기 본딩부(500) 중 적어도 한 곳에서 z축 방향으로 승강 가능하게 구성될 수 있다.
즉, 도 1에 도시된 실시예에서, z축 방향으로 본딩 헤드유닛(1130(1), 1130(2))을 승강시키는 것은 본딩 헤드유닛(1130(1), 1130(2)) 자체에 승강기능이 구비되거나, 본딩 헤드유닛(1130(1), 1130(2))이 장착된 제1 이송부(1110(1), 1110(2))에 승강기능이 구비되는 방법으로 구현될 수 있다.
도 1에 도시된 실시예에서, 상기 본딩 헤드유닛(1130(1), 1130(2))은 이송수단(1100, 1300)에 의하여 상기 플럭스 침지부(400)의 상부로 이송되면 플립칩의 하면의 침지가 가능하도록 승강 가능한 구조를 갖을 수 있으므로, 각각의 작업이 수행될 수 있다.
플럭스 침지가 완료된 반도체칩이 흡착된 본딩 헤드유닛(1130(1), 1130(2))은 상기 이송수단(1100, 1300)에 의하여 후술하는 본딩부(500(1) 방향으로 이송될 수 있다.
상기 반도체칩은 상기 반도체칩 공급부(200(1), 200(2))에서 픽업, 회전, 픽업과정이 수행되고, 상기 플럭스 침지부(400)에서 하강, 침지, 상승과정이 수행된다. 즉, 각각의 과정이 정밀하게 제어되어도 물리적 위치가 지속적으로 변화되므로, 상기 플립칩이 원위치에서 틀어진 상태 또는 밀려난 상태일 수 있다.
이러한 물리적인 오차를 완벽하게 방지할 수 없으므로, 본딩 공정에서 이러한 오차를 수정 또는 제거할 필요가 있다. 상기 반도체칩 하면의 범프 전극(솔더 범프) 또는 접점은 그 크기가 미세하므로, 플립칩의 위치가 조금만 변경되어도 정확한 본딩을 보장할 수 없기 때문이다.
따라서, 상기 제1 본딩장치(B)는 상기 반도체칩 또는 상기 반도체칩이 본딩되는 기판을 촬상하기 위한 적어도 하나 이상의 비전유닛을 구비할 수 있으며, 도 1에 도시된 실시예는 제2 및 제3 비전유닛(910, 1130)을 포함한다.
상기 플럭스 침지부(400)에 침지된 플립칩의 하면을 촬상하기 위하여 상방향으로 배치된 한 쌍의 제2 비전유닛(910(1), 910(2))이 구비될 수 있다.
도 1에 도시된 실시예에서, 상기 제2 비전유닛(910(1), 910(2))은 상기 침지된 플립칩의 하면을 촬상하기 위하여 상기 본딩 헤드유닛(1130(1), 1130(2))에 의하여 플립칩이 플럭스 침지부(400)를 통과하여 본딩부(500(1))에 이르는 경로 상에 배치될 수 있다.
즉, 상기 제2 비전유닛(910(1), 910(2))은 상기 본딩 헤드유닛(1130(1), 1130(2))의 이송경로의 하방에 배치되어 상방향(up-looking)으로 촬상이 가능하도록 배치될 수 있다.
상기 본딩 헤드유닛(1130(1), 1130(2))에 의하여 흡착된 플립칩의 하면을 촬상하여 이송되는 플립칩의 위치 등에 관한 정보를 획득할 수 있다.
상기 제2 비전유닛(910(1), 910(2))은 이송되는 플립칩의 하면의 적어도 2 지점 이상의 영역을 촬상할 수 있다. 1지점 촬상(원샷 촬상)하여 그 이미지로부터 각각의 플립칩의 위치를 파악하는 것도 가능하나, 2지점 이상 영역을 촬상하는 것이 더 정확한 이미지를 추출할 수 있기 때문이다. 이 경우, 플립칩의 특정 방향으로의 변위량과 함께 비틀림(또는 회전)의 정도를 파악하기 위하여 2 지점 이상의 영역을 촬상하는 것이 필요하다. 자세한 설명은 후술한다.
상기 플럭스 침지부(400(1), 400(2))에서 플럭스에 하면이 침지된 플립칩은 본딩부(500)로 이송된다.
상기 본딩부(500)는 후술하는 이송라인(1500(1) 또는 1500(2))를 따라 이송된 본딩대상 회로기판(bs)을 고정 및 거치하는 본딩 테이블(미도시)를 포함할 수 있다.
전술한 바와 같이, 상기 플립칩의 픽업과정 또는 침지과정 등에서 야기될 수 있는 플립칩의 위치 편차를 본딩 공정에서 반영하기 위하여, 제2 비전유닛(910(1), 910(2))을 구비하여 플립칩의 하면을 촬상하여 플립칩의 위치 정보를 수집한 것과 마찬가지로, 상기 제1 본딩장치(B)는 본딩대상 회로기판(bs)의 안착 위치를 정확하게 판단하기 위하여 제3 비전유닛(1120(1), 1120(2))을 구비할 수 있다.
상기 제3 비전유닛(1120(1), 1120(2))은 상기 본딩 헤드유닛(1130(1), 1130(2))과 함께 상기 제1 이송부(1110(1), 1110(2))에 장착될 수 있다. 따라서, 상기 제1 이송부(1110(1), 1110(2))가 이송되면, 상기 본딩 헤드유닛(1130(1), 1130(2))은 함께 이송될 수 있으므로, 상기 제3 비전유닛(1120(1), 1120(2)) 상기 이송수단(1100, 1300)에 의하여 x-y 평면 상의 임의의 위치로 이송될 수 있다.
상기 제3 비전유닛(1120(1), 1120(2))은 상기 플럭스 침지부(400)에 침지된 플립칩이 본딩되기 위하여 상기 본딩 테이블의 본딩 영역(sp)에 안착된 기판을 촬상하기 위하여 하방향(down-looking)으로 배치될 수 있다.
상기 제3 비전유닛(1120(1), 1120(2))은 상기 본딩 테이블 상에 안착된 본딩대상 회로기판(bs)의 얼라인 먼트를 확인하여 본딩 공정에서 기판의 위치 오차를 반영할 수 있다.
따라서, 상기 제2 비전유닛(910(1), 910(2))은 플립칩의 하면을 촬상하여 본딩될 플립칩의 위치 오차를 판단하기 위한 이미지를 촬상하며, 상기 제3 비전유닛(1120(1), 1120(2))은 본딩 테이블의 본딩 영역(sp)에 각각 거치된 기판의 거치상태에서의 기판의 위치 즉, 반도체칩의 본딩 위치를 판단하기 위한 이미지를 촬상할 수 있다.
상기 제3 비전유닛(1120(1), 1120(2)) 역시 상기 제2 비전유닛(910(1), 910(2))과 마찬가지로 본딩 테이블의 본딩 영역(sp)에 각각 거치된 기판의 거치상태에서의 기판 상의 반도체칩의 본딩 위치를 정확하게 판단하기 위하여 상기 기판의 각각의 본딩 영역(sp) 중 적어도 2 지점 이상의 영역을 촬상할 수 있다.
또한, 상기 제3 비전유닛(1120(1), 1120(2))은 본딩대상 회로기판을 촬상하는 경우 이외에도 본딩이 완료된 기판을 촬상하여 본딩 공정에서 불량이 발생된 것을 판단하기 위한 이미지 촬상에도 사용될 수 있다.
이 경우, 기판에 대한 반도체칩의 위치를 판단하여 불량 발생 여부를 판단할 수 있다. 상기 제2 비전유닛(910(1), 910(2)) 및 상기 제3 비전유닛(1120(1), 1120(2))에서 촬상된 이미지를 근거로 상기 제1 본딩장치(B)의 제어부는 상기 본딩 헤드유닛(1130) 또는 상기 본딩 테이블의 위치를 정밀하게 제어할 수 있다.
그리고, 반도체칩 또는 기판의 비틀림(회전) 등의 오차는 본딩 헤드부를 회전 가능하게 구성하고, 반도체칩의 본딩 방향(θ방향)이 수정되도록 본딩 헤드유닛(1130(1), 1130(2))을 회전시키는 방법으로 보정될 수 있다.
이와 같이, 상기 제1 본딩장치(B)는 본딩 헤드유닛(1130(1), 1130(2)) 또는 비전유닛 등을 중첩된 갠트리 구조의 제1 및 제2 이송라인에 의하여 x-y 평면 상의 임의의 위치로 이송할 수 있으며, 본딩 헤드부와 같은 작업유닛에 z 축방향 승강 기능을 구비하는 경우, 작업유닛을 x-y-z 공간 상의 임의의 위치로 이송할 수 있다.
본 발명에 따른 반도체칩 본딩 시스템(1)은 전술한 구조를 갖는 제1 본딩장치(B)와 함께 제2 본딩장치(D)를 더 구비할 수 있다. 상기 제2 본딩장치(D)의 구조 및 구성은 제1 본딩장치(B)에 대응되므로 중복된 설명은 생략한다.
하나의 반도체칩 본딩 시스템(1)에서 도 1에 도시된 바와 같이, 제1 본딩장치(B)와 함께 제2 본딩장치(D)를 더 구비하는 이유는 본딩 효율 및 수율을 향상시키기 위함이다.
각각의 제1 본딩장치(B) 및 제2 본딩장치(D)는 각각의 웨이퍼 공급부(100(1), 100(2))를 통해 공급받는 웨이퍼(W(1), W(2))의 종류에 따라 본딩대상 회로기판(bs)에 본딩될 반도체칩이 결정될 수 있다.
전술한 바와 같이, 하나의 본딩대상 회로기판(bs)에 본딩되는 반도체칩은 동종의 반도체칩이 각각의 회로기판에 본딩되는 경우와 이종의 반도체칩이 하나의 회로기판에 본딩되는 경우로 구분될 수 있다.
전술한 바와 같이 본딩작업과 사전 검사작업을 분리하여 수행하기 위하여 구비되는 사전 검사장치(A)에서 검사된 본딩대상 회로기판(bs)은 제1 본딩장치(B) 및 제2 본딩장치(D)에 순차적으로 또는 선택적으로 공급될 필요가 있다.
사전 검사장치(A)에서 검사된 본딩대상 회로기판(bs)이 제1 본딩장치(B) 및 제2 본딩장치(D)에 순차적으로 공급되는 경우는 각각의 본딩장치에서 본딩되는 반도체칩이 이종(異種)수 있다.
즉, 하나의 본딩대상 회로기판(bs)에 제1 본딩장치(B) 및 제2 본딩장치(D)에 의하여 각각 이종 반도체칩이 본딩되는 경우, 제1 본딩장치(B) 및 제2 본딩장치(D) 순차적으로 각각의 종류의 반도체칩을 본딩할 수 있다.
이 경우, 상기 사전 검사장치(A)에서 검사된 본딩대상 회로기판(bs)이 제1 본딩장치(B)에서 특정 종류의 반도체칩이 본딩된 후 제2 본딩장치(D)에서 다른 종류의 반도체칩이 본딩되도록 구성할 수 있다. 그리고, 제2 본딩장치(D)에서 다른 종류의 반도체칩이 본딩되는 동안 제1 본딩장치(B)에서 새로운 본딩대상 회로기판을 전달받아 제1 본딩장치(B)에서도 동시에 본딩을 수행할 수 있다.
또한, 상기 사전 검사장치(A)에서 상기 제1 본딩장치(B) 또는 제2 본딩장치(D)로 반도체칩을 이송하기 위한 이송라인을 동일방향으로 나란히 배치하면, 별도의 방향 전환이 필요하지 않다.
따라서, 상기 사전 검사장치(A)에서 상기 제1 본딩장치(B) 및 제2 본딩장치(D)로 순차적으로 본딩대상 회로기판을 이송하는 경우, 이송라인이 동일 직선 상에 배치되도록 하는 것이 유리하다.
또한, 본딩되는 반도체칩이 이종인 경우에는 상기 사전 검사장치(A)에서 상기 제1 본딩장치(B) 및 제2 본딩장치(D)로 순차적으로 본딩대상 회로기판을 이송하며, 본딩 공정을 수행하는 것이 효율적이다.
그러나, 본딩되는 반도체칩이 동종(同種)인 경우에는 상기 사전 검사장치(A)에서 상기 제1 본딩장치(B) 및 제2 본딩장치(D)로 순차적으로 본딩대상 회로기판을 직선 이송경로를 통해 이송하면 제1 본딩장치(B)의 본딩 작업여부 등에 따라 본딩대상 회로기판의 공급이 어려울 수 있다.
따라서, 본 발명에 따른 반도체칩 본딩 시스템은 각각의 x축 방향으로 나란히 배치된 본딩장치에 각각 한 쌍의 x축과 평행한 이송라인을 구비하고, 추가적으로 상기 제1 본딩장치(B)의 x축 방향으로 평행한 이송라인 중 어느 하나의 이송라인에서 제2 본딩장치(D)의 이송라인 중 y축 방향 다른 위치에 배치된 이송라인으로 본딩대상 회로기판의 이송라인을 변경하기 위한 이송라인 변경장치(C)를 더 구비할 수 있다.
구체적으로 도 1에 도시된 반도체칩 본딩 시스템은 상기 사전 검사장치(A), 제1 및 제2 본딩장치(B,D)는 x축 방향으로 나란히 배치되고, 상기 제1 본딩장치의 제1 및 제2 이송라인(15001(1),15001(2))과 상기 제2 본딩장치의 제1 및 제2 이송라인(15001(3),15001(4))은 각각 x축 방향으로 동일 직선상에 배치될 수 있다.
상기 이송라인 변경장치(C)는 x축 방향으로 나란히 배치된 상기 제1 본딩장치(B) 및 제2 본딩장치(D) 사이에 배치되어 각각의 이송라인 변경시 구동될 수 있다.
상기 이송라인 변경장치(C)는 상기 제1 본딩장치의 제1 또는 제2 이송라인에 의하여 이송된 회로기판의 양측단을 지지하는 가이드 레일(114) 및 상기 가이드 레일(114)을 y축 방향으로 변위시키기 위한 구동수단(115)을 포함할 수 있다.
따라서, 상기 이송라인 변경장치(C)는 상기 제1 본딩장치(B) 및 제2 본딩장치(D) 사이에 구비되고, 상기 제1 본딩장치(B)의 제1 또는 제2 이송라인과 상기 제2 본딩장치의 제1 또는 제2 이송라인을 선택적으로 연결시키도록 y축과 평행한 방향으로 변위 가능할 수 있다.
상기 이송라인 변경장치(C)는 이송라인의 변경이 필요없는 경우, 예를 들면 이종(異種) 반도체칩을 순차적으로 본딩하는 경우에는 제1 본딩장치(B)의 제1 또는 제2 이송라인(1500(1) 또는 1500(2))을 통해 이송되는 본딩대상 회로기판을 직선 이송경로의 변경없이 제2 본딩장치(D)의 제1 또는 제2 이송라인(1500(3) 또는 1500(4))로 공급하기 위하여, 각각 대응되는 이송라인을 연결하는 위치에 배치되도록 구동된다.
반면, 상기 이송라인 변경장치(C)는 이송라인의 변경이 필요한 경우, 예를 들면 동종(同種) 반도체칩을 각각의 제1 및 제2 본딩장치(B,D)에서 본딩하는 경우에는 제1 본딩장치(B)의 제1 또는 제2 이송라인(1500(1) 또는 1500(2))을 통해 이송되는 본딩대상 회로기판을 지지한 상태로 직선 이송경로가 변경되도록 y축 방향으로 변위된 후 제2 본딩장치(D)의 제2 또는 제1 이송라인(1500(4) 또는 1500(3))으로 공급되도록 할 수 있다. 이와 관련된 구체적인 설명은 후술한다.
상기 이송라인 변경장치(C) 역시 본딩대상 회로기판의 양측단을 지지 또는 각각의 이송라인을 연결할 수 있도록 가이드 레일(114)을 구비하고, 상기 가이드 레일(114)를 y축 방향으로 변위시킬 수 있도록 상기 가이드 레일(114)이 장착되는 y축 방향 구동수단(115)을 구비한다는 점에서 상기 사전 검사장치와 유사하다.
본 발명에 따른 플립칩 본딩 시스템은 상기 제1 본딩장치(B) 또는 제2 본딩장치(D)에서 본딩 완료된 회로기판의 반도체칩 본딩 상태 또는 품질을 검사하기 위한 사후(事後) 검사장치(E)를 더 구비할 수 있다.
상기 사후 검사장치(E)는 본딩 완료된 회로기판의 본딩 품질 등을 검사하기 위하여 구비될 수 있다. 각각의 본딩장치에 구비된 제2 비전유닛 등을 통해 본딩 품질을 검사할 수도 있으나, 본딩장치의 작업 수율을 향상시키고, 각각의 작업을 분업화하기 위하여 사후 검사장치(E)를 더 포함할 수 있다.
상기 사후 검사장치(E)는 마찬가지로 제4 비전유닛(12')을 포함할 수 있으며, 본딩 작업이 완료된 본딩장치에서 공급되는 회로기판의 이미지를 촬상하여 본딩 품질을 검사할 수 있다.
상기 사후 검사장치(E) 역시는 공급되는 본딩된 회로기판(bs')의 양측단을 지지하기 위한 가이드 레일(113')을 구비할 수 있으며, 상기 가이드 레일(113')은 y축 방향 구동수단(11')에 장착되어 변위될 수 있도록 구성될 수 있으며, 상기 제4 비전유닛(12')은 x축 방향 구동수단(13')에 장착되어 이송될 수 있으므로, 상기 제4 비전유닛(12')에 의하여 본딩 완료된 회로기판(bs')의 x-y 평면 상의 미리 결정된 위치에서의 이미지를 촬상할 수 있다.
이와 같이, 본 발명에 따른 반도체칩 본딩 시스템(1)에 의하면, 본딩대상 회로기판(bs)의 위치 또는 패턴 검사를 위한 사전 검사장치(A)를 별도로 구비하여, 각각의 본딩장치에서 수행되던 사전 검사로 인한 본딩 작업의 지연을 최소화하고, 본딩대상 회로기판(bs)에 본딩될 반도체칩이 이종인 경우에도 이송라인의 이송방향으로 나란히 배치된 복수 개의 본딩장치(B,D)를 통해 하나의 반도체칩 본딩 시스템(1) 내에서 연속적으로 이종 반도체칩의 본딩 작업을 효과적으로 수행할 수 있고, 본딩대상 회로기판(bs)에 본딩될 반도체칩의 종류가 동일한 경우에도 하나의 사전 검사장치(A), 평행하게 배치된 한 쌍의 이송라인(1500), 이송라인의 이송방향으로 나란히 배치된 복수 개의 본딩장치(B,D) 및 본딩대상 반도체칩을 이송라인을 변경하기 위한 이송라인 변경장치(C)를 구비하여, 하나의 사전 검사장치(A)에서 검사된 본딩대상 회로기판(bs)을 각각의 본딩장치(B,D)로 공급하고, 각각의 본딩장치(B,D)에서 반도체칩을 본딩할 수 있으므로, 본딩작업의 효율성을 극대화할 수 있다.
만약, 동종의 반도체칩을 본딩 시에 본 발명에 따른 이송라인 변경장치(C)가 없다면, 이종의 반도체칩을 처리하는 것과 동일하게 상기 제1 본딩장치(B)에서 본딩대상 회로기판의 일정 영역(예를 들면, 좌측 1/2 영역)을 담당하고, 상기 제2 본딩장치(D)에서 본딩대상 회로기판의 나머지 영역(예를 들면, 우측 1/2 영역)을 담당할 수도 있으나, 이 경우 하나의 본딩대상 회로기판을 본딩함에 있어서 본딩장치(B)와 본딩장치(D)간의 얼라인(매핑) 작업이 추가적으로 필요하게 된다.
반대로 각각의 본딩장치에서 하나의 본딩대상 회로기판을 전체다 담당하게 시스템을 설정하는 경우에는 제1 본딩장치(B)에서 작업이 끝나도 본딩장치(D)의 작업이 진행 중이라면 제2 본딩장치(D)의 본딩 작업이 끝날 때까지 대기해야 하고, 제2 본딩장치(D)에서 새로운 본딩대상 회로기판으로 작업이 필요하더라도 본딩장치(B)의 이송라인 간의 간섭에 의해 새로운 본딩대상 회로기판의 공급이 불가능한 문제가 있다.
그러나, 본 발명에 따른 반도체칩 본딩 시스템은 이송라인을 한 쌍 평행하게 구비하고, 본딩장치(B)와 본딩장치(D) 사이에 이송라인 변경장치(C)가 구비되어 본딩장치(B)의 제1 또는 제2 이송라인과 본딩장치(D)의 제 1 또는 제2 이송라인을 선택적으로 연결시킬 수 있기 때문에 회로기판의 전달 방향을 변경시킬 수 있어 연속적인 공급 및 반출이 가능하다.
도 2는 본 발명에 따른 반도체칩 본딩 시스템(1)을 구성하는 2개의 본딩장치(B,D)를 통해 이종 반도체칩을 순차적으로 본딩하는 과정을 도시한다.
전술한 바와 같이, 반도체칩 본딩 시스템(1)을 구성하는 2개의 본딩장치(B,D)는 서로 다른 종류의 반도체칩을 동일한 본딩대상 회로기판(bs)에 본딩할 수 있다.
상기 제1 및 제2 본딩장치의 본딩부(500(1), 500(2))는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인(1500(1), 1500(3)) 상에 배치되며, 상기 제1 및 제2 본딩장치(B,D)에서 본딩되는 반도체칩은 이종이고, 상기 제1 본딩장치(B)의 제1 이송라인(1500(1))을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치의 제1 이송라인 상의 본딩부에서 본딩 후 상기 이송라인 변경장치를 경유하여 직선 이송 경로 R1을 통해 상기 제2 본딩장치(D)의 제1 이송라인(1500(3))으로 공급되고, 상기 제2 본딩장치(D)의 제1 이송라인(1500(3)) 상의 본딩부(500(2))에서 본딩 후 반출될 수 있다.
이 경우, 각각의 웨이퍼 공급부(100(1), 100(2))에서 공급된 반도체칩이 본딩된다.
따라서, 사전 검사장치(A)에서 검사된 본딩대상 회로기판(bs)이 제1 본딩장치(B) 및 제2 본딩장치(D)에 순차적으로 공급되어 본딩될 것이므로, 상기 이송라인 변경장치(C)는 각각의 본딩장치(B,D)에 y축 방향으로 대응되는 위치에 구비되는 제1 이송라인(1500(1), 1500(3))을 연결시키는 위치로 변위될 수 있다. 구체적으로는 상기 이송라인 변경장치(C)를 구성하는 상기 가이드 레일(114)을 이송하는 y축 방향 구동수단(115)을 구동시켜 각각의 본딩장치(B,D)에 구비되는 제1 이송라인(1500(1), 1500(3))을 단순히 연결시킬 수 있다.
각각의 본딩장치(B,D)에 구비되는 각각의 본딩 헤드유닛(1130)은 본딩 헤드유닛(1130)이 장착된 제1 이송수단(1100) 및 제1 이송수단(1100)을 x축 방향으로 이송시킬 수 있는 한 쌍의 제2 이송수단(1300)에 의하여 x-y 평면 상의 임의의 위치, 즉 y축 방향으로 그 위치가 가변될 수 있기 때문에 각각의 본딩장치(B,D)에 구비되는 제2 이송라인(1500(2), 1500(4))을 통해 회로기판이 이송되면서 본딩 공정이 수행되어도 무방하다.
상기 제1 본딩장치(B)에 의한 특정 회로기판의 본딩이 완료되면, 해당 회로기판은 상기 이송라인을 통해 상기 제2 본딩장치(D)의 본딩 테이블(510(2))로 이송되어 새로운 종류의 반도체칩이 본딩될 수 있으며, 제2 본딩장치(D)에서의 본딩이 완료되면, 상기 이송라인에 의하여 상기 사후 검사장치(E)로 이송된 후 사후 검사장치(E)에서 검사 후 반도체칩 본딩 시스템 외부로 반출될 수 있다.
상기 제1 본딩장치(B)에서 본딩 후 본딩된 회로기판이 제2 본딩장치(D)로 이송되면, 새로운 본딩대상 회로기판이 즉시 상기 제1 본딩장치(B)로 공급되어 제1 및 제2 본딩장치(B,D)는 작업 공백없이 동시에 본딩 공정이 수행되어 본딩 수율이 향상될 수 있다.
도 3은 본 발명에 따른 반도체칩 본딩 시스템(1)을 통해 동종 반도체칩을 각각의 본딩장치(B,D)에서 각각의 본딩대상 회로기판(bs)에 본딩하기 위하여 제1 본딩장치(B)의 본딩부(500(1))에 본딩대상 회로기판(bs)이 이송되는 과정을 도시하며, 도 4는 본 발명에 따른 반도체칩 본딩 시스템(1)을 통해 동종 반도체칩을 각각의 본딩장치(B,D)에서 각각의 본딩대상 회로기판(bs)에 본딩하기 위하여 제2 본딩장치(D)의 본딩부(500(2))에 본딩대상 회로기판(bs)이 이송되는 과정을 도시한다.
먼저, 각각의 본딩장치(B,D)에서 각각 공급된 회로기판에 동종(同種) 반도체칩을 본딩하는 본딩 공정은 다음과 같이 일반화될 수 있다.
상기 제1 및 제2 본딩장치(B,D)의 본딩부(500(1), 500(2))는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인(1500(1), 1500(3)) 상에 배치되며, 상기 제1 및 제2 본딩장치(B,D)에서 본딩되는 반도체칩은 동종이고, 상기 제1 본딩장치(B)의 제1 이송라인(1500(1))을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치(B)의 제1 이송라인(1500(1)) 상에서 본딩 후 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치(D)의 제2 이송라인(1500(4)을 경유하여 반출될 수 있고, 상기 제1 본딩장치(B)의 제2 이송라인(1500(2))을 통해 공급되는 본딩대상 회로기판은 상기 이송라인 변경장치(C)에 의하여 이송 경로 R2를 통하여 상기 제2 본딩장치(D)의 제2 이송라인으로 공급되어 상기 제2 본딩장치의 제1 이송라인 상에서 본딩 작업 후 상기 제2 본딩장치의 제1 이송라인을 통해 반출될 수 있다.
상기 사전 검사장치(A)에서 검사가 완료된 본딩대상 회로기판(bs)은 제1 본딩장치(B)의 제1 이송라인(1500(1))을 통해 본딩대상 회로기판(bs)이 이송된다. 이 경우, 상기 사전 검사장치(A)의 가이드 레일의 y축 방향 이송라인은 가이드 레일의 y축 방향 높이가 상기 제1 본딩장치(B)의 제1 이송라인(1500(1))과 같아지도록 구동될 수 있다.
상기 제1 본딩장치(B)의 본딩부(500(1))에 본딩대상 회로기판(bs)이 이송되면, 상기 제1 본딩장치(B)의 본딩작업이 시작될 수 있다.
마찬가지로, 상기 사전 검사장치(A)에서 검사가 완료된 본딩대상 회로기판(bs)은 제2 본딩장치(D)의 제2 이송라인(1500(2))을 통해 본딩대상 회로기판(bs)이 이송된다. 이 경우, 상기 사전 검사장치(A)의 가이드 레일의 y축 방향 이송라인은 가이드 레일의 y축 방향 높이가 상기 제1 본딩장치(B)의 제2 이송라인(1500(2))과 같아지도록 구동될 수 있다.
그리고, 상기 사전 검사장치(A)에서 검사가 완료된 본딩대상 회로기판(bs)은 제2 본딩장치(D)의 제2 이송라인(1500(2))을 통해 이송되며, 상기 이송라인 변경장치(C)는 제1 본딩장치(B)의 제2 이송라인(1500(2))를 통해 이송되던 본딩대상 회로기판을 제1 본딩장치(B)의 제2 이송라인(1500(2))의 높이에서 이송받은 후 제1 본딩장치(B)의 제1 이송라인(1500(1))로 그 가이드 레일(114)를 변위시킨 후 제2 본딩장치(D)의 제1 이송라인(1500(3))으로 본딩대상 회로기판(bs)을 공급하고 제2 본딩장치(D)의 제1 이송라인(1500(3))은 공급된 본딩대상 회로기판(bs)을 상기 제2 본딩장치(D)의 본딩부(500(2))로 이송하여 제2 본딩장치(D)에 의한 본딩 공정을 가능하게 한다.
도 5는 본 발명에 따른 반도체칩 본딩 시스템(1)을 통해 동종 반도체칩을 각각의 본딩장치(B,D)에서 각각의 본딩대상 회로기판(bs)에 본딩 후 제1 본딩장치(B)에서 본딩 공정이 완료된 상태에서 상기 사후 검사부(E)로 본딩된 회로기판(bs')을 이송하는 과정을 도시한다.
만일, 제2 본딩장치(D)에서 본딩 공정이 종료되면 상기 제2 본딩장치(B)의 제1 이송라인(1500(3))에 의하여 본딩된 회로기판을 상기 사후 검사장치(E)로 이송하면 된다. 그러나, 제1 본딩장치(B)에서 본딩 공정이 먼저 종료되고, 상기 제2 본딩장치(D)의 본딩 공정이 진행중이라면, 제1 본딩장치(B)에서 본딩 완료된 회로기판을 상기 제2 본딩장치(D)의 제1 이송라인(1500(3))을 통해 이송할 수 없다.
따라서, 도 5에 도시된 바와 같이, 상기 제1 본딩장치(B)에서 상기 사후 검사장치(E)로의 본딩된 회로기판의 이송은 상기 이송라인 변경장치(C)에 의하여 이송 경로 R3을 통해 이송라인을 상기 제2 본딩장치(D)의 제2 이송라인(1500(4))로 변경하여 수행할 수 있다.
도 2 내지 도 5에서 각각의 본딩장치(B,D)에서 본딩 공정이 수행되는 본딩부(500(1), 500(2))가 각각의 본딩장치(B,D)의 제1 이송라인(1500(1), 1500(3))인 이유는 플럭스 침지부, 반도체칩 공급부 및 제2 비전유닛 등이 고정된 위치에 배치되므로, 본딩 헤드유닛이 장착된 이송부의 이송거리를 최소화하기 위하여 플럭스 침지부, 반도체칩 공급부 및 제2 비전유닛 등과 가까운 각각의 본딩장치(B,D)의 제1 이송라인(1500(1), 1500(3)) 상에 본딩부(500(1), 500(2))를 구비하는 것이다.
서로 다른 이송라인에 본딩부를 구비하여 회로기판의 이송시 발생되는 간섭을 회피하는 것보다 본딩부, 플럭스 침지부, 반도체칩 공급부 및 제2 비전유닛 등을 왕복하는 본딩 헤드유닛의 이송거리를 최소화하는 것의 실익이 커 크므로, 상기 이송라인 변경장치(c)로 본딩된 회로기판의 이송시 발생될 수 있는 간섭을 회피할 수 있다.
또한 본 발명에 따른 반도체칩 본딩 시스템은, 본딩장치에 비해 사전 검사장치(A)와 사후 검사장치(E)에서의 작업시간이 상대적으로 빠르기 때문에 사전 검사장치(A)와 제1 및 제2 본딩장치(B,D) 및 사후 검사장치(E)의 공정속도를 맞출 수 있도록 본딩장치를 2개 이상 구비하여 사전 검사장치에서 검사가 완료된 본딩 대상 기판을 각각의 본딩부 측으로 공급하고, 또한 본딩이 완료된 본딩 대상 기판을 사후 검사장치 측으로 간섭없이 전달할 수 있도록, 본딩장치(B)와 본딩장치(D)의 이송라인을 연결 및 변경할 수 있는 이송라인 변경장치를 설치하여 작업 공백없이 본딩 공정을 수행할 수 있으므로, 반도체 공정의 수율(UPH)이 향상되고 사전 검사장치와 사후 검사장치가 본딩장치(B,D)를 공유하고 있으므로 각각의 사전 검사장치 및 사후 검사장치를 구비하는 본딩장치를 2대 사용하는 것에 비해 설비를 최소화함에 따른 원가절감 효과를 기대할 수 있다.
도 6은 본 발명에 따른 반도체칩 본딩 시스템의 다른 실시예를 도시한다. 도 1 내지 도 5을 참조한 설명과 중복된 설명은 생략한다.
전술한 실시예들은 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2))과 상기 제2 본딩장치(D)의 제1 및 제2 이송라인(1500(3), 1500(4))은 각각 x축 방향으로 동일 직선상에 배치되며, 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2))과 상기 제2 본딩장치(D)의 제1 및 제2 이송라인(1500(3), 1500(4))은 각각 이격거리 없이 y축 방향으로 붙어있는 상태를 도시한다.
그러나, 접촉된 이송라인을 통해 본딩 공정 또는 이송 공정이 수행되는 경우 발생되는 진동이 본딩 공정 등에 좋지 않은 영향을 미칠 수 있으므로, 인접한 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2))과 상기 제2 본딩장치(D)의 제1 및 제2 이송라인(1500(3), 1500(4))을 각각 y축 방향으로 미리 결정된 거리(d)만큼 이격시킬 수 있다.
도 6에 도시된 실시예는 진동 전달 등을 방지하기 위하여 이송라인을 이격시키지만, 도 1 내지 도 5에 도시된 실시예와 같이 평행한 이송라인이 인접하도록 배치하는 경우에는 각각 사전 검사장치(B) 및 사후 검사장치(E)의 y축 방향 변위 거리를 최소화할 수 있다는 장점도 있다.
따라서, 본딩 공정의 특성 또는 회로기판 공급주기 등을 고려하여 이송라인 간의 간격을 결정하면 된다.
상기 이격거리(d) 만큼 이격된 이송라인(1500) 및 이송라인 변경장치(C)에 의하여, 상기 제1 본딩장치(B)에서 본딩된 회로기판은 이송경로(R4)를 통해 반출될 수 있으며, 이 경우 도 5에 도시된 실시예보다 이송라인 변경장치(C)에 의한 y축 방향 이동거리가 더 클 수 있다.
도 6에 도시된 바와 같이, 이와 같이 인접한 이송라인을 이격시키는 경우, 이격된 이송라인 사이에 별도의 우회라인을 구비하는 방법이 고려될 수 있다. 이하 도 7 및 도 8을 참조하여 이송라인과 별도의 우회라인을 구비하여 본딩대상 회로기판을 더욱 효과적으로 이송하는 방법을 검토한다.
도 7은 본 발명에 따른 반도체칩 본딩 시스템의 다른 실시예를 도시한다. 도 1 내지 도 6를 참조한 설명과 중복된 설명은 생략한다. 도 1 내지 도 6에 도시된 실시예와 차이점을 중심으로 설명한다.
도 7에 도시된 실시예 역시, 사전 검사장치, 제1 및 제2 본딩장치(B,D)를 구비하며, 선택적으로 사후 검사장치(미도시)를 구비할 수 있다.
그리고, 상기 제1 및 제2 본딩장치의 경우, 그 구조가 동일하므로 도 7에서 제1 본딩장치(B)에만 도면부호를 기재하였으며, 후술되는 설명은 제2 본딩장치에 관한 설명에도 공통된다.
본 발명에 따른 반도체칩 본딩 시스템은 X축 방향으로 이송되는 본딩대상 회로기판에 본딩될 반도체칩을 본딩대상 회로기판에 본딩하기 위하여 y축 방향으로 이송 가능한 1개 이상의 본딩 헤드유닛(1130)을 구비하며, X축 방향으로 나란히 배치되는 제1 및 제2 본딩장치(B,D), 본딩대상 회로기판을 상기 제1 및 제2 본딩장치(B,D)로 이송하기 위하여 상기 제1 및 제2 본딩장치(B,D)에 각각 구비되는 한 쌍의 제1 및 제2 이송라인(1500(1), 1500(2), 1500(3), 1500(4)), 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2))으로 이송되는 본딩대상 회로기판을 제2 본딩장치의 제1 또는 제2 이송라인(1500(3), 1500(4))을 우회하여 반출 또는 상기 본딩대상 회로기판을 상기 제1 본딩장치의 제1 및 제2 이송라인(1500(1), 1500(2))을 우회하여 제2 본딩장치의 제1 또는 제2 이송라인(1500(3), 1500(4))으로 공급하기 위하여 각각의 제1 및 제2 본딩장치(B,D)에 구비되는 우회라인(1600(1), 1600(2)), 상기 제1 본딩장치의 제1 또는 제2 이송라인(1500(1), 1500(2))을 통해 이송된 본딩대상 회로기판을 선택적으로 제2 본딩장치의 우회라인(1600(2))으로 공급 또는 상기 제1 본딩장치(B)의 우회라인(1600(1))을 통해 이송되는 본딩대상 회로기판을 상기 제2 본딩장치(D)의 제1 또는 제2 이송라인(1500(3), 1500(4)) 으로 공급하기 위하여 상기 본딩대상 회로기판을 y축 방향으로 변위시키는 이송라인 변경장치(C)를 포함하며, 상기 제1 본딩장치(B)의 제1 이송라인(1500(1), 제2 이송라인(1500(2)) 및 우회라인(1600(1))과 상기 제2 본딩장치(D)의 제1 이송라인(1500(3)), 제2 이송라인(1500(3)) 및 우회라인(1600(2))은 각각 x축 방향으로 동일 직선상에 배치되고, 제1 및 제2 본딩장치(B,D)의 우회라인(1600(1), 1600(2))은 제1 및 제2 본딩장치(B,D)의 제1 및 제2 이송라인(1500(1), 1500(2), 1500(3), 1500(4)) 사이에 배치될 수 있다.
전술한 실시예와 달리, 도 7에 도시된 실시예는 본딩 헤드유닛(1130)을 이송하기 위한 이송수단(1200)은 x축 및 y축 방향으로 중첩된 갠트리 구조를 갖지 않고, 단지 본딩대상 회로기판의 이송방향인 x축 방향과 수직한 y축 방향으로 배치된다.
또한, 도 7에 도시된 반도체칩 본딩 시스템은 하나의 본딩장치에 한 쌍의 평행한 이송수단을 구비하고, 각각의 이송수단은 한 쌍의 독립적으로 구동가능한 이송부(1210)에 본딩 헤드유닛(1130)과 제2 비전유닛(1120)을 구비한다.
따라서, 각각의 본딩 헤드유닛(1130)은 각각의 이송수단(1200)에 의하여 y축 방향으로만 이송가능하다.
도 7을 참조하여 제1 이송장치(B)를 설명한다. 상기 제1 이송장치(B)는 한 쌍의 y축과 평행한 이송수단(1200(1), 1200(2))을 구비한다. 상기 제2 이송장치(D)에 관한 중복된 설명은 생략한다.
한 쌍의 상기 이송수단(1200(1), 1200(2))에는 각각 2개의 이송부(1200(1), 1200(2), 1200(3), 1200(4))가 구비된다.
구체적으로, 상기 제1 이송장치(B)의 이송수단 중 좌측 이송수단(1200(1))에는 각각 독립적으로 구동되는 2개의 이송부(1210(1), 1210(2))가 구비될 수 있다. 각각의 이송부(1210(1), 1210(2))에는 각각 본딩 헤드유닛(1130(1), 1130(2) 및 비전유닛(1120(1), 1120(2))이 구비될 수 있다. 마찬가지로, 상기 제1 이송장치(B)의 이송수단 중 우측 이송수단(1200(2)에는 각각 독립적으로 구동되는 2개의 이송부(1210(3), 1210(4))가 구비될 수 있으며, 마찬가지로 각각의 이송부(1210(3), 1210(4))에는 각각 본딩 헤드유닛(1130(3), 1130(4)) 및 비전유닛(1120(3), 1120(4))이 구비될 수 있다.
또한, 하나의 웨이퍼 공급부(100)에서 공급된 웨이퍼에서 반도체칩을 분리하여 공급하는 반도체칩 공급부(200(1), 200(2))는 각각 대칭되는 위치에 2개가 구비된다.
즉, 서로 마주보는 위치에 구비되는 상기 제1 및 제3 본딩 헤드유닛(1130(1), 1130(3))은 제1 반도체칩 공급부(200(1))에서 반도체칩이 분리되어 공급되며, 상기 제2 및 제4 본딩 헤드유닛(1130(2), 1130(4))은 제2 반도체칩 공급부(200(2))에서 반도체칩이 분리되어 공급된다.
각각의 이송부는 각각의 이송라인 상에서 독립적으로 구동될 수 있으므로, 각각의 이송수단의 이송부에 구비된 본딩 헤드유닛은 각각 y축 방향으로 임의의 위치로 이송되어 각각 본딩 공정이 수행될 수 있다.
그리고, 상기 반도체칩 공급부(200(1), 200(2))에는 각각 이젝터 등에 의하여 웨이퍼 상의 반도체칩 또는 분리과정을 촬상하기 위한 비전유닛(220(1), 220(2))이 더 구비될 수 있다. 따라서, 상기 플립핑 유닛 등에 의한 개별 반도체칩의 분리과정의 정확성을 향상시킬 수 있다.
도 1 내지 도 6에 도시된 실시예와 달리, 도 7에 도시된 실시예의 본딩 헤드유닛은 본딩 헤드유닛을 구동하기 위한 구동 부하를 저감하고자 y축 방향으로만 이송되고, x축 방향으로 이송될 수 없다.
따라서, 각각의 본딩 헤드유닛(1130)의 이송경로 하부에 플립핑 유닛(210), 플럭스 침지부(400) 및 제1 비전유닛(910)이 일렬로 배치될 수 있다.
전술한 중첩된 갠트리 타입의 이송수단과 달리 일방향으로만 이송부를 이송하므로, 이송수단의 구조를 단순화할 수 있고, 이송수단의 구동에 따른 열 발생을 저감할 수 있으며 공간 활용성도 향상될 수 있다.
그러나, 본 발명은 이에 제한되지는 않고 X-Y평면 상의 임의의 위치로 이송될 수 있도록 갠트리 구조의 이송라인에 장착되어 X축 및 Y축 방향으로 모두 이송될 수도 있다.
그리고, 전술한 실시예들과 마찬가지로 도 7에 도시된 실시예 역시 각각의 본딩장치를 x축 방향으로 가로지르는 이송라인 상에 본딩 테이블(510)이 구비될 수 있다.
상기 본딩 테이블(510)은 후술하는 우회라인(1600)을 사이에 두고 한쌍의 이송라인이 구비되며, 각각의 이송라인(1500) 상에 구비될 수 있다.
따라서, 도 7에 도시된 실시예에서, 상기 제1 본딩 테이블(510(1))에 거치될 본딩대상 회로기판은 근거리의 상기 제1 및 제3 본딩 헤드유닛(1130(1), 1130(3))에 의하여 반도체칩이 본딩되며, 상기 제2 본딩 테이블(510(2))에 거치될 본딩대상 회로기판은 근거리의 상기 제2 및 제4 본딩 헤드유닛(1130(2), 1130(4))에 의하여 본딩되도록 구성될 수 있다.
상기 우회라인(1600(1), 1600(2))은 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2))으로 이송되는 본딩대상 회로기판을 제2 본딩장치(D)의 제1 또는 제2 이송라인(1500(3), 1500(4))을 우회하여 반출 또는 상기 본딩대상 회로기판을 상기 제1 본딩장치의 제1 및 제2 이송라인(1500(1), 1500(2))을 우회하여 제2 본딩장치의 제1 또는 제2 이송라인(1500(3), 1500(4))으로 공급하기 위하여 각각의 제1 및 제2 본딩장치(B,D)에 구비될 수 있다.
즉, 상기 우회라인(1600(1), 1600(2))은 동일 직선상에 배치된 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2)) 및 제2 본딩장치(D)의 제1 또는 제2 이송라인(1500(3), 1500(4))에 배치된 본딩부의 본딩 테이블(510(1), 510(2), 510(3), 510(4))에서 본딩 작업이 서로 간섭없이 수행되도록 하기 위하여 구비될 수 있다.
즉, 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2))에서의 본딩 작업 여부와 무관하게, 제2 본딩장치(D)의 제1 또는 제2 이송라인(1500(3), 1500(4))로 본딩대상 회로기판을 공급하고, 제2 본딩장치(D)의 제1 또는 제2 이송라인(1500(3), 1500(4))의 본딩 작업 여부와 무관하게 상기 제1 본딩장치(B)의 제1 및 제2 이송라인(1500(1), 1500(2)) 상의 본딩부에서 본딩 작업이 완료된 회로기판을 반출할 수 있다.
따라서, 본딩부가 2개만 구비되는 전술한 실시예들과 달리 총 4개의 본딩부를 2개의 이송라인 상에 각각 구비하고, 상기 이송라인 사이에 우회라인(1600)을 구비하여 각각의 본딩부에서의 작업여부와 무관하게 새로운 본딩대상 회로기판을 공급하거나 본딩 완료된 회로기판을 반출할 수 있다.
그러므로, 상기 제1 본딩장치(B)의 제1 또는 제2 이송라인(1500(1), 1500(2))을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치(B)의 제1 또는 제2 이송라인(1500(1), 1500(2)) 상에서 본딩 후 상기 이송라인 변경장치(C)에 의하여 상기 제2 본딩장치(D)의 우회라인(1600(2))을 경유하여 반출될 수 있으며, 상기 제1 본딩장치(B)의 우회라인(1600(1))을 통해 공급되는 본딩대상 회로기판은 상기 이송라인 변경장치(C)에 의하여 상기 제2 본딩장치(D)의 제1 또는 제2 이송라인(1500(3), 1500(4))으로 공급되어 본딩 후 반출될 수 있다.
상기 우회라인(1600(1), 1600(2)) 상에는 각각의 이송라인의 본딩 장소 및 이송을 담당하는 본딩 테이블(510)과 대응되는 구성으로서 이송 테이블(520(1), 520(2))이 구비될 수 있으며, 상기 우회라인(1600(1), 1600(2))을 통해 이송되는 본딩대상 회로기판 또는 본딩된 회로기판을 이송할 수 있다.
참고로, 도 7 및 도 8에서 제1 본딩장치(B)는 각각 2개의 본딩부(200(1), 200(2))를 구비하고 있으며, 우회라인을 기준으로 Y축으로 대칭되어 배치되어 있다. 이들 본딩부(200(1), 200(2))는 제1본딩장치(B)에 일체형으로 형성되어 있을 수도 있으나, 각각 독립적으로 배치되어 형성될 수도 있고, 도시되지는 않았지만 각각의 본딩장치(B)에 2개 이상의 본딩부 및 2개 이상의 우회라인을 구비시킬 수도 있다. 이는 제 2본딩장치(D)에서도 동일하게 적용된다.
그리고, 도 7에 도시된 실시예에서도, 전술한 반도체칩 본딩 시스템과 마찬가지로, 본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하기 위한 비전유닛(12)을 구비하는 사전 검사장치(A)를 더 포함하고, 상기 사전 검사장치(A), 상기 제1 및 제2 본딩장치(B,D)는 x축 방향으로 나란히 배치되며, 상기 사전 검사장치(A)는 상기 제1 본딩장치(B)의 제1 이송라인(1500(1)), 제2 이송라인(1500(2)) 또는 우회라인(1600(1))으로 본딩대상 회로기판을 선택적으로 공급할 수 있다.
마찬가지로, 상기 사전 검사장치(A)는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일(113) 및 상기 가이드 레일(113))이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단(11)을 포함하고, 상기 사전 검사장치(A)의 비전유닛(12)은 x축 방향으로 변위될 수 있도록 x축 방향 구동수단(13)에 장착되도록 구성할 수 있다.
도 7에 도시된 본 발명에 따른 반도체칩 본딩 시스템(1) 역시 도 1 내지 도 5에 도시된 반도체칩 본딩 시스템과 마찬가지로 상기 이송라인 변경장치(C)는 상기 제1 본딩장치(B) 및 제2 본딩장치(D) 사이에 구비되고, 상기 제1 본딩장치(B)의 제1 이송라인(1500(1)), 제2 이송라인(1500(2)) 및 우회라인(1600(1))과 상기 제2 본딩장치(D)의 제1 이송라인(1500(3)), 제2 이송라인(1500(4)) 및 우회라인(1600(2))을 선택적으로 연결시키도록 y축 방향으로 변위 가능하도록 구성될 수 있다. 따라서, 상기 이송라인 변경장치(C)는 상기 제1 본딩장치의 제1 이송라인, 제2 이송라인 또는 우회라인에 의하여 이송된 회로기판의 양측단을 지지하는 가이드 레일(114) 및 상기 가이드 레일(114)을 y축 방향으로 변위시키기 위한 구동수단(115)을 포함할 수 있다.
그리고, 상기 제1 및 제2 본딩장치(B,D)의 각각의 이송부(1210)에 구비된 본딩 헤드유닛(1130)으로 반도체칩을 공급하기 위한 반도체칩 공급부(200(1), 200(2))는 상기 제1 및 제2 본딩장치 이송수단(1200(1), 1200(2))의 양단 근방에 각각 구비되며, 각각의 상기 반도체칩 공급부로 웨이퍼를 공급하기 위하여 y축 방향으로 이송가능한 로봇암을 포함하는 웨이퍼 분배수단(150)을 더 구비할 수 있다. 상기 웨이퍼 분배수단(150)은 상기 웨이퍼 공급부(100)에서 적층된 상태의 웨이퍼 중 어느 하나의 웨이퍼를 인출하여 운반하기 위한 로봇암(151), 상기 로봇암(151)을 임의의 3차원 공간 상의 좌표로 이송하기 위한 다관절 연결부재(152), 상기 웨이퍼 분배수단(150)이 장착되는 장착 플레이트(152), 상기 웨이퍼 분배수단(150)이 장착되는 장착 플레이트(152)를 y축 방향으로의 이송을 안내하기 위한 가이드 레일(155)를 포함할 수 있다.
2종 이상의 웨이퍼(반도체칩)를 공급할 수 있도록 웨이퍼 분배수단은 복층 형태로 구성될 수도 있다. 예를 들어 본딩장치(B)에 공급하기 위한 웨이퍼는 상층에 구비하고 본딩장치(D)에 공급하기 위한 웨이퍼는 하층에 구비할 수도 있으며, 웨이퍼 공급부(100)를 2대 이상 구비할 수도 있다.
도 8은 본 발명에 따른 반도체칩 본딩 시스템의 다른 실시예를 도시한다. 도 7을 참조한 설명과 중복된 설명은 생략한다.
도 7에 도시된 실시예에서, 상기 사전 검사장치 또는 사전 검사장치에 구비되는 비전유닛은 본딩되는 회로기판의 사전 검사과정과 본딩과정을 분리하여 본딩 공정의 수율을 향상하기 위하여 구비된다.
그러나, 본딩장치를 구성하는 이송수단에 의하여 이송되는 본딩 헤드유닛과 비전유닛이 독립 구동이 가능한 구조라면, 사전 검사과정과 본딩과정을 분리할 수 있다.
따라서, 도 8에 도시된 실시예의 제1 본딩장치(B)는 각각의 이송수단(1200(1), 1200(2))에 본딩 헤드유닛(1130) 및 비전유닛(1120)을 독립적으로 이송하기 위한 이송부(1210a(1), 1210a(2), 1210b(1), 1210b(2), 1210c(1), 1210c(2), 1210d(1), 1210d(2))를 구비하고, 각각의 이송부에 본딩 헤드유닛(1130(1), 1130(2), 1130(3), 1130(4))과 비전유닛(1120(1), 1120(2), 1120(3), 1120(4))을 장착하여, 본딩 공정과 사전 검사과정을 분리하는 방법에 의하여 사전 검사에 의한 본딩 공정의 공백을 최소화할 수 있다.
즉, 상기 본딩대상 회로기판의 촬상을 위하여 별도의 이송부에 구비되는 비전유닛은 상기 본딩 헤드유닛과 물리적 간섭이 발생되지 않는 동안 상기 본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하여 사전 검사를 수행할 수 있으므로, 별도의 사전 검사장치 없어도 본딩대상 회로기판의 사전 검사를 수행할 수 있다.
따라서, 도 8에 도시된 반도체칩 본딩 시스템은 상기 사전 검사장치 대신 회로기판 공급장치(A')를 구비할 수 있으며, 상기 회로기판 공급장치(A')는 상기 제1 본딩장치(B)의 제1 이송라인(1500(1)), 제2 이송라인(1500(2)) 또는 우회라인(1600(1))으로 본딩대상 회로기판을 선택적으로 공급할 수 있도록 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일(113) 및 상기 가이드 레일(113))이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단(11)을 포함하는 점은 공통된다.
본 명세서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.
1 : 반도체칩 본딩 시스템
A : 사전 검사장치
B : 제1 본딩장치
C : 이송라인 변경장치
D : 제2 본딩장치
E : 사후 검사장치
1100 : 제1 이송수단
1300 : 제2 이송수단
1500 : 이송라인

Claims (26)

  1. 본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하기 위한 비전유닛을 구비하는 사전 검사장치;
    상기 본딩대상 회로기판에 본딩될 반도체칩을 상기 본딩대상 회로기판에 본딩하기 위한 적어도 1개 이상의 본딩 헤드유닛을 구비하는 제1 본딩장치;
    상기 사전 검사장치에서 공급된 본딩대상 회로기판 또는 상기 제1 본딩장치에서 본딩된 본딩대상 회로기판에 반도체칩을 본딩하기 위한 적어도 1개 이상의 본딩 헤드유닛을 구비하는 제2 본딩장치;
    본딩대상 회로기판을 x축과 평행한 방향으로 이송하기 위하여 상기 제1 본딩장치 및 제2 본딩장치에 각각 구비되는 한 쌍의 제1 및 제2 이송라인; 및,
    상기 제1 본딩장치의 제1 또는 제2 이송라인을 통해 이송된 본딩대상 회로기판을 선택적으로 제2 본딩장치의 제2 또는 제1 이송라인으로 공급하기 위하여 본딩대상 회로기판을 y축과 평행한 방향으로 변위시키는 이송라인 변경장치;를 포함하며,
    상기 사전 검사장치, 상기 제1 및 제2 본딩장치는 x축과 평행한 방향으로 나란히 배치되고, 상기 제1 본딩장치의 제1 및 제2 이송라인과 상기 제2 본딩장치의 제1 및 제2 이송라인은 각각 x축 방향으로 동일 직선상에 배치되는 반도체칩 본딩 시스템.
  2. 제1항에 있어서,
    상기 이송라인 변경장치는 상기 제1 본딩장치 및 제2 본딩장치 사이에 구비되고, 상기 제1 본딩장치의 제1 또는 제2 이송라인과 상기 제2 본딩장치의 제1 또는 제2 이송라인을 선택적으로 연결시키도록 y축과 평행한 방향으로 변위 가능한 것을 특징으로 하는 반도체칩 본딩 시스템.
  3. 제2항에 있어서,
    상기 이송라인 변경장치는 상기 제1 본딩장치의 제1 또는 제2 이송라인에 의하여 이송된 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일을 y축 방향으로 변위시키기 위한 구동수단을 포함하는 것을 특징으로 하는 반도체칩 본딩장치.
  4. 제1항에 있어서,
    상기 사전 검사장치는 상기 제1 본딩장치의 제1 또는 제2 이송라인으로 본딩대상 회로기판을 공급하는 것을 특징으로 하는 반도체칩 본딩 시스템.
  5. 제4항에 있어서,
    상기 사전 검사장치는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단을 포함하는 것을 특징으로 하는 반도체칩 본딩장치.
  6. 제1항에 있어서,
    상기 사전 검사장치의 비전유닛은 x축 방향으로 변위될 수 있도록 x축 방향구동수단에 장착되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  7. 제1항에 있어서,
    상기 제1 및 제2 본딩장치는 각각 웨이퍼로부터 반도체칩을 분리하여 공급하는 반도체칩 공급부를 대응되는 위치에 구비하며, 상기 제1 및 제2 본딩장치에서 반도체칩이 본딩되는 본딩부는 상기 제1 및 제2 본딩장치의 각각의 제1 이송라인 및 제2 이송라인 중 상기 본딩부와 근거리에 위치한 이송라인 상에 배치되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  8. 제7항에 있어서,
    상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인 상에 배치되며, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩은 이종이고, 상기 제1 본딩장치의 제1 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치의 제1 이송라인 상의 본딩부에서 본딩 후 상기 이송라인 변경장치를 경유하여 상기 제2 본딩장치의 제1 이송라인으로 공급되고, 상기 제2 본딩장치의 제1 이송라인 상의 본딩부에서 본딩 후 반출되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  9. 제7항에 있어서,
    상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인 상에 배치되며, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩은 동종이고, 상기 제1 본딩장치의 제1 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치의 제1 이송라인 상에서 본딩 후 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제2 이송라인을 경유하여 반출되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  10. 제7항에 있어서,
    상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 중 근거리에 위치한 제1 이송라인 상에 배치되며, 상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩은 동종이고, 상기 제1 본딩장치의 제2 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제1 이송라인으로 공급되어 상기 제2 본딩장치의 제1 이송라인 상에서 본딩 작업 후 상기 제2 본딩장치의 제1 이송라인을 통해 반출되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  11. 제1항에 있어서,
    상기 제1 또는 제2 본딩장치에서 본딩 작업 후 상기 제2 본딩장치의 제1 또는 제2 이송라인을 통해 반출되는 본딩된 회로기판의 촬상 검사를 위한 비전유닛을 구비하는 사후 검사장치를 더 포함하는 것을 특징으로 하는 반도체칩 본딩 시스템.
  12. 제11항에 있어서,
    상기 사후 검사장치는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단을 포함하며, 상기 사후 검사장치의 비전유닛은 x축 방향으로 변위될 수 있도록 x축 방향 구동수단에 장착되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  13. 제1항에 있어서,
    상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩이 동종인 경우, 사전 검사부 제1 본딩장치의 제1 제2 이송라인으로 번갈아 본딩대상 회로기판을 공급하는 것을 특징으로 하는 반도체칩 본딩 시스템.
  14. 제13항에 있어서,
    상기 제1 및 제2 본딩장치에서 본딩되는 반도체칩이 동종인 경우, 상기 제1 본딩장치의 제1 이송라인 또는 제2 이송라인으로 공급된 본딩대상 회로기판은 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제2 이송라인 또는 제1 이송라인로 변경되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  15. 제1항에 있어서,
    상기 제1 본딩장치 및 상기 제2 본딩장치에 구비된 각각의 제1 및 제2 이송라인은 미리 결정된 간격으로 이격되어 배치되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  16. X축 방향으로 이송되는 본딩대상 회로기판에 본딩될 반도체칩을 본딩대상 회로기판에 본딩하기 위하여 y축 방향으로 이송 가능한 1개 이상의 본딩 헤드유닛을 구비하며, X축 방향으로 나란히 배치되는 제1 및 제2 본딩장치;
    본딩대상 회로기판을 상기 제1 또는 제2 본딩장치로 이송하기 위하여 상기 제1 또는 제2 본딩장치에 각각 구비되는 한 쌍의 제1 및 제2 이송라인;
    상기 제1 본딩장치의 제1 및 제2 이송라인으로 이송되는 본딩대상 회로기판을 제2 본딩장치의 제1 또는 제2 이송라인을 우회하여 반출 또는 본딩대상 회로기판을 상기 제1 본딩장치의 제1 및 제2 이송라인을 우회하여 제2 본딩장치의 제1 또는 제2 이송라인으로 공급하기 위하여 각각의 제1 또는 제2 본딩장치에 구비되는 우회라인;
    상기 제1 본딩장치의 제1 또는 제2 이송라인을 통해 이송된 본딩대상 회로기판을 선택적으로 제2 본딩장치의 우회라인으로 공급 또는 상기 제1 본딩장치의 우회라인을 통해 이송되는 본딩대상 회로기판을 상기 제2 본딩장치의 제1 또는 제2 이송라인으로 공급하기 위하여 상기 본딩대상 회로기판을 y축 방향으로 변위시키는 이송라인 변경장치;를 포함하며,
    상기 제1 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인과 상기 제2 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인은 각각 x축 방향으로 동일 직선상에 배치되고, 제1 및 제2 본딩장치의 우회라인은 제1 및 제2 본딩장치의 제1 및 제2 이송라인 사이에 배치되는 반도체칩 본딩 시스템.
  17. 제16항에 있어서,
    상기 이송라인 변경장치는 상기 제1 본딩장치 및 제2 본딩장치 사이에 구비되고, 상기 제1 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인과 상기 제2 본딩장치의 제1 이송라인, 제2 이송라인 및 우회라인을 선택적으로 연결시키도록 y축 방향으로 변위 가능한 것을 특징으로 하는 반도체칩 본딩 시스템.
  18. 제16항에 있어서,
    상기 제1 및 제2 본딩장치는 각각 본딩 헤드유닛이 장착되는 적어도 1개 이상의 이송부를 y축 방향으로 이송시키는 적어도 1개 이상의 이송수단을 구비하는 것을 특징으로 하는 반도체칩 본딩 시스템.
  19. 제18항에 있어서,
    상기 제1 및 제2본딩장치의 이송수단은 본딩 헤드유닛을 X-Y 평면 상의 임의의 위치로 이송될 수 있도록 갠트리 구조를 갖는 것을 특징으로 하는 반도체칩 본딩 시스템.
  20. 제18항에 있어서,
    상기 제1 및 제2 본딩장치의 이송수단은 한쌍이 평행하게 구비되며, 각각의 이송수단은 한 쌍의 이송부가 독립 구동이 가능하게 장착되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  21. 제16항에 있어서,
    본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하기 위한 비전유닛을 구비하는 사전 검사장치를 더 포함하고, 상기 사전 검사장치, 상기 제1 및 제2 본딩장치는 x축 방향으로 나란히 배치되며, 상기 사전 검사장치는 상기 제1 본딩장치의 제1 이송라인, 제2 이송라인 또는 우회라인으로 본딩대상 회로기판을 공급하는 것을 특징으로 하는 반도체칩 본딩 시스템.
  22. 제21항에 있어서,
    상기 사전 검사장치는 상기 본딩대상 회로기판의 양측단을 지지하는 가이드 레일 및 상기 가이드 레일이 y축 방향으로 변위될 수 있도록 장착되는 y축 방향 구동수단을 포함하고, 상기 사전 검사장치의 비전유닛은 x축 방향으로 변위될 수 있도록 x축 방향구동수단에 장착되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  23. 제18항에 있어서,
    상기 본딩대상 회로기판의 촬상을 위한 비전유닛이 더 구비되며, 상기 비전유닛은 상기 본딩 헤드유닛이 장착되는 상기 제1 및 제2 본딩장치의 이송부와 독립 구동이 가능한 별도의 이송부에 구비되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  24. 제23항에 있어서,
    상기 본딩대상 회로기판의 촬상을 위하여 별도의 이송부에 구비되는 비전유닛은 상기 본딩 헤드유닛과 물리적 간섭이 발생되지 않는 동안 상기 본딩대상 회로기판의 패턴 정보 또는 위치 정보수집을 위하여 본딩대상 회로기판을 촬상하여 사전 검사를 수행하는 것을 특징으로 하는 반도체칩 본딩 시스템.
  25. 제16항에 있어서,
    상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 상에 배치되며, 상기 제1 본딩장치의 제1 또는 제2 이송라인을 통해 공급되는 본딩대상 회로기판은 상기 제1 본딩장치의 제1 또는 제2 이송라인 상에서 본딩 후 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 우회라인을 경유하여 반출되는 것을 특징으로 하는 반도체칩 본딩 시스템.
  26. 제16항에 있어서,
    상기 제1 및 제2 본딩장치의 본딩부는 상기 제1 및 제2 본딩장치의 각각의 이송라인 상에 배치되며, 상기 제1 본딩장치의 우회라인을 통해 공급되는 본딩대상 회로기판은 상기 이송라인 변경장치에 의하여 상기 제2 본딩장치의 제1 또는 제2 이송라인으로 공급되어 본딩 공정 후 반출되는 것을 특징으로 하는 반도체칩 본딩 시스템.
KR1020120071421A 2012-06-29 2012-06-29 반도체칩 본딩 시스템 KR20140003281A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120071421A KR20140003281A (ko) 2012-06-29 2012-06-29 반도체칩 본딩 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120071421A KR20140003281A (ko) 2012-06-29 2012-06-29 반도체칩 본딩 시스템

Publications (1)

Publication Number Publication Date
KR20140003281A true KR20140003281A (ko) 2014-01-09

Family

ID=50139922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120071421A KR20140003281A (ko) 2012-06-29 2012-06-29 반도체칩 본딩 시스템

Country Status (1)

Country Link
KR (1) KR20140003281A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180028057A (ko) * 2016-03-11 2018-03-15 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20180112527A (ko) * 2017-04-04 2018-10-12 세메스 주식회사 다이 본딩 장치
KR20200048436A (ko) * 2018-10-30 2020-05-08 세메스 주식회사 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR20200143896A (ko) * 2019-06-17 2020-12-28 세메스 주식회사 다이 본딩 방법
CN117497434A (zh) * 2023-12-29 2024-02-02 砺铸智能设备(天津)有限公司 一种芯片倒装设备及其方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180028057A (ko) * 2016-03-11 2018-03-15 파스포드 테크놀로지 주식회사 다이 본딩 장치 및 반도체 장치의 제조 방법
KR20180112527A (ko) * 2017-04-04 2018-10-12 세메스 주식회사 다이 본딩 장치
KR20200048436A (ko) * 2018-10-30 2020-05-08 세메스 주식회사 본딩 모듈 및 이를 포함하는 다이 본딩 장치
KR20200143896A (ko) * 2019-06-17 2020-12-28 세메스 주식회사 다이 본딩 방법
CN117497434A (zh) * 2023-12-29 2024-02-02 砺铸智能设备(天津)有限公司 一种芯片倒装设备及其方法
CN117497434B (zh) * 2023-12-29 2024-04-09 砺铸智能设备(天津)有限公司 一种芯片倒装设备及其方法

Similar Documents

Publication Publication Date Title
KR100881894B1 (ko) 전자 부품 탑재 장치 및 전자 부품 탑재 방법
KR101303024B1 (ko) 플립칩 본딩장치
TWI666720B (zh) 帶有多個用於傳送電子器件進行鍵合的旋轉傳送臂的鍵合裝置
US9966357B2 (en) Pick-and-place tool for packaging process
KR20140003281A (ko) 반도체칩 본딩 시스템
KR101338181B1 (ko) 소자검사장치
KR20150012361A (ko) 플립칩 본딩장치
KR20140037747A (ko) 전자부품 장착 장치
KR20090063355A (ko) 반도체칩 본딩 장치 및 이를 이용한 반도체칩 본딩 방법
KR20110037646A (ko) 반도체 다이 본딩 장치
KR20090114369A (ko) 플립 칩을 기판에 장착하기 위한 장치
WO2008143471A1 (en) Semiconductor package inspecting system
KR101275133B1 (ko) 플립칩 본딩장치
TWI645489B (zh) 晶片接合裝置及其接合方法
JP3636153B2 (ja) 電子部品搭載装置および電子部品搭載方法
KR102191261B1 (ko) 유니버셜 칩 배치-본딩 장치 및 방법
JP2000114281A (ja) ダイボンディング方法およびダイボンディング設備
KR102323539B1 (ko) 열압착 본딩장치 및 열압착 본딩방법
KR101460626B1 (ko) 반도체 자재 공급장치
KR102354344B1 (ko) 반도체 소자 접착 기기
US10784130B2 (en) Bonding apparatus
KR20130117191A (ko) 작업유닛 이송장치
JP3661658B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP3899867B2 (ja) 電子部品実装装置および電子部品実装方法
KR101360007B1 (ko) 플립칩 본딩장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right