KR20140001682A - 인쇄회로기판 및 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR20140001682A
KR20140001682A KR1020120070107A KR20120070107A KR20140001682A KR 20140001682 A KR20140001682 A KR 20140001682A KR 1020120070107 A KR1020120070107 A KR 1020120070107A KR 20120070107 A KR20120070107 A KR 20120070107A KR 20140001682 A KR20140001682 A KR 20140001682A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
printed circuit
adhesive layer
forming
Prior art date
Application number
KR1020120070107A
Other languages
English (en)
Other versions
KR101388831B1 (ko
Inventor
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120070107A priority Critical patent/KR101388831B1/ko
Publication of KR20140001682A publication Critical patent/KR20140001682A/ko
Application granted granted Critical
Publication of KR101388831B1 publication Critical patent/KR101388831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 실시 예에 따른 인쇄회로기판은 베이스기판, 베이스기판 상부에 형성되며, 접속 패드를 포함하는 회로층, 베이스기판 및 회로층 상부에 형성되며, 접속 패드가 노출되도록 개구부가 형성된 솔더 레지스트층, 개구부에 의해서 노출된 접속 패드 상부에 형성된 접착층 및 접착층 상부에 형성되며, 솔더 레지스트층으로부터 돌출되도록 형성된 금속 범프를 포함할 수 있다.

Description

인쇄회로기판 및 인쇄회로기판 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
인쇄회로기판에는 반도체 칩 등과 같은 외부 장치가 실장 될 수 있다. 이와 같이 외부 장치를 인쇄회로기판에 실장 하기 위해서, 인쇄회로기판의 최외층에는 외부 장치를 실장 하기 위한 접속 패드와 접속 패드 상부가 노출되도록 형성된 솔더 레지스트가 형성될 수 있다. 이와 같이 노출된 접속 패드에 범프가 형성되며, 범프에 의해서 인쇄회로기판에 외부 장치가 실장 되며, 전기적으로 연결될 수 있다.(미국 등록특허 제 8039761호)
예를 들어, 솔더 범프는 스크린 프린팅(Screen Printing) 방식으로 솔더 페이스트를 인쇄한 후 리플로우 공정을 통해 수행될 수 있다. 그러나 상기 스크린 프린팅 방식은 폭이 넓은 접속 패드가 필요한 것으로, 미세 피치(Pitch) 또는 사이즈가 작은 범프를 구현할 경우 충분한 높이의 솔더 범프가 형성되지 않아 불량이 발생하기 쉬운 문제점이 있다.
본 발명은 금속 범프가 접속 패드로부터 탈락되는 것을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 금속 범프의 크기 감소량을 줄일 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 미세한 범프 피치를 구현할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명은 범핑(Bumping) 공정을 생략할 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 일 측면에 따르면, 베이스기판, 상기 베이스기판 상부에 형성되며, 접속 패드를 포함하는 회로층, 상기 베이스기판 및 상기 회로층 상부에 형성되며, 상기 접속 패드가 노출되도록 개구부가 형성된 솔더 레지스트층, 상기 개구부에 의해서 노출된 상기 접속 패드 상부에 형성된 접착층 및 상기 접착층 상부에 형성되며, 상기 솔더 레지스트층으로부터 돌출되도록 형성된 금속 범프를 포함하는 인쇄회로기판이 제공된다.
상기 접착층은 상기 개구부 내벽과 이격되도록 형성될 수 있다.
상기 접착층은 니켈(Ni) 및 티타늄(Ti) 중 적어도 하나로 형성될 수 있다.
상기 금속 범프는 전도성 금속으로 형성될 수 있다.
상기 금속 범프는 원기둥 또는 다각형 기둥 형태로 형성될 수 있다.
상기 접착층 상부와 상기 금속 범프 하부 사이에 형성된 시드층을 더 포함할 수 있다.
상기 시드층은 전도성 금속으로 형성될 수 있다.
상기 금속 범프 상부에 형성된 표면처리층을 더 포함할 수 있다.
상기 표면처리층은 Ni/Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservatives), 솔더-온-패드(SOP; Solder on Pad), ENIG(Electroless nickel immersion gold), 니켈/팔라듐/금(Ni/Pd/Au), 주석(Sn), 솔더, 무연 솔더 및 은(Ag) 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 상부에 접속 패드를 포함하는 회로층이 형성된 베이스기판을 준비하는 단계, 상기 베이스기판 및 상기 회로층 상부에 형성되며, 상기 접속 패드를 노출하는 제1 개구부를 포함하는 솔더 레지스트층을 형성하는 단계, 상기 솔더 레지스트층 상부, 상기 제1 개구부 내벽 및 상기 노출된 접속 패드 상부에 접착층을 형성하는 단계, 상기 접착층 상부에 형성되며, 상기 접속 패드 상부에 형성된 상기 접착층을 노출하는 제2 개구부를 포함하는 도금 레지스트를 형성하는 단계, 상기 제2 개구부 내부에 전해 도금을 수행하여 금속 범프를 형성하는 단계, 상기 도금 레지스트를 제거하는 단계 및 상기 도금 레지스트가 제거 됨으로써, 노출된 접착층을 제거하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
상기 접착층을 형성하는 단계에서, 상기 접착층은 스퍼터링(Sputtering) 방법으로 형성될 수 있다.
상기 접착층을 형성하는 단계에서, 상기 접착층은 니켈(Ni) 및 티타늄(Ti) 중 적어도 하나로 형성될 수 있다.
상기 접착층을 형성하는 단계 이후에, 상기 접착층 상부에 스퍼터링(Sputtering) 방법으로 시드층을 형성하는 단계를 더 포함할 수 있다.
상기 시드층을 형성하는 단계에서, 상기 시드층은 전도성 금속으로 형성될 수 있다.
상기 도금 레지스트를 제거하는 단계 이후에, 상기 도금 레지스트가 제거됨으로써, 노출된 상기 시드층을 제거하는 단계를 더 포함할 수 있다.
상기 도금 레지스트를 형성하는 단계에서, 상기 제2 개구부는 상기 제1 개구부 내부에 형성될 수 있다.
상기 금속 범프를 형성하는 단계에서, 상기 금속 범프는 상기 솔더 레지스트층으로부터 돌출되도록 형성될 수 있다.
상기 금속 범프를 형성하는 단계에서, 상기 금속 범프는 전도성 금속으로 형성될 수 있다.
상기 접착층을 제거하는 단계 이후에, 상기 금속 범프 상부에 표면 처리층을 형성하는 단계를 더 포함할 수 있다.
상기 표면처리층을 형성하는 단계에서, 상기 표면처리층은 Ni/Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservatives), 솔더-온-패드(SOP; Solder on Pad), ENIG(Electroless nickel immersion gold), 니켈/팔라듐/금(Ni/Pd/Au), 주석(Sn), 솔더, 무연 솔더 및 은(Ag) 중 적어도 하나를 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 접착층에 의해서 접속 패드와 시드층 간의 접착력을 향상시켜 금속 범프가 접속 패드로부터 탈락되는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 접착층에 의해서 시드층을 스퍼터링 방법으로 형성하여 시드층 에칭 공정 시, 금속 범프의 크기 감소량을 줄일 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 금속 범프를 형성함으로써, 미세한 범프 피치를 구현할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 금속 범프를 적용함으로써, 코이닝(Coining) 등과 같은 범핑(Bumping) 공정을 생략할 수 있다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 상부를 도시한 예시도이다.
도 3 내지 도 12는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 1을 참조하면, 인쇄회로기판(100)은 베이스기판(110), 회로층(120), 솔더 레지스트층(130), 접착층(140), 시드층(150), 금속 범프(170) 및 표면 처리층(170)을 포함할 수 있다.
베이스기판(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스기판(110)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 베이스기판으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 베이스기판은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
회로층(120)은 베이스기판(110) 내부 또는 상부에 형성될 수 있다. 회로층(120)은 회로 패턴(121), 비아(122) 및 접속 패드(123)를 포함할 수 있다. 회로층(120)의 접속 패드(123)는 베이스기판(110)의 상부에 형성될 수 있다. 회로층(120)은 전도성 금속으로 형성될 수 있다. 예를 들어 회로층(120)은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni) 등으로 형성될 수 있다.
본 발명의 실시 예에서 회로층(120)이 베이스기판(110)의 일면에만 형성된 것으로 도시되어 있지만, 이는 예시적인 것이다. 예를 들어, 회로층(120)은 다층 구조 또는 양면 구조로 베이스기판(110)에 형성될 수 있다.
솔더 레지스트층(130)은 베이스기판(110) 및 회로층(120) 상부에 형성될 수 있다. 솔더 레지스트층(130)은 인쇄회로기판의 외층에 전자 소자를 실장할 때 회로 패턴을 보호하는 역할을 수행할 수 있다. 솔더 레지스트층(130)은 제1 개구부(131)를 포함할 수 있다. 제1 개구부(131)는 접속 패드(123) 상부에 형성되어, 접속 패드(123) 일부가 노출되도록 할 수 있다. 솔더 레지스트층(130)은 내열성 피복 재료로 형성될 수 있다.
접착층(140)은 솔더 레지스트층(130)에 의해서 노출된 접속 패드(123) 상부에 형성될 수 있다. 또한, 접착층(140)은 솔더 레지스트층(130)의 제1 개구부(131) 내벽과 이격되어 형성될 수 있다. 접착층(140)은 전도성 금속으로 형성될 수 있다. 또한, 접착층(140)은 추후 수행되는 에칭(etching)으로부터 접속 패드(123)를 보호할 수 있는 금속으로 형성될 수 있다. 예를 들어, 접착층(140)은 니켈(Ni) 및 티타늄(Ti) 중 적어도 하나로 형성될 수 있다.
시드층(150)은 접착층(140) 상부에 형성될 수 있다. 시드층(150)이 접착층(140) 상부에 형성됨으로써, 시드층(150) 역시 제1 개구부(131) 내벽과 이격되도록 형성될 수 있다. 시드층(150)은 전해 도금을 위한 인입선의 역할을 위해 형성될 수 있다. 시드층(150)은 전도성 금속으로 형성될 수 있다. 예를 들어, 시드층(150)은 금, 은 구리, 니켈 등으로 형성될 수 있다. 또한, 시드층(150)은 회로층(120)과 동일한 금속으로 형성될 수 있다.
본 발명의 실시 예에서는 접착층(140)과 시드층(150)을 개별적으로 형성하였지만, 이에 한정되지 않는다. 접착층(140)은 전도성 금속으로 형성됨에 따라, 시드층(150)의 전해 도금의 인입선 역할을 수행할 수 있다. 이에 따라, 시드층(150)은 생략될 수 있다. 따라서, 시드층(150)은 통상의 기술자에 의해서 형성 또는 생략될 수 있다.
금속 범프(170)는 시드층(150) 상부에 형성될 수 있다. 금속 범프(170)는 인쇄회로기판의 접속 패드(123)와 전기적으로 연결될 수 있다. 또한, 금속 범프(170)는 외부 전자 소자(미도시)와 전기적으로 연결될 수 있다. 금속 범프(170)는 시드층(150)을 인입선으로 하여 전해 도금 방법으로 형성될 수 있다. 즉, 금속 범프(170)는 제1 개구부(131) 내부에 형성되며, 제1 개구부(131) 내벽과 이격되도록 형성될 수 있다. 이와 같이 금속 범프(170)의 직경이 솔더 레지스트층(130)의 제1 개구부(131)의 직경 보다 작도록 형성됨으로써, 종래의 솔더 레지스트층(130)의 상부를 덮는 구조의 범프보다 미세 피치(Pitch) 구현이 용이할 수 있다. 또한, 금속 범프(170)는 솔더 레지스트층(130)으로부터 돌출되도록 형성될 수 있다. 금속 범프(170)는 전도성 금속으로 형성될 수 있다. 예를 들어, 금속 범프(170)는 금, 은 구리, 니켈 등으로 형성될 수 있다. 또한, 금속 범프(170)는 회로층(120) 또는 시드층(150)과 동일한 금속으로 형성될 수 있다.
표면 처리층(170)은 금속 범프(170) 상부에 형성될 수 있다. 표면 처리층(170)은 금속 범프(170)의 표면에 산화막이 형성되는 것을 방지하기 위한 것이다. 표면 처리층(170)은 Ni/Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservatives), 솔더-온-패드(SOP; Solder on Pad), ENIG(Electroless nickel immersion gold), 니켈/팔라듐/금(Ni/Pd/Au), 주석(Sn), 솔더, 무연 솔더 및 은(Ag) 중 적어도 하나를 포함하여 형성될 수 있다.
도 2는 본 발명의 실시 예에 따른 인쇄회로기판의 상부를 도시한 예시도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판(100)은 금속 범프(170)가 솔더 레지스트층(130) 상부로 돌출된 구조를 가질 수 있다. 금속 범프(170)는 솔더 레지스트층(130)의 제1 개구부(131)에 내부에 형성될 수 있다. 또한, 금속 범프(170)는 솔더 레지스트층(130)의 제1 개구부(131) 내벽과 이격되도록 형성될 수 있다.
도 3 내지 도 12는 본 발명의 실시 예에 따른 인쇄회로기판 제조 방법을 나타낸 예시도이다.
도 3을 참조하면, 회로층(120)이 형성된 베이스기판(110)을 준비할 수 있다. 베이스기판(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 베이스기판(110)으로 프리프레그를 채용하여 인쇄회로기판을 더 얇게 제작할 수 있다. 또는 베이스기판으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현 가능할 수 있다. 이외에도, 베이스기판은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
회로층(120)은 베이스기판(110) 내부 및 상부에 형성될 수 있다. 회로층(120)은 회로 패턴(121), 비아(122) 및 접속 패드(123)를 포함할 수 있다. 회로층(120)의 접속 패드(123)는 베이스기판(110)의 상부에 형성될 수 있다. 회로층(120)은 전도성 금속으로 형성될 수 있다. 예를 들어 회로층(120)은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni) 등으로 형성될 수 있다.
본 발명의 실시 예에서 회로층(120)이 베이스기판(110)의 일면에만 형성된 것으로 도시되어 있지만, 이는 예시적인 것이다. 예를 들어, 회로층(120)은 다층 구조 또는 양면 구조로 베이스기판(110)에 형성될 수 있다.
도 4를 참조하면, 회로층(120) 및 베이스기판(110) 상부에 솔더 레지스트층(130)을 형성할 수 있다. 솔더 레지스트층(130)은 인쇄회로기판의 외층에 전자 소자를 실장할 때 회로 패턴을 보호하는 역할을 수행할 수 있다. 솔더 레지스트층(130)은 제1 개구부(131)를 포함할 수 있다. 제1 개구부(131)는 접속 패드(123) 상부에 형성되어, 접속 패드(123) 일부가 노출되도록 할 수 있다. 솔더 레지스트층(130)은 내열성 피복 재료로 형성될 수 있다.
도 5를 참조하면, 솔더 레지스트층(130) 상부, 제1 개구부(131) 내벽 및 노출된 접속 패드(123) 상부에 접착층(140)을 형성할 수 있다. 접착층(140)은 스퍼터링(Sputtering) 방법으로 형성될 수 있다. 접착층(140)은 스퍼터링 방법으로 형성됨으로써, 화학동으로 형성하는 방법에 비해 얇은 두께를 갖도록 형성될 수 있다. 접착층(140)은 전도성 금속으로 형성될 수 있다. 또한, 접착층(140)은 추후 수행되는 에칭(etching)으로부터 접속 패드(123)를 보호할 수 있는 금속으로 형성될 수 있다. 예를 들어 접착층(140)은 니켈(Ni) 및 티타늄(Ti) 중 적어도 하나로 형성될 수 있다. 또한, 접착층(140)은 솔더 레지스트층(130)과 추후에 형성될 시드층(150) 간의 접착력을 향상시킬 수 있다. 즉, 접착층(140)에 의해서 솔더 레지스트층(130)과 시드층(150) 간의 들뜸 발생을 방지할 수 있다.
도 6을 참조하면, 접착층(140) 상부에 시드층(150)을 형성할 수 있다. 시드층(150)은 전해 도금을 위한 인입선의 역할을 위해 형성될 수 있다. 본 발명의 실시 예에 따르면, 시드층(150)은 스퍼터링 방법으로 형성될 수 있다. 시드층(150)은 스퍼터링 방법으로 형성됨으로써, 화학동으로 형성하는 방법에 비해 얇은 두께를 갖도록 형성될 수 있다. 시드층(150)은 전도성 금속으로 형성될 수 있다. 예를 들어, 시드층(150)은 금, 은 구리, 니켈 등으로 형성될 수 있다. 또한, 시드층(150)은 회로층(120)과 동일한 금속으로 형성될 수 있다.
본 발명의 실시 예에서는 접착층(140)과 시드층(150)을 개별적으로 형성하였지만, 이에 한정되지 않는다. 접착층(140)은 전도성 금속으로 형성됨에 따라, 시드층(150)의 전해 도금의 인입선 역할을 수행할 수 있다. 이에 따라, 시드층(150)이 형성되는 단계는 생략될 수 있다. 따라서, 시드층(150)이 형성되는 단계는 통상의 기술자에 의해서 수행 또는 생략될 수 있다.
도 7을 참조하면, 시드층(150) 상부에 도금 레지스트(160)를 형성할 수 있다. 도금 레지스트(160)는 제2 개구부(161)를 포함할 수 있다. 제2 개구부(161)는 솔더 레지스트층(130)의 제1 개구부(131) 내부에 형성될 수 있다. 또한, 제2 개구부(161)는 제1 개구부(131) 내부에 형성되어 접속 패드(123) 상부에 형성된 시드층(150)을 외부로 노출시킬 수 있다. 도금 레지스트(160)는 감광성 물질로 형성될 수 있다. 예를 들어, 도금 레지스트(160)는 드라이 필름(Dry film)으로 형성될 수 있다. 도금 레지스트(160)의 제2 개구부(161)는 드라이 필름을 도포한 후 노광 및 현상 공정을 수행하여 형성될 수 있다.
도 8을 참조하면, 제2 개구부(161) 내부에 금속 범프(170)를 형성할 수 있다. 금속 범프(170)는 인쇄회로기판의 접속 패드(123)와 전기적으로 연결될 수 있다. 또한, 금속 범프(170)는 외부 전자 소자(미도시)와 전기적으로 연결될 수 있다. 제2 개구부(161)에 의해서 노출된 시드층(150)을 인입선으로 전해 도금을 수행하여 금속 범프(170)를 형성할 수 있다. 이때, 금속 범프(170)는 솔더 레지스트층(130)으로부터 돌출되도록 형성될 수 있다. 금속 범프(170)는 전도성 금속으로 형성될 수 있다. 예를 들어, 금속 범프(170)는 금, 은 구리, 니켈 등으로 형성될 수 있다. 또한, 금속 범프(170)는 회로층(120) 또는 시드층(150)과 동일한 금속으로 형성될 수 있다. 이와 같이 금속 범프(170)의 직경이 솔더 레지스트층(130)의 제1 개구부(131)의 직경보다 작도록 형성됨으로써, 종래의 솔더 레지스트층(130)의 상부를 덮는 구조의 범프보다 미세 피치(Pitch) 구현이 용이할 수 있다.
도 9를 참조하면, 도금 레지스트(160)를 제거할 수 있다. 도금 레지스트(160)는 박리액을 사용하여 제거할 수 있다.
도 10을 참조하면, 시드층(150)을 제거할 수 있다. 도금 레지스트(160)의 제거로 노출된 시드층(150)을 제거할 수 있다. 시드층(150)은 통상의 플래시 에칭 또는 퀵 에칭 방법으로 제거할 수 있다.
도 11을 참조하면, 접착층(140)을 제거할 수 있다. 시드층(150)의 제거로 노출된 접착층(140)을 제거할 수 있다. 접착층(140)은 통상의 플래시 에칭 또는 퀵 에칭 방법으로 제거할 수 있다.
본 발명의 실시 예에서는 시드층(150)과 접착층을 각각 에칭 공정으로 따로 제거하였지만, 시드층(150)과 접착층(140)은 한번의 에칭 공정으로 동시에 제거할 수 있다.
본 발명의 실시 예에 따르면, 접착층(140) 및 시드층(150)은 스퍼터링 방법으로 형성됨으로써, 화학동으로 형성할 때보다 얇은 두께를 갖도록 형성될 수 있다. 이와 같이, 접착층(140) 및 시드층(150)이 얇게 형성됨에 따라, 접착층(140) 및 시드층(150)을 에칭 시, 금속 범프(170의 에칭량을 감소시킬 수 있다. 즉, 금속 범프(170)의 크기 감소량을 줄일 수 있다.
도 12를 참조하면, 금속 범프(170) 상부에 표면 처리층(170)을 형성할 수 있다. 표면 처리층(170)은 금속 범프(170)의 표면에 산화막이 형성되는 것을 방지하기 위한 것이다. 표면 처리층(170)은 금속 범프(170)의 상부에 형성됨이 도시되었으나, 이에 한정되지 않는다. 즉, 표면 처리층(170)은 금속 범프(170)의 상부뿐만 아니라, 솔더 레지스트층(130)으로부터 노출된 금속 범프(170)의 표면 전체에 형성될 수 있다. 이와 같은 표면 처리층(170)에 의해서 인쇄회로기판(100)의 외부 전자 소자 실장에 대한 신뢰성이 향상될 수 있다. 표면 처리층(170)은 Ni/Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservatives), 솔더-온-패드(SOP; Solder on Pad), ENIG(Electroless nickel immersion gold), 니켈/팔라듐/금(Ni/Pd/Au), 주석(Sn), 솔더, 무연 솔더 및 은(Ag) 중 적어도 하나를 포함하여 형성될 수 있다.
이와 같은 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 접착층에 의해서 솔더 레지스트층과 시드층 간의 접착력을 향상시킬 수 있다. 따라서, 시드층 상부에 형성되는 금속 범프가 접속 패드로부터 탈락되는 것을 방지할 수 있다. 또한, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 접착층에 의해서 시드층을 스퍼터링 방법으로 형성하여 시드층 에칭 공정 시, 금속 범프의 크기 감소량을 줄일 수 있다. 또한, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 금속 범프를 형성함으로써, 미세한 범프 피치를 구현할 수 있다. 또한, 본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판 제조 방법은 금속 범프를 적용함으로써, 코이닝(Coining) 등과 같은 범핑(bumping) 공정을 생략할 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인쇄회로기판
110: 베이스기판
120: 회로층
121: 회로 패턴
122: 비아
123: 접속 패드
130: 솔더 레지스트층
131: 제1 개구부
140: 접착층
150: 시드층
160: 도금 레지스트
161: 제2 개구부
170: 금속 범프
180: 표면 처리층

Claims (20)

  1. 베이스기판;
    상기 베이스기판 상부에 형성되며, 접속 패드를 포함하는 회로층;
    상기 베이스기판 및 상기 회로층 상부에 형성되며, 상기 접속 패드가 노출되도록 개구부가 형성된 솔더 레지스트층;
    상기 개구부에 의해서 노출된 상기 접속 패드 상부에 형성된 접착층; 및
    상기 접착층 상부에 형성되며, 상기 솔더 레지스트층으로부터 돌출되도록 형성된 금속 범프;
    를 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 접착층은 상기 개구부 내벽과 이격되도록 형성된 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 접착층은 니켈(Ni) 및 티타늄(Ti) 중 적어도 하나로 형성된 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 금속 범프는 전도성 금속으로 형성된 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 금속 범프는 원기둥 또는 다각형 기둥 형태로 형성된 것을 특징으로 하는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 접착층 상부와 상기 금속 범프 하부 사이에 형성된 시드층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  7. 청구항 6에 있어서,
    상기 시드층은 전도성 금속으로 형성된 것을 특징으로 하는 인쇄회로기판.
  8. 청구항 1에 있어서,
    상기 금속 범프 상부에 형성된 표면처리층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  9. 청구항 8에 있어서,
    상기 표면처리층은 Ni/Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservatives), 솔더-온-패드(SOP; Solder on Pad), ENIG(Electroless nickel immersion gold), 니켈/팔라듐/금(Ni/Pd/Au), 주석(Sn), 솔더, 무연 솔더 및 은(Ag) 중 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판.
  10. 상부에 접속 패드를 포함하는 회로층이 형성된 베이스기판을 준비하는 단계;
    상기 베이스기판 및 상기 회로층 상부에 형성되며, 상기 접속 패드를 노출하는 제1 개구부를 포함하는 솔더 레지스트층을 형성하는 단계;
    상기 솔더 레지스트층 상부, 상기 제1 개구부 내벽 및 상기 노출된 접속 패드 상부에 접착층을 형성하는 단계;
    상기 접착층 상부에 형성되며, 상기 접속 패드 상부에 형성된 상기 접착층을 노출하는 제2 개구부를 포함하는 도금 레지스트를 형성하는 단계;
    상기 제2 개구부 내부에 전해 도금을 수행하여 금속 범프를 형성하는 단계;
    상기 도금 레지스트를 제거하는 단계; 및
    상기 도금 레지스트가 제거됨으로써, 노출된 접착층을 제거하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
  11. 청구항 10에 있어서,
    상기 접착층을 형성하는 단계에서,
    상기 접착층은 스퍼터링(Sputtering) 방법으로 수행되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  12. 청구항 10에 있어서,
    상기 접착층을 형성하는 단계에서,
    상기 접착층은 니켈(Ni) 및 티타늄(Ti) 중 적어도 하나로 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  13. 청구항 10에 있어서,
    상기 접착층을 형성하는 단계 이후에,
    상기 접착층 상부에 스퍼터링(Sputtering) 방법으로 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  14. 청구항 13에 있어서,
    상기 시드층을 형성하는 단계에서,
    상기 시드층은 전도성 금속으로 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  15. 청구항 13에 있어서,
    상기 도금 레지스트를 제거하는 단계 이후에,
    상기 도금 레지스트가 제거됨으로써, 노출된 상기 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  16. 청구항 10에 있어서,
    상기 도금 레지스트를 형성하는 단계에서,
    상기 제2 개구부는 상기 제1 개구부 내부에 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  17. 청구항 10에 있어서,
    상기 금속 범프를 형성하는 단계에서,
    상기 금속 범프는 상기 솔더 레지스트층으로부터 돌출되도록 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  18. 청구항 10에 있어서,
    상기 금속 범프를 형성하는 단계에서,
    상기 금속 범프는 전도성 금속으로 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  19. 청구항 10에 있어서,
    상기 접착층을 제거하는 단계 이후에,
    상기 금속 범프 상부에 표면 처리층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  20. 청구항 19에 있어서,
    상기 표면처리층을 형성하는 단계에서,
    상기 표면처리층은 Ni/Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservatives), 솔더-온-패드(SOP; Solder on Pad), ENIG(Electroless nickel immersion gold), 니켈/팔라듐/금(Ni/Pd/Au), 주석(Sn), 솔더, 무연 솔더 및 은(Ag) 중 적어도 하나를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
KR1020120070107A 2012-06-28 2012-06-28 인쇄회로기판 및 인쇄회로기판 제조 방법 KR101388831B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120070107A KR101388831B1 (ko) 2012-06-28 2012-06-28 인쇄회로기판 및 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070107A KR101388831B1 (ko) 2012-06-28 2012-06-28 인쇄회로기판 및 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20140001682A true KR20140001682A (ko) 2014-01-07
KR101388831B1 KR101388831B1 (ko) 2014-04-23

Family

ID=50139162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070107A KR101388831B1 (ko) 2012-06-28 2012-06-28 인쇄회로기판 및 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101388831B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564897A (zh) * 2016-09-15 2019-04-02 英特尔公司 镍-锡微凸块结构及其制造方法
KR20200036985A (ko) * 2018-09-28 2020-04-08 삼성전자주식회사 반도체 소자 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102207274B1 (ko) * 2014-06-11 2021-01-25 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR102435125B1 (ko) * 2015-10-27 2022-08-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630913B1 (ko) * 2004-08-25 2006-10-04 엘지전자 주식회사 인쇄회로기판의 제조방법
KR100857365B1 (ko) * 2007-02-28 2008-09-05 주식회사 네패스 반도체 장치의 범프 구조물
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564897A (zh) * 2016-09-15 2019-04-02 英特尔公司 镍-锡微凸块结构及其制造方法
CN109564897B (zh) * 2016-09-15 2023-07-28 英特尔公司 镍-锡微凸块结构及其制造方法
KR20200036985A (ko) * 2018-09-28 2020-04-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US11923292B2 (en) 2018-09-28 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
KR101388831B1 (ko) 2014-04-23

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR101332049B1 (ko) 인쇄회로기판의 제조방법
TWI680701B (zh) 配線基板及其製造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
US9793200B2 (en) Printed wiring board
US20080185711A1 (en) Semiconductor package substrate
US9042113B2 (en) Printed circuit board and method of manufacturing the same
KR101388831B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US9380712B2 (en) Wiring substrate and semiconductor device
KR102340053B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9491871B2 (en) Carrier substrate
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20160225706A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
KR20160149613A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2013065811A (ja) プリント回路基板及びその製造方法
US8796867B2 (en) Semiconductor package and fabrication method thereof
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
JP2013058775A (ja) 半導体パッケージ基板の製造方法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR100688697B1 (ko) 패키지 기판의 제조방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6