KR20130141546A - 기판 및 에피택셜층 패터닝에 의한 iii-족 질화물 헤테로구조들 내의 스트레인 완화의 제한 - Google Patents

기판 및 에피택셜층 패터닝에 의한 iii-족 질화물 헤테로구조들 내의 스트레인 완화의 제한 Download PDF

Info

Publication number
KR20130141546A
KR20130141546A KR1020137013226A KR20137013226A KR20130141546A KR 20130141546 A KR20130141546 A KR 20130141546A KR 1020137013226 A KR1020137013226 A KR 1020137013226A KR 20137013226 A KR20137013226 A KR 20137013226A KR 20130141546 A KR20130141546 A KR 20130141546A
Authority
KR
South Korea
Prior art keywords
nitride
semipolar
iii
nonpolar
layers
Prior art date
Application number
KR1020137013226A
Other languages
English (en)
Inventor
제임스 에스. 스펙
아누라그 티아기
스티븐 피. 덴바스
슈지 나카무라
Original Assignee
더 리전츠 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리전츠 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리전츠 오브 더 유니버시티 오브 캘리포니아
Publication of KR20130141546A publication Critical patent/KR20130141546A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00Special growth methods for semiconductor lasers
    • H01S2304/12Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/32025Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth non-polar orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

반극성 III-족 질화물 소자를 위한 기판의 제조 방법이 제공되며, 상기 제조 방법은 반극성 III-족 질화물 기판 또는 에피층의 표면 상에 하나 또는 그 이상의 메사들을 패터닝 또는 형성하여 상기 반극성 III-족 질화물 기판 또는 에피층의 패터닝된 표면을 형성하는 단계를 포함하며, 상기 메사들 각각은 스레딩 전위 글라이드의 방향을 따라 치수 l을 가지며, 상기 스레딩 전위 글라이드는 상기 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게, 그리고 정합적으로 퇴적된 III-족 질화물 층으로부터 유발된다.

Description

기판 및 에피택셜층 패터닝에 의한 III-족 질화물 헤테로구조들 내의 스트레인 완화의 제한{Limiting strain relaxation in III-nitride heterostructures by substrate and epitaxial layer patterning}
본 발명은 기판/에피층(epilayer)을 패터닝함에 의해 III-족 질화물 기판/에피층들 상에 성장한 헤테로에피택셜 III-족 질화물 층들(hetero-epitaxial III-nitride layers)의 스트레인 완화(strain relaxation)를 제한하기 위한 방법에 관한 것이다.
본 출원은 다음의 공동-계류 중이고 공동으로 양도된 "LIMITING STRAIN RELAXATION IN III-NiTRIDE HETEROSTRUCTURES BY SUBSTRATE AND EPITAXIAL LAYER PATTERNING"라는 발명의 명칭으로 James S. Speck, Anurag Tyagi, Steven P. DenBaars 및 Shuji Nakamura에 의해 2010년 10월 26일 출원되고, 대리인 문서 번호 30794.387-US-P1 (2010-804)인 미국 임시 특허 출원 번호 제61/406,876호의 우선권을 35 U.S.C. Section 119(e)에 따라 주장하며, 이들은 그 전체로서 본 명세서에 참조로서 원용된다.
본 출원은 다음의 공동-계류 중이고 공동으로 양도된 "VICINAL SEMIPOLAR III-NITRIDE SUBSTRATES TO COMPENSATE TILT FO RELAXED HETERO-EPITAXIAL LAYERS"라는 발명의 명칭으로 James S. Speck, Anurag Tyagi, Alexey Romanov, Shuji Nakamura 및 Steven P. DenBaars 에 의해 2010년 10월 26일 출원되고, 대리인 문서 번호 30794.386-US-P1 (2010-973)인 미국 임시 특허 출원 번호 제61/406,899호의 우선권을 35 U.S.C. Section 119(e)에 따라 주장하는, "VICINAL SEMIPOLAR III-NITRIDE SUBSTRATES TO COMPENSATE TILT FO RELAXED HETERO-EPITAXIAL LAYERS"라는 발명의 명칭으로 James S. Speck, Anurag Tyagi, Alexey Romanov, Shuji Nakamura 및 Steven P. DenBaars에 의해 동일자에 출원되고, 대리인 문서 번호 30794.386-US-U1 (2010-973)인 미국 실용 특허 출원 번호 제 xx/xxx,xxx호와 관련되며, 그리고 이들은 그 전체로서 본 명세서에 참조로서 원용된다.
(주의: 본 출원은 괄호들, 예를 들어 참조문헌 [x] 내의 하나 또는 그 이상의 참조문헌 번호들을 통해 표시되는 다수의 다른 공개문헌들을 참조한다. 이러한 참조문헌 번호들에 따라 순서 지어진 이러한 다른 공개문헌들의 리스트는 아래의 "참조문헌들"로 명명된 섹션 내에서 찾을 수 있다. 이러한 공개문헌들 각각은 그 전체로서 본 명세서에 참조로서 원용된다.)
비극성/반극성 III-족 질화물 기판들 상의 광전자 소자들의 성장에 의해 제공되는 다수의 이점들에도 불구하고, 미스핏 헤테로계면들(misfitting heterointerfaces)에서의 미스핏 전위(misfit dislocation, MD) 형성[1, 2]은 소자 제조업자들이 기대되는 고유의 장점들을 완전히 구현하기 어렵게 만들 수 있다. 반극성 III-족 질화물 계 소자들에 대하여, 미리 존재하는 스레딩 전위들의 글라이드(glide)를 통한 스트레스 완화(stress relaxation)는 하부의 기판들/막들 상에 정합적으로 성장될 수 있는 스트레인된(strained) 헤테로에피택셜 막들의 조성/두께를 제한할 수 있다. 그 결과로, 이는 소자 설계 간격(device design space), 예를 들어 발광 소자들(light emitting diodes, LEDs)/레이저 다이오드들(laser diodes, LDs)을 위한 발광 파장의 범위를 제한할 수 있다.
추가적으로, LD들을 위한 성능은 더 얇은/낮은 조성의 도파층(일반적으로 InGaN) 및 클래딩층(일반적으로 AlGaN)에 의해 제공되는 열등한 광학 도파에 기인하여 영향받을 수 있다. 본 발명은 전술한 글라이드 공정에 의한 스트레스-완화를 제한하기 위한 방법을 제공하며, 이에 따라 소자 설계 간격에 대한 제한요소들을 감소시키고, 더 두꺼운/높은 조성의 스트레인된 III-족 질화물 합금 에피택셜층들의 채용을 가능하게 한다. 제안된 소자들은 다양한 상업적, 산업적 또는 과학적 어플리케이션들을 위한 광학 소스로서 사용될 수 있다. 이러한 비극성 또는 반극성 질화물 LED들 및 다이오드 레이저들은 c-면 질화물 LED들 및 다이오드 레이저들과 동일한 어플리케이션들 내에서 용도를 찾도록 기대될 수 있다. 이러한 어플리케이션들은 고상 프로젝션 표시 장치들, 고해상도 프린터들, 고밀도 광학 데이터 저장 시스템들, 차세대 DVD 플레이어들, 고효율 고상 조명, 광학 센싱 어플리케이션들 및 의학 어플리케이션들을 포함한다.
본 발명은 기판/에피층을 패터닝함에 의해 III-족 기판/에피층들 상에 성장한 헤테로에피택셜 III-족 질화물 층들의 스트레인 완화를 제한하는 방법을 제공한다. 본 발명은 또한 패터닝된 III-족 질화물 기판들 상의 소자들의 성장 및 제조를 포함한다.
전술한 종래 기술에서의 한계들을 극복하기 위하여, 그리고 본 발명을 읽고 이해함에 있어 명백해질 다른 한계들을 극복하기 위하여, 본 발명은 106 cm-2 이상의 스레딩 전위 밀도(threading dislocation density)를 갖는 반극성 또는 비극성 III-족 질화물 기판 또는 에피층; 및 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층 상에 성장되고, 반극성 또는 비극성 III-족 질화물 소자층들을 포함하며, 104 cm-2 이하의 미스핏 전위 밀도(misfit dislocation density)를 갖는 헤테로구조(heterostructure);를 포함하는 반극성 또는 비극성 III-족 질화물 소자를 설명한다.
상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층은 스레딩 전위 글라이드(glide) 방향을 따라 치수 l을 갖는 하나 또는 그 이상의 메사들(mesas)을 포함하여 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝된 표면(patterned surface)을 형성하고, 상기 헤테로구조는 상기 패터닝된 표면 상에 헤테로에피택셜하게(heteroepitaxially), 그리고 정합적으로(coherently) 성장될 수 있다.
상기 치수 l은 10 마이크로미터 내지 1 밀리미터일 수 있다.
상기 헤테로구조의 층들 중 적어도 하나는 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층과는 다른 III-족 질화물 조성을 가질 수 있다.
상기 헤테로구조 및 상기 패터닝된 표면 사이의 헤테로계면(heterointerface)은, 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게 그리고 정합적으로 성장된 반극성 또는 비극성 III-족 질화물 헤테로구조로부터 유발되는 미스핏 전위 밀도와 비교할 때, 적어도 10 배(factor), 또는 적어도 1000 배 감소한 미스핏 전위 밀도를 포함할 수 있다.
상기 반극성 또는 비극성 III-족 질화물 소자층들 중 하나 또는 그 이상은, (1) 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 성장된 반극성 또는 비극성 III-족 질화물 소자층들과 비교할 때, 또는 (2) 상기 반극성 또는 비극성 III-족 질화물 기판의 다른 패터닝된 표면 상에 성장된 반극성 또는 비극성 III-족 질화물 소자층들과 비교할 때, 더 두껍고 더 높은 합금 조성을 가질 수 있다.
상기 소자는 비극성 또는 반극성 III-족 질화물 발광 다이오드(light emitting diode, LED) 또는 레이저 다이오드(laser diode, LD)를 위한 소자 구조물을 더 포함할 수 있고, 상기 소자 구조물은 상기 헤테로구조 및 하나 또는 그 이상의 활성층들(active layers)을 포함하며, 상기 하나 또는 그 이상의 활성층들은 녹색 파장들 또는 그보다 더 긴 파장에 대응하는 하나 또는 그 이상의 파장들에서 피크 강도(peak intensity)를 가지며, 또는 500 nm 이상의 파장에서 피크 강도를 갖는 빛을 발산한다.
상기 활성층들은 상기 LED 또는 LD가 상기 파장들을 갖는 빛을 발산하도록 충분히 두껍고, 충분히 높은 인듐(Indium) 조성을 갖는 III-족 질화물 인듐 함유층들을 포함할 수 있다.
상기 소자 구조물은 III-족 질화물 층들을 포함하며 충분히 두꺼운, 상기 LD 또는 LED를 위한 도파층들(waveguiding layers) 및/또는 클래딩층(cladding layer)으로 기능하기 위한 조성을 갖는 도파층 및/또는 클래딩 층을 포함할 수 있다.
상기 활성층들 및 상기 도파층들은 GaN 배리어층들을 구비하는 하나 또는 그 이상의 InGaN 퀀텀 웰들(quantum wells)을 포함할 수 있고, 상기 클래딩층들은 교대하는 AlGaN 및 GaN 층들의 하나 또는 그 이상의 주기들을 포함할 수 있다.
상기 반극성 또는 비극성 III-족 질화물 소자층들 중 하나 또는 그 이상은, 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 퇴적된 하나 또는 그 이상의 반극성 또는 비극성 III-족 질화물 소자층들을 위한 임계 두께(critical thickness)(예를 들어, Matthews Blakeslee)보다 더 큰 두께를 가질 수 있다.
본 발명은 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법을 더 개시하며, 상기 제조 방법은 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 표면 상에 하나 또는 그 이상의 메사들을 패터닝 또는 형성하여 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝된 표면을 형성하는 단계를 포함하며, 상기 메사들 각각은 스레딩 전위 글라이드의 방향을 따라 치수 l을 가지며, 상기 스레딩 전위 글라이드는 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게 그리고 정합적으로 퇴적된 III-족 질화물 층으로부터 유발된다.
상기 III-족 질화물 기판의 미리 존재하는 스레딩 전위 밀도는 적어도 105 cm-2이거나, 또는 105 내지 107 cm-2일 수 있다.
본 발명에 따르면, 전술한 글라이드 공정에 의한 스트레스-완화를 제한하기 위한 방법을 제공하며, 이에 따라 소자 설계 간격에 대한 제한요소들을 감소시키고, 더 두꺼운/높은 조성의 스트레인된 III-족 질화물 합금 에피택셜층들의 채용을 가능하게 한다.
도면들에서 유사한 참조 부호들은 명세서 전체에 걸쳐 상응하는 부분들을 지칭한다:
도 1은 [1]로부터 발췌한, 반극성 (11-22) GaN 기판 상에 성장한 스트레인된 헤테로에피택셜 (Al,In)GaN 층의 예시적인 경우에서의, TD 글라이드에 의한 MD 형성을 나타내는 개략적인 사시도이다.
도 2는 본 발명의 하나 또는 그 이상의 실시예들에 따른, 기판 또는 에피층들 상의 패터닝된 메사들의 상면도(a) 및 측면도(b)를 나타낸다.
도 3은 본 발명의 하나 또는 그 이상의 실시예들에 따른 소자의 제조 방법을 나타내는 플로우차트이다.
도 4는 본 발명의 하나 또는 그 이상의 실시예들에 따른, III-족 질화물 기판 또는 에피층 상의 소자 헤테로구조 층들의 개략적인 단면도이다.
도 5는 본 발명의 하나 또는 그 이상의 실시예들에 따른, 비극성 III-족 질화물 기판 또는 에피층 상의 소자 헤테로구조 층들의 개략적인 단면도이다.
도 6은 본 발명의 하나 또는 그 이상의 실시예들에 따른, 패터닝된 기판 상에 성장한 소자 구조의 개략적인 단면도이다.
하기의 바람직한 실시예의 설명에 있어서, 본 명세서의 부분을 구성하는 첨부된 도면들을 참조하기로 한다. 이러한 도면들은 본 발명이 구현될 수 있는 특정한 실시예를 도시하는 방식으로 도시되어 있다. 본 발명의 기술적 사상을 벗어남이 없이 다른 실시예들도 구현 가능하며, 구조적 변화들이 가능함을 이해할 수 있다.
개요
최신의 상업적 III-족 질화물 소자들은 III-족 질화물 기판 상에 헤테로에피택셜 막들을 정합적으로 성장시키는 것에 기초한다. 전술한 것과 같이, 이는 스트레인된 III-족 질화물 막들의 두께/조성을 제한하고, 소자 설계 간격을 제한한다. 더 높은 조성의 스트레인된 에피층들을 사용하는 것은 헤테로계면들에서 MD들의 형성을 유발하며, 이는 소자 성능을 열화시킬 수 있다[1]. 본 발명은 미리 존재하는 스레딩 전위들(threading dislocations, TDs)의 글라이드 길이를 제한함에 의해 MD 형성 공정에 대한 차선책을 제공한다.
명명법
GaN 및 알루미늄 및 인듐을 병합한 3원계(ternary) 및 4원계(quarternary) 화합물들(AlGaN, InGaN, AlInGaN)은 여기에 사용된 것과 같이 (Al, Ga, In)N, III-족 질화물, III-족 그룹 질화물, 질화물, Al(1-x-y)InyGaxN (0 < x < 1 및 0 < y < 1), 또는 AlInGaN의 용어들을 사용하여 일반적으로 지칭된다. 이러한 모든 용어들은 Al, Ga 및 In의 단일 원소들 및 이러한 III-족 금속 원소들의 2원(binary), 3원 및 4원 조성들의 개별적인 질화물들을 포함하도록 넓은 범위로 이해될 것이 의도된다. 따라서, 이러한 용어들은, 이러한 명명법에 포함된 종들과 같이, 화합물들인 AlN, GaN 및 InN, 3원 화합물들인 AlGaN, GaInN, 및 AlInN, 4원 화합물인 AlGaInN을 내포한다. 두 가지 또는 그 이상의 (Ga, Al, In) 성분 원소들이 존재할 때, 화학양론비적 조성(stoichiometric proportions) 뿐만 아니라 "비-화학양론비적(off-stoichiometric)" 조성(조성 내에 존재하는 각각의 (Al, Ga, In) 조성 원소들이 상대적인 몰분율(mole fraction)로 존재하는)도 포함하는 모든 가능한 조성들이 본 발명의 넓은 범위 내에서 채용될 수 있다. 따라서, 일차적으로 GaN 재료들을 참조한 본 발명의 논의를 이러한 (Al, Ga, In)N 재료들의 다른 다양한 원소들의 형성에 적용 가능함이 이해될 것이다. 또한, 본 발명의 범위 내에서 (Al, Ga, In)N 재료들은 소량의 도펀트들(dopants) 및/또는 다른 불순물(impurity) 또는 함유 재료들(inclusional materials)을 더 포함할 수 있다. 붕소(B) 또한 포함될 수 있다.
용어 "AlxGa1 - xN-클래딩 프리"는 AlxGa1 - xN/GaN 초격자들, 벌크 AlxGa1 - xN 또는 AlN과 같이 Al의 어떠한 몰분율을 함유하는 도파 클래딩 층들의 부재(absence)를 나타낸다. 광학 가이딩으로 사용되지 않는 다른 층들은 Al을 소정량(예를 들어, 10% Al 함량보다 적게) 함유할 수 있다. 예를 들면, AlxGa1 - xN 전자 블로킹 층이 존재할 수 있다.
GaN 또는 III-질화물 계 광학전자 소자들 내에서 자발 및 압전 분극 효과들(spontaneous and piezoelectric polarization effects)을 제거하는 한가지 접근은 결정의 비극성 면들 상에 상기 III-족 질화물 소자들을 성장시키는 것이다. 이러한 면들은 동일한 수의 Ga(또는 III-족 원자들) 및 N 원자들을 함유할 수 있고, 중성 전하를 띤다(charge-neutral). 게다가, 후속적인 비극성 층들은 서로 등가이므로, 벌크 결정이 성장 방향을 따라 분극되지 않을 것이다. GaN 내의 대칭-등가 비극성 면들의 이러한 두 가지 패밀리들은 집합적으로 a-면들로 알려진 {11-20} 패밀리 및 집합적으로 m-면들로 알려진 {1-100} 패밀리이다. 따라서, 비극성 III-족 질화물은 III-족 질화물 결정의 (0001) c-축에 대하여 수직한 방향을 따라 성장한다.
(Ga,Al,In,B)N 소자들 내의 분극 효과들을 감소시키는 다른 접근은 결정의 반극성 면들 상에 상기 소자들을 성장시키는 것이다. 용어 "반-극성 면" (또는 "반극성 면"으로도 지칭됨)은 c-면, a-면 또는 m-면으로 분류될 수 없는 어느 면들이라도 지칭하는데 사용될 수 있다. 결정학 용어들에서, 반극성 면은 적어도 두 개의 0이 아닌 h, i 또는 k 밀러 지수들(Miller indices) 및 0이 아닌 l 밀러 지수를 갖는 어느 면이라도 포함할 수 있다.
기술적 설명
반극성 III-족 질화물 헤테로에피택시의 경우에, 미리 존재하는 TD들의 글라이드에 의해 상당한 스트레스 완화가 구현될 수 있다. 도 1은 반극성 (11-22) GaN 기판(102) 상에 성장한 스트레인된 헤테로에피택셜 (Al,In)GaN 층(100)의 예시적인 경우에 대한 TD 글라이드에 의한 MD 형성을 개략적으로 나타내는 사시도이다. MD 선 방향은 글라이드면(104)(기저면 슬립(basal plane slip)을 위한 (0001))과 성장면(106)의 교차에 대응되며, 이는 도 1의 경우 면내(in-plane) m-축 [1-100]에 대응된다. 또한 (Al,In)GaN 층(100) 및 GaN 기판(102) 사이의 헤테로계면(108), 상부에 층(100)이 퇴적된 기판(102)의 패터닝되지 않은 표면(110), 및 (11-22) 및 (1-1-23) 방향들이 도시된다.
단순한 추정값으로서, 최대 MD 밀도,
Figure pct00001
는 다음과 같이 주어진다.
Figure pct00002
- 수식(1)
여기서 l은 TD의 글라이드 길이이고, ρTD는 미리 존재하는 TD 밀도이다. 임의의 교차하는 MD들, 또는 글라이드하는 데 다른 방해물들이 존재하지 않을 때, l은 투사된 글라이드 방향에서의 웨이퍼 치수들에 대응되어야 하고, 이는 기저면 슬립을 위해서는 (0001) c-면(104) 및 성장면(106)의 교차에 대응되어야 한다. 일반적으로, 반극성 GaN 기판들(102)은 c-면 GaN 불(boules)로부터 교차 절단(cross-cut)된 것이고, 일반적인 웨이퍼 치수들은 1 cm × 1 cm의 오더이다. 따라서,
Figure pct00003
~ 10-6 cm-2 × 1 cm =106 cm- 1 이거나, 최소 MD 간격은 100 옹스트롱(Å) 오더이고, 이는 ~2% 오더의 소성 완화(plastic relaxation)에 대응된다(소성 완화에 수반되는 경감된 미스핏 스트레인은
Figure pct00004
로 주어지고, 여기서 b edge ,∥는 헤테로계면(108)에 평행한 MD 버거스 벡터(Burgers vector)의 에지 성분이다).
본 발명은 MD 밀도, 그리고 결과적으로 스트레스 완화가 TD들의 주행 길이(run length)에 직접적 의존성을 가짐을 주목한다. 이는 본 발명이 TD들의 주행/글라이드 길이를 제한함에 의해 스트레스 완화를 제한하는 것을 가능하게 한다. 이를 달성하기 위한 적당한 방법은 기판/에피층들 상에 "메사들"을 패터닝하는 것이다. 이는 도 2(a) 및 도 2(b)에 도시되며((11-22)의 예시적인 경우에 대하여), 여기서 메사들(200a, 200b, 200c)은 (11-22) GaN 기판(202)의 표면 내로 패터닝되어 기판(202)의 패터닝된 표면(204)을 형성한다. 도 2(a) 및 도 2(b)에서, l 1, l 2l 3은 도 2(a) 및 도 2(b)에 도시된 3 개의 메사들(200a, 200b, 200c) 각각에 대하여 TD 글라이드 방향(MD 선 방향과 동일한 m-축 [1-100])과 평행한 메사 치수들이다. 또한, 메사들(200a, 200b, 200c)의 높이 h(~0.5 마이크로미터), TD 글라이드 방향(도시된 [1-100])의 m-축 방향에 평행한(∥))의 방향을 따라 길이 L(~1 센티미터)을 갖는 기판(202)의 표면 영역, 및 [-1-123] 방향(c-축의 프로젝션에 평행한)이 도시된다.
TD 글라이드 방향으로 ~10 ㎛ 내지 ~1 mm의 메사 치수들을 사용하여, TD 글라이드 길이 및 MD 밀도는 ~103 내지 ~10 배 만큼 감소될 수 있고, 결과적으로, 매우 적은 미스핏 완화가 TD 글라이드에 의해 달성될 수 있다. 이는 본 발명이 미스핏 헤테로계면들에서의 높은 밀도의 MD들의 생성 없이도 더욱 높은 합금 조성 및/또는 더 큰 두께를 갖는 스트레인된 에피택셜 층들을 성장시키는 것을 가능하게 한다(미리 존재하는 TD들에 기인한 MD 밀도는
Figure pct00005
로 제한될 것이고, 여기서 l은 글라이드 방향에 평행한 메사 치수에 대응된다). 전술한 것과 같이, 이는 더 넓고 더 유연한 소자 설계 간격을 가능하게 하며, 이는 소자들의 향상된 성능으로 전환될 수 있다.
도 3은 본 발명의 일 실시예에 포함된 단계들의 개요를 나타내는 플로우차트이다.
본 발명은 블록(300)에 도시된 것과 같이 반극성 III-족 질화물 기판 또는 에피층(기판 상에 성장된)과 함께 시작한다. 기판/에피층에 미리 존재하는 TD 밀도는 일반적으로 105 - 107 cm-2 범위 내에 있을 것이다.
블록(302)은 메사 패터닝을 나타내며, 기판/에피층은 통상의 리소그래피 기술들을 사용하여, 요구되는 메사 패턴을 구비한 적합한 마스크(포토레지스트 또는 유전층)로 커버된다. 메사/마스크 패턴이 임의의 형상을 취할 수 있을지라도, 중요한 치수는 글라이드 방향(식 1에서의 l)에 평행한 패턴의 사이즈이며, 이는 이들이 최대 MD 밀도를 결정하기(미리 존재하는 TD들에 기인하여) 때문이다. 본 발명은 포토레지스트/유전 마스크들을 사용한 패터닝에 한정되지 않는다(다른 방법들 또한 사용될 수 있다).
블록(304)은 메사 에칭을 나타내며, 기판/에피층이 적합한 깊이(>50 nm, 예를 들어 0.1 내지 10 ㎛가 일반적인 에칭 깊이들이다)까지 에칭되어 메사 구조물들을 형성하고, 이후 마스크가 제거된다(블록(306)). 에칭은 습식 또는 건식 에칭을 포함할 수 있으나, 이에 한정되는 것은 아니다.
메사 측벽들 및 필드(field)는 선택적으로 유전 물질로 커버될 수 있고, 소자 에피택셜 구조물의 에피택셜 재성장(블록(310)) 이전에, 블록(308)에 표현된 것과 같이 노출된 기판/에피층 표면은 이후 엑스-시츄(ex situ) 또는 인-시츄(in situ) 세정 또는 준비 공정이 가해질 수 있다.
도 4는 기판 또는 에피층(402) 상의 III-족 질화물 헤테로구조(400)를 나타내며,
Figure pct00006
~
Figure pct00007
이며, 헤테로구조 층들 내의 스트레인 완화(εrelax)는 εrelax = ρMD·b edge ,∥이고, c-프로젝션 방향 및 반극성 a- 또는 m-방향이 또한 도시된다.
도 5는 비극성 기판(502) 또는 에피층의 기판 패터닝에 의해 비극성 III-족 질화물 헤테로구조들(헤테로구조 층들(500)을 포함하는) 내에서의 스트레인 완화의 제한을 나타낸다. 또한, MD들, III-족 질화물의 c-방향(504), 헤테로구조 층들(500)의 성장 방향(506) 및 III-족 질화물의 m- 또는 a-방향(508)이 도시된다. 106 cm-2의 TD를 갖는 l = 1 cm 폭의 웨이퍼 또는 기판(502)은,
Figure pct00008
~
Figure pct00009
관계식을 사용할 때 106 MDs/cm2을 유발한다. 만약 l이 100 마이크로미터 또는 10-2cm로 감소된다면, MD 밀도는 104 MDs/cm2까지 감소될 수 있다.
소자 실시예들
도 1, 도 2(a) 및 도 2(b), 도 5 및 도 6은 다양한 소자 실시예들을 나타낸다.
도 5는 106 cm-2 이상의 스레딩 전위 밀도를 갖는 반극성 또는 비극성 III-족 질화물 기판(502) 또는 에피층; 및 반극성 또는 비극성 III-족 질화물 기판(502) 또는 에피층 상에 성장된(예를 들어, 정합적으로 및/또는 헤테로에피택셜하게) 소자층들과 같은 하나 또는 그 이상의 반극성 또는 비극성 III-족 질화물 층들(500a, 500b)(또는 반극성 또는 비극성 III-족 질화물 층들 또는 소자층들(500a, 500b)을 포함하는 헤테로구조(500))을 나타내며, 여기서 헤테로구조(500) 또는 층들(500a, 500b)이 104 cm-2 이하의 미스핏 전위 밀도를 가진다.
기판(502, 202)은 벌크 III-족 질화물 또는 III-족 질화물의 막일 수 있다. 기판은 상기 기판 상에 성장된(예를 들어, 사파이어(sapphire), 스피넬(spinel) 또는 실리콘 카바이드(silicon carbide)와 같은 다른 종의 기판 상에 헤테로에피택셜하게 성장된) 초기 반극성 III-족 질화물(예를 들어, 템플릿(template))층 또는 에피층(502, 202)을 포함할 수 있다.
도 2(a), 도 2(b) 및 도 5는 반극성 또는 비극성 III-족 질화물 기판(202, 502) 또는 에피층이 스레딩 전위 글라이드의 방향을 따라 치수 l을 갖는 하나 또는 그 이상의 메사들(200a)을 포함할 수 있고, 이에 따라 반극성 또는 비극성 III-족 질화물 기판 또는 에피층(202, 502)의 패터닝된 표면(204)(메사들(200a, 200b, 200c)을 포함하는 기판의 표면(204)을 형성할 수 있음을 나타낸다. 헤테로구조(500) 또는 층들(500a, 500b)은 패터닝된 표면(204) 상에 헤테로에피택셜하게, 그리고/또는 정합적으로 성장된다.
스레딩 전위 글라이드는 일반적으로 비극성 또는 반극성 III-족 질화물 기판(102) 또는 에피층의 패터닝되지 않은 표면(110) 상에 헤테로에피택셜하게, 그리고 정합적으로 퇴적된 헤테로구조의 비극성 또는 반극성 III-족 질화물 층(100)으로부터 유발된다(도 1 참조). 패터닝된 표면(204)의 사용은 스레딩 전위 글라이드의 양을 감소시키거나 제거할 수 있다.
치수 l은 10 마이크로미터 및 1 밀리미터 사이일 수 있으나, 이에 한정되는 것은 아니다. 메사들(200a)은 정사각형 또는 직사각형을 포함하는(상부로부터 관찰할 때) 다양한 형상들을 가질 수 있으나, 이에 한정되는 것은 아니다.
층들(500a, 500b) 중 적어도 하나는 반극성 또는 비극성 III-족 질화물 기판(502) 또는 에피층과는 다른 III-족 질화물 조성을 가질 수 있다.
헤테로구조(500), 또는 층들(500a, 500b) 및 패터닝된 표면(204) 사이의 헤테로계면(510)은, 비극성 또는 반극성 III-족 질화물 기판 또는 에피층(102)의 패터닝되지 않은 표면(110) 상에 헤테로에피택셜하게, 및/또는 정합적으로 성장된 반극성 또는 비극성 III-족 질화물 헤테로구조(100)로부터 유발되는 미스핏 전위 밀도와 비교할 때, 적어도 10배, 또는 적어도 1000배 감소된 미스핏 전위(MD) 밀도를 포함할 수 있다.
도 6은 패터닝된 표면(204) 상에 퇴적될 수 있는 소자층들을 포함하는 소자 구조물(600)을 나타내며, 여기서 소자 구조물(600) 또는 소자층들은 비극성 또는 반극성 III-족 질화물 발광 소자(light emitting diode, LED) 또는 레이저 다이오드(laser diode, LD)를 위한 것이다. 소자 구조물(600)은 헤테로구조(500) 또는 층들(500a, 500b) 또는 하나 또는 그 이상의 활성층들(602)을 포함하고, 하나 또는 그 이상의 활성층들(602)은 녹색 파장들 또는 그보다 더 긴 파장(예를 들어, 황색 또는 적색광)에 대응하는 하나 또는 그 이상의 파장들에서 피크 강도를 가지며, 또는 500 nm 이상의 파장에서 피크 강도를 갖는 빛을 발산한다. 헤테로구조(500)의 층들(500a, 500b)은 활성층들(602)일 수 있다.
본 발명은 특정 파장들에서 발광하는 소자들로 한정되지 않으며, 이러한 소자들이 다른 파장들에서 발광할 수도 있다. 예를 들어, 이러한 소자는 청색, 황색 또는 적색 발광 소자일 수 있다.
활성층(602)은 인듐을 포함하는 하나 또는 그 이상의 비극성 또는 반극성 III-족 질화물 층들을 포함할 수 있다. 비극성 또는 반극성 III-족 질화물 소자층(500a, 500b) 또는 활성층(602)은 발광 소자가 요구되는 파장들을 구비하는 빛을 발산하도록 충분히 두꺼우며, 충분히 높은 인듐 조성을 가질 수 있다. 발광 활성층(들)(602)은 InGaN 층들, 예를 들어, GaN 배리어들을 구비하는 하나 또는 그 이상의 InGaN 퀀텀 웰들을 포함할 수 있다. 예를 들어, InGaN 퀀텀 웰들은 적어도 7%, 적어도 10%, 적어도 16%, 또는 적어도 30%의 인듐 조성을 가질 수 있고, 4 nm보다 큰 두께(예를 들어, 5 nm), 적어도 5 nm, 또는 적어도 8 nm의 두께를 가질 수 있다. 일반적으로 퀀텀 웰 두께가 일반적으로 2 nm 두께 이상이지만, 퀀텀 웰 두께는 역시 4 nm보다 작을 수도 있다.
반극성 또는 비극성 발광 소자 구조물(600)의 반극성 또는 비극성 III-족 질화물 소자층들은 충분히 두껍고, LD 또는 LED의 활성층들(602)에 의해 발산된 빛을 위한 도파/클래딩층들로 기능할 수 있는 조성을 갖는 n-형 도파층들(604a) 및 p-형 도파층들(604b) 및/또는 n-형 클래딩층들(606a) 및 p-형 클래딩층들(606b)을 더 포함할 수 있다. 도파층들(604a, 604b)은 예를 들어 적어도 7% 또는 적어도 30%의 인듐 조성을 포함할 수 있다.
예를 들어, 도파층들(604a, 604b)은 GaN 배리어 층들을 구비하는 하나 또는 그 이상의 InGaN 퀀텀 웰들을 포함할 수 있고, 클래딩층들(606a, 606b)은 교대하는 AlGaN 및 GaN 층들의 하나 또는 그 이상의 주기들을 포함할 수 있다. 소자 구조물은 AlGaN 클래딩층이 없을 수도 있다.
소자 구조물(600)은 AlGaN 블로킹층(608) 및 GaN 층(610)을 더 포함할 수 있다. 도 6은 레이저 다이오드 구조를 나타내는 한편, 이러한 구조는 발광 다이오드 구조를 형성하기 위하여 필요한 정도로 변경될 수 있다.
III-족 질화물 반극성 또는 비극성 소자층들(500a, 500b) 중 하나 또는 그 이상이 헤테로구조들일 수 있거나, 또는 다른 반극성 또는 비극성 III-족 질화물 소자층들 또는 기판과 격자 미스매치(lattice mismatch)가 발생하거나, 그리고/또는 다른 조성을 갖는 층들일 수 있다. 예를 들어, 소자층들은 GaN 기판 상의 (Al,In)GaN 층들일 수 있다. 예를 들어, 소자층들은 InGaN 층(들) 및 AlGaN 층(들)일 수 있고, 여기서 헤테로계면은 InGaN 층 및 AlGaN 층 사이이거나, InGaN 층 및 GaN 층 사이이거나, 또는 AlGaN 층 및 GaN 층 사이이다.
비극성 또는 반극성 III-족 질화물 소자층들(500a, 500b) 중 하나 또는 그 이상은 비극성 또는 반극성 III-족 질화물 기판(102)의 패터닝되지 않은 표면(110) 상에서의 이들의 임계 두께과 같거나 더 큰 두께를 가질 수 있다.
평형 임계 두께는 상기 층/기판 계면에서 하나의 미스핏 전위를 형성하기에 에너지적으로 유리한 경우에 대응된다.
실험적인, 또는 역학적 임계 두께는 항상 평형 임계 두께보다 다소 또는 상당히 크다. 그러나 임계 두께가 평형 또는 역학적 임계 두께인지 여부와 무관하게, 임계 두께는 층이 완전히 정합적인 상태로부터 부분적으로 완화된 상태까지 변형되는 두께에 대응된다.
임계 두께의 다른 예시는 Matthews Blakeslee 임계 두께이다[4].
예를 들어, 모든 활성층들(600)의 총 두께(612)(예를 들어, 다중 퀀텀 웰 적층물의 두께)는 패터닝되지 않은 표면(110) 상의 활성층을 위한 임계 두께와 같거나 더 클 수 있다. n-형 또는 p-형 도파층들(604a, 604b)의 총 두께(614)는 패터닝되지 않은 표면(110) 상의 도파층들(604a, 604b)을 위한 임계 두께와 같거나 더 클 수 있다. n-형 또는 p-형 클래딩층들(606a, 606b)의 총 두께(616)는 패터닝되지 않은 표면(110) 상의 클래딩층들(606a, 606b)을 위한 임계 두께와 같거나 더 클 수 있다.
그러나, 패터닝된 표면(204)을 사용할 때, 층들(602, 604a, 604b, 606a, 606b)은 정합적으로 성장될 수 있다. Y 층 상에 성장된 X 층의 정합적 성장의 경우에, X의 면내 격자 상수(들)은 하부층 Y의 면내 격자 상수(들)과 동일하게 제한된다. 만약 X가 완전히 완화된다면, 이 때 X의 격자 상수들은 자연값(natural value)(즉, 어떠한 스트레인도 없는 상태)으로 가정한다. 만약 X가 Y에 대하여 정합적이지도 않고, 완전 완화되지도 않는다면, 이 때는 부분적으로 완화된 것으로 고려된다. 일부 경우들에서, 기판은 약간의 잔류 스트레인(residual strain)을 가질 수 있다.
이러한 방법을 사용한 소자 구조물들은 더 넓은 가능한 소자 설계 간격(예를 들어, 더 높은 조성/더 두꺼운 합금 층들을 구비하는 결함없는 정합 구조물)의 가능성에 의해 달라질 수 있다.
소자층들(500a, 500b) 모두 또는 하나 또는 그 이상을 포함하는 막이, 패터닝되지 않은 기판 상의 완화를 위한 상기 막의 임계 두께와 비슷하거나 더 큰 두께를 가지도록 소자층들(500a, 500b) 중 하나 또는 그 이상은 충분히 높은 두께 및/또는 조성을 가질 수 있다.
반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않거나, 다른 패터닝된 표면 상에 성장된 반극성 또는 비극성 III-족 질화물 소자층들과 비교할 때, 반극성 또는 비극성 III-족 질화물 소자층들(500a, 500b) 중 하나 또는 그 이상은 더 두껍고, 더 높은 합금 조성(예를 들어, 더 많은 Al, In, 및/또는 B, 또는 비갈륨 원소)를 가질 수 있다.
따라서, 본 발명의 하나 또는 그 이상의 실시예들은 III-족 질화물 기판 또는 에피층 상에 성장된 헤테로에피택셜 III-족 질화물 층들(500)의 스트레인 완화를 제한하는 방법을 설명하며, 상기 방법은 상기 기판 또는 에피층을 패터닝하는 단계; 및 패터닝된 기판(202) 상에 III-족 질화물 층(500)을 성장시키는 단계를 포함한다.
본 발명의 실시예들은 패터닝된 표면(204) 상에 소자층들(500a, 500b)을 성장시키는 단계, 공정하는 단계, 및/또는 접촉시키는 단계를 포함하여, 이에 한정되는 것은 아니지만, LED, 트랜지스터, 태양전지, 또는 LD를 포함하는 임의의 전자 또는 광전자 소자를 제조한다.
가능한 개선들
기판/에피층은 대체 기술들, 예를 들어 수소화물 기상 에피택시법(Hydride Vapor Phase Epitaxy, HVPE)/분자빔 에피택시법(Molecular Beam Epitaxy, MBE)/화학 기상 증착법(Chemical Vapor Deposition, CVD)/금속유기 기상 증착법(Metal Organic Vapor Deposition, MOCVD)/아모노서멀(ammonothermal) 기술 등을 사용하여 성장될 수 있다. 에칭된 메사들의 패터닝을 위한 공정 플로우는 달라질 수 있고, 예를 들어, 포지티브/네거티브 포토레지스트, 다양한 유전 마스크들(실리콘 산화물(SiO2, 실리콘 질화물 등)이 에칭들(예를 들어, 건식/습식 에칭)을 위하여 채용될 수 있다.
다양한 에칭 케미스트리 및/또는 세정 공정들이 대안적으로 채용될 수 있다. 소자 에피택시 재성장은 다양한 성장 기술들, 예를 들어 HVPE, MBE, CVD, MOCVD 또는 아모노서멀 성장 등, 및 그 조합을 사용하여 수행될 수 있다. 추가적으로, MD들이 피라미드형/프리즘형 슬립(pyramidal/prismatic slip)에 의해 형성된다면, MD들의 선 방향이 이에 따라 변화될 것이고; 따라서 메사 치수들이 변경되어야 할 것이다. 모든 경우들에서, l (수식 (1)에서의)은 글라이드 방향에서의 TD 주행 길이에 상응하는, 결과적인 치수이다.
장점들 및 개선점들
본 발명은 III-족 질화물 기판들 상에 성장된 전자 및 광전자 소자들(예를 들어, LED들, LD들, 태양전지들, 고전자이동도 트랜지스터들(high electron mobility transistors, HEMTs) 등)에 적용 가능하다.
본 발명은 반극성 III-족 질화물 헤테로에피택시 내의 스트레스-완화를 제한하는 방법을 제공하며, 따라서 더 두껍고/더 높은 조성의 합금 에피층들을 병합하여 확장된 소자 설계 간격을 제공한다. LED들 또는 LD들을 위하여, 확장된 발산 파장, 예를 들어 녹색, 황색 및 적색 LED들 및 LD들이 구현될 수 있다. LD들을 위하여, 더 두껍고/더 높은 조성의 도파 및 클래딩 층들을 사용함에 의해 현저히 향상된 광학 도파가 얻어질 수 있다.
최신의 반극성 III-족 질화물 소자들은 일반적인 GaN 기판들 상에 성장된다(일반적으로 ~106 cm-2의 TD 밀도를 가지며 HVPE에 의해 성장된다). 전술한 바와 같이, 이는 ~2%의 미스핏 스트레스를 완화하기에 충분한 미리 존재하는 TD들이 있음을 내포한다. 이와는 달리, 수식 (1)을 참고할 때, MD 밀도는 또한 TD 밀도를 감소시킴에 의해 제한될 수 있다. 실제로, 5 × 104 cm-2의 TD 밀도를 사용한 아모노서멀 방법에 의해 성장된 GaN 기판들이 보고된 바 있다[3]. 그러나, 이러한 기판들은 쉽게 얻어지지 않고, TD 밀도는 성장 기술들 및 성장 조건들에 강하게 의존한다. 상업적으로 얻을 수 있는 HVPE로 성장된 GaN 기판들은 일반적으로 ~106 cm-2의 TD 밀도를 갖는다. 반대로, 본 발명은 TD 밀도의 정도들을 달리함에 의해 기판들/에피층들에 적용될 수 있고, 따라서 미리 존재하는 TD 밀도에 의해 제한되지 않는다. 따라서, 본 발명은 더 적은 제한들을 가지며, 광범위하게 적용 가능하다.
참조문헌들
하기의 참조문헌들이 본 명세서에 참조로서 원용된다.
[1] Tyagi et al., Applied Physics Letters 95, 251905 (2009).
[2] Young et al., Applied Physics Express 3, 011004 (2010).
[3] Kucharski et al., Applied Physics Letters 95, 131119 (2009).
[4] J. Matthews and A. Blakeslee, J. Cryst. Growth 32 265 (1976).
결론
이는 본 발명의 바람직한 실시예의 설명에 대한 결론이다. 본 발명의 하나 또는 그 이상의 실시예들의 상술한 설명은 이해와 설명을 위한 목적으로서 개시되어 있다. 개시된 정확한 형상으로 본 발명을 배제하거나 한정하려는 목적이 아님을 유의한다. 많은 변형들과 변화들이 상술한 가르침 내에서 가능하다. 본 발명의 기술적 사상은 상세한 설명에 의하여 한정되는 것이 아니고, 하기에 첨부된 청구항들에 의하여 한정된다.

Claims (25)

106 cm-2 이상의 스레딩 전위 밀도(threading dislocation density)를 갖는 반극성 또는 비극성 III-족 질화물 기판 또는 에피층(epilayer); 및
상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층 상에 성장되고, 반극성 또는 비극성 III-족 질화물 소자층들을 포함하며, 104 cm-2 이하의 미스핏 전위 밀도(misfit dislocation density)를 갖는 헤테로구조(heterostructure);를 포함하는 반극성 또는 비극성 III-족 질화물 소자.
제1항에 있어서,
상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층은 스레딩 전위 글라이드(glide) 방향을 따라 치수 l을 갖는 하나 또는 그 이상의 메사들(mesas)을 포함하여 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝된 표면(patterned surface)을 형성하고,
상기 헤테로구조는 상기 패터닝된 표면 상에 헤테로에피택셜하게(heteroepitaxially), 그리고 정합적으로(coherently) 성장한 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제2항에 있어서,
상기 l은 10 마이크로미터 내지 1 밀리미터인 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제2항에 있어서,
상기 헤테로구조의 층들 중 적어도 하나는 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층과는 다른 III-족 질화물 조성을 갖는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제2항에 있어서,
상기 헤테로구조 및 상기 패터닝된 표면 사이의 헤테로계면(heterointerface)은, 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게, 그리고 정합적으로 성장된 반극성 또는 비극성 III-족 질화물 헤테로구조로부터 얻어지는 미스핏 전위 밀도와 비교할 때, 적어도 10 배(factor) 감소한 미스핏 전위 밀도를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제2항에 있어서,
상기 헤테로구조 및 상기 패터닝된 표면 사이의 헤테로계면은, 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게, 그리고 정합적으로 성장된 반극성 또는 비극성 III-족 질화물 헤테로구조로부터 얻어지는 미스핏 전위 밀도와 비교할 때, 적어도 1000 배 감소한 미스핏 전위 밀도를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제1항에 있어서,
상기 반극성 또는 비극성 III-족 질화물 소자층들 중 하나 또는 그 이상은:
상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 성장된 반극성 또는 비극성 III-족 질화물 소자층들, 또는
상기 반극성 또는 비극성 III-족 질화물 기판의 다른 패터닝된 표면 상에 성장된 반극성 또는 비극성 III-족 질화물 소자층들과 비교할 때,
더 두껍고 더 높은 합금 조성을 갖는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제1항에 있어서,
상기 패터닝된 표면 상의 소자 구조물을 더 포함하고,
상기 소자 구조물은 비극성 또는 반극성 III-족 질화물 발광 다이오드(light emitting diode, LED) 또는 레이저 다이오드(laser diode, LD)를 위한 것이며,
상기 소자 구조물은 상기 헤테로구조 및 하나 또는 그 이상의 활성층들(active layers)을 포함하며, 상기 하나 또는 그 이상의 활성층들은 녹색 파장들 또는 그보다 더 긴 파장에 대응하는 하나 또는 그 이상의 파장들에서 피크 강도(peak intensity)를 가지며, 또는 500 nm 이상의 파장에서 피크 강도를 갖는 빛을 발산하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제8항에 있어서,
상기 활성층들은 상기 LED 또는 LD가 상기 파장들을 갖는 빛을 발산하도록 충분히 두껍고, 충분히 높은 인듐(Indium) 조성을 갖는 III-족 질화물 인듐 함유층들을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제9항에 있어서,
상기 소자 구조물은 충분히 두껍고 상기 LD 또는 LED를 위한 도파층들(waveguiding layers)로 기능하도록 조성을 갖는 III-족 질화물 층들을 포함하는 도파층들을 포함하거나,
상기 소자 구조물은 충분히 두껍고 상기 LD 또는 LED를 위한 도파층 및 클래딩층(cladding layer)으로 기능하도록 조성을 갖는 III-족 질화물 층들을 포함하는 도파층 및 클래딩층을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제10항에 있어서,
상기 활성층들 및 상기 도파층들은 GaN 배리어층들을 구비하는 하나 또는 그 이상의 InGaN 퀀텀 웰들(quantum wells)을 포함하며,
상기 클래딩층들은 교대하는 AlGaN 및 GaN 층들의 하나 또는 그 이상의 주기들을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
제1항에 있어서,
상기 반극성 또는 비극성 III-족 질화물 소자층들 중 하나 또는 그 이상은, 반극성 또는 비극성 III-족 질화물 소자층들을 포함하는 막이 완화(relaxation)를 위한 막의 임계 두께(critical thickness)와 비슷하거나 더 큰 두께를 갖도록 충분히 높은 두께 및 조성을 갖고,
상기 임계 두께는 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 퇴적된 하나 또는 그 이상의 반극성 또는 비극성 III-족 질화물 소자층들을 위한 것인 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자.
반극성 또는 비극성 III-족 질화물 기판 또는 에피층 상에 하나 또는 그 이상의 메사들을 패터닝 및 형성하여 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝된 표면을 형성하는 단계를 포함하며,
상기 메사들 각각은 스레딩 전위 글라이드의 방향을 따라 치수 l을 가지며, 상기 스레딩 전위 글라이드는 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게, 그리고 정합적으로 퇴적된 반극성 또는 비극성 III-족 질화물 층으로부터 유발되는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제13항에 있어서,
상기 비극성 또는 반극성 III-족 질화물 기판의 미리 존재하는 스레딩 전위 밀도는 적어도 105 cm-2이거나, 또는 105 내지 107 cm-2인 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제13항에 있어서,
상기 l은 10 ㎛ 내지 1 mm인 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제13항에 있어서,
상기 패터닝된 표면 상에 정합적으로 반극성 또는 비극성 III-족 질화물 소자층들을 포함하는 헤테로구조를 성장시키는 단계를 더 포함하고,
상기 반극성 또는 비극성 III-족 질화물 층들 중 적어도 하나는 상기 비극성 또는 반극성 III-족 질화물 기판 또는 에피층과는 다른 III-족 질화물 조성을 갖는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제16항에 있어서,
상기 헤테로구조 및 상기 패터닝된 표면 사이의 헤테로계면은, 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게, 그리고 정합적으로 성장된 반극성 또는 비극성 III-족 질화물 헤테로구조로부터 얻어지는 미스핏 전위 밀도와 비교할 때, 적어도 10 배 감소한 미스핏 전위 밀도를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제16항에 있어서,
상기 헤테로구조 및 상기 패터닝된 표면 사이의 헤테로계면은, 상기 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 헤테로에피택셜하게, 그리고 정합적으로 성장된 반극성 또는 비극성 III-족 질화물 헤테로구조로부터 얻어지는 미스핏 전위 밀도와 비교할 때, 적어도 1000 배 감소한 미스핏 전위 밀도를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제16항에 있어서,
상기 반극성 또는 비극성 III-족 질화물 소자층들 중 하나 또는 그 이상은:
반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 축-상 표면(on-axis surface) 상에 성장된 반극성 또는 비극성 III-족 질화물 소자층들, 또는
상기 반극성 또는 비극성 III-족 질화물 기판의 다른 인접한(vicinal) 표면 상에 성장된 반극성 또는 비극성 III-족 질화물 소자층들과 비교할 때,
더 두껍고 더 높은 합금 조성을 갖는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제16항에 있어서,
상기 패터닝된 표면 상에, 비극성 또는 반극성 III-족 질화물 발광 다이오드(light emitting diode, LED) 또는 레이저 다이오드(laser diode, LD)를 위한 비극성 또는 반극성 III-족 질화물 층들을 포함하는 소자 구조물을 성장시키는 단계를 더 포함하고,
상기 소자 구조물은 상기 헤테로구조 및 하나 또는 그 이상의 활성층들(active layers)을 포함하며, 상기 하나 또는 그 이상의 활성층들은 녹색 파장들 또는 그보다 더 긴 파장에 대응하는 하나 또는 그 이상의 파장들에서 피크 강도를 가지며, 또는 500 nm 이상의 파장에서 피크 강도를 갖는 빛을 발산하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제20항에 있어서,
상기 활성층들은 상기 LED 또는 LD가 상기 파장들을 갖는 빛을 발산하도록 충분히 두껍고, 충분히 높은 인듐 조성을 갖는 III-족 질화물 인듐 함유층들을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제21항에 있어서,
상기 소자 구조물은 충분히 두껍고 상기 LD 또는 LED를 위한 도파층들로 기능하도록 조성을 갖는 III-족 질화물 층들을 포함하는 도파층들을 포함하거나,
상기 소자 구조물은 충분히 두껍고 상기 LD 또는 LED를 위한 도파층 및 클래딩층으로 기능하도록 조성을 갖는 III-족 질화물 층들을 포함하는 도파층 및 클래딩층을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제22항에 있어서,
상기 활성층들 및 상기 도파층들은 GaN 배리어층들을 구비하는 하나 또는 그 이상의 InGaN 퀀텀 웰들을 포함하며,
상기 클래딩층들은 교대하는 AlGaN 및 GaN 층들의 한 또는 그 이상의 주기들을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
제13항에 있어서,
상기 반극성 또는 비극성 III-족 질화물 소자층들 중 하나 또는 그 이상은, 상기 반극성 또는 비극성 III-족 질화물 소자층들을 포함하는 막이 완화를 위한 상기 막의 임계 두께와 비슷하거나 더 큰 두께를 갖도록 충분히 높은 두께 및 조성을 갖고,
상기 임계 두께는 반극성 또는 비극성 III-족 질화물 기판 또는 에피층의 패터닝되지 않은 표면 상에 퇴적된 하나 또는 그 이상의 반극성 또는 비극성 III-족 질화물 소자층들을 위한 것인 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 소자를 위한 기판의 제조 방법.
반극성 III-족 질화물 기판 또는 에피층 상의 패터닝된 표면을 형성하는, 상기 반극성 III-족 질화물 기판 또는 에피층 상의 하나 또는 그 이상의 메사들을 포함하고,
상기 메사들 각각이 스레딩 전위 글라이드의 방향을 따라 치수 l을 포함하는 것을 특징으로 하는 반극성 III-족 질화물 소자를 위한 기판.
KR1020137013226A 2010-10-26 2011-10-26 기판 및 에피택셜층 패터닝에 의한 iii-족 질화물 헤테로구조들 내의 스트레인 완화의 제한 KR20130141546A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40687610P 2010-10-26 2010-10-26
US61/406,876 2010-10-26
PCT/US2011/057811 WO2012058264A1 (en) 2010-10-26 2011-10-26 Limiting strain relaxation in iii-nitride heterostructures by substrate and epitaxial layer patterning

Publications (1)

Publication Number Publication Date
KR20130141546A true KR20130141546A (ko) 2013-12-26

Family

ID=45972188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137013226A KR20130141546A (ko) 2010-10-26 2011-10-26 기판 및 에피택셜층 패터닝에 의한 iii-족 질화물 헤테로구조들 내의 스트레인 완화의 제한

Country Status (7)

Country Link
US (1) US8853669B2 (ko)
EP (1) EP2633592A1 (ko)
JP (1) JP2013544027A (ko)
KR (1) KR20130141546A (ko)
CN (1) CN103190041A (ko)
TW (1) TW201222872A (ko)
WO (1) WO2012058264A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150144393A (ko) * 2014-06-16 2015-12-28 (재)한국나노기술원 반도체 기판 상에 성장된 에피박막의 갈라짐 회피 방법 및 이를 이용한 반도체 소자의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972798B2 (ja) * 2010-03-04 2016-08-17 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア C方向において+/−15度より少ないミスカットを有するm面基板上の半極性iii族窒化物光電子デバイス
US8358673B2 (en) * 2011-02-17 2013-01-22 Corning Incorporated Strain balanced laser diode
US9153483B2 (en) 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
WO2016069766A1 (en) * 2014-10-28 2016-05-06 The Regents Of The University Of California Flexible arrays of micro light emitting diodes using a photoelectrochemical (pec) liftoff technique
US20170236807A1 (en) * 2014-10-28 2017-08-17 The Regents Of The University Of California Iii-v micro-led arrays and methods for preparing the same
JP6706805B2 (ja) * 2015-06-08 2020-06-10 パナソニックIpマネジメント株式会社 半導体レーザ装置
TWI568014B (zh) * 2015-10-07 2017-01-21 財團法人工業技術研究院 三五族氮化物半導體元件
JPWO2020017207A1 (ja) * 2018-07-20 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子
CN109873299B (zh) * 2019-02-14 2020-02-21 中国科学院半导体研究所 低V型缺陷密度的GaN基多量子阱激光器外延片及制备方法
US11522077B2 (en) * 2020-05-27 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of p-channel and n-channel E-FET III-V devices with optimization of device performance
TW202343552A (zh) * 2022-03-15 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置及半導體裝置之製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165874A (en) 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP4521088B2 (ja) * 2000-03-27 2010-08-11 株式会社東芝 半導体装置
US6576532B1 (en) 2001-11-30 2003-06-10 Motorola Inc. Semiconductor device and method therefor
US7034330B2 (en) 2002-10-22 2006-04-25 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor device, production method thereof and light-emitting diode
CN1306624C (zh) * 2003-07-16 2007-03-21 璨圆光电股份有限公司 选择性生长的发光二极管结构
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
CN101420003B (zh) * 2007-10-24 2011-11-30 泰谷光电科技股份有限公司 发光二极管的制造方法
JP4390007B2 (ja) 2008-04-07 2009-12-24 住友電気工業株式会社 Iii族窒化物半導体素子及びエピタキシャルウエハ
JP5077303B2 (ja) 2008-10-07 2012-11-21 住友電気工業株式会社 窒化ガリウム系半導体発光素子、窒化ガリウム系半導体発光素子を作製する方法、窒化ガリウム系発光ダイオード、エピタキシャルウエハ、及び窒化ガリウム系発光ダイオードを作製する方法
WO2010101946A1 (en) 2009-03-02 2010-09-10 The Regents Of The University Of California DEVICES GROWN ON NONPOLAR OR SEMIPOLAR (Ga,Al,In,B)N SUBSTRATES
US8189639B2 (en) 2010-05-28 2012-05-29 Corning Incorporated GaN-based laser diodes with misfit dislocations displaced from the active region
US8729559B2 (en) * 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US20120100650A1 (en) 2010-10-26 2012-04-26 The Regents Of The University Of California Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150144393A (ko) * 2014-06-16 2015-12-28 (재)한국나노기술원 반도체 기판 상에 성장된 에피박막의 갈라짐 회피 방법 및 이를 이용한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
CN103190041A (zh) 2013-07-03
TW201222872A (en) 2012-06-01
US8853669B2 (en) 2014-10-07
WO2012058264A1 (en) 2012-05-03
US20120097919A1 (en) 2012-04-26
EP2633592A1 (en) 2013-09-04
JP2013544027A (ja) 2013-12-09

Similar Documents

Publication Publication Date Title
US8853669B2 (en) Limiting strain relaxation in III-nitride hetero-structures by substrate and epitaxial layer patterning
US8481991B2 (en) Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
US8653503B2 (en) Optoelectronic device based on non-polar and semi-polar aluminum indium nitride and aluminum indium gallium nitride alloys
US8729559B2 (en) Method of making bulk InGaN substrates and devices thereon
EP2467877A1 (en) Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
US20080111144A1 (en) LIGHT EMITTING DIODE AND LASER DIODE USING N-FACE GaN, InN, AND AlN AND THEIR ALLOYS
US20120100650A1 (en) Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
JP2009527898A (ja) 半極性(Al、In、Ga、B)Nの光電子素子の成長方法
EP2111634A1 (en) Al(x)ga(1-x)n-cladding-free nonpolar iii-nitride based laser diodes and light emitting diodes
US20120187540A1 (en) Metamorphic substrate system, method of manufacture of same, and iii-nitrides semiconductor device
US10038306B2 (en) Nitride semiconductor device and quantum cascade laser using the same
US9324913B2 (en) Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element
US20110089399A1 (en) Light emitting device with a stair quantum well structure
JP2010510655A (ja) N面GaN、InNおよびAlNならびにそれらの合金を用いた発光ダイオードおよびレーザダイオード
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
US20130099202A1 (en) SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
Raj et al. Investigation of GaN-based light-emitting diodes on various substrates
KR20240015435A (ko) 2차원 소재를 이용한 반분극/무분극 기판 및 이의 제조 방법
Ni et al. Non-polar m-plane GaN on patterned Si (112) substrates by metalorganic chemical vapor deposition

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid