KR20130117332A - Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치 - Google Patents

Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치 Download PDF

Info

Publication number
KR20130117332A
KR20130117332A KR1020130027409A KR20130027409A KR20130117332A KR 20130117332 A KR20130117332 A KR 20130117332A KR 1020130027409 A KR1020130027409 A KR 1020130027409A KR 20130027409 A KR20130027409 A KR 20130027409A KR 20130117332 A KR20130117332 A KR 20130117332A
Authority
KR
South Korea
Prior art keywords
device wafer
wafer
forming
substrate
bonding
Prior art date
Application number
KR1020130027409A
Other languages
English (en)
Other versions
KR101661012B1 (ko
Inventor
파오-텅 첸
추-잉 첸
던-니안 야웅
젠-쳉 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130117332A publication Critical patent/KR20130117332A/ko
Application granted granted Critical
Publication of KR101661012B1 publication Critical patent/KR101661012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

CMOS 이미지 센서를 형성하면서 유리 제거를 위한 방법이 개시된다. 디바이스 웨이퍼 상에 복수의 픽셀 어레이를 형성하는 단계, 디바이스 웨이퍼의 제1 면에 캐리어 웨이퍼를 본딩하는 단계, 디바이스 웨이퍼의 제2 면 위에 기판을 본딩하는 단계, 캐리어 웨이퍼를 박형화하는 단계, 디바이스 웨이퍼의 제1 면에 전기적 접속부를 형성하는 단계, 디바이스 웨이퍼의 제2 면으로부터 기판을 나중에 디본딩하는 단계 및 디바이스 웨이퍼로부터 복수의 픽셀 어레이의 개별 픽셀 어레이를 나중에 단일화하는 단계를 포함하는 디바이스의 형성 방법이 제공된다. 장치가 개시된다.

Description

ＣＭＯＳ 이미지 센서에서의 유리 제거를 위한 방법 및 장치{METHODS AND APPARATUS FOR GLASS REMOVAL IN CMOS IMAGE SENSORS}
관련 출원에 대한 상호 참조
본 출원은 2012년 4월 18일 출원된 발명의 명칭이 "CMOS 이미지 센서에 대한 유리 제거 TSV 방법 및 결과의 구조물(Glass-removal TSV Method for CMOS Image Sensors and Resulting Structures)"인 미국 가출원 번호 제61/625,969호와 관련되고 이의 우선권을 주장하며, 이는 참조에 의해 그 전체가 여기에 포함된다.
집적 회로에 대하여 더 작은 크기의 패키지를 향한 산업 움직임은 TSV(Through Silicon Via, 가끔은 Through Substrate Via) 접속을 갖는 다이의 3D 적층의 채택 뿐만 아니라 디바이스의 웨이퍼 레벨 패키징으로 몰아가고 있다. 이들 기술은 CMOS 이미지 센서 분야에서 점점 더 유리하게 될 것이다.
종래의 제조 공정에서, 예를 들어 CMOS 이미지 센서 디바이스를 포함하는 능동 디바이스 웨이퍼가 제공된다. 컬러 필터 어레이(CFA; Color filter array) 및 마이크로렌즈(ML; microlens) 재료가 CMOS 이미지 센서 위에 형성될 수 있다. CFA 및 ML 재료는 충돌하는 광이 포토다이오드로 향할 수 있도록 CMOS 이미지 센서의 포토다이오드에 대응하는 위치에 배치된다.
능동 디바이스 웨이퍼 위에 그리고 포토다이오드 위에 유리 기판이 본딩될 수 있다. 구조의 대향 표면 상에, 금속화 층에 비아를 개공(open)하도록 TSV와 같은 쓰루 비아(through via) 공정이 수행될 수 있다. 쓰루 비아에 아이솔레이션(isolation) 산화물이 형성될 수 있다. 쓰루 비아에 전도성 재료가 증착될 수 있고, 전도성 재료는 CMOS 이미지 센서 디바이스에 대한 전기적 접속부를 형성하도록 금속화 층으로 연장할 수 있다. 쓰루 비아 위에 재배선 층(RDL; redistribution layer)이 형성되고 트레이스를 형성하도록 패터닝될 수 있다. CMOS 이미지 센서 디바이스에 대한 패키지를 완성하도록 트레이스 상에 외부 접속기(connector)가 형성될 수 있다. 그 다음, 쏘잉 또는 다이싱 동작이 능동 디바이스 웨이퍼, 유리 기판을 각각이 시스템에서 사용하기 위한 CMOS 이미지 센서 디바이스를 형성하는 개별 집적 회로 모듈로 분리시킬 수 있다.
종래의 CIS 디바이스는, (1) 디바이스를 제조하는데 사용되는 상부 유리 층이 광학적 성능을 감소시키고, (2) 예를 들어 위에 디바이스가 형성되는 능동 디바이스 웨이퍼와 예를 들어 제조하는데 사용되는 유리 기판 사이의 열팽창계수(CTE; Coefficient of Thermal Expansion) 미스매치가 웨이퍼 뒤틀림(warping) 및 휨(bowing)을 유도하며 성능 비균일 및 신뢰성 문제를 초래한다는 것과 같은 한계를 수반한다.
CMOS 이미지 센서를 형성하면서 유리 제거를 위한 방법이 개시된다.
디바이스 웨이퍼 상에 복수의 픽셀 어레이를 형성하는 단계, 디바이스 웨이퍼의 제1 면에 캐리어 웨이퍼를 본딩하는 단계, 디바이스 웨이퍼의 제2 면 위에 기판을 본딩하는 단계, 캐리어 웨이퍼를 박형화하는 단계, 디바이스 웨이퍼의 제1 면에 전기적 접속부를 형성하는 단계, 디바이스 웨이퍼의 제2 면으로부터 기판을 나중에 디본딩하는 단계 및 디바이스 웨이퍼로부터 복수의 픽셀 어레이의 개별 픽셀 어레이를 나중에 단일화(singulating)하는 단계를 포함하는 디바이스의 형성 방법이 제공된다. 장치가 개시된다.
본 발명에 따라 CMOS 이미지 센서에서의 유리 제거를 위한 방법 및 장치를 제공할 수 있다.
예시적인 실시예 및 이의 이점의 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 취한 다음의 설명을 참조한다.
도 1은 실시예와 함께 사용하기 위한 FSI CIS 예의 디바이스인 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 2는 추가의 공정 다음의 도 1의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 3은 추가의 공정 다음의 도 2의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 4는 추가의 공정 다음의 도 3의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 5는 디본딩(de-bonding) 공정 다음의 도 4의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 6은 단일화 공정에서 도 5의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 7은 실시예와 함께 사용하기 위한 BSI CIS 예의 디바이스인 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 8은 추가의 공정 다음의 도 7의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 9는 추가의 공정 다음의 도 8의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 10은 추가의 공정 다음의 도 9의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 11은 디본딩 공정에서 도 10의 능동 디바이스 웨이퍼를 단면도로 도시한다.
도 12는 단일화 공정에서 도 11의 능동 디바이스 웨이퍼를 단면도로 도시한다.
상이한 도면에서 대응하는 번호 및 부호는 달리 나타내지 않는 한 전반적으로 대응하는 부분을 지칭한다. 도면은 바람직한 실시예의 관련 양상을 명확하게 예시하고자 도시된 것이며 반드시 축척대로 도시된 것은 아니다.
예의 예시적인 실시예를 이루고 사용하는 것이 아래에 상세하게 설명된다. 그러나, 실시예는 광범위하게 다양한 구체적 상황에서 구현될 수 있는 수많은 적용 가능한 발명의 개념을 제공하는 것임을 알아야 한다. 설명되는 구체적 실시예는 단지 실시예를 이루고 사용하기 위한 구체적 방식을 예시한 것뿐이며, 출원, 실시예 또는 첨부한 청구항의 범위를 한정하지 않는다.
예시적인 실시예는 예를 들어 CMOS 이미지 센서(CIS; CMOS image sensor)를 포함하는, 쓰루 비아를 갖는 능동 디바이스 웨이퍼에 대한 유리 제거 단계를 포함하며, 이는 개선된 성능 및 신뢰성을 제공한다. 개시된 실시예의 유리한 특징은 개선된 광학적 성능, 예를 들어 이미지 센서에 대한 개선된 양자 효율(QE; quantum efficiency)을 위해 광원의 투과율(transmittance)을 증가시키고, 디바이스가 위에 형성되는 Si 웨이퍼와 종래 접근법에서 사용된 유리 기판 사이의 열 팽창 계수(CTE) 미스매치를 피하는 것을 포함할 수 있지만, 이에 한정되는 것은 아니다.
일반적으로 말하면, 첨부 도면에 예시된 실시예는 임시 본딩 재료에 의해 CIS 웨이퍼에 부착된 유리 기판을 제공한다. 적합한 공정 단계 후에, 유리 기판은 단순히 가열에 의해 또는 UV 감응 접착제를 박리(release)시키기 위한 UV의 사용에 의해 또는 화학적 이형제의 사용에 의해 CIS 웨이퍼로부터 디본딩(de-bonding)될 수 있다. 열적 박리 경우에, 임계 온도 이상으로 가해진 열은 임시 접착제의 특성을 변화시키며 유리 기판을 박리시킨다. 디본딩은 CIS 웨이퍼를 개별 디바이스(예를 들어, 다이)로 다이싱하기 전에 일어난다. 그 다음, 임의의 접착제 잔여물을 제거하도록 CIS 웨이퍼가 세정될 수 있고, 공정은 디바이스를 단일화(singulate)하기 위한 다이싱으로 이어지며, 그러면 예를 들어 개별 CIS 디바이스가 시스템에 사용될 수 있다.
실시예를 설명하기 위해 여기에 제시된 예는 CMOS 이미지 센서를 포함하는 능동 디바이스 웨이퍼를 기재하고 있지만, 방법은 캐리어 기판을 사용하여 처리되는 다른 유형의 웨이퍼에 적용 가능할 수 있다. 예를 들어, 휘발성 및 비휘발성 메모리 디바이스와 같은 다른 디바이스와 3D 구조로 결합될 수 있는, 디지털 신호 프로세서, 아날로그 프로세서, 마이크로프로세서, RISC 또는 ARM 프로세서와 같은 프로세서를 포함한 임의의 수의 상이한 유형의 디바이스 상의 쓰루 비아의 제조에 대해 웨이퍼 박형화(thinning) 동작이 수행될 수 있다. 능동 디바이스 웨이퍼의 후면(back side)에 대한 처리는 웨이퍼가 유리 기판에 임시적으로 본딩될 것을 요구할 수 있다. 실시예의 사용은 많은 상이한 웨이퍼 처리 상황에 적용 가능하고, 전면 조사(FSI; front side illuminated) 및 후면 조사(BSI; back side illuminated) CMOS 이미지 센서를 포함한 능동 디바이스 웨이퍼인 여기에 기재된 특정 예에 한정되지 않는다.
이제 예시되어 있는 실시예로 돌아가면, 도 1은 중간 제조 단계에서 전면 조사(FSI) 이미지 센서 디바이스(11A 및 11B)를 포함하는 능동 디바이스 웨이퍼(11)를 단면도로 예시하고 있다. 도시된 바와 같이, 포토다이오드(23)의 픽셀 어레이가 2개의 디바이스(11A 및 11B)의 각각에 대하여 반도체 웨이퍼(13) 상에 형성되었다. 당해 기술 분야에 일반적으로 알려져 있는 바와 같이, 다양한 전기적 컴포넌트가 웨이퍼(13) 위의 BEOL(back end of line) 층(15)에 형성되었다. 예를 들어, 폴리실리콘 게이트 재료(17)가 포토다이오드(23) 위에 형성될 수 있고, 트랜지스터, 커패시터, 다이오드 등과 같은 다른 디바이스가 웨이퍼(13)에 또는 BEOL 층(15)에 형성될 수 있다. 반도체 웨이퍼(13)는 웨이퍼(13)의 중앙 부분의 양측에 형성되어 있는 2개의 CIS 디바이스(11A 및 11B)의 부분을 포함한다. 도시된 바와 같이, 포토다이오드(23)는 금속화 층(31)의 외부 패드의 양측에 2개의 픽셀 어레이를 형성하고, 대칭 구조는 웨이퍼(13) 상에 대칭 센서 디바이스(11A 및 11B)를 형성하지만, 웨이퍼(13)의 작은 일부분만 예시된 것이다. 실제의 능동 디바이스 웨이퍼(11)에서, 각각의 센서(11A 및 11B)는 수백만 개의 포토다이오드(23)를 가질 것이고, 반도체 웨이퍼(13)는 그 위에 형성된 11A 및 11B와 같은 많은 센서 디바이스를 가질 것이다. 즉, 실제의 능동 디바이스 웨이퍼에서, 각각이 어레이로 수백만 개의 포토다이오드를 가지며 광을 수신한 후에 저장된 전하를 판독하기 위해 액세스 트랜지스터, 리셋 트랜지스터 및 트랜스퍼 트랜지스터를 포함하는 많은 센서 디바이스가 형성될 것이다.
BEOL 층(15)은 또한 제1 금속 층 또는 금속-1, 보통은 웨이퍼(13)의 표면에서 가장 가까운 금속 층에서 BEOL 층(15)의 상부 표면에 가까운 상부 레벨 금속 또는 상부 금속까지 여러 금속화 층을 포함한다. 금속화 층(31)은 포토다이오드에 대한 외부 접속부를 형성하고, 구리 금속화 또는 알루미늄 금속화 또는 이들의 조합을 포함할 수 있다. 단일 또는 듀얼 다마신 공정이 금속화 층을 형성하는데 사용될 수 있다. 웨이퍼(13)는 전면 표면(33) 상에 BEOL 층(15)을 갖고, 웨이퍼(13)는 반대 후면 표면(35)을 갖는다. 웨이퍼(13) 안으로 형성된 쓰루 비아(29)가 도시되어 있다. 이들 쓰루 비아는 FEOL(front end of the line) 공정 동안 형성되고, 실리콘 에칭 또는 레이저 드릴링 동작에 의해 형성될 수 있으며, 이는 웨이퍼(13) 안으로 깊은 트렌치를 형성한다. 쓰루 비아(29)는 예를 들어 비아 퍼스트 공정으로 형성될 수 있다. 쓰루 비아(29)는 배리어 재료(25)로 라이닝될 수 있으며, 배리어 재료(25)는 산화물, 실리콘 질화물, 또는 유사한 배리어 재료일 수 있고 예를 들어 탄탈룸 또는 티타늄 및 질화물을 포함할 수 있다. 쓰루 비아(29)는 전도체로 채워진다. 알루미늄 또는 구리 등이 사용될 수 있고, 전해 도금 또는 PVD와 같은 기타 금속 증착이 전도체를 형성하는데 사용될 수 있다. 대안으로서, 텅스텐 플러그와 같은 전도성 플러그가 쓰루 비아(29)를 채우는데 사용될 수 있다.
도 2는 추가의 공정 다음의 능동 디바이스 웨이퍼를 단면도로 도시한다. 도 2에서, BEOL 층(25)의 노출된 표면 위에 컬러 필터 어레이(CFA; color filter array) 재료(27)가 형성된다. CFA 재료는 광 스펙트럼을 대응하는 포토다이오드(23)로 전달하며, 포토다이오드와 함께 컬러 픽셀의 어레이를 형성한다. 예를 들어 RGB(red, green and blue) 컬러 필터가 사용될 수 있다. 그 다음, 마이크로렌즈(ML; microlens) 재료(21)가 컬러 필터 어레이 재료(27) 위에 형성되고, 초기 광을 컬러 필터 어레이 재료를 통해 포토다이오드(23)로 포커싱함으로써 시스템에서의 성능을 증가시킨다. CFA 및 ML 재료는 코팅 또는 기타 증착 단계 그리고 예를 들어 에칭 마스크를 형성하기 위해 코팅 층 위에 패터닝되는 포토레지스트를 사용하여 코팅을 패터닝하는 후속 포토리소그래피 공정, 그리고 패터닝 단계와 이어서 예를 들어 포토레지스트 박리를 사용하여 형성될 수 있다.
상기 기재된 바와 같이, 능동 디바이스 웨이퍼(11)의 단면도는 웨이퍼 레벨 공정을 사용하여 동시에 형성되는 2개의 CIS 센서 디바이스(11A 및 11B)의 일부를 도시하고, 그리하여 2개의 디바이스의 각각에 대하여 한 부분씩 CFA 재료 및 ML 재료의 2개의 대칭 위치된 부분이 도시되어 있다. 실제의 능동 디바이스 웨이퍼에서는 수백개 이상의 CIS 센서 디바이스가 단일 웨이퍼(13) 상에 배열될 것이다.
임시 본딩 재료(37)가 CFA(27) 및 ML(21) 재료 위에 형성된다. 이 임시 본딩 재료는 예시적인 실시예로서 반도체 공정에 사용되는 열 박리(heat release) 접착제일 수 있다. 하나의 비한정적이고 예시적인 예를 들면, WaferBONDTM HT가 미국 미조리주 롤라(Rolla, Missouri, USA)에 소재한 Brewer Science, Inc.로부터 입수 가능한 열 박리 임시 접착제이다. 이 재료는 웨이퍼 또는 기판을 본딩하기 위한 열 박리 가능한 임시 본딩 접착제를 제공한다. 본딩은 나중에 임계 온도 이상의 열의 적용에 의해 박리된다. 임시 본딩 재료에 대한 대안의 재료는 UV 박리 가능한 접착제 및 화학적 이형제를 포함하며, 이들은 대안의 실시예를 형성한다. 이들 실시예는 웨이퍼에 스핀온되는 액체로서 적용되거나 막으로서 적용되거나 또는 테이프 재료로서 제공될 수 있다. 추가의 대안은 예를 들어 감압 박리 본딩 재료를 포함한다. 재료는 박리 단계가 수행될 때 본딩 재료가 접착 특성에서 비접착 특성으로 전환되어 박리를 가능하게 하도록 고안된다.
그 다음, 유리 또는 기타 유사한 기판(41)이 임시 본딩 재료(37)의 사용에 의해 능동 디바이스 웨이퍼(11)의 전면 표면에 부착된다. 유리 기판(41)은 이어지는 다양한 공정 동안 웨이퍼(13)에 기계적 지지를 제공한다. 이들은 아래에 기재되며, 다른 공정 중에서도 웨이퍼(13)의 웨이퍼 박형화를 포함할 수 있다. 그 결과의 매우 얇은 웨이퍼(13)는 유연할 것이며 추가의 기계적 지지 없이는 아래에 기재된 다양한 추가의 공정 단계들을 견딜 수 없을 것이다.
도 3은 추가 공정 단계 다음의 능동 디바이스 웨이퍼(11)를 다른 단면도로 도시한다. 도 2의 공정 단계에서 도 3에 도시된 단계로 넘어가도록, 웨이퍼(13)의 후면 표면(35)이 박형화된다. 웨이퍼 박형화는 적어도 쓰루 비아(29)의 바닥 부분이 노출되도록 웨이퍼(13)가 충분히 얇아지는 지점까지 진행된다. 이 웨이퍼 박형화는 기계적 그라인딩, 화학적 기판 에칭, 및 화학 기계적 연마(CMP; chemical mechanical polishing) 중의 하나 이상을 사용하여 웨이퍼 재료를 제거함으로써 행해질 수 있다. 웨이퍼 박형화 공정 후에, 웨이퍼(13)는 200 마이크론 이하만큼 얇을 수 있고, 80 내지 250 마이크론의 두께 범위일 수 있다. 예의 실시예에서, 100 마이크론의 두께가 사용되었다.
이제 쓰루 비아(29)는 웨이퍼(13)의 후면(35)으로부터 연장하며, BEOL 층(15)의 금속화 층(31)까지 웨이퍼(13)를 통해 전기 전도성 경로를 제공한다. 아래에 더 기재되는 바와 같이, 쓰루 비아(29)는 이제 예를 들어 능동 디바이스 웨이퍼(11)의 후면으로부터 포토다이오드(23)로 또는 다른 회로로 전기적 접속을 제공할 수 있다.
도 4는 추가의 공정 단계 다음의 능동 디바이스 웨이퍼(11)를 또다른 단면도로 도시한다. 도 3에 도시된 단계에서 도 4의 단계로 넘어가도록, 여러 단계들이 수행되었다. 웨이퍼(13)의 후면 표면(35) 위에 아이솔레이션 층(37)이 형성되었다. 이는 열 산화물일 수 있고, 또는 CVD, PECVD 등에 의해 형성될 수 있다. 실리콘 질화물 또는 실리콘 산질화물과 같은 다른 유전체가 사용될 수 있다. 전도성 재배선 층(RDL; redistribution layer)(43)이 아이솔레이션 층(37) 위에 형성되고, 아이솔레이션 층(37)의 개구에서 쓰루 비아(29)로 연장하며, 전도성 RDL 재료는 쓰루 비아(29)에 대한 전기적 접속을 형성한다. RDL 층(43)은 구리, 알루미늄 또는 이들의 합금일 수 있고, 전해도금되거나 아니면 증착될 수 있다. 예를 들어, PVD 증착 공정이 RDL을 증착하는데 사용될 수 있다. 패시베이션 층(47)이 RDL 층(43) 위에 형성된다. 패시베이션 층에 개구가 형성되며, 패시베이션 층은 실리콘 질화물, 폴리머 층, 폴리이미드 또는 기타 패시베이션 재료일 수 있다. 볼 그리드 어레이(BGA; ball grid array) 단자와 같은 외부 접속기(45)가 개구에 형성되고, RDL 층(43)으로 그리고 개구의 패시베이션 층(47)을 통해 연장한다. 외부 접속기(45)는 완성된 CIS 센서 디바이스에 대하여 시스템에 대한 전기적 접속부를 형성할 것이다. 외부 접속기(45)는 도 4에서 BGA 솔더 볼로서 도시되어 있고, 솔더 플레이팅 공정 다음에 솔더 볼을 형상화하는 열 리플로우의 사용에 의해 형성될 수 있다. 솔더 범프가 사용될 수 있다. 구리 필라(pillar)와 같은 전도성 필라가 사용될 수 있다. 스터드 범프 또는 와이어 본드 볼 범프가 사용될 수 있다. 컬럼(column), 필라, 볼 및 범프가 외부 접속기(45)에 대한 모든 가능한 형상이다. 구리 그리고 니켈과 금을 포함한 합금이 사용될 수 있다. 솔더 볼(45)은 납 기반의 솔더 또는 은, 주석, 구리 공융을 포함한 무연 솔더로 형성될 수 있다. 예를 들어 무전해 니켈, ENIG(immersion gold) 및 ENEPIG(electroless nickel electroless palladium immersion gold), 금, 니켈 및 이들의 합금과 같은 외부 마무리가 사용될 수 있다.
도 5는 디본딩 공정에서의 능동 디바이스 웨이퍼(11)를 단면도로 도시한다. 임시 본딩 재료(37)(도 5에는 도시되지 않음, 예를 들어 도 4 참조)가 제거되었다. 이들 재료는 접착 재료로부터 비접착 재료로 재료를 변화시키는 박리 메커니즘으로 형성된다. WaferbondTM HT 재료는 열 박리 재료이다. 다른 임시 본딩 재료는 UV 박리될 수 있으며, 즉 재료는 자외선 광과 같은 특정 광 에너지에 민감하고, UV에 노출되면 박리 상태로 전환할 것이다. 일부 재료는 기계적 압력으로 또는 재료의 전환을 야기하는 화학적 이형제에의 노출로 박리될 수 있다.
예를 들어 충분한 열을 가함으로써, 디본딩 단계가 수행된 후에, 유리 기판(41)이 능동 디바이스 웨이퍼(11)의 전면으로부터 제거된다. 이 단계에서 유리 기판(41)을 제거함으로써, 여러 이점들이 실시예의 사용으로 인해 유도된다. 완성된 디바이스의 CIS 센서 위에 유리 기판이 남아있는 종래의 접근법에서와는 달리, 도 5에서와 같은 실시예의 구조로써, CIS 센서로의 초기 광은 실시예의 사용으로 둘 다 제거된 유리 기판 및 본딩 재료에 의해 방해되지 않는다. 그리하여 초기 광의 양이 포토다이오드에서 증가되며, 따라서 센서의 양자 효율(QE)을 증가시킨다.
더욱이, 이 단계에서 유리 기판의 제거는 또한 후속 공정에서의 CTE 미스매치 및 완성된 센서가 시스템 애플리케이션에서 사용될 때의 잠재적인 CTE 미스매치의 요인을 제거한다. 유리(41) 및 실리콘 또는 반도체 웨이퍼(13)가 실질적으로 상이한 열 특성을 갖기 때문에, 유리가 완성된 센서의 일부로서 유지되는 경우, 다이싱과 같은 이어지는 다양한 공정에서 또는 시스템에서의 센서의 사용 동안 실리콘 웨이퍼(13)의 뒤틀림 및 휨이 발생할 수 있다.
도 6은 웨이퍼(13)를 개별 집적 회로 디바이스 또는 다이로 다이싱함으로써 CIS 센서(11A 및 11B)를 서로 분리시키는 다이싱 동작에서의 능동 디바이스 웨이퍼(11)의 단면도이다. 다이싱 동작은 기계적 웨이퍼 쏘잉에 의해, 레이저 다이싱에 의해, 또는 이들의 조합에 의해, 스크라이빙, 트렌칭 및 에칭 동작에 의해, 그리고 이들 또는 유사 동작의 조합에 의해 수행될 수 있다. 실시예의 방법에서, 다이싱 동작 전에 유리 기판(41)이 제거된 경우(위의 도 5 참조), 실리콘 웨이퍼와 유리 기판을 둘 다 동시에 쏘잉할 것을 요한 종래의 접근법과는 대조적으로, 웨이퍼(13)만 절단되면 되므로 다이싱 동작은 스트레스가 덜해질 것이고, 따라서 실시예의 사용은 능동 디바이스 웨이퍼 상의 진동 및 기계적 스트레스를 감소시킨다.
도 6에서 화살표로 나타낸 바와 같이 CIS 센서(11A 및 11B)가 분리된 후에, 이들 개별 집적 회로 디바이스(다이)는 그 다음에 접속기로서 BGA 단자(45)를 사용하여 시스템 보드 또는 다른 기판에 실장될 수 있다. 센서 마이크로렌즈(21) 및 컬러 필터 어레이(27) 재료는 임의의 본딩 재료로 둘러싸이지 않고, 센서 디바이스와 시스템 렌즈 사이에 유리 기판이 없으므로, 따라서 포토다이오드 상의 초기 광은 종래의 FSI CIS 구조와 비교하여 볼 때 증가된다. 마이크로렌즈 재료는 주변 환경에서 공기 또는 어쩌면 진공에 노출되고, 시스템 렌즈로부터의 광은 마이크로렌즈 재료(21)에 충돌하기 전에 어떠한 다른 재료도 횡단할 필요가 없다.
도 7은 다른 예시적인 실시예의 중간 단계를 단면도로 도시한다. 도 7에서, 능동 디바이스 웨이퍼(51)가 도시되어 있고, 이는 후면 조사(BSI) 센서를 형성할 것이다. 이 대안의 실시예의 여러 요소는 도 1 내지 도 6에 도시된 FSI 실시예에 대한 것과 동일하고, 유사한 번호가 유사한 구성요소에 대해 사용된다. 도 7에서, 실리콘 웨이퍼와 같은 반도체 웨이퍼(13)가 그 위에 형성된 포토다이오드(23)와 함께 도시되어 있다. 도 7에서 설명을 위해 도시된 바와 같이, 웨이퍼(13)는 위의 도 1 내지 도 6에서의 예시적인 도면으로부터 180도 회전되어 있고, 그리하여 외부 패드 금속화 층(31)을 포함하는 BEOL 층(15)은 웨이퍼(13) 아래에 도시되어 있으며, 즉 전면 표면이 웨이퍼(13) 아래에 있다. 캐리어 웨이퍼(55)가 BEOL 층(15)에 웨이퍼 본딩된다. 캐리어 웨이퍼(55)는 실리콘 웨이퍼, 또는 갈륨 비소, 인듐, 게르마늄 등과 같은 다른 반도체 웨이퍼일 수 있다.
상기 기재된 바와 같이, 능동 디바이스 웨이퍼(51)는 많은 CIS 센서 디바이스를 포함한다. 도 7에 도시된 웨이퍼(51)의 일부는 중심선을 둘러싸고 대칭으로 배열되어 있는 2개의 디바이스(51A 및 51B)의 일부만 도시한다. 각각의 BSI 이미지 센서 디바이스(51A 및 51B)는 웨이퍼(13)에서의 포토다이오드(23)의 어레이, 및 캐리어 웨이퍼(55)에 본딩된, BEOL 층(15)에서의 금속화 층(31)을 갖는다. 실제의 디바이스 웨이퍼에서는 많은 센서 디바이스가 형성될 것이며, 각각은 수천개의 포토다이오드를 어레이로 갖고, 광을 수신한 후에 저장된 전하를 판독하기 위해 액세스 트랜지스터, 리셋 트랜지스터, 및 트랜스퍼 트랜지스터를 포함한다.
도 8은 추가 공정 단계 다음의 능동 디바이스 웨이퍼(51)를 단면도로 도시한다. 도 7에 도시된 중간 공정 단계에서 도 8의 단계로 넘어가는데 있어서, 컬러 필터 어레이 재료(27)가 웨이퍼(13)의 후면 표면(35) 위에 형성된다. 마이크로렌즈 재료(21)가 컬러 필터 어레이 재료(27) 위에 형성된다. 도 1 내지 도 6의 FSI 실시예와 대조적으로, BSI를 사용하는 실시예에서 포토다이오드(23)에 충돌하는 광은 BEOL 층(15)을 통해 횡당하지 않을 것이고, 따라서 포토다이오드(23)에 충돌하는 광의 양은 BSI CIS 디바이스에 대하여 증가될 것이며, 효율을 증가시킬 것이다. 이러한 이유로, BSI 이미지 센서의 사용이 증가하고 있지만, 상기 나타낸 바와 같이 실시예는 BSI 실시예에 한정되지 않는다.
도 8에서, 임시 본딩 재료(37)가 CFA(27) 및 ML(21) 재료 위에 적용된다. 이 재료는 접착제를 형성하고, 유리 기판(41)은 웨이퍼(13) 위에 위치되어 본딩 재료(37)를 사용하여 임시적으로 본딩된다. 상기 기재된 바와 같이, 이 본딩 재료(37)는 열 박리 가능한 재료일 수 있고, 또는 UV 또는 화학적 박리 가능한 본딩 재료가 대안의 실시예로서 사용될 수 있다.
도 9는 추가 공정 단계 다음의 능동 디바이스 웨이퍼(51)를 다른 단면도로 도시한다. 도 9에서, 웨이퍼 박형화 공정을 사용하여 캐리어 웨이퍼(55)가 박형화되었고, 이는 캐리어 웨이퍼 두께를 80 내지 250 마이크론 범위로 감소시키도록 CMP, 기계적 그라인딩, 실리콘 에칭 또는 이들의 조합을 포함할 수 있으며, 예를 들어 실시예에서 100 마이크론이 사용되었다.
캐리어 웨이퍼(55) 상의 웨이퍼 박형화 공정이 수행된 후에, 포토리소그래피 및 에칭 공정이 캐리어 웨이퍼(55)를 통해 비아(57)를 에칭하는데 사용된다. 이들 비아는 도시된 각각의 디바이스(51A 및 51B)에 대하여 금속화 층(31)의 외부 패드 부분에 쓰루 비아를 형성할 것이다. 캐리어 웨이퍼 에칭은 예를 들어 RIE 에칭과 같은 건식 에칭을 사용하여 수행될 수 있고, 플라즈마 에칭 또는 다른 실리콘 에칭 공정이 사용될 수 있다.
도 10은 추가의 공정 단계 다음의 도 9의 능동 디바이스 웨이퍼(51)를 단면도로 도시한다. 도 9에 도시된 중간 단계에서 도 10으로 넘어가는데 있어서, 외부 접속 및 패시베이션 공정이 수행된다. 아이솔레이션 층(59)이 캐리어 웨이퍼(55)의 노출된 표면 위에 형성된다. 이 아이솔레이션 층은 열 산화물일 수 있고, 또는 질화물 또는 산질화물 등일 수 있다. 아이솔레이션 층(59)은 열적으로 성장되거나 CVD, PECVD 또는 유사한 산화물 증착 공정을 사용하여 증착될 수 있다. 아이솔레이션 층(59)은 산화물 에칭에 의해 쓰루 비아(57)에서 개방된다. 그 다음, RDL 층(63)이 증착된다. 전도성 RDL 층(63)은 쓰루 비아(57) 안으로 형성되고, 금속화 층(31)의 패드 부분에 접촉한다. 이 방식으로, 예를 들어 캐리어 웨이퍼(55)의 노출된 표면으로부터 능동 웨이퍼 디바이스의 포토다이오드(23)에의 전기적 접속이 이루어질 수 있다. 실리콘 질화물 또는 폴리이미드 등일 수 있는 패시베이션 층(67)이 RDL 층(63) 위에 형성된다. 그 다음, 패시베이션 층은 포토리소그래피에 의해 개방되고, RDL 층(63)의 선택된 부분 위를 에칭하며, 캐리어 웨이퍼(55)의 바닥에 트레이스를 형성한다. 예를 들어 볼 그리드 어레이(BGA) 패키지에 대한 솔더 볼일 수 있는 외부 접속기(65)가 RDL 층(63)에의 외부 접속을 이루도록 이들 개구 안으로 형성된다. 외부 접속기(65)는 상기 기재된 바와 같이 솔더 볼, 솔더 범프, 구리 필라와 같은 전도성 필라, 전도성 컬럼, 스터드 범프, 와이어 본드 범프 등일 수 있다. 상기 기재된 바와 같이, 외부 접속기(65) 위에 마무리 도금이 형성될 수 있다 .
도 11은 유리 기판(41)이 능동 디바이스 웨이퍼(1)로부터 디본딩되는 것을 도시한다. 임시 본딩 재료(보이지 않음)는 기판(41)을 박리하도록 처리된다. 예시적인 실시예에서, 열 박리 본딩 재료가 사용된다. 대안은 화학적 이형제 및 UV 박리 본딩 재료를 포함한다. 박리는 UV 감응 본딩 재료에 UV 광을 가함으로써 달성될 수 있다. 대안으로서, 본딩 재료를 용해시키도록 적합한 용매가 채용될 수 있다. 대응하도록 아니면 본딩 재료 접착제/응집 특성을 중화시키도록 본딩 재료와 상호작용하는 재료의 적용을 포함한 다른 대안이 당해 기술 분야에서의 숙련자에게 명백할 것이다.
유리 또는 기타 기판(41)은 상기 기재한 웨이퍼 박형화 및 쓰루 비아 공정 동안 지지를 제공하였지만, 이제 웨이퍼(13)가 개별 집적 회로(다이)로 다이싱되기 전에 제거된다. 종래의 공지된 접근법을 사용하여 형성된 BSI 센서와는 달리, 완성된 디바이스(51A 및 51B)는 그 위에 그리고 시스템 렌즈와 포토다이오드 사이의 광 경로에 유리 기판(41) 또는 임시 본딩 재료(도시되지 않음)를 갖지 않을 것이고, 그리하여 실시예의 사용은 포토다이오드에서 이용 가능한 광을 증가시키며 따라서 BSI 이미지 센서에 대한 양자 효율(QE)을 개선한다.
도 12는 다이싱 동작에서의 능동 디바이스 웨이퍼(51)를 단면도로 도시한다. 디바이스(51A 및 51B)는 디바이스 사이의 부분에서 웨이퍼(13)를 웨이퍼 쏘잉 또는 다이싱함으로써 분리될 것이다. 디바이스(51A 및 51B)(그리고 더 많이, 단순화를 위해 2개의 디바이스만 도시되어 있으며, 웨이퍼(13)는 그 위에 형성된 많은 BSI 디바이스를 가질 것임)는 각각 나중에 외부 접속기(65)를 사용하여 시스템에 실장될 수 있는 BSI CIS 집적 회로일 것이다.
실시예의 사용은 CIS 센서의 마이크로렌즈 재료와 시스템 렌즈 사이의 경로에 종래 접근법의 CSI 센서의 유리 기판 및 본딩 재료가 없는 CIS 센서를 제공한다. FSI 및 BSI CIS 센서는 둘 다 실시예의 사용으로부터 이점을 얻을 수 있다. 실시예로 형성된 센서는 유리 또는 본딩 재료에 의해 커버되지 않고 공기 또는 주변 환경에 노출된 포토다이오드 위의 마이크로렌즈 재료를 가지며, 포토다이오드에서의 광의 양을 증가시킨다.
방법 실시예에서, 방법은 디바이스 웨이퍼 상에 복수의 픽셀 어레이를 형성하는 단계; 디바이스 웨이퍼에 기판을 본딩하는 단계; 디바이스 웨이퍼를 박형화하는 단계; 디바이스 웨이퍼에 기판을 본딩한 후에 디바이스 웨이퍼 상에 전기적 접속부를 형성하는 단계; 디바이스 웨이퍼로부터 기판을 디본딩하는 단계; 및 디바이스 웨이퍼로부터 복수의 픽셀 어레이의 개별 픽셀 어레이를 단일화하는 단계를 포함한다. 부가의 실시예에서, 상기 방법에서 단일화하는 단계는 쏘잉, 레이저 처리, 스크라이빙, 프레싱, 에칭, 및 이들의 조합을 포함한다. 또 다른 실시예에서, 상기 방법에서 기판은 유리를 포함한다. 또 다른 실시예에서, 디바이스 웨이퍼는 전면 조사(FSI) CMOS 이미지 센서(CIS)를 포함한다. 부가의 실시예에서, 상기 방법에서, 기판은 열 박리 본딩 재료에 의해 디바이스 웨이퍼에 본딩된다. 다른 대안의 실시예에서, 상기 방법에서, 디바이스 웨이퍼 상에 전기적 접속부를 형성하는 단계는 디바이스 웨이퍼 내의 전도성 쓰루 비아를 노출시키도록 디바이스 웨이퍼를 박형화하는 것을 더 포함한다. 또 다른 실시예에서, 상기 방법에서, 디바이스 웨이퍼 상에 전기적 접속부를 형성하는 단계는 디바이스 웨이퍼 상에 전도성 재배선 층을 형성하는 것을 포함한다. 또 다른 실시예에서, 상기 방법에서, 디바이스 웨이퍼 상에 전기적 접속부를 형성하는 단계는 디바이스 웨이퍼 상의 전도성 재배선 층에 연결되는 솔더 볼을 형성하는 것을 포함한다.
또 다른 대안의 실시예에서, 디바이스를 형성하는 방법은 디바이스 웨이퍼 상에 복수의 픽셀 어레이를 형성하는 단계; 디바이스 웨이퍼의 제1 면에 캐리어 웨이퍼를 본딩하는 단계; 디바이스 웨이퍼의 제2 면 위에 기판을 본딩하는 단계; 캐리어 웨이퍼를 박형화하는 단계; 디바이스 웨이퍼의 제1 면에 전기적 접속부를 형성하는 단계; 디바이스 웨이퍼의 제2 면으로부터 기판을 나중에 디본딩하는 단계; 및 디바이스 웨이퍼로부터 복수의 픽셀 어레이의 개별 픽셀 어레이를 나중에 단일화하는 단계를 포함한다. 또 부가의 실시예에서, 기판을 디본딩하는 단계는 본딩 재료에 열을 적용하는 것을 포함한다. 또 다른 실시예에서, 기판을 디본딩하는 단계는 본딩 재료에 UV 광을 적용하는 것을 포함한다. 또 다른 실시예에서, 기판을 디본딩하는 단계는 본딩 재료에 화학적 이형제를 적용하는 것을 포함한다. 또 부가의 실시예에서, 상기 방법에서, 디바이스 웨이퍼에 전기적 접속부를 형성하는 단계는 디바이스 웨이퍼 위의 금속화 층으로 연장하며 캐리어 웨이퍼를 통해 쓰루 비아를 에칭하는 것을 더 포함한다. 다른 대안의 실시예에서, 전기적 접속부를 형성하는 단계는 쓰루 비아 안으로 전도성 재배선 층 재료를 증착하는 것을 더 포함한다. 또 다른 실시예에서, 전기적 접속부를 형성하는 단계는 전도성 재배선 층 재료에 연결되는 외부 접속기를 형성하는 것을 더 포함한다. 또 다른 실시예에서, 전기적 접속부를 형성하는 단계는 본질적으로 솔더 볼, 솔더 범프, 전도성 필라, 전도성 컬럼, 납 기반의 솔더, 무연 솔더, 스터드 범프 및 와이어 본드로 구성된 그룹으로부터 선택된 것인 외부 접속기를 형성하는 것을 더 포함한다. 또 다른 실시예에서, 상기 방법에서, 복수의 픽셀 어레이는 후면 조사(BSI) 디바이스를 포함한다.
장치 실시예는 픽셀 어레이로 배열된 포토다이오드를 포함하는 디바이스 웨이퍼; 포토다이오드 위에 그리고 디바이스 웨이퍼의 제1 표면 위에 형성된 컬러 필터 어레이 재료; 컬러 필터 어레이 재료 위에 형성된 마이크로렌즈 재료; 및 디바이스 웨이퍼의 제2 표면 위에 형성된 외부 접속기를 포함하고, 마이크로렌즈 재료가 노출된다. 또 부가의 실시예에서, 상기 장치에서 디바이스 웨이퍼는 후면 조사 이미지 센서를 더 포함한다. 또 다른 대안의 실시예에서, 상기 장치에서 디바이스 웨이퍼는 전면 조사 이미지 센서를 더 포함한다.
예시적인 실시예는 특정 예의 실시예를 참조하여 여기에 기재되었지만, 이 설명은 한정하는 의미로 해석되고자 하는 것이 아니다. 예시적인 실시예의 다양한 수정 및 조합 뿐만 아니라 다른 대안의 실시예가 설명을 참조하면 당해 기술 분야에서의 숙련자에게 명백할 것이다. 따라서, 첨부된 청구항은 임의의 이러한 수정 또는 실시예를 포함하고자 한다.
11: 능동 디바이스 웨이퍼 11A, 11B: CIS 센서 디바이스
13: 반도체 웨이퍼 15: BEOL 층
17: 폴리실리콘 게이트 재료 21: 마이크로렌즈(ML) 재료
23: 포토다이오드 27: 컬러 필터 어레이(CFA) 재료
29: 쓰루 비아 31: 금속화 층
37: 임시 본딩 재료 43: 재배선 층(RDL)
45: 외부 접속기 47: 패시베이션 층

Claims (10)

  1. 디바이스를 형성하는 방법에 있어서,
    디바이스 웨이퍼 상에 복수의 픽셀 어레이를 형성하는 단계;
    상기 디바이스 웨이퍼에 기판을 본딩하는 단계;
    상기 디바이스 웨이퍼를 박형화(thinning)하는 단계;
    상기 디바이스 웨이퍼에 기판을 본딩한 후에 상기 디바이스 웨이퍼 상에 전기적 접속부를 형성하는 단계;
    상기 디바이스 웨이퍼로부터 상기 기판을 디본딩(de-bonding)하는 단계; 및
    상기 디바이스 웨이퍼로부터 상기 복수의 픽셀 어레이의 개별 픽셀 어레이를 단일화(singulating)하는 단계를 포함하는 디바이스의 형성 방법.
  2. 청구항 1에 있어서, 상기 단일화하는 단계는 쏘잉, 레이저 처리, 스크라이빙, 프레싱, 에칭, 및 이들의 조합을 포함하는 것인 디바이스의 형성 방법.
  3. 청구항 1에 있어서, 상기 기판은 유리를 포함하는 것인 디바이스의 형성 방법.
  4. 청구항 1에 있어서, 상기 디바이스 웨이퍼는 전면 조사(FSI; front side illumination) CMOS 이미지 센서(CIS; CMOS image sensor)를 포함하는 것인 디바이스의 형성 방법.
  5. 청구항 1에 있어서, 상기 기판은 열 박리(heat release) 본딩 재료에 의해 상기 디바이스 웨이퍼에 본딩되는 것인 디바이스의 형성 방법.
  6. 청구항 1에 있어서, 상기 디바이스 웨이퍼 상에 전기적 접속부를 형성하는 단계는 상기 디바이스 웨이퍼 내의 전도성 쓰루 비아를 노출시키도록 상기 디바이스 웨이퍼를 박형화하는 것을 더 포함하는 것인 디바이스의 형성 방법.
  7. 청구항 1에 있어서, 상기 디바이스 웨이퍼 상에 전기적 접속부를 형성하는 단계는 상기 디바이스 웨이퍼 상에 전도성 재배선 층(redistribution layer)을 형성하는 것을 포함하는 것인 디바이스의 형성 방법.
  8. 디바이스를 형성하는 방법에 있어서,
    디바이스 웨이퍼 상에 복수의 픽셀 어레이를 형성하는 단계;
    상기 디바이스 웨이퍼의 제1 면에 캐리어 웨이퍼를 본딩하는 단계;
    상기 디바이스 웨이퍼의 제2 면 위에 기판을 본딩하는 단계;
    상기 캐리어 웨이퍼를 박형화하는 단계;
    상기 디바이스 웨이퍼의 제1 면에 전기적 접속부를 형성하는 단계;
    상기 디바이스 웨이퍼의 제2 면으로부터 상기 기판을 나중에 디본딩하는 단계; 및
    상기 디바이스 웨이퍼로부터 상기 복수의 픽셀 어레이의 개별 픽셀 어레이를 나중에 단일화하는 단계를 포함하는 디바이스의 형성 방법.
  9. 청구항 8에 있어서, 상기 기판을 디본딩하는 단계는 본딩 재료에 열, UV 광 또는 화학적 이형제를 적용하는 것을 포함하는 것인 디바이스의 형성 방법.
  10. 픽셀 어레이로 배열된 포토다이오드를 포함하는 디바이스 웨이퍼;
    상기 포토다이오드 위에 그리고 상기 디바이스 웨이퍼의 제1 표면 위에 형성된 컬러 필터 어레이 재료;
    상기 컬러 필터 어레이 재료 위에 형성된 마이크로렌즈 재료; 및
    상기 디바이스 웨이퍼의 제2 표면 위에 형성된 외부 접속기를 포함하고,
    상기 마이크로렌즈 재료가 노출되는 것인 장치.
KR1020130027409A 2012-04-18 2013-03-14 Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치 KR101661012B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261625969P 2012-04-18 2012-04-18
US61/625,969 2012-04-18
US13/713,871 2012-12-13
US13/713,871 US9287310B2 (en) 2012-04-18 2012-12-13 Methods and apparatus for glass removal in CMOS image sensors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150138107A Division KR20150120901A (ko) 2012-04-18 2015-09-30 Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20130117332A true KR20130117332A (ko) 2013-10-25
KR101661012B1 KR101661012B1 (ko) 2016-09-28

Family

ID=49379323

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130027409A KR101661012B1 (ko) 2012-04-18 2013-03-14 Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치
KR1020150138107A KR20150120901A (ko) 2012-04-18 2015-09-30 Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150138107A KR20150120901A (ko) 2012-04-18 2015-09-30 Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치

Country Status (4)

Country Link
US (2) US9287310B2 (ko)
KR (2) KR101661012B1 (ko)
CN (1) CN103378115B (ko)
TW (1) TWI499047B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217770A1 (ko) * 2016-06-14 2017-12-21 (주)제이티 반도체칩모듈의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2908341B1 (en) * 2014-02-18 2018-07-11 ams AG Semiconductor device with surface integrated focusing element
US9466585B1 (en) 2015-03-21 2016-10-11 Nxp B.V. Reducing defects in wafer level chip scale package (WLCSP) devices
EP3207568A4 (en) * 2015-04-01 2017-09-20 Goertek Inc. Transfer method, manufacturing method, device and electronic apparatus of mems
US9978791B2 (en) 2015-07-31 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd Image sensor and method for manufacturing the same
US10178363B2 (en) * 2015-10-02 2019-01-08 Invensas Corporation HD color imaging using monochromatic CMOS image sensors integrated in 3D package
US20170170215A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same
US9955099B2 (en) * 2016-06-21 2018-04-24 Hand Held Products, Inc. Minimum height CMOS image sensor
US10032827B2 (en) 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices
KR102460077B1 (ko) 2016-08-05 2022-10-28 삼성전자주식회사 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
WO2018223317A1 (zh) 2017-06-07 2018-12-13 深圳市汇顶科技股份有限公司 芯片封装结构、方法和终端设备
CN107481946B (zh) * 2017-08-21 2019-09-10 华进半导体封装先导技术研发中心有限公司 一种cis器件的封装方法及结构
KR102486561B1 (ko) 2017-12-06 2023-01-10 삼성전자주식회사 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법
US10892290B2 (en) * 2018-03-27 2021-01-12 Omnivision Technologies, Inc. Interconnect layer contact and method for improved packaged integrated circuit reliability
CN113302726A (zh) * 2019-09-26 2021-08-24 伊鲁米纳公司 制造在平行于有源表面的表面上具有电触点的晶片
CN114573238A (zh) * 2022-02-23 2022-06-03 苏州轩创科技有限公司 一种cis玻璃罩的减薄方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221134A (ja) * 2006-02-17 2007-08-30 Internatl Business Mach Corp <Ibm> 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法
KR20090077904A (ko) * 2006-10-05 2009-07-16 이스트맨 코닥 캄파니 능동 픽셀 센서 및 능동 픽셀 센서 제조 방법
US20100006963A1 (en) * 2008-07-09 2010-01-14 Brady Frederick T Wafer level processing for backside illuminated sensors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223870B1 (ko) 1997-01-28 1999-10-15 구본준 반도체 소자의 경면 연마량 측정 방법
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7768088B2 (en) * 2004-09-24 2010-08-03 Fujifilm Corporation Solid-state imaging device that efficiently guides light to a light-receiving part
JP5080804B2 (ja) * 2006-12-28 2012-11-21 富士フイルム株式会社 固体撮像装置の製造方法
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US20090224343A1 (en) 2008-03-06 2009-09-10 Micron Technology, Inc. Methods of forming imager devices, imager devices configured for back side illumination, and systems including the same
US8283745B2 (en) * 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US8692358B2 (en) * 2010-08-26 2014-04-08 Yu-Lung Huang Image sensor chip package and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221134A (ja) * 2006-02-17 2007-08-30 Internatl Business Mach Corp <Ibm> 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法
KR20090077904A (ko) * 2006-10-05 2009-07-16 이스트맨 코닥 캄파니 능동 픽셀 센서 및 능동 픽셀 센서 제조 방법
US20100006963A1 (en) * 2008-07-09 2010-01-14 Brady Frederick T Wafer level processing for backside illuminated sensors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217770A1 (ko) * 2016-06-14 2017-12-21 (주)제이티 반도체칩모듈의 제조방법

Also Published As

Publication number Publication date
CN103378115A (zh) 2013-10-30
US20160197115A1 (en) 2016-07-07
US9859322B2 (en) 2018-01-02
KR20150120901A (ko) 2015-10-28
KR101661012B1 (ko) 2016-09-28
TW201349469A (zh) 2013-12-01
US20130277785A1 (en) 2013-10-24
TWI499047B (zh) 2015-09-01
US9287310B2 (en) 2016-03-15
CN103378115B (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
KR101661012B1 (ko) Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치
US10125014B2 (en) Integrated circuit package and method of forming same
US10586724B2 (en) Fan-out interconnect structure and methods forming the same
US8791541B2 (en) Backside-illuminated image sensor having a supporting substrate
TWI553749B (zh) 封裝結構及其形成方法
EP2802005B1 (en) Semiconductor device and method for manufacturing same
US7993972B2 (en) Wafer level die integration and method therefor
US9379072B2 (en) Chip package and method for forming the same
US20150171132A1 (en) Image Sensor Devices, Methods of Manufacture Thereof, and Semiconductor Device Manufacturing Methods
US20080111228A1 (en) Wafer Level Chip Size Packaged Chip Device With An N-Shape Junction Inside And Method Of Fabricating The Same
KR20160029624A (ko) 집적 회로 패키지 및 집적 회로 패키지 형성 방법
US11410918B2 (en) Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
US20160218129A1 (en) Photosensitive module and method for forming the same
US11973095B2 (en) Method for forming chip package with second opening surrounding first opening having conductive structure therein
US11842955B2 (en) Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a redistribution structure
US20150087101A1 (en) Method for forming semiconductor device
US8772930B2 (en) Increased surface area electrical contacts for microelectronic packages
KR20150071666A (ko) 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 4