CN113302726A - 制造在平行于有源表面的表面上具有电触点的晶片 - Google Patents

制造在平行于有源表面的表面上具有电触点的晶片 Download PDF

Info

Publication number
CN113302726A
CN113302726A CN202080007646.6A CN202080007646A CN113302726A CN 113302726 A CN113302726 A CN 113302726A CN 202080007646 A CN202080007646 A CN 202080007646A CN 113302726 A CN113302726 A CN 113302726A
Authority
CN
China
Prior art keywords
die
carrier
active
layer
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080007646.6A
Other languages
English (en)
Inventor
A·埃玛迪
J·阿达伊
A·阿甘
A·里瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Illumina Inc
Original Assignee
Illumina Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Illumina Inc filed Critical Illumina Inc
Publication of CN113302726A publication Critical patent/CN113302726A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01—Arrangements or apparatus for facilitating the optical investigation
    • G01N21/03—Cuvette constructions
    • G01N21/05—Flow-through cuvettes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/645—Specially adapted constructive features of fluorimeters
    • G01N21/6452—Individual samples arranged in a regular 2D-array, e.g. multiwell plates
    • G01N21/6454—Individual samples arranged in a regular 2D-array, e.g. multiwell plates using an integrated detector array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/645—Specially adapted constructive features of fluorimeters
    • G01N2021/6482—Sample cells, cuvettes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)

Abstract

本文提供的内容包括用于制造装置、传感器系统的各方面的方法的各种示例。该方法可包括获得粘结到硅晶片的上表面的第一载体。该晶片包括延伸穿过钝化叠堆中的开口的硅穿孔(TSV)，其中电触点耦接到TSV的通过这些开口暴露的部分。该方法可包括使该第一载体从该硅晶片的该上表面脱粘。该方法可包括将该硅晶片切割成包括管芯的子部分。

Description

制造在平行于有源表面的表面上具有电触点的晶片
相关专利申请
本申请要求2019年9月26日提交的美国临时专利申请第62/906,515号的权益和优先权，该临时申请的内容全文以引用方式并入本文并用于所有目的。
背景技术
生物或化学研究中的各种方案涉及进行受控反应。然后可观察或检测指定的反应，并且随后的分析可有助于识别或揭示反应中所涉及的化学品的特性。在一些多重测定中，具有可识别标记(例如，荧光标记)的未知分析物可在受控的条件下暴露于数千个已知探针。可将每个已知探针放入微孔板的对应孔中。观察孔内的已知探针和未知分析物之间发生的任何化学反应可有助于识别或揭示分析物的特性。此类方案的其他示例包括已知的DNA测序过程，诸如边合成边测序(SBS)或循环阵列测序。
在一些荧光检测方案中，光学系统用于将激发光导向到荧光团(例如，荧光标记的分析物)上，并且还用于检测可从具有连接的荧光团的分析物发射的荧光发射信号光。然而，此类光学系统可能相对昂贵并且涉及相对较大的台面占有面积。例如，光学系统可包括透镜、滤光器和光源的布置。在其他提出的检测系统中，流通池中的受控反应由固态光传感器阵列(例如，互补金属氧化物半导体(CMOS)检测器)限定。这些系统不涉及用于检测荧光发射的大型光学组件。然而，在包括CMOS的一些现有流通池中，为了实现该功能，顶层不是完全透明的或者不包括光漫射或光散射特征，因为在这些示例性流通池中，这些特征可阻挡或干扰激发或发射光路。因此，排除了提高非CMOS流通池的性能的某些机制，诸如实现更快SBS动力学的电子部件(例如，电极)或物理结构(例如，人字形沟槽)的集成，从而影响SBS中这些流通池的性能。
发明内容
因此，可能有益的是，流通池是小型且廉价的设备。在相对较小的流通池中，可能有益的是，利用光检测设备的尽可能多的传感器有效区域和/或提供尽可能大的传感器或检测器有效区域。该传感器或检测器区域(称为有源表面)可包括检测器的表面和与检测器封装在一起的区域；该区域延伸超过检测器的水平距离(例如，扇出区域)。在CMOS传感器用作流通池中的检测器的示例中，扇出是指CMOS传感器的水平边界的每一侧上的额外水平距离。在这些配置中，为了实现与传感器区域的电连接，在CMOS检测器的正面上形成凸块。但是当利用CMOS传感器作为检测设备和/或图像传感器时，该表面(包括延伸该表面的扇出区域)是有源表面，并且该检测器在有源表面上方的平坦度和透明度与其效用相关。因此，该表面的凸块对该功能产生不利影响。在一些示例中，本文描述了凸块的形成，将凸块添加到CMOS(光)检测设备的背侧的接合硅穿孔(TSV)焊盘上，这是可能的，因为一个或多个TSV通过延伸穿过至少一个底部基板到至少一个重新分布层(RDL)，提供从CMOS检测器的有源(即，光敏)表面到TSV焊盘(即，CMOS图像传感器的背面)的电连接。
利用所得设备的活动(包括DNA测序)利用在模具和通过扇出工艺形成的CMOS表面之间的平坦表面，并且虽然将TSV结合到设计中提供了该平坦表面来制造TSV，但在制造该结构的工艺中也引入了某些挑战。例如，设备中的硅晶片通过从背侧抛光到一定范围(例如，约70-140μm)的厚度而减薄，这使得基于该厚度处理晶片具有挑战性。具体地，形成该结构提出了由本文所述工艺的各方面处理的挑战，包括但不限于，在形成凸块的同时剥离保持TSV的载体玻璃，以及减薄晶片。
因此，可克服现有技术的缺点，并且可通过提供用于制造在传感器系统中使用的设备的方法来实现如本公开中稍后描述的益处。下文描述了该方法的各种示例，并且该方法(包括和排除下文列举的附加示例)以任何组合(前提条件是这些组合不是不一致的)克服了这些缺点。该方法包括：获得粘结到硅晶片的上表面的第一载体，其中一个或多个硅穿孔延伸穿过该硅晶片和钝化叠堆，其中该钝化叠堆设置在硅晶片的底表面下方，其中该一个或多个硅穿孔中的每个硅穿孔的一部分通过该钝化叠堆中的一个或多个开口的开口暴露，其中每个暴露部分耦接到一个或多个电触点；使所述第一载体从所述硅晶片的所述上表面脱粘；以及将硅晶片切割成包括管芯的子部分，使得每个管芯包括硅晶片的上表面的一部分、一个或多个硅穿孔中的至少一个硅穿孔、管芯的第二表面上的一个或多个电触点中的至少一个电触点，硅晶片的上表面的该部分包括有源表面，管芯的该第二表面平行于该有源表面。
在一些示例中，该方法还包括形成扇出区域，该形成包括：将管芯的有源表面耦接到扇出载体，该耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间；形成模塑层，具体通过在所述管芯的所述第二表面上以及在每个第一空间和每个第二空间中沉积模具以在所述扇出载体上方形成所述模塑层；以及抛光模塑层的顶表面，使得每个管芯的第二表面上的一个或多个电触点中的电触点与模塑层的抛光顶表面形成邻接表面。
在一些示例中，邻接表面包括相等高度和厚度的平坦电触点。
在一些示例中，该方法还包括通过将金属以一图案涂覆在邻接表面上来形成金属化层。
在一些示例中，基于在与每个管芯的第二表面上的一个或多个电触点中的电触点的位置不同的位置处分布附加电触点的图案，金属化层包括扇出重新分布层。
在一些示例中，基于在每个管芯的第二表面上的一个或多个电触点中的至少一个电触点的位置处分布附加电触点的图案，金属化层包括凸块下层。
在一些示例中，将金属涂覆在邻接表面上包括：利用光刻技术来形成图案；电镀所述图案，其中所述电镀包括在所述一个或多个开口上沉积，其中所述一个或多个开口包括光致抗蚀剂；以及剥离该光致抗蚀剂以露出金属化层。
在一些示例中，该方法还包括在邻接表面上形成新的钝化层以平坦化邻接表面；在所述新的钝化层中形成开口，以暴露每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点；以及通过将金属以一图案涂覆在新的钝化层上来形成金属化层。
在一些示例中，该方法还包括在金属化层上沉积防电短路钝化层；以及利用光刻在一个或多个位置处打开防电短路钝化层以形成到金属化层的电连接焊盘。
在一些示例中，该方法还包括剥离扇出载体以暴露有源器件表面，该有源器件表面包括管芯的有源表面以及与有源表面邻接的第一空间和第二空间的表面，该剥离包括：用粘合剂材料将第二载体附接到防电短路钝化层；以及利用选自以下的技术使扇出载体从管芯的有源表面脱离：施加机械压力、加热扇出载体以及施加溶剂。
在一些示例中，第二载体由选自以下的材料构成：玻璃、硅、金属、聚对苯二甲酸乙二醇酯和胶带。
在一些示例中，该方法还包括制备有源器件表面以充当传感器。在一些示例中，该制备包括：洗涤有源器件表面；以及利用选自以下的技术处理有源器件表面：用化学溶液旋涂该有源器件表面，通过溶胶-凝胶施加化学溶液，用化学溶液喷涂该有源器件表面，机械抛光该有源器件表面，以及烘烤该有源器件表面。
在一些示例中，该方法还包括：在有源器件表面上方形成流体流动通道，包括：将一个或多个封盖附接到模具的一部分以在该有源器件表面和该一个或多个封盖之间形成流体流动通道；以及从防电短路钝化层移除第二载体以形成所得结构。
在一些示例中，该方法还包括：将所得结构切割成子结构，其中每个子结构包括至少一个管芯和至少一个封盖。
在一些示例中，钝化叠堆包括金属化层。
在一些示例中，金属化层包括重新分布层。
在一些示例中，获得包括在钝化叠堆中的一个或多个开口上制造一个或多个电触点。
在一些示例中，制造利用选自以下的技术来完成：电镀技术和溅射技术。
在一些示例中，第一载体包括玻璃载体，并且其中载体通过选自以下的粘结剂粘结到图像传感器的有源表面：环氧树脂、树脂和粘合剂。
在一些示例中，硅晶片包括互补金属氧化物半导体。
在一些示例中，该方法还包括：在将硅晶片切割成子部分之前，将硅晶片放置在另一个载体上，使得另一个载体耦接到钝化叠堆；在形成扇出区域之前，从硅晶片剥离另一个载体。
在一些示例中，第二载体包括胶带，并且其中该剥离包括施加选自以下的元素：热能和紫外线辐射。
在一些示例中，将管芯的有源表面耦接到扇出载体包括在有源表面和扇出载体之间形成临时粘合层，其中该临时粘合层在扇出区域的形成期间保护有源表面。
在一些示例中，沉积模塑层以达到比每个管芯的第二表面上的至少一个电触点的高度更高的高度。
在一些示例中，每个管芯包括光检测设备。
在一些示例中，形成模塑层还包括固化模具以获得机械稳定性。
在一些示例中，固化在约一百摄氏度至约一百八十摄氏度的温度下进行。
在一些示例中，固化持续约三十分钟至约三百分钟。
在一些示例中，防电短路钝化层包含选自以下的材料：聚酰胺、环氧树脂和阻焊剂。
在一些示例中，一个或多个电触点包括一个或多个柱凸块。
可克服现有技术的缺点，并且可通过提供用于制造在传感器系统中使用的设备的方法来实现如本公开中稍后描述的益处。下文描述了该方法的各种示例，并且该方法(包括和排除下文列举的附加示例)以任何组合(前提条件是这些组合不是不一致的)克服了这些缺点。该方法包括：获得粘结到硅晶片的上表面的第一载体，其中一个或多个硅穿孔延伸穿过该硅晶片和钝化叠堆，其中该钝化叠堆设置在硅晶片的底表面下方，其中该一个或多个硅穿孔中的每个硅穿孔的一部分通过该钝化叠堆中的一个或多个开口的开口暴露；在所述钝化叠堆中的所述开口上制造一个或多个柱凸块；使所述第一载体从所述硅晶片的所述上表面脱粘；以及将硅晶片切割成包括管芯的子部分。
在一些示例中，管芯中的每个管芯包括硅晶片的上表面的一部分、一个或多个硅穿孔中的至少一个硅穿孔以及管芯的第二表面上的一个或多个柱凸块中的至少一个柱凸块，硅晶片的上表面的该部分包括有源表面，管芯的该第二表面平行于该有源表面。
在一些示例中，该方法还包括：将管芯的有源表面耦接到扇出载体，该耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间；形成模塑层，具体通过在所述管芯的所述第二表面上以及在每个第一空间和每个第二空间中沉积模具以在所述扇出载体上方形成所述模塑层；以及抛光模塑层的顶表面，使得每个管芯的第二表面上的一个或多个柱凸块中的至少一个柱凸块与模塑层的抛光顶表面形成邻接表面。
在一些示例中，该方法还包括：通过将金属以一图案涂覆在邻接表面上来形成金属化层；在所述金属化层上沉积防电短路钝化层；在一个或多个位置处打开所述防电短路钝化层以形成到所述金属化层的电连接焊盘；剥离所述扇出载体以暴露有源器件表面，所述有源器件表面包括所述管芯的所述有源表面以及与所述有源表面邻接的所述第一空间和所述第二空间的表面；以及制备有源器件表面以充当传感器。
在一些示例中，该方法还包括：将一个或多个封盖附接到模具的一部分以在该有源器件表面和该一个或多个封盖之间形成流体流动通道的空间；以及将所得结构切割成子结构，其中每个子结构包括至少一个管芯和至少一个封盖，并且其中每个子结构包括传感器系统。
在一些示例中，基于在与每个管芯的第二表面上的一个或多个柱凸块中的至少一个柱凸块的位置不同的位置处分布附加柱凸块的图案，金属化层包括扇出重新分布层。
在一些示例中，基于在每个管芯的第二表面上的一个或多个柱凸块中的至少一个柱凸块的位置处分布附加柱凸块的图案，金属化层包括凸块下层。
在一些示例中，剥离扇出载体包括：用粘合剂材料将第二载体附接到防电短路钝化层；以及利用选自以下的技术使扇出载体从管芯的有源表面脱离：施加机械压力、加热扇出载体以及施加溶剂。
在一些示例中，制备有源器件表面以充当传感器包括：洗涤有源器件表面；以及利用选自以下的技术处理有源器件表面：用化学溶液旋涂该有源器件表面，通过溶胶-凝胶施加化学溶液，用化学溶液喷涂该有源器件表面，机械抛光该有源器件表面，以及烘烤该有源器件表面。
在一些示例中，该方法还包括：从防电短路钝化层移除第二载体。
可克服现有技术的缺点，并且可通过提供用于制造在传感器系统中使用的设备的方法来实现如本公开中稍后描述的益处。下文描述了该方法的各种示例，并且该方法(包括和排除下文列举的附加示例)以任何组合(前提条件是这些组合不是不一致的)克服了这些缺点。该方法包括：获得粘结到硅晶片的上表面的第一载体，其中一个或多个硅穿孔延伸穿过该硅晶片和钝化叠堆，其中该钝化叠堆设置在硅晶片的底表面下方，其中该一个或多个硅穿孔中的每个硅穿孔的一部分通过该钝化叠堆中的一个或多个开口的开口暴露，其中一个或多个电触点设置在该钝化叠堆中的该一个或多个开口上；使所述第一载体从所述硅晶片的所述上表面脱粘；以及将硅晶片切割成包括管芯的子部分。
在一些示例中，每个管芯包括硅晶片的上表面的一部分、一个或多个硅穿孔中的至少一个硅穿孔以及管芯的第二表面上的一个或多个电触点中的至少一个电触点，硅晶片的上表面的该部分包括有源表面，管芯的该第二表面平行于该有源表面。
在一些示例中，该方法还包括：在一个或多个开口上制造电触点，其中该电触点包括柱凸块。
在一些示例中，该方法还包括：将管芯的有源表面耦接到扇出载体，该耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间；形成模塑层，具体通过在所述管芯的所述第二表面上以及在每个第一空间和每个第二空间中沉积模具以在所述扇出载体上方形成所述模塑层；抛光所述模塑层的顶表面，使得每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点与所述模塑层的所述抛光顶表面形成邻接表面；在所述邻接表面上形成新的钝化层以平坦化所述邻接表面；在所述新的钝化层中形成开口，以暴露每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点；通过将金属以一图案涂覆在所述新的钝化层上来形成金属化层；在所述金属化层上沉积防电短路钝化层；在一个或多个位置处打开所述防电短路钝化层以形成到所述金属化层的电连接焊盘；剥离所述扇出载体以暴露有源器件表面，所述有源器件表面包括所述管芯的所述有源表面以及与所述有源表面邻接的所述第一空间和所述第二空间的表面；制备所述有源器件表面以充当传感器；将一个或多个封盖附接到所述模具的一部分以在所述有源器件表面和所述一个或多个封盖之间形成流体流动通道的空间；以及将所得结构切割成子结构，其中每个子结构包括至少一个管芯和至少一个封盖，并且其中每个子结构包括传感器系统。
在一些示例中，基于在与每个管芯的第二表面上的一个或多个电触点中的至少一个电触点的位置不同的位置处分布附加电触点的图案，金属化层包括扇出重新分布层。
在一些示例中，基于在每个管芯的第二表面上的一个或多个电触点中的至少一个电触点的位置处分布附加电触点的图案，金属化层包括凸块下层。
在一些示例中，剥离扇出载体包括：用粘合剂材料将第二载体附接到防电短路钝化层；以及利用选自以下的技术使扇出载体从管芯的有源表面脱离：施加机械压力、加热扇出载体以及施加溶剂。
在一些示例中，制备有源器件表面以充当传感器包括：洗涤有源器件表面；以及利用选自以下的技术处理有源器件表面：用化学溶液旋涂该有源器件表面，通过溶胶-凝胶施加化学溶液，用化学溶液喷涂该有源器件表面，机械抛光该有源器件表面，以及烘烤该有源器件表面。
在一些示例中，该方法还包括：从防电短路钝化层移除第二载体。
在一些示例中，一个或多个附加电触点包括一个或多个柱凸块。
通过本文所述的技术实现附加特征。本文详细描述了其他示例和方面，并且这些示例和方面被视为受权利要求书保护的方面的一部分。通过结合附图对本公开的各个方面进行以下详细描述，本公开的这些和其他目的、特征和优点将变得显而易见。
应当理解，前述方面和下文更详细讨论的附加概念(假设此类概念不相互矛盾)的所有组合都被设想为是本发明主题的一部分并实现本文所公开的优点。
附图说明
一个或多个方面被特别指出并且作为示例在本说明书结尾的权利要求中清楚地要求保护。根据以下结合附图的详细描述，一个或多个方面的前述内容和目标、特征和优点将显而易见，其中：
图1描绘了包括硅晶片的有源(光敏)表面的流通池的示例；
图2描绘了工作流程，该工作流程说明了制造用于传感器系统的设备诸如图1的流通池的过程；
图3描绘了通过例如图2的工作流程集成到流通池中的晶片结构的示例；
图4描绘了具有柱凸块的图3的初始结构的示例；
图5A至图5B示出了在第一载体脱粘之后图4的结构的不同示例；
图6是图5A至图5B所示的管芯在其有源表面处物理耦接到扇出载体的示例；
图7描绘了工作流程，该工作流程精确说明了图2的工作流程的某些方面的示例，包括形成扇出区域；
图8示出了在具有柱凸块的管芯的表面上形成有管芯上方的模塑层的结构；
图9A至图9B示出了在模塑层被抛光之后产生具有两种不同高度的模塑层的图8的结构的示例；
图10示出了通过包括图2所述方法的方法形成的结构的示例，当与图9的结构相比时，该结构包括金属化层、扇出重新分布层和附加钝化层；
图11描绘了添加有防电短路钝化层的图10的结构的示例；
图12A至图12C示出了本文所讨论的在从结构移除扇出载体的过程中的不同点处的结构，该过程包括利用结构背侧处的载体以及向结构的有源表面添加涂层；
图13描绘了工作流程，该工作流程说明了将本文所述的结构作为传感器或检测器制备和实施到流通池100中的过程的示例；
图14A至图14B示出了将封盖附接到模具以在有源表面和利用本文所公开的方法形成的流通池的封盖之间形成流体流动通道的不同示例；
图15A至图15B是描绘了用于制造传感器系统的方法的各个方面的工作流程；并且
图16A至图16B是示出了用于制造传感器系统的方法的各个方面的工作流程。
具体实施方式
附图进一步示出了本发明的具体实施，并且与具体实施的详细描述一起用于解释本发明的具体实施的原理，附图中类似的附图标号在整个单独的视图中指代相同或功能上类似的元件，并且附图结合在本说明书中并形成本说明书的一部分。如本领域的技术人员所理解的，提供附图是为了便于理解并示出本发明具体实施的某些示例的各方面。具体实施不限于附图中所描绘的示例。
术语“连接”、“连接的”、“接触”、“耦接”等在本文中被广义地定义为涵盖多种分散布置和组装技术。这些布置和技术包括但不限于：(1)一个部件和另一个部件的直接接合，其间没有居间部件(即，部件直接物理接触)；以及(2)一个部件和另一个部件的接合，其间具有一个或多个部件，前提条件是该一个部件“连接到”或“接触”或“耦接到”该另一个部件在某种程度上是与该另一个部件是操作性连通(例如，电气、流体、物理、光学连通等)(尽管期间存在一个或多个附加部件)。应当理解，彼此直接物理接触的一些部件可彼此电接触和/或流体接触或可不彼此电接触和/或流体接触。此外，电连接、电耦接、光学连接、光学耦接、流体连接或流体耦接的两个部件可直接物理接触或可不直接物理接触，并且一个或多个其他部件可设置在这两个部件之间。
如本文所用，术语“包括”和“包含”是相同的意思。
术语“基本上”、“大约”、“约”、“相对”或可在整个本公开(包括权利要求书)中使用的其他此类类似术语用于描述和说明例如由于处理中的变化而来自参考或参数的小波动。此类小波动也包括来自参考或参数的零波动。例如，它们可以指小于或等于±10％，诸如小于或等于±5％，诸如小于或等于±2％，诸如小于或等于±1％，诸如小于或等于±0.5％，诸如小于或等于±0.2％，诸如小于或等于±0.1％，诸如小于或等于±0.05％。如果在本文中使用，术语“基本上”、“大约”、“约”、“相对”或其他此类类似术语也可指无波动。
如本文所用，“流通池”可包括具有封盖的设备，该封盖在反应结构上方延伸以在其间形成与反应结构的多个反应位点连通的流动通道，并且可包括检测在反应位点处或附近发生的指定反应的检测设备。流通池可包括固态光检测或“成像”设备，诸如电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)(光)检测设备。作为一个具体示例，流通池可流体耦接和电耦接到盒(具有集成泵)，该盒可流体耦接和/或电耦接到生物测定系统。盒和/或生物测定系统可根据预定方案(例如，边合成边测序)将反应溶液递送到流通池的反应位点，并且执行多个成像事件。例如，盒和/或生物测定系统可引导一种或多种反应溶液通过流通池的流动通道，从而沿着反应位点流动。反应溶液中的至少一种可包含四种类型的具有相同或不同荧光标记的核苷酸。在一些示例中，核苷酸结合至流通池的反应位点，诸如结合至反应位点处的对应寡核苷酸。然后，这些示例中的盒和/或生物测定系统使用激发光源(例如固态光源，诸如发光二极管(LED))照亮反应位点。在一些示例中，激发光具有一个或多个预定波长，包括波长范围。由入射激发光激发的荧光标记可提供可由流通池的光传感器检测的发射信号(例如，与激发光不同并且可能彼此不同的一个或多个波长的光)。
本文所述的流通池执行各种生物或化学过程。更具体地，本文所述的流通池可用于期望检测指示指定反应的事件、属性、质量或特征的各种过程和系统中。例如，本文所述的流通池可包括光检测设备、传感器(包括但不限于生物传感器及其部件)，以及与传感器(包括生物传感器)一起操作的生物测定系统，或者与前述设备集成。
该流通池促进可单独或共同检测的多个指定反应。该流通池执行多个循环，其中该多个指定反应并行发生。例如，该流通池可用于通过酶操纵和光或图像检测/采集的迭代循环对DNA特征的密集阵列进行测序。因此，流通池可与一个或多个微流体通道流体连通，微流体通道将反应溶液中的试剂或其他反应组分递送到流通池的反应位点。反应位点可以预定方式提供或间隔开，诸如以均匀或重复的模式提供或间隔开。另选地，反应位点可以是随机分布的。每个反应位点可与一个或多个光导以及检测来自相关联反应位点的光的一个或多个光传感器相关联。在一个示例中，光导包括用于过滤某些波长的光的一个或多个滤光器。光导可以是例如吸收滤光器(例如，有机吸收滤光器)，使得滤光材料吸收特定波长(或波长范围)并且允许至少一个预定的波长(或波长范围)从中通过。在一些流通池中，反应位点可位于反应凹槽或反应室中，这可至少部分地分隔其中的指定反应。
如本文所用，“指定反应”包括感兴趣的化学或生物物质(例如，感兴趣的分析物)的化学、电、物理或光学性质(或质量)中的至少一者的变化。在特定流通池中，指定反应为阳性结合事件，例如，将荧光标记的生物分子与感兴趣的分析物结合。更一般地，指定反应可以是化学转化、化学变化或化学相互作用。指定反应也可为电属性的变化。在特定流通池中，指定反应包括将荧光标记的分子与分析物结合。分析物可为寡核苷酸，并且荧光标记的分子可为核苷酸。当激发光被导向具有标记核苷酸的寡核苷酸，并且荧光团发出可检测的荧光信号时，可检测到指定反应。在流通池的另一个示例中，检测到的荧光是化学发光或生物发光的结果。指定反应还可例如通过使供体荧光团接近受体荧光团来增加荧光(或
Figure BDA0003139642040000121
)共振能量转移(FRET)，通过分离供体荧光团和受体荧光团来降低FRET，通过分离淬灭基团与荧光团来增加荧光，或通过共定位淬灭基团和荧光团来减少荧光。
如本文所用，“电耦接”和“光学地耦接”是指在电源、电极、基板的导电部分、液滴、导电迹线、导线、波导、纳米结构、其他电路片段等的任何组合之间分别传递电能和光波。术语“电耦接”和“光学地耦接”可与直接或间接连接结合使用，并且可经过各种中间物，诸如流体中间物、气隙等。
如本文所用，“反应溶液”、“反应组分”或“反应物”包括可用于获得至少一种指定反应的任何物质。例如，可能的反应组分包括例如试剂、酶、样品、其他生物分子和缓冲液。可将反应组分递送至本文所公开的流通池中的反应位点和/或固定在反应位点处。反应组分可直接或间接地与另一种物质相互作用，诸如固定在流通池的反应位点处的感兴趣的分析物。
如本文所用，术语“反应位点”是可发生至少一个指定反应的局部区域。反应位点可包括其上可固定物质的反应结构或基板的支撑表面。例如，反应位点可包括其上具有反应组分(诸如其上的核酸群体)的反应结构的表面(可位于流通池的通道中)。在一些流通池中，群体中的核酸具有相同的序列，例如为单链或双链模板的克隆拷贝。然而，在一些流通池中，反应位点可仅包含单个核酸分子，例如单链或双链形式。
术语“扇出”在本文中用来表征与检测器封装在一起的延伸超过检测器水平距离的区域。例如，在CMOS传感器用作流通池中的检测器的示例中，扇出是指CMOS传感器的水平边界的每一侧上的额外水平距离。
如本文所用，术语“柱凸块”用于描述本文所示和所述示例中的电触点。在本发明的各种实施方案中，在使用术语“柱凸块”的任何地方，也可使用电触点的各种示例。可为柱凸块的电触点可包括导电材料，诸如金属材料(例如，Cu(铜)、Au(金)、W(钨)、Al(铝)或它们的组合)，但应当理解，可利用其他导电材料。
下面参考附图，为了便于理解，附图未按比例绘制，其中在所有不同的附图中使用相同的参考标号来表示相同或类似的部件。
可在流通池中用作传感器(诸如生物传感器)的检测设备和图像传感器包括含有CMOS和扇出区域的图像传感器或检测器。CMOS的表面和扇出区域(在任一侧上)形成有源表面。一般来讲，为了在CMOS检测器中实现电连接，在CMOS的正面(有源表面)上形成凸块。但是当利用CMOS作为图像传感器时，如在本文所讨论的示例中，该表面(包括延伸该表面的扇出区域)是有源表面，并且其透明度影响其效用。因此，在该表面上形成凸块对该功能产生不利影响。相反，本公开的示例描述了一种工艺，其中将凸块添加到CMOS图像传感器的背侧的接合(TSV)焊盘上，但是保持与CMOS的电连接性，因为一个或多个TSV通过延伸穿过底部基板例如到重新分布层(RDL)，提供从CMOS的有源(即，光敏)表面到TSV焊盘(即，CMOS图像传感器的背面)的电连接。
本公开描述了能够形成包括CMOS(用作图像传感器或检测器)的设备(其可用作传感器，诸如生物传感器)的工艺的示例，其中一个或多个TSV提供从CMOS通过基板到具有凸块的层的电连接。该晶片用于能够实现流体扇出和电扇出的晶片级扇出工艺。
由于利用所得设备的活动包括在模具和CMOS的表面之间的平坦表面以容纳扇出晶片，并且结合至少一个TSV来制造TSV，具体地，在制造该结构的过程中引入了某些挑战。例如，硅晶片通过从背侧抛光到期望范围(例如，70-140μm)的厚度而减薄，这使得基于该厚度处理晶片具有挑战性。形成该结构提出了由本文所述工艺的各方面处理的挑战，包括但不限于，在形成凸块的同时剥离保持TSV的载体玻璃，以及将晶片减薄到上述期望范围内的厚度。
图1提供了利用本文所述的方法形成的流通池100的示例。如图1的示例所示，流通池包括硅晶片130(例如，CMOS)的有源(光敏)表面110，用于感光活动(例如，DNA测序)。化学涂层108已被施加到该有源表面110。在包括化学涂层108的硅晶片130的有源表面110上方是(微)流体流动通道192，该流动通道由一侧上的流通池100的封盖190，以及包括硅晶片130的有源表面110和在硅晶片130的该表面的任一侧上的模制扇出区域180的部分的邻接表面界定。(微)流体流动通道192还由在每一侧上的阻挡部147(也称为插入件)限定。当硅晶片130用作数字图像传感器时，数字图像传感器的有源表面110包括用于感测光的感光点或像素。在这些示例中，传感器功能的非限制性示例包括，例如，光感测(例如，具有感测到的预定波长范围)、检测一种或多种物质(例如，生物或化学物质)的存在以及检测某物的浓度(例如，离子浓度)的变化。
在图1中，流通池100还包括穿过硅晶片130到达一个或多个背侧金属化层上的至少钝化层140的一个或多个TSV 120，在一些示例中，该一个或多个背侧金属化层是为RDL的金属化层。在一些示例中，钝化层140是在较高温度(例如，约100℃-180℃)下沉积并固化的聚酰胺层。通过打开钝化层140中的区域150来促进与TSV 120以及因此与硅晶片130的连接。这些开口区域用于与钝化层140形成电连接，以形成焊盘160。通常被称为柱凸块170或柱凸块的电触点在焊盘160上形成。柱凸块170可包括任何合适的材料，包括导电材料。例如，柱凸块170可包括导电材料，诸如金属材料(例如，Cu(铜)、Au(金)、W(钨)、Al(铝)或它们的组合)，但应当理解，可利用其他导电材料。在一个具体实施中，金属(例如，Cu(铜)、Au(金)、W(钨)、Al(铝)或它们的组合)可以是元素、合金或含金属的复合材料。需注意，虽然使用术语“铜柱凸块”，但铜仅用作柱凸块的展示材料，并且柱凸块不需要由铜组成或包含铜。
返回图1，柱凸块170在焊盘160上形成。这些柱凸块170延伸穿过模制扇出区域180。在扇出区域180的模具上形成至少一个RDL或其他钝化层182(例如，聚酰胺)。在RDL或其他钝化层182中形成开口，以提供通向柱凸块170的通路(用于电连接)。沉积在RDL或其他钝化层182上的另一个钝化层184(例如，聚酰胺、环氧树脂、阻焊剂等)保护RDL或其他钝化层182、增加可靠性并防止电短路。其他钝化层184中的开口186使得能够将焊盘电连接到RDL或其他钝化层182。
如上所述，形成流通池(诸如图1中的流通池)包括与包含TSV和在硅晶片的背侧上形成柱凸块相关的各种制造挑战。如本文所示，某些处理活动可缓解这些挑战，包括但不限于：1)使用电镀技术和溅射技术在RDL中的开口上制造/沉积柱凸块；2)将TSV玻璃载体从CMOS的表面脱粘以清洁CMOS的(现在暴露的)表面；3)将所得的(脱粘之后的)薄晶片放置在易于剥离的载体或胶带和框架上；4)通过将TSV RDL焊盘上具有柱凸块的CMOS管芯放置在扇出载体上，切割晶片并开始扇出工艺(用牺牲/临时粘合层保护有源表面)；5)将模具沉积在扇出晶片和载体上；6)固化该模具；7)抛光模具侧上的晶片，露出凸块；8)根据Cu凸块位置对形成金属化层(例如，第二RDL(或扇出RDL)或凸块下金属(UBM)层)的晶片进行金属化(例如，以将凸块位置重新分布到外部焊盘)；8)剥离在电镀期间沉积的光致抗蚀剂，从而保留RDL和/或UBM层；9)在RDL和/或UBM层上沉积钝化层以保护该层，增加可靠性并防止电短路，以及使用光刻技术；10)将传感器(例如，生物传感器)施加到CMOS扇出晶片的有源表面(例如，通过旋涂、通过溶胶-凝胶施加和/或喷涂在晶片上)；11)在CMOS上形成(微)流体流动通道；12)使用激光技术或机械地移除临时载体(使封盖(晶片级或单个)留在模制CMOS上)；以及13)通过机械方式(例如，锯切(切割))进行分割。
图2为工作流程200，该工作流程说明了制造用于传感器系统的设备诸如图1的流通池100的过程；在该例示性示例中，该方法包括获得(例如，经由环氧树脂、树脂和/或粘合剂)粘结到硅晶片的上表面的第一载体(205)。图3为该获得的结构300的例示性示例，该结构包括粘结到硅晶片330的上表面310的第一载体312(例如，TSV玻璃载体)。如图3所示，(一个或多个)TSV 320延伸穿过硅晶片330和钝化层340。钝化层340可包括一个或多个层并且在一些示例中也可被理解为钝化叠堆，该钝化叠堆可包括金属化层，该金属化层可为重新分布层(RDL)。该钝化层340设置在硅晶片330的底表面342下方。TSV中的每个TSV的一部分通过钝化层340中的每个开口350暴露。
返回图2，该方法还包括在钝化叠堆中的开口上制造一个或多个柱凸块(215)。在一些示例中，所获得的结构包括柱凸块(或其他电触点)，并且该方法不包括制造触点。图4是包括图3的初始结构的增强结构400的图示，该增强结构具有柱凸块470，其添加在图2中注明。实现该制造的各种方式包括但不限于：电镀技术和溅射技术。参见图4，在一些示例中，通过使用电镀技术和/或溅射技术中的一种或多种技术将柱凸块470制造和/或沉积在开口450上。该钝化层440可以是RDL。在一些示例中为RDL的钝化层440中的上述开口450使用电镀技术和溅射技术中的一种或多种技术形成。从物流角度来看，柱凸块470的制造有时在制造TSV的同一设施中和/或在执行扇出工艺的设施中完成，这将在本公开中稍后讨论。可执行某些工艺的情况的灵活性至少部分地基于当晶片330、430与第一载体312、412保持粘结时，该晶片在该制造期间可被运输的容易程度，在一些示例中，该第一载体为玻璃载体。当晶片330、430与第一载体312、412保持粘结时，结构300、400比没有载体312、412时更稳固，因此可从一个位置运输到另一个位置以执行图2所示方法的不同部分。
再次参见图2，所示的方法还包括将第一载体从硅晶片的上表面脱粘(225)。例如，可通过向硅晶片的第一载体和上表面施加溶剂以将第一载体与硅晶片的上表面脱粘并清洁硅晶片的上表面来促进这种脱粘。在其他示例中，通过利用机械力、紫外波、热等来促进脱粘。可将所得结构放置在第二载体(诸如胶带框架)上，该第二载体被选择为易于剥离。该第二载体可为胶带，并且在一些示例中，通过施加热能和/或紫外线(UV)辐射中的一者或多者来实现胶带的剥离。与现在脱粘的第一载体的情况一样，如有必要，该第二载体在结构上稳定用于运输的结构。在一些示例中，该方法包括将硅晶片切割成包括管芯的子部分(235)。在该方法完成时，每个管芯可被用作光检测设备。在利用该第二载体的示例中，该第二载体从结构剥离，然后形成扇出区域(245)，这是下文更详细地描述的过程。
图5A描绘了在所述方法中在第一载体被脱粘、第二载体572被附接并且晶片被切割之后的某个时刻处管芯573a-573c的示例(选择该特定数量仅用于示意性目的)。如图5A所示，每个管芯573a-573c包括硅晶片530的上(有源)表面510的一部分，硅晶片的上表面的该部分包括有源表面。在该例示性示例中，每个管芯573a-573c还包括在管芯573a-573c的最终底表面540上的至少两个TSV 520和至少两个柱凸块570(管芯的该表面平行于有源表面)。
图5B还描绘了在所述方法中在第一载体被脱粘、第二载体572被附接并且晶片被切割之后的某个时刻处的管芯573a-573c的示例，但是代替将第二载体572附接到变成管芯573a-573c的底表面540的部分，将(易于剥离的)第二载体572(例如，用热能和/或UV辐射剥离的胶带)附接到晶片530的有源表面510。
在该方法的一些示例中，在将硅晶片切割成子部分(235)之前，将硅晶片放置在另一个载体上(该另一个载体耦接到钝化叠堆)。在形成上述扇出区域(245)之前，从硅晶片剥离另一个载体。
返回图2，如上所述，所示方法还包括形成扇出区域(245)。在采用易于剥离的载体(例如，胶带)的示例中，在晶片的任何表面上(如图5A至图5B所示的两种不同配置)，这些扇出区域在从载体剥离管芯之后形成。在一些情况下，拾取和放置工具可用于从第二载体572剥离管芯573a-573c。例如，拾取和放置工具可用于从第二载体572(例如，胶带)的底部拾取管芯573a-573c并通过将真空探针定位在管芯573a-573c的顶部而从第二载体572剥离管芯。在一些示例中，利用较软材料(诸如塑料而不是金属)的真空探针可降低并且在一些情况下甚至最小化晶片530的硅刮擦和/或碎裂的任何风险。在诸如图5A所示的示例中，其中柱凸块570与胶带上的第二载体572(例如，胶带)接触，翻转操作可与拾取和放置工具一起使用以将管芯的有源表面510放置在另一个载体上(参见，例如图6，688)。将拾取和放置过程期间施加的任何力分配到更大表面积上可减轻对硅晶片530的敏感区域(包括管芯573a-573c的有源表面510)的可能损坏风险。
图7更详细地示出了用于形成扇出区域(例如，图2，245)的示例性工作流程700。参见图7，为了形成扇出区域，管芯的有源表面物理耦接到扇出载体(705)。如上所述，图6示出了这种耦接，因为每个管芯673a-673c在其有源表面610处物理耦接到扇出载体688。将TSVRDL焊盘660上的每个管芯673a-673c(包括柱凸块670，每个柱凸块连接到TSV 620)放置在扇出载体688上。在图6所示的示例中，牺牲或临时粘合层684位于扇出载体的顶部上，并且与管芯673a-673c的有源表面610直接接触，从而在扇出载体688与673a-673c之间形成粘结。牺牲或临时粘合层684保护管芯673a-673c的有源表面610免受机械和化学处理步骤以及碎屑的影响。该放置留下管芯673a-673c之间的空间691，使得存在与每个管芯673a-673c的每个有源表面610的第一边缘相邻的第一空间以及与每个管芯673a-673c的每个有源表面610的第二边缘相邻的第二空间。
返回图7，形成扇出区域包括形成模塑层，具体通过在该管芯的第二表面(具有柱凸块的表面)上以及在每个第一空间和每个第二空间中沉积模具以在该扇出载体上方形成该模塑层(715)。图8示出了在具有柱凸块870的管芯的表面上形成有管芯873a-873c上方的模塑层853的结构。如图8所示，模具的高度和/或厚度可高于柱凸块870。在采用该高度的示例中，此时在柱凸块870上方的模塑层853的增加高度可补偿柱凸块870的制造中的公差。可将模具在约100℃-180℃的温度下固化约0.5-5小时的时间，以固化模具，直到模具达到机械稳定的程度。参见图9A以及图7，管芯973a-973c上方的模塑层953被抛光，直到每个管芯973a-973c的第二表面上的柱凸块970以及模塑层953的抛光顶表面形成邻接表面(725)。在一些示例中，邻接表面包括相等高度和厚度的平坦柱凸块。
返回图2，所描绘的方法包括通过将金属以一图案涂覆在邻接表面上来形成金属化层。在一些示例中，金属化层1013(如图10所示)是金属组合的可丝焊金属叠堆，该金属包括但不限于钛、镍(Ni)、钨-钛(TiW)和/或金(Au)(例如，Ti/Au、Ti/Ni/Au、Ni/Au、Ni/TiW/Au、Ti/Ni/TiW/Au等)。金属化层的厚度为例如约0.2μm至约5μm。在邻接表面上涂覆金属所涉及的工艺可包括：利用光刻技术来形成图案；电镀该图案；以及剥离该光致抗蚀剂以露出金属化层。该电镀包括，例如，将金属(在电镀期间)沉积在开口区域中暴露的光致抗蚀剂上。在一些示例中，当光致抗蚀剂被剥离时，如下所述，凸块下层(UBM)或RDL保留在晶片上。形成金属化层的工艺可包括以下各项的组合：1)金属溅射(在不有意图案化晶片上的金属的情况下覆盖现有结构，与在特定位置处以一图案重新分布柱凸块形成对比)，例如，使用钛(Ti)作为种晶层；2)光刻技术，该光刻技术用于形成该金属化层的图案；以及3)电镀。在该电镀期间，金属沉积在光致抗蚀剂开口区域上，因此当该光致抗蚀剂被剥离时，RDL或UBM层保留在晶片上。
经由该金属化分布附加柱凸块确定下一层是凸块下层(UBM)还是RDL。在该方法的不同示例中，形成图案包括在以下各种类型的位置处将附加的柱凸块分布在结构(例如，图9A，900)上：在与现有柱凸块的位置不同的位置处和/或在现有柱凸块(例如，图9A，970)的位置处。基于在每个管芯上的柱凸块的现有位置处分布附加柱凸块的图案，金属化层是凸块下层(UBM)。基于在不同位置处分布附加柱凸块的图案，金属化层是RDL，该RDL可被理解为扇出RDL。
图9B是图9A中的结构900的示例，但具有模塑层953的较厚层。在需要该较厚层的情况下可利用该示例，并且基于可用的制造工艺，柱凸块970不被制造为与模塑层953一样高。例如，切割胶带(在切割期间晶片位于其上的胶带)可能无法在市场上购得，或者对于高于一定高度(例如，约100μm)的柱凸块可能不是高性价比的。在该示例中，如图9B所示，模塑层953可被抛光和/或抛光到一定高度以获得结构900的机械稳定性。由于模塑层953和柱凸块970之间的高度差异，在模塑层953中形成孔968以打开通向柱凸块970的路径，例如，用于电接触。可利用各种技术来形成孔，包括但不限于光刻和蚀刻，和/或利用根据图案的激光钻孔工艺。当添加金属化层1013(例如，图10)时，如下所述，添加金属化层1013用包括金属化层1013的导电材料(例如，Cu、Ti、W、Al)填充孔968。在该示例中，金属化既填充孔968以产生电连接，也形成(例如，图案化的)扇出分布层。
图10描绘了结构1000，该结构包括：1)图9A中的各方面；2)上述金属化层1013；以及3)附加钝化层1077。在图10所示的示例中，金属化层1013是扇出RDL。除了添加该金属化层1013之外，该方法还可包括形成上述附加钝化层1077(例如，聚酰胺)，以在被抛光后可能是粗糙的模制区域1053的表面上产生附加的平滑度和平面化。如果将该附加钝化层1077作为制造方法的一部分添加，则添加该附加钝化层，然后在形成金属化层1013之前向柱凸块1070形成开口1061。这些开口1061可用于暴露原始硅晶片的每个管芯1073a-1073c的底表面1042上的柱凸块1070。
返回图2，在该示例中，该方法包括在金属化层上沉积防电短路钝化层(255)。该方面可称为金属化分布。因此，在某些情况下，钝化层被称为防电短路层，因为其沉积在RDL层(和/或UMP层)上以增加可靠性并防止电短路。使用不同的材料来形成该层，包括但不限于聚酰胺、环氧树脂和/或阻焊剂。可利用光刻在一个或多个位置处打开该层以形成到金属化层的电连接焊盘。图11描绘了添加了防电短路钝化层1118(例如，聚酰胺、环氧树脂和/或阻焊剂)的图10的结构。开口1179也形成于该层中，以便暴露原始硅晶片的每个管芯1173a-1173c的底表面1142上的柱凸块1170。
返回图2和图7，当形成扇出区域(245)时，管芯的有源表面物理耦接到扇出载体(705)，并且在图2所示的示例中，该扇出载体被剥离。因此，该方法包括剥离扇出载体(265)。剥离该载体暴露出有源器件表面(即，管芯的有源表面以及与该有源表面邻接的第一空间和第二空间的表面)。图12A至图12B示出了本文所讨论的在扇出载体移除过程中的不同时刻处的结构。如图12A所示，剥离载体1288可包括用粘合剂材料将第二载体1204(例如，玻璃、硅、金属、聚对苯二甲酸乙二醇酯和/或胶带)附接到防电短路钝化层1218。例如，该第二载体1204的高度可为约0.25mm至约1mm。如果胶带用作第二载体1204，则其高度可为约0.1mm至约0.3mm。施加第二载体1204的可能原因是在移除扇出载体1288期间实现机械稳定性。
在一些示例中，将该第二载体1204保持到防电短路钝化层1218，例如是临时粘合层1206，诸如胶带(例如，双面)或粘合剂材料(例如，粘合剂环氧树脂)。为了使扇出载体从管芯的有源表面脱离，可采用各种(层剥离)技术，包括但不限于施加机械压力、加热扇出载体和/或施加溶剂。一旦载体1288已被剥离，如图12B所示，就按照图2制备有源表面1210，使得其可用作例如传感器(例如，生物传感器)(265)。制备传感器(265)可涉及洗涤有源表面1210以及处理有源表面1210。在该制备中可使用各种技术，包括但不限于：用化学溶液旋涂该有源器件表面，通过溶胶-凝胶施加化学溶液，用化学溶液喷涂该有源器件表面，机械抛光该有源器件表面，和/或烘烤有源表面1210。表面的制备产生化学涂层108(图1)。如上所述，第二载体1204可以是胶带，因此，在制备有源表面1210之前，该第二载体1204可用更刚性的载体物质(例如，玻璃、硅、聚对苯二甲酸乙二醇酯(PET)和/或金属)替换。图12C示出了在传感器已制备好之后的图12A至图12B的结构1200，因此在每个管芯1273a-1273c的有源表面1210的一部分上包括化学涂层1208。
返回图2，所描绘的方法包括利用所得结构作为流通池中的传感器(275)。图13为工作流程1300，该工作流程说明了将所得结构1200(例如，图12C)作为传感器或检测器制备和实施到流通池100(例如，图1)中的过程的公开示例的细节。参见图13，利用所得结构包括在有源表面上方形成流体流动通道(例如，图1，192)(1305)。形成该通道包括例如将封盖(例如，玻璃封盖)附接到模具(例如，图12C，1253)以在有源表面(例如，图12C，1210)和封盖之间形成流体流动通道(1315)。形成通道(例如，图1，192)还包括从防电短路钝化层(例如，图12C，1218)移除第二载体(例如，图12C，1204)(1325)以形成给定结构。形成通道(例如，图1，192)的工艺还包括将给定结构切割成子结构；每个子结构包括至少一个管芯和至少一个封盖(例如，图1，100)(1325)。子结构可用作流通池。
图14A至图14B示出了将封盖附接到模具(例如，图12C，1253)以在有源表面(例如，图12C，1210)和封盖(例如，图13，1315)之间形成流体流动通道的两个示例。在图14A中，封盖1490a-1490c通过在该示例中形成阻挡部1447a-1447b(例如，在环氧树脂或粘合剂中)(也称为插入件)以晶片级附接。(微)流体流动通道1492在1447a-1447b、封盖1490a-1490c和有效表面(例如，图12C，1210)之间流动。在所描绘的示例中，阻挡部1447a-1447b是用于将封盖1490a-1490c粘结到结构1401(例如，晶片封装)，即流通池1400的底部上的粘合剂。在一些示例中，阻挡部1447a-1447b的厚度在约40μm-120μm的范围内。在图14B中，各个封盖1490a-1490c被拾取和放置以安装在结构1401上。在该示例中，将封盖附接到结构1401的模具区域1453。可用粘合剂或环氧树脂完成附接，随后进行温度固化。
参见图13，第二载体(例如，图14A至图14B，1404)从给定结构(例如，图14A至图14B，1400)移除(1335)。在该具体实施中，这种移除在结构(例如，晶片封装，模制CMOS)(例如，图14A至图14B，1401)上留下封盖(例如，图14A至图14B，1490a-1490c)。用于移除该载体的技术可包括但不限于激光技术、机械技术(例如，施加压力或剥离胶带或粘合剂)。如图13所示，(在移除第二载体之后)分割所得结构(1345)。分割可使用以下技术中的一种或多种技术来实现：切割所得结构或将结构置于切割胶带上，然后切割该结构。切割过程可包括划线和断裂、机械锯切和/或激光切割。切割过程可在竖直方向上进行。在分割期间，在一些情况下，将保护带施加到封盖以密封封盖并保护封盖，包括防止水从切割过程泄漏到流动通道中。
图15A至图15B是描绘用于制造传感器系统的方法的工作流程1500，该传感器系统包括但不限于生物传感器系统，诸如图1所示的传感器系统。该方法包括获得(例如，经由环氧树脂、树脂和/或粘合剂)粘结到硅晶片的上表面的第一载体(1505)。图3为该获得的结构300的例示性示例，该结构包括粘结到硅晶片330的上表面310的第一载体312(例如，TSV玻璃载体)。如图3所示，(一个或多个)TSV 320延伸穿过硅晶片330和钝化层340。钝化层340可包括一个或多个层并且在一些示例中也可被理解为钝化叠堆，该钝化叠堆可包括金属化层，该金属化层可为重新分布层(RDL)。该钝化层340设置在硅晶片330的底表面342下方。TSV中的每个TSV的一部分通过钝化层340中的每个开口350暴露。
返回图15A至图15B，该方法还包括在钝化叠堆中的开口上制造柱凸块(作为电触点的示例)(1515)。如上所述，图4是包括图3的初始结构的增强结构400的图示，该增强结构具有柱凸块470。参见图4，在一些示例中，通过使用电镀技术和/或溅射技术中的一种或多种技术将柱凸块470制造和/或沉积在开口450上。该钝化层440可以是RDL。在一些示例中为RDL的钝化层440中的上述开口450使用电镀技术和溅射技术中的一种或多种技术形成。该方法包括使第一载体从硅晶片的上表面脱粘(1525)。例如，可通过各种层剥离技术来促进这种脱粘，各种层剥离技术包括但不限于向硅晶片的第一载体和上表面施加溶剂以将第一载体与硅晶片的上表面脱粘并清洁硅晶片的上表面。在其他示例中，通过利用机械力、紫外波、热等来促进脱粘。
如图15A至图15B所示，本发明所公开的方法可包括将硅晶片切割(在例示的示例中，竖直切割)成包括管芯的子部分，使得每个管芯包括硅晶片的上表面的一部分、一个或多个TSV中的至少两个TSV以及管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块，硅晶片的上表面的该部分包括有源表面，管芯的该第二表面平行于该有源表面(1535)。该方法包括将管芯的有源表面耦接到扇出载体，该耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间(1545)。在另一方面，该方法包括形成模塑层，具体通过在管芯的第二表面上以及在每个第一空间和每个第二空间中沉积模具以在该扇出载体上方形成该模塑层(1555)。该示例的另一方面是抛光模塑层的顶表面，使得每个管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块与模塑层的抛光顶表面形成邻接表面(1565)。
在该示例中，存在通过将金属以一图案涂覆在邻接表面上来形成金属化层的方面(1575)。该方法继续在金属化层上沉积防电短路钝化层(1585)。基于在与每个管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块的位置不同的位置处分布附加柱凸块的图案，金属化层可包括例如扇出重新分布层。基于在每个管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块的位置处分布附加柱凸块的图案，金属化层可包括凸块下层。
返回图2，在该示例中，该方法包括在一个或多个位置处打开防电短路钝化层以形成到金属化层的电连接焊盘(1586)。该方法包括剥离扇出载体以暴露有源器件表面，该有源器件表面包括管芯的有源表面以及与该有源表面邻接的第一空间和第二空间的表面(1587)。为了剥离扇出载体，所利用的工艺的示例包括：1)利用粘合剂材料将第二载体附接到防电短路钝化层；以及2)使扇出载体从管芯的有源表面脱离采用各种层剥离技术，包括但不限于：施加机械压力、加热扇出载体和施加溶剂。
返回图15A至图15B，该方法包括制备有源器件表面以充当传感器(1588)。该制备可涉及：洗涤有源器件表面；以及利用选自以下的技术处理有源器件表面：用化学溶液旋涂该有源器件表面，通过溶胶-凝胶施加化学溶液，用化学溶液喷涂该有源器件表面，机械抛光该有源器件表面，以及烘烤该有源器件表面。
该方法还包括将一个或多个封盖附接到模具的一部分以在该有源器件表面和该一个或多个封盖之间形成流体流动通道的空间(1592)。为了形成传感器系统，该方法包括将所得结构切割成子结构，以及从防电短路钝化层移除第二载体(1595)。每个子结构包括至少一个模具和至少一个封盖；每个子结构包括传感器系统。
图16A至图16B也是描绘用于制造传感器系统的方法的工作流程1600，该传感器系统诸如图1所示的传感器系统。该方法包括获得(例如，经由环氧树脂、树脂和/或粘合剂)粘结到硅晶片的上表面的第一载体(1605)。图3为该获得的结构300的例示性示例，该结构包括粘结到硅晶片330的上表面310的第一载体312(例如，TSV玻璃载体)。如图3所示，(一个或多个)TSV 320延伸穿过硅晶片330和钝化层340。钝化层340可包括一个或多个层并且在一些示例中也可被理解为钝化叠堆，该钝化叠堆可包括金属化层，该金属化层可为重新分布层(RDL)。该钝化层340设置在硅晶片330的底表面342下方。TSV中的每个TSV的一部分通过钝化层340中的每个开口350暴露。
返回图16A至图16B，该方法还包括在钝化叠堆中的开口上制造柱凸块(1615)。如上所述，图4是包括图3的初始结构的增强结构400的图示，该增强结构具有柱凸块470。参见图4，在一些示例中，通过使用电镀技术和/或溅射技术中的一种或多种技术将柱凸块470制造和/或沉积在开口450上。该钝化层440可以是RDL。在一些示例中为RDL的钝化层440中的上述开口450使用电镀技术和溅射技术中的一种或多种技术形成。该方法包括使第一载体从硅晶片的上表面脱粘(1625)。例如，可通过向硅晶片的第一载体和上表面施加溶剂以将第一载体与硅晶片的上表面脱粘并清洁硅晶片的上表面来促进这种脱粘。在其他示例中，通过利用机械力、紫外波、热等来促进脱粘。
如图16A至图16B所示，本发明所公开的方法可包括将硅晶片切割成包括管芯的子部分，使得每个管芯包括硅晶片的上表面的一部分、一个或多个硅穿孔中的至少两个硅穿孔以及管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块，硅晶片的上表面的该部分包括有源表面，管芯的该第二表面平行于该有源表面(1635)。该方法包括将管芯的有源表面耦接到扇出载体，该耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间(1645)。在另一方面，该方法包括形成模塑层，具体通过在管芯的第二表面上以及在每个第一空间和每个第二空间中沉积模具以在该扇出载体上方形成该模塑层(1655)。另一方面是抛光模塑层的顶表面，使得每个管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块与模塑层的抛光顶表面形成邻接表面(1665)。
与图15A至图15B相比，该方法还包括在邻接表面上形成新钝化层以使邻接表面平面化(1666)。该方法包括在新的钝化层中形成开口，以暴露每个管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块(1667)。
在该示例中，存在通过将金属涂覆在新钝化层上来形成金属化层的方面(1675)。该方法继续在金属化层上沉积防电短路钝化层(1685)。基于在与每个管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块的位置不同的位置处分布附加柱凸块的图案，金属化层可包括例如扇出重新分布层。基于在每个管芯的第二表面上的一个或多个柱凸块中的至少两个柱凸块的位置处分布附加柱凸块的图案，金属化层可包括凸块下层。
返回图2，在该示例中，该方法包括在一个或多个位置处打开防电短路钝化层以形成到金属化层的电连接焊盘(1686)。该方法包括剥离扇出载体以暴露有源器件表面，该有源器件表面包括管芯的有源表面以及与该有源表面邻接的第一空间和第二空间的表面(1687)。为了剥离扇出载体，所利用的工艺的示例包括：1)利用粘合剂材料将第二载体附接到防电短路钝化层；以及2)利用选自以下的技术使扇出载体从管芯的有源表面脱离：施加机械压力、加热扇出载体以及施加溶剂。
返回图16A至图16B，该方法包括制备有源器件表面以充当传感器(1688)。该制备可涉及：洗涤有源器件表面；以及利用选自以下的技术处理有源器件表面：用化学溶液旋涂该有源器件表面，通过溶胶-凝胶施加化学溶液，用化学溶液喷涂该有源器件表面，机械抛光该有源器件表面，以及烘烤该有源器件表面。
该方法还包括将一个或多个封盖附接到模具的一部分以在该有源器件表面和该一个或多个封盖之间形成流体流动通道的空间(1692)。为了形成传感器系统，该方法包括将所得结构切割成子结构，以及从防电短路钝化层移除第二载体(1695)。每个子结构包括至少一个管芯和至少一个封盖，并且其中每个子结构包括传感器系统(1695)。
附图中的流程图和框图示出了根据本发明具体实施的各种示例的系统、方法和计算机程序产品的可能具体实施的架构、功能和操作。就这一点而言，流程图或框图中的每个框可表示指令的模块、片段或部分，包括用于实现指定逻辑功能的一个或多个可执行指令。在一些另选的具体实施中，框中注明的功能可以不按照图中注明的顺序发生。例如，连续示出的两个框实际上可基本上同时执行，或者这些框有时可以相反的顺序执行，具体取决于所涉及的功能。还应当注意，框图和/或流程图图示中的每个框以及框图和/或流程图图示中的框的组合可由执行指定功能或动作或执行专用硬件和计算机指令的组合的基于专用硬件的系统来实现。
本文所用的术语仅出于描述特定示例的目的，并非旨在进行限制。如本文所用，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用时，术语“包括”和/或“包含”指定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。
以下权利要求中的对应结构、材料、动作和所有装置或步骤加上功能元件的等同物(如果有的话)旨在包括用于执行与具体要求保护的其他要求保护的元件组合的功能的任何结构、材料或动作。已经出于例示和描述的目的呈现了对一个或多个示例的描述，但并非旨在穷举或限制为所公开的形式。许多修改形式和变型形式对于本领域的普通技术人员将是显而易见的。选择和描述示例是为了最好地解释各个方面和实际应用，并且使得本领域的其他普通技术人员能够理解具有适合于所设想的特定用途的各种修改形式的各种示例。
应当理解，前述概念和下文更详细讨论的附加概念(假设此类概念不相互矛盾)的所有组合都被设想为是本文所公开的主题的一部分以至少实现如本文所述的有益效果。具体地讲，出现在本公开末尾的要求保护的主题的所有组合都被设想为是本文所公开的主题的一部分。还应当理解，本文明确采用的也可出现在以引用方式并入的任何公开中的术语应被赋予与本文所公开的特定概念最一致的含义。
该书面描述使用示例来公开本主题，并且还使本领域的任何技术人员能够实践本主题，包括制造和使用任何设备或系统以及执行任何结合的方法。本主题的可取得专利的范围由权利要求限定，并且可包括本领域的技术人员想到的其他示例。如果此类其他示例具有与权利要求的字面语言无差异的结构元件，或者如果它们包括与权利要求的字面语言无实质差异的等同结构元件，则这些其他示例旨在落入权利要求的范围内。
应当理解，以上描述旨在为例示性的而非限制性的。例如，上述示例(和/或其各方面)可彼此结合使用。此外，在不脱离各种示例的范围的情况下，可以进行许多修改以使特定情况或材料适应各种示例的教导内容。虽然本文所述的材料的尺寸和类型旨在限定各种示例的参数，但它们决不是限制性的并且仅以举例的方式提供。在查看上述描述时，许多其他示例对于本领域的技术人员而言将是显而易见的。因此，各种示例的范围应参考所附权利要求以及这些权利要求赋予的等同物的全部范围来确定。在所附权利要求中，术语“包括”和“在其中”用作相应术语“包含”和“其中”的通俗英语等同物。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并非旨在对其对象施加数字要求。本文中术语“基于”的形式涵盖其中元件部分地基于的关系以及其中元件完全地基于的关系。术语“定义”的形式涵盖元件被部分定义的关系以及元件被完全定义的关系。此外，以下权利要求的限制不是以手段加功能的格式书写的，并且不旨在基于35U.S.C.§112第六段来解释，除非并且直到这些权利要求限制明确地使用短语“用于......的装置”后面接没有其他结构的功能陈述。应当理解，不一定可根据任何特定示例来实现上述所有此类目的或优点。因此，例如，本领域的技术人员将认识到，本文所述的系统和技术可以实现或优化本文所教导的一个优点或一组优点而不一定实现本文可教导或建议的其他目的或优点的方式来实施或执行。
虽然仅结合有限数量的示例详细描述了本主题，但应当容易理解，本主题不限于此类所公开的示例。相反，可修改本主题以结合此前未描述但与本主题的实质和范围相当的任何数量的变型、更改、替换或等同布置。另外，虽然已经描述了本主题的各种示例，但是应当理解，本公开的各方面可包括所述示例中的仅一些。另外，虽然一些示例被描述为具有一定数量的元件，但是应当理解，本主题可以用小于或大于一定数量的元件来实践。因此，本主题不应被视为受前述描述的限制，而是仅受所附权利要求的范围的限制。

Claims (51)

1.一种方法，包括：
获得粘结到硅晶片的上表面的第一载体，其中一个或多个硅穿孔延伸穿过所述硅晶片和钝化叠堆，其中所述钝化叠堆设置在所述硅晶片的底表面下方，其中所述一个或多个硅穿孔中的每个硅穿孔的一部分通过所述钝化叠堆中的一个或多个开口的开口暴露，其中每个暴露部分耦接到一个或多个电触点；
使所述第一载体从所述硅晶片的所述上表面脱粘；以及
将所述硅晶片切割成包括管芯的子部分，使得每个管芯包括所述硅晶片的所述上表面的一部分、所述一个或多个硅穿孔中的至少一个硅穿孔、所述管芯的第二表面上的所述一个或多个电触点中的至少一个电触点，所述硅晶片的所述上表面的所述部分包括有源表面，所述管芯的所述第二表面平行于所述有源表面。
2.根据权利要求1所述的方法，还包括：
形成扇出区域，所述形成包括：
将所述管芯的所述有源表面耦接到扇出载体，所述耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间；
形成模塑层，具体通过在所述管芯的所述第二表面上以及在每个第一空间和每个第二空间中沉积模具以在所述扇出载体上方形成所述模塑层；以及
抛光所述模塑层的顶表面，使得每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点与所述模塑层的所述抛光顶表面形成邻接表面。
3.根据权利要求2所述的方法，其中所述邻接表面包括相等高度和厚度的平坦电触点。
4.根据权利要求2所述的方法，还包括：
通过将金属以一图案涂覆在所述邻接表面上来形成金属化层。
5.根据权利要求4所述的方法，其中基于在与每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点的位置不同的位置处分布附加电触点的所述图案，所述金属化层包括扇出重新分布层。
6.根据权利要求4所述的方法，其中基于在每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点的位置处分布附加电触点的所述图案，所述金属化层包括凸块下层。
7.根据权利要求4所述的方法，其中将所述金属涂覆在所述邻接表面上包括：
利用光刻技术来形成所述图案；
电镀所述图案，其中所述电镀包括在所述一个或多个开口上沉积，其中所述一个或多个开口包括光致抗蚀剂；以及
剥离所述光致抗蚀剂以露出所述金属化层。
8.根据权利要求2所述的方法，还包括：
在所述邻接表面上形成新的钝化层以平坦化所述邻接表面；
在所述新的钝化层中形成开口，以暴露每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点；以及
通过将金属以一图案涂覆在所述新的钝化层上来形成金属化层。
9.根据权利要求4所述的方法，还包括：
在所述金属化层上沉积防电短路钝化层；以及
利用光刻在一个或多个位置处打开所述防电短路钝化层以形成到所述金属化层的电连接焊盘。
10.根据权利要求9所述的方法，还包括剥离所述扇出载体以暴露有源器件表面，所述有源器件表面包括所述管芯的所述有源表面以及与所述有源表面邻接的所述第一空间和所述第二空间的表面，所述剥离包括：
用粘合剂材料将第二载体附接到所述防电短路钝化层；以及
利用选自以下的技术使所述扇出载体从所述管芯的所述有源表面脱离：施加机械压力、加热所述扇出载体以及施加溶剂。
11.根据权利要求10所述的方法，其中所述第二载体由选自以下的材料构成：玻璃、硅、金属、聚对苯二甲酸乙二醇酯和胶带。
12.根据权利要求9所述的方法，还包括：
制备所述有源器件表面以充当传感器。
13.根据权利要求12所述的方法，其中所述制备包括：
洗涤所述有源器件表面；以及
利用选自以下的技术处理所述有源器件表面：用化学溶液旋涂所述有源器件表面，通过溶胶-凝胶施加所述化学溶液，用所述化学溶液喷涂所述有源器件表面，机械抛光所述有源器件表面，以及烘烤所述有源器件表面。
14.根据权利要求12所述的方法，还包括：
在所述有源器件表面上方形成流体流动通道，包括：
将一个或多个封盖附接到所述模具的一部分以在所述有源器件表面和所述一个或多个封盖之间形成所述流体流动通道；以及
从所述防电短路钝化层移除所述第二载体以形成所得结构。
15.根据权利要求14所述的方法，还包括：
将所得结构切割成子结构，其中每个子结构包括至少一个管芯和至少一个封盖。
16.根据权利要求1所述的方法，其中所述钝化叠堆包括金属化层。
17.根据权利要求16所述的方法，其中所述金属化层包括重新分布层。
18.根据权利要求1所述的方法，其中所述获得包括在所述钝化叠堆中的所述一个或多个开口上制造所述一个或多个电触点。
19.根据权利要求18所述的方法，其中所述制造利用选自以下的技术来完成：电镀技术和溅射技术。
20.根据权利要求1至19中任一项所述的方法，其中所述第一载体包括玻璃载体，并且其中所述载体通过选自以下的粘结剂粘结到所述图像传感器的所述有源表面：环氧树脂、树脂和粘合剂。
21.根据权利要求1至19中任一项所述的方法，其中所述硅晶片包括互补金属氧化物半导体。
22.根据权利要求1至19中任一项所述的方法，还包括：
在将所述硅晶片切割成子部分之前，将所述硅晶片放置在第二载体上，使得所述第二载体耦接到所述钝化叠堆；
在形成扇出区域之前，从所述硅晶片剥离所述第二载体。
23.根据权利要求22所述的方法，其中所述第二载体包括胶带，并且其中所述剥离包括施加选自以下的元素：热能和紫外线辐射。
24.根据权利要求2至19中任一项所述的方法，其中将所述管芯的所述有源表面耦接到所述扇出载体包括在所述有源表面和所述扇出载体之间形成临时粘合层，其中所述临时粘合层在所述扇出区域的所述形成期间保护所述有源表面。
25.根据权利要求2至19中任一项所述的方法，其中沉积所述模塑层以达到比每个管芯的所述第二表面上的所述至少一个电触点的高度更高的高度。
26.根据权利要求1至19中任一项所述的方法，其中每个管芯包括光检测设备。
27.根据权利要求2至19所述的方法，其中形成所述模塑层还包括固化所述模具以获得机械稳定性。
28.根据权利要求27所述的方法，其中所述固化在约一百摄氏度至约一百八十摄氏度的温度下进行。
29.根据权利要求27所述的方法，其中所述固化持续约三十分钟至约三百分钟。
30.根据权利要求9所述的方法，其中所述防电短路钝化层包含选自以下的材料：聚酰胺、环氧树脂和阻焊剂。
31.根据权利要求1至19中任一项所述的方法，其中所述一个或多个电触点包括一个或多个柱凸块。
32.一种方法，包括：
获得粘结到所述硅晶片的上表面的第一载体，其中一个或多个硅穿孔延伸穿过所述硅晶片和钝化叠堆，其中所述钝化叠堆设置在所述硅晶片的底表面下方，其中所述一个或多个硅穿孔中的每个硅穿孔的一部分通过所述钝化叠堆中的一个或多个开口的开口暴露；
在所述钝化叠堆中的所述开口上制造一个或多个柱凸块；
使所述第一载体从所述硅晶片的所述上表面脱粘；以及
将所述硅晶片切割成包括管芯的子部分。
33.根据权利要求32所述的方法，其中所述管芯中的每个管芯包括所述硅晶片的所述上表面的一部分、所述一个或多个硅穿孔中的至少一个硅穿孔以及所述管芯的第二表面上的所述一个或多个柱凸块中的至少一个柱凸块，所述硅晶片的所述上表面的所述部分包括有源表面，所述管芯的所述第二表面平行于所述有源表面。
34.根据权利要求32或33所述的方法，还包括：
将所述管芯的所述有源表面耦接到扇出载体，所述耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间；
形成模塑层，具体通过在所述管芯的所述第二表面上以及在每个第一空间和每个第二空间中沉积模具以在所述扇出载体上方形成所述模塑层；以及
抛光所述模塑层的顶表面，使得每个管芯的所述第二表面上的所述一个或多个柱凸块中的所述至少一个柱凸块与所述模塑层的所述抛光顶表面形成邻接表面。
35.根据权利要求34所述的方法，还包括：
通过将金属以一图案涂覆在所述邻接表面上来形成金属化层；
在所述金属化层上沉积防电短路钝化层；
在一个或多个位置处打开所述防电短路钝化层以形成到所述金属化层的电连接焊盘；
剥离所述扇出载体以暴露有源器件表面，所述有源器件表面包括所述管芯的所述有源表面以及与所述有源表面邻接的所述第一空间和所述第二空间的表面；以及
制备所述有源器件表面以充当传感器。
36.根据权利要求35所述的方法，还包括：
将一个或多个封盖附接到所述模具的一部分以在所述有源器件表面和所述一个或多个封盖之间形成流体流动通道的空间；以及
将所得结构切割成子结构，其中每个子结构包括至少一个管芯和至少一个封盖，并且其中每个子结构包括所述传感器系统。
37.根据权利要求35所述的方法，其中基于在与每个管芯的所述第二表面上的所述一个或多个柱凸块中的所述至少一个柱凸块的位置不同的位置处分布附加柱凸块的所述图案，所述金属化层包括扇出重新分布层。
38.根据权利要求35所述的方法，其中基于在每个管芯的所述第二表面上的所述一个或多个柱凸块中的所述至少一个柱凸块的位置处分布附加柱凸块的所述图案，所述金属化层包括凸块下层。
39.根据权利要求35所述的方法，其中剥离所述扇出载体包括：
用粘合剂材料将第二载体附接到所述防电短路钝化层；以及
利用选自以下的技术使所述扇出载体从所述管芯的所述有源表面脱离：施加机械压力、加热所述扇出载体以及施加溶剂。
40.根据权利要求35所述的方法，其中制备所述有源器件表面以充当传感器包括：
洗涤所述有源器件表面；以及
利用选自以下的技术处理所述有源器件表面：用化学溶液旋涂所述有源器件表面，通过溶胶-凝胶施加所述化学溶液，用所述化学溶液喷涂所述有源器件表面，机械抛光所述有源器件表面，以及烘烤所述有源器件表面。
41.根据权利要求39所述的方法，还包括：
从所述防电短路钝化层移除所述第二载体。
42.一种方法，包括：
获得粘结到硅晶片的上表面的第一载体，其中一个或多个硅穿孔延伸穿过所述硅晶片和钝化叠堆，其中所述钝化叠堆设置在所述硅晶片的底表面下方，其中所述一个或多个硅穿孔中的每个硅穿孔的一部分通过所述钝化叠堆中的一个或多个开口的开口暴露，其中一个或多个电触点设置在所述钝化叠堆中的所述一个或多个开口上；
使所述第一载体从所述硅晶片的所述上表面脱粘；以及
将所述硅晶片切割成包括管芯的子部分。
43.根据权利要求42所述的方法，其中每个管芯包括所述硅晶片的所述上表面的一部分、所述一个或多个硅穿孔中的至少一个硅穿孔以及所述管芯的第二表面上的所述一个或多个电触点中的至少一个电触点，所述硅晶片的所述上表面的所述部分包括有源表面，所述管芯的所述第二表面平行于所述有源表面。
44.根据权利要求42所述的方法，其中所述获得包括在所述一个或多个开口上制造所述电触点，其中所述电触点包括柱凸块。
45.根据权利要求42至44中任一项所述的方法，还包括：
将所述管芯的所述有源表面耦接到扇出载体，所述耦接形成与每个管芯的每个有源表面的第一边缘相邻的第一空间和与每个管芯的每个有源表面的第二边缘相邻的第二空间；
形成模塑层，具体通过在所述管芯的所述第二表面上以及在每个第一空间和每个第二空间中沉积模具以在所述扇出载体上方形成所述模塑层；
抛光所述模塑层的顶表面，使得每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点与所述模塑层的所述抛光顶表面形成邻接表面；
在所述邻接表面上形成新的钝化层以平坦化所述邻接表面；
在所述新的钝化层中形成开口，以暴露每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点；
通过将金属以一图案涂覆在所述新的钝化层上来形成金属化层；
在所述金属化层上沉积防电短路钝化层；
在一个或多个位置处打开所述防电短路钝化层以形成到所述金属化层的电连接焊盘；
剥离所述扇出载体以暴露有源器件表面，所述有源器件表面包括所述管芯的所述有源表面以及与所述有源表面邻接的所述第一空间和所述第二空间的表面；
制备所述有源器件表面以充当传感器；
将一个或多个封盖附接到所述模具的一部分以在所述有源器件表面和所述一个或多个封盖之间形成流体流动通道的空间；以及
将所得结构切割成子结构，其中每个子结构包括至少一个管芯和至少一个封盖，并且其中每个子结构包括所述传感器系统。
46.根据权利要求45所述的方法，其中基于在与每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点的位置不同的位置处分布附加电触点的所述图案，所述金属化层包括扇出重新分布层。
47.根据权利要求45所述的方法，其中基于在每个管芯的所述第二表面上的所述一个或多个电触点中的所述至少一个电触点的位置处分布附加电触点的所述图案，所述金属化层包括凸块下层。
48.根据权利要求45所述的方法，其中剥离所述扇出载体包括：
用粘合剂材料将第二载体附接到所述防电短路钝化层；以及
利用选自以下的技术使所述扇出载体从所述管芯的所述有源表面脱离：施加机械压力、加热所述扇出载体以及施加溶剂。
49.根据权利要求45所述的方法，其中制备所述有源器件表面以充当传感器包括：
洗涤所述有源器件表面；以及
利用选自以下的技术处理所述有源器件表面：用化学溶液旋涂所述有源器件表面，通过溶胶-凝胶施加所述化学溶液，用所述化学溶液喷涂所述有源器件表面，机械抛光所述有源器件表面，以及烘烤所述有源器件表面。
50.根据权利要求48所述的方法，还包括：
从所述防电短路钝化层移除所述第二载体。
51.根据权利要求46所述的方法，其中所述附加电触点包括柱凸块。
CN202080007646.6A 2019-09-26 2020-09-16 制造在平行于有源表面的表面上具有电触点的晶片 Pending CN113302726A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962906515P 2019-09-26 2019-09-26
US62/906,515 2019-09-26
PCT/US2020/051117 WO2021061474A1 (en) 2019-09-26 2020-09-16 Fabricating wafers with electrical contacts on a surface parallel to an active surface

Publications (1)

Publication Number Publication Date
CN113302726A true CN113302726A (zh) 2021-08-24

Family

ID=75166805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080007646.6A Pending CN113302726A (zh) 2019-09-26 2020-09-16 制造在平行于有源表面的表面上具有电触点的晶片

Country Status (5)

Country Link
US (1) US12009352B2 (zh)
EP (1) EP4034867A4 (zh)
CN (1) CN113302726A (zh)
TW (1) TW202113932A (zh)
WO (1) WO2021061474A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116417352B (zh) * 2023-04-07 2023-10-13 江苏中科智芯集成科技有限公司 一种半导体封装结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090280602A1 (en) * 2008-05-12 2009-11-12 Texas Instruments Incorporated Double wafer carrier process for creating integrated circuit die with through-silicon vias and micro-electro-mechanical systems protected by a hermetic cavity created at the wafer level
US20130026643A1 (en) * 2011-07-27 2013-01-31 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20180130760A1 (en) * 2016-11-07 2018-05-10 Industrial Technology Research Institute Chip package and chip packaging method
US20190088463A1 (en) * 2017-09-19 2019-03-21 Complete Genomics, Inc. Wafer level sequencing flow cell fabrication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US8697542B2 (en) * 2012-04-12 2014-04-15 The Research Foundation Of State University Of New York Method for thin die-to-wafer bonding
US9287310B2 (en) * 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors
US9617150B2 (en) * 2013-10-09 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Micro-electro mechanical system (MEMS) device having a blocking layer formed between closed chamber and a dielectric layer of a CMOS substrate
US9373605B1 (en) 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof
KR101812980B1 (ko) * 2016-01-07 2017-12-28 주식회사 에스에프에이반도체 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
SG11202012495YA (en) * 2019-05-21 2021-01-28 Illumina Inc Sensors having an active surface
AU2022381074A1 (en) * 2021-11-05 2024-01-18 Illumina, Inc. Sensor having an active surface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090280602A1 (en) * 2008-05-12 2009-11-12 Texas Instruments Incorporated Double wafer carrier process for creating integrated circuit die with through-silicon vias and micro-electro-mechanical systems protected by a hermetic cavity created at the wafer level
US20130026643A1 (en) * 2011-07-27 2013-01-31 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20180130760A1 (en) * 2016-11-07 2018-05-10 Industrial Technology Research Institute Chip package and chip packaging method
US20190088463A1 (en) * 2017-09-19 2019-03-21 Complete Genomics, Inc. Wafer level sequencing flow cell fabrication

Also Published As

Publication number Publication date
US20220216191A1 (en) 2022-07-07
US12009352B2 (en) 2024-06-11
EP4034867A4 (en) 2023-09-27
WO2021061474A1 (en) 2021-04-01
EP4034867A1 (en) 2022-08-03
TW202113932A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN212571001U (zh) 传感器装置
JP6849829B2 (ja) センサシステム
CN112740016B (zh) 流动池及与其相关的方法
US20230420312A1 (en) Fluidic flow channel over active surface of a die
CN113302726A (zh) 制造在平行于有源表面的表面上具有电触点的晶片
EP4426492A1 (en) Sensor having an active surface
RU2815011C2 (ru) Сенсор с активной поверхностью
TWI841638B (zh) 用於整合生物晶片的系統和方法
TW202231156A (zh) 實現感測器頂側打線接合
TW202433040A (zh) 用於整合生物晶片的系統和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination