KR20130108182A - 성막 장치의 부품 보호 방법 및 성막 방법 - Google Patents

성막 장치의 부품 보호 방법 및 성막 방법 Download PDF

Info

Publication number
KR20130108182A
KR20130108182A KR1020130030849A KR20130030849A KR20130108182A KR 20130108182 A KR20130108182 A KR 20130108182A KR 1020130030849 A KR1020130030849 A KR 1020130030849A KR 20130030849 A KR20130030849 A KR 20130030849A KR 20130108182 A KR20130108182 A KR 20130108182A
Authority
KR
South Korea
Prior art keywords
film
forming
silicon
component
forming apparatus
Prior art date
Application number
KR1020130030849A
Other languages
English (en)
Inventor
야마토 도네가와
히데노부 사토
고지 사사키
노부히로 다카하시
게이스케 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130108182A publication Critical patent/KR20130108182A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 과제는, 박막이 퇴적되어도, 성막 장치의 부품이 손상되어 버리는 것을 억제하는 것이 가능한 성막 장치의 부품 보호 방법을 제공하는 것이다.
성막 장치의 부품을 보호하는 부품 보호 방법으로서, 성막 장치의 처리실의 내부에서 피처리 기판에 대한 성막 처리를 행하기 전, 또는 행한 후, 성막 장치의 처리실의 내부에 있고, 성막 처리 중의 성막 분위기에 폭로되는 부품의 표면 상에 조면막(조면 실리콘막)을 형성하고, 부품의 표면을 조면막에 의해 피복한다.

Description

성막 장치의 부품 보호 방법 및 성막 방법{METHOD OF PROTECTING COMPONENT OF FILM FORMING APPARATUS AND FILM FORMING METHOD}
본 발명은, 성막 장치의 부품 보호 방법 및 성막 방법에 관한 것이다.
반도체 집적 회로 장치의 제조에 있어서, 박막을 성막하기 위해, 성막 장치가 사용된다. 성막 장치는, 피처리 기판인 반도체 웨이퍼 상에, 예를 들어, 실리콘, 실리콘 산화물, 실리콘 질화물 등을 퇴적하고, 실리콘막, 실리콘 산화물막, 실리콘 질화물막 등을 성막한다.
그러나 퇴적은 반도체 웨이퍼 상에서만 일어나는 것이 아니라, 처리실의 내면이나, 처리실 내에 배치되어 있는 처리 가스 도입관 등의 부품의 표면에도 일어난다. 이 때문에, 몇 회 성막 처리를 행한 후, 처리실 내면이나 처리 가스 도입관 등의 부품에 퇴적된 박막을 제거하는, 소위 클리닝이 실시된다. 이러한 클리닝은, 예를 들어, 특허문헌 1에 기재되어 있다.
일본 특허 출원 공개 제2008-243837호 공보
이와 같이, 부품 상에 퇴적된 박막은, 성막 처리를 몇 회 행할 때마다, 클리닝을 실시하여, 제거된다.
그러나, 박막에는, 강한 응력을 부품에 대하여 미치는 것이 있다. 예를 들어, 부품이 석영제일 때, 실리콘 질화물이 부품 상에 퇴적되면, 부품에 대하여 강한 인장 응력이 미친다. 실리콘 질화물의 퇴적이 누적되어 가면, 부품에 미세한 크랙이 발생되기 쉬워지고, 최후에는 부품의 표층 부분이 얇게 박리되어 떨어져 버릴 가능성도 있다.
이와 같이, 미세한 크랙이 발생하거나, 표층 부분이 얇게 박리되어 손상되어 버린 부품은, 파티클의 발생원으로 될 수 있다.
본 발명은, 박막이 부품 상에 퇴적되어도, 성막 장치의 부품이 손상되어 버리는 것을 억제하는 것이 가능한 성막 장치의 부품 보호 방법, 및 그 부품 보호 방법을 내장한 성막 방법을 제공한다.
본 발명의 제1 형태에 따른 성막 장치의 부품 보호 방법은, 성막 장치의 부품을 보호하는 부품 보호 방법으로서, 상기 성막 장치의 처리실의 내부에서 피처리 기판에 대한 성막 처리를 행하기 전, 또는 행한 후, 상기 성막 장치의 처리실의 내부에 있고, 상기 성막 처리 중의 성막 분위기에 폭로되는 부품의 표면 상에 조면막을 형성하고, 상기 부품의 표면을 상기 조면막에 의해 피복한다.
본 발명의 제2 형태에 따른 성막 방법은, 피처리 기판에 대하여 성막 처리를 행하는 성막 방법으로서, 성막 장치의 처리실의 내부에, 피처리 기판 재치 지그에 재치된 피처리 기판을 반입하는 공정과, 상기 처리실의 내부에 있어서, 상기 피처리 기판에 대하여 성막 처리를 행하는 공정과, 상기 성막 처리 전, 또는 상기 성막 처리 후, 또는 상기 성막 처리 전과 상기 성막 처리 후의 양쪽 중 어느 하나에, 상기 처리실의 내부에 있고, 상기 성막 처리중의 상기 처리실의 내부에 있어서 성막 분위기에 폭로되는 부품의 표면 상에 조면막을 형성하고, 상기 부품의 표면을 상기 조면막에 의해 피복하는 공정을 포함한다.
본 발명에 따르면, 박막이 퇴적되어도, 성막 장치의 부품이 손상되어 버리는 것을 억제하는 것이 가능한 성막 장치의 부품 보호 방법, 및 그 부품 보호 방법을 내장한 성막 방법을 제공할 수 있다.
도 1은 본 발명의 실시 형태에 따른 부품 보호 방법을 적용하는 것이 가능한 성막 장치의 일례를 나타내는 종단면도.
도 2는 도 1에 도시하는 성막 장치의 횡단면도.
도 3은 본 발명의 제1 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도.
도 4의 (a) 내지 (c)는 부품의 일부분을 확대하여 모식적으로 나타내는 단면도.
도 5는 본 발명의 제2 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도.
도 6의 (a) 내지 (c)는 부품의 일부분을 확대하여 모식적으로 나타내는 단면도.
도 7은 실리콘 질화물막의 응력을 나타내는 도면.
도 8은 본 발명의 제3 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도.
도 9는 본 발명의 제4 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도.
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통의 부분에는 공통의 참조 부호를 부여한다.
(성막 장치)
우선, 본 발명의 실시 형태에 따른 부품 보호 방법을 적용하는 것이 가능한 성막 장치의 일례를 설명한다.
도 1은 본 발명의 실시 형태에 따른 부품 보호 방법을 적용하는 것이 가능한 성막 장치의 일례를 나타내는 종단면도, 도 2는 도 1에 도시하는 성막 장치의 횡단면도이다.
도 1에는, 본 발명의 실시 형태에 따른 부품 보호 방법을 적용하는 것이 가능한 성막 장치의 일례로서, ALD(Atomic Layer Deposition)법을 이용하여 피처리 기판인 반도체 웨이퍼(실리콘 기판)(W) 상에 실리콘 질화물막을 성막하는 뱃치식의 성막 장치(100)가 도시되어 있다.
도 1에 도시하는 바와 같이, 성막 장치(100)는, 하단이 개방된 천정이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어, 석영에 의해 형성되어 있다. 처리실(101) 내의 천정에는, 석영제의 천정판(102)이 설치되어 밀봉되어 있다. 또한, 처리실(101)의 하단 개구부에는, 예를 들어, 스테인리스 스틸에 의해 원통체 형상으로 성형된 매니홀드(103)가 O링 등의 시일 부재(104)를 개재하여 연결되어 있다.
매니홀드(103)는 처리실(101)의 하단을 지지하고 있다. 매니홀드(103)의 하방으로부터, 다수매, 예를 들어, 50 내지 100매의 반도체 웨이퍼(W)를 다단으로 재치 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽탈 가능하게 되어 있다. 웨이퍼 보트(105)는, 피처리 기판 재치 지그로서, 예를 들어, 3개의 지주(106)를 가지며(도 2 참조), 지주(106)에 형성된 도시하지 않은 홈에 의해 다수매의 웨이퍼(W)가 지지되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 통해 테이블(108) 상에 재치된다. 테이블(108)은, 매니홀드(103)의 하단 개구부를 개폐하는, 예를 들어, 스테인리스 스틸제의 덮개부(109)를 관통하는 회전축(110) 상에 지지된다.
그리고 회전축(110)의 관통부에는, 예를 들어, 자성 유체 시일(111)이 설치되어 있고, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 또한, 덮개부(109)의 주변부와 매니홀드(103)의 하단부 사이에는, 예를 들어, O링으로 이루어지는 시일 부재(112)가 개재하여 설치되어 있고, 이에 의해 처리실(101) 내의 시일성을 유지하고 있다.
회전축(110)은, 예를 들어, 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 장착되어 있고, 웨이퍼 보트(105) 및 덮개부(109) 등을 일체적으로 승강시켜 처리실(101) 내에 대하여 삽입 분리되도록 되어 있다. 또한, 테이블(108)을 덮개부(109)측에 고정하여 설치하고, 웨이퍼 보트(105)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 하여도 된다.
성막 장치(100)는, 질화제 함유 가스 공급 기구(114), 실리콘 원료 가스 공급 기구(115) 및 불활성 가스 공급 기구(116)를 구비하고 있다. 질화제 함유 가스 공급 기구(114)는, 처리실(101) 내에 질화제 함유 가스를 공급한다. 실리콘 원료 가스 공급 기구(115)는, 동일하게 처리실(101) 내에 실리콘 원료 가스를 공급한다. 불활성 가스 공급 기구(116)는, 동일하게 처리실(101) 내에 불활성 가스를 공급한다. 불활성 가스는, 예를 들어, 처리실(101) 내부의 퍼지 가스 및 희석 가스로서 사용된다.
질화제 함유 가스의 예로서는, 암모니아(NH3) 함유 가스, 질소 산화물(NO) 함유 가스, 및 암모니아 및 질소 산화물 함유 가스 등을 들 수 있다. 실리콘 원료 가스의 예로서는, 실란계 가스에 함유되는, 예를 들어, 모노실란(SiH4), 디실란(Si2H6), 디클로로실란(DCS:SiH2Cl2) 등을 들 수 있다.
또한, 실리콘 원료 가스 공급 기구(115)에 복수의 실리콘 원료 가스를 준비해 두고, 준비된 복수의 실리콘 원료 가스 중에서 적어도 1개를 선택하여 처리실(101) 내에 공급하도록 할 수도 있다. 불활성 가스의 예로서는, 질소 가스(N2 가스), 아르곤 가스(Ar 가스) 등을 들 수 있다.
질화제 함유 가스 공급 기구(114)는, 질화제 함유 가스 공급원(118a)과, 질화제 함유 가스 공급원(118a)으로부터 질화제 함유 가스를 유도하는 질화제 함유 가스 공급 배관(119a)과, 질화제 함유 가스 공급 배관(119a)의 도중에 설치된 개폐 밸브(122a)와, 유량 제어기(123a)를 포함하여 구성되어 있다.
실리콘 원료 가스 공급 기구(115)는, 실리콘 원료 가스 공급원(118b)과, 실리콘 원료 가스 공급원(118b)으로부터 실리콘 원료 가스를 유도하는 실리콘 원료 가스 공급 배관(119b)과, 실리콘 원료 가스 공급 배관(119b)의 도중에 설치된 개폐 밸브(122b)와, 유량 제어기(123b)를 포함하여 구성되어 있다.
불활성 가스 공급 기구(116)는, 불활성 가스 공급원(118c)과, 불활성 가스 공급원(118c)으로부터 불활성 가스를 유도하는 불활성 가스 공급 배관(119c)과, 불활성 가스 공급 배관(119c)의 도중에 설치된 개폐 밸브(122c)와, 유량 제어기(123c)를 포함하여 구성되어 있다.
가스 도입관, 예를 들어, 질화제 함유 가스 분산 노즐(120a), 실리콘 원료 가스 분산 노즐(120b, 120c), 불활성 가스 도입 노즐(120d) 등이 처리실 내에 설치되고, 처리 가스를 그 처리실내에 도입한다. 질화제 함유 가스 공급 배관(119a)은, 매니홀드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 질화제 함유 가스 분산 노즐(120a)에 접속되어 있다. 실리콘 원료 가스 공급 배관(119b)도 마찬가지로, 매니홀드(103)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 수직으로 연장되는 석영관으로 이루어지는 실리콘 원료 가스 분산 노즐(120b 및 120c)에 접속되어 있다. 질화제 함유 가스 분산 노즐(120a) 및 실리콘 원료 가스 분산 노즐(120b 및 120c)의 수직 부분에는, 각각 복수의 가스 토출 구멍(121a 내지 121c)이 소정의 간격을 두고 형성되어 있다(가스 토출 구멍(121c)에 대해서는 도 2 참조). 또한, 불활성 가스 공급 배관(119c)은, 매니홀드(103)의 측벽을 내측으로 관통하는 불활성 가스 도입 노즐(120d)에 접속되어 있다.
이러한 구성에 의해, 질화제 함유 가스, 실리콘 원료 가스 및 불활성 가스는, 각각 독립적으로, 또한, 각각 유량을 제어하면서, 처리실(101) 내에 공급하는 것이 가능하게 되어 있다.
처리실(101)의 측벽의 일부에는, 질화제 함유 가스의 플라즈마를 형성하는 플라즈마 생성 기구(124)가 형성되어 있다. 플라즈마 생성 기구(124)는, 플라즈마 구획벽(125)을 갖는다. 플라즈마 구획벽(125)은, 처리실(101)의 측벽에 형성된 개구(101a)를 덮도록, 처리실(101)의 외벽에 기밀하게 접속되어 있다. 개구(101a)는, 처리실(101)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 상하로 가늘고 길게 형성되어 있다. 이것은, 웨이퍼 보트(105)에 다단으로 유지된 모든 웨이퍼(W)에 대하여, 플라즈마 및 라디칼을, 개구(101a)를 통해 균일하게 공급하기 위해서이다. 또한, 플라즈마 구획벽(125)은 단면 역ㄷ자 형상을 이루고, 개구(101a)의 형상에 맞추어 상하로 가늘고 길게 형성되고, 예를 들어, 석영으로 형성된다. 이러한 플라즈마 구획벽(125)을 형성함으로써, 처리실(101)의 측벽의 일부가 볼록 형상으로 외측으로 돌출된 상태로 되어, 플라즈마 구획벽(125)의 내부 공간이 처리실(101)의 내부 공간에 일체적으로 연통된 상태로 된다.
플라즈마 생성 기구(124)는, 한 쌍의 플라즈마 전극(126)(도 2 참조)과, 고주파 전원(127)과, 고주파 전원(127)으로부터 고주파 전력을 공급하는 급전 라인(128)을 구비하고 있다. 한 쌍의 플라즈마 전극(126)은, 플라즈마 구획벽(125)의 형상에 맞추어 가늘고 길게 형성되고, 플라즈마 구획벽(125)의 양 측벽의 외면에 상하 방향을 따라 서로 대향하도록 하여 배치되어 있다.
질화제 함유 가스 분산 노즐(120a)은, 처리실(101) 내를 상방향으로 연장해 가는 도중에, 처리실(101)의 외측을 향해 굴곡되고, 플라즈마 구획벽(125) 내의 가장 안쪽의 부분[처리실(101)의 중심으로부터 가장 이격된 부분]을 따라 상방을 향해 기립되어 있다. 이 때문에, 고주파 전원(127)이 온되어 한 쌍의 플라즈마 전극(126)간에 고주파 전계가 형성되면, 질화제 함유 가스 분산 노즐(120a)의 가스 토출 구멍(121a)으로부터 분사된 질화제 함유 가스가 플라즈마 여기되어 질화제 함유 가스의 라디칼이 생성되고, 처리실(101)의 중심을 향해 확산하면서 흐른다. 예를 들어, 고주파 전원(127)으로부터, 13.56㎒의 고주파 전압을 한 쌍의 플라즈마 전극(126)에 인가하면, 플라즈마 구획벽(125)에 의해 구획된 공간에 공급된 질화제 함유 가스가 플라즈마 여기되어, 질화제 함유 가스의 라디칼이 생성된다. 예를 들어, 질화제 함유 가스가 암모니아일 때에는, 암모니아 라디칼이 생성되고, 이 암모니아 라디칼이 처리실(101)의 내부에 있어서, 실리콘 원료 가스 또는 실리콘막과 반응함으로써, 실리콘 질화물막을 성막할 수 있다. 또한, 고주파 전압의 주파수는 13.56㎒에 한정되지 않고, 다른 주파수, 예를 들어 400㎑ 등을 사용하여도 된다.
플라즈마 구획벽(125)의 외측에는, 플라즈마 구획벽(125)을 덮도록, 예를 들어, 석영으로 이루어지는 절연 보호 커버(129)가 장착되어 있다.
처리실(101)의 개구(101a)의 반대측의 부분에는, 처리실(101) 내를 진공 배기하기 위한 배기구(130)가 형성되어 있다. 배기구(130)는 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(130)에 대응하는 부분에는, 배기구(130)를 덮도록 단면 역ㄷ자 형상으로 성형된 배기구 커버 부재(131)가 용접에 의해 장착되어 있다. 배기구 커버 부재(131)는, 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(132)를 규정하고 있다. 가스 출구(132)에는, 진공 펌프 등을 포함하는 배기 기구(133)가 접속된다. 배기 기구(133)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(134)가 설치되어 있다. 가열 장치(134)는, 처리실(101) 내에 공급된 가스를 활성화함과 함께, 처리실(101) 내에 수용된 웨이퍼(W)를 가열한다. 또한, 도 2에 있어서는, 가열 장치(134)의 도시를 생략하고 있다.
성막 장치(100)의 각 부의 제어는, 예를 들어, 마이크로프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(150)에 의해 행해진다. 프로세스 컨트롤러(150)에는, 작업자가 성막 장치(100)를 관리하기 위해 코맨드의 입력 조작 등을 행하는 키보드, 혹은 터치 패널이나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
프로세스 컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(150)의 제어에 의해 실현하기 위한 제어 프로그램이나, 처리 조건에 따라 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉, 레시피가 저장된다. 레시피는, 예를 들어, 기억부(152) 중의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절하게 전송시키도록 하여도 된다. 레시피는, 필요에 따라, 유저 인터페이스(151)로부터의 지시 등에 의해 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 프로세스 컨트롤러(150)가 실행함으로써, 성막 장치(100)에 있어서는, 프로세스 컨트롤러(150)의 제어하에서, 실리콘 질화물막의 성막 처리가 실시된다.
이러한 성막 장치(100)가 구비하는 부품에 대하여, 본 발명의 실시 형태에서는 부품 보호 피막을 형성한다. 이하, 실시 형태의 몇 개에 대해 상세하게 설명한다.
(제1 실시 형태)
도 3은 본 발명의 제1 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도, 도 4의 (a) 내지 도 4의 (c)는 부품의 일부분을 확대하여 모식적으로 나타내는 단면도이다.
제1 실시 형태는, 실리콘 질화물막을 성막하기 전에, 성막 처리 중의 성막 분위기에 폭로되는 석영제의 부품의 표면에 부품 보호 피막을 형성하는 예이다.
도 3의 스텝 1에 나타내는 바와 같이 부품 보호 처리를 행한다. 본 예에 있어서는, 부품 보호 처리를 이하와 같이 하여 행한다.
우선, 이니셜 상태의 성막 장치(100)를 준비한다(스텝 11). 본 명세서에 있어서, "이니셜 상태"라 함은, 성막 장치(100)가 완성된 직후부터, 한 번도 성막 처리를 행하지 않은 상태 또는 성막 장치(100)가 클리닝된 직후부터, 클리닝 후에 한 번도 성막 처리를 행하지 않은 상태를 말한다. 이어서, 이니셜 상태의 성막 장치(100)의 처리실(101)의 내부에, 웨이퍼(W)를 재치하고 있지 않은, 이니셜 상태의 웨이퍼 보트(105)를 수용한다(스텝 12).
다음으로, 성막 장치(100)가 구비하고 있는 실리콘 원료 가스 공급 기구(115)를 사용하여, 처리실(101)의 내부에 배치된 석영제의 부품의 표면 상에 부품 보호 피막을 형성한다(스텝 13). 본 예에서는, 부품 보호 피막이 표면에 기복이 있는 조면막이고, 그 부품 보호 피막의 재질은 실리콘으로 한다. 즉, 본 예에서는 부품 보호 피막으로서 조면 실리콘막이 형성된다. 또한, 부품 보호 피막의 재질로서 실리콘막을 선정한 이유는 다음과 같다.
성막 장치(100)에 의해 성막되는 막이 실리콘 질화물막인 경우, 처리실(101)의 내부에 배치된 석영제의 부품의 표면 상에도 실리콘 질화물막이 형성된다. 이 실리콘 질화물막은, 상기 부품에 대하여 강한 인장 응력을 미친다. 부품의 표면상에 부품 보호 피막으로서 형성되는 실리콘막은 압축 응력을 미치고, 실리콘 질화물막에 의한 인장 응력을 완화하도록 작용한다. 이와 같이, 본 실시형태에서는, 석영제의 부품 상에 형성되는 실리콘 질화물막에 대하여, 이 실리콘 질화물막이 갖는 응력을 상쇄하는 응력을 갖는 실리콘막을 부품 보호 피막으로 한다. 이것이 본 실시형태에 있어서 실리콘막을 부품 보호 피막으로서 선택한 이유의 하나이다. 또한, 부품 보호 피막을 조면화하는 이유는, 부품 상에 형성된 실리콘 질화물막이 갖는 인장 응력을 더욱 완화시키기 위해서이다.
본 예에 있어서, 조면 실리콘막은, 이하와 같이 하여 형성된다.
우선, 부품의 표면 상에 실리콘막(2)을 성막한다(스텝 131). 실리콘막(2)을 성막할 때의 성막 처리의 조건의 일례는, 이하와 같다.
실리콘 원료 가스:모노실란
실리콘 원료 가스 유량:300 내지 500sccm
처리 시간:3min
처리 온도:500 내지 600℃
처리 압력:13.3 내지 26.6㎩(0.1 내지 0.2Torr)
이 성막 처리에 의해, 처리실(101) 내에 배치되어 있는 석영제의 부품(1)의 표면 상에 실리콘막(2a)이 형성된다[도 4의 (a) 참조]. 석영제의 부품(1)의 표면은, 본 예에서는 처리실(101)의 내벽 표면, 천정판(102)의 내벽 표면, 지주(106)를 포함하는 웨이퍼 보트(105)의 외주 표면, 보온통(107)의 외주 표면, 질화제 함유 가스 분산 노즐(120a)의 외주 표면, 실리콘 원료 가스 분산 노즐(120b 및 120c)의 외주 표면, 불활성 가스 도입 노즐(120d)의 외주 표면 및 플라즈마 구획벽(125)의 내벽 표면이다.
다음으로, 실리콘막(2a)의 표면을 조면화한다(스텝 132). 실리콘막(2a)을 조면화할 때의 조면화 처리의 조건의 일례는, 이하와 같다.
처리 시간:30min
처리 온도:550 내지 600℃
처리 압력:진공화
상기 조건에 있어서 "진공화"라 함은, 배기 기구(133)를 사용하여 처리실(101)의 내부를 계속해서 배기하고, 처리실(101)의 내부의 압력을 높은 진공도로 유지하는 것이다. 예를 들어, 처리실(101)의 내부의 압력은, 실리콘막(2a)을 형성하였을 때의 압력에 비교하여, 보다 낮은 압력으로 된다.
상기 조면화 처리에 의해, 실리콘막(2a)의 표면에 있어서는, 실리콘의 응집이 일어나, 실리콘막(2a)의 표면이 조면화된다. 이에 의해, 부품 보호 피막으로서의 조면 실리콘막(2)이 완성된다[도 4의 (b) 참조]. 본 예에서는, 처리실(101)의 내벽 표면, 천정판(102)의 내벽 표면, 지주(106)를 포함하는 웨이퍼 보트(105)의 외주 표면, 보온통(107)의 외주 표면, 질화제 함유 가스 분산 노즐(120a)의 외주 표면, 실리콘 원료 가스 분산 노즐(120b 및 120c)의 외주 표면, 불활성 가스 도입 노즐(120d)의 외주 표면 및 플라즈마 구획벽(125)의 내벽 표면 각각이 조면 실리콘막(2)에 의해 피복된다. 이에 의해, 부품 보호 처리가 종료된다.
이 후, 부품 보호 처리가 종료된 성막 장치(100)를 사용한 성막 처리를 행한다(스텝 2). 이것에는, 우선, 외주 표면이 조면 실리콘막(2)에 의해 피복된 웨이퍼 보트(105)를 처리실(101)의 내부로부터 인출하고, 성막 처리되는 반도체 웨이퍼(W)를 웨이퍼 보트(105)에 재치한다. 이어서, 반도체 웨이퍼(W)가 재치된 웨이퍼 보트(105)를, 처리실(101)의 내부에 다시 수용하고, 반도체 웨이퍼(W)를 처리실(101)의 내부에 반입한다.
다음으로, 성막 처리, 본 예에서는, 실리콘 질화물막의 성막을 행한다. 실리콘 질화물막은, CVD(Chemical Vapor Deposition)법 또는 ALD법 등, 주지의 성막 처리에 의해 성막되면 된다. 본 예에서는, 실리콘 원료 가스로서 디클로로실란(DCS:SiH2Cl2) 가스, 질화제 함유 가스로서 암모니아(NH3) 가스를 사용한 ALD법에 의해 실리콘 질화물막을 성막한다. 예를 들어, 우선, 디클로로실란 가스를 가열 장치(134)에 의해 가열된 처리실(101)의 내부에 공급한다. 이에 의해, 반도체 웨이퍼(W)의 피처리면 상에 원자층 레벨의 얇은 실리콘막을 형성한다. 이어서, 불활성 가스를 사용하여, 처리실(101)의 내부를 퍼지한다. 이어서, 암모니아 가스를 플라즈마 여기시켜 암모니아 라디칼을 생성하고, 암모니아 라디칼을 실리콘막과 반응시킨다. 이에 의해, 실리콘막이 질화되어 실리콘 질화물막이 형성된다. 이어서, 불활성 가스를 사용하여, 처리실(101)의 내부를 퍼지한다. 이러한 성막 사이클을 복수회 반복함으로써, 설계된 막 두께를 갖는 실리콘 질화물막(3)이 반도체 웨이퍼(W)의 피처리면 상에 형성된다.
또한, 이 성막 처리 시, 처리실(101)의 내부에 배치되고, 조면 실리콘막(2)으로 피복되어 있는 부품 상에도, 실리콘 질화물이 퇴적되어, 실리콘 질화물막(3)이 형성된다[도 4의 (c) 참조].
다음으로, 웨이퍼 보트(105)를 처리실(101)의 내부로부터 인출함으로써, 반도체 웨이퍼(W)가 처리실(101)의 내부로부터 반출된다.
이상으로, 본 발명의 제1 실시 형태에 따른 부품 보호 방법을 적용한 성막 장치(100) 및 이 성막 장치(100)를 사용한 실리콘 질화물막의 성막이 종료된다.
이러한 제1 실시 형태에 따른 부품 보호 방법에 따르면, 석영제의 부품의 표면을, 실리콘 질화물막이 퇴적되기 전에, 부품 보호 피막인 조면 실리콘막(2)에 의해 피복한다. 이 때문에, 실리콘 질화물막이 퇴적되는 것에 기인한, 석영제의 부품의 표층 부분의 박리 및 크랙의 발생을 억제할 수 있다.
또한, 부품 보호 피막의 재질을, 인장 응력을 갖는 실리콘 질화물막에 대하여, 반대의 압축 응력을 갖는 실리콘으로 한다. 이 때문에, 부품의 표면 상에 실리콘 질화물막이 퇴적되어도, 상술한 바와 같이 실리콘 질화물막이 갖는 응력을 완화할 수 있다.
또한, 제1 실시 형태에 따르면, 부품 보호 피막을, 표면의 기복이 큰 조면 실리콘막(2)으로 한다. 이 때문에, 실리콘 질화물막이 갖는 응력을 분산시켜 더욱 완화할 수 있다. 따라서, 부품 보호 피막을 조면막, 예를 들어, 조면 실리콘막으로 한 제1 실시 형태에 따르면, 부품 보호 피막으로서 표면이 평탄한 실리콘막을 사용한 경우에 비교하여, 응력을 완화시키는 효과가 더욱 향상된다고 하는 이점도 얻을 수 있다.
조면 실리콘막(2)의 표면의 평탄도로서는, 응력을 분산시켜 더욱 완화한다고 하는 관점에서, 실시 형태에 따라서는 평균 면 거칠기가 3.1 내지 5㎚ 정도이고, 조면 실리콘막(2)의 평균 막 두께는, 10 내지 30㎚ 정도이며, 이를 위해서는, 조면화 전의 실리콘막(2a)을, 5 내지 10㎚ 정도의 막 두께로 하여 형성하여도 된다.
또한, 표면에 미소한 요철을 갖는 막의 일종으로서 다결정막, 예를 들어, 다결정 실리콘막이 있다. 이 때문에, 부품 보호 피막으로서는 다결정 실리콘막을 사용하는 것도 가능하다. 단, 다결정 실리콘막의 표면의 일반적인 평탄도는, 평균 면 거칠기로 2 내지 3㎚ 정도이다. 이 때문에, 응력을 더욱 완화시키고자 하는 경우에는, 조면 실리콘막(2)을 사용하는 쪽이 유리하다. 예를 들어, 부품 보호 피막의 면 평균 거칠기가, 다결정 실리콘막의 평균 면 거칠기를 초과하면, 부품 보호 피막으로서 다결정 실리콘막을 사용한 경우에 비교하여, 응력을 완화시키는 효과는, 보다 향상된다.
또한, 조면 실리콘막(2)의 표면의 기복을 더욱 증가시키고자 하는 경우에는, 조면화 처리 전에 형성되는 실리콘막(2a)을, 아몰퍼스 상태를 포함하여 형성하면 된다. 실리콘막(2a)이 아몰퍼스 상태를 포함하고 있으면, 예를 들어, 결정화가 진행되고 있는 다결정 상태에 비교하여, 표면의 유동성이 좋아진다. 이 때문에, 조면화 처리 시에, 실리콘의 응집이 촉진되어, 조면 실리콘막(2)의 표면의 기복을 보다 크게 할 수 있다. 조면 실리콘막(2)의 표면의 기복을 크게 할 수 있으면, 조면 실리콘막(2) 상에 퇴적되는 실리콘 질화물막(3)의 응력을 분산시키는 효과를 더욱 높일 수 있다. 또한, 상술한 처리 조건에 의해 성막된 실리콘막(2a)은, 아몰퍼스 실리콘막을 포함한 상태로 형성된다.
또한, 실리콘막(2a)의 표면을 조면화하는 방법으로서는, 스퍼터링이나 샌드 블러스트 등으로 실리콘막(2a)의 표면을 두드려, 그 표면에 요철을 형성한다고 하는 방법도 있다. 그러나 성막 장치(100)의 처리실(101)의 내부에는, 스퍼터링 기구나 샌드 블러스트 기구는 존재하지 않는다. 또한, 스퍼터링 기구나 샌드 블러스트 기구를, 처리실(101)의 내부에 장착하는 것도 비현실적이다.
그 점, 부품의 표면 상에 실리콘막(2a)을 형성한 후, 처리실(101)의 내부의 압력을 내려 실리콘막(2a)의 표면 부분의 실리콘을 응집시켜, 실리콘막(2a)의 표면에 요철을 형성한다고 하는 방법에 따르면, 스퍼터링 기구나 샌드 블러스트 기구를 처리실(101)의 내부에 장착할 필요가 없다. 또한, 성막 장치(100)에 원래 구비되어 있는 실리콘 원료 가스 공급 기구(115), 배기 기구(133) 및 가열 장치(134) 등을 이용하는 것만으로, 처리실(101)의 내부에 배치된 부품의 표면 상에 조면 실리콘막(2)을 형성할 수 있다. 물론, 조면 실리콘막(2)이나, 조면 실리콘막(2) 상에 형성된 박막, 본 예에서는 실리콘 질화물막(3)을 조면 실리콘막(2)과 함께, 드라이 클리닝법을 이용하여 에칭하면, 부품을 초기화할 수도 있다.
이러한 제1 실시 형태에 따르면, 부품의 표면을 직접적으로, 표면에 기복이 있는 부품 보호 피막에 의해 피복함으로써, 부품 상에의 박막의 퇴적이 진행되어도, 성막 장치(100)의 부품이 손상되어 버리는 것을 억제하는 것이 가능한 성막 장치의 부품 보호 방법을 얻을 수 있다. 또한, 그 부품 보호 방법을 포함함으로써, 처리실(101)의 내부에 있어서 파티클의 발생을 억제하면서, 박막을 성막하는 것이 가능한 성막 방법을 얻을 수 있다.
(제2 실시 형태)
제1 실시 형태는, 이니셜 상태의 성막 장치(100)의 부품의 표면 상에 대하여, 실리콘 질화물막을 성막하기 전에, 부품 보호 피막을 형성하는 예이었다. 그러나, 부품 보호 피막은, 실리콘 질화물막을 성막한 후에 형성하는 것도 가능하다. 제2 실시 형태는, 그러한 예이다.
도 5는 본 발명의 제2 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도이다. 도 6의 (a) 내지 도 6의 (c)는 부품의 일부분을 확대하여 모식적으로 나타내는 단면도이다.
우선, 성막 장치(100)를 사용한 실리콘 질화물막의 성막 처리를 행한다(스텝 2a). 성막 장치(100)로서는, 이니셜 상태의 것이어도 되고, 예를 들어, 실리콘 질화물막의 성막 처리를 소수회(약 1 내지 5회) 행한 것이어도 되고 어느 쪽이어도 된다. 본 예에서는, 이니셜 상태의 성막 장치(100)로 한다. 실리콘 질화물막의 성막 처리를 위해서는, 성막 처리되는 반도체 웨이퍼(W)를 웨이퍼 보트(105)에 재치한다. 이어서, 반도체 웨이퍼(W)가 재치된 웨이퍼 보트(105)를, 처리실(101)의 내부에 수용한다.
다음으로, 처리실(101)의 내부에 있어서, 예를 들어, 제1 실시 형태에 있어서 설명한 처리 조건을 사용하여, 실리콘 질화물막의 성막 처리를 행한다. 이에 의해, 실리콘 질화물막(3a)이, 처리실(101)의 내부에 배치된 석영제의 부품(1)의 표면 상에 형성된다[도 6의 (a) 참조]. 본 예의 석영 부품(1)의 표면은, 처리실(101)의 내벽 표면, 천정판(102)의 내벽 표면, 지주(106)를 포함하는 웨이퍼 보트(105)의 외주 표면, 보온통(107)의 외주 표면, 질화제 함유 가스 분산 노즐(120a)의 외주 표면, 실리콘 원료 가스 분산 노즐(120b 및 120c)의 외주 표면, 불활성 가스 도입 노즐(120d)의 외주 표면 및 플라즈마 구획벽(125)의 내벽 표면이다. 실리콘 질화물막(3a)은, 이들 부품(1)의 각각의 위에 형성된다.
다음으로, 웨이퍼 보트(105)를 처리실(101)의 내부로부터 인출하고, 반도체 웨이퍼(W)를 처리실(101)의 내부로부터 반출한다. 이에 의해, 성막 장치(100)를 사용한 성막 처리가 종료된다.
이 후, 도 5의 스텝 1a에 나타내는 바와 같이 부품 보호 처리를 행한다. 우선, 성막 처리를 행한 성막 장치(100)를 준비한다(스텝 11a). 이어서, 성막 처리를 행한 성막 장치(100)의 처리실(101)의 내부에, 웨이퍼(W)를 재치하고 있지 않은 웨이퍼 보트(105)를 수용한다(스텝 12a). 웨이퍼 보트(105)는, 스텝 2a에 있어서 성막 처리에 1회 사용된 것이다.
다음으로, 처리실(101)의 내부에 배치된 석영제의 부품의 표면 상에 부품 보호 피막을 형성한다(스텝 13a). 본 예에 있어서는, 처리실(101)의 내부에 배치되고, 실리콘 질화물막(3a)이 형성된 석영제의 부품(1)의 표면 상에 부품 보호 피막을 형성한다. 본 예에 있어서는, 제1 실시 형태와 마찬가지의 처리 조건에서, 실리콘 질화물막(3a)이 형성된 석영제 부품(1)의 표면 상에 실리콘막(2a)을 형성한다(스텝 131a). 이어서, 실리콘막(2a)을, 제1 실시 형태와 마찬가지의 처리 조건에서, 조면화 처리한다(스텝 132). 이에 의해, 부품 보호 피막으로서의 조면 실리콘막(2)이 실리콘 질화물막(3a) 상에 형성된다[도 6의 (b) 참조].
이 후, 부품 보호 처리가 종료된 성막 장치를 사용한 성막 처리를 행한다(스텝 2). 성막 처리의 조건은, 예를 들어, 스텝 2a에 있어서의 성막 처리의 조건과 마찬가지이어도 된다. 이 성막 처리에 의해, 조면 실리콘막(2) 상에는 제2층째의 실리콘 질화막(3b)이 형성된다[도 6의 (c) 참조].
도 7은 실리콘 질화물막의 응력을 나타내는 도면이다.
도 7에는, 반도체 웨이퍼(Si―Sub)를 부품으로 하고, 반도체 웨이퍼 상에 막 두께가 100㎚인 실리콘 질화물막(SiN)을 형성한 샘플 (Ⅰ)의 응력과, 막 두께가 50㎚인 2층의 실리콘 질화물막(SiN)의 사이에 평균 막 두께가 10㎚인 조면 실리콘막(Rugged Si)을 형성한 적층막을 형성한 샘플 (Ⅱ)의 응력이 도시되어 있다. 샘플 (Ⅰ)은 50㎚ 두께의 성막을 2회 행한 경우에 상당하고, 샘플 (Ⅱ)는 본 제2 실시 형태에 상당한다.
도 7에 나타내는 바와 같이, 샘플 (Ⅰ)의 응력은 1256㎫인 것에 반해, 샘플 (Ⅱ)의 응력은 1049㎫로, 응력이 완화되어 있다.
이와 같이, 실리콘 질화물막과 실리콘 질화물막 사이에 조면 실리콘막을 끼우도록 함으로써도, 실리콘 질화물막의 퇴적을 누적해 가는 경우에 비교하여, 응력을 완화할 수 있다.
따라서, 제2 실시 형태에 있어서도, 부품의 표면 상에 퇴적되는 박막의 사이에, 조면막을 끼우거나, 또는 끼워 가도록 함으로써, 제1 실시 형태와 마찬가지로, 부품 상에의 박막의 퇴적이 진행되어도, 성막 장치(100)의 부품이 손상되어 버리는 것을 억제하는 것이 가능한 성막 장치의 부품 보호 방법을 얻을 수 있다. 또한, 그 부품 보호 방법을 포함함으로써, 처리실(101)의 내부에 있어서 파티클의 발생을 억제하면서, 박막을 성막하는 것이 가능한 성막 방법을 얻을 수 있다.
(제3 실시 형태)
제3 실시 형태는, 제1 실시 형태와 제2 실시 형태를 조합한 예로서, 실사용 시에 보다 유효하게 되는 부품 보호 방법의 일례이다.
성막 장치(100)에 의한 성막 처리는, 부품 보호 피막을 형성한 후에도 복수회 반복된다. 성막 처리 시마다, 석영제의 부품 상에는, 박막, 예를 들어, 실리콘 질화물막의 퇴적이 누적되어 간다. 따라서, 제3 실시 형태는, 박막, 예를 들어, 실리콘 질화물막의 퇴적 횟수에 따라, 부품 보호 처리를 더 실시하는 예이다.
도 8은 본 발명의 제3 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도이다.
도 8에 나타내는 스텝 3에 있어서, 성막 장치(100)가 이니셜 상태인지 여부를 판단한다. 이니셜 상태이면(예), 스텝 1로 진행하고, 도 3 및 도 4의 (a) 내지 도 4의 (b)를 참조하여 설명한 부품 보호 처리(도 3의 스텝 1)를 행한다. 이 후, 스텝 2b로 진행하고, 부품 보호 처리가 종료된 성막 장치를 사용한 성막 처리, 또는 성막 처리가 종료된 성막 장치를 사용한 성막 처리, 본 예에서는, 실리콘 질화물막의 성막을 행한다. 또한, 스텝 2b에 있어서의 성막 처리의 조건은, 예를 들어, 제1 실시 형태의 스텝 2와 제2 실시 형태의 스텝 2a에 있어서의 성막 처리의 조건과 마찬가지이어도 된다. 또한, 반대로 이니셜 상태가 아니면(아니오), 스텝 4로 진행한다.
스텝 4에 있어서는, 부품 보호 처리를 필요로 하는 퇴적 횟수인지 여부를 판단한다. 부품 보호 처리가 필요하면(예), 스텝 1b로 진행하고, 도 5 및 도 6의 (b)참조하여 설명한 부품 보호 처리(도 5의 스텝 1a)를 행한다. 이 후, 스텝 2b로 진행하여 상술한 바와 같이, 실리콘 질화막의 성막을 행한다.
또한, 반대로 부품 보호 처리가 필요하지 않으면(아니오), 스텝 2b로 진행하고, 마찬가지로, 실리콘 질화막의 성막을 행한다.
다음의 성막 처리를 행하기 위해서는, 도 8에 나타내는 "개시"로부터 "종료"까지의 루틴을 반복하면 된다.
이와 같이, 박막, 본 예에서는 실리콘 질화물막의 성막을 1회 이상 행할 때마다, 제1, 제2 실시 형태에 있어서 설명한 부품 보호 처리를 행하도록 하여도 된다.
이러한 제3 실시 형태에 따르면, 박막의 성막을 1회 이상 행할 때마다, 제1, 제2 실시 형태에 있어서 설명한 부품 보호 처리를 행함으로써, 성막 장치(100)가 실제로 가동되어, 성막 처리를 반복하고 있는 기간, 성막 장치(100)의 부품이 손상되어 버리는 것을 억제하는 것이 가능하게 된다고 하는 이점을 얻을 수 있다. 또한, 그 부품 보호 방법을 포함함으로써, 처리실(101)의 내부에 있어서 파티클의 발생을 억제하면서, 박막을 성막하는 것도 가능하게 된다.
또한, 성막 처리에 앞서, 성막 장치(100)가 이니셜 상태인지 여부를 판단하도록 함으로써, 이니셜 상태인 성막 장치(100)에는, 반드시 제1 실시 형태에 있어서 설명한 부품 보호 처리를 행할 수 있다.
(제4 실시 형태)
도 9는 본 발명의 제4 실시 형태에 따른 부품 보호 방법의 일례를 나타내는 흐름도이다.
도 9에 나타내는 바와 같이, 제4 실시 형태가 도 8에 나타내는 제3 실시 형태와 다른 점은, 스텝 1 및 스텝 1b에 나타내는 부품 보호 처리 후, 스텝 5에 나타내는 바와 같이, 프리코팅 처리를 행하도록 한 것이다. 그 이외는, 제3 실시 형태와 마찬가지이다.
부품 보호 피막으로서 조면 실리콘막(2)을 형성하고, 성막되는 박막으로서 실리콘 질화물막[3(3b)]을 형성한 것으로 한다. 이 경우, 처리실(101)의 내부에 배치된 석영제의 부품(1)의 표면의 재질이, 부품 보호 피막(2)을 형성한 직후와, 성막 처리를 행한 직후에서는 다르게 된다. 부품 보호 피막(2)의 재질은, 부품 보호 피막(2)을 형성한 직후는 실리콘(Si)이며, 성막 처리를 행한 직후는 실리콘 질화물(SiN)이다. 이 때문에, 부품 보호 피막(2)을 형성한 직후에 반도체 웨이퍼 (W) 상에 형성된 실리콘 질화물막과, 부품(1)의 표면에 실리콘 질화물막[3(3b)]을 형성한 직후에 반도체 웨이퍼(W) 상에 형성된 실리콘 질화물막에서는, 반도체 웨이퍼(W) 상에 형성되는 막의 질이 미묘하여도 달라질 가능성이 있다. 만약, 반도체 웨이퍼(W) 상에 형성되는 막의 질이 미묘하여도 다른 경우에는, 반도체 웨이퍼(W) 간에서의, 실리콘 질화물막의 막질의 균일성의 편차가 성막 공정이 진행됨에 따라 확대될 가능성이 있다.
이 점, 본 제4 실시 형태에 있어서는, 스텝 1 및 스텝 1a에 나타내는 부품 보호 처리 후, 스텝 5에 나타내는 바와 같이 부품에 대하여 프리코팅 처리를 행하여, 부품 상의 조면 실리콘막(2)을, 성막되는 박막과 동일한 재질의 피막으로 덮도록, 본 예에서는 실리콘 질화물 피막으로 덮도록 한다. 이에 의해, 부품 보호 피막을 형성한 직후와, 성막 처리를 행한 직후에서, 처리실(101)의 내부에 배치된 석영제의 부품의 표면의 재질을 동일하게 할 수 있다.
따라서, 제4 실시 형태에 따르면, 제1 내지 제3 실시 형태와 마찬가지의 이점을 얻을 수 있음과 함께, 웨이퍼간에서의, 성막되는 박막, 본 예에 있어서는 반도체 웨이퍼 상의 실리콘 질화물막의 막질의 균일성의 편차가 확대되는 것을, 더욱 억제할 수 있다고 하는 이점을 얻을 수 있다.
이상, 본 발명을 몇 개의 실시 형태를 따라 설명하였지만, 본 발명은, 상기 실시 형태에 한정되는 일은 없고, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 실시 형태에 있어서는, 뱃치식의 성막 장치를 예시하였지만, 성막 장치는 뱃치식에 한정되는 것이 아니라, 매엽식의 성막 장치이어도 된다.
또한, 상기 실시 형태에 있어서는, 성막 장치(100)로서, 하나의 하단이 개방된 천정을 갖는 원통체 형상의 처리실(101)에 의해 복수의 반도체 웨이퍼(W)에 일괄적으로 성막 처리를 실시하는 처리 공간을 형성하는 예를 설명하였다. 그러나 성막 장치는 이것에 한정되는 것은 아니다. 예를 들어, 천정이 있는 원통체 형상의 석영제의 외벽과, 외벽의 내측에 설치되고, 원통 형상의 석영제의 내벽을 구비하고, 이 내벽의 내측을 복수의 반도체 웨이퍼(W)에 일괄적으로 성막 처리를 실시하는 처리 공간으로 하고, 외벽과 내벽 사이의 공간을 배기로로 하는 성막 장치에도, 상기 실시 형태는 적용 가능하다.
또한, 상기 실시 형태에 있어서는, 성막 장치(100)는 플라즈마 생성 기구(124)를 갖고 있었지만, 물론 플라즈마 생성 기구(124)는 없어도 된다. 이 경우에는, 성막 장치(100)는 열CVD 성막 장치, 또는 열ALD 성막 장치로 된다.
또한, 질화제 함유 가스 분산 노즐(120a)의 내측 및 불활성 가스 도입 노즐(120d)의 내측이나, 질화제 함유 가스 분산 노즐(120a)의 가스 토출 구멍(121a)의 내주면 및 불활성 가스 도입 노즐(120d)의 가스 토출부의 내주면에도, 약간의 실리콘 질화물이 퇴적되는 경우가 있다. 이 약간의 실리콘 질화물의 퇴적이, 질화제 함유 가스 분산 노즐(120a)이나 불활성 가스 도입 노즐(120d)에 악영향을 미치는 경우에는, 부품 보호 피막, 상기 실시 형태에서는 조면 실리콘막(2)을 형성할 때, 실리콘 원료 가스 공급원(118b)으로부터, 질화제 함유 가스 분산 노즐(120a) 및 불활성 가스 도입 노즐(120d)에도 실리콘 원료 가스, 예를 들어, 모노실란 가스를 공급하도록 한다. 이와 같이 하여, 질화제 함유 가스 분산 노즐(120a)의 내측 및 불활성 가스 도입 노즐(120d)의 내측, 및 질화제 함유 가스 분산 노즐(120a)의 가스 토출 구멍(121a)의 내주면 및 불활성 가스 도입 노즐(120d)의 가스 토출부의 내주면에도, 조면 실리콘막(2)이 형성되도록 함으로써, 상기 악영향에 대해서는 해소할 수 있다.
그 외, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변형할 수 있다.
W : 반도체 웨이퍼
1 : 부품
2 : 조면 실리콘막
3, 3a, 3b : 실리콘 질화물막

Claims (16)

  1. 성막 장치의 부품을 보호하는 부품 보호 방법으로서,
    상기 성막 장치의 처리실의 내부에서 피처리 기판에 대한 성막 처리를 행하기 전, 또는 행한 후, 상기 성막 장치의 처리실의 내부에 있고, 상기 성막 처리 중의 성막 분위기에 폭로되는 부품의 표면 상에 조면막을 형성하고, 상기 부품의 표면을 상기 조면막에 의해 피복하는 성막 장치의 부품 보호 방법.
  2. 제1항에 있어서,
    상기 부품은, 석영제인 성막 장치의 부품 보호 방법.
  3. 제2항에 있어서,
    상기 부품은, 상기 처리실, 상기 처리실 내에 배치된 가스를 도입하는 가스 도입관, 상기 피처리 기판을 재치하는 피처리 기판 재치 지그, 및 보온통 중 적어도 어느 하나를 포함하는 성막 장치의 부품 보호 방법.
  4. 제1항에 있어서,
    상기 조면막은, 조면 실리콘막인 성막 장치의 부품 보호 방법.
  5. 제4항에 있어서,
    상기 조면 실리콘막은, 상기 부품의 표면 상에 실리콘막을 형성한 후, 상기 실리콘막의 주위의 압력을 내리고, 상기 실리콘막의 표면 부분의 실리콘을 응집시켜 형성되는 성막 장치의 부품 보호 방법.
  6. 제5항에 있어서,
    상기 실리콘막은, 아몰퍼스 실리콘막을 포함하는 성막 장치의 부품 보호 방법.
  7. 제4항에 있어서,
    상기 성막 처리에 있어서 성막되는 막은, 실리콘 질화물막인 성막 장치의 부품 보호 방법.
  8. 피처리 기판에 대하여 성막 처리를 행하는 성막 방법으로서,
    성막 장치의 처리실의 내부에, 피처리 기판 재치 지그에 재치된 피처리 기판을 반입하는 공정과,
    상기 처리실의 내부에 있어서, 상기 피처리 기판에 대하여 성막 처리를 행하는 공정과,
    상기 성막 처리 전, 또는 상기 성막 처리 후, 또는 상기 성막 처리 전과 상기 성막 처리 후의 양쪽 중 어느 하나에, 상기 처리실의 내부에 있고, 상기 처리실의 내부에 있어서 성막 분위기에 폭로되는 부품의 표면 상에 조면막을 형성하고, 상기 부품의 표면을 상기 조면막에 의해 피복하는 공정을 포함하는 성막 방법.
  9. 제8항에 있어서,
    상기 조면막을 형성하는 공정이, 상기 성막 처리 후, 또는 상기 성막 처리 전과 상기 성막 처리 후의 양쪽에서 행해질 때,
    상기 조면막을 형성하는 공정은, 상기 성막 처리 1회마다 또는 복수회마다 행해지는 성막 방법.
  10. 제8항에 있어서,
    상기 조면막을 형성하는 공정 후, 성막되는 막과 동일한 막으로, 상기 조면막을 피복하는 공정을, 더 포함하는 성막 방법.
  11. 제8항에 있어서,
    상기 부품은, 석영제인 성막 방법.
  12. 제11항에 있어서,
    상기 부품은, 상기 처리실, 상기 처리실 내에 배치된 가스를 도입하는 가스 도입관, 상기 피처리 기판을 재치하는 피처리 기판 재치 지그, 및 보온통 중 적어도 어느 하나를 포함하는 성막 방법.
  13. 제8항에 있어서,
    상기 조면막은, 조면 실리콘막인 성막 방법.
  14. 제13항에 있어서,
    상기 조면 실리콘막은, 상기 부품의 표면 상에 실리콘막을 형성한 후, 상기 실리콘막의 주위의 압력을 내리고, 상기 실리콘막의 표면 부분의 실리콘을 응집시켜 형성되는 성막 방법.
  15. 제14항에 있어서,
    상기 실리콘막은, 아몰퍼스 실리콘막을 포함하는 성막 방법.
  16. 제13항에 있어서,
    상기 성막 처리에 있어서 성막되는 막은, 실리콘 질화물막인 성막 방법.
KR1020130030849A 2012-03-23 2013-03-22 성막 장치의 부품 보호 방법 및 성막 방법 KR20130108182A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012067573A JP5797595B2 (ja) 2012-03-23 2012-03-23 成膜装置のパーツ保護方法および成膜方法
JPJP-P-2012-067573 2012-03-23

Publications (1)

Publication Number Publication Date
KR20130108182A true KR20130108182A (ko) 2013-10-02

Family

ID=49212065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030849A KR20130108182A (ko) 2012-03-23 2013-03-22 성막 장치의 부품 보호 방법 및 성막 방법

Country Status (4)

Country Link
US (1) US20130251896A1 (ko)
JP (1) JP5797595B2 (ko)
KR (1) KR20130108182A (ko)
TW (1) TW201400637A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616555B (zh) * 2017-01-17 2018-03-01 漢民科技股份有限公司 應用於半導體設備之噴氣裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60120515A (ja) * 1983-12-05 1985-06-28 Hitachi Ltd 薄膜形成装置
JPS6333624U (ko) * 1986-08-19 1988-03-04
JPH09268367A (ja) * 1996-04-01 1997-10-14 Hitachi Ltd プラズマ処理による薄膜形成装置及び薄膜形成方法
JP3070660B2 (ja) * 1996-06-03 2000-07-31 日本電気株式会社 気体不純物の捕獲方法及び半導体製造装置
KR100224727B1 (ko) * 1996-11-30 1999-10-15 윤종용 웜웰형 반응챔버 및 이를 이용한 커패시터 제조방법
JPH11340144A (ja) * 1998-05-22 1999-12-10 Hitachi Ltd 半導体装置の製造方法
JP2000156480A (ja) * 1998-09-03 2000-06-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4113406B2 (ja) * 2002-09-24 2008-07-09 東京エレクトロン株式会社 プラズマ処理装置内部品の製造方法及びプラズマ処理装置内部品
JP2007234891A (ja) * 2006-03-01 2007-09-13 Hitachi Kokusai Electric Inc 基板処理装置
JP5558807B2 (ja) * 2007-03-22 2014-07-23 株式会社東芝 真空成膜装置用部品及び真空成膜装置
JP2009054984A (ja) * 2007-08-01 2009-03-12 Tosoh Corp 成膜装置部品及びその製造方法
JP2009064913A (ja) * 2007-09-05 2009-03-26 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
SG162642A1 (en) * 2009-01-06 2010-07-29 Frontken Singapore Pte Ltd Techniques for maintaining a substrate processing system

Also Published As

Publication number Publication date
JP5797595B2 (ja) 2015-10-21
JP2013201203A (ja) 2013-10-03
US20130251896A1 (en) 2013-09-26
TW201400637A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
KR101356445B1 (ko) 종형 성막 장치, 그의 사용 방법 및 기억 매체
JP4929811B2 (ja) プラズマ処理装置
KR100447284B1 (ko) 화학기상증착 챔버의 세정 방법
TW201936970A (zh) 用於氮化矽薄膜的處理
KR100684910B1 (ko) 플라즈마 처리 장치 및 그의 클리닝 방법
JP5801374B2 (ja) 半導体装置の製造方法、プログラム、及び基板処理装置
JP5793170B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20150259799A1 (en) Vertical heat treatment apparatus, method of operating vertical heat treatment apparatus, and storage medium
JP5971870B2 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
US20160376699A1 (en) Substrate processing apparatus, and storage medium
KR101246443B1 (ko) 금속계막의 성막 방법 및 기억 매체
JP5793241B1 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6656103B2 (ja) 窒化膜の成膜方法および成膜装置
JP6426893B2 (ja) コンタクト層の形成方法
TWI557269B (zh) 成膜方法
TW201900919A (zh) 矽氮化膜之成膜方法及成膜裝置
KR100934511B1 (ko) Ｔｉ계 막의 성막 방법 및 기억 매체
JP2019003998A (ja) 成膜装置、成膜装置のクリーニング方法及び記憶媒体
US20210198787A1 (en) Film forming method and system
KR20090067187A (ko) Ｔｉ계 막의 성막 방법 및 기억 매체
KR20150112820A (ko) 아몰퍼스 실리콘막 형성 장치의 세정 방법, 아몰퍼스 실리콘막의 형성 방법 및 아몰퍼스 실리콘막 형성 장치
JP7012563B2 (ja) 成膜方法および成膜装置
US20220208544A1 (en) Method of manufacturing semiconductor device, substrate processing method, non-transitory computer-readable recording medium and substrate processing apparatus
KR20130108182A (ko) 성막 장치의 부품 보호 방법 및 성막 방법
JP7455013B2 (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right