KR20130107459A - Oganic electro-luminesence display panel and manufactucring metod of the same - Google Patents

Oganic electro-luminesence display panel and manufactucring metod of the same Download PDF

Info

Publication number
KR20130107459A
KR20130107459A KR1020120029268A KR20120029268A KR20130107459A KR 20130107459 A KR20130107459 A KR 20130107459A KR 1020120029268 A KR1020120029268 A KR 1020120029268A KR 20120029268 A KR20120029268 A KR 20120029268A KR 20130107459 A KR20130107459 A KR 20130107459A
Authority
KR
South Korea
Prior art keywords
electrode
layer
storage
forming
drain
Prior art date
Application number
KR1020120029268A
Other languages
Korean (ko)
Other versions
KR101888445B1 (en
Inventor
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120029268A priority Critical patent/KR101888445B1/en
Publication of KR20130107459A publication Critical patent/KR20130107459A/en
Application granted granted Critical
Publication of KR101888445B1 publication Critical patent/KR101888445B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0847—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory without any storage capacitor, i.e. with use of parasitic capacitances as storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE: An organic electroluminescence display panel and a method for manufacturing the same are provided to obtain an aperture ratio by increasing the capacitance of a storage capacitor. CONSTITUTION: An organic electroluminescence device includes a first electrode (122), an organic layer (126), and a second electrode (128). The first electrode is connected to the drain electrode of a driving transistor. The organic layer is formed on the first electrode. The second electrode is formed on the organic layer. A storage capacitor includes a storage electrode and a second storage electrode. [Reference numerals] (AA) Switch TFT; (BB) Storage capacitor; (CC) Driving TFT

Description

유기 전계 발광 표시 패널 및 그의 제조 방법{OGANIC ELECTRO-LUMINESENCE DISPLAY PANEL AND MANUFACTUCRING METOD OF THE SAME}Organic electroluminescent display panel and manufacturing method thereof {OGANIC ELECTRO-LUMINESENCE DISPLAY PANEL AND MANUFACTUCRING METOD OF THE SAME}

본 발명은 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것으로, 특히 공정 수를 감소시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것이다. The present invention relates to an organic electroluminescent display panel and a method of manufacturing the same, and more particularly, to an organic electroluminescent display panel and a method of manufacturing the same that can reduce the number of processes.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치가 각광받고 있다. 유기 전계 발광 표시 장치는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다. The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Accordingly, an organic light emitting display device that displays an image by controlling the amount of light emitted from the organic light emitting layer as a flat panel display device capable of reducing weight and volume, which is a disadvantage of a cathode ray tube (CRT), has been in the spotlight. An organic light emitting display device is a self-luminous device using a thin light emitting layer between electrodes, and has an advantage of thinning like a paper.

액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 발광 소자와, 그 유기 발광 소자를 구동하는 셀 구동부를 포함한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 유기 발광 소자의 양극을 구동한다. In an active matrix OLED, pixels consisting of three color (R, G, B) sub-pixels are arranged in a matrix to display an image. Each sub-pixel includes an organic light emitting element and a cell driver for driving the organic light emitting element. The cell driver includes at least two thin film transistors and a storage capacitor connected between a gate line for supplying a scan signal, a data line for supplying a video data signal, and a common power line for supplying a common power signal. Drive the anode.

도 1은 종래 구동 박막 트랜지스터, 유기 전계 발광 소자, 스토리지 캐패시터를 나타낸 단면도이다. 구동 박막 트랜지스터는 액티브층(14), 게이트 절연막(12), 게이트 전극(6), 층간 절연막(18), 소스 및 드레인 전극(8,10)을 포함하며, 유기 전계 발광 소자는 컨택홀(20)을 통해 구동 박막 트랜지스터의 드레인 전극(10)과 접속된 제1 전극(22)과, 제1 전극(22)을 노출시키는 뱅크 절연막(24a)과, 뱅크 절연막(24a) 상에 스페이서(24b)를 포함하며, 스토리지 캐패시터는 층간 절연막(18)을 사이에 두고 제1 스토리지 전극(30)과 제2 스토리지 전극(34)이 중첩되어 형성된다. 1 is a cross-sectional view illustrating a conventional driving thin film transistor, an organic EL device, and a storage capacitor. The driving thin film transistor includes an active layer 14, a gate insulating layer 12, a gate electrode 6, an interlayer insulating layer 18, and source and drain electrodes 8 and 10. The organic EL device may include a contact hole 20. The first electrode 22 connected to the drain electrode 10 of the driving thin film transistor, the bank insulating film 24a exposing the first electrode 22, and the spacer 24b on the bank insulating film 24a. The storage capacitor includes a first storage electrode 30 and a second storage electrode 34 overlapping each other with an interlayer insulating layer 18 therebetween.

이러한, 유기 전계 발광 표시 패널의 제조 방법을 살펴보면, 제1 마스크 공정을 통해 액티브층(14)을 형성하는 공정과, 제2 마스크 공정을 통해 게이트 전극(6) 및 제1 스토리지 전극(30)을 형성하는 공정과, 제3 마스크 공정을 통해 소스 및 드레인 컨택홀을 형성하는 공정과, 제4 마스크 공정을 통해 소스 및 드레인 전극(8,10)을 형성하는 공정과, 제5 마스크 공정을 통해 컨택홀(20)을 포함하는 무기 절연 물질의 보호막(17)을 형성하는 공정과, 제6 마스크 공정을 통해 컨택홀(20)을 포함하는 유기 절연 물질의 보호막(19)을 형성하는 공정과, 제7 마스크 공정을 통해 드레인 전극(10)과 접속된 제1 전극(22)을 형성하는 공정과, 제8 마스크 공정을 통해 뱅크 절연막(24a)을 형성하는 공정과, 제9 마스크 공정을 통해 스페이서(24b)를 형성한다. 이와 같이, 유기 전계 발광 표시 패널은 적어도 9 마스크 공정이 필요하며, 그에 따른 공정 비용과 공정 시간이 증가하는 문제가 발생된다. In the method of manufacturing the organic light emitting display panel, a process of forming the active layer 14 through a first mask process and a gate electrode 6 and a first storage electrode 30 through a second mask process are performed. Forming, source and drain contact holes through a third mask process, forming source and drain electrodes 8 and 10 through a fourth mask process, and contacting through a fifth mask process Forming a protective film 17 of an inorganic insulating material including a hole 20, forming a protective film 19 of an organic insulating material including a contact hole 20 through a sixth mask process, and A process of forming a first electrode 22 connected to the drain electrode 10 through a seventh mask process, a process of forming a bank insulating film 24a through an eighth mask process, and a spacer (through a ninth mask process); 24b). As described above, the organic light emitting display panel needs at least nine mask processes, which increases the process cost and process time.

본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 공정 수를 감소시킬 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides an organic electroluminescent display panel and a method of manufacturing the same which can reduce the number of processes.

이를 위하여, 본 발명에 따른 유기 전계 발광 표시 패널은 기판 상에 형성된 액티브층, 게이트 절연막, 게이트 전극, 게이트 절연막, 소스 및 드레인 전극을 포함하는 스위치 트랜지스터 및 구동 트랜지스터와, 상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극과, 상기 제1 전극 상에 형성되어 빛을 발광하는 유기층과, 상기 유기층 상에 형성된 제2 전극을 포함하는 유기 전계 발광 소자와, 상기 스위치 트랜지스터의 액티브층과 동일층에 형성된 제1 스토리지 전극과, 상기 제1 스토리지 전극과 상기 게이트 절연막을 사이에 두고 중첩되는 부분이 단일층으로 형성되며, 상기 스위치 트랜지스터의 드레인 전극과 컨택홀을 통해 접속하는 부분이 이중층으로 형성된 제2 스토리지 전극을 포함하는 스토리지 캐패시터를 구비하는 것을 특징으로 한다. To this end, the organic light emitting display panel according to the present invention includes a switch transistor and a driving transistor including an active layer, a gate insulating film, a gate electrode, a gate insulating film, a source and a drain electrode formed on a substrate, a drain electrode of the driving transistor, An organic electroluminescent element comprising a connected first electrode, an organic layer formed on the first electrode to emit light, and a second electrode formed on the organic layer, and formed on the same layer as the active layer of the switch transistor A first storage electrode, and a portion overlapping with the first storage electrode and the gate insulating layer is formed in a single layer, and a second storage portion formed in a double layer is connected to the drain electrode of the switch transistor through a contact hole And a storage capacitor including an electrode.

여기서, 상기 단일층은 투명 전극으로 형성되며, 상기 이중층은 투명 전극과 불투명 전극이 적층되어 형성된 것을 특징으로 한다. Here, the single layer is formed of a transparent electrode, the double layer is characterized in that the transparent electrode and the opaque electrode is formed by stacking.

또한, 상기 스토리지 캐패시터는 상기 층간 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되도록 형성되는 제3 스토리지 전극을 더 포함하며, 상기 제3 스토리지 전극은 상기 스위치 트랜지스터의 드레인 전극과 동일 공정에서 형성된 것을 특징으로 한다. The storage capacitor may further include a third storage electrode formed to overlap the second storage electrode with the interlayer insulating layer interposed therebetween, wherein the third storage electrode is formed in the same process as the drain electrode of the switch transistor. It features.

그리고, 상기 게이트 전극은 투명 전극과 불투명 전극으로 이중층으로 형성되며, 상기 게이트 전극과 상기 제2 스토리지 전극과 동일 공정에서 형성되는 것을 특징으로 한다. The gate electrode is formed of a transparent layer and an opaque electrode in a double layer, and is formed in the same process as the gate electrode and the second storage electrode.

또한, 상기 제1 전극을 노출시키도록 뱅크홀이 형성된 뱅크 절연막을 더 포함하며, 상기 뱅크홀 내에 상기 유기층이 형성되는 것을 특징으로 한다. The display device may further include a bank insulating layer in which a bank hole is formed to expose the first electrode, and the organic layer is formed in the bank hole.

그리고, 상기 뱅크 절연막 상에 스페이서를 더 포함하며, 상기 스페이서는 상기 뱅크 절연막과 일체화된 것을 특징으로 한다. And a spacer on the bank insulating film, wherein the spacer is integrated with the bank insulating film.

본 발명에 따른 유기 전계 발광 표시 패널의 제조 방법은 기판 상에 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층과 제1 스토리지 전극을 형성하는 단계와, 상기 액티브층과 상기 제1 스토리지 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 게이트 전극과, 제2 스토리지 전극, 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층의 소스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극과 제2 스토리지 전극이 형성된 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막과 상기 게이트 절연막을 관통하여 상기 액티브층의 소스 및 드레인 영역을 노출시키는 소스 및 드레인 컨택홀과, 제2 스토리지 전극을 노출시키는 스토리지 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 소스 및 드레인 전극을 형성하고, 상기 스토리지 컨택홀에 제3 스토리지 전극을 형성하는 단계와, 상기 구동 트랜지스터의 드레인 전극을 노출시키는 보호막을 형성하는 단계와, 상기 구동 트랜지스터의 드레인 전극과 접속된 유기 전계 발광 소자를 형성하는 단계를 포함하며, 상기 제2 스토리지 전극은 상기 제1 스토리지 전극과 상기 게이트 절연막을 사이에 두고 중첩되는 부분이 단일층으로 형성되며, 상기 스위치 트랜지스터의 드레인 전극과 상기 스토리지 컨택홀을 통해 접속하는 부분이 이중층으로 형성되는 것을 특징으로 한다. A method of manufacturing an organic light emitting display panel according to the present invention includes forming an active layer and a first storage electrode of each of a switch transistor and a driving transistor on a substrate, and forming the active layer and the first storage electrode on a substrate. Forming a gate insulating film, and forming a gate electrode of each of the switch transistor and a driving transistor, and a source and drain region of an active layer of each of the second storage electrode, the switch transistor, and the driving transistor on the gate insulating film; A source and drain contact hole forming an interlayer insulating film on the substrate on which the gate electrode and the second storage electrode are formed, and exposing the source and drain regions of the active layer through the interlayer insulating film and the gate insulating film, and the second storage electrode. To form a storage contact hole that exposes Forming source and drain electrodes of the switch transistor and the driving transistor in the source and drain contact holes, and forming a third storage electrode in the storage contact hole, and exposing the drain electrode of the driving transistor. Forming a passivation layer; and forming an organic EL device connected to the drain electrode of the driving transistor, wherein the second storage electrode overlaps the first storage electrode with the gate insulating layer interposed therebetween. The single layer is formed, and the drain electrode of the switch transistor and the portion connected through the storage contact hole are formed in a double layer.

이때, 상기 게이트 절연막 상에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 게이트 전극과, 제2 스토리지 전극, 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층의 소스 및 드레인 영역을 형성하는 단계는 상기 게이트 절연막 상에 투명 전극층, 불투명 전극층, 포토레지스트를 순차적으로 형성하는 단계와, 상기 포토레지스트를 부분 노광 마스크를 통해 서로 다른 두께를 가지는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 투명 전극층 및 불투명 전극층을 패터닝하여 투명 전극 및 불투명 전극으로 이루어진 이중층의 게이트 전극과 이중층의 제2 스토리지 전극을 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 애싱하여 상기 제2 포토레지스트 패턴을 제거하고, 상기 제1 포토레지스트 패턴을 남게 하는 단계와, 상기 남은 제1 포토레지스트 패턴을 이용해서 상기 제1 스토리지 전극과 중첩되는 부분에 불투명 전극을 제거하여 투명 전극만 남게 하고, 상기 스토리지 컨택홀이 형성되는 부분에 투명 전극과 불투명 전극의 이중층으로 이루어진 제2 스토리지 전극을 형성하는 단계와, 상기 남은 제1 포토레지스트 패턴을 제거하고 n+ 또는 p+ 불순물을 도핑하여 상기 액티브층의 소스 및 드레인 영역을 형성하고, 상기 제1 스토리지 전극을 도전성을 갖도록 형성하는 단계를 포함하는 것을 특징으로 한다.In this case, forming the gate electrode of each of the switch transistor and the driving transistor on the gate insulating film, and the source and drain regions of the active layer of each of the second storage electrode, the switch transistor and the driving transistor are transparent on the gate insulating film. Sequentially forming an electrode layer, an opaque electrode layer, and a photoresist; forming first and second photoresist patterns having different thicknesses through the partial exposure mask; and forming the first and second photoresists. Patterning the transparent electrode layer and the opaque electrode layer by an etching process using a resist pattern to form a double layer gate electrode and a second storage electrode formed of the transparent electrode and the opaque electrode, and ashing the first and second photoresist patterns Remove the second photoresist pattern Leaving the first photoresist pattern, and removing the opaque electrode in a portion overlapping with the first storage electrode by using the remaining first photoresist pattern to leave only the transparent electrode, and the storage contact hole Forming a second storage electrode formed of a double layer of a transparent electrode and an opaque electrode on the portion to be formed; removing the remaining first photoresist pattern and doping n + or p + impurities to form source and drain regions of the active layer; And forming the first storage electrode to have conductivity.

또한, 상기 구동 트랜지스터의 드레인 전극과 접속된 유기 전계 발광 소자를 형성하는 단계는 상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극을 상기 보호막 상에 형성하는 단계와, 상기 제1 전극을 노출시키는 뱅크 홀을 가지는 뱅크 절연막과 스페이서를 동시에 형성하는 단계와, 상기 뱅크 홀 내에 유기층과 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The forming of the organic light emitting diode connected to the drain electrode of the driving transistor may include forming a first electrode connected to the drain electrode of the driving transistor on the passivation layer, and exposing the first electrode. And simultaneously forming a bank insulating film and a spacer having a hole, and forming an organic layer and a second electrode in the bank hole.

이때, 상기 스페이서는 상기 뱅크 절연막과 일체화된 것을 특징으로 한다. In this case, the spacer is characterized in that it is integrated with the bank insulating film.

본 발명에 따른 유기 전계 발광 표시 패널 및 그의 제조 방법은 액티브층과 제1 스토리지 전극을 동일 공정에서 형성하고, 게이트 전극과 제2 스토리지 전극을 동일 공정에서 형성하고, 드레인 전극과 제3 스토리지 전극을 동일 공정에서 형성하고, 뱅크 절연막과 스페이서를 동일 공정에서 형성함으로써 공정 수를 감소시킬 수 있으며, 그에 따른 공정 비용과 공정 시간을 감소시킬 수 있다. The organic light emitting display panel and the method of manufacturing the same according to the present invention form the active layer and the first storage electrode in the same process, the gate electrode and the second storage electrode are formed in the same process, and the drain electrode and the third storage electrode are formed. By forming in the same process and forming the bank insulating film and the spacer in the same process, the number of processes can be reduced, and thus the process cost and process time can be reduced.

또한, 게이트 절연막을 사이에 두고 제1 스토리지 전극과 제2 스토리지 전극이 중첩되어 형성된 제1 스토리지 캐패시터와, 층간 절연막을 사이에 두고 제2 스토리지 전극과 제3 스토리지 전극이 중첩되어 형성된 제2 스토리지 캐패시터를 형성함으로써 스토리지 캐패시터의 용량을 늘릴 수 있다. In addition, the first storage capacitor formed by overlapping the first storage electrode and the second storage electrode with the gate insulating film interposed therebetween, and the second storage capacitor formed by overlapping the second storage electrode and the third storage electrode with the interlayer insulating film interposed therebetween. The capacity of the storage capacitor can be increased by forming a.

이에 따라, 스토리지 캐패시터의 용량을 증가함으로써 그에 따른 스토리지 캐패시터의 면적을 줄일 수 있어 개구율 확보를 할 수 있다. Accordingly, by increasing the capacity of the storage capacitor it is possible to reduce the area of the storage capacitor, thereby ensuring the aperture ratio.

그리고, 게이트 절연막을 사이에 두고 제1 스토리지 전극과 중첩되는 부분의 제2 스토리지 전극은 단일층으로 형성하여 제1 스토리지 전극의 불순물 도핑을 용이하게 할 수 있으며, 스토리지 컨택홀과 중첩되는 부분의 제2 스토리지 전극은 이중층으로 형성하여 스토리지 컨택홀 형성시 식각액에 의해 오픈되는 것을 방지할 수 있다. The second storage electrode of the portion overlapping the first storage electrode with the gate insulating layer interposed therebetween can be formed as a single layer to facilitate doping of the impurity of the first storage electrode, and the second storage electrode of the portion overlapping the storage contact hole can be formed. The second storage electrode may be formed as a double layer to prevent the storage contact hole from being opened by the etchant.

도 1은 종래 구동 박막 트랜지스터, 유기 전계 발광 소자, 스토리지 캐패시터를 나타낸 단면도이다.
도 2는 본 발명에 따른 유기 전계 발광 표시 패널의 한 화소를 나타낸 회로도이다.
도 3은 도 2에 도시된 유기 전계 발광 표시 패널의 단면도이다.
도 4는 종래 스위치 박막 트랜지스터와 스토리지 캐패시터가 접속한 부분을 도시한 단면도이다.
도 5a 내지 도 5g는 도 3에 도시된 본 발명에 따른 유기 전계 발광 표시 패널의 제조방법을 나타낸 단면도들이다.
도 6a 내지 도 6c는 도 5b에 도시된 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들이다. 1 is a cross-sectional view illustrating a conventional driving thin film transistor, an organic EL device, and a storage capacitor.
2 is a circuit diagram illustrating one pixel of an organic light emitting display panel according to the present invention.
3 is a cross-sectional view of the organic light emitting display panel illustrated in FIG. 2.
4 is a cross-sectional view illustrating a portion where a conventional switch thin film transistor and a storage capacitor are connected.
5A through 5G are cross-sectional views illustrating a method of manufacturing an organic light emitting display panel according to the present invention shown in FIG. 3.
6A through 6C are cross-sectional views for describing in detail the second mask process illustrated in FIG. 5B.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The configuration of the present invention and the operation and effect thereof will be clearly understood through the following detailed description. Before describing the present invention in detail, the same components are denoted by the same reference symbols as possible even if they are displayed on different drawings. In the case where it is judged that the gist of the present invention may be blurred to a known configuration, do.

이하, 본 발명의 바람직한 실시 예를 도 2 내지 도 6c를 참조하여 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2 to 6C.

도 2는 본 발명에 따른 유기 전계 발광 표시 패널의 한 화소를 나타낸 회로도이고, 도 3은 도 2에 도시된 유기 전계 발광 표시 패널의 단면도이다. FIG. 2 is a circuit diagram illustrating one pixel of the organic light emitting display panel according to the present invention, and FIG. 3 is a cross-sectional view of the organic light emitting display panel shown in FIG. 2.

도 2 및 도 3에 도시된 바와 같이 본 발명에 따른 유기 전계 발광 표시 패널은 스캔 신호를 공급하는 게이트 라인(GL)과, 데이터 신호를 공급하는 데이터 라인(DL)과, 전원 신호를 공급하는 전원 라인(PL)과, 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)과 접속된 셀 구동부(400)와, 셀 구동부(400)와 전원 라인(PL)과 접속된 유기 전계 발광 소자(OLED)를 포함한다. As shown in FIG. 2 and FIG. 3, the organic light emitting display panel according to the present invention includes a gate line GL for supplying a scan signal, a data line DL for supplying a data signal, and a power supply for supplying a power signal. The cell driver 400 connected to the line PL, the gate line GL, the data line DL, and the power supply line PL, and the organic electroluminescence connected to the cell driver 400 and the power supply line PL An element OLED is included.

셀 구동부(400)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 트랜지스터(TS)과, 스위치 박막 트랜지스터(TS) 및 유기 전계 발광 소자(OLED)의 제1 전극(122)과 접속된 구동 트랜지스터(TD)와, 스위치 박막 트랜지스터(TS)의 드레인 전극(210)과 접속된 스토리지 캐패시터(C)를 구비한다. The cell driver 400 is connected to the switch transistor TS connected to the gate line GL and the data line DL, and to the first electrode 122 of the switch thin film transistor TS and the organic light emitting diode OLED. The driving transistor TD and the storage capacitor C connected to the drain electrode 210 of the switch thin film transistor TS.

스위치 박막 트랜지스터(TS)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극(106)으로 공급한다.The switch thin film transistor TS is turned on when a scan pulse is supplied to the gate line GL, thereby turning on the data signal supplied to the data line DL to the gate electrode 106 of the storage capacitor C and the driving thin film transistor T2. ).

이를 위해, 스위치 박막 트랜지스터(TS)는 도 3에 도시된 바와 같이 기판(100) 상에 버퍼막(116), 액티브층(214)이 형성되며, 게이트 전극(206)은 액티브층(214)의 채널 영역(214C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 게이트 전극(206)은 투명 전극(206a) 및 불투명 전극(206b)으로 이루어진 이중층으로 형성된다. 소스 전극(208) 및 드레인 전극(210)은 게이트 전극(206)과 층간 절연막(118)을 사이에 두고 절연되게 형성된다. 소스 전극(208)과, 드레인 전극(210)은 층간 절연막(118) 및 게이트 절연막(112)을 관통하는 소스 컨택홀(224S) 및 드레인 컨택홀(224D) 각각을 통해 n+ 또는 p+불순물이 주입된 액티브층(214)의 소스 영역(214S) 및 드레인 영역(214D) 각각과 접속된다. 또한, 액티브층(214)은 오프 전류를 감소시키기 위해 채널 영역(214C)과 소스 및 드레인 영역(214S,214D) 사이에 n- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역(미도시) 더 구비할 수 있다. 그리고, 소스 및 드레인 전극(208,210)은 단일층 또는 세층으로 형성할 수 있다. 단일층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성할 수 있으며, 세층으로는 Mo/Al/Mo, Ti/Al/Ti,Cu/Mo/Ti,Mo/Ti/Al(Nd)으로 형성할 수 있다. 이때, 알루미늄은 마이그레이션(Migration)이 발생할 수 있어 알루미늄을 사이에 두고 Mo 또는 Ti을 형성할 수 있다. To this end, in the switch thin film transistor TS, a buffer layer 116 and an active layer 214 are formed on the substrate 100 as shown in FIG. 3, and the gate electrode 206 is formed of the active layer 214. The channel region 214C and the gate insulating layer 112 are interposed therebetween. The gate electrode 206 is formed of a double layer consisting of a transparent electrode 206a and an opaque electrode 206b. The source electrode 208 and the drain electrode 210 are formed to be insulated from each other with the gate electrode 206 and the interlayer insulating layer 118 therebetween. The source electrode 208 and the drain electrode 210 are implanted with n + or p + impurities through the source contact hole 224S and the drain contact hole 224D respectively penetrating the interlayer insulating film 118 and the gate insulating film 112. Each of the source region 214S and the drain region 214D of the active layer 214 is connected. Also, the active layer 214 (LDD) region (not shown) in which n- impurity is implanted between the channel region 214C and the source and drain regions 214S and 214D to reduce the off current. ) Can be further provided. In addition, the source and drain electrodes 208 and 210 may be formed as a single layer or three layers. Single layer can be formed of Mo, Ti, Cu, AlNd, Al, Cr, Mo alloy, Cu alloy, Al alloy, etc., and three layers are Mo / Al / Mo, Ti / Al / Ti, Cu / Mo / Ti, Mo / Ti / Al (Nd) can be formed. At this time, the aluminum may be migrated to form Mo or Ti with the aluminum interposed therebetween.

구동 박막 트랜지스터(TD)는 게이트 전극(106)으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 유기 전계 발광 소자(OLED)로 공급되는 전류를 제어함으로써 유기 전계 발광 소자(OLED)의 발광량을 조절하게 된다. The driving thin film transistor TD controls the current supplied from the power line PL to the organic light emitting diode OLED in response to a data signal supplied to the gate electrode 106 to adjust the amount of light emitted from the organic light emitting diode OLED. Will be adjusted.

이를 위해, 구동 박막 트랜지스터(TD)는 도 3에 도시된 바와 같이 하부 기판(100) 상에 버퍼막(116), 액티브층(114)이 형성되며, 게이트 전극(106)은 액티브층의 채널 영역(114C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 게이트 전극(106)은 투명 전극(106a) 및 불투명 전극(106b)으로 이루어진 이중층으로 형성된다. 소스 전극(108) 및 드레인 전극(110)은 게이트 전극(106)과 층간 절연막(126)을 사이에 두고 절연되게 형성된다. 소스 전극(108)과, 드레인 전극(110)은 층간 절연막(126) 및 게이트 절연막(112)을 관통하는 소스 컨택홀(124S) 및 드레인 컨택홀(124D) 각각을 통해 n+ 불순물이 주입된 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D) 각각과 접속된다. 또한, 액티브층(114)은 오프 전류를 감소시키기 위해 채널 영역(114C)과 소스 및 드레인 영역(114S,114D) 사이에 n- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역(미도시) 더 구비하기도 한다. 그리고, 구동 박막 트랜지스터, 스위치 박막 트랜지스터, 스토리지 캐패시터를 덮는 보호막(119)을 포함하며, 보호막(119)은 구동 트랜지스터의 드레인 전극(110)을 노출시키는 화소 컨택홀(120)이 형성된다. 그리고, 소스 및 드레인 전극(108,110)은 단일층 또는 세층으로 형성할 수 있다. 단일층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성할 수 있으며, 세층으로는 Mo/Al/Mo, Ti/Al/Ti,Cu/Mo/Ti,Mo/Ti/Al(Nd)으로 형성할 수 있다. To this end, in the driving thin film transistor TD, a buffer layer 116 and an active layer 114 are formed on the lower substrate 100 as shown in FIG. 3, and the gate electrode 106 is a channel region of the active layer. It overlaps with 114C and the gate insulating film 112 in between. The gate electrode 106 is formed of a double layer consisting of a transparent electrode 106a and an opaque electrode 106b. The source electrode 108 and the drain electrode 110 are formed so as to be insulated with the gate electrode 106 and the interlayer insulating film 126 interposed therebetween. The source electrode 108 and the drain electrode 110 are active layers in which n + impurities are implanted through each of the source contact hole 124S and the drain contact hole 124D passing through the interlayer insulating layer 126 and the gate insulating layer 112. It is connected to each of the source region 114S and the drain region 114D of 114. The active layer 114 includes a lightly doped drain (LDD) region (not shown) doped with an n-impurity between the channel region 114C and the source and drain regions 114S and 114D to reduce the off current ). The passivation layer 119 may be formed to cover the driving thin film transistor, the switch thin film transistor, and the storage capacitor, and the passivation layer 119 may include a pixel contact hole 120 exposing the drain electrode 110 of the driving transistor. The source and drain electrodes 108 and 110 may be formed in a single layer or three layers. Single layer can be formed of Mo, Ti, Cu, AlNd, Al, Cr, Mo alloy, Cu alloy, Al alloy, etc., and three layers are Mo / Al / Mo, Ti / Al / Ti, Cu / Mo / Ti, Mo / Ti / Al (Nd) can be formed.

유기 전계 발광 소자는 구동 박막 트랜지스터의 드레인 전극(110)과 접속하는 제1 전극(122)과, 제1 전극(122)을 노출시키는 뱅크홀을 포함하는 뱅크 절연막(150a)과, 뱅크 절연막(150a) 상에 셀 갭을 유지시키기 위해 형성된 스페이서(150b)와, 뱅크홀을 통해 노출된 제1 전극(122) 위에 형성된 유기층(126)과, 유기층(126) 위에 형성된 제2 전극(128)으로 구성된다. 이러한, 유기 전계 발광 소자는 제1 전극(122)과 제2 전극(128) 사이에 전압을 인가하면, 제1 전극(122)으로부터 정공이 제2 전극(128)으로부터 전자가 주입되어 발광층에서 재결합하여 이로 인한 엑시톤(exciton)이 생성되며, 이 엑시톤이 기저상태로 떨어지면서 빛이 방출된다. 또한, 스페이서(150b)는 뱅크 절연막(150a)과 일체화되어 형성되어 동일 공정에서 동시에 형성된다. 이에 따라, 하나의 마스크로 스페이서(150b)와 뱅크 절연막(150a)을 동시에 형성하므로 그에 따른 마스크 수를 줄일 수 있으며, 공정 시간 및 비용을 줄일 수 있다. 한편, 제1 전극(122)은 구동 박막 트랜지스터의 드레인 전극(110)과 접속하는 것을 도시하였지만, 제1 전극(122)은 회로 구성에 따라 구동 박막 트랜지스터의 소스 전극(108)과 접속할 수 있다. 이에 따라, 제1 전극(122)은 구동 박막 트랜지스터의 소스 전극(108) 또는 드레인 전극(110)과 접속할 수 있으므로 이에 한정하지 않는다. The organic EL device includes a first insulating film 122a connected to the drain electrode 110 of the driving thin film transistor, a bank insulating film 150a including a bank hole exposing the first electrode 122, and a bank insulating film 150a. A spacer 150b formed to maintain a cell gap on the photovoltaic layer, an organic layer 126 formed on the first electrode 122 exposed through the bank hole, and a second electrode 128 formed on the organic layer 126. do. In the organic electroluminescent device, when a voltage is applied between the first electrode 122 and the second electrode 128, holes are injected from the first electrode 122 and electrons are injected from the second electrode 128 to be recombined in the emission layer. This produces excitons, which emit light as they fall to the ground. In addition, the spacer 150b is formed integrally with the bank insulating film 150a and is simultaneously formed in the same process. Accordingly, since the spacer 150b and the bank insulating layer 150a are simultaneously formed with one mask, the number of masks can be reduced accordingly, and the process time and cost can be reduced. Meanwhile, although the first electrode 122 is illustrated to be connected to the drain electrode 110 of the driving thin film transistor, the first electrode 122 may be connected to the source electrode 108 of the driving thin film transistor according to the circuit configuration. Accordingly, since the first electrode 122 may be connected to the source electrode 108 or the drain electrode 110 of the driving thin film transistor, the first electrode 122 is not limited thereto.

제1 전극(122)은 양극(Anode)으로 반사 전극 재질로 형성되며, 제2 전극(128)은 음극(Cathode)으로 투명 전극으로 형성된다. 이는, 도 3에 도시된 바와 같이 전면 발광할 수 있으며, 제1 및 제2 전극(122,128)의 재질에 따라 전면으로 발광하는 전면 발광(Top Emission), 하부 기판(100)의 후면으로 발광하는 후면 발광(Bottom Emission), 전면 및 후면으로 발광하는 양면 발광을 할 수 있다. 따라서, 제1 및 제2 전극(122,128) 재질을 상기와 같이 한정하지 않는다. The first electrode 122 is formed of a reflective electrode material as an anode, and the second electrode 128 is formed of a transparent electrode as a cathode. As shown in FIG. 3, the light emitting device may emit top surface light. The top emission may emit light toward the front surface according to the materials of the first and second electrodes 122 and 128, and the rear surface may emit light toward the rear surface of the lower substrate 100. Light emission, double-sided light emission to the front and rear can be performed. Therefore, the material of the first and second electrodes 122 and 128 is not limited as described above.

유기 공통층(126)은 제1 전극(122) 상에 정공 주입층(Hole Injection Layer;HIL), 정공 수송층(Hole Transport Layer;HTL), 발광층(Emitting Layer;EML), 전자 수송층(Electron Transport Layer;ETL), 전자 주입층(Electron Injection Layer;EIL)이 순차적으로 적층된 구조를 가진다. The organic common layer 126 may include a hole injection layer (HIL), a hole transport layer (HTL), an emitting layer (EML), and an electron transport layer on the first electrode 122. (ETL) and an electron injection layer (EIL) are sequentially stacked.

스토리지 캐패시터(C)는 스위치 박막 트랜지스터(TS)가 턴-오프되더라도 구동 박막 트랜지스터(TD)를 통해 일정한 전류가 흐르게 한다. 구체적으로, 스위치 박막 트랜지스터(TS)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 유기 전계 발광 소자(OLED)가 발광을 유지하게 한다. The storage capacitor C allows a constant current to flow through the driving thin film transistor TD even when the switch thin film transistor TS is turned off. Specifically, even when the switch thin film transistor TS is turned off, the driving thin film transistor TD is supplied with a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor C. The organic electroluminescent element (OLED) keeps light emission.

이를 위해, 스토리지 캐패시터(C)는 게이트 절연막(112)을 사이에 두고 제1 스토리지 전극(130)과 제2 스토리지 전극(132a)이 중첩되어 형성된 제1 스토리지 캐패시터(Cst1)와, 층간 절연막(118)을 사이에 두고 제2 스토리지 전극(132a)과 제3 스토리지 전극(134)이 중첩되어 형성되어 제2 스토리지 캐패시터(Cst2)를 포함한다. 이와 같이, 본 발명은 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)를 형성함으로써 캐패시터의 용량을 늘릴 수 있다. To this end, the storage capacitor C includes the first storage capacitor Cst1 and the interlayer insulating layer 118 formed by overlapping the first storage electrode 130 and the second storage electrode 132a with the gate insulating layer 112 interposed therebetween. The second storage electrode 132a and the third storage electrode 134 are overlapped with each other to include a second storage capacitor Cst2. As described above, the present invention can increase the capacity of the capacitor by forming the first and second storage capacitors Cst1 and Cst2.

다시 말하여, 캐패시터(C)는 하기 [수학식 1]과 같은 관계식을 가지며, 유전율(εr) 및 전극의 면적(A)에 비례하며, 절연층의 두께(t)에 반비례하는 관계식을 갖는다. 즉, 두 전극 간의 절연층의 두께(t)가 얇을수록 캐패시터(C)의 값이 증가되며, 두 전극 간의 절연층의 두께(t)가 얇을수록 캐패시터(C)의 값이 감소되는 것과 같이 두 전극 간의 절연층의 두께와 캐패시터의 용량이 반비례한다. In other words, the capacitor C has a relation as shown in Equation 1 below, is proportional to the dielectric constant ε r and the area A of the electrode, and has a relation inversely proportional to the thickness t of the insulating layer. . That is, as the thickness t of the insulating layer between the two electrodes is thinner, the value of the capacitor C increases, and as the thickness t of the insulating layer between the two electrodes becomes thinner, the value of the capacitor C decreases. The thickness of the insulating layer between the electrodes is inversely proportional to the capacitance of the capacitor.

한편, [수학식 1]에서 εr은 유전율(Relative Dielectric Constant)을 의미하며, ε0은 진공의 유전율을 의미하며, A는 면적(cm2)을 의미하고, t는 두 전극 간의 절연층의 두께를 의미한다. Meanwhile, in [Equation 1], ε r means a relative dielectric constant, ε 0 means a dielectric constant of vacuum, A means an area (cm 2 ), and t denotes an insulating layer between two electrodes. Means thickness.

Figure pat00001
Figure pat00001

일반적으로, 층간 절연막(118)의 두께보다 게이트 절연막(112)의 두께를 두 세배 정도 얇게 형성된다. 이에 따라, 게이트 절연막(112)을 사이에 두고 형성된 제1 스토리지 캐패시터(Cst1)의 값이 층간 절연막(118)을 사이에 두고 형성된 제2 스토리지 캐패시터(Cst2)의 값보다 큰 값이 된다. 이에 따라, 도 1에 도시된 종래 기술은 두 전극이 층간 절연막(18)을 사이에 두고 중첩되어 스토리지 캐패시터를 형성함으로써 캐패시터의 값이 크지 않게 되지만, 본 발명은 공정 수를 감소하면서 제1 및 제2 스토리지 캐패시터(Cst1, Cst2)를 가짐으로써 그에 따른 캐패시터의 용량을 증가시킬 수 있다. 또한, 캐패시터의 용량을 증가시킴으로써 스토리지 전극의 면적을 줄여 그에 따른 개구율을 확보할 수 있다. 한편, 스토리지 전극의 면적이 늘어나게 되면, 후면 발광 방식의 유기 전계 발광 표시 패널의 개구율이 작게 된다. In general, the thickness of the gate insulating layer 112 is two to three times thinner than the thickness of the interlayer insulating layer 118. Accordingly, the value of the first storage capacitor Cst1 formed with the gate insulating layer 112 therebetween is greater than the value of the second storage capacitor Cst2 formed with the interlayer insulating layer 118 therebetween. Accordingly, in the prior art shown in FIG. 1, two electrodes overlap each other with an interlayer insulating film 18 therebetween to form a storage capacitor, so that the value of the capacitor is not large. By having two storage capacitors Cst1 and Cst2, the capacity of the capacitor can be increased accordingly. In addition, by increasing the capacity of the capacitor it is possible to reduce the area of the storage electrode to secure the aperture ratio accordingly. On the other hand, when the area of the storage electrode is increased, the aperture ratio of the organic light emitting display panel of the back emission type is reduced.

제1 스토리지 전극(130)은 스위치 박막 트랜지스터와 구동 박막 트랜지스터 각각의 액티브층(114,214)과 동일층에 동일 공정에서 형성되며, 액티브층(114,214)에 p+ 또는 n+ 불순물이 도핑되어 도전성을 갖게 된다. 제3 스토리지 전극(134)은 스위치 박막 트랜지스터와 구동 박막 트랜지스터 각각의 드레인 전극(110,210)과 동일층에 동일 공정에서 형성된다. 이때, 제3 스토리지 전극(134)은 드레인 전극(110,210)과 동일층에 동일 공정에서 형성되므로 드레인 전극(110,210)과 마찬가지로 단일층 또는 세층으로 형성할 수 있다. 그리고, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터와 구동 박막 트랜지스터 각각의 게이트 전극(106,206)과 동일층에 형성된다. 이때, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터의 드레인 전극(210)과 스토리지 컨택홀(136)을 통해 접속된다. 제2 스토리지 전극(132a,132b)은 부분적으로 이중층(132a,132b)으로 형성되며, 이중층(132a,132b)으로 형성된 부분을 제외하고 단일층(132a)으로 형성된다. 구체적으로, 제2 스토리지 전극(132a,132b)은 제1 스토리지 전극(130)과 중첩되는 영역은 투명 전극(132a)으로 형성되며, 스위치 박막 트랜지스터의 드레인 전극(210)과 스토리지 컨택홀(136)을 통해 접속되는 부분은 투명 전극(132a) 및 불투명 전극(132b)이 적층된 이중층으로 형성된다. 이와 같이, 스토리지 컨택홀(136)과 중첩되는 부분의 제2 스토리지 전극(132a,132b)은 스토리지 컨택홀(136) 형성시 식각액에 의해 제2 스토리지 전극(132a,132b)이 투명 전극 또는 단일층으로 형성될 경우에 오픈될 수 있기 때문에 스토리지 컨택홀(136)과 접속하는 부분은 이중층으로 형성된다. 이는, 유기 전계 발광 표시 패널이 박형화 및 경량화가 추구되고 있기 때문에 각 층은 점점 얇게 형성되게 되어 컨택홀이 형성되는 영역의 층은 식각액의 영향을 받아 오픈될 수 있다. 특히, 포토리소그래피 공정 이후, BOE(Buffered Oxide Etchant) 용액(식각액)에 의해 절연층을 식각할 때, 투명 전극이 제거되거나 오픈된다. 이러한 BOE 용액와 같은 식각액은 투명 전극층 외에도 알루미늄 등과 같은 금속층도 오픈시킨다. 도 4는 종래 스위치 박막 트랜지스터와 스토리지 캐패시터가 접속한 부분을 도시한 단면도이고, 기판(300) 상에 버퍼층(316), 액티브층(314), 게이트 절연막(318), 층간 절연막(319), 드레인 전극(310)을 포함하는 스위치 박막 트랜지스터를 도시하고 있으며, 스토리지 컨택홀(336)과 중첩된 부분에 형성된 투명 전극의 스토리지 전극(332)이 오픈된 것을 알 수 있다. 하지만, 본 발명에 따른 제2 스토리지 전극은 도 3에 도시된 바와 같이 스토리지 컨택홀(136)과 중첩되는 부분을 이중층으로 형성함으로써 식각액에 의해 오픈되지 않는다. The first storage electrode 130 is formed in the same process as the active layers 114 and 214 of each of the switch thin film transistor and the driving thin film transistor in the same process, and p + or n + impurities are doped into the active layers 114 and 214 to become conductive. The third storage electrode 134 is formed in the same process as the drain electrodes 110 and 210 of each of the switch thin film transistor and the driving thin film transistor. In this case, since the third storage electrode 134 is formed on the same layer as the drain electrodes 110 and 210 in the same process, the third storage electrode 134 may be formed as a single layer or a three layer like the drain electrodes 110 and 210. The second storage electrodes 132a and 132b are formed on the same layer as the gate electrodes 106 and 206 of the switch thin film transistor and the driving thin film transistor, respectively. In this case, the second storage electrodes 132a and 132b are connected to the drain electrode 210 of the switch thin film transistor through the storage contact hole 136. The second storage electrodes 132a and 132b are partially formed of the double layers 132a and 132b, and are formed of the single layer 132a except for the portions formed of the double layers 132a and 132b. In detail, the second storage electrodes 132a and 132b have a region overlapping the first storage electrode 130 as the transparent electrode 132a, and the drain electrode 210 and the storage contact hole 136 of the switch thin film transistor. The portion to be connected through is formed of a double layer in which the transparent electrode 132a and the opaque electrode 132b are stacked. As such, the second storage electrodes 132a and 132b of the portion overlapping the storage contact hole 136 are formed by the etching solution when the storage contact holes 136 are formed so that the second storage electrodes 132a and 132b are transparent electrodes or a single layer. Since it can be opened when formed as a portion is connected to the storage contact hole 136 is formed of a double layer. Since the organic light emitting display panel is being thinned and reduced in weight, each layer becomes thinner and the layer of the region where the contact hole is formed may be opened under the influence of the etchant. In particular, after the photolithography process, when the insulating layer is etched by a BOE (Buffered Oxide Etchant) solution (etch solution), the transparent electrode is removed or opened. An etchant such as BOE solution opens a metal layer such as aluminum in addition to the transparent electrode layer. 4 is a cross-sectional view illustrating a portion where a conventional switch thin film transistor and a storage capacitor are connected, and a buffer layer 316, an active layer 314, a gate insulating layer 318, an interlayer insulating layer 319, and a drain on a substrate 300. The switch thin film transistor including the electrode 310 is illustrated, and it can be seen that the storage electrode 332 of the transparent electrode formed in a portion overlapping the storage contact hole 336 is opened. However, as shown in FIG. 3, the second storage electrode according to the present invention is not opened by the etchant by forming a portion overlapping with the storage contact hole 136 in a double layer.

한편, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터의 드레인 전극(210)과 스토리지 컨택홀(136)을 통해 접속되는 것을 도시하였지만, 제2 스토리지 전극(132a,132b)은 회로 구성에 따라 스위치 박막 트랜지스터의 소스 전극(208)과 접속할 수 있다. 이에 따라, 제2 스토리지 전극(132a,132b)은 스위치 박막 트랜지스터의 소스 전극(208) 또는 드레인 전극(210)과 접속할 수 있으므로 이에 한정하지 않는다. Meanwhile, although the second storage electrodes 132a and 132b are connected to the drain electrode 210 of the switch thin film transistor through the storage contact hole 136, the second storage electrodes 132a and 132b may be connected according to the circuit configuration. It can be connected to the source electrode 208 of a switch thin film transistor. Accordingly, the second storage electrodes 132a and 132b may be connected to the source electrode 208 or the drain electrode 210 of the switch thin film transistor, and thus not limited thereto.

도 5a 내지 도 5g는 도 3에 도시된 본 발명에 따른 유기 전계 발광 표시 패널의 제조방법을 나타낸 단면도들이다. 5A through 5G are cross-sectional views illustrating a method of manufacturing an organic light emitting display panel according to the present invention shown in FIG. 3.

도 5a를 참조하면, 하부 기판(100) 상에 버퍼막(116)이 형성되고, 그 위에 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 액티브층(114,214), 제1 스토리지 전극(130)이 형성된다. Referring to FIG. 5A, a buffer layer 116 is formed on the lower substrate 100, and active layers 114 and 214 and a first storage electrode 130 of each of the switch thin film transistor and the driving thin film transistor are formed thereon.

구체적으로, 버퍼막(116)은 하부 기판(100) 상에 SiO2 등과 같은 무기 절연 물질이 전면 증착되어 형성된다. 액티브층(114,214) 및 제1 스토리지 전극(130)은 버퍼막(116) 상에 아몰퍼스-실리콘을 증착한 후 그 아몰퍼스-실리콘을 레이저로 결정화하여 폴리-실리콘이 되게 한 다음, 그 폴리-실리콘을 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝함으로써 형성된다. In detail, the buffer layer 116 is formed by depositing an inorganic insulating material such as SiO 2 on the lower substrate 100. The active layers 114 and 214 and the first storage electrode 130 deposit amorphous silicon on the buffer layer 116 and crystallize the amorphous silicon with a laser to become poly-silicon, and then the poly-silicon is deposited. It is formed by patterning by a photolithography process and an etching process using a first mask.

도 5b를 참조하면, 액티브층(114,214)이 형성된 버퍼막(116) 상에 게이트 절연막(112)이 형성되고, 그 위에 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 게이트 전극(106,206)과, 제2 스토리지 전극(132a,132b)이 형성됨과 아울러 액티브층(114,214)의 채널 영역(114C,214C)을 사이에 두고 마주보는 소스 영역(114S,214S) 및 드레인 영역(114D,214D)이 형성된다. Referring to FIG. 5B, the gate insulating layer 112 is formed on the buffer layer 116 on which the active layers 114 and 214 are formed, and the gate electrodes 106 and 206 of the switch thin film transistor and the driving thin film transistor are disposed thereon, and the second storage layer. The electrodes 132a and 132b are formed, and the source regions 114S and 214S and the drain regions 114D and 214D facing the channel regions 114C and 214C of the active layers 114 and 214 are formed therebetween.

구체적으로, 게이트 절연막(112)은 액티브층(114,214)이 형성된 버퍼막(116) 상에 무기 절연 물질, 투명 전극층, 불투명 전극층이 순차적으로 형성된다. 예를 들면, 무기 절연 물질은 PECVD 방법으로 형성되고, 투명 전극층 및 불투명 전극층은 스퍼터링 방법으로 형성된다. 무기 절연 물질로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등으로 형성되며, 투명 전극층으로는 틴 옥사이드(Tin Oxide : TO), 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO),인듐 틴 징크 옥사이드(Indium Tin Zind Oxide : ITZO) 등으로 형성되며, 불투명 전극층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성된다. 그리고, 투명 전극층 및 불투명 전극층 위에 포토레지스트가 도포된 다음, 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 단차를 갖는 포토레지스트 패턴(200a,200b)이 형성된다. In detail, an inorganic insulating material, a transparent electrode layer, and an opaque electrode layer are sequentially formed on the buffer layer 116 on which the active layers 114 and 214 are formed. For example, the inorganic insulating material is formed by the PECVD method, and the transparent electrode layer and the opaque electrode layer are formed by the sputtering method. The inorganic insulating material is formed of silicon oxide (SiOx), silicon nitride (SiNx), or the like, and as the transparent electrode layer, tin oxide (TO), indium tin oxide (ITO), or indium zinc oxide (Indium) Zinc Oxide (IZO), Indium Tin Zind Oxide (ITZO), etc., and the opaque electrode layer formed of Mo, Ti, Cu, AlNd, Al, Cr, Mo alloy, Cu alloy, Al alloy, etc. do. After the photoresist is applied on the transparent electrode layer and the opaque electrode layer, the photoresist is exposed and developed by a photolithography process using a second mask to form photoresist patterns 200a and 200b having steps.

이를, 도 6a 내지 도 6c를 참고하여 설명하기로 한다. 이때, 제2 마스크는 슬릿 마스크 또는 하프톤 마스크와 같은 부분 노광 마스크를 이용하며, 본 발명에 따른 제조 방법에서는 하프톤 마스크를 이용한 경우를 예를 들어 설명하기로 한다.This will be described with reference to FIGS. 6A to 6C. In this case, the second mask uses a partial exposure mask such as a slit mask or a halftone mask, and the manufacturing method according to the present invention will be described by using a halftone mask as an example.

하프톤 마스크는 도 6a에 도시된 바와 같이 마스크 기판(170) 상에 차단층(172)이 형성된 차단 영역(S1)과, 마스크 기판(170) 상에 반투과층(174)이 형성된 반투과 영역(S2)과, 마스크 기판(170)만 존재하는 투과 영역(S3)을 구비한다. 차단 영역(S1)은 게이트 전극(106,206)과 스토리지 컨택홀(136)이 형성되어질 위치에 배치되어 자외선을 차단함으로써 현상 후, 도 6a에 도시된 바와 같이 제1 포토레지스트 패턴(200a)이 남게 된다. 반투과 영역(S2)은 제1 스토리지 전극(130)과 중첩되는 영역의 제2 스토리지 전극(132a,132b)에 위치하여 광투과율을 조절하여 현상 후, 도 6a와 같이 제1 포토레지스트 패턴(200a)보다 얇은 제2 포토레지스트 패턴(200b)이 남게 된다. 그리고, 투과 영역(S3)은 자외선을 모두 투과시킴으로써 현상 후, 도 6a와 같이 포토레지스트가 제거된다. As shown in FIG. 6A, the halftone mask includes a blocking region S1 in which a blocking layer 172 is formed on a mask substrate 170, and a semi-transmissive region in which a semi-transmissive layer 174 is formed on a mask substrate 170. (S2) and the transmission region S3 in which only the mask substrate 170 exists. The blocking region S1 is disposed at a position where the gate electrodes 106 and 206 and the storage contact hole 136 are to be formed to block ultraviolet rays, so that after the development, the first photoresist pattern 200a remains as shown in FIG. 6A. . The semi-transmissive region S2 is positioned on the second storage electrodes 132a and 132b in the region overlapping the first storage electrode 130 and is developed by controlling light transmittance, and then developing the first photoresist pattern 200a as shown in FIG. 6A. The second photoresist pattern 200b thinner than) remains. The photoresist is removed after the development by transmitting all ultraviolet rays in the transmission region S3 as shown in FIG. 6A.

도 6a에 도시된 바와 같이 단차를 갖는 포토레지스트 패턴(200a,200b)을 이용한 식각 공정으로 투명 전극층 및 불투명 전극층이 패터닝됨으로써 스위치 박막 트랜지스터 및 구동 트랜지스터 각각에 이중층의 게이트 전극(106,206)이 형성되고, 이중층의 제2 스토리지 전극(132a,132b)이 형성된다. As shown in FIG. 6A, a transparent electrode layer and an opaque electrode layer are patterned by an etching process using photoresist patterns 200a and 200b having a step, thereby forming double layers of gate electrodes 106 and 206 in the switch thin film transistor and the driving transistor. Second storage electrodes 132a and 132b of the double layer are formed.

이어서, 도 6b에 도시된 바와 같이 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴(200a,200b)을 애싱함으로써 제1 포토레지스트 패턴(200a)은 얇아지게 하고, 제2 포토레지스트 패턴(200b)은 제거되게 한다. 이후, 애싱된 제1 포토레지스트 패턴(200a)을 이용한 식각 공정으로 노출된 제2 스토리지 전극(132b)의 불투명 전극이 제거된다. 이에 따라, 제2 스토리지 전극은 제1 스토리지 전극(130)과 중첩된 영역에서 투명 전극(132a)의 단일층으로 형성되며, 스토리지 컨택홀(136)이 형성되어질 영역에서 투명 전극(132a) 및 불투명 전극(132b)의 이중층으로 형성된다. 그런 다음, 남은 제1 포토레지스트 패턴(200a)이 스트립 공정을 제거된다. Subsequently, the first photoresist pattern 200a is thinned by ashing the photoresist patterns 200a and 200b by an ashing process using an oxygen (O 2 ) plasma as illustrated in FIG. 6B, and the second photoresist pattern ( 200b) is allowed to be removed. Thereafter, the opaque electrode of the second storage electrode 132b exposed by the etching process using the ashed first photoresist pattern 200a is removed. Accordingly, the second storage electrode is formed as a single layer of the transparent electrode 132a in the region overlapping the first storage electrode 130, and the transparent electrode 132a and the opacity in the region where the storage contact hole 136 is to be formed. It is formed of a double layer of the electrode 132b. Then, the remaining first photoresist pattern 200a is removed from the stripping process.

이후, 도 6c에 도시된 바와 같이 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 게이트 전극(106,206)을 마스크로 이용하여 게이트 전극(106,206)과 비중첩된 액티브층(114,214)에 n+ 또는 p+ 불순물을 도핑함으로써 n+ 또는 P+ 불순물이 도핑된 액티브층(114,214)의 소스 영역 및 드레인 영역(114S,114D,214S,214D)이 형성된다. 이에 따라, 게이트 전극(106,206)과 비중첩된 액티브층의 소스 및 드레인 영역(114S,114D,214S,214D)은 게이트 전극(106,206)과 중첩되는 채널 영역(114C,214C)을 사이에 두고 마주하게 된다. 이와 동시에 제1 스토리지 전극(130)은 투명 전극으로 형성된 제2 스토리지 전극(132a)을 통해 n+ 또는 p+ 불순물이 도핑되어 도전성이 갖게 된다. Thereafter, as shown in FIG. 6C, the gate electrodes 106 and 206 of the switch thin film transistors and the driving thin film transistors are used as masks to dope n + or p + impurities to the non-overlapping active layers 114 and 214 with the gate electrodes 106 and 206. Source and drain regions 114S, 114D, 214S, and 214D of the active layers 114 and 214 doped with n + or P + impurities are formed. Accordingly, the source and drain regions 114S, 114D, 214S, and 214D of the non-overlapping active layer and the gate electrodes 106 and 206 face each other with the channel regions 114C and 214C overlapping the gate electrodes 106 and 206 therebetween. do. At the same time, the first storage electrode 130 is doped with n + or p + impurities through the second storage electrode 132a formed as a transparent electrode to become conductive.

도 5c를 참조하면, 게이트 전극(106,206)이 형성된 게이트 절연막(112) 상에 층간 절연막(118)이 형성되고, 층간 절연막(118) 및 게이트 절연막(112)을 관통하는 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성된다. Referring to FIG. 5C, an interlayer insulating film 118 is formed on the gate insulating film 112 on which the gate electrodes 106 and 206 are formed, and the switch thin film transistor and the driving thin film transistor penetrating the interlayer insulating film 118 and the gate insulating film 112. Respective source and drain contact holes 124S, 124D, 224S, and 224D are formed.

구체적으로, 층간 절연막(118)은 게이트 전극(106,206) 및 제2 스토리지 전극(132a,132b)이 형성된 게이트 절연막(112) 상에 산화 실리콘, 질화 실리콘 등과 같이 무기 절연 물질이 PECVD 또는 CVD 등의 증착 방법으로 전면 증착되어 형성된다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 절연막(112), 층간 절연막(118)을 관통하여 스위치 박막 트랜지스터 및 구동 박막 트랜지스터의 액티브층(114,214)의 소스 및 드레인 영역(114S,114D,214S,214D)을 각각 노출시키는 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성되고, 제2 스토리지 전극(132a,132b)의 불투명 전극(132b)을 노출시키는 스토리지 컨택홀(136)이 형성된다. In detail, the interlayer insulating layer 118 is deposited on the gate insulating layer 112 on which the gate electrodes 106 and 206 and the second storage electrodes 132a and 132b are formed to deposit an inorganic insulating material, such as silicon oxide or silicon nitride, such as PECVD or CVD. It is formed by depositing the entire surface by the method. Subsequently, the source and drain regions 114S and 114D of the active layer 114 and 214 of the switch thin film transistor and the driving thin film transistor pass through the gate insulating film 112 and the interlayer insulating film 118 by a photolithography process and an etching process using a third mask. Source and drain contact holes 124S, 124D, 224S, and 224D exposing 214S and 214D, respectively, are formed, and the storage contact holes 136 exposing the opaque electrodes 132b of the second storage electrodes 132a and 132b. ) Is formed.

도 5d를 참조하면, 층간 절연막(118) 상에 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 전극(108,110,208,210)과, 제3 스토리지 전극(134)이 형성된다. Referring to FIG. 5D, source and drain electrodes 108, 110, 208, and 210, and third storage electrodes 134, respectively, of the switch thin film transistor and the driving thin film transistor are formed on the interlayer insulating layer 118.

구체적으로, 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 전극 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)은 층간 절연막(118) 상에 금속층을 형성한 후, 그 금속층을 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다. 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 전극 및 드레인 전극(108,110,208,210)은 소스 및 드레인 컨택홀(124S,124D,224S,224D)을 각각을 통해 소스 영역(114S,214S) 및 드레인 영역(114S,214D)과 각각 접속된다. 그리고, 스위치 박막 트랜지스터의 드레인 전극(210)은 이중층의 제2 스토리지 전극(132a,132b)까지 연장되어 스토리지 컨택홀(136)을 통해 제2 스토리지 전극(132a,132b)과 접속된다. 그리고, 제3 스토리지 전극(134)은 제2 스토리지 전극(132a)의 투명 전극과 층간 절연막(118)을 사이에 두고 중첩되도록 형성된다. 이때, 소스 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)은 단일층 또는 세층으로 형성할 수 있으며, 단일층으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등으로 형성할 수 있으며, 세층으로는 Mo/Al/Mo, Ti/Al/Ti, Cu/Mo/Ti, Mo/Ti/Al(Nd)으로 형성할 수 있다. Specifically, the source electrode, the drain electrode 108, 110, 208, 210, and the third storage electrode 134 of the switch thin film transistor and the driving thin film transistor, respectively, form a metal layer on the interlayer insulating film 118, and then use the metal layer as a fourth mask. It is formed by patterning with a photolithography process and an etching process. The source and drain electrodes 108, 110, 208, and 210 of the switch thin film transistor and the driving thin film transistor, respectively, are connected to the source and drain regions 114S, 214S, 224S, and 224D through the source and drain regions 114S, 214S, and the drain regions 114S, 214D, respectively. ), Respectively. The drain electrode 210 of the switch thin film transistor extends to the second storage electrodes 132a and 132b of the double layer and is connected to the second storage electrodes 132a and 132b through the storage contact hole 136. The third storage electrode 134 is formed to overlap the transparent electrode of the second storage electrode 132a with the interlayer insulating layer 118 therebetween. In this case, the source and drain electrodes 108, 110, 208, 210 and the third storage electrode 134 may be formed in a single layer or three layers, and as a single layer, Mo, Ti, Cu, AlNd, Al, Cr, Mo alloy, Cu alloy, It may be formed of an Al alloy and the like, and may be formed of Mo / Al / Mo, Ti / Al / Ti, Cu / Mo / Ti, Mo / Ti / Al (Nd).

도 5e를 참조하면, 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)이 형성된 층간 절연막(118) 상에 보호막(119)이 형성되고, 보호막(119)을 관통하는 화소 컨택홀(120)이 형성된다. Referring to FIG. 5E, a passivation layer 119 is formed on an interlayer insulating layer 118 on which source and drain electrodes 108, 110, 208, and 210 and a third storage electrode 134 are formed, respectively, of the switch thin film transistor and the driving thin film transistor. The pixel contact hole 120 penetrating the through hole is formed.

구체적으로, 보호막(118)은 스위치 박막 트랜지스터 및 구동 박막 트랜지스터 각각의 소스 및 드레인 전극(108,110,208,210), 제3 스토리지 전극(134)이 형성된 층간 절연막(118) 상에 유기 절연 물질로 전면 증착되어 형성된다. In detail, the passivation layer 118 is formed by depositing the entire surface of the switching thin film transistor and the driving thin film transistor on the interlayer insulating layer 118 on which the source and drain electrodes 108, 110, 208 and 210 and the third storage electrode 134 are formed. .

이어서, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 보호막(119)을 관통하는 화소 컨택홀(120)이 형성된다. 화소 컨택홀(120)은 구동 박막 트랜지스터의 드레인 전극(110)을 노출시킨다. Subsequently, the pixel contact hole 120 penetrating the passivation layer 119 is formed through a photolithography process and an etching process using a fifth mask. The pixel contact hole 120 exposes the drain electrode 110 of the driving thin film transistor.

도 5f를 참조하면, 보호막(119)이 형성된 하부 기판(100) 상에 제1 전극(122)이 형성된다. Referring to FIG. 5F, the first electrode 122 is formed on the lower substrate 100 on which the passivation layer 119 is formed.

구체적으로, 보호막(119)이 형성된 하부 기판(100) 상에 반사 전극 재질로 금속층을 증착한 후, 그 금속층을 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 제1 전극(122)이 형성된다. 이러한, 제1 전극(122)은 화소 컨택홀(120)을 통해 구동 박막 트랜지스터와 접속된다. Specifically, after depositing a metal layer with a reflective electrode material on the lower substrate 100 on which the passivation layer 119 is formed, the first electrode 122 is formed by patterning the metal layer by a photolithography process and an etching process using a sixth mask. Is formed. The first electrode 122 is connected to the driving thin film transistor through the pixel contact hole 120.

도 5g를 참조하면, 제1 전극(122)이 형성된 하부 기판(100) 상에 뱅크홀을 포함하는 뱅크 절연막(150a)과 스페이서(150b)가 형성되며, 제1 전극(122)이 노출된 뱅크홀 내에 유기층(126)이 형성되며, 제2 전극(128)이 전면 형성된다. Referring to FIG. 5G, a bank insulating layer 150a including a bank hole and a spacer 150b are formed on a lower substrate 100 on which a first electrode 122 is formed, and a bank on which the first electrode 122 is exposed. The organic layer 126 is formed in the hole, and the second electrode 128 is entirely formed.

구체적으로, 제1 전극(122)이 형성된 하부 기판(100) 상에 유기 절연 물질이 전면 도포된다. 이어서, 제7 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 유기 절연 물질이 패터닝됨으로써 제1 전극(122)을 노출시키는 뱅크홀을 포함하는 뱅크 절연막(150a)과 뱅크 절연막(150a)과 일체화된 스페이서(150b)가 형성된다. 이와 같이, 뱅크 절연막(150a)과 스페이서(150b)는 동시에 형성되므로 공정 수를 감소시킬 수 있으며, 그에 따른 공정 비용 및 공정 시간을 감소시킬 수 있다.Specifically, an organic insulating material is entirely coated on the lower substrate 100 on which the first electrode 122 is formed. Subsequently, a bank insulating layer 150a including a bank hole exposing the first electrode 122 by patterning an organic insulating material through a photolithography process and an etching process using a seventh mask and a spacer integrated with the bank insulating layer 150a ( 150b) is formed. As such, since the bank insulating layer 150a and the spacer 150b are formed at the same time, the number of processes may be reduced, and thus, process cost and process time may be reduced.

이후, 제1 전극(122)이 노출된 뱅크홀 내에 정공 주입층과 정공 수송층, 발광층, 전자 수송층이 포함된 유기층(126)이 순차적으로 형성된다. 그런 다음, 유기층(126)이 형성된 하부 기판(100) 전면에 음극(128)이 형성된다. Thereafter, the organic layer 126 including the hole injection layer, the hole transport layer, the emission layer, and the electron transport layer is sequentially formed in the bank hole where the first electrode 122 is exposed. Then, the cathode 128 is formed on the entire lower substrate 100 on which the organic layer 126 is formed.

도시하지 않았지만, 도 5a 내지 도 5g를 통해 마련된 하부 기판(100)과 상부 기판(미도시)이 합착된다. 상부 기판은 인 캡 글래스(Encap glass)으로 형성될 수 있으며, 상부 기판과 하부 기판(100)은 프릿 실(Frit seal)을 이용하여 합착된다.Although not shown, the lower substrate 100 and the upper substrate (not shown) provided through FIGS. 5A to 5G are bonded to each other. The upper substrate may be formed of encap glass, and the upper substrate and the lower substrate 100 are bonded using a frit seal.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

100 : 하부 기판 108,208 : 소스 전극
110,210 : 드레인 전극 112 : 게이트 절연막
114, 214 : 액티브층 116 : 버퍼막
118 : 층간 절연막 119: 보호막
120 : 화소 컨택홀 122 : 제1 전극
126 : 유기층 128 : 제2 전극
130 : 제1 스토리지 전극 132a,132b : 제2 스토리지 전극
134 : 제3 스토리지 전극100: lower substrate 108,208: source electrode
110, 210: drain electrode 112: gate insulating film
114 and 214: active layer 116: buffer film
118: interlayer insulating film 119: protective film
120: pixel contact hole 122: first electrode
126: organic layer 128: second electrode
130: first storage electrode 132a, 132b: second storage electrode
134: third storage electrode

Claims (10)

기판 상에 형성된 액티브층, 게이트 절연막, 게이트 전극, 게이트 절연막, 소스 및 드레인 전극을 포함하는 스위치 트랜지스터 및 구동 트랜지스터와;
상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극과, 상기 제1 전극 상에 형성되어 빛을 발광하는 유기층과, 상기 유기층 상에 형성된 제2 전극을 포함하는 유기 전계 발광 소자와;
상기 스위치 트랜지스터의 액티브층과 동일층에 형성된 제1 스토리지 전극과, 상기 제1 스토리지 전극과 상기 게이트 절연막을 사이에 두고 중첩되는 부분이 단일층으로 형성되며, 상기 스위치 트랜지스터의 드레인 전극과 컨택홀을 통해 접속하는 부분이 이중층으로 형성된 제2 스토리지 전극을 포함하는 스토리지 캐패시터를 구비하는 것을 특징으로 하는 유기 전계 발광 표시 패널.A switch transistor and a drive transistor including an active layer, a gate insulating film, a gate electrode, a gate insulating film, a source and a drain electrode formed on the substrate;
An organic electroluminescent element comprising a first electrode connected to a drain electrode of the driving transistor, an organic layer formed on the first electrode to emit light, and a second electrode formed on the organic layer;
A first storage electrode formed on the same layer as the active layer of the switch transistor, and a portion overlapping the first storage electrode and the gate insulating layer are formed in a single layer, and the drain electrode and the contact hole of the switch transistor are formed. And a storage capacitor including a second storage electrode formed in a double layer through a portion to be connected through the organic light emitting display panel. 제1항에 있어서,
상기 단일층은 투명 전극으로 형성되며, 상기 이중층은 투명 전극과 불투명 전극이 적층되어 형성된 것을 특징으로 하는 유기 전계 발광 표시 패널.The method of claim 1,
And wherein the single layer is formed of a transparent electrode, and the double layer is formed by stacking a transparent electrode and an opaque electrode. 제1항에 있어서,
상기 스토리지 캐패시터는
상기 층간 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되도록 형성되는 제3 스토리지 전극을 더 포함하며, 상기 제3 스토리지 전극은 상기 스위치 트랜지스터의 드레인 전극과 동일 공정에서 형성된 것을 특징으로 하는 유기 전계 발광 표시 패널. The method of claim 1,
The storage capacitor
And a third storage electrode formed to overlap the second storage electrode with the interlayer insulating layer therebetween, wherein the third storage electrode is formed in the same process as the drain electrode of the switch transistor. Display panel. 제1항에 있어서,
상기 게이트 전극은 투명 전극과 불투명 전극으로 이중층으로 형성되며, 상기 게이트 전극과 상기 제2 스토리지 전극과 동일 공정에서 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널. The method of claim 1,
The gate electrode is a transparent electrode and an opaque electrode formed of a double layer, the organic light emitting display panel, characterized in that formed in the same process as the gate electrode and the second storage electrode. 제1항에 있어서,
상기 제1 전극을 노출시키도록 뱅크홀이 형성된 뱅크 절연막을 더 포함하며, 상기 뱅크홀 내에 상기 유기층이 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널. The method of claim 1,
And a bank insulating layer having a bank hole formed to expose the first electrode, wherein the organic layer is formed in the bank hole. 제5항에 있어서,
상기 뱅크 절연막 상에 스페이서를 더 포함하며,
상기 스페이서는 상기 뱅크 절연막과 일체화된 것을 특징으로 하는 유기 전계 발광 표시 패널. The method of claim 5,
Further comprising a spacer on the bank insulating film,
And the spacer is integrated with the bank insulating layer. 기판 상에 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층과 제1 스토리지 전극을 형성하는 단계와;
상기 액티브층과 상기 제1 스토리지 전극이 형성된 기판 상에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 게이트 전극과, 제2 스토리지 전극, 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층의 소스 및 드레인 영역을 형성하는 단계와;
상기 게이트 전극과 제2 스토리지 전극이 형성된 기판 상에 층간 절연막을 형성하고, 상기 층간 절연막과 상기 게이트 절연막을 관통하여 상기 액티브층의 소스 및 드레인 영역을 노출시키는 소스 및 드레인 컨택홀과, 제2 스토리지 전극을 노출시키는 스토리지 컨택홀을 형성하는 단계와;
상기 소스 및 드레인 컨택홀에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 소스 및 드레인 전극을 형성하고, 상기 스토리지 컨택홀에 제3 스토리지 전극을 형성하는 단계와;
상기 구동 트랜지스터의 드레인 전극을 노출시키는 보호막을 형성하는 단계와;
상기 구동 트랜지스터의 드레인 전극과 접속된 유기 전계 발광 소자를 형성하는 단계를 포함하며,
상기 제2 스토리지 전극은 상기 제1 스토리지 전극과 상기 게이트 절연막을 사이에 두고 중첩되는 부분이 단일층으로 형성되며, 상기 스위치 트랜지스터의 드레인 전극과 상기 스토리지 컨택홀을 통해 접속하는 부분이 이중층으로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. Forming an active layer and a first storage electrode of each of the switch transistor and the drive transistor on the substrate;
A gate insulating film is formed on the substrate on which the active layer and the first storage electrode are formed, and a gate electrode of each of the switch transistor and a driving transistor is formed on the gate insulating film, and a second storage electrode, the switch transistor, and a driving transistor of each of Forming source and drain regions of the active layer;
A source and drain contact hole forming an interlayer insulating film on the substrate on which the gate electrode and the second storage electrode are formed, and penetrating the interlayer insulating film and the gate insulating film to expose source and drain regions of the active layer; Forming a storage contact hole exposing the electrode;
Forming source and drain electrodes of each of the switch transistor and the driving transistor in the source and drain contact holes, and forming a third storage electrode in the storage contact hole;
Forming a passivation layer exposing the drain electrode of the driving transistor;
Forming an organic EL device connected to the drain electrode of the driving transistor;
The second storage electrode has a single layer in which a portion overlapping the first storage electrode and the gate insulating layer is formed therebetween, and a portion connecting the drain electrode of the switch transistor through the storage contact hole is formed as a double layer. The manufacturing method of the organic electroluminescent display panel characterized by the above-mentioned. 제7항에 있어서,
상기 게이트 절연막 상에 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 게이트 전극과, 제2 스토리지 전극, 상기 스위치 트랜지스터 및 구동 트랜지스터 각각의 액티브층의 소스 및 드레인 영역을 형성하는 단계는
상기 게이트 절연막 상에 투명 전극층, 불투명 전극층, 포토레지스트를 순차적으로 형성하는 단계와;
상기 포토레지스트를 부분 노광 마스크를 통해 서로 다른 두께를 가지는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와;
상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 투명 전극층 및 불투명 전극층을 패터닝하여 투명 전극 및 불투명 전극으로 이루어진 이중층의 게이트 전극과 이중층의 제2 스토리지 전극을 형성하는 단계와;
상기 제1 및 제2 포토레지스트 패턴을 애싱하여 상기 제2 포토레지스트 패턴을 제거하고, 상기 제1 포토레지스트 패턴을 남게 하는 단계와;
상기 남은 제1 포토레지스트 패턴을 이용해서 상기 제1 스토리지 전극과 중첩되는 부분에 불투명 전극을 제거하여 투명 전극만 남게 하고, 상기 스토리지 컨택홀이 형성되는 부분에 투명 전극과 불투명 전극의 이중층으로 이루어진 제2 스토리지 전극을 형성하는 단계와;
상기 남은 제1 포토레지스트 패턴을 제거하고 n+ 또는 p+ 불순물을 도핑하여 상기 액티브층의 소스 및 드레인 영역을 형성하고, 상기 제1 스토리지 전극을 도전성을 갖도록 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. The method of claim 7, wherein
Forming a gate electrode of each of the switch transistor and a driving transistor, and a source and drain region of an active layer of each of the second storage electrode, the switch transistor, and the driving transistor on the gate insulating layer
Sequentially forming a transparent electrode layer, an opaque electrode layer, and a photoresist on the gate insulating film;
Forming the photoresist through the partial exposure mask to form first and second photoresist patterns having different thicknesses;
Patterning the transparent electrode layer and the opaque electrode layer by an etching process using the first and second photoresist patterns to form a double layer gate electrode and a second storage electrode formed of the transparent electrode and the opaque electrode;
Ashing the first and second photoresist patterns to remove the second photoresist pattern and leaving the first photoresist pattern;
By using the remaining first photoresist pattern to remove the opaque electrode in the portion overlapping with the first storage electrode to leave only the transparent electrode, the second layer of the transparent electrode and the opaque electrode in the portion where the storage contact hole is formed Forming a storage electrode;
And removing the remaining first photoresist pattern, doping n + or p + impurities to form source and drain regions of the active layer, and forming the first storage electrode to be conductive. Method of manufacturing a light emitting display panel. 제7항에 있어서,
상기 구동 트랜지스터의 드레인 전극과 접속된 유기 전계 발광 소자를 형성하는 단계는
상기 구동 트랜지스터의 드레인 전극과 접속된 제1 전극을 상기 보호막 상에 형성하는 단계와;
상기 제1 전극을 노출시키는 뱅크 홀을 가지는 뱅크 절연막과 스페이서를 동시에 형성하는 단계와;
상기 뱅크 홀 내에 유기층과 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. The method of claim 7, wherein
Forming an organic EL device connected to the drain electrode of the driving transistor
Forming a first electrode connected to the drain electrode of the driving transistor on the protective film;
Simultaneously forming a bank insulating film and a spacer having a bank hole exposing the first electrode;
Forming an organic layer and a second electrode in the bank hole. 제9항에 있어서,
상기 스페이서는 상기 뱅크 절연막과 일체화되도록 형성하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 10. The method of claim 9,
And the spacer is formed to be integrated with the bank insulating layer.
KR1020120029268A 2012-03-22 2012-03-22 Oganic electro-luminesence display panel and manufactucring metod of the same KR101888445B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120029268A KR101888445B1 (en) 2012-03-22 2012-03-22 Oganic electro-luminesence display panel and manufactucring metod of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120029268A KR101888445B1 (en) 2012-03-22 2012-03-22 Oganic electro-luminesence display panel and manufactucring metod of the same

Publications (2)

Publication Number Publication Date
KR20130107459A true KR20130107459A (en) 2013-10-02
KR101888445B1 KR101888445B1 (en) 2018-08-16

Family

ID=49630760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029268A KR101888445B1 (en) 2012-03-22 2012-03-22 Oganic electro-luminesence display panel and manufactucring metod of the same

Country Status (1)

Country Link
KR (1) KR101888445B1 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137705A (en) * 2013-05-23 2014-12-03 삼성디스플레이 주식회사 Organinc light emitting display device and manufacturing method for the same
KR20150052934A (en) * 2013-11-06 2015-05-15 엘지디스플레이 주식회사 Organic Light Emitting Display Device
KR20150078344A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Organic Light Emitting Display
KR20150143967A (en) * 2014-06-13 2015-12-24 삼성디스플레이 주식회사 Organic light-emitting display apparatus
KR20160056650A (en) * 2014-11-12 2016-05-20 엘지디스플레이 주식회사 Organic light emitting device
KR20160057587A (en) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR20160065300A (en) * 2014-11-28 2016-06-09 엘지디스플레이 주식회사 Organic light emitting device
KR20160068022A (en) * 2014-12-04 2016-06-15 엘지디스플레이 주식회사 Fabricating method for thin film transistor array substrate
KR20160079985A (en) * 2014-12-26 2016-07-07 삼성디스플레이 주식회사 Gate driving circuit and display device having the same
US9601561B2 (en) 2014-11-20 2017-03-21 Samsung Display Co., Ltd. Organic light emitting diode display device
US9799718B2 (en) 2015-09-10 2017-10-24 Samsung Display Co., Ltd. Display apparatus
WO2019245173A1 (en) * 2018-06-22 2019-12-26 삼성디스플레이 주식회사 Organic light-emitting diode display
CN110649082A (en) * 2015-04-01 2020-01-03 群创光电股份有限公司 Display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064353A (en) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 Fabricating method of electroluminescent device
KR20080049910A (en) * 2006-12-01 2008-06-05 엘지디스플레이 주식회사 Organic light emitting device and method for fabricating the same
KR20090120698A (en) * 2008-05-20 2009-11-25 삼성모바일디스플레이주식회사 Organinc light emitting display device and manufacturing method for the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064353A (en) * 2003-12-23 2005-06-29 엘지.필립스 엘시디 주식회사 Fabricating method of electroluminescent device
KR20080049910A (en) * 2006-12-01 2008-06-05 엘지디스플레이 주식회사 Organic light emitting device and method for fabricating the same
KR20090120698A (en) * 2008-05-20 2009-11-25 삼성모바일디스플레이주식회사 Organinc light emitting display device and manufacturing method for the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137705A (en) * 2013-05-23 2014-12-03 삼성디스플레이 주식회사 Organinc light emitting display device and manufacturing method for the same
KR20150052934A (en) * 2013-11-06 2015-05-15 엘지디스플레이 주식회사 Organic Light Emitting Display Device
KR20150078344A (en) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 Organic Light Emitting Display
KR20150143967A (en) * 2014-06-13 2015-12-24 삼성디스플레이 주식회사 Organic light-emitting display apparatus
KR20160056650A (en) * 2014-11-12 2016-05-20 엘지디스플레이 주식회사 Organic light emitting device
KR20160057587A (en) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
US9601561B2 (en) 2014-11-20 2017-03-21 Samsung Display Co., Ltd. Organic light emitting diode display device
KR20160065300A (en) * 2014-11-28 2016-06-09 엘지디스플레이 주식회사 Organic light emitting device
KR20160068022A (en) * 2014-12-04 2016-06-15 엘지디스플레이 주식회사 Fabricating method for thin film transistor array substrate
KR20160079985A (en) * 2014-12-26 2016-07-07 삼성디스플레이 주식회사 Gate driving circuit and display device having the same
CN110649082A (en) * 2015-04-01 2020-01-03 群创光电股份有限公司 Display panel
CN110649082B (en) * 2015-04-01 2024-05-14 群创光电股份有限公司 Display panel
US9799718B2 (en) 2015-09-10 2017-10-24 Samsung Display Co., Ltd. Display apparatus
WO2019245173A1 (en) * 2018-06-22 2019-12-26 삼성디스플레이 주식회사 Organic light-emitting diode display
CN112313733A (en) * 2018-06-22 2021-02-02 三星显示有限公司 Organic light emitting diode display

Also Published As

Publication number Publication date
KR101888445B1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
KR101888445B1 (en) Oganic electro-luminesence display panel and manufactucring metod of the same
US10672339B2 (en) Organic light-emitting display device
KR102124025B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR100426031B1 (en) an active matrix organic electroluminescence display and a manufacturing method of the same
KR101407309B1 (en) Organic electro-luminesence display panel and manufacturing method of the same
US6946791B2 (en) Organic electroluminescence display panel
KR100768191B1 (en) Manufacturing method of organic light emitting display device and organic light emitting display device
US20170084572A1 (en) Oled pixel unit, transparent display device, method for fabricating the same, display apparatus
KR101408962B1 (en) Method of manufacturing transistor and method of manufacturing organic electroluminescence display using the same
KR101622645B1 (en) Method of Manufacturing of the Organic Light Emitting Display Device
CN114664865A (en) Display device
US20030205708A1 (en) Active matrix organic light emitting display and method of forming the same
US20140203245A1 (en) Active Matrix Organic Light Emitting Diode Display Having Variable Optical Path Length for Microcavity
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR101808533B1 (en) Oganic electro-luminesence display and manufactucring method of the same
KR102465559B1 (en) Thin Film Transistor Substrate And Display Using The Same
KR20150111544A (en) Display apparatus, manufacturing method and repair method thereof
KR20110037408A (en) Organic light emitting diode display and method for manufacturing the same
KR20100125502A (en) Organic light emitting display device and method for fabricating the same
KR20170078177A (en) Organic light emitting display and method of fabricating the same
KR101941438B1 (en) Organic electro-luminesence display and manufactucring method of the same
KR20150078155A (en) Display device and manufacturing method thereof
KR101808528B1 (en) Thin film transistor substrate and method for fabricating the same
KR100934480B1 (en) Organic luminescence dispaly panel and fabricating method tererof
KR101849575B1 (en) Organic electro-luminesence display panel and manufactucring method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant