KR101808533B1 - Oganic electro-luminesence display and manufactucring method of the same - Google Patents

Oganic electro-luminesence display and manufactucring method of the same Download PDF

Info

Publication number
KR101808533B1
KR101808533B1 KR1020110077144A KR20110077144A KR101808533B1 KR 101808533 B1 KR101808533 B1 KR 101808533B1 KR 1020110077144 A KR1020110077144 A KR 1020110077144A KR 20110077144 A KR20110077144 A KR 20110077144A KR 101808533 B1 KR101808533 B1 KR 101808533B1
Authority
KR
South Korea
Prior art keywords
electrode
drain
layer
forming
source
Prior art date
Application number
KR1020110077144A
Other languages
Korean (ko)
Other versions
KR20130015251A (en
Inventor
김현진
김현호
이상진
조성필
신희선
노상순
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110077144A priority Critical patent/KR101808533B1/en
Publication of KR20130015251A publication Critical patent/KR20130015251A/en
Application granted granted Critical
Publication of KR101808533B1 publication Critical patent/KR101808533B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널의 제조 방법에 있어서, 기판 상에 버퍼막 및 액티브층을 형성하는 단계와, 상기 버퍼막 및 액티브층을 전면 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 액티브층과 교차하도록 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 이용하여 불순물이 도핑된 소스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 보호막을 형성하여 평탄화시키고, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 소스 컨택홀 및 드레인 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The present invention relates to a thin film transistor comprising a switch thin film transistor connected to a gate line and a data line, a drive thin film transistor connected to the switch thin film transistor, the power supply line and the organic electroluminescence element, A method of fabricating an organic light emitting display panel having a plurality of pixel regions including a storage capacitor, the method comprising: forming a buffer layer and an active layer on a substrate; forming a gate insulating layer over the buffer layer and the active layer Forming a gate electrode so as to cross the active layer with the gate insulating film interposed therebetween; forming a source and a drain region doped with an impurity using the gate electrode as a mask; Forming an insulating film on the gate insulating film; Forming a source contact hole and a drain contact hole so as to penetrate the gate insulating film, the interlayer insulating film, and the protective film so that a source region and a drain region of the active layer are exposed; forming a source contact hole and a drain contact hole, And forming source and drain electrodes to be connected to the source region and the drain region of the active layer, respectively.

Description

유기 전계 발광 표시 패널 및 그의 제조방법{OGANIC ELECTRO-LUMINESENCE DISPLAY AND MANUFACTUCRING METHOD OF THE SAME}TECHNICAL FIELD [0001] The present invention relates to an organic electroluminescent display panel,

본 발명은 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것으로, 특히 마스크 공정 수를 감소시킴으로써 시간 및 비용을 줄일 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법에 관한 것이다. The present invention relates to an organic light emitting display panel and a method of manufacturing the same, and more particularly, to an organic light emitting display panel capable of reducing time and cost by reducing the number of mask processes and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 전계 발광 소자의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 패널이 각광받고 있다. 유기 전계 발광 소자는 두 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다. The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. An organic light emitting display panel for displaying an image by controlling the amount of light emission of an organic light emitting device is being spotlighted by a flat panel display device which can reduce weight and volume, which is a disadvantage of a cathode ray tube (CRT). An organic electroluminescent device is a self-luminous device using a thin luminescent layer between two electrodes and has an advantage that it can be made thin like a paper.

유기 전계 발광 표시 패널은 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광 소자와, 그 유기 전계 발광 소자를 구동하는 셀 구동부를 포함한다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 커패시터로 구성되어 유기 발광 소자의 양극을 구동한다. In an organic light emitting display panel, pixels composed of three color (R, G, B) sub-pixels are arranged in a matrix form to display an image. Each sub-pixel includes an organic electroluminescent element and a cell driver for driving the organic electroluminescent element. The cell driver includes at least two thin film transistors and a storage capacitor connected between a gate line for supplying a scan signal, a data line for supplying a video data signal, and a common power supply line for supplying a common power supply signal, The anode is driven.

여기서, 적어도 2개의 박막 트랜지스터의 액티브층으로는 아몰퍼스 실리콘(Amorphous Si) 또는 폴리 실리콘(Poly Si)이 이용되는데, 폴리 실리콘은 아몰퍼스 실리콘에 비해 이동도가 약 100배 빨라 높은 응답 속도를 가진다. Here, amorphous silicon or polysilicon is used as the active layer of at least two thin film transistors. The polysilicon has a higher response speed than the amorphous silicon because its mobility is about 100 times faster.

이러한, 폴리 실리콘형 박막 트랜지스터는 기판 상에 형성된 액티브층과, 액티브층 상에 형성된 게이트 절연막과, 게이트 절연막을 사이에 두고 액티브층의 채널 영역과 중첩되어 형성된 게이트 전극과, 층간 절연막과 게이트 전극을 사이에 두고 형성된 소스 및 드레인 전극과, 게이트 절연막과 층간 절연막을 관통하는 소스 및 드레인 컨택홀과, 소스 및 드레인 전극 각각과 접속된 액티브층의 소스 영역과 드레인 영역을 포함한다. The polysilicon thin film transistor includes an active layer formed on a substrate, a gate insulating film formed on the active layer, a gate electrode formed by overlapping a channel region of the active layer with a gate insulating film therebetween, an interlayer insulating film and a gate electrode A source and drain contact hole penetrating the gate insulating film and the interlayer insulating film; and a source region and a drain region of the active layer connected to each of the source and drain electrodes, respectively.

폴리 실리콘형 박막 트랜지스터를 이용한 유기 전계 발광 표시 패널의 제조 방법은 제1 마스크 공정을 통해 액티브층 형성하는 단계--> 제2 마스크 공정을 통해 액티브층에 불순물을 도핑하여 스토리지 라인을 형성하는 단계--> 게이트 절연막을 형성하고, 제3 마스크 공정을 통해 게이트 절연막 상에 게이트 전극, 스토리지 상부 전극을 형성하는 단계--> 제4 마스크 공정을 통해 게이트 절연막과 층간 절연막을 관통하는 소스 및 드레인 컨택홀을 형성하는 단계--> 제5 마스크 공정을 통해 소스 및 드레인 컨택홀 내에 소스 및 드레인 전극을 형성하는 단계--> 제1 보호막을 형성하고, 제6 마스크 공정을 통해 제1 보호막을 관통하는 컨택홀을 형성하는 단계--> 제7 마스크 공정을 통해 R 서브 화소 영역에 적색 컬러 필터를 형성하는 단계--> 제8 마스크 공정을 통해 G 서브 화소 영역에 녹색 컬러 필터를 형성하는 단계--> 제9 마스크 공정을 통해 B 서브 화소 영역에 청색 컬러 필터를 형성하는 단계--> 제2 보호막을 형성하고, 제10 마스크 공정을 통해 드레인 전극이 노출되도록 제2 보호막을 관통하는 컨택홀을 형성하는 단계--> 제11 마스크 공정을 통해 드레인 전극과 접속된 유기 전계 발광 소자의 양극을 형성하는 단계--> 제12 마스크 공정을 통해 뱅크 절연막을 형성하는 단계를 포함한다. 이와 같이, 폴리 실리콘형 박막 트랜지스터를 이용한 유기 전계 발광 표시 패널을 형성하기 위해 적어도 12개의 마스크 공정이 필요하며, 마스크 수 증가에 따른 시간 및 비용이 증가하게 된다. A method of fabricating an organic light emitting display panel using a polysilicon thin film transistor includes the steps of forming an active layer through a first mask process, forming a storage line by doping an impurity into an active layer through a second mask process, Forming a gate insulating film on the gate insulating film, forming a gate electrode and a storage upper electrode on the gate insulating film through a third mask process, and forming source and drain contact holes passing through the gate insulating film and the interlayer insulating film through a fourth mask process Forming a source and a drain electrode in the source and drain contact holes through a fifth mask process, forming a first protective film, forming a contact through the first protective film through a sixth mask process, Forming a red color filter in the R sub-pixel region through a seventh mask process - > the eighth mask process A green color filter is formed in the G sub pixel area, a blue color filter is formed in the B sub pixel area through the ninth mask process, and a second protective film is formed. Forming a contact hole through the second protective film so as to expose the electrode, - forming an anode of the organic electroluminescent device connected to the drain electrode through the eleventh mask process, and - And forming an insulating film. As described above, at least 12 mask processes are required to form the organic light emitting display panel using the polysilicon thin film transistor, and the time and cost increase with the increase in the number of masks.

본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 마스크 공정 수를 감소시킴으로써 시간 및 비용을 줄일 수 있는 유기 전계 발광 표시 패널 및 그의 제조 방법을 제공하는 것이다. An object of the present invention is to provide an organic light emitting display panel and a method of manufacturing the same that can reduce time and cost by reducing the number of mask processes.

이를 위하여, 본 발명은 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널에 있어서, 상기 스위치 박막 트랜지스터 및 상기 구동 박막 트랜지스터는 기판 상에 버퍼막 및 액티브층과, 게이트 절연막을 사이에 두고 상기 액티브층과 교차하는 게이트 전극과, 상기 게이트 전극 상에 형성된 층간 절연막과, 상기 층간 절연막 상에 형성되어 평탄화시키는 보호막과, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 형성된 소스 컨택홀 및 드레인 컨택홀과, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 형성된 소스 및 드레인 전극을 포함하는 것을 특징으로 한다. The switch thin film transistor is connected between the gate line and the data line, the driving thin film transistor connected to the switch thin film transistor, the power source line and the organic electroluminescent element, and the drain electrode of the switch thin film transistor. Wherein the switch thin film transistor and the driving thin film transistor have a buffer film and an active layer on a substrate and a plurality of pixel regions including a storage capacitor connected to the organic thin film transistor, An interlayer insulating film formed on the gate electrode; a protective film formed on the interlayer insulating film and planarized; and a gate insulating film, an interlayer insulating film, and an interlayer insulating film so as to expose a source region and a drain region of the active layer, Even through the shield Characterized by including the source and drain electrodes formed so as to be connected with each of the source region and the drain region of the active layer formed on each of the source contact hole and the drain contact hole, and the source and drain contact holes.

그리고, 상기 다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비하며, 상기 R 서브 화소 영역에는 해당 화소 영역의 상기 층간 절연막 상에 적색(R) 컬러 필터를 구비하여 적색을 발광하며, 상기 G 서브 화소 영역에는 해당 화소 영역의 층간 절연막 상에 녹색(G) 컬러 필터를 구비하여 녹색을 발광하며, 상기 B 서브 화소 영역에는 해당 화소 영역의 층간 절연막 상에 청색(B) 컬러 필터를 구비하여 청색을 발광하는 것을 특징으로 한다. The plurality of pixel regions include an R sub-pixel region, a G sub-pixel region, and a B sub-pixel region, and the R sub-pixel region includes a red (R) color filter on the inter- (G) color filter is provided on the interlayer insulating film of the corresponding pixel region in the G sub pixel region to emit green light and blue (B) color light is emitted in the B sub pixel region on the interlayer insulating film of the pixel region, ) Color filter to emit blue light.

또한, 상기 유기 전계 발광 소자는 상기 구동 박막 트랜지스터의 드레인 전극과 직접 접촉된 제1 전극과, 상기 제1 전극 상에 발광층을 포함하는 유기층과, 상기 유기층 상에 형성된 제2 전극을 포함하는 것을 특징으로 한다. The organic electroluminescent device may further include a first electrode directly contacting the drain electrode of the driving thin film transistor, an organic layer including a light emitting layer on the first electrode, and a second electrode formed on the organic layer. .

그리고, 상기 보호막은 유기 절연 물질로 형성된 것을 특징으로 한다. The protective film is formed of an organic insulating material.

본 발명은 게이트 라인 및 데이터 라인과 접속된 스위치 박막 트랜지스터와, 상기 스위치 박막 트랜지스터 및 전원 라인과 유기 전계 발광 소자와 접속된 구동 박막 트랜지스터와, 상기 전원 라인과 스위치 박막 트랜지스터의 드레인 전극 사이에 접속된 스토리지 커패시터를 포함하는 다수의 화소 영역을 구비하는 유기 전계 발광 표시 패널의 제조 방법에 있어서, 기판 상에 버퍼막 및 액티브층을 형성하는 단계와, 상기 버퍼막 및 액티브층을 전면 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 액티브층과 교차하도록 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 이용하여 불순물이 도핑된 소스 및 드레인 영역을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 보호막을 형성하여 평탄화시키고, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 소스 컨택홀 및 드레인 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The present invention relates to a thin film transistor comprising a switch thin film transistor connected to a gate line and a data line, a drive thin film transistor connected to the switch thin film transistor, the power supply line and the organic electroluminescence element, A method of fabricating an organic light emitting display panel having a plurality of pixel regions including a storage capacitor, the method comprising: forming a buffer layer and an active layer on a substrate; forming a gate insulating layer over the buffer layer and the active layer Forming a gate electrode so as to cross the active layer with the gate insulating film interposed therebetween; forming a source and a drain region doped with an impurity using the gate electrode as a mask; Forming an insulating film on the gate insulating film; Forming a source contact hole and a drain contact hole so as to penetrate the gate insulating film, the interlayer insulating film, and the protective film so that a source region and a drain region of the active layer are exposed; forming a source contact hole and a drain contact hole, And forming source and drain electrodes to be connected to the source region and the drain region of the active layer, respectively.

그리고, 상기 스토리지 커패시터를 형성하는 방법은 상기 액티브층을 도전성을 가지도록 불순물을 도핑하여 상기 스토리지 라인을 형성하는 단계와, 상기 게이트 절연막을 사이에 두고 상기 스토리지 하부 전극과 중첩되도록 상기 게이트 전극 형성시에 스토리지 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The method of forming the storage capacitor may further include forming the storage line by doping the active layer with an impurity so that the active layer is conductive and forming the storage line when the gate electrode is formed so as to overlap the storage lower electrode, And forming a storage upper electrode on the substrate.

또한, 상기 다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비하며, 상기 R 서브 화소 영역의 상기 층간 절연막 상에 적색(R) 컬러 필터를 형성하는 단계와, 상기 G 서브 화소 영역의 상기 층간 절연막 상에 녹색(G) 컬러 필터를 형성하는 단계와, 상기 B 서브 화소 영역의 상기 층간 절연막 상에 청색(B) 컬러 필터를 형성하는 단계를 더 포함한다. Forming a red (R) color filter on the interlayer insulating layer of the R sub-pixel region, the R sub-pixel region, the G sub-pixel region, and the B sub-pixel region, Forming a green (G) color filter on the interlayer insulating film in the G sub pixel region, and forming a blue (B) color filter on the interlayer insulating film in the B sub pixel region.

그리고, 상기 유기 전계 발광 소자를 형성하는 방법은상기 구동 박막 트랜지스터의 드레인 전극 상에 제1 전극을 직접 접촉하도록 형성하는 단계와, 상기 제1 전극 상에 발광층을 포함하는 유기층을 형성하는 단계와, 상기 유기층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. The method of forming an organic electroluminescent device includes forming a first electrode directly on a drain electrode of the driving thin film transistor, forming an organic layer including a light emitting layer on the first electrode, And forming a second electrode on the organic layer.

또한, 상기 보호막은 유기 절연 물질로 형성되는 것을 특징으로 한다. In addition, the protective film is formed of an organic insulating material.

본 발명에 따른 유기 전계 발광 표시 패널의 제조 방법은 기판 상에 버퍼막 및 액티브층을 형성하는 단계와, 상기 버퍼막 및 액티브층을 전면 덮도록 게이트 절연막을 형성하고, 상기 게이트 절연막을 사이에 두고 상기 액티브층과 교차하도록 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 층간 절연막을 형성하고, 증착된 소자들을 평탄화시킬 수 있는 보호막을 형성하는 단계와, 상기 액티브층의 소스 영역과 드레인 영역이 노출되도록 상기 게이트 절연막, 층간 절연막 및 보호막을 관통하도록 소스 컨택홀 및 드레인 컨택홀을 형성하는 단계와, 상기 소스 및 드레인 컨택홀 각각에 상기 액티브층의 소스 영역 및 드레인 영역 각각과 접속되도록 소스 및 드레인 전극을 형성하는 단계를 포함한다. A method for fabricating an organic light emitting display panel according to the present invention includes the steps of forming a buffer layer and an active layer on a substrate; forming a gate insulating layer on the buffer layer and the active layer to cover the entire surface; Forming a gate electrode crossing the active layer, forming an interlayer insulating film on the gate electrode, forming a protective film capable of flattening the deposited elements, and forming a source region and a drain region of the active layer, Forming a source contact hole and a drain contact hole so as to penetrate the gate insulating film, the interlayer insulating film, and the protective film so as to expose the source and drain contact holes; And forming an electrode.

이와 같이, 층간 절연막 상에 증착된 소자들이 평탄화하도록 유기 절연 물질을 이용하여 보호막을 형성하고, 하나의 마스크를 이용하여 게이트 절연막, 층간 절연막, 보호막을 관통하는 소스 및 드레인 컨택홀을 형성한다. 이에 따라, 마스크 수를 감소시킬 수 있다. Thus, a protective film is formed using an organic insulating material so that the devices deposited on the interlayer insulating film are planarized, and source and drain contact holes are formed through the gate insulating film, the interlayer insulating film, and the protective film by using one mask. Thus, the number of masks can be reduced.

또한, 유기 전계 발광 소자의 제1 전극은 드레인 전극과 컨택홀 없이 직접 접촉하도록 형성함으로써 컨택홀을 형성하는 마스크 공정을 제거함으로써 그에 따른 마스크 수가 절감된다. Also, since the first electrode of the organic electroluminescent device is formed so as to be in direct contact with the drain electrode without the contact hole, the mask process of forming the contact hole is eliminated, thereby reducing the number of masks.

상술한 바와 같이 본 발명의 종래 마스크 수에 비해 적어도 2개의 마스크 수를 줄일 수 있어 그에 따른 비용 및 시간을 감소시킬 수 있다. As described above, the number of masks of at least two can be reduced compared with the conventional mask number of the present invention, thereby reducing cost and time.

이와 같이, 본 발명은 드레인 전극과 제1 전극이 컨택홀 없이 직접 접촉함으로써 드레인 전극과 제1 전극 간의 접촉력을 향상시킬 수 있다. As described above, the contact between the drain electrode and the first electrode can be improved by directly contacting the drain electrode and the first electrode without a contact hole.

또한, 본 발명은 평탄화된 보호막 상에 유기 전계 발광 소자의 제1 전극을 형성하여 드레인 전극과 접속됨으로써 단차에 의해 제1 전극이 오픈되는 것을 방지할 수 있다. In addition, the present invention can prevent the first electrode from being opened due to a step by forming the first electrode of the organic electroluminescence device on the planarized protective film and connecting to the drain electrode.

도 1은 본 발명에 따른 R,G,B 서브 화소 영역에 대한 등가 회로도이다.
도 2a 내지 도 2c는 도 1에 도시된 R,G,B 서브 화소 영역에 따른 유기 전계 발광 표시 패널의 단면도이다.
도 3a 및 도 3b는 본 발명에 따른 유기 전계 발광 소자의 제1 전극이 구동 박막 트랜지스터의 드레인 전극 상에 증착된 화면이다.
도 4a 내지 도 4h는 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널의 제조 방법을 나타낸 단면도들이다.
도 5a 내지 도 5c는 도 4e에 도시된 소스 및 드레인 컨택홀을 형성하는 공정은 설명하기 위한 단면도들이다. 1 is an equivalent circuit diagram for R, G, and B sub pixel regions according to the present invention.
2A to 2C are cross-sectional views of the organic light emitting display panel according to the R, G, and B sub pixel regions shown in FIG.
3A and 3B are views illustrating a first electrode of an organic electroluminescent device according to the present invention deposited on a drain electrode of a driving thin film transistor.
4A to 4H are cross-sectional views illustrating a method of manufacturing an organic light emitting display panel according to an exemplary embodiment of the present invention.
5A to 5C are cross-sectional views for explaining the process of forming the source and drain contact holes shown in FIG. 4E.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성 요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The configuration of the present invention and the operation and effect thereof will be clearly understood through the following detailed description. Before describing the present invention in detail, the same components are denoted by the same reference symbols as possible even if they are displayed on different drawings. In the case where it is judged that the gist of the present invention may be blurred to a known configuration, do.

이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 5c를 참조하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 1 to 5C.

도 1은 본 발명에 따른 R,G,B 서브 화소 영역에 대한 등가 회로도이고, 도 2a 내지 도 2c는 도 1에 도시된 R,G,B 서브 화소 영역에 따른 유기 전계 발광 표시 패널의 단면도이다. 1 is an equivalent circuit diagram for R, G, and B sub pixel regions according to the present invention, and FIGS. 2A to 2C are cross-sectional views of organic light emitting display panels according to R, G, and B sub pixel regions shown in FIG. 1 .

도 1에 도시된 바와 같이 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널은 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)의 교차로 형성된 다수의 화소 영역과, 다수의 화소 영역에 형성된 유기 전계 발광 소자와, 유기 전계 발광 소자를 구동하는 셀 구동부(200)를 포함한다. 1, an organic light emitting display panel according to an exemplary embodiment of the present invention includes a plurality of pixel regions formed at intersections of a gate line GL, a data line DL, and a power source line PL, And a cell driver 200 for driving the organic electroluminescent device.

다수의 화소 영역은 R 서브 화소 영역, G 서브 화소 영역, B 서브 화소 영역을 구비한다. 도 2a 내지 도 2c에 도시된 바와 같이 R 서브 화소 영역에는 해당 화소 영역의 층간 절연막(126) 상에 적색 컬러 필터(230R)를 구비하여 적색(R)을 발광하며, G 서브 화소 영역에는 해당 화소 영역의 층간 절연막(126) 상에 녹색 컬러 필터(230G)를 구비하여 녹색(G)을 발광하며, B 서브 화소 영역에는 해당 화소 영역의 층간 절연막(126) 상에 청색 컬러 필터(230B)를 구비하여 청색을 발광한다. The plurality of pixel regions include an R sub pixel region, a G sub pixel region, and a B sub pixel region. As shown in FIGS. 2A to 2C, a red color filter 230R is provided on the interlayer insulating layer 126 of the corresponding pixel region in the R sub pixel region to emit red (R) light. In the G sub pixel region, A green color filter 230G is provided on the interlayer insulating film 126 of the pixel region to emit green G and a blue color filter 230B is provided on the interlayer insulating film 126 of the pixel region in the B sub pixel region Thereby emitting blue light.

R,G,B 서브 화소 영역 각각의 셀 구동부(200)는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(TS)와, 스위치 박막 트랜지스터(TS) 및 전원 라인(PL)과 유기 전계 발광 소자의 제1 전극(222) 사이에 접속된 구동 박막 트랜지스터(TD)와, 전원 라인(PL)과 스위치 박막 트랜지스터(TS)의 드레인 전극(210) 사이에 접속된 스토리지 커패시터(C)를 구비한다. The cell driver 200 of each of the R, G, and B sub pixel regions includes a switch thin film transistor TS connected to the gate line GL and the data line DL, a switch thin film transistor TS, A driving thin film transistor TD connected between the first electrode 222 of the organic electroluminescence device and the storage capacitor C connected between the drain electrode 210 of the power supply line PL and the switch thin film transistor TS, .

스위치 박막 트랜지스터(TS)의 게이트 전극(106)은 게이트 라인(GL)과 접속되고 소스 전극(108)은 데이터 라인(DL)과 접속되며 드레인 전극(110)은 구동 박막 트랜지스터(TD)의 게이트 전극(206) 및 스토리지 커패시터(C)와 접속된다.The gate electrode 106 of the switch thin film transistor TS is connected to the gate line GL and the source electrode 108 is connected to the data line DL while the drain electrode 110 is connected to the gate electrode GL of the driving thin film transistor TD. (206) and the storage capacitor (C).

스위치 박막 트랜지스터는 도 2a 내지 도 2c에 도시된 바와 같이 기판(100) 위에 형성된 버퍼막(116), 액티브층(114)이 형성되며, 게이트 전극(106)은 액티브층(114)의 채널 영역(114C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 소스 전극(108) 및 드레인 전극(110)은 게이트 전극(106)과 층간 절연막(126) 및 보호막(118)을 사이에 두고 절연되게 형성된다. 소스 전극(108) 및 드레인 전극(110)은 게이트 절연막(112)과 층간 절연막(126) 및 보호막(118)을 관통하는 소스 컨택홀(124S) 및 드레인 컨택홀(124D) 각각을 통해 p+ 불순물이 주입된 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D) 각각과 접속된다. 또한, 액티브층(114)은 오프 전류를 감소시키기 위해 채널 영역(114C)과 소스 및 드레인 영역(114S,114D) 사이에 p- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역을 더 구비하기도 한다. 이때, 층간 절연막(126)은 무기 절연 물질로 형성되며, 보호막(118)은 유기 절연 물질로 형성된다. 2A and 2C, a buffer layer 116 and an active layer 114 are formed on a substrate 100. A gate electrode 106 is formed on a channel region (not shown) of the active layer 114 114C and the gate insulating film 112 with a space therebetween. The source electrode 108 and the drain electrode 110 are formed so as to be insulated with the gate electrode 106 interposed between the interlayer insulating film 126 and the protective film 118. The source electrode 108 and the drain electrode 110 are electrically connected to each other through the source contact hole 124S and the drain contact hole 124D penetrating the gate insulating film 112, the interlayer insulating film 126, and the protective film 118, And connected to the source region 114S and the drain region 114D of the injected active layer 114, respectively. The active layer 114 further includes a lightly doped drain (LDD) region in which a p-impurity is implanted between the channel region 114C and the source and drain regions 114S and 114D to reduce the off current It is also said. At this time, the interlayer insulating layer 126 is formed of an inorganic insulating material, and the protective layer 118 is formed of an organic insulating material.

스토리지 커패시터(C)(120)는 p+ 불순물이 도핑된 스토리지 라인(122)과 스토리지 상부 전극(124)이 게이트 절연막(112)을 사이에 두고 중첩되어 형성된다. 스토리지 커패시터(120)는 제1 전극(222)에 충전된 화소 전압 신호가 다음 화소 전압 신호가 충전될 때까지 안정적으로 유지되게 한다. The storage capacitor (C) 120 is formed by stacking the storage line 122 doped with the p + impurity and the storage upper electrode 124 with the gate insulating film 112 interposed therebetween. The storage capacitor 120 allows the pixel voltage signal charged in the first electrode 222 to remain stable until the next pixel voltage signal is charged.

구동 박막 트랜지스터(TD)의 소스 전극(208)은 전원 라인(PL)과 접속되고 드레인 전극(210)은 유기 전계 발광 소자의 제1 전극(222)과 접속된다. 스토리지 커패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(TD)의 게이트 전극(206) 사이에 접속된다.  The source electrode 208 of the driving thin film transistor TD is connected to the power source line PL and the drain electrode 210 is connected to the first electrode 222 of the organic electroluminescence device. The storage capacitor C is connected between the power supply line PL and the gate electrode 206 of the driving thin film transistor TD.

구동 박막 트랜지스터(TD)는 도 2a 내지 도 2c에 바와 같이 기판(100) 위에 형성된 버퍼막(116), 액티브층(214)이 형성되며, 게이트 전극(106)은 액티브층(214)의 채널 영역(214C)과 게이트 절연막(112)을 사이에 두고 중첩되게 형성된다. 소스 전극(208) 및 드레인 전극(210)은 게이트 전극(206)과 층간 절연막(126) 및 보호막(118)을 사이에 두고 절연되게 형성된다. 소스 전극(208) 및 드레인 전극(210)은 게이트 절연막(112)과 층간 절연막(126) 및 보호막(118)을 관통하는 소스 컨택홀(224S) 및 드레인 컨택홀(224D) 각각을 통해 p+ 불순물이 주입된 액티브층(214)의 소스 영역(214S) 및 드레인 영역(214D) 각각과 접속된다. 또한, 액티브층(214)은 오프 전류를 감소시키기 위해 채널 영역(214C)과 소스 및 드레인 영역(214S,214D) 사이에 p- 불순물이 주입된 엘디디(Light Droped Drain; LDD) 영역을 더 구비하기도 한다. 2A to 2C, a buffer layer 116 and an active layer 214 are formed on the substrate 100. The gate electrode 106 is formed in a channel region (not shown) of the active layer 214, (214C) and the gate insulating film (112) sandwiched therebetween. The source electrode 208 and the drain electrode 210 are formed so as to be insulated with the gate electrode 206 interposed between the interlayer insulating film 126 and the protective film 118. The source electrode 208 and the drain electrode 210 are electrically connected to each other through the source contact hole 224S and the drain contact hole 224D penetrating the gate insulating film 112, the interlayer insulating film 126 and the protective film 118, And to the source region 214S and the drain region 214D of the injected active layer 214, respectively. The active layer 214 further includes a lightly doped drain (LDD) region in which a p-impurity is injected between the channel region 214C and the source and drain regions 214S and 214D to reduce the off current It is also said.

유기 전계 발광 소자는 구동 박막 트랜지스터(TD)의 드레인 전극(210)과 직접 접촉된 제1 전극(222)과, 제1 전극(222)을 노출시키는 뱅크홀(232)이 형성된 뱅크 절연막(128)과, 제1 전극(222) 상에 형성된 발광층을 포함하는 유기층(236)과, 유기층(236) 위에 형성된 제2 전극(234)이 구비된다. 이러한, 유기 전계 발광 소자는 제1 전극(222)과 제2 전극(234) 사이에 전압을 인가하면 제1 전극(222)으로부터 정공(hole)이 제2 전극(234)으로부터 전자(electron)가 주입되어 발광층(236)에서 재결합하여 이로 인해 엑시톤(exiciton)이 생성되며, 이 엑시톤이 기저상태로 떨어지면서 빛이 배면(Bottom)으로 발광하게 된다. The organic electroluminescent device includes a bank insulating layer 128 having a first electrode 222 directly contacting the drain electrode 210 of the driving thin film transistor TD and a bank hole 232 exposing the first electrode 222, An organic layer 236 including a light emitting layer formed on the first electrode 222 and a second electrode 234 formed on the organic layer 236. [ When an electric voltage is applied between the first electrode 222 and the second electrode 234, holes are injected from the second electrode 234 to the first electrode 222, And is recombined in the light emitting layer 236 to generate an exiciton. As the exciton falls to the ground state, light is emitted to the bottom.

제1 전극(222)은 양극으로 TCO(Transparent Conductive Oxide; 이하, TCO)와, ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO) 등과 같은 투명 도전 전극으로 형성되며, 제2 전극(234)은 음극으로 알루미늄(Al)과 같이 반사성 금속 재질로 형성된다. 유기층(236)은 정공 주입층(Hole Injection Layer;HIL), 정공 수송층(Hole Transport Layer;HTL), 발광층, 전자 수송층(Electron Transport Layer;ETL), 전자 주입층(Electron Injection Layer;EIL)으로 구성된다. 이러한, 유기층(236)은 양극(222)에 공급된 전류량에 따라 발광한다. The first electrode 222 is formed of a transparent conductive electrode such as TCO (Transparent Conductive Oxide: TCO), Indium Tin Oxide (ITO), IZO (Indium Zinc Oxide) And the second electrode 234 is formed of a reflective metal material such as aluminum (Al). The organic layer 236 is formed of a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer, an electron transport layer (ETL), and an electron injection layer do. The organic layer 236 emits light in accordance with the amount of current supplied to the anode 222.

상술한 바와 같이, 제1 전극(222)은 구동 박막 트랜지스터(TD)의 드레인 전극(210)을 컨택홀을 통해 접속되는 것보다 직접 접촉하므로 드레인 전극(210)과의 접촉력이 향상된다. 도 3a에 도시된 바와 같이 제1 전극(222)은 드레인 전극(210)을 덮도록 형성하여 드레인 전극(210) 간의 접촉력을 더욱 향상시킬 수 있다. As described above, the first electrode 222 is in direct contact with the drain electrode 210 of the driving thin film transistor TD through the contact hole, so that the contact force with the drain electrode 210 is improved. As shown in FIG. 3A, the first electrode 222 may be formed to cover the drain electrode 210 to further improve the contact force between the drain electrode 210 and the drain electrode 210.

또한, 보호막(118)을 무기 절연 물질로 형성될 경우에 제1 전극(222) 증착시 드레인 전극(210)과 보호막(118) 간의 단차에 의해 오픈(open)될 수 있으나, 본 발명의 보호막(118)은 유기 절연 물질로 형성함으로써 평탄화되어 구동 박막 트랜지스터(TD)의 드레인 전극(210)과 보호막(118) 간의 단차를 최소화하였다. 이에 따라, 드레인 전극(210) 상에 제1 전극(222)을 형성하여도 제1 전극(222)이 오픈되지 않는다. 이는, 도 3a 및 도 3b는 본 발명에 따른 제1 전극(222)이 구동 박막 트랜지스터(TD)의 드레인 전극(210) 상에 증착된 화면이고, 이 중 도 3a는 구동 박막 트랜지스터(TD)의 드레인 전극(210) 상에 제1 전극(222)이 증착된 평면도를 나타낸 화면이고, 도 3b는 평면도의 일부(도 3a의 점선 표시 부분)를 확대한 단면도이다. 도 3a 및 도 3b에 도시된 바와 같이, 구동 박막 트랜지스터(TD)의 드레인 전극(210) 상에 제1 전극(222)을 증착하여도 오픈되지 않고 증착되었음을 알 수 있다. When the protective film 118 is formed of an inorganic insulating material, it may be opened by the step between the drain electrode 210 and the protective film 118 when the first electrode 222 is deposited. However, 118 are formed of an organic insulating material so as to be planarized to minimize a step between the drain electrode 210 and the protective film 118 of the driving thin film transistor TD. Accordingly, even if the first electrode 222 is formed on the drain electrode 210, the first electrode 222 is not opened. 3A and 3B show a screen in which the first electrode 222 according to the present invention is deposited on the drain electrode 210 of the driving thin film transistor TD, Drain electrode 210. FIG. 3B is an enlarged cross-sectional view of a part of the plan view (dotted line portion in FIG. 3A). As shown in FIGS. 3A and 3B, it can be seen that the first electrode 222 is deposited on the drain electrode 210 of the driving thin film transistor TD without being opened.

도 4a 내지 도 4h는 본 발명의 실시 예에 따른 유기 전계 발광 표시 패널의 제조 방법을 나타낸 단면도들이다. 4A to 4H are cross-sectional views illustrating a method of manufacturing an organic light emitting display panel according to an exemplary embodiment of the present invention.

도 4a를 참조하면, 기판(100) 상에 버퍼막(116)이 형성되고, 그 위에 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 액티브층(114,214)과, 스토리지 라인(122)이 형성된다. 4A, a buffer film 116 is formed on a substrate 100, and active layers 114 and 214 of a switch thin film transistor TS and a driving thin film transistor TD, respectively, and a storage line 122, .

구체적으로, 버퍼막(116)은 기판(100) 상에 산화 실리콘(SiO2) 등과 같은 무기 절연 물질이 CVD, PECVD(Plasam Enhanced Chemical Vapor Deposition) 등의 증착 방법으로 전면 증착되어 형성된다. 액티브층(114,214)은 버퍼막(116) 상에 아몰퍼스-실리콘을 증착한 후 그 아몰퍼스-실리콘을 레이저로 결정화하여 폴리-실리콘이 되게 한 다음, 그 폴리-실리콘을 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 형성된다. 레이저 결정화 이전에 아몰퍼스 실리콘 박막 내에 존재하는 수소 원자를 제거하기 위한 탈수소화(Dehydrogenaiton) 공정을 더 진행하기도 한다. Specifically, the buffer film 116 is formed by depositing an inorganic insulating material such as silicon oxide (SiO 2 ) on the substrate 100 by a CVD method or a PECVD (Plasma Enhanced Chemical Vapor Deposition) method. The active layers 114 and 214 are formed by depositing amorphous silicon on the buffer film 116 and then crystallizing the amorphous silicon with laser to become poly-silicon. Then, the polysilicon is patterned by a photolithography process using a first mask And an etching process. Dehydrogenation processes are also carried out to remove hydrogen atoms present in the amorphous silicon thin film before laser crystallization.

도 4b를 참조하면, 스토리지 라인(122)에 불순물을 도핑하여 도전성을 갖게 한다. Referring to FIG. 4B, the storage line 122 is doped with impurities to provide conductivity.

구체적으로, 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 액티브층(114,214)과 스토리지 라인(122)이 형성된 기판(100) 상에 제2 마스크를 이용하여 스토리지 라인(122)을 노출시킨다. 노출된 스토리지 라인(122)에 p+ 불순물을 도핑하여 스토리지 라인(122)이 도전성을 갖게 한다. Specifically, the storage line 122 is exposed using a second mask on the substrate 100 on which the active layers 114 and 214 and the storage line 122 of the switch thin film transistor TS and the drive thin film transistor TD are formed, . The exposed storage line 122 is doped with p + impurity to make the storage line 122 conductive.

도 4c를 참조하면, 액티브층(114,214)이 형성된 버퍼막(116) 상에 게이트 절연막(112)이 형성되고, 그 위에 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 게이트 전극(106,206)이 형성됨과 아울러 액티브층(114,214) 각각의 채널 영역(114C,214C)을 사이에 두고 마주보는 소스 영역(114S,214S) 및 드레인 영역(114D,214D)이 형성된다. 4C, the gate insulating film 112 is formed on the buffer film 116 on which the active layers 114 and 214 are formed and the gate electrodes 106 and 206 of the switch thin film transistor TS and the driving thin film transistor TD are formed thereon. And source regions 114S and 214S and drain regions 114D and 214D facing each other with the channel regions 114C and 214C of the active layers 114 and 214 therebetween are formed.

구체적으로, 게이트 절연막(112)은 액티브층(114,214)이 형성된 버퍼막(116) 상에 산화 실리콘(Si02) 등과 같은 무기 절연 물질이 PECVD 또는 CVD 등의 방법으로 전면 증착되어 형성된다. 이에서, 게이트 절연막(112) 위에 게이트 금속층이 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 등과 이들의 합금이 단일층 또는 복층 구조로 적층되어 이용된다. 그 다음 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 게이트 전극(106,206)이 형성되고, 게이트 절연막(112)을 사이에 두고 스토리지 라인(120)과 중첩되도록 스토리지 상부 전극(124)이 형성된다. Specifically, the gate insulating film 112 is formed of the inorganic insulating material such as an active layer of silicon oxide (Si0 2) on the buffer layer 116 (114 214) is formed by blanket deposited by a method such as PECVD or CVD. A gate metal layer is formed on the gate insulating layer 112 through a deposition method such as a sputtering method. As the gate metal layer, molybdenum (Mo), aluminum (Al), chromium (Cr), and alloys thereof are laminated in a single layer or a multilayer structure. Then, the gate metal layer is patterned by the photolithography process and the etching process using the third mask to form the gate electrodes 106 and 206 of the switch thin film transistor TS and the drive thin film transistor TD, respectively, The storage upper electrode 124 is formed so as to overlap with the storage line 120.

그리고, 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD) 각각의 게이트 전극(106,206)을 마스크로 이용하여 게이트 전극(106,206)과 비중첩된 액티브층(114,214)에 p+ 불순물을 도핑함으로써 p+ 불순물이 도핑된 액티브층의 소스 영역(114S,214S) 및 드레인 영역(114D,214D)이 형성된다. The p + impurity is doped into the active layers 114 and 214 which are not overlapped with the gate electrodes 106 and 206 by using the gate electrodes 106 and 206 of the switch thin film transistor TS and the driving thin film transistor TD as a mask, The source regions 114S and 214S and the drain regions 114D and 214D of the doped active layer are formed.

도 4d를 참조하면, 게이트 전극(106,206)이 형성된 게이트 절연막(112) 상에 층간 절연막(126)이 형성되고, R,G,B 컬러 필터 각각이 해당 서브 화소 영역 각각의 층간 절연막(126) 상에 형성된다.  4D, an interlayer insulating layer 126 is formed on the gate insulating layer 112 on which the gate electrodes 106 and 206 are formed, and an R, G, and B color filters are formed on the interlayer insulating layer 126 As shown in FIG.

구체적으로, 층간 절연막(126)은 게이트 전극(106,206)이 형성된 게이트 절연막(112) 상에 산화 실리콘, 질화 실리콘 등과 같이 무기 절연 물질이 PECVD 또는 CVD 등의 증착 방법으로 전면 증착되어 형성된다. 이어서, 적색(R)이 착색된 적색 컬러 레지스트를 도포한 후, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 R 서브 화소 영역의 층간 절연막(126) 상에 적색 컬러 필터(230R)가 형성된다. 이후, 녹색(G)이 착색된 녹색 컬러 레지스트를 도포한 후, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 도 2b에 도시된 바와 같이 G 서브 화소 영역의 층간 절연막(126) 상에 녹색 컬러 필터(230G)가 형성된다. 그리고, 청색(B)이 착색된 청색 컬러 레지스트를 도포한 후, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 도 2c에 도시된 바와 같이 B 서브 화소 영역의 층간 절연막(126) 상에 청색 컬러 필터(230B)가 형성된다. 이에 따라, R,G,B 서브 화소 영역 각각에 R,G,B 컬러 필터(230R,230G,230B)가 형성된다. Specifically, the interlayer insulating film 126 is formed by over-depositing an inorganic insulating material such as silicon oxide, silicon nitride, or the like by a deposition method such as PECVD or CVD on the gate insulating film 112 on which the gate electrodes 106 and 206 are formed. Subsequently, after the red color resist with red (R) color is applied, a red color filter 230R is formed on the interlayer insulating film 126 in the R sub pixel area by the photolithography process and the etching process using the fourth mask . Thereafter, a green color resist in which green (G) is colored is applied, and then a photolithography process and an etching process using a fifth mask are performed to form a green color on the interlayer insulating film 126 in the G- A filter 230G is formed. Then, after the blue color resist with blue (B) color is applied, a blue color resist is formed on the interlayer insulating film 126 in the B sub pixel region as shown in FIG. 2C by the photolithography process and the etching process using the sixth mask, A filter 230B is formed. Accordingly, R, G, and B color filters 230R, 230G, and 230B are formed in the R, G, and B sub pixel regions, respectively.

도 4e를 참조하면, R,G,B 컬러 필터(230R,미도시)가 형성된 기판(100) 상에 보호막(118)이 형성되며, 게이트 절연막(112), 층간 절연막(126) 및 보호막(118)을 관통하는 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성된다. 소스 및 드레인 컨택홀(124S,124D,224S,224D)을 형성하는 공정은 도 5a 내지 도 5c를 결부하여 설명하기로 한다. 4E, a protective film 118 is formed on a substrate 100 on which R, G and B color filters 230R (not shown) are formed, and a gate insulating film 112, an interlayer insulating film 126, Source and drain contact holes 124S, 124D, 224S, and 224D of the switch thin film transistor TS and the drive thin film transistor TD that penetrate through the source and drain regions are formed. The process of forming the source and drain contact holes 124S, 124D, 224S, and 224D will be described with reference to FIGS. 5A to 5C.

구체적으로, 도 5a에 도시된 바와 같이 R,G,B 컬러 필터(230R,미도시)가 형성된 기판(100) 상에 포토 아크릴과 같은 유기 절연 물질(118)이 스핀 코팅(Spin Coating) 스핀리스 코팅(Spinless Coating) 등의 코팅 방법으로 코팅됨으로써 형성된다. 이어서, 도 5b 및 도 5c에 도시된 바와 같이 제7 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 보호막(118), 층간 절연막(126), 게이트 절연막을 관통하는 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 소스 및 드레인 컨택홀(124S,124D,224S,224D)이 형성된다. 즉, 제7 마스크를 이용하여 보호막(118)을 관통하며, 제7 마스크를 이용하여 층간 절연막(126) 및 게이트 절연막(112)을 액티브층(114,214)의 소스 및 드레인 영역(114S,114D,214S,214D)이 노출되도록 관통한다. 이와 같이, 하나의 마스크 공정으로 보호막(118), 층간 절연막(126), 게이트 절연막(112)을 관통한다. 또한, 보호막(118)을 유기 절연 물질로 형성하여 R,G,B 컬러 필터(230R,미도시)가 형성된 기판(100) 상을 평탄화시킨다. 5A, an organic insulating material 118 such as photo-acryl is coated on a substrate 100 having R, G, and B color filters 230R (not shown) formed thereon by a spin coating method Or by a coating method such as spin coating. Next, as shown in FIGS. 5B and 5C, the protective film 118, the interlayer insulating film 126, the switch thin film transistor TS passing through the gate insulating film, and the driving thin film transistor (not shown) are formed by the photolithography process and the etching process using the seventh mask, Source and drain contact holes 124S, 124D, 224S, and 224D of the source and drain regions TD are formed. The interlayer insulating film 126 and the gate insulating film 112 are electrically connected to the source and drain regions 114S, 114D and 214S of the active layers 114 and 214 through the passivation film 118 using the seventh mask, , 214D are exposed. Thus, the protective film 118, the interlayer insulating film 126, and the gate insulating film 112 are penetrated by one masking process. Also, the passivation layer 118 is formed of an organic insulating material to flatten the substrate 100 on which the R, G, and B color filters 230R (not shown) are formed.

도 4f를 참조하면, 보호막(118) 상에 스위치 박막 트랜지스터(TS) 및 구동 박막 트랜지스터(TD)의 소스 전극(108,208) 및 드레인 전극(110,210)이 형성된다. 4F, the source and drain electrodes 108 and 208 and the drain electrodes 110 and 210 of the switch thin film transistor TS and the driving thin film transistor TD are formed on the passivation layer 118.

구체적으로, 보호막(118) 상에 스퍼터링 등의 증착 방법으로 소스 및 드레인 금속층을 형성한 뒤, 제8 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 소스 및 드레인 금속층을 패터닝함으로써 소스 전극(108,208) 및 드레인 전극(110,210)이 형성된다. 소스 전극(108,208) 및 드레인 전극(110,210)은 소스 및 드레인 컨택홀(124S,124D,224S,224D) 각각을 통해 액티브층(114,214)의 소스 영역 및 드레인 영역(114S,114D,214S,214D)과 각각 접속된다. Specifically, source and drain metal layers are formed on the protective film 118 by a deposition method such as sputtering, and then the source and drain metal layers are patterned by a photolithography process and an etching process using an eighth mask, thereby forming source electrodes 108 and 208, Electrodes 110 and 210 are formed. The source electrodes 108 and 208 and the drain electrodes 110 and 210 are connected to the source and drain regions 114S, 114D, 214S, and 214D of the active layers 114 and 214 through the source and drain contact holes 124S, 124D, 224S, Respectively.

도 4g를 참조하면, 구동 박막 트랜지스터(TD)의 드레인 전극(210)과 직접 접촉된 유기 전계 발광 소자의 제1 전극(222)이 형성된다. Referring to FIG. 4G, a first electrode 222 of the organic electroluminescent device, which is in direct contact with the drain electrode 210 of the driving thin film transistor TD, is formed.

구체적으로, 보호막(118) 상에 스퍼터링 등의 증착 방법으로 TCO(Transparent Conductive Oxide; 이하, TCO)와, ITO(Indum Tin Oxide; 이하,ITO), IZO(Indum Zinc Oxide; 이하,IZO) 등과 같은 투명 도전 전극층을 형성한 뒤, 제9 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 투명 도전 전극층을 패터닝함으로써 제1 전극(222)이 형성된다. Specifically, a transparent conductive oxide (TCO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like is deposited on the passivation layer 118 by a deposition method such as sputtering. After the transparent conductive electrode layer is formed, the first electrode 222 is formed by patterning the transparent conductive electrode layer by a photolithography process and an etching process using a ninth mask.

도 4h를 참조하면, 제1 전극(222)이 형성된 기판(100) 상에 뱅크홀(232)을 가지는 뱅크 절연막(128)이 형성된다. Referring to FIG. 4H, a bank insulating film 128 having a bank hole 232 is formed on a substrate 100 on which a first electrode 222 is formed.

구체적으로, 제1 전극(222)이 형성된 기판(100) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 아크릴계 수지와 같은 유기 절연 물질이 전면 형성된다. 그런 다음, 제10 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 유기 절연 물질이 패터닝됨으로써 뱅크홀(232)을 포함하는 뱅크 절연막(128)을 관통하는 제1 전극이 노출된다. 이어서, 섀도우 마스크를 이용하여 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함하는 유기층(236)을 증착한 뒤, 제2 전극(234)을 증착한다. 제2 전극(234)은 음극으로 알루미늄(Al)과 같이 반사성 금속 재질로 형성된다. Specifically, an organic insulating material such as an acrylic resin is formed entirely on the substrate 100 on which the first electrode 222 is formed through a coating method such as spin-spin or spin-coating. Then, the organic insulating material is patterned by the photolithography process and the etching process using the tenth mask, thereby exposing the first electrode passing through the bank insulating film 128 including the bank holes 232. [ Next, an organic layer 236 including a hole injection layer, a hole transporting layer, a light emitting layer, an electron transporting layer, and an electron injection layer is deposited using a shadow mask, and then a second electrode 234 is deposited. The second electrode 234 is formed of a reflective metal material such as aluminum (Al) as a cathode.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

100 : 기판 106,206 : 게이트 전극
108,208 : 소스 전극 110,210 : 드레인 전극
112 : 게이트 절연막 116 : 버퍼막
114,214 : 액티브층 118 : 보호막
120 : 스토리지 커패시터 126 : 층간 절연막
128 : 뱅크 절연막 222 : 제1 전극
232 : 뱅크홀 236 : 유기층
234 : 제2 전극
100: substrate 106, 206: gate electrode
108, 208: source electrode 110, 210: drain electrode
112: gate insulating film 116: buffer film
114, 214 active layer 118 protective film
120: storage capacitor 126: interlayer insulating film
128: bank insulating film 222: first electrode
232: bank hole 236: organic layer
234: second electrode

Claims (9)

기판 상에 위치하고, 소스 영역, 드레인 영역 및 상기 소스 영역과 상기 드레인 영역 사이에 위치하는 채널 영역을 포함하는 액티브층과;
상기 액티브층 상에 순서대로 적층되고, 상기 액티브층의 상기 소스 영역을 노출하는 소스 컨택홀 및 상기 액티브층의 상기 드레인 영역을 노출하는 드레인 컨택홀을 포함하는 게이트 절연막, 층간 절연막 및 보호막과;
상기 소스 컨택홀을 통해 상기 액티브층의 상기 소스 영역과 접속되고, 상기 보호막 상에 위치하는 영역을 포함하는 소스 전극과;
상기 드레인 컨택홀을 통해 상기 액티브층의 상기 드레인 영역과 접속되고, 상기 보호막 상에 위치하는 영역을 포함하는 드레인 전극과;
상기 보호막 상에 위치하고, 순서대로 적층된 제1 전극, 유기층 및 제2 전극을 포함하는 유기 전계 발광 소자를 포함하되,
상기 제1 전극은 상기 드레인 전극의 상기 보호막 상에 위치하는 영역과 직접 접촉하는 것을 특징으로 하는 유기 전계 발광 표시 패널. An active layer located on the substrate and including a source region, a drain region, and a channel region located between the source region and the drain region;
A gate insulating film, an interlayer insulating film, and a protective film which are sequentially stacked on the active layer and include a source contact hole exposing the source region of the active layer and a drain contact hole exposing the drain region of the active layer;
A source electrode connected to the source region of the active layer through the source contact hole and including a region located on the protective film;
A drain electrode connected to the drain region of the active layer through the drain contact hole, the drain electrode including a region located on the protective film;
And an organic electroluminescent device disposed on the passivation layer and comprising a first electrode, an organic layer, and a second electrode stacked in order,
Wherein the first electrode is in direct contact with a region of the drain electrode that is located on the passivation layer. 제1항에 있어서,
상기 층간 절연막과 상기 보호막 사이에 위치하고, 상기 유기 전계 발광 소자와 중첩하는 컬러 필터를 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널.The method according to claim 1,
Further comprising a color filter disposed between the interlayer insulating layer and the passivation layer and overlapping the organic electroluminescent layer. 제1항에 있어서,
상기 보호막 상에 위치하고, 상기 제1 전극의 가장 자리를 덮는 뱅크 절연막을 더 포함하되,
상기 소스 컨택홀 및 상기 드레인 컨택홀은 상기 뱅크 절연막과 중첩하는 것을 특징으로 하는 유기 전계 발광 표시 패널. The method according to claim 1,
And a bank insulating layer disposed on the protective layer and covering an edge of the first electrode,
Wherein the source contact hole and the drain contact hole overlap the bank insulating layer. 제1항에 있어서,
상기 보호막은 유기 절연 물질을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널. The method according to claim 1,
The organic light emitting display panel of claim 1, wherein the protective layer comprises an organic insulating material. 기판 상에 소스 영역, 드레인 영역 및 채널 영역을 포함하는 액티브층을 형성하는 단계와;
상기 액티브층을 덮는 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 상에 상기 액티브층의 상기 채널 영역과 중첩하는 게이트 전극을 형성하는 단계와;
상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계와;
상기 층간 절연막 상에 보호막을 형성하는 단계와;
상기 게이트 절연막, 상기 층간 절연막 및 상기 보호막에 상기 액티브층의 소스 영역을 노출하는 소스 컨택홀 및 상기 액티브층의 드레인 영역을 노출하는 드레인 컨택홀을 형성하는 단계와;
상기 소스 컨택홀을 통해 상기 액티브층의 상기 소스 영역과 접속되는 소스 전극 및 상기 드레인 컨택홀을 통해 상기 액티브층의 상기 드레인 영역과 접속되는 드레인 전극을 형성하는 단계와;
상기 보호막 상에 상기 드레인 전극과 접속되는 제1 전극, 유기층 및 제2 전극이 순서대로 적층된 유기 전계 발광 소자를 형성하는 단계를 포함하되,
상기 드레인 전극은 상기 보호막 상에 위치하고, 상기 제1 전극과 직접 접촉하는 영역을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. Forming an active layer on the substrate, the active layer including a source region, a drain region, and a channel region;
Forming a gate insulating film covering the active layer;
Forming a gate electrode overlying the channel region of the active layer on the gate insulating film;
Forming an interlayer insulating film covering the gate electrode;
Forming a protective film on the interlayer insulating film;
Forming a source contact hole exposing a source region of the active layer and a drain contact hole exposing a drain region of the active layer in the gate insulating film, the interlayer insulating film, and the protective film;
Forming a source electrode connected to the source region of the active layer through the source contact hole and a drain electrode connected to the drain region of the active layer through the drain contact hole;
Forming an organic electroluminescent device in which a first electrode connected to the drain electrode, an organic layer, and a second electrode are sequentially stacked on the protective film,
Wherein the drain electrode is disposed on the passivation layer and includes a region directly contacting the first electrode. 제5항에 있어서,
상기 보호막 상에 상기 소스 컨택홀 및 상기 드레인 컨택홀과 중첩하고, 상기 제1 전극의 가장 자리를 덮는 뱅크 절연막을 형성하는 단계를 더 포함하는 것을 기술적 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 6. The method of claim 5,
Further comprising the step of forming a bank insulating layer which overlaps the source contact hole and the drain contact hole on the protective film and covers the edge of the first electrode. 제5항에 있어서,
상기 층간 절연막과 상기 보호막 사이에 컬러 필터를 형성하는 단계를 더 포함하되,
상기 컬러 필터는 상기 유기 전계 발광 소자와 중첩하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 6. The method of claim 5,
Forming a color filter between the interlayer insulating layer and the passivation layer,
Wherein the color filter overlaps with the organic electroluminescent device. 제5항에 있어서,
상기 소스 컨택홀 및 상기 드레인 컨택홀을 형성하는 단계는 상기 보호막 상에 형성된 마스크를 이용하여 상기 액티브층의 상기 소스 영역 및 상기 드레인 영역이 노출되도록 상기 보호막, 상기 층간 절연막 및 상기 게이트 절연막을 식각하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 6. The method of claim 5,
The source contact hole and the drain contact hole may be formed by etching the protective film, the interlayer insulating film, and the gate insulating film so that the source region and the drain region of the active layer are exposed using a mask formed on the protective film Wherein the organic electroluminescent display panel comprises a first electrode and a second electrode. 제5항에 있어서,
상기 보호막은 유기 절연 물질로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 패널의 제조 방법. 6. The method of claim 5,
Wherein the protective layer is formed of an organic insulating material.
KR1020110077144A 2011-08-02 2011-08-02 Oganic electro-luminesence display and manufactucring method of the same KR101808533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077144A KR101808533B1 (en) 2011-08-02 2011-08-02 Oganic electro-luminesence display and manufactucring method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077144A KR101808533B1 (en) 2011-08-02 2011-08-02 Oganic electro-luminesence display and manufactucring method of the same

Publications (2)

Publication Number Publication Date
KR20130015251A KR20130015251A (en) 2013-02-13
KR101808533B1 true KR101808533B1 (en) 2017-12-13

Family

ID=47895098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077144A KR101808533B1 (en) 2011-08-02 2011-08-02 Oganic electro-luminesence display and manufactucring method of the same

Country Status (1)

Country Link
KR (1) KR101808533B1 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113609B1 (en) * 2012-12-31 2020-05-22 엘지디스플레이 주식회사 Organic light emitting display and manufactucring method of the same
KR102000591B1 (en) * 2013-06-21 2019-07-16 엘지디스플레이 주식회사 Organic Electroluminescence Device and fabrication method thereof
KR102040069B1 (en) * 2013-07-09 2019-11-05 삼성디스플레이 주식회사 Manufacturing method of organic electroluminescent display
KR102086473B1 (en) * 2013-08-26 2020-03-10 엘지디스플레이 주식회사 Organic light emitting diode display device
KR102109741B1 (en) * 2013-10-02 2020-05-12 엘지디스플레이 주식회사 Organic light emitting display device
KR102086393B1 (en) * 2013-11-21 2020-03-10 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing thereof
KR102235597B1 (en) 2014-02-19 2021-04-05 삼성디스플레이 주식회사 Organic light emitting display device and manufacturing method thereof
KR102328917B1 (en) * 2014-09-22 2021-11-19 엘지디스플레이 주식회사 Organic light emitting diode display device
KR102622266B1 (en) 2016-01-11 2024-01-08 삼성디스플레이 주식회사 Thin film transistor array panel and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184853A (en) * 2004-12-24 2006-07-13 Lg Philips Lcd Co Ltd Display device and method of fabricating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006184853A (en) * 2004-12-24 2006-07-13 Lg Philips Lcd Co Ltd Display device and method of fabricating same

Also Published As

Publication number Publication date
KR20130015251A (en) 2013-02-13

Similar Documents

Publication Publication Date Title
KR101808533B1 (en) Oganic electro-luminesence display and manufactucring method of the same
KR101432110B1 (en) Organic light emitting display and method for manufacturing the same
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101888445B1 (en) Oganic electro-luminesence display panel and manufactucring metod of the same
US20160315135A1 (en) Organic light emitting diode display device and method for manufacturing the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US7985609B2 (en) Light-emitting apparatus and production method thereof
US9093537B2 (en) Display device and method for manufacturing the same
KR20140136785A (en) Organinc light emitting display device and manufacturing method for the same
US20120235147A1 (en) Organic light-emitting display device and method of manufacturing the same
CN102969452B (en) Organic EL display panel and manufacture method thereof
US20130119362A1 (en) Organic light emitting diode display
JP2001100655A (en) El display device
US20060214564A1 (en) Organic electroluminescent display and method for fabricating the same
KR101560233B1 (en) Organic Light Emitting Display Device and Method for fabricating the same
KR101352121B1 (en) Oganic electro-luminesence display panel and manufactucring method of the same
KR20090058283A (en) Organcic electro-luminescence dispaly and manufacturing method thereof
KR20090021443A (en) Organic electroluminescent device and method for fabricating thereof
JP2001134214A (en) Display device
KR101941438B1 (en) Organic electro-luminesence display and manufactucring method of the same
KR20210086247A (en) Display apparatus
KR102037487B1 (en) Method for fabricating Organic Electroluminescence Device and the Organic Electroluminescence Device fabricated by the method
KR100573134B1 (en) Electro-luminescent display device
JP2010225780A (en) Thin film transistor and method of manufacturing the same
KR101849575B1 (en) Organic electro-luminesence display panel and manufactucring method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant