KR20130105165A - 박막 트랜지스터 - Google Patents

박막 트랜지스터 Download PDF

Info

Publication number
KR20130105165A
KR20130105165A KR1020120027365A KR20120027365A KR20130105165A KR 20130105165 A KR20130105165 A KR 20130105165A KR 1020120027365 A KR1020120027365 A KR 1020120027365A KR 20120027365 A KR20120027365 A KR 20120027365A KR 20130105165 A KR20130105165 A KR 20130105165A
Authority
KR
South Korea
Prior art keywords
channel layer
oxide
thin film
film transistor
layer
Prior art date
Application number
KR1020120027365A
Other languages
English (en)
Other versions
KR101978835B1 (ko
Inventor
정우석
신재헌
정승묵
박장우
김상희
Original Assignee
한국전자통신연구원
주식회사 나노신소재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 주식회사 나노신소재 filed Critical 한국전자통신연구원
Priority to KR1020120027365A priority Critical patent/KR101978835B1/ko
Publication of KR20130105165A publication Critical patent/KR20130105165A/ko
Application granted granted Critical
Publication of KR101978835B1 publication Critical patent/KR101978835B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

산화물 채널층을 포함하는 박막 트랜지스터를 제공한다. 박막 트랜지스터는 게이트 전극, 게이트 전극에 인접하여 배치된 금속-보론(Boron) 산화물을 포함하는 채널층, 게이트 전극과 채널층 사이의 게이트 절연막, 및 채널층과 결합하는 소스/드레인(source/drain) 영역들을 포함한다.

Description

박막 트랜지스터{Thin film Transistor}
본 발명은 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 산화물 채널층을 포함하는 박막 트랜지스터에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다.
특히, 이러한 평판표시장치 중 액정표시장치(LiquidCrystal Display, LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다. 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판, 및 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다. 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭 소자로 사용하여 화소부의 액정을 구동하는 방식이다. 액정표시장치는 발광소자가 아니라 수광소자이며 밝기, 명암비(contrast ratio), 및 시야각 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 디스플레이 소자에 대한 개발이 활발하게 전개되고 있다.
새로운 평판표시장치 중 하나인 유기전계발광소자(Organic Light Emitting Diode; OLED)는 자체발광형이기 때문에 액정표시장치에 비해 시야각과 명암비 등이 우수하며 백라이트(backlight)가 필요하지 않기 때문에 경량 박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르다는 장점이 있으며, 특히 제조비용 측면에서도 유리한 장점을 가지고 있다. 최근 유기전계발광 디스플레이의 대면적화에 관한 연구가 활발하게 진행되고 있으며, 이를 달성하기 위하여 유기전계발광소자의 구동 트랜지스터로서 정전류 특성을 확보하여 안정된 작동 및 내구성이 확보된 트랜지스터 개발이 요구되고 있다.
또한, 의료용 디스플레이, UV PD, LED, Car Head-up display, HMD, Smart window, Double-sided monitor, 투명 RFID, 및 투명 써킷 등에 응용할 수 있는 투명하고 안정한 박막 트랜지스터 개발이 요구되고 있다.
전술한 박막 트랜지스터의 채널층으로 ZnO 기반물질, 비ZnO 기반물질, 및 실리콘 기반 물질이 사용되고 있다. ZnO 기반의 박막 트랜지스터는 대기 습도, 열처리, 제조과정 등에서 박막의 특성이 민감하게 변할 수 있어 안정성 문제가 있다. 비 ZnO 기반 물질은 In-Ga-Zn-O 타입의 비정질 반도체 또는 In2O3, SnO2의 산화물 반도체일 수 있다. In-Ga-Zn-O 타입의 비정질 반도체는 인듐 및 갈륨이 고갈 자원으로 제조 비용이 높다. In2O3, SnO2의 산화물 반도체는 ZnO에 비해 특성이 떨어지나, 조성 조절 또는 도핑 치환 등을 통한 특성 개선이 가능하다. 산화물 박막 트랜지스터는 채널 박막 내부 또는 게이트 절연막과의 계면에서 전류에 대해 안정성이 취약할 수 있다. 실리콘 기반 물질은 비정질 실리콘 및 다결정 실리콘일 수 있다. 비정질 실리콘 트랜지스터는 이동도가 낮고, 다결정 실리콘 트랜지스터는 소자의 균일성이 낮은 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 이동도 및 신뢰도를 향상시킬 수 있는 산화물 채널층을 포함하는 박막 트랜지스터를 제공하는데 있다.
본 발명의 실시예들은 산화물 채널층을 포함하는 박막 트랜지스터를 제공한다. 박막 트랜지스터는, 기판, 주물질(Host material)과 금속-보론(Boron) 산화물을 포함하는 산화물 채널층, 및 산화물 채널층에 인접하여 배치된 게이트 전극을 포함할 수 있다. 박막 트랜지스터는 게이트 전극과 산화물 채널층 사이의 게이트 절연막, 및 산화물 채널층과 결합하는 소스/드레인(source/drain)영역들을 포함할 수 있다. 박막 트랜지스터는 산화물 채널층 상에 채널보호층을 더 포함할 수 있다.
주물질(Host material)은 ZnO, In2O3-ZnO(IZO), ZnO-SnO2(ZTO), In2O3-SnO2(ITO), In2O3-Ga2O3- ZnO(IGZO), Zn-In2O3-SnO2(ZITO), In2O3-Ga2O3(IGO), SnO2 , In2O3 등 중에서 선택된 어느 하나 일 수 있다. 금속-보론(Boron) 산화물은 캐리어 서프레서(carrier suppressor)로서 기능하고, TiOx-Boron Oxide(TiBO), Ta2O3-Boron Oxide(TaBO), HfOx- Boron Oxide(HfBO), CeOx- Boron Oxide(CeBO), Zr2O3-Boron Oxide(ZrBO), SiOx-Boron Oxide(SiBO), ViOx-Boron Oxide(VBO), Nb2O5-Boron Oxide(NbBO), MoOx-Boron Oxide(MoBO), SrOx-Boron Oxide(SrBO), BaOx-Boron Oxide(BaBO), AlOx-Boron Oxide(AlBO), CrOx-Boron Oxide(CrBO), WOx-Boron Oxide(WBO) 중에서 선택된 어느 하나 일 수 있다.
본 발명의 개념에 따른 실시예들에 따르면, 금속-보론(Boron) 산화물을 포함하는 채널층은 제조가 용이하고, 반도체 소자의 이동도 및 신뢰도를 향상시킬 수 있다.
도1은 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 스태거(Stagger)형 박막 트랜지스터의 단면도이다.
도2는 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 코플래너(Coplanar)형 박막 트랜지스터의 단면도이다.
도3은 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 역 스태거(Inverted stagger)형 박막 트랜지스터의 단면도이다.
도4는 본 발명의 실시예들에 따른 산화물 채널층을 포함하는 역 코플래너(Inverted coplanar)형 박막 트랜지스터의 단면도이다.
도5a 및 도5b는 본 발명의 일실시예들에 따른 트랜스퍼 곡선(Transfer plot)이다.
도6은 본 발명의 일실시예들에 따른 이동도(Mobility) 분포이다.
도7은 본 발명의 일실시예들에 따른 Sub Threshold Swing(SS) 분포이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도1은 산화물 채널층을 포함하는 상부 게이트 스태거(Stagger)형 박막 트랜지스터를 도시한다.
박막 트랜지스터는 기판(11), 기판(11) 상의 채널층(12), 채널층(12) 상의 게이트 전극(15), 및 채널층(12)과 게이트 전극(15) 사이의 게이트 절연층(14)을 포함할 수 있다. 박막 트랜지스터는 채널층(12)과 결합하는 소스/드레인(source/drain) 영역들(16)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(16)은 기판(11) 상에 제공되고, 서로 이격된다. 채널층(12)은 서로 이격된 소스/드레인(source/drain) 영역들(16) 상으로 연장할 수 있다. 게이트 절연층(14)은 채널층(12) 및 소스/드레인(source/drain) 영역들(16)을 덮을 수 있다. 박막 트랜지스터는 채널층(12)상에 채널보호층(13)을 더 포함할 수 있다.
기판(11)은 유리, 금속호일, 플라스틱, 또는 실리콘 중 어느 하나일 수 있으나, 이에 한정되지 않는다.
채널층(12)은 주물질(Host material)과 금속-보론(Boron) 산화물을 포함할 수 있다. 주물질(Host material)은 ZnO, In2O3-ZnO(IZO), ZnO- SnO2(ZTO), In2O3- SnO2(ITO), In2O3- Ga2O3- ZnO(IGZO), Zn- In2O3- SnO2(ZITO), In2O3- Ga2O3(IGO), SnO2 , In2O3 등 중에서 선택된 어느 하나 일 수 있다. 금속-보론(Boron) 산화물은 캐리어 서프레서(carrier suppressor)로서 기능하고, TiOx-Boron Oxide(TiBO), Ta2O3-Boron Oxide(TaBO), HfOx- Boron Oxide(HfBO), CeOx- Boron Oxide(CeBO), Zr2O3-Boron Oxide(ZrBO), SiOx-Boron Oxide(SiBO), ViOx-Boron Oxide(VBO), Nb2O5-Boron Oxide(NbBO), MoOx-Boron Oxide(MoBO), SrOx-Boron Oxide(SrBO), BaOx-Boron Oxide(BaBO), AlOx-Boron Oxide(AlBO), CrOx-Boron Oxide(CrBO), WOx-Boron Oxide(WBO) 중에서 선택된 어느 하나 일 수 있다. 주물질(Host material)은 40 내지 99wt%(weight percent)일 수 있고, 금속-보론(Boron) 산화물은 0.5 내지 40.0wt%일 수 있다. 또한, 금속-보론(Boron) 산화물에서 금속 산화물과 보론(Boron,B)과의 원자 퍼센트(atomic percent) 비율은 10:1 내지 1:10일 수 있다.
채널층(12)의 형성방법이 이하에서 설명된다. 주물질(Host material)의 분말과 금속-보론(Boron) 산화물의 분말을 혼합하고, 산소분위기에서 소결 후 가공하여, 산화물 반도체 타겟을 제조할 수 있다. 채널층(12)은, 주물질(Host material)과 금속-보론(Boron) 산화물을 포함하는 산화물 반도체 타겟을 사용하여 스퍼터링(Sputtering), IPVD(Ionized physical vapor deposition) 또는 PLD(Pulsed laser deposition) 등의 방법으로 형성될 수 있다. 공정온도 및 후열처리 온도는 600oC 미만일 수 있다.
채널보호층(13)은 산화알루미늄(AlOx), 질화실리콘(SiNx), 산화실리콘(SiOx)등 절연막으로 형성될 수 있다. 채널보호층(13)은 1 내지 20nm의 두께를 가질 수 있다. 채널보호층(13)은 식각 등으로부터 채널층(12)을 보호하기 위해 형성될 수 있다.
채널층(12) 또는 채널층(12)과 채널보호층(13)은 포토 레지스트(Photo resist, PR)을 사용한 습식식각, 건식식각, 이온밀링(Ion-milling) 방법, 또는 리프트 오프(Lift-off) 방법으로 형성될 수 있다.
게이트 절연막(14)은 알루미나 절연막, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)일 수 있다. 알루미나 절연막은 원자층 증착방법(Atomic layer deposition, ALD)에 의해 증착되고, 소자 열처리 공정은 600oC 이하에서 열처리될 수 있다. ALD법에 의한 알루미나 절연막은 300oC 열처리 공정에서 박막 트랜지스터의 특성이 가장 안정적이다. 알루미나 절연막은 PECVD 또는 MOCVD 방법에 의해 형성될 수 있다. 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)은 PECVD 방법에 의해 형성될 수 있다. PECVD 방법은 상온 내지 450 oC에서 실행될 수 있다.
게이트 전극(15)은 게이트 절연막(14)에 의해 채널층(12)으로부터 절연될 수 있다. 게이트 전극(15)은, 산화인듐주석(ITO), 산화갈륨아연(GZO), 산화인듐갈륨아연(IGZO), 산화인듐갈륨(IGO), 산화인듐아연(IZO) 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합으로 이루어진 투명 금속들과, 텅스텐, 알루미늄, 구리 등과 같은 도전성 금속들 중 하나를 포함할 수 있다.
소스/드레인(source/drain)영역들(16)은 산화인듐주석(Indium Tin Oxide; ITO), 산화갈륨아연(Gallium Zinc Oxide; GZO), 산화인듐갈륨아연(Indium Gallium Zinc Oxide; IGZO), 산화인듐갈륨(Indium Gallium Oxide; IGO), 산화인듐아연(Indium Zinc Oxide; IZO), 및 산화인듐(In2O3)으로 이루어지는 그룹으로부터 선택되는 하나 또는 2 이상의 조합으로 이루어진 투명 금속들을 포함할 수 있다.
도2는 산화물 채널층을 포함하는 상부 게이트 코플래너(Coplanar)형 박막 트랜지스터를 도시한다. 다른 기술적 특징들은 도1에서 설명된 것과 같다.
박막 트랜지스터는 기판(21), 기판(21) 상의 채널층(22), 채널층(22) 상의 게이트 전극(25), 및 채널층(22)과 게이트 전극(25) 사이의 게이트 절연층(24)을 포함할 수 있다. 박막 트랜지스터는 채널층(22)과 결합하는 소스/드레인(source/drain) 영역들(26)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(26)은 기판(21) 상에 제공되고, 서로 이격된다. 소스/드레인(source/drain) 영역들(26)은 채널층(22) 상으로 연장할 수 있다. 게이트 절연층(24)은 채널층(22) 및 소스/드레인(source/drain) 영역들(26)을 덮을 수 있다. 박막 트랜지스터는 채널층(22)상에 채널보호층(23)을 더 포함할 수 있다.
도3은 산화물 채널층을 포함하는 하부 게이트 역 스태거(Inverted stagger)형 박막 트랜지스터를 도시한다. 다른 기술적 특징들은 도1에서 설명된 것과 같다.
박막 트랜지스터는, 기판(31), 기판(31) 상의 게이트 전극(35), 게이트 전극(35) 상의 채널층(32), 및 게이트 전극(35)과 채널층(32) 사이의 게이트 절연층(34)을 포함할 수 있다. 게이트 절연층(34)은 게이트 전극(35) 및 기판(31)을 덮을 수 있다. 박막 트랜지스터는 채널층(32)과 결합하는 소스/드레인(source/drain) 영역들(36)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(36)은 게이트 절연층(34) 상에 제공되고, 서로 이격된다. 채널층(32)은 서로 이격된 소스/드레인(source/drain) 영역들(36) 상으로 연장할 수 있다. 박막 트랜지스터는 채널층(32) 상에 채널보호층(33)을 더 포함할 수 있다
도4은 산화물 채널층을 포함하는 하부 게이트 역 코플래너(Inverted coplanar)형 박막 트랜지스터를 도시한다. 다른 기술적 특징들은 도1에서 설명된 것과 같다.
박막 트랜지스터는, 기판(41), 기판(41) 상의 게이트 전극(45), 게이트 전극(45) 상의 채널층(42), 및 게이트 전극(45)과 채널층(42) 사이의 게이트 절연층(44)을 포함할 수 있다. 게이트 절연층(44)은 게이트 전극(45) 및 기판(41)을 덮을 수 있다. 박막 트랜지스터는 채널층(42)과 결합하는 소스/드레인(source/drain) 영역들(46)을 더 포함할 수 있다. 소스/드레인(source/drain) 영역들(46)은 게이트 절연층(44) 상에 제공되고, 서로 이격된다. 소스/드레인(source/drain) 영역들(46)은 채널층(42) 상으로 연장할 수 있다. 박막 트랜지스터는 채널층(42) 상에 채널보호층(43)을 더 포함할 수 있다
도5a 및 도5b는 본 발명의 일실시예에서 얻은 트랜스퍼 곡선(Transfer plot)이다. TiBO-IZO 채널층을 포함하는 박막 트랜지스터는 Sub Threshold Swing(SS)이 약 0.2 내지 0.4, 이동도(Mobility)가 약 7.5 내지 10cm2/Vs이었다.
도6은 본 발명의 일실시예들에 따른 이동도(Mobility) 분포이다. 도6의 가로축은 본 발명의 실시예들에 따른 샘플번호로, 샘플번호 1 내지 4는 보론(Boron,B) 농도를 고정하고 Ti(Titanium) 농도를 증가시킨 것들이고, 샘플번호 5 내지 8은 Ti(Titanium) 농도를 고정하고 보론(Boron,B) 농도를 증가시킨 것들이다. 도6은 금속-보론(Boron) 산화물 내의 보론(Boron,B) 함량이 커짐에 따라 이동도가 증가됨을 나타낸다.
도7은 본 발명의 일실시예들에 따른 Sub Threshold Swing(SS) 분포이다. 도7의 가로축은 본 발명의 실시예들에 따른 샘플번호로, 샘플조건은 도6에서 설명한 바와 같다. 도7은 본 발명에 따른 금속-보론(Boron) 산화물을 포함하는 박막 트랜지스터의 Sub Threshold Swing(SS)이 300oC에서 안정적임을 나타낸다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예들은 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (1)

  1. 게이트 전극;
    상기 게이트 전극에 인접하여 배치된 금속-보론(Boron) 산화물을 포함하는 채널층;
    상기 게이트 전극과 상기 채널층 사이의 게이트 절연막; 및
    상기 채널층과 결합하는 소스/드레인 영역들을 포함하는 박막 트랜지스터.
KR1020120027365A 2012-03-16 2012-03-16 박막 트랜지스터 KR101978835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120027365A KR101978835B1 (ko) 2012-03-16 2012-03-16 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120027365A KR101978835B1 (ko) 2012-03-16 2012-03-16 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20130105165A true KR20130105165A (ko) 2013-09-25
KR101978835B1 KR101978835B1 (ko) 2019-05-15

Family

ID=49453883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120027365A KR101978835B1 (ko) 2012-03-16 2012-03-16 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101978835B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100057243A (ko) * 2008-11-21 2010-05-31 한국전자통신연구원 박막 트랜지스터 및 그의 제조 방법
KR20100070937A (ko) * 2008-12-18 2010-06-28 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR20110059850A (ko) * 2008-09-17 2011-06-07 이데미쓰 고산 가부시키가이샤 결정질 산화인듐 반도체막을 갖는 박막 트랜지스터
KR20110066162A (ko) * 2008-09-04 2011-06-16 바스프 에스이 개질된 입자 및 이 입자를 포함하는 분산액
JP2011181592A (ja) * 2010-02-26 2011-09-15 Technology Research Association For Advanced Display Materials アクティブマトリクス表示装置及びアクティブマトリクス表示装置の製造方法
KR101088366B1 (ko) * 2009-11-03 2011-12-01 한국과학기술연구원 매설층을 갖는 박막 트랜지스터 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066162A (ko) * 2008-09-04 2011-06-16 바스프 에스이 개질된 입자 및 이 입자를 포함하는 분산액
KR20110059850A (ko) * 2008-09-17 2011-06-07 이데미쓰 고산 가부시키가이샤 결정질 산화인듐 반도체막을 갖는 박막 트랜지스터
KR20100057243A (ko) * 2008-11-21 2010-05-31 한국전자통신연구원 박막 트랜지스터 및 그의 제조 방법
KR20100070937A (ko) * 2008-12-18 2010-06-28 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
KR101088366B1 (ko) * 2009-11-03 2011-12-01 한국과학기술연구원 매설층을 갖는 박막 트랜지스터 및 그 제조 방법
JP2011181592A (ja) * 2010-02-26 2011-09-15 Technology Research Association For Advanced Display Materials アクティブマトリクス表示装置及びアクティブマトリクス表示装置の製造方法

Also Published As

Publication number Publication date
KR101978835B1 (ko) 2019-05-15

Similar Documents

Publication Publication Date Title
US20220231056A1 (en) Display device
US20200350308A1 (en) Display device
US10254607B2 (en) Display device
US10367006B2 (en) Display Device
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
US10290657B2 (en) Display device
TWI639717B (zh) 製造氧化物薄膜電晶體陣列之方法以及含有氧化物薄膜電晶體陣列之裝置(一)
US8334540B2 (en) Display device
US8772784B2 (en) Semiconductor device including pair of electrodes and oxide semiconductor film with films of low conductivity therebetween
KR101978835B1 (ko) 박막 트랜지스터

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant