KR20130100432A - Method and system of manufacturing solar cell - Google Patents

Method and system of manufacturing solar cell Download PDF

Info

Publication number
KR20130100432A
KR20130100432A KR1020120021616A KR20120021616A KR20130100432A KR 20130100432 A KR20130100432 A KR 20130100432A KR 1020120021616 A KR1020120021616 A KR 1020120021616A KR 20120021616 A KR20120021616 A KR 20120021616A KR 20130100432 A KR20130100432 A KR 20130100432A
Authority
KR
South Korea
Prior art keywords
substrate
equipment
reactive ion
ion etching
uneven structure
Prior art date
Application number
KR1020120021616A
Other languages
Korean (ko)
Other versions
KR101855209B1 (en
Inventor
정병욱
김정식
안정호
이상두
정대균
정래욱
진법종
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020120021616A priority Critical patent/KR101855209B1/en
Publication of KR20130100432A publication Critical patent/KR20130100432A/en
Application granted granted Critical
Publication of KR101855209B1 publication Critical patent/KR101855209B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: A method and system for manufacturing a solar cell are provided to simplify manufacturing processes by forming first to third uneven parts with a reactive ion etching method. CONSTITUTION: Damage is removed from one side of a substrate. A first uneven part is formed on one side of the substrate. A second uneven part is formed on the surface of the first uneven part by etching one side of the substrate. A damaged layer and a reactant are simultaneously removed from one side of the substrate. The second uneven part is changed into a third uneven part. A first buffer layer, a second semiconductor layer, a first transparent conductive layer, and a first electrode are successively formed on one side of the substrate. A second buffer layer, a third semiconductor layer, a second transparent conductive layer, and a second electrode are successively formed on the other side of the substrate.

Description

태양전지의 제조 방법 및 제조 시스템{Method and System of manufacturing Solar Cell}Manufacturing method and manufacturing system of solar cell {Method and System of manufacturing Solar Cell}

본 발명은 태양전지에 관한 것으로서, 보다 구체적으로는 기판형 태양전지에 관한 것이다. The present invention relates to a solar cell, and more particularly to a substrate type solar cell.

태양전지는 반도체의 성질을 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치이다. Solar cells are devices that convert light energy into electrical energy using the properties of semiconductors.

태양전지는 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN 접합 구조를 하고 있으며, 이러한 구조의 태양전지에 태양광이 입사되면, 입사된 태양광 에너지에 의해 상기 반도체 내에서 정공(hole)과 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공(+)는 P형 반도체쪽으로 이동하고 상기 전자(-)는 N형 반도체쪽으로 이동하게 되어 전위가 발생하게 됨으로써 전력을 생산할 수 있게 된다. The solar cell has a PN junction structure in which a P (positive) type semiconductor and an N (negative) type semiconductor are bonded to each other. When solar light is incident on a solar cell having such a structure, holes are generated in the semiconductor by the incident solar energy. holes and electrons are generated, and the holes (+) move toward the P-type semiconductor and the electrons (-) move toward the N-type semiconductor due to the electric field generated from the PN junction. This makes it possible to produce power.

이와 같은 태양전지는 박막형 태양전지와 기판형 태양전지로 구분할 수 있다. Such a solar cell can be classified into a thin film solar cell and a substrate solar cell.

상기 박막형 태양전지는 유리 등과 같은 기판 상에 박막의 형태로 반도체를 형성하여 태양전지를 제조한 것이고, 상기 기판형 태양전지는 실리콘과 같은 반도체 물질 자체를 기판으로 이용하여 태양전지를 제조한 것이다. The thin-film solar cell is a solar cell manufactured by forming a semiconductor in the form of a thin film on a substrate such as glass or the like, and the substrate-type solar cell is a solar cell manufactured using a semiconductor material itself such as silicon as a substrate.

상기 기판형 태양전지는 상기 박막형 태양전지에 비하여 두께가 두껍고 고가의 재료를 이용해야 하는 단점이 있지만, 전지 효율이 우수한 장점이 있다. The substrate-type solar cell has a disadvantage in that it is thicker and has a higher cost than the thin-film solar cell, but has an advantage of excellent cell efficiency.

이하에서는 도면을 참조로 종래의 기판형 태양전지에 대해서 설명하기로 한다. Hereinafter, a conventional substrate type solar cell will be described with reference to the drawings.

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다. 1 is a schematic cross-sectional view of a conventional substrate-type solar cell.

도 1에서 알 수 있듯이, 종래의 기판형 태양전지는 P형 반도체층(10), N형 반도체층(20), 반사방지층(30), 전면전극(40), P+형 반도체층(50), 및 후면전극(60)으로 이루어진다. As can be seen in Figure 1, the conventional substrate-type solar cell is a P-type semiconductor layer 10, N-type semiconductor layer 20, the anti-reflection layer 30, the front electrode 40, P + type semiconductor layer 50 And a back electrode 60.

상기 P형 반도체층(10) 및 상기 P형 반도체층(10) 위에 형성된 N형 반도체층(20)은 태양전지의 PN접합 구조를 이룬다. The P-type semiconductor layer 10 and the N-type semiconductor layer 20 formed on the P-type semiconductor layer 10 form a PN junction structure of a solar cell.

상기 반사방지층(30)은 상기 N형 반도체층(20)의 상면에 형성되어 입사되는 태양광의 반사를 방지하는 역할을 한다. The antireflection layer 30 is formed on the upper surface of the N-type semiconductor layer 20 to prevent reflection of incident sunlight.

상기 P+형 반도체층(50)은 상기 P형 반도체층(10)의 하면에 형성되어 태양광에 의해서 형성된 캐리어가 재결합하여 소멸되는 것을 방지하는 역할을 한다. The P + -type semiconductor layer 50 is formed on the lower surface of the P-type semiconductor layer 10 to prevent the carriers formed by the sunlight from recombining and disappearing.

상기 전면전극(40)은 상기 반사방지층(30)의 상부에서부터 상기 N형 반도체층(20)까지 연장되어 있고, 상기 후면전극(60)은 상기 P+형 반도체층(50)의 하면에 형성된다. The front electrode 40 extends from the top of the antireflection layer 30 to the N-type semiconductor layer 20 and the rear electrode 60 is formed on the bottom surface of the P + -type semiconductor layer 50 .

이와 같은 종래의 기판형 태양전지는, 그 내부로 태양광이 입사되면 PN접합구조에서 전자(electron) 및 정공(hole)이 생성되고, 생성된 전자는 상기 N형 반도체층(20)을 통해 전면전극(40)으로 이동하고, 생성된 정공은 상기 P+형 반도체층(50)을 통해 후면전극(60)으로 이동하여 전력을 생산하게 된다. 이와 같은 종래의 기판형 태양전지는 다음과 같은 공정에 의해 제조된다. In the conventional substrate-type solar cell as described above, when sunlight is incident therein, electrons and holes are generated in the PN junction structure, and the generated electrons are formed on the entire surface through the N-type semiconductor layer 20. Moving to the electrode 40, the generated holes are moved to the back electrode 60 through the P + type semiconductor layer 50 to produce power. Such a conventional substrate-type solar cell is manufactured by the following process.

도 2a 내지 도 2g는 종래의 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다. 2A to 2G are cross-sectional views illustrating a manufacturing process of a conventional substrate type solar cell.

우선, 도 2a에서 알 수 있듯이, P형 반도체 기판(10a)을 준비한다. First, as shown in FIG. 2A, the P-type semiconductor substrate 10a is prepared.

다음, 도 2b에서 알 수 있듯이, 상기 반도체 기판(10a)의 일면을 식각하여 상기 반도체 기판(10a)의 일면에 요철구조를 형성한다. Next, as shown in FIG. 2B, one surface of the semiconductor substrate 10a is etched to form an uneven structure on one surface of the semiconductor substrate 10a.

상기 반도체 기판(10a)의 일면을 식각하는 공정은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용할 수 있다. 상기 반응성 이온 에칭법은 고압의 플라즈마 상태에서 소정의 반응가스를 이용하여 식각하는 공정이다. Reactive ion etching (RIE) may be used to etch a surface of the semiconductor substrate 10a. The reactive ion etching method is a step of etching using a predetermined reaction gas under a high-pressure plasma state.

한편, 도시된 바와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(10a)의 일면을 식각하게 되면, 고압의 플라즈마로 인해서 상기 반도체 기판(10a)의 일면에 데미지층(damaged layer)(12)이 형성되고 또한 SiOx와 같은 반응물(14)이 잔존하게 된다. Meanwhile, when one surface of the semiconductor substrate 10a is etched by using a reactive ion etching method, a damaged layer 12 is formed on one surface of the semiconductor substrate 10a due to the high pressure plasma. And reactant 14, such as SiOx, remains.

다음, 도 2c에서 알 수 있듯이, 상기 반도체 기판(10a)의 일면에 형성된 데미지층(12) 및 반응물(14)을 제거한다. Next, as shown in FIG. 2C, the damage layer 12 and the reactant 14 formed on one surface of the semiconductor substrate 10a are removed.

이와 같은 데미지층(12) 및 반응물(14)의 제거는 식각액을 이용한 습식식각공정을 통해 이루어진다. Removal of the damage layer 12 and the reactant 14 is made through a wet etching process using an etchant.

다음, 도 2d에서 알 수 있듯이, 상기 반도체 기판(10a)의 일면에 N형 도펀트를 도핑하여 PN접합을 형성한다. 즉, 상기 반도체 기판(10a)의 일면에 N형 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 P형 반도체층(10) 및 도펀트에 의해 도핑된 N형 반도체층(20)이 차례로 형성되어 PN접합을 이루게 된다. Next, as shown in FIG. 2D, a PN junction is formed by doping an N-type dopant on one surface of the semiconductor substrate 10a. That is, when the N-type dopant is doped on one surface of the semiconductor substrate 10a, the undoped P-type semiconductor layer 10 and the N-doped semiconductor layer 20 doped with the dopant are sequentially formed, .

다음, 도 2e에서 알 수 있듯이, 상기 N형 반도체층(20) 상에 반사방지층(30)을 형성한다. Next, as can be seen in Figure 2e, to form an anti-reflection layer 30 on the N-type semiconductor layer (20).

다음, 도 2f에서 알 수 있듯이, 상기 반사방지층(30)의 상면에 전면전극 물질(40a)을 도포하고, 상기 P형 반도체층(10)의 하면에 후면전극 물질(60a)을 도포한다. Next, as shown in FIG. 2F, the front electrode material 40a is coated on the top surface of the anti-reflection layer 30, and the back electrode material 60a is coated on the bottom surface of the P-type semiconductor layer 10.

다음, 도 2g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 도 1과 같은 기판형 태양전지를 완성한다. Next, as can be seen in Figure 2g, by performing a heat treatment (firing) at a high temperature, to complete the substrate-type solar cell as shown in FIG.

즉, 고온에서 열처리를 수행하면, 상기 전면전극 물질(40a)이 상기 반사방지층(30)을 뚫고 상기 N형 반도체층(20)까지 침투하여 전면전극(40)이 형성되고, 상기 후면전극 물질(60a)은 상기 P형 반도체층(10)의 하면으로 침투하여 상기 P형 반도체층(10)의 하면에 P+형 반도체층(50)이 형성되고 그 아래에 후면전극(60)이 형성된다. That is, when the heat treatment is performed at a high temperature, the front electrode material 40a penetrates the N-type semiconductor layer 20 through the antireflection layer 30 to form the front electrode 40, 60a penetrate into the lower surface of the P-type semiconductor layer 10 to form a P + -type semiconductor layer 50 on the lower surface of the P-type semiconductor layer 10 and a rear electrode 60 thereunder.

이와 같은 종래의 기판형 태양전지는 제조 공정이 복잡하여 제조비용이 증가되는 단점이 있다. Such a conventional substrate type solar cell has a disadvantage in that the manufacturing process is complicated and the manufacturing cost is increased.

특히, 전술한 도 2b 공정 및 도 2c 공정은 모두 반도체 기판의 소정 영역을 제거하는 식각 공정을 포함하는데, 도 2b 공정은 진공상태의 RIE 장비에서 수행되고, 도 2c 공정은 대기압하의 습식 식각 장비에서 수행된다. 또한, 도 2d 공정은 진공상태에서 수행된다. 따라서, 도 2b, 도 2c, 및 도 2d 공정을 수행하기 위해서 진공상태와 대기압상태 사이에서 기판을 이동해야 하므로 그만큼 공정이 복잡하고 제조비용이 증가되는 단점이 있다. In particular, the above-described process of FIG. 2B and FIG. 2C both include an etching process for removing a predetermined region of the semiconductor substrate, wherein FIG. 2B is performed in a vacuum RIE apparatus, and FIG. 2C is performed in a wet etching apparatus under atmospheric pressure. Is performed. Also, the process of FIG. 2D is performed in a vacuum state. Therefore, since the substrate must be moved between a vacuum state and an atmospheric pressure state in order to perform the processes of FIGS. 2B, 2C, and 2D, the process is complicated and the manufacturing cost increases.

본 발명은 상기와 같은 종래의 단점을 해결하기 위해 고안된 것으로서, 본 발명은 제조 공정을 단순화하여 제조비용을 절감할 수 있는 태양전지 제조 방법 및 제조 시스템을 제공하는 것을 목적으로 한다. The present invention is devised to solve the above disadvantages, and an object of the present invention is to provide a method and a manufacturing system for a solar cell that can reduce the manufacturing cost by simplifying the manufacturing process.

본 발명은 상기 목적을 달성하기 위해서, 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하며, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 반응성 이온 에칭 장비를 포함하여 이루어진 태양전지 제조 시스템을 제공한다.In order to achieve the above object, the present invention provides a first concave-convex structure on one surface of the substrate while removing damage occurring on one surface of the substrate by a process of cutting a semiconductor ingot, and etching one surface of the substrate to form the first concave-convex surface. And a reactive ion etching device for forming a second uneven structure on the surface of the structure, and converting the second uneven structure into a third uneven structure while simultaneously removing a damage layer and a reactant formed on one surface of the substrate. Provided is a battery manufacturing system.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 제2 반응성 이온 에칭 장비, 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제3 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching equipment, the first reactive ion etching equipment for forming a first uneven structure on one surface of the substrate while removing damage caused on one surface of the substrate by the process of cutting the semiconductor ingot, etching one surface of the substrate A second reactive ion etching apparatus for forming a second uneven structure on the surface of the first uneven structure, and simultaneously removing the damage layer and the reactant formed on one surface of the substrate, thereby removing the second uneven structure from the third uneven structure And third reactive ion etching equipment to deform.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성함과 더불어 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제2 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching apparatus may form a first uneven structure on one surface of the substrate while removing damage occurring on one surface of the substrate by cutting the semiconductor ingot, and etching one surface of the substrate to form the first uneven structure. A first reactive ion etching apparatus for forming a second uneven structure on the surface of the substrate, and a second for transforming the second uneven structure into a third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate. Reactive ion etching equipment.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 및 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성함과 더불어 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제2 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching equipment is a first reactive ion etching equipment for forming a first uneven structure on one surface of the substrate while removing damage caused on one surface of the substrate by the process of cutting the semiconductor ingot, and one surface of the substrate Etching to form a second concave-convex structure on the surface of the first concave-convex structure and the second concave-convex structure to transform the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactants generated on one surface of the substrate Reactive ion etching equipment.

상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하며, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제1 반응성 이온 에칭 장비를 포함하여 이루어질 수 있다. The reactive ion etching apparatus may form a first uneven structure on one surface of the substrate while removing damage occurring on one surface of the substrate by a process of cutting the semiconductor ingot, and etching one surface of the substrate to form a first uneven structure. It may include a first reactive ion etching equipment for forming a second concave-convex structure on the surface, and transforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant generated on one surface of the substrate have.

상기 반응성 이온 에칭 장비는 인라인 구조 또는 클러스터 구조로 배열될 수 있다. The reactive ion etching equipment may be arranged in an inline structure or a cluster structure.

상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 반응성 이온 에칭 장비는, SF6, NF3, 또는 이들의 혼합가스를 이용할 수 있고, 15 ~ 30 kw 범위로 RF 파워를 설정할 수 있고, 0.15 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성될 수 있다. Reactive ion etching equipment for forming the first uneven structure on one surface of the substrate while removing damage caused on one surface of the substrate by the process of cutting the semiconductor ingot, SF 6 , NF 3 , or a mixture of these can be used. It may be configured to set the RF power in the range of 15 to 30 kw, and to set the pressure in the chamber in the range of 0.15 to 0.5 torr.

상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 반응성 이온 에칭 장비는, SF6, O2, 및 Cl2의 혼합가스를 이용할 수 있고, 15 ~ 30 kw 범위로 RF 파워를 설정할 수 있고, 0.15 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성될 수 있다. Reactive ion etching equipment for etching the one surface of the substrate to form a second concave-convex structure on the surface of the first concave-convex structure, may use a mixed gas of SF 6 , O 2 , and Cl 2 , 15 ~ 30 kw RF power can be set in the range, and can be configured to set the pressure in the chamber in the range of 0.15 to 0.5 torr.

상기 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 반응성 이온 에칭 장비는, SF6 및 Cl2의 혼합가스를 이용할 수 있고, 7 ~ 15 kw 범위로 RF 파워를 설정할 수 있고, 0.2 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성될 수 있다. Reactive ion etching equipment for transforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant may use a mixed gas of SF 6 and Cl 2 , and RF power in the range of 7 to 15 kw. It can be set, and can be configured to set the pressure in the chamber in the range 0.2 ~ 0.5 torr.

상기 태양전지 제조 시스템은 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 추가로 포함하여 이루어질 수 있고, 이때, 상기 태양전지 제조 시스템은 패터닝(Patterning) 장비 및 도금(Plating) 장비를 추가로 포함하여 이루어질 수 있다. The solar cell manufacturing system may further include a doping equipment, an anti-reflection layer coating (ARC) equipment, a printing equipment, and a heat treatment equipment, wherein the solar cell manufacturing system is patterned (Patterning) equipment and plating (Plating) equipment may be further included.

상기 태양전지 제조 시스템은, 제1 박막 증착(1st Thin film Deposition) 장비 세트 및 제1 전극(1st Electrode) 형성 장비를 추가로 포함하여 이루어질 수 있고, 이때, 상기 태양전지 제조 시스템은, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함하여 이루어질 수 있다. The solar cell manufacturing system may further include a first set of thin film deposition equipment and a first electrode forming equipment. In this case, the solar cell manufacturing system may include a second thin film. 2nd thin film deposition equipment set and the second electrode (2nd Electrode) forming equipment may be further included.

본 발명은 또한, 반응성 이온 에칭법을 이용하여, 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정; 반응성 이온 에칭법을 이용하여, 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정; 및 반응성 이온 에칭법을 이용하여, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법을 제공한다. The present invention also provides a method for forming a first uneven structure on one surface of a substrate while removing damage occurring on one surface of the substrate by a step of cutting a semiconductor ingot using a reactive ion etching method; Forming a second uneven structure on the surface of the first uneven structure by etching one surface of the substrate using a reactive ion etching method; And transforming the second uneven structure into a third uneven structure by simultaneously removing a damage layer and a reactant formed on one surface of the substrate by using a reactive ion etching method. Provide a method.

상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제2 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제3 반응성 이온 에칭 장비에서 수행할 수 있다. The process of forming the first concave-convex structure on one surface of the substrate while removing damage occurring on one surface of the substrate by cutting the semiconductor ingot is performed by a first reactive ion etching apparatus, and etching one surface of the substrate to The process of forming the second concave-convex structure on the surface of the concave-convex structure is performed in a second reactive ion etching apparatus, and the second concave-convex structure is removed by simultaneously removing the damage layer and the reactant formed on one surface of the substrate. The process may be performed in the third reactive ion etching equipment.

상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정 및 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제2 반응성 이온 에칭 장비에서 수행할 수 있다. Forming a first uneven structure on one surface of the substrate while removing damage occurring on one surface of the substrate by a process of cutting the semiconductor ingot, and etching a surface of the substrate to form a second uneven structure on the surface of the first uneven structure The process of forming a is performed in a continuous process in a first reactive ion etching equipment, and the process of transforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant generated on one surface of the substrate is a second It can be performed in reactive ion etching equipment.

상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제2 반응성 이온 에칭 장비에서 연속 공정으로 수행할 수 있다. The process of forming the first concave-convex structure on one surface of the substrate while removing damage occurring on one surface of the substrate by cutting the semiconductor ingot is performed by a first reactive ion etching apparatus, and etching one surface of the substrate to The process of forming the second uneven structure on the surface of the uneven structure and the process of deforming the second uneven structure into the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate may include the second reactive ion etching. It can be done in a continuous process on the equipment.

상기 반응성 이온 에칭법을 이용하여, 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정, 상기 반응성 이온 에칭법을 이용하여, 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정, 및 반응성 이온 에칭법을 이용하여, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행할 수 있다. Forming a first uneven structure on one surface of the substrate by removing the damage generated on one surface of the substrate by the step of cutting the semiconductor ingot using the reactive ion etching method, and by using the reactive ion etching method, Forming a second uneven structure on the surface of the first uneven structure by etching one surface thereof, and simultaneously removing the damage layer and the reactant formed on one surface of the substrate by using a reactive ion etching method. May be performed in a continuous process in the first reactive ion etching equipment.

상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은, SF6, NF3, 또는 이들의 혼합가스를 이용하여, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행할 수 있다. The process of forming the first concave-convex structure on one surface of the substrate while removing the damage generated on one surface of the substrate by the step of cutting the semiconductor ingot may be performed using SF 6 , NF 3 , or a mixed gas thereof. With RF power in the kw range, it can be carried out under pressure in the chamber in the range of 0.15 to 0.5 torr.

상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은, SF6, O2, 및 Cl2의 혼합가스를 이용하여, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행할 수 있다. Etching one surface of the substrate to form a second uneven structure on the surface of the first uneven structure, using a mixed gas of SF 6 , O 2 , and Cl 2 , RF power in the range of 15 ~ 30 kw And pressure in the chamber in the range of 0.15 to 0.5 torr.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 공정은, SF6 및 Cl2의 혼합가스를 이용하여, 7 ~ 15 kw 범위의 RF 파워로, 0.2 ~ 0.5 torr 범위의 챔버 내 압력하에 수행할 수 있다. The process for deforming the second uneven structure to the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate may be performed using a mixed gas of SF 6 and Cl 2 , in a range of 7 to 15 kw. With RF power, it can be carried out under pressure in the chamber in the range of 0.2 to 0.5 torr.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에, 상기 기판의 일면에 도펀트를 도핑하여 제1 반도체층 및 제2 반도체층으로 이루어진 PN접합층을 형성하는 공정; 상기 제2 반도체층 상에 반사방지층을 형성하는 공정; 상기 반사방지층 상에 제1 전극 물질을 코팅하고 상기 제1 반도체층 상에 제2 전극 물질을 코팅하는 공정; 및 상기 제1 전극 물질 및 제2 전극 물질에 대해서 열처리를 수행하는 공정을 추가로 포함할 수 있다. After the process of deforming the second uneven structure to the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate, a dopant is doped on one surface of the substrate to form the first semiconductor layer and the second semiconductor layer. Forming a PN junction layer; Forming an anti-reflection layer on the second semiconductor layer; Coating a first electrode material on the antireflective layer and coating a second electrode material on the first semiconductor layer; And performing a heat treatment on the first electrode material and the second electrode material.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에, 상기 기판의 일면에 도펀트를 도핑하여 제1 반도체층 및 제2 반도체층으로 이루어진 PN접합층을 형성하는 공정; 상기 제2 반도체층 상에 반사방지층을 형성하는 공정; 상기 제1 반도체층 상에 제2 전극 물질을 코팅하는 공정; 상기 제2 전극 물질에 대해서 열처리를 수행하는 공정; 상기 반사방지층의 소정 영역을 제거하여 콘택부를 형성하는 공정; 및 상기 콘택부를 통해서 상기 제2 반도체층과 연결되는 제1 전극을 형성하는 공정을 추가로 포함할 수 있다. After the process of deforming the second uneven structure to the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate, a dopant is doped on one surface of the substrate to form the first semiconductor layer and the second semiconductor layer. Forming a PN junction layer; Forming an anti-reflection layer on the second semiconductor layer; Coating a second electrode material on the first semiconductor layer; Performing a heat treatment on the second electrode material; Forming a contact portion by removing a predetermined region of the anti-reflection layer; And forming a first electrode connected to the second semiconductor layer through the contact portion.

상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에, 상기 기판의 일면에 제1 버퍼층, 제2 반도체층, 제1 투명도전층, 및 제1 전극을 차례로 형성하는 공정; 및 상기 기판의 타면에 제2 버퍼층, 제3 반도체층, 제2 투명도전층, 및 제2 전극을 차례로 형성하는 공정을 추가로 포함할 수 있다.After the process of deforming the second uneven structure to the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate, the first buffer layer, the second semiconductor layer, the first transparent conductive layer on one surface of the substrate , And a step of sequentially forming a first electrode; And sequentially forming a second buffer layer, a third semiconductor layer, a second transparent conductive layer, and a second electrode on the other surface of the substrate.

상기와 같은 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention as described above, the following effects can be obtained.

본 발명에 따르면, 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거(Saw Damage Removal:SDR)하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정, 기판의 일면을 식각하여 제1 요철구조의 표면에 제2 요철구조를 형성(Texturing)하는 공정, 및 기판의 일면에 형성된 데미지층 및 반응물을 제거(Damage Removal Etching)하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 모두 반응성 이온 에칭법(RIE)을 이용하여 수행할 수 있기 때문에, 종래와 같이 진공상태와 대기압상태 사이에서 기판을 이동할 필요가 없어 공정이 단순해질 수 있다. According to the present invention, a process of forming a first uneven structure on one surface of the substrate while removing damage caused by a process of cutting a semiconductor ingot (SDR), by etching one surface of the substrate to the surface of the first uneven structure Reactive ion etching for the process of forming the second uneven structure in the process and the process of transforming the second uneven structure into the third uneven structure while removing the damage layer and the reactant formed on one surface of the substrate Since it can be performed using the RIE, the process can be simplified since there is no need to move the substrate between the vacuum state and the atmospheric pressure as in the prior art.

도 1은 종래의 기판형 태양전지의 개략적인 단면도이다.
도 2a 내지 도 2g는 종래의 기판형 태양전지의 제조공정을 보여주는 공정 단면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.
도 4 내지 도 8은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 3a 내지 도 3g에 따른 제조공정을 구현하기 위한 제조 시스템이다.
도 9a 내지 도 9i는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.
도 10 내지 도 14는 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 9a 내지 도 9i에 따른 제조공정을 구현하기 위한 제조 시스템이다.
도 15a 내지 도 15g는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다.
도 16 내지 도 20은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 15a 내지 도 15g에 따른 제조공정을 구현하기 위한 제조 시스템이다.
1 is a schematic cross-sectional view of a conventional substrate-type solar cell.
2A to 2G are cross-sectional views illustrating a manufacturing process of a conventional substrate type solar cell.
3A to 3G are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
4 to 8 illustrate a manufacturing system of a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to FIGS. 3A to 3G described above.
9A to 9I are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.
10 to 14 illustrate a manufacturing system of a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to FIGS. 9A to 9I described above.
15A to 15G are cross-sectional views illustrating a manufacturing process of a solar cell according to still another embodiment of the present invention.
16 to 20 illustrate a manufacturing system of a solar cell according to various embodiments of the present disclosure, each of which is a manufacturing system for implementing the manufacturing process according to FIGS. 15A to 15G described above.

이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다. 3A to 3G are cross-sectional views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.

우선, 도 3a에서 알 수 있듯이, 반도체 기판(100a)을 준비한다. First, as shown in FIG. 3A, the semiconductor substrate 100a is prepared.

상기 반도체 기판(100a)은 실리콘 기판, 예로서 P형 실리콘 기판을 이용할 수 있다. The semiconductor substrate 100a may use a silicon substrate, for example, a P-type silicon substrate.

상기 실리콘 기판으로는 단결정실리콘 또는 다결정실리콘을 이용할 수 있는데, 단결정실리콘은 순도가 높고 결정결함밀도가 낮기 때문에 태양전지의 효율이 높으나 가격이 너무 높아 경제성이 떨어지는 단점이 있고, 다결정실리콘은 상대적으로 효율은 떨어지지만 저가의 재료와 공정을 이용하기 때문에 생산비가 적게 들어 대량생산에 적합하다. As the silicon substrate, monocrystalline silicon or polycrystalline silicon can be used. Since monocrystalline silicon has high purity and low crystal defect density, the efficiency of the solar cell is high, but the price is too high and the economical efficiency is low. Polycrystalline silicon has a relatively high efficiency But because it uses low-cost materials and processes, the production cost is low and it is suitable for mass production.

상기 반도체 기판(100a)을 준비하는 공정은, 반도체 잉곳(ingot)을 잘라서(saw) 기판을 제조하는 공정 및 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상(damage)을 제거하는 공정을 포함하여 이루어진다. The step of preparing the semiconductor substrate 100a includes a step of manufacturing a substrate by cutting a semiconductor ingot and a step of removing damage caused by the step of cutting the semiconductor ingot.

이때, 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거하는 공정(Saw Damage Removal:SDR)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용한다. At this time, the process of removing the damage caused by the process of cutting the semiconductor ingot (Saw Damage Removal: SDR) uses a reactive ion etching method (RIE).

이와 같은 반응성 이온 에칭법은 SF6, NF3, 또는 이들의 혼합가스를 이용하여 수행할 수 있다. 이 경우, RF 파워는 15 ~ 30 kw 범위가 바람직하고, 챔버 내 압력은 0.15 ~ 0.5 torr 범위가 바람직하다. Such reactive ion etching can be performed using SF 6 , NF 3 , or a mixture thereof. In this case, the RF power is preferably in the range of 15 to 30 kw, and the pressure in the chamber is preferably in the range of 0.15 to 0.5 torr.

이와 같은 반응성 이온 에칭법에 의해서 상기 반도체 기판(100a)의 일면에 제1 요철구조가 형성된다. 도시하지는 않았지만, 상기 반도체 기판(100a)의 타면에도 상기 반응성 이온 에칭법을 적용할 수 있고 이 경우 상기 반도체 기판(100a)의 타면에도 상기 제1 요철구조가 형성된다. By such a reactive ion etching method, a first uneven structure is formed on one surface of the semiconductor substrate 100a. Although not shown, the reactive ion etching method may be applied to the other surface of the semiconductor substrate 100a. In this case, the first uneven structure is formed on the other surface of the semiconductor substrate 100a.

다음, 도 3b에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면, 보다 구체적으로는 상기 제1 요철구조가 형성된 반도체 기판(100a)의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성한다. 상기 제2 요철구조는 상기 제1 요철구조에 비하여 그 크기가 작게 형성된다. Next, as shown in FIG. 3B, one surface of the semiconductor substrate 100a, more specifically, one surface of the semiconductor substrate 100a having the first uneven structure is etched to form second unevenness on the surface of the first uneven structure. To form a structure. The second uneven structure is smaller in size than the first uneven structure.

도시하지는 않았지만, 상기 반도체 기판(100a)의 타면도 함께 식각하여 상기 반도체 기판(100a)의 일면 및 타면 모두에 상기 제2 요철구조를 형성하는 것도 가능하다. Although not shown, the other surface of the semiconductor substrate 100a may also be etched together to form the second uneven structure on both one surface and the other surface of the semiconductor substrate 100a.

상기 제1 요철구조가 형성된 반도체 기판(100a)의 일면을 식각하는 공정(Texuring)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용한다. The etching of one surface of the semiconductor substrate 100a on which the first uneven structure is formed uses Reactive Ion Etching (RIE).

상기 반응성 이온 에칭법은 Cl2, SF6, NF3, HBr, 또는 이들의 2 이상의 혼합물을 주 가스로 이용하고, Ar, O2, N2, He, 또는 이들의 2 이상의 혼합물을 첨가 가스로 이용하여 수행할 수 있다. 특히, 상기 반응성 이온 에칭법은 SF6, O2, 및 Cl2의 혼합가스를 이용하여 수행할 수 있다. The reactive ion etching method uses Cl 2 , SF 6 , NF 3 , HBr, or a mixture of two or more thereof as a main gas, and Ar, O 2 , N 2 , He, or a mixture of two or more thereof as an additive gas. Can be used. In particular, the reactive ion etching method may be performed using a mixed gas of SF 6 , O 2 , and Cl 2 .

상기 반응성 이온 에칭법을 이용할 경우, RF 파워는 15 ~ 30 kw 범위가 바람직하고, 챔버 내 압력은 0.15 ~ 0.5 torr 범위가 바람직하다. When using the reactive ion etching method, the RF power is preferably in the range of 15 to 30 kw, and the pressure in the chamber is preferably in the range of 0.15 to 0.5 torr.

상기 RF 파워가 15 kw 미만일 경우에는 반도체 기판(100a)의 일면에 대한 식각이 이루어지지 않을 수 있고, 상기 RF 파워가 30 kw를 초과할 경우에는 반도체 기판(100a)의 일면에 대한 과도한 식각으로 원하는 제2 요철구조가 형성되지 않을 수 있다. When the RF power is less than 15 kw, etching may not be performed on one surface of the semiconductor substrate 100a. When the RF power is more than 30 kw, the etching may be performed by excessive etching on one surface of the semiconductor substrate 100a. The second uneven structure may not be formed.

상기 챔버 내 압력이 0.15 torr 미만일 경우에는 플라즈마 상태가 불안정하게 되는 문제가 있고, 상기 챔버 내 압력이 0.5 torr를 초과할 경우에는 식각 속도가 느려지는 문제가 있다. If the pressure in the chamber is less than 0.15 torr, there is a problem that the plasma state becomes unstable, and if the pressure in the chamber exceeds 0.5 torr, there is a problem that the etching rate is slow.

또한, 상기 SF6, O2, 및 Cl2의 혼합가스를 이용하여 반응성 이온 에칭법을 수행할 경우, 가스의 조성비(sccm)는 SF6 : O2 : Cl2 = (0.5 ~ 1.5) : 1 : (0.5 ~ 1)의 범위가 바람직하다. In addition, when the reactive ion etching method is performed using the mixed gas of SF 6 , O 2 , and Cl 2 , the composition ratio (sccm) of the gas is SF 6. : O 2 : Cl 2 The range of = (0.5-1.5): 1: (0.5-1) is preferable.

상기 SF6는 반도체 기판(100a)의 일면에 대한 식각을 수행하는 주 식각 가스로 기능한다. 상기 SF6의 함량이 상기 범위 미만일 경우에는 반도체 기판(100a)의 일면에 대한 식각이 원활히 이루어지지 않을 수 있고, 상기 SF6 의 함량이 상기 범위를 초과할 경우에는 원하는 제2 요철구조를 얻지 못할 수 있다. The SF 6 serves as a main etching gas for etching one surface of the semiconductor substrate 100a. When the content of SF 6 is less than the above range, etching may not be smoothly performed on one surface of the semiconductor substrate 100a, and when the content of SF 6 exceeds the above range, a desired second uneven structure may not be obtained. Can be.

상기 O2는 식각 공정시 식각을 방해하는 마스크(mask)로 기능하여 반도체 기판(100a)의 일면에 대한 선택적인 식각이 이루어지게 한다. 상기 O2의 함량이 상기 범위를 벗어날 경우에는 원하는 제2 요철구조를 얻지 못할 수 있다. The O 2 serves as a mask that prevents etching during the etching process, thereby selectively etching one surface of the semiconductor substrate 100a. When the content of O 2 is out of the range, it may not be possible to obtain a desired second uneven structure.

상기 Cl2는 반도체 기판(100a)의 일면에 대한 식각을 보조하는 기능을 하는 것으로서, 상기 Cl2의 함량이 상기 범위 미만일 경우에는 식각 진행이 느려져 너무 날카로운 형상의 제2 요철구조가 생길 수 있고, 상기 Cl2의 함량이 상기 범위를 초과할 경우에는 과도한 식각으로 인해 제2 요철구조를 얻지 못할 수도 있다. The Cl 2 serves to assist the etching of one surface of the semiconductor substrate 100a. When the Cl 2 content is less than the above range, the etching progresses slowly, resulting in a second uneven structure having a too sharp shape. When the Cl 2 content exceeds the above range, the second uneven structure may not be obtained due to excessive etching.

한편, 이와 같이, 반응성 이온 에칭법을 이용하여 반도체 기판(100a)의 일면을 식각하게 되면, 플라즈마로 인해서 상기 반도체 기판(100a)의 일면에 데미지층(damaged layer)(120)이 형성되고 또한 상기 O2와 Si가 반응하여 SiOx와 같은 반응물(140)이 생성된다. As described above, when one surface of the semiconductor substrate 100a is etched by using a reactive ion etching method, a damage layer 120 is formed on one surface of the semiconductor substrate 100a due to the plasma. O 2 and Si react to produce a reactant 140 such as SiO x.

이상과 같은 반응 조건 하에서 반응성 이온 에칭법을 이용하여 상기 반도체 기판(100a)의 일면을 식각하게 되면 상기 반도체 기판(100a)의 일면에 제2 요철구조가 형성되는데, 이때, 상기 제2 요철구조는 피크가 뾰족한 형태로 형성되며, 제2 요철구조의 폭은 대략 100 내지 500 nm 범위가 될 수 있다. 또한, 상기 제2 요철구조의 높이는 상기 폭(L)의 0.8 내지 1.2 배의 값 범위가 될 수 있다. When one surface of the semiconductor substrate 100a is etched using the reactive ion etching method under the above reaction conditions, a second uneven structure is formed on one surface of the semiconductor substrate 100a. The peak is formed in a pointed shape, and the width of the second uneven structure may range from about 100 to 500 nm. In addition, the height of the second uneven structure may be a value range of 0.8 to 1.2 times the width (L).

다음, 도 3c에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거한다. 3C, the damage layer 120 and the reactant 140 generated on one surface of the semiconductor substrate 100a are simultaneously removed.

상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하는 공정(Damage Removal Etching:DRE)은 전술한 도 3b 공정과 마찬가지로 반응성 이온 에칭법(RIE)을 이용한다. The process of simultaneously removing the damage layer 120 and the reactant 140 generated on one surface of the semiconductor substrate 100a (DRE) uses a reactive ion etching method (RIE) as in FIG. 3B. .

이때, 반응성 이온 에칭법은 SF6 및 Cl2의 혼합가스를 이용하여 수행할 수 있다. In this case, the reactive ion etching method may be performed using a mixed gas of SF 6 and Cl 2 .

이 경우, RF 파워는 7 ~ 15 kw 범위가 바람직하고, 챔버 내 압력은 0.2 ~ 0.5 torr 범위가 바람직하다. In this case, the RF power is preferably in the range of 7 to 15 kw, and the pressure in the chamber is preferably in the range of 0.2 to 0.5 torr.

상기 RF 파워가 7 kw 미만일 경우에는 상기 데미지층(120) 및 반응물(140)에 대한 식각이 이루어지지 않을 수 있고, 상기 RF 파워가 15 kw를 초과할 경우에는 반도체 기판(100a)의 일면에 대한 과도한 식각이 이루어질 수 있다. When the RF power is less than 7 kw, the damage layer 120 and the reactant 140 may not be etched. When the RF power is more than 15 kw, the surface of the semiconductor substrate 100a may not be etched. Excessive etching may occur.

상기 챔버 내 압력이 0.2 torr 미만일 경우에는 플라즈마 상태가 불안정하게 되는 문제가 있고, 상기 챔버 내 압력이 0.5 torr를 초과할 경우에는 식각 속도가 느려지는 문제가 있다. When the pressure in the chamber is less than 0.2 torr, there is a problem that the plasma state becomes unstable, and when the pressure in the chamber exceeds 0.5 torr, there is a problem that the etching speed is slow.

또한, 상기 SF6 및 Cl2의 혼합가스를 이용하여 반응성 이온 에칭법을 수행할 경우, 가스의 조성비(sccm)는 SF6 : Cl2 = 3 : (1 ~ 3)의 범위가 바람직하다. In addition, when the reactive ion etching method is performed using the mixed gas of SF 6 and Cl 2 , the composition ratio (sccm) of the gas is SF 6. : Cl 2 = 3: The range of (1-3) is preferable.

상기 SF6의 함량이 상기 범위 미만일 경우에는 상기 데미지층(120) 및 반응물(140)에 대한 식각이 원활히 이루어지지 않을 수 있고, 상기 SF6의 함량이 상기 범위를 초과할 경우에는 형성된 제2 요철구조가 심하게 변형될 수 있다. When the content of the SF 6 is less than the above range, the damage layer 120 and the reactant 140 may not be etched smoothly, and when the content of the SF 6 exceeds the range, the second unevenness may be formed. The structure can be severely deformed.

상기 Cl2의 함량이 상기 범위 미만일 경우에는 식각 진행이 느려지고, 상기 Cl2의 함량이 상기 범위를 초과할 경우에는 과도한 식각으로 인해 원하는 요철구조를 얻지 못할 수 있다. When the Cl 2 content is less than the above range, the etching progress is slowed down, and when the Cl 2 content exceeds the above range, the desired uneven structure may not be obtained due to excessive etching.

이상과 같은 반응 조건 하에서 반응성 이온 에칭법을 이용하여 상기 데미지층(120) 및 반응물(140)을 동시에 제거하게 되면, 전술한 도 3b 공정에서 생성된 제2 요철구조에 변화가 발생하여 제3 요철구조가 얻어진다. When the damage layer 120 and the reactant 140 are simultaneously removed using the reactive ion etching method under the above reaction conditions, a change occurs in the second uneven structure generated in the above-described process of FIG. The structure is obtained.

즉, 제2 요철구조는 그 피크가 뾰족한 단면 형태로 이루어진 반면에, 제3 요철구조는 그 피크가 라운드(rounded) 형태의 단면을 갖게 된다. 최종적으로 얻어진 제3 요철구조의 폭(L)은 대략 100 내지 500 nm 범위가 될 수 있고, 상기 제3 요철구조의 높이(H)는 대략 50 내지 400 nm 범위가 될 수 있다. That is, the second uneven structure is formed in the cross-sectional shape of the peak is sharp, while the third uneven structure has a cross section of the peak rounded shape. The width L of the third uneven structure finally obtained may range from about 100 to 500 nm, and the height H of the third uneven structure may range from about 50 to 400 nm.

한편, 이상과 같은 도 3a 내지 도 3c 공정은 하나의 RIE 장비 내에서 공정 가스 등의 공정 조건만을 변경하면서 연속 공정을 수행할 수 있다. 다만, 반드시 그에 한정되는 것은 아니고, 도 3a 공정은 제1 RIE 장비에서 수행하고, 도 3b 공정은 제2 RIE 장비에서 수행하고, 도 3c 공정은 제3 RIE 장비에서 수행할 수도 있다. On the other hand, the process of Figures 3a to 3c as described above can perform a continuous process while changing only the process conditions, such as process gas in one RIE equipment. However, the present invention is not necessarily limited thereto, and the process of FIG. 3A may be performed by the first RIE equipment, the process of FIG. 3B may be performed by the second RIE equipment, and the process of FIG. 3C may be performed by the third RIE equipment.

또한, 도 3a 및 도 3b 공정은 제1 RIE 장비에서 수행하고 도 3c 공정은 제2 RIE 장비에서 수행할 수도 있고, 도 3a 공정은 제1 RIE 장비에서 수행하고 도 3b 및 도 3c 공정은 제2 RIE 장비에서 수행할 수도 있다. In addition, the process of FIGS. 3A and 3B may be performed in the first RIE equipment and the process of FIG. 3C may be performed in the second RIE equipment, and the process of FIG. 3A may be performed in the first RIE equipment and the process of FIGS. It can also be done in RIE equipment.

다음, 도 3d에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 도펀트를 도핑하여 제1 반도체층(100) 및 제2 반도체층(200)으로 이루어진 PN접합층을 형성한다. 즉, 상기 반도체 기판(100a)의 일면에 도펀트를 도핑하면, 도펀트에 의해 도핑되지 않은 제1 반도체층(100) 및 도펀트에 의해 도핑된 제2 반도체층(200)이 차례로 형성되어 PN접합을 이루게 된다. As shown in FIG. 3D, a dopant is doped on one surface of the semiconductor substrate 100a to form a PN junction layer including the first semiconductor layer 100 and the second semiconductor layer 200. That is, when a dopant is doped on one surface of the semiconductor substrate 100a, the first semiconductor layer 100 which is not doped by the dopant and the second semiconductor layer 200 which is doped by the dopant are sequentially formed to form a PN junction. do.

예로서, 상기 반도체 기판(100a)이 P형 반도체층으로 이루어진 경우에는 N형 도펀트를 도핑함으로써, P형 반도체층으로 이루어진 제1 반도체층(100) 및 상기 제1 반도체층(100)의 일면에 N형 반도체층으로 이루어진 제2 반도체층(200)을 형성할 수 있다. For example, when the semiconductor substrate 100a is formed of a P-type semiconductor layer, the semiconductor substrate 100a is doped with an N-type dopant, so that the first semiconductor layer 100 made of the P-type semiconductor layer and one surface of the first semiconductor layer 100 are formed. The second semiconductor layer 200 made of the N-type semiconductor layer may be formed.

상기 제2 반도체층(200)의 일면, 구체적으로, 상기 제2 반도체층(200)의 상면은 전술한 바와 같은 제3 요철구조를 구비하게 되며, 상기 제1 반도체층(100)의 일면, 구체적으로, 상기 제1 반도체층(100)의 상면도 유사한 요철구조를 구비하게 된다. 다만, 상기 제1 반도체층(100)의 상면은 도핑되는 도펀트의 확산 정도에 따라 상기 제2 반도체층(200)에 구비된 제3 요철구조와는 상이한 요철구조가 형성될 수 있다. One surface of the second semiconductor layer 200, specifically, an upper surface of the second semiconductor layer 200 may have a third uneven structure as described above, and one surface of the first semiconductor layer 100, specifically, As a result, the upper surface of the first semiconductor layer 100 may have a similar uneven structure. However, the upper surface of the first semiconductor layer 100 may have a concave-convex structure different from the third concave-convex structure provided in the second semiconductor layer 200 according to the diffusion degree of the dopant to be doped.

상기 도펀트를 도핑하는 공정은 고온확산법 또는 플라즈마 이온도핑법을 이용하여 수행할 수 있다. The doping process may be performed using a high temperature diffusion method or a plasma ion doping method.

상기 고온확산법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(100a)를 대략 800℃이상의 고온의 확산로에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하여 N형 도펀트를 상기 반도체 기판(100a)의 표면으로 확산시키는 공정으로 이루어질 수 있다. In the step of doping the N-type dopant by using the high temperature diffusion method, POCl 3 in the state in which the semiconductor substrate 100a is placed in a high temperature diffusion path of approximately 800 ° C. or more. Alternatively, the N-type dopant may be diffused to the surface of the semiconductor substrate 100a by supplying an N-type dopant gas such as PH 3 .

상기 플라즈마 이온도핑법을 이용하여 N형 도펀트를 도핑하는 공정은, 상기 반도체 기판(100a)을 플라즈마 발생장치에 안치시킨 상태에서 POCl3 또는 PH3 등과 같은 N형 도펀트 가스를 공급하면서 플라즈마를 발생시키는 공정으로 이루어질 수 있다. 이와 같이 플라즈마를 발생시키면 플라즈마 내부의 인(P) 이온이 RF전기장에 의해 가속되어 상기 반도체 기판(100a)의 일면으로 입사하여 이온 도핑된다. In the step of doping the N-type dopant using the plasma ion doping method, POCl 3 in a state in which the semiconductor substrate 100a is placed in a plasma generating device Alternatively, the plasma may be generated while supplying an N-type dopant gas such as PH 3 . When the plasma is generated in this way, phosphorus (P) ions in the plasma are accelerated by the RF electric field and incident on one surface of the semiconductor substrate 100a to be ion doped.

상기 플라즈마 이온도핑 공정 후에는 적절한 온도로 가열하는 어닐링 공정을 수행하는 것이 바람직하다. 그 이유는 상기 어닐링 공정을 수행하지 않을 경우에는 도핑된 이온이 단순한 불순물로 작용할 수 있지만, 상기 어닐링 공정을 수행하게 되면 도핑된 이온이 Si와 결합하여 활성화되기 때문이다. After the plasma ion doping process, it is preferable to perform an annealing process for heating to an appropriate temperature. The reason for this is that when the annealing process is not performed, the doped ions can act as simple impurities, but when the annealing process is performed, the doped ions are activated by bonding with Si.

한편, 상기 N형 도펀트를 도핑하는 공정은 고온에서 수행되는데, 이와 같은 도핑 공정시 상기 제2 반도체층(200) 상에 PSG(Phosphor-Silicate Glass)와 같은 부산물층이 형성될 수 있고, 따라서, 상기 부산물층을 제거하기 위해서 습식 식각공정과 같은 식각 공정을 추가로 수행할 수 있다. Meanwhile, a process of doping the N-type dopant is performed at a high temperature, and a by-product layer such as Phosphor-Silicate Glass (PSG) may be formed on the second semiconductor layer 200 during the doping process. An etching process such as a wet etching process may be further performed to remove the byproduct layer.

다음, 도 3e에서 알 수 있듯이, 상기 제2 반도체층(200) 상에 반사방지층(300)을 형성한다. Next, as shown in FIG. 3E, an anti-reflection layer 300 is formed on the second semiconductor layer 200.

상기 제2 반도체층(200)의 상면이 제3 요철구조로 형성됨에 따라 상기 반사방지층(300)도 유사한 요철구조로 형성된다. As the upper surface of the second semiconductor layer 200 is formed of a third uneven structure, the anti-reflection layer 300 is also formed of a similar uneven structure.

상기 반사방지층(300)은 플라즈마 CVD법을 이용하여 실리콘질화물 또는 실리콘산화물로 형성할 수 있다. The anti-reflection layer 300 may be formed of silicon nitride or silicon oxide using plasma CVD.

다음, 도 3f에서 알 수 있듯이, 상기 반사방지층(300) 상에 제1 전극 물질(400a)을 코팅하고, 상기 제1 반도체층(100) 상에 제2 전극 물질(600a)을 코팅한다. 보다 구체적으로는, 상기 제2 반도체층(200)과 접하지 않는 상기 반사방지층(300)의 상면에 제1 전극 물질(400a)을 코팅하고, 상기 제2 반도체층(200)과 접하지 않는 상기 제1 반도체층(100)의 하면에 제2 전극 물질(600a)을 코팅한다. 3F, a first electrode material 400a is coated on the antireflection layer 300 and a second electrode material 600a is coated on the first semiconductor layer 100. More specifically, the first electrode material 400a is coated on the upper surface of the anti-reflection layer 300 which is not in contact with the second semiconductor layer 200, and the second semiconductor layer 200 is not in contact with the second semiconductor layer 200. The second electrode material 600a is coated on the bottom surface of the first semiconductor layer 100.

상기 제1 전극 물질(400a) 및 제2 전극 물질(600a)의 코팅 공정은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다. The coating process of the first electrode material 400a and the second electrode material 600a may be performed using Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, or two or more alloy pastes thereof. It can be made by a printing process.

상기 제1 전극 물질(400a)은 태양광이 입사되는 면에 형성되므로, 상기 반사방지층(300)의 전면(全面)에 형성하지 않고 소정 패턴으로 형성하게 된다. Since the first electrode material 400a is formed on the surface where the sunlight is incident, the first electrode material 400a is formed in a predetermined pattern without being formed on the entire surface of the anti-reflection layer 300.

상기 제2 전극 물질(600a)은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(100)의 전면(全面)에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극 물질(600a)을 소정 패턴으로 형성할 수도 있다. Since the second electrode material 600a is formed on the surface opposite to the surface where the sunlight is incident, the second electrode material 600a may be formed on the entire surface of the first semiconductor layer 100. However, in some cases, the second electrode material 600a may be formed in a predetermined pattern so that the reflected sunlight can be incident into the solar cell.

다음, 도 3g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 본 발명의 일 실시예에 따른 태양전지의 제조를 완성한다. Next, as can be seen in Figure 3g, by performing a heat treatment (firing) at a high temperature, to complete the production of a solar cell according to an embodiment of the present invention.

고온에서 열처리를 수행하게 되면, 상기 제1 전극 물질(400a)이 상기 반사방지층(300)을 뚫고 상기 제2 반도체층(200)까지 침투함으로써, 상기 제2 반도체층(200)과 접촉하는 제1 전극(400)이 형성될 수 있다. When the heat treatment is performed at a high temperature, the first electrode material 400a penetrates the anti-reflection layer 300 and penetrates to the second semiconductor layer 200, thereby contacting the second semiconductor layer 200. The electrode 400 may be formed.

또한, 고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(600a)이 상기 제1 반도체층(100)의 하면으로 침투함으로써 상기 제1 반도체층(100)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(500)이 상기 제1 반도체층(100)의 하면에 형성되고, 상기 제3 반도체층(500)의 하면에 제2 전극(600)이 형성된다. 예를 들어, 상기 제1 반도체층(100)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(500)은 P+형 반도체층으로 이루어지게 된다. In addition, when the heat treatment is performed at a high temperature, the second electrode material 600a penetrates into the lower surface of the first semiconductor layer 100 to have a dopant concentration higher than the dopant concentration of the first semiconductor layer 100. The third semiconductor layer 500 is formed on the bottom surface of the first semiconductor layer 100, and the second electrode 600 is formed on the bottom surface of the third semiconductor layer 500. For example, when the first semiconductor layer 100 is made of a P-type semiconductor, the third semiconductor layer 500 is made of a P + type semiconductor layer.

이와 같은 본 발명의 일 실시예에 따른 태양전지의 제조공정을 구현하기 위한 제조 시스템을 설명하면 다음과 같다. Referring to the manufacturing system for implementing the manufacturing process of the solar cell according to an embodiment of the present invention as follows.

도 4 내지 도 8은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 3a 내지 도 3g에 따른 제조공정을 구현하기 위한 제조 시스템이다. 4 to 8 illustrate a manufacturing system of a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to FIGS. 3A to 3G described above.

도 4는 본 발명의 일 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제3 반응성 이온 에칭 장비(3rd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. 4 is related to a solar cell manufacturing system according to an embodiment of the present invention, as can be seen in Figure 4, the solar cell manufacturing system according to an embodiment of the present invention, the first reactive ion etching equipment (1st RIE), second reactive ion etching equipment (2nd RIE), third reactive ion etching equipment (3rd RIE), doping equipment, antireflective coating (ARC) equipment, printing equipment, and heat treatment Including equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정, 즉, 반도체 잉곳을 자르는 공정시 발생한 손상을 제거(Saw Damage Removal:SDR)하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment (1st RIE) is to form a first concave-convex structure on one surface of the substrate while removing (Saw Damage Removal: SDR) generated during the process of FIG. 3A, that is, the process of cutting a semiconductor ingot. Equipment for carrying out the process.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 3b 공정, 즉, 반도체 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정(Texuring)을 수행하기 위한 장비이다. The second reactive ion etching apparatus (2nd RIE) is a process for forming a second concave-convex structure on the surface of the first concave-convex structure by etching the above-described process of Figure 3b, that is, the semiconductor substrate. It is equipment.

상기 제3 반응성 이온 에칭 장비(3rd RIE)은 전술한 도 3c 공정, 즉, 데미지층 및 반응물을 동시에 제거(Damage Removal Etching:DRE)하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 수행하기 위한 장비이다. The third reactive ion etching equipment (3rd RIE) is a process of transforming the second uneven structure into a third uneven structure while simultaneously removing the damage layer and the reactant (DRE) in FIG. 3C. Equipment to carry out.

이와 같은 제1 내지 제3 반응성 이온 에칭(Reactive Ion Etching:RIE) 장비(710)는 플라즈마 분위기에서 반응가스를 이용하여 식각을 수행할 수 있는 당업계에 공지된 다양한 장비를 이용할 수 있다. Such first to third reactive ion etching (RIE) equipment 710 may use a variety of equipment known in the art that can perform etching using a reaction gas in a plasma atmosphere.

상기 도핑(Doping) 장비는 전술한 도 3d 공정, 즉, 도펀트 도핑 공정을 수행하기 위한 장비이다. 이와 같은 도핑(Doping) 장비는 플라즈마 분위기에서 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있고 고온의 확산로에 도펀트 가스를 공급하여 도핑할 수 있는 당업계에 공지된 장비를 이용할 수도 있다. The doping equipment is an apparatus for performing the above-described FIG. 3D process, that is, the dopant doping process. Such doping equipment may use equipment known in the art for doping by supplying dopant gas in a plasma atmosphere, or equipment known in the art for doping by supplying dopant gas to a high temperature diffusion furnace. Can also be used.

상기 반사방지층 코팅(ARC) 장비는 전술한 도 3e 공정, 즉, 반사방지층을 코팅하기 위한 장비이다. 이와 같은 반사방지층 코팅(ARC) 장비는 당업계에 공지된 PECVD 장비를 이용할 수 있다. The anti-reflective layer coating (ARC) equipment is the above-mentioned FIG. 3E process, that is, the equipment for coating the anti-reflection layer. Such an anti-reflection layer coating (ARC) equipment may use PECVD equipment known in the art.

상기 인쇄(Printing) 장비는 전술한 도 3f 공정, 즉, 전극 물질을 인쇄하는 장비로서, 스크린 인쇄장비 등과 같은 당업계에 공지된 다양한 인쇄 장비를 이용할 수 있다. The printing equipment is a process for printing the electrode material, that is, the above-described FIG. 3F process, that is, various printing equipments known in the art, such as screen printing equipment, may be used.

상기 열처리(Firing) 장비는 전술한 도 3g 공정을 수행하기 위한 장비로서, 당업계에 공지된 다양한 열처리 장비를 이용할 수 있다. The heat treatment (Firing) equipment is a device for performing the above-described Figure 3g process, it is possible to use a variety of heat treatment equipment known in the art.

도 5는 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 5에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. 5 is related to a manufacturing system of a solar cell according to another embodiment of the present invention, as can be seen in Figure 5, the manufacturing system of a solar cell according to another embodiment of the present invention, the first reactive ion etching equipment (1st RIE), second reactive ion etching equipment (2nd RIE), doping equipment, antireflective coating (ARC) equipment, printing equipment, and heat treatment equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정 및 도 3b 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 3a 공정 및 도 3b 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment 1st RIE is a device for performing the above-described process of FIG. 3A and FIG. 3B. The process 3a and FIG. 3b are continuously performed.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 3c 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment 2nd RIE is equipment for performing the aforementioned process of FIG. 3C.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비는 전술한 도 4와 동일하다. In addition, the doping equipment, the anti-reflection layer coating (ARC) equipment, the printing equipment (Printing), and the heat treatment (Firing) equipment is the same as FIG. 4 described above.

도 6은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 6에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. 6 is related to a manufacturing system of a solar cell according to another embodiment of the present invention, as can be seen in Figure 6, the manufacturing system of a solar cell according to another embodiment of the present invention, the first reactive ion etching equipment ( 1st RIE), second reactive ion etching equipment (2nd RIE), doping equipment, antireflective coating (ARC) equipment, printing equipment, and heat treatment (Firing) equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment 1st RIE is equipment for performing the above-described process of FIG. 3A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 3b 공정 및 도 3c 공정을 수행하기 위한 장비로서, 상기 제2 반응성 이온 에칭 장비(2nd RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 3b 공정 및 도 3c 공정을 연속적으로 수행하게 된다. The second reactive ion etching equipment 2nd RIE is a device for performing the above-described process of FIG. 3B and FIG. 3C. The second reactive ion etching equipment 2nd RIE is used to change process conditions such as reaction gas in the second reactive ion etching equipment 2nd RIE. The process 3b and FIG. 3c are performed continuously.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비는 전술한 도 4와 동일하다. In addition, the doping equipment, the anti-reflection layer coating (ARC) equipment, the printing equipment (Printing), and the heat treatment (Firing) equipment is the same as FIG. 4 described above.

도 7은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 7에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. FIG. 7 relates to a manufacturing system of a solar cell according to still another embodiment of the present invention. As can be seen in FIG. 7, the manufacturing system of a solar cell according to another embodiment of the present invention includes first reactive ion etching equipment. (1st RIE), doping equipment, antireflective coating (ARC) equipment, printing equipment, and heat treatment (Firing) equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 3a 공정, 도 3b 공정 및 도 3c 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 3a 공정, 도 3b 공정 및 도 3c 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment 1st RIE is a device for performing the above-described processes of FIGS. 3A, 3B, and 3C, and process conditions, such as reaction gas, in the first reactive ion etching equipment 1st RIE. 3a, 3b, and 3c are continuously performed while changing.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비는 전술한 도 4와 동일하다. In addition, the doping equipment, the anti-reflection layer coating (ARC) equipment, the printing equipment (Printing), and the heat treatment (Firing) equipment is the same as FIG. 4 described above.

이상과 같은 도 4 내지 도 7에 따른 제조 시스템은 장비들이 인라인(in-line)으로 배열되어 있는 구조에 관한 것으로서, 본 발명에 따른 제조 시스템이 반드시 그에 한정되는 것은 아니고, 예로서 후술하는 바와 같이 소정 장비들이 클러스터(Cluster) 구조로 배열될 수 있다. 4 to 7 as described above relates to a structure in which equipments are arranged in-line, and the manufacturing system according to the present invention is not necessarily limited thereto. Certain devices may be arranged in a cluster structure.

도 8은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 이는 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 및 제3 반응성 이온 에칭 장비(3rd RIE)가 클러스터(Cluster) 구조로 이루어진 점을 제외하고, 전술한 도 4와 동일하다. 도 8에서 LRC는 로드락 챔버이다. 8 is related to a manufacturing system of a solar cell according to another embodiment of the present invention, which is a first reactive ion etching equipment (1st RIE), a second reactive ion etching equipment (2nd RIE), and a third reactive ion etching The same as FIG. 4 described above, except that the equipment 3rd RIE has a cluster structure. In FIG. 8, the LRC is a load lock chamber.

한편, 도시하지는 않았지만, 도 5 또는 도 6에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE) 및 제2 반응성 이온 에칭 장비(2nd RIE)가 클러스터 구조로 배열될 수도 있고, 도 7에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE)가 클러스터 구조로 배열될 수도 있다. On the other hand, although not shown, in the equipment structure according to FIG. 5 or 6, the first reactive ion etching equipment (1st RIE) and the second reactive ion etching equipment (2nd RIE) may be arranged in a cluster structure, and in FIG. In accordance with the equipment structure, the first reactive ion etching equipment 1st RIE may be arranged in a cluster structure.

도 9a 내지 도 9i는 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도이다. 이하에서는, 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 한다. 9A to 9I are cross-sectional views illustrating a manufacturing process of a solar cell according to another embodiment of the present invention. Hereinafter, repetitive description of the same configuration as the above-described embodiment will be omitted.

우선, 도 9a에서 알 수 있듯이, 반도체 기판(100a)을 준비한다. First, as shown in FIG. 9A, the semiconductor substrate 100a is prepared.

상기 반도체 기판(100a)을 준비하는 공정은, 반도체 잉곳(ingot)을 잘라서(saw) 기판을 제조하는 공정 및 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상(damage)을 제거하는 공정을 포함하여 이루어진다. The step of preparing the semiconductor substrate 100a includes a step of manufacturing a substrate by cutting a semiconductor ingot and a step of removing damage caused by the step of cutting the semiconductor ingot.

이때, 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거하는 공정(Saw Damage Removal:SDR)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용하며, 이에 의해, 상기 반도체 기판(100a)의 일면에 제1 요철구조가 형성된다. At this time, a process for removing damage caused by the process of cutting the semiconductor ingot (Saw Damage Removal: SDR) uses a reactive ion etching (RIE), thereby, one surface of the semiconductor substrate 100a The first uneven structure is formed in the.

다음, 도 9b에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성한다(Texturing). Next, as shown in FIG. 9B, one surface of the semiconductor substrate 100a is etched to form a second uneven structure on the surface of the first uneven structure.

상기 반도체 기판(100a)의 일면을 식각하는 공정은 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행하고, 그에 따라, 상기 반도체 기판(100a)의 일면에 데미지층(damaged layer)(120)이 형성되고 SiOx와 같은 반응물(140)이 잔존할 수 있다. The process of etching one surface of the semiconductor substrate 100a is performed by using a reactive ion etching method (RIE) in the same manner as in the above-described embodiment, and thus, a damage layer is formed on one surface of the semiconductor substrate 100a. ) 120 may be formed and reactants 140 such as SiOx may remain.

다음, 도 9c에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거(Damage Removal Etching)하면서 상기 제2 요철구조를 제3 요철구조로 변형한다. Next, as can be seen in Figure 9c, while removing the damage layer 120 and the reactant 140 formed on one surface of the semiconductor substrate (100a) at the same time (Damage Removal Etching) as the third concave-convex structure Transform.

상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정도 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행한다.Reactive ion etching is also performed in the same manner as in the above-described embodiment to deform the second uneven structure to the third uneven structure while simultaneously removing the damage layer 120 and the reactant 140 formed on one surface of the semiconductor substrate 100a. This is done using RIE.

다음, 도 9d에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 도펀트를 도핑하여 제1 반도체층(100) 및 제2 반도체층(200)으로 이루어진 PN접합층을 형성한다. Next, as shown in FIG. 9D, a dopant is doped on one surface of the semiconductor substrate 100a to form a PN junction layer including the first semiconductor layer 100 and the second semiconductor layer 200.

다음, 도 9e에서 알 수 있듯이, 상기 제2 반도체층(200) 상에 반사방지층(300)을 형성한다. Next, as shown in FIG. 9E, an antireflection layer 300 is formed on the second semiconductor layer 200.

다음, 도 9f에서 알 수 있듯이, 상기 제1 반도체층(100) 상에 제2 전극 물질(600a)을 코팅한다. 보다 구체적으로는, 상기 제2 반도체층(200)과 접촉하지 않는 상기 제1 반도체층(100)의 하면에 제2 전극 물질(600a)을 코팅한다. Next, as shown in FIG. 9F, a second electrode material 600a is coated on the first semiconductor layer 100. More specifically, the second electrode material 600a is coated on the bottom surface of the first semiconductor layer 100 that is not in contact with the second semiconductor layer 200.

상기 제2 전극 물질(600a)의 코팅 공정은 Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금 페이스트(paste)를 이용한 인쇄 공정으로 이루어질 수 있다. The coating process of the second electrode material 600a may include a printing process using Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, or two or more alloy pastes thereof.

상기 제2 전극 물질(600a)은 태양광이 입사되는 면의 반대면에 형성되므로, 상기 제1 반도체층(100)의 전면(全面)에 형성할 수 있다. 다만, 경우에 따라서, 반사되는 태양광이 태양전지 내부로 입사될 수 있도록 하기 위해서, 상기 제2 전극 물질(600a)을 소정 패턴으로 형성할 수도 있다. Since the second electrode material 600a is formed on the surface opposite to the surface where the sunlight is incident, the second electrode material 600a may be formed on the entire surface of the first semiconductor layer 100. However, in some cases, the second electrode material 600a may be formed in a predetermined pattern so that the reflected sunlight can be incident into the solar cell.

다음, 도 9g에서 알 수 있듯이, 고온에서 열처리(firing)를 수행하여, 제3 반도체층(500) 및 제2 전극(600)을 형성한다. Next, as can be seen in Figure 9g, by performing a heat treatment (firing) at a high temperature, to form a third semiconductor layer 500 and the second electrode 600.

고온에서 열처리를 수행하게 되면, 상기 제2 전극 물질(600a)이 상기 제1 반도체층(100)의 하면으로 침투함으로써 상기 제1 반도체층(100)의 도펀트 농도보다 높은 도펀트 농도를 가지는 제3 반도체층(500)이 상기 제1 반도체층(100)의 하면에 형성되고, 상기 제3 반도체층(500)의 하면에 제2 전극(600)이 형성된다. 예를 들어, 상기 제1 반도체층(100)이 P형 반도체로 이루어진 경우, 상기 제3 반도체층(500)은 P+형 반도체층으로 이루어지게 된다. When the heat treatment is performed at a high temperature, the second electrode material 600a penetrates into the lower surface of the first semiconductor layer 100 and thus has a third semiconductor having a dopant concentration higher than that of the first semiconductor layer 100. The layer 500 is formed on the bottom surface of the first semiconductor layer 100, and the second electrode 600 is formed on the bottom surface of the third semiconductor layer 500. For example, when the first semiconductor layer 100 is made of a P-type semiconductor, the third semiconductor layer 500 is made of a P + type semiconductor layer.

다음, 도 9h에서 알 수 있듯이, 상기 반사방지층(300)의 소정 영역을 제거하여 콘택부(350)를 형성한다. Next, as shown in FIG. 9H, the contact portion 350 is formed by removing a predetermined region of the anti-reflection layer 300.

상기 콘택부(350)를 형성하는 공정은 레이저 공정 또는 포토리소그라피(photolithography) 공정과 같은 당업계에 공지된 패터닝(Patterning) 공정으로 이루어질 수 있다. The process of forming the contact portion 350 may be performed by a patterning process known in the art, such as a laser process or a photolithography process.

다음, 도 9i에서 알 수 있듯이, 상기 콘택부(350)를 통해서 상기 제2 반도체층(200)과 연결되는 제1 전극(400)을 형성한다. Next, as shown in FIG. 9I, a first electrode 400 connected to the second semiconductor layer 200 is formed through the contact portion 350.

상기 제1 전극(400)을 형성하는 공정은 전해 도금 또는 무전해 도금과 같은 도금(Plating) 공정으로 이루어질 수 있다. The process of forming the first electrode 400 may be performed by a plating process such as electrolytic plating or electroless plating.

이와 같은 본 발명의 다른 실시예에 따른 태양전지의 제조공정을 구현하기 위한 제조 시스템을 설명하면 다음과 같다. Referring to the manufacturing system for implementing the manufacturing process of the solar cell according to another embodiment of the present invention as follows.

도 10 내지 도 14는 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 9a 내지 도 9i에 따른 제조공정을 구현하기 위한 제조 시스템이다. 10 to 14 illustrate a manufacturing system of a solar cell according to various embodiments of the present invention, each of which is a manufacturing system for implementing the manufacturing process according to FIGS. 9A to 9I described above.

도 10은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 10에서 알 수 있듯이, 본 발명의 일 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제3 반응성 이온 에칭 장비(3rd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 포함하여 이루어진다. FIG. 10 relates to a solar cell manufacturing system according to another embodiment of the present invention. As can be seen in FIG. 10, a solar cell manufacturing system according to an embodiment of the present invention may include first reactive ion etching equipment ( 1st RIE), second reactive ion etching equipment (2nd RIE), third reactive ion etching equipment (3rd RIE), doping equipment, antireflective layer coating (ARC) equipment, printing equipment, and heat treatment A) equipment is made.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment 1st RIE is equipment for performing the aforementioned process of FIG. 9A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 9b 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment 2nd RIE is equipment for performing the aforementioned process of FIG. 9B.

상기 제3 반응성 이온 에칭 장비(3rd RIE)은 전술한 도 9c 공정을 수행하기 위한 장비이다. The third reactive ion etching equipment 3rd RIE is equipment for performing the above-described process of FIG. 9C.

상기 도핑(Doping) 장비는 전술한 도 9d 공정, 즉, 도펀트 도핑 공정을 수행하기 위한 장비이다. The doping equipment is a device for performing the aforementioned process of FIG. 9D, that is, the dopant doping process.

상기 반사방지층 코팅(ARC) 장비는 전술한 도 9e 공정, 즉, 반사방지층을 코팅하기 위한 장비이다. The anti-reflection layer coating (ARC) equipment is the above-described process of FIG. 9E, that is, the equipment for coating the anti-reflection layer.

상기 인쇄(Printing) 장비는 전술한 도 9f 공정, 즉, 전극 물질을 인쇄하는 장비이다. The printing equipment is the above-described process of FIG. 9F, that is, the printing of the electrode material.

한편, 도시하지는 않았지만, 상기 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. On the other hand, although not shown, it may further include the heat treatment (Firing), patterning (Patterning) equipment, and plating (Plating) equipment.

상기 열처리(Firing) 장비는 전술한 도 9g 공정을 수행하기 위한 장비이다. The heat treatment (Firing) equipment is a device for performing the above-described process of Figure 9g.

상기 패터닝(Patterning) 장비는 전술한 도 9h 공정을 수행하기 위한 장비로서, 상기 패터닝(Patterning) 장비는 당업계에 공지된 레이저 장비 또는 포토리소그라피(photolithography) 장비로 이루어질 수 있다. The patterning device is a device for performing the aforementioned process of FIG. 9H, and the patterning device may be formed of laser equipment or photolithography equipment known in the art.

상기 도금(Plating) 장비는 전술한 도 9i 공정을 수행하기 위한 장비로서, 상기 도금(Plating) 장비는 당업계에 공지된 전해 또는 무전해 도금 장비로 이루어질 수 있다. The plating equipment is a device for performing the aforementioned process of FIG. 9I, and the plating equipment may be formed of electrolytic or electroless plating equipment known in the art.

도 11은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 11에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 및 인쇄(Printing) 장비를 포함하여 이루어진다. 11 is related to a solar cell manufacturing system according to another embodiment of the present invention. As can be seen in FIG. 11, a solar cell manufacturing system according to another embodiment of the present invention may include a first reactive ion etching apparatus ( 1st RIE), second reactive ion etching equipment (2nd RIE), doping equipment, antireflective coating (ARC) equipment, and printing equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정 및 도 9b 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 9a 공정 및 도 9b 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment 1st RIE is a device for performing the above-described process of FIG. 9A and FIG. 9B. Process 9a and FIG. 9b are performed continuously.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 9c 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment 2nd RIE is equipment for performing the above-described process of FIG. 9C.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비는 전술한 도 10과 동일하다. In addition, the doping equipment, anti-reflective coating (ARC) equipment, printing equipment, heat treatment (Firing) equipment, patterning equipment, and plating equipment is the same as FIG.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. In addition, as described above, heat treatment equipment, patterning equipment, and plating equipment may be further included.

도 12는 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 12에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 및 인쇄(Printing) 장비를 포함하여 이루어진다. 12 is related to a manufacturing system of a solar cell according to another embodiment of the present invention, as can be seen in Figure 12, the manufacturing system of a solar cell according to another embodiment of the present invention, the first reactive ion etching equipment ( 1st RIE), second reactive ion etching equipment (2nd RIE), doping equipment, antireflective coating (ARC) equipment, and printing equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment 1st RIE is equipment for performing the aforementioned process of FIG. 9A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 9b 공정 및 도 9c 공정을 수행하기 위한 장비로서, 상기 제2 반응성 이온 에칭 장비(2nd RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 9b 공정 및 도 9c 공정을 연속적으로 수행하게 된다. The second reactive ion etching equipment 2nd RIE is a device for performing the above-described process of FIG. 9B and FIG. 9C, while changing process conditions such as a reaction gas in the second reactive ion etching equipment 2nd RIE. The process 9b and FIG. 9c are performed continuously.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비는 전술한 도 10과 동일하다. In addition, the doping equipment, anti-reflective coating (ARC) equipment, printing equipment, heat treatment (Firing) equipment, patterning equipment, and plating equipment is the same as FIG.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. In addition, as described above, heat treatment equipment, patterning equipment, and plating equipment may be further included.

도 13은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 13에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 포함하여 이루어진다. FIG. 13 relates to a manufacturing system of a solar cell according to still another embodiment of the present invention. As can be seen from FIG. 13, a manufacturing system of a solar cell according to another embodiment of the present invention includes first reactive ion etching equipment. (1st RIE), doping equipment, anti-reflective coating (ARC) equipment, printing equipment, heat treatment (Firing) equipment, patterning (Patterning) equipment, and plating (Plating) equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 9a 공정, 도 9b 공정 및 도 9c 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 9a 공정, 도 9b 공정 및 도 9c 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment 1st RIE is a device for performing the above-described processes of FIGS. 9A, 9B, and 9C, and process conditions, such as a reaction gas, in the first reactive ion etching equipment 1st RIE. 9a, 9b, and 9c are continuously performed while changing.

그 외에, 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비는 전술한 도 10과 동일하다. In addition, the doping equipment, anti-reflective coating (ARC) equipment, printing equipment, heat treatment (Firing) equipment, patterning equipment, and plating equipment is the same as FIG.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. In addition, as described above, heat treatment equipment, patterning equipment, and plating equipment may be further included.

이상과 같은 도 10 내지 도 13에 따른 제조 시스템은 장비들이 인라인(in-line)으로 배열되어 있는 구조에 관한 것으로서, 본 발명에 따른 제조 시스템은 후술하는 바와 같이 소정 장비들이 클러스터(Cluster) 구조로 배열될 수 있다. 10 to 13 as described above relates to a structure in which the equipment is arranged in-line (in-line), the manufacturing system according to the present invention as described below, the predetermined equipment is a cluster (Cluster) structure Can be arranged.

도 14는 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 이는 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 및 제3 반응성 이온 에칭 장비(3rd RIE)가 클러스터(Cluster) 구조로 이루어진 점을 제외하고, 전술한 도 10과 동일하다. 도 14에서 LRC는 로드락 챔버이다. 14 is related to a manufacturing system of a solar cell according to another embodiment of the present invention, which is a first reactive ion etching equipment (1st RIE), a second reactive ion etching equipment (2nd RIE), and a third reactive ion etching The same as in FIG. 10 described above, except that the equipment 3rd RIE has a cluster structure. In Figure 14 LRC is a load lock chamber.

한편, 도시하지는 않았지만, 도 11 또는 도 12에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE) 및 제2 반응성 이온 에칭 장비(2nd RIE)가 클러스터 구조로 배열될 수도 있고, 도 13에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE)가 클러스터 구조로 배열될 수도 있다. Meanwhile, although not shown, in the equipment structure according to FIG. 11 or 12, the first reactive ion etching equipment 1st RIE and the second reactive ion etching equipment 2nd RIE may be arranged in a cluster structure, and FIG. 13. In accordance with the equipment structure, the first reactive ion etching equipment 1st RIE may be arranged in a cluster structure.

또한, 전술한 바와 마찬가지로, 열처리(Firing) 장비, 패터닝(Patterning) 장비, 및 도금(Plating) 장비를 추가로 포함할 수 있다. In addition, as described above, heat treatment equipment, patterning equipment, and plating equipment may be further included.

도 15a 내지 도 15g는 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 보여주는 공정단면도로서, 이는 기판형과 박막형이 결합된 구조의 태양전지에 관한 것이다. 이하, 전술한 실시예와 동일한 구성에 대한 반복 설명은 생략하기로 한다. 15A to 15G are cross-sectional views showing a manufacturing process of a solar cell according to another embodiment of the present invention, which relates to a solar cell having a structure in which a substrate type and a thin film type are combined. Hereinafter, repetitive description of the same configuration as that of the above-described embodiment will be omitted.

우선, 도 15a에서 알 수 있듯이, 반도체 기판(100a)을 준비한다. First, as shown in FIG. 15A, the semiconductor substrate 100a is prepared.

상기 반도체 기판(100a)을 준비하는 공정은, 반도체 잉곳(ingot)을 잘라서(saw) 기판을 제조하는 공정 및 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상(damage)을 제거하는 공정을 포함하여 이루어진다. The step of preparing the semiconductor substrate 100a includes a step of manufacturing a substrate by cutting a semiconductor ingot and a step of removing damage caused by the step of cutting the semiconductor ingot.

이때, 상기 반도체 잉곳을 자르는 공정에 의해 발생한 손상을 제거하는 공정(Saw Damage Removal:SDR)은 반응성 이온 에칭법(Reactive Ion Etching:RIE)을 이용하며, 이에 의해, 상기 반도체 기판(100a)의 일면에 제1 요철구조가 형성된다. At this time, a process for removing damage caused by the process of cutting the semiconductor ingot (Saw Damage Removal: SDR) uses a reactive ion etching (RIE), thereby, one surface of the semiconductor substrate 100a The first uneven structure is formed in the.

다음, 도 15b에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성한다(Texturing). Next, as shown in FIG. 15B, one surface of the semiconductor substrate 100a is etched to form a second uneven structure on the surface of the first uneven structure.

상기 반도체 기판(100a)의 일면을 식각하는 공정은 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행하고, 그에 따라, 상기 반도체 기판(100a)의 일면에 데미지층(damaged layer)(120)이 형성되고 SiOx와 같은 반응물(140)이 잔존할 수 있다. The process of etching one surface of the semiconductor substrate 100a is performed by using a reactive ion etching method (RIE) in the same manner as in the above-described embodiment, and thus, a damage layer is formed on one surface of the semiconductor substrate 100a. ) 120 may be formed and reactants 140 such as SiOx may remain.

다음, 도 15c에서 알 수 있듯이, 상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하면서(DRE) 상기 제2 요철구조를 제3 요철구조로 변형시킨다. Next, as shown in FIG. 15C, the second uneven structure is transformed into a third uneven structure while simultaneously removing (DRE) the damage layer 120 and the reactant 140 generated on one surface of the semiconductor substrate 100a. .

상기 반도체 기판(100a)의 일면에 생성된 데미지층(120) 및 반응물(140)을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정도 전술한 실시예와 동일하게 반응성 이온 에칭법(RIE)을 이용하여 수행한다.Reactive ion etching is also performed in the same manner as in the above-described embodiment to deform the second uneven structure to the third uneven structure while simultaneously removing the damage layer 120 and the reactant 140 formed on one surface of the semiconductor substrate 100a. This is done using RIE.

이와 같은 데미지층(120) 및 반응물(140)이 제거됨으로써, 소정 극성의 제1 반도체층(100)이 얻어진다. 특히, 상기 제1 반도체층(100)의 일면은 전술한 바와 같은, 라운드 형태의 피크를 구비한 제3 요철구조가 형성된다. By removing the damage layer 120 and the reactant 140, the first semiconductor layer 100 having a predetermined polarity is obtained. In particular, one surface of the first semiconductor layer 100 has a third uneven structure having a round peak as described above.

다음, 도 15d에서 알 수 있듯이, 상기 제1 반도체층(100)의 일면에 제1 버퍼층(150), 제2 반도체층(200), 및 제1 투명도전층(250)을 차례로 형성한다. Next, as shown in FIG. 15D, the first buffer layer 150, the second semiconductor layer 200, and the first transparent conductive layer 250 are sequentially formed on one surface of the first semiconductor layer 100.

상기 제1 버퍼층(150)은 상기 제1 반도체층(100)의 상면 상에 박막의 형태로 형성한다. 상기 제1 버퍼층(150)은 진성 반도체층으로 이루어질 수도 있고, 상기 제2 반도체층(200)과 동일한 극성을 갖는 도펀트가 저농도로 도핑된 반도체층으로 이루어질 수도 있다. 이와 같은 제1 버퍼층(150)은 PECVD법을 이용하여 증착할 수 있다. The first buffer layer 150 is formed in the form of a thin film on the upper surface of the first semiconductor layer 100. The first buffer layer 150 may be formed of an intrinsic semiconductor layer, or may be formed of a semiconductor layer doped with a low concentration of a dopant having the same polarity as that of the second semiconductor layer 200. The first buffer layer 150 may be deposited using a PECVD method.

상기 제2 반도체층(200)은 상기 제1 버퍼층(150)의 상면 상에 박막의 형태로 형성하며, 상기 제1 반도체층(100)과 상이한 극성을 갖는 반도체층으로 형성할 수 있다. 예를 들어, 상기 제1 반도체층(100)이 N형 실리콘 웨이퍼로 이루어진 경우 상기 제2 반도체층(200)은 P형 반도체층, 특히, 붕소(B)와 같은 3족 원소로 도핑된 P형 비정질 실리콘으로 이루어질 수 있다. 이와 같은 제2 반도체층(200)은 PECVD법을 이용하여 증착할 수 있다. The second semiconductor layer 200 may be formed in the form of a thin film on the upper surface of the first buffer layer 150, and may be formed as a semiconductor layer having a different polarity from that of the first semiconductor layer 100. For example, when the first semiconductor layer 100 is made of an N-type silicon wafer, the second semiconductor layer 200 is a P-type semiconductor layer, in particular, a P-type doped with a Group III element such as boron (B). It may be made of amorphous silicon. The second semiconductor layer 200 may be deposited by using a PECVD method.

상기 제1 투명도전층(250)은 상기 제2 반도체층(200)의 상면 상에 박막의 형태로 형성한다. 상기 제1 투명도전층(250)은 상기 제1 반도체층(100)에서 생성된 캐리어, 예로서 정공을 수집하고 상기 수집한 캐리어를 후술하는 제1 전극(400)으로 이동시키는 역할을 한다. 이와 같은 제1 투명도전층(250)은 MOCVD 또는 스퍼터링법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 형성할 수 있다. The first transparent conductive layer 250 is formed in the form of a thin film on the upper surface of the second semiconductor layer 200. The first transparent conductive layer 250 collects carriers, for example, holes generated in the first semiconductor layer 100, and moves the collected carriers to the first electrode 400, which will be described later. The first transparent conductive layer 250 may be formed of a transparent conductive material such as indium tin oxide (ITO), ZnOH, ZnO: B, ZnO: Al, SnO 2 , SnO 2 : F, or the like by using MOCVD or sputtering. have.

다음, 도 15e에서 알 수 있듯이, 상기 제1 투명도전층(250) 상에, 구체적으로는, 상기 제1 투명도전층(250)의 상면 상에 제1 전극(400)을 형성한다. Next, as shown in FIG. 15E, a first electrode 400 is formed on the first transparent conductive layer 250, specifically, on an upper surface of the first transparent conductive layer 250.

상기 제1 전극(400)은 태양전지 내로 태양광이 투과될 수 있도록 패턴 형성할 수 있다. 상기 제1 전극(400)은 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 이용하여, Ag, Al, Ti, Mo, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 형성할 수 있다. The first electrode 400 may be formed in a pattern so that sunlight can be transmitted into the solar cell. The first electrode 400 may be Ag, Al, Ti, Mo, Ni, Cu, a mixture of two or more thereof, or two or more thereof using a sputtering method, a printing method, or a plating method. It can be formed from an alloy.

상기 제1 전극(400)은 단일층으로 형성할 수도 있지만, 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 적절히 조합하여 복수층으로 형성할 수도 있다. Although the first electrode 400 may be formed as a single layer, a plurality of layers may be formed by appropriately combining a sputtering method, a printing method, or a plating method.

다음, 도 15f에서 알 수 있듯이, 상기 제1 반도체층(100)의 타면에 제2 버퍼층(450), 제3 반도체층(500), 및 제2 투명도전층(550)을 차례로 형성한다. Next, as shown in FIG. 15F, the second buffer layer 450, the third semiconductor layer 500, and the second transparent conductive layer 550 are sequentially formed on the other surface of the first semiconductor layer 100.

상기 제2 버퍼층(450)은 상기 제1 반도체층(100) 하면 상에 박막의 형태로 형성한다. 상기 제2 버퍼층(450)은 진성 반도체층으로 이루어질 수도 있고, 상기 제3 반도체층(500)과 동일한 극성을 갖는 도펀트가 저농도로 도핑된 반도체층으로 이루어질 수도 있다. 이와 같은 제2 버퍼층(450)은 PECVD법을 이용하여 증착할 수 있다. The second buffer layer 450 is formed in the form of a thin film on the lower surface of the first semiconductor layer 100. The second buffer layer 450 may be formed of an intrinsic semiconductor layer, or may be formed of a semiconductor layer doped with a low concentration of a dopant having the same polarity as that of the third semiconductor layer 500. The second buffer layer 450 may be deposited using PECVD.

상기 제3 반도체층(500)은 상기 제2 버퍼층(450)의 하면 상에 박막의 형태로 형성하며, 상기 제1 반도체층(100)과 동일한 극성을 갖는 반도체층으로 형성할 수 있다. 예를 들어, 상기 제1 반도체층(100)이 N형 실리콘 웨이퍼로 이루어진 경우 상기 제3 반도체층(500)은 N형 반도체층, 특히, 인(P)과 같은 5족 원소로 도핑된 N형 비정질 실리콘으로 이루어질 수 있다. 이와 같은 제3 반도체층(500)은 PECVD법을 이용하여 증착할 수 있다. The third semiconductor layer 500 may be formed in the form of a thin film on the lower surface of the second buffer layer 450, and may be formed as a semiconductor layer having the same polarity as the first semiconductor layer 100. For example, when the first semiconductor layer 100 is made of an N-type silicon wafer, the third semiconductor layer 500 is an N-type semiconductor layer, in particular, an N-type doped with a Group 5 element such as phosphorus (P). It may be made of amorphous silicon. The third semiconductor layer 500 may be deposited by using a PECVD method.

상기 제2 투명도전층(550)은 상기 제3 반도체층(500)의 하면 상에 박막의 형태로 형성한다. 상기 제2 투명도전층(550)은 상기 제1 반도체층(100)에서 생성된 캐리어, 예로서 전자를 수집하고 상기 수집한 캐리어를 후술하는 제2 전극(600)으로 이동시키는 역할을 한다. 이와 같은 제2 투명도전층(550)은 MOCVD 또는 스퍼터링법을 이용하여 ITO(Indium Tin Oxide), ZnOH, ZnO:B, ZnO:Al, SnO2, SnO2:F 등과 같은 투명한 도전물질로 형성할 수 있다. The second transparent conductive layer 550 is formed on the bottom surface of the third semiconductor layer 500 in the form of a thin film. The second transparent conductive layer 550 collects carriers generated by the first semiconductor layer 100, for example, electrons, and moves the collected carriers to the second electrode 600 which will be described later. The second transparent conductive layer 550 may be formed of a transparent conductive material such as indium tin oxide (ITO), ZnOH, ZnO: B, ZnO: Al, SnO 2 , SnO 2 : F, or the like by using MOCVD or sputtering. have.

다음, 도 15g에서 알 수 있듯이, 상기 제2 투명도전층(550) 상에, 구체적으로는, 상기 제2 투명도전층(550)의 하면 상에 제2 전극(600)을 형성한다. Next, as shown in FIG. 15G, a second electrode 600 is formed on the second transparent conductive layer 550, specifically, on the bottom surface of the second transparent conductive layer 550.

상기 제2 전극(600)은 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 이용하여, Ag, Al, Ti, Ni, Cu, 이들의 2 이상의 혼합물, 또는 이들의 2 이상의 합금으로 형성할 수 있다. The second electrode 600 may be formed of Ag, Al, Ti, Ni, Cu, a mixture of two or more thereof, or two or more alloys thereof by using a sputtering method, a printing method, or a plating method. Can be formed.

상기 제2 전극(600)은 단일층으로 형성할 수도 있지만, 스퍼터링(Sputtering)법, 프린팅(Printing)법, 또는 도금법 등을 적절히 조합하여 복수층으로 형성할 수도 있다. Although the second electrode 600 may be formed as a single layer, a plurality of layers may be formed by appropriately combining a sputtering method, a printing method, or a plating method.

이와 같은 본 발명의 또 다른 실시예에 따른 태양전지의 제조공정을 구현하기 위한 제조 시스템을 설명하면 다음과 같다. Referring to the manufacturing system for implementing the manufacturing process of the solar cell according to another embodiment of the present invention as follows.

도 16 내지 도 20은 본 발명의 다양한 실시예에 따른 태양전지의 제조 시스템을 도시한 도면으로서, 이들 각각은 전술한 도 15a 내지 도 15g에 따른 제조공정을 구현하기 위한 제조 시스템이다. 16 to 20 illustrate a manufacturing system of a solar cell according to various embodiments of the present disclosure, each of which is a manufacturing system for implementing the manufacturing process according to FIGS. 15A to 15G described above.

도 16은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 16에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제3 반응성 이온 에칭 장비(3rd RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. FIG. 16 relates to a solar cell manufacturing system according to still another embodiment of the present invention. As can be seen in FIG. 16, a solar cell manufacturing system according to another embodiment of the present invention may include first reactive ion etching equipment. (1st RIE), second reactive ion etching equipment (2nd RIE), third reactive ion etching equipment (3rd RIE), a first set of thin film deposition (1st Thin film deposition) equipment and the first electrode (1st Electrode) forming equipment It is made to include.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment 1st RIE is equipment for performing the aforementioned process of FIG. 15A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 15b 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment 2nd RIE is equipment for performing the above-described process of FIG. 15B.

상기 제3 반응성 이온 에칭 장비(3rd RIE)은 전술한 도 15c 공정을 수행하기 위한 장비이다. The third reactive ion etching equipment 3rd RIE is equipment for performing the above-described process of FIG. 15C.

상기 제1 박막 증착(1st Thin film Deposition) 장비 세트는 전술한 도 15d 공정, 즉, 제1 버퍼층(150), 제2 반도체층(200), 및 제1 투명도전층(250)을 형성하는 공정을 수행하기 위한 장비 세트이다. The first thin film deposition equipment set includes the process of forming the first buffer layer 150, the second semiconductor layer 200, and the first transparent conductive layer 250 described above with reference to FIG. 15D. A set of equipment to perform.

상기 제1 박막 증착(1st Thin film Deposition) 장비 세트는 상기 제1 버퍼층(150)을 형성하기 위한 제1 PECVD 장비, 상기 제2 반도체층(200)을 형성하기 위한 제2 PEVCD 장비, 및 상기 제1 투명도전층(250)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. The first thin film deposition equipment set may include first PECVD equipment for forming the first buffer layer 150, second PEVCD equipment for forming the second semiconductor layer 200, and the first PECVD equipment for forming the second semiconductor layer 200. 1 may be formed of a combination of MOCVD or sputtering equipment for forming the transparent conductive layer 250.

또는, 상기 제1 박막 증착(1st Thin film Deposition) 장비 세트는 상기 제1 버퍼층(150) 및 상기 제2 반도체층(200)을 연속공정으로 형성하기 위한 PEVCD 장비 및 상기 제1 투명도전층(250)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. Alternatively, the first thin film deposition equipment set may include PEVCD equipment and the first transparent conductive layer 250 for forming the first buffer layer 150 and the second semiconductor layer 200 in a continuous process. It can be made of a combination of MOCVD or sputtering equipment to form a.

상기 제1 전극(1st Electrode) 형성 장비는 전술한 도 15e 공정, 즉, 제1 전극(400)을 형성하는 공정을 수행하기 위한 장비로서, 스퍼터링 장비, 인쇄 장비, 또는 도금 장비로 이루어질 수 있다. The first electrode (1st Electrode) forming equipment is a device for performing the above-described process of FIG. 15E, that is, the process of forming the first electrode 400, may be made of sputtering equipment, printing equipment, or plating equipment.

한편, 도시하지는 않았지만, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. Although not shown, a second set of 2nd thin film deposition equipment and a second electrode 2nd Electrode forming equipment may be further included.

상기 제2 박막 증착(2nd Thin film Deposition) 장비 세트는 전술한 도 15f 공정, 즉, 제2 버퍼층(450), 제3 반도체층(500), 및 제2 투명도전층(550)을 형성하는 공정을 수행하기 위한 장비 세트이다. The second thin film deposition equipment set includes the process of forming the second buffer layer 450, the third semiconductor layer 500, and the second transparent conductive layer 550 described above with reference to FIG. 15F. A set of equipment to perform.

상기 제2 박막 증착(2nd Thin film Deposition) 장비 세트는 상기 제2 버퍼층(450)을 형성하기 위한 제1 PECVD 장비, 상기 제3 반도체층(500)을 형성하기 위한 제2 PEVCD 장비, 및 상기 제2 투명도전층(550)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. The second thin film deposition equipment set may include a first PECVD device for forming the second buffer layer 450, a second PEVCD device for forming the third semiconductor layer 500, and the second film. 2 may be a combination of MOCVD or sputtering equipment for forming the transparent conductive layer 550.

또는, 상기 제2 박막 증착(2nd Thin film Deposition) 장비 세트는 상기 제2 버퍼층(450) 및 상기 제3 반도체층(500)을 연속공정으로 형성하기 위한 PEVCD 장비 및 상기 제2 투명도전층(550)을 형성하기 위한 MOCVD 또는 스퍼터링 장비의 조합으로 이루어질 수 있다. Alternatively, the second thin film deposition equipment set may include PEVCD equipment and the second transparent conductive layer 550 for forming the second buffer layer 450 and the third semiconductor layer 500 in a continuous process. It can be made of a combination of MOCVD or sputtering equipment to form a.

상기 제2 전극(2nd Electrode) 형성 장비는 전술한 도 15f 공정, 즉, 제2 전극(600)을 형성하는 공정을 수행하기 위한 장비로서, 스퍼터링 장비, 인쇄 장비, 또는 도금 장비로 이루어질 수 있다. The second electrode forming equipment is a device for performing the above-described process of FIG. 15F, that is, the process of forming the second electrode 600, and may be formed of a sputtering apparatus, a printing apparatus, or a plating apparatus.

도 17은 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 17에서 알 수 있듯이, 본 발명의 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. FIG. 17 relates to a solar cell manufacturing system according to another embodiment of the present invention. As can be seen in FIG. 17, a solar cell manufacturing system according to another embodiment of the present invention includes a first reactive ion etching apparatus (1st). RIE), a second reactive ion etching equipment (2nd RIE), a first set of thin film deposition equipment, and a first electrode forming equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정 및 도 15b 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 15a 공정 및 도 15b 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment 1st RIE is a device for performing the above-described process of FIG. 15A and FIG. 15B, while changing process conditions such as a reaction gas in the first reactive ion etching equipment 1st RIE. The process 15a and FIG. 15b are continuously performed.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 15c 공정을 수행하기 위한 장비이다. The second reactive ion etching equipment 2nd RIE is equipment for performing the above-described process of FIG. 15C.

그 외에, 제1 박막 증착(1st Thin film Deposition) 장비 세트 및 제1 전극(1st Electrode) 형성 장비는 전술한 도 16과 동일하다. In addition, the first thin film deposition equipment set and the first electrode formation equipment are the same as in FIG. 16 described above.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, the second thin film deposition equipment set and the second electrode (2nd Electrode) forming equipment may further include.

도 18은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 18에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. FIG. 18 relates to a manufacturing system of a solar cell according to another embodiment of the present invention. As can be seen in FIG. 18, the manufacturing system of a solar cell according to another embodiment of the present invention may include first reactive ion etching equipment. (1st RIE), second reactive ion etching equipment (2nd RIE), first set of 1st thin film deposition equipment, and first electrode (1st Electrode) forming equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정을 수행하기 위한 장비이다. The first reactive ion etching equipment 1st RIE is equipment for performing the aforementioned process of FIG. 15A.

상기 제2 반응성 이온 에칭 장비(2nd RIE)는 전술한 도 15b 공정 및 도 15c 공정을 수행하기 위한 장비로서, 상기 제2 반응성 이온 에칭 장비(2nd RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 15b 공정 및 도 15c 공정을 연속적으로 수행하게 된다. The second reactive ion etching equipment 2nd RIE is a device for performing the above-described process of FIG. 15B and FIG. 15C, while changing process conditions such as a reaction gas in the second reactive ion etching equipment 2nd RIE. The process 15b and FIG. 15c are performed continuously.

그 외에, 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비는 전술한 도 16과 동일하다. In addition, the first thin film deposition equipment set and the first electrode forming equipment are the same as in FIG. 16 described above.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, the second thin film deposition equipment set and the second electrode (2nd Electrode) forming equipment may further include.

도 19는 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 도 19에서 알 수 있듯이, 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템은, 제1 반응성 이온 에칭 장비(1st RIE), 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비를 포함하여 이루어진다. 19 is related to a manufacturing system of a solar cell according to still another embodiment of the present invention. As can be seen in FIG. 19, a manufacturing system of a solar cell according to another embodiment of the present invention includes first reactive ion etching equipment. (1st RIE), a first set of thin film deposition equipment, and a first electrode forming equipment.

상기 제1 반응성 이온 에칭 장비(1st RIE)는 전술한 도 15a 공정, 도 15b 공정 및 도 15c 공정을 수행하기 위한 장비로서, 상기 제1 반응성 이온 에칭 장비(1st RIE)에서 반응가스 등과 같은 공정 조건을 변경하면서 도 15a 공정, 도 15b 공정 및 도 15c 공정을 연속적으로 수행하게 된다. The first reactive ion etching equipment 1st RIE is a device for performing the above-described processes of FIGS. 15A, 15B, and 15C, and process conditions, such as reaction gas, in the first reactive ion etching equipment 1st RIE. 15a, 15b and 15c are continuously performed while changing.

그 외에, 제1 박막 증착(1st Thin film Deposition) 장비 세트, 및 제1 전극(1st Electrode) 형성 장비는 전술한 도 16과 동일하다. In addition, the first thin film deposition equipment set and the first electrode forming equipment are the same as in FIG. 16 described above.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, the second thin film deposition equipment set and the second electrode (2nd Electrode) forming equipment may further include.

이상과 같은 도 16 내지 도 19에 따른 제조 시스템은 장비들이 인라인(in-line)으로 배열되어 있는 구조에 관한 것으로서, 본 발명에 따른 제조 시스템은 후술하는 바와 같이 소정 장비들이 클러스터(Cluster) 구조로 배열될 수 있다. 16 to 19 as described above relates to a structure in which the equipment is arranged in-line (in-line), the manufacturing system according to the present invention as described below, the predetermined equipment is a cluster (Cluster) structure Can be arranged.

도 20은 본 발명의 또 다른 실시예에 따른 태양전지의 제조 시스템에 관한 것으로서, 이는 제1 반응성 이온 에칭 장비(1st RIE), 제2 반응성 이온 에칭 장비(2nd RIE), 및 제3 반응성 이온 에칭 장비(3rd RIE)가 클러스터(Cluster) 구조로 이루어진 점을 제외하고, 전술한 도 16과 동일하다. 도 20에서 LRC는 로드락 챔버이다. 20 is related to a manufacturing system of a solar cell according to another embodiment of the present invention, which is the first reactive ion etching equipment (1st RIE), the second reactive ion etching equipment (2nd RIE), and the third reactive ion etching The same as in FIG. 16 described above, except that the equipment 3rd RIE has a cluster structure. In FIG. 20, LRC is a load lock chamber.

한편, 도시하지는 않았지만, 도 17 또는 도 18에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE) 및 제2 반응성 이온 에칭 장비(2nd RIE)가 클러스터 구조로 배열될 수도 있고, 도 19에 따른 장비 구조에서, 제1 반응성 이온 에칭 장비(1st RIE)가 클러스터 구조로 배열될 수도 있다. Meanwhile, although not shown, in the equipment structure according to FIG. 17 or 18, the first reactive ion etching equipment 1st RIE and the second reactive ion etching equipment 2nd RIE may be arranged in a cluster structure, and in FIG. 19. In accordance with the equipment structure, the first reactive ion etching equipment 1st RIE may be arranged in a cluster structure.

또한, 전술한 바와 마찬가지로, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함할 수 있다. In addition, as described above, the second thin film deposition equipment set and the second electrode (2nd Electrode) forming equipment may further include.

100a: 반도체 기판 100: 제1 반도체층
120: 데미지층 140: 반응물
150: 제1 버퍼층 200: 제2 반도체층
250: 제1 투명도전층 300: 반사방지층
350: 콘택부 400a, 400: 제1 전극 물질, 제1 전극
450: 제2 버퍼층 500: 제3 반도체층
550: 제2 투명도전층 600a, 600: 제2 전극 물질, 제2 전극
100a: semiconductor substrate 100: first semiconductor layer
120: damage layer 140: reactant
150: first buffer layer 200: second semiconductor layer
250: first transparent conductive layer 300: antireflection layer
350: contact portion 400a, 400: first electrode material, first electrode
450: second buffer layer 500: third semiconductor layer
550: second transparent conductive layer 600a, 600: second electrode material, second electrode

Claims (24)

반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하며, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 반응성 이온 에칭 장비를 포함하여 이루어진 태양전지 제조 시스템. A first uneven structure is formed on one surface of the substrate while removing damage occurring on one surface of the substrate by a process of cutting a semiconductor ingot, and a second uneven structure is formed on the surface of the first uneven structure by etching one surface of the substrate. And a reactive ion etching device for deforming the second uneven structure to the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate. 제1항에 있어서,
상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 제2 반응성 이온 에칭 장비, 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제3 반응성 이온 에칭 장비를 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
The reactive ion etching equipment, the first reactive ion etching equipment for forming a first uneven structure on one surface of the substrate while removing damage caused on one surface of the substrate by the process of cutting the semiconductor ingot, etching one surface of the substrate A second reactive ion etching apparatus for forming a second uneven structure on the surface of the first uneven structure, and simultaneously removing the damage layer and the reactant formed on one surface of the substrate, thereby removing the second uneven structure from the third uneven structure Solar cell manufacturing system comprising a third reactive ion etching equipment for transformation into.
제1항에 있어서,
상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성함과 더불어 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제2 반응성 이온 에칭 장비를 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
The reactive ion etching apparatus may form a first uneven structure on one surface of the substrate while removing damage occurring on one surface of the substrate by cutting the semiconductor ingot, and etching one surface of the substrate to form the first uneven structure. A first reactive ion etching apparatus for forming a second uneven structure on the surface of the substrate, and a second for transforming the second uneven structure into a third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate. Solar cell manufacturing system comprising a reactive ion etching equipment.
제1항에 있어서,
상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 제1 반응성 이온 에칭 장비, 및 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성함과 더불어 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제2 반응성 이온 에칭 장비를 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
The reactive ion etching equipment is a first reactive ion etching equipment for forming a first uneven structure on one surface of the substrate while removing damage caused on one surface of the substrate by the process of cutting the semiconductor ingot, and one surface of the substrate Etching to form a second concave-convex structure on the surface of the first concave-convex structure and the second concave-convex structure to transform the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactants generated on one surface of the substrate Solar cell manufacturing system comprising a reactive ion etching equipment.
제1항에 있어서,
상기 반응성 이온 에칭 장비는, 상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하며, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 제1 반응성 이온 에칭 장비를 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
The reactive ion etching apparatus may form a first uneven structure on one surface of the substrate while removing damage occurring on one surface of the substrate by a process of cutting the semiconductor ingot, and etching one surface of the substrate to form a first uneven structure. And forming a first uneven structure on the surface, and including a first reactive ion etching device for deforming the second uneven structure to the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate. A solar cell manufacturing system characterized by the above-mentioned.
제1항에 있어서,
상기 반응성 이온 에칭 장비는 인라인 구조 또는 클러스터 구조로 배열되어 있는 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
The reactive ion etching equipment is a solar cell manufacturing system, characterized in that arranged in an inline structure or cluster structure.
제1항에 있어서,
상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하기 위한 반응성 이온 에칭 장비는, SF6, NF3, 또는 이들의 혼합가스를 이용할 수 있고, 15 ~ 30 kw 범위로 RF 파워를 설정할 수 있고, 0.15 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성된 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
Reactive ion etching equipment for forming the first uneven structure on one surface of the substrate while removing damage caused on one surface of the substrate by the process of cutting the semiconductor ingot, SF 6 , NF 3 , or a mixture of these can be used. And a power setting within a range of 15 to 30 kw and a pressure within the chamber within a range of 0.15 to 0.5 torr.
제1항에 있어서,
상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하기 위한 반응성 이온 에칭 장비는, SF6, O2, 및 Cl2의 혼합가스를 이용할 수 있고, 15 ~ 30 kw 범위로 RF 파워를 설정할 수 있고, 0.15 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성된 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
Reactive ion etching equipment for etching the one surface of the substrate to form a second concave-convex structure on the surface of the first concave-convex structure, may use a mixed gas of SF 6 , O 2 , and Cl 2 , 15 ~ 30 kw RF power can be set in the range, and the solar cell manufacturing system, characterized in that configured to set the pressure in the chamber in the range of 0.15 ~ 0.5 torr.
제1항에 있어서,
상기 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 반응성 이온 에칭 장비는, SF6 및 Cl2의 혼합가스를 이용할 수 있고, 7 ~ 15 kw 범위로 RF 파워를 설정할 수 있고, 0.2 ~ 0.5 torr 범위로 챔버 내 압력을 설정할 수 있도록 구성된 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
Reactive ion etching equipment for transforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant may use a mixed gas of SF 6 and Cl 2 , and RF power in the range of 7 to 15 kw. The solar cell manufacturing system, characterized in that configured to set the pressure in the chamber in the range of 0.2 to 0.5 torr.
제1항에 있어서,
상기 태양전지 제조 시스템은 도핑(Doping) 장비, 반사방지층 코팅(ARC) 장비, 인쇄(Printing) 장비, 및 열처리(Firing) 장비를 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
The solar cell manufacturing system further comprises a doping (Doping) equipment, anti-reflective layer coating (ARC) equipment, printing (Printing), and heat treatment (Firing) equipment further comprises a solar cell manufacturing system.
제10항에 있어서,
상기 태양전지 제조 시스템은 패터닝(Patterning) 장비 및 도금(Plating) 장비를 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 10,
The solar cell manufacturing system further comprises a patterning (Patterning) equipment and plating (Plating) equipment.
제1항에 있어서,
상기 태양전지 제조 시스템은, 제1 박막 증착(1st Thin film Deposition) 장비 세트 및 제1 전극(1st Electrode) 형성 장비를 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 1,
The solar cell manufacturing system is a solar cell manufacturing system, characterized in that further comprises a first set of thin film deposition (1st Thin film Deposition) equipment and the first electrode (1st Electrode) forming equipment.
제12항에 있어서,
상기 태양전지 제조 시스템은, 제2 박막 증착(2nd Thin film Deposition) 장비 세트 및 제2 전극(2nd Electrode) 형성 장비를 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지 제조 시스템.
The method of claim 12,
The solar cell manufacturing system further comprises a 2nd thin film deposition equipment set and a 2nd electrode (2nd Electrode) forming equipment further comprises a solar cell manufacturing system.
반응성 이온 에칭법을 이용하여, 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정;
반응성 이온 에칭법을 이용하여, 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정; 및
반응성 이온 에칭법을 이용하여, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정을 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법.
Forming a first concave-convex structure on one surface of the substrate while removing damage occurring on one surface of the substrate by a process of cutting a semiconductor ingot using a reactive ion etching method;
Forming a second uneven structure on the surface of the first uneven structure by etching one surface of the substrate using a reactive ion etching method; And
A method of manufacturing a solar cell comprising the step of transforming the second uneven structure into a third uneven structure by simultaneously removing a damage layer and a reactant formed on one surface of the substrate by using a reactive ion etching method. .
제14항에 있어서,
상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제2 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제3 반응성 이온 에칭 장비에서 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
The process of forming the first concave-convex structure on one surface of the substrate while removing damage occurring on one surface of the substrate by cutting the semiconductor ingot is performed by a first reactive ion etching apparatus, and etching one surface of the substrate to The process of forming the second concave-convex structure on the surface of the concave-convex structure is performed in a second reactive ion etching apparatus, and the second concave-convex structure is removed by simultaneously removing the damage layer and the reactant formed on one surface of the substrate. The step of transforming to a solar cell manufacturing method, characterized in that carried out in a third reactive ion etching equipment.
제14항에 있어서,
상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정 및 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행하고, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제2 반응성 이온 에칭 장비에서 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
Forming a first uneven structure on one surface of the substrate while removing damage occurring on one surface of the substrate by a process of cutting the semiconductor ingot, and etching a surface of the substrate to form a second uneven structure on the surface of the first uneven structure The process of forming a is performed in a continuous process in a first reactive ion etching equipment, and the process of transforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant generated on one surface of the substrate is a second Method for producing a solar cell, characterized in that performed in a reactive ion etching equipment.
제14항에 있어서,
상기 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은 제1 반응성 이온 에칭 장비에서 수행하고, 상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정 및 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제2 반응성 이온 에칭 장비에서 연속 공정으로 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
The process of forming the first concave-convex structure on one surface of the substrate while removing damage occurring on one surface of the substrate by cutting the semiconductor ingot is performed by a first reactive ion etching apparatus, and etching one surface of the substrate to The process of forming the second uneven structure on the surface of the uneven structure and the process of deforming the second uneven structure into the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate may include the second reactive ion etching. Method for producing a solar cell, characterized in that performed in a continuous process in the equipment.
제14항에 있어서,
상기 반응성 이온 에칭법을 이용하여, 반도체 잉곳을 자르는 공정에 의해 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정, 상기 반응성 이온 에칭법을 이용하여, 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정, 및 반응성 이온 에칭법을 이용하여, 상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정은 제1 반응성 이온 에칭 장비에서 연속 공정으로 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
Forming a first uneven structure on one surface of the substrate by removing the damage generated on one surface of the substrate by the step of cutting the semiconductor ingot using the reactive ion etching method, and by using the reactive ion etching method, Forming a second uneven structure on the surface of the first uneven structure by etching one surface thereof, and simultaneously removing the damage layer and the reactant formed on one surface of the substrate by using a reactive ion etching method. The process of transforming to the third uneven structure is a solar cell manufacturing method, characterized in that performed in a continuous process in the first reactive ion etching equipment.
제14항에 있어서,
상기 반도체 잉곳을 자르는 공정에 의해서 기판의 일면에 발생한 손상을 제거하면서 상기 기판의 일면에 제1 요철구조를 형성하는 공정은, SF6, NF3, 또는 이들의 혼합가스를 이용하여, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
The process of forming the first concave-convex structure on one surface of the substrate while removing the damage generated on one surface of the substrate by the step of cutting the semiconductor ingot may be performed using SF 6 , NF 3 , or a mixed gas thereof. Method for manufacturing a solar cell, characterized in that carried out under a pressure in the chamber of 0.15 ~ 0.5 torr range with RF power in the kw range.
제14항에 있어서,
상기 기판의 일면을 식각하여 상기 제1 요철구조의 표면에 제2 요철구조를 형성하는 공정은, SF6, O2, 및 Cl2의 혼합가스를 이용하여, 15 ~ 30 kw 범위의 RF 파워로, 0.15 ~ 0.5 torr 범위의 챔버 내 압력하에 수행하는 것을 특징으로 하는 태양전지 제조방법.
15. The method of claim 14,
Etching one surface of the substrate to form a second uneven structure on the surface of the first uneven structure, using a mixed gas of SF 6 , O 2 , and Cl 2 , RF power in the range of 15 ~ 30 kw , 0.15 to 0.5 torr solar cell manufacturing method characterized in that carried out under pressure in the chamber range.
제14항에 있어서,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하기 위한 공정은, SF6 및 Cl2의 혼합가스를 이용하여, 7 ~ 15 kw 범위의 RF 파워로, 0.2 ~ 0.5 torr 범위의 챔버 내 압력하에 수행하는 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
The process for deforming the second uneven structure to the third uneven structure while simultaneously removing the damage layer and the reactant formed on one surface of the substrate may be performed using a mixed gas of SF 6 and Cl 2 , in a range of 7 to 15 kw. Method of manufacturing a solar cell, characterized in that carried out under a pressure in the chamber of 0.2 ~ 0.5 torr with RF power.
제14항에 있어서,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에,
상기 기판의 일면에 도펀트를 도핑하여 제1 반도체층 및 제2 반도체층으로 이루어진 PN접합층을 형성하는 공정;
상기 제2 반도체층 상에 반사방지층을 형성하는 공정;
상기 반사방지층 상에 제1 전극 물질을 코팅하고 상기 제1 반도체층 상에 제2 전극 물질을 코팅하는 공정; 및
상기 제1 전극 물질 및 제2 전극 물질에 대해서 열처리를 수행하는 공정을 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
After the process of deforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant generated on one surface of the substrate,
Forming a PN junction layer comprising a first semiconductor layer and a second semiconductor layer by doping a dopant on one surface of the substrate;
Forming an anti-reflection layer on the second semiconductor layer;
Coating a first electrode material on the antireflective layer and coating a second electrode material on the first semiconductor layer; And
The method of manufacturing a solar cell further comprising the step of performing a heat treatment on the first electrode material and the second electrode material.
제14항에 있어서,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에,
상기 기판의 일면에 도펀트를 도핑하여 제1 반도체층 및 제2 반도체층으로 이루어진 PN접합층을 형성하는 공정;
상기 제2 반도체층 상에 반사방지층을 형성하는 공정;
상기 제1 반도체층 상에 제2 전극 물질을 코팅하는 공정;
상기 제2 전극 물질에 대해서 열처리를 수행하는 공정;
상기 반사방지층의 소정 영역을 제거하여 콘택부를 형성하는 공정; 및
상기 콘택부를 통해서 상기 제2 반도체층과 연결되는 제1 전극을 형성하는 공정을 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
After the process of deforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant generated on one surface of the substrate,
Forming a PN junction layer comprising a first semiconductor layer and a second semiconductor layer by doping a dopant on one surface of the substrate;
Forming an anti-reflection layer on the second semiconductor layer;
Coating a second electrode material on the first semiconductor layer;
Performing a heat treatment on the second electrode material;
Forming a contact portion by removing a predetermined region of the anti-reflection layer; And
And a step of forming a first electrode connected to the second semiconductor layer through the contact portion.
제14항에 있어서,
상기 기판의 일면에 생성된 데미지층 및 반응물을 동시에 제거하면서 상기 제2 요철구조를 제3 요철구조로 변형하는 공정 이후에,
상기 기판의 일면에 제1 버퍼층, 제2 반도체층, 제1 투명도전층, 및 제1 전극을 차례로 형성하는 공정; 및
상기 기판의 타면에 제2 버퍼층, 제3 반도체층, 제2 투명도전층, 및 제2 전극을 차례로 형성하는 공정을 추가로 포함하여 이루어진 것을 특징으로 하는 태양전지의 제조방법.
15. The method of claim 14,
After the process of deforming the second concave-convex structure into a third concave-convex structure while simultaneously removing the damage layer and the reactant generated on one surface of the substrate,
Sequentially forming a first buffer layer, a second semiconductor layer, a first transparent conductive layer, and a first electrode on one surface of the substrate; And
And a step of sequentially forming a second buffer layer, a third semiconductor layer, a second transparent conductive layer, and a second electrode on the other surface of the substrate.
KR1020120021616A 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell KR101855209B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120021616A KR101855209B1 (en) 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120021616A KR101855209B1 (en) 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell

Publications (2)

Publication Number Publication Date
KR20130100432A true KR20130100432A (en) 2013-09-11
KR101855209B1 KR101855209B1 (en) 2018-05-04

Family

ID=49451127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021616A KR101855209B1 (en) 2012-03-02 2012-03-02 Method and System of manufacturing Solar Cell

Country Status (1)

Country Link
KR (1) KR101855209B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124292A (en) * 2014-04-28 2015-11-05 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR20170044497A (en) * 2015-10-15 2017-04-25 주성엔지니어링(주) Method and System of manufacturing Wafer type Solar Cell
CN108511557A (en) * 2017-02-24 2018-09-07 Lg电子株式会社 Photovoltaic solar cell and the method for manufacturing photovoltaic solar cell

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146528A (en) * 2010-01-14 2011-07-28 Kaneka Corp Polycrystalline silicon solar cell and method of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124292A (en) * 2014-04-28 2015-11-05 엘지전자 주식회사 Solar cell and method for manufacturing the same
KR20170044497A (en) * 2015-10-15 2017-04-25 주성엔지니어링(주) Method and System of manufacturing Wafer type Solar Cell
CN108511557A (en) * 2017-02-24 2018-09-07 Lg电子株式会社 Photovoltaic solar cell and the method for manufacturing photovoltaic solar cell
JP2018142703A (en) * 2017-02-24 2018-09-13 エルジー エレクトロニクス インコーポレイティド Solar battery and manufacturing method of the same
US11004991B2 (en) 2017-02-24 2021-05-11 Lg Electronics Inc. Photovoltaic solar cell and method of manufacturing photovoltaic solar cell
CN108511557B (en) * 2017-02-24 2022-01-28 Lg电子株式会社 Photovoltaic solar cell and method for producing a photovoltaic solar cell

Also Published As

Publication number Publication date
KR101855209B1 (en) 2018-05-04

Similar Documents

Publication Publication Date Title
US20070023082A1 (en) Compositionally-graded back contact photovoltaic devices and methods of fabricating such devices
KR20080002657A (en) Photovoltaic device which includes all-back-contact configuration and related processes
EP3050120B1 (en) Nanostructured silicon based solar cells and methods to produce nanostructured silicon based solar cells
EP2782146B1 (en) Method for manufacturing a solar cell with reduced potential induced degradation
US20150027522A1 (en) All-black-contact solar cell and fabrication method
WO2011145731A1 (en) Solar cell element and method for producing the same, and solar cell module
KR20100138565A (en) Sollar cell and fabrication method thereof
US10084099B2 (en) Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
KR20110003788A (en) Method for texturing substrate for solar cell and mehtod for manufacturing solar cell
KR20130067208A (en) Photovoltaic device and manufacturing method thereof
Yadav et al. c-Si solar cells formed from spin-on phosphoric acid and boric acid
US9202965B2 (en) Method for manufacturing solar cell
KR101855209B1 (en) Method and System of manufacturing Solar Cell
KR102049604B1 (en) Solar cell and Method of manufacturing the same
CN112466989A (en) Preparation process of heterojunction solar cell
JP6502147B2 (en) Method of manufacturing solar cell and method of manufacturing solar cell module
KR20140022507A (en) Back contact type hetero-junction solar cell and method of fabricating the same
JP5645734B2 (en) Solar cell element
TWI415272B (en) Method of fabricating rear surface point contact of solar cells
JP5744202B2 (en) Method for forming alumina film
WO2018179656A1 (en) Solar cell, solar cell module, and solar cell manufacturing method
JP2018142703A (en) Solar battery and manufacturing method of the same
Hofmann et al. Dry plasma processing for industrial crystalline silicon solar cell production
WO2014137284A1 (en) Method of fabricating a solar cell
KR101915161B1 (en) Method for manufacturing Solar Cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)